JP7445894B2 - 漏電検出装置 - Google Patents

Description

本発明は、中性点接地方式における直流電源の漏電検出装置に関する。

従来、直流電源の漏電検出装置として、ホール素子等を用いた零相電流検出方式や、直列接続された２つの抵抗の中点を接地する中性点接地方式などが知られている。零相電流検出方式はオフセット電圧変動の問題がある。中性点接地方式は、直流電源の正極側ラインと負極側ラインの間に中性点（以下「中点」と称する）を設定するために２つの抵抗素子を直列接続してその接続点を接地する構成を有する（例えば特許文献１～３）。中性点接地方式では、送電ラインの地絡が発生したとき、抵抗素子を流れる地絡電流による両端電圧又は分圧の変化、又は、抵抗素子と中点を通って流れる地絡電流を検出することによって地絡を検出している。

特開２００２－２９６３１６号公報 特開２００９－２６１０３９号公報 特開２０１３－１３０５３６号公報

従来の中性点接地方式における漏電検出装置においては、直列接続された２つの抵抗素子に地絡電流が流れることを利用して電圧変化又は電流変化により地絡を検出している。消費電力を抑制するためには、定常時に直列抵抗に流れる定常電流をできるだけ少量とすることが望ましい。そのため、中点を設定する抵抗素子の抵抗値を高く設定すると、地絡時の感度電流が例えば数ｍＡ程度の高感度領域での電流計測になるため、ノイズにも敏感となり誤動作も多くなる。

そこで、抵抗素子の抵抗値を小さくして感度電流を大きくして低感度にしようとすると、ノイズには強くなるが、定常時に抵抗素子に流れる定常電流も大きくなり消費電力が大きくなるという問題がある。また、地絡時に２つの抵抗素子が並列合成抵抗となりインピーダンスが低下することによって検出の感度が低下するという問題もある。また、地絡電流が流れる抵抗素子は、高電力用を用いる必要があった。

以上の問題点に鑑み本発明の目的は、中性点接地方式における漏電検出装置において、中点を設定するための抵抗素子における消費電力を抑制すると同時に、地絡時の地絡電流を低消費電力で精度よく検出することである。

上記の目的を達成するべく、本発明は、以下の構成を提供する。なお、括弧内の符号は後述する図面中の符号であり、参考のために付するものである。

本発明の態様は、直流電源の正極に接続される第１のライン（L1）と前記直流電源の負極に接続される第２のライン（L2）との間に、第１の抵抗要素（R1）と第２の抵抗要素（R2）とが中点（N1）で直列接続された漏電検出装置において、
前記中点（N1）の中点電位（V1）が所定の正電位と所定の負電位との間で変動可能であるようにクランプする中点電位クランプ回路（30）と、
前記第１のライン（L1）に一端が接続された第１の電流路と、前記中点電位（V1）が印加されて前記第１の電流路の電流を制御する第１の制御端（Con1）とを具備する第１の地絡電流用回路（10）と、
前記第２のライン（L2）に一端が接続された第２の電流路と、前記中点電位（V1）が印加されて前記第２の電流路の電流を制御する第２の制御端（Con2）とを具備する第２の地絡電流用回路（20）と、を有し、
前記第１及び第２の地絡電流路用回路（10,20）の各々の他端同士が出力点（N2）にて接続され、かつ、前記出力点（N2）の電位（Vo）が前記第１及び第２の制御端（Con1,Con2）の電位に追随するように前記第１及び第２の地絡電流用回路（10,20）がそれぞれ構成されており、
前記第１のライン（L1）又は前記第２のライン（L2）の地絡時に流れる地絡電流を、前記出力点（N2）と接地点との間に接続された検出回路（40,50）により検出することを特徴とする。
上記態様において、前記第１及び第２の地絡電流用回路（10,20）が、前記他端をエミッタ又はソースとするエミッタフォロワ回路又はソースフォロワ回路をそれぞれ有することが、好適である。
上記態様において、前記中点電位クランプ回路（30）が、逆向きに直列接続された２つのツェナーダイオード（ZD1,ZD2）を有することが、好適である。
上記態様において、前記検出回路（40）が、各々異なる抵抗値を有して切替可能に接続された複数の抵抗素子を有することが、好適である。
上記態様において、前記検出回路（50）が、全波整流回路と、前記全波整流回路の出力側に接続された定電流ダイオードとを有することが、好適である。

本発明によれば、中性点接地方式における漏電検出装置において、中点を設定するための抵抗素子における消費電力を抑制すると同時に、地絡時の地絡電流を低消費電力で精度よく検出することが可能となる。

図１は、本発明による漏電検出装置の回路構成の一例を示した図である。 図２は、図１の漏電検出装置にいて正極側のライン上で地絡が発生したときの主要な電流の流れを示している。 図３は、図１の漏電検出装置にいて負極側のライン上で地絡が発生したときの主要な電流の流れを示している。 図４は、図１の漏電検出装置に任意に含まれる警報出力部の回路構成の一例を示した図である。

以下、図面を参照しつつ、本発明による漏電検出装置の実施形態について詳細に説明する。本発明の漏電検出装置は、限定しないが好ましくは、直流電源の送電ラインから大地への漏電、すなわち地絡を検出するために用いられる装置である。地絡による漏電電流は、地絡電流と称されている。

（１）回路構成
図１は、本発明による漏電検出装置の主要部の回路構成の一例を示した図である。本発明の漏電検出装置は、直流電源（図示せず）の正極１に接続される第１のラインＬ１と、直流電源の負極２に接続される第２のラインＬ２との間に配置されている。

本発明の漏電検出装置は、直流電源及びその負荷（図示せず）と並列に接続されている。直流電源は、例えば太陽光発電装置や蓄電池などであるが、これらに限られない。一例として、正極１の電位が＋数百ボルト（例えば＋１９０Ｖ）、負極２の電位が－数百ボルト（例えば－１９０Ｖ）である。

＜中点設定用の抵抗要素＞
図１に示す漏電検出装置は、中性点接地方式であり、ラインＬ１とラインＬ２との間に、中点を設定するための第１の抵抗要素Ｒ１と第２の抵抗要素Ｒ２とが直列接続されている。抵抗要素Ｒ１と抵抗要素Ｒ２は、同じ抵抗値を有することが好ましいが、厳密に同じである必要はない。抵抗要素Ｒ１、Ｒ２はそれぞれ、１つの抵抗素子又は直列接続された複数の抵抗素子により構成することができる。抵抗要素Ｒ１と抵抗要素Ｒ２との接続点を「中点Ｎ１」と称し、中点Ｎ１の電位を「中点電位Ｖ１」と称することとする。なお、「抵抗素子」は、線形抵抗素子の意味で用いる。

図１には、定常時（地絡が発生していないとき）に抵抗素子Ｒ１、Ｒ２に流れる定常電流Ｉａを示している。抵抗要素Ｒ１、Ｒ２は、定常時の消費電力を抑制するために十分に大きな抵抗値、例えば数百キロオーム～数メガオームの抵抗値とする。例えば電源電圧が＋－１９０Ｖの場合、抵抗要素Ｒ１、Ｒ２をそれぞれ１ＭΩとすると、定常時に流れる定常電流Ｉａは約０．２ｍＡである。このような低レベルの定常電流Ｉａは、定常時の消費電力を抑制できるが、地絡時に抵抗要素Ｒ１、Ｒ２に流れる電流を用いて地絡検出を行おうとすると、高感度領域での計測となるためノイズの影響を受けやすい。本発明の漏電検出装置では、これらの抵抗要素Ｒ１、Ｒ２に流れる電流を直接的に検出しないので、抵抗要素Ｒ１、Ｒ２を十分に高抵抗とすることができる。

＜中点電位クランプ回路＞
さらに、接地電位である接地点と中点Ｎ１との間には、中点電位クランプ回路３０が接続されている。図示の例では、中点電位クランプ回路３０は、逆向きに直列接続された２つのツェナーダイオードＺＤ１、ＺＤ２により構成されている。ツェナーダイオードＺＤ１とツェナーダイオードＺＤ２は、同じツェナー電圧を有することが好ましいが、厳密に同じである必要はない。

中点電位クランプ回路３０は、中点電位Ｖ１が所定の正電位と所定の負電位との間でのみ変動可能であるようにクランプする役割を果たしている。ツェナー電圧をＶｚとすると、ツェナーダイオードＺＤ１は、中点電位Ｖ１の上限を＋Ｖｚにクランプする。一方、ツェナーダイオードＺＤ２は、中点電位Ｖ１の下限を－Ｖｚにクランプする。したがって、中点電位Ｖ１は、接地電位を挟んで－Ｖｚ～＋Ｖｚの範囲内でのみ変動可能である。中点電位クランプ回路３０の構成は、同等の機能をもつ回路であれば図示の構成に限定されない。

また、限定しないが、ツェナー電圧Ｖｚは１５～２５ボルト程度（例えば２０Ｖ）とすることが好ましい。これは、中点電位Ｖ１が、後述する第１及び第２の地絡電流用回路の制御端Ｃｏｎ１、Ｃｏｎ２に印加される制御電圧として用いられるためである。

＜地絡電流用回路＞
さらに、ラインＬ１とラインＬ２との間には、出力点Ｎ２で接続された第１の地絡電流用回路１０と、第２の地絡電流用回路２０とが直列に配置されている。符号Ｖｏは、出力点Ｎ２の電位を示す。電位Ｖｏは、漏電検出装置（その検出回路４０）の出力端子３の電位でもある。本発明の漏電検出装置は、地絡時の地絡電流の大部分が第１又は第２の地絡電流用回路１０、２０に流れるように構成されている。

第１の地絡電流用回路１０は、一端が第１のラインＬ１に接続された第１の電流路と、第１の電流路を流れる電流を制御する第１の制御端Ｃｏｎ１とを有する。第２の地絡電流用回路２０は、一端が第２のラインＬ２に接続された第２の電流路と、第２の電流路を流れる電流を制御する第２の制御端Ｃｏｎ２とを有する。第１及び第２の制御端Ｃｏｎ１、Ｃｏｎ２はいずれも中点Ｎ１の中点電位Ｖ１が印加される。第１の地絡電流用回路１０と第２の地絡電流用回路２０の他端同士は、出力点Ｎ２で接続されている。出力点Ｎ２の電位Ｖｏが第１及び第２の制御端Ｃｏｎ１、Ｃｏｎ２の電位に追随するように第１及び第２の地絡電流用回路１０、２０は、エミッタフォロワ回路又はソースフォロワ回路をそれぞれ有する。地絡電流用回路１０、２０の具体的構成は、多様に設計可能である。

図１に示す第１の地絡電流用回路１０の一例では、第１の電流路が、抵抗素子Ｒ３及びｎチャネルＦＥＴＱ１により構成されている。抵抗素子Ｒ３の一端が第１のラインＬ１に接続されている。抵抗素子Ｒ３の他端にＦＥＴＱ１のドレインが接続され、ＦＥＴＱ１のソースが出力点Ｎ２に接続されている。ＦＥＴＱ１のゲートが第１の制御端Ｃｏｎ１である。ＦＥＴＱ１は、ソースフォロワ回路を構成している。したがって、ソース電位すなわち出力点Ｎ２の電位Ｖｏは、制御端Ｃｏｎ１の電位に追随する。第１の制御端Ｃｏｎ１は中点Ｎ１に接続されており、中点電位Ｖ１が印加される。

図１に示す第２の地絡電流用回路２０の一例では、第２の電流路が、直列接続された抵抗素子Ｒ４、Ｒ５及びｐｎｐトランジスタＱ２とからなる電流路と、抵抗素子１１及びｎチャネルＦＥＴＱ３とからなる電流路とを含み、２つの電流路が並列に配置されている。ここでは、主としてＦＥＴＱ３の電流路の方に電流が流れる。

抵抗素子Ｒ４、Ｒ５の一端が第２のラインＬ２に接続されている。抵抗素子Ｒ４、Ｒ５の他端がトランジスタＱ２のコレクタに接続され、トランジスタＱ２のエミッタが出力点Ｎ２に接続されている。トランジスタＱ２のベースが第２の制御端Ｃｏｎ２である。トランジスタＱ２は、エミッタフォロワ回路を構成している。したがって、エミッタ電位すなわち出力点Ｎ２の電位Ｖｏは、制御端Ｃｏｎ２の電位に追随する。第２の制御端Ｃｏｎ２も中点Ｎ１に接続されており、中点電位Ｖ１が印加される。

ＦＥＴＱ３のゲートには、抵抗素子Ｒ４と抵抗素子Ｒ５の接続点の電位が印加される。ツェナーダイオードＺＤ３は過電圧保護用である。ＦＥＴＱ３のソースはラインＬ２に接続され、ドレインは抵抗素子Ｒ１１を介して出力点Ｎ２に接続されている。

第２の地絡電流用回路２０の別の例として、ＦＥＴＱ３を設けずにエミッタフォロワのトランジスタＱ２のみで構成することもできる。第１及び第２の地絡電流用回路は、多様な構成が可能であるが、中点電位Ｖ１により制御される制御端Ｃｏｎ１、Ｃｏｎ２を有すること、及び、出力点Ｎ２をエミッタ又はソースとするエミッタフォロワ回路又はソースフォロワ回路を有しており出力点Ｎ２の電位Ｖｏが制御端Ｃｏｎ１、Ｃｏｎ２の電位Ｖ１に追随するように構成されることが重要である。

定常時には、第１及び第２の地絡電流用回路１０、２０の電流路を構成するＦＥＴＱ１、トランジスタＱ２、ＦＥＴＱ３はいずれもオフ状態であり、ラインＬ１、Ｌ２が受ける外来ノイズ等による微小電流しか流れない。この定常時の微小電流は、ラインＬ１、Ｌ２の電位を維持することに寄与する。定常時の第１及び第２の地絡電流用回路１０、２０の消費電力はほぼ零である。

＜検出回路＞
さらに、出力点Ｎ２と接地点との間に検出回路４０が接続されている。図１に示す検出回路４０の一例では、各々異なる抵抗値を有する４つの抵抗素子Ｒ６、Ｒ７、Ｒ８、Ｒ９が配置されている。各抵抗素子は、例えば数百～数キロΩの抵抗値を有する。各抵抗素子が出力点Ｎ２と接地点との間に選択的に接続されるように、スイッチＳにより切替可能である。感度調整のための感度電流を設定するために、予想される地絡抵抗や地絡電流の大きさなどに応じて、抵抗素子Ｒ６～Ｒ９のいずれかが予め選択され接続される。

定常時には、出力点Ｖｏの電位は接地電位である。地絡時には、抵抗素子Ｒ６～Ｒ９のうち選択された抵抗素子に地絡電流が流れる。地絡電流の向きに応じて端子３と端子４（接地点）間に正又は負の電圧が出力される。コンデンサＣは、ノイズ抑制用の平滑コンデンサである。図１では、スイッチＳの選択位置の一つにオープン位置が示されているが、これについては、図４において説明する。

本発明の漏電検出装置では、１つの検出回路４０が正側及び負側のいずれの地絡時にも兼用される。従来方式で、抵抗要素Ｒ１と抵抗要素Ｒ２の各々の分圧を用いて地絡検出する場合、正側及び負側の地絡時の各々に対応するために正側と負側の検出回路を設ける必要があり、両方の検出回路の抵抗値を揃える必要もあった。検出回路が、選択可能な複数の抵抗素子からなる感度調整機能を有する場合、本発明では一組のみ設ければよいので、設計も製作も容易である。

検出回路の別の例として、複数の抵抗素子に替えて、定電流値の異なる複数の定電流ダイオードを用いることもできる。その場合、各抵抗素子に替えて逆向きに直列接続された２つの定電流ダイオードを配置する。定電流ダイオードを流れる地絡電流が定電流値よりも増えようとすると定電流ダイオードの両端電圧が上昇することによって検出を行う。

＜その他の構成要素＞
任意要素として、漏電検出装置を過大な入力電圧から保護するための２つのバリスタＶＲが中点接地されて直列に接続されている。また任意要素として、漏電検出装置を直流電源に対して誤って逆極性に接続した場合の保護用のダイオードＤ１１が順方向に接続されている。さらに任意要素として、ラインＬ１、Ｌ２間に、漏電検出装置の通電表示用の発光ダイオードＬＥＤと抵抗素子Ｒ１０が接続されている。

（２）動作説明
次に、図２、図３を参照して図１の漏電検出装置の地絡時の動作を説明する。漏電検出装置の端子１と端子２の間には、直流電源の両端電圧（以下「電源電圧」と称する）が印加されている。地絡の説明では、便宜上、第１及び第２のラインＬ１、Ｌ２を直流電源の正負の送電ラインとみなして説明する。

地絡時における第１又は第２の地絡電流用回路１０、２０の両端の抵抗値は、中点設定用の抵抗要素Ｒ１、Ｒ２の抵抗値に比べて格段に小さくなる。したがって、地絡電流の大部分は第１又は第２の地絡電流用回路１０、２０に優先的に流れる。なお、第１の地絡電流用回路１０は、負側のラインＬ２の地絡時に地絡電流が流れ、第２の地絡電流用回路２０は、正側のラインＬ１の地絡時に地絡電流が流れる。

＜正側の地絡時＞
図２では、正側のラインＬ１で地絡が発生した状況を概略的に示している。ラインＬ１と接地点との間の地絡抵抗Ｒｇで地絡箇所を示している。地絡電流Ｉgは、正側のライン１から地絡抵抗Ｒｇを介して接地点へ流れる。地絡抵抗Ｒｇの抵抗値は、抵抗要素Ｒ１、Ｒ２の抵抗値に比べて遙かに小さいか又はほぼ零である。

正側のライン１の電位はほぼ接地電位となり、接地点と端子２の間に電源電圧が印加される。地絡電流Ｉｇの大部分は、図１に示した第２の地絡電流用回路２０を流れるので、この部分を流れる電流を同じ符号Ｉｇで示している。また、地絡電流Ｉｇの一部は、第２の抵抗要素Ｒ２を流れるので、この部分を流れる電流をＩｇ’で示している。

抵抗要素Ｒ２にはほぼ電源電圧（ツェナーダイオードＺＤ２の電圧降下分を除く）が印加されており電流Ｉｇ’が流れる。電流Ｉｇ’は、図１に示した定常電流Ｉａに比べて増えるが、地絡電流Ｉｇ全体に比べると格段に（例えば一桁又は二桁）小さい。したがって、地絡時においても抵抗要素Ｒ２の消費電力は抑制されている。これにより、抵抗要素Ｒ２を高電力用とする必要がない。

電流Ｉｇ’が流れることにより、中点電位Ｖ１は接地電位よりも降下する。地絡電流Ｉｇが大きくなると電流Ｉｇ’も大きくなり、中点電位Ｖ１の降下も大きくなる。但し、中点電位Ｖ１の降下はツェナーダイオードＺＤ２によりクランプされるので、そのツェナー電圧Ｖｚを超えて降下することはない。正側の抵抗要素Ｒ１には電流は流れない（無視できる）。

降下した中点電位Ｖ１が、負側のトランジスタＱ２のベース（制御端Ｃｏｎ２）に印加されることにより、ベース電流Ｉｂが流れてトランジスタＱ２のエミッタコレクタ間に電流Ｉｅが流れる。トランジスタＱ２に電流Ｉｅが流れ、抵抗素子Ｒ４と抵抗素子Ｒ５の接続点の電位がＦＥＴＱ３のゲート閾値電位を超えると、ＦＥＴＱ３のドレインソース間に地絡電流Ｉｇが流れることが可能となる。一方、正側のＦＥＴＱ１はオフ状態のままである。

地絡電流Ｉｇは、接続中の抵抗素子Ｒ８を通り出力点Ｎ２へと流れ、大部分はＦＥＴＱ３の電流路を通って負極側のラインＬ２へと流れる。ＦＥＴＱ３を流れる地絡電流Ｉｇは、中点電位Ｖ１に相応して流れることができる。

地絡が生じた後も、中点電位Ｖ１は、地絡電流Ｉｇや地絡抵抗Ｒｇの変動があれば変動するが、その変動範囲は、接地電位と－Ｖｚとの間にクランプされる。エミッタフォロワ回路によって出力点Ｎ２の電位Ｖｏは中点電位Ｖ１の変動に追随するので、電位Ｖｏの変動範囲もほぼ同じである。電位Ｖｏは、選択された抵抗素子Ｒ８の両端電圧になる（Ｖｏ＝Ｉｇ×Ｒ８）。正側の地絡では、地絡電流Ｉｇが接地点から出力点Ｎ２へ流れるので、電位Ｖｏは負である。

検出回路の感度調整において、大きい地絡電流Ｉｇには小さい抵抗値の抵抗素子を選択し、小さい地絡電流Ｉｇには大きい抵抗値の抵抗素子を選択する。いずれの抵抗素子が選択された場合も、電位Ｖｏの変動範囲は、中点電位Ｖ１の変動範囲（例えば０～－２０Ｖ程度）とほぼ同じである。また、地絡電流Ｉｇは、好ましくは数ｍＡ～数十ｍＡ程度を想定される。したがって、抵抗素子Ｒ６～Ｒ９は、この程度の電圧と電流に応じた数百～数キロΩの抵抗値となる。このような条件の場合、抵抗素子Ｒ６～Ｒ９には問題となるような発熱が生じないことに加え、精度のよい抵抗素子を用いることができる。

地絡電流Ｉｇにより生じる発熱の大部分はＦＥＴＱ３のみで生じることになる。したがって、ＦＥＴＱ３にヒートシンクなどを施すことで発熱対策ができる。また、発熱によるＦＥＴＱ３の温度特性の変化は、検出精度に影響しない。

＜負側の地絡時＞
図３では、負側のラインＬ２で地絡が発生した状況を概略的に示している。ラインＬ２と接地点との間の地絡抵抗Ｒｇで地絡箇所を示している。地絡電流Ｉｇは、接地点から地絡抵抗Ｒｇを介して負側のライン２へ流れる。

負側のライン２の電位はほぼ接地電位となり、接地点と端子１の間に電源電圧が印加される。地絡電流Ｉｇの大部分は、図１に示した第１の地絡電流用回路１０を流れるので、この部分を流れる電流を同じ符号Ｉｇで示している。また、地絡電流Ｉｇの一部は、第１の抵抗要素Ｒ１を流れるので、この部分を流れる電流をＩｇ’で示している。

抵抗要素Ｒ１にはほぼ電源電圧（ツェナーダイオードＺＤ１の電圧降下分を除く）が印加されており電流Ｉｇ’が流れる。電流Ｉｇ’は、図１に示した定常電流Ｉａに比べて増えるが、地絡電流Ｉｇ全体に比べると格段に（例えば一桁又は二桁）小さい。したがって、地絡時においても抵抗要素Ｒ１の消費電力は抑制されている。これにより、抵抗要素Ｒ１を高電力用とする必要がない。

電流Ｉｇ’が流れることにより、中点電位Ｖ１は接地電位よりも上昇する。地絡電流Ｉｇが大きくなると電流Ｉｇ’も大きくなり、中点電位Ｖ１の上昇も大きくなる。但し、中点電位Ｖ１の上昇はツェナーダイオードＺＤ１によりクランプされるので、そのツェナー電圧Ｖｚを超えて上昇することはない。負側の抵抗要素Ｒ２には電流は流れない（無視できる）。

上昇した中点電位Ｖ１が、正側のＦＥＴＱ１のゲート（制御端Ｃｏｎ１）に印加されゲート閾値電位を超えると、ＦＥＴＱ３のドレインソース間に電流が流れることが可能となる。一方、負側のトランジスタＱ２及びＦＥＴＱ３はオフ状態のままである。

地絡電流Ｉｇは、ラインＬ１からＦＥＴＱ１の電流路を通り、出力点Ｎ２へと流れ、接続中の抵抗素子Ｒ８を通り接地点へと流れる。ＦＥＴＱ１を流れる地絡電流Ｉｇは、中点電位Ｖ１に相応して流れることができる。

地絡が生じた後も、中点電位Ｖ１は、地絡電流Ｉｇや地絡抵抗Ｒｇの変動があれば変動するが、その変動範囲は接地電位と＋Ｖｚとの間にクランプされる。ソースフォロワ回路によって出力点Ｎ２の電位Ｖｏは中点電位Ｖ１の変動に追随するので、電位Ｖｏの変動範囲もほぼ同じである。電位Ｖｏは、選択された抵抗素子Ｒ８の両端電圧になる（Ｖｏ＝Ｉｇ×Ｒ８）。負側の地絡では、地絡電流Ｉｇが出力点Ｎ２から接地点へ流れるので、電位Ｖｏは正である。

検出回路の感度調整については、正側の地絡時について上述した通りである。本発明では、正側の地絡時には負側の地絡電流用回路にのみ地絡電流が流れ、負側の地絡時には正側の地絡電流用回路にのみ地絡電流が流れる。従って、地絡電流を検出するための検出回路は正負兼用の１つのみ設ければ足りる。

地絡電流Ｉｇにより生じる発熱の大部分はＦＥＴＱ１のみで生じることになる。したがって、ＦＥＴＱ１にヒートシンクなどを施すことで発熱対策ができる。また、発熱によるＦＥＴＱ１の温度特性の変化は、検出精度に影響しない。

（３）警報出力回路の構成
図４は、図１の漏電検出装置の一部を構成する警報出力回路５０の一例を示している。警報出力回路５０は、図１の検出回路４０の後段に接続され、出力点Ｎ２の電位Ｖｏが端子３に印加され、端子４は接地点である。

警報出力回路５０は、入力段に全波整流回路を有する。入力される電位Ｖｏは、正側の地絡時には負電位となるので整流して正電位とするためである。全波整流回路は、正側のダイオードＤ１及びＤ２と負側のダイオードＤ３及びＤ４とを有し、ダイオードＤ１のアームに発光ダイオードＬＥＤ１を直列接続し、ダイオード４のアームに発光ダイオードＬＥＤ４を直列接続することによって、正負いずれの側の地絡が生じたかを判別可能としている。

全波整流回路の出力側の両端子間には、定電流ダイオードＣＤ１と、ツェナーダイオードＺＤ４と、定電流ダイオードＣＤ２とが直列接続されている。さらに、フォトＭＯＳリレーＳＳＲの入力ダイオードＤが、定電流ダイオードＣＤ２と並列接続されている。定電流ダイオードＣＤ１は、過大電流を制限する保護用でありその電圧降下は無視できる。

一例として、電位Ｖｏが－２０Ｖ～＋２０Ｖの範囲で変動可能に設定されている場合、警報出力回路５０のツェナーダイオードＺＤ４のツェナー電圧を１０Ｖ程度に設定する。

入力される電位Ｖｏの絶対値が、ツェナーダイオードＺＤ４のツェナー電圧（例えば１０Ｖ）に全波整流回路の電圧降下分を加えた電圧（例えば１５Ｖ）を超えると、ツェナーダイオードＺＤ４と定電流ダイオードＣＤ２に電流が流れ始める。定電流ダイオードＣＤ２に流れる電流が定電流値に達してさらに増えようとすると、電流は一定に制限されかつ定電流ダイオードＣＤ２の両端電圧が上昇する。定電流ダイオードＣＤ２の両端電圧がＳＳＲの入力ダイオードＤの順方向電圧Ｖｆ（約２～３Ｖ）を超えると、入力ダイオードＤに電流が流れ、ＳＳＲがオンする。この例では、電位Ｖｏが１７～１８ＶになったときにＳＳＲがオンすることになる。

ＳＳＲの出力端子５、６は、音響装置、表示装置、又は通信装置等の警報を発する装置や、地絡により損傷する箇所を遮断する装置を起動させるスイッチの役割を果たすことができる。

ここで、図１に示した検出回路４０におけるオープン位置について説明する。図１のスイッチＳがオープン位置であるとき、地絡電流Ｉｇは、正の地絡時には出力端子４から、負の地絡時には出力端子３から、警報出力回路５０の全波整流回路へと流れる。この場合、警報出力回路５０は、検出回路４０の役割を兼ねることになる。地絡電流Ｉｇが増加したときの動作は、オープン位置以外のときの警報出力回路５０の動作と同じである。

（４）まとめ
本発明の漏電検出装置は、中点を設定する直列接続された２つの抵抗要素を有するが、地絡電流はこれらの抵抗要素にはほとんど流れない。その替わりに、第１及び第２の地絡電流用回路を設けて地絡電流の大部分が流れるように構成している。これにより抵抗要素を高抵抗とすることができ、抵抗要素における定常時及び地絡時の消費電力を抑制できる。抵抗要素は、高耐圧高電力用を用いる必要がない。

地絡時には、中点電位が地絡電流の大きさに応じて所定の変動範囲でのみ変動するようにし、検出回路の出力点の電位が中点電位に追随するように第１及び第２の地絡電流用回路をエミッタフォロワ回路又はソースフォロワ回路によって構成している。これにより地絡電流の検出部に過電圧がかからない。また、地絡電流の検出部の回路構成を簡素化できる。

負側のラインの地絡時には第１の地絡電流用回路にのみ地絡電流が流れ、正側のライン地絡時には第２の地絡電流用回路にのみ地絡電流が流れる。したがって、一方の地絡電流用回路に地絡電流が流れるとき、他方の地絡電流用回路の影響を受けない。従来は、地絡時に２つの抵抗要素が正極と負極間で並列接続状態となるため、一方の抵抗要素における検出感度が低下する問題があった。

本発明の漏電検出装置では、１つの検出回路を正側及び負側のいずれの地絡時にも兼用することができる。

本発明の実施形態を、例示としての構成を参照して説明したが、本発明の実施形態はこれらに限定されるものではない。本発明の原理に従う限り、多様な変形形態も本発明の範囲に含まれる。

１ 直流電源の正極
２ 直流電源の負極
３ 出力点
４ 接地点
５、６ ＳＳＲ出力端子
Ｌ１、Ｌ２ ライン（送電ライン）
ＺＤ１、ＺＤ２、ＺＤ３、ＺＤ４ ツェナーダイオード
Ｄ１、Ｄ２、Ｄ３、Ｄ４ ダイオード
ＬＥＤ、ＬＥＤ１、ＬＥＤ４ 発光ダイオード
Ｒ１、Ｒ２ 抵抗要素
Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、Ｒ８、Ｒ９、Ｒ１０、Ｒ１１ 抵抗素子
ＣＤ１、ＣＤ２ 定電流ダイオード
Ｑ１、Ｑ３ ＦＥＴ
Ｑ２ トランジスタ
Ｒｇ 地絡抵抗

Claims (5)

1. 直流電源の正極に接続される第１のライン（L1）と前記直流電源の負極に接続される第２のライン（L2）との間に、第１の抵抗要素（R1）と第２の抵抗要素（R2）とが中点（N1）で直列接続された漏電検出装置において、
   前記中点（N1）の中点電位（V1）が所定の正電位と所定の負電位との間で変動可能であるようにクランプする中点電位クランプ回路（30）と、
   前記第１のライン（L1）に一端が接続された第１の電流路と、前記中点電位（V1）が印加されて前記第１の電流路の電流を制御する第１の制御端（Con1）とを具備する第１の地絡電流用回路（10）と、
   前記第２のライン（L2）に一端が接続された第２の電流路と、前記中点電位（V1）が印加されて前記第２の電流路の電流を制御する第２の制御端（Con2）とを具備する第２の地絡電流用回路（20）と、を有し、
   前記第１及び第２の地絡電流路用回路（10,20）の各々の他端同士が出力点（N2）にて接続され、かつ、前記出力点（N2）の電位（Vo）が前記第１及び第２の制御端（Con1,Con2）の電位に追随するように前記第１及び第２の地絡電流用回路（10,20）がそれぞれ構成されており、
   前記第１のライン（L1）又は前記第２のライン（L2）の地絡時に流れる地絡電流を、前記出力点（N2）と接地点との間に接続された検出回路（40,50）により検出することを特徴とする漏電検出装置。
2. 前記第１及び第２の地絡電流用回路（10,20）が、前記他端をエミッタ又はソースとするエミッタフォロワ回路又はソースフォロワ回路をそれぞれ有することを特徴とする請求項１に記載の漏電検出装置。
3. 前記中点電位クランプ回路（30）が、逆向きに直列接続された２つのツェナーダイオード（ZD1,ZD2）を有することを特徴とする請求項１又は２に漏電検出装置。
4. 前記検出回路（40）が、各々異なる抵抗値を有して切替可能に接続された複数の抵抗素子を有することを特徴とする請求項１～３のいずれかに記載の漏電検出装置。
5. 前記検出回路（50）が、全波整流回路と、前記全波整流回路の出力側に接続された定電流ダイオードとを有することを特徴とする請求項１～３のいずれかに記載の漏電検出装置。

Images