JP7445884B2 - Inspection methods, management methods, production methods, and inspection systems - Google Patents
Inspection methods, management methods, production methods, and inspection systems Download PDFInfo
- Publication number
- JP7445884B2 JP7445884B2 JP2019239863A JP2019239863A JP7445884B2 JP 7445884 B2 JP7445884 B2 JP 7445884B2 JP 2019239863 A JP2019239863 A JP 2019239863A JP 2019239863 A JP2019239863 A JP 2019239863A JP 7445884 B2 JP7445884 B2 JP 7445884B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- pair
- electrodes
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007689 inspection Methods 0.000 title claims description 88
- 238000004519 manufacturing process Methods 0.000 title claims description 83
- 238000000034 method Methods 0.000 title claims description 75
- 238000007726 management method Methods 0.000 title claims description 67
- 239000003990 capacitor Substances 0.000 claims description 308
- 238000012360 testing method Methods 0.000 claims description 58
- 238000005259 measurement Methods 0.000 claims description 35
- 230000008569 process Effects 0.000 claims description 26
- 230000001965 increasing effect Effects 0.000 claims description 10
- 239000011888 foil Substances 0.000 description 88
- 239000000126 substance Substances 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 20
- 239000002184 metal Substances 0.000 description 20
- 239000006185 dispersion Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 13
- 238000009826 distribution Methods 0.000 description 13
- 238000007789 sealing Methods 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 12
- 238000001514 detection method Methods 0.000 description 12
- 230000015654 memory Effects 0.000 description 12
- 230000008901 benefit Effects 0.000 description 11
- 238000003860 storage Methods 0.000 description 11
- 229920001940 conductive polymer Polymers 0.000 description 9
- 238000004804 winding Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 230000032683 aging Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 239000003792 electrolyte Substances 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 239000008151 electrolyte solution Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000004308 accommodation Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 238000003672 processing method Methods 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 230000002123 temporal effect Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229920002978 Vinylon Polymers 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229920002678 cellulose Polymers 0.000 description 1
- 239000001913 cellulose Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000013013 elastic material Substances 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229920000128 polypyrrole Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Description
本開示は、一般に、検査方法、管理方法、生産方法、及び検査システムに関し、より詳細には、コンデンサの検査方法、管理方法、生産方法、及び検査システムに関する。 The present disclosure generally relates to an inspection method, a management method, a production method, and an inspection system, and more particularly relates to a capacitor inspection method, management method, production method, and inspection system.
特許文献1には、コンデンサ素子の処理方法が記載されている。
コンデンサ素子は、陽極側リードを接続した陽極箔と、陰極側リードを接続した陰極箔と、陰極箔と陽極箔との間に介在されたセパレータと、により構成されている。この処理方法では、コンデンサ素子の陽極側リードと陰極側リード間に、まず低電圧のパルス電流を印加して陽極箔と陰極箔の突起によるショート箇所を切断する。次に、陽極側リードと陰極側リード間に高電圧のパルス電流を印加して、ショート箇所の切断部における陽極箔と陰極箔の突起による近接箇所を広げるようにしている。 The capacitor element includes an anode foil to which an anode lead is connected, a cathode foil to which a cathode lead is connected, and a separator interposed between the cathode foil and the anode foil. In this processing method, a low-voltage pulse current is first applied between the anode side lead and the cathode side lead of the capacitor element to cut the short circuit caused by the protrusion of the anode foil and the cathode foil. Next, a high-voltage pulse current is applied between the anode side lead and the cathode side lead to widen the proximal portion of the anode foil and cathode foil at the cut portion of the short circuit.
特許文献1に記載の処理方法では、コンデンサ素子に、画一的にパルス電流が印加されて処理が行われる。そのため、特許文献1に記載の処理方法では、実際に陽極箔又は陰極箔に突起があったのか否か等、対象となるコンデンサ素子の状態の管理を行うのが難しい、という課題がある。
In the processing method described in
本開示は上記事由に鑑みてなされ、対象となるコンデンサ素子の状態の管理を行いやすい検査方法、管理方法、生産方法、及び検査システムを提供することを目的とする。 The present disclosure has been made in view of the above reasons, and aims to provide an inspection method, a management method, a production method, and an inspection system that make it easy to manage the state of a target capacitor element.
本開示の一態様に係る検査方法は、コンデンサに用いられるコンデンサ素子の検査方法である。前記コンデンサ素子は、一対の電極を有している。前記検査方法は、電圧印加工程と、測定工程と、を含む。前記電圧印加工程は、前記一対の電極間に、前記一対の電極間で放電が発生するまで、時間経過に応じて増加する印加電圧を印加することを含む。前記測定工程は、前記電圧印加工程において前記一対の電極間で前記放電が発生した際の前記印加電圧を、放電電圧として測定することを含む。前記電圧印加工程は、スイッチング制御されたスイッチング素子を介して定電流源から前記一対の電極へ電流を流すことにより、前記印加電圧の増加速度を制御することを含む。
本開示の一態様に係る検査方法は、コンデンサに用いられるコンデンサ素子の検査方法である。前記コンデンサ素子は、一対の電極を有している。前記検査方法は、電圧印加工程と、測定工程と、を含む。前記電圧印加工程は、前記一対の電極間に、前記一対の電極間で放電が発生するまで、時間経過に応じて増加する印加電圧を印加することを含む。前記測定工程は、前記電圧印加工程において前記一対の電極間で前記放電が発生した際の前記印加電圧を、放電電圧として測定することを含む。前記電圧印加工程では、前記印加電圧を初期電圧から時間経過に応じて増加させる。前記初期電圧は、0Vよりも大きい。
A testing method according to one aspect of the present disclosure is a testing method for a capacitor element used in a capacitor. The capacitor element has a pair of electrodes. The inspection method includes a voltage application step and a measurement step. The voltage application step includes applying an applied voltage that increases over time between the pair of electrodes until a discharge occurs between the pair of electrodes. The measuring step includes measuring, as a discharge voltage, the applied voltage when the discharge occurs between the pair of electrodes in the voltage application step. The voltage application step includes controlling the rate of increase in the applied voltage by flowing a current from a constant current source to the pair of electrodes via a switching element whose switching is controlled.
A testing method according to one aspect of the present disclosure is a testing method for a capacitor element used in a capacitor. The capacitor element has a pair of electrodes. The inspection method includes a voltage application step and a measurement step. The voltage application step includes applying an applied voltage that increases over time between the pair of electrodes until a discharge occurs between the pair of electrodes. The measuring step includes measuring, as a discharge voltage, the applied voltage when the discharge occurs between the pair of electrodes in the voltage application step. In the voltage application step, the applied voltage is increased from an initial voltage over time. The initial voltage is greater than 0V.
本開示の一態様に係る管理方法は、コンデンサ製造システムで製造されるコンデンサの管理方法である。前記管理方法は、検査工程を含む。前記検査工程は、前記検査方法を、複数の前記コンデンサ素子に対して行うことを含む。 A management method according to one aspect of the present disclosure is a management method for capacitors manufactured by a capacitor manufacturing system. The management method includes an inspection step. The testing step includes performing the testing method on a plurality of the capacitor elements.
本開示の一態様に係る生産方法は、前記検査方法、又は前記管理方法を用いた、コンデンサの生産方法である。 A production method according to one aspect of the present disclosure is a capacitor production method using the inspection method or the management method.
本開示の一態様に係る検査システムは、コンデンサに用いられるコンデンサ素子の検査システムである。前記コンデンサ素子は、一対の電極を有している。前記検査システムは、電圧印加部と、測定部と、を備える。前記電圧印加部は、前記一対の電極間に、前記一対の電極間で放電が発生するまで、時間経過に応じて増加する印加電圧を印加する。前記測定部は、前記一対の電極間で放電が発生した際の前記印加電圧を、放電電圧として測定する。前記電圧印加部は、スイッチング制御されたスイッチング素子を介して定電流源から前記一対の電極へ電流を流すことにより、前記印加電圧の増加速度を制御する。
本開示の一態様に係る検査システムは、コンデンサに用いられるコンデンサ素子の検査システムである。前記コンデンサ素子は、一対の電極を有している。前記検査システムは、電圧印加部と、測定部と、を備える。前記電圧印加部は、前記一対の電極間に、前記一対の電極間で放電が発生するまで、時間経過に応じて増加する印加電圧を印加する。前記測定部は、前記一対の電極間で放電が発生した際の前記印加電圧を、放電電圧として測定する。前記電圧印加部は、前記印加電圧を初期電圧から時間経過に応じて増加させる。前記初期電圧は、0Vよりも大きい。
An inspection system according to one aspect of the present disclosure is an inspection system for a capacitor element used in a capacitor. The capacitor element has a pair of electrodes. The inspection system includes a voltage application section and a measurement section. The voltage application section applies an applied voltage that increases over time between the pair of electrodes until discharge occurs between the pair of electrodes. The measurement unit measures the applied voltage when discharge occurs between the pair of electrodes as a discharge voltage. The voltage application section controls the rate of increase in the applied voltage by causing current to flow from a constant current source to the pair of electrodes via a switching element whose switching is controlled.
An inspection system according to one aspect of the present disclosure is an inspection system for a capacitor element used in a capacitor. The capacitor element has a pair of electrodes. The inspection system includes a voltage application section and a measurement section. The voltage application section applies an applied voltage that increases over time between the pair of electrodes until discharge occurs between the pair of electrodes. The measurement unit measures the applied voltage when discharge occurs between the pair of electrodes as a discharge voltage. The voltage application unit increases the applied voltage from an initial voltage over time. The initial voltage is greater than 0V.
本開示によれば、対象となるコンデンサ素子の状態の管理を行いやすい検査方法、管理方法、生産方法、及び検査システムを提供することができる、という利点がある。 According to the present disclosure, there is an advantage that it is possible to provide an inspection method, a management method, a production method, and an inspection system that make it easy to manage the state of a target capacitor element.
(1)概要
以下の実施形態において説明する各図は、模式的な図であり、各図中の各構成要素の大きさ及び厚さそれぞれの比が、必ずしも実際の寸法比を反映しているとは限らない。
(1) Overview Each figure described in the following embodiments is a schematic diagram, and the ratio of the size and thickness of each component in each figure does not necessarily reflect the actual size ratio. Not necessarily.
本実施形態に係る検査方法は、例えば、図4に示すコンデンサ1に用いられるコンデンサ素子10の検査方法である。コンデンサ素子10は、一対の電極として、陽極101及び陰極102を有している。陽極101は、陽極箔11及び陽極リード端子14を備えている。陰極102は、陰極箔12及び陰極リード端子15を備えている。陽極リード端子14は、陽極箔11に接続されている。陰極リード端子15は、陰極箔12に接続されている。また、コンデンサ素子10は、セパレータ13を更に備えている。セパレータ13は、陽極箔11と陰極箔12との間に介在し、陽極箔11と陰極箔12とが接触することを抑制する。
The testing method according to this embodiment is, for example, a testing method for a
本実施形態の検査方法は、図1に示すように、電圧印加工程ST1と、測定工程ST2と、を含む。 As shown in FIG. 1, the inspection method of this embodiment includes a voltage application step ST1 and a measurement step ST2.
電圧印加工程ST1は、一対の電極101,102間に、一対の電極101,102間で放電が発生するまで、時間経過に応じて増加する印加電圧V0を印加することを含む。
The voltage application step ST1 includes applying an applied voltage V0 that increases over time between the pair of
測定工程ST2は、電圧印加工程ST1において一対の電極101,102間で放電が発生した際の印加電圧V0を、放電電圧Vspとして測定することを含む。
The measurement step ST2 includes measuring the applied voltage V0 when a discharge occurs between the pair of
一般に、コンデンサ1の耐圧(耐電圧)は、陽極101と陰極102との間の最短距離に依存して決まる。そのため、例えば図2に示すように、陽極箔11又は陰極箔12にバリ91等の導電性を有する突起があったり、陽極箔11と陰極箔12との間に導電性を有する異物92が存在したりすると、コンデンサ1の耐圧が小さくなる可能性がある。そのため、例えば特許文献1に記載の技術のように、コンデンサ素子の製造段階において、一対の電極間に予め電流を流すことでバリ及び異物を除去する処理が行われることがある。しかしながら、特許文献1に記載の技術のように、コンデンサ素子に対して画一的なパルス電流を流すだけでは、処理を行う前に実際にバリ又は異物が存在していたのか、といった、処理対象となるコンデンサ素子の状態の管理を行うのが難しい。
Generally, the withstand voltage (withstanding voltage) of the
一方、本実施形態の検査方法では、上述のように、放電電圧Vspを測定している。後述のように、放電電圧Vspは、電極101,102間の距離(最短距離)に依存する。また、バリ91又は異物92が存在すると、その大きさの分だけ、電極101,102間の実質的な距離が小さくなる。そのため、コンデンサ素子10ごとに放電電圧Vspを測定することで、印加電圧V0を印加する前にそのコンデンサ素子10にバリ91又は異物92が存在していたか等の、コンデンサ素子10の状態を把握しやすくなる。そのため、本実施形態の検査方法では、検査対象となるコンデンサ素子10の状態の管理を行いやすい、という利点がある。
On the other hand, in the inspection method of this embodiment, the discharge voltage Vsp is measured as described above. As will be described later, the discharge voltage Vsp depends on the distance (shortest distance) between the
また、本実施形態の管理方法は、コンデンサ製造システム100で製造されるコンデンサ1の管理方法であって、上記の検査方法を、複数のコンデンサ素子10に対して行うことを含む。
Furthermore, the management method of this embodiment is a method of managing
このように、複数のコンデンサ素子10に対して本実施形態の検査方法を行うことで、コンデンサ素子10の製造条件の変化を把握することが可能となる。例えば、ある日に製造された複数のコンデンサ素子10よりも、これより後の別の日に製造された複数のコンデンサ素子10の方が、放電電圧Vspの平均値が小さくなっていたとする。この場合、バリ91又は異物92が増加したために、放電電圧Vspが低下したことが疑われ得る。そのため、コンデンサ製造システム100の使用者は、例えば、コンデンサ製造システム100の経年劣化の可能性、又は、コンデンサ製造システム100の周囲環境の変化の可能性等を疑うことができる。そのため、本実施形態の管理方法によれば、コンデンサ製造システム100の状態の管理を行いやすい、という利点がある。
In this way, by performing the inspection method of this embodiment on a plurality of
(2)詳細
以下、本実施形態の検査方法、管理方法、生産方法、及び検査システムについて、図1~図16を参照して、より詳細に説明する。
(2) Details Below, the inspection method, management method, production method, and inspection system of this embodiment will be described in more detail with reference to FIGS. 1 to 16.
(2.1)コンデンサ
まず、本実施形態の検査方法の検査対象であるコンデンサ素子10を備えたコンデンサ1について、図3~図5を参照して説明する。
(2.1) Capacitor First, the
コンデンサ1は、ここでは表面実装タイプやリードタイプの電解コンデンサであり、電解質に導電性高分子や電解液を用いた電解コンデンサであってもよく、導電性高分子と電解液とを融合させた、いわゆるハイブリッドタイプの電解コンデンサであってもよい。中でも、コンデンサ1は、車載などで使用され高信頼性が求められるハイブリッドタイプの電解コンデンサが好ましい。導電性高分子を用いた場合は、バリや異物による放電電圧の低下が生じやすく、本実施形態の検査方法による効果をより高めることができる。
The
図3は、表面実装タイプのコンデンサ1の斜視図である。図4は、コンデンサ1の斜めから見た部分断面図である。図5は、コンデンサ1の断面図である。
FIG. 3 is a perspective view of the surface
図4に示すように、コンデンサ1は、コンデンサ素子(巻取り素子)10と、ケース(外装)20と、封口部材30と、電解質40と、座板50と、を備える。コンデンサ素子10は、上述のように、陽極101(陽極箔11及び陽極リード端子14)と、陰極102(陰極箔12及び陰極リード端子15)と、セパレータ13と、を備えている。
As shown in FIG. 4, the
陽極箔11は、例えば、エッチング処理等によって表面が粗面化された金属箔を備える。金属箔は、例えばアルミニウム箔である。金属箔の材料は、アルミニウム、タンタル、ニオブ等の弁作用を有する金属又はその合金であることが好ましい。金属箔の表面には、誘電体皮膜(誘電体層)16が形成されている。誘電体皮膜16は、例えば金属箔を化成処理することにより形成される。化成処理は、例えば、金属箔を化成液に浸漬し、必要に応じて加熱及び電圧を印加することにより行われる。
The
陰極箔12は、例えば、金属箔を備える。金属箔は、例えばアルミニウム箔である。金属箔の材料は、アルミニウム、タンタル、ニオブ等の弁作用を有する金属又はその合金であることが好ましい。陰極箔12の金属箔には、必要に応じて、表面の粗面化処理及び/又は化成処理を行ってもよい。陰極箔12は、金属箔の表面がカーボン被膜、又はチタン被膜等で覆われていてもよい。
The
セパレータ13は、陽極箔11と陰極箔12との間に配置され、陽極箔11と陰極箔12との接触を防止する。コンデンサ素子10は、セパレータ13を一対備えている。セパレータ13は、電気絶縁性を有する材料により形成される。セパレータ13は、特に限定されないが、例えば、絶縁紙又は、セルロース、ポリエチレンテレフタレート、ビニロン、ポリアミド、ガラス質等を主成分とする不織布等であってもよい。
陽極リード端子14は、陽極箔11に接続されている。陽極リード端子14の材料は特に限定されず、導電性材料であればよい。陽極リード端子14は、リードタブ141と端子板142とを一体に備える。リードタブ141は、ケース20の内部で陽極箔11に接続されている。端子板142は、ケース20の外部に露出している。
陰極リード端子15は、陰極箔12に接続されている。陰極リード端子15の材料は特に限定されず、導電性材料であればよい。陰極リード端子15は、リードタブ151と端子板152とを一体に備える。リードタブ151は、ケース20の内部で陰極箔12に接続されている。端子板152は、ケース20の外部に露出している。
例えば、陽極リード端子14が接続された陽極箔11、一対のセパレータ13の一方、陰極リード端子15が接続された陰極箔12、及び一対のセパレータ13の他方が、この順に重ねられる。そして、これら陽極箔11、陰極箔12および一対のセパレータ13がロール状に巻き取られることで、コンデンサ素子(巻取り素子)10が円筒形状に形成される。
For example, the
ケース20は、アルミニウム等の材料により下面が開口する円筒状に形成されている。コンデンサ素子10は、陽極リード端子14の端子板142及び陰極リード端子15の端子板152が外部に露出するように、ケース20に収容される。
The
コンデンサ1では、ケース20内において、陽極箔11と陰極箔12との間に、導電性高分子が配置されている。導電性高分子の材料は、例えば、ポリピロール、ポリチオフェン、ポリアニリン、及びそれらの誘導体等であってもよく、さらにドーパントが添加されていてもよい。導電性高分子は、例えば、陽極箔11の金属箔の表面に形成された誘電体皮膜16の表面、陰極箔12の表面、及びセパレータ13の表面のうちの少なくとも1つの、少なくとも一部に、膜状に付着していてもよい。また、ケース20内には、コンデンサ素子10が収容された後に、電解液(電解質40)が注入される。
In the
封口部材30は、ゴム等の弾性材料により形成されている。封口部材30は、ケース20の下面の開口を塞ぐようにケース20に取り付けられる。封口部材30には、2つの貫通孔が形成されている。
The sealing
座板50は、電気絶縁性を有する材料により形成されている。座板50は、ケース20の下部に取り付けられる。座板50には、封口部材30の2つの貫通孔とそれぞれ対応する位置に、2つの貫通孔が形成される。また、座板50の底面(下面)には、各貫通孔の出口から外側へと延びる2つの収容凹部が形成されている。
The
ケース20の内部から外部に突出した陽極リード端子14及び陰極リード端子15は、封口部材30の貫通孔及び座板50の貫通孔に通され、外側に折れ曲がっている。陽極リード端子14の外側に折れ曲がった部分が、端子板142として、座板50の2つの収容凹部の一方に収容される。陰極リード端子15の外側に折れ曲がった部分が、端子板152として、座板50の2つの収容凹部の他方に収容される。
The
図3に示すように、ケース20の天面21には、コンデンサ1の特性を示す表示部60が設けられている。表示部60は、ケース20の天面21に印刷によって表示されている。なお、図4では、表示部60の図示を省略している。表示部60の表示内容は、例えば、コンデンサ1の極性(-極側)を示す黒塗りの極性表示と、静電容量の値(数値:単位はμF)と、定格電圧記号と、シリーズ記号と、鉛フリー対応品マーク(黒点)と、ロット番号(生産ロットを示す番号)と、を含む。本実施形態のコンデンサ1では、ケース20の天面21の第1領域(図3の左側)に、極性表示が付されている。また、ケース20の天面21の第2領域(図3の右側)において、上段に静電容量が付され、中段に定格電圧記号、及びシリーズ記号が付され、下段にロット番号が付されている。もちろん、表示部60の表示内容及び数値等は、図3に示すものに限られない。
As shown in FIG. 3, a
また、図3に示すように、ケース(外装)20には、表示部60以外に、識別子70が付されている。識別子70は、表示によってケース20に付されている。より詳細には、識別子70は、ケース20に直接印刷されている。また、識別子70は、ケース20の側面22にある。本実施形態では、識別子70は、マトリックス型の二次元コードである。
Further, as shown in FIG. 3, the case (exterior) 20 is provided with an
(2.2)製造方法
次に、コンデンサ1の製造方法(生産方法)について、図6~図9を参照して説明する。
(2.2) Manufacturing method Next, the manufacturing method (production method) of the
コンデンサ1は、図6に示すコンデンサ製造システム100により製造される。コンデンサ製造システム100は、複数のコンデンサ1を、流れ作業的に順次製造する。コンデンサ製造システム100によるコンデンサ1の製造速度は、例えば180個/分程度である。
コンデンサ1の製造方法は複数の工程を含んでおり、複数の工程が所定の順番で行われることでコンデンサ1が製造される。コンデンサ製造システム100は、複数の工程を行うために複数の装置を備えている。複数の装置は、例えば、リード接続工程S11及び巻取り工程S12を行うための巻取機、断面化成工程S16で使用される化成槽、及び、表示部60を印刷するためのインクジェット印刷機等を含んでいる。
The method for manufacturing the
コンデンサ製造システム100は、管理システム200と通信可能に接続されている。管理システム200は、例えばプロセッサとメモリとを有するマイクロコンピュータを備えている。マイクロコンピュータのプロセッサがメモリに記録されたプログラムを実行することによって、管理システム200が備える種々の機能が実現される。管理システム200のプロセッサが実行するプログラムは、あらかじめマイクロコンピュータのメモリに記録されていてもよいし、メモリカードのような記録媒体に記録されて提供されてもよいし、電気通信回線を通して提供されてもよい。
管理システム200は、管理情報を記録するデータベース210を備えている。データベース210は、上記のメモリと同じであってもよいし、別の電気的に書き換え可能な記録媒体であってもよい。
The
また、コンデンサ製造システム100は、コンデンサ製造システム100の装置の状態を計測する計測システム300と通信可能に接続されている。計測システム300は、コンデンサ製造システム100の状態の情報(例えば、装置の駆動速度、温度等)及び環境の情報(例えば、温度、湿度等)を、計測により取得する。具体的には、計測システム300は、例えば、巻取機によるコンデンサ素子10の巻取り速度、化成槽の温度/化成槽に印加されている電圧、環境の温度、及び、湿度等を計測する。計測システム300で取得された情報は、管理システム200のデータベース210に、取得された時間とともに時系列で格納される。
Further, the
また、コンデンサ製造システム100は、検査システム400と通信可能に接続されている。検査システム400は、コンデンサ製造システム100で製造されるコンデンサ1(製造途中の中間体を含む)を検査する。
Further, the
図6に示すように、検査システム400は、コンデンサ素子10の耐圧を検査するための耐圧検査システム410を備えている。また、検査システム400は、例えば、陽極リード端子14及び陰極リード端子15の寸法が所望の範囲内にあるか否かを検査する。検査システム400は、例えば、封口部材30の高さが所望の範囲内にあるか否かを検査する。検査システム400は、例えば、化成処理において収束電流値が所望の範囲内にあるか否かを検査する。検査システム400は、例えば、ケース20の絞り形状が所望の形状を有しているか否かを検査する。検査システム400は、例えば、ケース20の天面21に所望の形状の表示部60が付されているかを検査する。検査システム400は、例えば、容量値、誘導正接(tanδ)、等価直列抵抗(ESR)、漏れ電流(LC)等が所望の範囲内にあるか否かを検査する。検査システム400による検査結果が所望の性能を有していない素子部材は、適宜、製造工程から取り除かれる。検査システム400による検査結果の情報は、管理システム200のデータベース210に、検査が行われた時間とともに時系列で格納される。
As shown in FIG. 6, the
図7は、コンデンサ1の製造方法を示すフローチャートである。図7に示すように、コンデンサ1の製造方法は、リード接続工程S11と、巻取工程S12と、耐圧検査工程S13と、ゴム組立工程S14と、保持工程S15と、断面化成工程S16と、ポリマー工程S17と、取外工程S18と、組立工程S19と、絞り工程S20と、識別子付与工程S21と、エージング工程S22と、印刷工程S23と、加工工程S24と、を含む。
FIG. 7 is a flowchart showing a method for manufacturing
まず、リード接続工程S11の前に、所定の大きさの金属箔(アルミニウム箔)にエッチング処理及び化成処理を施し、所望の大きさに裁断することで、陽極箔11が準備される。また、所定の大きさの金属箔(アルミニウム箔)を所望の大きさに裁断することで、陰極箔12が準備される。
First, before the lead connection step S11, the
リード接続工程S11では、陽極リード端子14のリードタブ141が、陽極箔11に例えばカシメ又は超音波溶接等により接続される。また、陰極リード端子15のリードタブ151が、陰極箔12に例えばカシメ又は超音波溶接等により接続される。
In the lead connection step S11, the
巻取工程S12では、陽極箔11と、一対のセパレータ13の一方と、陰極箔12と、一対のセパレータ13の他方とが、重ねて配置される。そして、これら陽極箔11、陰極箔12及び一対のセパレータ13がロール状に巻き取られることにより、コンデンサ素子(巻取り素子)10が作製される。
In the winding step S12, the
耐圧検査工程S13では、コンデンサ素子10の一対の電極101,102間の耐圧の検査を行う。耐圧検査工程S13については、「(2.3)耐圧検査工程」の欄で説明する。
In the withstand voltage test step S13, the withstand voltage between the pair of
このようにして、リード接続工程S11~耐圧検査工程S13により、コンデンサ素子10が製造される。
In this way, the
ゴム組立工程S14では、コンデンサ素子10に、封口部材30が取り付けられる。コンデンサ素子10の陽極リード端子14及び陰極リード端子15が、封口部材30の2つの貫通孔にそれぞれ挿入されることで、コンデンサ素子10に封口部材30が取り付けられる。
In the rubber assembly step S14, the sealing
保持工程S15では、封口部材30が取り付けられたコンデンサ素子10が、順に、帯状の保持具に保持される。保持具は、例えば金属製のキャリアバーである。保持具には、各コンデンサ素子10の高さ方向が互いに揃うように、コンデンサ素子10の陽極リード端子14が保持(例えば溶着)される。一つの保持具で保持される複数のコンデンサ素子10が、一つの生産ロットを構成する。一つの生産ロットには、例えば、1~5万個程度のコンデンサ素子10が含まれる。
In the holding step S15, the
断面化成工程S16では、コンデンサ素子10の陽極箔11に、化成処理が施される。断面化成工程S16では、例えば、保持具(キャリアバー)に保持された複数のコンデンサ素子10を化成槽内の化成液に浸漬し、保持具と化成液との間に電圧を印加することで、化成処理を行う。断面化成工程S16によって、裁断によって形成された陽極箔11の裁断面に誘電体皮膜16が形成され、また、巻取工程S12等で生じ得る誘電体皮膜16のクラックが修復される。断面化成工程S16では、化成処理の後、必要に応じてコンデンサ素子10を洗浄及び乾燥してもよい。
In the cross-sectional chemical formation step S16, the
ポリマー工程S17では、陽極箔11(誘電体皮膜16)の表面、陰極箔12の表面、セパレータ13の表面のうちの少なくとも1つの、少なくとも一部に、導電性高分子が付着される。ポリマー工程S17では、例えば、導電性高分子を溶媒中に分散させた分散液中に、保持具に保持されたコンデンサ素子10を浸漬し、コンデンサ素子10内部全体へ分散液を浸透させ、コンデンサ素子10を分散液から取り出す。そして、分散液を含浸させたコンデンサ素子10に加熱処理を施し、溶媒の少なくとも一部を揮発させて導電性高分子を凝集させる。
In the polymer step S17, a conductive polymer is attached to at least a portion of at least one of the surface of the anode foil 11 (dielectric film 16), the surface of the
取外工程S18では、コンデンサ素子10が、保持具から取り外される。取外工程S18は、保持具に保持された陽極リード端子14が、保持具から外される(保持具に溶着されている場合には、例えば、陽極リード端子14が適宜の長さの部分で切断される)ことで行われる。
In the removal step S18, the
組立工程S19では、保持具から取り外されたコンデンサ素子10に対して、ケース20が個別に取り付けられる。保持具から取り外されたコンデンサ素子10が、電解液(電解質40)が注入されたケース(外装)20に個別に挿入される。
In the assembly process S19, the
絞り工程S20では、ケース20の側壁において封口部材30に対応する部分を絞る絞り処理を行うことで、ケース20が封口部材30によって密閉される。これにより、コンデンサ素子10にケース20が取り付けられてなる組立体が作製される。
In the drawing step S20, the
識別子付与工程S21では、組立体のケース20に、識別子70が順に付される。識別子付与工程S21では、例えばインクジェット印刷機によって、組立体のケース20の側面22に識別子70が印刷される。識別子70が付与された組立体は、収容箱(第1収容箱)に収容される。
In the identifier attaching step S21,
エージング工程S22では、第1収容箱から任意の組立体が取り出され、取り出された組立体の識別子70が読み取られる。そして、識別子70が読み取られた順に、組立体の陽極リード端子14-陰極リード端子15間に電圧を印加することで、誘電体皮膜16の再化成処理を行う。エージング工程S22では、必要に応じて組立体が適宜加熱される。再化成処理が終了した組立体は、収容箱(第2収容箱)に収容される。
In the aging step S22, an arbitrary assembly is taken out from the first storage box, and the
印刷工程S23では、第2収容箱から任意の組立体が取り出され、取り出された組立体の識別子70が読み取られる。そして、識別子70が読み取られた順に、組立体のケース20の天面21に、インクジェット印刷機によって表示部60が印刷される。表示部60が印刷された組立体は、収容箱(第3収容箱)に収容される。
In the printing step S23, an arbitrary assembly is taken out from the second storage box, and the
加工工程S24では、第3収容箱から任意の組立体が取り出され、取り出された組立体の識別子70が読み取られる。そして、識別子70が読み取られた順に、組立体に座板50が取り付けられる。加工工程S24では、組立体の陽極リード端子14及び陰極リード端子15が、座板50の2つの貫通孔にそれぞれ挿入されることで、組立体に座板50が取り付けられる。また、座板50が取り付けられた後、陽極リード端子14及び陰極リード端子15が外側に折り曲げられることで、各リード端子の折れ曲がった部分が、座板50の2つの収容凹部に端子板142,152としてそれぞれ収容される。
In the processing step S24, an arbitrary assembly is taken out from the third storage box, and the
上記のような手順により、コンデンサ1が製造される。
ここで、本実施形態のコンデンサ1の製造方法では、識別子付与工程S21までの工程では、処理が行われる複数の組立体(コンデンサ素子10)の順番が、変わらない。そして、各工程(S11~S21)において、処理に要する時間は既知であり、また、これらの工程は連続して行われている。そのため、識別子付与工程S21において識別子70がいつ(日時)付与されたかが分かれば、この識別子70が付与された組立体に、いつの時点でどの工程が行われていたかを知ることが可能である。言い換えれば、識別子70が組立体に付与された時間がわかれば、コンデンサ製造システム100における任意の装置がこの組立体に処理を行っていた時間を、特定することが可能である。
Here, in the manufacturing method of the
さらに、本実施形態の製造方法では、識別子付与工程S21において各組立体に付与された識別子70が、管理システム200のデータベース210に、識別子70が付された時間とともに時系列で格納される。そのため、コンデンサ1の完成後に、コンデンサ1の識別子70を読み取るだけで、このコンデンサ1に対して各工程(S11~S21)がいつ行われたかを、把握することが可能である。
Furthermore, in the manufacturing method of this embodiment, the
また、本実施形態の製造方法において、エージング工程S22以降の各工程では、組立体の識別子70がまず読み取られ、読み取られた識別子70が、識別子70が読み取られた時間とともに管理システム200のデータベース210に時系列で格納される。そのため、コンデンサ1の完成後に、コンデンサ1の識別子70を読み取るだけで、このコンデンサ1に対して各工程(S22~S24)がいつ行われたかを、把握することが可能である。
In addition, in the manufacturing method of this embodiment, in each step after the aging step S22, the
また、管理システム200のデータベース210には、上述のように、計測システム300による計測結果の情報が、時系列で格納されている。そのため、コンデンサ1の完成後に、コンデンサ1の識別子70を読み取るだけで、このコンデンサ1が製造されていた時の装置の状態(コンデンサ1の製造時におけるコンデンサ製造システム100の状態)を、データベース210から読み出すことが可能となる。
Furthermore, as described above, information on measurement results by the
さらに、管理システム200のデータベース210には、上述のように、検査システム400による計測結果の情報が、時系列で格納されている。そのため、コンデンサ1の完成後に、コンデンサ1の識別子70を読み取るだけで、コンデンサ1に対する検査システム400による検査結果の情報を、データベース210から読み出すことが可能となる。
Furthermore, the database 210 of the
(2.3)耐圧検査工程
以下、コンデンサ1の製造方法における耐圧検査工程S13について、より詳細に説明する。
(2.3) Withstand voltage test step The withstand voltage test step S13 in the manufacturing method of the
耐圧検査工程S13では、コンデンサ素子10の一対の電極101,102間の耐圧(耐電圧)の検査を行う。コンデンサ素子10の耐圧は、コンデンサ1の一対の電極101,102間に印加可能な電圧の上限値を示す。
In the withstand voltage test step S13, the withstand voltage (withstand voltage) between the pair of
本実施形態の耐圧検査工程S13は、コンデンサ素子10の検査方法であって、図1に示すように、電圧印加工程ST1と、測定工程ST2と、を含む。電圧印加工程ST1は、コンデンサ素子10が有する一対の電極101,102間に、一対の電極101,102間で放電が発生するまで、時間経過に応じて増加する印加電圧V0を印加することを含む。測定工程ST2は、電圧印加工程ST1において一対の電極101,102間で放電が発生した際の印加電圧V0を、放電電圧Vspとして測定することを含む。
The withstand voltage testing step S13 of the present embodiment is a method for testing the
本実施形態の耐圧検査工程S13は、記録工程ST3を更に含む。記録工程ST3は、測定工程ST2で測定された放電電圧Vspを記録媒体に記録することを含む。 The voltage resistance test step S13 of this embodiment further includes a recording step ST3. The recording step ST3 includes recording the discharge voltage Vsp measured in the measuring step ST2 on a recording medium.
本実施形態の耐圧検査工程S13は、耐圧判定工程ST4を更に含む。耐圧判定工程ST4は、測定工程ST2後に、所定の判定電圧Vjudge以下の電圧を一対の電極101,102間に印加してコンデンサ素子10の耐圧を判定することを含む。
The withstand voltage test step S13 of this embodiment further includes a withstand voltage determination step ST4. The breakdown voltage determination step ST4 includes, after the measurement step ST2, applying a voltage equal to or lower than a predetermined determination voltage V judge between the pair of
(2.3.1)検討事項
本願発明者らは、耐圧検査工程S13を実施するにあたり、種々の検討を行った。ここではまず、本願発明者らが行った検討事項の内容について、説明する。
(2.3.1) Matters to be considered The inventors of the present application conducted various studies when implementing the voltage resistance test step S13. First, the contents of the considerations made by the inventors of the present application will be explained.
(2.3.1.1)電極間の距離
上述のように、コンデンサ1の耐圧は、陽極101と陰極102との間の距離(最短距離)に依存して決まる。しかしながら、コンデンサ素子10は、陽極箔11と陰極箔12とセパレータ13とを重ね、これらを一体に巻き取ることで形成される。そのため、陽極101と陰極102との間の距離(最短距離)を実測することは、困難である。また、陽極箔11又は陰極箔12にバリ91等があったり、陽極箔11と陰極箔12との間に異物92が存在したりすると、陽極101と陰極102との間の実質的な距離が変化し得る。
(2.3.1.1) Distance between electrodes As described above, the withstand voltage of the
そこで、本願発明者らはまず、コンデンサ素子10の電極101,102間の距離の、間接的な求め方についての検討を行った。
Therefore, the inventors of the present invention first investigated how to indirectly determine the distance between the
検討にあたり、本願発明者らは、図8に示すようなモデル装置110を作製した。図8に示すように、モデル装置110は、対向して配置された針状電極111と板状電極112とを備えており、針状電極111と板状電極112との間の距離D1が、マイクロメータにより変更可能に構成されている。
In conducting the study, the inventors of the present invention created a
また、本願発明者らは、図9に示すような電圧印加装置450を作製した。電圧印加装置450は、時間経過に応じて増加する電圧をモデル装置110に印加するための装置である。図9に示すように、電圧印加装置450は、定電流源CI11と、第1スイッチSW11及び第2スイッチSW12と、容量性素子(コンデンサ)C11と、電圧測定器VM11と、検出器DT11と、一対の出力端子T11,T11と、制御部451と、を備えている。
In addition, the inventors of the present invention manufactured a
定電流源CI11の両端間には、第1スイッチSW11と第2スイッチSW12との直列回路が接続されている。詳しくは、定電流源CI11の高電位側の端子は、第1スイッチSW11に接続され、定電流源CI11の低電位側の端子は、第2スイッチSW12に接続されている。第1スイッチSW11及び第2スイッチSW12の各々は、半導体スイッチであり、例えばFET(Field Effect Transistor)である。容量性素子C11は、第2スイッチSW12の両端間に接続されている。また、容量性素子C11の両端に、一対の出力端子T11,T11がそれぞれ接続されている。また、容量性素子C11の両端間に、電圧測定器VM11が測定されている。電圧測定器VM11は、一対の出力端子T11,T11の間の電圧を測定する。電圧測定器VM11は、一対の出力端子T11,T11の間の電圧をリアルタイムで測定し、測定した電圧値を制御部451へ送信する。また、一対の出力端子T11,T11の一方には、検出器DT11が接続されている。検出器DT11は、一対の出力端子T11,T11間での放電の発生を検出する。検出器DT11は、例えばCT等の電流センサである。制御部451は、第1スイッチSW11及び第2スイッチSW12のオンオフを制御する。また、制御部451には、電圧測定器VM11の測定結果、及び検出器DT11の検出結果が入力される。
A series circuit including a first switch SW11 and a second switch SW12 is connected between both ends of the constant current source CI11. Specifically, the high potential side terminal of the constant current source CI11 is connected to the first switch SW11, and the low potential side terminal of the constant current source CI11 is connected to the second switch SW12. Each of the first switch SW11 and the second switch SW12 is a semiconductor switch, and is, for example, an FET (Field Effect Transistor). The capacitive element C11 is connected between both ends of the second switch SW12. Further, a pair of output terminals T11, T11 are connected to both ends of the capacitive element C11, respectively. Further, a voltage measuring device VM11 is used to measure the voltage between both ends of the capacitive element C11. Voltage measuring device VM11 measures the voltage between a pair of output terminals T11, T11. The voltage measuring device VM11 measures the voltage between the pair of output terminals T11 and T11 in real time, and transmits the measured voltage value to the
電圧印加装置450の動作について、図10を参照して説明する。図10は、一対の出力端子T11,T11間の電圧(出力電圧V10)の時間変化を示す説明図である。
The operation of
初期状態では、制御部451により、第1スイッチSW11がオフされ、第2スイッチSW12がオンされている(時点t10)。これにより、容量性素子C11に蓄積されている電荷は、一対の出力端子T11間に接続される電気回路を介して放電され、出力電圧V10は0Vとなる。 In the initial state, the first switch SW11 is turned off and the second switch SW12 is turned on by the control unit 451 (time t10). As a result, the charge accumulated in the capacitive element C11 is discharged through the electric circuit connected between the pair of output terminals T11, and the output voltage V10 becomes 0V.
制御部451は、まず、第1スイッチSW11をオンし、第2スイッチSW12をオフする(時点t11)。これにより、容量性素子C11には定電流源CI11から電荷が供給され、容量性素子C11の両端電圧は時間経過に応じて増加する。そのため、出力電圧V10も時間経過に応じて増加する。なお、出力電圧V10の増加速度は、第1スイッチSW1をスイッチング制御し、そのデューティ比を調整することで、調整可能である。つまり、電圧印加工程(ST1)において、第1スイッチングSW11を介してコンデンサに定電流源CI11からの電流を流すことができるので出力電圧V10の増加速度を制御できる。
The
出力電圧V10が、一対の出力端子T11,T11間に接続されている電気回路のブレークダウン電圧に達するまで増加すると、電気回路で放電が発生する(時点t12)。放電が発生すると、一対の出力端子T11,T11間が短絡され、容量性素子C11に蓄積されていた電荷が短絡した電気回路を通って流れる。そのため、検出器DT11には、大きな電流が流れることとなる。検出器DT11は、この大電流の発生を検出することで、電気回路での放電の発生を検出する。検出器DT11は、放電の発生を検出すると、放電の発生の検出を示す放電検出信号を制御部451へ送信する。
When the output voltage V10 increases until it reaches the breakdown voltage of the electric circuit connected between the pair of output terminals T11, T11, a discharge occurs in the electric circuit (time t12). When discharge occurs, the pair of output terminals T11 and T11 are short-circuited, and the charge accumulated in the capacitive element C11 flows through the short-circuited electric circuit. Therefore, a large current flows through the detector DT11. The detector DT11 detects the occurrence of discharge in the electric circuit by detecting the occurrence of this large current. When detecting the occurrence of discharge, the detector DT11 transmits a discharge detection signal indicating the detection of the occurrence of discharge to the
制御部451は、放電検出信号を受信すると、放電が発生したときに電圧測定器VM11で測定されていた電圧(出力電圧V10)の値を、放電電圧Vspとして取得する。放電電圧Vspは、理想的には、放電が発生する直前における出力電圧V10の値である。ここでは、放電電圧Vspは、例えば、規定期間における、測定された出力電圧V10の最大値として取得される。規定期間は、例えば、制御部451が放電検出信号を受信した時点を基準とし、その時点を含みその時点よりも前の所定の期間(例えば、数ms)である。
Upon receiving the discharge detection signal, the
また、制御部451は、放電検出信号を受信すると、第1スイッチSW1をオフし、第2スイッチSW2をオンする(時点t13)。これにより、一対の出力端子T11,T11が容量性素子C11から電気的に切り離されるため、一対の出力端子T11,T11間への電圧の印加が停止する。また、容量性素子C11が定電流源CI11から切り離される。
Further, upon receiving the discharge detection signal, the
本願発明者らは、上記の電圧印加装置450の一対の出力端子T11,T11間にモデル装置110を接続し、電極間の距離D1を種々変更しながら、放電電圧Vspを測定した。その結果を図11に示す。この検討においては、出力電圧V10の増加速度を4.0V/msに固定し、電極間の距離D1が5μm、10μm、15μm、20μmの場合について、それぞれ10回ずつ放電電圧Vspを測定した。
The inventors connected the
図11において、横軸は電極間の距離D1[μm]を示し、縦軸は放電電圧Vsp[V]を示す。また、図11において、黒丸は、各距離D1での10回の測定値の平均値を示し、黒丸の上下のバーは、最大値及び最小値を示す。 In FIG. 11, the horizontal axis shows the distance D1 [μm] between the electrodes, and the vertical axis shows the discharge voltage Vsp [V]. Furthermore, in FIG. 11, the black circles indicate the average value of the 10 measured values at each distance D1, and the bars above and below the black circles indicate the maximum and minimum values.
図11からわかるように、電極間の距離D1と放電電圧Vspとの間には、略線形関係が成立する。そのため、放電電圧Vspが求まれば、電極間の距離D1を、間接的に求めることができる。すなわち、コンデンサ素子10の放電電圧Vspを求めることで、一対の電極101,102間の距離(例えば、一方の電極にバリ91がある場合は、バリ91の先端と他方の電極との距離)を、間接的に求めることができることが見出された。また、複数のコンデンサ素子10の放電電圧Vspのばらつき(分布)を求めることで、電極101,102間の距離のばらつき、ひいてはバリ91又は異物92の存否及びその大きさのばらつきを、求めることができる。
As can be seen from FIG. 11, a substantially linear relationship is established between the distance D1 between the electrodes and the discharge voltage Vsp. Therefore, once the discharge voltage Vsp is determined, the distance D1 between the electrodes can be determined indirectly. That is, by determining the discharge voltage Vsp of the
(2.3.1.2)電圧の増加速度
次に、本願発明者らは、電極間に印加する電圧の増加速度vinについての検討を行った。
(2.3.1.2) Rate of Increase in Voltage Next, the inventors of the present application investigated the rate of increase v in of the voltage applied between the electrodes.
検討にあたり、本願発明者らは、電圧印加装置450及びモデル装置110を用い、出力電圧V10の増加速度vinを種々変更しながら、放電電圧Vspを測定した。その結果を図12に示す。この検討においては、電極間の距離D1を10μmに固定し、出力電圧V10の増加速度vinが3.0V/ms、5.0V/ms、10.0V/msの場合について、それぞれ10回ずつ放電電圧Vspを測定した。
In conducting the study, the present inventors measured the discharge voltage Vsp using the
ここで、本願発明者らは、3.0V/ms~10.0V/msというシビアな(高速の)電圧増加速度を達成するために、コンデンサC11と定電流源CI11とスイッチング素子(第1スイッチ)SW11とを用いた電圧印加装置(昇圧装置)を新たに開発したものである。すなわち、一般の電源の電圧制御等では、このようなシビアな電圧増加速度を実現できず、また、抵抗を噛ませたCR回路では、コンデンサ電圧の上昇に伴い波形がなまってしまうため、放電時間が長くなる。それに対し、この電圧印加装置では、制御部451でスイッチング素子(第1スイッチ)SW11をスイッチング制御することで、電圧増加速度をシビアに制御することが可能となる。
Here, in order to achieve a severe (high-speed) voltage increase speed of 3.0 V/ms to 10.0 V/ms, the inventors of the present application have developed a capacitor C11, a constant current source CI11, a switching element (the first switch ) A newly developed voltage application device (boosting device) using SW11. In other words, it is not possible to achieve such a severe voltage increase speed with voltage control of a general power supply, and in a CR circuit with a resistor, the waveform becomes dull as the capacitor voltage increases, so the discharge time becomes longer. In contrast, in this voltage application device, by controlling the switching element (first switch) SW11 by the
図12において、横軸は電圧の増加速度vin[V/ms]を示し、縦軸は放電電圧Vsp[V]を示す。また、図12において、菱形は、各増加速度vinでの10回の測定値の平均値を示し、菱形の上下のバーは、最大値及び最小値を示す。 In FIG. 12, the horizontal axis shows the rate of increase in voltage v in [V/ms], and the vertical axis shows the discharge voltage Vsp [V]. Moreover, in FIG. 12, the diamond indicates the average value of 10 measured values at each increasing speed v in , and the bars above and below the diamond indicate the maximum and minimum values.
図12からわかるように、増加速度vinが3.0V/msの場合に比べて、増加速度vinが5.0V/ms又は10.0V/msの場合の方が、平均値からのばらつきが大きかった。また、増加速度vinが5.0V/msの場合と10.0V/msの場合とでは、ばらつきが同程度であった。この結果から、電圧の増加速度vinが5.0V/msよりも大きくなると、放電電圧Vspのばらつきが大きくなることが見出された。 As can be seen from FIG. 12, the variation from the average value is greater when the increasing rate v in is 5.0 V/ms or 10.0 V/ms than when the increasing rate v in is 3.0 V/ms. was big. Moreover, the variation was about the same when the increasing speed v in was 5.0 V/ms and when it was 10.0 V/ms. From this result, it was found that when the voltage increase rate v in was greater than 5.0 V/ms, the dispersion of the discharge voltage Vsp became large.
増加速度vinが大きくなると放電電圧Vspのばらつきが大きくなるのは、出力電圧V10が放電電圧Vspに達してから実際に放電が起こるまでの時間(放電が発生するのに必要な、電子の電離にかかる時間及び電子が回路中を移動する時間)が経過するよりも速く、電圧が増加してしまう場合があるため、と推察される。 The reason why the dispersion in the discharge voltage Vsp increases as the increase rate v in increases is because the time from when the output voltage V10 reaches the discharge voltage Vsp until the actual discharge occurs (the ionization of electrons required for the discharge to occur) This is presumed to be because the voltage may increase faster than the time (time required for electrons to move through the circuit and time for electrons to move through the circuit).
(2.3.1.3)電極間放電の影響
また、本願発明者らは、コンデンサ素子10の電極101,102間で放電を発生させた場合の、コンデンサ素子10の耐圧への影響についての検討を行った。
(2.3.1.3) Effect of inter-electrode discharge The inventors of the present invention also investigated the effect on the withstand voltage of the
検討にあたり、本願発明者らは、コンデンサ製造システム100で製造されたコンデンサ素子10(定格耐圧50V)を20個抽出し、各コンデンサ素子10について、上記の電圧印加装置450を用いて放電電圧Vsp1を測定した。また、各コンデンサ素子10について、放電後、再度、時間経過に応じて増加する出力電圧V10を印加して、放電電圧Vsp2を測定した。その結果を図13A、図13Bに示す。この検討においては、出力電圧V10の増加速度を4.0V/msに固定して、放電電圧Vsp1,Vsp2を測定した。
In the study, the inventors extracted 20 capacitor elements 10 (rated withstand voltage 50V) manufactured by the
図13Aは、20個のコンデンサ素子10についての、一回目の放電電圧Vsp1の分布を示し、図13Bは、20個のコンデンサ素子10についての、二回目の放電電圧Vsp2の分布を示す。
13A shows the distribution of the first discharge voltage Vsp1 for the 20
図13A、図13Bからわかるように、一回目の放電電圧Vsp1の分布よりも、二回目の放電電圧Vsp2の分布の方が、放電電圧の平均値が大きくなった。すなわち、一対の電極101,102間で放電を発生させることで、電極101,102間の距離が大きくなること、すなわち耐圧が大きくなることが見出された。
As can be seen from FIGS. 13A and 13B, the average value of the discharge voltage was larger in the distribution of the second discharge voltage Vsp2 than in the distribution of the first discharge voltage Vsp1. That is, it has been found that by generating a discharge between the pair of
また、図13A、図13Bからわかるように、一回目の放電電圧Vsp1の分布よりも、二回目の放電電圧Vsp2の分布の方が、放電電圧のばらつきが小さくなった。すなわち、一回目の放電電圧Vsp1の最大値と最小値との差分よりも、二回目の放電電圧Vsp2の最大値と最小値との差分の方が、小さくなった。また、一回目の放電電圧Vsp1の分散よりも、二回目の放電電圧Vsp1の分散の方が、小さくなった。すなわち、一対の電極101,102間で放電を発生させることで、電極101,102間の距離のばらつきが小さくなること、すなわち耐圧のばらつきが小さくなることが見出された。
Furthermore, as can be seen from FIGS. 13A and 13B, the distribution of the second discharge voltage Vsp2 had smaller variations in discharge voltage than the distribution of the first discharge voltage Vsp1. That is, the difference between the maximum value and the minimum value of the second discharge voltage Vsp2 was smaller than the difference between the maximum value and the minimum value of the first discharge voltage Vsp1. Furthermore, the dispersion of the second discharge voltage Vsp1 was smaller than the dispersion of the first discharge voltage Vsp1. That is, it has been found that by generating a discharge between the pair of
これらは、陽極箔11又は陰極箔12のバリ91、及び陽極箔11と陰極箔12との間に存在する異物92が、放電により除去されることで、電極101,102間の距離(最短距離)が実質的に大きくなり、また距離のばらつきが小さくなったためと推察される。
The distance between the
(2.3.2)検査システム
次に、上記の検討事項を踏まえて発明された、耐圧検査工程S13を行うための耐圧検査システム410(以下、単に「検査システム410」ともいう)について、図14を参照して説明する。検査システム410は、コンデンサ1に用いられるコンデンサ素子10を検査するためのシステムである。
(2.3.2) Inspection System Next, the figure shows a pressure-resistant inspection system 410 (hereinafter also simply referred to as "
検査システム410は、図14に示すように、定電流源CI1と、定電圧源CV1と、第1スイッチSW1~第4スイッチSW4と、容量性素子(コンデンサ)C1と、電圧測定器VM1と、検出器DT1と、一対の出力端子T1,T1と、制御部411と、を備えている。第1スイッチSW1~第4スイッチSW4の各々は、半導体スイッチであり、例えばFET(Field Effect Transistor)である。
As shown in FIG. 14, the
定電流源CI1の低電位側の端子は、定電圧源CV1の低電位側の端子に接続されている。定電流源CI1の高電位側の端子は、第1スイッチSW1と第4スイッチSW4との直列回路を介して、定電圧源CV1の高電位側の端子に接続されている。なお、第1スイッチSW1が定電流源CI1に接続され、第4スイッチSW4が定電圧源CV1に接続されている。 The low potential side terminal of the constant current source CI1 is connected to the low potential side terminal of the constant voltage source CV1. The high potential side terminal of the constant current source CI1 is connected to the high potential side terminal of the constant voltage source CV1 via a series circuit of the first switch SW1 and the fourth switch SW4. Note that the first switch SW1 is connected to the constant current source CI1, and the fourth switch SW4 is connected to the constant voltage source CV1.
容量性素子C1は、定電圧源CV1と第4スイッチSW4との直列回路の両端間に接続されている。定電圧源CV1は、電圧値Viの定電圧を出力する。また、容量性素子C1の両端間には、第2スイッチSW2と第3スイッチSW3との直列回路が接続されている。なお、第2スイッチSW2が容量性素子C1の低電位側の端子に接続され、第3スイッチSW3が容量性素子C1の高電位側の端子に接続されている。 The capacitive element C1 is connected between both ends of a series circuit of the constant voltage source CV1 and the fourth switch SW4. The constant voltage source CV1 outputs a constant voltage having a voltage value Vi. Further, a series circuit including a second switch SW2 and a third switch SW3 is connected between both ends of the capacitive element C1. Note that the second switch SW2 is connected to the low potential side terminal of the capacitive element C1, and the third switch SW3 is connected to the high potential side terminal of the capacitive element C1.
第2スイッチSW2の両端に、一対の出力端子T1,T1が接続されている。一対の出力端子T1,T1には、検査対象となるコンデンサ素子10の一対の電極101,102がそれぞれ接続される。
A pair of output terminals T1, T1 are connected to both ends of the second switch SW2. A pair of
また、第2スイッチSW2の両端間に、電圧測定器VM1が測定されている。電圧測定器VM1は、一対の出力端子T1,T1の間の電圧を測定する。電圧測定器VM1は、一対の出力端子T1,T1の間の電圧をリアルタイムで測定し、測定した電圧値を制御部411へ送信する。
Further, a voltage measuring device VM1 is used to measure the voltage between both ends of the second switch SW2. Voltage measuring device VM1 measures the voltage between a pair of output terminals T1, T1. The voltage measuring device VM1 measures the voltage between the pair of output terminals T1, T1 in real time, and transmits the measured voltage value to the
一対の出力端子T1,T1の一方には、検出器DT1が接続されている。検出器DT1は、一対の出力端子T1,T1間での放電の発生を検出する。検出器DT1は、例えばCT等の電流センサである。検出器DT1は、放電の発生を検出すると、放電発生信号を制御部411へ送信する。
A detector DT1 is connected to one of the pair of output terminals T1, T1. Detector DT1 detects the occurrence of discharge between the pair of output terminals T1, T1. The detector DT1 is, for example, a current sensor such as a CT. When detecting the occurrence of discharge, the detector DT1 transmits a discharge occurrence signal to the
制御部411は、第1スイッチSW1~第4スイッチSW4のオンオフを制御する。また、制御部411には、電圧測定器VM1の測定結果、及び検出器DT1の検出結果が入力される。制御部411は、例えばコンピュータシステムを含んでいる。コンピュータシステムは、ハードウェアとしてのプロセッサ及びメモリを主構成とする。コンピュータシステムのメモリに記録されたプログラムをプロセッサが実行することによって、制御部411としての機能が実現される。プログラムは、コンピュータシステムのメモリに予め記録されてもよく、電気通信回線を通じて提供されてもよく、コンピュータシステムで読み取り可能なメモリカード、光学ディスク、ハードディスクドライブ等の非一時的記録媒体に記録されて提供されてもよい。制御部411は、例えばPLC(Programmable Logic Controller)により実現され得る。
The
要するに、検査システム410は、図15に示すように、電圧印加部412と、測定部413と、を備えている。電圧印加部412は、コンデンサ素子10の一対の電極101,102間に、一対の電極101,102間で放電が発生するまで、時間経過に応じて増加する印加電圧V0を印加する。測定部413は、一対の電極101,102間で放電が発生した際の印加電圧V0を、放電電圧Vspとして測定する。ここでは、電圧印加部412は、一対の出力端子T1,T1、容量性素子C1、第3スイッチSW3、検出器DT1及び制御部411を含む。また、測定部413は、電圧測定器VM1及び制御部411を含む。
In short, the
(2.3.3)耐圧検査
次に、検査システム410を用いて、コンデンサ素子10の一対の電極101,102間の耐圧の検査を行う方法について、図16を参照して説明する。図16は、一対の出力端子T1,T1間の電圧(コンデンサ素子10に印加される印加電圧V0)の時間変化を示す説明図である。
(2.3.3) Withstand voltage test Next, a method of testing the withstand voltage between the pair of
初期状態では、制御部411により、第1スイッチSW1及び第3スイッチSW3がオフされ、第2スイッチSW2及び第4スイッチがオンされている(時点t0)。また、一対の出力端子T1,T1間に、コンデンサ素子10が接続されている。第1スイッチSW1がオフされ第4スイッチSW4がオンされることで、容量性素子C1の両端間に、定電圧源CV1が接続される。そのため、容量性素子C1には定電圧源CV1から電荷が供給され、容量性素子C1の両端電圧は、定電圧源CV1の電圧の電圧値Viまで上昇する。一方、第3スイッチSW3がオフされることで、一対の出力端子T1,T1が容量性素子C1から切り離されており、また、第2スイッチSW2がオンされることで、コンデンサ素子10内の蓄積電荷が放電される。そのため、一対の出力端子T1,T1間の電圧(印加電圧V0)は0Vとなる。
In the initial state, the
制御部411は、まず、第1スイッチSW1及び第3スイッチSW3をオンし、第2スイッチSW2及び第4スイッチSW4をオフする(時点t1)。これにより、コンデンサ素子10の一対の電極101,102間には、容量性素子C1の両端電圧(ここでは、電圧値Vi>0)に相当する印加電圧V0が印加される。すなわち、初期電圧は、0Vよりも大きい。
The
また、容量性素子C1には定電流源CI1から電荷が供給されるため、容量性素子C1の両端電圧は時間経過に応じて増加する。そのため、一対の電極101,102間に印加される印加電圧V0は、時間経過に応じて増加する。なお、印加電圧V0の増加速度は、第1スイッチSW1をスイッチング制御し、そのデューティ比を調整することで、調整可能である。「(2.3.1.2)電圧の増加速度」の欄での検討内容を踏まえて、印加電圧V0の増加速度は、例えば0.2V/ms~4.0V/msの範囲に設定され、ここでは4.0V/msに設定されている。
Furthermore, since charge is supplied to the capacitive element C1 from the constant current source CI1, the voltage across the capacitive element C1 increases over time. Therefore, the applied voltage V0 applied between the pair of
また、本検査でも、「(2.3.1.2)電圧の増加速度」の欄で検討したように、コンデンサC1と定電流源CI1とスイッチング素子(第1スイッチSW1)とを用い、制御部411でスイッチング素子をスイッチング制御することで、電圧増加速度をシビアに制御することが可能となっている。すなわち、電圧印加工程ST1は、スイッチング制御されたスイッチング素子(第1スイッチSW1)を介して定電流源CI1から一対の電極101,102へ電流を流すことにより、印加電圧V0の増加速度vinを制御することを含む。
Also, in this inspection, as discussed in the section "(2.3.1.2) Voltage increase rate", the capacitor C1, constant current source CI1, and switching element (first switch SW1) are used to control the By controlling the switching of the switching element in the
印加電圧V0が、コンデンサ素子10のブレークダウン電圧に達するまで増加すると、一対の電極101,102間で放電が発生する(時点t2)。放電が発生すると、コンデンサ素子10の一対の電極101,102間が短絡され、容量性素子C1に蓄積されていた電荷がコンデンサ素子10を通って流れる。そのため、検出器DT1には、大きな電流が流れることとなる。検出器DT1は、この大電流の発生を検出することで、コンデンサ素子10での放電の発生を検出する。検出器DT1は、放電の発生を検出すると、放電の発生の検出を示す放電検出信号を制御部411へ送信する。
When the applied voltage V0 increases until it reaches the breakdown voltage of the
制御部411は、放電検出信号を受信すると、放電が発生したときに電圧測定器VM11で測定されていた印加電圧V0の値を、放電電圧Vspとして取得する。放電電圧Vspは、理想的には、放電が発生する直前における印加電圧V0の値である。ここでは、放電電圧Vspは、例えば、規定期間における、測定された印加電圧V0の最大値として取得される。規定期間は、例えば、制御部411が放電検出信号を受信した時点を基準とし、その時点を含みその時点よりも前の所定の期間(例えば、数ms)である。
Upon receiving the discharge detection signal, the
制御部411は、取得した放電電圧Vspを、記録媒体に記録する。記録媒体は、例えば、制御部411を構成するコンピュータシステムに含まれるメモリであってもよいし、制御部411とは別体の記録装置であってもよい。また、制御部411は、管理システム200のデータベース210に、取得した放電電圧Vspを、取得した時間とともに時系列で格納させる。
The
また、制御部411は、放電検出信号を受信すると、第1スイッチSW1及び第3スイッチSW3をオフし、第2スイッチSW2及び第4スイッチSW4をオンする(時点t3)。これにより、コンデンサ素子10が容量性素子C1から電気的に切り離されるため、コンデンサ素子10への電圧の印加が停止する。また、容量性素子C1の両端間に定電圧源CV1が接続されるため、容量性素子C1には定電圧源CV1から電荷が供給され、容量性素子C1の両端電圧は、定電圧源CV1の電圧の電圧値Viまで上昇する。
Further, upon receiving the discharge detection signal, the
次に、制御部411は、第1スイッチSW1及び第3スイッチSW3をオンし、第2スイッチSW2及び第4スイッチSW4をオフする(時点t4)。これにより、コンデンサ素子10の一対の電極101,102間には、容量性素子C1の両端電圧(ここでは電圧値Vi)に相当する印加電圧V0が印加される。また、容量性素子C1には定電流源CI1から電荷が供給されて、容量性素子C1の両端電圧は時間経過に応じて増加する。そのため、一対の電極101,102間に印加される印加電圧V0は、時間経過に応じて増加する。
Next, the
その後、制御部411は、印加電圧V0が判定電圧Vjudgeに達する(時点t5)か、一対の電極101,102間で放電が発生するまで、第1スイッチSW1~第4スイッチSW4のオンオフの状態を維持する。印加電圧V0が判定電圧Vjudgeまで達した場合には、制御部411は、コンデンサ素子10の耐圧が判定電圧Vjudge以上であって耐圧に問題がなく、コンデンサ素子10が良品であると判定する。一方、印加電圧V0が判定電圧Vjudgeに達するまでに一対の電極101,102間で放電が発生した場合、制御部411は、コンデンサ素子10が不良品であると判定する。
Thereafter, the
制御部411は、第1スイッチSW1及び第3スイッチSW3をオフし、第2スイッチSW2及び第4スイッチSW4をオンして、検査を終了する。
The
(2.3.4)利点
このように、本実施形態の耐圧検査工程S13によれば、一対の電極101,102間で放電を発生させ、放電電圧Vspを測定している。そのため、電圧を印加する前のコンデンサ素子10の状態を把握することが可能となる。
(2.3.4) Advantages As described above, according to the withstand voltage test step S13 of this embodiment, a discharge is generated between the pair of
また、耐圧検査工程S13によれば、放電を発生させた後に、一対の電極101,102間に判定電圧Vjudgeを印可している。そのため、放電により不良が生じたコンデンサ素子10を排除することが可能となり、コンデンサ素子10の品質を向上させることが可能となる。
Further, according to the withstand voltage test step S13, the determination voltage V judge is applied between the pair of
また、耐圧検査工程S13によれば、印加電圧V0を、0Vよりも大きい初期電圧から時間経過に応じて増加させている。そのため、検査時間の短縮を図ることが可能となる。例えば、コンデンサ素子10の放電電圧Vspには、ばらつきがある(図13A参照)ものの、ある程度の下限値が存在している。そのため、初期電圧として、この下限値を用いることで、検査時間の短縮を図ることができる。 Further, according to the withstand voltage test step S13, the applied voltage V0 is increased over time from an initial voltage greater than 0V. Therefore, it is possible to shorten the inspection time. For example, although there are variations in the discharge voltage Vsp of the capacitor element 10 (see FIG. 13A), there is a certain lower limit value. Therefore, by using this lower limit value as the initial voltage, the inspection time can be shortened.
また、本開示のコンデンサ素子10であれば、放電電圧Vspが400V程度であり、検査システム410による印加電圧V0の増加速度vinは0.2V/ms~4.0V/msが好ましい。そのため、1つのコンデンサ素子10の検査にかかる時間は、100ms~2s程度である。そのため、日産数万個程度のコンデンサ製造システム100であれば、製造される全てのコンデンサ1についての検査(全数検査)を行うことも可能である。尚、耐圧検査工程は複数回行ってもよい。
Further, in the case of the
(2.4)管理方法
次に、上記の検査方法を用いた、コンデンサ1の管理方法について、説明する。
(2.4) Management Method Next, a method of managing the
本実施形態の管理方法は、コンデンサ製造システム100で製造されるコンデンサ1の管理方法である。管理方法は、例えば、管理システム200によって実行される。管理方法は、「(2.3)耐圧検査工程」の欄で説明した検査方法を、複数のコンデンサ素子10に対して行うことを含む。特に、検査方法が行われる複数のコンデンサ素子10は、コンデンサ製造システム100で製造される全てのコンデンサ1のコンデンサ素子10を含む。
The management method of this embodiment is a management method for the
上述のように、管理システム200のデータベース210には、耐圧検査システム410で測定された、各コンデンサ1のコンデンサ素子10の放電電圧Vspが、測定された時間とともに格納される。
As described above, the database 210 of the
また、管理システム200のデータベース210には、各コンデンサ1の識別子70が時間とともに格納される。そして、管理システム200は、識別子70に基づいて、複数のコンデンサ1を分類、例えば1つの生産ロットに含まれている複数のコンデンサ1が1つのコンデンサ群を構成するように、複数のコンデンサ1を分類する。また、管理システム200は、各コンデンサ群について、放電電圧Vspの分布を求める。
Further, the database 210 of the
これにより、管理システム200(又はその使用者)は、コンデンサ群の放電電圧Vspのばらつきの時間変化を見ることで、コンデンサ素子10の製造条件の変化を把握することが可能となる。
This makes it possible for the management system 200 (or its user) to grasp changes in the manufacturing conditions of the
例えば、同一の金属箔から裁断された陽極箔11又は陰極箔12を備える複数のコンデンサ素子10により構成されるコンデンサ素子群についての、放電電圧Vspのばらつき(例えば分散)が、他のコンデンサ素子群のばらつきよりも大きかったとする。この場合、管理システム200は、放電電圧Vspのばらつきの原因が、例えば、陽極箔11又は陰極箔12の材料である金属箔にある(例えば、粘り気の高い箔であった)と判定することが可能である。そして、管理システム200は、例えば、同様の特性を有する金属箔を用いて製造されたコンデンサ素子群についても、放電電圧Vspのばらつきが大きくなる可能性がある等の判断を行うことも可能となる。
For example, variations (for example, dispersion) in the discharge voltage Vsp of a capacitor element group constituted by a plurality of
また、例えば、コンデンサ素子群の放電電圧Vspのばらつきが、日に日に大きくなっていたとする。この場合、管理システム200は、放電電圧Vspのばらつきの原因が、例えば、コンデンサ製造システム100の経年劣化にあると判定することが可能である。
Further, for example, suppose that the dispersion in the discharge voltage Vsp of the capacitor element group is increasing day by day. In this case, the
要するに、本実施形態の管理方法は、管理工程を更に含む。管理工程は、測定された複数のコンデンサ素子10の放電電圧Vspに基づいて、複数のコンデンサ素子10の状態を管理することを含む。
In short, the management method of this embodiment further includes a management step. The management step includes managing the states of the plurality of
また、管理工程は、分類工程と、ばらつき管理工程と、を含む。分類工程は、コンデンサ製造システム100による複数のコンデンサ素子10の製造時の製造条件に基づいて、複数のコンデンサ素子10を、二以上のコンデンサ素子をそれぞれ含む複数のコンデンサ素子群に分類することを含む。ばらつき管理工程は、複数のコンデンサ素子群のうちの少なくとも一つについて、コンデンサ素子群に含まれる二以上のコンデンサ素子10の放電電圧Vspの分布を求めることを含む。
Further, the management process includes a classification process and a variation management process. The classification step includes classifying the plurality of
本実施形態の管理方法によれば、コンデンサ製造システム100の状態の管理を行いやすい、という利点がある。
According to the management method of this embodiment, there is an advantage that the state of the
(3)変形例
上記実施形態は、本開示の様々な実施形態の一つに過ぎない。上記実施形態は、本開示の目的を達成できれば、設計等に応じて種々の変更が可能である。また、上記実施形態に係る制御部411又は管理システム200と同様の機能は、コンピュータプログラム、又はコンピュータプログラムを記録した非一時的記録媒体等で具現化されてもよい。
(3) Modifications The above embodiment is just one of various embodiments of the present disclosure. The embodiments described above can be modified in various ways depending on the design, etc., as long as the objective of the present disclosure can be achieved. Furthermore, the same functions as the
以下、上記実施形態の変形例を列挙する。以下に説明する変形例は、適宜組み合わせて適用可能である。 Modifications of the above embodiment will be listed below. The modified examples described below can be applied in combination as appropriate.
本開示におけるコンデンサ製造システム100における検査システム410の制御部411などは、コンピュータシステムを含んでいる。コンピュータシステムは、ハードウェアとしてのプロセッサ及びメモリを主構成とする。コンピュータシステムのメモリに記録されたプログラムをプロセッサが実行することによって、本開示における制御部411としての機能が実現される。プログラムは、コンピュータシステムのメモリに予め記録されてもよく、電気通信回線を通じて提供されてもよく、コンピュータシステムで読み取り可能なメモリカード、光学ディスク、ハードディスクドライブ等の非一時的記録媒体に記録されて提供されてもよい。コンピュータシステムのプロセッサは、半導体集積回路(IC)又は大規模集積回路(LSI)を含む1ないし複数の電子回路で構成される。ここでいうIC又はLSI等の集積回路は、集積の度合いによって呼び方が異なっており、システムLSI、VLSI(Very Large Scale Integration)、又はULSI(Ultra Large Scale Integration)と呼ばれる集積回路を含む。さらに、LSIの製造後にプログラムされる、FPGA(Field-Programmable Gate Array)、又はLSI内部の接合関係の再構成若しくはLSI内部の回路区画の再構成が可能な論理デバイスについても、プロセッサとして採用することができる。複数の電子回路は、1つのチップに集約されていてもよいし、複数のチップに分散して設けられていてもよい。複数のチップは、1つの装置に集約されていてもよいし、複数の装置に分散して設けられていてもよい。ここでいうコンピュータシステムは、1以上のプロセッサ及び1以上のメモリを有するマイクロコントローラを含む。したがって、マイクロコントローラについても、半導体集積回路又は大規模集積回路を含む1ないし複数の電子回路で構成される。
The
また、コンデンサ製造システム100における複数の機能が、1つの筐体内に集約されていることはコンデンサ製造システム100に必須の構成ではなく、コンデンサ製造システム100の構成要素は、複数の筐体に分散して設けられていてもよい。さらに、コンデンサ製造システム100の少なくとも一部の機能、例えば、制御部411の一部の機能がクラウド(クラウドコンピューティング)等によって実現されてもよい。反対に、コンデンサ製造システム100の複数の機能が1つの筐体内に集約されていてもよい。
Furthermore, it is not an essential configuration for the
一変形例において、図17に示すように、検査方法(耐圧検査工程S13)は、再放電工程ST10を更に含んでもよい。再放電工程S10は、測定工程S2後に、一対の電極101,102間に時間経過に応じて増加する電圧を印加して一対の電極101,102間で再度放電を発生させることを含む。
In a modified example, as shown in FIG. 17, the testing method (withstand voltage test step S13) may further include a re-discharge step ST10. The re-discharge step S10 includes, after the measurement step S2, applying a voltage that increases over time between the pair of
一変形例において、図9に示す電圧印加装置450を、耐圧検査システム410として用いてもよい。この場合、耐圧判定工程S3が省略されてもよい。
In a modified example, the
(4)まとめ
以上説明したように、第1の態様に係る検査方法は、コンデンサ(1)に用いられるコンデンサ素子(10)の検査方法である。コンデンサ素子(10)は、一対の電極(101,102)を有する。この検査方法は、電圧印加工程(ST1)と測定工程(ST2)とを含む。電圧印加工程(ST1)は、一対の電極(101,102)間に、一対の電極(101,102)間で放電が発生するまで、時間経過に応じて増加する印加電圧(V0)を印加することを含む。測定工程(ST2)は、電圧印加工程(ST1)において一対の電極(101,102)間で放電が発生した際の印加電圧(V0)を、放電電圧(Vsp)として測定することを含む。
(4) Summary As explained above, the testing method according to the first aspect is a testing method for a capacitor element (10) used in a capacitor (1). A capacitor element (10) has a pair of electrodes (101, 102). This inspection method includes a voltage application step (ST1) and a measurement step (ST2). In the voltage application step (ST1), an applied voltage (V0) that increases over time is applied between the pair of electrodes (101, 102) until discharge occurs between the pair of electrodes (101, 102). Including. The measurement step (ST2) includes measuring the applied voltage (V0) when a discharge occurs between the pair of electrodes (101, 102) in the voltage application step (ST1) as a discharge voltage (Vsp).
この態様によれば、対象となるコンデンサ素子(10)の状態の管理を行いやすい、という利点がある。 According to this aspect, there is an advantage that the state of the target capacitor element (10) can be easily managed.
第2の態様に係る検査方法では、第1の態様において、印加電圧(V0)の増加速度(vin)が、0.2V/ms~4.0V/msの範囲内である。 In the inspection method according to the second aspect, in the first aspect, the rate of increase (v in ) of the applied voltage (V0) is within the range of 0.2 V/ms to 4.0 V/ms.
この態様によれば、印加電圧(V0)の増加速度(vin)に起因する放電電圧(Vsp)のばらつきを、抑制することが容易となる。 According to this aspect, it becomes easy to suppress variations in the discharge voltage (Vsp) caused by the rate of increase ( vin ) in the applied voltage (V0).
第3の態様に係る検査方法では、第1又は第2の態様において、電圧印加工程(ST1)は、スイッチング制御されたスイッチング素子(第1スイッチSW1)を介して定電流源(CI1)から一対の電極(101,102)へ電流を流すことにより、印加電圧(V0)の増加速度を制御することを含む。 In the inspection method according to the third aspect, in the first or second aspect, the voltage application step (ST1) is performed from a pair of constant current sources (CI1) through a switching element (first switch SW1) whose switching is controlled. This includes controlling the rate of increase in the applied voltage (V0) by passing a current through the electrodes (101, 102).
この態様によれば、印加電圧(V0)の増加速度(vin)を適切に制御することが可能となる。 According to this aspect, it becomes possible to appropriately control the rate of increase (v in ) of the applied voltage (V0).
第4の態様に係る検査方法は、第1~第3のいずれか1つの態様において、耐圧判定工程(ST4)を更に含む。耐圧判定工程(ST4)は、測定工程(ST2)後に、所定の判定電圧(Vjudge)以下の電圧を一対の電極(101,102)間に印加してコンデンサ素子(10)の耐圧を判定することを含む。 The inspection method according to the fourth aspect, in any one of the first to third aspects, further includes a withstand voltage determination step (ST4). In the withstand voltage determination step (ST4), after the measurement step (ST2), a voltage equal to or lower than a predetermined determination voltage ( Vjudge ) is applied between the pair of electrodes (101, 102) to determine the withstand voltage of the capacitor element (10). Including.
この態様によれば、放電後に耐圧を判定することで、放電により不良が生じたコンデンサ素子(10)を排除することが可能となり、コンデンサ素子(10)の品質を向上させることが可能となる。 According to this aspect, by determining the withstand voltage after discharge, it becomes possible to eliminate capacitor elements (10) that are defective due to discharge, and it becomes possible to improve the quality of the capacitor elements (10).
第5の態様に係る検査方法は、第1~第4のいずれか1つの態様において、再放電工程(ST10)を更に含む。再放電工程(ST10)は、測定工程(ST2)後に、一対の電極(101,102)間に時間経過に応じて増加する電圧を印加して一対の電極(101,102)間で再度放電を発生させることを含む。 The inspection method according to the fifth aspect further includes a re-discharge step (ST10) in any one of the first to fourth aspects. In the re-discharge step (ST10), after the measurement step (ST2), a voltage that increases over time is applied between the pair of electrodes (101, 102) to cause a discharge between the pair of electrodes (101, 102) again. Including causing.
この態様によれば、放電を複数回発生させることで、コンデンサ素子(10)の品質の向上を図ることが可能となる。 According to this aspect, by causing discharge to occur multiple times, it is possible to improve the quality of the capacitor element (10).
第6の態様に係る検査方法では、第1~第5のいずれか1つの態様において、電圧印加工程(ST1)では、印加電圧(V0)を初期電圧(Vi)から時間経過に応じて増加させる。初期電圧(Vi)は、0よりも大きい。 In the inspection method according to the sixth aspect, in any one of the first to fifth aspects, in the voltage application step (ST1), the applied voltage (V0) is increased from the initial voltage (Vi) over time. . The initial voltage (Vi) is greater than zero.
この態様によれば、印加電圧(V0)の印加の開始時点から放電が発生する時点までの時間を短縮することが可能となり、単位時間あたりの検査数を増加させることが可能となる。 According to this aspect, it is possible to shorten the time from the start of application of the applied voltage (V0) to the time when discharge occurs, and it is possible to increase the number of tests per unit time.
第7の態様に係る検査方法は、第1~第6のいずれか1つの態様において、記録工程(ST3)を更に含む。記録工程(ST3)は、測定工程(ST2)で測定された放電電圧(Vsp)を記録媒体に記録することを含む。 The inspection method according to the seventh aspect further includes a recording step (ST3) in any one of the first to sixth aspects. The recording step (ST3) includes recording the discharge voltage (Vsp) measured in the measuring step (ST2) on a recording medium.
この態様によれば、放電電圧(Vsp)の管理が容易となる。 According to this aspect, the discharge voltage (Vsp) can be easily managed.
第8の態様に係る管理方法は、コンデンサ製造システム(100)で製造されるコンデンサ(1)の管理方法である。管理方法は、検査工程を含む。検査工程は、第1~第7のいずれか1つの態様の検査方法を、複数のコンデンサ素子(10)に対して行うことを含む。 A management method according to an eighth aspect is a management method for a capacitor (1) manufactured by a capacitor manufacturing system (100). The management method includes an inspection process. The testing step includes performing the testing method of any one of the first to seventh aspects on a plurality of capacitor elements (10).
この態様によれば、コンデンサ製造システム(100)の状態の管理を行いやすい、という利点がある。 According to this aspect, there is an advantage that the state of the capacitor manufacturing system (100) can be easily managed.
第9の態様に係る管理方法では、第8の態様において、複数のコンデンサ素子(10)は、コンデンサ製造システム(100)で製造される全てのコンデンサ(1)のコンデンサ素子(10)を含む。 In the management method according to the ninth aspect, in the eighth aspect, the plurality of capacitor elements (10) include the capacitor elements (10) of all the capacitors (1) manufactured by the capacitor manufacturing system (100).
この態様によれば、コンデンサ製造システム(100)で製造されるコンデンサ素子(10)の状態の管理を行いやすい、という利点がある。 According to this aspect, there is an advantage that the state of the capacitor element (10) manufactured by the capacitor manufacturing system (100) can be easily managed.
第10の態様に係る管理方法では、第8又は第9の態様において、管理工程を更に含む。管理工程は、測定された複数のコンデンサ素子(10)の放電電圧(Vsp)に基づいて、複数のコンデンサ素子(10)の状態を管理することを含む。 The management method according to the tenth aspect further includes a management step in the eighth or ninth aspect. The management step includes managing the states of the plurality of capacitor elements (10) based on the measured discharge voltages (Vsp) of the plurality of capacitor elements (10).
この態様によれば、コンデンサ製造システム(100)で製造されるコンデンサ素子(10)の状態の管理を行いやすい、という利点がある。 According to this aspect, there is an advantage that the state of the capacitor element (10) manufactured by the capacitor manufacturing system (100) can be easily managed.
第11の態様に係る管理方法では、第10の態様において、管理工程は、分類工程と、分布把握工程と、を含む。分類工程は、コンデンサ製造システム(100)による複数のコンデンサ素子(10)の製造時の製造条件に基づいて、複数のコンデンサ素子(10)を、二以上のコンデンサ素子(10)をそれぞれ含む複数のコンデンサ素子群に分類することを含む。分布把握工程は、複数のコンデンサ素子群のうちの少なくとも一つについて、コンデンサ素子群に含まれる二以上のコンデンサ素子(10)の放電電圧の分布を求めることを含む。 In the management method according to the eleventh aspect, in the tenth aspect, the management step includes a classification step and a distribution understanding step. The classification process includes classifying the plurality of capacitor elements (10) into plural capacitor elements (10) each containing two or more capacitor elements (10) based on the manufacturing conditions during the production of the plurality of capacitor elements (10) by the capacitor manufacturing system (100). Includes classification into capacitor element groups. The distribution determining step includes determining, for at least one of the plurality of capacitor element groups, the distribution of discharge voltages of two or more capacitor elements (10) included in the capacitor element group.
この態様によれば、コンデンサ素子(10)の製造条件の変化を把握することが可能となる。 According to this aspect, it becomes possible to grasp changes in the manufacturing conditions of the capacitor element (10).
第12の態様に係る生産方法は、第1~第7のいずれか1つの態様の検査方法、又は第8~第11のいずれか1つの態様の管理方法を用いた、コンデンサ(1)の生産方法である。 The production method according to the twelfth aspect is the production of a capacitor (1) using the inspection method according to any one of the first to seventh aspects or the management method according to any one of the eighth to eleventh aspects. It's a method.
この態様によれば、対象となるコンデンサ素子(10)の状態の管理を行いやすい、という利点がある。 According to this aspect, there is an advantage that the state of the target capacitor element (10) can be easily managed.
第13の態様に係る検査システム(410)は、コンデンサ(1)に用いられるコンデンサ素子(10)の検査システムである。コンデンサ素子(10)は、一対の電極(101,102)を有する。検査システム(41)は、電圧印加部(412)と測定部(413)とを備える。電圧印加部(412)は、一対の電極(101,102)間に、一対の電極(101,102)間で放電が発生するまで、時間経過に応じて増加する印加電圧(V0)を印加する。測定部(413)は、一対の電極(101,102)間で放電が発生した際の印加電圧(V0)を、放電電圧(Vsp)として測定する。 The inspection system (410) according to the thirteenth aspect is an inspection system for a capacitor element (10) used in a capacitor (1). A capacitor element (10) has a pair of electrodes (101, 102). The inspection system (41) includes a voltage application section (412) and a measurement section (413). The voltage application unit (412) applies an applied voltage (V0) that increases over time between the pair of electrodes (101, 102) until discharge occurs between the pair of electrodes (101, 102). . The measurement unit (413) measures the applied voltage (V0) when discharge occurs between the pair of electrodes (101, 102) as the discharge voltage (Vsp).
この態様によれば、対象となるコンデンサ素子(10)の状態の管理を行いやすい、という利点がある。 According to this aspect, there is an advantage that the state of the target capacitor element (10) can be easily managed.
第2~7の態様に係る構成については、検査方法に必須の構成ではなく、適宜省略可能である。第9~第11の態様に係る構成については、管理方法に必須の構成ではなく、適宜省略可能である。 The configurations according to the second to seventh aspects are not essential to the inspection method and can be omitted as appropriate. The configurations according to the ninth to eleventh aspects are not essential to the management method and can be omitted as appropriate.
1 コンデンサ
10 コンデンサ素子
101,102 電極
100 コンデンサ製造システム
410 検査システム(耐圧検査システム)
412 電圧印加部
413 測定部
ST1 電圧印加工程
ST2 測定工程
ST3 記録工程
ST4 耐圧判定工程
ST10 再放電工程
V0 印加電圧
Vsp 放電電圧
Vjudge 判定電圧
Vi 初期電圧
vin 増加速度
1
412
Claims (14)
前記コンデンサ素子が有する一対の電極間に、前記一対の電極間で放電が発生するまで、時間経過に応じて増加する印加電圧を印加する電圧印加工程と、
前記電圧印加工程において前記一対の電極間で前記放電が発生した際の前記印加電圧を、放電電圧として測定する測定工程と、
を含み、
前記電圧印加工程は、スイッチング制御されたスイッチング素子を介して定電流源から前記一対の電極へ電流を流すことにより、前記印加電圧の増加速度を制御することを含む、
検査方法。 A method for inspecting a capacitor element used in a capacitor, the method comprising:
a voltage application step of applying an applied voltage that increases over time between a pair of electrodes of the capacitor element until a discharge occurs between the pair of electrodes;
a measuring step of measuring the applied voltage as a discharge voltage when the discharge occurs between the pair of electrodes in the voltage application step;
including;
The voltage application step includes controlling the rate of increase in the applied voltage by flowing a current from a constant current source to the pair of electrodes via a switching element whose switching is controlled.
Inspection method.
前記コンデンサ素子が有する一対の電極間に、前記一対の電極間で放電が発生するまで、時間経過に応じて増加する印加電圧を印加する電圧印加工程と、 a voltage application step of applying an applied voltage that increases over time between a pair of electrodes of the capacitor element until a discharge occurs between the pair of electrodes;
前記電圧印加工程において前記一対の電極間で前記放電が発生した際の前記印加電圧を、放電電圧として測定する測定工程と、 a measuring step of measuring the applied voltage as a discharge voltage when the discharge occurs between the pair of electrodes in the voltage application step;
を含み、including;
前記電圧印加工程では、前記印加電圧を初期電圧から時間経過に応じて増加させ、 In the voltage application step, the applied voltage is increased over time from an initial voltage,
前記初期電圧は、0Vよりも大きい、 the initial voltage is greater than 0V;
検査方法。 Inspection method.
請求項2に記載の検査方法。 The inspection method according to claim 2.
請求項1~3のいずれか1項に記載の検査方法。 The testing method according to any one of claims 1 to 3.
請求項1~4のいずれか1項に記載の検査方法。 The testing method according to any one of claims 1 to 4.
請求項1~5のいずれか1項に記載の検査方法。 The testing method according to any one of claims 1 to 5.
請求項1~6のいずれか1項に記載の検査方法。 further comprising a recording step of recording the discharge voltage measured in the measuring step on a recording medium,
The testing method according to any one of claims 1 to 6.
請求項1~7のいずれか1項に記載の検査方法を、複数の前記コンデンサ素子に対して行う検査工程を含む、
管理方法。 A method for managing capacitors manufactured by a capacitor manufacturing system, the method comprising:
The method includes the step of performing the testing method according to any one of claims 1 to 7 on a plurality of the capacitor elements.
Management method.
請求項8に記載の管理方法。 The plurality of capacitor elements include capacitor elements of all capacitors manufactured by the capacitor manufacturing system.
The management method according to claim 8.
請求項8又は9に記載の管理方法。 further comprising a management step of managing the states of the plurality of capacitor elements based on the measured discharge voltages of the plurality of capacitor elements;
The management method according to claim 8 or 9.
前記コンデンサ製造システムによる前記複数のコンデンサ素子の製造時の製造条件に基づいて、前記複数のコンデンサ素子を、二以上のコンデンサ素子をそれぞれ含む複数のコンデンサ素子群に分類する分類工程と、
前記複数のコンデンサ素子群のうちの少なくとも一つについて、当該コンデンサ素子群に含まれる前記二以上のコンデンサ素子の前記放電電圧のばらつきを管理するばらつき管理工程と、
を含む、
請求項10に記載の管理方法。 The management process is
a classification step of classifying the plurality of capacitor elements into a plurality of capacitor element groups each including two or more capacitor elements, based on manufacturing conditions when the plurality of capacitor elements are manufactured by the capacitor manufacturing system;
For at least one of the plurality of capacitor element groups, a variation management step of managing variations in the discharge voltage of the two or more capacitor elements included in the capacitor element group;
including,
The management method according to claim 10.
請求項1~7のいずれか1項に記載の検査方法、又は請求項8~11のいずれか1項に記載の管理方法を用いた、
生産方法。 A method for producing a capacitor, the method comprising:
Using the inspection method according to any one of claims 1 to 7 or the management method according to any one of claims 8 to 11,
Production method.
前記コンデンサ素子が有する一対の電極間に、前記一対の電極間で放電が発生するまで、時間経過に応じて増加する印加電圧を印加する電圧印加部と、
前記一対の電極間で放電が発生した際の前記印加電圧を、放電電圧として測定する測定部と、
を備え、
前記電圧印加部は、スイッチング制御されたスイッチング素子を介して定電流源から前記一対の電極へ電流を流すことにより、前記印加電圧の増加速度を制御する、
検査システム。 An inspection system for capacitor elements used in capacitors,
a voltage applying unit that applies an applied voltage that increases over time between a pair of electrodes of the capacitor element until discharge occurs between the pair of electrodes;
a measurement unit that measures the applied voltage when discharge occurs between the pair of electrodes as a discharge voltage;
Equipped with
The voltage application unit controls the rate of increase in the applied voltage by flowing a current from a constant current source to the pair of electrodes via a switching element whose switching is controlled.
Inspection system.
前記コンデンサ素子が有する一対の電極間に、前記一対の電極間で放電が発生するまで、時間経過に応じて増加する印加電圧を印加する電圧印加部と、 a voltage applying unit that applies an applied voltage that increases over time between a pair of electrodes of the capacitor element until discharge occurs between the pair of electrodes;
前記一対の電極間で放電が発生した際の前記印加電圧を、放電電圧として測定する測定部と、 a measurement unit that measures the applied voltage when discharge occurs between the pair of electrodes as a discharge voltage;
を備え、Equipped with
前記電圧印加部は、前記印加電圧を初期電圧から時間経過に応じて増加させ、 The voltage application unit increases the applied voltage from an initial voltage over time,
前記初期電圧は、0Vよりも大きい、 the initial voltage is greater than 0V;
検査システム。 Inspection system.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019239863A JP7445884B2 (en) | 2019-12-27 | 2019-12-27 | Inspection methods, management methods, production methods, and inspection systems |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019239863A JP7445884B2 (en) | 2019-12-27 | 2019-12-27 | Inspection methods, management methods, production methods, and inspection systems |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021108356A JP2021108356A (en) | 2021-07-29 |
JP7445884B2 true JP7445884B2 (en) | 2024-03-08 |
Family
ID=76968270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019239863A Active JP7445884B2 (en) | 2019-12-27 | 2019-12-27 | Inspection methods, management methods, production methods, and inspection systems |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7445884B2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000228338A (en) | 1999-02-04 | 2000-08-15 | Matsushita Electric Ind Co Ltd | Screening method for multilayer ceramic capacitor |
JP2009244040A (en) | 2008-03-31 | 2009-10-22 | Murata Mfg Co Ltd | Method of measuring insulation breakdown voltage of film-like insulating material |
-
2019
- 2019-12-27 JP JP2019239863A patent/JP7445884B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000228338A (en) | 1999-02-04 | 2000-08-15 | Matsushita Electric Ind Co Ltd | Screening method for multilayer ceramic capacitor |
JP2009244040A (en) | 2008-03-31 | 2009-10-22 | Murata Mfg Co Ltd | Method of measuring insulation breakdown voltage of film-like insulating material |
Also Published As
Publication number | Publication date |
---|---|
JP2021108356A (en) | 2021-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7671603B2 (en) | Screening of electrolytic capacitors | |
JP2007333529A (en) | Insulation resistance measuring apparatus, leakage current measuring apparatus, insulation resistance measurement method and leakage current measurement method | |
JP2010185697A (en) | Apparatus and method for inspecting printed circuit board | |
US6437579B1 (en) | Screening method for a multi-layered ceramic capacitor | |
JP7445884B2 (en) | Inspection methods, management methods, production methods, and inspection systems | |
KR20200093446A (en) | Capacitor inspection apparatus and capacitor inspection method | |
Seri et al. | An approach to noise rejection and partial discharge separation in DC cable testing, during steady state and voltage polarity inversion transients | |
JP5239163B2 (en) | Thin film capacitor inspection method and apparatus | |
JP4738703B2 (en) | Electrolytic capacitor manufacturing method | |
Chittick et al. | Nondestructive screening for low voltage failure in multilayer ceramic capacitors | |
Fritzler et al. | Scintillation Conditioning of Tantalum Capacitors With Manganese Dioxide Cathodes | |
JP4100024B2 (en) | Quality control method for electronic components | |
CN111562476A (en) | Test structure and test method of semiconductor device | |
CN112946412B (en) | Selection method of screening stress of capacitor | |
JPWO2019189159A1 (en) | Electronic components, electronic component manufacturing methods, electronic component management methods, and programs | |
JP6295412B2 (en) | Capacitor manufacturing method and capacitor inspection apparatus | |
CA1199969A (en) | Electrical testing | |
Teverovsky | Screening and Qualification Testing of Chip Tantalum Capacitors for Space Applications | |
JP2018041820A (en) | Method for manufacturing electric double layer capacitor and inspection method of electric double layer capacitor | |
JP2022086846A (en) | Inspection system, inspection method, and manufacturing method | |
JP6775178B2 (en) | Manufacturing method of electrolytic capacitors | |
Fritzler et al. | Step Stress Testing of Solid Tantalum Capacitors | |
JP2000348990A (en) | Inspection device for electrolytic capacitor and inspection method using the same | |
CN117907684A (en) | Method and device for testing insulation resistance of multilayer chip ceramic capacitor | |
JPH0714742A (en) | Screening method for ceramic electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231024 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240215 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7445884 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |