JP7442642B2

JP7442642B2 - データ収集方法、装置、デバイス及び記録媒体

Info

Publication number: JP7442642B2
Application number: JP2022534322A
Authority: JP
Inventors: ジンチョウドゥー; シャオリャンゴン; アンウェンフー; ロンウェン
Original assignee: セインチップステクノロジーカンパニーリミテッド
Priority date: 2019-12-09
Filing date: 2020-11-26
Publication date: 2024-03-04
Anticipated expiration: 2040-11-26
Also published as: WO2021115127A1; EP4075668A1; CN113037235A; KR20220113376A; JP2023520276A; EP4075668A4; US20230006703A1

Description

本出願は通信の分野に関し、具体的にデータ収集の方法、装置、デバイス及び記憶媒体に関する。

現在、パワーアンプは無線通信システムの分野で広く使用されており、それ自体の物理的特性により、入力信号に対して非線形歪み特性を持っている。線形に増幅された出力信号を得るには、パワーアンプの入力信号に対して非線形補償を行う必要がある。現在、最も一般的に使用されている技術はデジタルプリディストーション技術である。デジタルプレディストーション技術は、パワーアンプの入力側で入力信号にプレディストーション処理を施し、プリディストーション処理の特性はパワーアンプの歪み特性と相反し、パワーアンプの非線形歪みを相殺してパワーアンプの効率を向上させるものである。しかし、従来のデジタルプレディストーション技術は、基本的にダウンリンクデータとフィードバックデータのクロックドメインが同じシーンしかサポートしておらず、その適用範囲が狭い。

第１の態様において、本願の実施例は、
第１のデータの収集と記憶を開始するフラグビットを示す第１の記憶フラグを取得するステップと、
第１のデータ収集クロックが第２のデータ収集クロックと非同期である場合、前記第１のデータ収集クロックと前記第２のデータ収集クロックに基づき、前記第１の記憶フラグが前記第１のデータ収集クロックから前記第２のデータ収集クロックに渡った後に対応する記憶フラグである第２の記憶フラグを取得するステップと、
前記第２の記憶フラグに対して防振処理を行って、前記第２の記憶フラグの位置を調整して、第３の記憶フラグを取得し、前記第３の記憶フラグに基づいて第２のデータを取得するステップと、を含み、
前記第３の記憶フラグは第２のデータの収集と記憶を開始するフラグビットを示し、毎回収集する前記第１のデータと前記第２のデータとの間の遅延はそのまま変わらないように前記第３の記憶フラグは前記第２の記憶フラグと異なり、
遅延された時間の長さは、デジタルプレディストーション回路とパワーアンプとの間のリンク遅延に関連し、前記デジタルプレディストーション回路は前記パワーアンプに直列に接続される、データ収集方法を提供する。

第２の態様において、本願の実施例は、
第１のデータの収集と記憶を開始するフラグビットを示す第１の記憶フラグを取得するように配置された第１の取得モジュールと、
第１のデータ収集クロックが第２のデータ収集クロックと非同期である場合、前記第１のデータ収集クロックと前記第２のデータ収集クロックに基づき、前記第１の記憶フラグが前記第１のデータ収集クロックから前記第２のデータ収集クロックに渡った後に対応する記憶フラグビットである第２の記憶フラグを取得するように配置された第２の取得モジュールと、
前記第２の記憶フラグに対して防振処理を行い、前記第２の記憶フラグの位置を調整することで、第３の記憶フラグを取得するように配置された防振処理モジュールと、
前記第３の記憶フラグに基づいて第２のデータを収集するように配置された、第１の収集モジュールと、を含み、
前記第３の記憶フラグは第２のデータの収集と記憶を開始するフラグビットを示し、毎回収集した前記第１のデータと前記第２のデータとの間の遅延はそのまま変わらないように前記第３の記憶フラグは前記第２の記憶フラグと異なり、
遅延された時間の長さは、デジタルプレディストーション回路とパワーアンプとの間のリンク遅延に関連し、前記デジタルプレディストーション回路は前記パワーアンプに直列に接続される、データ収集装置を提供する。

第３の態様において、本願の実施例は、メモリとプロセッサを含み、前記メモリはコンピュータプログラムを記憶し、前記プロセッサは前記コンピュータプログラムを実行するときに第１の態様の本願の実施例が提供するデータ収集方法を実行する、データ収集デバイスを提供する。

第４の態様において、本願の実施例は、プロセッサによって実行されたときに、第１の態様の本願の実施例が提供するデータ収集方法を実現するコンピュータプログラムを記憶している記憶媒体を提供する。

図１は、本願実施例によるデータ収集方法を適用するシステムのアーキテクチャ図である。図２は、本願実施例によるデータ収集方法の１つのフローチャート図である。図３は、本願実施例によるデータ収集方法の別のフローチャート図である。図４は、本願実施例によるダウンリンクからフィードバックまでの防振処理の概略図である。図５は、本願実施例による別のダウンリンクからフィードバックまでの防振処理の概略図である。図６は、本願実施例によるデータ収集装置の構造を示す概略図である。図７は、本願実施例によるデータ収集デバイスの構造を示す概略図である。

本願の実施例によるデータ収集方法は図１に示すシステムに適用されてもよい。当該システムは、デジタルプレディストーション処理装置１０、パワーアンプ１１、アンテナ１２、デジタル信号プロセッサ１３及びデータ収集デバイス１４などを含んでもよい。デジタルプレディストーション処理装置１０は、ダウンリンクデータに対してプレディストーション処理を行い、プレディストーション処理後のダウンリンクデータをパワーアンプ１１に送信するように配置される。パワーアンプ１１は、プリディストーション処理後のダウンリンクデータをパワー増幅して、パワー増幅後の出力データを取得し、出力データをアンテナ１２に送信して、アンテナ１２を介してパワー増幅後のデータを送信する。データ収集装置１４は、ダウンリンクデータとフィードバックデータ（当該フィードバックデータはパワーアンプ１１の出力データである）とを収集し、収集したダウンリンクデータとフィードバックデータとをデジタル信号プロセッサ１３に送信して演算を行うことでデジタルプレディストーション処理装置１０内のデジタルプレディストーションのリンクテーブルを求める。幾つかの実施例において、データ収集装置１４は、さらにダウンリンクデータと反射データ（当該反射データは、アンテナ１２から反射して戻ってくるデータである）を収集し、収集されたダウンリンクデータとフィードバックデータ、及び収集されたダウンリンクデータと反射データをデジタル信号プロセッサ１３に送信して、パワーアンプ１１の定在波比を計算してもよい。

本発明の目的、技術案及び利点をより明確に理解するために、以下では図面を組み合わせながら本発明の実施例を詳細に説明する。なお本願における実施例及び実施例における特徴は、矛盾しない限り互いに組み合わせることができる。

なお、以下の方法実施例の実行主体はデータ収集装置であってもよく、当該装置は、ソフトウェア、ハードウェア又はそれらの組み合わせによって実現され、データ収集デバイスの一部又は全部となってもよい。以下の方法の実施例は、実行主体がデータ収集装置であることを例として説明する。

図２は本願実施例によるデータ収集方法の１つのフローチャート図である。本実施例は、データ収集デバイスがデータを収集する方法の具体的な手順に関するものである。図２に示すように、前記データ収集方法は、以下のステップＳ１０１～Ｓ１０３を含んでもよい。

Ｓ１０１：第１のデータの収集と記憶を開始するフラグビットを示す第１の記憶フラグを取得する。

第１の記憶フラグは、第１のデータの収集開始を示すフラグであり、第１のデータを収集するために予め配置されている。例えば、現在のサンプリングの種類がデジタルプレディストーションのサンプリングとして配置された場合を例とすると、データ収集デバイスは、ターゲットチャネルのダウンリンクデータ及びフィードバックデータを収集する必要があるが、このとき、第１のデータはダウンリンクデータであってもよく、後述する第２のデータはフィードバックデータであってもよい。もちろん、複数のチャネルがあるシナリオにおいては、データ収集デバイスはチャネル切替装置によって各チャネルの切り替えを実現することができ、切り替え後のチャネルのダウンリンクデータとフィードバックデータを収集することができる。ターゲットチャネルについて、ダウンリンクデータの初期収集条件を満たした場合、第１の記憶フラグに達した否かによって、ダウンリンクデータの収集を行うか否かを決定する必要もある。第１の記憶フラグに達した場合、さらにダウンリンクデータの収集及び記憶を開始し、第１の記憶フラグに達していない場合、ダウンリンクデータを収集せず、第１の記憶フラグが到来してから、ダウンリンクデータの収集及び記憶を行う。前記の初期収集条件は、ダウンリンクデータが収集するシンボルレベルサンプリングレベルが高く、かつ現在のダウンリンクデータに対応する電力レベルの優先度が前回のキャッシュレジスタに記憶されたデータに対応する電力レベルの優先度よりも高くなるように制御するために用いられ、これにより、データ収集デバイスが取得するダウンリンクデータに対応する電力レベルを高く確保することができる。

Ｓ１０２：第１のデータ収集クロックが第２のデータ収集クロックと非同期である場合、前記第１のデータ収集クロックと第２のデータ収集クロックに基づいて、前記第１の記憶フラグが前記第１のデータ収集クロックから前記第２のデータ収集クロックに渡った後に対応する記憶フラグである第２の記憶フラグを取得する。

第１のデータ収集クロックは第１のデータの収集を制御し、第２のデータ収集クロックは第２のデータの収集を制御する。第１のデータ収集クロックが第２のデータ収集クロックと非同期であるため、各データ収集過程において、第１の記憶フラグがクロックを渡った後に取得する第２の記憶フラグに変化が生じる可能性がある。クロックを渡って得られる第２の記憶フラグで第２のデータの収集を行う場合、第１の記憶フラグに基づいて収集される第１のデータと第２の記憶フラグに基づいて収集される第２のデータの遅延は毎回異なる。故に、第２の記憶フラグに対し防振処理を行う必要がある。

Ｓ１０３：前記第２の記憶フラグに対して防振処理を行うことで第３の記憶フラグを取得し、前記第３の記憶フラグに基づいて第２のデータを収集し、毎回収集する前記第１のデータと前記第２のデータとの間の遅延はそのまま変わらない。

第３の記憶フラグは、第２のデータの収集及び記憶を開始するフラグビット示す。引き続き、現在の収集類型がデジタルプレディストーションサンプリングして配置される場合を例にすると、この場合、第２のデータはフィードバックデータであってもよく、つまり、データ収集デバイスは、第３の記憶フラグに達したか否かに応じてフィードバックデータの収集を行うか否かを決定する必要がある。第３の記憶フラグに達した場合には、フィードバックデータの収集及び記憶を開始し、第３の記憶フラグに達していない場合には、フィードバックデータを収集せず、第３の記憶フラグが到来してからフィードバックデータの収集及び記憶を行う。なお、データ収集デバイスが第２の記憶フラグに対して防振処理を行った後に得られる第３の記憶フラグは、データ収集デバイスによって毎回収集されるフィードバックデータと第１の記憶フラグに基づいて収集されるダウンリンクデータとの間の遅延はそのまま変わらない。幾つかの実施の形態において、第２の記憶フラグに対する防振処理は、第３の記憶フラグを第２の記憶フラグから離れた位置に配置し、これにより、第３の記憶フラグに基づいて収集されるフィードバックデータとダウンリンクデータとの間の遅延が毎回そのまま変わらないことを保証するというものであってもよい。

当該データ収集デバイスは、さらにパワーアンプの定在波比検出過程に関するデータを収集し、パワーアンプの定在波比を検出してもよい。定在波比検出サンプリング過程において、ダウンリンクデータとフィードバックデータを先に収集してから、ダウンリンクデータと反射データを収集し、前記ダウンリンクデータとフィードバックデータ、及びダウンリンクデータと反射データを全て収集した後に、定在波比検出サンプリング過程を１回完了してもよい。もちろん、１回の定在波比検出の収集過程において、先にダウンリンクデータと反射データを収集し、その後にダウンリンクデータとフィードバックデータを収集してもよく、本願実施例はこれを限定しない。現在のサンプリング類型が定在波比検出サンプリングである場合、ダウンリンクデータ及びフィードバックデータの収集過程は、前記Ｓ１０１～Ｓ１０３の具体的な過程を参照することができ、以下に、ダウンリンクデータ及び反射データの収集過程を再度説明し、この応用シナリオにおいて、前記第１のデータはダウンリンクデータであり、第２のデータは反射データであり、前記データ収集方法は、以下のＳ１０１ａ～Ｓ１０３ａを含む。

Ｓ１０１ａ：ダウンリンクデータの第１の記憶フラグを取得する。

第１の記憶フラグは、ダウンリンクデータの収集を開始するフラグビット示し、ダウンリンクデータを収集するために予め配置されている。

Ｓ１０２ａ：ダウンリンクデータ収集クロックと反射データ収集クロックが非同期である場合、ダウンリンクデータ収集クロックと反射データ収集クロックに基づいて第２の記憶フラグを取得する。

第２の記憶フラグは、第１の記憶フラグがダウンリンクデータ収集クロックから反射データ収集クロックに渡った後に対応する記憶フラグである。

Ｓ１０３ａ：第２の記憶フラグに対して防振処理を行うことで第３の記憶フラグを取得し、第３の記憶フラグに基づいて反射データを収集するが、そのうち、毎回収集されるダウンリンクデータと反射データとの間の遅延はそのまま変わらない。

第３の記憶フラグは、反射データの収集及び記憶を開始するフラグビットを示す。つまり、データ収集デバイスは、第３の記憶フラグに達したか否かによって、反射データの収集を行うか否かを決定する必要がある。第３の記憶フラグに達した場合には、反射データの収集及び記憶を開始し、第３の記憶フラグに達していない場合には、反射データを収集せず、第３の記憶フラグが到来してから反射データの収集及び記憶を行う。なお、データ収集デバイスが第２の記憶フラグに防振処理を行った後に得られる第３の記憶フラグは、データ収集デバイスによって毎回収集される反射データと、第１の記憶フラグに基づいて収集されるダウンリンクデータとの間の遅延を一定に維持する。幾つかの実施の形態において、第２の記憶フラグに対する防振処理は、第３の記憶フラグを第２の記憶フラグから離れた位置に配置し、第３の記憶フラグに基づいて毎回取得される反射データとダウンリンクデータとの間の遅延はそのまま変わらないことを保証するというものであってもよい。

本願実施例によるデータ収集方法により第１の記憶フラグを取得し、第１のデータ収集クロックが第２のデータ収集クロックと非同期である場合、第１のデータ収集クロック及び第２のデータ収集クロックに基づいて、第１の記憶フラグが第１のデータ収集クロックから第２のデータ収集クロックに渡った後に対応する記憶フラグである第２の記憶フラグを取得し、第２の記憶フラグに対して防振処理を行うことで第３の記憶フラグを取得し、第３の記憶フラグに基づいて第２のデータを収集し、収集される第１のデータと第２のデータとの間の遅延はそのまま変わらない。データ収集デバイスは、クロックドメインを渡った後の第２の記憶フラグを取得した後、第２の記憶フラグに対して防振処理を行うことができ、データを収集する度に、防振処理後に得られる第３の記憶フラグに基づいて収集される第２のデータと、第１の記憶フラグに基づいて収集される第１のデータとの間の遅延はそのまま変わらないようにすることができ、つまり、デジタルプレディストーションのサンプリングを行う過程において、本願実施例による方法は、ダウンリンクデータとフィードバックデータとのクロックドメインが異なるシナリオに適用することができ、データ収集デバイスの応用範囲を広げる。また、データ収集デバイスからデジタル信号プロセッサに送られるダウンリンクデータとフィードバックデータとの間の遅延が一定に保たれるので、デジタル信号処理プロセッサの演算が簡単となり、デジタル信号処理プロセッサの演算結果の精度が向上する。

実際の適用では、カウンタを配置することで、データ収集デバイスによって毎回収集された第１のデータと第２のデータの間の遅延がそのまま変わらないことを実現してもよい。この適用シナリオでは、カウンタに対し配置を行う必要があり、以下の実施例においてカウンタの配置過程を紹介する前記実施例を基に幾つかの実施の形態において、図３に示すように、前記Ｓ１０１の前に、前記データ収集方法はさらに次のステップを含んでもよい。

Ｓ２０１：第１のデータに対応する第１のサンプリングレート及び第２のデータに対応する第２のサンプリングレートを取得する。

Ｓ２０２：前記第１のサンプリングレートと前記第２のサンプリングレートに基づき、第１のカウンタの第１のカウント周期と第１のカウント周期におけるカウント値、及び、第２のカウンタの第２のカウント周期と第２のカウント周期におけるカウント値を配置する。前記第１のカウント周期と前記第２のカウント周期の対応する時間長は等しい。

第１のカウンタは第１のカウント周期で循環的にカウントされ、第２のカウンタは第２のカウント周期で循環的にカウントされる。前記第１のカウンタの第１のカウント周期をｎとすると、第１のカウント周期におけるカウント値を０からｎ－１までカウントし、循環的にカウントする。第１のカウンタの第１のカウント周期をｍとすると、第１のカウント周期のカウント値は０からｍ－１までカウントし、循環的にカウントする。幾つかの実施の形態において、データ収集デバイスは、第１のサンプリングレートと第２のサンプリングレートとの比に基づき、第１のカウンタの第１のカウント周期と第２のカウンタの第２のカウント周期とを配置することができる。例えば、第１のサンプリングレートと第２のサンプリングレートの比が１：２である場合、第１のカウンタの第１のカウント周期を１とし、第１のカウント周期におけるカウント値を０とし、つまり、０で第１のカウンタが循環カウントしてもよく、これとともに、第２のカウンタの第２のカウント周期を２とし、第２のカウント周期におけるカウント値を０と１として、つまり、０と１で第２のカウンタが循環カウントするようにしてもよい。このとき、第１のカウンタの第１のカウント周期と第２のカウンタの第２のカウント周期は異なるが、第１のカウント周期と第２のカウント周期に対応するリアルタイム長が等しいことを確保して、毎回第１のカウンタに基づく同一のカウント値が第１のデータを収集し、及び毎回第２のカウンタに基づく同一のカウント値が第１のデータを収集するときに、第１のデータを収集するカウント値と第２のデータを収集するカウント値との間の遅延を固定することに用いる必要がある。

第１のカウンタと第２のカウンタの配置が完了した後、かつ第１のデータの初期収集条件（この初期収集条件は、第１のデータレベル度が収集するシンボルレベルサンプリングレベルが高く、かつ現在の第１のデータに対応する電力レベルの優先度が前回のキャッシュレジスタに記憶されたデータに対応する電力レベルの優先度よりも高くなるように制御するために用いられる）を満たした後、第１のカウンタが所定のカウント値（当該所定のカウント値は、第１のデータの収集及び記憶を開始するカウント値である）にカウントされるとき、つまり、第１の記憶フラグに達すると、データ収集デバイスが第１のデータの収集及び記憶を開始する。第１の記憶フラグは、クロックを渡って第２の記憶フラグに変化し、第２の記憶フラグは、第２のカウンタのあるカウント値に対応し、第１のデータ収集クロックと第２のデータ収集クロックとは非同期であるため、毎回クロックドメインを渡った第２の記憶フラグに対応するカウント値が変化する。クロックドメインを渡った第２の記憶フラグに対応するカウント値に基づいて第２のデータを収集する場合、毎回収集された第１のデータと第２のデータとの間の遅延は固定ではなくなり、つまり、毎回収集された第１のデータと第２のデータとの間に位相振れが存在する。よって、第２の記憶フラグに対し防振処理を行う必要がある。

具体的に、幾つかの実施の形態において、前記Ｓ１０３で第２の記憶フラグに対して防振処理を行うことで第３の記憶フラグを取得する過程は、クロックドメインを渡って得られた第２の記憶フラグが第２のカウンタの所定の振れ範囲内のカウント値に対応する場合、前記第２の記憶フラグを、前記第２のカウント周期内で前記振れ範囲外の任意の１つのカウント値に対応する位置に調整して、第３の記憶フラグを取得するというものであってもよい。

前記第２のカウンタの振れ範囲は、第１のデータ収集クロック、第２のデータ収集クロック及び第１の記憶フラグに対応するカウント値と関連し、第１のデータ収集クロックと第２のデータ収集クロックとが非同期である差が大きいほど、第２のカウンタの振れ範囲が大きくなり、このとき、第２のカウンタの振れ範囲は大きめに配置することができる。第１のデータ収集クロックと第２のデータ収集クロックとの非同期の差が小さいほど、第２のカウンタの振れ範囲は小さめになる可能性があり、このとき、第２のカウンタの振れ範囲は小さめに配置することができる。これにより、クロックドメインを渡って取得した第２の記憶フラグが第２のカウンタの振れ範囲内のカウント値に対応する場合、データ収集デバイスは、第２の記憶フラグを第２のカウント周期内の振れ範囲外の任意の１つのカウント値に対応する位置に調整することで第３の記憶フラグを取得することができる。

例示的には、第１のデータがダウンリンクデータであり、第２のデータがフィードバックデータである場合を例に、かつ図４に示すダウンリンクからフィードバックまでの防振処理の概略図を例に、前記第２の記憶フラグに対する防振処理過程を説明する。

図４において、ダウンリンククロックは、ダウンリンクデータの収集を制御するクロックであり、フィードバッククロックは、フィードバックデータの収集を制御するクロックであり、データ収集デバイスは、ダウンリンクデータに対応するサンプリングレートとフィードバックデータに対応するサンプリングレートとの比に応じて、ダウンリンク位相カウンタ（ダウンリンク位相カウンタが第１のカウンタである）の第１のカウント周期及び第１のカウント周期におけるカウント値と、フィードバック防振カウンタ（フィードバック防振カウンタが第２のカウンタである）の第２のカウント周期及び第２のカウント周期におけるカウント値とを配置することができる。ダウンリンク位相カウンタの第１のカウント周期を４に配置すれば、つまり、それぞれ０、１、２、３の４つのカウント値を周期として循環カウントを行い、フィードバック防振カウンタの第２のカウント周期を８に配置する、つまり、それぞれ０、１、２、３、４、５、６、７の８つのカウント値を周期として循環カウントを行い、同時に、第１のカウンタ期間（つまり、ダウンリンク位相カウンタのカウント周期）と第２のカウント周期（つまり、図４におけるフィードバック防振カウンタのカウント周期）に対応する真の時間の長さは等しいことが保証される。

次に、ダウンリンク位相カウンタが０をカウントし、第１の記憶フラグ（つまり、図４におけるダウンリンクデータ記憶開始フラグ）に達すると、ダウンリンクデータの収集を開始して記憶するものとする。また、ダウンリンククロック、フィードバッククロック及び第１の記憶フラグに対応するカウント値に基づいて配置した振れ範囲が０、１、２であるとする。１回目のサンプリングでは、第１の記憶フラグがクロックドメインに渡った後に得られる第２の記憶フラグのフィードバック防振カウンタに対応するカウント値が１である。２回目のサンプリングでは、第１の記憶フラグのクロックドメインに渡った後に得られる第２の記憶フラグに対応するフィードバック防振カウンタのカウント値が０である。３回目のサンプリングでは、第１の記憶フラグがクロックドメインに渡った後に得られた第２の記憶フラグ（つまり、図４における防振前のダウンリンク記憶フラグがクロックを渡ってフィードバックされる）に対応する防振カウンタのカウント値が２である。言い換えれば、ダウンリンククロックとフィードバッククロックとが非同期であるため、サンプリング毎に、第１の記憶フラグがクロックドメインを渡って得られる第２の記憶フラグに対応するフィードバック防振カウンタのカウント値が変化する可能性がある（つまり、図４における防振前のダウンリンク記憶フラグがクロックを渡ってフィードバックする対応するカウント値が変化する可能性がある）。第２の記憶フラグに対応するカウント値がフィードバック防振カウンタの振れ範囲内に入る場合、データ収集デバイスは、第２の記憶フラグをフィードバック防振カウンタの振れ範囲外の任意の１つのカウント値に対応する位置、例えば、カウント値が６に対応する位置に調整して第３の記憶フラグを取得する（つまり、図４における防振後のクロックを渡ってフィードバックするまでの、フィードバック防振カウンタに対応するカウント値が６である記憶開始フラグ）。もちろん、カウント値が３、４、５に対応する位置に調整してもよい。このように、データ収集デバイスは、データを収集する毎に、第１の記憶フラグに対応するカウント値「０」に基づいてダウンリンクデータを収集し、第３の記憶フラグに対応するカウント値「６」に基づいてフィードバックデータを収集するので、収集されたダウンリンクデータとフィードバックデータとの間の遅延時間は一定に保たれる（図５におけるダウンリンクからフィードバックまでの間のクロスクロック遅延は何れもｔ１である）。

もちろん、現在の収集類型が定在波比検出サンプリングとして配置成される応用シナリオに対して、ダウンリンクデータ及び反射データの収集過程において、反射データの第２の記憶フラグを収集するための防振処理過程は、フィードバックデータの第２の記憶フラグを収集する前記防振処理過程を参照してもよく、ここでは繰り返し説明しない。

別の実施の形態において、前記ステップＳ１０３で第２の記憶フラグに対して防振処理を行うことで第３の記憶フラグを得る過程は、クロックドメインを渡って得られた第２の記憶フラグが第２カウンタの所定の振れ範囲外の第１のカウント値に対応する場合、前記第２の記憶フラグに対応する第１のカウント値を、前記振れ範囲内の任意の１つのカウント値である第２のカウント値に修正し、前記第２のカウント値をカウント開始点として前記第２のカウンタを再カウントし、前記第２の記憶フラグを、再カウント後の第２のカウント周期内で前記振れ範囲外に位置する任意の１つのカウント値である第３のカウント値に対応する位置に調整して、第３の記憶フラグを得るというものであってもよい。

具体的には、前記第２のカウンタの振れ範囲は、第１のデータ収集クロック、第２のデータ収集クロック及び第１の記憶フラグに対応するカウント値と関連し、第１のデータ収集クロックと第２のデータ収集クロックとが非同期である差が大きいほど、第２のカウンタの振れ範囲が大きくなり、このとき、第２のカウンタの振れ範囲が大きめに配置できる。第１のデータ収集クロックと第２のデータ収集クロックとの非同期の差が小さいほど、第２のカウンタの振れ範囲は小さめになる可能性があり、このとき、第２のカウンタの振れ範囲は小さめに配置することができる。第２の記憶フラグが第２のカウンタの振れ範囲外の第１のカウント値に対応する場合、第１のデータ収集クロックと第２のデータ収集クロックとの位相ずれが長時間の蓄積に伴って大きくなると考えられるので、クロックを渡った後の第２の記憶フラグに対応するカウント値が、第２のカウンタの振れ範囲内に収まるように、第２のカウンタのカウント値をセットする必要がある。

例示的には、第１のデータがダウンリンクデータであり、第２のデータがフィードバックデータである場合を例に、図５に示すダウンリンクからフィードバックまでの防振処理の概略図を例に、前記第２の記憶フラグに対する防振処理過程を説明する。

図５のダウンリンククロックは、ダウンリンクデータの収集を制御するクロックであり、フィードバッククロックは、フィードバックデータの収集を制御するクロックであり、データ収集デバイスは、ダウンリンクデータに対応するサンプリングレートとフィードバックデータに対応するサンプリングレートとの比に応じて、ダウンリンク位相カウンタ（ダウンリンク位相カウンタが第１のカウンタである）の第１のカウント周期及び第１のカウント周期内のカウント値と、第２のカウンタであるフィードバック防振カウンタの第２のカウント周期及び第２のカウント周期のカウント値とを配置することができる。ダウンリンク位相カウンタの第１のカウント周期を４に配置し、それぞれ０、１、２、３の４つのカウント値を周期として循環カウントを行い、フィードバック防振カウンタの第２のカウント周期を８に配置する、つまり、それぞれ０、１、２、３、４、５、６、７の８カウント値を周期として循環カウントを行う。同時に、第１のカウント周期（つまり、図５におけるダウン相位カウンタのカウント周期）と第２のカウント周期（つまり、図５におけるフィードバック防振カウンタのカウント周期）の真の時間長は等しいことが保証されている。

次に、ダウンリンク位相カウンタが０をカウントしたときに、第１の記憶フラグ（つまり、図５におけるダウンリンクデータ記憶開始フラグ）に達し、ダウンリンクデータの収集を開始して記憶するものとする。また、第２のカウンタの振れ範囲は、ダウンリンククロック、フィードバッククロック、及び、第１の記憶フラグに対応するカウント値に基づいて、０、１、２の範囲に配置されているものとする。１回目のサンプリングでは、第１の記憶フラグがクロックドメインを渡った後に得られる第２の記憶フラグ（つまり、図５における防振前のダウンリンク記憶フラグがクロックを渡ってフィードバックされる）に対応する防振カウンタのカウント値が１である。２回目のサンプリングでは、第１の記憶フラグがクロックドメインを渡った後に得られる第２の記憶フラグに対応するフィードバック防振カウンタのカウント値が３である。つまり、２回目のサンプリングにおいて、第１の記憶フラグがクロックドメインを渡った後に得られる第２の記憶フラグに対応するフィードバック防振カウンタのカウント値がフィードバック防振カウンタの振れ範囲外である。このとき、フィードバック防振カウンタのカウント値をセットする必要があるが、第２の記憶フラグに対応するフィードバック防振カウンタのカウント値「３」を、フィードバック防振カウンタの振れ範囲内の任意の１つのカウント値に調整することができる。幾つかの実施の形態において、フィードバック防振カウンタの振れ範囲内の中間位置のカウント値を用いてセットすることができ、例えば、第２の記憶フラグに対応するフィードバック防振カウンタのカウント値「３」をカウント値「１」に調整し、カウント値「１」をカウント開始点としてフィードバック防振カウンタを再カウントすることができる。図５に示すように、２回目のサンプリングでは、カウント値「１」をカウント開始点としてカウントを再開することにより、フィードバック防振カウンタのカウント値「３」の後のカウント値は２となる。フィードバック防振カウンタのカウント値をセットした後、再カウント後のフィードバック防振カウント周期内で任意に１つのカウント値をフィードバックデータの収集を開始するカウント値として選択し、当該カウント値に対応する位置を第３の記憶フラグ（つまり、図５における防振後のクロックを渡ってフィードバックまでの記憶開始フラグ）とする。例えば、カウント値「６」に対応する位置を第３の記憶フラグとして選択し、当該位置で後続の３回目のサンプリング、４回目のサンプリングなどを行うようにしてもよい。もちろん、再カウント後のカウント値「３」、「４」、「５」に対応する位置を第３の記憶フラグとして選択してもよく、本実施例ではこれに限定しない。よって、後続のデータ収集時に、データ収集デバイスは、第１の記憶フラグに対応するカウント値「０」に基づいてダウンリンクデータを収集し、第３の記憶フラグに対応するカウント値「６」に基づいてフィードバックデータを収集し、収集されたダウンリンクデータとフィードバックデータとの間の遅延はそのまま変わらない（つまり、図５における３回目及び４回目のサンプリング過程における、ダウンリンクからフィードバックまでのクロスクロック遅延は何れもｔ３であり、１回目のサンプリングにおけるダウンリンクからフィードバックまでのクロスクロック遅延はｔ１であり、２回目のサンプリングにおけるダウンリンクからフィードバックまでのクロスクロック遅延はｔ２であり、フィードバック防振カウンタのカウント値がセットされているので、ｔ１とｔ２は等しくない）。

もちろん、現在の収集類型が定在波比検出サンプリングとして配置される応用シナリオに対して、ダウンリンクデータ及び反射データの収集過程において、反射データの第２の記憶フラグを収集する防振処理過程は、前記フィードバックデータの第２の記憶フラグを収集する防振処理過程を参照してもよく、本実施例では繰り返し説明しない。

本実施例において、データ収集デバイスは、第１のカウンタ及び第２のカウンタを追加し、第１のデータに対応するサンプリングレート及び第２のデータに対応するサンプリングレートに応じて第１のカウンタ及び第２のカウンタを配置することにより、第１のカウンタ及び第２のカウンタに基づいて第２の記憶フラグの防振処理を実現することができ、データ収集デバイスの回路を簡素化し、ハードウェアロジック資源を節約することができる。また、データ収集デバイスは、クロックドメインを渡って得られた第２の記憶フラグの異なる振れ状況に対して、対応する振れ処理方式を用いて第２の記憶フラグに振れ処理を行うことができ、振れ処理の柔軟性を向上させ、データ収集デバイスの応用範囲をさらに広げることができる。

収集された第１のデータと第２のデータとの一致を可能にするために、幾つかの実施の形態において、前記実施例を基に、前記Ｓ１０１の後に、前記データ収集の方法は、前記第１の記憶フラグに対し遅延処理を行い、遅延の時間長はデジタルプレディストーション回路とパワーアンプとの間のリンク遅延に関連することをさらに含む。

遅延した第１の記憶フラグを得た後、データ収集デバイスは、第１のデータ収集クロック及び第２のデータ収集クロックに基づき、遅延した第１の記憶フラグがタイムドメインを渡った記憶フラグを取得し、タイムドメインを渡った記憶フラグに防振処理を行い、防振処理後の記憶フラグに基づいて第２のデータを収集する。

幾つかの実施の形態において、データ収集デバイスは、第１のデータ収集クロックが第２のデータ収集クロックに同期したとき、遅延処理後の第１の記憶フラグに基づいて第２のデータを収集する。

本実施例において、データ収集デバイスは、さらに第１の記憶フラグに対して遅延処理を行うことにより、最終的に収集された第２のデータと第１のデータを一致させ、データ収集の精度を向上させることができる。また、データ収集デバイスは、第１のデータ収集クロックと第２のデータ収集クロックが同期したシナリオについてもデータ収集を行うことができ、データ収集デバイスの適用範囲がさらに向上する。

なお、本願実施例によるデータ収集方法により、データ収集デバイスは、デジタルプレディストーションのデータ収集だけでなく定在波比検出のデータ収集も実現することができ、リソースをほとんど増加させることなく、デジタルプレディストーションサンプリングとベクトル定在波比検出サンプリングとを良好に統一し、データ収集装置の機能を向上させし、即ち、データ収集デバイスの適用範囲をさらに向上させる。

当業者の理解を容易にするために、現在の収集類型をデジタルプリディストーションサンプリングとして配置した例を以下に紹介するが、このとき、第１のデータはダウンリンクデータであり、第２のデータはフィードバックデータである。

まず、サンプリング応用シナリオに基づいて関連パラメータを配置し、具体的に以下の通りである

１）現在のサンプリング類型をデジタルプリディストーションサンプリングとして配置する、つまり、ダウンリンクデータ及びフィードバックデータを収集する。

２）収集すべきチャネル及びパワーレベル番号に従って、現在収集されているチャネル番号及び各パワーレベルデータの優先度を配置し、チャネル番号を配置した後、データ収集デバイスは、配置されたチャネル番号に従ってチャネル切替装置によって収集すべきチャネルを選択することができる。

３）ダウンリンクサンプリングレートとフィードバックサンプリングレートの比に応じてダウンリンクサンプリングカウンタ及びフィードバック防振カウンタを配置し、配置が完了した後、データ収集デバイスは、ダウンリンクサンプリングカウンタ及びフィードバック防振カウンタの値を周期として循環的にカウントし、毎回収集されるダウンリンクデータ及びフィードバックデータの遅延時間を一定に保つため、配置が求められるダウンリンクサンプリングカウンタ及びフィードバック防振カウンタのカウント周期が示す実時間長は等しくなければならない。

次に、サンプリング要求を開始して、サンプリング準備状態に入る。サンプリング準備状態に入った後、符号レベルサンプリングレベルが高く、且つ現在のダウンリンクデータに対応するパワーレベルの優先度が前回キャッシュレジスタに記憶したデータに対応するパワーレベルの優先度より大きい場合、サンプリング状態に入る。そうでない場合は、符号レベルサンプリングレベルが高く、かつ、現在のダウンリンクデータに対応するワーレベル優先度が前回のキャッシュレジスタのデータに対応するパワーレベルの優先度よりも大きくなるまで待機する。

サンプリング状態に入った後、ダウンリンク位相カウンタが所定のカウント値（例えば、カウント値「０」である）をカウントした後、ダウンリンクデータの収集を開始して記憶し、そうでない場合は、ダウンリンク位相カウンタが所定のカウント値をカウントするまで待つ。

ダウンリンクデータの記憶を開始した後、まず、ダウンリンクデータの第１の記憶フラグを遅延させ（遅延長を配置されてもよく、幾つかの実施例において、遅延長は、デジタルプレディストーション回路とパワーアンプとの間のリンク遅延として配置されてもよい）。次に、ダウンリンクデータとフィードバックデータのクロックが完全に同一である場合（つまり、２つのクロックが同一周波数で同位相である場合）、遅延後の第１の記憶フラグを、フィードバックデータの収集及び記憶を開始するためのフラグとして、フィードバックデータの記憶を直ちに開始し、ダウンリンクデータとフィードバックデータのクロックが非同期の場合、遅延された第１の記憶フラグがクロックドメインを渡った後のフラグを取得し、クロックドメインを渡ったフラグに対して防振処理を実行し、防振処理されたフラグをフィードバックデータの収集の開始及び記憶するためのフラグとする。具体的な防振処理は前記実施例の具体的な過程を参照してもよく、本実施例では繰り返し説明しない。

そして、ダウンリンクデータ及びフィードバックデータを収集して記憶した後、所定の判断基準（例えば、ピーク値有効性、レベル一致性、連続小信号など）に従って、今回収集したデータの有効性を判断し、今回バッファレジスタに記憶したデータを保留するか否かを決定する。有効性判定に通過した場合、今回バッファレジスタに記憶したデータを保留すると共に、キャッシュレジスタのパワーレベルの優先度を現在データを収集するパワーレベルの優先度に更新してもよい。なお、後にキャッシュレジスタのパワーレベルの優先度よりも高いデータが到着した場合にのみ、データを再収集し、前回キャッシュレジスタに記憶されたデータを上書きすることができ、そうでなければ、サンプリング要求が次に再開始されない限り、キャッシュレジスタ内のデータは恒久的に上書きされない。有効性判定を通過しない場合には、今回キャッシュレジスタに記憶されたデータを破棄するとともにキャッシュレジスタのパワーレベルの優先度を最低にし、その後キャッシュレジスタのパワーレベルの優先度よりも高いデータが来たらデータの収集を開始するようにしてもよい。なお、ダウンリンクデータとフィードバックデータとで別個にキャッシュレジスタを設置してもよい。

サンプリング停止要求を受信した後にサンプリングを停止する。また、データ収集デバイスは、さらにチャネル切替装置により他のチャネルに切り替えて、他のチャネルにおけるダウンリンクデータ及びフィードバックデータの収集を行うことができる。

次に、現在のサンプリング類型が定在波比検出サンプリングに配置される場合を例として説明すると、まずダウンリンクデータ及びフィードバックデータを収集してから、ダウンリンクデータ及び反射データを収集し、ダウンリンクデータ及びフィードバックデータ、並びにダウンリンクデータ及び反射データを収集し終えた後で、１回の完全な定在波比検出サンプリングとみなす。ダウンリンクデータ及びフィードバックデータを収集する場合、第１のデータはダウンリンクデータであり、第２のデータはフィードバックデータである。ダウンリンクデータと反射データとを収集する場合、第１のデータはダウンリンクデータであり、第２のデータは反射データである。ダウンリンクデータとフィードバックデータの収集過程は、前記デジタルプリディストーションサンプリング過程を参照することができ、以下、ダウンリンクデータと反射データの収集過程を具体的に説明する。

まず、収集応用シナリオに応じて関連パラメータを配置し、具体的には次の通りである。

１）現在のサンプリング類型を定在波比検出サンプリングとして配置し、つまり、ダウンリンクデータ及び反射データを収集する。

３）ダウンリンクサンプリングレートと反射サンプリングレートとの比に基づいて、ダウンリンク位相カウンタと反射防振カウンタとを配置し、配置が完了した後、データ収集デバイスは、ダウンリンク位相カウンタと反射防振カウンタとの配置値を周期として循環的にカウントし、毎回収集されるダウンリンクデータと反射データの遅延時間が一定に保たれるようにするため、配置が求められるダウンリンク位相カウンタと反射防振カウンタとのカウント周期が示す真の時間長は等しくなければならない。

次に、サンプリング要求を発行し、サンプリング準備状態に入る。サンプリング準備状態に入った後、符号レベル収集レベルが高く、且つ現在のダウンリンクデータに対応するパワーレベルの優先度が前回キャッシュレジスタに記憶したデータに対応するパワーレベルの優先度より大きい場合、サンプリング状態に入り、そうでない場合は、符号レベルサンプリングレベルが高く、かつ、現在のダウンリンクデータに対応するパワーレベルの優先度が前回のキャッシュレジスタのデータに対応するパワーレベルの優先度よりも大きくなるまで待つ。

サンプリング状態に入ると、ダウンリンク位相カウンタが所定のカウント値（例えば、カウント値「０」）をカウントした後、ダウンリンクデータの収集を開始して記憶し、そうでない場合は、ダウンリンク位相カウンタが所定のカウント値をカウントするまで待つ。

ダウンリンクデータの記憶が開始された後、まず、ダウンリンクデータの第１の記憶フラグを遅延させ（遅延長は配置されてもよく、幾つかの実施例において、遅延長は、デジタルプレディストーション回路とパワーアンプとの間のリンク遅延として配置されてもよい）。次に、ダウンリンクデータと反射データのクロックが完全に同一である（同一の周波数で同位相である）場合、遅延後の第１の記憶フラグを反射データの収集及び記憶を開始するフラグとして用いて、反射データの記憶が直ちに開始される。ダウンリンクデータと反射データのクロックが非同期の場合、遅延後の第１の記憶フラグのクロックを渡った後の記憶フラグを取得し、クロックを渡った後の記憶フラグに対して防振処理を行い、防振処理後の記憶フラグを反射データの収集及び記憶を開始するフラグとする。具体的な防振処理は前記実施例の具体的な過程を参照してもよく、本実施例では繰り返し説明しない。

さらに、ダウンリンクデータ及び反射データを収集して記憶した後、所定の判断基準（例えば、ピーク値有効性、レベル一致性、連続小信号など）に従って、今回収集したデータの有効性を判断し、今回バッファレジスタに記憶したデータの保持の要否を決定する。有効性判定を通過した場合、今回キャッシュレジスタに記憶したデータを残すとともに、キャッシュレジスタのパワーレベルの優先度を現在データを収集しているパワーレベルに更新ことができる。なお、後続ではキャッシュレジスタのパワーレベルの優先度よりも高いデータが到着した場合にのみ、データを再収集し、前回キャッシュレジスタに記憶されたデータを上書きすることができ、そうでなければ、サンプリング要求が次に再開始されない限り、キャッシュレジスタ内のデータは恒久的に上書きされない。有効性判定を通過しない場合には、今回キャッシュレジスタに記憶されたデータを破棄するとともにキャッシュレジスタのパワーレベルの優先度を最低にし、その後キャッシュレジスタのパワーレベルの優先度よりも高いデータが来たらデータの収集を開始するようにしてもよい。なお、ダウンリンクデータと反射データとで別個にキャッシュレジスタを配置してもよい。

サンプリング停止要求を受信した後、サンプリングを停止する。また、データ収集デバイスは、さらにチャネル切換装置により他のチャネルに切り換えて、他のチャネルでのダウンリンクデータ及び反射データの収集を行うことができる。

本実施例において、データ収集デバイスは、デジタルプレディストーションのデータ収集だけでなく、定在波比検出のデータ収集も実現することもでき、リソースをほとんど増加させることなく、デジタルプレディストーションチャネル及びベクトル定在波比検出チャネルをより統一することができ、データ収集デバイスの機能を向上させ、データ収集デバイスの適用範囲をさらに向上させることができる。また、クロックに非同期である場合、クロックを渡った記憶開始フラグに対しても防振処理を行い、収集されたダウンリンクデータとフィードバックデータとの間の遅延を一定にし、収集されたダウンリンクデータと反射データとの間の遅延を一定にし、これにより、データ収集デバイスの適用範囲を拡大し、デジタルシグナルプロセッサの計算が簡単となるだけでなく、デジタルシグナルプロセッサの計算結果の精度も向上させる。

図６は、本願実施例によるデータ収集装置の構造を示す概略図である。図６に示すように、当該装置は、第１の取得モジュール２０、第２の取得モジュール２１、防振処理モジュール２２及び第１の収集モジュール２３を含んでもよい。

具体的には、第１の取得モジュール２０は第１の記憶フラグを取得するように配置され、前記第１の記憶フラグは、第１のデータの収集及び記憶の開始を示すフラグビットを示すために使用される。

第２の取得モジュール２１は、第１のデータ収集クロックが第２のデータ収集クロックと非同期である場合、前記第１のデータ収集クロック及び前記第２のデータ収集クロックに基づいて、前記第１の記憶フラグが前記第１のデータ収集クロックから前記第２のデータ収集クロックに渡った後に対応する記憶フラグである第２の記憶フラグを取得するように配置される。

防振処理モジュール２２は、前記第２の記憶フラグに対して防振処理を行い、第３の記憶フラグを取得するように配置される。

第１の収集モジュール２３は、前記第３の記憶フラグに従って第２のデータを取得するように配置され、各取得に対する前記第１のデータと前記第２のデータとの間の遅延は不変のままである。

本願実施例によるデータ収集装置を用いて第１の記憶フラグを取得し、第１のデータ収集クロックが第２のデータ収集クロックと非同期である場合、第１のデータ収集クロック及び第２のデータ収集クロックに基づいて、第１の記憶フラグが第１のデータ収集クロックから第２のデータ収集クロックに渡った後に対応する記憶フラグビットである第２の記憶フラグを取得し、第２の記憶フラグに対して防振処理を行うことで第３の記憶フラグを取得し、第３の記憶フラグに基づいて第２のデータを収集し、収集される第１のデータと第２のデータとの間の遅延は不変のままである。データ収集デバイスは、クロックドメインを渡った後の第２の記憶フラグを取得した後、第２の記憶フラグに対して防振処理を行うことができ、毎回データを収集するときに、防振処理後に得られる第３の記憶フラグに基づいて収集される第２のデータと、第１の記憶フラグに基づいて収集される第１のデータとの間の遅延は不変のままであり、つまり、デジタルプレディストーションサンプリングの取得を行う過程において、本願実施例による方法は、ダウンリンクデータとフィードバックデータのクロックドメインが異なるシナリオに適用することができ、データ収集デバイスの応用範囲を広げる。また、データ収集デバイスからデジタル信号処理プロセッサに送られるダウンリンクデータとフィードバックデータとの間の遅延時間は不変のままであるので、デジタル信号処理プロセッサの演算が簡単となり、デジタル信号処理プロセッサ置の演算結果の精度が向上する。

前記実施例を基に、幾つかの実施例において、前記データ収集デバイスは、第３の取得モジュール及び配置モジュールをさらに含む。

具体的には、第３の取得モジュールは、第１の取得モジュール２０が第１の記憶フラグを取得する前に、第１のデータに対応する第１のサンプリングレート及び第２のデータに対応する第２のサンプリングレートを取得するように配置され、配置モジュールは、前記第１のサンプリングレート及び前記第２のサンプリングレートに応じて、第１のカウンタの第１のカウント周期及び前記第１のカウント周期におけるカウント値と、第２のカウンタの第２のカウント周期及び前記第２のカウント周期におけるカウント値とを配置し、前記第１のカウント周期と前記第２のカウント周期の対応する時間長は等しい。

前記実施例を基に、幾つかの実施の形態において、防振処理モジュール２２は、前記第２の記憶フラグが前記第２のカウンタの所定の振れ範囲内のカウント値に対応する場合、前記第２の記憶フラグを前記第２のカウント周期内の前記振れ範囲外の任意の１つのカウント値に対応する位置に調整して、第３の記憶フラグを取得するように配置される。

前記実施例を基に、幾つかの実施の形態において、防振処理モジュール２２は、前記第２の記憶フラグが前記第２のカウンタの所定の振れ範囲外の第１のカウント値に対応する場合、前記第２の記憶フラグに対応する第１のカウント値を、前記振れ範囲内の任意の１つのカウント値である第２のカウント値に修正し、前記第２のカウント値をカウント開始点として前記第２のカウンタのカウントを再開し、前記第２の記憶フラグを、再カウント後の第２のカウント周期内で前記振れ範囲外に位置する任意の１つのカウント値である第３のカウント値に対応する位置に調整して第３の記憶フラグを得るように配置される。

前記実施例を基に、幾つかの実施の形態において、前記データ収集装置は、遅延処理モジュールをさらに含む。

具体的には、遅延処理モジュールは、第１の取得モジュール２０が第１の記憶フラグを取得した後、前記第１の記憶フラグに対し遅延処理を行うように配置され、遅延の時間長は、デジタルプレディストーション回路とパワーアンプとの間のリンク遅延に関連する。

前記実施例を基に、幾つかの実施の形態において、前記データ収集装置は、第１のデータ収集クロックが第２のデータ収集クロックと同期する場合に、遅延処理後の前記第１の記憶フラグに従って第２のデータを収集するように配置された第２の収集モジュールをさらに含む。

幾つかの実施の形態において、現在のサンプリング類型がデジタルプリディストーションサンプリングとして配置されるとき、前記第１のデータはダウンリンクデータであり、前記第２のデータはフィードバックデータである。

幾つかの実施の形態において、現在のサンプリング類型が定在波比検出サンプリングとして配置される場合、ダウンリンクデータ及びフィードバックデータ収集を行うとき、前記第１のデータはダウンリンクデータであり、前記第２のデータはフィードバックデータであり、前記ダウンリンクデータ及び送信データ収集行うとき、前記第１のデータはダウンリンクデータであり、前記第２のデータは送信データである。

本発明の実施例は、データ収集デバイスをさらに提供し、その概略図は図７のようなものであってよい。当該データ収集デバイスは、システムバスを介して接続されたプロセッサ及びメモリを含む。前記プロセッサは計算及び制御機能を提供する。前記メモリには、コンピュータプログラムが記憶されている。当該コンピュータプログラムはプロセッサによって実行されると、本願実施例によるデータ収集の方法を実行する。

当業者であれば、図７に示された構造は、本願の技術案に関連する一部の構造のブロック図に過ぎず、本願の技術案が適用されるデバイスを限定するものではなく、本願の技術案が適用されるデバイスは、図に示されたものよりも多いか少ない部品を含んでもよく、又は幾つかの部品を組み合わせ、又は異なる部品の配置を有することができる。

本願の実施の形態は、メモリとプロセッサとを含むデータ収集デバイスをさらに提供し、前記メモリにはコンピュータプログラムが記憶され、前記プロセッサは前記コンピュータプログラムを実行すると以下のステップを実行する。

前記第１のデータの収集及び記憶の開始を示すフラグビットに使用される第１の記憶フラグを取得するステップ。

第１のデータ収集クロックが第２のデータ収集クロックと非同期である場合、前記第１のデータ収集クロック及び前記第２のデータ収集クロックに基づいて、前記第１の記憶フラグが前記第１のデータ収集クロックから前記第２のデータ収集クロックに渡った後に対応する記憶フラグビットである第２の記憶フラグを取得するステップ。

前記第２の記憶フラグに対する防振処理を行うことで第３の記憶フラグを取得し、前記第３の記憶フラグに基づいて第２のデータを取得するステップであって、毎回収集される前記第１のデータと前記第２のデータとの間の遅延は不変のままである。

幾つかの実施の形態において、前記プロセッサが前記コンピュータプログラムを実行するとき、第１のデータに対応する第１のサンプリングレート、及び第２のデータに対応する第２のサンプリングレートを取得するステップと、前記第１のサンプリングレート及び前記第２のサンプリングレートに応じて、第１のカウンタの第１のカウント周期及び前記第１のカウント周期におけるカウント値と、第２のカウンタの第２のカウント周期及び前記第２のカウント周期におけるカウント値とを配置するステップとをさらに実現し、前記第１のカウント周期と前記第２のカウント周期の対応する時間長は等しい。

幾つかの実施の形態において、前記プロセッサが前記コンピュータプログラムを実行すると、前記第２の記憶フラグが前記第２のカウンタの所定の振れ範囲内のカウント値に対応する場合、前記第２の記憶フラグを前記第２のカウント周期内の前記振れ範囲外にある任意のカウント値に対応する位置に調整して、第３の記憶フラグを得るステップをさらに実現する。

幾つかの実施の形態において、前記プロセッサが前記コンピュータプログラムを実行するとき、前記第２の記憶フラグが、前記第２のカウンタの所定の振れ範囲外の第１のカウント値に対応するとき、前記第２の記憶フラグに対応する第１のカウント値を、前記振れ範囲内の任意のカウント値である前記第２のカウント値に変更するステップと、前記第２のカウント値をカウント開始点として前記第２のカウンタを再カウントし、再カウント後の前記第２のカウント周期内に前記振れ範囲外に位置する任意のカウント値である第３のカウント値に対応する位置に前記第２の記憶フラグを調整して、第３の記憶フラグを得るステップとをさらに実現する。

幾つかの実施の形態において、前記プロセッサが前記コンピュータプログラムを実行するとき、前記第１の記憶フラグを遅延処理するステップをさらに実現し、遅延の時間長は、デジタルプレディストーション回路とパワーアンプとの間のリンク遅延に関連する。

幾つかの実施の形態において、前記プロセッサが前記コンピュータプログラムを実行すると、第１のデータ収集クロックが第２のデータ収集クロックに同期したときに、遅延して処理された第１の記憶フラグに従って第２のデータを収集するステップをさらに実現する。

幾つかの実施の形態において、現在のサンプリング類型が定在波比検出サンプリングとして配置されるとき、ダウンリンクデータ及びフィードバックデータ収集を行うとき、前記第１のデータはダウンリンクデータであり、前記第２のデータはフィードバックデータであり、ダウンリンクデータ及び送信データ収集を行うとき、前記第１のデータはダウンリンクデータであり、前記第２のデータは送信データである。

本願の実施例は、コンピュータプログラムを記憶しているコンピュータ可読記憶媒体をさらに提供し、前記コンピュータプログラムがプロセッサによって実行されたときに以下のステップを実現する。

第１のデータの収集と記憶を開始するフラグビットを示す第１の記憶フラグを取得するステップ。

前記第２の記憶フラグに対する防振処理を行って第３の記憶フラグを取得し、前記第３の記憶フラグに基づいて第２のデータを取得するステップであって、毎回収集される前記第１のデータと前記第２のデータとの間の遅延は不変のままである。

幾つかの実施の形態において、前記コンピュータプログラムはプロセッサによって実行されると、第１のデータに対応する第１のサンプリングレート、及び第２のデータに対応する第２のサンプリングレートを取得するステップと、前記第１のサンプリングレート及び前記第２のサンプリングレートに応じて、第１のカウンタの第１のカウント周期と前記第１のカウント周期におけるカウント値、及び第２のカウントの第２カウント周期と前記第２のカウント周期におけるカウント値を配置し、前記第１のカウント周期と前記第２のカウント周期とが対応する時間長は等しいステップをさらに実現する。

幾つかの実施の形態において、前記コンピュータプログラムはプロセッサによって実行されると、前記第２の記憶フラグが前記第２のカウンタの所定の振れ範囲内のカウント値に対応する場合、前記第２のカウント周期内の前記振れ範囲外の任意の１つのカウント値に対応する位置に前記第２の記憶フラグを調整して、第３の記憶フラグを得るステップをさらに実現する。

幾つかの実施の形態において、前記コンピュータプログラムはプロセッサによって実行されると、前記第２の記憶フラグが前記第２のカウンタの所定の振れ範囲外の第１のカウント値に対応するとき、前記第２の記憶フラグに対応する第１のカウント値を前記振れ範囲内の任意の１つのカウント値である第２のカウント値に補正するステップと、前記第２のカウント値をカウント開始点として前記第２のカウンタを再カウントし、再カウント後の第２のカウント周期内に前記振れ範囲外に位置する任意の１つのカウント値である第３のカウント値に対応する位置に前記第２の記憶フラグを調整して、第３の記憶フラグを得るステップとをさらに実現する。

幾つかの実施の形態において、前記コンピュータプログラムはプロセッサによって実行されると、前記第１の記憶フラグに対して遅延処理を行うステップをさらに実現し、遅延の時間長は、デジタルプレディストーション回路とパワーアンプとの間のリンク遅延に関連する。

幾つかの実施の形態において、前記コンピュータプログラムはプロセッサによって実行されると、第１のデータ収集クロックが第２のデータ収集クロックに同期したときに、遅延処理後の前記第１の記憶フラグに基づいて第２のデータを収集するステップを更に実現する。

幾つかの実施例において、現在のサンプリング類型が定在波比検出サンプリングに配置される場合、ダウンリンクデータ及びフィードバックデータ収集を行うとき、前記第１のデータはダウンリンクデータであり、前記第２のデータはフィードバックデータであり、ダウンリンクデータ及び送信データ収集を行うとき、前記第１のデータはダウンリンクデータであり、前記第２のデータは送信データである。

前記実施例によるデータ収集の装置、デバイス及び記憶媒体は、本願の実施例によるデータ収集の方法を実行することができ、該方法を実行するための対応する機能モジュールと有益な効果を備える。前記実施例に詳述されていない技術的な詳細は、本願の実施例によるデータ収集方法の説明を参照することができる。

以上の説明は本願の例示的な実施例に過ぎず、本願の請求の範囲を限定するものではない。

一般に、本願の実施例は、ハードウェア（例えば、専用回路）、ソフトウェア、又はそれらの組み合わせによって実現されてもよい。例えば、一部の態様は、ハードウェアで実現され、その他の態様は、コントローラ、マイクロプロセッサ、又は他のコンピューティングデバイスによって実行可能なファームウェア又はソフトウェアで実現されてもよく、本願はこれを限定しない。

本願の実施例は、例えば、プロセッサエンティティにおいて、ハードウェアによって、又はソフトウェアとハードウェアの組み合わせによって、不具合注入試験装置のデータプロセッサによってコンピュータプログラム命令を実行することによって実装され得る。コンピュータプログラム命令は、アセンブラ命令、命令セットアーキテクチャ（ＩＳＡ）命令、機械命令、機械依存命令、マイクロコード、ファームウェア命令、状態配置データ、又は、１つ以上のプログラミング言語の任意の組み合わせで記述されたソースコードもしくはオブジェクトコードであってよい。

本願の図面における任意の論理フローのブロック図は、プログラムステップを表してもよく、又は、互いに接続された論理回路、モジュール、及び機能を表してもよく、又は、プログラムステップと論理回路、モジュール、及び機能との組み合わせを表してもよい。コンピュータプログラムはメモリに記憶することができる。メモリは、ローカル技術環境に適した任意の類型を有してもよく、任意の適したデータ記憶技術、例えば、リードオンリ記憶（ＲＯＭ）、ランダムアクセス記憶（ＲＡＭ）、光学記憶デバイス及びシステム（デジタル多用途ディスクＤＶＤ又はＣＤディスク）を使用して実現されてもよい。コンピュータ可読媒体は、非一時的記憶媒体を含んでもよい。データプロセッサは、ローカル技術環境に適した任意の類型であってもよく、例えば、汎用コンピュータ、専用コンピュータ、マイクロプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、プログラマブル論理デバイス（ＦＧＰＡ）、及びマルチコアプロセッサアーキテクチャに基づくプロセッサなどであるがこれらに限定されない。

本願実施例によるデータ収集の方法、装置、デバイス及び記憶媒体を使用して第１の記憶フラグを取得し、第１のデータ収集クロックが第２のデータ収集クロックと非同期である場合、第１のデータ収集クロック及び第２のデータ収集クロックに基づいて、第１の記憶フラグが第１のデータ収集クロックから第２のデータ収集クロックに渡った後に対応する記憶フラグビットである第２の記憶フラグを取得し、第２の記憶フラグに対して防振処理を行うことで第３の記憶フラグを取得し、第３の記憶フラグに基づいて第２のデータを収集し、毎回収集される第１のデータと第２のデータとの間の遅延はそのまま変わらない。クロックドメインを渡った後に第２の記憶フラグを取得した後、第２の記憶フラグに対して防振処理を行うことができるため、データを収集する毎に、防振処理後に得られる第３の記憶フラグに基づいて収集される第２のデータと、第１の記憶フラグに基づいて収集される第１のデータとの間の遅延時間は不変のままである。つまり、デジタルプリディストーションサンプリングを行う過程において、本願の実施例による方法は、ダウンリンクデータとフィードバックデータとのクロックドメインが異なるシナリオに適用することができ、データ収集デバイスの応用範囲を広げることができる。また、デジタルシグナルプロセッサに送信されるダウンリンクデータとフィードバックデータとの間の遅延は不変のままであるため、デジタルシグナルプロセッサの計算が簡単になり、デジタルシグナルプロセッサの計算結果の精度が向上する。

例示的かつ非限定的な例として、上文は、本願の例示的な実施例の詳細な説明を提供した。図面と特許請求の範囲を組み合わせて考慮すると、前記実施例に対する様々な補正及び調整は当業者にとって自明でありながら、本願の範囲から逸脱しない。したがって、本願の適切な範囲は、特許請求の範囲に従って確定される。

Claims

第１のデータの収集と記憶を開始するフラグビットを示す第１の記憶フラグを取得するステップと、
第１のデータ収集クロックが第２のデータ収集クロックと非同期である場合、前記第１のデータ収集クロックと前記第２のデータ収集クロックに基づき、前記第１の記憶フラグが前記第１のデータ収集クロックから前記第２のデータ収集クロックに渡った後に対応する記憶フラグである第２の記憶フラグを取得するステップと、
前記第２の記憶フラグに対して防振処理を行って、前記第２の記憶フラグの位置を調整して、第３の記憶フラグを取得し、前記第３の記憶フラグに基づいて第２のデータを取得するステップと、を含み、
前記第３の記憶フラグは第２のデータの収集と記憶を開始するフラグビットを示し、毎回収集する前記第１のデータと前記第２のデータとの間の遅延はそのまま変わらないように前記第３の記憶フラグは前記第２の記憶フラグと異なり、
遅延された時間の長さは、デジタルプレディストーション回路とパワーアンプとの間のリンク遅延に関連し、前記デジタルプレディストーション回路は前記パワーアンプに直列に接続される、
データ収集方法。
前記第１の記憶フラグを取得する前に、第１のデータを収集するための第１のサンプリングレートと第２のデータを収集するための第２のサンプリングレートを取得するステップと、
前記第１のサンプリングレートと前記第２のサンプリングレートに基づき、第１のカウンタの第１のカウント周期と前記第１のカウント周期におけるカウント値、及び、第２のカウンタの第２のカウント周期と前記第２のカウント周期におけるカウント値を配置し、前記第１のカウント周期と前記第２のカウント周期に対応する時間長は等しいステップと
をさらに含む、
請求項１に記載の方法。
前記第２の記憶フラグに対して防振処理を行って、前記第２の記憶フラグの位置を調整することで第３の記憶フラグを取得するステップは、
前記第２の記憶フラグが、前記第２のカウンタの所定の振れ範囲内のカウント値に対応する場合、前記第２の記憶フラグを、前記第２のカウント周期内の前記振れ範囲外の任意のカウント値に対応する位置に調整して第３の記憶フラグを取得するステップを含むみ、
前記所定の振れ範囲は、前記第２のカウント周期の開始点から開始する所定の時間長に対応する、
請求項２に記載の方法。
前記第２の記憶フラグを防振処理して前記第２の記憶フラグの位置を調整することで第３の記憶フラグを取得するステップは、
前記第２の記憶フラグが前記第２のカウンタの所定の振れ範囲外の第１のカウント値に対応する場合、前記第２の記憶フラグに対応する第１のカウント値を前記振れ範囲内の任意の１つのカウント値である第２のカウント値に修正するステップと、
前記第２のカウント値をカウント開始点として前記第２のカウンタのカウントを再開し、前記第２の記憶フラグを、再カウント後の第２のカウント周期内で前記振れ範囲外に位置する任意の１つのカウント値である第３のカウント値に対応する位置に調整して第３の記憶フラグを取得するステップと、を含み、
前記所定の振れ範囲は、前記第２のカウント周期の開始点から開始する所定の時間長に対応する、
請求項２に記載の方法。
第１の記憶フラグを取得するステップの後、前記第１の記憶フラグに対し遅延処理を行うステップをさらに含む、
請求項１に記載の方法。
第１のデータ収集クロックと第２のデータ収集クロックとが同期したときに、遅延処理後の前記第１の記憶フラグに基づいて第２のデータを収集するステップをさらに含む、
請求項５に記載の方法。
サンプリング類型がデジタルプリディストーションサンプリング類型として配置される場合、前記第１のデータはダウンリンクデータであり、前記第２のデータはフィードバックデータである、
請求項１～６のいずれか１項に記載の方法。
サンプリング類型が定在波比検出サンプリング類型として配置される場合、ダウンリンクデータ及びフィードバックデータを収集するとき、前記第１のデータはダウンリンクデータであり、前記第２のデータはフィードバックデータであり、ダウンリンクデータ及び送信データ収集を収集するとき、前記第１のデータはダウンリンクデータであり、前記第２のデータは送信データである、
請求項１～６のいずれか１項に記載の方法。
第１のデータの収集と記憶を開始するフラグビットを示す第１の記憶フラグを取得するように配置された第１の取得モジュールと、
第１のデータ収集クロックが第２のデータ収集クロックと非同期である場合、前記第１のデータ収集クロックと前記第２のデータ収集クロックに基づき、前記第１の記憶フラグが前記第１のデータ収集クロックから前記第２のデータ収集クロックに渡った後に対応する記憶フラグビットである第２の記憶フラグを取得するように配置された第２の取得モジュールと、
前記第２の記憶フラグに対して防振処理を行い、前記第２の記憶フラグの位置を調整することで、第３の記憶フラグを取得するように配置された防振処理モジュールと、
前記第３の記憶フラグに基づいて第２のデータを収集するように配置された、第１の収集モジュールと、を含み、
前記第３の記憶フラグは第２のデータの収集と記憶を開始するフラグビットを示し、毎回収集した前記第１のデータと前記第２のデータとの間の遅延はそのまま変わらないように前記第３の記憶フラグは前記第２の記憶フラグと異なり、
遅延された時間の長さは、デジタルプレディストーション回路とパワーアンプとの間のリンク遅延に関連し、前記デジタルプレディストーション回路は前記パワーアンプに直列に接続される、
データ収集装置。
メモリとプロセッサを含み、
前記メモリはコンピュータプログラムを記憶し、前記プロセッサは前記コンピュータプログラムを実行するときに請求項１から８のいずれか１項に記載の方法を実行する、
データ収集デバイス。
プロセッサによって実行されたときに、請求項１から８のいずれか１項に記載の方法を実現するコンピュータプログラムを記憶している、
記憶媒体。