JP7438323B2 - Ｌｅｄアレイ - Google Patents

Ｌｅｄアレイ Download PDF

Info

Publication number
JP7438323B2
JP7438323B2 JP2022503482A JP2022503482A JP7438323B2 JP 7438323 B2 JP7438323 B2 JP 7438323B2 JP 2022503482 A JP2022503482 A JP 2022503482A JP 2022503482 A JP2022503482 A JP 2022503482A JP 7438323 B2 JP7438323 B2 JP 7438323B2
Authority
JP
Japan
Prior art keywords
layer
layers
led
dbr
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022503482A
Other languages
English (en)
Other versions
JP2022541558A (ja
Inventor
ワーン，タオ
Original Assignee
スナップ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スナップ・インコーポレーテッド filed Critical スナップ・インコーポレーテッド
Publication of JP2022541558A publication Critical patent/JP2022541558A/ja
Priority to JP2024019309A priority Critical patent/JP2024056843A/ja
Application granted granted Critical
Publication of JP7438323B2 publication Critical patent/JP7438323B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Description

本発明は、発光ダイオード（ＬＥＤ）アレイと、ＬＥＤアレイを製造する方法とに関係する。特に、ただし排他的にではなく、本発明は、マイクロメートルスケールでのＬＥＤのアレイに関係する。
マイクロメートルスケールでのＩＩＩ族窒化物発光ダイオード（ＬＥＤ）、すなわち、マイクロサイズのＬＥＤ（μＬＥＤ）、新世代ディスプレイおよび可視光通信（ＶＬＣ）用途に対する主たる構成要素を開発することに関する著しく増大しつつある要望が存する。ＩＩＩ窒化物μＬＥＤは、有機発光ダイオード（ＯＬＥＤ）および液晶ディスプレイ（ＬＣＤ）と比較して、ディスプレイ用途に対するいくつかの特有の特徴を呈する。ＬＣＤとは違い、μＬＥＤが主要な構成要素であるＩＩＩ窒化物マイクロディスプレイは、自発光である。μＬＥＤを使用するモノクロディスプレイは、高解像度、高効率、および高コントラスト比を呈する。ＯＬＥＤは、典型的には、妥当な寿命を維持するために、半導体ＬＥＤより数桁低い電流密度において動作させられる。結果として、ＯＬＥＤのルミナンスは、非常に低く、フルカラーディスプレイの場合に典型的には３０００ｃｄ／ｍ２であり、一方で、ＩＩＩ窒化物μＬＥＤは、１０５ｃｄ／ｍ２より上の高いルミナンスを呈する。当然ながら、ＩＩＩ窒化物μＬＥＤは、本質的に、ＯＬＥＤとの比較において、長い動作寿命、および化学的堅牢性を呈する。それゆえに、ＩＩＩ窒化物μＬＥＤは、潜在的可能性として、スマートフォンなどの、近い将来の広い範囲の用途における高解像度および高輝度ディスプレイに対して、ＬＣＤおよびＯＬＥＤに取って代わることができることが期待される。ディスプレイ用途に加えて、μＬＥＤは、広域ＬＥＤと比較して、低減された寸法の結果として、有意に低減された接合容量を呈し、かくして、潜在的可能性として、ＶＬＣ用途におけるＧＨｚ変調帯域幅による高速伝送につながる。現在、ＩＩＩ窒化物μＬＥＤは、３００μｍ×３００μｍ、または、より一層大きい寸法の典型的なデバイス面積を伴う従来の広域ＬＥＤの製作と同様である、標準的なＩＩＩ窒化物ＬＥＤウエハ上での、標準的なフォトリソグラフィ法、および、後続のドライエッチングプロセスを組み合わせることの手段により専ら製作される。広域ＬＥＤとμＬＥＤとの間のデバイス製作における唯一の主要な違いは、デバイス寸法に起因する。典型的には、μＬＥＤの直径は、５０μｍから数マイクロメートルに至る範囲に及ぶ。現在の技術が、例えば、Ｚ．Ｙ．Ｆａｎ、Ｊ．Ｙ．Ｌｉｎ、およびＨ．Ｘ．Ｊｉａｎｇ、Ｊ．Ｐｈｙｓ．Ｄ：Ａｐｐｌ．Ｐｈｙｓ．４１、０９４００１（２００８）；Ｈ．Ｘ．ＪｉａｎｇおよびＪ．Ｙ．Ｌｉｎ、Ｏｐｔｉｃａｌ Ｅｘｐｒｅｓｓ ２１、Ａ４７６（２０１３）；ならびに、Ｊ．Ｄａｙ、Ｊ．Ｌｉ、Ｄ．Ｙ．Ｃ．Ｌｉｅ、Ｃ．Ｂｒａｄｆｏｒｄ、Ｊ．Ｙ．Ｌｉｎ、およびＨ．Ｘ．Ｊｉａｎｇ、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．９９、０３１１１６（２０１１）において説明される。
現在、いわゆるクロストークに起因する、ＶＬＣ用途に対して現在のμＬＥＤを使用することにおける大きな難題が存在する。単一のμＬＥＤが点灯するとき、近接するμＬＥＤおよび領域は、同時に点灯するように見え、クロストークを発生させる。実例として、送信器としてマイクロ画素化μＬＥＤアレイを使用する多チャネルＶＬＣシステムの場合、信号が単一のμＬＥＤから光学チャネルに沿って送出されるとき、近接するチャネルは、光学クロストークに起因して、同じ信号を搬送していることがある。クロストークの発生の機構は複雑であり、今なおそれほど明らかではない。一般的に言えば、２つの主要な機構が、Ｈ－Ｙ Ｌｉｎ、Ｃ－Ｗ Ｓｈｅｒ、Ｄ－Ｈ Ｈｓｉｅｈ、Ｘ－Ｙ Ｃｈｅｎ、Ｈ－Ｍ Ｐｈｉｌｉｐ Ｃｈｅｎ、Ｔ－Ｍ Ｃｈｅｎ、Ｋ－Ｍ Ｌａｕ、Ｃ－Ｈ Ｃｈｅｎ、Ｃ－Ｃ Ｌｉｎ、およびＨ－Ｃ Ｋｕｏ、Ｐｈｏｔｏｎｉｃｓ Ｒｅｓｅａｒｃｈ ５、４１１（２０１７）；ならびに、Ｋ．Ｈ．Ｌｉ、Ｙ．Ｆ．Ｃｈｅｕｎｇ、Ｗ．Ｓ．Ｃｈｅｕｎｇ、およびＨ．Ｗ．Ｃｈｏｉ、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．１０７、１７１１０３（２０１５）において説明されるように、このクロストーク問題点の原因であると受け入れられている。第１に、μＬＥＤの発光機構は、自発発光プロセスに起因し、そのことは、μＬＥＤから発出する光がすべての方向にわたって分散されることを意味する。μＬＥＤ（すなわち、画素）のピッチは、典型的には、数マイクロメートルから数十マイクロメートルの範囲に及ぶスケールである。結果として、１つのμＬＥＤの側壁から発出する光は、近接するμＬＥＤからの光との相互作用を有し、そのことが、干渉、および次いでクロストークにつながることが予測される。第２に、アレイ構成内のすべてのμＬＥＤの側壁が不透明なコーティングによって十分に覆われるとしても、そのことは、μＬＥＤの側壁から発出する光が完全に抑えられるはずであることを意味するが、クロストークの問題点は依然として存在する。このことは、１つのμＬＥＤから発出する光が近接するμＬＥＤに達することができる別のチャネルが存することを意味する。
ＩＩＩ窒化物ＬＥＤは、典型的には、サファイア上で成長させられる。ＧａＮの屈折率は、１より大きい（空気の屈折率は１である）が、サファイアの屈折率より小さく、当然のこととして、そのことが、空気とサファイアとの間に挟まれるＧａＮ層内の導波路を形成する。全内部反射（ＴＩＲ）効果に起因して、発光の小さい何分の１か（約６％）のみが、ＧａＮ表面から空気内へと上面の方に抽出され得、一方で、残りの発光の大半の部分（約６６％）は、ＴＩＲによりＧａＮ層内でトラップされる。このことは、スネルの法則により決定される。μＬＥＤアレイに対しては、発光の小さい何分の１かのみが、上面表面から抽出された様態になり、スネルの法則により決定される制限された立体角を伴う発光円錐内へと発散し、一方で、活性領域よりも下では、活性領域から下向きに発出する発光の大半の一部分が、ＴＩＲに起因して、活性領域の下のＧａＮ層の中で閉じ込められることになる。すべてのμＬＥＤからのこれらの閉じ込められる発光は、かくして、導波路の役目をするＧａＮの中で（潜在的可能性としては、サファイアの中でも）チャネルをつくることになる。それゆえに、すべてのμＬＥＤからの発光は、ＧａＮ導波路によって相互作用または干渉を形成することになる。これは、μＬＥＤからの発光の大半の部分に対応し、かくして、クロストーク問題点では支配的である。
本発明は、発光ダイオード（ＬＥＤ）アレイを製造する方法であって、半導体材料の複数の層を形成するステップと、複数の層を覆う誘電マスク層を形成するステップであって、誘電マスク層は、半導体材料の層のうちの１つの区域を各々が露出させる、その誘電マスク層を貫通する孔のアレイを有する、形成するステップと、孔の各々の中で、ある波長の範囲にわたって光を発光するように配置構成されるＬＥＤ構造を成長させるステップと、を含み、複数の層のうちの少なくとも一部は、前記波長の範囲の少なくとも一部の光を反射させるように配置構成される分布ブラッグ反射器（ＤＢＲ）を形成する、方法を提供する。
前記複数の層のうちの少なくとも１つは、ＬＥＤ構造のうちの少なくとも一部をともに接続する電気的コンタクトを形成し得る。電気的コンタクトは、ＤＢＲと誘電層との間に形成され得る。コンタクト層は、半導体層の上側層であり得る。電気的コンタクトは、ｎドープされたＩＩＩ族窒化物材料、例えばｎ－ＧａＮなどの、ドープされた半導体材料から形成され得る。
ＤＢＲを形成するステップは、少なくとも５つの対の層、または好ましくは、少なくとも１０個の対の層を形成するステップであって、各々の対は、第１の材料の第１の層と、第２の材料の第２の層とを含み、各々の対における２つの層は、異なる屈折率を呈する、形成するステップを含み得る。例えば、第１および第２の材料は、両方が、ただし、屈折率における差異につながる、異なるアルミニウム含有量などの、異なる組成の、ＩＩＩ族窒化物材料を含み得る。
各々の対の層のうちの一方は、多孔性に変わるように、本来の様態に向けて、電気化学的にエッチングされ、かくして、ＧａＮの屈折率よりはるかに低い屈折率を呈し得る、ｎ－ＧａＮなどの、ドープされた半導体材料から形成され得る。各々の対の層のうちの他方は、電気化学エッチングプロセスの間は影響を及ぼされないままである、アンドープ半導体材料から形成され得る。
ＬＥＤ構造は、半導体層の上側層の露出された区域上で成長させられ得る。成長は全体的に上向き方向となり、なぜならば、孔の誘電側壁からの成長は起こらないからである。孔の中でのＬＥＤ構造の上向き成長は、それゆえに、層状ＬＥＤ構造を結果的に生じさせ得るものであり、層の各々は、全体的に平坦または平面的であり、実質的に一定の厚さである。
半導体層は、例えばＧａＮなどのＩＩＩ族窒化物の、または、サファイア、ケイ素（Ｓｉ）炭化ケイ素（ＳｉＣ）の、または、ガラスの基板上に形成され得る。
孔の各々の中でＬＥＤ構造を成長させるステップは、ｎ型層を成長させるステップを含み得る。孔の各々の中でＬＥＤ構造を成長させるステップは、孔の各々の中で予備層（ｐｒｅｌａｙｅｒ）を成長させるステップを含み得る。孔の各々の中でＬＥＤ構造を成長させるステップは、孔の各々の中で少なくとも１つの活性層を成長させるステップを含み得る。孔の各々の中でＬＥＤ構造を成長させるステップは、孔の各々の中でｐ型層を成長させるステップを含み得る。少なくとも１つの活性層は、少なくとも１つの量子井戸層を含み得、多重量子井戸層を含み得る。これらは、例えば、ＩｎＧａＮ、または、別の適したＩＩＩ族窒化物材料から形成され得る。予備層は、例えば、低いインジウム含有量、および、＜１００ｎｍの典型的な厚さを伴うＩｎＧａＮ層、または、低いインジウム含有量を伴うＩｎＧａＮ／ＧａＮ超格子（超格子の総合的な厚さは、典型的には３００ｎｍより下である）のいずれかであり得る。ｎ型層およびｐ型層は、さらには、ＧａＮ、ＩｎＧａＮ、またはＡｌＧａＮなどのＩＩＩ族窒化物材料からなり得る。
各々のＬＥＤ構造は、孔のうちのそれぞれの１つの中で成長させられるので、各々のＬＥＤ構造は、中でそのＬＥＤ構造が成長させられる孔の断面積に等しい、同じ断面積をすべてが有する、複数の層から形成される。
少なくとも１つの活性層は、誘電層の上面より下である上側表面を有し得る。１つの量子井戸層のみが存する場合、上側表面は、その量子井戸層の上側表面である。複数の量子井戸層が存する場合、上側表面は、最も上側の量子井戸層の上側表面である。上向き方向は、半導体層の、および／または、ＬＥＤ構造の成長の方向と定義され得る。
誘電マスク層を形成するステップは、誘電材料の層を成長させるステップと、誘電材料の層内へと孔のアレイをエッチングするステップとを含み得る。代替的には、誘電層は、誘電層の成長の間に、例えば、マスクを使用して、後で孔を形成する区域の周囲で成長させられ得る。
方法は、孔の各々の中でＬＥＤ構造を成長させるステップの前に、半導体層の露出された区域の各々をエッチングするステップをさらに含み得る。
コンタクト層は、ドープされ得る。例えば、そのコンタクト層は、ｎ型またはｐ型ＩＩＩ族窒化物材料の単一層を含み得る。代替的には、コンタクト層は、第１のサブレイヤ（ｓｕｂ－ｌａｙｅｒ）と、第２のサブレイヤとを含み得、それらの第１のサブレイヤと第２のサブレイヤとの間のヘテロ界面が、ヘテロ界面において２次元電荷キャリアガスを形成するように配置構成される。サブレイヤは、バッファ層およびバリア層を形成し得る。２次元電荷キャリアガスは、例えば、２次元電子ガス（２ＤＥＧ）であり得る。２次元正孔ガス（２ＤＨＧ）が、さらには使用され得るが、典型的には、これらは、より低い電荷キャリア密度および／または移動度を有する。例えば、ＧａＮの層、および、ＡｌＧａＮもしくはＩｎＧａＮの層、または、より一般的には、異なるＡｌ含有量を伴うＡｌＧａＮの２つの層、もしくは、異なるＩｎ含有量を伴うＩｎＧａＮの２つの層を含むヘテロ構造が、２つの層の間の界面において２ＤＥＧを形成することができ、２ＤＥＧ内の電子密度は、ＡｌＧａＮ層のＡｌ含有量、または、ＩｎＧａＮ層のＩｎ含有量を含むいくつかの要因によって変動するということがよく知られている。他のＩＩＩ族窒化物ヘテロ界面が、同じ効果を伴って使用され得る。
本発明は、複数の半導体層と、半導体層を超えて広がり、ＬＥＤ構造のアレイを有する、誘電層とを含むＬＥＤアレイであって、ＬＥＤ構造は、その誘電層を貫通して延び、ある波長の範囲にわたって光を発光するように配置構成され、複数の層のうちの少なくとも一部は、前記波長の範囲の少なくとも一部の光を反射させるように配置構成される分布ブラッグ反射器（ＤＢＲ）を形成する、ＬＥＤアレイをさらに提供する。
電気的コンタクト層が、ＤＢＲと誘電層との間にあり得る。このことは、ＬＥＤに給電する電流がＤＢＲ構造を通って流れず、そのＤＢＲ構造は、それゆえに、電気的に伝導性であることを必要としないという利点を有する。
ＬＥＤアレイは、コンタクト層上に形成される電極をさらに含み得る。
方法またはＬＥＤアレイは、任意の作動可能な組み合わせで、付随する図面を参照して今から説明される本発明の好ましい実施形態の任意の１つまたは複数の特徴をさらに含み得る。
図１ａは、本発明の第１の実施形態によるプロセスにおいて形成された、成長させられた状態の（ａｓ－ｇｒｏｗｎ）テンプレートを示す図である。 図１ｂは、図１ａのテンプレートであって、マスキングパターンがそのテンプレートのマスク層内に形成された、図１ａのテンプレートを示す図である。 図１ｃは、ＬＥＤアレイを形成するためにマイクロＬＥＤがマスク層内の孔内で成長させられた、図１ａのテンプレートを示す図である。 図１ｄは、図１ｃのＬＥＤアレイであって、電気的コンタクトがそのＬＥＤアレイ上に形成された、図１ｃのＬＥＤアレイを示す図である。 図１ｄのＬＥＤアレイのテンプレートのＬＥＤ構造を通る断面の図である。 図１ｄのＬＥＤアレイのＤＢＲ形成部分を通る概略断面の図である。 図３のＤＢＲの反射率曲線の図である。
図１ａを参照すると、ＩＩＩ族窒化物、または、他の適した半導体、例えば、標準的なアンドープＧａＮ（ｕ－ＧａＮ）層の、下側半導体層１００が、初期に基板１０２上で成長させられる。基板１０２は、ＧａＮ基板であり得、または、サファイア、ケイ素（Ｓｉ）、炭化ケイ素（ＳｉＣ）、もしくはガラスまでもなどの、任意の異種基板であり得る。下側半導体層１００は、有機金属気相エピタキシャル（ＭＯＶＰＥ）もしくは分子ビームエピタキシャル（ＭＢＥ）のいずれか、または、任意の他の適した成長法を使用する、任意の標準的なＧａＮ成長方法の手段により成長させられ得る。複数のさらなる層１０１が、下側層１００の上方で成長させられる。これらの層は、下記でより詳細に説明されることになるような、２つの異なる材料の交互の層が存する、分布ブラッグ反射器（ＤＢＲ）を形成するように配置構成される。上側半導体層１０３が、ＤＢＲ層１０１の上方で成長させられる。この層１０３は、ＬＥＤデバイスに対する電気的コンタクト層を形成するように配置構成され、例えばｎ型ＧａＮ（ｎ－ＧａＮ）からなり得る。コンタクト層は、５０ｎｍから１０μｍの厚さを有し得る。二酸化ケイ素（ＳｉＯ２）もしくは窒化ケイ素（ＳｉＮ）、または、任意の他の適した誘電材料などの誘電層１０４が、ＰＥＣＤＶ、または、任意の他の適した堆積法により、上側半導体層１０３上に堆積させられる。誘電層の厚さは、２０ｎｍから５００μｍの範囲内であり得る。
図１ｂを参照すると、孔１０６のアレイが、次いで、誘電層１０４内に形成される。孔１０６は、典型的には、マイクロメートルスケールであり、それゆえに、マイクロ孔と呼称される。このことは、手段、フォトリソグラフィ法、および次いで、エッチングプロセス（ドライエッチングまたはウェットエッチングであり得る）により行われ得る。マイクロ孔１０６を形成することにおいて、誘電層１０４は、上側半導体層１０３の上側表面に至るまで、その誘電層１０４の厚さ全体を貫通してエッチングされる。孔１０６が丸みのあるものである場合、それらの孔は、１μｍから５００μｍの直径を有し得、ピッチ距離、すなわち、近接するマイクロ孔の中心の間の距離は、例えば、５μｍから５００μｍであり得る。マイクロ孔区域の中のみの、上側半導体層１０３のさらなるエッチングが、残った誘電層１０４をマスクとして使用して実行され得る。ｎ－ＧａＮエッチング深さは、ｎ－ＧａＮ層厚さに依存して、ゼロ（ＧａＮエッチングがないことを意味する）から１０μｍであり得る。典型的には、最適なエッチング方法または条件は、上側半導体層１０３に対しては、誘電層１０４に対してとは異なることになる。例えば、ＳＦ６エッチング液は、誘電層１０４をエッチングするために使用され得るが、ｎ－ＧａＮ層１００はエッチングしないことになる。それゆえに、誘電層１０４を貫通する進路のすべてをエッチングし、上側半導体層１０３の上面表面において停止することが、達成するのに簡単である。このことは、さらには、孔１０６内で成長させられるＬＥＤ構造の品質に対する利点を有する。
孔１０６は、示される実施形態において、丸みのある断面であるが、他の断面、例えば卵形または正方形が使用され得る。
次に、図１ｃを参照すると、標準的なＩＩＩ窒化物ＬＥＤ構造が、上側半導体層１０３の露出された区域上で成長させられる。しかしながら、上側半導体層１０３の離散的な区域のみが、誘電層またはマスク内のマイクロ孔１０６により露出されるので、ＬＥＤ構造は、マイクロ孔１０６の間の誘電層１０４の残っている部分により分離される、離散的なＬＥＤ１０８のアレイとして形成される。ＬＥＤ構造１０８は、ＭＯＶＰＥもしくはＭＢＥ法のいずれか、または、任意の他の適した成長法により成長させられる。成長は、上側層１０３のＧａＮ（または他の半導体）の露出された区域から上向きに起こり、孔１０６の側壁からは起こらない。それゆえに、層状ＬＥＤ構造が、孔１０６の各々の内側で築き上げられ得、層の各々は、実質的に平坦または平面的である。ＬＥＤ構造は、ｎ－ＧａＮ層１１０と、ＩｎＧａＮ予備層と、活性領域１１２と、ブロッキング層としての薄いｐ型ＡｌＧａＮ層（示されない）と、次いで、最終的なｐドープされたＧａＮ層１１４とを含み得る。活性領域１１２は、ＩｎＧａＮベースの多重量子井戸（ＭＱＷ）を含み得る。予備層は、例えば、低いインジウム含有量、および、＜１００ｎｍの典型的な厚さを伴うＩｎＧａＮ層、または、低いインジウム含有量を伴うＩｎＧａＮ／ＧａＮ超格子（超格子の総合的な厚さは、典型的には３００ｎｍより下である）のいずれかであり得る。ＬＥＤ構造の例が、図２を参照して下記でより詳細に説明される。上記で述べられたように、誘電マスク１０４に起因して、ＬＥＤ構造は、μＬＥＤアレイを形成して、図１ｃにおいて示されるように、マイクロ孔１０６の中でのみ成長させられ得る。
ＩｎＧａＮ ＭＱＷ１１２の最も上側の層は、誘電層１０４の上側表面より上で広がるべきでないことが重要であり、広がると、テンプレートが最終的なμＬＥＤアレイとして製作された後に短絡効果を生じさせることがある。また、マイクロ孔区域の各々の中の過成長させられた状態の（ｏｖｅｒｇｒｏｗｎ）ｎ－ＧａＮ１１０は、すべての個々のμＬＥＤが、誘電マスク１０４の下方のエッチングされない部分の上側半導体層１０３によって互いに電気的に接続されるように、誘電マスク１０４の下方のテンプレートのエッチングされない部分の中の上側半導体層１０３に直接的に接触することも、重要である。
図１ｄを参照すると、ＬＥＤアレイ構造が完成させられると、アレイに対する電気的コンタクトの形成を含む、さらなるデバイス製作が遂行される。例えば、上側コンタクト層１１６が、誘電マスク層１０４の上方に、および、個々のマイクロＬＥＤデバイス１０８の上側ｐ－ＧａＮ層の上方に形成され得る。上側コンタクト層１１６は、それゆえに、ＬＥＤデバイス１０８のすべてに対するｐコンタクトを形成する。このｐコンタクトは、ＬＥＤデバイス１０８のすべてに対する共通ｐコンタクトであり得、または、各々が、ＬＥＤデバイスのうちの１つもしくは複数のそれぞれの群と接触し、その各々上に形成される別個のコンタクトを有する、複数の別個の区域として形成され得る。このことは、ＬＥＤデバイス１０８が群をなしてスイッチングされることを、それゆえに、アドレス指定可能なアレイを形成することを可能とする。上側コンタクト層１１６は、ＩＴＯまたはＮｉ／Ａｕ合金から形成され得る。アノード１１８が、次いで、ｐコンタクト層１１６上に形成され得る。例えば、誘電層１０４の一部分が、エッチングで除かれ得、次いで、エッチングされた誘電層セクション上のＬＥＤ構造の一部分が、さらには、上側半導体層１０３に至るまでエッチングされ得、そのことが、ｎ－ＧａＮ上側半導体層１０３の区域１２２を露出させ、カソード１２０が、ｎ－ＧａＮのその露出された区域１２２上に形成され得る。
図１ｄにおいて示されるような仕上げられた構造において、光は、すべての方向でＬＥＤ１０８の各々から発光されるが、ＤＢＲが、下向きに発光される光を反射させ、以て、上向きに発光される光の割合を大幅に増大することになる。一般的には、ＤＢＲ構造は、典型的には９０％より上の、非常に高い反射率を示す。それゆえに、そのＤＢＲ構造は、抽出効率を有意に高めることになり、そのことは、個々のマイクロＬＥＤからの発光の大半の部分が、表面から抽出されることになり、一方で、マイクロＬＥＤの側壁から発出する発光の一部分、および、活性領域の下の導波路としてのＧａＮ内で閉じ込められる発光の一部分の両方が低減されることになり、または、理想的な事例においては、なくされることにさえなることを意味する。適正な設計（マイクロＬＥＤの層厚さ、および、マイクロＬＥＤのピッチを適正に設計することによるなど）によって、１００％に近付く抽出効率が、フォトニック結晶効果（Ｐｈｏｔｏｎｉｃ Ｃｒｙｓｔａｌｓ：Ｍｏｌｄｉｎｇ ｔｈｅ Ｆｌｏｗ ｏｆ Ｌｉｇｈｔ（フォトニック結晶：光の流れを型にはめ込む）、Ｊ．Ｄ．Ｊｏａｎｎｏｐｏｕｌｏｓ、Ｒ．Ｄ．Ｍｅａｄｅ、Ｊ．Ｎ．Ｗｉｎｎ、Ｓ．Ｇ．Ｊｏｈｎｓｏｎ著、Ｐｒｉｎｃｅｔｏｎ Ｕｎｉｖｅｒｓｉｔｙ Ｐｒｅｓｓ、１９９５を参照されたい）およびマイクロキャビティ効果に起因して得られ得る。クロストークは、それゆえに、有意に低減され、または、実質的になくされ得る。
上記で説明された実施形態に対する様々な変形が可能であるということが認識されよう。例えば、１つの変形例においては、構造が反対にされ、ｐ－ＧａＮ層が基板上で成長させられ、誘電層により覆われ、次いで、ＬＥＤデバイス１０８のｐ－ＧａＮ層が最初に形成され、多重量子井戸層、および次いで、ｎ－ＧａＮ層が後に続く。ｎコンタクト層が、次いで、ｐコンタクト層に代わって誘電層の上面の上方に形成され、アノードおよびカソードの位置が逆にされる。
図１ａから図１ｄの構成において、マイクロ孔１０６の中の過成長させられた状態のｎ－ＧａＮ１１０は、すべての個々のμＬＥＤ１０８がｎ－ＧａＮ層１０３によって互いに電気的に接続されるように、誘電マスク１０４の下方のｎ－ＧａＮ上側半導体層１０３のエッチングされない部分のｎ－ＧａＮと一致しなければならない。誘電マスク１０４の下方のエッチングされないｎ－ＧａＮ部分のｎ－ＧａＮを、電気的に接続されるチャネルとして使用する代わりに、さらなる実施形態において、ヘテロ接合において２次元電子ガス（２ＤＥＧ）を伴うＩＩＩ族窒化物ヘテロ構造が、ｎ－ＧａＮ層の代わりに、半導体層として使用される。この実施形態において、標準的なＡｌＧａＮ／ＧａＮ ＨＥＭＴ構造が使用される。高電子移動度トランジスタ（ＨＥＭＴ）構造のＡｌＧａＮバリアとＧａＮバッファとの間の界面において形成される、高いシートキャリード密度（ｓｈｅｅｔ ｃａｒｒｉｅｄ ｄｅｎｓｉｔｙ）、および、高い電子移動度を伴う電子ガス（２ＤＥＧ）が、電気的に接続されるチャネルとして使用される。
そのようなデバイスを製造するために、標準的なＡｌＧａＮ／ＧａＮ ＨＥＭＴ構造が、ＤＢＲ層の上方で成長させられる。例えば、バッファ層を形成するＧａＮ層が、ＤＢＲ層の上方で成長させられ得、次いで、バリア層を形成するＡｌＧａＮ層が、ＧａＮ層上で成長させられる。この構造は、本明細書において「成長させられた状態のＨＥＭＴテンプレート」と呼称される。引き続いて、例えば２ｎｍから５００μｍの範囲内の厚さを伴う、ＳｉＯ２もしくはＳｉＮ、または、任意の他の誘電材料などの誘電層が、ＰＥＣＶＤ、または、任意の他の適した堆積法を使用することにより、成長させられた状態のＨＥＭＴテンプレート上に堆積させられる。結果的に生じる構造は、図１ａにおいて示される構造と同じであることになるが、上側半導体層１０３に代わってＨＥＭＴ構造を伴う。そのことの後に、フォトリソグラフィ法、および次いで、エッチングプロセス（ドライエッチングまたはウェットエッチングであり得る）の手段により、誘電層は、誘電層内にマイクロ孔アレイを形成するために、ＨＥＭＴ構造の表面に至るまでエッチングされ、その場合、マイクロ孔直径は、１μｍから５００μｍであり得、近接する孔中心の間のピッチ距離は、５μｍから５００μｍの範囲内であり得る。マイクロ孔区域の中で、成長させられた状態のＨＥＭＴをさらにエッチングすることが、誘電層の残った領域をマスクとして使用して実行され得る。成長させられた状態のＨＥＭＴエッチング深さは、成長させられた状態のＨＥＭＴテンプレートのＡｌＧａＮバリア位置に依存して、ゼロ（エッチングが全くないことを意味する）から１０μｍであり得る。しかしながら、一般的には、エッチングは、ＬＥＤ構造の各々と２ＤＥＧとの間の良好な電気的接触を与えるように、少なくとも、成長させられた状態のＨＥＭＴ構造の２つの層の間のヘテロ界面と同じほど遠方に、下向きに延びることになる。
次に、標準的なＩＩＩ窒化物ＬＥＤ構造が、例えば図１ｃを参照して上記で説明されたように、ＭＯＶＰＥもしくはＭＢＥ法のいずれか、または、任意の他のエピタキシャル法により、マイクロ孔によって特徴付けられる、誘電マスクをパターニングされたＨＥＭＴテンプレート上で成長させられ、コンタクトが、例えば図１ｄを参照して上記で説明されたように与えられる。図１ａから図１ｄの実施形態と同様に、重要な点は、ＩｎＧａＮ ＭＱＷ２１２の上側表面は、最終的なμＬＥＤアレイとして製作された後に、短絡効果を回避するように、誘電層２０４の上側表面より下であるべきであるということである。
図２を参照すると、図１ａから図１ｄのＬＥＤアレイ内のＬＥＤ構造は、任意の適した構造を有し得るが、１つの例において、それらのＬＥＤ構造は、ｎ－ＧａＮ層２１０と、ｎ－ＧａＮ層２１０の上方に形成されるＩｎＧａＮ予備層２１６と、予備層２１６の上方に形成されるいくつかのＩｎＧａＮ量子井戸層２１２と、例えばｐ－ＡｌＧａＮの、ｐドープされたブロッキング層２１８と、次いで、ｐ－ＧａＮ層２１４とを含み得る。この構造は、いくつかの手立てで変動させられ得るということが認識されよう。上記で指摘されたように、量子井戸層２１２のうちの最も上側のものの上面は、誘電層の上面より下であることが好ましい。ブロッキング層２１８の上面は、さらに誘電層の上面より下であることが、さらには好ましい。
図３を参照すると、上記で説明されたように、ＤＢＲ層１０１は、ＬＥＤからの光が層１０１の間の界面において反射させられるように、異なる屈折率を有する２つの異なる材料の交互の層１０１ａ、１０１ｂを含む。ＤＢＲの原理はよく知られており、そのため、詳細には説明されないが、層１０１ａ、１０１ｂは、近似的に等しい厚さであり、この厚さは、反射させられる光の強め合う干渉および透過させられる光の弱め合う干渉を生み出すように反射される（ＤＢＲ層の材料内での）光の波長のおよそ４分の１である。
ＤＢＲ構造１０１は、ＭＯＶＰＥもしくはＭＢＥ、または、任意の他の成長法により成長させられる、交互のＡｌ（Ｇａ）ＮおよびＧａＮ層のいくつかの対を意味する、Ａｌ（Ｇａ）Ｎ／ＧａＮシステムに基づき得る。ＤＢＲ構造は、代替的には、交互のＧａＮおよびナノ多孔性ＧａＮ層のいくつかの対を含み得る。この構造を生み出すために、交互のｎドープされたＧａＮおよびアンドープＧａＮ層のいくつかの対が、ＭＯＶＰＥもしくはＭＢＥ、または、任意の他の成長法により用意され得、標準的な電気化学（ＥＣ）エッチングが、次いで施される。ＥＣエッチングの機構は、Ｙ．Ｈｏｕ、Ｚ．Ａｈｍｅｄ Ｓｙｅｄ、Ｌ．Ｊｉｕ、Ｊ．Ｂａｉ、およびＴ．Ｗａｎｇ、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．１１１、２０３９０１（２０１７）において説明されるような、アノードバイアスのもとでの酸性溶液内での、酸化プロセスおよび続く溶解プロセスの組み合わせに基づく。正アノードバイアスのもとで、注入電流は、伝導性であるｎドープされたＧａＮ部分を通って流れることになり、そのことは、ｎドープされたＧａＮの酸化につながり、酸化された層は、次いで、酸性電解液内で化学的に溶解させられ、そのことは、ｎドープされたＧａＮをナノ多孔性ＧａＮへと変ずる。それゆえに、ＥＣエッチングは、ｎ型ＧａＮ上でのみ、そのｎ型ＧａＮの良好な伝導性に起因して実行され得、一方で、伝導性でないアンドープＧａＮは、エッチングされないままである。
図４を参照すると、ＤＢＲの反射率は、波長の関数であるが、典型的には、ＤＢＲは、波長の相対的に幅広い範囲、阻止帯域４００を有するように配置構成され得、その阻止帯域にわたって、ほとんど全反射と言ってもよいものが達成される。Ａｌ（Ｇａ）Ｎ／ＧａＮ ＤＢＲ、または、ＧａＮおよびナノ多孔性ＧａＮ ＤＢＲのいずれかに対して、阻止帯域が、赤外部から全部の可視部を通して紫外部までの、広いスペクトル範囲をカバーするように調節され得る。反射率は、さらには、ＤＢＲへの光の入射の角度の関数であるが、上記で説明されたＬＥＤアレイにおいて、ＤＢＲの主となる機能は、下向きに発光された光を１８０°反射させて上向き方向に戻すことであり、そのため、ＤＢＲは、そのことを達成するように設計され得る。
ＤＢＲの反射率は、層１０１ａ、１０１ｂの対の数とともに増大する。それゆえに、ＤＢＲ構造は、少なくとも５つの対の層、および、より好ましくは、少なくとも１０個の対の層を有し得る。
ＬＥＤ１０８は、ある波長の範囲にわたって光を各々が発光することになる。波長のその範囲は、中でも、ＬＥＤ１０８の断面積を選択することにより選択され得る。例えば、上記で説明されたように成長させられるＬＥＤは、それらのＬＥＤの直径が約３０μｍである場合にスペクトルの赤部分において、それらのＬＥＤの直径が約２０μｍである場合にスペクトルの緑部分において、および、それらのＬＥＤの直径が約１０μｍである場合にスペクトルの青部分において、ピーク波長を有することが示されている。ＬＥＤすべてが、同じエレクトロルミネセンススペクトルを有する場合、ＤＢＲは、ＬＥＤのピーク波長の中心に定められる、または、少なくともそのピーク波長を含む、阻止帯域を有するように配置構成され得る。ＬＥＤが、異なるピーク波長を伴う、異なるエレクトロルミネセンススペクトルを有するように設計される場合、ＤＢＲは、異なるＬＥＤに対する最も良好な総体的な反射率を与えるように最適化され得る。

Claims (15)

  1. 発光ダイオード（ＬＥＤ）アレイを製造する方法であって、半導体材料の複数の層を形成するステップと、前記複数の層を覆う誘電マスク層を形成するステップであって、前記誘電マスク層は、前記誘電マスク層を貫通する孔のアレイを有し、各孔は、半導体材料の前記複数の層のうちの１つの層の区域を露出させる、ステップと、前記孔の各々の中で、ある波長の範囲にわたって光を発光するように配置構成されるＬＥＤ構造を成長させるステップと、を含み、前記複数の層のうちの少なくとも一部は、前記波長の範囲の少なくとも一部の光を反射させるように配置構成される分布ブラッグ反射器（ＤＢＲ）を形成し、
    前記半導体材料の前記複数の層のうち、前記ＤＢＲを形成する層の上に形成された上側半導体層の各区域が露出され、
    前記ＬＥＤ構造は、露出された前記上側半導体層の前記各区域の上で成長される、方法。
  2. 前記複数の層のうちの少なくとも前記上側半導体層は、前記ＬＥＤ構造のうちの少なくとも一部をともに接続する電気的コンタクトを形成する、請求項１に記載の方法。
  3. 前記電気的コンタクトは、前記ＤＢＲと前記誘電層との間に形成される、請求項２に記載の方法。
  4. 前記電気的コンタクトは、ドープされた半導体材料により形成される、請求項２または３に記載の方法。
  5. 前記ＤＢＲを形成するステップは、少なくとも２つの対の層を形成するステップであって、各々の対は、第１の材料の第１の層と、第２の材料の第２の層とを含む、ステップを含む、請求項１から４のいずれか一項に記載の方法。
  6. 各々の対の層のうちの一方は、ドープされた半導体材料により形成され、前記ドープされた半導体材料の多孔性を増大するために電気化学的にエッチングされる、請求項５に記載の方法。
  7. 各々の対の層のうちの他方は、アンドープ半導体材料により形成される、請求項６に記載の方法。
  8. 複数の半導体層と、前記半導体層の上方に広がり、ＬＥＤ構造のアレイを有する、誘電層とを含むＬＥＤアレイであって、前記ＬＥＤ構造は、前記誘電層を貫通して延び、ある波長の範囲にわたって光を発光するように配置構成され、前記複数の層のうちの少なくとも一部は、前記波長の範囲の少なくとも一部の光を反射させるように配置構成される分布ブラッグ反射器（ＤＢＲ）を形成し、
    前記誘電層は、前記誘電層を貫通する孔のアレイを有し、各孔は、前記複数の半導体層のうちの１つの層の区域を露出させ、
    前記複数の半導体層のうち、前記ＤＢＲを形成する半導体層の上に形成された上側半導体層の各区域が露出され、
    前記ＬＥＤ構造は、前記孔の各々の中において、露出された前記上側半導体層の前記各区域の上に形成される、ＬＥＤアレイ。
  9. 前記複数の層のうちの少なくとも前記上側半導体層は、前記ＬＥＤ構造のうちの少なくとも一部をともに接続する電気的コンタクト層を形成する、請求項８に記載のＬＥＤアレイ。
  10. 前記電気的コンタクト層は、前記ＤＢＲと前記誘電層との間にある、請求項９に記載のＬＥＤアレイ。
  11. 前記コンタクト層の上に形成される電極をさらに含む、請求項９または１０に記載のＬＥＤアレイ。
  12. 前記電気的コンタクトは、ドープされた半導体材料を含む、請求項９から１１のいずれか一項に記載のＬＥＤアレイ。
  13. 前記ＤＢＲは、少なくとも２つの対の層を含み、各々の対は、第１の材料の第１の層と、第２の材料の第２の層とを含む、請求項８から１２のいずれか一項に記載のＬＥＤアレイ。
  14. 各々の対の層のうちの一方は、ドープされた半導体材料であって、前記ドープされた半導体材料の多孔性を増大するために電気化学的にエッチングされた、ドープされた半導体材料から形成される、請求項１３に記載のＬＥＤアレイ。
  15. 各々の対の層のうちの他方は、アンドープ半導体材料により形成される、請求項１４に記載のＬＥＤアレイ。
JP2022503482A 2019-07-19 2020-07-14 Ｌｅｄアレイ Active JP7438323B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024019309A JP2024056843A (ja) 2019-07-19 2024-02-13 Ｌｅｄアレイ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1910352.2 2019-07-19
GBGB1910352.2A GB201910352D0 (en) 2019-07-19 2019-07-19 LED Arrays
PCT/EP2020/069917 WO2021013642A1 (en) 2019-07-19 2020-07-14 Led arrays

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024019309A Division JP2024056843A (ja) 2019-07-19 2024-02-13 Ｌｅｄアレイ

Publications (2)

Publication Number Publication Date
JP2022541558A JP2022541558A (ja) 2022-09-26
JP7438323B2 true JP7438323B2 (ja) 2024-02-26

Family

ID=67839793

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2022503482A Active JP7438323B2 (ja) 2019-07-19 2020-07-14 Ｌｅｄアレイ
JP2024019309A Pending JP2024056843A (ja) 2019-07-19 2024-02-13 Ｌｅｄアレイ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024019309A Pending JP2024056843A (ja) 2019-07-19 2024-02-13 Ｌｅｄアレイ

Country Status (6)

Country Link
US (1) US20220278165A1 (ja)
EP (1) EP4000106A1 (ja)
JP (2) JP7438323B2 (ja)
CN (1) CN114521296A (ja)
GB (1) GB201910352D0 (ja)
WO (1) WO2021013642A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11652188B2 (en) * 2019-10-28 2023-05-16 Unm Rainforest Innovations Method of fabricating broad-band lattice-matched omnidirectional distributed Bragg reflectors using random nanoporous structures
KR20210065670A (ko) * 2019-11-27 2021-06-04 연세대학교 산학협력단 마이크로 구조체 어레이 및 그 제조 방법, 마이크로 발광 다이오드 및 그 제조 방법과 표시 장치
US20220208848A1 (en) * 2020-12-30 2022-06-30 Facebook Technologies, Llc Engineered wafer with selective porosification for multi-color light emission
DE102021134107A1 (de) * 2021-12-21 2023-06-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum herstellen von mikro-halbleiter-leuchtdioden-strukturen und halbleiter-leuchtdiode
CN117153961B (zh) * 2023-10-31 2024-02-13 季华实验室 HEMT驱动MicroLED一体化背板及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035936A (ja) 2005-07-27 2007-02-08 Nippon Telegr & Teleph Corp <Ntt> 半導体発光素子
WO2019063957A1 (en) 2017-09-27 2019-04-04 Cambridge Enterprise Ltd METHOD FOR MAKING POROUS MATERIAL AND SEMICONDUCTOR STRUCTURE

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011162715A1 (en) * 2010-06-24 2011-12-29 Glo Ab Substrate with buffer layer for oriented nanowire growth
KR102425935B1 (ko) * 2014-09-30 2022-07-27 예일 유니버시티 GaN 수직 마이크로캐비티 표면 방출 레이저(VCSEL)를 위한 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035936A (ja) 2005-07-27 2007-02-08 Nippon Telegr & Teleph Corp <Ntt> 半導体発光素子
WO2019063957A1 (en) 2017-09-27 2019-04-04 Cambridge Enterprise Ltd METHOD FOR MAKING POROUS MATERIAL AND SEMICONDUCTOR STRUCTURE

Also Published As

Publication number Publication date
US20220278165A1 (en) 2022-09-01
JP2022541558A (ja) 2022-09-26
JP2024056843A (ja) 2024-04-23
EP4000106A1 (en) 2022-05-25
WO2021013642A1 (en) 2021-01-28
CN114521296A (zh) 2022-05-20
GB201910352D0 (en) 2019-09-04

Similar Documents

Publication Publication Date Title
JP7438323B2 (ja) Ｌｅｄアレイ
US11043792B2 (en) Method for GaN vertical microcavity surface emitting laser (VCSEL)
US9608163B2 (en) Nano-structure semiconductor light emitting device
US9087971B2 (en) Light-emitting device having dielectric reflector and method of manufacturing the same
US20120161185A1 (en) Light emitting diodes
US20230085036A1 (en) Multicolour Light Emitting Structure
US9419176B2 (en) Three-dimensional light-emitting device and fabrication method thereof
JP2024026392A (ja) Ｌｅｄアレイ
TW202015254A (zh) 具有光提取強化之利用內部色彩轉換之發光二極體
US20230378237A1 (en) Led device and method of manufacture
US20230048093A1 (en) Micro-led and method of manufacture
KR101845611B1 (ko) 발광창 전극 구조가 구비된 고효율 발광다이오드 제작 방법
US9508897B2 (en) Multi-luminous element and method for manufacturing same
KR20150089548A (ko) 다공성 GaN층을 포함하는 수직형 발광다이오드 및 이의 제조방법
CN213366616U (zh) 微型发光二极管阵列
US20230109404A1 (en) Semiconductor Light-Emitting Device And Preparation Method Thereof
KR20180004457A (ko) 콘택층들을 갖는 발광 다이오드 및 그것을 제조하는 방법
CN117577750A (zh) 一种led芯片结构及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221214

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20230707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240213

R150 Certificate of patent or registration of utility model

Ref document number: 7438323

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150