JP7434622B1 - Substrates and electronic equipment - Google Patents
Substrates and electronic equipment Download PDFInfo
- Publication number
- JP7434622B1 JP7434622B1 JP2023017707A JP2023017707A JP7434622B1 JP 7434622 B1 JP7434622 B1 JP 7434622B1 JP 2023017707 A JP2023017707 A JP 2023017707A JP 2023017707 A JP2023017707 A JP 2023017707A JP 7434622 B1 JP7434622 B1 JP 7434622B1
- Authority
- JP
- Japan
- Prior art keywords
- potential
- electrodes
- connector
- wiring
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 16
- 238000003780 insertion Methods 0.000 claims abstract description 14
- 230000037431 insertion Effects 0.000 claims abstract description 14
- 239000004020 conductor Substances 0.000 claims description 40
- 239000000463 material Substances 0.000 claims description 14
- 238000010586 diagram Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 44
- 230000002093 peripheral effect Effects 0.000 description 27
- 230000006870 function Effects 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 239000011888 foil Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 239000012212 insulator Substances 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 2
- 229920003051 synthetic elastomer Polymers 0.000 description 2
- 239000005061 synthetic rubber Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000005062 Polybutadiene Substances 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229920003049 isoprene rubber Polymers 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920002857 polybutadiene Polymers 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Images
Landscapes
- Details Of Connecting Devices For Male And Female Coupling (AREA)
Abstract
【課題】より簡便に他のデバイスを識別する。【解決手段】複数の電極と、複数の電極を一端において終端する第1配線と、線路の一端を終端する端子と嵌合する形状を有し、第2配線の一端に接続されるコネクタと、第2配線と、を有し、複数の電極は、コネクタの挿入口に対面する領域において、コネクタの挿入方向に間隔を空けて並列され、複数の電極は、基準電位を有する基準電極と、少なくとも2段階の電位のいずれかを有する電位電極を含む。【選択図】図2An object of the present invention is to more easily identify other devices. The present invention includes a plurality of electrodes, a first wiring that terminates the plurality of electrodes at one end, and a connector that has a shape that fits with a terminal that terminates one end of the line and is connected to one end of the second wiring; a second wiring, the plurality of electrodes are arranged in parallel at intervals in the insertion direction of the connector in a region facing the insertion opening of the connector, and the plurality of electrodes have at least a reference electrode having a reference potential; It includes a potential electrode having one of two potential levels. [Selection diagram] Figure 2
Description
本願は、基板および電子機器に関する。 TECHNICAL FIELD This application relates to a substrate and an electronic device.
一般にパーソナルコンピュータ(PC:Personal Computer)、携帯電話機などの汎用の電子機器は、多様な機能を有する。他方、コンピュータシステムなどの主たるデバイス(本願では「メインデバイス」または「ホストデバイス」と呼ぶことがある)は特定の機種に統一されていることがある。個々の機能や性能の違いは、メインデバイスとは別個のデバイス(本願では「周辺デバイス」と呼ぶことがある)の有無または機種により実現されることがある。そして、予め設定された種々の機能のうち、周辺デバイスに対応するものだけが有効化されることがある。 Generally, general-purpose electronic devices such as personal computers (PCs) and mobile phones have a variety of functions. On the other hand, a main device such as a computer system (sometimes referred to as a "main device" or "host device" in this application) may be unified to a specific model. Differences in individual functions and performance may be realized by the presence or absence or model of a device (sometimes referred to as a "peripheral device" in this application) that is separate from the main device. Of the various preset functions, only those that correspond to the peripheral device may be enabled.
例えば、特許文献1には、4極タイプオーディオジャックを用い、接地を含めた一般的な3極の信号箇所にはイヤホンマイク機能を提供し、さらに4極目に相当する箇所に高騒音下音声認識用マイク入力の機能を割り当て、接続されるオーディオ機器の必要に応じてその機能を有効化する入出力機能切り替え方法について記載されている。
For example, in
メインデバイスと周辺デバイスとの接続方式には、主に次の2種類がある。第1の方式では、メインデバイスはフレキシブルプリント配線板(FPC:Flexible Printed Circuit)上に配置され、FPCに備わるコネクタを用いて周辺デバイスに接続可能に構成される(FPCケース、FPC case)。メインデバイスは、周辺デバイスとの入出力を行う前に、その周辺デバイスを識別することを要する。そのため、メインデバイスは、入出力用の線路とは別個に周辺デバイスの識別情報専用の信号線(本願では「ID専用線」と呼ぶことがある)を有することがある。これに伴い、コネクタにはID専用線を接続するための専用の端子(本願では「IDピン」(ID pin)と呼ぶことがある)を備える必要がある。識別情報は、IDピンの電位を基準電位(GND:ground)に相当する低電位(L:low)とするか、より高い電位である高電位(H:High)とするかにより表現される。識別情報は、IDピンの電位を観測して検出される。 There are mainly two types of connection methods between the main device and peripheral devices. In the first method, the main device is placed on a flexible printed circuit (FPC) and configured to be connectable to peripheral devices using connectors provided on the FPC (FPC case). A main device needs to identify a peripheral device before performing input/output with the peripheral device. Therefore, the main device may have a signal line dedicated to peripheral device identification information (sometimes referred to as an "ID dedicated line" in this application), separate from input/output lines. Accordingly, the connector needs to be provided with a dedicated terminal (sometimes referred to as an "ID pin" in this application) for connecting the ID dedicated line. The identification information is expressed by whether the potential of the ID pin is a low potential (L: low) corresponding to a reference potential (GND: ground) or a high potential (H: High) which is a higher potential. Identification information is detected by observing the potential of the ID pin.
第2の方式では、メインデバイスはFPCに備え付けのコネクタとは別個のコネクタを用いて周辺デバイスに接続される(離散ケース、discrete case)。この方式では、ID専用線の他、リターン線をさらに要する。コネクタには、リターン線を接続するためのリターンピン(return pin)を備える必要がある。リターン線は、電位の基準とする基準電位線(地帰路(ground return))として機能する。即ち、ID専用線、周辺部材およびリターン線により接地ループ(ground loop)が構成される。この場合も、識別情報は、IDピンの電位を観測して検出される。 In the second method, the main device is connected to the peripheral device using a connector that is separate from the connector provided on the FPC (discrete case). This method requires a return line in addition to the ID dedicated line. The connector must have a return pin for connecting the return wire. The return line functions as a reference potential line (ground return) that serves as a reference potential. That is, a ground loop is formed by the ID dedicated line, peripheral members, and return line. In this case as well, identification information is detected by observing the potential of the ID pin.
このように、第1、第2の方式では、接続先とする周辺デバイスの識別情報を取得するために、入出力インタフェースの改変を要していた。このことは、製造ならびに検査コストの増加を招きかねない。 As described above, in the first and second methods, it is necessary to modify the input/output interface in order to obtain the identification information of the peripheral device to be connected. This can lead to increased manufacturing and inspection costs.
本願は上記の課題を解決するためになされたものであり、本願の一態様に係る基板は、複数の電極と、前記複数の電極を一端において終端する第1配線と、線路の一端を終端する端子と嵌合する形状を有し、第2配線の一端に接続されるコネクタと、前記第2配線と、を有し、前記複数の電極は、前記コネクタの挿入口に対面する領域において、前記コネクタの挿入方向に間隔を空けて並列され、前記複数の電極は、基準電位を有する基準電極と、少なくとも2段階の電位のいずれかを有する電位電極を含む。 The present application has been made to solve the above problems, and a substrate according to one aspect of the present application includes a plurality of electrodes, a first wiring that terminates the plurality of electrodes at one end, and a first wiring that terminates one end of the line. The connector has a shape that fits into a terminal and is connected to one end of a second wiring, and the second wiring, and the plurality of electrodes are arranged in a region facing the insertion opening of the connector. The plurality of electrodes are arranged in parallel at intervals in the insertion direction of the connector, and include a reference electrode having a reference potential and a potential electrode having one of at least two levels of potential.
上記の基板において、前記複数の電極と前記コネクタが共通の面に配置され、前記端子と前記コネクタが嵌合するとき、前記複数の電極の一部または全部が前記線路の芯線を覆う導体層に接するようにしてもよい。 In the above board, the plurality of electrodes and the connector are arranged on a common surface, and when the terminal and the connector are fitted together, some or all of the plurality of electrodes are attached to a conductor layer covering the core wire of the line. It may be arranged so that they are in contact with each other.
上記の基板において、前記第1配線と前記第2配線にそれぞれ接続する端子を備える電子部品が配置されてもよい。 In the above board, an electronic component including terminals connected to the first wiring and the second wiring, respectively, may be arranged.
本願の一態様に係る電子機器は、上記の基板を備え、前記電子部品は、集積回路を含み、前記集積回路は、前記電位電極の電位に基づいて前記線路の他端に接続されるデバイスを識別してもよい。 An electronic device according to one aspect of the present application includes the above-described substrate, and the electronic component includes an integrated circuit, and the integrated circuit connects a device to the other end of the line based on the potential of the potential electrode. May be identified.
上記の電子機器において、前記デバイスは、スピーカであり、前記集積回路には、スピーカの機種ごとに音響特性パラメータが設定され、前記電位に基づいて前記スピーカの機種を識別し、識別した機種に対応する音響特性パラメータを用いて、前記スピーカに出力する音響信号の音響特性を補正してもよい。 In the above electronic device, the device is a speaker, and the integrated circuit has acoustic characteristic parameters set for each speaker model, identifies the speaker model based on the potential, and corresponds to the identified model. The acoustic characteristics of the acoustic signal output to the speaker may be corrected using the acoustic characteristic parameters.
上記の電子機器において、前記基板を収容する第1筐体と、前記第1筐体の表面を覆う第2筐体と、を備え、前記第2筐体は、前記複数の電極に対向する位置に緩衝材を備えてもよい。 The electronic device described above includes a first casing that accommodates the substrate and a second casing that covers a surface of the first casing, the second casing located at a position facing the plurality of electrodes. may be provided with a cushioning material.
本願の上記態様によれば、より簡便にデバイスを識別することができる。 According to the above aspect of the present application, devices can be identified more easily.
まず、本願の実施形態に係る電子機器1の構成例について、図面を参照して説明する。以下の説明では、電子機器1が主にデスクトップPC(Personal Computer)である場合を例にするが、これには限られない。電子機器1は、ノートブック型PC、タブレット端末装置、スマートフォンなどの汎用の情報機器に限らず、自動販売機、商品登録装置、などの専用の電子機器など、いずれの形態で実現されてもよい。
First, a configuration example of an
図1は、本実施形態に係る電子機器1の構成例を示す平面図である。電子機器1は、筐体102、104、基板110、集積回路112、電極116、コネクタ118、周辺デバイス122、線路124およびプラグ128を備える。筐体102の一辺は、ヒンジ機構132a、132bを用いて筐体104の一辺と係合されている。この構成により、筐体102、104のそれぞれの一辺に挟まれる位置を通る回転軸A周りに、筐体102、104の一方が他方に対して回動可能となる。図1は、筐体102が筐体104に覆われずに開放され、筐体102の内部と筐体104の裏面が露出された状態を例示する。
FIG. 1 is a plan view showing a configuration example of an
筐体102には、各種の部材が設置される。各種の部材には、電子部品が含まれうる。図1の例では、筐体102には、基板110と周辺デバイス122が収容される。基板110は、プリント回路板(PCB:Printed Circuit Board)である。基板110の表面には、集積回路112、コネクタ118および複数の電極116がその順に配置されている。周辺デバイス122は、線路124と基板110に設置された配線(以下の説明では「第2配線」と呼ぶ、図示せず)を用いて集積回路112に電気的に接続される。周辺デバイス122が集積回路112に接続された状態では、各種の電気信号が線路124、コネクタ118および第2配線を経由して伝送可能となる。
Various members are installed in the
コネクタ118は、第2配線の一端を終端する。第2配線の他端は、集積回路112の接続端子群(図示せず)に電気的に接続される。接続端子群として、ピン、リードフレームなどのいずれが用いられてもよい。線路124の一端は、プラグ128を用いて終端される。線路124の他端は、周辺デバイス122の接続端子群(図示せず)に電気的に接続される。コネクタ118は、プラグ128を挿入可能とする収容室を有する。プラグ128がコネクタ118に完全に挿入された状態では、第2配線の一端が線路124の一端と電気的に接続する。コネクタ118の挿入口に対面する領域において複数の電極116が配置される。複数の電極116は、それぞれ第1配線134(図2)を経由して集積回路112に電気的に接続される。第1配線134は、基板110において第2配線とは別個に設置される。第1配線134と第2配線は、例えば、基板110の表面を覆う金属層にエッチングを施して形成される。
複数の電極116のうち、少なくとも1個は、基準電極に相当し、その他の電極は電位電極に相当する。基準電極は、基準電位GNDを与える電極である。電位電極は、少なくとも2段階の電位のうち、いずれか1段階の電位を与える電極である。本願では、2段階の電位のうち、高い方の電位を高電位(H:High)、低い方の電位を低電位(L:Low)と呼ぶ。低電位は、基準電位と等しい電位(即ち、0V)、もしくは、基準電位と有意差を有しない電位である。高電位は、基準電位よりも有意に高い電位(例えば、1~3V)である。
At least one of the plurality of
プラグ128がコネクタ118に完全に挿入された状態では、複数の電極116の一部または全部が線路124の芯線124sを束ねる導体層126に接触する。導体層126の大きさ、または、形状によっては、基準電極と短絡する電位電極が存在することも、存在しないこともある。基準電極と短絡する電位電極の電位は低電位となる。よって、導体層126の大きさと形状の一方または両方により、個々の電位電極の電位の組み合わせが定まる。この電位の組み合わせによりコネクタ118の構造もしくは線路124で伝送される信号のデータ構成を変更せずに周辺デバイス122の識別情報が集積回路112に伝達可能となる。
When the
なお、筐体104の裏面には、緩衝材138が設置される。緩衝材138は、常温において弾性ならびに可塑性を有する絶縁体からなる。緩衝材138の素材として、例えば、合成ゴムを用いることができる。合成ゴムは、ブタジエンゴム、イソプレンゴム、などのいずれであってもよい。緩衝材138の位置は、筐体104が筐体102の表面を閉じ、筐体102を覆う状態で、複数の電極116に対向する位置となる。また、プラグ128がコネクタ118に完全に挿入された状態では、線路124の導体層126が一部または全部の電極116に接触する。そのため、筐体104が筐体102に閉じると、導体層126が一部または全部の電極116に圧着される。
Note that a
次に、本実施形態に係るコネクタ118とプラグ128について、より詳細に説明する。図2は、本実施形態に係るコネクタ118の表面を例示する平面図である。図3は、本実施形態に係る線路124の表面を例示する平面図である。図4は、本実施形態に係る線路124の断面を例示する断面図である。図5は、本実施形態に係るコネクタ118と線路124の表面を例示する平面図である。図6は、本実施形態に係るコネクタ118と線路124の側面を例示する側面図である。図5と図6は、それぞれプラグ128がコネクタ118に完全に挿入されることで嵌合した状態を示す。この状態では、線路124がコネクタ118と第2配線を経由して集積回路112に電気的に接続する。
Next, the
コネクタ118は、プラグ128に対する受け口(レセプタクル(receptacle)、ジャック、などとも呼ばれる)に相当する。コネクタ118は、プラグ128で終端される線路124の末端部を挿入可能とする収容室を内包する。また、コネクタ118には、プラグ128を収容室に挿入するための挿入口が形成されている。収容室の内壁は、プラグ128を挿入した状態で嵌合する形状を有し、プラグ128を安定的に収容可能とする取付具(図示せず)を備える。また、収容室の内壁には、接点(図示せず)が備わる。接点は、第2配線の一端を終端する。プラグ128が収容室に挿入され、コネクタ118と嵌合した状態では、第2配線の一端と線路124の一端とを電気的に接続する。
The
コネクタ118の挿入口から所定範囲内に対向する領域には、複数の電極116が配置される。図2、5、6の例では、個々の電極116は、幅よりも長さの方が大きい細長の形状を有する導体からなる。個々の電極116は、プラグ128の挿入方向と直交する方向に長手方向を向けて、その挿入方向に一定の間隔を設け、互いに接触しないように平行に配列される。
A plurality of
図示の例では、電極116の数は、3個である。3個の電極116-0、116-g、116-1は、プラグ128の挿入方向に並置されている。電極116-gは、基準電極に相当する。電極116-0、116-1が、それぞれ電位電極に相当する。電極116-0、116-g、116-1は、それぞれ別個の導線134-0、134-g、134-1を用いて集積回路112の端子(図示せず)に電気的に接続される。これらの導線134-0、134-g、134-1が第1配線134を構成する。集積回路112は、導線134-0、134-1にそれぞれ接続された端子の電位を計測する。導線134-gは、基準電位点に接続される。基準電位点は、集積回路112に設けられてもよいし、基板110に設けられてもよい。
In the illustrated example, the number of
他方、線路124は、1本以上の芯線124sを有する。図2~5の例では、線路124における芯線124sの本数は3本である。個々の芯線124sは、導線124lと被覆層124cを有する。被覆層124cは、絶縁体からなり、導線124lを被覆する。個々の導線124lは、集積回路112と周辺デバイス122との間で入出力される各種の電気信号が伝送される。3本の芯線124sは束ねられ、さらにその周囲が導体層126で覆われる。導体層126は、例えば、銅、アルミニウムなどからなる金属箔からなる。金属箔は、3本の芯線124sの周囲を一括して被覆する。導体層126は、さらに被覆層126cで覆われる。被覆層126cは、絶縁体からなり、導体層126を被覆する。被覆層124c、126cとして、例えば、ポリ塩化ビニルなどの絶縁性および耐電圧性が高い素材が用いられる。
On the other hand, the
図3、5、6の例では、線路124の一端に近接した末端部において被覆層126cが剥落し、導体層126が露出している。また、導体層126の一部が剥落し、芯線124sが露出している。導体層126が露出した部分は電極116の一部または全部に接触する。図5、6の例では、導体層126は、電位電極116-0と基準電極116-gに接触し、電位電極116-1に接触しない。そのため、電位電極116-0の電位は低電位(L)となり、電位電極116-1の電位は高電位(H)となる。
In the examples shown in FIGS. 3, 5, and 6, the
線路124の導線124lの他端は、それぞれ周辺デバイス122の対応する端子に電気的に接続される。プラグ128がコネクタ118に接続されるとき、導線124lの一端は、それぞれ第2配線の対応する導線(図示せず)の一端に接点を経由して電気的に接続される。第2配線の導線の他端は、それぞれ集積回路112の対応する端子に電気的に接続される。
The other ends of the conducting wires 124l of the
次に、導体層126の電極116との接触パターンの例について説明する。図7は、本実施形態に係る導体層126の電極116との接触パターンを例示する図である。導体層126の電極116との接触パターンは、その露出部分の大きさと形状の一方または組み合わせに依存する。図7(a)の例では露出した導体層126が長いため、電位電極116-0、基準電極116-gおよび電位電極116-1のいずれにも接触する。そのため、電位電極116-0、116-1の電位は、いずれも低電位(L)となる。図7(b)の例では露出した導体層126が短く一端から離れているため、電位電極116-0および基準電極116-gに接触するが、電位電極116-1には接触しない。そのため、電位電極116-0の電位は低電位(L)となり、電位電極116-1の電位は高電位(H)となる。
Next, an example of a contact pattern between the
図7(c)の例では露出した導体層126が短く一端に偏っているため、電位電極116-0には接触せず、基準電極116-gと電位電極116-1には接触する。そのため、電位電極116-0の電位は高電位(H)となり、電位電極116-1の電位は低電位(L)となる。図7(d)の例では導体層126が露出しないため、電位電極116-0、116-1は、いずれも基準電極116-gと短絡しない。そのため、電位電極116-0、116-1の電位は、いずれも高電位(H)となる。また、導体層126が露出しても電極116との間に絶縁体が挟まれる場合も同様に、電位電極116-0、116-1の電位は、いずれも高電位(H)となる。
In the example of FIG. 7C, the exposed
そこで、集積回路112には、デバイス情報を予め設定しておく。デバイス情報は、個々の電位電極の電位の組ごとに周辺デバイス122の属性もしくは個体を示す情報である。線路124の末端部には、周辺デバイス122の属性または個体に対応する大きさ、または、形状で導体層126が露出するように加工しておく。導体層126と個々の電極116との接触パターンにより実現される電位電極116-0、116-1の電位の組によりデバイス情報が表現される。よって、集積回路112は、設定されたデバイス情報を参照し、電位電極ごとの電位を検出し、検出した電位の組に対応する周辺デバイス122の属性または個体を判定することができる。
Therefore, device information is set in the
図8は、本実施形態に係るデバイス情報の一例を示す表を示す。図8に例示されるデバイス情報は、周辺デバイス122の例としてケーブルもしくはスピーカの種類ごとの導体層126(金属箔)の有無ならびに大きさと電位電極ごとの電位の組を示す。ケーブル0(スピーカA)には、長い金属箔と電位電極116-0、116-1のそれぞれに対し低電位(L)、低電位(L)が対応付けられている。ケーブル1(スピーカB)には、一端から離れた短い金属箔と電位電極116-0、116-1のそれぞれに対し低電位(L)、高電位(H)が対応付けられている。ケーブル2(スピーカC)には、一端に偏った短い金属箔と電位電極116-0、116-1のそれぞれに対し高電位(H)、低電位(L)が対応付けられている。非接触には、金属箔の有無、大きさに関わらず電位電極116-0、116-1のそれぞれに対し高電位(H)、高電位(H)が対応付けられている。非接触には、金属箔と電極116の間に絶縁体からなる異物が挿入される場合、導体層126が露出しない通常の被覆線路が用いられる場合などが該当する。
FIG. 8 shows a table showing an example of device information according to this embodiment. The device information illustrated in FIG. 8 indicates the presence or absence of a conductor layer 126 (metal foil) for each type of cable or speaker as an example of the
なお、集積回路112には、スピーカの種類ごとに異なる音響特性パラメータが予め設定されてもよい。音響特性パラメータは、例えば、音量、特定の周波数成分の強調もしくは低減を目的としたものであってもよい。集積回路112は、判定したスピーカの種類に対応した音響特性パラメータを特定し、出力対象とする音響信号に対し、特定した音響特性パラメータを用いて音響特性を補正してもよい。集積回路112は、補正後の音響特性を有する音響信号をスピーカに出力し、放音させる。従って、スピーカの種類に応じて音響特性が補正される。音響特性パラメータは、補正処理の手法に応じた形式を有していればよい。音響特性パラメータは、例えば、周波数帯域ごとの利得、移動平均モデルにおける移動平均係数、などのいずれであってもよい。
Note that different acoustic characteristic parameters may be set in advance in the
また、集積回路112に備わる個々の電位電極に接続される端子は、抵抗素子を経由して電圧源に電気的に接続されてもよい。その場合、個々の電位電極に接続される端子には、抵抗素子を経由して電源電圧が印加される。抵抗素子は、プルアップ抵抗として機能する。従って、導体層126を経由して基準電極に短絡しない電位電極の電位が浮動せず、基準電位よりも有意に高い正の電位となるように安定化される。
Further, terminals connected to individual potential electrodes provided in the
上記のように、筐体104(図1)の裏面には緩衝材138が設置される。緩衝材138の位置は、筐体104が筐体102を覆うように閉じた状態で、電極116に対面した位置となる。筐体104を筐体102の表面に対して閉じた状態では、図9に例示されるように緩衝材138が線路124の導体層126を押下し、基板110の表面に設置された電極116の一部または全部に圧着させることができる。導体層126は電極116の一部または全部に安定的に接触するため、基準電極に短絡する電位電極の電位を低電位(L)に安定化することができる。
As described above, the
次に、本実施形態に係る電子機器1のハードウェア構成例について説明する。図10は、本実施形態に係る電子機器1のハードウェア構成例を示す概略ブロック図である。
電子機器1は、プロセッサ11、システムメモリ12、ビデオサブシステム13、ディスプレイ14、チップセット21、ROM(Read only Memory)22、補助記憶装置23、入出力コネクタ24、オーディオシステム25、通信モジュール26、EC(Embedded Controller)31、入力デバイス32、電源ボタン33、電源回路34および電池ユニット35を含んで構成される。
Next, an example of the hardware configuration of the
The
上記の集積回路112は、例えば、プロセッサ11、システムメモリ12、ビデオサブシステム13、チップセット21、ROM22およびオーディオシステム25を含んで構成される。その他のデバイス、例えば、ROM22、補助記憶装置23、通信モジュール26、スピーカ28、マイクロホン29、EC31、電源回路34および電池ユニット35は、それぞれ筐体102、104のいずれかに収容されうる。入力デバイス32、電源ボタン33およびディスプレイ14は、それぞれ筐体102、104のいずれかの表面に露出するように設置されてもよい。図8、10の例では、上記のコネクタ118はオーディオシステム25とスピーカ28の間に備わる。電子機器1の実装によっては、入出力コネクタ24は、上記のコネクタ118に相当することも、別個に設けられることもある。
The
図8は、周辺デバイス122がスピーカ28である場合を例にしたが、これには限られない。スピーカ28以外のデバイス、例えば、マイクロホン29に対しても、上記の周辺デバイス122として電極116の全部または一部との接触パターンが異なる導体層126を有する線路124、電極116、コネクタ118、第1配線および第2配線が備わってもよい。集積回路112は、電位電極ごとの電位の組み合わせに基づいて、個々のデバイスの属性または個体を判定することができる。集積回路112は、判定した属性または個体に対応するパラメータを特定し、特定したパラメータを用いて、そのデバイスへの出力または入力に対する処理を実行してもよい。周辺デバイス122は、筐体102、104のいずれにも内蔵されず、その表面に露出されてもよい。
Although FIG. 8 shows an example in which the
なお、図示の例では、電位電極の数が2個である場合を例示したが、これには限られない。電位電極の数は1個または3個以上であってもよい。第2配線をなす線路および線路124における芯線124sの数は、それぞれ3本に限られない。第2配線をなす線路および芯線124sの数は、それぞれ2本以下または4本以上であってもよい。
また、筐体102と筐体104は、必ずしもヒンジ機構132a、132bを用いて係合されていなくてもよい。筐体104は、筐体102と着脱可能とせず、筐体102を封鎖または開放できるようにスライダなどの取付具を用いて固定されてもよい。
In addition, although the example of illustration illustrated the case where the number of potential electrodes is two, it is not restricted to this. The number of potential electrodes may be one or three or more. The number of
Further, the
以上に説明したように、本実施形態に係る基板110は、複数の電極116と、複数の電極116を一端において終端する第1配線と、線路124の一端を終端する端子(例えば、プラグ128)と嵌合する形状を有し、第2配線の一端に接続されるコネクタ118と、第2配線とを有し、複数の電極116は、コネクタ118の挿入口に対面する領域において、コネクタ118の挿入方向に間隔を空けて並列され、複数の電極116は、基準電位を有する基準電極116-gと、少なくとも2段階の電位のいずれかを有する電位電極116-0、116-1を含む。
また、基板110を備え、電子部品は集積回路112を含み、集積回路112は、電位電極116-0、116-1の電位に基づいて線路124の他端に接続されるデバイス(例えば、周辺デバイス122)を識別する電子機器1として実現されてもよい。
As described above, the
The electronic component also includes a
この構成により、線路124を終端する端子が接続するとき、導体層126を経由した基準電極116-gと個々の電位電極との接続の有無により、電位電極ごとに電位が定まる。予め線路124に接続されるデバイスに対応する導体層126の大きさまたは形状を設定しておくことで、電位電極ごとに検出された電位の組み合わせに基づいて当該デバイスを識別することができる。
さらに、自部もしくは線路124を終端する端子の改変もしくは追加、シグナリングの改変を伴わずに、簡素な構成により経済的に線路124に接続されるデバイスを識別することができる。
With this configuration, when the terminal terminating the
Furthermore, devices connected to the
また、複数の電極116とコネクタ118が共通の面に配置され、端子とコネクタ118が嵌合するとき、複数の電極116の一部または全部が線路124の芯線124sを覆う導体層126に接するようにしてもよい。
この構成により、線路124を終端する端子と接続された状態で、端子に終端される線路124の一部(例えば、末端部)に形成された導体層126と複数の電極116の一部または全部と接触させることができる。そのため、線路124に接続されるデバイスが接続された状態で、電位電極116-0、116-1ごとの電位が検出される。
Further, the plurality of
With this configuration, in a state where the
また、基板110には、第1配線と第2配線123にそれぞれ接続する端子を備える電子部品(例えば、集積回路112)が配置されてもよい。
電子機器1は、基板110を収容する第1筐体(例えば、筐体102)と、第1筐体の表面を覆う第2筐体(例えば、筐体104)と、を備え、第2筐体は、複数の電極116に対向する位置に緩衝材138を備えてもよい。
この構成により、緩衝材138が電極116の表面に対向する位置に配置され、導体層126を基板110に備わる電極116の一部または全部に圧着させることができる。導体層126を介して基準電極と電位電極とを安定的に接触させることができるので、電位電極ごとの電位を安定化することができる。
Further, an electronic component (eg, integrated circuit 112) including terminals connected to the first wiring and the second wiring 123, respectively, may be arranged on the
The
With this configuration, the
上記のデバイスを、スピーカ28とし、集積回路112には、スピーカ28の機種ごとに音響特性パラメータが設定され、検出した電位に基づいてスピーカ28の機種を識別し、識別した機種に対応する音響特性パラメータを用いて、当該スピーカ28に出力する音響信号の音響特性を補正してもよい。
この構成により、識別されたスピーカ28の機種に対応する音響特性パラメータを用いて。当該スピーカに出力する音響信号の音響特性を補正することができる。
The above device is the
With this configuration, acoustic characteristic parameters corresponding to the identified model of the
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成は上述の実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。上述の実施形態において説明した各構成は、任意に組み合わせることができる。 Although the embodiments of the present invention have been described above in detail with reference to the drawings, the specific configuration is not limited to the above-described embodiments, and includes designs within the scope of the gist of the present invention. The configurations described in the above embodiments can be combined arbitrarily.
1…電子機器、11…プロセッサ、12…システムメモリ、13…ビデオサブシステム、14…ディスプレイ、21…チップセット、22…ROM、23…補助記憶装置、24…入出力コネクタ、25…オーディオシステム、26…通信モジュール、28…スピーカ、29…マイクロホン、31…EC、32…入力デバイス、33…電源ボタン、34…電源回路、35…電池ユニット、102、104…筐体、116…電極、116-0、116-1…電位電極、116-g…基準電極、118…コネクタ、122…周辺デバイス、124…線路、124c、126c…被覆層、124l、134(134-0、134-1、134-g)…導線、124s…芯線、126…導体層
DESCRIPTION OF
Claims (6)
前記複数の電極を一端において終端する第1配線と、
線路の一端を終端する端子と嵌合する形状を有し、第2配線の一端に接続されるコネクタと、
前記第2配線と、を有し、
前記複数の電極は、前記コネクタの挿入口に対面する領域において、前記コネクタの挿入方向に間隔を空けて並列され、
前記複数の電極は、基準電位を有する基準電極と、少なくとも2段階の電位のいずれかを有する電位電極を含む
基板。 multiple electrodes;
a first wiring that terminates the plurality of electrodes at one end;
a connector having a shape that fits with a terminal terminating one end of the line and connected to one end of the second wiring;
and the second wiring,
The plurality of electrodes are arranged in parallel at intervals in the insertion direction of the connector in a region facing the insertion opening of the connector,
The plurality of electrodes include a reference electrode having a reference potential and a potential electrode having one of at least two levels of potential.
前記端子と前記コネクタが嵌合するとき、前記複数の電極の一部または全部が前記線路の芯線を覆う導体層に接する
請求項1に記載の基板。 the plurality of electrodes and the connector are arranged on a common surface;
The board according to claim 1, wherein when the terminal and the connector are fitted together, some or all of the plurality of electrodes are in contact with a conductor layer that covers the core wire of the line.
請求項2に記載の基板。 The board according to claim 2, further comprising an electronic component having terminals connected to the first wiring and the second wiring, respectively.
前記電子部品は、集積回路を含み、
前記集積回路は、
前記電位電極の電位に基づいて前記線路の他端に接続されるデバイスを識別する
電子機器。 comprising the substrate according to claim 3;
The electronic component includes an integrated circuit,
The integrated circuit includes:
An electronic device that identifies a device connected to the other end of the line based on the potential of the potential electrode.
前記集積回路には、スピーカの機種ごとに音響特性パラメータが設定され
前記電位に基づいて前記スピーカの機種を識別し、
識別した機種に対応する音響特性パラメータを用いて、前記スピーカに出力する音響信号の音響特性を補正する
請求項4に記載の電子機器。 the device is a speaker;
Acoustic characteristic parameters are set in the integrated circuit for each speaker model, and the speaker model is identified based on the potential,
The electronic device according to claim 4, wherein the acoustic characteristic of the acoustic signal output to the speaker is corrected using an acoustic characteristic parameter corresponding to the identified model.
前記第1筐体の表面を覆う第2筐体と、を備え、
前記第2筐体は、前記複数の電極に対向する位置に緩衝材を備える
請求項4に記載の電子機器。 a first casing that accommodates the board;
a second housing that covers the surface of the first housing,
The electronic device according to claim 4, wherein the second housing includes a buffer material at a position facing the plurality of electrodes.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023017707A JP7434622B1 (en) | 2023-02-08 | 2023-02-08 | Substrates and electronic equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023017707A JP7434622B1 (en) | 2023-02-08 | 2023-02-08 | Substrates and electronic equipment |
Publications (1)
Publication Number | Publication Date |
---|---|
JP7434622B1 true JP7434622B1 (en) | 2024-02-20 |
Family
ID=89904465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023017707A Active JP7434622B1 (en) | 2023-02-08 | 2023-02-08 | Substrates and electronic equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7434622B1 (en) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001357940A (en) | 1992-09-09 | 2001-12-26 | Sharp Corp | Transmission equipment, electrical plug, optical fiber plug and apparatus |
WO2006064093A1 (en) | 2004-12-16 | 2006-06-22 | Pekka Saastamoinen | Method and devices for improving the quality of signal transmission and reproduction |
JP2007124073A (en) | 2005-10-26 | 2007-05-17 | Nec Infrontia Corp | Audio input/output apparatus and input/output function switching method |
JP2010087765A (en) | 2008-09-30 | 2010-04-15 | Yamaha Corp | Audio signal processing device |
JP2010278691A (en) | 2009-05-28 | 2010-12-09 | Lenovo Singapore Pte Ltd | Audio device recognition apparatus and portable computer |
JP2012004734A (en) | 2010-06-15 | 2012-01-05 | Sony Corp | Reproduction device and reproduction method |
US20170242652A1 (en) | 2016-02-18 | 2017-08-24 | Samsung Electronics Co., Ltd. | Electronic device and method for processing audio data |
-
2023
- 2023-02-08 JP JP2023017707A patent/JP7434622B1/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001357940A (en) | 1992-09-09 | 2001-12-26 | Sharp Corp | Transmission equipment, electrical plug, optical fiber plug and apparatus |
WO2006064093A1 (en) | 2004-12-16 | 2006-06-22 | Pekka Saastamoinen | Method and devices for improving the quality of signal transmission and reproduction |
JP2007124073A (en) | 2005-10-26 | 2007-05-17 | Nec Infrontia Corp | Audio input/output apparatus and input/output function switching method |
JP2010087765A (en) | 2008-09-30 | 2010-04-15 | Yamaha Corp | Audio signal processing device |
JP2010278691A (en) | 2009-05-28 | 2010-12-09 | Lenovo Singapore Pte Ltd | Audio device recognition apparatus and portable computer |
JP2012004734A (en) | 2010-06-15 | 2012-01-05 | Sony Corp | Reproduction device and reproduction method |
US20170242652A1 (en) | 2016-02-18 | 2017-08-24 | Samsung Electronics Co., Ltd. | Electronic device and method for processing audio data |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8308515B2 (en) | Multi-interfaces connector | |
US7329153B2 (en) | Audio output device | |
US8038476B2 (en) | Network connector | |
US7264493B2 (en) | High frequency coaxial jack | |
JP5433322B2 (en) | Connectors, cable assemblies and semiconductor test equipment | |
JP7434622B1 (en) | Substrates and electronic equipment | |
JP5448606B2 (en) | Contact and socket using this contact | |
US10547141B2 (en) | Flat-port connectors | |
CN203398401U (en) | Earphone interface structure | |
US20090130921A1 (en) | External serial ata connector | |
CN208690569U (en) | A kind of earphone socket with FPC connector | |
CN100483865C (en) | Universal audio jack and plug | |
CN201887215U (en) | Audio connector | |
CN109103638B (en) | Earphone socket with FPC connector | |
TWM582698U (en) | Connector socket with corners and inner walls for guiding and protecting insulation rubber insertion port | |
TWM447005U (en) | Electronic connector and electronic device using same | |
TW201507299A (en) | Electrical connector | |
CN109068223A (en) | Electroacoustic device | |
CN218677650U (en) | Earphone seat device and mobile terminal thereof | |
CN220155205U (en) | FPC cable and charging data line | |
US11424566B2 (en) | High-density connecting device | |
TWI777111B (en) | Dual connector memory device and transmission control circuit | |
CN212114071U (en) | Earphone plug, earphone socket and terminal | |
TWM621352U (en) | Audio connector module and electrical device | |
KR20060113036A (en) | Ear phone plug and ear phone plug connector |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230208 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20230427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20230427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240123 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7434622 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |