JP7433029B2 - 作業負荷の繰り返し冗長化 - Google Patents
作業負荷の繰り返し冗長化 Download PDFInfo
- Publication number
- JP7433029B2 JP7433029B2 JP2019218908A JP2019218908A JP7433029B2 JP 7433029 B2 JP7433029 B2 JP 7433029B2 JP 2019218908 A JP2019218908 A JP 2019218908A JP 2019218908 A JP2019218908 A JP 2019218908A JP 7433029 B2 JP7433029 B2 JP 7433029B2
- Authority
- JP
- Japan
- Prior art keywords
- task
- processing
- signature
- unit
- processed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 claims description 605
- 238000000034 method Methods 0.000 claims description 97
- 230000008569 process Effects 0.000 claims description 83
- 238000001514 detection method Methods 0.000 claims description 41
- 230000004044 response Effects 0.000 claims description 3
- 230000015654 memory Effects 0.000 description 106
- 238000004519 manufacturing process Methods 0.000 description 44
- 238000013459 approach Methods 0.000 description 15
- 238000003860 storage Methods 0.000 description 9
- 230000008901 benefit Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 238000009877 rendering Methods 0.000 description 8
- 239000000872 buffer Substances 0.000 description 7
- 230000007246 mechanism Effects 0.000 description 6
- 230000001052 transient effect Effects 0.000 description 6
- 230000009977 dual effect Effects 0.000 description 4
- 230000005865 ionizing radiation Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000003252 repetitive effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000011076 safety test Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 230000009897 systematic effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000013528 artificial neural network Methods 0.000 description 1
- 238000012550 audit Methods 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012993 chemical processing Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012958 reprocessing Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1633—Error detection by comparing the output of redundant processing systems using mutual exchange of the output between the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1497—Details of time redundant execution on a single processing unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/82—Solving problems relating to consistency
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Software Systems (AREA)
- Computer Security & Cryptography (AREA)
- Hardware Redundancy (AREA)
- Image Generation (AREA)
Description
チェックユニットは、グラフィックス処理ユニットの外部の第2のチェックユニットに対して、第1および/または第2のシグネチャを利用可能にするように構成されてもよく、第2のチェックユニットは、データストアに保持されているその処理されたデータのさらなるシグネチャ特性を生成するために、第1のタイプのタスクに関してグラフィック処理ユニットによってデータストアに書き込まれた処理されたデータをリードバックするように構成されており、
第2のチェックユニットに提供された第2のフォルト検出ユニットは、第1のタイプの同じタスクに関して、さらなるシグネチャを、チェックユニットによって利用可能にされた第1および/または第2のシグネチャのうちの一方または両方と比較するように構成されてもよく、第2のフォルト検出ユニットは、さらなるシグネチャが第1および第2のシグネチャのうちの一方または両方と一致しない場合に、フォルト信号を発生させるように構成されている。
ここで、図2のグラフィック処理システムの動作が、図4に示す第1の実施例および図8に示すフローチャートに関して説明される。図4は、2つの概略図(a)および(b)を含み、それらは、安全重要機能に関連する処理タスク上のGPU200の動作を示す。図4(a)では、複数の処理ユニット204の一対の処理ユニット405および406は、タスク407の作業負荷からの処理のためのタスクを受信するように配置される。通常、GPUは、3つ以上の処理ユニットを有する。作業負荷407は、例えば、キャッシュ206でのタスク410のバッファであってもよい。明確にするために、図では、作業負荷407は、キャッシュとは別個に概略的に示されているが、キャッシュ、ならびに/またはGPUのその他のデータストア(処理ユニット自体を含む)および/もしくはGPUの外部(例えば、外部メモリ201における)のデータストアにおいてサポートされてもよい。処理701のために受信した各タスクは、既定の安全レベルに従って処理される安全タスクであってもよい。
GPUの安全性の特性を改善するために、各安全タスクが2つ以上の異なる処理ユニットで処理されることを確実にすることが有利であり得る。このアプローチは、図8に再び示されるアプローチのための例示的なフローチャートを用いて、図5に示す実施例に図示されている。図5に示すシステムは、上述の図4に示すシステムと同様に動作するが、図5に示すシステムでは、図5(a)に示される第1のパスで処理ユニット405に割り当てられる安全タスクは、図5(b)に示される第2のパスで処理ユニット406に割り当てられ、その逆もまた可であることが確実にされる。例えば、タスクT0およびT2は、第1のパスでは処理ユニット405で処理されるが、第2のパスでは処理ユニット406で処理され、タスクT1およびT3は、第1のパスでは処理ユニット406で処理されるが、第2のパスでは処理ユニット405で処理される。
図4および図5に関して本明細書に記載したアプローチは、フォルトをグラフィック処理システムの処理ユニットで検出することを可能にする一方で、処理ユニット後のデータ経路上のハードウェアにわたる保護を提供しない。例えば、キャッシュ206またはメモリ201で導入されたフォルトは、識別されない。エラー修正コード(ECC)などのデータ修正メカニズムは、単一ビットのフリッピングなどのキャッシュおよびメモリの軽微なエラーから復旧するいくつかの能力を提供することができる。パリティビットなどのエラー検出メカニズムは、キャッシュおよび/またはメモリで用いられ得る。しかしながら、このようなメカニズムは、データをカバーするが、GPUに/から通信されるメッセージを制御しない。
上述の通り、一部の実施例では、GPUを通した安全タスクの第1のパスで生成された処理されたタスクデータは、メモリ201に書き出され、その第1のパスのこの処理されたタスクデータは、そのそれぞれのシグネチャ603の形成のために、チェックユニット(例えば、チェックユニット208またはソフトウェアチェックユニット601)にリードバックされる。第1のパスで生成された処理されたタスクデータは、一般的には最初に利用できるため、これによって、メモリに保持されている処理されたタスクデータについて、できるだけ早くシグネチャを利用できるようになる。GPUを通したタスクの第2の処理パスは、第1のパスからの処理されたタスクデータがメモリに書き出される時間、および/または第1のパスからの処理されたタスクデータがメモリからリードバックされる時間、および/またはシグネチャが第1のパスからの処理されたタスクデータについて形成される時間と部分的に重複していてもよい。
Claims (21)
- グラフィック処理システムであって、
タスクを処理するための複数の処理ユニットであって、各処理ユニットが、前記複数の処理ユニットのいくつかのその他の処理ユニットから独立してタスクを処理するよう構成されている、複数の処理ユニットと、
タスクを処理する際に、処理ユニットの出力の特性であるシグネチャを形成するように動作可能である、チェックユニットと、
前記チェックユニットで形成されたシグネチャを比較するように動作可能である、フォルト検出ユニットと、を含み、
前記グラフィック処理システムが、第1の処理および第2の処理された出力をそれぞれ生成するために、前記複数の処理ユニットで、第1のタイプの各タスクを、第1の時間および第2の時間で処理するように構成されており、前記チェックユニットが、それぞれ前記第1の処理および前記第2の処理された出力の特性である、第1のシグネチャおよび第2のシグネチャを形成するように構成されており、前記フォルト検出ユニットは、前記第1のシグネチャおよび前記第2のシグネチャを比較し、前記第1のシグネチャおよび前記第2のシグネチャが一致しない場合に、フォルト信号を発生させるように構成され、
第2のタイプの各タスクが、それぞれの単一の処理された出力を生成するように、前記複数の処理ユニットで、第1の時間でのみ処理される、
グラフィック処理システム。 - 異なる処理ユニットで前記第1のタイプおよび前記第2のタイプの各タスクを同時に処理するように構成されている、請求項1に記載のグラフィック処理システム。
- 前記第2のタイプの各タスクが、既定の安全レベルに従って処理されない非安全タスクである、請求項2に記載のグラフィック処理システム。
- 前記チェックユニットが、前記単一の処理された出力の特性である、シグネチャを形成しないように構成されている、請求項2または3に記載のグラフィック処理システム。
- 前記第2のタイプのタスクを処理するように構成された1つ以上のその他の処理ユニットをさらに含み、前記1つ以上のその他の処理ユニットが、前記第1の時間でのみ、前記第2のタイプの各タスクを処理するように構成されている、請求項2~4のいずれかに記載のグラフィック処理システム。
- 前記第1のタイプの各タスクが、既定の安全レベルに従って処理される安全タスクである、請求項1~5のいずれかに記載のグラフィック処理システム。
- 前記複数の処理ユニットの第1の処理ユニットが、前記第1の時間の処理時に、前記タスクを処理するように構成されており、前記複数の処理ユニットの第2の処理ユニットが、前記第2の時間の処理時に、前記第1のタイプのタスクを処理するように構成されている、請求項1~6のいずれかに記載のグラフィック処理システム。
- 前記第2の処理ユニットが前記第1の処理ユニットと独立して前記タスクを受信するように構成されている、請求項7に記載のグラフィック処理システム。
- 前記第2の処理ユニットが前記第1の処理ユニット以外の前記複数の処理ユニットのいくつかの処理ユニットに制約されるように構成されている、請求項7または8に記載のグラフィック処理システム。
- 前記第1の処理ユニットおよび前記第2の処理ユニットが同じ処理ユニットであることが許容されるように構成されている、請求項7または8に記載のグラフィック処理システム。
- 前記複数の処理ユニットでの処理のために、前記第1のタイプのタスクを保持するためのキャッシュをさらに含み、前記第1のタイプのタスクは、処理ユニットが前記第1の時間で処理するためにそのタスクを取得する時に、前記キャッシュから削除されない、請求項1~10のいずれかに記載のグラフィック処理システム。
- 各タスクが前記複数の処理ユニットのうちどの処理ユニットに割り当てられたかを識別するデータを維持し、前記データは、前記第1のタイプのタスクを前記第2の時間での処理のための処理ユニットに割り当てる際に参照され、応答として、そのタスクは、そのタスクが前記第1の時間の処理のために割り当てられた処理ユニット以外のいずれかの処理ユニットに、前記第2の時間での処理を割り当てられる、請求項1~11のいずれかに記載のグラフィック処理システム。
- 前記第1のタイプの各タスクは、前記タスクが前記第1の時間で処理されてないことを示す、第1の状態、および前記タスクが前記第1の時間で処理されたことを示す、第2の状態の少なくとも2つの段階を有する識別子を含み、前記複数の処理ユニットの各処理ユニットが、前記第1の時間で前記第1のタイプのタスクを処理する際に、前記識別子を、前記第1の状態から前記第2の状態に更新するように構成されている、請求項1~12のいずれかに記載のグラフィック処理システム。
- 前記複数の処理ユニットの各処理ユニットは、前記第1のタイプのタスクのキャッシュにアクセスする際に、前記処理ユニットが、前記第1の時間で処理された時に、そのタスクを処理しなかった場合にのみ、前記第2の状態で識別子を有する前記第1のタイプのタスクを取得するように構成されている、請求項13に記載のグラフィック処理システム。
- 前記第1のタイプのタスクを、第1の処理ユニットおよび第2の処理ユニットに割り当てるように構成された、割り当てユニットを含む、請求項1~14のいずれかに記載のグラフィック処理システム。
- 前記チェックユニットが、前記第1のシグネチャを前記第2のシグネチャと比較する際に、前記フォルト検出ユニットによるその後の使用のために、前記第1の処理された出力に関して形成された前記第1のシグネチャを格納するように構成されている、請求項1~15のいずれかに記載のグラフィック処理システム。
- 前記第1のタイプの各タスクに関して1つ以上の処理された出力を書き込むように構成された、データストアをさらに含み、前記第1の処理および前記第2の処理された出力のうちの1つのみを、前記データストアに書き込むように構成されている、請求項1~16のいずれかに記載のグラフィック処理システム。
- 前記チェックユニットが、前記データストアに保持されているその処理されたデータの特性である、さらなるシグネチャを生成するように、前記第1のタイプのタスクに関して前記データストアに書き込まれた処理されたデータをリードバックするように構成されており、前記フォルト検出ユニットが、前記さらなるシグネチャを、前記第1のタイプの同じタスクに関して前記チェックユニットによって生成された、前記第1のシグネチャおよび前記第2のシグネチャのうちの一方または両方と比較するように構成されており、前記フォルト検出ユニットは、前記さらなるシグネチャが前記第1のシグネチャおよび前記第2のシグネチャのうちの一方または両方と一致しない場合に、フォルト信号を発生させるように構成されている、請求項17に記載のグラフィック処理システム。
- 前記複数の処理ユニット、前記チェックユニット、および前記フォルト検出ユニットが、グラフィック処理ユニットに提供されており、
前記チェックユニットが、前記グラフィック処理ユニットの外部の第2のチェックユニットに対して、前記第1のシグネチャおよび/または前記第2のシグネチャを利用可能にするように構成されており、前記第2のチェックユニットが、前記データストアに保持されているその処理されたデータのさらなるシグネチャの特性を生成するために、前記第1のタイプのタスクに関して前記グラフィック処理ユニットによって前記データストアに書き込まれた処理されたデータをリードバックするように構成されており、
前記第2のチェックユニットに提供された第2のフォルト検出ユニットが、前記第1のタイプの同じタスクに関して、前記さらなるシグネチャを、前記チェックユニットによって利用可能にされた前記第1のシグネチャおよび/または前記第2のシグネチャのうちの一方または両方と比較するように構成されており、前記第2のフォルト検出ユニットは、前記さらなるシグネチャが前記第1のシグネチャおよび前記第2のシグネチャのうちの一方または両方と一致しない場合に、フォルト信号を発生させるように構成されている、請求項17に記載のグラフィック処理システム。 - 前記処理ユニットのそれぞれは、GPU(Graphics Processing Unit)の異なる処理コアである、請求項1~19のいずれかに記載のグラフィック処理システム。
- 各々がいくつかのその他の処理ユニットから独立してタスクを処理するように構成された、複数の処理ユニットを有するグラフィックス処理システムでタスクを処理する方法であって、前記方法は、処理のために第1のタイプのタスクを受信する際に、
第1の処理ユニットで、第1の時間で前記タスクを処理し、かつ前記第1の処理ユニットの出力の第1のシグネチャの特性を形成することと、
第2の処理ユニットで、第2の時間で前記タスクを処理し、かつ前記第2の処理ユニットの出力の第2のシグネチャの特性を形成することと、
前記第1のシグネチャおよび前記第2のシグネチャを比較することと、
前記第1のシグネチャおよび前記第2のシグネチャが一致しない場合、フォルト信号を発生させることと、
処理のために第2のタイプのタスクを受信する際に、
前記第2のタイプの各タスクが、それぞれの単一の処理された出力を生成するように、前記複数の処理ユニットで、前記第1の時間でのみ処理されることと、
を含む、方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2024015919A JP2024050808A (ja) | 2018-12-04 | 2024-02-05 | 作業負荷の繰り返し冗長化 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB1819808.5 | 2018-12-04 | ||
GB1819808.5A GB2579590B (en) | 2018-12-04 | 2018-12-04 | Workload repetition redundancy |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2024015919A Division JP2024050808A (ja) | 2018-12-04 | 2024-02-05 | 作業負荷の繰り返し冗長化 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2020091868A JP2020091868A (ja) | 2020-06-11 |
JP2020091868A5 JP2020091868A5 (ja) | 2022-12-12 |
JP7433029B2 true JP7433029B2 (ja) | 2024-02-19 |
Family
ID=65030114
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019218908A Active JP7433029B2 (ja) | 2018-12-04 | 2019-12-03 | 作業負荷の繰り返し冗長化 |
JP2024015919A Pending JP2024050808A (ja) | 2018-12-04 | 2024-02-05 | 作業負荷の繰り返し冗長化 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2024015919A Pending JP2024050808A (ja) | 2018-12-04 | 2024-02-05 | 作業負荷の繰り返し冗長化 |
Country Status (5)
Country | Link |
---|---|
US (3) | US11288145B2 (ja) |
EP (1) | EP3663921B1 (ja) |
JP (2) | JP7433029B2 (ja) |
CN (1) | CN111275606B (ja) |
GB (1) | GB2579590B (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4130988A1 (en) * | 2019-03-15 | 2023-02-08 | INTEL Corporation | Systems and methods for cache optimization |
CN113424148A (zh) | 2019-03-15 | 2021-09-21 | 英特尔公司 | 用于检测跨分片访问、提供多分片推理缩放和提供最佳页迁移的多分片存储器管理 |
FR3104278B1 (fr) * | 2019-12-06 | 2021-11-19 | Commissariat Energie Atomique | Système informatique embarqué à bord d'un porteur mettant en oeuvre au moins un service critique pour la sûreté de fonctionnement du porteur |
RU2767018C2 (ru) * | 2020-08-11 | 2022-03-16 | Федеральное государственное казённое военное образовательное учреждение высшего образования "Военная академия воздушно-космической обороны имени Маршала Советского Союза Г.К. Жукова" Министерства обороны Российской Федерации | Способ функционирования комплексов средств автоматизации систем обработки информации и управления и устройство, его реализующее |
US11645185B2 (en) * | 2020-09-25 | 2023-05-09 | Intel Corporation | Detection of faults in performance of micro instructions |
GB202019527D0 (en) | 2020-12-10 | 2021-01-27 | Imagination Tech Ltd | Processing tasks in a processing system |
GB2600789B (en) | 2021-04-19 | 2023-05-31 | Imagination Tech Ltd | Tile Region Protection using multiple GPUs |
IT202100012395A1 (it) * | 2021-05-13 | 2022-11-13 | St Microelectronics Srl | Circuito controllore, sistema e procedimento corrispondenti |
GB2608184A (en) * | 2021-06-25 | 2022-12-28 | Graphcore Ltd | Signature generation |
GB2605467B (en) * | 2021-06-29 | 2023-12-06 | Imagination Tech Ltd | Verifying processing logic of a graphics processing unit |
CN116416115B (zh) * | 2022-12-23 | 2024-01-30 | 摩尔线程智能科技(北京)有限责任公司 | Gpu的控制方法、装置、设备、存储介质和程序产品 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010113388A (ja) | 2008-11-04 | 2010-05-20 | Renesas Technology Corp | 処理結果を照合する比較器を有するマルチコアマイコン |
US20180267868A1 (en) | 2017-03-15 | 2018-09-20 | International Business Machines Corporation | Maintaining system reliability in a cpu with co-processors |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2822932B2 (ja) * | 1995-05-29 | 1998-11-11 | 日本電気株式会社 | ソフトウェア二重化処理装置 |
US6571363B1 (en) * | 1998-12-30 | 2003-05-27 | Texas Instruments Incorporated | Single event upset tolerant microprocessor architecture |
US6615366B1 (en) * | 1999-12-21 | 2003-09-02 | Intel Corporation | Microprocessor with dual execution core operable in high reliability mode |
US6772368B2 (en) * | 2000-12-11 | 2004-08-03 | International Business Machines Corporation | Multiprocessor with pair-wise high reliability mode, and method therefore |
EP1639454A2 (de) * | 2003-06-24 | 2006-03-29 | Robert Bosch GmbH | Verfahren zur umschaltung zwischen wenigstens zwei betriebsmodi einer prozessoreinheit sowie entsprechende prozessoreinheit |
US7296181B2 (en) * | 2004-04-06 | 2007-11-13 | Hewlett-Packard Development Company, L.P. | Lockstep error signaling |
US7328331B2 (en) * | 2005-01-25 | 2008-02-05 | Hewlett-Packard Development Company, L.P. | Method and system of aligning execution point of duplicate copies of a user program by copying memory stores |
FR2884949B1 (fr) | 2005-04-26 | 2007-06-22 | Thales Sa | Dispositif de generation graphique comportant des moyens de surveillance de son fonctionnement. |
DE102005037228A1 (de) * | 2005-08-08 | 2007-02-15 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Steuerung eines Rechnersystems |
US20070088979A1 (en) * | 2005-10-14 | 2007-04-19 | Pomaranski Ken G | Hardware configurable CPU with high availability mode |
US7865770B2 (en) * | 2008-01-10 | 2011-01-04 | Advanced Micro Devices, Inc. | Processor including efficient signature generation for logic error protection |
US7941698B1 (en) | 2008-04-30 | 2011-05-10 | Hewlett-Packard Development Company, L.P. | Selective availability in processor systems |
JP5751782B2 (ja) | 2009-09-25 | 2015-07-22 | アーム・リミテッド | グラフィックス処理システム |
DE102009054637A1 (de) | 2009-12-15 | 2011-06-16 | Robert Bosch Gmbh | Verfahren zum Betreiben einer Recheneinheit |
US9135154B2 (en) * | 2010-03-02 | 2015-09-15 | Microsoft Technology Licensing, Llc | Algorithm execution output cache |
US9104403B2 (en) * | 2010-08-18 | 2015-08-11 | Freescale Semiconductor, Inc. | Data processing system having selective redundancy and method therefor |
US9027024B2 (en) * | 2012-05-09 | 2015-05-05 | Rackspace Us, Inc. | Market-based virtual machine allocation |
US9047192B2 (en) * | 2012-12-21 | 2015-06-02 | Advanced Micro Devices, Inc. | Signature-based store checking buffer |
US9892479B1 (en) | 2013-03-12 | 2018-02-13 | Rockwell Collins, Inc | Independent monitoring of graphics processing units |
US9367372B2 (en) * | 2013-06-18 | 2016-06-14 | Advanced Micro Devices, Inc. | Software only intra-compute unit redundant multithreading for GPUs |
US9749319B2 (en) * | 2015-05-20 | 2017-08-29 | Google Inc. | Address validation using signatures |
US10297003B2 (en) | 2015-09-21 | 2019-05-21 | Qualcomm Incorporated | Efficient saving and restoring of context information for context switches |
US9413392B1 (en) * | 2015-12-14 | 2016-08-09 | International Business Machines Corporation | Post-decoding error check with diagnostics for product codes |
US10380185B2 (en) * | 2016-02-05 | 2019-08-13 | Sas Institute Inc. | Generation of job flow objects in federated areas from data structure |
US10013240B2 (en) * | 2016-06-21 | 2018-07-03 | Advanced Micro Devices, Inc. | Fingerprinting of redundant threads using compiler-inserted transformation code |
JP2018107588A (ja) | 2016-12-26 | 2018-07-05 | ルネサスエレクトロニクス株式会社 | 画像処理装置および半導体装置 |
EP3373178A1 (en) | 2017-03-08 | 2018-09-12 | Secure-IC SAS | Comparison of execution context data signatures with references |
US10380039B2 (en) | 2017-04-07 | 2019-08-13 | Intel Corporation | Apparatus and method for memory management in a graphics processing environment |
CN107222485B (zh) | 2017-06-14 | 2020-08-21 | 腾讯科技(深圳)有限公司 | 一种授权方法以及相关设备 |
US10754760B1 (en) * | 2018-05-17 | 2020-08-25 | Xilinx, Inc. | Detection of runtime failures in a system on chip using debug circuitry |
GB2579591B (en) * | 2018-12-04 | 2022-10-26 | Imagination Tech Ltd | Buffer checker |
-
2018
- 2018-12-04 GB GB1819808.5A patent/GB2579590B/en active Active
-
2019
- 2019-12-03 JP JP2019218908A patent/JP7433029B2/ja active Active
- 2019-12-03 CN CN201911222308.XA patent/CN111275606B/zh active Active
- 2019-12-04 EP EP19213562.2A patent/EP3663921B1/en active Active
- 2019-12-04 US US16/703,192 patent/US11288145B2/en active Active
-
2022
- 2022-02-17 US US17/674,392 patent/US11782806B2/en active Active
-
2023
- 2023-10-06 US US18/377,723 patent/US20240036995A1/en active Pending
-
2024
- 2024-02-05 JP JP2024015919A patent/JP2024050808A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010113388A (ja) | 2008-11-04 | 2010-05-20 | Renesas Technology Corp | 処理結果を照合する比較器を有するマルチコアマイコン |
US20180267868A1 (en) | 2017-03-15 | 2018-09-20 | International Business Machines Corporation | Maintaining system reliability in a cpu with co-processors |
Also Published As
Publication number | Publication date |
---|---|
JP2024050808A (ja) | 2024-04-10 |
US11288145B2 (en) | 2022-03-29 |
US20240036995A1 (en) | 2024-02-01 |
GB2579590B (en) | 2021-10-13 |
GB201819808D0 (en) | 2019-01-23 |
CN111275606A (zh) | 2020-06-12 |
US20200174897A1 (en) | 2020-06-04 |
US20220171684A1 (en) | 2022-06-02 |
US11782806B2 (en) | 2023-10-10 |
CN111275606B (zh) | 2024-06-25 |
EP3663921A1 (en) | 2020-06-10 |
EP3663921B1 (en) | 2022-07-13 |
GB2579590A (en) | 2020-07-01 |
JP2020091868A (ja) | 2020-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7433029B2 (ja) | 作業負荷の繰り返し冗長化 | |
US11977913B2 (en) | Buffer checker for task processing fault detection | |
CN112017104B (zh) | 用于执行基于图块的渲染的方法和图形处理系统 | |
JP7512032B2 (ja) | タイル領域保護 | |
GB2579699A (en) | Tile region protection | |
CN115543716A (zh) | 验证图形处理单元的处理逻辑 | |
JP7489954B2 (ja) | 処理システム内の処理タスク | |
GB2613222A (en) | Buffer checker |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221201 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240206 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7433029 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |