JP7428117B2 - Abnormality determination device for battery monitoring equipment - Google Patents

Abnormality determination device for battery monitoring equipment Download PDF

Info

Publication number
JP7428117B2
JP7428117B2 JP2020198366A JP2020198366A JP7428117B2 JP 7428117 B2 JP7428117 B2 JP 7428117B2 JP 2020198366 A JP2020198366 A JP 2020198366A JP 2020198366 A JP2020198366 A JP 2020198366A JP 7428117 B2 JP7428117 B2 JP 7428117B2
Authority
JP
Japan
Prior art keywords
battery cell
circuit
resistor
shunt
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020198366A
Other languages
Japanese (ja)
Other versions
JP2022086397A (en
Inventor
幸拓 朝長
一隆 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2020198366A priority Critical patent/JP7428117B2/en
Priority to PCT/JP2021/037732 priority patent/WO2022113547A1/en
Publication of JP2022086397A publication Critical patent/JP2022086397A/en
Application granted granted Critical
Publication of JP7428117B2 publication Critical patent/JP7428117B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00Secondary cells; Manufacture thereof
    • H01M10/42Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/02Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries for charging batteries from ac mains by converters
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Description

本発明は、電池監視装置の異常判定装置に関する。 The present invention relates to an abnormality determination device for a battery monitoring device.

組電池は、電池セルを多段接続して構成されている。従来より、これらの電池セルを監視するため監視ICを設けており、また、電池セルのセル電圧が均等になるように均等化スイッチを設けている(例えば、特許文献1、2参照)。 A battery pack is constructed by connecting battery cells in multiple stages. Conventionally, a monitoring IC has been provided to monitor these battery cells, and an equalization switch has been provided so that the cell voltages of the battery cells are equalized (for example, see Patent Documents 1 and 2).

近年、監視ICの放熱性を高める目的から、監視ICに対して均等化回路を外付けして構成することが要求されている。特許文献1記載の技術では、監視ICの内部に均等化スイッチの検出回路を設けており、オン固着を検出している。 In recent years, for the purpose of improving the heat dissipation of the monitoring IC, it has been required to configure the monitoring IC with an external equalization circuit. In the technique described in Patent Document 1, a detection circuit for an equalization switch is provided inside the monitoring IC to detect whether the equalization switch is stuck on.

しかし、特許文献1記載の技術は、監視ICに内蔵される均等化スイッチのオン固着を検出する回路であり、監視ICに外付けした均等化回路のオン固着検出手段は提供されていない。 However, the technique described in Patent Document 1 is a circuit that detects whether the equalization switch built into the monitoring IC is stuck on, and does not provide a means for detecting whether the equalization circuit is stuck on, which is externally attached to the monitoring IC.

特許第6398964号公報Patent No. 6398964

本発明の目的は、監視ICに外付けされた均等化回路の異常を判定できるようにした電池監視装置の異常判定装置を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide an abnormality determination device for a battery monitoring device that is capable of determining an abnormality in an equalization circuit externally attached to a monitoring IC.

請求項1記載の発明は、複数の電池セルを直列接続した組電池を監視する電池監視装置の異常判定装置を対象としている。均等化回路は、監視ICの外に設けられた均等化スイッチを用いて構成され、均等化スイッチがオンすると当該均等化スイッチ及び電池セルを通ずる周回経路に通電することで複数の電池セルの電圧を均等化する。 The invention according to claim 1 is directed to an abnormality determination device for a battery monitoring device that monitors an assembled battery in which a plurality of battery cells are connected in series. The equalization circuit is configured using an equalization switch provided outside the monitoring IC, and when the equalization switch is turned on, the voltage of the plurality of battery cells is adjusted by energizing the loop path passing through the equalization switch and the battery cells. equalize.

シャント抵抗は、周回経路に介在して構成されている。判定部は、周回経路に電流が流れることに起因してシャント抵抗に生じる電圧降下を含まないようにフィルタを通じて得られる第1検出値と、周回経路に電流が流れることに起因してシャント抵抗に生じる電圧降下を含むように得られる第2検出値と、を比較することにより均等化回路のショート異常を生じているか否かを判定する。 The shunt resistor is configured to be interposed in the circuit path. The determination unit uses a first detection value obtained through a filter so as not to include a voltage drop that occurs in the shunt resistance due to the current flowing in the circuit path, and a first detection value that is obtained through a filter so as not to include a voltage drop that occurs in the shunt resistance due to the current flowing in the circuit path. It is determined whether or not a short-circuit abnormality has occurred in the equalization circuit by comparing the second detection value obtained so as to include the voltage drop that occurs.

均等化回路のショート異常時には周回経路に電流が流れるため、シャント抵抗に電圧降下を生じる。このため、このシャント抵抗に生じる電圧降下を含まない第1検出値と、シャント抵抗に生じる電圧降下を含む第2検出値と、を比較することで均等化回路のショート異常を生じているか否かを判定でき、この結果、監視ICに外付けされた均等化回路の異常を正常に検出できる。 When a short circuit occurs in the equalization circuit, current flows through the loop path, causing a voltage drop across the shunt resistor. Therefore, by comparing the first detected value that does not include the voltage drop that occurs in the shunt resistor and the second detected value that includes the voltage drop that occurs in the shunt resistor, it is possible to determine whether a short circuit abnormality has occurred in the equalization circuit. As a result, an abnormality in the equalization circuit externally attached to the monitoring IC can be normally detected.

第1実施形態を説明する電気的構成図Electrical configuration diagram explaining the first embodiment 第1実施形態を説明する電気的構成図Electrical configuration diagram explaining the first embodiment 第1実施形態についてスイッチ切替制御内容を説明するタイムチャートのその1Part 1 of a time chart explaining switch switching control details regarding the first embodiment 第1実施形態についてスイッチ切替制御内容を説明するタイムチャートのその2Part 2 of the time chart explaining the switch switching control contents regarding the first embodiment 第1実施形態の比較例の説明図Explanatory diagram of a comparative example of the first embodiment 第2実施形態を説明する電気的構成図のその1Part 1 of an electrical configuration diagram explaining the second embodiment 第2実施形態を説明する電気的構成図のその2Part 2 of the electrical configuration diagram explaining the second embodiment 第2実施形態についてスイッチ切替内容を説明するタイムチャートのその1Part 1 of a time chart explaining switch switching details regarding the second embodiment 第2実施形態についてスイッチ切替内容を説明するタイムチャートのその2Part 2 of a time chart explaining switch switching details regarding the second embodiment 第2実施形態についてスイッチ切替内容を説明するタイムチャートのその3Part 3 of the time chart explaining the switch switching contents regarding the second embodiment 第3実施形態を説明する電気的構成図Electrical configuration diagram explaining the third embodiment 第4実施形態を説明する電気的構成図Electrical configuration diagram explaining the fourth embodiment 第5実施形態を説明する電気的構成図Electrical configuration diagram explaining the fifth embodiment

以下、幾つかの実施形態について図面を参照しながら説明する。以下に説明する各実施形態において同一又は類似の動作を行う構成については、同一又は類似の符号を付し、必要に応じて説明を省略することがある。 Hereinafter, some embodiments will be described with reference to the drawings. In each of the embodiments described below, components that perform the same or similar operations will be denoted by the same or similar reference numerals, and the description may be omitted if necessary.

(第1実施形態)
第1実施形態について図1から図5を参照しながら説明する。図1に示すように、組電池1は、二次電池である複数の電池セルCe1、Ce2を多段に直列接続して構成されている。電池監視装置2は、組電池1の電圧を監視する装置であり、監視IC3の内部回路と、監視IC3の外に設けられた外付け回路3aに分けて構成されている。
(First embodiment)
A first embodiment will be described with reference to FIGS. 1 to 5. As shown in FIG. 1, the assembled battery 1 is configured by connecting a plurality of battery cells Ce1 and Ce2, which are secondary batteries, in series in multiple stages. The battery monitoring device 2 is a device that monitors the voltage of the assembled battery 1, and is divided into an internal circuit of a monitoring IC 3 and an external circuit 3a provided outside the monitoring IC 3.

監視IC3は、電池セルCe1、Ce2の電圧を監視するために設けられた集積回路装置である。監視IC3内には、制御回路4、均等化回路5、マルチプレクサ6、入力スイッチ7、A/D変換回路8、及び判定部として判定回路9が構成されている。 The monitoring IC 3 is an integrated circuit device provided to monitor the voltages of the battery cells Ce1 and Ce2. The monitoring IC 3 includes a control circuit 4, an equalization circuit 5, a multiplexer 6, an input switch 7, an A/D conversion circuit 8, and a determination circuit 9 as a determination section.

監視IC3の外には、外付け回路3aとして、RCフィルタ11、均等化回路101、102、抵抗Rs、第1シャント抵抗Rs1、第2シャント抵抗Rs2、及び、均等化スイッチSpの制御端子を駆動するためのゲート抵抗Rmが構成されている。抵抗Rsは、数十Ω程度に設定されており、第1シャント抵抗Rs1及び第2シャント抵抗Rs2は、数十mΩ程度に設定されている。また、均等化スイッチSpの制御端子保護のため、ツェナーダイオードDが構成されている。 Outside the monitoring IC 3, as an external circuit 3a, an RC filter 11, equalization circuits 101 and 102, a resistor Rs, a first shunt resistor Rs1, a second shunt resistor Rs2, and a control terminal of the equalizing switch Sp are driven. A gate resistor Rm is configured for this purpose. The resistance Rs is set to about several tens of Ω, and the first shunt resistance Rs1 and the second shunt resistance Rs2 are set to about several tens of mΩ. Furthermore, a Zener diode D is configured to protect the control terminal of the equalization switch Sp.

なお図1中には、本願にかかる特徴部分の説明を行うときの利便性を考慮して符号を付しており、組電池1は、奇数番の電池セルCe1及び偶数番の電池セルCe2に分けて符号を付している。 Note that in FIG. 1, reference numbers are given in consideration of convenience when explaining the characteristic parts of the present application, and the assembled battery 1 has odd numbered battery cells Ce1 and even numbered battery cells Ce2. They are labeled separately.

また、奇数番の電池セルCe1の正側の第1電極K1に直接接続されるシャント抵抗を第1シャント抵抗Rs1と記載しており、電池セルCe1の負側の第2電極K2に直接接続されるシャント抵抗を第2シャント抵抗Rs2としている。 In addition, the shunt resistance directly connected to the first electrode K1 on the positive side of the odd-numbered battery cell Ce1 is described as a first shunt resistance Rs1, and the shunt resistance directly connected to the second electrode K2 on the negative side of the battery cell Ce1 is described as a first shunt resistance Rs1. The shunt resistor is defined as a second shunt resistor Rs2.

さらに、偶数番の電池セルCe2の正側の第2電極K2に直接接続されるシャント抵抗を第2シャント抵抗Rs2と記載しており、電池セルCe2の負側の第1電極K1に直接接続されるシャント抵抗を第1シャント抵抗Rs1としている。 Furthermore, the shunt resistance directly connected to the positive side second electrode K2 of the even numbered battery cell Ce2 is described as a second shunt resistance Rs2, and the shunt resistance directly connected to the negative side first electrode K1 of the even numbered battery cell Ce2 is described as a second shunt resistance Rs2. The shunt resistor is designated as a first shunt resistor Rs1.

偶数番の電池セルCe2の負側に直接接続される第1シャント抵抗Rs1と奇数番の電池セルCe1の正側に直接接続される第1シャント抵抗Rs1とは共用されている。同様に、奇数番の電池セルCe1の負側に直接接続される第2シャント抵抗Rs2と偶数番の電池セルCe2の正側に直接接続される第2シャント抵抗Rs2とは共用されている。 The first shunt resistor Rs1 directly connected to the negative side of the even-numbered battery cell Ce2 and the first shunt resistor Rs1 directly connected to the positive side of the odd-numbered battery cell Ce1 are shared. Similarly, the second shunt resistor Rs2 directly connected to the negative side of the odd-numbered battery cell Ce1 and the second shunt resistor Rs2 directly connected to the positive side of the even-numbered battery cell Ce2 are shared.

各電池セルCe1、Ce2にそれぞれ対応して電極間電圧Vclの検出回路が設けられている。偶数番の電池セルCe2の電極間電圧Vclの検出回路は、第1シャント抵抗Rs1、第2シャント抵抗Rs2、抵抗Rsにより構成されている。隣接する奇数番の電池セルCe1の電極間電圧Vclの検出回路もまた、第1シャント抵抗Rs1、第2シャント抵抗Rs2、及び抵抗Rsを用いて構成され、これらの抵抗Rs1、Rs2、Rsを共用している。 A detection circuit for interelectrode voltage Vcl is provided corresponding to each battery cell Ce1, Ce2. A detection circuit for the inter-electrode voltage Vcl of the even-numbered battery cell Ce2 includes a first shunt resistor Rs1, a second shunt resistor Rs2, and a resistor Rs. The detection circuit for the interelectrode voltage Vcl of the adjacent odd-numbered battery cell Ce1 is also configured using a first shunt resistor Rs1, a second shunt resistor Rs2, and a resistor Rs, and these resistors Rs1, Rs2, and Rs are shared. are doing.

監視IC3は、各電池セルCe1、Ce2の両電極からそれぞれ抵抗Rsを通じて接続されるシャント抵抗接続端子Tsを備える。シャント抵抗接続端子Tsは、放電用の抵抗Rs及び第1シャント抵抗Rs1又は第2シャント抵抗Rs2を介して対応する電池セルCe1、Ce2の両電極K1、K2にそれぞれ接続されている。 The monitoring IC 3 includes shunt resistance connection terminals Ts connected to both electrodes of each of the battery cells Ce1 and Ce2 through respective resistances Rs. The shunt resistance connection terminal Ts is connected to both electrodes K1 and K2 of the corresponding battery cells Ce1 and Ce2 via the discharge resistance Rs and the first shunt resistance Rs1 or the second shunt resistance Rs2, respectively.

監視IC3は、各電池セルCe1、Ce2の両電極K1、K2からそれぞれRCフィルタ11を通じて接続されるフィルタ接続端子Tfを備える。フィルタ接続端子Tfには、各電池セルCe1、Ce2の電極間電圧VclがRCフィルタ11の抵抗Rfを通じて直接入力されている。 The monitoring IC 3 includes filter connection terminals Tf connected from both electrodes K1 and K2 of each battery cell Ce1 and Ce2 through an RC filter 11, respectively. The interelectrode voltage Vcl of each battery cell Ce1 and Ce2 is directly input to the filter connection terminal Tf through the resistor Rf of the RC filter 11.

RCフィルタ11は、抵抗Rf及びコンデンサCfを備える。抵抗Rfは、電池セルCeの第1電極K1及び第1シャント抵抗Rs1の間の第1ノードN1と、電池セルCeの第2電極K2及び第2シャント抵抗Rs2の間の第2ノードN2と、の間に接続されている。 The RC filter 11 includes a resistor Rf and a capacitor Cf. The resistance Rf is a first node N1 between the first electrode K1 of the battery cell Ce and the first shunt resistor Rs1, and a second node N2 between the second electrode K2 of the battery cell Ce and the second shunt resistor Rs2. connected between.

コンデンサCfは、フィルタ接続端子Tfと電池セルCe1の負側のノードN2との間に接続されている。RCフィルタ11は、電池セルCe1、Ce2の両電極に直接接続されているため、両電極のノードN1及びN2間の電圧をノイズ除去しながら検出できる。 Capacitor Cf is connected between filter connection terminal Tf and negative node N2 of battery cell Ce1. Since the RC filter 11 is directly connected to both electrodes of the battery cells Ce1 and Ce2, it is possible to detect the voltage between the nodes N1 and N2 of both electrodes while removing noise.

均等化回路101及び102は、それぞれ均等化スイッチSp及び均等化スイッチSpに直列接続された抵抗Rpにより構成される。均等化スイッチSpは、トランジスタ、例えばNチャネル型のMOSFETにより構成されている。 The equalization circuits 101 and 102 are each composed of an equalization switch Sp and a resistor Rp connected in series with the equalization switch Sp. The equalization switch Sp is constituted by a transistor, for example, an N-channel MOSFET.

均等化スイッチSpを構成するMOSFETのドレインソース間と抵抗Rpは、第1シャント抵抗Rs1及び抵抗Rs間のノードと第2シャント抵抗Rs2及び抵抗Rs間のノードとの間に直列接続されている。均等化回路101、102は、均等化スイッチSpをオンすると電池セルCe1、Ce2を通じて周回電流を通電することで各電池セルCe1、Ce2の電圧を均等化できる。 The drain and source of the MOSFET constituting the equalization switch Sp and the resistor Rp are connected in series between a node between the first shunt resistor Rs1 and the resistor Rs and a node between the second shunt resistor Rs2 and the resistor Rs. When the equalization switch Sp is turned on, the equalization circuits 101 and 102 can equalize the voltages of the respective battery cells Ce1 and Ce2 by passing a circulating current through the battery cells Ce1 and Ce2.

監視IC3の内部にもまた均等化回路5が設けられている。均等化回路5は、隣接する2つのシャント抵抗接続端子Tsの間に直列接続されたトランジスタにより構成されている。トランジスタは、例えばNチャネル型のMOSFETによる。均等化回路5は、電池セルCe1、Ce2の電圧を均等化するために設けられる。 An equalization circuit 5 is also provided inside the monitoring IC 3. The equalization circuit 5 includes transistors connected in series between two adjacent shunt resistance connection terminals Ts. The transistor is, for example, an N-channel MOSFET. The equalization circuit 5 is provided to equalize the voltages of the battery cells Ce1 and Ce2.

マルチプレクサ6は、各シャント抵抗接続端子Tsの電圧を選択するための奇数番のスイッチS1、S3、S5、S7…、各フィルタ接続端子Tfの電圧を選択するための偶数番のスイッチS2、S4、S6、S8…により構成されている。 The multiplexer 6 includes odd numbered switches S1, S3, S5, S7... for selecting the voltage of each shunt resistance connection terminal Ts, even numbered switches S2, S4, for selecting the voltage of each filter connection terminal Tf, It is composed of S6, S8, and so on.

制御回路4がマルチプレクサ6を切替制御することでシャント抵抗接続端子Tsとフィルタ接続端子Tfとの間の電圧を検出でき、これにより各電池セルCe1、Ce2に対応したRCフィルタ11の出力電圧を検出できる。 By controlling the multiplexer 6 to switch, the control circuit 4 can detect the voltage between the shunt resistance connection terminal Ts and the filter connection terminal Tf, thereby detecting the output voltage of the RC filter 11 corresponding to each battery cell Ce1, Ce2. can.

マルチプレクサ6の後段には入力スイッチ7が構成されている。入力スイッチ7は、複数のスイッチSI1~SI4により構成される。制御回路4は、入力スイッチ7のスイッチSI1~SI4をオン・オフ制御することで出力電圧の正負を変換できる。 An input switch 7 is configured after the multiplexer 6. The input switch 7 is composed of a plurality of switches SI1 to SI4. The control circuit 4 can convert the output voltage between positive and negative by controlling the switches SI1 to SI4 of the input switch 7 on and off.

図示しないが、A/D変換回路8の入力側にはレベルシフト回路が設けられており、A/D変換回路8はレベルシフト回路を介して電圧を入力する。 A/D変換回路8は入力電圧をA/D変換し判定回路9に出力する。判定回路9は、均等化回路101、102の異常を検出する。 Although not shown, a level shift circuit is provided on the input side of the A/D conversion circuit 8, and the A/D conversion circuit 8 inputs voltage via the level shift circuit. The A/D conversion circuit 8 A/D converts the input voltage and outputs it to the determination circuit 9. The determination circuit 9 detects an abnormality in the equalization circuits 101 and 102.

上記構成について、均等化回路102のショート異常検査方法を説明する。以下の説明では、図2に示したように、電池セルCe2に対応した均等化スイッチSpのショート異常の検査方法を説明する。以降では、電池セルCe2をN+1番目の電池セルCe2と称し、この電池セルCe2の上下に隣接した電池セルCe1をそれぞれN番目、N+2番目の電池セルCe1と称して説明する。 Regarding the above configuration, a short circuit abnormality testing method for the equalization circuit 102 will be explained. In the following explanation, as shown in FIG. 2, a method for inspecting a short-circuit abnormality in the equalization switch Sp corresponding to the battery cell Ce2 will be explained. Hereinafter, the battery cell Ce2 will be referred to as the N+1st battery cell Ce2, and the battery cells Ce1 vertically adjacent to this battery cell Ce2 will be referred to as the Nth and N+2nd battery cells Ce1, respectively.

制御回路4は、均等化回路102のショート異常を検出するときに、全ての均等化スイッチSa及びSpをオフに保持した状態で、図3に示すように、マルチプレクサ6のスイッチS1~S4をオン・オフ制御すると共に、入力スイッチ7のスイッチSI1~SI4をオン・オフ制御する。 When detecting a short-circuit abnormality in the equalization circuit 102, the control circuit 4 turns on the switches S1 to S4 of the multiplexer 6, as shown in FIG. 3, with all equalization switches Sa and Sp kept off. - At the same time as off-controlling, switches SI1 to SI4 of the input switch 7 are on-off controlled.

N+1番目の電池セルCe2に対応した均等化スイッチSpがオン固着しておりショート異常を生じていると、N+1番目の電池セルCe2から、第2シャント抵抗Rs2、均等化回路102、及び第1シャント抵抗Rs1を通じた周回経路A(図2参照)に短絡電流が流れる。周回経路Aに短絡電流が流れることで、第2シャント抵抗Rs2に電圧がかかると共に、第1シャント抵抗Rs1にも電圧がかかる。 If the equalization switch Sp corresponding to the N+1st battery cell Ce2 is stuck on and a short circuit abnormality occurs, the second shunt resistor Rs2, the equalization circuit 102, and the first shunt are removed from the N+1st battery cell Ce2. A short circuit current flows through the circuit path A (see FIG. 2) through the resistor Rs1. When the short circuit current flows through the circuit path A, a voltage is applied to the second shunt resistor Rs2, and a voltage is also applied to the first shunt resistor Rs1.

制御回路4は、図3に示す第1期間T1においてスイッチS1、S4、SI1、SI4をオン制御すると共に、スイッチS2、S3、SI2、SI3をオフ制御する。 The control circuit 4 turns on the switches S1, S4, SI1, and SI4 and turns off the switches S2, S3, SI2, and SI3 during the first period T1 shown in FIG.

すると判定回路9は、第1期間T1において周回経路Aから外れた経路、ここではRCフィルタ11の抵抗Rfを接続した経路、を通じて第N+2番目の電池セルCe1の電極間電圧Vcl_N+2を直接検出する。このため、第2シャント抵抗Rs2の電圧降下ΔVを含まないように第1検出値を取得できる。 Then, the determination circuit 9 directly detects the interelectrode voltage Vcl_N+2 of the N+2-th battery cell Ce1 through a path that deviates from the circulating path A, here, a path to which the resistor Rf of the RC filter 11 is connected in the first period T1. Therefore, the first detected value can be obtained so as not to include the voltage drop ΔV of the second shunt resistor Rs2.

制御回路4は、第2期間T2においてスイッチS2、S3、SI2、SI3をオン制御すると共に、スイッチS1、S4、SI1、SI4をオフ制御する。 The control circuit 4 turns on the switches S2, S3, SI2, and SI3 and turns off the switches S1, S4, SI1, and SI4 during the second period T2.

すると判定回路9は、第2期間T2において第2シャント抵抗Rs2を介して第N+2番目の電池セルCe1の電極間電圧Vcl_N+2を検出することで電池セルCe1の電極間電圧Vcl_N+2に第2シャント抵抗Rs2の両端電圧ΔVを加算した電圧Vcl_N+2+ΔVを検出する。これにより、判定回路9は、第2シャント抵抗Rs2の電圧降下ΔVを含むように第2検出値を取得できる。 Then, the determination circuit 9 detects the inter-electrode voltage Vcl_N+2 of the N+2 battery cell Ce1 via the second shunt resistor Rs2 in the second period T2, and sets the second shunt resistor Rs2 to the inter-electrode voltage Vcl_N+2 of the battery cell Ce1. The voltage Vcl_N+2+ΔV which is the sum of the voltages ΔV across both ends is detected. Thereby, the determination circuit 9 can acquire the second detected value so as to include the voltage drop ΔV of the second shunt resistor Rs2.

この後、判定回路9は、2つの経路における検出値の結果を比較することで、均等化回路102にショート異常を生じているか否かを判定する。例えば、判定回路9は、第2期間T2に検出した電圧Vcl_N+2+ΔVから第1期間T1に検出した電圧Vcl_N+2を減算し、これらの差分値が所定値に達していることを条件として、均等化回路102にショート異常を生じていると判定できる。 Thereafter, the determination circuit 9 determines whether or not a short-circuit abnormality has occurred in the equalization circuit 102 by comparing the results of the detection values in the two paths. For example, the determination circuit 9 subtracts the voltage Vcl_N+2 detected in the first period T1 from the voltage Vcl_N+2+ΔV detected in the second period T2, and on condition that the difference value between them reaches a predetermined value, the equalization circuit 102 subtracts the voltage Vcl_N+2 detected in the first period T1. It can be determined that a short circuit abnormality has occurred.

なお判定回路9が、2つの検出値を減算することで均等化回路102のショート異常を判定する形態を示したが減算値に限られない。電圧降下ΔVに基づく検出値を取得できれば、第1期間T1の検出電圧及び第2期間T2の検出電圧をどのように演算しても良い。電池セルCe1、Ce2の電極間電圧Vclがそれぞれ様々な影響に基づいて変動することを考慮すれば、同一セルCe1の電極間電圧Vcl_N+2に対し何れか一方から他方を減算した差分値に基づいてショート異常を生じているか否かを判定することが望ましい。 Although the determination circuit 9 determines whether the equalization circuit 102 is short-circuited by subtracting two detected values, the determination circuit 9 is not limited to the subtracted value. As long as a detected value based on the voltage drop ΔV can be obtained, the detected voltage in the first period T1 and the detected voltage in the second period T2 may be calculated in any manner. Considering that the interelectrode voltage Vcl of battery cells Ce1 and Ce2 varies based on various influences, a short circuit is detected based on the difference value obtained by subtracting one from the other with respect to the interelectrode voltage Vcl_N+2 of the same cell Ce1. It is desirable to determine whether or not an abnormality is occurring.

検査対象となるN+1番目の電池セルCe2に対応した均等化回路102のショート異常を検出するため、当該電池セルCe2の正側に隣接したN+2番目の電池セルCe1に対応したスイッチS1、S2、S3、S4をオン・オフ制御する形態を示したが、これに限定されるものではない。 In order to detect a short-circuit abnormality in the equalization circuit 102 corresponding to the N+1st battery cell Ce2 to be inspected, switches S1, S2, S3 corresponding to the N+2nd battery cell Ce1 adjacent to the positive side of the battery cell Ce2 are installed. , S4 have been shown to be on/off controlled, but the present invention is not limited to this.

N+1番目の電池セルCe2に対応した均等化回路102のショート異常を検出するため、当該電池セルCe2の負側に隣接したN番目の電池セルCe1に対応したスイッチS5、S6、S7、S8を図4に示したようにオン・オフ制御し、これら検出された電圧に基づいて、判定回路9がN+1番目の電池セルCe2に対応した均等化回路102のショート異常を検出するようにしても良い。 In order to detect a short-circuit abnormality in the equalization circuit 102 corresponding to the N+1-th battery cell Ce2, switches S5, S6, S7, and S8 corresponding to the N-th battery cell Ce1 adjacent to the negative side of the battery cell Ce2 are shown in FIG. 4, the determination circuit 9 may detect a short-circuit abnormality in the equalization circuit 102 corresponding to the N+1-th battery cell Ce2 based on the detected voltages.

この場合、均等化スイッチSpがショートしていれば、第1シャント抵抗Rs1に生じた電圧降下ΔVを検出でき、前述同様に均等化回路102のスイッチSpのショート異常を検出できる。 In this case, if the equalization switch Sp is short-circuited, the voltage drop ΔV occurring in the first shunt resistor Rs1 can be detected, and the short-circuit abnormality of the switch Sp of the equalization circuit 102 can be detected as described above.

図5に比較例の構成を示している。この図5の構成では、第1シャント抵抗Rs1、第2シャント抵抗Rs2を設けていない構成を示している。この比較例の構成を適用しつつ、隣接する電池セルCe1の電極間電圧Vclを検出しても、第1シャント抵抗Rs1、第2シャント抵抗Rs2に基づく電圧降下ΔVを検出できない。このため、均等化スイッチSpのショート異常に基づく電圧変化を検出できず、この結果、均等化スイッチSpのショート異常を検出できない。 FIG. 5 shows the configuration of a comparative example. The configuration of FIG. 5 shows a configuration in which the first shunt resistor Rs1 and the second shunt resistor Rs2 are not provided. Even if the inter-electrode voltage Vcl of the adjacent battery cell Ce1 is detected while applying the configuration of this comparative example, the voltage drop ΔV based on the first shunt resistance Rs1 and the second shunt resistance Rs2 cannot be detected. Therefore, a voltage change due to a short-circuit abnormality in the equalizing switch Sp cannot be detected, and as a result, a short-circuit abnormality in the equalizing switch Sp cannot be detected.

これに対し、本実施形態によれば、第1シャント抵抗Rs1、第2シャント抵抗Rs2を設けている。判定回路9は、均等化スイッチSpのオフ制御時において、第2シャント抵抗Rs2に生じる電圧降下ΔVを含まない第1検出値と、第2シャント抵抗Rs2に生じる電圧降下ΔVを含む第2検出値と、を比較することにより均等化回路102にショート異常を生じているか否かを判定している。この結果、均等化回路102のショート異常を正常に検出できる。 On the other hand, according to this embodiment, the first shunt resistor Rs1 and the second shunt resistor Rs2 are provided. The determination circuit 9 determines a first detected value that does not include the voltage drop ΔV that occurs across the second shunt resistor Rs2 and a second detected value that includes the voltage drop ΔV that occurs across the second shunt resistor Rs2 when the equalization switch Sp is turned off. It is determined whether or not a short-circuit abnormality has occurred in the equalization circuit 102 by comparing . As a result, a short-circuit abnormality in the equalization circuit 102 can be normally detected.

また判定回路9が、第1期間T1において第1検出値を得るときには、周回経路Aから外れた経路、ここではRCフィルタ11を通じて電池セルCe1の電極K2から直接電位を検出している。これにより、第2シャント抵抗Rs2に生じる電圧降下ΔVを含まないように第1検出値を得られる。 Further, when the determination circuit 9 obtains the first detection value in the first period T1, it directly detects the potential from the electrode K2 of the battery cell Ce1 through a route other than the circular route A, here, the RC filter 11. Thereby, the first detected value can be obtained so as not to include the voltage drop ΔV occurring across the second shunt resistor Rs2.

また判定回路9が、第2期間T2において第2検出値を得るときには、第2シャント抵抗Rs2又は第1シャント抵抗Rs1を介して第N+2番目又は第N番目の第2電池セルCe1の電極間電圧Vclを検出している。したがって、第2シャント抵抗Rs2に生じる電圧降下ΔVを含むように第2検出値を得られる。 Further, when the determination circuit 9 obtains the second detected value in the second period T2, the interelectrode voltage of the N+2-th or N-th second battery cell Ce1 is determined via the second shunt resistor Rs2 or the first shunt resistor Rs1. Detecting Vcl. Therefore, the second detected value can be obtained so as to include the voltage drop ΔV occurring across the second shunt resistor Rs2.

RCフィルタ11は、電池セルCe2の第1電極K1及び第1シャント抵抗Rs1との間の第1ノードN1と、電池セルCe2の第2電極K2及び第2シャント抵抗Rs2との間の第2ノードN2との間に抵抗Rf及びコンデンサCfを含む直列回路を接続して構成されている。これにより、各電池セルCe1、Ce2の電極K1、K2に生じるノイズを抑制しつつ各電池セルCe1、Ce2の電極間電圧Vclを検出でき、ひいてはショート異常しているか否かを精度良く判定できる。 The RC filter 11 has a first node N1 between the first electrode K1 and the first shunt resistor Rs1 of the battery cell Ce2, and a second node between the second electrode K2 and the second shunt resistor Rs2 of the battery cell Ce2. A series circuit including a resistor Rf and a capacitor Cf is connected between the resistor Rf and the capacitor Cf. Thereby, the inter-electrode voltage Vcl of each battery cell Ce1, Ce2 can be detected while suppressing the noise generated in the electrodes K1, K2 of each battery cell Ce1, Ce2, and it can be determined with high accuracy whether or not a short-circuit abnormality has occurred.

(第2実施形態)
第2実施形態について図6から図10を参照しながら説明する。第2実施形態では、RCフィルタ11に代えてπ型フィルタ211を設けた構成を説明する。
(Second embodiment)
A second embodiment will be described with reference to FIGS. 6 to 10. In the second embodiment, a configuration in which a π-type filter 211 is provided in place of the RC filter 11 will be described.

本実施形態の監視IC3は、図示形態に接続したスイッチSI1~SI8からなる入力スイッチ7を備えている。制御回路4は、入力スイッチ7のスイッチSI1~SI8をオン・オフ制御することで出力電圧の正負を変換できる。マルチプレクサ6と入力スイッチ7との間で、図6に示すようにスイッチS1~S8…と、スイッチSI1~SI8とを接続することで、隣接する複数のシャント抵抗接続端子Ts間、隣接する複数のフィルタ接続端子Tf間の電圧を検出可能にしている。 The monitoring IC 3 of this embodiment includes an input switch 7 consisting of switches SI1 to SI8 connected in the illustrated form. The control circuit 4 can convert the output voltage between positive and negative by controlling the switches SI1 to SI8 of the input switch 7 on and off. By connecting the switches S1 to S8... and the switches SI1 to SI8 between the multiplexer 6 and the input switch 7 as shown in FIG. The voltage between the filter connection terminals Tf can be detected.

図7に示すように、π型フィルタ211は、電池セルCe2の第1電極K1及び第1シャント抵抗Rs1の間の第1ノードN1と、電池セルCe2の第2電極K2及び第2シャント抵抗Rs2の間の第2ノードN2との間に、2つの抵抗Rf及びコンデンサCfをπ型に接続して構成される。 As shown in FIG. 7, the π-type filter 211 connects a first node N1 between the first electrode K1 of the battery cell Ce2 and the first shunt resistor Rs1, and a second node N1 between the second electrode K2 and the second shunt resistor Rs2 of the battery cell Ce2. Two resistors Rf and a capacitor Cf are connected in a π-shape between the second node N2 and the second node N2.

N+1番目の電池セルCe2に対応した均等化スイッチSpがオン固着してショート異常を生じると、N+1番目の電池セルCe2から、第2シャント抵抗Rs2、均等化回路102の抵抗Rp、均等化スイッチSp、及び第1シャント抵抗Rs1を通じた周回経路Aに短絡電流が流れる。周回経路Aに短絡電流が流れることで、第2シャント抵抗Rs2に電圧がかかると共に、第1シャント抵抗Rs1にも電圧がかかる。 When the equalization switch Sp corresponding to the N+1st battery cell Ce2 is stuck on and a short circuit occurs, the voltage from the N+1st battery cell Ce2 to the second shunt resistor Rs2, the resistor Rp of the equalization circuit 102, and the equalization switch Sp , and the circuit path A through the first shunt resistor Rs1. When the short circuit current flows through the circuit path A, a voltage is applied to the second shunt resistor Rs2, and a voltage is also applied to the first shunt resistor Rs1.

制御回路4は、図8に示すように第1期間T1中にスイッチS2、S4、SI2、SI8をオン制御すると共に、スイッチS1、S3、SI1、SI7をオフ制御する。 As shown in FIG. 8, the control circuit 4 turns on the switches S2, S4, SI2, and SI8 during the first period T1, and turns off the switches S1, S3, SI1, and SI7.

すると判定回路9は、第1期間T1において隣接するフィルタ接続端子Tf間の電圧を検出できる。判定回路9は、第1期間T1において周回経路Aから外れた経路、ここではRCフィルタ11を通じて第N+2番目の電池セルCe1の電極間電圧Vcl_N+2を直接検出する。このため、第2シャント抵抗Rs2の電圧降下ΔVを含まないように第1検出値を取得できる。 Then, the determination circuit 9 can detect the voltage between adjacent filter connection terminals Tf during the first period T1. The determination circuit 9 directly detects the inter-electrode voltage Vcl_N+2 of the N+2-th battery cell Ce1 through a path deviated from the circulating path A, here the RC filter 11, during the first period T1. Therefore, the first detected value can be obtained so as not to include the voltage drop ΔV of the second shunt resistor Rs2.

制御回路4は、第2期間T2においてスイッチS1、S3、SI1、SI4をオン制御すると共に、スイッチS2、S4、SI2、SI3をオフ制御する。すると、判定回路9は、隣接するシャント抵抗接続端子Ts間の電圧を検出できる。 The control circuit 4 turns on the switches S1, S3, SI1, and SI4 and turns off the switches S2, S4, SI2, and SI3 during the second period T2. Then, the determination circuit 9 can detect the voltage between adjacent shunt resistance connection terminals Ts.

判定回路9は、第2期間T2において第2シャント抵抗Rs2を介して第N+2番目の電池セルCe1の電極間電圧Vclを検出することで第2電池セルCe1の電極間電圧Vcl_N+2に第2シャント抵抗Rs2にかかる電圧ΔVを加算した電圧Vcl_N+2+ΔVを検出する。これにより、判定回路9は、第2シャント抵抗Rs2の電圧降下ΔVを含むように第2検出値を取得できる。 The determination circuit 9 detects the inter-electrode voltage Vcl of the N+2 battery cell Ce1 via the second shunt resistor Rs2 in the second period T2, and sets the inter-electrode voltage Vcl_N+2 of the second battery cell Ce1 to the second shunt resistor. A voltage Vcl_N+2+ΔV which is the sum of the voltage ΔV applied to Rs2 is detected. Thereby, the determination circuit 9 can acquire the second detected value so as to include the voltage drop ΔV of the second shunt resistor Rs2.

この後、判定回路9は、2つの経路における検出値の結果を比較することで、均等化回路102にショート異常を生じているか否かを判定する。例えば判定回路9は、第2期間T2に検出した電圧Vcl_N+2+ΔVから第1期間T1に検出した電圧Vcl_N+2を減算することで、これらの差分値が所定値に達していることを条件として、均等化回路102にショート異常を生じていると判定する。 Thereafter, the determination circuit 9 determines whether or not a short-circuit abnormality has occurred in the equalization circuit 102 by comparing the results of the detection values in the two paths. For example, the determination circuit 9 subtracts the voltage Vcl_N+2 detected in the first period T1 from the voltage Vcl_N+2+ΔV detected in the second period T2, and, on the condition that the difference value between them has reached a predetermined value, the equalization circuit It is determined that a short circuit abnormality has occurred in 102.

前述実施形態でも説明したように、N+1番目の電池セルCe2に対応した均等化回路102のショート異常を検出するため、当該電池セルCe2の負側に隣接したN番目の電池セルCe1に対応したスイッチS5、S6、S7、S8を図9に示すようにオン・オフ制御しても良い。判定回路9は、入力スイッチ7を通じて検出された電圧に基づいて、N+1番目の電池セルCe2に対応した均等化回路102のショート異常を検出する。 As explained in the above embodiment, in order to detect a short-circuit abnormality in the equalization circuit 102 corresponding to the N+1st battery cell Ce2, a switch corresponding to the Nth battery cell Ce1 adjacent to the negative side of the battery cell Ce2 is connected. S5, S6, S7, and S8 may be controlled on and off as shown in FIG. The determination circuit 9 detects a short-circuit abnormality in the equalization circuit 102 corresponding to the N+1-th battery cell Ce2 based on the voltage detected through the input switch 7.

この場合、N+1番目の電池セルCe2に対応した第1シャント抵抗Rs1に電圧降下ΔVを検出でき、前述同様に均等化回路102の均等化スイッチSpのショート異常を検出できる。 In this case, a voltage drop ΔV can be detected in the first shunt resistor Rs1 corresponding to the N+1-th battery cell Ce2, and a short-circuit abnormality in the equalization switch Sp of the equalization circuit 102 can be detected as described above.

また本実施形態の構成では、検査対象となるN+1番目の電池セルCe2に対応した均等化回路102のショート異常を検出するため、当該N+1番目の電池セルCe2に対応したスイッチS3、S4、S5、S6を図10に示すようにオン・オフ制御しても良い。判定回路9が、入力スイッチ7を通じて検出された電圧に基づいてN+1番目の電池セルCe2に対応した均等化スイッチSpのショート異常を検出することも可能である。 Furthermore, in the configuration of the present embodiment, in order to detect a short-circuit abnormality in the equalization circuit 102 corresponding to the N+1st battery cell Ce2 to be inspected, the switches S3, S4, S5, corresponding to the N+1st battery cell Ce2, S6 may be controlled on and off as shown in FIG. It is also possible for the determination circuit 9 to detect a short-circuit abnormality in the equalization switch Sp corresponding to the N+1-th battery cell Ce2 based on the voltage detected through the input switch 7.

制御回路4が、第2期間T2においてスイッチS3、S5、SI5、SI3をオンすることで、隣接するシャント抵抗接続端子Tsの間の電圧を検出するとき、第1シャント抵抗Rs1及び第2シャント抵抗Rs2を通じてN+1番目の電池セルCe2の電極間電圧Vcl_N+1を検出できる。すると、均等化回路102にショート異常を生じていれば、図7に示すように2倍の電圧降下2×ΔVを差分電圧として検出できる。このため、本実施形態においても前述実施形態と同様の作用効果を奏する。 When the control circuit 4 turns on the switches S3, S5, SI5, and SI3 during the second period T2 to detect the voltage between the adjacent shunt resistor connection terminals Ts, the first shunt resistor Rs1 and the second shunt resistor The interelectrode voltage Vcl_N+1 of the N+1-th battery cell Ce2 can be detected through Rs2. Then, if a short-circuit abnormality occurs in the equalization circuit 102, a double voltage drop of 2×ΔV can be detected as a differential voltage, as shown in FIG. Therefore, this embodiment also provides the same effects as those of the above-mentioned embodiment.

(第3実施形態)
第3実施形態について図11を参照しながら説明する。第3実施形態では、図11に示すように、RCフィルタ11に代えて対地フィルタ311を設けた形態を示す。第N+2番目の電池セルCe1に対応した対地フィルタ311は、電池セルCe1の第1電極K1及び第1シャント抵抗Rs1の間のノードと、グランドノードとの間に抵抗Rf及びコンデンサCfによる回路を直列接続している。第N+1番目の電池セルCe2に対応した対地フィルタ311は、電池セルCe2の第2電極K2及び第2シャント抵抗Rs1の間のノードと、グランドノードとの間に抵抗Rf及びコンデンサCfによる回路を直列接続している。
(Third embodiment)
A third embodiment will be described with reference to FIG. 11. In the third embodiment, as shown in FIG. 11, a ground filter 311 is provided in place of the RC filter 11. The ground filter 311 corresponding to the N+2 battery cell Ce1 has a circuit including a resistor Rf and a capacitor Cf connected in series between the node between the first electrode K1 and the first shunt resistor Rs1 of the battery cell Ce1 and the ground node. Connected. The ground filter 311 corresponding to the N+1st battery cell Ce2 has a circuit including a resistor Rf and a capacitor Cf connected in series between the node between the second electrode K2 and the second shunt resistor Rs1 of the battery cell Ce2 and the ground node. Connected.

第3実施形態でも第2実施形態と同様に制御することで、図11に電圧値を示したように、判定回路9がN+1番目の電池セルCe2に対応した均等化回路102のショート異常を検出することができ、第2実施形態と同様の作用効果を奏する。 In the third embodiment, by performing the same control as in the second embodiment, the determination circuit 9 detects a short-circuit abnormality in the equalization circuit 102 corresponding to the N+1st battery cell Ce2, as shown in the voltage value in FIG. This embodiment can provide the same effects as the second embodiment.

(第4実施形態)
第4実施形態について図12を参照しながら説明する。図12は図2に代えて示す構成例である。図12に示すように、第N+1番目の電池セルCe2に対応した均等化スイッチSpに代えて、Pチャネル型のMOSFETを用いて均等化スイッチSpaを構成しても良い。図12に示したように、抵抗Rsaが、Nチャネル型及びPチャネル型のMOSFETのゲートソース間に共通接続されている。この抵抗Rsaの抵抗値を大きく設定して駆動できるため、電池セルCe1、Ce2が低電圧になったとしても均等化スイッチSpを駆動できる。
(Fourth embodiment)
A fourth embodiment will be described with reference to FIG. 12. FIG. 12 is a configuration example shown in place of FIG. 2. As shown in FIG. 12, the equalization switch Spa may be configured using a P-channel MOSFET instead of the equalization switch Sp corresponding to the N+1-th battery cell Ce2. As shown in FIG. 12, a resistor Rsa is commonly connected between the gates and sources of the N-channel and P-channel MOSFETs. Since the resistance value of this resistor Rsa can be set to a large value and driven, the equalization switch Sp can be driven even if the voltage of the battery cells Ce1 and Ce2 becomes low.

(第5実施形態)
第5実施形態について図13を参照しながら説明する。前述実施形態では判定回路9を監視IC3の中に設けているが、図13に示すように、判定回路9の構成、機能は、監視IC3に接続されたマイコン20に構成しても良い。判定回路9の機能は、マイコン20の内部に記憶されたプログラムに基づいて実現しても良いし、A/D変換回路8の出力値をデジタル処理するロジック回路により構成しても良い。
(Fifth embodiment)
A fifth embodiment will be described with reference to FIG. 13. In the embodiment described above, the determination circuit 9 is provided in the monitoring IC 3, but as shown in FIG. 13, the configuration and function of the determination circuit 9 may be configured in the microcomputer 20 connected to the monitoring IC 3. The function of the determination circuit 9 may be realized based on a program stored inside the microcomputer 20, or may be configured by a logic circuit that digitally processes the output value of the A/D conversion circuit 8.

(他の実施形態)
本発明は、前述した実施形態に限定されるものではなく、種々変形して実施することができ、その要旨を逸脱しない範囲で種々の実施形態に適用可能である。
(Other embodiments)
The present invention is not limited to the embodiments described above, and can be implemented with various modifications, and can be applied to various embodiments without departing from the gist thereof.

また前述した実施形態の構成は組み合わせたり入れ替えたりしても良い。本発明は、前述した実施形態に準拠して記述したが、本発明は当該実施形態や構造に限定されるものではないと理解される。本発明は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本発明の範畴や思想範囲に入るものである。 Moreover, the configurations of the embodiments described above may be combined or replaced. Although the present invention has been described based on the embodiments described above, it is understood that the present invention is not limited to the embodiments or structures. The present invention also includes various modifications and equivalent modifications. In addition, various combinations and configurations, as well as other combinations and configurations that include one, more, or fewer elements, fall within the scope and spirit of the present invention.

図面中、Ce1、Ce2は電池セル(Ce2は所定の電池セル、Ce1は第2電池セル)、Sは異常判定装置、1は組電池、2は電池監視装置、3は監視IC、102は均等化回路、9は判定回路(判定部)、11はRCフィルタ(フィルタ)、211はπ型フィルタ(フィルタ)、311は対地フィルタ(フィルタ)、Spは均等化スイッチ、Aは周回経路、Rs1は第1シャント抵抗(シャント抵抗)、Rs2は第2シャント抵抗(シャント抵抗)、を示す。
In the drawing, Ce1 and Ce2 are battery cells (Ce2 is a predetermined battery cell, Ce1 is a second battery cell), S is an abnormality determination device, 1 is an assembled battery, 2 is a battery monitoring device, 3 is a monitoring IC, and 102 is an equivalent 9 is a judgment circuit (judgment unit), 11 is an RC filter (filter), 211 is a π-type filter (filter), 311 is a ground filter (filter), Sp is an equalization switch, A is a circulation path, and Rs1 is a The first shunt resistance (shunt resistance) and Rs2 indicate the second shunt resistance (shunt resistance).

Claims (4)

複数の電池セル(Ce1、Ce2)を直列接続した組電池(1)を監視する電池監視装置(2)の異常判定装置であって、
前記複数の電池セル(Ce1、Ce2)の電圧を監視する監視IC(3)と、
前記監視ICの外に設けられた均等化スイッチ(Sp)を用いて構成され、前記均等化スイッチがオンすると前記電池セルから前記均等化スイッチに通ずる周回経路(A)に通電することで前記複数の電池セルの電圧を均等化する均等化回路(102)と、
前記周回経路に介在して構成されるシャント抵抗(Rs2、Rs1)と、
抵抗(Rf)及びコンデンサ(Cf)を含んで構成されると共に前記電池セルの電極間電圧を直接入力するフィルタ(11;211;311)と、
前記均等化スイッチのオフ制御時において、前記周回経路に電流が流れることに起因して前記シャント抵抗に生じる電圧降下を含まないように前記フィルタを通じて得られる第1検出値と、前記周回経路に電流が流れることに起因して前記シャント抵抗に生じる前記電圧降下を含むように得られる第2検出値と、を比較することにより前記均等化回路にショート異常を生じているか否かを判定する判定部(9)と、を備える電池監視装置の異常判定装置。
An abnormality determination device for a battery monitoring device (2) that monitors an assembled battery (1) in which a plurality of battery cells (Ce1, Ce2) are connected in series,
a monitoring IC (3) that monitors the voltage of the plurality of battery cells (Ce1, Ce2);
It is configured using an equalization switch (Sp) provided outside the monitoring IC, and when the equalization switch is turned on, the plurality of an equalization circuit (102) that equalizes the voltages of the battery cells;
shunt resistors (Rs2, Rs1) configured to be interposed in the circular path;
a filter (11; 211; 311) configured to include a resistor (Rf) and a capacitor (Cf) and directly input the voltage between the electrodes of the battery cell;
When controlling the equalization switch to turn off, the first detected value obtained through the filter does not include a voltage drop that occurs in the shunt resistor due to the current flowing through the circuit path, and the current in the circuit path. a second detection value obtained to include the voltage drop that occurs in the shunt resistor due to the flow of the voltage, and a determination unit that determines whether or not a short circuit abnormality has occurred in the equalization circuit. (9) An abnormality determination device for a battery monitoring device, comprising:
前記シャント抵抗は、前記電池セルの一方の第1電極(K1)に接続される第1シャント抵抗(Rs1)、及び、前記電池セルの他方の第2電極(K2)に接続される第2シャント抵抗(Rs2)、を備え、
前記フィルタ(11)は、
抵抗(Rf)及びコンデンサ(Cf)による直列回路により構成され、前記電池セルの第1電極及び前記第1シャント抵抗との間の第1ノード(N1)と、前記電池セルの第2電極及び前記第2シャント抵抗との間の第2ノード(N2)との間に接続されたRCフィルタにより構成される請求項1記載の電池監視装置の異常判定装置。
The shunt resistance includes a first shunt resistance (Rs1) connected to one first electrode (K1) of the battery cell, and a second shunt resistance connected to the other second electrode (K2) of the battery cell. A resistor (Rs2),
The filter (11) is
It is constituted by a series circuit including a resistor (Rf) and a capacitor (Cf), and includes a first node (N1) between the first electrode of the battery cell and the first shunt resistor, and a first node (N1) between the second electrode of the battery cell and the first shunt resistor. The abnormality determination device for a battery monitoring device according to claim 1, comprising an RC filter connected between the second node (N2) and the second shunt resistor.
前記シャント抵抗は、前記電池セルの一方の第1電極(K1)に接続される第1シャント抵抗(Rs1)、及び、前記電池セルの他方の第2電極(K2)に接続される第2シャント抵抗(Rs2)、を備え、
前記フィルタ(211)は、
前記電池セルの第1電極及び前記第1シャント抵抗の間の第1ノード(N1)と、前記電池セルの第2電極及び前記第2シャント抵抗の間の第2ノード(N2)との間に2つの抵抗(Rf)及びコンデンサ(Cf)をπ型に接続したπ型フィルタにより構成される請求項1記載の電池監視装置の異常判定装置。
The shunt resistance includes a first shunt resistance (Rs1) connected to one first electrode (K1) of the battery cell, and a second shunt resistance connected to the other second electrode (K2) of the battery cell. A resistor (Rs2),
The filter (211) is
between a first node (N1) between the first electrode of the battery cell and the first shunt resistor and a second node (N2) between the second electrode of the battery cell and the second shunt resistor; 2. The abnormality determination device for a battery monitoring device according to claim 1, comprising a π-type filter in which two resistors (Rf) and a capacitor (Cf) are connected in a π-type.
前記シャント抵抗は、前記電池セルの一方の第1電極(K1)に接続される第1シャント抵抗(Rs1)、及び、前記電池セルの他方の第2電極(K2)に接続される第2シャント抵抗(Rs2)、を備え、
前記フィルタ(311)は、
前記電池セルの一方の第1電極及び前記シャント抵抗の間の第1ノードと、グランドノードとの間に抵抗及びコンデンサを直列接続した対地フィルタ(311)により構成される請求項1記載の電池監視装置の異常判定装置。
The shunt resistance includes a first shunt resistance (Rs1) connected to one first electrode (K1) of the battery cell, and a second shunt resistance connected to the other second electrode (K2) of the battery cell. A resistor (Rs2),
The filter (311) is
The battery monitor according to claim 1, comprising a ground filter (311) having a resistor and a capacitor connected in series between a first node between one first electrode of the battery cell and the shunt resistor and a ground node. Equipment abnormality determination device.
JP2020198366A 2020-11-30 2020-11-30 Abnormality determination device for battery monitoring equipment Active JP7428117B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020198366A JP7428117B2 (en) 2020-11-30 2020-11-30 Abnormality determination device for battery monitoring equipment
PCT/JP2021/037732 WO2022113547A1 (en) 2020-11-30 2021-10-12 Abnormality determination device for battery monitoring device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020198366A JP7428117B2 (en) 2020-11-30 2020-11-30 Abnormality determination device for battery monitoring equipment

Publications (2)

Publication Number Publication Date
JP2022086397A JP2022086397A (en) 2022-06-09
JP7428117B2 true JP7428117B2 (en) 2024-02-06

Family

ID=81754239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020198366A Active JP7428117B2 (en) 2020-11-30 2020-11-30 Abnormality determination device for battery monitoring equipment

Country Status (2)

Country Link
JP (1) JP7428117B2 (en)
WO (1) WO2022113547A1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012147587A (en) 2011-01-12 2012-08-02 Lapis Semiconductor Co Ltd Semiconductor circuit, battery monitoring system, diagnosis program, and diagnosis method
JP2017208880A (en) 2016-05-16 2017-11-24 株式会社デンソー Battery pack monitoring system
JP2018004406A (en) 2016-06-30 2018-01-11 株式会社デンソーテン Abnormality detection device and battery pack system
JP2022075221A (en) 2020-11-06 2022-05-18 株式会社デンソー Disconnection abnormality diagnostic device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012147587A (en) 2011-01-12 2012-08-02 Lapis Semiconductor Co Ltd Semiconductor circuit, battery monitoring system, diagnosis program, and diagnosis method
JP2017208880A (en) 2016-05-16 2017-11-24 株式会社デンソー Battery pack monitoring system
JP2018004406A (en) 2016-06-30 2018-01-11 株式会社デンソーテン Abnormality detection device and battery pack system
JP2022075221A (en) 2020-11-06 2022-05-18 株式会社デンソー Disconnection abnormality diagnostic device

Also Published As

Publication number Publication date
WO2022113547A1 (en) 2022-06-02
JP2022086397A (en) 2022-06-09

Similar Documents

Publication Publication Date Title
JP6477593B2 (en) Battery pack monitoring system
CN107643490B (en) Battery monitoring system
WO2019235027A1 (en) Battery pack monitoring system
US20150077124A1 (en) Assembled battery module and disconnection detecting method
JP5928509B2 (en) Battery monitoring device
JP6539618B2 (en) Battery monitoring system
US9267998B2 (en) Protective circuit for a rechargeable battery pack
KR20090010052A (en) Battery pack and method for detecting disconnection of same
JP5920291B2 (en) Battery pack equalization device
JP2019158539A (en) Battery monitoring device
CN108450041B (en) Battery pack monitoring system
EP3336565A1 (en) Secondary battery monitoring device and method for diagnosing failure
JP2015083960A (en) Abnormality detection device
JP7014565B2 (en) Secondary battery monitoring device and failure diagnosis method
US10627453B2 (en) Integrated circuit with built-in status monitoring unit and power supply device provided with said integrated circuit
JP5825243B2 (en) Battery monitoring device
JP5891417B2 (en) Voltage measuring instrument
JP6386816B2 (en) Battery state monitoring circuit and battery device
WO2020059699A1 (en) Battery monitoring device
JP7428117B2 (en) Abnormality determination device for battery monitoring equipment
JP2021191011A (en) Battery monitoring device
JP6753730B2 (en) Battery monitoring system, self-diagnosis method of disconnection detection function
JP5870899B2 (en) Battery monitoring device
JP6658381B2 (en) Electric leakage judgment device
JP7331543B2 (en) BUILD BATTERY MONITORING SYSTEM AND BATTERY FAILURE DETERMINATION METHOD

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240108

R151 Written notification of patent or utility model registration

Ref document number: 7428117

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151