JP7427819B2

JP7427819B2 - power control device

Info

Publication number: JP7427819B2
Application number: JP2023019738A
Authority: JP
Inventors: 健一岡島
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2017-08-21
Filing date: 2023-02-13
Publication date: 2024-02-05
Anticipated expiration: 2038-03-16
Also published as: JP2024028587A; JP2023053240A; JP7018337B2; JP2019037116A

Description

本発明は、電源制御装置に関する。 The present invention relates to a power supply control device.

従来、出力電圧の過電圧に対して保護を行う過電圧保護回路を有する電源回路が知られている。 2. Description of the Related Art Conventionally, a power supply circuit having an overvoltage protection circuit that protects against overvoltage of an output voltage is known.

図１１は、上述のような過電圧保護回路を有する電源回路の一構成例を示す。図１１に示す電源回路１００Ａは、ＤＣ／ＤＣコンバータの一種である所謂リニアレギュレータである。電源回路１００Ａは、出力トランジスタ１０１と、エラーアンプ１０２と、過電圧保護回路１０３Ａと、抵抗Ｒ１，Ｒ２と、を有する。 FIG. 11 shows a configuration example of a power supply circuit having an overvoltage protection circuit as described above. A power supply circuit 100A shown in FIG. 11 is a so-called linear regulator, which is a type of DC/DC converter. The power supply circuit 100A includes an output transistor 101, an error amplifier 102, an overvoltage protection circuit 103A, and resistors R1 and R2.

ｎチャネルＭＯＳＦＥＴとして構成される出力トランジスタ１０１のドレインには、入力電圧Ｖｉｎが印加される。出力トランジスタ１０１のソースには、出力電圧Ｖｏｕｔの出力される出力端子Ｔｏｕｔが接続される。出力トランジスタ１０１のソースは、抵抗Ｒ１，Ｒ２の直列接続構成を介してグランド電位に接続される。抵抗Ｒ１，Ｒ２は、出力電圧Ｖｏｕｔを分圧する。 An input voltage Vin is applied to the drain of the output transistor 101 configured as an n-channel MOSFET. The source of the output transistor 101 is connected to an output terminal Tout from which an output voltage Vout is output. The source of the output transistor 101 is connected to ground potential through a series connection configuration of resistors R1 and R2. Resistors R1 and R2 divide the output voltage Vout.

抵抗Ｒ１と抵抗Ｒ２とが接続される接続ノードは、エラーアンプ１０２の反転入力端に接続される。エラーアンプ１０２の非反転入力端には、参照電圧Ｖｒｅｆが印加される。エラーアンプ１０２の出力端は、出力トランジスタ１０１のゲートに接続される。 A connection node where resistor R1 and resistor R2 are connected is connected to an inverting input terminal of error amplifier 102. A reference voltage Vref is applied to a non-inverting input terminal of the error amplifier 102. The output terminal of the error amplifier 102 is connected to the gate of the output transistor 101.

このような構成により、エラーアンプ１０２は、出力電圧Ｖｏｕｔを抵抗Ｒ１，Ｒ２により分圧して生成されるフィードバック電圧ＦＢが参照電圧Ｖｒｅｇと一致するように出力トランジスタ１０１のゲートを駆動する。これにより、出力電圧Ｖｏｕｔは、下記（１）式で示される電圧値に制御される。
Ｖｏｕｔ＝（（Ｒ１＋Ｒ２）／Ｒ２）×Ｖｒｅｆ（１） With this configuration, the error amplifier 102 drives the gate of the output transistor 101 so that the feedback voltage FB generated by dividing the output voltage Vout by the resistors R1 and R2 matches the reference voltage Vreg. As a result, the output voltage Vout is controlled to a voltage value expressed by the following equation (1).
Vout=((R1+R2)/R2)×Vref (1)

また、過電圧保護回路１０３Ａは、フィードバック電圧ＦＢを監視し、フィードバック電圧ＦＢが過電圧設定された閾値電圧を超えた場合に、エラーアンプ１０２の出力動作を停止させる。これにより、出力電圧Ｖｏｕｔが上昇して過電圧に達した場合に、フィードバック電圧ＦＢも上昇して閾値電圧を超え、エラーアンプ１０２の出力動作が停止されるので、出力電圧Ｖｏｕｔは低下する。従って、出力電圧Ｖｏｕｔの過電圧保護が行われる
。 Further, the overvoltage protection circuit 103A monitors the feedback voltage FB, and stops the output operation of the error amplifier 102 when the feedback voltage FB exceeds a threshold voltage set as an overvoltage. As a result, when the output voltage Vout increases and reaches an overvoltage, the feedback voltage FB also increases and exceeds the threshold voltage, and the output operation of the error amplifier 102 is stopped, so the output voltage Vout decreases. Therefore, overvoltage protection of the output voltage Vout is performed.

また、図１２は、過電圧保護回路を有する電源回路の別の構成例を示す。図１２に示す電源回路１００Ｂは、上述の図１１に示した電源回路１００Ａと同様にリニアレギュレータであるが、構成の相違点として、過電圧保護回路１０３Ｂを有する。 Further, FIG. 12 shows another configuration example of a power supply circuit having an overvoltage protection circuit. The power supply circuit 100B shown in FIG. 12 is a linear regulator like the above-described power supply circuit 100A shown in FIG. 11, but has an overvoltage protection circuit 103B as a difference in configuration.

過電圧保護回路１０３Ｂは、出力電圧Ｖｏｕｔを直接監視し、出力電圧Ｖｏｕｔが過電圧設定値を超えた場合に、エラーアンプ１０２の出力動作を停止させる。 The overvoltage protection circuit 103B directly monitors the output voltage Vout, and stops the output operation of the error amplifier 102 when the output voltage Vout exceeds the overvoltage setting value.

なお、例えば特許文献１にも、過電圧保護を行う電源回路が開示されている。 Note that, for example, Patent Document 1 also discloses a power supply circuit that performs overvoltage protection.

特開２０１０－２２０４５４号公報Japanese Patent Application Publication No. 2010-220454

しかしながら、上述した図１１に示す電源回路１００Ａおよび図１２に示す電源回路１００Ｂには、それぞれ次のような問題がある。電源回路１００Ａでは、抵抗Ｒ１がオープンとなった場合、または抵抗Ｒ２がショートとなった場合、フィードバック電圧ＦＢの異常低下によってエラーアンプ１０２により出力電圧Ｖｏｕｔが上昇して過電圧となるが、フィードバック電圧ＦＢは低下するので過電圧保護回路１０３Ａは過電圧を検出できず、過電圧保護機能が有効とならない。 However, the power supply circuit 100A shown in FIG. 11 and the power supply circuit 100B shown in FIG. 12 described above each have the following problems. In the power supply circuit 100A, when the resistor R1 becomes open or the resistor R2 becomes short-circuited, the error amplifier 102 causes the output voltage Vout to rise due to an abnormal drop in the feedback voltage FB, resulting in an overvoltage. decreases, so the overvoltage protection circuit 103A cannot detect the overvoltage and the overvoltage protection function is not effective.

一方、電源回路１００Ｂであれば、上記のように抵抗Ｒ１がオープンとなった場合、または抵抗Ｒ２がショートとなった場合に出力電圧Ｖｏｕｔが上昇すると、過電圧保護回路１０３Ｂは出力電圧Ｖｏｕｔを直接監視するので、過電圧保護を行うことはできる。 On the other hand, in the case of the power supply circuit 100B, when the output voltage Vout increases when the resistor R1 becomes open or when the resistor R2 becomes short-circuited as described above, the overvoltage protection circuit 103B directly monitors the output voltage Vout. Therefore, overvoltage protection can be provided.

しかしながら、出力トランジスタ１０１、エラーアンプ１０２、および過電圧保護回路１０３Ｂを１つのＩＣに含まれるように構成し、抵抗Ｒ１，Ｒ２が上記ＩＣに対して外付けで設けられる場合、上記（１）式に示すように抵抗Ｒ１，Ｒ２の抵抗値により出力電圧Ｖｏｕｔを設定できる。この場合、設定されうる全ての出力電圧Ｖｏｕｔに対して、共通のＩＣ、すなわち過電圧保護回路１０３Ｂにおいて過電圧設定を適切に行うことは困難となる。 However, if the output transistor 101, the error amplifier 102, and the overvoltage protection circuit 103B are configured to be included in one IC, and the resistors R1 and R2 are provided externally to the IC, the above equation (1) As shown, the output voltage Vout can be set by the resistance values of the resistors R1 and R2. In this case, it is difficult to appropriately set the overvoltage in a common IC, that is, the overvoltage protection circuit 103B, for all output voltages Vout that can be set.

上記状況に鑑み、本発明は、フィードバック電圧の異常が生じた場合にでも出力電圧の過電圧保護を行うことができ、且つ、適切な過電圧設定を行うことが容易となる電源制御装置を提供することを目的とする。 In view of the above circumstances, an object of the present invention is to provide a power supply control device that can protect the output voltage from overvoltage even when an abnormality occurs in the feedback voltage, and can easily set the overvoltage appropriately. With the goal.

上記目的を達成するために本発明の一態様に係る電源制御装置は、電源回路の出力電圧の分圧により得られたフィードバック電圧に基づいて前記出力電圧を制御するように構成された出力電圧制御部と、前記出力電圧が出力電圧閾値を超えたかを検出するように構成された出力電圧検出部と、前記フィードバック電圧がフィードバック電圧閾値以下に下降したかを検出するよう構成されたフィードバック電圧検出部と、を含み、前記出力電圧検出部からの第１検出出力及び前記フィードバック電圧検出部からの第２検出出力に基づいて前記出力電圧制御部の動作を継続または停止するよう構成される第１過電圧保護回路と、前記フィードバック電圧が過電圧設定値を超えることに基づいて、前記出力電圧制御部の動作を停止させるように構成される第２過電圧保護回路と、を有する構成としている（第１の構成）。 In order to achieve the above object, a power supply control device according to one aspect of the present invention includes an output voltage control device configured to control the output voltage based on a feedback voltage obtained by dividing the output voltage of a power supply circuit. an output voltage detection section configured to detect whether the output voltage exceeds an output voltage threshold; and a feedback voltage detection section configured to detect whether the feedback voltage falls below the feedback voltage threshold. and a first overvoltage configured to continue or stop the operation of the output voltage control unit based on a first detection output from the output voltage detection unit and a second detection output from the feedback voltage detection unit. a protection circuit; and a second overvoltage protection circuit configured to stop the operation of the output voltage control section based on the feedback voltage exceeding the overvoltage setting value (first configuration). ).

また、上記第１の構成において、前記第１過電圧保護回路は、
前記フィードバック電圧が前記フィードバック電圧閾値以下であり、且つ前記出力電圧が前記出力電圧閾値以下である場合、前記出力電圧制御部の動作を継続させ、
前記フィードバック電圧が前記フィードバック電圧閾値を超えた場合、前記出力電圧制御部の動作を継続させ、
前記フィードバック電圧が前記フィードバック電圧閾値以下であり、且つ前記出力電圧が前記出力電圧閾値を超えた場合、前記出力電圧制御部の動作を停止させる構成としてもよい（第２の構成）。 Further, in the first configuration, the first overvoltage protection circuit includes:
If the feedback voltage is below the feedback voltage threshold and the output voltage is below the output voltage threshold, continuing the operation of the output voltage control unit;
If the feedback voltage exceeds the feedback voltage threshold, continuing the operation of the output voltage control unit;
If the feedback voltage is below the feedback voltage threshold and the output voltage exceeds the output voltage threshold, the output voltage control unit may stop operating (second configuration).

また、上記第１または第２の構成において、前記第１過電圧保護回路は、前記第１検出出力および前記第２検出出力の両方が入力されるＡＮＤ回路を有する構成としてもよい（第３の構成）。 Furthermore, in the first or second configuration, the first overvoltage protection circuit may include an AND circuit to which both the first detection output and the second detection output are input. ).

また、上記第１から第３のいずれかの構成において、前記出力電圧検出部は、前記第２検出出力に応じて検出動作の継続・停止を切替えられる構成としてもよい（第４の構成）。 Further, in any one of the first to third configurations, the output voltage detection section may be configured to switch between continuation and stop of the detection operation depending on the second detection output (fourth configuration).

また、本発明の一態様に係る電源回路は、上記第１から第４のいずれかの構成の電源制御装置と、前記分圧のための分圧抵抗と、を有する（第５の構成）。 Further, a power supply circuit according to one aspect of the present invention includes a power supply control device having any one of the first to fourth configurations, and a voltage dividing resistor for dividing the voltage (fifth configuration).

また、上記第５の構成において、前記電源回路はリニアレギュレータであって、
前記電源制御装置は、
入力電圧が印加される出力トランジスタと、
前記フィードバック電圧と参照電圧とが入力されて、出力により前記出力トランジスタを駆動するエラーアンプと、を有し、
前記第１過電圧保護回路および前記第２過電圧保護回路は、前記エラーアンプを制御する構成としてもよい（第６の構成）。 Further, in the fifth configuration, the power supply circuit is a linear regulator,
The power supply control device includes:
an output transistor to which an input voltage is applied;
an error amplifier to which the feedback voltage and reference voltage are input and which drives the output transistor with an output;
The first overvoltage protection circuit and the second overvoltage protection circuit may be configured to control the error amplifier (sixth configuration).

また、上記第５の構成における電源回路は、スイッチングレギュレータであってもよい（第７の構成）。 Furthermore, the power supply circuit in the fifth configuration may be a switching regulator (seventh configuration).

また、上記第７の構成において、前記電源制御装置は、
入力電圧とグランド電位との間で直列に接続される第１スイッチング素子および第２スイッチング素子と、
前記フィードバック電圧と参照電圧とが入力されるエラーアンプまたはコンパレータと、
前記エラーアンプまたは前記コンパレータの出力に基づいて前記第１スイッチング素子および第２スイッチング素子を駆動するドライバと、
を有し、
前記電源回路は、
前記第１スイッチング素子と前記第２スイッチング素子とが接続される接続ノードに一端を接続されるコイルと、
前記コイルの他端に一端を接続されるコンデンサと、
を有し、
前記第１過電圧保護回路および前記第２過電圧保護回路は、前記ドライバを制御する構成としてもよい（第８の構成）。 Furthermore, in the seventh configuration, the power supply control device includes:
a first switching element and a second switching element connected in series between an input voltage and a ground potential;
an error amplifier or a comparator to which the feedback voltage and reference voltage are input;
a driver that drives the first switching element and the second switching element based on the output of the error amplifier or the comparator;
has
The power supply circuit is
a coil having one end connected to a connection node to which the first switching element and the second switching element are connected;
a capacitor having one end connected to the other end of the coil;
has
The first overvoltage protection circuit and the second overvoltage protection circuit may be configured to control the driver (eighth configuration).

また、本発明の一態様に係る電子機器は、上記だい５から第８のいずれかの構成の電源回路を有する（第９の構成）。 Further, an electronic device according to one aspect of the present invention has a power supply circuit having any of the above-mentioned fifth to eighth configurations (ninth configuration).

また、本発明の一態様に係るＩＣパッケージは、上記第１の構成の電源制御装置として機能するＩＣパッケージであり、
前記出力電圧制御部は、第１スイッチング素子と、前記第１スイッチング素子に直列接続される第２スイッチング素子と、前記第１スイッチング素子および前記第２スイッチング素子を駆動するドライバと、を有し、
前記ＩＣパッケージは、
前記第１スイッチング素子に入力電圧を印加するための第１外部端子と、
前記第２スイッチング素子にグランド電位を印加するための第２外部端子と、
前記ドライバ用の電源端子である第３外部端子と、
前記電源制御装置のシャットダウンとイネーブルを切替える信号を入力するための第４外部端子と、
前記フィードバック電圧を印加するための第５外部端子と、
前記出力電圧を印加するための第６外部端子と、
を有し、
さらに前記ＩＣパッケージは、
第１辺と、
前記第１辺の一端と接続されて前記第１辺と交差する方向に延びる第２辺と、
前記第２辺の一端と接続されて前記第１辺と対向する第３辺と、
を有し、
前記第１辺には、前記第５外部端子を少なくとも含んだ第１低耐圧端子のみが配置され、
前記第２辺には、前記第１外部端子および前記第３外部端子を少なくとも含んだ第１高耐圧端子のみが配置され、
前記第３辺には、前記第２外部端子および第６外部端子を少なくとも含んだ第２低耐圧端子と、前記第２低耐圧端子よりも前記第２辺の近くに配置される高耐圧の前記第４外部端子とが配置される構成としている（第１０の構成）。 Further, an IC package according to one aspect of the present invention is an IC package that functions as a power supply control device having the first configuration,
The output voltage control section includes a first switching element, a second switching element connected in series to the first switching element, and a driver that drives the first switching element and the second switching element,
The IC package is
a first external terminal for applying an input voltage to the first switching element;
a second external terminal for applying a ground potential to the second switching element;
a third external terminal that is a power supply terminal for the driver;
a fourth external terminal for inputting a signal for switching between shutdown and enable of the power supply control device;
a fifth external terminal for applying the feedback voltage;
a sixth external terminal for applying the output voltage;
has
Furthermore, the IC package is
The first side and
a second side connected to one end of the first side and extending in a direction intersecting the first side;
a third side connected to one end of the second side and facing the first side;
has
Only a first low voltage terminal including at least the fifth external terminal is arranged on the first side,
Only a first high voltage terminal including at least the first external terminal and the third external terminal is arranged on the second side,
The third side includes a second low voltage terminal including at least the second external terminal and the sixth external terminal, and a high voltage terminal located closer to the second side than the second low voltage terminal. A fourth external terminal is arranged (tenth configuration).

また、上記第１０の構成において、前記フィードバック電圧が所定電圧に達するとフラグを出力するパワーグッド機能部と、
前記フラグを出力するための第７外部端子と、
前記第１スイッチング素子と前記第２スイッチング素子とが接続される接続ノードに接続される第８外部端子と、
前記第１辺の他端と前記第３辺の一端とに接続されて前記第２辺と対向する第４辺と、
をさらに有し、
前記第４辺には、第８外部端子を少なくとも含んだ第２高耐圧端子と、前記第２高耐圧端子よりも前記第１辺の近くに配置される低耐圧の前記第７外部端子とが配置される構成としてもよい（第１１の構成）。 Further, in the tenth configuration, a power good function section outputs a flag when the feedback voltage reaches a predetermined voltage;
a seventh external terminal for outputting the flag;
an eighth external terminal connected to a connection node to which the first switching element and the second switching element are connected;
a fourth side connected to the other end of the first side and one end of the third side and facing the second side;
It further has
The fourth side includes a second high voltage terminal that includes at least an eighth external terminal, and a seventh external terminal with a low voltage resistance that is arranged closer to the first side than the second high voltage terminal. It is also possible to have a configuration in which the two terminals are arranged (eleventh configuration).

本発明によると、フィードバック電圧の異常が生じた場合にでも出力電圧の過電圧保護を行うことができ、且つ、適切な過電圧設定を行うことが容易となる。 According to the present invention, it is possible to protect the output voltage from overvoltage even when an abnormality occurs in the feedback voltage, and to easily set the overvoltage appropriately.

本発明の第１実施形態に係る電源回路の構成を示す図である。1 is a diagram showing the configuration of a power supply circuit according to a first embodiment of the present invention. 第１実施形態に係る過電圧保護回路の動作の一例を示すタイミングチャートである。5 is a timing chart showing an example of the operation of the overvoltage protection circuit according to the first embodiment. 第１実施形態に係る過電圧保護回路の動作の一例を示すタイミングチャートである。5 is a timing chart showing an example of the operation of the overvoltage protection circuit according to the first embodiment. 本発明の第２実施形態に係る電源回路の構成を示す図である。FIG. 3 is a diagram showing the configuration of a power supply circuit according to a second embodiment of the present invention. 第２実施形態に係る過電圧保護回路の動作の一例を示すタイミングチャートである。7 is a timing chart showing an example of the operation of the overvoltage protection circuit according to the second embodiment. 第２実施形態に係る過電圧保護回路の動作の一例を示すタイミングチャートである。7 is a timing chart showing an example of the operation of the overvoltage protection circuit according to the second embodiment. 本発明の第３実施形態に係る電源回路の構成を示す図である。FIG. 7 is a diagram showing the configuration of a power supply circuit according to a third embodiment of the present invention. 本発明の第４実施形態に係る電源回路の構成を示す図である。It is a figure showing the composition of the power supply circuit concerning a 4th embodiment of the present invention. 本発明の第４実施形態に係る電源ＩＣにおけるピン配置の一例を示す平面図である。FIG. 7 is a plan view showing an example of a pin arrangement in a power supply IC according to a fourth embodiment of the present invention. 各種電子機器が搭載された車両の一例の外観を示す図である。FIG. 1 is a diagram illustrating the appearance of an example of a vehicle equipped with various electronic devices. 過電圧保護回路を有する電源回路の一例を示す図である。1 is a diagram showing an example of a power supply circuit having an overvoltage protection circuit. 過電圧保護回路を有する電源回路の別の一例を示す図である。FIG. 7 is a diagram showing another example of a power supply circuit having an overvoltage protection circuit.

以下に本発明の一実施形態について図面を参照して説明する。 An embodiment of the present invention will be described below with reference to the drawings.

＜第１実施形態＞
図１は、本発明の第１実施形態に係る電源回路１０の構成を示す図である。電源回路１０は、ＤＣ／ＤＣコンバータ、より具体的にはリニアレギュレータとして構成される。電源回路１０は、入力電圧Ｖｉｎを出力電圧Ｖｏｕｔに変換する。 <First embodiment>
FIG. 1 is a diagram showing the configuration of a power supply circuit 10 according to a first embodiment of the present invention. The power supply circuit 10 is configured as a DC/DC converter, more specifically a linear regulator. Power supply circuit 10 converts input voltage Vin into output voltage Vout.

電源回路１０は、電源ＩＣ１０Ａと、外付けの抵抗Ｒ１，Ｒ２と、を備えている。電源ＩＣ１０Ａは、電源回路１０の出力電圧Ｖｏｕｔを一定に制御する電源制御装置である。電源ＩＣ１０Ａは、出力トランジスタ１と、エラーアンプ２と、第１過電圧保護回路３と、第２過電圧保護回路４と、を集積化して有する半導体集積回路である。電源ＩＣ１０Ａは、外部との電気的接続を確立するための各端子Ｔ１～Ｔ４を有する。また、出力トランジスタ１とエラーアンプ２とから出力電圧Ｖｏｕｔを制御する出力電圧制御部５が構成される。 The power supply circuit 10 includes a power supply IC 10A and external resistors R1 and R2. The power supply IC 10A is a power supply control device that controls the output voltage Vout of the power supply circuit 10 to be constant. The power supply IC 10A is a semiconductor integrated circuit that integrates an output transistor 1, an error amplifier 2, a first overvoltage protection circuit 3, and a second overvoltage protection circuit 4. The power supply IC 10A has terminals T1 to T4 for establishing electrical connections with the outside. Further, the output transistor 1 and the error amplifier 2 constitute an output voltage control section 5 that controls the output voltage Vout.

ｎチャネルＭＯＳＦＥＴとして構成される出力トランジスタ１のドレインには、端子Ｔ１を介して入力電圧Ｖｉｎが印加される。出力トランジスタ１のソースには、端子Ｔ２を介して出力端子Ｔｏｕｔが接続される。出力端子Ｔｏｕｔに出力電圧Ｖｏｕｔが生じる。端子Ｔ２は、抵抗Ｒ１，Ｒ２の直列接続構成を介してグランド電位に接続される。抵抗Ｒ１，Ｒ２は、出力電圧Ｖｏｕｔを分圧する。 An input voltage Vin is applied to the drain of the output transistor 1 configured as an n-channel MOSFET via a terminal T1. An output terminal Tout is connected to the source of the output transistor 1 via a terminal T2. An output voltage Vout is generated at the output terminal Tout. Terminal T2 is connected to ground potential through a series connection configuration of resistors R1 and R2. Resistors R1 and R2 divide the output voltage Vout.

抵抗Ｒ１と抵抗Ｒ２とが接続される接続ノードは、端子Ｔ３を介してエラーアンプ２の
反転入力端に接続される。エラーアンプ２の非反転入力端には、参照電圧Ｖｒｅｆが印加される。エラーアンプ２の出力端は、出力トランジスタ１のゲートに接続される。 A connection node where the resistor R1 and the resistor R2 are connected is connected to the inverting input terminal of the error amplifier 2 via the terminal T3. A reference voltage Vref is applied to the non-inverting input terminal of the error amplifier 2. The output terminal of the error amplifier 2 is connected to the gate of the output transistor 1.

このような構成により、エラーアンプ２は、出力電圧Ｖｏｕｔを抵抗Ｒ１，Ｒ２により分圧して生成されるフィードバック電圧ＦＢが参照電圧Ｖｒｅｇと一致するように出力トランジスタ１のゲートを駆動する。これにより、出力電圧Ｖｏｕｔは、上述した（１）式で示される電圧値に制御される。 With such a configuration, the error amplifier 2 drives the gate of the output transistor 1 so that the feedback voltage FB generated by dividing the output voltage Vout by the resistors R1 and R2 matches the reference voltage Vreg. Thereby, the output voltage Vout is controlled to the voltage value shown by the above-mentioned equation (1).

また、第１過電圧保護回路３は、出力電圧検出部３１と、フィードバック電圧検出部３２（ＦＢ電圧検出部）と、ＡＮＤ回路３３と、を有し、出力電圧Ｖｏｕｔの過電圧に対して保護を行う。 The first overvoltage protection circuit 3 includes an output voltage detection section 31, a feedback voltage detection section 32 (FB voltage detection section), and an AND circuit 33, and protects against overvoltage of the output voltage Vout. .

ＦＢ電圧検出部３２は、端子Ｔ３に生じるフィードバック電圧ＦＢが所定のフィードバック電圧閾値（ＦＢ電圧閾値）以下となったか否かを検出する。出力電圧検出部３１は、端子Ｔ４を介して入力される出力電圧Ｖｏｕｔが所定の出力電圧閾値を超えたか否かを検出する。出力電圧検出部３１およびＦＢ電圧検出部３２の各検出出力はＡＮＤ回路３３に入力される。エラーアンプ２は、ＡＮＤ回路３３の出力に応じて出力動作の継続・停止を切替える。 The FB voltage detection unit 32 detects whether the feedback voltage FB generated at the terminal T3 has become equal to or less than a predetermined feedback voltage threshold (FB voltage threshold). The output voltage detection unit 31 detects whether the output voltage Vout input via the terminal T4 exceeds a predetermined output voltage threshold. Each detection output of the output voltage detection section 31 and the FB voltage detection section 32 is input to an AND circuit 33. The error amplifier 2 switches between continuing and stopping the output operation according to the output of the AND circuit 33.

ここで、第１過電圧保護回路３の動作について図２に示すタイミングチャートを参照して説明する。図２は、上段より、出力電圧Ｖｏｕｔ、フィードバック電圧ＦＢ、出力電圧検出部３１の検出出力Ｖ１、ＦＢ電圧検出部３２の検出出力Ｖ２、ＡＮＤ回路３３の出力ＡＮＤをそれぞれ示す。また、図２は、抵抗Ｒ１，Ｒ２の設定により、出力電圧Ｖｏｕｔが電圧Ｖｏｕｔ１（例えば１Ｖ）に設定される場合を示す。 Here, the operation of the first overvoltage protection circuit 3 will be explained with reference to the timing chart shown in FIG. 2. FIG. 2 shows, from the top, the output voltage Vout, the feedback voltage FB, the detection output V1 of the output voltage detection section 31, the detection output V2 of the FB voltage detection section 32, and the output AND of the AND circuit 33, respectively. Further, FIG. 2 shows a case where the output voltage Vout is set to the voltage Vout1 (for example, 1V) by setting the resistors R1 and R2.

さらに、図２において、出力電圧検出部３１に設定される出力電圧閾値Ｖｔｈ１と、ＦＢ電圧検出部３２に設定されるＦＢ電圧閾値Ｖｔｈ２がそれぞれ示される。出力電圧閾値Ｖｔｈ１は、電圧Ｖｏｕｔ１よりも若干高い電圧（例えば１．２Ｖ）であり、ＦＢ電圧閾値Ｖｔｈ２はゼロに近い電圧（例えば０．２Ｖ）である。 Further, in FIG. 2, an output voltage threshold Vth1 set in the output voltage detection section 31 and an FB voltage threshold Vth2 set in the FB voltage detection section 32 are shown. The output voltage threshold Vth1 is a voltage slightly higher than the voltage Vout1 (for example, 1.2V), and the FB voltage threshold Vth2 is a voltage close to zero (for example, 0.2V).

図２に示すタイミングｔ１において、エラーアンプ２が起動し、出力電圧Ｖｏｕｔおよびフィードバック電圧ＦＢが上昇を開始する。このとき、出力電圧Ｖｏｕｔはゼロであり、出力電圧Ｖｏｕｔは出力電圧閾値Ｖｔｈ１以下であるので、検出出力Ｖ１はＬｏｗとなる。また、フィードバック電圧ＦＢはゼロであるので、フィードバック電圧ＦＢはＦＢ電圧閾値Ｖｔｈ２以下であり、検出出力Ｖ２はＨｉｇｈとなる。従って、出力ＡＮＤは、Ｌｏｗとなる。出力ＡＮＤがＬｏｗの場合に、エラーアンプ２は出力動作を継続する。 At timing t1 shown in FIG. 2, the error amplifier 2 is activated, and the output voltage Vout and feedback voltage FB start rising. At this time, the output voltage Vout is zero and is less than the output voltage threshold Vth1, so the detection output V1 becomes Low. Furthermore, since the feedback voltage FB is zero, the feedback voltage FB is less than or equal to the FB voltage threshold Vth2, and the detection output V2 becomes High. Therefore, the output AND becomes Low. When the output AND is Low, the error amplifier 2 continues the output operation.

そして、タイミングｔ２において、フィードバック電圧ＦＢが上昇してＦＢ電圧閾値Ｖｔｈ２を超えると、検出出力Ｖ２がＬｏｗとなる。これにより、出力ＡＮＤは、Ｌｏｗとなる。 Then, at timing t2, when the feedback voltage FB rises and exceeds the FB voltage threshold Vth2, the detection output V2 becomes Low. As a result, the output AND becomes Low.

そして、タイミングｔ３において、フィードバック電圧ＦＢが参照電圧Ｖｒｅｆに達し、出力電圧Ｖｏｕｔが電圧Ｖｏｕｔ１に達すると、フィードバック電圧ＦＢおよび出力電圧Ｖｏｕｔは一定となる。フィードバック電圧ＦＢおよび出力電圧Ｖｏｕｔが一定のとき、検出出力Ｖ１、Ｖ２ともにＬｏｗとなり、出力ＡＮＤはＬｏｗとなる。 Then, at timing t3, when the feedback voltage FB reaches the reference voltage Vref and the output voltage Vout reaches the voltage Vout1, the feedback voltage FB and the output voltage Vout become constant. When the feedback voltage FB and the output voltage Vout are constant, both the detection outputs V1 and V2 are Low, and the output AND is Low.

そして、タイミングｔ４において、抵抗Ｒ１にオープンが生じるか、または抵抗Ｒ２にショートが発生した場合、フィードバック電圧ＦＢはＦＢ電圧閾値Ｖｔｈ２以下に急激に低下し、ＦＢ電圧検出部３２により検出出力Ｖ２はＨｉｇｈとなる。このとき、検出出力Ｖ１はＬｏｗであるので、出力ＡＮＤはＬｏｗとなる。 Then, at timing t4, when an open circuit occurs in the resistor R1 or a short circuit occurs in the resistor R2, the feedback voltage FB rapidly decreases below the FB voltage threshold Vth2, and the FB voltage detection section 32 sets the detection output V2 to High. becomes. At this time, since the detection output V1 is Low, the output AND becomes Low.

そして、フィードバック電圧ＦＢの異常な低下により、出力電圧Ｖｏｕｔが上昇し、タイミングｔ５において出力電圧Ｖｏｕｔが出力電圧閾値Ｖｔｈ１を超える。このとき、出力電圧検出部３２により検出出力Ｖ１はＨｉｇｈとなるので、出力ＡＮＤはＨｉｇｈとなる。これにより、エラーアンプ２は、出力動作を停止し、出力電圧Ｖｏｕｔは低下する。これにより、抵抗Ｒ１のオープンまたは抵抗Ｒ２のショートによる出力電圧Ｖｏｕｔの過電圧に対して保護を行うことができる。 Then, due to the abnormal decrease in the feedback voltage FB, the output voltage Vout increases, and the output voltage Vout exceeds the output voltage threshold Vth1 at timing t5. At this time, the detection output V1 from the output voltage detection section 32 becomes High, so the output AND becomes High. As a result, the error amplifier 2 stops its output operation, and the output voltage Vout decreases. Thereby, protection can be provided against overvoltage of the output voltage Vout due to an open circuit of the resistor R1 or a short circuit of the resistor R2.

このように、フィードバック電圧ＦＢがＦＢ電圧閾値Ｖｔｈ２以下であるが、出力電圧Ｖｏｕｔが出力電圧閾値Ｖｔｈ１以下である場合は、起動中であるとして出力電圧Ｖｏｕｔの出力動作は継続される（タイミングｔ１～ｔ２）。また、フィードバック電圧ＦＢがＦＢ電圧閾値Ｖｔｈ２を超えている場合は、正常状態であるとして、出力電圧Ｖｏｕｔの出力動作が継続される（タイミングｔ２～ｔ４）。そして、フィードバック電圧ＦＢがＦＢ電圧閾値Ｖｔｈ２以下となり、且つ出力電圧Ｖｏｕｔが出力電圧閾値Ｖｔｈ１を超えた場合、抵抗Ｒ１のオープンまたは抵抗Ｒ２のショートによる過電圧が生じたとして、出力電圧Ｖｏｕｔの出力動作が停止され、過電圧保護が図られる（タイミングｔ５以降）。 In this way, if the feedback voltage FB is less than or equal to the FB voltage threshold Vth2, but the output voltage Vout is less than or equal to the output voltage threshold Vth1, it is assumed that startup is in progress and the output operation of the output voltage Vout is continued (from timing t1 to t2). Further, if the feedback voltage FB exceeds the FB voltage threshold Vth2, it is assumed that the state is normal, and the output operation of the output voltage Vout is continued (timings t2 to t4). Then, when the feedback voltage FB becomes below the FB voltage threshold Vth2 and the output voltage Vout exceeds the output voltage threshold Vth1, it is assumed that an overvoltage has occurred due to an open circuit in the resistor R1 or a short circuit in the resistor R2, and the output operation of the output voltage Vout is changed. It is stopped and overvoltage protection is achieved (after timing t5).

また、図３は、図２に対応するタイミングチャートであるが、抵抗Ｒ１，Ｒ２の設定により、出力電圧Ｖｏｕｔが電圧Ｖｏｕｔ１よりも高い電圧Ｖｏｕｔ２（例えば５Ｖ）に設定される場合を示す。 Further, FIG. 3 is a timing chart corresponding to FIG. 2, but shows a case where the output voltage Vout is set to a voltage Vout2 (for example, 5 V) higher than the voltage Vout1 by setting the resistors R1 and R2.

図３に示すタイミングｔ１１において、エラーアンプ２が起動し、出力電圧Ｖｏｕｔおよびフィードバック電圧ＦＢが上昇を開始する。このとき、検出出力Ｖ１はＬｏｗ、検出出力Ｖ２はＨｉｇｈとなるので、出力ＡＮＤは、Ｌｏｗとなる。 At timing t11 shown in FIG. 3, the error amplifier 2 is activated, and the output voltage Vout and feedback voltage FB start rising. At this time, the detection output V1 is Low and the detection output V2 is High, so the output AND is Low.

そして、タイミングｔ１２において、フィードバック電圧ＦＢが上昇してＦＢ電圧閾値Ｖｔｈ２を超えると、検出出力Ｖ２がＬｏｗとなる。これにより、出力ＡＮＤは、Ｌｏｗとなる。 Then, at timing t12, when the feedback voltage FB rises and exceeds the FB voltage threshold Vth2, the detection output V2 becomes Low. As a result, the output AND becomes Low.

その後、出力電圧Ｖｏｕｔが上昇して、タイミングｔ１３において出力電圧閾値Ｖｔｈ１を超えると、検出出力Ｖ１はＨｉｇｈとなるが、検出出力Ｖ２はＬｏｗであるので、出力ＡＮＤはＬｏｗとなり、エラーアンプ２の出力動作は継続される。 After that, when the output voltage Vout rises and exceeds the output voltage threshold Vth1 at timing t13, the detection output V1 becomes High, but since the detection output V2 is Low, the output AND becomes Low, and the output of the error amplifier 2 Operation continues.

そして、タイミングｔ１４において、フィードバック電圧ＦＢが参照電圧Ｖｒｅｆに達し、出力電圧Ｖｏｕｔが電圧Ｖｏｕｔ２に達すると、フィードバック電圧ＦＢおよび出力電圧Ｖｏｕｔは一定となる。フィードバック電圧ＦＢおよび出力電圧Ｖｏｕｔが一定のとき、検出出力Ｖ１はＨｉｇｈ、検出出力Ｖ２はＬｏｗとなり、出力ＡＮＤはＬｏｗとなる。 Then, at timing t14, when feedback voltage FB reaches reference voltage Vref and output voltage Vout reaches voltage Vout2, feedback voltage FB and output voltage Vout become constant. When the feedback voltage FB and the output voltage Vout are constant, the detection output V1 is High, the detection output V2 is Low, and the output AND is Low.

そして、タイミングｔ１５において、抵抗Ｒ１にオープンが生じるか、または抵抗Ｒ２にショートが発生した場合、フィードバック電圧ＦＢはＦＢ電圧閾値Ｖｔｈ２以下に急激に低下し、ＦＢ電圧検出部３２により検出出力Ｖ２はＨｉｇｈとなる。このとき、検出出力Ｖ１はＨｉｇｈであるので、出力ＡＮＤはＨｉｇｈとなる。これにより、エラーアンプ２は、出力動作を停止し、出力電圧Ｖｏｕｔは低下する。これにより、出力電圧Ｖｏｕｔ２は、過電圧まで上昇することなく低下し、過電圧保護が図られる。 Then, at timing t15, when an open circuit occurs in the resistor R1 or a short circuit occurs in the resistor R2, the feedback voltage FB rapidly decreases below the FB voltage threshold Vth2, and the FB voltage detection section 32 sets the detection output V2 to High. becomes. At this time, since the detection output V1 is High, the output AND becomes High. As a result, the error amplifier 2 stops its output operation, and the output voltage Vout decreases. As a result, the output voltage Vout2 decreases without rising to an overvoltage level, and overvoltage protection is achieved.

このように、フィードバック電圧ＦＢがＦＢ電圧閾値Ｖｔｈ２以下であるが、出力電圧Ｖｏｕｔが出力電圧閾値Ｖｔｈ１以下である場合は、起動中であるとして出力電圧Ｖｏｕｔの出力動作は継続される（タイミングｔ１１～ｔ１２）。また、フィードバック電圧ＦＢがＦＢ電圧閾値Ｖｔｈ２を超えている場合は、正常状態であるとして、出力電圧Ｖｏｕｔの出力動作が継続される（タイミングｔ１２～ｔ１５）。そして、フィードバック電圧ＦＢがＦＢ電圧閾値Ｖｔｈ２以下となり、且つ出力電圧Ｖｏｕｔが出力電圧閾値Ｖｔｈ１を超えた場合、抵抗Ｒ１のオープンまたは抵抗Ｒ２のショートによる過電圧が生じたとして、出力電圧Ｖｏｕｔの出力動作が停止され、過電圧保護が図られる（タイミングｔ１５以降）。 In this way, if the feedback voltage FB is less than or equal to the FB voltage threshold Vth2, but the output voltage Vout is less than or equal to the output voltage threshold Vth1, it is assumed that startup is in progress and the output operation of the output voltage Vout is continued (from timing t11 to t12). Further, if the feedback voltage FB exceeds the FB voltage threshold Vth2, it is assumed that the state is normal, and the output operation of the output voltage Vout is continued (timings t12 to t15). Then, when the feedback voltage FB becomes below the FB voltage threshold Vth2 and the output voltage Vout exceeds the output voltage threshold Vth1, it is assumed that an overvoltage has occurred due to an open circuit in the resistor R1 or a short circuit in the resistor R2, and the output operation of the output voltage Vout is changed. It is stopped and overvoltage protection is achieved (after timing t15).

また、図２および図３で説明したように、外付けの抵抗Ｒ１，Ｒ２の設定により共通の電源ＩＣ１０Ａに対して出力電圧Ｖｏｕｔを可変（Ｖｏｕｔ１，Ｖｏｕｔ２）に設定する場合でも、過電圧保護回路３における過電圧設定を出力電圧閾値Ｖｔｈ１およびＦＢ電圧閾値Ｖｔｈ２とすることにより、いずれの設定の出力電圧Ｖｏｕｔに対しても過電圧保護を行うことができる。すなわち、適切な過電圧設定を行うことが容易となる。 Furthermore, as explained in FIGS. 2 and 3, even if the output voltage Vout is set to be variable (Vout1, Vout2) for the common power supply IC 10A by setting the external resistors R1 and R2, the overvoltage protection circuit 3 By setting the overvoltage settings at the output voltage threshold Vth1 and the FB voltage threshold Vth2, overvoltage protection can be performed for any setting of the output voltage Vout. That is, it becomes easy to set an appropriate overvoltage.

なお、第２過電圧保護回路４は、フィードバック電圧ＦＢを監視し、フィードバック電圧ＦＢが所定の過電圧設定値を超えた場合に、エラーアンプ２の出力動作を停止させる。これにより、抵抗Ｒ１，Ｒ２は正常な状態で出力電圧Ｖｏｕｔに過電圧が生じた場合にも、過電圧保護を図ることができる。すなわち、第１過電圧保護回路３のみならず第２過電圧保護回路４を設けることにより、種々の原因による過電圧に対する対策を行うことが可能となる。 Note that the second overvoltage protection circuit 4 monitors the feedback voltage FB, and stops the output operation of the error amplifier 2 when the feedback voltage FB exceeds a predetermined overvoltage setting value. Thereby, even if an overvoltage occurs in the output voltage Vout while the resistors R1 and R2 are in a normal state, overvoltage protection can be achieved. That is, by providing not only the first overvoltage protection circuit 3 but also the second overvoltage protection circuit 4, it becomes possible to take measures against overvoltage caused by various causes.

＜第２実施形態＞
図４は、本発明の第２実施形態に係る電源回路１５の構成を示す図である。図４に示す電源回路１５は、上述の第１実施形態に係る電源回路１０と同様にリニアレギュレータとして構成される。電源回路１５は、電源ＩＣ１５Ａを有する。第１実施形態との構成上の相違点として、電源ＩＣ１５Ａは、第１過電圧保護回路３０１を有する。 <Second embodiment>
FIG. 4 is a diagram showing the configuration of a power supply circuit 15 according to a second embodiment of the present invention. The power supply circuit 15 shown in FIG. 4 is configured as a linear regulator similarly to the power supply circuit 10 according to the first embodiment described above. The power supply circuit 15 includes a power supply IC 15A. As a difference in configuration from the first embodiment, the power supply IC 15A includes a first overvoltage protection circuit 301.

第１過電圧保護回路３０１は、出力電圧検出部３０１Ａと、ＦＢ電圧検出部３０１Ｂと、を有する。ＦＢ電圧検出部３０１Ｂからの検出出力Ｖ２に応じて、出力電圧検出部３０１Ａの検出動作継続および動作の停止が切替えられる。出力電圧検出部３０１Ａは、検出出力Ｖ１をエラーアンプ２に出力する。エラーアンプ２は、検出出力Ｖ１に応じて出力動作の継続・停止を切替える。 The first overvoltage protection circuit 301 includes an output voltage detection section 301A and an FB voltage detection section 301B. Depending on the detection output V2 from the FB voltage detection section 301B, the output voltage detection section 301A is switched between continuing the detection operation and stopping the operation. The output voltage detection section 301A outputs the detection output V1 to the error amplifier 2. The error amplifier 2 switches between continuing and stopping the output operation according to the detection output V1.

ここで、第１過電圧保護回路３０１の動作について図５に示すタイミングチャートを参照して説明する。図５は、上段より、出力電圧Ｖｏｕｔ、フィードバック電圧ＦＢ、出力電圧検出部３０１Ａの検出出力Ｖ１、ＦＢ電圧検出部３０１Ｂの検出出力Ｖ２をそれぞれ示す。また、図５は、抵抗Ｒ１，Ｒ２の設定により、出力電圧Ｖｏｕｔが電圧Ｖｏｕｔ１に設定される場合を示す。 Here, the operation of the first overvoltage protection circuit 301 will be explained with reference to the timing chart shown in FIG. FIG. 5 shows, from the top, the output voltage Vout, the feedback voltage FB, the detection output V1 of the output voltage detection section 301A, and the detection output V2 of the FB voltage detection section 301B, respectively. Further, FIG. 5 shows a case where the output voltage Vout is set to the voltage Vout1 by setting the resistors R1 and R2.

さらに、図５において、出力電圧検出部３０１Ａに設定される出力電圧閾値Ｖｔｈ１と、ＦＢ電圧検出部３０１Ｂに設定されるＦＢ電圧閾値Ｖｔｈ２がそれぞれ示される。出力電圧閾値Ｖｔｈ１は、電圧Ｖｏｕｔ１よりも若干高い電圧であり、ＦＢ電圧閾値Ｖｔｈ２はゼロに近い電圧である。 Further, in FIG. 5, an output voltage threshold Vth1 set in the output voltage detection section 301A and an FB voltage threshold Vth2 set in the FB voltage detection section 301B are shown. The output voltage threshold Vth1 is a voltage slightly higher than the voltage Vout1, and the FB voltage threshold Vth2 is a voltage close to zero.

図５に示すタイミングｔ２１において、エラーアンプ２が起動し、出力電圧Ｖｏｕｔおよびフィードバック電圧ＦＢが上昇を開始する。このとき、フィードバック電圧ＦＢはゼロであるので、フィードバック電圧ＦＢはＦＢ電圧閾値Ｖｔｈ２以下であり、検出出力Ｖ２はＨｉｇｈとなる。これにより、出力電圧検出部３０１Ａは検出動作をしている。このとき、出力電圧Ｖｏｕｔはゼロであり、出力電圧Ｖｏｕｔは出力電圧閾値Ｖｔｈ１以下であるので、検出出力Ｖ１はＬｏｗとなる。検出出力Ｖ１がＬｏｗの場合に、エラーアンプ２は出力動作を継続する。 At timing t21 shown in FIG. 5, the error amplifier 2 is activated, and the output voltage Vout and feedback voltage FB start rising. At this time, since the feedback voltage FB is zero, the feedback voltage FB is less than or equal to the FB voltage threshold Vth2, and the detection output V2 becomes High. As a result, the output voltage detection section 301A is performing a detection operation. At this time, the output voltage Vout is zero and is less than the output voltage threshold Vth1, so the detection output V1 becomes Low. When the detection output V1 is Low, the error amplifier 2 continues its output operation.

そして、タイミングｔ２２において、フィードバック電圧ＦＢが上昇してＦＢ電圧閾値Ｖｔｈ２を超えると、検出出力Ｖ２がＬｏｗとなる。これにより、出力電圧検出部３０１Ａの検出動作は停止され、検出出力Ｖ１はＬｏｗとなる。 Then, at timing t22, when the feedback voltage FB rises and exceeds the FB voltage threshold Vth2, the detection output V2 becomes Low. As a result, the detection operation of the output voltage detection section 301A is stopped, and the detection output V1 becomes Low.

そして、タイミングｔ２３において、フィードバック電圧ＦＢが参照電圧Ｖｒｅｆに達し、出力電圧Ｖｏｕｔが電圧Ｖｏｕｔ１に達すると、フィードバック電圧ＦＢおよび出力電圧Ｖｏｕｔは一定となる。フィードバック電圧ＦＢおよび出力電圧Ｖｏｕｔが一定のとき、検出出力Ｖ１、Ｖ２ともにＬｏｗとなる。 Then, at timing t23, when the feedback voltage FB reaches the reference voltage Vref and the output voltage Vout reaches the voltage Vout1, the feedback voltage FB and the output voltage Vout become constant. When the feedback voltage FB and the output voltage Vout are constant, both the detection outputs V1 and V2 become Low.

そして、タイミングｔ２４において、抵抗Ｒ１にオープンが生じるか、または抵抗Ｒ２にショートが発生した場合、フィードバック電圧ＦＢはＦＢ電圧閾値Ｖｔｈ２以下に急激に低下し、ＦＢ電圧検出部３０１Ｂにより検出出力Ｖ２はＨｉｇｈとなる。これにより、出力電圧検出部３０１Ａは起動される。このとき、出力電圧Ｖｏｕｔは出力電圧閾値Ｖｔｈ１以下であるので、検出出力Ｖ１はＬｏｗとなる。 Then, at timing t24, if an open circuit occurs in the resistor R1 or a short circuit occurs in the resistor R2, the feedback voltage FB rapidly decreases below the FB voltage threshold Vth2, and the detection output V2 is set to High by the FB voltage detection section 301B. becomes. As a result, the output voltage detection section 301A is activated. At this time, since the output voltage Vout is less than the output voltage threshold Vth1, the detection output V1 becomes Low.

そして、フィードバック電圧ＦＢの異常な低下により、出力電圧Ｖｏｕｔが上昇し、タイミングｔ２５において出力電圧Ｖｏｕｔが出力電圧閾値Ｖｔｈ１を超える。このとき、出力電圧検出部３０１Ａにより検出出力Ｖ１はＨｉｇｈとなる。これにより、エラーアンプ２は、出力動作を停止し、出力電圧Ｖｏｕｔは低下する。これにより、抵抗Ｒ１のオープンまたは抵抗Ｒ２のショートによる出力電圧Ｖｏｕｔの過電圧に対して保護を行うことができる。 Then, due to the abnormal decrease in the feedback voltage FB, the output voltage Vout increases, and the output voltage Vout exceeds the output voltage threshold Vth1 at timing t25. At this time, the detection output V1 becomes High by the output voltage detection section 301A. As a result, the error amplifier 2 stops its output operation, and the output voltage Vout decreases. Thereby, protection can be provided against overvoltage of the output voltage Vout due to an open circuit of the resistor R1 or a short circuit of the resistor R2.

また、図６は、図５に対応するタイミングチャートであるが、抵抗Ｒ１，Ｒ２の設定により、出力電圧Ｖｏｕｔが電圧Ｖｏｕｔ１よりも高い電圧Ｖｏｕｔ２に設定される場合を示す。 Further, FIG. 6 is a timing chart corresponding to FIG. 5, but shows a case where the output voltage Vout is set to a voltage Vout2 higher than the voltage Vout1 by setting the resistors R1 and R2.

図６に示すタイミングｔ３１において、エラーアンプ２が起動し、出力電圧Ｖｏｕｔおよびフィードバック電圧ＦＢが上昇を開始する。このとき、検出出力Ｖ２はＨｉｇｈとなるので、出力電圧検出部３０１Ａは検出動作をしており、検出出力Ｖ１はＬｏｗとなる。 At timing t31 shown in FIG. 6, the error amplifier 2 is activated, and the output voltage Vout and feedback voltage FB start rising. At this time, the detection output V2 becomes High, so the output voltage detection section 301A is performing a detection operation, and the detection output V1 becomes Low.

そして、タイミングｔ３２おいて、フィードバック電圧ＦＢが上昇してＦＢ電圧閾値Ｖｔｈ２を超えると、検出出力Ｖ２がＬｏｗとなる。これにより、出力電圧検出部３０１Ａの検出動作は停止され、検出出力Ｖ１はＬｏｗとなる。 Then, at timing t32, when the feedback voltage FB rises and exceeds the FB voltage threshold Vth2, the detection output V2 becomes Low. As a result, the detection operation of the output voltage detection section 301A is stopped, and the detection output V1 becomes Low.

その後、出力電圧Ｖｏｕｔが上昇して、タイミングｔ３３において出力電圧閾値Ｖｔｈ１を超えるが、検出出力Ｖ２がＬｏｗであるため、出力電圧検出部３０１Ａは停止されており、検出出力Ｖ１はＬｏｗとなる。 After that, the output voltage Vout increases and exceeds the output voltage threshold Vth1 at timing t33, but since the detection output V2 is Low, the output voltage detection section 301A is stopped, and the detection output V1 becomes Low.

そして、タイミングｔ３４において、フィードバック電圧ＦＢが参照電圧Ｖｒｅｆに達し、出力電圧Ｖｏｕｔが電圧Ｖｏｕｔ２に達すると、フィードバック電圧ＦＢおよび出力電圧Ｖｏｕｔは一定となる。フィードバック電圧ＦＢおよび出力電圧Ｖｏｕｔが一定のとき、検出出力Ｖ１、Ｖ２ともにＬｏｗとなる。 Then, at timing t34, when the feedback voltage FB reaches the reference voltage Vref and the output voltage Vout reaches the voltage Vout2, the feedback voltage FB and the output voltage Vout become constant. When the feedback voltage FB and the output voltage Vout are constant, both the detection outputs V1 and V2 become Low.

そして、タイミングｔ３５において、抵抗Ｒ１にオープンが生じるか、または抵抗Ｒ２にショートが発生した場合、フィードバック電圧ＦＢはＦＢ電圧閾値Ｖｔｈ２以下に急激に低下し、ＦＢ電圧検出部３０１Ｂにより検出出力Ｖ２はＨｉｇｈとなる。これにより、出力電圧検出部３０１Ａが起動され、出力電圧Ｖｏｕｔは出力電圧閾値Ｖｔｈ１を超えているので、検出出力Ｖ１はＨｉｇｈとなる。これにより、エラーアンプ２は、出力動作を停止し、出力電圧Ｖｏｕｔは低下する。これにより、出力電圧Ｖｏｕｔは、過電圧まで上昇することなく低下し、過電圧保護が図られる。 Then, at timing t35, if an open circuit occurs in the resistor R1 or a short circuit occurs in the resistor R2, the feedback voltage FB rapidly decreases below the FB voltage threshold value Vth2, and the detection output V2 is set to High by the FB voltage detection section 301B. becomes. As a result, the output voltage detection section 301A is activated, and since the output voltage Vout exceeds the output voltage threshold Vth1, the detection output V1 becomes High. As a result, the error amplifier 2 stops its output operation, and the output voltage Vout decreases. As a result, the output voltage Vout decreases without rising to an overvoltage level, and overvoltage protection is achieved.

このような第２実施形態によれば、第１実施形態と同様の効果を享受できる。特に第２実施形態では、ＦＢ電圧検出部３０１Ｂにより起動されるまでは出力電圧検出部３０１Ａは停止しているので、消費電力の低減を図ることができる。 According to the second embodiment, it is possible to enjoy the same effects as the first embodiment. In particular, in the second embodiment, since the output voltage detection section 301A is stopped until activated by the FB voltage detection section 301B, it is possible to reduce power consumption.

＜第３実施形態＞
図７は、本発明の第３実施形態に係る電源回路２０の構成を示す図である。図７に示す電源回路２０は、ＤＣ／ＤＣコンバータであり、より具体的には、同期整流型のスイッチングレギュレータである。電源回路２０は、入力電圧Ｖｉｎを出力電圧Ｖｏｕｔに変換する。電源回路２０は、電源ＩＣ２０Ａと、コイルＬ１と、コンデンサＣ１と、抵抗Ｒ１，Ｒ２と、を備えている。電源ＩＣ２０Ａは、電源回路２０の出力電圧Ｖｏｕｔを一定に制御する電源制御装置である。コイルＬ１、コンデンサＣ１、および抵抗Ｒ１，Ｒ２は、電源ＩＣ２０Ａに対して外付けの部品として設けられる。 <Third embodiment>
FIG. 7 is a diagram showing the configuration of a power supply circuit 20 according to a third embodiment of the present invention. The power supply circuit 20 shown in FIG. 7 is a DC/DC converter, and more specifically, a synchronous rectification switching regulator. Power supply circuit 20 converts input voltage Vin into output voltage Vout. The power supply circuit 20 includes a power supply IC 20A, a coil L1, a capacitor C1, and resistors R1 and R2. The power supply IC 20A is a power supply control device that controls the output voltage Vout of the power supply circuit 20 to be constant. Coil L1, capacitor C1, and resistors R1 and R2 are provided as external components to power supply IC 20A.

電源ＩＣ２０Ａは、第１スイッチング素子１１と、第２スイッチング素子１２と、エラーアンプ１３と、ドライバ１４と、第１過電圧保護回路１６と、第２過電圧保護回路１７と、を集積化して有する半導体集積回路である。エラーアンプ１３、ドライバ１４、第１スイッチング素子１１、および第２スイッチング素子１２から出力電圧Ｖｏｕｔを制御する出力電圧制御部１８が構成される。電源ＩＣ２０Ａは、外部との電気的接続を確立するための各端子Ｔ１１～Ｔ１４を有する。 The power supply IC 20A is a semiconductor integrated circuit having a first switching element 11, a second switching element 12, an error amplifier 13, a driver 14, a first overvoltage protection circuit 16, and a second overvoltage protection circuit 17. It is a circuit. The error amplifier 13, the driver 14, the first switching element 11, and the second switching element 12 constitute an output voltage control section 18 that controls the output voltage Vout. The power supply IC 20A has terminals T11 to T14 for establishing electrical connection with the outside.

ｐチャネルＭＯＳＦＥＴで構成される第１スイッチング素子１１のソースには、端子Ｔ１１を介して入力電圧Ｖｉｎが印加される。第１スイッチング素子１１のドレインは、ｎチャネルＭＯＳＦＥＴで構成される第２スイッチング素子１２のドレインに接続される。第２スイッチング素子１２のソースは、グランド電位の印加端に接続される。すなわち、第１スイッチング素子１１および第２スイッチング素子１２は、入力電圧とグランド電位との間で直列に接続される。 An input voltage Vin is applied to the source of the first switching element 11 formed of a p-channel MOSFET via a terminal T11. The drain of the first switching element 11 is connected to the drain of the second switching element 12 formed of an n-channel MOSFET. The source of the second switching element 12 is connected to a ground potential application terminal. That is, the first switching element 11 and the second switching element 12 are connected in series between the input voltage and the ground potential.

第１スイッチング素子１１と第２スイッチング素子１２とが接続される接続ノードには、端子Ｔ１２を介してコイルＬ１の一端が接続される。コイルＬ１の他端は、コンデンサＣ１の一端に接続される。コンデンサＣ１の他端は、グランド電位の印加端に接続される。コイルＬ１とコンデンサＣ１とが接続される接続ノードには、出力端子Ｔｏｕｔが接続される。出力端子Ｔｏｕｔに出力電圧Ｖｏｕｔが生じる。 One end of the coil L1 is connected to a connection node where the first switching element 11 and the second switching element 12 are connected via a terminal T12. The other end of the coil L1 is connected to one end of the capacitor C1. The other end of the capacitor C1 is connected to a ground potential application end. An output terminal Tout is connected to a connection node where the coil L1 and the capacitor C1 are connected. An output voltage Vout is generated at the output terminal Tout.

出力電圧Ｖｏｕｔが生じるラインには、抵抗Ｒ１、Ｒ２の直列接続構成を介してグランド電位の印加端が接続される。抵抗Ｒ１と抵抗Ｒ２とが接続される接続ノードは、エラーアンプ１３の反転入力端に接続される。エラーアンプ１３の非反転入力端には、参照電圧Ｖｒｅｆが印加される。ドライバ１４は、エラーアンプ１３の出力に基づいて第１スイッチング素子１１および第２スイッチング素子１２の各ゲートを駆動する。ドライバ１４により、第１スイッチング素子１１と第２スイッチング素子１２は相補的にスイッチングされる。 A ground potential application end is connected to the line where the output voltage Vout is generated via a series connection configuration of resistors R1 and R2. A connection node where the resistor R1 and the resistor R2 are connected is connected to the inverting input terminal of the error amplifier 13. A reference voltage Vref is applied to the non-inverting input terminal of the error amplifier 13. The driver 14 drives each gate of the first switching element 11 and the second switching element 12 based on the output of the error amplifier 13. The driver 14 switches the first switching element 11 and the second switching element 12 in a complementary manner.

出力電圧Ｖｏｕｔを抵抗Ｒ１，Ｒ２により分圧することでフィードバック電圧ＦＢが生成される。生成されたフィードバック電圧ＦＢがエラーアンプ１３に入力され、ドライバ１４が第１スイッチング素子１１および第２スイッチング素子１２を駆動することで、フィードバック電圧ＦＢが参照電圧Ｖｒｅｆと一致するよう制御され、出力電圧Ｖｏｕｔが一定に制御される。外付けの抵抗Ｒ１，Ｒ２の設定により、出力電圧Ｖｏｕｔの設定が可変である。 A feedback voltage FB is generated by dividing the output voltage Vout using resistors R1 and R2. The generated feedback voltage FB is input to the error amplifier 13, and the driver 14 drives the first switching element 11 and the second switching element 12, so that the feedback voltage FB is controlled to match the reference voltage Vref, and the output voltage Vout is controlled to be constant. The setting of the output voltage Vout is variable by setting the external resistors R1 and R2.

また、第１過電圧保護回路１６は、出力電圧検出部１６１と、ＦＢ電圧検出部１６２と、ＡＮＤ回路１６３と、を有する。すなわち、第１過電圧保護回路１６の構成は、第１実施形態の第１過電圧保護回路３と同様である。ＡＮＤ回路１６３からの出力に応じて、ドライバ１４は、スイッチング動作の継続・停止を切替える。過電圧保護を行う場合、ドライバ１４は、第１スイッチング素子１１および第２スイッチング素子１２をともにオフとする。 Further, the first overvoltage protection circuit 16 includes an output voltage detection section 161, an FB voltage detection section 162, and an AND circuit 163. That is, the configuration of the first overvoltage protection circuit 16 is similar to the first overvoltage protection circuit 3 of the first embodiment. Depending on the output from the AND circuit 163, the driver 14 switches between continuing and stopping the switching operation. When performing overvoltage protection, the driver 14 turns off both the first switching element 11 and the second switching element 12.

第１過電圧保護回路１６の動作については先述した実施形態と同様であるので詳述しないが、抵抗Ｒ１，Ｒ２により出力電圧Ｖｏｕｔが可変に設定された場合でも、抵抗Ｒ１のオープンまたは抵抗Ｒ２のショートが生じた場合に、第１過電圧保護回路１６によりドライバ１４のスイッチング動作を停止させ、出力電圧Ｖｏｕｔの過電圧に対する保護を行うことができる。また、その際に、出力電圧検出部１６１およびＦＢ電圧検出部１６２の各過電圧設定を適切に行うことは容易である。 The operation of the first overvoltage protection circuit 16 is the same as in the previously described embodiment, so it will not be described in detail. If this occurs, the first overvoltage protection circuit 16 can stop the switching operation of the driver 14 to protect the output voltage Vout from overvoltage. Further, at this time, it is easy to appropriately set each overvoltage of the output voltage detection section 161 and the FB voltage detection section 162.

なお、第２過電圧保護回路１７は、第１実施形態の第２過電圧保護回路４と同様の機能である。 Note that the second overvoltage protection circuit 17 has the same function as the second overvoltage protection circuit 4 of the first embodiment.

また、本実施形態の電源ＩＣ２０Ａに対して、第１過電圧保護回路１６の代わりに、第２実施形態の第１過電圧保護回路３０１と同様の構成の過電圧保護回路を設けることも可能である。 Moreover, it is also possible to provide the power supply IC 20A of this embodiment with an overvoltage protection circuit having the same configuration as the first overvoltage protection circuit 301 of the second embodiment instead of the first overvoltage protection circuit 16.

＜第４実施形態＞
図８は、本発明の第４実施形態に係る電源回路４０の構成を示す図である。図８に示す電源回路４０は、ＤＣ／ＤＣコンバータであり、より具体的には、同期整流型のスイッチングレギュレータである。電源回路４０は、入力電圧Ｖｉｎを出力電圧Ｖｏｕｔに変換する。電源回路４０は、電源ＩＣ４０Ａと、コイルＬ１と、コンデンサＣ１と、抵抗Ｒ１，Ｒ２と、を備えている。電源ＩＣ４０Ａは、固定オンタイム制御方式を用いて電源回路４０の出力電圧Ｖｏｕｔを一定に制御する電源制御装置である。コイルＬ１、コンデンサＣ１、および抵抗Ｒ１，Ｒ２は、電源ＩＣ４０Ａに対して外付けの部品として設けられる。 <Fourth embodiment>
FIG. 8 is a diagram showing the configuration of a power supply circuit 40 according to a fourth embodiment of the present invention. The power supply circuit 40 shown in FIG. 8 is a DC/DC converter, and more specifically, a synchronous rectification type switching regulator. Power supply circuit 40 converts input voltage Vin into output voltage Vout. The power supply circuit 40 includes a power supply IC 40A, a coil L1, a capacitor C1, and resistors R1 and R2. The power supply IC 40A is a power supply control device that controls the output voltage Vout of the power supply circuit 40 to be constant using a fixed on-time control method. Coil L1, capacitor C1, and resistors R1 and R2 are provided as external components to power supply IC 40A.

電源ＩＣ４０Ａは、第１スイッチング素子２１と、第２スイッチング素子２２と、コンパレータ２３と、オンタイム生成部２４と、ドライバ２５と、第１過電圧保護回路２６と、第２過電圧保護回路２７と、パワーグッド部２８と、内部電源部２９と、ＵＶＬＯ部３０と、イネーブル制御部３４と、ソフトスタート部３５と、を集積化して有する半導体集積回路である。コンパレータ２３、オンタイム生成部２４、ドライバ２５、第１スイッチング素子２１、および第２スイッチング素子２２から出力電圧Ｖｏｕｔを制御する出力電圧制御部３６が構成される。電源ＩＣ４０Ａは、外部との電気的接続を確立するための端子ＰＶＩＮ等の各端子を有する。 The power supply IC 40A includes a first switching element 21, a second switching element 22, a comparator 23, an on-time generation section 24, a driver 25, a first overvoltage protection circuit 26, a second overvoltage protection circuit 27, and a power supply IC 40A. This is a semiconductor integrated circuit that integrates a good section 28, an internal power supply section 29, a UVLO section 30, an enable control section 34, and a soft start section 35. The comparator 23, the on-time generation section 24, the driver 25, the first switching element 21, and the second switching element 22 constitute an output voltage control section 36 that controls the output voltage Vout. The power supply IC 40A has terminals such as a terminal PVIN for establishing electrical connection with the outside.

ｐチャネルＭＯＳＦＥＴで構成される第１スイッチング素子２１のソースには、端子ＰＶＩＮを介して入力電圧Ｖｉｎが印加される。第１スイッチング素子２１のドレインは、ｎチャネルＭＯＳＦＥＴで構成される第２スイッチング素子２２のドレインに接続される。第２スイッチング素子２２のソースは、端子ＰＧＮＤを介してグランド電位の印加端に接続される。すなわち、第１スイッチング素子２１および第２スイッチング素子２２は、入力電圧Ｖｉｎとグランド電位との間で直列に接続される。 An input voltage Vin is applied to the source of the first switching element 21 formed of a p-channel MOSFET via a terminal PVIN. A drain of the first switching element 21 is connected to a drain of a second switching element 22 formed of an n-channel MOSFET. The source of the second switching element 22 is connected to a ground potential application terminal via a terminal PGND. That is, the first switching element 21 and the second switching element 22 are connected in series between the input voltage Vin and the ground potential.

第１スイッチング素子２１と第２スイッチング素子２２とが接続される接続ノードには、端子ＳＷを介してコイルＬ１の一端が接続される。コイルＬ１の他端は、コンデンサＣ１の一端に接続される。コンデンサＣ１の他端は、グランド電位の印加端に接続される。コイルＬ１とコンデンサＣ１とが接続される接続ノードには、出力端子Ｔｏｕｔが接続される。出力端子Ｔｏｕｔに出力電圧Ｖｏｕｔが生じる。 One end of the coil L1 is connected to a connection node to which the first switching element 21 and the second switching element 22 are connected via a terminal SW. The other end of the coil L1 is connected to one end of the capacitor C1. The other end of the capacitor C1 is connected to a ground potential application end. An output terminal Tout is connected to a connection node where the coil L1 and the capacitor C1 are connected. An output voltage Vout is generated at the output terminal Tout.

出力電圧Ｖｏｕｔが生じるラインには、抵抗Ｒ１、Ｒ２の直列接続構成を介してグランド電位の印加端が接続される。抵抗Ｒ１と抵抗Ｒ２とが接続される接続ノードは、端子ＦＢＳを介してコンパレータ２３の反転入力端に接続される。コンパレータ２３の一つの非反転入力端には、参照電圧Ｖｒｅｆが印加される。 A ground potential application end is connected to the line where the output voltage Vout is generated via a series connection configuration of resistors R1 and R2. A connection node where the resistor R1 and the resistor R2 are connected is connected to the inverting input terminal of the comparator 23 via the terminal FBS. A reference voltage Vref is applied to one non-inverting input terminal of the comparator 23.

オンタイム生成部２４は、コンパレータ２３の出力が入力され、オンタイムを生成する。ドライバ２５は、オンタイム生成部２４の出力に基づいて第１スイッチング素子２１および第２スイッチング素子２２の各ゲートを駆動する。ドライバ２５により、第１スイッチング素子２１と第２スイッチング素子２２は相補的にスイッチングされる。 The on-time generation unit 24 receives the output of the comparator 23 and generates on-time. The driver 25 drives each gate of the first switching element 21 and the second switching element 22 based on the output of the on-time generating section 24. The driver 25 switches the first switching element 21 and the second switching element 22 in a complementary manner.

出力電圧Ｖｏｕｔを抵抗Ｒ１，Ｒ２により分圧することでフィードバック電圧ＦＢが生成される。生成されたフィードバック電圧ＦＢがコンパレータ２３に入力される。オンタイム生成部２４は、コンパレータ２３の出力がＨｉｇｈとなると、所望のオンタイムを生成する。このとき、オンタイム生成部は、入出力電圧に基づきオンタイムを調整することで、周波数変動を抑制する。 A feedback voltage FB is generated by dividing the output voltage Vout using resistors R1 and R2. The generated feedback voltage FB is input to the comparator 23. The on-time generation unit 24 generates a desired on-time when the output of the comparator 23 becomes High. At this time, the on-time generator suppresses frequency fluctuations by adjusting the on-time based on the input/output voltage.

ドライバ２５は、生成されたオンタイムの期間だけ第１スイッチング素子２１をオン、第２スイッチング素子２２をオフとする。そして、オンタイムの期間が経過すると、ドライバ２５は、第１スイッチング素子２１をオフ、第２スイッチング素子２２をオンとする。これにより、出力電圧Ｖｏｕｔが一定に制御される。外付けの抵抗Ｒ１，Ｒ２の設定により、出力電圧Ｖｏｕｔの設定が可変である。 The driver 25 turns on the first switching element 21 and turns off the second switching element 22 only during the generated on-time period. Then, when the on-time period has elapsed, the driver 25 turns off the first switching element 21 and turns on the second switching element 22. Thereby, the output voltage Vout is controlled to be constant. The setting of the output voltage Vout is variable by setting the external resistors R1 and R2.

また、第１過電圧保護回路２６は、出力電圧検出部２６１と、ＦＢ電圧検出部２６２と、ＡＮＤ回路２６３と、を有する。すなわち、第１過電圧保護回路２６の構成は、第１実施形態の第１過電圧保護回路３と同様である。出力電圧検出部２６１には、端子ＶＯＵＴＳを介して出力電圧Ｖｏｕｔが入力される。ＦＢ電圧検出部２６２は、端子ＦＢＳを介してフィードバック電圧ＦＢが入力される。ＡＮＤ回路２６３からの出力に応じて、ドライバ２５は、スイッチング動作の継続・停止を切替える。 Further, the first overvoltage protection circuit 26 includes an output voltage detection section 261, an FB voltage detection section 262, and an AND circuit 263. That is, the configuration of the first overvoltage protection circuit 26 is similar to the first overvoltage protection circuit 3 of the first embodiment. The output voltage Vout is input to the output voltage detection section 261 via the terminal VOUTS. The feedback voltage FB is input to the FB voltage detection section 262 via the terminal FBS. Depending on the output from the AND circuit 263, the driver 25 switches between continuing and stopping the switching operation.

第１過電圧保護回路２６の動作については先述した実施形態と同様であるので詳述しないが、抵抗Ｒ１，Ｒ２により出力電圧Ｖｏｕｔが可変に設定された場合でも、抵抗Ｒ１のオープンまたは抵抗Ｒ２のショートが生じた場合に、第１過電圧保護回路２６によりドライバ２５のスイッチング動作を停止させ、出力電圧Ｖｏｕｔの過電圧に対する保護を行うことができる。また、その際に、出力電圧検出部２６１およびＦＢ電圧検出部２６２の各過電圧設定を適切に行うことは容易である。 The operation of the first overvoltage protection circuit 26 is the same as in the previously described embodiment, so it will not be described in detail. If this occurs, the first overvoltage protection circuit 26 can stop the switching operation of the driver 25 to protect the output voltage Vout against the overvoltage. Further, at this time, it is easy to appropriately set each overvoltage of the output voltage detection section 261 and the FB voltage detection section 262.

なお、第２過電圧保護回路２７は、第１実施形態の第２過電圧保護回路４と同様の機能である。第２過電圧保護回路２７および後述するパワーグッド部２８には、端子ＦＢＳを介してフィードバック電圧ＦＢが入力される。 Note that the second overvoltage protection circuit 27 has the same function as the second overvoltage protection circuit 4 of the first embodiment. A feedback voltage FB is input to the second overvoltage protection circuit 27 and a power good section 28, which will be described later, via a terminal FBS.

また、本実施形態の電源ＩＣ４０Ａに対して、第１過電圧保護回路２６の代わりに、第２実施形態の第１過電圧保護回路３０１と同様の構成の過電圧保護回路を設けることも可能である。 Moreover, it is also possible to provide the power supply IC 40A of this embodiment with an overvoltage protection circuit having the same configuration as the first overvoltage protection circuit 301 of the second embodiment instead of the first overvoltage protection circuit 26.

パワーグッド部２８は、パワーグッド機能を実現する構成部である。パワーグッド部２８は、フィードバック電圧ＦＢに基づいてトランジスタＴｒ１のオンオフを制御する。ｎチャネルＭＯＳＦＥＴであるトランジスタＴｒ１のドレインは、端子ＰＧＤに接続され、ソースは、グランド電位の印加端に接続される。端子ＰＧＤは、抵抗（不図示）によって出力端子Ｔｏｕｔにプルアップされる。フィードバック電圧が所定電圧に達すると、パワーグッド部２８は、トランジスタＴｒ１をオフし、端子ＰＧＤからＨｉｇｈのフラグを出力させる。 The power good section 28 is a component that implements a power good function. The power good section 28 controls on/off of the transistor Tr1 based on the feedback voltage FB. The drain of the transistor Tr1, which is an n-channel MOSFET, is connected to the terminal PGD, and the source is connected to the terminal to which a ground potential is applied. The terminal PGD is pulled up to the output terminal Tout by a resistor (not shown). When the feedback voltage reaches a predetermined voltage, the power good unit 28 turns off the transistor Tr1 and outputs a High flag from the terminal PGD.

端子ＡＶＩＮは、ドライバ２５用の電源端子であり、端子ＰＶＩＮに接続される。内部電源部２９は、内部電源を生成する回路ブロックである。ＵＶＬＯ部３０は、低電圧誤動作防止ブロックである。ＵＶＬＯ部３０は、端子ＡＶＩＮが所定電圧以下でデバイスをシャットダウンさせる。 The terminal AVIN is a power supply terminal for the driver 25 and is connected to the terminal PVIN. The internal power supply unit 29 is a circuit block that generates internal power. The UVLO section 30 is a low voltage malfunction prevention block. The UVLO section 30 shuts down the device when the terminal AVIN is below a predetermined voltage.

イネーブル制御部３４は、端子ＥＮをＬｏｗとすると、デバイスをシャットダウンさせ、Ｈｉｇｈとすると、デバイスをイネーブルとする。 The enable control unit 34 shuts down the device when the terminal EN is set to Low, and enables the device when set to High.

端子ＳＳは、ソフトスタート時間設定端子であり、ソフトスタート部３５の入力端に接続される。ソフトスタート部３５の出力端は、コンパレータ２３の一つの非反転入力端に接続される。端子ＳＳに接続するコンデンサ（不図示）の容量値によって出力電圧Ｖｏｕｔの立ち上がり時間を可変とする。 The terminal SS is a soft start time setting terminal and is connected to the input end of the soft start section 35. The output terminal of the soft start section 35 is connected to one non-inverting input terminal of the comparator 23. The rise time of the output voltage Vout is made variable depending on the capacitance value of a capacitor (not shown) connected to the terminal SS.

端子ＶＯＵＴＳには、抵抗Ｒｄの一端が接続される。抵抗Ｒｄの他端は、ｎチャネルＭＯＳＦＥＴであるトランジスタＴｒ２のドレインが接続される。トランジスタＴｒ２のソースは、グランド電位の印加端に接続される。デバイスのシャットダウン時に、トランジスタＴｒ２がオンとなることで、出力コンデンサＣ１をディスチャージする。すなわち、端子ＶＯＵＴＳは、出力電圧検出および出力ディスチャージ用端子である。 One end of a resistor Rd is connected to the terminal VOUTS. The other end of the resistor Rd is connected to the drain of the transistor Tr2, which is an n-channel MOSFET. The source of the transistor Tr2 is connected to a ground potential application terminal. When the device is shut down, the transistor Tr2 is turned on to discharge the output capacitor C1. That is, the terminal VOUTS is a terminal for output voltage detection and output discharge.

端子ＭＯＤＥは、スイッチング制御モード設定端子である。端子ＭＯＤＥに印加する信号のレベルに応じて、デバイスが強制的に固定周波数モードで動作するか、Deep-SLLM制御と固定周波数モードを自動的に遷移するか、が切替えられる。 The terminal MODE is a switching control mode setting terminal. Depending on the level of the signal applied to the terminal MODE, the device is switched between forcedly operating in fixed frequency mode and automatically transitioning between Deep-SLLM control and fixed frequency mode.

端子ＲＥＳＥＲＶＥは、リザーブ端子であり、グランドに接続される。端子ＡＧＮＤは、ドライバ２５用のグランド端子である。 The terminal RESERVE is a reserve terminal and is connected to ground. The terminal AGND is a ground terminal for the driver 25.

図９は、半導体集積回路装置（パッケージ品）としての電源ＩＣ４０Ａにおけるピン配置の一例を示す平面図である。各端子の機能については、先述したとおりである。 FIG. 9 is a plan view showing an example of the pin arrangement in the power supply IC 40A as a semiconductor integrated circuit device (packaged product). The functions of each terminal are as described above.

平面視で矩形状の電源ＩＣ４０Ａにおける横方向に延びる第１辺４０１には、順に、端子ＰＧＮＤ、端子ＰＧＮＤ、端子ＶＯＵＴＳ、および端子ＥＮが横方向に並んで配置される。端子ＰＧＮＤを複数設けるのは、パッケージ内で複数本のワイヤを接続できるようにし、第２スイッチング素子２２のＯＮ抵抗を低下させて効率を向上するためである。 A terminal PGND, a terminal PGND, a terminal VOUTS, and a terminal EN are arranged in order in the horizontal direction on the first side 401 of the power supply IC 40A, which is rectangular in plan view and extends in the horizontal direction. The reason for providing a plurality of terminals PGND is to enable connection of a plurality of wires within the package, reduce the ON resistance of the second switching element 22, and improve efficiency.

第１辺４０１の一方端から縦方向に延びる第２辺４０２には、順に、端子ＳＷ、端子ＳＷ、端子ＳＷ、および端子ＰＧＮＤが縦方向に並んで配置される。端子ＳＷを複数設けるのは、パッケージ内で複数本のワイヤを接続できるようにし、第１スイッチング素子２１および第２スイッチング素子２２のＯＮ抵抗を低下させて効率を向上するためである。 On a second side 402 extending vertically from one end of the first side 401, terminals SW, terminal SW, terminal SW, and terminal PGND are arranged in order in the vertical direction. The reason for providing a plurality of terminals SW is to enable connection of a plurality of wires within the package, reduce the ON resistance of the first switching element 21 and the second switching element 22, and improve efficiency.

第３辺４０３は、第２辺４０２における第１辺４０１側ではない端部から横方向に延びる。すなわち、第３辺４０３は、第１辺４０１と縦方向に対向する。第３辺４０３には、順に、端子ＦＢＳ、端子ＡＧＮＤ、端子ＲＥＳＥＲＶＥ、および端子ＭＯＤＥが横方向に並んで配置される。 The third side 403 extends laterally from the end of the second side 402 that is not on the first side 401 side. That is, the third side 403 faces the first side 401 in the vertical direction. On the third side 403, a terminal FBS, a terminal AGND, a terminal RESERVE, and a terminal MODE are arranged in order in the horizontal direction.

第４辺４０４は、第３辺４０３における第２辺４０２側ではない端部から縦方向に延び、第１辺４０１の端部に繋がる。すなわち、第４辺４０４は、第２辺４０２と横方向に対向する。第４辺４０４には、順に、端子ＳＳ、端子ＡＶＩＮ、端子ＰＶＩＮ、および端子ＰＶＩＮが縦方向に並んで配置される。端子ＰＶＩＮを複数設けるのは、パッケージ内で複数本のワイヤを接続できるようにし、第１スイッチング素子２１のＯＮ抵抗を低下させて効率を向上するためである。 The fourth side 404 extends in the vertical direction from the end of the third side 403 that is not on the second side 402 side, and is connected to the end of the first side 401 . That is, the fourth side 404 faces the second side 402 in the horizontal direction. On the fourth side 404, a terminal SS, a terminal AVIN, a terminal PVIN, and a terminal PVIN are arranged in order in the vertical direction. The reason for providing a plurality of terminals PVIN is to enable connection of a plurality of wires within the package, reduce the ON resistance of the first switching element 21, and improve efficiency.

第４辺４０４に配置される全ての端子の定格電圧は高電圧である。第３辺４０３に配置される全ての端子の定格電圧は低電圧である。これにより、高電圧の端子の組と、低電圧の端子の組とを分離している。第１辺４０１に配置される端子のうち、第４辺４０４側の端部に配置される端子ＥＮの定格電圧は高電圧であり、それ以外の端子の定格電圧は低電圧である。これにより、端子ＥＮと第４辺４０４に配置される端子とで高電圧の端子の組を形成し、当該組を第１辺４０１に配置される低電圧の端子の組と分離している。 The rated voltage of all the terminals arranged on the fourth side 404 is high voltage. The rated voltages of all the terminals arranged on the third side 403 are low voltages. This separates the set of high voltage terminals and the set of low voltage terminals. Among the terminals arranged on the first side 401, the rated voltage of the terminal EN arranged at the end on the fourth side 404 side is high voltage, and the rated voltage of the other terminals is low voltage. Thereby, the terminal EN and the terminal arranged on the fourth side 404 form a high voltage terminal set, and this set is separated from the low voltage terminal set arranged on the first side 401.

第２辺４０２に配置される端子のうち、第３辺４０３側の端部に配置される端子ＰＧＤの定格電圧は低電圧であり、それ以外の端子の定格電圧は高電圧である。これにより、端子ＰＧＤと第３辺４０３に配置される端子とで低電圧の端子の組を形成し、当該組を第２辺４０２に配置される高電圧の端子の組と分離している。 Among the terminals arranged on the second side 402, the rated voltage of the terminal PGD arranged at the end on the third side 403 side is a low voltage, and the rated voltages of the other terminals are high voltages. Thereby, the terminal PGD and the terminal arranged on the third side 403 form a set of low voltage terminals, and this set is separated from the set of high voltage terminals arranged on the second side 402.

また、パッドＥＸＰ－ＰＡＤは、裏面放熱用パッドであり、ＩＣを基板実装時に、複数のビアを使用して基板内部のグラウンドプレーンに接続する。これにより、良好な放熱特性を得られる。 Further, the pad EXP-PAD is a backside heat dissipation pad, and is connected to a ground plane inside the board using a plurality of vias when the IC is mounted on the board. Thereby, good heat dissipation characteristics can be obtained.

＜電源回路が搭載される機器＞
以上説明した実施形態に係る電源回路は、信頼性が要求される機器に特に適しており、コンシューマ製品（携帯機器、ゲーム機器、カメラ等）の他にも、車載機器、産業機器、医療機器などに搭載することが可能である。 <Equipment equipped with a power supply circuit>
The power supply circuit according to the embodiment described above is particularly suitable for devices that require reliability, and is suitable for use in not only consumer products (mobile devices, game devices, cameras, etc.) but also in-vehicle devices, industrial devices, medical devices, etc. It is possible to install it on.

ここで、図１０は、各種電子機器を搭載した車両の一構成例を示す外観図である。本構成例の車両Ｘは、バッテリＸ１０と、バッテリＸ１０から入力電圧の供給を受けて動作する種々の電子機器Ｘ１１～Ｘ１８と、を搭載している。なお、図１０におけるバッテリＸ１０および電子機器Ｘ１１～Ｘ１８の搭載位置については、図示の便宜上、実際とは異なる場合がある。 Here, FIG. 10 is an external view showing an example of the configuration of a vehicle equipped with various electronic devices. The vehicle X of this configuration example is equipped with a battery X10 and various electronic devices X11 to X18 that operate by receiving input voltage from the battery X10. Note that the mounting positions of the battery X10 and the electronic devices X11 to X18 in FIG. 10 may differ from the actual mounting positions for convenience of illustration.

電子機器Ｘ１１は、走行用モータの駆動制御を行う走行モータコントローラである。 The electronic device X11 is a travel motor controller that performs drive control of the travel motor.

電子機器Ｘ１２は、ＨＩＤ［high intensity discharged lamp］やＤＲＬ［daytime running lamp］などの点消灯制御を行うランプコントロールユニットである。 The electronic device X12 is a lamp control unit that controls turning on and off of a high intensity discharged lamp (HID), daytime running lamp (DRL), or the like.

電子機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。 The electronic device X13 is a transmission control unit that performs control related to the transmission.

電子機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock brake system］制御、ＥＰＳ［electric power steering］制御、電子サスペンション制御など）を行うボディコントロールユニットである。 The electronic device X14 is a body control unit that performs control related to the movement of the vehicle X (ABS [anti-lock brake system] control, EPS [electric power steering] control, electronic suspension control, etc.).

電子機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。 The electronic device X15 is a security control unit that controls the drive of door locks, security alarms, and the like.

電子機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー（ショックアブソーバー）、電動サンルーフ、および、電動シートなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。 Electronic equipment X16 is electronic equipment that is built into vehicle It is.

電子機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、および、ＥＴＣ［electronic toll collection system］など、ユーザオプション品として任意で車両Ｘに装着される電子機器である。 The electronic device X17 is an electronic device that is optionally installed in the vehicle X as a user option, such as an in-vehicle A/V [audio/visual] device, a car navigation system, and an ETC [electronic toll collection system].

電子機器Ｘ１８は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。 The electronic device X18 is an electronic device equipped with a high-voltage motor, such as an on-vehicle blower, an oil pump, a water pump, or a battery cooling fan.

先に説明した各実施形態に係る電源回路は、適宜、電子機器Ｘ１１～Ｘ１８のいずれにも組み込むことが可能である。 The power supply circuit according to each embodiment described above can be incorporated into any of the electronic devices X11 to X18 as appropriate.

＜その他＞
以上、本発明の実施形態について説明したが、本発明の趣旨の範囲内であれば、実施形態は種々の変形が可能である。 <Others>
Although the embodiments of the present invention have been described above, the embodiments can be modified in various ways within the scope of the spirit of the present invention.

例えば、本発明を適用するスイッチングレギュレータとしては、上述した同期整流型に限らず、非同期整流型のものでもよいし、昇圧型・降圧型、非絶縁型・絶縁型なども問わない。 For example, the switching regulator to which the present invention is applied is not limited to the above-mentioned synchronous rectification type, but may also be an asynchronous rectification type, step-up type, step-down type, non-insulated type, isolated type, etc.

本発明は、各種機器に搭載される電源回路に利用することができる。 INDUSTRIAL APPLICATION This invention can be utilized for the power supply circuit mounted in various apparatuses.

１出力トランジスタ
２エラーアンプ
３第１過電圧保護回路
３１出力電圧検出部
３２フィードバック電圧検出部
３３ＡＮＤ回路
３０１第１過電圧保護回路
３０１Ａ出力電圧検出部
３０１Ｂフィードバック電圧検出部
４第２過電圧保護回路
５出力電圧制御部
１０、１５、２０電源回路
１０Ａ、１５Ａ、２０Ａ電源ＩＣ
１１第１スイッチング素子
１２第２スイッチング素子
１３エラーアンプ
１４ドライバ
１６第１過電圧保護回路
１６１出力電圧検出部
１６２フィードバック電圧検出部
１６３ＡＮＤ回路
１７第２過電圧保護回路
１８出力電圧制御部
２１第１スイッチング素子
２２第２スイッチング素子
２３コンパレータ
２４オンタイム生成部
２５ドライバ
２６第１過電圧保護回路
２６１出力電圧検出部
２６２フィードバック電圧検出部
２６３ＡＮＤ回路
２７第２過電圧保護回路
２８パワーグッド部
２９内部電源部
３０ＵＶＬＯ部
３４イネーブル制御部
３５ソフトスタート部
３６出力電圧制御部
４０電源回路
４０Ａ電源ＩＣ
Ｒ１、Ｒ２抵抗
Ｌ１コイル
Ｃ１コンデンサ
Ｔ１～Ｔ４、Ｔ１１～Ｔ１４端子
Ｔｏｕｔ出力端子 1 Output transistor 2 Error amplifier 3 First overvoltage protection circuit 31 Output voltage detection section 32 Feedback voltage detection section 33 AND circuit 301 First overvoltage protection circuit 301A Output voltage detection section 301B Feedback voltage detection section 4 Second overvoltage protection circuit 5 Output voltage Control unit 10, 15, 20 Power supply circuit 10A, 15A, 20A Power supply IC
11 First switching element 12 Second switching element 13 Error amplifier 14 Driver 16 First overvoltage protection circuit 161 Output voltage detection section 162 Feedback voltage detection section 163 AND circuit 17 Second overvoltage protection circuit 18 Output voltage control section 21 First switching element 22 Second switching element 23 Comparator 24 On-time generation section 25 Driver 26 First overvoltage protection circuit 261 Output voltage detection section 262 Feedback voltage detection section 263 AND circuit 27 Second overvoltage protection circuit 28 Power good section 29 Internal power supply section 30 UVLO section 34 Enable control section 35 Soft start section 36 Output voltage control section 40 Power supply circuit 40A Power supply IC
R1, R2 Resistor L1 Coil C1 Capacitor T1~T4, T11~T14 Terminal Tout Output terminal

Claims

an output voltage control section configured to control the output voltage based on a feedback voltage obtained by dividing the output voltage of the power supply circuit;
an output voltage detection section configured to detect whether the output voltage exceeds an output voltage threshold; and a feedback voltage detection section configured to detect whether the feedback voltage has fallen below the feedback voltage threshold. a first overvoltage protection circuit configured to continue or stop operation of the output voltage control section based on a first detection output from the output voltage detection section and a second detection output from the feedback voltage detection section; ,
an IC package functioning as a power supply control device, comprising: a second overvoltage protection circuit configured to stop operation of the output voltage control unit based on the feedback voltage exceeding an overvoltage setting value;
The output voltage control section includes a first switching element, a second switching element connected in series to the first switching element, and a driver that drives the first switching element and the second switching element,
The IC package is
a first external terminal for applying an input voltage to the first switching element;
a second external terminal for applying a ground potential to the second switching element;
a third external terminal that is a power supply terminal for the driver;
a fourth external terminal for inputting a signal for switching between shutdown and enable of the power supply control device;
a fifth external terminal for applying the feedback voltage;
a sixth external terminal for applying the output voltage;
has
Furthermore, the IC package is
The first side and
a second side connected to one end of the first side and extending in a direction intersecting the first side;
a third side connected to one end of the second side and facing the first side;
has
Only a first low voltage terminal including at least the fifth external terminal is arranged on the first side,
Only a first high voltage terminal including at least the first external terminal and the third external terminal is arranged on the second side,
The third side includes a second low voltage terminal including at least the second external terminal and the sixth external terminal, and a high voltage terminal located closer to the second side than the second low voltage terminal. an IC package in which a fourth external terminal is arranged;

a power good function unit that outputs a flag when the feedback voltage reaches a predetermined voltage;
a seventh external terminal for outputting the flag;
an eighth external terminal connected to a connection node to which the first switching element and the second switching element are connected;
further comprising a fourth side connected to the other end of the first side and one end of the third side and facing the second side,
The fourth side includes a second high voltage terminal that includes at least an eighth external terminal, and a seventh external terminal with a low voltage resistance that is arranged closer to the first side than the second high voltage terminal. The IC package according to claim 1 , wherein the IC package is arranged.

The first overvoltage protection circuit includes:
If the feedback voltage is below the feedback voltage threshold and the output voltage is below the output voltage threshold, continuing the operation of the output voltage control unit;
If the feedback voltage exceeds the feedback voltage threshold, continuing the operation of the output voltage control unit;
3. The IC package according to claim 1, wherein the output voltage controller stops operating when the feedback voltage is less than or equal to the feedback voltage threshold and the output voltage exceeds the output voltage threshold.

4. The IC package according to claim 1, wherein the first overvoltage protection circuit includes an AND circuit into which both the first detection output and the second detection output are input.

The IC package according to any one of claims 1 to 4 , wherein the output voltage detection section is capable of switching between continuation and stop of the detection operation according to the second detection output.

A power supply circuit comprising the IC package according to claim 1 and a voltage dividing resistor for dividing the voltage.

The power supply circuit is a linear regulator,
The power supply control device includes:
an output transistor to which an input voltage is applied;
an error amplifier to which the feedback voltage and reference voltage are input and which drives the output transistor with an output;
The power supply circuit according to claim 6 , wherein the first overvoltage protection circuit and the second overvoltage protection circuit control the error amplifier.

The power supply circuit according to claim 6 , which is a switching regulator.

The power supply control device includes:
a first switching element and a second switching element connected in series between an input voltage and a ground potential;
an error amplifier or a comparator to which the feedback voltage and reference voltage are input;
a driver that drives the first switching element and the second switching element based on the output of the error amplifier or the comparator;
has
The power supply circuit is
a coil having one end connected to a connection node to which the first switching element and the second switching element are connected;
a capacitor having one end connected to the other end of the coil;
has
The power supply circuit according to claim 8 , wherein the first overvoltage protection circuit and the second overvoltage protection circuit control the driver.

An electronic device comprising the power supply circuit according to any one of claims 6 to 9 .