JP7425370B2 - 情報処理装置及び情報処理方法 - Google Patents

情報処理装置及び情報処理方法 Download PDF

Info

Publication number
JP7425370B2
JP7425370B2 JP2022534539A JP2022534539A JP7425370B2 JP 7425370 B2 JP7425370 B2 JP 7425370B2 JP 2022534539 A JP2022534539 A JP 2022534539A JP 2022534539 A JP2022534539 A JP 2022534539A JP 7425370 B2 JP7425370 B2 JP 7425370B2
Authority
JP
Japan
Prior art keywords
information processing
section
radio wave
reservoir
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022534539A
Other languages
English (en)
Other versions
JPWO2022009314A1 (ja
Inventor
研一 河口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2022009314A1 publication Critical patent/JPWO2022009314A1/ja
Application granted granted Critical
Publication of JP7425370B2 publication Critical patent/JP7425370B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/044—Recurrent networks, e.g. Hopfield networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G06N3/09—Supervised learning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/068—Nanowires or nanotubes comprising a junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/16—Resonant antennas with feed intermediate between the extremities of the antenna, e.g. centre-fed dipole
    • H01Q9/28—Conical, cylindrical, cage, strip, gauze, or like elements having an extended radiating surface; Elements comprising two conical surfaces having collinear axes and adjacent apices and fed by two-conductor transmission lines
    • H01Q9/285—Planar dipole
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computational Linguistics (AREA)
  • General Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Neurology (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Description

本発明は、情報処理装置及び情報処理方法に関する。
ＡＩ（Artificial Intelligence）向けのコンピューティングシステムの１つとして、ＲＮＮ（Recurrent Neural Network）の一種であるリザバーコンピューティングシステムが知られている（たとえば、特許文献１）。リザバーコンピューティングシステムには、リザバーと呼ばれる非線形要素からなるネットワーク型デバイスが含まれる。
従来、リザバーをＣＭＯＳ（Complementary Metal-Oxide-Semiconductor）デバイスにより実現する手法があった。一方、カーボンナノチューブのランダムネットワークを利用してリザバーを実現することが提案されている（たとえば、非特許文献１参照）。
また、従来、ニューラルネットワークにおいて各ニューロン間の信号の授受を電波によって行う技術があった（たとえば、特許文献２参照）。
特開２０１８－１８０７０１号公報 特開平６－２４３１１７号公報
Hirofumi Tanaka et al., "A molecular neuromorphic network device consisting of single-walled carbon nanotubes complexed with polyoxometalate", Nature Communications volume 9, Article number: 2693, 2018
リザバーコンピューティングシステムでは、装置の集積性を向上させることで、リザバーのランダムネットワークの大規模化が容易になるなど、性能を向上させることができる。しかし、リザバーをＣＭＯＳデバイスにより実現する場合、部品点数の増加や配線の複雑化により集積性の向上が妨げられる。また、リザバーをカーボンナノチューブにより実現する従来の手法は、カーボンナノチューブを導電性の配線として機能させるために、カーボンナノチューブ同士を電気的に接続させることになり、集積性を向上させることが困難であり、多端子入力化やランダムネットワークの大規模化が難しい。
１つの側面では、本発明は、装置の集積性を向上可能な、リザバー部を含む情報処理装置及び情報処理方法を提供することを目的とする。
１つの実施態様では、第１の高周波信号を第１の電波に変換して放射する入力部と、受信した第２の電波を第２の高周波信号に変換する出力部と、前記入力部と前記出力部との間に設けられ、前記第１の電波に対して非線形応答を行うことで前記第１の電波を変調させる複数の半導体素子を有し、前記第１の電波に対する変調によって得られる前記第２の電波を出力するリザバー部と、を有する情報処理装置が提供される。
また、１つの実施態様では情報処理方法が提供される。
１つの側面では、本発明は、リザバー部を含む情報処理装置の集積性を向上できる。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
第１の実施の形態の情報処理装置の一例を示す図である。 第２の実施の形態の情報処理装置の一例を示す図である。 送信アンテナ部、リザバー部及び受信アンテナ部の一例を示す図である。 リザバー部に配置される半導体素子に粗密が生じている例を示す図である。 ナノワイヤダイオードを用いたリザバー部の一例を示す図である。 重み付け部と学習部の一例を示す図である。 第２の実施の形態の情報処理装置の演算処理の一例の流れを示すフローチャートである。
以下、発明を実施するための形態を、図面を参照しつつ説明する。
（第１の実施の形態）
図１は、第１の実施の形態の情報処理装置の一例を示す図である。
第１の実施の形態の情報処理装置１０は、リザバーコンピュータとして機能するものであり、入力部１１、リザバー部１２、出力部１３を有する。
入力部１１は、高周波信号を電波に変換して放射する。高周波信号は、たとえば、マイクロ波やテラヘルツ波の信号である。入力部１１は、電波に変換する高周波信号の数に応じて、１または複数のアンテナを有し、アンテナにより高周波信号を電波に変換する。なお、高周波信号は、たとえば、入力信号の値に応じた振幅となっている。入力信号は、演算対象の問題に応じた信号であり、たとえば、１または０の値であってもよいし、サイン波などの信号であってもよい。
リザバー部１２は、入力部１１と出力部１３との間に設けられ、入力部１１が放射した電波を変調させた電波を出力する。リザバー部１２は、入力部１１が放射した電波に対して非線形応答を行うことでその電波を変調させる複数の半導体素子を有する。
非線形応答を行う複数の半導体素子のそれぞれは、たとえば、１次元半導体または２次元層状半導体である。
１次元半導体として、ナノワイヤ（たとえば、ＩｎＡｓ（インジウム砒素）半導体ナノワイヤ）を用いることができる。また、ＩｎＡｓ半導体ナノワイヤよりも強い非線形性を示すｐ－ＧａＡｓ（ガリウム砒素）／ｎ－ＩｎＡｓなどのｐｎヘテロナノワイヤ（ナノワイヤダイオードとも呼ばれる）を、１次元半導体として用いてもよい。また、１次元半導体として、カーボンナノチューブを用いることもできる。
２次元層状半導体として、たとえば、グラフェンナノリボンなどがある。
図１には、複数の１次元半導体（１次元半導体１２ａ，１２ｂなど）をリザバー部１２の複数の半導体素子として用いた例が示されている。
出力部１３は、リザバー部１２が出力した電波（変調によって得られた電波）を受信し、受信した電波を高周波信号に変換する。たとえば、出力部１３は、出力する高周波信号の信号数に応じて、１または複数のアンテナを有し、アンテナにより、受信した電波を高周波信号に変換する。出力部１３は、高周波信号の振幅に基づいた演算結果を出力する。たとえば、出力部１３は、複数のアンテナによって得られた複数の高周波信号を直流信号に変換するとともに、各直流信号に対して学習によって得られた重み値による重み付けを行い、それらを足し合わせた値を情報処理装置１０の演算結果として出力する。演算結果は、たとえば、演算対象が何かを推論する問題である場合には推論結果、何かを分類する問題である場合には分類結果である。
上記のような情報処理装置１０を用いることで、ニューロン間の重み値（結合係数とも呼ばれる）を固定値としたニューラルネットワークとして機能するリザバー部１２内の信号処理が、空間を伝搬する電波によって行われることになる。つまり、高周波信号が入力部１１により電波に変換され、その変換された電波は、リザバー部１２の複数の半導体素子による非線形応答を受けて変調され、出力部１３により高周波信号に戻される。このような情報処理装置１０は、配線によって接続されたリザバーコンピューティングデバイスと等価となるが、リザバー部１２に配線が不要となるため、簡単な工程にて集積性を向上できる。このため、ランダムネットワークの大規模化が容易になるなど、リザバーコンピュータの性能向上が期待できる。
また、複数の半導体素子のサイズ（たとえば、１次元半導体の長軸方向の長さ）を互いに異ならせてもよいし（製造ばらつきを利用してもよい）、リザバー部１２において半導体素子を疎に配置する箇所と密に配置する箇所を設けてもよい。これにより、ランダムネットワークの多様性が高まり、より高性能なリザバーコンピュータが実現できる。
また、半導体素子として１次元半導体を用いることで、半導体素子自体のアンテナ効果により、ランダムネットワークの各ノードとなる半導体素子と伝搬電波との間に十分な相互作用が生じることで、ネットワーク状素子を用いた場合と同様な信号演算をリザバー部１２の内部で行わせることができる。
なお、リザバーコンピューティングではリザバー層の出力信号に対する重み値を調整することで学習が行われる。上記の情報処理装置１０においても、リザバー部１２が出力する電波から得られる高周波信号を変換した直流信号に対する重み値を調整することで、学習が可能である。学習を実行する構成例については後述する。
（第２の実施の形態）
図２は、第２の実施の形態の情報処理装置の一例を示す図である。
第２の実施の形態の情報処理装置２０は、入力部２１、リザバー部２２、出力部２３、学習部２４を有する。
入力部２１は、高周波電源２１ａ１，２１ａ２，…，２１ａｎ、乗算器２１ｂ１，２１ｂ２，…，２１ｂｎ、送信アンテナ部２１ｃを有する。
高周波電源２１ａ１～２１ａｎは、高周波信号を出力する。高周波電源２１ａ１～２１ａｎのそれぞれが出力する高周波信号の周波数は同一である。なお、高周波電源２１ａ１～２１ａｎは１つであってもよく、１つの高周波電源から乗算器２１ｂ１～２１ｂｎに共通の高周波信号を供給してもよい。
乗算器２１ｂ１～２１ｂｎのそれぞれは、入力される高周波信号と、入力信号ＩＮ１，ＩＮ２，…，ＩＮｎの何れかとの積を出力する。これによって乗算器２１ｂ１～２１ｂｎが出力するｎ個の高周波信号の強度（振幅）は、入力信号ＩＮ１～ＩＮｎを反映したものとなる。
送信アンテナ部２１ｃは、乗算器２１ｂ１～２１ｂｎが出力する高周波信号を電波に変換して放射するアンテナを有する。
なお、アンテナは複数あってもよいが、入力信号ＩＮ１～ＩＮｎの数（乗算器２１ｂ１～２１ｂｎの数）と一致していなくてもよい。たとえば、乗算器２１ｂ１～２１ｂｎのうちのある１つの乗算器が出力する高周波信号が複数のアンテナに入力されるようにしてもよいし、複数の乗算器が出力する高周波信号が１つのアンテナに入力されるようにしてもよい。アンテナの例については後述する。
リザバー部２２は、入力部２１のアンテナが放射した電波を変調させた電波を出力する。リザバー部２２は、入力部２１が放射した電波に対して非線形応答を行うことでその電波を変調させる複数の半導体素子を有する。リザバー部２２の例については後述する。
出力部２３は、受信アンテナ部２３ａと重み付け部２３ｂを有する。
受信アンテナ部２３ａは、リザバー部２２によって変調された電波を受信し、受信した電波を高周波信号に変換する。たとえば、出力部１３は、受信した電波を変換する高周波信号の数に応じて、１または複数のアンテナを有し、アンテナにより、受信した電波を高周波信号に変換する。
重み付け部２３ｂは、高周波信号を変換した直流の信号に対して重み付けを行い、重み付け後の信号、または重み付け後の複数の信号を足し合わせた信号を、出力信号ＯＵＴ１，ＯＵＴ２，…，ＯＵＴｎとして出力する。
なお、出力信号ＯＵＴ１～ＯＵＴｎの数は、受信アンテナ部２３ａのアンテナ数と一致していなくてもよい。また、出力信号ＯＵＴ１～ＯＵＴｎの数は、入力信号ＩＮ１～ＩＮｎの数と一致していなくてもよい。たとえば、出力信号ＯＵＴ１～ＯＵＴｎの数は、１つであってもよい。
学習部２４は、教師データを取得し、教師データと出力部２３の出力信号ＯＵＴ１～ＯＵＴｎとに基づいて、重み付け部２３ｂの重み付けの大きさを調整する。
重み付け部２３ｂと学習部２４の例については後述する。
図３は、送信アンテナ部、リザバー部及び受信アンテナ部の一例を示す図である。
送信アンテナ部２１ｃは、ボウタイアンテナ２１ｃ１，２１ｃ２，２１ｃ３を有する。ボウタイアンテナ２１ｃ１～２１ｃ３は、三角形の頂点が対向する一対の電極によって形成される。ボウタイアンテナ２１ｃ１～２１ｃ３は、基板２１ｄ上に形成されている。
ボウタイアンテナ２１ｃ１～２１ｃ３を用いることで、ボウタイアンテナ効果によって、リザバー部２２に効率よく高周波信号を変換した電波を照射することができる。
図３に示されているリザバー部２２は、非線形応答を行う複数の半導体素子として、複数のＩｎＡｓ半導体ナノワイヤ（たとえば、ＩｎＡｓ半導体ナノワイヤ２２ａ，２２ｂなど）を有する。複数のＩｎＡｓ半導体ナノワイヤは、たとえば、Ｓｉ（シリコン）基板などの基板２２ｃ上に結晶成長によって、ｚ方向に伸びるように形成されている。
なお、ＩｎＡｓ半導体ナノワイヤは基板２２ｃ上に規則的に配列されていてもよいが、ランダムに配列されていたほうがランダムネットワークの多様性を促進するために好ましい。
また、電波に変換された高周波信号に対して非線形応答を行う半導体素子は、長軸方向の長さによって、高周波信号に対する相互作用の強さが変わってくる。相互作用の強さが強いほど、性能のよいリザバー部２２が得られる。
特に、長軸方向の長さが高周波信号の実効波長（波長を半導体素子の屈折率で割った値）の１／１０以上であれば、半導体素子自体のアンテナ効果が顕著となり、高周波信号に対する相互作用が強くなり、好ましい。
ＩｎＡｓ半導体ナノワイヤなどの一般的なナノワイヤのワイヤ長は、数μｍ～１００μｍである。マイクロ波やテラヘルツ波の高周波信号を想定すると、高周波信号の波長は数百μｍから数ｃｍとなる。このため、ナノワイヤが用いられる場合、上記長軸方向の長さは長いほど好ましい。特に、上記のように、長軸方向の長さであるワイヤ長が高周波信号の実効波長の１／１０以上であれば、ナノワイヤ自体のアンテナ効果が顕著となる。そのため、たとえば、ＩｎＡｓ半導体ナノワイヤのワイヤ長は、高周波信号の周波数として２５０ＧＨｚ（波長は１２００μｍ）を最小周波数として用いる場合、ＩｎＡｓの屈折率が３．５であるため、１２００／（３．５×１０）＝３４（μｍ）以上とすればよい。
これにより、より少ないＩｎＡｓ半導体ナノワイヤで性能のよいリザバー部２２を実現できる。一方で、たとえば、ワイヤ長を３．４μｍとした場合、ＩｎＡｓ半導体ナノワイヤの密度を、ワイヤ長を３４μｍとした場合の１０倍にすることで、同じ性能を得ることができる。
リザバー部２２は、基板２１ｄによって送信アンテナ部２１ｃを含む入力部２１に対して空間的に分離されているとともに、基板２２ｃによって受信アンテナ部２３ａを含む出力部２３に対して空間的に分離されている。
なお、リザバー部２２において、上記のような半導体素子が形成される領域が、ｚ方向に複数層形成されていてもよい。たとえば、基板２２ｃにＩｎＡｓ半導体ナノワイヤをｚ方向に結晶成長させた層を、ｚ方向に複数層設けるようにしてもよい。これによりランダムネットワークの大規模化が可能になる。
また、リザバー部２２において、半導体素子を疎に配置する箇所と密に配置する箇所とが混在していてもよい。
図４は、リザバー部に配置される半導体素子に粗密が生じている例を示す図である。
図４の例では、ＩｎＡｓ半導体ナノワイヤ（ＩｎＡｓ半導体ナノワイヤ２２ａなど）が密に配置されるエリアと、疎に配置されるエリアとが混在している例が示されている。
このようにすることで、ランダムネットワークの多様性が高まり、より高性能なリザバーコンピュータが実現できる。
また、ナノワイヤとして、ＩｎＡｓ半導体ナノワイヤの代わりにＩｎＡｓ半導体ナノワイヤよりも強い非線形性を示すｐ－ＧａＡｓ／ｎ－ＩｎＡｓなどのｐｎヘテロ接合を有するナノワイヤダイオードを用いてもよい。
図５は、ナノワイヤダイオードを用いたリザバー部の一例を示す図である。
ナノワイヤダイオードは、ｐ型半導体２２ｄ１とｎ型半導体２２ｄ２とが接合された構成となっている。ｐ型半導体２２ｄ１は、たとえば、ｐ型ＧａＡｓであり、ｎ型半導体２２ｄ２は、たとえば、ｎ型ＩｎＡｓである。
ナノワイヤダイオードは強い非線形性を示すため、より性能のよいリザバー部２２を実現できる。
なお、１次元半導体の例として、カーボンナノチューブを用いてもよい。
図３において、受信アンテナ部２３ａは、ボウタイアンテナ２３ａ１，２３ａ２，２３ａ３を有する。ボウタイアンテナ２３ａ１～２３ａ３は、ＩｎＡｓ半導体ナノワイヤが表面に形成される基板２２ｃの裏面に形成されている。
ボウタイアンテナ２３ａ１～２３ａ３を用いることで、ボウタイアンテナ効果によって、リザバー部２２から効率よく電波に変換された高周波信号を受信できる。
図６は、重み付け部と学習部の一例を示す図である。
なお、図６では、説明を簡略化するために、３つのボウタイアンテナ２３ａ１～２３ａ３よって変換された高周波信号から１つの出力信号ＯＵＴ１を生成する例が示されている。
重み付け部２３ｂは、ＤＣ（Direct Current）変換部３１、重み調整部３２、加算器３３を有する。
ＤＣ変換部３１は、受信アンテナ部２３ａによって電波から変換された高周波信号を直流信号（直流の電圧・電流振幅信号）に変換する。
図６の例では、ＤＣ変換部３１は、ダイオード３１ａ，３１ｂ，３１ｃを有する。ダイオード３１ａのアノードは、ボウタイアンテナ２３ａ３の一対の電極のうちの一方に接続され、ダイオード３１ａのカソードは、ボウタイアンテナ２３ａ３の一対の電極のうちの他方に接続されている。ダイオード３１ｂのアノードは、ボウタイアンテナ２３ａ２の一対の電極のうちの一方に接続され、ダイオード３１ｂのカソードは、ボウタイアンテナ２３ａ２の一対の電極のうちの他方に接続されている。ダイオード３１ｃのアノードは、ボウタイアンテナ２３ａ１の一対の電極のうちの一方に接続され、ダイオード３１ｃのカソードは、ボウタイアンテナ２３ａ１の一対の電極のうちの他方に接続されている。ダイオード３１ａ，３１ｂ，３１ｃのそれぞれのカソードからＤＣ変換部３１の出力である直流信号が得られる。
重み調整部３２は、ＤＣ変換部３１の出力である直流信号に対して重み付けを行う。重み付けの大きさは、学習部２４によって調整される。
図６において、重み調整部３２は、重み付けの大きさを保持するアナログメモリの例として、メモリスタ（抵抗可変メモリ）３２ａ，３２ｂ，３２ｃを有する。学習部２４によって制御されるメモリスタ３２ａ，３２ｂ，３２ｃの抵抗の大きさに応じて、ダイオード３１ａ，３１ｂ，３１ｃのカソードから出力される各直流信号が重み付けされる。
加算器３３は、重み付けされた各直流信号を足し合わせた加算結果を、情報処理装置２０の演算結果である出力信号ＯＵＴ１として出力する。
なお、図６に示すように、たとえば、重み調整部３２の出力、または図示しない抵抗を介して一定の割合に減衰させた信号は、入力側のボウタイアンテナ２１ｃ１～２１ｃ３に接続される信号線を伝搬する高周波信号に足しこまれる。このようなフィードバックループがあると、過去の出力を現在の入力に直接関連付けた形で入力が行われることになるため、たとえば、時系列データの学習において、時間の相関を強く学習させることが可能である。すなわち、そのような時間の相関に対する学習が性能を支配する問題に対しては、このようなフィードバックループを有することで高速な学習が可能となる。なお各フィードバックループは、図示しないスイッチなどによって個々にオンオフ可能である。
上記のような重み付け部２３ｂは、たとえば、図３に示したような基板２２ｃにおいてボウタイアンテナ２３ａ１～２３ａ３が形成される面と同一面上に形成できる。
学習部２４は、比較回路２４ａと、重み制御回路２４ｂとを有する。比較回路２４ａは、入力される教師データと出力信号ＯＵＴ１とを比較した比較結果（たとえば、誤差）を出力する。
重み制御回路２４ｂは比較結果に基づいて、誤差が最小になるように重み付け部２３ｂにおける重み付けの大きさ（たとえば、メモリスタ３２ａ，３２ｂ，３２ｃの抵抗の大きさ）を調整する。
なお、学習終了後は、学習部２４は、図示しないスイッチなどによって重み付け部２３ｂから切り離される。
学習部２４は、ＣＰＵ（Central Processing Unit）やＤＳＰ（Digital Signal Processor）などのハードウェアであるプロセッサなどを用いて実現されるコンピュータであってもよい。ただし、学習部２４は、ＡＳＩＣ（Application Specific Integrated Circuit）やＦＰＧＡ（Field Programmable Gate Array）などの特定用途の電子回路を含んでもよい。プロセッサは、ＲＡＭ（Random Access Memory）などのメモリに記憶されたプログラムを実行して、教師データと出力信号ＯＵＴ１との比較結果に基づいて、重み付けの大きさを制御する。
次に、第２の実施の形態の情報処理装置２０による演算処理の流れを説明する。
図７は、第２の実施の形態の情報処理装置の演算処理の一例の流れを示すフローチャートである。
入力部２１は、入力信号ＩＮ１～ＩＮｎの入力を受け付ける（ステップＳ１）。
そして、入力部２１は、入力信号ＩＮ１～ＩＮｎを反映させた高周波信号を、送信アンテナ部２１ｃによって電波に変換して放射する（ステップＳ２）。
リザバー部２２は、入力部２１が放射した電波に対して非線形応答を行うことでその電波を変調させる（ステップＳ３）。
出力部２３は、リザバー部２２によって変調された電波を受信アンテナ部２３ａにより受信し、受信した電波を高周波信号に変換する（ステップＳ４）。
さらに、出力部２３は、重み付け部２３ｂによって、高周波信号を変換した直流信号に対して重み付けを行う（ステップＳ５）。
そして、出力部２３は、重み付け後の信号または、重み付け後の複数の信号を足し合わせた信号を、演算結果を示す出力信号ＯＵＴ１～ＯＵＴｎとして出力し（ステップＳ６）、情報処理装置２０は演算処理を終える。
以上のような、情報処理装置２０によれば、第１の実施の形態の情報処理装置１０と同様に、リザバー部２２に配線が不要となるため、簡単な工程にて集積性を向上できる。このため、ランダムネットワークの大規模化が容易になるなど、リザバーコンピュータの性能向上が期待できる。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
１０ 情報処理装置
１１ 入力部
１２ リザバー部
１２ａ，１２ｂ １次元半導体
１３ 出力部

Claims (8)

  1. 第１の高周波信号を第１の電波に変換して放射する入力部と、
    受信した第２の電波を第２の高周波信号に変換する出力部と、
    前記入力部と前記出力部との間に設けられ、前記第１の電波に対して非線形応答を行うことで前記第１の電波を変調させる複数の半導体素子を有し、前記第１の電波に対する変調によって得られる前記第２の電波を出力するリザバー部と、
    を有する情報処理装置。
  2. 前記複数の半導体素子のそれぞれは、１次元半導体または２次元層状半導体である、請求項１に記載の情報処理装置。
  3. 前記１次元半導体はナノワイヤダイオードである、請求項２に記載の情報処理装置。
  4. 前記リザバー部において、前記複数の半導体素子が疎に配置される箇所と、密に配置される箇所とが混在する、請求項１乃至３の何れか一項に記載の情報処理装置。
  5. 前記入力部または前記出力部は、１または複数のボウタイアンテナを有する、請求項１乃至４の何れか一項に記載の情報処理装置。
  6. 前記出力部は、前記第２の高周波信号を直流信号に変換し、変換した直流信号に重み付けを行う、請求項１乃至５の何れか一項に記載の情報処理装置。
  7. 教師データに基づいて、前記直流信号に対する重み付けの大きさを調整する学習部を有し、重み付けされた前記直流信号は、前記入力部において前記第１の高周波信号に足しこまれる、請求項６に記載の情報処理装置。
  8. 入力部が、第１の高周波信号を第１の電波に変換して放射し、
    前記第１の電波に対して非線形応答を行うことで前記第１の電波を変調させる複数の半導体素子を有するリザバー部が、前記第１の電波に対する変調によって得られる第２の電波を出力し、
    出力部が、受信した前記第２の電波を第２の高周波信号に変換する、
    情報処理方法。
JP2022534539A 2020-07-07 2020-07-07 情報処理装置及び情報処理方法 Active JP7425370B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/026580 WO2022009314A1 (ja) 2020-07-07 2020-07-07 情報処理装置及び情報処理方法

Publications (2)

Publication Number Publication Date
JPWO2022009314A1 JPWO2022009314A1 (ja) 2022-01-13
JP7425370B2 true JP7425370B2 (ja) 2024-01-31

Family

ID=79552330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022534539A Active JP7425370B2 (ja) 2020-07-07 2020-07-07 情報処理装置及び情報処理方法

Country Status (4)

Country Link
US (1) US20230117769A1 (ja)
EP (1) EP4181023A4 (ja)
JP (1) JP7425370B2 (ja)
WO (1) WO2022009314A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150009548A1 (en) 2013-07-05 2015-01-08 Universiteit Gent Reservoir Computing Using Passive Optical Systems
JP6243117B2 (ja) 2012-12-17 2017-12-06 京楽産業．株式会社 遊技機
JP2018180701A (ja) 2017-04-05 2018-11-15 株式会社日立製作所 計算機システム及び再帰型ニューラルネットワークを用いた演算方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06243117A (ja) * 1993-02-18 1994-09-02 Fuji Xerox Co Ltd ニューラルネットワークシステム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6243117B2 (ja) 2012-12-17 2017-12-06 京楽産業．株式会社 遊技機
US20150009548A1 (en) 2013-07-05 2015-01-08 Universiteit Gent Reservoir Computing Using Passive Optical Systems
JP2018180701A (ja) 2017-04-05 2018-11-15 株式会社日立製作所 計算機システム及び再帰型ニューラルネットワークを用いた演算方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KATUMBA, Andrew et al.，A Neuromorphic Silicon Photonics Nonlinear Equalizer For Optical Communications With Intensity Modulation and Direct Detection，Journal of Lightwave Technology，Volume: 37, Issue: 10，2019年02月20日，pp.2232-2239，インターネット:<URL:https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=8645644>

Also Published As

Publication number Publication date
WO2022009314A1 (ja) 2022-01-13
JPWO2022009314A1 (ja) 2022-01-13
EP4181023A4 (en) 2023-07-12
EP4181023A1 (en) 2023-05-17
US20230117769A1 (en) 2023-04-20

Similar Documents

Publication Publication Date Title
Huang et al. Deep learning for super-resolution channel estimation and DOA estimation based massive MIMO system
US11775779B2 (en) Hybrid analog-digital matrix processors
Schneider et al. Tutorial: High-speed low-power neuromorphic systems based on magnetic Josephson junctions
CN110535486B (zh) 基于超表面神经网络的射频信号直接处理式无线收发机
JP7324272B2 (ja) 量子ビット・アニーリング用のアンテナ・チップの構造
CN110649976A (zh) 适用于多量子计算机芯片的位态测量读取装置及方法
Sun et al. Adaptive deep learning aided digital predistorter considering dynamic envelope
JP7425370B2 (ja) 情報処理装置及び情報処理方法
Pandey et al. Convex optimisation based transmit beampattern synthesis for MIMO radar
Yan et al. Quantum chaos on complexity geometry
Behrman et al. Quantum neural computation of entanglement is robust to noise and decoherence
Zhang et al. Millimetre-waves to terahertz SISO and MIMO continuous variable quantum key distribution
Koyama et al. Guaranteed storage and stabilization of desired binary periodic orbits in three-layer dynamic binary neural networks
Teng et al. An on-chip 2-d dft accelerator ultrasonic wavefront for convolutional neural networks
Denler et al. Synthesis of reversible circuits from a subset of Muthukrishnan-Stroud quantum realizable multi-valued gates
Tong et al. An approach of utilizing binary bat algorithm for pattern nulling
Tekbıyık et al. Graph Attention Network-Based Single-Pixel Compressive Direction of Arrival Estimation
Roqui et al. Estimation of Small Antenna Performance Using a Machine Learning Approach
KR101645996B1 (ko) 빔 공간 다중 입출력 시스템에서 espar 안테나 송신기를 통해 독립적인 다중 ofdm 심볼을 전송하는 방법 및 송신기
WO2021124379A1 (ja) リザボア素子
Chatterjee et al. Synthesis of hexagonal planar array using swarm-based optimization algorithms
Bolhasani et al. Waveform covariance matrix design using Fourier series coefficients
Hirose et al. Coherent optical associative memory system that processes complex-amplitude information
Hellbach et al. Quantum-correlated photons generated by nonlocal electron transport
US20190305603A1 (en) Method for designing signal waveforms

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240101

R150 Certificate of patent or registration of utility model

Ref document number: 7425370

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150