JP7423874B2 - マイクロ電子デバイスを製造するためのシステム及び方法 - Google Patents

マイクロ電子デバイスを製造するためのシステム及び方法 Download PDF

Info

Publication number
JP7423874B2
JP7423874B2 JP2021548533A JP2021548533A JP7423874B2 JP 7423874 B2 JP7423874 B2 JP 7423874B2 JP 2021548533 A JP2021548533 A JP 2021548533A JP 2021548533 A JP2021548533 A JP 2021548533A JP 7423874 B2 JP7423874 B2 JP 7423874B2
Authority
JP
Japan
Prior art keywords
process step
semiconductor wafer
measurement
wafer
fingerprint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021548533A
Other languages
English (en)
Other versions
JP2022509511A (ja
Inventor
エー． フォンセカ，カルロス
イップ，ネイサン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2022509511A publication Critical patent/JP2022509511A/ja
Application granted granted Critical
Publication of JP7423874B2 publication Critical patent/JP7423874B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

関連出願の相互参照
本願は、２０１８年１０月３１日付けで出願された米国仮特許出願第６２／７５３，１５３号明細書、２０１８年１０月３１日付けで出願された米国仮特許出願第６２／７５３，１５５号明細書及び２０１９年１０月２８日付けで出願された米国仮特許出願米国特許出願公開第１６／６６６，０８７号明細書の利益を主張するものであり、これらの出願は、参照により本明細書に援用される。
本発明は、概して、製造システム及び方法に関し、特定の実施形態において、マイクロ電子デバイスを製造するためのシステム及び方法に関する。
マイクロ電子デバイスは、マイクロメートル以下の規模の個々の電子デバイス及び構成要素又はそれらの集合である。個々のマイクロ電子デバイスは、設計に従って接続されて組合せを形成し得るトランジスタ、キャパシタ、インダクタ、抵抗器及びダイオード等の電子構成要素を含み得る。接続は、絶縁体により絶縁された垂直導体及び側方導体の多層相互接続回路網を集積することにより形成され得る。組合せは、データの記憶及び検索、計算、信号処理並びに電子画像捕捉又はそれらの組合せ等の複雑な機能を集合的に実行する電子回路を形成し得る。集積回路（ＩＣ）は、マイクロチップと呼ばれることもあり、そのようなデバイスの一例である。ＩＣは、産業、軍事及び消費者用途での多くの電子システム、例えば機器制御、ミサイル誘導システム、自動車電子回路、テレビジョン及びデジタルカメラ等で使用されている。
小規模のマイクロ電子デバイスは、スマートフォン、ラップトップコンピュータ及び医療移植、例えばペースメーカ等のモバイル電子システムの設計において特に有利である。マイクロ電子デバイスの製造には、高度な技法が使用される。１つのそのような技法は、半導体ウェーハの作製に関わる。通常、マイクロ電子デバイスは、材料、例えば半導体、絶縁体及び導体のパターニングされた層のスタックの部分として生成されて、半導体ウェーハを形成する。パターニング技術の革新に伴い、最小特徴サイズは、定期的に小さくなり、マイクロ電子デバイスでの構成要素のパッケージング密度を増大させてきた。構成要素が多くなるのに伴い、電子回路の機能は、強化され、それによりマイクロ電子デバイスがより複雑なタスクを実行できるようにしてきた。
マイクロ電子デバイスの複雑性が各マイクロ電子デバイス内の電子構成要素の数の増大に伴って増大するにつれて、歩留まりの高い半導体作製方法により生成された低コストの電気機械的に機能的なマイクロ電子デバイスを提供するための半導体ウェーハ作製製造システム及び製造方法の革新が必要とされ得る。
本発明の実施形態によれば、方法は、半導体ウェーハ作製プロセス中の複数のプロセスステップのそれぞれにおける半導体ウェーハの特性のウェーハ測定値を取得することを含み、ウェーハ測定値のそれぞれは、測定値が取得される半導体ウェーハ上の空間場所に関連付けられる。方法は、各プロセスステップについて、取得されたウェーハ測定値からプロセスステップフィンガープリントを作成することを更に含み得る。方法は、複数のプロセスステップの１つのプロセスステップフィンガープリントを複数のプロセスステップの別の１つのプロセスステップフィンガープリントに相関付けて、伝達関数を生成することを更に含み得る。
本発明の実施形態によれば、方法は、複数の半導体ウェーハを製造する作製プロセスを有することを含む。作製プロセスは、複数のプロセスステップを含み、複数のプロセスステップのそれぞれは、プロセスパラメータの組に関連付けられる。方法は、複数のプロセスステップからの第１のプロセスステップを第１の半導体ウェーハに対して実行することを更に含み、第１のプロセスステップは、関連付けられた第１のプロセスパラメータを有し、第１のプロセスパラメータは、第１のプロセスステップを第１の半導体ウェーハに対して実行するとき、第１のプロセスパラメータ値を有する。方法は、第１の半導体ウェーハから第１の測定値を取得することを更に含み、第１の測定値は、第１の半導体ウェーハ上の第１の複数の空間場所における第１の特性の第１の特性値を含む。方法は、第１の測定値から第１のプロセスステップの第１のプロセスステップフィンガープリントを生成することを更に含む。方法は、第１のプロセスステップ及び複数のプロセスステップからの第２のプロセスステップを第２の半導体ウェーハに対して実行することを更に含み得、第２のプロセスステップは、関連付けられた第２のプロセスパラメータを有する。第２のプロセスパラメータは、第２のプロセスステップを第２の半導体ウェーハに対して実行するとき、第２のプロセスパラメータ値を有する。方法は、第２の半導体ウェーハから第２の測定値を取得することを更に含み得、第２の測定値は、第２の半導体ウェーハ上の第２の複数の空間場所における第２の特性の第２の特性値を含む。方法は、第２の測定値から第２のプロセスステップの第２のプロセスステップフィンガープリントを生成することを更に含み得る。方法は、第１のプロセスステップフィンガープリントを第２のプロセスステップフィンガープリントに相関付けて、第１のプロセスステップと第２のプロセスステップとの間の伝達関数を生成することを更に含み得る。
本発明の実施形態によれば、非一時的コンピュータ可読記憶媒体は、実行されると、計算デバイスのプロセッサに、半導体ウェーハ作製プロセスと連携して動作を実行させる命令を含み、半導体ウェーハ作製プロセスは、複数のプロセスステップを含み、複数のプロセスステップのそれぞれは、プロセスパラメータの組に関連付けられる。動作は、複数のプロセスステップからの第１のプロセスステップを第１の半導体ウェーハに対して実行することを含み、第１のプロセスステップは、関連付けられた第１のプロセスパラメータを有し、第１のプロセスパラメータは、第１のプロセスステップを第１の半導体ウェーハに対して実行するとき、第１のプロセスパラメータ値を有する。動作は、第１の半導体ウェーハから第１の測定値を取得することを更に含み、第１の測定値は、第１の半導体ウェーハ上の第１の複数の空間場所における第１の特性の第１の特性値を含む。動作は、第１の測定値から第１のプロセスステップの第１のプロセスステップフィンガープリントを生成することを更に含む。動作は、第１のプロセスステップ及び複数のプロセスステップからの第２のプロセスステップを第２の半導体ウェーハに対して実行することを更に含み得、第２のプロセスステップは、関連付けられた第２のプロセスパラメータを有する。第２のプロセスパラメータは、第２のプロセスステップを第２の半導体ウェーハに対して実行するとき、第２のプロセスパラメータ値を有する。動作は、第２の半導体ウェーハから第２の測定値を取得することを更に含み得、第２の測定値は、第２の半導体ウェーハ上の第２の複数の空間場所における第２の特性の第２の特性値を含む。動作は、第２の測定値から第２のプロセスステップの第２のプロセスステップフィンガープリントを生成することを更に含み得る。動作は、第１のプロセスステップフィンガープリントを第２のプロセスステップフィンガープリントに相関付けて、第１のプロセスステップと第２のプロセスステップとの間の伝達関数を生成することを更に含み得る。
本発明及びその利点についてのより詳細な理解のために、ここで、後述の説明を以下の添付図面と併せて参照する。
一実施形態による、ウェーハ作製製造システムのプロセスステップの測定可能な結果の一例を示す。 図１Ａに示される測定可能な結果の一例のフィンガープリントを示す。 図１Ａに示される測定可能な結果の一例のフィンガープリントを示す。 一実施形態による、ウェーハ作製方法論のインライン測定値からのフィンガープリントモデル、伝達関数及びプロセスステップのプロセスモデルの生成に使用されるウェーハ作製製造システムにおける一例の方法の一部を示すフローチャートである。 一実施形態による、インライン測定タイプの測定フィンガープリントが生成される一例の方法の一部を示す。 一実施形態による、インライン測定タイプの測定フィンガープリントが生成される一例の方法の一部を示す。 一実施形態による、インライン測定タイプの測定フィンガープリントが生成される一例の方法の一部を示す。 一実施形態による、インライン測定タイプの測定フィンガープリントのプロセスモデルが生成される一例の方法の一部を示す。 一実施形態による、インライン測定タイプの測定フィンガープリントのプロセスモデルが生成される一例の方法の一部を示す。 一実施形態による、インライン測定タイプの測定フィンガープリントのプロセスモデルが生成される一例の方法の一部を示す。 一実施形態による、インライン測定タイプの測定フィンガープリントのプロセスモデルが生成される一例の方法の一部を示す。 一実施形態による、ウェーハ作製方法論のインライン測定値からのフィンガープリントモデル、伝達関数及びプロセスモジュールのプロセスモデルの生成に使用されるウェーハ作製製造システムにおける一例の方法の一部を示すフローチャートである。 一実施形態による、測定フィンガープリントからフィンガープリントの階層を生成する一例のモデルを示す。 一実施形態による、測定フィンガープリントからフィンガープリントの階層を生成する一例のモデルを示す。 一実施形態による、測定フィンガープリントからフィンガープリントの階層を生成する一例のモデルを示す。 一実施形態による、ベースラインプロセスフローのモデルを生成する一例の方法を示す一般化されたフローチャートである。 一実施形態による、ウェーハ作製方法論のインライン測定値からのフィンガープリントモデル、伝達関数及びプロセスステップのプロセスモデルの生成に使用されるウェーハ作製製造システムにおける一例の方法の一部を示す。 一実施形態による、ウェーハ作製方法論のインライン測定値からのフィンガープリントモデル、伝達関数及びプロセスステップのプロセスモデルの生成に使用されるウェーハ作製製造システムにおける一例の方法の一部を示す。 一実施形態による、ウェーハ作製方法論のインライン測定値からのフィンガープリントモデル、伝達関数及びプロセスステップのプロセスモデルの生成に使用されるウェーハ作製製造システムにおける一例の方法の一部を示す。 半導体ウェーハを製造する種々の実施形態を実施する例示的なフローチャートである。
半導体ウェーハを作製する既存の手法は、ウェーハ全体に適用されるか、又はウェーハ全体に適用されると仮定される１つの値であるメトリックを使用する。これらのメトリックスの従来の適用は、個々のウェーハ又はサンプルウェーハの測定値に基づく。
これらの従来の手法は、各測定値に関連するか又は関連付けられた情報を破棄又は無視する。例えば、そのような情報は、空間的測定値又は測定値間の相関を含み得る。そのような情報は、潜在的に有価値である。エッジ配置エラー（ＥＰＥ）は、歩留まりに相関付けることができるメトリックを形成する異なる測定値の組合せの一例である。
本明細書に記載される技術は、種々の実施形態において、はるかに多くの利用可能な情報を使用して構築されたプロセスモデルを生成することにより、空間情報を保持する。加えて、本明細書に記載される技術は、種々の実施形態において、半導体製造に動的に適用することができ、フィードバック制御ループを使用して自動化されるのに適している。
本明細書に記載される半導体ウェーハ作製製造システム及び製造方法の実施形態は、半導体ウェーハ作製の技法により生成されるマイクロ電子デバイスの製造歩留まり及び製造コストを改善し得る。半導体ウェーハ作製は、一連のプロセスモジュールの実行として説明され得、各プロセスモジュールは一連のユニットプロセスステップを含む。一例のユニットプロセスステップは、順次、プロセスフローに従って実行されて、層、例えば活性層、ダミーゲート層、ソース－ドレイン層、金属ゲート層及び接点層等を作製する表面準備、イオン注入、熱ステップ（例えば、急速熱酸化（ＲＴＯ））、急速熱アニール（ＲＴＡ）及びレーザアニール）、フォトリソグラフィステップ（例えば、レジストコート、露光、現像及びストリッピング）、電気メッキ、プラズマ堆積、プラズマエッチング、ウェットエッチング及び化学機械研磨（ＣＭＰ）等を含む。各プロセスモジュールは、活性モジュール、ダミーゲートモジュール等と呼ばれ得る。半導体ウェーハ製造ラインの製造歩留まりは、仕様の組に準拠する電気的にテスト可能なメトリック（例えば、トランジスタ漏出、抵抗器抵抗、回路機能性等）を有する、完成したマイクロ電子デバイスの割合であると見なされ得る。
本開示に記載される製造システムは、製造歩留まりに相関するメトリックのフィンガープリント（ＦＰ）が、１つ又は複数の半導体ウェーハの複数の空間場所において実行された１つ又は複数のインライン測定から生成される方法を採用する。各層について、層に適切なメトリックのＦＰは、以下に更に詳述されるように生成される。例えば、ダミーゲート層のエッジ配置エラー（ＥＰＥ）のＦＰを生成し得る。本開示における実施形態では、各ＦＰは、測定値の空間情報を維持する各メトリックの数学的モデルである。幾つかの実施形態では、数学的モデルは、インライン測定値が取得されたウェーハ上の場所の空間座標の数学的関数である。数学的関数は、有限級数の基底関数と呼ばれる数学的関数において展開され得る。その場合、ＦＰは、モデル関数の級数展開の各項の係数の順序付き集合を含む係数ベクトルにより表され得る。以下に更に詳述するように、層メトリックのＦＰは、ＦＰの階層の複合物であり得る。例えば、活性層ＥＰＥのＦＰは、マンドレル（側壁イメージ転写（ＳＩＴ）に使用される）の高さ、ピッチウォーク（マルチパターニング技法の場合）及びオーバーレイ（例えば、活性マスクとアラインメントマスクとの間のアラインメント誤差）等、幾つかのＦＰからの寄与を含む複合数学的モデルであり得る。従って、これらのＦＰ（例えば、マンドレルの高さ、ピッチウォーク及びオーバーレイ）は、例えば、マンドレルの堆積薄膜厚、側壁ハードマスクのマルチパターンのピッチ及びオーバーレイパターンにおける特徴の寸法等のインライン測定値の１つ又は複数のＦＰから導出され得る。
インライン測定値は、ウェーハ作製生産ラインの終わりに製造歩留まりに最終的に影響し得る先行プロセスステップの結果を識別するように設計される。当業者に既知のように、処理ステップの結果は、調整可能なプロセスパラメータの組により変調され得る。プロセスパラメータは、一般的に、１つ又は複数のプロセスステップを実行するために選択される機器設定である。例えば、ダミーゲートプロセスモジュールにおけるレジスト現像プロセスステップ後のダミーゲートレジストＥＰＥ測定値は、レジストコートステップにおけるウェーハスピン速度、フォトレジスト露光ステップ中の露光時間及び焦点面の位置により変調され得る。従って、ダミーゲートレジストＥＰＥのＦＰの各係数は、調整可能なプロセスパラメータ：この例では、スピン速度、露光及びフォーカスにより変調され得る。プロセスパラメータ（例えば、スピン速度、露光及びフォーカス）の組に対するＦＰ係数（例えば、ダミーゲートレジストＥＰＥ ＦＰ）の応答は、独立変数の組の数学的関数としてモデリングされ得、各変数は、ＥＰＥの単位（例えば、ナノメートル）に適宜正規化されたプロセスパラメータの数値表現である。これらの数学的記述は、まとめてダミーゲートレジストＥＰＥのプロセスモデルを形成する。
この例では、ダミーゲートレジストＥＰＥは、直接測定値であるため、そのＦＰは、ＦＰの階層中の最下位レベルＦＰの１つである。この実施形態では、プロセスモデルは、ダミーゲートレジストＥＰＥ ＦＰを正確にモデリングすることにより、ダミーゲートレジストＥＰＥ測定値における空間情報を保持し得ることに更に留意され得る。一般に、２つ以上の測定タイプがあり得る（例えば、ＥＰＥ、ラインエッジラフネス（ＬＥＲ）、オーバーレイ、限界寸法（ＣＤ）及び線幅ラフネス（ＬＷＲ）等）。それぞれのプロセスモデルを有する最下位レベルＦＰは、プロセスステップの各測定タイプについて生成され得る。現在又は前のプロセスステップにおいて取得された測定値のインライン測定値ＦＰを用いた組合せ及び計算（例えば、２つの測定値間の差）を行い、そのプロセスステップの次に高いレベルＦＰを作成し得る。
プロセスステップの測定可能な結果は、多くの場合、入力ウェーハの状態に依存する。例えば、ダミーゲートレジストパターンのＥＰＥは、フィンＦＥＴと呼ばれるフィン形トランジスタ構造の作製を含むプロセスフローにおける活性レベルでのシャロートレンチアイソレーション（ＳＴＩ）酸化物の上に突出して形成されたフィンの高さにより影響を受け得る。活性プロセスモジュールにおいて測定されるフィン高さは、活性フィン高さＦＰにより正確に再現し得る。入力ウェーハの状態は、一般に、前のプロセスモジュール及び現在のプロセスモジュールの完了したプロセスステップの両方により決まる。従って、前のプロセスモジュールの最上位ＦＰ及び現在のプロセスモジュールにおける完了したステップの最上位レベルＦＰは、続くプロセスステップにおける測定値に相関し得、従ってそれから生成されるＦＰに相関し得る。この例では、活性フィン高さＦＰは、ＥＰＥ、ＣＤ、ＬＥＲ、ＬＷＲ及びオーバーレイのダミーゲートレジストＦＰ等のダミーゲート層におけるインライン測定値の１つ又は複数のＦＰに影響を及ぼし得る。ＦＰ対間（例えば、活性フィン高さＦＰとダミーゲートレジストＥＰＥ ＦＰとの間）のそのような相関は、プロセスフローについて特徴付けられ、続くプロセスステップの測定（最下位レベル）ＦＰの生成での使用に適した伝達関数として前のプロセスステップからフィードフォワードされる。一実施形態では、伝達関数は、先のＦＰ（例えば、活性フィン高さＦＰ）の係数ベクトルを続くプロセスステップの最下位レベルＦＰ（例えば、ダミーゲートレジストＥＰＥ ＦＰ）の係数ベクトルに組み込むことができる成分ベクトルにマッピングする変換行列として実施され得る。一般に、伝達関数は、続くプロセスステップで行われた測定から導出されたメトリックのＦＰに対する、前のプロセスステップのウェーハ特性から計算されたメトリックの影響を含むように使用され得る変換行列、微分式の組、ルックアプテーブル、統計学的相関関数の組又は反復アルゴリズム等の任意の数値モデルを使用して実施され得る。更に、前のプロセスステップにおける１つ又は複数のＦＰモデルを現下のプロセスステップにおける測定値ＦＰの少なくとも一部にマッピングする伝達関数として、現下のプロセスステップにおけるウェーハ特性に対する前の処理の影響を公式化したが、他の公式を考えることも可能である。例えば、伝達関数は、現下のプロセスステップにおける１つ又は複数のインラインウェーハ作製方法論データの組合せ／計算から導出されるメトリックのＦＰモデルの少なくとも一部への前のステップにおけるプロセスパラメータのマッピングを記述するように公式化され得る。前の処理の影響が最下位レベルＦＰに組み込まれると、前のプロセスステップとの相関は、最下位レベルＦＰを使用して続けて形成される任意の上位レベルＦＰに自然に含まれる。
プロセスモジュールのプロセスステップのＦＰを生成した後、組合せ及び計算を適用して、次の上位レベルのＦＰを生成し得、これは、更に後述するように、プロセスモジュール又はレイヤのＦＰであり得る。例えば、ダミーゲートレジストＣＤ ＦＰ、ダミーゲートエッチングバイアスＦＰ及びオーバーレイ等のダミーゲートプロセスモジュールにおけるプロセスステップの幾つかのＦＰを組み合わせて、ダミーゲート層のダミーゲートＣＤ ＦＰを生成し得る。
ＦＰを使用し、生の測定データの空間座標を保持し、再現するＦＰ係数のプロセスモデルを生成する方法の実施形態は、半導体ウェーハ作製生産ラインのモニタリング及び制御に有利である。空間情報を提供するＦＰ係数ベクトルのモニタリングを利用する統計学的プロセス制御（ＳＰＣ）戦略は、ウェーハ作製生産ラインの歩留まりを低下させ得るプロセスエクスカーション源の識別を促進する。例えば、径方向依存性の増大が、その１つが径方向ガス流を表す幾つかのプロセスパラメータにより影響を受け得るメトリックのＦＰの係数の異常から観測される場合、それは、異常なガス流を示唆し得る。介入が製造歩留まりの回復を成功させ得る機器及び機器設定の高速識別を促進するために、異常値を示すＦＰ係数のプロセスモデルを空間情報と併せて利用して、異常をシミュレートすることができる。
伝達関数を使用して前のプロセスステップとの相関が組み込まれたＦＰ係数ベクトルの生成は、ウェーハ作製製造システムに幾つかの独自の利点を提供する。伝達関数法は、測定値ＦＰの係数ベクトルを２つの成分ベクトルに効率的に分割する：前の処理と相関する１つの成分ベクトル及び現下の完了したプロセスステップと相関する現下ステップベクトルと呼ばれる別の成分ベクトル。先のステップのフィンガープリントと相関する成分は、処理履歴から予測可能であり、測定値ＦＰの伝達ベクトル又は伝達成分と呼ばれる。ＦＰ係数ベクトルのそのような分解は、所与のプロセスステップで観測された逸脱を、入力ウェーハ状態に起因する部分及び現下のプロセスステップに起因する部分に分けるために使用され得る。更に、予測可能性は、是正動作をフィードフォワードするか、又は更なる処理を終える早期判断を行うために使用され得る。
伝達関数法は、続くプロセスステップにおけるメトリックのＦＰへの全ての先のプロセスステップの影響を保持することにより、作製プロセスフロー全体のプロセスモデルの正確性を上げる。この能力は、以下に更に後述するように、生産ラインの歩留まりを改善するようにプロセスパラメータを調整するコンピュータ支援解析で有利に使用され得る。プロセスモデルと共に、空間情報は、機器設定を最適化して製造歩留まりを上げる、より的を絞った調整に役立ち得る。更に、解析は、製造歩留まりへの影響が大きいため、特定の機器への更なる投資の価値があることを識別し得、また製造歩留まりへの影響がごくわずかな状態でより安価な代替を使用し得る特定の機器を識別することもできる。
先に概説した製造システム及び方法について、図１～図８を参照して以下に更に詳細に示す。
図１Ａのウェーハマップは、結果がウェーハ上の複数のダイ場所において繰り返される同じタイプの測定値の集合である、ウェーハ作製製造システムのプロセスステップの直接測定可能な結果１００の一例（例えば、レジストパターニングステップのＥＰＥ測定値）を示す。１つのサンプルウェーハ又はそのようなウェーハの集合上の空間場所（例えば、二次元（２Ｄ）矩形座標ｘ及びｙ又は極座標ｒ及びθ）に関連付けられたデータ値を含むデータセットは、ウェーハマップとして表示され得る。ウェーハマップでは、各データ点は、ウェーハの二次元画像において関連付けられた空間座標に従ってエリアを与えられる。図１Ａの画像等の本明細書におけるウェーハマップでは、データ点は、グレースケールにより示された値を有するモザイク式矩形として示される。
生データ（例えば、直接測定されたＥＰＥ値及びそれらに関連付けられた座標）を処理して、フィンガープリント（ＦＰ）モデルを作成し得る。特に、回帰解析等の解析を実行して、生データ値への最良フィッティング、例えばＥＰＥの測定値と、最適化されたパラメータを使用したＦＰモデルにより計算された値との間の最小誤差を求めて、関数のパラメータを選択及び調整し得る。解析は、管理可能な有限数の調整可能パラメータを用いて、生データにおける空間パターンを再現し得る２Ｄ空間座標の適切な数学的関数を選択することを含む。例えば、例えば液体フォトレジストが回転中のウェーハの中央領域に導入され、径方向遠心力によりウェーハ表面にわたり分布するプロセスステップの影響を受けやすいことがあり得る測定値、モデル関数は、ゼルニケ多項式の有限級数（又はフーリエ級数及びベッセル関数等の他の関数）として数学的に表される、極座標ｒ及びθの関数であるように選択され得る。各多項式は、それぞれの数値係数により加重される。これらの係数は、生データへの最良フィッティングを得るために解析中に値を最適化し得るモデルのフィッティングパラメータである。係数の順序付き集合は、係数ベクトルと呼ばれ、各係数は、係数ベクトルの一成分である。集合的に、成分（ゼルニケ多項式の順と同じ順に配置される）は、生データのＦＰモデルを構成する。図１Ｂに示される係数ベクトルは、図１Ａのウェーハマップにより示される生データのＦＰモデルの一例である。図１ＢにおけるＦＰモデルに使用されるモデル関数は、図１Ｂにおいて順にプロットされた２１個の係数により加重された最初の２１個のゼルニケ多項式のシリーズを含む。図１Ｃのウェーハマップ１２０は、図１Ｂに示される最適化されたＦＰモデルを使用して計算される、モデリングされた値を示す。２つのウェーハマップ（図１Ａ及び図１Ｃ）から観測し得るように、図１ＢのＦＰモデルは、生データをかなり正確に再現することが可能である。
幾つかの場合、初期ＦＰモデル（例えば、図１Ｂの２１次元係数ベクトル）は、支配的なモデルパラメータを識別することを含むように解析を展開することにより、更に簡易化され得る。係数ベクトルがわずかな主成分（例えば、計算されたデータ値に有意に影響する５つの係数）を有する場合、例えば識別されたわずかな主係数、例えば５つの主係数により、２１個の係数を含む初期ＦＰモデルを近似し得る。幾つかの実施形態では、それ以上の処理及び計算について、低次元（例えば、５次元）係数ベクトルが初期高次元（例えば、２１次元）ＦＰモデルを置換し得る（残りの係数は、無視される）。
図２は、上述した技法を実施する一例のシステム２００における１つのプロセスステップの実行フローを示すフローチャートである。一例のシステム２００は、半導体ウェーハの作製と協働して実行される。幾つかの場合、協働は、作製自体の一体部分である一例のシステム２００を含み得る。以下に詳述するように、ベースライン（基準計画）ウェーハ作製プロセスに加えて処理ステップを実行して、測定値を取得し、高信頼度で正確なモデルパラメータを抽出し得る。
一例のプロセス２００について、本明細書では、いかなる限定でもなく簡潔性のために、システム２００により実行されるものとして説明する。図３及び図４は、図２のフローチャートを伴ってシステム２００におけるステップの幾つかの説明に役立つ。図３は、ウェーハ上の測定場所の座標の関数としての測定値ＦＰの生成を示すために使用される。図４は、システム２００が、プロセスパラメータの変更に対するフィンガープリントモデルの係数の応答を計算するプロセスモデルを生成するために使用する方法を説明するために使用される。
プロセスステップの結果の予測数学的モデルを作成するためにシステム２００において使用される方法のステップ毎の説明での最初のステップである、図２のシステム２００のフローチャートにおけるブロック２１０により示されるように、ＦＰ、伝達関数及びプロセスモデルを含むモデルは、ベースライン作成プロセスフローに従って処理された半導体ウェーハの１つ又は複数の特性（例えば、高密度ラインのパターンにおけるラインのレジストＣＤ）のインライン測定値を取得することである。取得された各測定値は、測定が取得されるウェーハ空間場所に関連付けられ、取得された各測定値は、図１Ａを参照して説明したものと同様のウェーハマップによりグラフィカルに示され得る。図３Ａのグラフ３００は、各ウェーハ上の同じ場所の組におけるベースライン処理済みウェーハの集合から収集された測定値、例えばＣＤ測定値の生データのウェーハマップである。
より一般的には、ブロック２１０の動作は、その収集されたデータの空間情報を有する半導体ウェーハのインライン作成方法論データの収集として説明され得る。このインライン作製方法論データは、ベースライン作製プロセスフローのあるプロセスステップから生じた特性のウェーハの、ウェーハについての、ウェーハ上の、ウェーハ内の且つウェーハについてのインライン測定値から生成される。測定は、プロセスステップ中又はプロセスステップの完了後に行われ得る。すなわち、インライン作製方法論データは、ベースライン半導体作製プロセスフローのプロセスステップにおいて形成されたウェーハの特性の測定値である。
プロセスステップにおけるインライン作製方法論データは、プロセスステップにおいて処理された材料の薄膜（例えば、堆積した薄膜の厚さ）、処理された薄膜におけるパターン（例えば、レジスト現像ステップにおけるレジスト線幅）、プロセスステップにおける処理により完成したデバイス（例えば、相互接続レベルにおける金属ＣＭＰにより）及び材料のエッチングにより露出した完成途中のデバイス（例えば、アラインメントマスク）等についての測定値から導出し得る。本明細書では、プロセスステップは、その瞬間に作製の中心である材料薄膜の処理であり得る。多くの場合、薄膜は、上部又は最上部薄膜である。例えば、薄膜は、堆積、クリーニング若しくはエッチングされる薄膜又は堆積、クリーニング若しくはエッチングが行われたばかりの薄膜である。
幾つかの場合、例えば、インライン作製方法論データは、作製の現在の中心である薄膜に直接隣接する薄膜、その隣接する層におけるパターン、隣接する層により完成したデバイス及び隣接する層により露出した完成途中のデバイス等についての測定値から導出され得る。多くの場合、現下の隣接層は、最上部薄膜の直下の層である。
更に他の場合、例えば、インライン作製方法論データは、ウェーハの複数の隣接層又はウェーハ自体についての測定値から導出され得る。例えば、ウェーハの複数の隣接層は、内部の電気的及び／又は機械的に相互作用するマイクロ電子デバイスを含み得る。
通常、インライン作製方法論データは、半導体作製中、材料のパターンの共通スタックを使用する複数の半導体ウェーハからの測定値（半導体ウェーハからの測定値に基づく計算）を含む。異なるタイプのインライン作製方法論データの例には、ＥＰＥ、グリッドＣＤ測定値、ブロックＬＷＲ測定値、グリッドＬＷＲ測定値、ブロックＣＤ測定値、エッジプロファイル、選択的堆積及び／又は選択的エッチングの選択性、形成されたマイクロ電子デバイスの電気特性、コンタクトホールＣＤ、コンタクトホールエッジラフネス（ＣＥＲ）及び楕円率、短い及び長いライン及びトレンチの先端間距離、２つのパターニングされた層間のオーバーレイ誤差測定値、薄膜厚及び厚さ均一性、１つのツールの動作後に行われる測定、１つのプロセスモジュールの全てのツール後に行われる測定、複数のプロセスモジュール後に行われる測定及びそれらの組合せからなる群から選択される測定及び／又は計算インライン作製方法論データ等の測定データ及び／又は計算データがある。
ブロック２２０において、システムは、データのモデリングに適切な２Ｄ空間座標（ｘ，ｙ）又は（ｒ，θ）の数学的関数を選択する。一実施形態では、モデル関数は、有限級数の基底関数であり、先に説明したように、級数の各項を加重する数値係数は、データの係数ベクトル又はＦＰと呼ばれる。基底関数は、一般に、ゼルニケ多項式、ルジャンドル多項式又はベッセル関数等の直交関数であり、長い計算時間を要する非常に長い級数を使用する必要なく、関心のあるインライン測定値タイプを正確にモデリングし得るように選択され、モデルの特性は、インライン測定ステップの幾つかの物理的構成要素（例えば、スピンコーティングプロセスの径方向特性）と同等である。
次のブロック２３０において、システム２００は、最適化アルゴリズムに従い、測定値タイプの取得された空間測定値に最良フィッティングする係数の有限集合を最適化する計算を実行して各ＦＰモデルを取得する。プロセスステップにおいて取得されたインライン作製方法論データの各測定値タイプについてＦＰモデルを生成し得る。これらの測定値ＦＰは、最初の（最下位）レベルのＦＰである。
インライン測定値及び各ＦＰの生成を図３Ａ～図３Ｃに示す。図３Ａは、ベースライン処理を使用して現下のプロセスステップにおいて処理された１つ又は複数のウェーハから取得された測定値タイプのインライン作製方法論生データを示す。グラフは、各測定値タイプの空間座標に配置され、各データの数値を表すようにグレースケールを使用して陰影が付けられたモザイク式矩形のウェーハマップとしてデータを表示する。図３Ａに示されるデータは、次に、極座標（ｒ，θ）の関数である有限（例えば、２一項）級数のゼルニケ多項式を使用してモデリングされる。
２１個の係数の最適化された集合は、図３Ｂにヒストグラムとして表示され、横軸は、ゼルニケ多項式の次数であり、縦軸は、各係数の強度である。幾つかの実施形態では、項数は、調整可能であり得、例えば最適化後の最小フィッティング誤差が許容可能な閾値よりも高い場合、より高次の多項式を級数に追加し得る。
図３Ｂのヒストグラムに見られるように、係数の幾つかは、他のものよりも比較的小さく、各項の寄与は、各係数の強度に比例するため、過度のフィッティング誤差を導入せずにモデルを簡易化することが可能であり得ることを示す。しかしながら、基底関数が２Ｄ空間座標の関数であり、従って項の相対的寄与がウェーハの表面上の場所にも依存することを考慮することも重要である。例えば、ウェーハの中心近くで支配的な項は、ウェーハのエッジ近くで弱くなり得る。
図３Ｃでは、５つの最高係数強度を有する５つの項の寄与は、ウェーハ表面のｘ－ｙ平面にわたり三次元表面としてプロットされる。図３Ｂのヒストグラムから見られるように、上から５つの係数は、４次、１２次、１０次、２１次及び１４次ゼルニケ多項式のものである。図３Ｃにおける等のグラフは、モデルの複雑性の低減に役立つ。以下に更に説明するように、複雑性の小さいＦＰモデルほど、プロセスモデルを生成し、続く解析を実行するための計算時間を短縮するという利点を提供する。
次に、この実施形態では、ブロック２４０において、現在のプロセスステップにおいて取得されたウェーハ特性のインライン測定の結果に対する前のプロセスステップの影響をモデリングするために、現在のプロセスステップにおける測定値ＦＰを分解するための伝達関数が取得される。別の実施形態では、伝達関数は、現在のプロセスステップの全ての測定値ＦＰ及び上位レベルＦＰ（測定値ＦＰと計算との組合せを使用する）の生成が完了した後に生成され得る。上述したように、伝達関数は、種々の技法、例えば変換行列、統計学的相関関数等を使用して実施及び抽出され得る。
図２のシステム２００のフローチャートのブロック２４０に示されるように、この実施形態では、伝達関数を抽出する方法は、前の処理の記憶が入力ウェーハの状態に埋め込まれることを考慮する。現下のプロセスステップにおける測定値ＦＰの係数ベクトルを分割するロバストな方法を有するために、幾つかの先のプロセスステップにおけるプロセス条件を意図的に変更することにより、入力ウェーハの組を生成し得る。例えば、フォトレジスト現像ステップにおけるレジストＣＤの測定値ＦＰは、レジストパターンが形成されているウェーハ表面の平坦性と相関すると予期される。従って、前の平坦化プロセスステップのプロセスパラメータをベースラインプロセスフローから意図的に変更して、入力ウェーハを生成し得、各ウェーハは、平坦化ステップにおいて取得された異なる平坦度ＦＰを有する。次に、非ベースライン入力ウェーハのこの特に準備された組の平坦度ＦＰの変動に対するレジストＣＤ測定値の係数ベクトルの応答を解析して、そのベースライン値からのレジストＣＤ ＦＰの各係数の逸脱の影響の受けやすさを識別する。この情報を使用して、全ての入力ウェーハの平坦度ＦＰの係数ベクトルを、平坦化ステップでのウェーハの平坦度ＦＰとの全ての相関を含むことが予期されるレジストＣＤ係数ベクトルの部分である各レジストＣＤ応答ベクトル（伝達ベクトルと呼ばれる）にマッピングし得る変換行列を定義し得る。この応答ベクトルは、平坦化プロセスの記憶を捕捉し、レジストＣＤ測定値ＦＰから減算されて、現下のプロセスステップでの処理条件とより強く相関することが予期されるレジストＣＤ係数ベクトルの非相関成分（現下のステップベクトルと呼ばれる）を取得し得る。
変換行列は、上述した一例の実施形態では、伝達関数の数学的な実装である。上述したように、他の数学的な実装も可能であることが理解される。
特定のベースラインウェーハ作製プロセスフローの伝達関数は、ウェーハのバッチがウェーハ作製生産ラインにより処理されるたびに生成される必要がない。伝達関数は、一度生成され、将来の使用に利用できるように電子的に記憶され得る。ベースラインウェーハ作製プロセスフローに変更が行われるため、定期的に伝達関数を更新し得る。
図２のフローチャートにより示される一例の実施形態では、システム２００は、プロセスステップの測定値ＦＰの現下のステップベクトルの応答からそのステップのプロセスモデルを作成する。このプロセスモデルを作成するステップは、ブロック２５０、２６０及び２７０に概説され、図４を参照して説明される。
ブロック２５０において、システム２００は、ベースラインウェーハ作製プロセスフローに規定された又はその前後の幾つかのプロセスパラメータ値を使用して処理されたウェーハの組からインライン作製測定値データを取得する。各プロセスパラメータは、プロセスモデルが作成されるプロセスステップにおける調整可能な異なる機器設定に関連付けられる。例えば、あるプロセスでは、プロセスの１つ又は複数のツールで利用可能な制御に基づいて条件（例えば、エッチング速度、エッチング時間、ガス濃度等）を調整することができ得る。その場合、それらのプロセス条件は、プロセスパラメータである。
図４Ａは、インライン測定値データのウェーハマップ４００の４×４行列によりグラフィカルに示された生データの一例を示す。図４Ａにおける一例の行列の各ウェーハマップは、２つのプロセスパラメータ：第１のプロセスパラメータｐａｒ１及び第２のプロセスパラメータｐａｒ２の値の対を含む特定のプロセスパラメータベクトルを使用して処理された１つ又は複数のウェーハに対して実行された同じ測定値タイプの測定値に対応する。例えば、ｐａｒ１は、エッチング速度であり得、ｐａｒ２は、エッチング時間であり得る。一般に、変更されるプロセスパラメータの数は、２つ以外であり得る。また、２つ以上の測定値タイプの測定を実行し得る。図４Ａにおける生データは、４×４行列の行に沿ったウェーハマップがｐａｒ１の４つのパラメータ値に対応する一方、ｐａｒ２のパラメータ値が変わらないままであり、列に沿ったウェーハマップがｐａｒ２の４つのパラメータ値に対応する一方、ｐａｒ１のパラメータ値が変わらないままであるように表示される。
これもまたブロック２５０において、システム２００は、図４Ａを参照して上述したように、異なるプロセスパラメータベクトルを使用して処理されたウェーハの組から取得された生データのＦＰモデルを生成する。各プロセスパラメータベクトルから取得される生データから１つのＦＰモデルが生成される。例えば、図４Ｂに示される１６のヒストグラムは、図４Ａに示される１６のウェーハマップにより示される生データの各ＦＰモデルである。モデル関数は、図１Ｂを参照して説明したものと同様の２１項級数のゼルニケ関数である。各バーは、各プロセスパラメータベクトルに対応する測定値タイプのＦＰモデルの２１成分係数ベクトルの係数である（ｐａｒ１、ｐａｒ２）。
ブロック２５０をなお参照すると、システム２００は、ベースラインプロセスフローの利用可能な伝達関数を利用して、図４Ｂにおける測定値ＦＰ係数ベクトルを分解して、係数ベクトルから伝達ベクトルを減算することにより、各測定値ＦＰの現下のステップベクトルを取得し得る。上述したように、この実施形態では、係数ベクトルの各係数は、２つの部分に分割又は分解される。第１の部分は、伝達関数を使用して計算される伝達ベクトルの各係数に等しい。第１の部分は、先のプロセスステップにおいて取得された１つ又は複数のＦＰとの相関を表す。次に、残りの第２の部分は、現下のプロセスステップのプロセス条件によって決まる部分を表す現下のステップベクトルの各係数に等しい。現下のプロセスステップのプロセスモデルのパラメータが先のプロセスステップの１つ又は複数におけるプロセスパラメータにより影響を受けないようにするために、現下のステップベクトルを使用してプロセスモデルを生成することが望ましい。
ブロック２６０において、システム２００は、プロセスパラメータ（例えば、ｐａｒ１及びｐａｒ２）の変更に対するフィンガープリントの現下のステップベクトルの各係数の応答をモデリングするモデリング関数を選択する。異なるモデル関数を使用して、現下のステップベクトルの各係数、例えば図４Ｃにおいてａ１、ａ２、．．．ａｉ、．．．ａ２０、ａ２１により示される２１項級数のゼルニケ多項式の２１の係数をモデリングし得る。図４に示される例では、１６のウェーハ及び各ＦＰを生成するために、プロセスステップにおいて使用された１６のプロセスベクトルに対応する各係数ａｉに１６のインスタンスがある。
ブロック２６０において選択されたモデル関数のモデルパラメータは、各係数の１６の値ａｉへの最良フィッティングを求めてブロック２７０において調整されて、プロセスステップの最適化されたプロセスモデルを生成し、２１のモデル関数を含むプロセスモデルは、図４Ｃにおいてｆ１、ｆ２、．．．ｆｉ、．．．ｆ２０、ｆ２１により示されている。関数ｆｉのそれぞれは、最適化アルゴリズムに従って最適化されている。最初の２つのプロセスモデルｆ１及びｆ２は、２つのプロセスパラメータｐａｒ１及びｐａｒ２の関数としてプロットされた三次元（３Ｄ）表面として図４Ｃにグラフィカルに示されている。３Ｄ表面のそれぞれの近傍の１６個の点は、モデルｆ１及びｆ２の作成に使用された１６個の値ａ１及びａ２であり、プロセスモデルの予測と、ＦＰモデルの現下のステップベクトルの係数との間の良好なフィッティングを示す。
図４Ｄは、ＦＰモデル及び関連付けられたプロセスモデルから計算されたウェーハマップを示す。図４Ｄにおけるウェーハマップと図４Ａにおける生データのウェーハマップとの比較は、良好なフィッティングを示し、それにより、ベースライン処理条件前後のプロセスパラメータ空間にわたる空間情報を含め、インライン作成方法論データを再現することにおける、関連付けられたプロセスモデルと共にＦＰモデルの予測性能を示す。
ベースラインウェーハ作製プロセスフローにおけるプロセスステップのプロセスモデルもベースライン伝達関数と同様に一度生成され、将来の使用に利用できるように電子的に記憶され得る。これもまた伝達関数と同様に、ベースラインプロセスに変更が行われるため、定期的にプロセスモデルを更新し得る。
ベースラインインラインウェーハ作製方法論データのフィンガープリントは、リアルタイム歩留まり解析及び高度方巣制御（ＡＰＣ）の場合、特に製造歩留まりに強く影響するプロセスステップの場合、より頻繁に生成され得る。ＦＰの基準セットをアーカイブして、稼働中の生産ラインから取得されたＦＰセットと比較して異常を検出、解析及び是正し得る。
図２のフローチャートのブロック２８０において、最下位レベルＦＰ（測定値ＦＰ）は、結合され、計算を使用して、プロセスステップの関連するメトリックを正確に予測することが可能な上位レベルＦＰ及び関連付けられたプロセスモデルを作成し得る。異なる単位を有する複数のＦＰを結合するために、係数の値を正規化して、一貫した単位を取得することが必要であり得る。
上述したように、測定場所の２Ｄ空間座標を含むインライン測定値を使用して生成されたＦＰモデル、伝達関数及び関連付けられたプロセスモデルは、ウェーハ作製製造システムにおいて有利に使用することができる。上述し且つブロック２９０に示したように、システム２００は、ＦＰの支配的な係数及びプロセスモデルの支配的なパラメータを識別し得る。これは、モデルの有意性の低いパラメータをなくすことによりモデルの簡易化に役立つのみならず、プロセスパラメータ、機器設定及び機器選択の製造歩留まりに対する影響についての有用な洞察も提供する。モデルは、ＡＰＣツールと併せて歩留まり損失を監視し、改善するうえで使用され得、更に後述するように、更にベースラインウェーハ作製プロセスフローを改善して、より高い製造歩留まりを提供するために使用することさえできる。
図５のフローチャートは、プロセスモデル又は層５００、例えば活性層、ゲート層、コンタクト層及び金属層等のメトリックのフィンガープリントを生成するために使用され得るフローの一部を示し、各層は、１つ又は複数のプロセスステップを含む。各プロセスステップにおいて、各プロセスステップのＦＰ、伝達関数及びプロセスモデルは、例えば、図２に示されるフローチャートを参照して説明されたフローを使用して、システム２００等の製造システムにより生成され得る。
層（例えば、層５００）のＦＰ、伝達関数及びプロセスモデルは、各プロセスステップのＦＰ、伝達関数及びプロセスモデルを使用した組合せ及び計算により生成され得る。層ＦＰを生成する一例の方法について、図６のフローチャートを参照して説明する。
図５に示される例では、層５００は、レジストコート、露光、現像及びレジストストリッピング等の４つの代表的なプロセスステップ（Ａ、Ｂ、Ｃ、Ｄ）を含む。４つのプロセスステップが例を目的として示されるが、層５００は、任意の数のステップを含み得る。各プロセスステップに提供される入力は、先のプロセスステップにおいて生成されたＦＰ及び伝達関数と共に入力ウェーハである。
プロセスステップ（例えば、ステップＡ、Ｂ、Ｃ又はＤ）は、当業者に既知のように、塗工機、スキャナ、プラズマエッチング装置及びテスト機器等のウェーハ作製の処理機器並びに関連付けられた化学物質、真空ポンプ及び温度コントローラ等を含む。機器と共に、各プロセスステップは、プロセスパラメータ値、タイミング情報及び入力ウェーハを処理する命令を含むプロセスレシピを含む。機器は、エッチング速度、ガス流、露光レベル及びスピン速度等の調整可能なプロセスパラメータの制御に使用し得る調整可能な設定を有する。各プロセスパラメータは、一意の斜体下付き大文字（Ｊ～Ｕ）により図５において表されている。例えば、プロセスステップＡの調整可能なプロセスパラメータは、図５の最初の列に見られるように、ＡＪ、ＡＫ及びＡＬである。
１つ又は複数の入力ウェーハは、所望の結果、例えば所望の材料及び厚さの薄膜の堆積を得るように選択される１つ又は複数のプロセスレシピを実行することにより、プロセスステップにおいて処理され得る。処理は、種々のセンサを使用して監視され得、処理機器は、プロセスパラメータがプロセスレシピにより意図されるような結果を達成することを保証するように、ＡＰＣシステムによって制御され得る。デフォルトにより、ウェーハは、ベースラインウェーハ作製プロセスフローのベースラインプロセスレシピに従って処理される。
上述したように、ウェーハ特製のインライン測定値は、図２のＦＰモデル生成フローチャートの最初のステップにおいて収集される。複数のタイプの測定を行うことができ（例えば、堆積さした薄膜の厚さ、第１のラインのレジストＣＤ、第２のラインのレジストＣＤ、ステップ高さ及び漏れ電流等）、各測定値タイプは、下付き文字として一意の文字を有する。図５には、８つの下付き文字（ａ～ｈ）により示される８つの測定値タイプがある。インラインウェーハ作製方法論データは、複数のウェーハから収集され得るが、ウェーハ上の場所の組は、所与のプロセスステップ（例えば、ステップＡ）及び固定の測定値タイプ（例えば、タイプａ）について測定される全てのウェーハで同じであり得る。空間情報は、各データ点を、データが取得されたウェーハ上の場所の２Ｄ空間座標に関連付けることにより保持される。
図５では、同じ測定値タイプの各データ点は、上付き（１、２、３、４等）として一意の斜体数値により識別される。従って、プロセスステップＡにおけるタイプａのウェーハ測定値（空間情報を含む）の組は、｛Ａａ １，Ａａ ２，Ａａ ３，Ａａ ４．．．｝により示される。図５の例では、２つのタイプの測定が４つのプロセスステップのそれぞれで実行され、プロセスモジュール５００に合計で８つのタイプがある。
最下位レベルＦＰモデルは、各ステップにおけるインラインウェーハ作製方法論データから生成され得、例えば、ステップＡには、２つの測定値ＦＰがあり得る：データセットの１つのＦＰ｛Ａａ １，Ａａ ２，Ａａ ３，Ａａ ４．．．｝及びデータセットの別ＦＰ｛Ａｂ １，Ａｂ ２，Ａｂ ３，Ａｂ ４．．．｝。測定値ＦＰの結合及び計算を使用して作成されたプロセスステップのフィンガープリントは、図５において、下付きＦＰ及び上付き数値を有するプロセスステップ名を有するプロセスステップにより示されて、各プロセスステップフィンガープリントを識別する。例えば、図５では、ステップＡにおける２つのプロセスステップＦＰは、ＡＦＰ １及びＡＦＰ ２として示される。２つの測定値セットＡａ ｎ及びＡｂ ｎの種々の組合せは、２つのプロセスステップフィンガープリントに到達するために使用され得る。例えば、一事例では、測定値セットＡａ ｎが使用されて、プロセスステップフィンガープリントＡＦＰ １が作成され、測定値セットＡｂ ｎが使用されて、プロセスステップフィンガープリントＡＦＰ ２が作成される。別の場合、測定値セットＡａ ｎ及びＡｂ ｎは、一緒に使用されて、プロセスステップフィンガープリントＡＦＰ １を作成し、測定値セットＡｂ ｎ又はＡｂ ｎの何れかは、単独で使用されて、プロセスステップフィンガープリントＡＦＰ ２を作成する。複数の他の組合せも可能であり、各プロセスステップフィンガープリントは、種々の加重、スケーリング、平均化、フィッティング及び／又は他の技法を使用して、ウェーハ測定値の１つ又は複数の組から作成される。２つのプロセスステップフィンガープリントが例示を目的として各プロセスステップに示されるが、各プロセスステップは、１つ又は複数のプロセスステップフィンガープリントを含み得る。
各プロセスステップの伝達関数は、先のプロセスステップで生成されたＦＰモジュールと、現下のプロセスステップの測定値ＦＰとの間の相関から生成され得る。図２のフローチャートの説明で説明された相関を識別する一例の方法は、先のプロセスステップ（例えば、図５のステップＢ）においてプロセスパラメータを意図的に変更し、次にベースラインプロセスレシピを使用して現下のプロセスステップ（例えば、ステップＣ）において処理される入力ウェーハとしてそのウェーハを使用することにより、非ベースラインウェーハの組を生成することを含む。前のステップＢにおけるＦＰの意図的な変動に対する現下のステップＣにおける測定値ＦＰの応答は、プロセスステップＢにおいて観測されたウェーハ特性からプロセスＣの測定可能な結果の変化を予測する伝達関数として変換行列を生成するための情報を提供する。上述したように、続くプロセスステップ（例えば、ステップＣ）における処理の結果に基づいてあるプロセスステップ（例えば、ステップＢ）におけるウェーハ特性の影響をモデリングする、変換行列以外の伝達関数を生成する他の方法を定義することが可能であり得る。
プロセスステップ（例えば、具体的にはステップＡ）の全ての伝達関数が定義されると、各係数ベクトルで表されるステップＡの各測定値ＦＰは、前の処理と相関する伝達ベクトル及び前のプロセスステップのプロセスパラメータから分離された現下のステップベクトルに分解され得る。この分離は、図２及び図４を参照して上述した方法を使用して、ステップＡのプロセスパラメータベクトル（ＡＪ，ＡＫ，ＡＬ）のみを変更することにより作製されたウェーハの組から取得されたインラインウェーハ方法論データの組から、ステップＡの正確なプロセスモデルを作成するという利点を提供する。
フィンガープリント、伝達関数及びプロセスステップ又はプロセスステップの集合を含む層のプロセスモデルを生成できるようにする方法の記述及び説明は、本明細書では例として提供され、限定として見なされるべきではないことが理解される。上述したように、記載された方法以外の方法も可能であり、これらの代替の方法は、本開示に提供される記述及び説明から導出され得る。
下位レベル測定値ＦＰのプロセスモデルは、測定値ＦＰから導出された上位レベルＦＰのプロセスモデルを作成するように拡張され得る。２つのプロセスステップＦＰのＡＦＰ １及びＡＦＰ ２の生成に使用される結合及び計算を利用し、測定値ＦＰのプロセスモデルの各結合及び計算によりプロセスステップＡのプロセスモデルを作成し得る。
図６Ａ～図６Ｃは、下位レベルＦＰの結合及び計算によりＦＰの階層を生成できるようにする方法の一例を示す。特に、図６には、図６Ａに示されるフローチャートを使用してインライン測定値から取得された測定値ＦＰ（最下位レベル）から始まり、ＥＰＥ（ＥＰＥＡと呼ばれる）の層レベルＦＰが生成される。ＥＰＥＡの計算に使用し得る一例の式を図６Ｂに示す。図６Ｃは、測定値ＦＰの取得に使用されるインラインウェーハ作製方法論データを異なるプロセスステップで収集し得ることを説明するための、作製された構造の斜視図を示す。この例では、プロセスステップは、金属－１層と呼ばれるプロセスモジュールに属する。インラインデータ中の行は、図６Ｃに示される金属－１層で形成された２つのパターニングされた薄膜である第１の薄膜Ａ及び第２の薄膜Ｂを含む測定値から収集される。
まとめてＦＰ６７０として示される５つのフィンガープリントは、測定値ＦＰ｛６１２，６２２，６２３，６３２，６３３｝の組を形成し、それから、上位レベルＦＰが、図６Ａに示されるフローチャートにおいて取得される。上位レベルＦＰ６１１、６２１、６３１及び６４１は、まとめて比較、計算等６６０として示される種々の比較、計算又は他のプロセスを使用して測定値ＦＰ６７０から図６Ａのフローにおいて生成される。これらのフィンガープリントは、更に比較、処理されて、オーバーレイ（ＯＬ）ＡＢ６１０、ピッチウォーク（ＰｗａｌｋＡ）６２０、変数Ａ（ＶａｒＡ）６３０（例えば、トレンチ限界寸法（ＣＤ））及び変数Ｂ（ＶａｒＢ）６４０（例えば、ブロックのＣＤ）の集計、代表又は結果としてのフィンガープリントに到達し得る。下付き文字Ａ及びＢは、それぞれ薄膜Ａ及びＢに関するメトリックを指し、下付き文字ＡＢは、薄膜Ａ及びＢの両方に関わるメトリックに使用される。
図６Ｂに表示される式に次に示されるように、ＦＰ６１０、６２０、６３０及び６４０を使用してフィンガープリントＥＰＥＡを計算し、これは、パターニングされた薄膜Ａのエッジ配置エラーの層レベルフィンガープリントである。本明細書で説明された方法と同様の方法は、ウェーハ作製製造システムに関連する他のフィンガープリント及びベースラインプロセスフローの製造歩留まりの生成に適用することができる。
図６Ａのフローチャート例における測定値ＦＰの組の要素は、オーバーレイ６１２、ライン＃４ＣＤ６２２、ライン＃５ＣＤ６２３、トレンチ＃４ＣＤ６３２及びブロック１Ｔ ＣＤ６４２である。これらの測定値ＦＰの生のインラインウェーハ作製方法論データは、図６Ｃに示されるように、２つのパターニングされた薄膜である第１のパターニングされた薄膜Ａ（自己整合型クアッドパターニング（ＳＡＱＰ）技法を使用して形成される）及び第２のパターニングされた薄膜Ｂに関わる。測定値ＦＰオーバーレイ６１２は、これらの２つのパターン間のオーバーレイ誤差の測定値を使用する。フィンガープリントライン＃４ＣＤ６２２及びライン＃５ＣＤ６２３は、パターニングされた薄膜Ａを形成するために実行されたＳＡＱＰプロセスステップの１つ又は複数において収集されたライン及びスペース測定値から抽出され、続けてピッチウォークと呼ばれるマルチパターニングメトリックの計算に使用される。ＦＰトレンチ＃４ＣＤ６３２は、使い捨てマンドレルの両側における自己整合型スペーサの対の形成を含む処理技法により作成された、図６Ｃのパターニングされた薄膜Ａの隣接するラインの対間のスペースの測定値から生成され得る。フィンガープリントブロック１Ｔ ＣＤ６４２は、図６Ｃにおけるパターニングされた薄膜Ｂのパターンにおける限界寸法に関わる幾何学的特徴の線幅測定値を使用する。本明細書に提供される測定値の説明から、結果として生成される層ＦＰ ＥＰＥＡは、異なるプロセスステップにおいて収集されたーインラインウェーハ作製方法論データを組み込むことが明らかである。
図６Ａをなお参照すると、種々の比較、計算及び結合６６０を使用して生成された上位レベルＦＰ６１１、６２１、６３１及び６４１は、パターニングされた薄膜Ａのパターンにおける特徴のエッジ配置エラーの計算に関連する幾つかのメトリックを表す。オーバーレイ６１２から導出されるｙオーバーレイ誤差の大きさは、ＦＰ６１１により表され、ライン＃４ＣＤ６２２及びライン＃５ＣＤ６２３から導出された薄膜Ａのピッチウォークの大きさは、ＦＰ６２１により表され、トレンチ＃４ＣＤ６３２は、薄膜Ａにおける幾何学的変数／ＣＤ６３１の大きさを決定し、ブロック１Ｔ ＣＤ６４２は、薄膜Ｂにおける幾何学的変数／ＣＤ６４１の大きさを決める。比較、計算及び結合は、種々のタイプであり得、例えば単純な代数演算、解析的線形及び非線形関数、ベクトル関数、幾何学的変換、統計学的解析、数値法のコンピュータアルゴリズム等、又はそれらの組合せであり得る。
上述したように、上位レベルＦＰは、更に処理されて、フィンガープリント（ＯＬ）ＡＢ６１０、ＰｗａｌｋＡ６２０、ＶａｒＡ６３０及びＶａｒＢ６４０に到達し得、これらは、図６Ｂに表示される例示的な式６８０に使用される。この例示的な式は、金属－１層レベルＦＰであるＥＰＥＡを定義し、これは、その層のエッジ配置エラーの計算に使用され得る。この式では、（ＭＰ）Ａは、最小ピッチラインの幾何学的ライン－スペース比率を指し、ＰｒｅｇＡは、パターンレジストレーション誤差（フォトマスクに起因するパターニング誤差であり、従って同じ誤差があらゆる露光フィールドにおいて繰り返される）を指し、ＬｓｐｅｃＡは、パターン設計からの幾何学的ライン仕様を表す。式６８０では、ＶａｒＡ、ＶａｒＢ、ＰｒｅｇＡ、（ＯＬ）ＡＢ及びＰｗａｌｋＡは、フィンガープリントであり、（ＭＰ）Ａ及びＬｓｐｅｃＡは、定数である。項ＰｒｅｇＡ、（ＭＰ）Ａ及びＬｓｐｅｃＡは、図６Ａに示されていないが、例示として式６８０に使用される追加のフィンガープリント／定数である。式は、フォトマスクの仕様書及び機器を処理する製造業者の仕様等の独立したソースから取得される種々の定数を含み得る。
層レベルＦＰ ＥＰＥＡ等の層レベルＦＰは、パレート分析を実行して、層のメトリックに影響し、それにより製造歩留まりに影響する支配的なファクタを識別するために使用され得る。例えば、図６Ｂの式を使用した計算は、オーバーレイ誤差、薄膜Ａのパターンにおけるピッチウォーク、薄膜Ａにおけるトレンチのトレンチ幅の変動及び薄膜Ｂにおけるラインの線幅変動の層のＥＰＥに対する寄与を順位付けすることができる。一例では、そのようなパレート分析は、最も支配的なファクタが、総合エッジ配置エラーの約５５％に寄与するオーバーレイ誤差であり、トレンチ幅変動の影響がごくわずかであり、約１％のみの寄与であることを明らかにする。この例では、ＥＰＥへの寄与は、ウェーハ上の全ての空間場所を結合することにより得られる集団である。ウェーハ上の特定の脆弱領域、例えばウェーハのエッジ近くの領域における歩留まり損失を更に解析し得るより的を絞った解析を実行し得る。そのような解析は、ベースラインプロセスフロー及び製造歩留まりの改善に使用することができる。
図７に示されるより一般的なフローチャートは、システム７００が、プロセスステップの伝達関数及びプロセスモデルを作成して、ベースラインウェーハ作成プロセスフローにおける任意のステップでのメトリックのフィンガープリント、従ってウェーハ特性を予測する伝達関数及びプロセスモデルを作成するように、上述した方法及び技法を拡張できるようにするフローの実施形態を説明している。
図７のフローチャートのブロック７１０において、関連付けられた空間情報を有するインライン測定値は、ベースラインプロセスフローに従って処理されたウェーハから取得される。このインラインウェーハ作製方法論データは、ブロック７２０に示されるように、測定値ＦＰ及びベースラインプロセスフロー全体を特徴付ける上位レベルＦＰの生成に使用され得る。次に、ブロック７３０において、ベースラインプロセスフローのプロセスステップにおけるプロセスパラメータを変更することにより、非ベースラインウェーハを生成し得る。高度プロセスフローは、複雑であり、数百ものプロセスステップを含むため、まず例えば図６Ｂに表示される層レベルフィンガープリントＥＰＥの式を利用して、上述したものと同様のパレート分析を使用して、製造歩留まりに影響する支配的なプロセスステップを識別することが有利であり得る。ブロック７４０において、インライン測定値及び各フィンガープリントは、ブロック７３０において生成されたウェーハ方法論データ及び関連付けられた非ベースラインウェーハのプロセスパラメータ値を使用して取得される。
図７における後続ブロックは、関連付けられた空間座標及びプロセスパラメータ値と共にインライン測定値から捕捉された情報をどのように利用して、ベースラインプロセスフローの予測モデルを作成し得るかを示す。
ブロック７５０において、伝達関数が作成されて、後続プロセスステップにおけるウェーハ特性とのあるプロセスステップにおけるウェーハ特性の変動間の相関をモデリングする。早期プロセスステップにおける変動は、処理条件の自然な逸脱により生じることもあれば、又は調整可能なプロセスパラメータの変更により意図的に生成されるものもある。ブロック７６０において、特定のプロセスステップにおいて意図的に変更されたプロセスパラメータに対するフィンガープリントの全ての係数又はパラメータの応答が取得される。
ブロック７７０において、前のプロセスステップにおける処理と相関するフィンガープリント応答の成分が伝達関数から計算される。次に、早期プロセスステップに相関しない成分を区分けし得る。この成分を数学的モデルにフィッティングして、現下のプロセスステップのプロセスモデルを取得する。
ブロック７３０において支配的なプロセスステップとして選択された可能性がある全てのプロセスステップのプロセスモデルは、ブロック７８０に示されるように、上述した方法を使用して生成され得る。ブロック７８０において、ベースラインフィンガープリント、伝達関数及びプロセスモデルを使用して、ベースラインプロセスフローの任意のステップにおける関連付けられた空間情報を有するウェーハ特性を予測し得る。
ベースラインフィンガープリント、伝達関数及びプロセスモデルは、集合的に、ウェーハ製造システムにより使用され得るウェーハ作製プロセスフローの数学的モデルを提供する。そのようなモデルが作成されると、ウェーハの生産における製造歩留まりの所望の改善を達成するために、製造システムは、そのようなモデルを使用して、プロセスステップの１つ又は複数を予測、最適化、調整及び／又は制御することができる。換言すれば、モデルを使用して、プロセス条件を変更／改変し得、それにより半導体ダイを含む複数のウェーハをより高い歩留まりで製造することができ、その結果として製造コストが低下する。
例えば、ベースラインフィンガープリントを解析することにより識別された支配的なプロセスステップは、より頻繁に監視され得る。生産ラインを監視するために収集されたインライン方法論データから生成されたフィンガープリントは、仕様を満たすことができないウェーハ（不具合と呼ばれる）を検出することができるだけでなく、高い不具合性又は高密度の不具合の領域の空間座標を識別することもできる。そのような情報は、系統的不具合の検出及び特定に有利である。プロセスモデルは、製造歩留まり損失の原因の可能性があり得る１つ又は複数の機器を識別し、シングルツール又はマルチツールプロセス制御戦略を採用するための情報をシステムに提供するために使用され得る。更に、ＡＰＣツールと併用される場合、モデルは、不具合を改善して歩留まり損失を回復するために特定のプロセスパラメータへの調整を示唆又は推奨するうえで製造システムを支援し得る。幾つかの場合、システムは、特定のプロセスパラメータを直接調整し得る。
更に、プロセスモデル及び伝達関数は、ベースラインプロセスフローの改善に使用され得る。例えば、システムは、プロセスモデルを使用して、最適化されたフィンガープリントがＥＰＥ等のターゲットメトリックを改善するようにプロセスパラメータを最適化し得る。最適化されたプロセスパラメータは、新しい基準計画（ＰＯＲ）としてプロセスに供給され得、それによりベースラインプロセスフローの製造歩留まりを改善し得る。
これについてこのように説明し得る。システムは、ターゲット半導体ウェーハの関連付けられた予測可能な特性の値のターゲット範囲を取得する。このターゲット範囲は、半導体ウェーハ作製プロセスにより生産される許容可能又は望ましい半導体ウェーハの許容可能又は望ましい値の範囲である。例えば、顧客がＥＰＥの許容可能な値の範囲を指定し得る。
プロセスモデルを使用して、システムは、半導体ウェーハ作製プロセスにより生産される半導体ウェーハの関連付けられた予測可能な特性の値が、取得されたターゲット範囲内であるように、半導体ウェーハフィンガープリントのプロセスパラメータの１つ又は複数を最適化する。すなわち、プロセスモデルを使用して、システムは、取得されたターゲット範囲内に入る関連付けられた予測可能な特性の値を効率的にもたらすプロセスパラメータの１つ又は複数の値を計算する。当然ながら、幾つかの実装形態では、範囲は、ターゲット値を中心とした＋／－範囲であり得る。
更に、このプロセスモデルは、空間特性を保持するため、高不具合性の特定の領域におけるＥＰＥに影響するプロセスパラメータを識別し、製造歩留まりの改善に向けて調整され得る。
図２及び図７並びに関連付けられた図１、図３～図６に示された方法は、実行されると、計算デバイスのプロセッサに、半導体ウェーハ作製プロセスと連携して動作を実行させる命令を含む非一時的コンピュータ可読記憶媒体において実施され得るか、又はそのような非一時的コンピュータ可読媒体を使用して実施され得る。加えて、図２及び図７のステップを実行する命令の幾つかは、異なる非一時的コンピュータ可読記憶媒体の別個の場所に記憶され得、異なる計算デバイスの異なるプロセッサによって実行されるように構成され得る。非一時的コンピュータ可読記憶媒体の例には、不揮発性固体状態メモリ及び他の記憶媒体を含む種々のタイプのメモリがある。例えば、非一時的コンピュータ可読記憶媒体は、限定ではなく、磁気記憶装置（例えば、ハードディスク、フロッピーディスク及び磁気ストリップ）、光ディスク（例えば、コンパクトディスク（ＣＤ）及びデジタル多用途ディスク（ＤＶＤ））、スマートカード、フラッシュメモリデバイス（例えば、サムドライブ、スティック、キードライブ及びセキュアデジタル（ＳＤ）カード）並びに揮発性メモリ及び不揮発性メモリ（例えば、ランダムアクセスメモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ））を含み得る。
例えば、図２のステップ２２０～２９０は、プロセスモデルの開発をもたらす、１つ又は複数のプロセッサで実行されるように構成された命令であり得る。同様に、図７のステップ７２０～７８０は、プロセスモデルの開発をもたらす、１つ又は複数のプロセッサで実行されるように構成された命令であり得る。
図８Ａ～図８Ｃは、一実施形態による、ウェーハ作製方法論のインライン測定値からフィンガープリントモデル、伝達関数及びプロセスステップのプロセスモデルを生成するために使用されるウェーハ作製製造システムにおける一例の方法の一部を示す。
図８Ａ、図８Ｂ及び図８Ｃは、図２及び図７で説明されたように特定の実施形態において実施され得る。
図８Ａを参照すると、方法は、例えば、図２のブロック２１０、図７のブロック７１０で説明されたように、半導体ウェーハ作製プロセス中の複数のプロセスステップのそれぞれにおける半導体ウェーハの特性のウェーハ測定値を取得すること（ブロック８１１）を含み、各ウェーハ測定値は、測定値が取得される半導体ウェーハ上の空間場所に関連付けられる。方法は、例えば、図２のブロック２２０～２３０、図７のブロック７２０～７４０で説明されたように、各プロセスステップについて、取得されたウェーハ測定値からプロセスステップフィンガープリントを作成すること（ブロック８１２）を更に含む。方法は、例えば、図２のブロック２４０、図７のブロック７５０で説明されるように、複数のプロセスステップの１つのプロセスステップフィンガープリントを複数のプロセスステップの別の１つのプロセスステップフィンガープリントに相関付けて、伝達関数を生成すること（ブロック８１３）を更に含む。
図８Ｂを参照すると、方法は、複数の半導体ウェーハを製造する作製プロセスを有することを含む。作製プロセスは、複数のプロセスステップを含み、複数のプロセスステップのそれぞれは、プロセスパラメータの組に関連付けられる。方法は、複数のプロセスステップからの第１のプロセスステップを第１の半導体ウェーハに対して実行すること（ブロック８５１）を更に含み、第１のプロセスステップは、関連付けられた第１のプロセスパラメータを有し、第１のプロセスパラメータは、第１のプロセスステップを第１の半導体ウェーハに対して実行するとき、第１のプロセスパラメータ値を有する。方法は、第１の半導体ウェーハから第１の測定値を取得すること（ブロック８５２）を更に含み、第１の測定値は、第１の半導体ウェーハ上の第１の複数の空間場所における第１の特性の第１の特性値を含む。方法は、例えば、図２のブロック２２０～２３０、図７のブロック７２０で説明したように、第１の測定値から第１のプロセスステップのプロセスステップフィンガープリントを生成すること（ブロック８５３）を更に含む。方法は、第１のプロセスステップ及び複数のプロセスステップからの第２のプロセスステップを第２の半導体ウェーハに対して実行すること（ブロック８５４）を更に含み、第２のプロセスステップは、関連付けられた第２のプロセスパラメータを有する。第２のプロセスパラメータは、第２のプロセスステップを第２の半導体ウェーハに対して実行するとき、第２のプロセスパラメータ値を有する。方法は、第２の半導体ウェーハから第２の測定値を取得すること（ブロック８５５）を更に含み、第２の測定値は、第２の半導体ウェーハ上の第２の複数の空間場所における第２の特性の第２の特性値を含む。方法は、例えば、図２のブロック２２０～２３０、図７のブロック７２０及び７４０で説明されるように、第２の測定値から第２のプロセスステップの第２のプロセスステップフィンガープリントを生成すること（ブロック８５６）を更に含む。方法は、図２のブロック２４０、図７のブロック７５０で説明されるように、第１のプロセスステップフィンガープリントを第２のプロセスステップフィンガープリントに相関付けて、第１のプロセスステップと第２のプロセスステップとの間の伝達関数を生成すること（ブロック８５７）を更に含む。
図８Ｃを参照すると、方法は、例えば、図２のブロック２５０、図７のブロック７４０で説明されるように、第１のプロセスステップ及び第２のプロセスステップを複数の第３の半導体ウェーハに対して実行すること（ブロック８６１）を更に含み、第１のプロセスステップ及び第２のプロセスステップを複数の第３の半導体ウェーハに対して実行するとき、第１のプロセスパラメータは、第１のプロセスパラメータ値を有し、及び第２のプロセスパラメータは、複数の第２のプロセスパラメータ値を有する。方法は、複数の第３の半導体ウェーハから複数の第３の測定値を取得すること（ブロック８６２）を更に含み、複数の第３の測定値は、複数の第３の半導体ウェーハ上の第２の複数の空間場所における第２の特性の第３の特性値を含む。方法は、例えば、図２のブロック２５０、図７のブロック７４０で説明されるように、第３の測定値から第２のプロセスステップの複数の第２のプロセスステップフィンガープリントを生成すること（ブロック８６３）を更に含む。方法は、図２のブロック２５０～２８０、図７のブロック７６０～７７０で説明されるように、複数の第２のプロセスステップフィンガープリント及び伝達関数に基づいて第２のプロセスステップのプロセスモデルを生成すること（ブロック８６４）を更に含み、プロセスモデルは、第２のプロセスパラメータの関数を含む。
図９は、本発明の種々の実施形態において開発されたプロセスモデルを実施する例示的なフローチャートである。
枠８１０を参照すると、複数の半導体ウェーハが半導体作製施設で製造される。複数の半導体ウェーハは、複数のロットのウェーハを含み得、種々の実施形態において上述したように、プロセスステップ及び層フィンガープリントの開発に続けて使用されるプロセスパラメータの変動を含み得る（ベースライン及び非ベースライン）。
次に、枠８２０を参照すると、複数の半導体ウェーハのウェーハ特性は、種々の実施形態において上述したように、インライン測定値として測定される。
次に、枠８３０に示されるように、種々の実施形態において、例えば図２、図７及び図８Ａ～図８Ｃのフローチャートにおいて上述したようにプロセスモデル８３０が開発される。
プロセスモデル８３０を解析することにより、ベースラインプロセスにおける問題が識別され（上述したように）、ベースラインプロセスについて種々のプロセスステップが変更される。従って、変更されたベースラインプロセスを用いて製造されたウェーハは、プロセス歩留まりを改善した（枠８４０）。加えて、フィードバックループにより、有利には、このプロセスは、連続してフィードバックを提供し、例えば生産にばらつきがある場合、生産ラインを動的に是正することができる。
本発明の実施形態は、不具合領域の改善に使用され得る。例えば、幾つかの実装形態では、改善は、少なくとも部分的に不具合領域に形成されるマイクロ電子デバイスの幾つかの部分を含む層のパターンの選択を含み得る。次に、その選択されたパターンを改変し得る。従って、手法は、異なる設計を利用することにより不具合をなくすために使用され得る。
この手法を用いて、半導体ウェーハの作製のシミュレーションは、選択されたパターンを置換する改変パターンを用いて実行される。シミュレートされた半導体ウェーハによって形成されるマイクロ電子デバイスの電気機械的特性及び／又は機能への効果が推定される。その推定は、改変されたパターンが望ましいように不具合領域を変更するか否かの判断に役立つ。
ここで、本発明の例示的実施形態の概要を示す。本明細書の全体及び本明細書において出願される請求項により、他の実施形態も理解されるであろう。
実施例１．方法は、半導体ウェーハ作製プロセスにおける複数のプロセスステップのそれぞれにおける少なくとも１つの半導体ウェーハの１つ又は複数の特性のウェーハ測定値を取得することを含み、取得された各測定値は、測定値が取得されるウェーハ空間場所に関連付けられる。方法は、各プロセスステップについて、取得されたウェーハ測定値のプロセスステップフィンガープリントを作成することを更に含む。方法は、少なくとも１つのプロセスステップのプロセスステップフィンガープリントを少なくとも１つの他のプロセスステップのプロセスステップフィンガープリントに相関付けて、伝達関数モデルを生成することを更に含む。
実施例２．実施例１の方法は、各プロセスステップの１つ又は複数のプロセスパラメータを取得することを更に含み、各プロセスパラメータは、作製プロセスの調整可能な各条件に関連付けられる。
実施例３．伝達関数モデルに基づいて、作製プロセスによって生成された少なくとも１つのプロセスステップフィンガープリントの予測可能な特性をプロセスステップの少なくとも１つの１つ又は複数の特定のプロセスパラメータに関連付けることを更に含む、実施例２の方法。
実施例４．伝達関数モデルは、導出された係数の組からのプロセスステップフィンガープリントに相関する１つ又は複数の関数である、実施例１の方法。
実施例５．関数は、ゼルニケ多項式、フーリエ多項式及びベッセル関数を含む、実施例４の方法。
実施例６．伝達関数モデルに基づいて１つ又は複数の関数の係数を特定のプロセスパラメータに関連付けることを更に含む、実施例４の方法。
実施例７．特性は、作製プロセスからのウェーハの測定可能な結果を含む、実施例１の方法。
実施例８．関連付けられた予測可能な特性を有する半導体ウェーハを生成するために特定のプロセスパラメータを調整することを更に含む、実施例３の方法。
実施例９．各プロセスステップのプロセスステップフィンガープリントを作成するステップは、各プロセスステップについて、フィンガープリントモデルを取得されたウェーハ測定値にフィッティングすることを含む、実施例１の方法。
実施例１０．方法は、半導体ウェーハ作製プロセスにおける複数のプロセスステップのそれぞれの１つ又は複数のプロセスパラメータを取得することであって、各プロセスパラメータは、作製プロセスの調整可能な各条件に関連付けられる、取得することと、各プロセスステップにおける少なくとも１つの半導体ウェーハの１つ又は複数の特性のウェーハ測定値を取得することであって、取得された各測定値は、測定値が取得されるウェーハ空間場所に関連付けられる、取得することと、各プロセスステップの取得されたウェーハ測定値のフィンガープリントモデルをフィッティングして、各プロセスステップについてプロセスステップフィンガープリントを作成することと、少なくとも１つのプロセスステップのプロセスステップフィンガープリントを少なくとも１つの他のプロセスステップのプロセスステップフィンガープリントに相関付けて、伝達関数モデルを生成することと、伝達関数モデルに基づいて、作製プロセスによって生成された少なくとも１つのプロセスステップの予測可能な特性をプロセスステップの少なくとも１つの１つ又は複数の特定のプロセスパラメータに関連付けることと、関連付けられた予測可能な特性を有する半導体ウェーハを生成するために特定のプロセスパラメータを調整することとを含む。
実施例１１．伝達関数モデルは、プロセスステップフィンガープリントを、導出された係数の組に相関付ける１つ又は複数の関数である、実施例１０の方法。
実施例１２．関数は、ゼルニケ多項式、フーリエ多項式及びベッセル関数を含む、実施例１１の方法。
実施例１３．伝達関数モデルに基づいて１つ又は複数の関数の係数を特定のプロセスパラメータに関連付けることを更に含む、実施例１１の方法。
実施例１４．実行されると、計算デバイスのプロセッサに、半導体ウェーハ作製プロセスと連携して動作を実行させる命令を含む非一時的コンピュータ可読記憶媒体であって、動作は、半導体ウェーハ作製プロセスでの複数のプロセスステップのそれぞれにおける少なくとも１つの半導体ウェーハの１つ又は複数の特性のウェーハ測定値を取得することであって、取得された各測定値は、測定値が取得されるウェーハ空間場所に関連付けられる、取得することと、各プロセスステップについて、取得されたウェーハ測定値のプロセスステップフィンガープリントを作成することと、少なくとも１つのプロセスステップのプロセスステップフィンガープリントを少なくとも１つの他のプロセスステップのプロセスステップフィンガープリントに相関付けて、伝達関数モデルを生成することとを含む、非一時的コンピュータ可読記憶媒体。
実施例１５．各プロセスステップの１つ又は複数のプロセスパラメータを取得することであって、各プロセスパラメータは、作製プロセスの調整可能な各条件に関連付けられる、取得することと、伝達関数モデルに基づいて、作製プロセスによって生成された少なくとも１つのプロセスステップフィンガープリントの予測可能な特性をプロセスステップの少なくとも１つの１つ又は複数の特定のプロセスパラメータに関連付けることと、関連付けられた予測可能な特性を有する半導体ウェーハを生成するために特定のプロセスパラメータを調整することとを更に含む、実施例１４の非一時的コンピュータ可読記憶媒体。
実施例１６．半導体作製と連携して機能的なマイクロ電子デバイスの歩留まりを促進する方法であって、半導体作製は、半導体ウェーハの層（例えば、材料のパターンのスタック）からマイクロ電子デバイスの集合を形成することを含み、方法は、半導体ウェーハの作製方法論データを収集することであって、作製方法論データは、半導体作製において形成されたウェーハの特性の測定値である、収集することと、収集された作製方法論データに基づいて半導体ウェーハの不具合を検出することと、半導体ウェーハの不具合領域を識別することであって、不具合領域は、近傍の不具合の集団を含む、識別することと、不具合領域によって少なくとも部分的に形成されたマイクロ電子デバイスの機能に対する不具合領域内の不具合の系統的影響を特定することとを含む、方法。
実施例１７．作製方法論データの収集は、作製中の半導体の層と共通する材料パターンスタックを使用した複数の半導体ウェーハからの測定値、エッジ配置エラー（ＥＰＥ）、グリッド限界寸法（ＣＤ）測定値、ブロック線幅（ＬＷＲ）測定値、グリッドＬＷＲ測定値、ブロックＣＤ測定値、プロファイル、選択的堆積、形成されたマイクロ電子デバイスの光学的特性及び電気的特性、それらの組合せからなる群から選択される作製方法論データを測定及び／又は計算することを含む、実施例１６の方法。
実施例１８．不具合は、測定可能な特性並びに／又はそのような測定値が定義された範囲及び／若しくは閾値外にある特性を有する活性層のエリアである、実施例１６の方法。
実施例１９．実施例１６の方法は、半導体ウェーハの収集された作製方法論データの視覚化を生成することを更に含む。
実施例２０．視覚化の生成は、作製方法論データの測定及び／又は計算された範囲に関連付けられたウェーハの特定の場所に対応する特定の色及び／又は陰影を有する層の画像を生成することを含む、実施例１９の方法。
実施例２１．視覚化の生成は、不具合領域に関連付けられたウェーハの特定の場所に対応する特定の色及び／又は陰影を有する層の画像を生成することを含む、実施例１９の方法。
実施例２２．マイクロ電子デバイスの機能は、近傍デバイス（例えば、同じ層内、下の層内及び上の層内）に対する物理的な特性、配置／向き、近傍デバイス（例えば、同じ層内、下の層内及び上の層内）に対する物理的な機能、電気的特性、電気的相互作用、近傍デバイス（例えば、同じ層内、下の層内及び上の層内）に対する電気的機能、電気磁気的特性、電気磁気相互作用、近傍デバイス（例えば、同じ層内、下の層内及び上の層内）に対する電気磁気的機能、電気機械相互作用、電気機械的機能、それらの組合せの１つを含む、実施例１６の方法。
実施例２３．系統的影響の特定は、半導体ウェーハの不具合領域を有する１つの層の実際のパターンの電気機械的特性及び／又は機能を推定することを含む、実施例１６の方法。
実施例２４．系統的影響の特定は、半導体ウェーハの不具合領域を有する少なくとも１つの層によって形成されたマイクロ電子デバイスの電気機械的特性及び／又は機能をモデリングすることを含む、実施例１６の方法。
実施例２５．半導体ウェーハの層からのマイクロ電子デバイスの集合の形成を変える不具合領域内の不具合を改善することを更に含む、実施例１６の方法。
実施例２６．半導体ウェーハの一部として形成されているマイクロ電子デバイスの電気機械的機能に十分な系統的影響を与えると特定された不具合領域内の不具合を改善することを更に含む、実施例１６の方法。
実施例２７．改善は、少なくとも１つの半導体作製ツールを選択することと、選択された半導体作製ツールの動作の少なくとも１つの変更を選択することであって、少なくとも１つの変更は、半導体作製を変える、選択することと、選択された半導体作製ツールの動作の選択された変更に従って半導体ウェーハの作製をシミュレートすることと、シミュレートされた半導体ウェーハによって形成されるマイクロ電子デバイスの電気機械的特性及び／又は機能の効果を推定することとを含む、実施例２６の方法。
実施例２８．改善は、複数の半導体作製ツールの組合せを選択することと、選択された各半導体作製ツールの動作の少なくとも１つの変更を選択することであって、変更は、半導体作製を変える、選択することと、選択された各半導体作製ツールの動作の選択された変更に従って半導体ウェーハの作製をシミュレートすることと、シミュレートされた半導体ウェーハによって形成されるマイクロ電子デバイスの電気機械的特性及び／又は機能の効果を推定することとを含む、実施例２６の方法。
実施例２９．改善は、少なくとも１つの半導体作製ツールの動作の少なくとも１つの変更を含み、少なくとも１つの変更は、半導体作製を変える、実施例２６の方法。
実施例３０．改善は、選択された各半導体作製ツールの動作の少なくとも１つの変更を含み、変更は、半導体作製を変える、実施例２６の方法。
実施例３１．改善は、選択された各半導体作製ツールの動作の少なくとも１つの変更を含み、変更は、半導体作製を変える、実施例２６の方法。
実施例３２．改善は、複数の半導体作製ツールの組合せを選択することと、選択された各半導体作製ツールの動作の少なくとも１つの変更を選択することであって、変更は、半導体作製を変える、選択することと、選択された各半導体作製ツールの動作の選択された変更に従って半導体ウェーハの作製をシミュレートすることと、シミュレートされた半導体ウェーハによって形成されるマイクロ電子デバイスの電気機械的特性及び／又は機能の効果を推定することとを含む、実施例２６の方法。
実施例３３．改善は、少なくとも部分的に不具合領域によって形成されるマイクロ電子デバイスの幾つかの部分を含む層のパターンを選択することと、変えられたパターンを取得することであって、変えられたパターンは、選択されたパターンの改変である、取得することとを含む、実施例２６の方法。
実施例３４．改善は、少なくとも部分的に不具合領域によって形成されるマイクロ電子デバイスの幾つかの部分を含む層のパターンを選択することと、選択されたパターンを変えることと、変えられたパターンで選択されたパターンを置換して半導体ウェーハの作製をシミュレートすることと、シミュレートされた半導体ウェーハによって形成されるマイクロ電子デバイスの電気機械的特性及び／又は機能の効果を推定することとを含む、実施例２６の方法。
実施例３５．半導体ウェーハ作製の１つ又は複数のツールは、堆積ツール、トラックツール、フォトリソグラフィツール、エッチングツール及びクリーニングツールからなる群から選択される、実施例１６～３４の方法。
実施例３６．実施例１６～３４の実施例の方法に応答して動作を変更するように構成された半導体作製ツール。
実施例３７．実行されると、計算デバイスのプロセッサに、実施例１６～３４の実施例の方法を実行させる命令を含む非一時的コンピュータ可読記憶媒体。
実施例３８．少なくとも部分的に実施例１６～３４の実施例の方法と協働して作製される半導体ウェーハ。
実施例３９．少なくとも部分的に実施例１６～３４の実施例の方法と協働して実行される半導体作製によって形成されるマイクロ電子デバイス。
実施例４０．実行されると、計算デバイスのプロセッサに、半導体ウェーハの層（例えば、材料のパターンのスタック）からマイクロ電子デバイスの集合を形成することにより、半導体作製と連携して動作を実行させる命令を含む非一時的コンピュータ可読記憶媒体であって、動作は、半導体ウェーハの作製方法論データを収集することであって、作製方法論データは、半導体作製において形成されたウェーハの特性の測定値である、収集することと、収集された作製方法論データに基づいて半導体ウェーハの不具合を検出することと、半導体ウェーハの不具合領域を識別することであって、不具合領域は、近傍の不具合の集団を含む、識別することと、不具合領域によって少なくとも部分的に形成されたマイクロ電子デバイスの機能に対する不具合領域内の不具合の系統的影響を特定することとを含む、非一時的コンピュータ可読記憶媒体。
実施例４１．作製方法論データの収集は、作製中の半導体の層と共通する材料パターンスタックを使用した複数の半導体ウェーハからの測定値、エッジ配置エラー（ＥＰＥ）、グリッド限界寸法（ＣＤ）測定値、ブロック線幅（ＬＷＲ）測定値、グリッドＬＷＲ測定値、ブロックＣＤ測定値、プロファイル、選択的堆積、形成されたマイクロ電子デバイスの光学的特性及び電気的特性、それらの組合せからなる群から選択される作製方法論データを測定及び／又は計算することを含む、実施例４０の非一時的コンピュータ可読記憶媒体。
実施例４２．不具合は、測定可能な特性並びに／又はそのような測定値が定義された範囲及び／若しくは閾値外にある特性を有する活性層のエリアである、実施例４０の非一時的コンピュータ可読記憶媒体。
実施例４３．半導体ウェーハの収集された作製方法論データの視覚化を生成することを更に含む、実施例４０の非一時的コンピュータ可読記憶媒体。
実施例４４．生成する動作は、作製方法論データの測定及び／又は計算された範囲に関連付けられたウェーハの特定の場所に対応する特定の色及び／又は陰影を有する層の画像を生成することを含む、実施例４０の非一時的コンピュータ可読記憶媒体。
実施例４５．生成する動作は、不具合領域に関連付けられたウェーハの特定の場所に対応する特定の色及び／又は陰影を有する層の画像を生成することを含む、実施例４０の非一時的コンピュータ可読記憶媒体。
実施例４６．マイクロ電子デバイスの機能は、近傍デバイス（例えば、同じ層内、下の層内及び上の層内）に対する物理的な特性、配置／向き、近傍デバイス（例えば、同じ層内、下の層内及び上の層内）に対する物理的な機能、電気的特性、電気的相互作用、近傍デバイス（例えば、同じ層内、下の層内及び上の層内）に対する電気的機能、電気磁気的特性、電気磁気相互作用、近傍デバイス（例えば、同じ層内、下の層内及び上の層内）に対する電気磁気的機能、電気機械相互作用、電気機械的機能、それらの組合せの１つを含む、実施例４０の非一時的コンピュータ可読記憶媒体。
実施例４７．特定する動作は、半導体ウェーハの不具合領域を有する１つの層の実際のパターンの電気機械的特性及び／又は機能を推定することを含む、実施例４０の非一時的コンピュータ可読記憶媒体。
実施例４８．特定する動作は、半導体ウェーハの不具合領域を有する少なくとも１つの層によって形成されたマイクロ電子デバイスの電気機械的特性及び／又は機能をモデリングすることを含む、実施例４０の非一時的コンピュータ可読記憶媒体。
実施例４９．半導体ウェーハの層からのマイクロ電子デバイスの集合の形成を変える不具合領域内の不具合を改善する動作を更に含む、実施例４０の非一時的コンピュータ可読記憶媒体。
実施例５０．半導体ウェーハの一部として形成されているマイクロ電子デバイスの電気機械的機能に十分な系統的影響を与えると特定された不具合領域内の不具合を改善する動作を更に含む、実施例４０の非一時的コンピュータ可読記憶媒体。
実施例５１．改善する動作は、少なくとも１つの半導体作製ツールを選択することと、選択された半導体作製ツールの動作の少なくとも１つの変更を選択することであって、少なくとも１つの変更は、半導体作製を変える、選択することと、選択された半導体作製ツールの動作の選択された変更に従って半導体ウェーハの作製をシミュレートすることと、シミュレートされた半導体ウェーハによって形成されるマイクロ電子デバイスの電気機械的特性及び／又は機能の効果を推定することとを含む、実施例４０の非一時的コンピュータ可読記憶媒体。
実施例５２．改善する動作は、複数の半導体作製ツールの組合せを選択することと、選択された各半導体作製ツールの動作の少なくとも１つの変更を選択することであって、変更は、半導体作製を変える、選択することと、選択された各半導体作製ツールの動作の選択された変更に従って半導体ウェーハの作製をシミュレートすることと、シミュレートされた半導体ウェーハによって形成されるマイクロ電子デバイスの電気機械的特性及び／又は機能の効果を推定することとを含む、実施例４０の非一時的コンピュータ可読記憶媒体。
実施例５３．改善する動作は、少なくとも１つの半導体作製ツールの動作の少なくとも１つの変更を含み、少なくとも１つの変更は、半導体作製を変える、実施例４０の非一時的コンピュータ可読記憶媒体。
実施例５４．改善する動作は、選択された各半導体作製ツールの動作の少なくとも１つの変更を含み、変更は、半導体作製を変える、実施例４０の非一時的コンピュータ可読記憶媒体。
実施例５５．改善動作は、少なくとも部分的に不具合領域によって形成されるマイクロ電子デバイスの幾つかの部分を含む層のパターンを選択することと、選択されたパターンを変えることとを含む、実施例４０の非一時的コンピュータ可読記憶媒体。
実施例５６．改善する動作は、少なくとも部分的に不具合領域によって形成されるマイクロ電子デバイスの幾つかの部分を含む層のパターンを選択することと、変えられたパターンを取得することであって、変えられたパターンは、選択されたパターンの改変である、取得することとを含む、実施例４０の非一時的コンピュータ可読記憶媒体。
実施例５７．改善する動作は、少なくとも部分的に不具合領域によって形成されるマイクロ電子デバイスの幾つかの部分を含む層のパターンを選択することと、選択されたパターンを変えることと、変えられたパターンで選択されたパターンを置換して半導体ウェーハの作製をシミュレートすることと、シミュレートされた半導体ウェーハによって形成されるマイクロ電子デバイスの電気機械的特性及び／又は機能の効果を推定することとを含む、実施例４０の非一時的コンピュータ可読記憶媒体。
実施例５８．半導体ウェーハ作製の１つ又は複数のツールは、堆積ツール、トラックツール、フォトリソグラフィツール、エッチングツール及びクリーニングツールからなる群から選択される、実施例４０～４２の非一時的コンピュータ可読記憶媒体。
実施例５９．実施例４０～５８の動作に応答して動作を変更するように構成された半導体作製ツール。
実施例６０．少なくとも部分的に実施例４０～５８の動作と協働して作製される半導体ウェーハ。
本発明について、例示的実施形態を参照しながら説明してきたが、本明細書は、限定的に解釈されることを意図されていない。当業者であれば、本明細書を参照することにより、それらの例示的実施形態の様々な修正形態及び組合せ並びに本発明の別の実施形態が明らかになるであろう。従って、添付の請求項は、そのようなあらゆる修正形態又は実施形態を包含することが意図される。

Claims (19)

  1. 半導体ウェーハ作製プロセス中の複数のプロセスステップのそれぞれにおける半導体ウェーハの特性のウェーハ測定値を取得することであって、前記ウェーハ測定値のそれぞれは、前記測定値が取得される前記半導体ウェーハ上の空間場所に関連付けられる、取得することと、
    各プロセスステップについて、前記取得されたウェーハ測定値からプロセスステップフィンガープリントを作成することと、
    前記複数のプロセスステップの１つの前記プロセスステップフィンガープリントを前記複数のプロセスステップの別の１つの前記プロセスステップフィンガープリントに相関付けて、伝達関数を生成することと
    を含む方法。
  2. 前記ウェーハ測定値を取得することは、ウェーハ測定を行うことを含む、請求項１に記載の方法。
  3. 前記プロセスステップフィンガープリントを作成することは、前記複数のプロセスステップのそれぞれについて、フィンガープリントモデルを前記取得されたウェーハ測定値にフィッティングすることを含む、請求項１又は２に記載の方法。
  4. 前記複数のプロセスステップのそれぞれについて、複数のプロセスパラメータからのプロセスパラメータを関連付けることを更に含み、前記複数のプロセスパラメータのそれぞれは、前記半導体ウェーハ作製プロセスの調整可能な条件に関連付けられる、請求項１～３の何れか一項に記載の方法。
  5. 前記伝達関数に基づいて、前記半導体ウェーハ作製プロセスによって生成された前記プロセスステップフィンガープリントの予測可能な特性を前記プロセスステップの１つの特定のプロセスパラメータに関連付けることを更に含む、請求項４に記載の方法。
  6. 関連付けられた予測可能な特性を有する半導体ウェーハを生成するために前記特定のプロセスパラメータを調整することを更に含む、請求項５に記載の方法。
  7. 前記伝達関数は、導出された係数の組からの前記プロセスステップフィンガープリントに相関する関数である、請求項１～６の何れか一項に記載の方法。
  8. 前記関数は、ゼルニケ多項式、ルジャンドル多項式、フーリエ級数及びベッセル関数から選択される１つ又は複数の直交関数を含む、請求項７に記載の方法。
  9. 前記伝達関数に基づいて前記関数の係数を特定のプロセスパラメータに関連付けることを更に含む、請求項７に記載の方法。
  10. 複数の半導体ウェーハを製造する作製プロセスを有することであって、前記作製プロセスは、複数のプロセスステップを含み、前記複数のプロセスステップのそれぞれは、プロセスパラメータの組に関連付けられる、有することと、
    前記複数のプロセスステップからの第１のプロセスステップを第１の半導体ウェーハに対して実行することであって、前記第１のプロセスステップは、関連付けられた第１のプロセスパラメータを有し、前記第１のプロセスパラメータは、前記第１のプロセスステップを前記第１の半導体ウェーハに対して実行するとき、第１のプロセスパラメータ値を有する、実行することと、
    前記第１の半導体ウェーハから第１の測定値を取得することであって、前記第１の測定値は、前記第１の半導体ウェーハ上の第１の複数の空間場所における第１の特性の第１の特性値を含む、取得することと、
    前記第１の測定値から前記第１のプロセスステップの第１のプロセスステップフィンガープリントを生成することと、
    前記第１のプロセスステップ及び前記複数のプロセスステップからの第２のプロセスステップを第２の半導体ウェーハに対して実行することであって、前記第２のプロセスステップは、関連付けられた第２のプロセスパラメータを有し、前記第２のプロセスパラメータは、前記第２のプロセスステップを前記第２の半導体ウェーハに対して実行するとき、第２のプロセスパラメータ値を有する、実行することと、
    前記第２の半導体ウェーハから第２の測定値を取得することであって、前記第２の測定値は、前記第２の半導体ウェーハ上の第２の複数の空間場所における第２の特性の第２の特性値を含む、取得することと、
    前記第２の測定値から前記第２のプロセスステップの第２のプロセスステップフィンガープリントを生成することと、
    前記第１のプロセスステップフィンガープリントを前記第２のプロセスステップフィンガープリントに相関付けて、前記第１のプロセスステップと前記第２のプロセスステップとの間の伝達関数を生成することと
    を含む方法。
  11. 前記第１のプロセスステップ及び前記第２のプロセスステップを複数の第３の半導体ウェーハに対して実行することであって、前記第１のプロセスステップ及び前記第２のプロセスステップを前記複数の第３の半導体ウェーハに対して実行するとき、前記第１のプロセスパラメータは、前記第１のプロセスパラメータ値を有し、及び前記第２のプロセスパラメータは、複数の第２のプロセスパラメータ値を有する、実行することと、
    前記複数の第３の半導体ウェーハから複数の第３の測定値を取得することであって、前記複数の第３の測定値は、前記複数の第３の半導体ウェーハ上の前記第２の複数の空間場所における前記第２の特性の第３の特性値を含む、取得することと、
    前記第３の測定値から前記第２のプロセスステップの複数の第２のプロセスステップフィンガープリントを生成することと、
    前記複数の第２のプロセスステップフィンガープリント及び前記伝達関数に基づいて前記第２のプロセスステップのプロセスモデルを生成することであって、前記プロセスモデルは、第２のプロセスパラメータの関数を含む、生成することと
    を更に含む、請求項１０に記載の方法。
  12. 前記複数のプロセスステップのそれぞれのプロセスモデルを生成することを更に含む、請求項１０又は１１に記載の方法。
  13. 前記第２のプロセスステップにおける前記第２のプロセスパラメータの値を変更することと、
    前記第２のプロセスパラメータの前記変更された値を用いて半導体ウェーハを作製することと
    を更に含む、請求項１２に記載の方法。
  14. 前記複数の第２のプロセスステップフィンガープリントのそれぞれは、前記複数の第２のプロセスパラメータ値のそのそれぞれの１つに関連付けられた係数値の組を含む、請求項１１に記載の方法。
  15. 前記プロセスモデルを生成することは、
    前記伝達関数を使用することにより、前記係数値の組のそれぞれを独立成分値及び伝達成分値に分けることと、
    前記複数の第２のプロセスパラメータ値を用いて前記係数値の組のそれぞれの前記独立成分値をフィッティングして、前記プロセスモデルを取得することと
    を含む、請求項１４に記載の方法。
  16. 前記伝達関数は、ゼルニケ多項式、ルジャンドル多項式、フーリエ多項式及びベッセル関数から選択される１つ又は複数の直交関数を含む、請求項１０～１５の何れか一項に記載の方法。
  17. 実行されると、計算デバイスのプロセッサに、半導体ウェーハ作製プロセスと連携して動作を実行させる命令を含む非一時的コンピュータ可読記憶媒体であって、前記半導体ウェーハ作製プロセスは、複数のプロセスステップを含み、前記複数のプロセスステップのそれぞれは、プロセスパラメータの組に関連付けられ、前記動作は、
    複数のプロセスステップからの第１のプロセスステップを第１の半導体ウェーハに対して実行することであって、前記第１のプロセスステップは、関連付けられた第１のプロセスパラメータを有し、前記第１のプロセスパラメータは、前記第１のプロセスステップを前記第１の半導体ウェーハに対して実行するとき、第１のプロセスパラメータ値を有する、実行することと、
    前記第１の半導体ウェーハから第１の測定値を取得することであって、前記第１の測定値は、前記第１の半導体ウェーハ上の第１の複数の空間場所における第１の特性の第１の特性値を含む、取得することと、
    前記第１の測定値から前記第１のプロセスステップの第１のプロセスステップフィンガープリントを生成することと、
    前記第１のプロセスステップ及び前記複数のプロセスステップからの第２のプロセスステップを第２の半導体ウェーハに対して実行することであって、前記第２のプロセスステップは、関連付けられた第２のプロセスパラメータを有し、前記第２のプロセスパラメータは、前記第２のプロセスステップを前記第２の半導体ウェーハに対して実行するとき、第２のプロセスパラメータ値を有する、実行することと、
    前記第２の半導体ウェーハから第２の測定値を取得することであって、前記第２の測定値は、前記第２の半導体ウェーハ上の第２の複数の空間場所における第２の特性の第２の特性値を含む、取得することと、
    前記第２の測定値から前記第２のプロセスステップの第２のプロセスステップフィンガープリントを生成することと、
    前記第１のプロセスステップフィンガープリントを前記第２のプロセスステップフィンガープリントに相関付けて、前記第１のプロセスステップと前記第２のプロセスステップとの間の伝達関数を生成することと
    を含む、非一時的コンピュータ可読記憶媒体。
  18. 前記動作は、
    前記第１のプロセスステップ及び前記第２のプロセスステップを複数の第３の半導体ウェーハに対して実行することであって、前記第１のプロセスステップ及び前記第２のプロセスステップを前記複数の第３の半導体ウェーハに対して実行するとき、前記第１のプロセスパラメータは、前記第１のプロセスパラメータ値を有し、及び前記第２のプロセスパラメータは、複数の第２のプロセスパラメータ値を有する、実行することと、
    前記複数の第３の半導体ウェーハから複数の第３の測定値を取得することであって、前記複数の第３の測定値は、前記複数の第３の半導体ウェーハ上の前記第２の複数の空間場所における前記第２の特性の第３の特性値を含む、取得することと、
    前記第３の測定値から前記第２のプロセスステップの複数の第２のプロセスステップフィンガープリントを生成することと、
    前記複数の第２のプロセスステップフィンガープリント及び前記伝達関数に基づいて前記第２のプロセスステップのプロセスモデルを生成することであって、前記プロセスモデルは、第２のプロセスパラメータの関数を含む、生成することと
    を更に含む、請求項１７に記載の非一時的コンピュータ可読記憶媒体。
  19. 前記伝達関数は、ゼルニケ多項式、ルジャンドル多項式、フーリエ多項式及びベッセル関数から選択される１つ又は複数の直交関数を含む、請求項１７又は１８に記載の非一時的コンピュータ可読記憶媒体。
JP2021548533A 2018-10-31 2019-10-29 マイクロ電子デバイスを製造するためのシステム及び方法 Active JP7423874B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201862753155P 2018-10-31 2018-10-31
US201862753153P 2018-10-31 2018-10-31
US62/753,153 2018-10-31
US62/753,155 2018-10-31
US16/666,087 2019-10-28
US16/666,087 US11244873B2 (en) 2018-10-31 2019-10-28 Systems and methods for manufacturing microelectronic devices
PCT/US2019/058597 WO2020092393A1 (en) 2018-10-31 2019-10-29 Systems and methods for manufacturing microelectronic devices

Publications (2)

Publication Number Publication Date
JP2022509511A JP2022509511A (ja) 2022-01-20
JP7423874B2 true JP7423874B2 (ja) 2024-01-30

Family

ID=70325608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021548533A Active JP7423874B2 (ja) 2018-10-31 2019-10-29 マイクロ電子デバイスを製造するためのシステム及び方法

Country Status (7)

Country Link
US (1) US11244873B2 (ja)
EP (1) EP3874537A4 (ja)
JP (1) JP7423874B2 (ja)
KR (1) KR20210068589A (ja)
CN (1) CN112956007B (ja)
TW (1) TWI825209B (ja)
WO (1) WO2020092393A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102658977B1 (ko) 2017-11-03 2024-04-18 도쿄엘렉트론가부시키가이샤 기능성 마이크로 전자 디바이스의 수율 향상
TW202236117A (zh) * 2021-02-03 2022-09-16 日商東京威力科創股份有限公司 膜厚分析方法、膜厚分析裝置及記錄媒體
US11868119B2 (en) * 2021-09-24 2024-01-09 Tokyo Electron Limited Method and process using fingerprint based semiconductor manufacturing process fault detection

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040267490A1 (en) 2003-06-27 2004-12-30 Jon Opsal Feed forward critical dimension control

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5665609A (en) * 1995-04-21 1997-09-09 Sony Corporation Prioritizing efforts to improve semiconductor production yield
US6408219B2 (en) 1998-05-11 2002-06-18 Applied Materials, Inc. FAB yield enhancement system
US6684122B1 (en) 2000-01-03 2004-01-27 Advanced Micro Devices, Inc. Control mechanism for matching process parameters in a multi-chamber process tool
US6912437B2 (en) * 2002-09-30 2005-06-28 Advanced Micro Devices, Inc. Method and apparatus for controlling a fabrication process based on a measured electrical characteristic
US8615314B1 (en) * 2004-09-02 2013-12-24 Advanced Micro Devices, Inc. Process control using analysis of an upstream process
CN101416114B (zh) * 2006-04-04 2011-03-02 特萨斯克里伯斯有限公司 用于微构造存储介质的设备和方法以及包括微构造区域的存储介质
JP2012237566A (ja) 2011-05-10 2012-12-06 Hitachi High-Technologies Corp 欠陥観察方法及びその装置
IN2014DN07350A (ja) * 2012-08-08 2015-04-24 Varonis Sys Ltd
US9546862B2 (en) * 2012-10-19 2017-01-17 Kla-Tencor Corporation Systems, methods and metrics for wafer high order shape characterization and wafer classification using wafer dimensional geometry tool
US10079183B2 (en) * 2013-06-26 2018-09-18 Kla-Tenor Corporation Calculated electrical performance metrics for process monitoring and yield management
US9070622B2 (en) * 2013-09-13 2015-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for similarity-based semiconductor process control
KR101939288B1 (ko) * 2014-02-12 2019-01-16 에이에스엠엘 네델란즈 비.브이. 프로세스 윈도우를 최적화하는 방법
US9747520B2 (en) * 2015-03-16 2017-08-29 Kla-Tencor Corporation Systems and methods for enhancing inspection sensitivity of an inspection tool
KR102441582B1 (ko) 2015-07-23 2022-09-07 삼성전자주식회사 Mpc 검증 방법 및 그 검증 방법을 포함한 마스크 제조방법
US10181185B2 (en) 2016-01-11 2019-01-15 Kla-Tencor Corp. Image based specimen process control
US10310490B2 (en) * 2016-02-01 2019-06-04 Qoniac Gmbh Method and apparatus of evaluating a semiconductor manufacturing process
US10234401B2 (en) * 2016-02-22 2019-03-19 Qoniac Gmbh Method of manufacturing semiconductor devices by using sampling plans
US10504759B2 (en) * 2016-04-04 2019-12-10 Kla-Tencor Corporation Semiconductor metrology with information from multiple processing steps
US10354873B2 (en) 2016-06-08 2019-07-16 Tokyo Electron Limited Organic mandrel protection process
EP3382606A1 (en) * 2017-03-27 2018-10-03 ASML Netherlands B.V. Optimizing an apparatus for multi-stage processing of product units
KR102658977B1 (ko) 2017-11-03 2024-04-18 도쿄엘렉트론가부시키가이샤 기능성 마이크로 전자 디바이스의 수율 향상

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040267490A1 (en) 2003-06-27 2004-12-30 Jon Opsal Feed forward critical dimension control

Also Published As

Publication number Publication date
TW202032621A (zh) 2020-09-01
WO2020092393A1 (en) 2020-05-07
TWI825209B (zh) 2023-12-11
CN112956007A (zh) 2021-06-11
KR20210068589A (ko) 2021-06-09
US11244873B2 (en) 2022-02-08
US20200135592A1 (en) 2020-04-30
JP2022509511A (ja) 2022-01-20
EP3874537A4 (en) 2022-09-07
CN112956007B (zh) 2024-09-27
EP3874537A1 (en) 2021-09-08

Similar Documents

Publication Publication Date Title
JP7423874B2 (ja) マイクロ電子デバイスを製造するためのシステム及び方法
KR100727049B1 (ko) 마이크로전자 디바이스들의 제조시 최적의 공정 목표들을결정하는 방법
JP6785993B2 (ja) プロセスフィンガープリントのセットを維持する方法
TWI573215B (zh) 模擬由於半導體晶圓固持之平面內失真之基於有限元素模型的預測之系統及方法
JP2004509407A (ja) 半導体製造における制御を改良するための適応サンプリング方法
US8683395B2 (en) Method and system for feed-forward advanced process control
KR102658977B1 (ko) 기능성 마이크로 전자 디바이스의 수율 향상
Chien et al. A novel approach to hedge and compensate the critical dimension variation of the developed-and-etched circuit patterns for yield enhancement in semiconductor manufacturing
Lee et al. Prediction of wafer state after plasma processing using real-time tool data
Zhang et al. Efficient spatial pattern analysis for variation decomposition via robust sparse regression
Tin et al. A realizable overlay virtual metrology system in semiconductor manufacturing: Proposal, challenges and future perspective
US11868119B2 (en) Method and process using fingerprint based semiconductor manufacturing process fault detection
US9360858B2 (en) Alignment data based process control system
US10008422B2 (en) Method for assessing the usability of an exposed and developed semiconductor wafer
JP3273719B2 (ja) 形状認識装置及びその方法
Xu Statistical Problems in Semiconductor Manufacturing
Rietman Neural Networks in CMOS Manufacturing: Some Examples

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231114

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20231207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231207

R150 Certificate of patent or registration of utility model

Ref document number: 7423874

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150