JP7421356B2 - temperature detection circuit - Google Patents
temperature detection circuit Download PDFInfo
- Publication number
- JP7421356B2 JP7421356B2 JP2020017095A JP2020017095A JP7421356B2 JP 7421356 B2 JP7421356 B2 JP 7421356B2 JP 2020017095 A JP2020017095 A JP 2020017095A JP 2020017095 A JP2020017095 A JP 2020017095A JP 7421356 B2 JP7421356 B2 JP 7421356B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- circuit
- temperature detection
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims description 77
- 238000006243 chemical reaction Methods 0.000 claims description 45
- 230000008439 repair process Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 26
- 238000000034 method Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- 230000001419 dependent effect Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Landscapes
- Measuring Temperature Or Quantity Of Heat (AREA)
Description
本発明は、温度検出回路に関する。 The present invention relates to a temperature detection circuit.
半導体集積回路には、サーマルシャットダウンなどの過熱保護や過熱報知のために、温度検出回路が搭載される。図1は、従来の温度検出回路の一例を示す回路図である。温度検出回路900は、温度依存電圧源910、基準電圧源920、コンパレータ930を備える。温度依存電圧源910は、PN接合を含むダイオード(あるいはバイポーラトランジスタ)と、PN接合に定電流を供給する電流源を含む。定電流でバイアスされたダイオードの順方向電圧Vf(T)は、負の温度係数を示す。温度依存電圧源910はこの性質を利用して、負の温度係数を有する電圧Vf(T)を生成する。基準電圧源920は、バンドギャップリファレンス回路であり、温度に依存しない基準電圧VREFを生成する。コンパレータ930は、負の温度係数の電圧Vfを基準電圧VREFと比較し、比較結果を示す信号TEMP_DETを出力する。
Semiconductor integrated circuits are equipped with temperature detection circuits for overheat protection and overheat notification such as thermal shutdown. FIG. 1 is a circuit diagram showing an example of a conventional temperature detection circuit.
図2は、図1の温度検出回路の動作を説明する図である。上段は、負温特の電圧Vfと基準電圧VREFの温度依存性を示し、下段は、温度Tと温度検出信号TEMP_DETの関係を示す。温度が低い領域では、Vf>VREFであり、温度が上昇するに従い、Vfが低下していき、あるしきい値温度TTHにおいて、電圧VfとVREFの大小関係が反転し、コンパレータ930の出力が変化する。この温度検出回路900によれば、それが集積化される半導体装置の温度が、あるしきい値を超えたこと(あるいは下回ったこと)を検出することができる。
FIG. 2 is a diagram illustrating the operation of the temperature detection circuit of FIG. 1. The upper row shows the temperature dependence of the negative temperature characteristic voltage Vf and the reference voltage V REF , and the lower row shows the relationship between the temperature T and the temperature detection signal TEMP_DET. In a region where the temperature is low, Vf>V REF , and as the temperature rises, Vf decreases, and at a certain threshold temperature TTH , the magnitude relationship between the voltages Vf and V REF is reversed, and the
温度検出回路のしきい値TTHは、プロセスばらつき、電源電圧変動、マッチングばらつきの影響を受ける。プロセスばらつき、電源電圧変動を総称して、PVばらつきという。またマッチングばらつきとは、ペアリングした素子のミスマッチであり、ペアリングした素子間(トランジスタ同士、あるいは抵抗同士)の相対精度が悪化するばらつきをいう。 The threshold value TTH of the temperature detection circuit is affected by process variations, power supply voltage variations, and matching variations. Process variations and power supply voltage variations are collectively referred to as PV variations. Furthermore, matching variations are mismatches between paired elements, and refer to variations that deteriorate the relative accuracy between paired elements (transistors or resistors).
PVばらつきによるしきい値温度の変動は、キャンセルすることができるが、マッチングばらつきによるしきい値温度の変動はキャンセルできず、したがって最終的なしきい値温度の安定性は、マッチングばらつきの影響が支配的となる。本発明者らがシミュレータを用いて図1の温度検出回路900について検討したところ、マッチングばらつきに起因するしきい値温度の変動が大きいという問題を認識するに至った。
Fluctuations in threshold temperature due to PV variations can be canceled, but fluctuations in threshold temperature due to matching variations cannot be canceled, so the final stability of the threshold temperature is dominated by the effect of matching variations. become a target. When the present inventors studied the
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、しきい値温度のばらつきや変動を抑制した温度検出回路の提供にある。 The present invention has been made in view of the above problems, and one exemplary object of one aspect of the present invention is to provide a temperature detection circuit in which variations and fluctuations in threshold temperature are suppressed.
本発明のある態様は、温度検出回路に関する。温度検出回路は、電流密度が異なる2つのPN接合の順方向電圧の差分にもとづく正の温度特性を有する第1電圧と、PN接合の順方向電圧にもとづく負の温度特性を有する第2電圧と、を生成する電圧生成回路と、第1電圧と第2電圧を比較するコンパレータと、を備える。 One aspect of the present invention relates to a temperature detection circuit. The temperature detection circuit has a first voltage having a positive temperature characteristic based on the difference between forward voltages of two PN junctions having different current densities, and a second voltage having a negative temperature characteristic based on the forward voltage of the PN junction. , and a comparator that compares the first voltage and the second voltage.
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。さらに、この項目(課題を解決するための手段)の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。 Note that arbitrary combinations of the above constituent elements and expressions of the present invention converted between methods, devices, etc. are also effective as aspects of the present invention. Furthermore, the description in this section (Means for Solving the Problems) does not describe all essential features of the present invention, and therefore, subcombinations of the described features may also constitute the present invention. .
本発明のある態様によれば、温度検出回路のしきい値温度のばらつきや変動を抑制できる。 According to an aspect of the present invention, variations and fluctuations in the threshold temperature of the temperature detection circuit can be suppressed.
(実施の形態の概要)
本明細書に開示される一実施の形態は、温度検出回路に関する。温度検出回路は、電流密度が異なる2つのPN接合の順方向電圧の差分にもとづく正の温度特性を有する第1電圧と、PN接合の順方向電圧にもとづく負の温度特性を有する第2電圧と、を生成する電圧生成回路と、第1電圧と第2電圧を比較するコンパレータと、を備える。
(Summary of embodiment)
One embodiment disclosed herein relates to a temperature detection circuit. The temperature detection circuit has a first voltage having a positive temperature characteristic based on the difference between forward voltages of two PN junctions having different current densities, and a second voltage having a negative temperature characteristic based on the forward voltage of the PN junction. , and a comparator that compares the first voltage and the second voltage.
この構成によれば、第1電圧と第2電圧の相対的な電位がばらついたときの、しきい値温度の変動幅を小さくできる。 According to this configuration, it is possible to reduce the fluctuation range of the threshold temperature when the relative potentials of the first voltage and the second voltage vary.
コンパレータは、その入力オフセット電圧が第2電圧に応じて変化するように構成されてもよい。これにより、しきい値温度のばらつき、変動を一層抑制できる。 The comparator may be configured such that its input offset voltage varies in response to the second voltage. Thereby, variations and fluctuations in threshold temperature can be further suppressed.
コンパレータは、差動対と、差動対にテイル電流を供給するテイル電流源と、差動対に負荷として接続されるカレントミラー回路と、を含んでもよい。カレントミラー回路に、第2電圧に応じたオフセット電流が入力されてもよい。これにより、PN接合のサイズなどのばらつきに起因するしきい値温度のばらつきを低減できる。 The comparator may include a differential pair, a tail current source that supplies a tail current to the differential pair, and a current mirror circuit connected as a load to the differential pair. An offset current corresponding to the second voltage may be input to the current mirror circuit. Thereby, variations in threshold temperature caused by variations in the size of the PN junction can be reduced.
電圧生成回路は、ベースコレクタ間が結線された第1バイポーラトランジスタと、ベースコレクタ間が結線され、第1バイポーラトランジスタよりサイズが大きい第2バイポーラトランジスタと、第2バイポーラトランジスタのコレクタに接続される抵抗と、第2バイポーラトランジスタに流れる電流を折り返して第1バイポーラトランジスタに供給するカレントミラー回路と、を含んでもよい。第1電圧は、第2バイポーラトランジスタに流れる電流に比例してもよい。 The voltage generation circuit includes a first bipolar transistor whose base and collector are connected, a second bipolar transistor whose base and collector are connected and which is larger in size than the first bipolar transistor, and a resistor connected to the collector of the second bipolar transistor. and a current mirror circuit that returns the current flowing through the second bipolar transistor and supplies it to the first bipolar transistor. The first voltage may be proportional to the current flowing through the second bipolar transistor.
第2電圧は、第1バイポーラトランジスタのベースエミッタ間電圧に応じていてもよい。 The second voltage may be responsive to a base-emitter voltage of the first bipolar transistor.
電圧生成回路は、サイズが異なるバイポーラトランジスタのペアを有するPTAT(Proportional To Absolute Temperature)電流源を含んでもよい。第1電圧は、PTAT電流源が生成するPTAT(Proportional To Absolute Temperature)電流に比例し、第2電圧は、PTAT電流源のバイポーラトランジスタのペアの一方の電圧降下に応じていてもよい。 The voltage generation circuit may include a PTAT (Proportional To Absolute Temperature) current source having a pair of bipolar transistors of different sizes. The first voltage may be proportional to a Proportional To Absolute Temperature (PTAT) current generated by the PTAT current source, and the second voltage may be responsive to a voltage drop across one of the pair of bipolar transistors of the PTAT current source.
電圧生成回路は、PTAT電流を第1電圧に変換する第1I/V変換回路と、バイポーラトランジスタのペアの一方の電圧降下を定数倍する定数倍回路と、をさらに含んでもよい。 The voltage generation circuit may further include a first I/V conversion circuit that converts the PTAT current into a first voltage, and a constant multiplier circuit that multiplies the voltage drop of one of the pair of bipolar transistors by a constant.
第1I/V変換回路は、PTAT電流の経路上に設けられた抵抗を含んでもよい。これにより、抵抗の電圧降下を、第1電圧として取り出すことができる。 The first I/V conversion circuit may include a resistor provided on the path of the PTAT current. Thereby, the voltage drop across the resistance can be taken out as the first voltage.
抵抗の抵抗値は、コンパレータの出力に応じて二値で変化してもよい。これによりコンパレータにヒステリシスをもたせることができる。 The resistance value of the resistor may change between two values depending on the output of the comparator. This allows the comparator to have hysteresis.
定数倍回路は、バイポーラトランジスタのペアの一方の電圧降下を電流信号に変換するV/I変換回路と、V/I変換回路の出力電流を、第2電圧に変換する第2I/V変換回路と、を含んでもよい。 The constant multiplier circuit includes a V/I conversion circuit that converts the voltage drop of one of the pair of bipolar transistors into a current signal, and a second I/V conversion circuit that converts the output current of the V/I conversion circuit into a second voltage. , may also be included.
コンパレータは、差動対と、差動対にテイル電流を供給するテイル電流源と、差動対に負荷として接続されるカレントミラー回路と、を含んでもよい。テイル電流は、V/I変換回路が生成する電流信号に応じており、カレントミラー回路には、V/I変換回路が生成するオフセット電流が供給されてもよい。これによりコンパレータに、温度に依存せず、プロセスばらつきに依存する入力オフセット電圧を導入できる。 The comparator may include a differential pair, a tail current source that supplies a tail current to the differential pair, and a current mirror circuit connected as a load to the differential pair. The tail current corresponds to a current signal generated by the V/I conversion circuit, and the current mirror circuit may be supplied with an offset current generated by the V/I conversion circuit. This allows an input offset voltage that is independent of temperature and dependent on process variations to be introduced into the comparator.
コンパレータは、V/I変換回路が生成する電流信号を可変係数倍した補正電流をカレントミラー回路に供給するリペア回路をさらに含み、可変係数はトリミング可能であってもよい。 The comparator further includes a repair circuit that supplies the current mirror circuit with a correction current obtained by multiplying the current signal generated by the V/I conversion circuit by a variable coefficient, and the variable coefficient may be trimmable.
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。 DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below based on preferred embodiments with reference to the drawings. Identical or equivalent components, members, and processes shown in each drawing are designated by the same reference numerals, and redundant explanations will be omitted as appropriate. Further, the embodiments are illustrative rather than limiting the invention, and all features and combinations thereof described in the embodiments are not necessarily essential to the invention.
本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
In this specification, "a state in which member A is connected to member B" refers to a case where member A and member B are physically directly connected, or where member A and member B are electrically connected. This also includes cases where it is indirectly connected via other members that do not affect the state or inhibit the function.
Similarly, "a state in which member C is provided between member A and member B" refers to the case where member A and member C or member B and member C are directly connected, as well as when member C is electrically connected. This also includes cases where the connection is made indirectly through other members that do not affect the connection state or inhibit the function.
図3は、実施の形態に係る温度検出回路100のブロック図である。温度検出回路100は、半導体チップに集積化され、半導体チップの温度が、所定のしきい値より高いか低いかを判定する。温度検出回路100は、主として電圧生成回路110およびコンパレータ130を備える。電圧生成回路110は、電流密度が異なる2つのPN接合の順方向電圧の差分ΔVfにもとづく正の温度特性を有する第1電圧V1と、PN接合の順方向電圧Vfにもとづく負の温度特性を有する第2電圧V2と、を生成する。第1電圧V1は、いわゆるPTAT(Proportional To Absolute Temperature)電圧である。
FIG. 3 is a block diagram of the
コンパレータ130は、第1電圧V1と第2電圧V2を比較し、比較結果を示す温度検出信号TEMP_DETを出力する。コンパレータ130はヒステリシスを有していてもよい。
The
以上が温度検出回路100の基本構成である。続いてその動作を説明する。図4は、図3の温度検出回路100の動作を説明する図である。図4の上段は、第1電圧V1および第2電圧V2の温度依存性を示し、下段は、温度Tと温度検出信号TEMP_DETの関係を示す。
The above is the basic configuration of the
V1<V2の状態では、コンパレータ130の出力である温度検出信号TEMP_DETは第1レベル(この例ではロー)をとり、V1>V2の状態では、温度検出信号TEMP_DETは第2レベル(この例ではハイ)をとる。
In the state of V 1 <V 2 , the temperature detection signal TEMP_DET, which is the output of the
ここで第1電圧V1は、温度Tが上昇するほど大きくなり、第2電圧V2は、温度Tが上昇するほど小さくなる。2つの電圧V1およびV2は、あるしきい値温度TTHにおいて交差するから、温度検出信号TEMP_DETは、温度Tとしきい値TTHとの大小関係を示すこととなる。なお後述のように、コンパレータ130に入力オフセット電圧VOFSを持たせる場合には、V1とV2の電位差が、入力オフセット電圧VOFSに等しくなったときに、コンパレータ130の出力が変化することとなる。
Here, the first voltage V 1 becomes larger as the temperature T rises, and the second voltage V 2 becomes smaller as the temperature T rises. Since the two voltages V 1 and V 2 intersect at a certain threshold temperature T TH , the temperature detection signal TEMP_DET indicates the magnitude relationship between the temperature T and the threshold value T TH . As will be described later, when the
以上が温度検出回路100の動作である。続いてその利点を説明する。
The above is the operation of the
簡単のため、PVばらつきやマッチングばらつきによって、コンパレータに入力される2つの電圧の少なくとも一方が、上側あるいは下側にオフセットするものとする。ここでは理解の容易化のため、図1の温度検出回路900、図3の温度検出回路100それぞれにおいて、負の温度係数を有する電圧Vf,V2が高電位側にVSHIFTだけオフセットするものとする。図5(a)は、図1の温度検出回路900におけるオフセットの影響を示す図であり、図5(b)は、図3の温度検出回路100におけるオフセットの影響を示す図である。
For simplicity, it is assumed that at least one of the two voltages input to the comparator is offset upward or downward due to PV variation or matching variation. For ease of understanding, it is assumed here that in the
図1の温度検出回路900では、負の温度係数α(<0)を有する電圧Vfが、Vf’で示すようにVSHIFTだけ上側にシフトすると、しきい値温度TTHは、ΔTTH=VSHIFT/|α|、高くなる。
In the
一方、図3の温度検出回路100では、負の温度係数α(<0)を有する電圧V2が、V2’に示すように、VSHIFTだけ上側にシフトすると、しきい値温度TTHは、ΔTTH=VSHIFT/(|α|+β)、高くなる。βは、第2電圧V2の正の温度係数(V/度)である。
On the other hand, in the
したがって図3の温度検出回路100は、図1の温度検出回路900に比べて、電圧オフセットの影響を受けにくくなっているといえる。これが温度検出回路100の第1の利点である。
Therefore, it can be said that the
続いて、温度検出回路100の第2の利点を説明する。図1の温度検出回路900と図3の温度検出回路100それぞれの、PVばらつきおよびマッチングばらつきの影響について説明する。図1に示した従来の温度検出回路900と、図3の温度検出回路100について、回路シミュレータにより、PVばらつきと、マッチングばらつきの大きさを検証した。
Next, a second advantage of the
従来回路では、PVばらつきによるしきい値温度TTHの変動幅ΔTTHは14.69度、マッチングばらつきに起因するしきい値温度TTHの変動幅ΔTTHは9.37度であり、全体として、24.06度の変動が見込まれる。 In the conventional circuit, the fluctuation width ΔT TH of the threshold temperature T TH due to PV variation is 14.69 degrees, and the fluctuation range ΔT TH of the threshold temperature T TH due to matching variation is 9.37 degrees, and the overall , a fluctuation of 24.06 degrees is expected.
これに対して図4の温度検出回路100について、同じデバイスパラメータを用いてシミュレーションを行うと、PVばらつきによるしきい値温度TTHの変動幅ΔTTHは18.52度、マッチングばらつきに起因するしきい値温度TTHの変動幅ΔTTHは2.06度という結果が得られた。したがって全体としての変動幅ΔTTHは20.58度となり、従来技術に比べて抑制することができる。
On the other hand, when a simulation is performed using the same device parameters for the
上述したように、シフト量VSHIFTのうち、PVばらつきに起因する成分については、オフセット回路を追加することにより、ある程度低減することができる。一方で、シフト量VSHIFTのうち、マッチングばらつきに起因する成分については、キャンセルすることができない。図3の温度検出回路100は、図1の温度検出回路900に比べて、マッチングばらつきの影響が小さいため(2.06度と9.37度でおよそ1/4倍)、オフセット回路を追加した場合に残留するしきい値温度TTHの変動幅ΔTTHを小さくできる。
As described above, the component of the shift amount V SHIFT caused by PV variations can be reduced to some extent by adding an offset circuit. On the other hand, a component of the shift amount V SHIFT that is caused by matching variations cannot be canceled. The
本発明は、図3のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、方法に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。 The present invention extends to various devices and methods that can be understood as the block diagram and circuit diagram of FIG. 3 or derived from the above description, and is not limited to a specific configuration. Hereinafter, more specific configuration examples and examples will be described, not to narrow the scope of the present invention, but to help understand and clarify the essence and operation of the invention.
(実施例1)
図6は、実施例1に係る温度検出回路100Aのブロック図である。電圧生成回路110Aは、PTAT電流源112、I/V変換回路114、定数倍回路116を含む。PTAT電流源112は、PTAT電流IPTATを生成する。PTAT電流源112は、2つのダイオードD1,D2、抵抗R1およびカレントミラー回路CM1を含む。ダイオードD1,D2は、ベースコレクタ間を結線したバイポーラトランジスタであってもよい。
(Example 1)
FIG. 6 is a block diagram of the
たとえば第2ダイオードD2は、第1ダイオードD1のn倍(たとえば8倍)のサイズを有しており、抵抗R1は、第2ダイオードD2と直列に接続される。カレントミラー回路CM1は、2つのノードX,Yの電位Vx,Vyが等しくなるようにバイアスされ、このとき2つのダイオードD1,D2に流れる電流ID1,ID2が等しくなる。2つのダイオードD1,D2はサイズが異なっているから、それらに同じ電流が流れるとき、第1ダイオードD1の電流密度は、第2ダイオードD2の電流密度のn倍となる。このとき、2つのダイオードD1,D2の順方向電圧Vf1,Vf2の差分電圧ΔVfは、
ΔVf=Vf1-Vf2=VTln(n)
となる。
For example, the second diode D2 has a size n times (for example, eight times) the size of the first diode D1, and the resistor R1 is connected in series with the second diode D2. The current mirror circuit CM1 is biased so that the potentials Vx and Vy of the two nodes X and Y are equal, and at this time, the currents I D1 and I D2 flowing through the two diodes D1 and D2 are equal. Since the two diodes D1 and D2 have different sizes, when the same current flows through them, the current density of the first diode D1 is n times that of the second diode D2. At this time, the differential voltage ΔVf between the forward voltages Vf 1 and Vf 2 of the two diodes D1 and D2 is
ΔVf=Vf 1 -Vf 2 =V T ln(n)
becomes.
差分電圧ΔVfを温度で微分すると、
dΔVf/dT=(k/q)ln(n)
を得る。kはボルツマン定数、qは電気素量であり、nを含めていずれも定数であるから、ΔVfは、絶対温度Tに比例した電圧となる。
Differentiating the differential voltage ΔVf with respect to temperature, we get
dΔVf/dT=(k/q)ln(n)
get. Since k is Boltzmann's constant and q is an elementary charge, both of which are constants including n, ΔVf is a voltage proportional to absolute temperature T.
差分電圧ΔVfは、抵抗R1の両端間に発生する。したがって、抵抗R1に流れる電流、言い換えれば、第2ダイオードD2に流れる電流ID2は、
ID2=ΔVf/R1
となり、絶対温度に比例(PTAT)した電流となる。カレントミラー回路CM1は、第2ダイオードD2に流れる電流ID2をコピーし、PTAT電流IPTATとして出力する(この例ではソース)。なおPTAT電流源112を天地反転して構成してもよく、この場合、PTAT電流IPTATはシンクされる。
A differential voltage ΔVf is generated across the resistor R1. Therefore, the current flowing through the resistor R1, in other words, the current I D2 flowing through the second diode D2 is:
I D2 =ΔVf/R1
Therefore, the current is proportional to absolute temperature (PTAT). The current mirror circuit CM1 copies the current ID2 flowing through the second diode D2 and outputs it as a PTAT current IPTAT (source in this example). Note that the PTAT
I/V変換回路114は、カレントミラー回路CM1が出力するPTAT電流IPTATを電圧信号である第1電圧V1に変換する。I/V変換回路114の変換利得をgとするとき、V1=g×IPTATとなり、第1電圧V1は、絶対温度に比例する(PTAT)電圧となる。
The I/
また電圧生成回路110Aは、2つのダイオードD1,D2の一方(この例ではD1)の順方向電圧Vf2に応じた第2電圧V2を出力する。たとえば定数倍回路116は、2つのダイオードD1,D2の一方(この例ではD1)の順方向電圧Vf1を定数倍(k倍)し、第2電圧V2として出力する。
V2=k×Vf1
定電流でバイアスされたダイオード(PN接合)の順方向電圧Vfは、負の温度特性を有し、その温度係数は、T=300K、Vf=750mVにおいて、-1.5mV/°Kとなることが知られている。したがって第2電圧V2の温度係数αは、(k×-1.5)mV/°Kとなる。なお定数倍回路116を省略してもよく、この場合、k=1となる。
Further, the
V2 =k× Vf1
The forward voltage Vf of a diode (PN junction) biased with a constant current has a negative temperature characteristic, and its temperature coefficient is -1.5 mV/°K at T = 300 K and Vf = 750 mV. It has been known. Therefore, the temperature coefficient α of the second voltage V 2 is (k×−1.5) mV/°K. Note that the
(実施例2)
図7は、実施例2に係る温度検出回路100Bのブロック図である。電圧生成回路110Bの基本的な構成は、図6の電圧生成回路110Aと同様である。定数倍回路116は、V/I変換回路118およびI/V変換回路120を含む。V/I変換回路118は、第1ダイオードD1の順方向電圧Vf1を電流信号IAに変換する。I/V変換回路120は、電流信号IAを電圧信号に再変換し、第2電圧V2として出力する。またV/I変換回路118は、順方向電圧Vf1を電流信号IBに変換する。
(Example 2)
FIG. 7 is a block diagram of a
コンパレータ130Bは、外部からオフセット調節端子OFSに供給されるオフセット電流IOFSに応じて、入力オフセット電圧VOFSが調節可能に構成される。オフセット調節端子OFSには、オフセット電流IOFSとして、V/I変換回路118が生成する電流IBが供給される。これにより、プロセスばらつきおよび電源変動に起因するしきい値温度TTHの変動をキャンセルすることができる。
The
図8は、コンパレータ130Bの構成例を示す回路図である。コンパレータ130Bは、差動入力段132、出力段134、リペア回路136を備える。
FIG. 8 is a circuit diagram showing a configuration example of the
差動入力段132は、入力差動対138、テイル電流源140、負荷142を含む。テイル電流源140は、電流入力端子C1に供給される定電流IC1に比例したテイル電流ITAILを、入力差動対138に供給する。
負荷142は、カスコードカレントミラーであり、入力差動対138に接続される。カスコードカレントミラーは、バイアス端子BIASに供給される電圧VBIASによってバイアスされる。また負荷142からは、オフセット端子OFSが引き出されている。
出力段134は、差動入力段132の出力を、ハイ、ロー2値の信号に変換し、出力端子COMPOUTから出力する。
The
リペア回路136は、調節可能な補正電流(リペア電流ともいう)ICOMP1,ICOMP2を生成し、負荷142であるカスコードカレントミラーに供給する。オフセット電圧VOFSを補正する方向によって、補正電流ICOMP1とICOMP2の一方が選択的に生成され、その電流量は、半導体チップの製造検査工程において、プロセスばらつきに起因するしきい値温度TTHがキャンセルされるように調整(トリミング)される。
The
電流IC1,IC2およびオフセット電流IOFSはすべて、第2電圧V2に比例した電流とするとよく、具体的には、図7のV/I変換回路118によって生成した電流を用いることができる。
The currents I C1 , I C2 and the offset current I OFS may all be currents proportional to the second voltage V 2 , and specifically, currents generated by the V/
(実施例3)
図9は、実施例3に係る温度検出回路100Cの回路図である。PTAT電流源112は、第1ダイオードD1、第2ダイオードD2、抵抗R1、トランジスタM11,M12、第1カレントミラー回路CM11および第2カレントミラー回路CM12を含む。PTAT電流源112は、図7のPTAT電流源112を天地反転した構成を有する。
(Example 3)
FIG. 9 is a circuit diagram of a
カレントミラー回路CM11,CM12は、ダイオードD1,D2に流れるPTAT電流を折り返し、I/V変換回路114に供給する。この実施例においてI/V変換回路114は、一端が接地された抵抗R2を含み、抵抗R2の電圧降下(R2×IPTAT)が、第1電圧V1となる。第1電圧V1は、コンパレータ130Bの非反転入力端子(+)に供給される。
Current mirror circuits CM11 and CM12 return the PTAT current flowing through diodes D1 and D2 and supply it to I/
V/I変換回路118は、第1ダイオードD1の電圧降下Vf1を電流信号に変換する。V/I変換回路118は、オペアンプOA3、トランジスタM31~M33、抵抗R31~R33を含む。
The V/
オペアンプOA3において、非反転入力端子(+)の電圧と、反転入力端子(-)の電圧が等しくなるようにフィードバックがかかるため(仮想接地)、抵抗R31の電圧降下は、第1ダイオードD1の電圧降下Vf1と等しくなる。その結果、抵抗R31には、Vf1/R31の電流ICが流れる。この電流ICは、ダイオードの順方向電圧Vf1に比例するから、負の温度特性を有する。 In the operational amplifier OA3, feedback is applied so that the voltage at the non-inverting input terminal (+) and the voltage at the inverting input terminal (-) are equal (virtual grounding), so the voltage drop across the resistor R31 is due to the voltage across the first diode D1. The drop Vf becomes equal to 1 . As a result, a current I C of Vf 1 /R31 flows through the resistor R31. This current I C is proportional to the forward voltage Vf 1 of the diode, and therefore has negative temperature characteristics.
コンパレータ130Bの構成は、図8に示した通りである。カレントミラー回路CM2は、電流ICをコピーし、コンパレータ130BのC1端子、C2端子それぞれに、バイアス電流IC1,IC2を供給する。バイアス電流IC1,IC2は、負の温度係数を有することとなる。
The configuration of the
図7と同様に、定数倍回路116は、V/I変換回路118およびI/V変換回路120を含む。V/I変換回路118においては、抵抗R32、R33それぞれの電圧降下も、第1ダイオードD1の順方向電圧Vf1と等しくなる。抵抗R32およびトランジスタM32に流れる電流IAはVf1/R32となり、抵抗R33およびトランジスタM33に流れる電流IBはVf1/R33となる。
Similarly to FIG. 7,
電流IAは、I/V変換回路120に供給される。I/V変換回路120は、抵抗回路であり、電流IAに比例した電圧降下が発生する。I/V変換回路120の電圧降下が、第2電圧V2となり、コンパレータ130Bの反転入力端子(-)に供給される。
Current IA is supplied to I/
実施例3においてコンパレータ130Bはヒステリシスコンパレータとなっており、I/V変換回路120の抵抗値は、コンパレータ130Bの出力に応じて、二値で切り替わる。これにより、I/V変換回路120のゲインが変化する。
In the third embodiment, the
I/V変換回路120は、たとえば抵抗R41,R42およびトランジスタM41を含み、トランジスタM41のオン、オフが、コンパレータ130Bの出力に応じて制御される。なお、図9では、コンパレータ130Bの後段には、インバータ152、ローパスフィルタ154、シュミットバッファ156、インバータ158が接続されており、最終的な温度検出信号TEMP_DETが生成される。この場合、トランジスタM41のオン、オフは、コンパレータ130Bの出力によって直接制御するのではなく、最終的な温度検出信号TEMP_DETに応じて制御してもよい。
I/
V/I変換回路118が生成する電流IBは、コンパレータ130Bのオフセット調節端子OFSに供給される。この電流IBにもとづくオフセット電流IOFSは、ダイオードD1の順方向電圧に比例しており、したがって負の温度係数を有する。
The current I B generated by the V/
以上が実施例3に係る温度検出回路100Cの構成である。続いてその動作を説明する。図10(a)、(b)は、温度検出回路100Cの動作を示す図(シミュレーション結果)である。図10(a)の上段には、第1ダイオードD1、第2ダイオードD2それぞれのカソード(実際には、ベースコレクタ間が結線されたバイポーラトランジスタのエミッタあるいはコレクタ)の電圧V11,V12の温度依存性が示される。図10(a)の下段には、第1ダイオードD1の順方向電圧Vf1と、抵抗R1の電圧降下ΔVfが示される。
The above is the configuration of the
図10(b)の最上段には、温度検出回路100Cの出力TEMP_DETが示され、その中段には、第1電圧V1および第2電圧V2が示され、最下段には、コンパレータ内の電流(テイル電流ITAIL、バイアス電流IC1、オフセット電流IOFS)が示される。この例ではしきい値温度TTHは160℃に設定されている。 The output TEMP_DET of the temperature detection circuit 100C is shown at the top of FIG. The currents (tail current I TAIL , bias current I C1 , offset current I OFS ) are shown. In this example, the threshold temperature TTH is set to 160°C.
図11は、コンパレータ130に導入される入力オフセット電圧VOFSを示す図である。シミュレーションにおいて、第1ダイオードD1であるNPNトランジスタのサイズを、3通り(typ,small,large)で変化させたときの、オフセット電圧VOFSの温度依存性を調べたものである。オフセット電圧VOFSは、温度変動に関しては不変である一方で、第1ダイオードD1のサイズに応じて変化する。図5に示したように、ダイオードD1(あるいはD2)のサイズが変化すると、第1電圧V1と第2電圧V2が相対的にシフトするところ、オフセット電圧VOFSはこのシフト量VSHIFTに追従して変化するため、しきい値温度TTHのばらつきを抑制することができる。
FIG. 11 is a diagram showing the input offset voltage V OFS introduced into the
上述のように、コンパレータ130の入力オフセット電圧VOFSを最適化しないばあい、しきい値温度TTHの変動幅ΔTTHは20.58度であったが、同じ条件で図9の温度検出回路100Cを動作させると、しきい値温度の変動幅ΔTTHを9.8度まで減らすことができ、より正確な温度検出が可能となる。
As mentioned above, when the input offset voltage V OFS of the
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。 Although the present invention has been described using specific words and phrases based on the embodiments, the embodiments merely illustrate the principles and applications of the present invention, and the embodiments do not include the scope of the claims. Many modifications and changes in arrangement are possible without departing from the spirit of the present invention.
100 温度検出回路
110 電圧生成回路
112 PTAT電流源
D1 第1ダイオード
D2 第2ダイオード
114 I/V変換回路
116 定数倍回路
118 V/I変換回路
120 I/V変換回路
CM1 カレントミラー回路
130 コンパレータ
132 差動入力段
134 出力段
136 リペア回路
138 入力差動対
140 テイル電流源
142 負荷
100
Claims (11)
前記第1電圧と前記第2電圧を比較するコンパレータと、
を備え、
前記コンパレータは、その入力オフセット電圧が前記第2電圧に応じて変化するように構成されることを特徴とする温度検出回路。 A voltage that generates a first voltage having a positive temperature characteristic based on the difference in forward voltage of two PN junctions having different current densities, and a second voltage having a negative temperature characteristic based on the forward voltage of the PN junction. a generation circuit;
a comparator that compares the first voltage and the second voltage;
Equipped with
The temperature detection circuit, wherein the comparator is configured such that its input offset voltage changes depending on the second voltage.
差動対と、
前記差動対にテイル電流を供給するテイル電流源と、
前記差動対に負荷として接続されるカレントミラー回路と、
を含み、
前記カレントミラー回路に、前記第2電圧に応じたオフセット電流が入力されることを特徴とする請求項1に記載の温度検出回路。 The comparator is
differential pair;
a tail current source that supplies tail current to the differential pair;
a current mirror circuit connected to the differential pair as a load;
including;
2. The temperature detection circuit according to claim 1 , wherein an offset current corresponding to the second voltage is input to the current mirror circuit.
前記第1電圧と前記第2電圧を比較するコンパレータと、 a comparator that compares the first voltage and the second voltage;
を備え、 Equipped with
前記コンパレータは、 The comparator is
差動対と、 differential pair;
前記差動対にテイル電流を供給するテイル電流源と、 a tail current source that supplies tail current to the differential pair;
前記差動対に負荷として接続されるカレントミラー回路と、 a current mirror circuit connected to the differential pair as a load;
を含み、 including;
前記カレントミラー回路に、前記第2電圧に応じたオフセット電流が入力されることを特徴とする温度検出回路。 A temperature detection circuit characterized in that an offset current corresponding to the second voltage is input to the current mirror circuit.
前記第1電圧は、前記PTAT電流源において生成されるPTAT電流に比例し、
前記第2電圧は、前記PTAT電流源の前記バイポーラトランジスタのペアの一方の電圧降下に応じていることを特徴とする請求項1から3のいずれかに記載の温度検出回路。 The voltage generation circuit includes a PTAT (Proportional To Absolute Temperature) current source having a pair of bipolar transistors of different sizes,
the first voltage is proportional to a PTAT current generated in the PTAT current source;
4. The temperature detection circuit according to claim 1, wherein the second voltage is responsive to a voltage drop of one of the pair of bipolar transistors of the PTAT current source.
前記PTAT電流を前記第1電圧に変換する第1I/V変換回路と、
前記バイポーラトランジスタのペアの前記一方の電圧降下を定数倍する定数倍回路と、
をさらに含むことを特徴とする請求項4に記載の温度検出回路。 The voltage generation circuit is
a first I/V conversion circuit that converts the PTAT current to the first voltage;
a constant multiplier circuit that multiplies the voltage drop of the one of the pair of bipolar transistors by a constant;
The temperature detection circuit according to claim 4, further comprising:
前記第1電圧と前記第2電圧を比較するコンパレータと、 a comparator that compares the first voltage and the second voltage;
を備え、 Equipped with
前記電圧生成回路は、サイズが異なるバイポーラトランジスタのペアを有するPTAT(Proportional To Absolute Temperature)電流源を含み、 The voltage generation circuit includes a PTAT (Proportional To Absolute Temperature) current source having a pair of bipolar transistors of different sizes,
前記第1電圧は、前記PTAT電流源において生成されるPTAT電流に比例し、 the first voltage is proportional to a PTAT current generated in the PTAT current source;
前記第2電圧は、前記PTAT電流源の前記バイポーラトランジスタのペアの一方の電圧降下に応じており、 the second voltage is responsive to a voltage drop of one of the pair of bipolar transistors of the PTAT current source;
前記電圧生成回路は、 The voltage generation circuit is
前記PTAT電流を前記第1電圧に変換する第1I/V変換回路と、 a first I/V conversion circuit that converts the PTAT current to the first voltage;
前記バイポーラトランジスタのペアの前記一方の電圧降下を定数倍する定数倍回路と、 a constant multiplier circuit that multiplies the voltage drop of the one of the pair of bipolar transistors by a constant;
をさらに含むことを特徴とする温度検出回路。 A temperature detection circuit further comprising:
前記バイポーラトランジスタのペアの前記一方の電圧降下を電流信号に変換するV/I変換回路と、
前記V/I変換回路の出力電流を、前記第2電圧に変換する第2I/V変換回路と、
を含むことを特徴とする請求項5から8のいずれかに記載の温度検出回路。 The constant multiplier circuit is
a V/I conversion circuit that converts the voltage drop of the one of the pair of bipolar transistors into a current signal;
a second I/V conversion circuit that converts the output current of the V/I conversion circuit into the second voltage;
The temperature detection circuit according to any one of claims 5 to 8 , characterized in that the temperature detection circuit includes:
差動対と、
前記差動対にテイル電流を供給するテイル電流源と、
前記差動対に負荷として接続されるカレントミラー回路と、
を含み、
前記テイル電流は、前記V/I変換回路が生成する前記電流信号に応じており、
前記カレントミラー回路には、前記V/I変換回路が生成するオフセット電流が供給されることを特徴とする請求項9に記載の温度検出回路。 The comparator is
differential pair;
a tail current source that supplies tail current to the differential pair;
a current mirror circuit connected to the differential pair as a load;
including;
The tail current is responsive to the current signal generated by the V/I conversion circuit,
10. The temperature detection circuit according to claim 9 , wherein the current mirror circuit is supplied with an offset current generated by the V/I conversion circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020017095A JP7421356B2 (en) | 2020-02-04 | 2020-02-04 | temperature detection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020017095A JP7421356B2 (en) | 2020-02-04 | 2020-02-04 | temperature detection circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021124342A JP2021124342A (en) | 2021-08-30 |
JP7421356B2 true JP7421356B2 (en) | 2024-01-24 |
Family
ID=77458551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020017095A Active JP7421356B2 (en) | 2020-02-04 | 2020-02-04 | temperature detection circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7421356B2 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013205085A (en) | 2012-03-27 | 2013-10-07 | Renesas Electronics Corp | Semiconductor device |
-
2020
- 2020-02-04 JP JP2020017095A patent/JP7421356B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013205085A (en) | 2012-03-27 | 2013-10-07 | Renesas Electronics Corp | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2021124342A (en) | 2021-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7514987B2 (en) | Bandgap reference circuits | |
US6815941B2 (en) | Bandgap reference circuit | |
JP4616281B2 (en) | Low offset band gap voltage reference | |
JP4868918B2 (en) | Reference voltage generator | |
JPH02183126A (en) | Temperature threshold detecting circuit | |
TWI418968B (en) | Circuit and method for generating reference voltage and reference current | |
US20070040543A1 (en) | Bandgap reference circuit | |
JP2007060544A (en) | Method and apparatus for producing power on reset having small temperature coefficient | |
KR20110119571A (en) | Current generation circuit and reference voltage circuit using the same | |
TWI651609B (en) | Low voltage locking circuit and device thereof integrated with reference voltage generating circuit | |
US6992472B2 (en) | Circuit and method for setting the operation point of a BGR circuit | |
CN115145346B (en) | Band gap reference circuit | |
CN110895423A (en) | System and method for proportional to absolute temperature circuit | |
US20100237926A1 (en) | Voltage generating circuit | |
US20070257729A1 (en) | Reference circuit and method for generating a reference signal from a reference circuit | |
CN116683897B (en) | Comparator circuit, integrated circuit, and electronic device | |
JP7421356B2 (en) | temperature detection circuit | |
US9304528B2 (en) | Reference voltage generator with op-amp buffer | |
CN116301178B (en) | Band gap reference circuit and chip | |
KR100809716B1 (en) | Bandgap reference circuit capable of trimming using additional resistor | |
CN115617115B (en) | Reference voltage generating circuit, chip and electronic equipment | |
TWI783563B (en) | Reference current/ voltage generator and circuit system | |
US5780921A (en) | Bipolar transistor constant voltage source circuit | |
CN114610108A (en) | Bias current generating circuit | |
US11061426B2 (en) | Voltage reference circuit with combined power-on reset |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240112 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7421356 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |