JP7418703B2 - thin film transistor - Google Patents

thin film transistor Download PDF

Info

Publication number
JP7418703B2
JP7418703B2 JP2020113766A JP2020113766A JP7418703B2 JP 7418703 B2 JP7418703 B2 JP 7418703B2 JP 2020113766 A JP2020113766 A JP 2020113766A JP 2020113766 A JP2020113766 A JP 2020113766A JP 7418703 B2 JP7418703 B2 JP 7418703B2
Authority
JP
Japan
Prior art keywords
channel
thin film
layer
film transistor
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020113766A
Other languages
Japanese (ja)
Other versions
JP2022012152A (en
Inventor
敏彦 酒井
靖典 安東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Priority to JP2020113766A priority Critical patent/JP7418703B2/en
Priority to CN202180043421.0A priority patent/CN115735269A/en
Priority to KR1020227044924A priority patent/KR20230014743A/en
Priority to PCT/JP2021/024918 priority patent/WO2022004838A1/en
Publication of JP2022012152A publication Critical patent/JP2022012152A/en
Application granted granted Critical
Publication of JP7418703B2 publication Critical patent/JP7418703B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Description

本発明は、チャネル層が酸化物半導体からなる薄膜トランジスタに関するものである。 The present invention relates to a thin film transistor whose channel layer is made of an oxide semiconductor.

近年、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系（ＩＧＺＯ）等の酸化物半導体をチャネル層に用いた薄膜トランジスタ（ＴＦＴ）の開発が活発に行われている。 In recent years, thin film transistors (TFTs) using oxide semiconductors such as In-Ga-Zn-O (IGZO) as channel layers have been actively developed.

このような薄膜トランジスタとして、例えば特許文献１には、チャネル層に接触するゲート絶縁層やチャネル保護層を構成する絶縁膜として、膜密度が小さい（２．７０～２．７９ｇ／ｃｍ３）酸化アルミニウムを用いるものが開示されている。この薄膜トランジスタでは、このような膜密度が小さい酸化アルミニウムを絶縁膜とすることで、絶縁膜の負の固定電荷密度を大きくでき、これにより薄膜トランジスタの閾値電圧を正方向へシフトさせ、信頼性を向上できることが記載されている。 For such a thin film transistor, for example, Patent Document 1 discloses that aluminum oxide having a low film density (2.70 to 2.79 g/cm 3 ) is used as an insulating film constituting a gate insulating layer and a channel protective layer in contact with a channel layer. has been disclosed. In this thin film transistor, by using aluminum oxide, which has a low film density, as the insulating film, the negative fixed charge density of the insulating film can be increased, which shifts the threshold voltage of the thin film transistor in the positive direction and improves reliability. It describes what you can do.

特開２０１１－２２２７６７号公報Japanese Patent Application Publication No. 2011-222767

しかしながら特許文献１に開示される薄膜トランジスタでは、酸化アルミニウム膜を成膜するためには、スパッタリング装置によりスパッタリングを行う必要がある。スパッタリング装置を用いる場合、チャンバー内をガスクリーニングすることができない。そのため、例えばチャンバー内をクリーニングする際には大気開放が必要となり、メンテナンスが長期化し、その生産コストが増大するという問題がある。 However, in the thin film transistor disclosed in Patent Document 1, in order to form an aluminum oxide film, it is necessary to perform sputtering using a sputtering apparatus. When using a sputtering device, the inside of the chamber cannot be gas-cleaned. Therefore, for example, when cleaning the inside of the chamber, it is necessary to open the chamber to the atmosphere, resulting in problems such as prolonged maintenance and increased production costs.

本発明はこのような問題に鑑みてなされたものであり、チャネル層として酸化物半導体を用いるものにおいて、高い信頼性を有する薄膜トランジスタを低コストで提供することを主たる課題とするものである。 The present invention has been made in view of such problems, and a main object of the present invention is to provide a highly reliable thin film transistor at low cost that uses an oxide semiconductor as a channel layer.

すなわち本発明に係る薄膜トランジスタは、基板上に、ゲート電極（低抵抗Ｓｉ基板がゲート電極として機能する場合も含む）と、ゲート絶縁層と、酸化物半導体から成るチャネル層と、前記チャネル層の表面を保護するチャネル保護層とがこの順に積層されたボトムゲート型のものであって、前記チャネル保護層がフッ素を含有するシリコン酸化膜（以下、単にフッ素含有シリコン酸化膜ともいう）から構成されており、前記フッ素を含有するシリコン酸化膜は、Ｓｉ原子数（ａｔ％）に対するＯ原子数（ａｔ％）の比であるＯ／Ｓｉ比が１．９４以上であることを特徴とする。 That is, the thin film transistor according to the present invention includes, on a substrate, a gate electrode (including the case where a low resistance Si substrate functions as the gate electrode), a gate insulating layer, a channel layer made of an oxide semiconductor, and a surface of the channel layer. A channel protective layer for protecting the bottom gate type is laminated in this order, and the channel protective layer is composed of a fluorine-containing silicon oxide film (hereinafter also simply referred to as a fluorine-containing silicon oxide film). The fluorine-containing silicon oxide film is characterized in that the O/Si ratio, which is the ratio of the number of O atoms (at %) to the number of Si atoms (at %), is 1.94 or more.

このような構成であれば、チャネル層に接触するチャネル保護層を、Ｏ／Ｓｉ比が１．９４以上であるフッ素含有シリコン酸化膜により構成することにより、チャネル保護層の固定電荷を負にすることができる。これにより、薄膜トランジスタの閾値電圧を正にシフトさせることができ、その信頼性を向上することができる。
さらに、チャネル保護層としてフッ素含有シリコン酸化膜を採用することで、ガスクリーニングが可能なＣＶＤ（化学気相成長）装置によりこれを成膜することができるので、大気開放することなくチャンバーをクリーニングすることができる。そのため、スパッタリング装置を用いる場合に比べてメンテナンス期間を短縮でき、その生産コストを低減することができる。 With such a configuration, by forming the channel protective layer in contact with the channel layer with a fluorine-containing silicon oxide film having an O/Si ratio of 1.94 or more, the fixed charge of the channel protective layer can be made negative. be able to. Thereby, the threshold voltage of the thin film transistor can be shifted positively, and its reliability can be improved.
Furthermore, by using a fluorine-containing silicon oxide film as the channel protective layer, it can be deposited using a CVD (chemical vapor deposition) device that can perform gas cleaning, so the chamber can be cleaned without being exposed to the atmosphere. be able to. Therefore, compared to the case where a sputtering device is used, the maintenance period can be shortened and the production cost can be reduced.

前記シリコン酸化膜のＯ／Ｓｉ比が大きいほど、負の固定電荷密度を大きくでき、薄膜トランジスタの閾値電圧をより正側にシフトでき、信頼性を向上できる。
そのため、前記シリコン酸化膜のＯ／Ｓｉ比は、１．９４以上であることが好ましい。このＯ／Ｓｉ比を大きくするほど、負の固定電荷密度をより大きくでき、歩留まりを向上することができる。そのため、固定電荷密度が－１×１０１１ｃｍ－２以下となるよう、シリコン酸化膜のＯ／Ｓｉ比は１．９６以上であることがより好ましい。 The larger the O/Si ratio of the silicon oxide film, the larger the negative fixed charge density, the more the threshold voltage of the thin film transistor can be shifted to the positive side, and the reliability can be improved.
Therefore, the O/Si ratio of the silicon oxide film is preferably 1.94 or more. The larger the O/Si ratio is, the larger the negative fixed charge density can be, and the yield can be improved. Therefore, it is more preferable that the O/Si ratio of the silicon oxide film is 1.96 or more so that the fixed charge density is −1×10 11 cm −2 or less.

一方で、前記シリコン酸化膜のＯ／Ｓｉ比が大きすぎると、経時的な酸素抜けにより、膜質が不安定となる恐れがある。
そのため、前記シリコン酸化膜のＯ／Ｓｉ比はＳｉＯ２の化学量論的組成比である２．００以下であることが好ましい。 On the other hand, if the O/Si ratio of the silicon oxide film is too large, the film quality may become unstable due to oxygen loss over time.
Therefore, the O/Si ratio of the silicon oxide film is preferably 2.00 or less, which is the stoichiometric composition ratio of SiO 2 .

薄膜トランジスタの防湿性を向上させる観点から、前記チャネル保護層の上に、シリコン窒化膜から構成される第２チャネル保護層がさらに積層されていることが好ましい。
このような場合でも、負の固定電荷を有するチャネル保護層を、チャネル層の上に積層することにより、薄膜トランジスタの閾値電圧を正にシフトさせることができ、その信頼性を向上することができる。 From the viewpoint of improving the moisture resistance of the thin film transistor, it is preferable that a second channel protective layer made of a silicon nitride film is further laminated on the channel protective layer.
Even in such a case, by stacking a channel protective layer having a negative fixed charge on the channel layer, the threshold voltage of the thin film transistor can be shifted positively, and its reliability can be improved.

前記チャネル層を構成する酸化物半導体の具体的態様として、Ｉｎを主成分とする酸化物半導体、具体的にはＩＧＺＯを挙げることができる。 A specific example of the oxide semiconductor forming the channel layer is an oxide semiconductor containing In as a main component, specifically IGZO.

また本発明の薄膜トランジスタは、基板上に、酸化物半導体から成るチャネル層と、ゲート絶縁層と、ゲート電極とがこの順に積層されたものであって、前記ゲート絶縁層がフッ素を含有するシリコン酸化膜から構成されており、前記フッ素を含有するシリコン酸化膜は、Ｓｉ原子数（ａｔ％）に対するＯ原子数（ａｔ％）の比であるＯ／Ｓｉ比が１．９４以上であることを特徴とする。
このようなものであっても、上記した本発明の効果を奏することができる。すなわち、チャネル層に接触するゲート絶縁層を、Ｏ／Ｓｉ比が１．９４以上であるフッ素含有シリコン酸化膜により構成することにより、チャネル保護層の固定電荷を負にすることができる。これにより、薄膜トランジスタの閾値電圧を正にシフトさせることができ、その信頼性を向上することができる。さらに、ゲート絶縁層としてフッ素含有シリコン酸化膜を採用することで、ガスクリーニングが可能なＣＶＤ装置によりこれを成膜することができるので、大気開放することなくチャンバーをクリーニングすることができる。そのため、スパッタリング装置を用いる場合に比べてメンテナンス期間を短縮でき、その生産コストを低減することができる。 Further, the thin film transistor of the present invention has a channel layer made of an oxide semiconductor, a gate insulating layer, and a gate electrode stacked in this order on a substrate, the gate insulating layer being a silicon oxide containing fluorine. The silicon oxide film containing fluorine is characterized in that the O/Si ratio, which is the ratio of the number of O atoms (at%) to the number of Si atoms (at%), is 1.94 or more. shall be.
Even with such a device, the effects of the present invention described above can be achieved. That is, by forming the gate insulating layer in contact with the channel layer with a fluorine-containing silicon oxide film having an O/Si ratio of 1.94 or more, the fixed charge of the channel protective layer can be made negative. Thereby, the threshold voltage of the thin film transistor can be shifted positively, and its reliability can be improved. Furthermore, by employing a fluorine-containing silicon oxide film as the gate insulating layer, it can be deposited using a CVD apparatus capable of gas cleaning, so that the chamber can be cleaned without being exposed to the atmosphere. Therefore, compared to the case of using a sputtering device, the maintenance period can be shortened and the production cost can be reduced.

このように構成した本発明によれば、チャネル層として酸化物半導体を用いるものにおいて、高い信頼性を有する薄膜トランジスタを低コストで提供することができる。 According to the present invention configured in this manner, a thin film transistor using an oxide semiconductor as a channel layer and having high reliability can be provided at low cost.

本実施形態の薄膜トランジスタの構成を模式的に示す断面図である。FIG. 1 is a cross-sectional view schematically showing the configuration of a thin film transistor of this embodiment. 同実施形態の薄膜トランジスタの製造工程を模式的に示す断面図である。FIG. 3 is a cross-sectional view schematically showing the manufacturing process of the thin film transistor of the same embodiment. 他の実施形態の薄膜トランジスタの構成を模式的に示す断面図である。FIG. 7 is a cross-sectional view schematically showing the configuration of a thin film transistor according to another embodiment. 実験例におけるフッ素含有シリコン酸化膜のＯ／Ｓｉ比と固定電荷密度との関係を示すグラフ。3 is a graph showing the relationship between O/Si ratio and fixed charge density of a fluorine-containing silicon oxide film in an experimental example. 実験例における実施例サンプルである薄膜トランジスタの構成を説明する模式図。FIG. 2 is a schematic diagram illustrating the configuration of a thin film transistor that is an example sample in an experimental example. 実験例における実施例サンプルである薄膜トランジスタの伝達特性を示すグラフ。3 is a graph showing the transfer characteristics of a thin film transistor that is an example sample in an experimental example. 実験例における比較例サンプルである薄膜トランジスタの構成を説明する模式図。FIG. 2 is a schematic diagram illustrating the configuration of a thin film transistor that is a comparative example sample in an experimental example. 実験例における比較例サンプルである薄膜トランジスタの伝達特性を示すグラフ。A graph showing the transfer characteristics of a thin film transistor that is a comparative example sample in an experimental example.

以下に、本発明の一実施形態に係る薄膜トランジスタ及びその製造方法について説明する。 A thin film transistor and a method for manufacturing the same according to an embodiment of the present invention will be described below.

＜１．薄膜トランジスタ＞
本実施形態の薄膜トランジスタ１は所謂ボトムゲート型のＴＦＴであり、酸化物半導体をチャネルに用いたものである。具体的には図１に示すように、基板２と、ゲート電極３と、ゲート絶縁層４と、チャネル層５と、ソース電極６及びドレイン電極７と、チャネル保護層８とを有しており、基板２側からこの順に形成されている。以下、各部について詳述する。 <1. Thin film transistor>
The thin film transistor 1 of this embodiment is a so-called bottom gate type TFT, and uses an oxide semiconductor for the channel. Specifically, as shown in FIG. 1, it has a substrate 2, a gate electrode 3, a gate insulating layer 4, a channel layer 5, a source electrode 6 and a drain electrode 7, and a channel protective layer 8. , are formed in this order from the substrate 2 side. Each part will be explained in detail below.

基板２は光を透過できるような任意の材料から構成されており、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリル、ポリイミド等のプラスチック（合成樹脂）やガラス等によって構成されてよい。 The substrate 2 is made of any material that can transmit light, such as plastic (synthetic resin) such as polyethylene terephthalate (PET), polyethylene phthalate (PEN), polyether sulfone (PES), acrylic, polyimide, etc. ) or glass.

ゲート電極３は、薄膜トランジスタ１に印加されるゲート電圧によってチャネル層５中のキャリア密度を制御するものである。このゲート電極３は、高い導電性を有する任意の材料から構成されており、例えばＳｉ、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ｐｔ、Ａｕ、Ａｇ等から選択される１種以上の金属から構成されてよい。また、Ａｌ－Ｎｄ、Ａｇ合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）、Ｉｎ－Ｇａ－Ｚｎ－Ｏ（ＩＧＺＯ）等の金属酸化物の導電性膜から構成されてよい。ゲート電極３は、これらの導電性膜の単層構造又は２層以上の積層構造から構成されてもよい。 The gate electrode 3 controls the carrier density in the channel layer 5 by the gate voltage applied to the thin film transistor 1. This gate electrode 3 is made of any material having high conductivity, for example, made of one or more metals selected from Si, Al, Mo, Cr, Ta, Ti, Pt, Au, Ag, etc. It's okay to be. In addition, the conductivity of metal oxides such as Al-Nd, Ag alloy, tin oxide, zinc oxide, indium oxide, indium tin oxide (ITO), indium zinc oxide (IZO), In-Ga-Zn-O (IGZO), etc. It may be composed of a membrane. The gate electrode 3 may be composed of a single layer structure or a laminated structure of two or more layers of these conductive films.

ゲート絶縁層４は高い絶縁性を有する任意の絶縁材料から構成されており、例えば、ＳｉＯｘ、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、Ｈｆ２等から選択される１つ以上の酸化物を含む絶縁膜であってよい。ゲート絶縁層４は、これらの導電性膜を単層構造又は２層以上の積層構造としたものであってよい。 The gate insulating layer 4 is made of any insulating material having high insulating properties, and is selected from, for example, SiO x , SiN x , SiON, Al 2 O 3 , Y 2 O 3 , Ta 2 O 5 , Hf 2 , etc. The insulating film may include one or more oxides. The gate insulating layer 4 may have a single layer structure or a laminated structure of two or more layers of these conductive films.

チャネル層５は、ソース電極６とドレイン電極７間を流れる電流を通過させるものである。チャネル層５は、酸化物半導体からなるものであり、例えばＩｎ、Ｇａ、Ｚｎ、Ｓｎ、Ａｌ、Ｔｉ等から選択される少なくとも１種の元素の酸化物を主成分として含んでいる。チャネル層５を構成する材料の具体例としては、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ（ＩＧＺＯ）、Ｉｎ－Ａｌ－Ｍｇ－Ｏ、Ｉｎ－Ａｌ－Ｚｎ－Ｏ又はＩｎ－Ｈｆ－Ｚｎ－Ｏ等が挙げられる。このチャネル層５は非晶質（アモルファス）の酸化物半導体膜により構成されている。本実施形態のチャネル層５は単層構造であるが、これに限らず、組成や結晶性が互いに異なる複数の層を重ねて構成した積層構造であってもよい。 Channel layer 5 allows current to flow between source electrode 6 and drain electrode 7 . The channel layer 5 is made of an oxide semiconductor, and contains as a main component an oxide of at least one element selected from, for example, In, Ga, Zn, Sn, Al, and Ti. Specific examples of the material constituting the channel layer 5 include In-Ga-Zn-O (IGZO), In-Al-Mg-O, In-Al-Zn-O, In-Hf-Zn-O, etc. can be mentioned. This channel layer 5 is composed of an amorphous oxide semiconductor film. Although the channel layer 5 of this embodiment has a single-layer structure, it is not limited to this, and may have a laminated structure formed by stacking a plurality of layers having different compositions and crystallinities.

ソース電極６及びドレイン電極７は、チャネル層５の表面を部分的に覆うように、互いに離間して形成されている。ソース電極６及びドレイン電極７は、ゲート電極３と同様に、電極として機能するように高い導電性を有する材料から構成されている。ソース電極６及びドレイン電極７は、単一の材料からなる単層構造でよく、互いに異なる材料からなる複数の層を重ねた積層構造であってもよい。 The source electrode 6 and the drain electrode 7 are formed apart from each other so as to partially cover the surface of the channel layer 5. Like the gate electrode 3, the source electrode 6 and the drain electrode 7 are made of a material having high conductivity so as to function as electrodes. The source electrode 6 and the drain electrode 7 may have a single layer structure made of a single material, or may have a laminated structure made of a plurality of layers made of different materials.

チャネル保護層８は、ソース電極６とドレイン電極７の間から露出するチャネル層５の表面（チャネル領域）を覆って保護する絶縁性のものである。チャネル保護層８は、少なくともチャネル層５の表面に接触して設けられている。本実施形態のチャネル保護層８は、ソース電極６及びドレイン電極７の表面を更に覆うように設けられている。 Channel protective layer 8 is an insulating layer that covers and protects the surface (channel region) of channel layer 5 exposed between source electrode 6 and drain electrode 7 . Channel protective layer 8 is provided in contact with at least the surface of channel layer 5 . The channel protection layer 8 of this embodiment is provided so as to further cover the surfaces of the source electrode 6 and drain electrode 7.

このチャネル保護層８は、その固定電荷が負である材料から構成されている。具体的にこのチャネル保護層８は、フッ素含有シリコン酸化膜（ＳｉＯ：Ｆ）により構成されている。このフッ素含有シリコン酸化膜は、Ｓｉ原子数（ａｔ％）に対するＯ原子数（ａｔ％）の比であるＯ／Ｓｉ比が１．９４以上となるように構成されており、これにより負の固定電荷を有するようにしている。負の固定電荷を大きくする観点から、Ｏ／Ｓｉ比は１．９４以上であることが好ましく、１．９６以上であることがより好ましい
一方で、Ｏ／Ｓｉ比が大きすぎると、経時的な酸素抜けにより、膜質が不安定となることがある。そのため、Ｏ／Ｓｉ比は、２．００以下であることが好ましい。 This channel protection layer 8 is made of a material whose fixed charge is negative. Specifically, this channel protection layer 8 is made of a fluorine-containing silicon oxide film (SiO:F). This fluorine-containing silicon oxide film is constructed so that the O/Si ratio, which is the ratio of the number of O atoms (at%) to the number of Si atoms (at%), is 1.94 or more, thereby providing a negative fixed It is made to have an electric charge. From the viewpoint of increasing negative fixed charges, the O/Si ratio is preferably 1.94 or more, more preferably 1.96 or more. On the other hand, if the O/Si ratio is too large, The film quality may become unstable due to oxygen loss. Therefore, the O/Si ratio is preferably 2.00 or less.

フッ素含有シリコン酸化膜の組成比は、例えば、Ｘ線光電子分光法（Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＸＰＳ）によって求めることができる。試料表面にＸ線を照射し、試料表面から放出される光電子の運動エネルギーのピーク強度の面積強度を計測することで得られる各元素の組成から、Ｏ／Ｓｉ比を算出することができる。なお、測定対象の層が最表面にない場合は、アルゴンイオン等によるエッチングを行う。図３は、ＸＰＳにより求められた値であり、Ｓｉおよび酸素はそれぞれ、Ｓｉ２ｐおよびＯ１ｓのピーク強度から求めた。 The composition ratio of the fluorine-containing silicon oxide film can be determined by, for example, X-ray Photoelectron Spectroscopy (XPS). The O/Si ratio can be calculated from the composition of each element obtained by irradiating the sample surface with X-rays and measuring the area intensity of the peak intensity of the kinetic energy of photoelectrons emitted from the sample surface. Note that if the layer to be measured is not on the outermost surface, etching with argon ions or the like is performed. FIG. 3 shows values determined by XPS, and Si and oxygen were determined from the peak intensities of Si2p and O1s, respectively.

なおチャネル保護層８の上には、例えばフッ素含有シリコン酸化膜（ＳｉＮ：Ｆ）等からなる第２のチャネル保護層が、必要に応じて更に設けられてもよい。 Note that a second channel protection layer made of, for example, a fluorine-containing silicon oxide film (SiN:F) may be further provided on the channel protection layer 8, if necessary.

＜２．薄膜トランジスタの製造方法＞
次に、上述した構造の薄膜トランジスタ１の製造方法を、図２を参照して説明する。
本実施形態の薄膜トランジスタ１の製造方法は、ゲート電極形成工程、ゲート絶縁層形成工程、チャネル層形成工程、ソース・ドレイン電極形成工程、及びチャネル保護層形成工程を含む。以下、各工程について説明する。 <2. Manufacturing method of thin film transistor>
Next, a method for manufacturing the thin film transistor 1 having the above-described structure will be described with reference to FIG.
The method for manufacturing the thin film transistor 1 of this embodiment includes a gate electrode forming process, a gate insulating layer forming process, a channel layer forming process, a source/drain electrode forming process, and a channel protective layer forming process. Each step will be explained below.

（１）ゲート電極形成工程
まず図２の（ａ）に示すように、例えば石英ガラスからなる基板２を準備し、基板２の表面にゲート電極３を形成する。ゲート電極３の形成方法は特に制限されず、例えば真空蒸着法等の既知の方法により形成してよい。 (1) Gate electrode formation step First, as shown in FIG. 2A, a substrate 2 made of, for example, quartz glass is prepared, and a gate electrode 3 is formed on the surface of the substrate 2. The method of forming the gate electrode 3 is not particularly limited, and may be formed by a known method such as a vacuum evaporation method.

（２）ゲート絶縁層形成工程
次に、図２の（ｂ）に示すように、基板２及びゲート電極３の表面を覆うようにゲート絶縁層４を形成する。ゲート絶縁層４の形成方法は特に限定されず、既知の方法により形成してよい。 (2) Gate insulating layer forming step Next, as shown in FIG. 2B, a gate insulating layer 4 is formed to cover the surfaces of the substrate 2 and gate electrode 3. The method for forming the gate insulating layer 4 is not particularly limited, and may be formed by any known method.

（３）チャネル層形成工程
次に、図２の（ｃ）に示すように、ゲート絶縁層４上にチャネル層５を形成する。このチャネル層５は、既知の方法により形成してよい。例えば、プラズマを用いて、ＩｎＧａＺｎＯ等の導電性酸化物焼結体をターゲットとしてスパッタリングすることによりチャネル層５を形成してよい。なおこれに限らず、他の方法により、酸化物半導体からなるチャネル層５を形成してもよい。 (3) Channel layer forming step Next, as shown in FIG. 2(c), a channel layer 5 is formed on the gate insulating layer 4. This channel layer 5 may be formed by a known method. For example, the channel layer 5 may be formed by sputtering using plasma using a conductive oxide sintered body such as InGaZnO as a target. Note that the method is not limited to this, and the channel layer 5 made of an oxide semiconductor may be formed by other methods.

（４）ソース・ドレイン電極形成工程
次に、図２の（ｄ）に示すように、チャネル層５上にソース電極６及びドレイン電極７を形成する。ソース電極６およびドレイン電極７の形成は、例えば、ＲＦマグネトロンスパッタリング等を用いた既知の方法により形成することができる。ソース電極６及びドレイン電極７は、チャネル層５の表面上で互いに離間し、チャネル層５の表面の一部を露出させるように形成される。 (4) Source/drain electrode formation step Next, as shown in FIG. 2(d), a source electrode 6 and a drain electrode 7 are formed on the channel layer 5. The source electrode 6 and the drain electrode 7 can be formed by a known method using, for example, RF magnetron sputtering. The source electrode 6 and the drain electrode 7 are formed on the surface of the channel layer 5 so as to be spaced apart from each other and expose a part of the surface of the channel layer 5.

（５）チャネル保護層形成工程
次に、図２の（ｅ）に示すように、ソース電極６及びドレイン電極７の間から露出するチャネル層５の表面を覆うようにチャネル保護層８を形成する。このチャネル保護層８の形成は、ＣＶＤ装置を用いたＣＶＤ法（化学気相成長法）を用いて行われる。 (5) Channel protective layer forming step Next, as shown in FIG. 2(e), a channel protective layer 8 is formed to cover the surface of the channel layer 5 exposed between the source electrode 6 and the drain electrode 7. . This channel protective layer 8 is formed using a CVD method (chemical vapor deposition method) using a CVD device.

例えば、Ｇ６基板サイズ（１５００×１８５０ｍｍ）のＣＶＤ装置において、ＲＦパワー２０ｋＷ、基板の設定温度２００℃、ガス流量ＳｉＦ４／Ｏ２／Ｈ２＝１００／５０００／９００ｓｃｃｍ、成膜時の圧力１０Ｐａの条件により成膜することによりチャネル保護層８を形成する。このような方法により、Ｏ／Ｓｉ比が１．９４以上であるフッ素含有シリコン酸化膜からなるチャネル保護層８をチャネル層５上に形成することができる。なお、Ｏ／Ｓｉ比が１．９４以上であるフッ素含有シリコン酸化膜からなるチャネル保護層８の製造条件は、上記したものに限らず、基板サイズ、ＲＦパワー、基板の設定温度、成膜時圧力、ガス流量は適宜変更されてもよい。 For example, in a CVD apparatus with a G6 substrate size (1500 x 1850 mm), the RF power is 20 kW, the substrate temperature is set at 200°C, the gas flow rate is SiF 4 /O 2 /H 2 = 100/5000/900 sccm, and the pressure during film formation is 10 Pa. The channel protective layer 8 is formed by forming the film under certain conditions. By such a method, the channel protective layer 8 made of a fluorine-containing silicon oxide film having an O/Si ratio of 1.94 or more can be formed on the channel layer 5. Note that the manufacturing conditions for the channel protective layer 8 made of a fluorine-containing silicon oxide film with an O/Si ratio of 1.94 or more are not limited to those described above, but include substrate size, RF power, substrate temperature setting, and during film formation. The pressure and gas flow rate may be changed as appropriate.

必要に応じて、チャネル保護層８の上に、フッ素含有シリコン酸化膜（ＳｉＮ：Ｆ）等からなる第２のチャネル保護層を成膜してもよい。このチャネル保護層の成膜は、チャネル保護層８と同様に、ＣＶＤ装置を用いて行うことができる。 If necessary, a second channel protective layer made of a fluorine-containing silicon oxide film (SiN:F) or the like may be formed on the channel protective layer 8. This channel protective layer can be formed using a CVD apparatus similarly to the channel protective layer 8.

（６）熱処理工程
必要に応じて酸素を含む大気圧下の雰囲気中で熱処理を行ってもよい。熱処理における炉内温度は特に限定されず、例えば１５０℃以上３００℃以下である。また熱処理時間は特に限定されず、例えば１時間以上３時間以下である。 (6) Heat treatment step If necessary, heat treatment may be performed in an atmosphere containing oxygen at atmospheric pressure. The temperature in the furnace during the heat treatment is not particularly limited, and is, for example, 150° C. or higher and 300° C. or lower. Further, the heat treatment time is not particularly limited, and is, for example, 1 hour or more and 3 hours or less.

以上により、本実施形態の薄膜トランジスタ１を得ることができる。 Through the above steps, the thin film transistor 1 of this embodiment can be obtained.

＜３．本実施形態の効果＞
このように構成した本実施形態の薄膜トランジスタ１であれば、チャネル層５に接触するチャネル保護層８を、Ｏ／Ｓｉ比が１．９４以上であるフッ素含有シリコン酸化膜により構成することにより、チャネル保護層８の固定電荷を負にすることができる。これにより、薄膜トランジスタ１の閾値電圧を正にシフトさせることができ、その信頼性を向上することができる。さらに、チャネル保護層８としてフッ素含有シリコン酸化膜を採用することで、製造の際にはガスクリーニングが可能なＣＶＤ（化学気相成長）装置によりこれを成膜することができるので、大気開放することなくチャンバーをクリーニングすることができる。そのため、スパッタリング装置を用いる場合に比べてメンテナンス期間を短縮でき、その生産コストを低減することができる。 <3. Effects of this embodiment>
In the thin film transistor 1 of this embodiment configured as described above, the channel protection layer 8 in contact with the channel layer 5 is formed of a fluorine-containing silicon oxide film having an O/Si ratio of 1.94 or more, thereby protecting the channel. The fixed charge of the protective layer 8 can be made negative. Thereby, the threshold voltage of the thin film transistor 1 can be shifted positively, and its reliability can be improved. Furthermore, by adopting a fluorine-containing silicon oxide film as the channel protective layer 8, it can be formed using a CVD (chemical vapor deposition) device that can perform gas cleaning during manufacturing, so it can be exposed to the atmosphere. The chamber can be cleaned without any trouble. Therefore, compared to the case of using a sputtering device, the maintenance period can be shortened and the production cost can be reduced.

＜４．その他の変形実施形態＞
なお、本発明は前記実施形態に限られるものではない。 <4. Other modified embodiments>
Note that the present invention is not limited to the above embodiments.

例えば、他の実施形態の薄膜トランジスタ１では、チャネル保護層８に加えて、ゲート絶縁層４が、Ｏ／Ｓｉ比が１．９４以上のフッ素含有シリコン酸化膜によりこうせいされていてもよい。 For example, in the thin film transistor 1 of another embodiment, in addition to the channel protective layer 8, the gate insulating layer 4 may be made of a fluorine-containing silicon oxide film having an O/Si ratio of 1.94 or more.

前記実施形態の薄膜トランジスタ１は、ゲート電極３、ゲート絶縁層４及びチャネル層５が基板２側から順に積層されたボトムゲート型のものであったがこれに限らない。他の実施形態では、薄膜トランジスタ１は、チャネル層５、ゲート絶縁層４、及びゲート電極３が基板２側から順に積層されたトップゲート型のものであってもよい。この場合には、ゲート絶縁層４がフッ素含有シリコン酸化膜（ＳｉＯ２：Ｆ）により構成されており、このフッ素含有シリコン酸化膜は、Ｓｉ原子数（ａｔ％）に対するＯ原子数（ａｔ％）の比であるＯ／Ｓｉ比が１．９４以上であることが好ましい。 Although the thin film transistor 1 of the embodiment described above is of a bottom gate type in which the gate electrode 3, the gate insulating layer 4, and the channel layer 5 are sequentially stacked from the substrate 2 side, the present invention is not limited thereto. In another embodiment, the thin film transistor 1 may be of a top gate type in which a channel layer 5, a gate insulating layer 4, and a gate electrode 3 are sequentially stacked from the substrate 2 side. In this case, the gate insulating layer 4 is made of a fluorine-containing silicon oxide film (SiO 2 :F), and this fluorine-containing silicon oxide film has a ratio of O atoms (at%) to Si atoms (at%). It is preferable that the O/Si ratio is 1.94 or more.

その他、本発明は前記実施形態に限られず、その趣旨を逸脱しない範囲で種々の変形が可能であるのは言うまでもない。 In addition, it goes without saying that the present invention is not limited to the embodiments described above, and that various modifications can be made without departing from the spirit thereof.

以下、実施例を挙げて本発明をより具体的に説明する。本発明は以下の実施例によって制限を受けるものではなく、前記、後記の趣旨に適合し得る範囲で適当に変更を加えて実施することが勿論可能であり、それらはいずれも本発明の技術的範囲に包含される。 Hereinafter, the present invention will be explained in more detail with reference to Examples. The present invention is not limited by the following examples, and it is of course possible to carry out the invention by making appropriate changes within the scope of the above and below gist, and any of these may fall within the technical scope of the present invention. Included in the range.

＜１．フッ素含有シリコン酸化膜のＯ／Ｓｉ比と、固定電荷密度との関係性＞
フッ素含有シリコン酸化膜のＯ／Ｓｉ比と、その固定電荷密度との関係性を評価した。 <1. Relationship between O/Si ratio of fluorine-containing silicon oxide film and fixed charge density>
The relationship between the O/Si ratio of a fluorine-containing silicon oxide film and its fixed charge density was evaluated.

（サンプル作製）
具体的には、Ｏ／Ｓｉ比が互いに異なるフッ素含有シリコン酸化膜をシリコン基板上に成膜した４つのサンプルを準備した。いずれのサンプルも、フッ素含有シリコン酸化膜の上に、更にシリコン窒化膜を成膜した。基板上へのフッ素含有シリコン酸化膜の成膜と、フッ素含有シリコン酸化膜上へのシリコン窒化膜の成膜は、前記したチャネル保護層形成工程に記載した方法により、プラズマＣＶＤ法により行った。 (Sample preparation)
Specifically, four samples were prepared in which fluorine-containing silicon oxide films having different O/Si ratios were formed on silicon substrates. In each sample, a silicon nitride film was further formed on the fluorine-containing silicon oxide film. The formation of a fluorine-containing silicon oxide film on the substrate and the formation of a silicon nitride film on the fluorine-containing silicon oxide film were performed by the plasma CVD method according to the method described in the channel protection layer forming step described above.

具体的には、シリコン基板上へのフッ素含有シリコン酸化膜の成膜は、Ｇ６基板サイズ（１５００×１８５０ｍｍ）のＣＶＤ装置を用いて、ＲＦパワー２０ｋＷ、基板の設定温度２００℃、ガス流量ＳｉＦ４／Ｏ２／Ｈ２＝１００／５０００／９００ｓｃｃｍ、成膜時の圧力１０Ｐａの条件により行った。 Specifically, a fluorine-containing silicon oxide film was formed on a silicon substrate using a CVD apparatus with a G6 substrate size (1500 x 1850 mm), an RF power of 20 kW, a set substrate temperature of 200°C, and a gas flow rate of SiF4. /O 2 /H 2 =100/5000/900 sccm, and the pressure during film formation was 10 Pa.

具体的には、シリコン窒化膜の成膜は、Ｇ６基板サイズ（１５００×１８５０ｍｍ）のＣＶＤ装置を用いて、ＲＦパワー４０ｋＷ、基板の設定温度２００℃、ガス流量ＳｉＦ４／Ｎ２／Ｈ２＝５００／３０００／９００ｓｃｃｍ、成膜時の圧力１０Ｐａの条件により行った。 Specifically, the silicon nitride film was formed using a CVD apparatus with a G6 substrate size (1500 x 1850 mm), with an RF power of 40 kW, a set substrate temperature of 200°C, and a gas flow rate of SiF 4 /N 2 /H 2 = The conditions were 500/3000/900 sccm and a pressure of 10 Pa during film formation.

作製した４つのサンプルについて、Ｘ線光電子分光分析装置を用いたＸＰＳ分析により、フッ素含有シリコン酸化膜中のＯ／Ｓｉ比を算出したところ、それぞれ１．８０、１．８３、１．９０、１．９６であった。 The O/Si ratio in the fluorine-containing silicon oxide film was calculated by XPS analysis using an X-ray photoelectron spectrometer for the four prepared samples, and the results were 1.80, 1.83, 1.90, and 1, respectively. It was .96.

（固定電荷密度の測定）
次に各サンプルの固定電荷密度を測定した。具体的には、フッ素含有シリコン窒化膜／フッ素含有シリコン酸化膜積層膜／Ｓｉ基板となるサンプルを作製し、さらに、フッ素含有シリコン窒化膜およびＳｉ基板それぞれにコンタクトする、アルミニウム含有の電極を形成し、ＣＶ測定から、フラットバンドシフト量を求めることにより、各サンプルの固定電荷密度を算出した。その結果を図４に示す。 (Measurement of fixed charge density)
Next, the fixed charge density of each sample was measured. Specifically, a sample containing a fluorine-containing silicon nitride film/a fluorine-containing silicon oxide film stacked film/Si substrate was prepared, and an aluminum-containing electrode was formed in contact with each of the fluorine-containing silicon nitride film and the Si substrate. , the fixed charge density of each sample was calculated by determining the amount of flat band shift from the CV measurement. The results are shown in FIG.

図４に示すように、フッ素含有シリコン酸化膜のＯ／Ｓｉ比を１．９４以上にすることにより、サンプルの固定電荷が負になることが分かった。 As shown in FIG. 4, it was found that by setting the O/Si ratio of the fluorine-containing silicon oxide film to 1.94 or more, the fixed charge of the sample became negative.

＜２．薄膜トランジスタのチャネル保護層の組成と伝達特性の関係性＞
次に、薄膜トランジスタのチャネル保護層の組成と、伝達特性との関係を評価した。 <2. Relationship between composition of channel protective layer of thin film transistor and transfer characteristics>
Next, we evaluated the relationship between the composition of the channel protective layer of the thin film transistor and the transfer characteristics.

（サンプル作製）
具体的には、前記した製造方法に基づいて、低抵抗シリコン基板をゲート電極として使用したボトムゲート型の薄膜トランジスタのサンプルを２つ作成した（図５、図７）。いずれも、低抵抗シリコン基板のゲート電極の上に、熱酸化シリコン膜からなるゲート絶縁層を設け、その上に酸化物半導体（具体的にはＩＧＺＯ１１１４）からなるチャネル層を設け、その上に、ソース電極及びドレイン電極（Ｍｏ：８０ｎｍ、Ｐｔ：２０ｎｍ）を設けた。そして、チャネル層、ソース電極及びドレイン電極を覆うように、フッ素含有シリコン酸化膜（ＳｉＯ：Ｆ）からなるチャネル保護層を設け、そのうえに、フッ素含有シリコン窒化膜（ＳｉＮ：Ｆ）からなる第２保護層を更に設けた。 (Sample preparation)
Specifically, two samples of bottom-gate thin film transistors using a low-resistance silicon substrate as a gate electrode were created based on the manufacturing method described above (FIGS. 5 and 7). In both cases, a gate insulating layer made of a thermally oxidized silicon film is provided on a gate electrode of a low-resistance silicon substrate, a channel layer made of an oxide semiconductor (specifically IGZO1114) is provided on top of that, and on top of that, A source electrode and a drain electrode (Mo: 80 nm, Pt: 20 nm) were provided. Then, a channel protective layer made of a fluorine-containing silicon oxide film (SiO:F) is provided to cover the channel layer, source electrode, and drain electrode, and a second protective layer made of a fluorine-containing silicon nitride film (SiN:F) is provided thereon. Additional layers were added.

いずれのサンプルも、プラズマＣＶＤ装置を用いたプラズマＣＶＤ法によりチャネル保護層を成膜した。具体的には、プラズマＣＶＤ装置を用いて、真空容器内の圧力を１０Ｐａまで減圧し、電極に２０ｋＷの高周波電力を供給し、基板温度を２００℃まで加熱し、原料ガスとして、ＳｉＦ４、Ｏ２及びＨ２を供給した。ここで、一方のサンプル（実施例サンプルという）では、図５に示すように、原料ガスであるＳｉＦ４、Ｏ２及びＨ２の流量をそれぞれ１００ｓｃｃｍ、５０００ｓｃｃｍ、９００ｓｃｃｍとした。他方のサンプル（比較例サンプルという）では、図７に示すように、ＳｉＦ４、Ｏ２及びＨ２の流量をそれぞれ２００ｓｃｃｍ、１０００ｓｃｃｍ、９００ｓｃｃｍとした。このようにして、フッ素含有シリコン酸化膜から成るチャネル保護層をチャネル層の上に形成した。 In each sample, a channel protective layer was formed by a plasma CVD method using a plasma CVD apparatus. Specifically, using a plasma CVD device, the pressure inside the vacuum container was reduced to 10 Pa, 20 kW of high-frequency power was supplied to the electrodes, the substrate temperature was heated to 200° C., and SiF 4 , O 2 and H2 were supplied. Here, in one sample (referred to as an example sample), as shown in FIG. 5, the flow rates of the raw material gases SiF 4 , O 2 and H 2 were set to 100 sccm, 5000 sccm, and 900 sccm, respectively. In the other sample (referred to as a comparative sample), as shown in FIG. 7, the flow rates of SiF 4 , O 2 and H 2 were set to 200 sccm, 1000 sccm and 900 sccm, respectively. In this way, a channel protective layer made of a fluorine-containing silicon oxide film was formed on the channel layer.

またいずれのサンプルも、プラズマＣＶＤ装置を用いたプラズマＣＶＤ法によりチャネル保護層を成膜した。具体的には、プラズマＣＶＤ装置を用いて、真空容器内の圧力を１０Ｐａまで減圧し、電極に４０ｋＷの高周波電力を供給し、基板温度を２００℃まで加熱し、原料ガスとしてＳｉＦ４、Ｎ２及びＨ２を、それぞれ５００ｓｃｃｍ、３０００ｓｃｃｍ、９００ｓｃｃｍの流量で供給した。このようにして、フッ素含有シリコン窒化膜からなる第２保護層をチャネル保護層の上に成膜した。 In addition, in each sample, a channel protective layer was formed by a plasma CVD method using a plasma CVD apparatus. Specifically, using a plasma CVD device, the pressure inside the vacuum container was reduced to 10 Pa, 40 kW of high-frequency power was supplied to the electrodes, the substrate temperature was heated to 200° C., and SiF 4 and N 2 were used as raw material gases. and H 2 were supplied at flow rates of 500 sccm, 3000 sccm, and 900 sccm, respectively. In this way, a second protective layer made of a fluorine-containing silicon nitride film was formed on the channel protective layer.

作製した２つのサンプルに対して、Ｘ線光電子分光分析装置を用いたＸＰＳ分析により、チャネル保護層を構成するフッ素含有シリコン酸化膜のＯ／Ｓｉ比を算出したところ、実施例サンプルの薄膜トランジスタでは１．９６であり、比較例サンプルの薄膜トランジスタでは１．８０であった。 The O/Si ratio of the fluorine-containing silicon oxide film constituting the channel protective layer was calculated by XPS analysis using an X-ray photoelectron spectrometer for the two fabricated samples. It was .96, and it was 1.80 for the thin film transistor of the comparative example sample.

（ゲート閾値電圧Ｖｔｈの測定）
作成した２つのサンプルに対して、ドレイン電流－ゲート電圧特性（Ｉｄ－Ｖｇ特性）の測定を行った。その結果を図６及び図８に示す。図６から分かるように、チャネル保護層を構成するフッ素含有シリコン酸化膜のＯ／Ｓｉ比が１．９４以上である実施例サンプルでは、正のゲート閾値電圧Ｖｔｈ（ドレイン電流Ｉｄ＝１ｎＡにおけるゲート電圧Ｖｇ）を有する相対的に信頼性の高い薄膜トランジスタが得られることが分かった。一方で図８から分かるように、チャネル保護層を構成するフッ素含有シリコン酸化膜のＯ／Ｓｉ比が１．９４未満である比較例サンプルでは、負のゲート閾値電圧Ｖｔｈを有する相対的に信頼性の低い薄膜トランジスタが得られることが分かった。 (Measurement of gate threshold voltage Vth )
The drain current-gate voltage characteristics (I d -V g characteristics) were measured for the two prepared samples. The results are shown in FIGS. 6 and 8. As can be seen from FIG. 6, in the example sample in which the O/Si ratio of the fluorine-containing silicon oxide film constituting the channel protective layer is 1.94 or more, the positive gate threshold voltage V th (at drain current I d =1 nA) It has been found that a relatively reliable thin film transistor with a gate voltage V g ) can be obtained. On the other hand, as can be seen from FIG. 8, in the comparative sample in which the O/Si ratio of the fluorine-containing silicon oxide film constituting the channel protection layer is less than 1.94, the comparative sample has a negative gate threshold voltage V th and is relatively reliable. It was found that thin film transistors with low properties can be obtained.

１ ・・・薄膜トランジスタ
２ ・・・基板
３ ・・・ゲート電極
４ ・・・ゲート絶縁層
５ ・・・チャネル層
６ ・・・ソース電極
７ ・・・ドレイン電極
８ ・・・チャネル保護層 1...Thin film transistor 2...Substrate 3...Gate electrode 4...Gate insulating layer 5...Channel layer 6...Source electrode 7...Drain electrode 8...Channel protective layer

Claims (5)

基板上に、ゲート電極と、ゲート絶縁層と、酸化物半導体から成るチャネル層と、前記チャネル層の表面を保護するチャネル保護層とがこの順に積層されたボトムゲート型の薄膜トランジスタであって、
前記チャネル保護層がフッ素を含有するシリコン酸化膜から構成されており、
前記フッ素を含有するシリコン酸化膜は、Ｓｉ原子数（ａｔ％）に対するＯ原子数（ａｔ％）の比であるＯ／Ｓｉ比が１．９４以上、かつ２．００以下である薄膜トランジスタ。 A bottom gate thin film transistor in which a gate electrode, a gate insulating layer, a channel layer made of an oxide semiconductor, and a channel protection layer for protecting the surface of the channel layer are stacked in this order on a substrate,
The channel protective layer is made of a silicon oxide film containing fluorine,
The silicon oxide film containing fluorine has an O/Si ratio, which is a ratio of the number of O atoms (at%) to the number of Si atoms (at%), of 1.94 or more and 2.00 or less . 前記フッ素を含有するシリコン酸化膜は、Ｏ／Ｓｉ比が１．９６以上である請求項１に記載の薄膜トランジスタ。 2. The thin film transistor according to claim 1, wherein the fluorine-containing silicon oxide film has an O/Si ratio of 1.96 or more. 前記チャネル保護層の上に、シリコン窒化膜から構成される第２チャネル保護層がさらに積層されている請求項１又は２に記載の薄膜トランジスタ。 3. The thin film transistor according to claim 1 , wherein a second channel protection layer made of a silicon nitride film is further laminated on the channel protection layer. 前記チャネル層を構成する酸化物半導体がＩＧＺＯである請求項１～３のいずれか一項に記載の薄膜トランジスタ。 The thin film transistor according to any one of claims 1 to 3 , wherein the oxide semiconductor forming the channel layer is IGZO. 基板上に、酸化物半導体から成るチャネル層と、ゲート絶縁層と、ゲート電極とがこの順に積層されたトップゲート型の薄膜トランジスタであって、
前記ゲート絶縁層がフッ素を含有するシリコン酸化膜から構成されており、
前記フッ素を含有するシリコン酸化膜は、Ｓｉ原子数（ａｔ％）に対するＯ原子数（ａｔ％）の比であるＯ／Ｓｉ比が１．９４以上、かつ２．００以下である薄膜トランジスタ。 A top-gate thin film transistor in which a channel layer made of an oxide semiconductor, a gate insulating layer, and a gate electrode are stacked in this order on a substrate,
The gate insulating layer is made of a silicon oxide film containing fluorine,
The silicon oxide film containing fluorine has an O/Si ratio, which is a ratio of the number of O atoms (at%) to the number of Si atoms (at%), of 1.94 or more and 2.00 or less .
JP2020113766A 2020-07-01 2020-07-01 thin film transistor Active JP7418703B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020113766A JP7418703B2 (en) 2020-07-01 2020-07-01 thin film transistor
CN202180043421.0A CN115735269A (en) 2020-07-01 2021-07-01 Thin film transistor
KR1020227044924A KR20230014743A (en) 2020-07-01 2021-07-01 thin film transistor
PCT/JP2021/024918 WO2022004838A1 (en) 2020-07-01 2021-07-01 Thin-film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020113766A JP7418703B2 (en) 2020-07-01 2020-07-01 thin film transistor

Publications (2)

Publication Number Publication Date
JP2022012152A JP2022012152A (en) 2022-01-17
JP7418703B2 true JP7418703B2 (en) 2024-01-22

Family

ID=79316311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020113766A Active JP7418703B2 (en) 2020-07-01 2020-07-01 thin film transistor

Country Status (4)

Country Link
JP (1) JP7418703B2 (en)
KR (1) KR20230014743A (en)
CN (1) CN115735269A (en)
WO (1) WO2022004838A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119355A (en) 2009-12-01 2011-06-16 Sony Corp Thin film transistor, display device, and electronic apparatus
JP2012182388A (en) 2011-03-02 2012-09-20 Toshiba Corp Thin-film transistor, method of manufacturing the same, and display device
JP2015012131A (en) 2013-06-28 2015-01-19 東京エレクトロン株式会社 Formation method of multilayer protective film and formation device of multilayer protective film
JP2016082241A (en) 2014-10-20 2016-05-16 株式会社半導体エネルギー研究所 Semiconductor device and method of manufacturing the same, and module and electronic equipment
JP2016111324A (en) 2014-09-02 2016-06-20 株式会社神戸製鋼所 Thin film transistor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170024130A (en) * 2009-10-21 2017-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
JP2011222767A (en) 2010-04-09 2011-11-04 Sony Corp Thin film transistor, display device, and electronic device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119355A (en) 2009-12-01 2011-06-16 Sony Corp Thin film transistor, display device, and electronic apparatus
JP2012182388A (en) 2011-03-02 2012-09-20 Toshiba Corp Thin-film transistor, method of manufacturing the same, and display device
JP2015012131A (en) 2013-06-28 2015-01-19 東京エレクトロン株式会社 Formation method of multilayer protective film and formation device of multilayer protective film
JP2016111324A (en) 2014-09-02 2016-06-20 株式会社神戸製鋼所 Thin film transistor
JP2016082241A (en) 2014-10-20 2016-05-16 株式会社半導体エネルギー研究所 Semiconductor device and method of manufacturing the same, and module and electronic equipment

Also Published As

Publication number Publication date
WO2022004838A1 (en) 2022-01-06
JP2022012152A (en) 2022-01-17
CN115735269A (en) 2023-03-03
KR20230014743A (en) 2023-01-30

Similar Documents

Publication Publication Date Title
JP5241143B2 (en) Field effect transistor
JP5250322B2 (en) Metal oxide film, method for manufacturing the same, and semiconductor device
US9991135B2 (en) Method for fabricating a metal oxide thin film transistor
US20080277663A1 (en) Thin film transistor and method of manufacturing the same
JP5780902B2 (en) Semiconductor thin film, thin film transistor and manufacturing method thereof
KR101927579B1 (en) Transition metal dichalcogenide thin film transistor and method of manufacturing the same
TW200908334A (en) Thin-film transistor and process for its fabrication
US8927330B2 (en) Methods for manufacturing a metal-oxide thin film transistor
TW201138106A (en) Transistor
JP2009260254A (en) Composition for oxide semiconductor thin film, field-effect transistor using it, and its method for manufacturing
WO2010098101A1 (en) Transistor, transistor manufacturing method, and manufacturing device thereof
JP2010123913A (en) Thin-film transistor and method of manufacturing the same
Subramanyam et al. Optimization of sputtered AZO thin films for device application
WO2010098100A1 (en) Transistor, method for manufacturing transistor, and apparatus for manufacturing transistor
CN104124281A (en) Bipolar thin film transistor and preparation method thereof
JP7418703B2 (en) thin film transistor
CN115210850A (en) Tellurium oxide and thin film transistor including tellurium oxide as channel layer
TWI779254B (en) Manufacturing method of thin film transistor
TWI566413B (en) Thin film transistor
WO2022130912A1 (en) Production method for thin film transistor
WO2022202100A1 (en) Method for forming silicon oxynitride film and method for manufacturing thin film transistor
KR102180511B1 (en) Thin film transistor array panel and manufacturing mathod thereof
TWI451501B (en) Methods for manufacturing a metal oxide semiconductor transistor
TWI636507B (en) Method of manufacturing thin film transistor
JP2020088152A (en) Manufacturing method of thin film transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231220

R150 Certificate of patent or registration of utility model

Ref document number: 7418703

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150