JP7418389B2 - 高周波電源 - Google Patents

Description

本発明は、ＲＦパルス信号を出力する高周波電源に関する。

半導体製造装置等において、高周波電源から出力されるＲＦパルス信号が用いられることが知られている。ＲＦパルス信号はＲＦ信号（高周波信号）がパルス状に出力される信号であり、ＲＦパルス信号の出力レベルの変化態様としてＯＮ／ＯＦＦパルスとマルチレベルパルスが知られている。

ＯＮ／ＯＦＦパルスは、出力レベルが零レベルのＬｏｗレベルと所定レベルのＨｉｇｈレベルの２レベルを繰り返して変化するＲＦパルス信号であり、出力レベルは一定の周期あるいはデューティ比で変化する。また、マルチレベルパルスは、ＬｏｗレベルとＨｉｇｈレベルを繰り返しにおいて、Ｌｏｗレベルが零レベルとならないＲＦパルス信号である。マルチレベルパルスの出力レベルは、Ｈｉｇｈレベルの２段パルスの他、３レベル以上の多段パルスで繰り返して変化する構成とすることもできる。

高周波電源が備える電力増幅器として、Ａ級、Ｂ級、ＡＢ級、Ｃ級等のトランジスタをアナログ的に用いるリニアアンプと、Ｅ級、Ｆ級等のトランジスタをスイッチング的に用いるスイッチングアンプが知られている。

ＲＦ信号をパルス変調信号に変調する変調部と、パルス変調信号の出力レベルをリニアアンプ電力増幅器よりレベル変調してＲＦパルス信号を生成するレベル変調部とを備えた高周波電源が知られている（特許文献１）。

図１４は高周波電源の例を示している。高周波電源１００は、発振部１２０ａ、変調部１２０ｂ、レベル調整部１２０ｃを備えたＲＦパルス信号生成部１２０を用いてＲＦパルス信号を生成する。変調部１２０ｂは、制御部１３０から出力されたパルス状の変調信号により、発振部１２０ａから出力されたＲＦ信号（高周波信号）を変調し、ＯＮ状態とＯＦＦ状態とを繰り返すＲＦパルス信号を出力する。レベル調整部１２０ｃは、Ｄ／Ａ回路１２０ｃ２及びレベル変調回路１２０ｃ１を備える。Ｄ／Ａ回路１２０ｃ２は、制御部１３０から出力されたレベル制御信号をアナログ信号のレベル調整信号に変換する。レベル変調回路１２０ｃ１は、リニアアンプ電力増幅器によって、変調部１２０ｂでパルス化されたパルス変調信号のレベルをレベル変調信号に従って出力レベルを制御し、ＲＦパルス信号を出力する。

レベル調整部１２０ｃから出力されたＲＦパルス信号は電力増幅部１４０で電力増幅された後、負荷１６０に供給される。出力電力検出部１５０は、電力増幅部１４０と負荷１６０との間に設けられ、出力電力を進行波電力と反射波電力とに分離して各電力を検出する。制御部１３０は、検出した出力電力を制御部１３０にフィードバックして変調信号及びレベル制御信号を出力する。

このように、高周波電源１００は、変調部１２０ｂによるＲＦ信号のパルス化と、レベル調整部１２０ｃによる出力レベル制御とにより、ＲＦ信号（高周波信号）がパルス状に出力されるＲＦパルス信号を出力する。

国際公開第２０１５／０５６５０９号

従来のリニアアンプでは、初段アンプの直流バイアス回路を高速でスイッチングする際、ＲＦ信号（高周波信号）の立ち上がりや立ち下がりのタイミングにおいて半導体素子のベースやゲートの寄生容量により過渡現象が生じる。これによりＲＦパルス信号にジッタやオーバーシュート・アンダーシュートが発生し波形に乱れが発生するという問題がある。

また、変調部とレベル調整部とによりＲＦパルス信号を出力する高周波電源では、制御部から変調部にパルス化のための変調信号を送る制御ラインと、制御部からレベル調整部に出力レベル制御のためのレベル制御信号を送る制御ラインの２本の制御ラインが必要である。

パルス化と出力レベル制御を個別に行うことから、レベル調整部に加えて変調部の回路構成が必要となり、また、変調部とレベル調整部に制御信号を送る複数の制御ラインが必要であることから、変調部や制御ラインを構成する部材が増加するという問題がある他、パルス化と出力レベル制御の各制御間のタイミングにずれが生じる恐れがあるという問題がある。

さらに、変調部においてスプリアス（不要輻射）が発生すると、リニアアンプと同様に、パルス化したＲＦパルス信号にジッタやオーバーシュート・アンダーシュートが発生するという問題がある。図１５は、ＲＦパルス信号のジッタ、及びオーバーシュート・アンダーシュートを説明するための波形図である。図１５（ａ）はパルス化のための変調信号を示し、図１５（ｂ）はパルス化及び出力レベル制御されたＲＦパルス信号を示している。

変調信号がＯＦＦ状態からＯＮ状態に変化するとＲＦパルス信号は遅延時間ΔＴの後に立ち上がり、変調信号がＯＮ状態からＯＦＦ状態に変化するとＲＦパルス信号は遅延時間ΔＴの後に立ち下がる。ＲＦパルス信号の立ち上がり時において、ジッタ（Ａ１）の発生と共に、オーバーシュート（Ｂ１）、アンダーシュート（Ｃ１）が発生し、立ち下がり時において、オーバーシュート（Ｂ２）、アンダーシュート（Ｃ２）、及びジッタ（Ａ２）が発生する。なお、ここでは、ＲＦパルス信号において、プラス側に過剰に突出する電圧をオーバーシュートとし、マイナス側に過剰に突出する電圧をアンダーシュートとしている。

したがって、ＲＦパルス信号を出力するリニアアンプ電力増幅器を備える高周波電源では、
ａ）ＲＦ信号のパルス化においてＲＦパルス信号にジッタやオーバーシュート・アンダーシュートが発生する
ｂ）制御ラインの本数が増加する
ｃ）変調部の回路構成が増加する
ｄ）変調部において、ジッタやオーバーシュート・アンダーシュートの要因となるスプリアス（不要輻射）が発生する
との各問題が存在する。

本発明は、前記した従来の課題を解決して、ＲＦパルス信号に発生するジッタやオーバーシュート・アンダーシュートを抑制することを目的とする。また、ＲＦ信号のパルス化と出力レベル制御とを１本の制御ラインにより同時に行うことを目的とする。

本発明の高周波電源は、ＲＦ信号のパルス化と出力レベル制御の２つの処理を一つのパルス化／可変利得増幅部で行うと共に、パルス化／可変利得増幅部によるパルス化と出力レベル制御を一つの制御信号で行うことにより、ジッタやオーバーシュート・アンダーシュートの発生の要因となっている変調部を不要とし、制御信号を送る制御ラインの本数を１本に低減する。これにより、ＲＦパルス信号に発生するジッタやオーバーシュート・アンダーシュートを抑制することができると共に、ＲＦ信号のパルス化と出力レベル制御とを１本の制御ラインにより同時に行うことができる。

本発明の高周波電源は、ＲＦ信号をパルス化してＲＦパルス信号を生成するＲＦパルス信号生成部と、ＲＦパルス信号生成部を制御する設定データを出力する制御部とを備える。

［設定データ］
ＲＦパルス信号の生成に用いる設定データは、
（ａ）ＲＦ信号の周波数を設定する周波数設定データ
（ｂ）ＲＦパルス信号の周期及びデューティ比、並びにＲＦパルス信号の出力レベルを設定し、ＲＦパルス信号のパルス波形を定める制御設定データ
である。

［ＲＦパルス信号生成部の構成］
ＲＦパルス信号生成部は、ＲＦ信号を生成するための構成（Ａ）としてＲＦ信号生成部を備え、ＲＦ信号からＲＦパルス信号を生成するためのするための構成（Ｂ）としてパルス化／レベル制御信号生成部、及びパルス化／可変利得増幅部を備え、制御信号を送信する構成（Ｃ）として１本の制御ラインを備える。

（Ａ）ＲＦ信号を生成するための構成
ＲＦ信号生成部は、周波数設定データに設定された周波数のＲＦ信号を生成する。

（Ｂ）ＲＦパルス信号を生成するための構成
（Ｂ１）パルス化／レベル制御信号生成部は、制御設定データに設定された周期及びデューティ比によるパルス化制御、および制御設定データに設定された出力レベルに制御するレベル制御を行わせる制御信号を生成する。
（Ｂ２）パルス化／可変利得増幅部は、制御信号に基づいて、制御設定データに設定された周期及びデューティ比によりパルス化制御することでＲＦ信号をパルス化し、制御信号に基づいて、ＲＦ信号の増幅利得を可変制御し、ＲＦ信号のレベルを設定された出力レベルに制御してレベル制御することで、ＲＦ信号からＲＦパルス信号を生成する。

（Ｃ）制御ライン
パルス化／制御信号生成部とパルス化／可変利得増幅部との間を接続する制御ラインを備え、１本の制御ラインにより制御信号を送信する。制御信号は一つの信号内にパルス化制御とレベル制御の２つの制御を含み、１本の制御ラインにより制御信号を送信することにより、パルス化制御とレベル制御とを同時に行わせることができる。

［制御信号］
本発明の高周波電源のパルス化／レベル制御信号生成部における制御信号の生成において、制御信号に立ち上がり時及び立ち下がり時に傾斜波形を持たせる。これにより、パルス化／可変利得増幅部のＲＦパルス信号の生成において、立ち上がり時及び立ち下がり時に、それぞれ立ち上がり時間及び立ち下がり時間を持たせることにより、ジッタやオーバーシュート・アンダーシュートの発生を抑制する。

本発明の高周波電源は、制御信号の形態、及びパルス化／可変利得増幅部の形態による複数の構成を備える。制御信号の形態として、電圧信号の形態、あるいは制御コードの形態を備える。パルス化／可変利得増幅部の形態として、減衰量を可変とする形態、抵抗やコンダクタンスを可変とする形態とし、これらの形態を組み合わせることで複数の構成例が形成される。

（第１の構成例）
第１の構成例は、制御信号の形態として電圧信号を用い、パルス化／可変利得増幅部の形態として可変減衰器アンプを備える。第１の構成例において、パルス化／可変利得増幅部は、電圧信号の制御信号により減衰量を可変とする可変減衰器アンプで構成される。可変減衰器アンプは可変アッテネータを備え、この可変アッテネータの減衰量を電圧信号の制御信号により可変として増幅利得を可変制御し、ＲＦパルス信号をレベル制御する。

可変アッテネータは半導体素子を備え、電圧信号による半導体素子の抵抗成分変化によりＲＦ信号の減衰量を変化させ、増幅利得を可変制御しＲＦパルス信号をレベル制御する。可変アッテネータが備える半導体素子として、ＦＥＴあるいはＰＩＮダイオードを用いることができる。また、可変アッテネータは半導体素子及び抵抗素子によりＴ型回路やπ型回路等のネットワークで構成することができる。

制御信号の電圧信号は、電圧の時間変化によりＲＦパルス信号の周期及びデューティ比を設定し、電圧の振幅によりＲＦパルス信号の出力レベルを設定するため、パルス化と出力レベルとを同時に制御することができ、１本の制御ラインで送信することができる。

（第２の構成例）
第２の構成例は、制御信号は制御コードであり、パルス化／可変利得増幅部は可変減衰器アンプで構成される。第２の構成例において、パルス化／可変利得増幅部は、制御信号によりＲＦ信号の減衰量を可変とする可変減衰器アンプであり、抵抗値を異にする複数の抵抗器を備える。可変減衰器アンプは、制御コードにより抵抗器を切り替えることにより増幅利得を可変制御しＲＦパルス信号をレベル制御する。

制御信号の制御コードは、コードによりＲＦパルス信号の周期及びデューティ比とＲＦパルス信号の出力レベルを設定するため、パルス化と出力レベルとを同時に制御することができ、１本の制御ラインで送信することができる。

（第３の構成例）
第３の構成例は、制御信号は電圧信号であり、パルス化／可変利得増幅部はコンダクタンス増幅器で構成される。第３の構成例において、パルス化／可変利得増幅部は、制御信号により相互コンダクタンスを可変とする半導体素子を備えるコンダクタンス増幅器であり、制御信号は電圧信号である。コンダクタンス増幅器は、電圧信号による半導体素子の相互コンダクタンス変化により増幅利得を可変制御しＲＦパルス信号をレベル制御する。

制御信号の電圧信号は、電圧の時間変化によりＲＦパルス信号の周期及びデューティ比を設定し、電圧の振幅によりＲＦパルス信号の出力レベルを設定するため、パルス化と出力レベルとを同時に制御することができ、１本の制御ラインで送信することができる。

（第４の構成例）
第４の構成例は、制御信号は制御コードであり、パルス化／可変利得増幅部は制御信号により相互コンダクタンスを可変とするコンダクタンス増幅器で構成される。コンダクタンス増幅器は、制御コードによる相互コンダクタンス変化により増幅利得を可変制御しＲＦパルス信号をレベル制御する。

制御コードによる相互コンダクタンス変化は、キャパシタンスの切り替え、又はコンダクタンス増幅器の切り替えにより行うことできる。

第４の構成例の一形態において、コンダクタンス増幅器はキャパシタンス値を異にする複数のコンデンサを備える。パルス化／可変利得増幅部は、制御コードによるコンデンサの切り替えにより相互コンダクタンスを可変とし、増幅利得を可変制御しＲＦパルス信号をレベル制御する。

第４の構成例の他の形態において、パルス化／可変利得増幅部は、相互コンダクタンス値を異にする複数のコンダクタンス増幅器を備え、制御コードによるコンダクタンス増幅器の切り替えにより相互コンダクタンスを可変とし、増幅利得を可変制御しＲＦパルス信号をレベル制御する。

制御信号の制御コードは、コードによりＲＦパルス信号の周期及びデューティ比とＲＦパルス信号の出力レベルを設定するため、パルス化と出力レベルとを同時に制御することができ、１本の制御ラインで送信することができる。

制御信号の制御コードは、コードによりＲＦパルス信号の周期及びデューティ比とＲＦパルス信号の出力レベルを設定するため、パルス化と出力レベルとを同時に制御することができ、１本の制御ラインで送信することができる。

以上説明したように、本発明によれば、ＲＦパルス信号に発生するジッタやオーバーシュート・アンダーシュートを抑制することができる。また、ＲＦ信号のパルス化と出力レベル制御とを１本の制御ラインにより同時に行うことができる。

本発明の高周波電源の概略構成を説明するための図である。 ＲＦパルス信号例を示す図である。 制御信号及びＲＦパルス信号の概略例を示す図である。 制御信号の例を示す図である。 本発明の高周波電源の第１構成例を示す図である。 可変減衰器アンプの構成例を示す図である。 本発明の高周波電源の第２構成例を示す図である。 本発明の高周波電源の第３構成例を示す図である。 本発明の高周波電源の第４構成例を示す図である。 可変減衰器アンプ及びコンダクタンス増幅器の構成例を示す図である。 本発明の高周波電源の制御信号及びＯＮ／ＯＦＦパルスの信号例を示す図である。 本発明の高周波電源のＯＮ／ＯＦＦパルスの信号例の拡大図を示す図である。 本発明の高周波電源の制御信号及びマルチパルスの信号例を示す図である。 リニアアンプ電力増幅器を備える高周波電源の例を示す図である。 ＲＦパルス信号のジッタ、及びオーバーシュート・アンダーシュートを説明するための波形図である。

図１は本発明の高周波電源の概略構成を説明するための図であり、図２はＲＦパルス信号例を示し、図３は制御信号及びＲＦパルス信号の概略例を示し、図４は制御信号の例を示している。また、図５は高周波電源の第１構成例を示し、図６は、可変減衰器アンプの構成例を示している。図７は高周波電源の第２構成例を示し、図８は高周波電源の第３構成例を示し、図９は高周波電源の第４構成例を示している。図１０は、コンダクタンス増幅器の構成例を示している。図１１は制御信号及びＯＮ／ＯＦＦパルスの信号例を示し、図１２はＯＮ／ＯＦＦパルスの信号例の拡大図を示し、図１３は制御信号及びマルチパルスの信号例を示している。

［本発明の高周波電源の概略構成］
以下、図１を用いて本発明の高周波電源の概略構成を説明する。
高周波電源１０は、ＲＦ信号をパルス化してＲＦパルス信号を生成するＲＦパルス信号生成部２０と、ＲＦパルス信号生成部２０を制御するための設定データを出力する制御部３０とを備える。ＲＦパルス信号生成部２０で生成されたＲＦパルス信号は、電力増幅部４０で電力増幅された後に出力端から出力される。

電力増幅部４０と高周波電源１０の出力端との間には出力電力検出部５０が設けられる。電力増幅部４０は、ＲＦパルス信号２８を電力増幅し、負荷に求められる電力を供給する。出力電力検出部５０は、電力増幅部４０で電力増幅されたＲＦパルス信号２８の電力を検出する。出力電力検出部５０は、図示していない方向性検出器により進行波電力と反射波電力に分岐し、分岐した進行波電力と反射波電力の各電力を図示しない検出器により進行波検出信号及び反射波検出信号に変換し、制御部３０にフィードバックする。

制御部３０は、出力電力の設定値と、フィードバックされた進行波検出信号及び反射波検出信号とに基づいてフィードバック制御を行い、出力電力が設定値となるように設定データを生成する。なお、出力電力の設定値は、制御部３０の内部に記憶させておき、逐次読み出して設定する他、図示しない入力装置から入力させて設定してもよい。

設定データは、周波数設定データ２４及び制御設定データ２５を含む。周波数設定データ２４は、パルス化されたＲＦパルス信号２８に含まれるＲＦ信号の周波数を設定する。制御設定データ２５は、ＲＦパルス信号２８の周期及びデューティ比、並びにＲＦパルス信号の出力レベルを設定する。ＲＦパルス信号２８の周期及びデューティ比は出力電力の電力量を定め、ＲＦパルス信号２８の出力レベルは出力電力の電圧波高値を定める。

ＲＦパルス信号生成部２０は、ＲＦ信号生成部２１、パルス化／利得制御信号生成部２２、パルス化／可変利得増幅部２３、及び制御ライン２９を備える。ＲＦ信号生成部２１は、制御部３０から周波数設定データ２４を入力し、周波数設定データ２４に設定された周波数のＲＦ信号を生成する。

パルス化／利得制御信号生成部２２は、パルス化／可変利得増幅部２３を制御する制御信号２７を生成する。制御信号２７は、ＲＦ信号生成部２１で生成されたＲＦ信号２６に対してパルス化制御及びレベル制御を行い、ＲＦパルス信号２８を生成する。

パルス化制御は、ＲＦ信号２６の波形がパルス波形となるように波形変形する制御であり、制御設定データ２５に設定された周期及びデューティ比に基づいてパルス波形を生成する。

レベル制御は、ＲＦ信号２６のレベルを振幅増幅する制御であり、制御設定データ２５に設定された出力レベルに基づいてＲＦパルス信号２８のレベルを定める。

パルス化／利得制御信号生成部２２は、特定用途向けインターフェース回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、システムオンチップ（ＳＯＣ）等のプログラム可能なデバイスを用いて構成することができ、周期及びデューティ比を設定するパルス化制御、及び制御設定データに基づいて出力レベルを設定するレベル制御をプログラム化しておき、制御設定データ２５に基づいてパルス化制御及びレベル制御を行う。

パルス化／可変利得増幅部２３は、ＲＦ信号２６に対して、パルス化／利得制御信号生成部２２で生成した制御信号２７に基づいてパルス化制御及びレベル制御を行い、ＲＦパルス信号２８を生成する。

制御信号２７は、アナログ信号及びデジタル信号の何れの信号形態を用いることができる。アナログ信号の信号形態では、例えば、パルス化／可変利得増幅部２３が備える半導体素子に印加するバイアス電圧の電圧信号を制御信号として用いることができ、電圧信号の波形の周期及びデューティ比によりパルス化制御を行い、電圧信号の振幅によりレベル制御を行う。

デジタル信号の信号形態では、減衰量やコンダクタンスを選択するコード信号を制御信号として用いることができ、コード信号によりパルス信号の周期及びデューティ比を指定してパルス化制御を行い、同じくコード信号によりパルス化／可変利得増幅部２３が備える複数の抵抗器、コンデンサ、あるいはコンダクタンス増幅器を選択して切り替えて増幅利得を変化させレベル制御を行う。

制御信号２７は、パルス化／利得制御信号生成部２２とパルス化／可変利得増幅部２３との間に設けられた１本の制御ライン２９を通してパルス化／可変利得増幅部２３に送信される。

図２は、高周波電源１０から出力される電力増幅されたＲＦパルス信号の一例であり、ＨｉｇｈパルスとＬｏｗパルスのマルチパルスの例を示している。Ｈｉｇｈパルス及びＬｏｗパルスは、周波数設定データで設定された周波数のＲＦ信号からなり、各パルスの周期及びデューティ比、並びに振幅はそれぞれ制御設定データで設定された値である。

図３（ａ）は制御信号の一例を示し、図３（ｂ）は制御信号及びＲＦパルス信号の一例を示している。図３（ａ）に示す制御信号例は、ＯＮ／ＯＦＦパルスの生成に設定される信号例であり、ＯＦＦ状態を定める信号部分Ｓ１、ＯＮ状態を定める信号部分Ｓ２、立ち上がり状態を定める信号部分Ｓ３、及び立ち下がり状態を定める信号部分Ｓ４から構成される。なお、ここでは、制御信号はアナログ信号の例を示している。

信号部分Ｓ３は信号部分Ｓ１から信号部分Ｓ２に向かって上昇する傾斜波形を備え、信号部分Ｓ４は信号部分Ｓ２から信号部分Ｓ１に向かって下降する傾斜波形を備える。信号部分Ｓ３の傾斜波形の時間幅ΔＴ１はＲＦパルス信号が立ち上がる際の時定数を定め、信号部分Ｓ４の傾斜波形の時間幅ΔＴ２はＲＦパルス信号が立ち下がる際の時定数を定める。この時間幅ΔＴ１、ΔＴ２の時定数を、パルス化／可変利得増幅部２３が備える浮遊容量に依存して変化する周波数応答に合わせて設定することにより、立ち上がり時及び立ち下がり時に発生するジッタやオーバーシュートやアンダーシュートを抑制する。

図３（ｂ）において、ＲＦパルス信号は、制御信号が立ち上がった後、遅延時間ΔＴ３が経過した時点で立ち上がり、制御信号が立ち下がった後、遅延時間ΔＴ４が経過した時点で立ち下がる。ＲＦパルス信号の立ち上がり及び立ち下がりは、制御信号の傾斜波形によりジッタやオーバーシュートやアンダーシュートが抑制される。図３で示す制御信号では、傾斜波形として直線状の波形を示しているが、直線状の波形に限らず、傾斜が徐々に変化する曲線状の波形としてもよい。

図４は制御信号の例を示している。図４（ａ）はＯＮ／ＯＦＦパルスを生成するための制御信号例であり、図４（ｂ）はマルチパルスを生成するための制御信号例である。また、図４（ｃ）と図４（ｄ）は周期、デューティ比を異にする制御信号例を示している。

なお、ＯＮ／ＯＦＦパルスとマルチパルス、及び周期、デューティ比は時間の経過と共に変化させてもよい。また、図２～図４に示した各信号例は説明上から模式的に示しており、実際の信号を示すものではない。

［本発明の高周波電源の構成例］
以下、本発明の高周波電源の構成例について説明する。以下では、パルス化／可変利得増幅器において、可変利得の態様、及び可変利得の制御信号の態様を組み合わせて構成される構成例について示す。

（可変利得の態様）
可変利得の態様において、本発明の高周波電源は、減衰量を変化させることにより利得を可変とする形態、及びコンダクタンス増幅器の相互コンダクタンスを変化させることにより利得を可変とする形態を備える。減衰量を変化させる形態として、アッテネータを構成する半導体素子の抵抗変化や、抵抗器の切り替えによる抵抗変化により利得を可変とする形態、及びコンダクタンス増幅器の相互コンダクタンスを変化させることにより利得を可変とする形態を備える。

（制御信号の態様）
可変利得の制御信号の態様において、本発明の高周波電源は、電圧信号によるアナログ信号の信号形態、及びコード信号によるデジタル信号の信号形態を備える。

第１及び第２の構成例は、減衰量を変化させることによりパルス化及び可変利得を行う構成例であり、第１の構成例は制御信号として電圧信号を用い、第２の構成例は制御信号としてコード信号を用いる。第３及び第４の構成例は、相互コンダクタンスを変化させることによりパルス化及び可変利得を行う構成例であり、第３の構成例は制御信号として電圧信号を用い、第４の構成例は制御信号としてコード信号を用いる。

（第１の構成例）
図５は第１の構成例を示している。第１の構成例の高周波電源１０Ａは、図１に示した高周波電源１０と同様に、ＲＦパルス信号生成部２０Ａ、制御部３０Ａ，電力増幅部４０Ａ，及び出力電力検出部５０Ａを備え、アナログ信号の電圧信号を制御信号とし、半導体素子の抵抗変化により減衰量を変化させることでパルス化及び可変利得を行う。

ＲＦパルス信号生成部２０Ａは、ＲＦ信号生成部２１Ａ，パルス化／利得制御信号生成部２２Ａ，及び可変減衰器アンプ２３Ａを備える。可変減衰器アンプ２３Ａはパルス化／可変利得増幅部２３に対応する構成部である。

パルス化／利得制御信号生成部２２Ａは、プログラマブル制御部２２Ａａ、アナログ／デジタル変換部（Ｄ／Ａ）２２Ａｂ、及びオペアンプ（ＯＰＡＭＰ）２２Ａｃを備える。プログラマブル制御部２２Ａａは、制御設定データに基づいて周期及びデューティ比を設定するパルス化制御、及び制御設定データに基づいて出力レベルを設定するレベル制御をプログラムし、これによりパルス化及び利得制御を行う制御部であり、特定用途向けインターフェース回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、システムオンチップ（ＳＯＣ）等のプログラム可能なデバイスを用いて構成することができる。

可変減衰器アンプ２３Ａは、ゲイン制御インターフェース２３Ａａ、アンプ２３Ａｂ、及びアンプ２３Ａｂの入力端側に接続された可変アッテネータ２３Ａｃを備える。ゲイン制御インターフェース２３Ａａは、入力した制御信号に基づいて可変アッテネータ２３Ａｃの減衰量を制御する電圧信号を生成する。可変アッテネータ２３Ａｃの減衰量は電圧信号により可変となる。可変アッテネータ２３Ａｃの減衰量を可変とすることにより、ＲＦ信号生成部２１Ａで生成されたＲＦ信号をパルス化すると共にレベル制御を行ってＲＦパルス信号を出力する。可変アッテネータ２３Ａｃの出力は、アンプ２３Ａｂで信号増幅された後、ＲＦパルス信号２８として電力増幅部４０Ａに出力される。

アナログ／デジタル変換部（Ｄ／Ａ）２２Ａｂは、プログラマブル制御部２２Ａａで生成したコード信号をアナログ化して電圧信号に変換する。可変アッテネータ２３Ａｃは、アナログ／デジタル変換部（Ｄ／Ａ）２２Ａｂからの電圧信号を制御信号として、半導体素子（図５には図示していない）の抵抗を変化させることでＲＦ信号２６の減衰量を可変とする。図５では可変アッテネータ２３Ａｃとして抵抗素子によるアッテネータネットワークを例示している。

図６は可変アッテネータ２３Ａｃの構成例を簡易的に示している。図６（ａ）に示す可変アッテネータ２３Ａｃ（ａ）は、半導体素子としてＰＩＮダイオードを用いたＴ型ブリッジ回路によりアッテネータネットワークを構成する例を示している。可変アッテネータ２３Ａｃ（ａ）では、制御信号である電圧信号によりＰＩＮダイオードに流れる電流を変化させることで減衰量を可変とし、負荷に流れる電流量を増減させる。アッテネータネットワークはＴ型回路に限らずπ型回路の構成とすることもできる。

図６（ｂ）に示す可変アッテネータ２３Ａｃ（ｂ）は、半導体素子としてＦＥＴを用い、オペアンプと共に構成される例を示している。ここで、ＦＥＴはゲートに電圧信号の制御信号が入力されることにより抵抗が変化する。オペアンプのゲインはＦＥＴの抵抗変化により可変となる。オペアンプのゲインを可変とすることにより、ＲＦ信号生成部２１Ａで生成されたＲＦ信号をパルス化すると共にレベル制御を行ってＲＦパルス信号を出力する。なお、図６（ａ），（ｂ）の回路構成は可変アッテネータの既知の構成を簡略化して示している。

（第２の構成例）
図７は第２の構成例を示している。第２の構成例の高周波電源１０Ｂは、図１に示した高周波電源１０と同様に、ＲＦパルス信号生成部２０Ｂ、制御部３０Ｂ，電力増幅部４０Ｂ，及び出力電力検出部５０Ｂを備え、コード信号により抵抗値を変化させることでパルス化及び可変利得を行う。

ＲＦパルス信号生成部２０Ｂは、ＲＦ信号生成部２１Ｂ，パルス化／利得制御信号生成部２２Ｂ，及び可変減衰器アンプ２３Ｂを備える。可変減衰器アンプ２３Ｂはパルス化／可変利得増幅部２３に対応する構成部である。

パルス化／利得制御信号生成部２２Ｂは、プログラマブル制御部２２Ｂａを備える。プログラマブル制御部２２Ｂａは、制御設定データ２５に基づいて周期及びデューティ比を設定するパルス化制御、及び制御設定データ２５に基づいて出力レベルを設定するレベル制御をプログラムし、このプログラムに従って制御を行う制御部であり、特定用途向けインターフェース回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、システムオンチップ（ＳＯＣ）等のプログラム可能なデバイスを用いて構成することができる。プログラマブル制御部２２Ｂａは制御信号２７をコード信号の信号形態で出力する。

可変減衰器アンプ２３Ｂは、ゲイン制御インターフェース２３Ｂａ、オペアンプ２３Ｂｂ、及びオペアンプ２３Ｂｂの出力端側と入力端側との間に接続された複数の抵抗器からなる帰還抵抗２３Ｂｃを備える。

帰還抵抗２３Ｂｃは、並列接続された複数の抵抗器を切り替え信号により切り替え可能である。ゲイン制御インターフェース２３Ｂａは、入力した制御信号２７のコード信号に基づいて帰還抵抗２３Ｂｃの何れかの抵抗器を選択する選択信号を生成する。オペアンプ２３Ｂｂのゲインは、選択された帰還抵抗２３Ｂｃの抵抗器により可変となる。オペアンプ２３Ｂｂは、ＲＦ信号生成部２１Ｂで生成されたＲＦ信号２６をパルス化すると共にレベル制御を行ってＲＦパルス信号２８を出力する。

（第３の構成例）
図８は第３の構成例を示している。第３の構成例の高周波電源１０Ｃは、図１に示した高周波電源１０と同様に、ＲＦパルス信号生成部２０Ｃ，制御部３０Ｃ，電力増幅部４０Ｃ，及び出力電力検出部５０Ｃを備え、アナログ信号の制御信号により相互コンダクタンスを変化させることでパルス化及び可変利得を行う。

ＲＦパルス信号生成部２０Ｃは、ＲＦ信号生成部２１Ｃ，パルス化／利得制御信号生成部２２Ｃ，及びコンダクタンス増幅器２３Ｃを備える。コンダクタンス増幅器２３Ｃはパルス化／可変利得増幅部２３に対応する構成部である。

パルス化／利得制御信号生成部２２Ｃは、プログラマブル制御部２２Ｃａ、アナログ／デジタル変換部（Ｄ／Ａ）２２Ｃｂ、及びオペアンプ２２Ｃｃ（ＯＰＡＭＰ）を備える。プログラマブル制御部２２Ｃａは、制御設定データ２５に基づいて周期及びデューティ比を設定するパルス化制御、及び制御設定データ２５に基づいて出力レベルを設定するレベル制御をプログラムする制御部であり、特定用途向けインターフェース回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、システムオンチップ（ＳＯＣ）等のプログラム可能なデバイスを用いて構成することができる。

アナログ／デジタル変換部（Ｄ／Ａ）２２Ｃｂは、プログラマブル制御部２２Ｃａで生成したコード信号をアナログ化して電圧信号に変換する。オペアンプ２２Ｃｃ（ＯＰＡＭＰ）は、アナログ／デジタル変換部（Ｄ／Ａ）２２Ｃｂからの電圧信号を信号増幅して制御信号２７として出力する。

コンダクタンス増幅器２３Ｃは、ゲイン制御インターフェース２３Ｃａ、コンダクタンス増幅回路２３Ｃｂを備える。ゲイン制御インターフェース２３Ｃａは、入力した制御信号２７に基づいてコンダクタンス増幅回路２３Ｃｂのゲインを制御する電圧信号を生成する。コンダクタンス増幅回路２３Ｃｂの相互コンダクタンスは電圧信号により変化する。コンダクタンス増幅回路２３Ｃｂのゲインは相互コンダクタンスにより可変となる。コンダクタンス増幅回路２３Ｃｂは、ＲＦ信号生成部２１Ｃで生成されたＲＦ信号２６をパルス化すると共にレベル制御を行ってＲＦパルス信号２８を出力する。

図１０（ａ）はコンダクタンス増幅回路２３Ｃｂの一構成例を示している。コンダクタンス増幅回路２３Ｃｂ（ａ）は、トランジスタＱ１、Ｑ２、エミッタ抵抗Ｒ_Ｅ、及び電流源から構成された相互コンダクタンス（Ｇｍ）段、抵抗負荷Ｒ_Ｌが接続されたトランジスタＱ３～Ｑ６で構成された電流ステアリング段から構成される。入力信号ＶｉｎはＧｍ段を介して出力電流Ｉ１，Ｉ２を発生させる、利得制御電圧Ｖ_Ｇを設定することによって、負荷抵抗Ｒに加えられる電流が変化し、出力電圧Ｖ_Ｏが得られる。

（第４の構成例）
図９は第４の構成例を示している。第４の構成例の高周波電源１０Ｄは、図１に示した高周波電源１０と同様に、ＲＦパルス信号生成部２０Ｄ、制御部３０Ｄ，電力増幅部４０Ｄ，及び出力電力検出部５０Ｄを備え、コード信号により相互コンダクタンスを変化させることでパルス化及び可変利得を行う。

ＲＦパルス信号生成部２０Ｄは、ＲＦ信号生成部２１Ｄ，パルス化／利得制御信号生成部２２Ｄ，及びコンダクタンス増幅器２３Ｄを備える。コンダクタンス増幅器２３Ｄはパルス化／可変利得増幅部２３に対応する構成部である。

パルス化／利得制御信号生成部２２Ｄは、プログラマブル制御部２２Ｄａを備える。プログラマブル制御部２２Ｄａは、制御設定データ２５に基づいて周期及びデューティ比を設定するパルス化制御、及び制御設定データ２５に基づいて出力レベルを設定するレベル制御をプログラムし、このプログラムに従って制御を行う制御部であり、特定用途向けインターフェース回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、システムオンチップ（ＳＯＣ）等のプログラム可能なデバイスを用いて構成することができる。プログラマブル制御部２２Ｄａは制御信号２７をコード信号の信号形態で出力する。

コンダクタンス増幅器２３Ｄは、ゲイン制御インターフェース２３Ｄａ、コンダクタンス増幅回路２３Ｄｂを備える。ゲイン制御インターフェース２３Ｄａは、入力した制御信号２７に基づいてコンダクタンス増幅回路２３Ｄｂのゲインを制御する切り替え信号を生成する。切り替え信号はコンダクタンス増幅回路２３Ｄｂの相互コンダクタンスを変化させる。コンダクタンス増幅回路２３Ｄｂのゲインは相互コンダクタンス変化により可変となる。コンダクタンス増幅回路２３Ｄｂは、ＲＦ信号生成部２１Ｄで生成されたＲＦ信号２６をパルス化すると共にレベル制御を行ってＲＦパルス信号２８を出力する。

図１０（ｂ），（ｃ）はコンダクタンス増幅回路２３Ｄｂの一構成例を示している。図１０（ｂ）のコンダクタンス増幅回路２３Ｄｂ（ｂ）は、オペアンプの入力端と出力端との間に容量が異なるコンデンサを接続し、これらのコンデンサを切り替え信号で選択する構成である。切り替え信号によりコンダクタンス増幅回路（Ｇｍ）あるいはコンデンサを選択することによりコンダクタンス増幅回路２３Ｄｂの相互コンダクタンスを変え、パルス化及び可変利得を行う。

図１０（ｃ）のコンダクタンス増幅回路２３Ｄｂ（ｃ）は、相互コンダクタンスを異にする複数のコンダクタンス増幅回路（Ｇｍ）を並列接続して構成され、切り替え信号によって使用するコンダクタンス増幅回路（Ｇｍ）を選択する構成である。

（信号例）
以下、本発明の高周波電源による信号例を図１１～図１３を用いて説明する。図１１，１２は、出力されるＲＦパルス信号がＯＮ／ＯＦＦパルスの例である。

図１１（ａ），（ｃ），（ｅ）は、パルス化／利得制御信号生成部が出力する制御信号を示し，図１１（ｂ），（ｄ），（ｆ）は可変利得増幅器から出力されるＲＦパルス信号の一例を示している。なお、ここでは、制御信号が電圧信号である例を示している。

図１１（ｃ），（ｄ）は信号が立ち上がる際の状態を、時間軸を拡大して示している。また、図１１（ｅ），（ｆ）は信号が立ち下がる際の状態を、時間軸を拡大して示している。

図１２（ａ），（ｂ）は、パルス化／利得制御信号生成部が出力する制御信号、及び可変利得増幅器から出力されるＲＦパルス信号の一例について、信号が立ち上がる際の状態を、時間軸を拡大して示している。また、図１２（ｃ），（ｄ）は、パルス化／利得制御信号生成部が出力する制御信号、及び可変利得増幅器から出力されるＲＦパルス信号の一例について、信号が立ち下がる際の状態を、時間軸を拡大して示している。なお、図示した信号例では、ジッタ、オーバーシュート及びアンダーシュートの発生は見られない。

図１３は、出力されるＲＦパルス信号がマルチパルスの例である。
図１３（ａ），（ｃ），（ｅ）は、パルス化／利得制御信号生成部が出力する制御信号を示し，図１３（ｂ），（ｄ），（ｆ）は可変利得増幅器から出力されるＲＦパルス信号の一例を示している。なお、ここでは、制御信号が電圧信号である例を示している。

図１３（ｃ），（ｄ）は信号が立ち上がる際の状態を、時間軸を拡大して示し、図１３（ｅ），（ｆ）は信号が立ち下がる際の状態を、時間軸を拡大して示している。なお、図示した信号例では、マルチパルスの場合であっても、ＯＮ／ＯＦＦパルスと同様に、ジッタ、オーバーシュート及びアンダーシュートの発生は見られない。

ここで、上記実施の形態及び変形例における記述は、本発明に係る高周波電源の一例であり、本発明は各実施の形態に限定されるものではなく、本発明の趣旨に基づいて種々変形することが可能であり、これらを本発明の範囲から排除するものではない。

本発明の高周波電源は、半導体製造装置や液晶パネル製造装置等に用いられる高周波電源（ＲＦジェネレータ）に適用することができる。

１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ 高周波電源
２０ ＲＦパルス信号生成部
２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ ＲＦパルス信号生成部
２１，２１Ａ，２１Ｂ，２１Ｃ，２１Ｄ ＲＦ信号生成部
２２，２２Ａ，２２Ｂ，２２Ｃ，２２Ｄ パルス化／利得制御信号生成部
２２Ａａ，２２Ｂａ，２２Ｃa，２２Ｄａ プログラマブル制御部
２２Ａｂ，２２Ｃｂ アナログ／デジタル変換部（Ｄ／Ａ）
２２Ａｃ，２２Ｃｃ オペアンプ
２３ パルス化／可変利得増幅部
２３Ａ，２３Ｂ 可変減衰器アンプ
２３Ａａ，２３Ｂａ，２３Ｃａ，２３Ｄａ ゲイン制御インターフェース
２３Ａｂ アンプ
２３Ａｃ 可変アッテネータ
２３Ｂｂ オペアンプ
２３Ｂｃ 帰還抵抗
２３Ｃ，２３Ｄ コンダクタンス増幅器
２３Ｃｂ，２３Ｄｂ コンダクタンス増幅回路
２４ 周波数設定データ
２５ 制御設定データ
２６ ＲＦ信号
２７ 制御信号
２８ ＲＦパルス信号
２９ 制御ライン
３０，３０Ａ，３０Ｂ，３０Ｃ，３０Ｄ 制御部
４０，４０Ａ，４０Ｂ，４０Ｃ，４０Ｄ 電力増幅部
５０，５０Ａ，５０Ｂ，５０Ｃ，５０Ｄ 出力電力検出部
１００ 高周波電源
１２０ ＲＦパルス信号生成部
１２０ａ 発振部
１２０ｂ 変調部
１２０ｃ レベル調整部
１２０ｃ１ レベル変調回路
１２０ｃ２ Ｄ／Ａ回路
１３０ 制御部
１４０ 電力増幅部
１５０ 出力電力検出部
１６０ 負荷

Claims (10)

1. ＲＦ信号をパルス化してＲＦパルス信号を生成するＲＦパルス信号生成部と、
   前記ＲＦパルス信号生成部を制御する設定データを出力する制御部と、
   を備え、
   前記設定データは、前記ＲＦ信号の周波数を設定する周波数設定データ、及び前記ＲＦパルス信号の周期及びデューティ比、並びに前記ＲＦパルス信号の出力レベルを設定する制御設定データであり、
   前記ＲＦパルス信号生成部は、
   前記周波数設定データに基づいて、前記周波数設定データに設定された周波数のＲＦ信号を生成するＲＦ信号生成部と、
   前記制御設定データに基づいて、前記制御設定データに設定された周期及びデューティ比による前記ＲＦ信号のパルス化制御、及び前記制御設定データに設定された出力レベルによる前記ＲＦ信号のレベル制御を行う制御信号を生成するパルス化／利得制御信号生成部と、
   前記制御信号に基づいて、ＲＦ信号からＲＦパルス信号を生成するパルス化／可変利得増幅部と、
   前記パルス化／利得制御信号生成部と前記パルス化／可変利得増幅部との間を接続して前記制御信号を送信する１本の制御ラインと、
   を備え、
   前記パルス化／可変利得増幅部は、前記制御信号に基づいて、前記ＲＦ信号を設定された前記周期及びデューティ比でパルス化するパルス化制御を行い、前記ＲＦ信号の増幅利得を可変制御し、前記ＲＦ信号のレベルを設定された前記出力レベルに制御するレベル制御を行う、
   高周波電源。
2. 前記制御信号は、立ち上がり時及び立ち下がり時に傾斜波形を備え、
   前記パルス化／可変利得増幅部は、立ち上がり時及び立ち下がり時に、それぞれ立ち上がり時間及び立ち下がり時間を有するＲＦパルス信号を生成する、
   請求項１に記載の高周波電源。
3. パルス化／可変利得増幅部は、前記制御信号により前記ＲＦ信号の減衰量を可変とする可変減衰器アンプであり、
   前記制御信号は電圧信号であり、
   前記可変減衰器アンプは、可変アッテネータを備え、前記電圧信号により前記可変アッテネータを通過するＲＦ信号の減衰量を変化させ、前記増幅利得を可変制御しＲＦパルス信号をレベル制御する、
   請求項１又は２に記載の高周波電源。
4. 前記可変アッテネータは、半導体素子を備え、前記電圧信号による前記半導体素子の抵抗成分変化によりＲＦ信号の減衰量を変化させ、前記増幅利得を可変制御しＲＦパルス信号をレベル制御する、
   請求項３に記載の高周波電源。
5. 前記可変アッテネータは、前記半導体素子及び抵抗素子によりアッテネータネットワークを構成する、
   請求項４に記載の高周波電源。
6. 前記パルス化／可変利得増幅部は、前記制御信号により前記ＲＦ信号の減衰量を可変とする可変減衰器アンプであり、
   前記制御信号は制御コードであり、
   前記可変減衰器アンプは、抵抗値を異にする複数の抵抗器からなる可変アッテネータを備え、前記制御コードによる前記抵抗器の切り替えにより増幅利得を可変制御しＲＦパルス信号をレベル制御する、
   請求項１又は２に記載の高周波電源。
7. 前記パルス化／可変利得増幅部は、前記制御信号により相互コンダクタンスを可変とするコンダクタンス増幅器であり、
   前記制御信号は電圧信号であり、
   前記コンダクタンス増幅器は、半導体素子を備え、前記電圧信号による前記半導体素子の相互コンダクタンス変化により増幅利得を可変制御しＲＦパルス信号をレベル制御する、
   請求項１又は２に記載の高周波電源。
8. 前記パルス化／可変利得増幅部は、前記制御信号により相互コンダクタンスを可変とするコンダクタンス増幅器であり、
   前記制御信号は制御コードであり、
   前記コンダクタンス増幅器は、前記制御コードによる相互コンダクタンス変化により増幅利得を可変制御しＲＦパルス信号をレベル制御する、
   請求項１又は２に記載の高周波電源。
9. 前記コンダクタンス増幅器は、キャパシタンス値を異にする複数のコンデンサを備え、
   前記パルス化／可変利得増幅部は、前記制御コードによる前記コンデンサの切り替えにより相互コンダクタンスを可変とし、増幅利得を可変制御しＲＦパルス信号をレベル制御する、
   請求項８に記載の高周波電源。
10. 前記パルス化／可変利得増幅部は、相互コンダクタンス値を異にする複数のコンダクタンス増幅器を備え、前記制御コードによる前記コンダクタンス増幅器の切り替えにより相互コンダクタンスを可変とし、増幅利得を可変制御しＲＦパルス信号をレベル制御する、
    請求項８に記載の高周波電源。