JP7415827B2 - Silicon epitaxial wafer and its manufacturing method - Google Patents
Silicon epitaxial wafer and its manufacturing method Download PDFInfo
- Publication number
- JP7415827B2 JP7415827B2 JP2020114108A JP2020114108A JP7415827B2 JP 7415827 B2 JP7415827 B2 JP 7415827B2 JP 2020114108 A JP2020114108 A JP 2020114108A JP 2020114108 A JP2020114108 A JP 2020114108A JP 7415827 B2 JP7415827 B2 JP 7415827B2
- Authority
- JP
- Japan
- Prior art keywords
- atoms
- layer
- dose
- silicon
- carbon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052710 silicon Inorganic materials 0.000 title claims description 43
- 239000010703 silicon Substances 0.000 title claims description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000010410 layer Substances 0.000 claims description 53
- 229910052799 carbon Inorganic materials 0.000 claims description 48
- -1 carbon ions Chemical class 0.000 claims description 27
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 25
- 239000002344 surface layer Substances 0.000 claims description 25
- 238000005468 ion implantation Methods 0.000 claims description 24
- 238000010438 heat treatment Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 15
- 238000011084 recovery Methods 0.000 claims description 14
- 239000013078 crystal Substances 0.000 claims description 13
- 235000012431 wafers Nutrition 0.000 description 36
- 230000000052 comparative effect Effects 0.000 description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000007373 indentation Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 238000005755 formation reaction Methods 0.000 description 3
- VZSRBBMJRBPUNF-UHFFFAOYSA-N 2-(2,3-dihydro-1H-inden-2-ylamino)-N-[3-oxo-3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propyl]pyrimidine-5-carboxamide Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C(=O)NCCC(N1CC2=C(CC1)NN=N2)=O VZSRBBMJRBPUNF-UHFFFAOYSA-N 0.000 description 2
- AFCARXCZXQIEQB-UHFFFAOYSA-N N-[3-oxo-3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propyl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(CCNC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 AFCARXCZXQIEQB-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- YLZOPXRUQYQQID-UHFFFAOYSA-N 3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)-1-[4-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidin-5-yl]piperazin-1-yl]propan-1-one Chemical compound N1N=NC=2CN(CCC=21)CCC(=O)N1CCN(CC1)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F YLZOPXRUQYQQID-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
本発明は、シリコンエピタキシャルウエーハ及びその製造方法に関する。 The present invention relates to a silicon epitaxial wafer and a method for manufacturing the same.
半導体集積回路を作製するための基板として、主にＣＺ（Ｃｚｏｃｈｒａ１ｓｋｉ）法によって作製されたシリコンウエーハが用いられている。近年の最先端デバイスでは、ＦｉｎやＳＴＩ構造端部の局所応力によって発生する微小な転位がデバイス特性を悪化させる問題が発生しており、ウエーハ強度、特に表層強度の向上が重要な課題となっている。その対策として、デバイス活性層に、ウエーハの強度を向上させる効果のある元素（例えば酸素、窒素、炭素）をドープする方法がある（例えば、非特許文献１）。一方、Ｆｉｎ構造が使用されるロジックデバイスでは、エピタキシャルウエーハを用いる場合が多いが、デバイス活性層であるエピタキシャル表層の酸素、窒素、および炭素濃度は極めて低い。 2. Description of the Related Art Silicon wafers manufactured by the CZ (Czochralski) method are mainly used as substrates for manufacturing semiconductor integrated circuits. In recent years, cutting-edge devices have been faced with the problem of minute dislocations caused by local stress at the edges of Fins and STI structures, deteriorating device characteristics, and improving wafer strength, especially surface layer strength, has become an important issue. There is. As a countermeasure, there is a method of doping the device active layer with an element (eg, oxygen, nitrogen, carbon) that is effective in improving the strength of the wafer (eg, Non-Patent Document 1). On the other hand, in logic devices using a Fin structure, epitaxial wafers are often used, but the concentrations of oxygen, nitrogen, and carbon in the epitaxial surface layer, which is the device active layer, are extremely low.
そこで、表層に強度を向上させる効果がある元素をイオン注入や熱処理により導入する方法が有効だが、酸素や窒素の場合は拡散が速いためにデバイス工程中に外方拡散してしまい、強度を向上させる効果も失われてしまう。そこで、酸素や窒素よりも拡散の遅い炭素を導入することで、デバイス工程中でも高い強度を維持することが期待できる。しかし、炭素は電気特性を悪化させることが知られている。 Therefore, it is effective to introduce elements that have the effect of improving strength into the surface layer through ion implantation or heat treatment, but oxygen and nitrogen diffuse quickly, so they diffuse outward during the device process, improving strength. The effect of making it happen will also be lost. Therefore, by introducing carbon, which diffuses slower than oxygen or nitrogen, it is expected that high strength will be maintained during the device process. However, carbon is known to deteriorate electrical properties.
電気特性に対する炭素の影響の例として、炭素濃度が高くなると順方向電圧（Ｖｆ）が高くなることがわかっている（例えば、非特許文献２）。また、逆方向リーク電流特性も悪化することがわかっている。そこで、表層の強度を向上しつつ、電気特性を悪化させない炭素濃度を見極めて実施する必要がある。 As an example of the influence of carbon on electrical characteristics, it is known that as the carbon concentration increases, the forward voltage (Vf) increases (for example, Non-Patent Document 2). It is also known that the reverse leakage current characteristics are also deteriorated. Therefore, it is necessary to determine the carbon concentration that will not deteriorate the electrical characteristics while improving the strength of the surface layer.
なお、特許文献１では、クラスター炭素イオンをエピタキシャル層に注入することに言及しているが、注入した層の上にさらにエピタキシャル層を成膜させるものであり、注入した領域がデバイス活性層になるわけではない。
さらに、特許文献２でもエピタキシャル層に炭素イオンを注入することに言及しているが、多層にエピタキシャル層を積層させる構造となっており、やはり注入した領域がデバイス活性層になるわけではない。また、特許文献２に記載のドーズ量は１×１０１４ａｔｏｍｓ／ｃｍ２以上であり、仮にこのドーズ量でデバイス活性層に炭素を注入すると、イオン注入による残留欠陥が発生してしまい、電気特性が悪化してしまうと考えられる。
Note that Patent Document 1 refers to implanting cluster carbon ions into an epitaxial layer, but an epitaxial layer is further formed on the implanted layer, and the implanted region becomes a device active layer. Do not mean.
Further, Patent Document 2 also mentions implanting carbon ions into an epitaxial layer, but the structure is such that multiple epitaxial layers are stacked, and the implanted region does not become a device active layer. In addition, the dose amount described in Patent Document 2 is 1×10 14 atoms/cm 2 or more, and if carbon is implanted into the device active layer at this dose amount, residual defects due to ion implantation will occur and the electrical characteristics will deteriorate. is likely to worsen.
本発明はこのような課題を解決するためになされたものであり、炭素イオンが注入されることで強度が向上され、かつ、炭素イオンによる電気特性の悪化が抑制されたデバイス活性層となる表層を有するシリコンエピタキシャルウエーハを提供することを目的とする。 The present invention has been made to solve these problems, and provides a surface layer that will become a device active layer, whose strength is improved by implanting carbon ions, and deterioration of electrical characteristics due to carbon ions is suppressed. An object of the present invention is to provide a silicon epitaxial wafer having the following characteristics.
上記課題を解決するため、本発明では、シリコン単結晶基板の表面にエピタキシャル層を有するシリコンエピタキシャルウエーハであって、前記エピタキシャル層のデバイス活性層となる表層が、１×１０１２ａｔｏｍｓ／ｃｍ２以上１×１０１３ａｔｏｍｓ／ｃｍ２以下のドーズ量で炭素イオンが注入されたものであることを特徴とするシリコンエピタキシャルウエーハを提供する。 In order to solve the above problems, the present invention provides a silicon epitaxial wafer having an epitaxial layer on the surface of a silicon single crystal substrate, wherein the surface layer of the epitaxial layer that becomes a device active layer has a density of 1×10 12 atoms/cm 2 or more. A silicon epitaxial wafer is provided, characterized in that carbon ions are implanted at a dose of 1×10 13 atoms/cm 2 or less.
炭素イオンのドーズ量が１×１０１２ａｔｏｍｓ／ｃｍ２以上のため、デバイス活性層となる表層の強度が向上され、かつ、ドーズ量が１×１０１３ａｔｏｍｓ／ｃｍ２以下のため、電気特性の悪化が抑制されたシリコンエピタキシャルウエーハとなる。 Since the carbon ion dose is 1×10 12 atoms/cm 2 or more, the strength of the surface layer that becomes the device active layer is improved, and since the dose is 1×10 13 atoms/cm 2 or less, the electrical properties are improved. A silicon epitaxial wafer with suppressed deterioration is obtained.
また、本発明では、シリコン単結晶基板の表面にエピタキシャル層を有するシリコンエピタキシャルウエーハの製造方法であって、前記シリコン単結晶基板の表面に前記エピタキシャル層を形成し、該形成したエピタキシャル層のデバイス活性層となる表層に１×１０１２ａｔｏｍｓ／ｃｍ２以上１×１０１３ａｔｏｍｓ／ｃｍ２以下のドーズ量で炭素イオンを注入し、該炭素イオンの注入後、前記炭素イオンの注入によるダメージを回復させる回復熱処理を行うことを特徴とするシリコンエピタキシャルウエーハの製造方法を提供する。 The present invention also provides a method for manufacturing a silicon epitaxial wafer having an epitaxial layer on the surface of a silicon single crystal substrate, the epitaxial layer being formed on the surface of the silicon single crystal substrate, and device activation of the formed epitaxial layer. Carbon ions are implanted into the surface layer to form a layer at a dose of 1×10 12 atoms/cm 2 or more and 1×10 13 atoms/cm 2 or less, and after the carbon ion implantation, damage caused by the carbon ion implantation is recovered. A method of manufacturing a silicon epitaxial wafer is provided, which is characterized by performing recovery heat treatment.
このような製造方法であれば、デバイス活性層となる表層の強度が向上され、かつ、電気特性の悪化が抑制可能なシリコンエピタキシャルウエーハを製造することができる。 With such a manufacturing method, it is possible to manufacture a silicon epitaxial wafer in which the strength of the surface layer serving as a device active layer is improved and deterioration of electrical characteristics can be suppressed.
また、前記回復熱処理を、ＲＴＡ処理とすることができる。
回復熱処理をＲＴＡ処理とすれば、炭素イオンの注入によるダメージを短時間で回復することができ、作業時間を短縮することができる。
Moreover, the recovery heat treatment can be RTA treatment.
If the recovery heat treatment is RTA treatment, damage caused by carbon ion implantation can be recovered in a short time, and the working time can be shortened.
以上のように、本発明のシリコンエピタキシャルウエーハであれば、エピタキシャル層の表層に、転位の伝播を抑制することで表層の強度を向上させる効果がある炭素イオンを、電気特性に悪影響を与えない範囲のドーズ量で導入することで、デバイス活性層となる表層の強度が向上され、かつ、電気特性の悪化が抑制されたものとなる。 As described above, in the silicon epitaxial wafer of the present invention, carbon ions, which have the effect of improving the strength of the surface layer by suppressing the propagation of dislocations, are added to the surface layer of the epitaxial layer within a range that does not adversely affect the electrical properties. By introducing it at a dose of , the strength of the surface layer that becomes the device active layer is improved, and deterioration of electrical characteristics is suppressed.
本発明者は、電気特性に悪影響を与えない炭素イオン注入のドーズ量を把握するため、以下の実験を行った。
まず、エピタキシャル厚が９μｍのｎ／ｎ－エピタキシャルウエーハ（以下、単にウエーハとも言う）を複数枚用意した。それぞれのウエーハに対して、加速エネルギーを３００ｋｅＶ（飛程：約０．７μｍ）としてドーズ量を１×１０１１～１×１０１４ａｔｏｍｓ／ｃｍ２の範囲で振った炭素イオン注入を行った後、炭素イオン注入によるダメージを回復させる１１５０℃／１０ｓｅｃ／Ａｒの回復熱処理を施した。
The present inventor conducted the following experiment in order to understand the dose amount of carbon ion implantation that does not adversely affect the electrical characteristics.
First, a plurality of n/n - epitaxial wafers (hereinafter simply referred to as wafers) having an epitaxial thickness of 9 μm were prepared. After carbon ion implantation was performed on each wafer at an acceleration energy of 300 keV (range: approximately 0.7 μm) and a dose ranging from 1×10 11 to 1×10 14 atoms/cm 2 , Recovery heat treatment was performed at 1150° C./10 sec/Ar to recover from damage caused by carbon ion implantation.
上記のウエーハに対して、ＰＮ接合を形成した後、リーク電流を測定し、さらに、印加電圧依存性から発生ライフタイムτｇを求めた。また、リファレンスとして、炭素イオン注入なしの場合も同様に評価した。発生ライフタイムτｇは、下記式（１）を基にして求めた。
Ｉｇ－ｒ＝ｑｎｉＷ／τｇ （１）
ここで、Ｉｇ－ｒは発生電流で、ｑは素電荷量、ｎｉは真正キャリア濃度、Ｗは空乏層幅である（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｍａｔｅｒｉａｌ ａｎｄ ｄｅｖｉｃｅ ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｐ．４３１）。発生ライフタイムτｇが短いほど、電気特性が悪化していることを表している。
図３に、炭素イオン注入のドーズ量と発生ライフタイムの関係を示す。発生ライフタイムは、ドーズ量が１×１０１１ａｔｏｍｓ／ｃｍ２以上１×１０１３ａｔｏｍｓ／ｃｍ２以下の範囲では、リファレンスの場合と同程度となったが、１×１０１３ａｔｏｍｓ／ｃｍ２を超えると急激に発生ライフタイムが短くなり、ドーズ量が高くなるに従って発生ライフタイムが短くなること、すなわち電気特性が悪化することがわかった。この結果から、エピタキシャル層の表層にドーズ量１×１０１１ａｔｏｍｓ／ｃｍ２以上１×１０１３ａｔｏｍｓ／ｃｍ２以下の炭素イオン注入を行ったウエーハであれば、エピタキシャル層に炭素が存在しても電気特性が悪化しないと言える。
After forming a PN junction on the above wafer, the leakage current was measured, and the generation lifetime τ g was determined from the dependence on the applied voltage. Furthermore, as a reference, a case without carbon ion implantation was similarly evaluated. The generation lifetime τ g was determined based on the following formula (1).
I g−r =qn i W/τ g (1)
Here, I gr is the generated current, q is the elementary charge amount, n i is the true carrier concentration, and W is the depletion layer width (Semiconductor material and device characterization p. 431). The shorter the generation lifetime τg is, the worse the electrical characteristics are.
FIG. 3 shows the relationship between the dose of carbon ion implantation and the generation lifetime. The generation lifetime was similar to that of the reference when the dose was in the range of 1×10 11 atoms/cm 2 to 1×10 13 atoms/cm 2 , but when 1×10 13 atoms/cm 2 It has been found that when the dose is exceeded, the generation lifetime rapidly shortens, and as the dose increases, the generation lifetime becomes shorter, that is, the electrical characteristics deteriorate. From this result, if the wafer has been implanted with carbon ions at a dose of 1×10 11 atoms/cm 2 or more and 1×10 13 atoms/cm 2 or less into the surface layer of the epitaxial layer, even if carbon exists in the epitaxial layer, It can be said that the electrical characteristics do not deteriorate.
また、上記ウエーハのドーズ量が１×１０１０、１×１０１１、１×１０１２、１×１０１３、１×１０１４ａｔｏｍｓ／ｃｍ３の場合について、強度試験を行った。強度試験としてローゼット試験を用いた。ローゼット試験とは、ウエーハ表面にビッカース圧子により圧痕を形成した後、転位を伝播させるための熱処理を施し、選択エッチングにより転位を顕在化させて転位が伝播している距離を測定するという方法である。転位が伝播した長さをローゼット長さと呼び、このローゼット長さが短い方がより強度が高いことを意味している。また、押し込み圧力により、評価する深さを変更することができる。今回は、押し込み圧力を調整し、評価する深さを表面から約１μｍ程度にした。
図４に、炭素イオン注入のドーズ量とローゼット長さの関係を示す。ローゼット長さは、炭素イオン注入なしの場合を１．００とした場合、ドーズ量が１×１０１０ａｔｏｍｓ／ｃｍ３の場合は１．００、１×１０１１ａｔｏｍｓ／ｃｍ３の場合は０．９８、１×１０１２ａｔｏｍｓ／ｃｍ３の場合は０．９３、１×１０１３ａｔｏｍｓ／ｃｍ３の場合は０．４９、１×１０１４ａｔｏｍｓ／ｃｍ３の場合は検出下限以下（転位の伝播が確認できなかった）となった。この結果から、ドーズ量が１×１０１２ａｔｏｍｓ／ｃｍ３以上であれば、炭素イオン注入なしの場合と比較してローゼット長さが短くなっている、すなわち、表層の強度が向上されていると言える。
Further, strength tests were conducted for cases where the dose of the wafer was 1×10 10 , 1×10 11 , 1×10 12 , 1×10 13 , and 1×10 14 atoms/cm 3 . A rosette test was used as a strength test. The rosette test is a method in which an indentation is formed on the wafer surface using a Vickers indenter, heat treatment is applied to propagate the dislocations, the dislocations are exposed through selective etching, and the distance over which the dislocations have propagated is measured. . The length over which dislocations propagate is called the rosette length, and the shorter the rosette length, the higher the strength. Furthermore, the depth to be evaluated can be changed by changing the indentation pressure. This time, the indentation pressure was adjusted so that the depth to be evaluated was about 1 μm from the surface.
FIG. 4 shows the relationship between the dose of carbon ion implantation and the rosette length. The rosette length is 1.00 when no carbon ions are implanted, 1.00 when the dose is 1×10 10 atoms/cm 3 , and 0.0 when the dose is 1×10 11 atoms/cm 3 . 98, 0.93 for 1 x 10 12 atoms/cm 3 , 0.49 for 1 x 10 13 atoms/cm 3 , and below the detection limit (propagation of dislocations) for 1 x 10 14 atoms/cm 3. could not be confirmed). From this result, if the dose amount is 1×10 12 atoms/cm 3 or more, the rosette length is shorter compared to the case without carbon ion implantation, that is, the strength of the surface layer is improved. I can say it.
電気特性の測定結果及びウエーハ強度試験の結果から、エピタキシャル層のデバイス活性層となる表層が１×１０１２ａｔｏｍｓ／ｃｍ２以上１×１０１３ａｔｏｍｓ／ｃｍ２以下のドーズ量で炭素イオンが注入されたシリコンエピタキシャルウエーハであれば、そのデバイス活性層となる表層が強度向上の効果を示しつつ、電気特性が悪化しないことを見出し、本発明を完成させた。 From the results of electrical property measurements and wafer strength tests, carbon ions were implanted into the surface layer of the epitaxial layer, which will become the device active layer, at a dose of 1×10 12 atoms/cm 2 or more and 1×10 13 atoms/cm 2 or less. The present inventors have discovered that in the case of a silicon epitaxial wafer, the surface layer, which serves as a device active layer, exhibits the effect of improving the strength while the electrical characteristics do not deteriorate, thereby completing the present invention.
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。 Hereinafter, the present invention will be described in detail as an example of an embodiment with reference to the drawings, but the present invention is not limited thereto.
図１は本発明のシリコンエピタキシャルウエーハの一例を示す概略図である。
シリコンエピタキシャルウエーハ１０は、シリコン単結晶基板１１と、シリコン単結晶基板１１上に設けられたエピタキシャル層１２とを有している。ここで、エピタキシャル層１２の表層１３は、デバイス活性層となる領域であり、１×１０１２ａｔｏｍｓ／ｃｍ２以上１×１０１３ａｔｏｍｓ／ｃｍ２以下のドーズ量で炭素イオンが注入されたものである。炭素イオンのドーズ量が１×１０１２ａｔｏｍｓ／ｃｍ２以上であるため、表層の強度が向上されたシリコンエピタキシャルウエーハとなる。かつ、ドーズ量が１×１０１３ａｔｏｍｓ／ｃｍ２以下であるため、電気特性の悪化が抑制されたシリコンエピタキシャルウエーハとなる。
FIG. 1 is a schematic diagram showing an example of a silicon epitaxial wafer of the present invention.
以下、本発明のシリコンエピタキシャルウエーハの製造方法について説明する。図２は本発明のシリコンエピタキシャルウエーハの製造方法の工程の一例を示すフロー図である。
まず、図２の工程１のように、シリコン単結晶基板１１の表面にエピタキシャル層１２を形成する。シリコン単結晶基板１１は特に限定されず、例えば、ＣＺ法で育成したシリコン単結晶棒からスライスして作製したものを用いることができる。また、エピタキシャル層１２の形成の条件も特に限定されず、例えば、従来のエピタキシャル層形成装置を用いて、Ｈ２をキャリアガスとしてＳｉＨＣｌ３等のソースガスをチャンバー内に導入し、サセプタ上に配置した基板の主表面上に、１０５０～１２５０℃程度でＣＶＤ法により、エピタキシャル層を形成することができる。
The method for manufacturing a silicon epitaxial wafer of the present invention will be explained below. FIG. 2 is a flow diagram showing an example of the steps of the method for manufacturing a silicon epitaxial wafer of the present invention.
First, as in step 1 of FIG. 2, an
次に、図２の工程２のように、例えば、従来のイオン注入装置を用いて、形成したエピタキシャル層１２の表層１３に１×１０１２ａｔｏｍｓ／ｃｍ２以上１×１０１３ａｔｏｍｓ／ｃｍ２以下のドーズ量で炭素イオンを注入する。
Next, as in step 2 of FIG. 2, for example, using a conventional ion implantation apparatus, the
その後、図２の工程３のように、炭素イオンの注入によるダメージを回復させる回復熱処理を行う。回復熱処理の温度は特に限定されず、例えば、９００～１２００℃程度とすることができる。
また、回復熱処理をＲＴＡ処理とすることもできる。ＲＴＡ処理とすれば、炭素イオンの注入によるダメージを短時間で回復することができ、作業時間を短縮することができる。ＲＴＡ処理の条件は特に限定されないが、例えば、１１５０℃／１０ｓｅｃ／Ａｒ雰囲気とすることができる。
Thereafter, as in step 3 of FIG. 2, recovery heat treatment is performed to recover from damage caused by carbon ion implantation. The temperature of the recovery heat treatment is not particularly limited, and can be, for example, about 900 to 1200°C.
Further, the recovery heat treatment can also be RTA treatment. If RTA treatment is used, damage caused by carbon ion implantation can be recovered in a short time, and the working time can be shortened. The conditions for the RTA treatment are not particularly limited, but may be, for example, 1150° C./10 sec/Ar atmosphere.
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明は実施例に限定されるものではない。 EXAMPLES Hereinafter, the present invention will be explained in more detail with reference to Examples and Comparative Examples, but the present invention is not limited to the Examples.
（実施例１）
シリコン単結晶基板上にエピタキシャル層を形成し、直径２００ｍｍのｎ／ｎ－エピタキシャルウエーハ（エピタキシャル層の厚さは５μｍ）を用意した。このエピタキシャル層の表面から、デバイス活性層となる表層に、炭素イオンをドーズ量１×１０１３ａｔｏｍｓ／ｃｍ２、加速エネルギー３００ｋｅＶの条件でイオン注入を行った後、１１５０℃／１０ｓｅｃ／Ａｒの回復熱処理を施した。
このエピタキシャルウエーハに対して、ＰＮ接合を形成した後、リーク電流を測定し、さらに、印加電圧依存性から式（１）を基にして発生ライフタイムを求めた。
一方で、ローゼット試験により、エピタキシャル表層の強度を評価した。試験条件は、表面から約１μｍ程度の領域を評価できる程度の押し込み圧力にして評価した。
(Example 1)
An epitaxial layer was formed on a silicon single crystal substrate to prepare an n/n - epitaxial wafer with a diameter of 200 mm (the thickness of the epitaxial layer was 5 μm). From the surface of this epitaxial layer, carbon ions were implanted into the surface layer that would become the device active layer at a dose of 1×10 13 atoms/cm 2 and an acceleration energy of 300 keV, followed by recovery at 1150° C./10 sec/Ar. Heat treatment was applied.
After forming a PN junction on this epitaxial wafer, the leakage current was measured, and the generation lifetime was determined from the applied voltage dependence based on equation (1).
On the other hand, the strength of the epitaxial surface layer was evaluated by a rosette test. The test conditions were such that the indentation pressure was such that an area approximately 1 μm from the surface could be evaluated.
（実施例２）
炭素イオンのドーズ量を１×１０１２ａｔｏｍｓ／ｃｍ２としたこと以外は、実施例１と同様にしてエピタキシャル層形成、イオン注入、回復熱処理を行い、発生ライフタイムを求めた。また、ローゼット試験を実施例１と同じ試験条件で行った。
(Example 2)
Epitaxial layer formation, ion implantation, and recovery heat treatment were performed in the same manner as in Example 1, except that the carbon ion dose was 1×10 12 atoms/cm 2 , and the generation lifetime was determined. Further, a rosette test was conducted under the same test conditions as in Example 1.
（比較例１－１～１－２）
炭素イオンのドーズ量を２×１０１３ａｔｏｍｓ／ｃｍ２（比較例１－１）、１×１０１４ａｔｏｍｓ／ｃｍ２（比較例１－２）としたこと以外は、実施例１と同様にしてエピタキシャル層形成、イオン注入、回復熱処理を行い、発生ライフタイムを求めた。また、ローゼット試験を実施例１と同じ試験条件で行った。
(Comparative Examples 1-1 to 1-2)
The same procedure as in Example 1 was carried out except that the dose of carbon ions was 2×10 13 atoms/cm 2 (Comparative Example 1-1) and 1×10 14 atoms/cm 2 (Comparative Example 1-2). Epitaxial layer formation, ion implantation, and recovery heat treatment were performed to determine the generation lifetime. Further, a rosette test was conducted under the same test conditions as in Example 1.
リーク電流測定から求めた結果、発生ライフタイムは図３と同様の傾向が見られた。すなわち、実施例１、２では炭素イオンを注入していない場合と比較しても低下していないが、比較例１－１～１－２では炭素イオンを注入していない場合と比較して低下している結果となった。 As a result of leakage current measurement, the generation lifetime showed the same tendency as shown in FIG. 3. That is, in Examples 1 and 2, there is no decrease compared to the case where carbon ions are not implanted, but in Comparative Examples 1-1 and 1-2, there is a decrease compared to the case where carbon ions are not implanted. The result was that
また、ローゼット試験の結果、ローゼット長さは図４と同様の傾向が見られた。すなわち、炭素イオンを注入していない場合を１．００とした場合、実施例１では０．４９、実施例２では０．９３となった。一方、比較例１－１では０．２４、比較例１－２では検出下限以下となり、高ドーズ量の効果として強度の点においては良好な結果となった。 Further, as a result of the rosette test, the same tendency of the rosette length as shown in FIG. 4 was observed. That is, when the case where no carbon ions were implanted was taken as 1.00, it was 0.49 in Example 1 and 0.93 in Example 2. On the other hand, in Comparative Example 1-1 it was 0.24, and in Comparative Example 1-2 it was below the lower limit of detection, giving good results in terms of strength as an effect of the high dose.
（比較例２－１～２－３）
炭素イオンに替えて、酸素イオンをドーズ量１×１０１２ａｔｏｍｓ／ｃｍ２（比較例２－１）、１×１０１３ａｔｏｍｓ／ｃｍ２（比較例２－２）、１×１０１４ａｔｏｍｓ／ｃｍ２（比較例２－３）でイオン注入を行った以外は、実施例１と同様にしてエピタキシャル層形成、イオン注入、回復熱処理を行い、発生ライフタイムを求めた。また、ローゼット試験を実施例１と同じ試験条件で行った。
(Comparative Examples 2-1 to 2-3)
Instead of carbon ions, oxygen ions were used at a dose of 1×10 12 atoms/cm 2 (Comparative Example 2-1), 1×10 13 atoms/cm 2 (Comparative Example 2-2), 1×10 14 atoms/cm 2 (Comparative Example 2-3) except that ion implantation was performed, epitaxial layer formation, ion implantation, and recovery heat treatment were performed in the same manner as in Example 1, and the generation lifetime was determined. Further, a rosette test was conducted under the same test conditions as in Example 1.
比較例２－１～２－３では、発生ライフタイムはいずれの場合でも酸素イオンを注入していない場合と同程度であった。一方、ローゼット長さも、いずれの場合でも酸素イオンを注入していない場合と同程度となった。この理由は、イオン注入後の回復熱処理や、ＰＮ接合形成プロセスにおける熱処理が比較的高温（＞１０００℃）なために、酸素が外方拡散してしまい、強度を向上させる効果がなくなってしまったためと考えられる。 In Comparative Examples 2-1 to 2-3, the generation lifetime was almost the same as in the case where no oxygen ions were implanted. On the other hand, the rosette length was also about the same in all cases as in the case where oxygen ions were not implanted. The reason for this is that the recovery heat treatment after ion implantation and the heat treatment in the PN junction formation process are at relatively high temperatures (>1000 degrees Celsius), which causes oxygen to diffuse outward and lose the strength-improving effect. it is conceivable that.
以上の実施例１、２、比較例１－１～２－３の結果から、炭素イオンを１×１０１２ａｔｏｍｓ／ｃｍ２以上１×１０１３ａｔｏｍｓ／ｃｍ２以下のドーズ量で注入された本発明のシリコンエピタキシャルウエーハであれば、電気特性の悪化を抑制しつつ、表層の強度を向上させることができる。 From the results of Examples 1 and 2 and Comparative Examples 1-1 to 2-3 above, it is clear that carbon ions were implanted at a dose of 1×10 12 atoms/cm 2 or more and 1×10 13 atoms/cm 2 or less. With the silicon epitaxial wafer of the invention, the strength of the surface layer can be improved while suppressing deterioration of electrical characteristics.
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 Note that the present invention is not limited to the above embodiments. The above-mentioned embodiments are illustrative, and any embodiment that has substantially the same configuration as the technical idea stated in the claims of the present invention and has similar effects is the present invention. within the technical scope of the invention.
１０…シリコンエピタキシャルウエーハ、 １１…シリコン単結晶基板、
１２…エピタキシャル層、 １３…表層。
10...Silicon epitaxial wafer, 11...Silicon single crystal substrate,
12...Epitaxial layer, 13...Surface layer.
Claims (3)
前記エピタキシャル層のデバイス活性層となる表層が、１×１０１２ａｔｏｍｓ／ｃｍ２以上１×１０１３ａｔｏｍｓ／ｃｍ２以下のドーズ量で炭素イオンが注入されたものであることを特徴とするシリコンエピタキシャルウエーハ。 A silicon epitaxial wafer having an epitaxial layer on the surface of a silicon single crystal substrate,
A silicon epitaxial layer characterized in that the surface layer of the epitaxial layer which becomes a device active layer is implanted with carbon ions at a dose of 1×10 12 atoms/cm 2 or more and 1×10 13 atoms/cm 2 or less. wafer.
前記シリコン単結晶基板の表面に前記エピタキシャル層を形成し、
該形成したエピタキシャル層のデバイス活性層となる表層に１×１０１２ａｔｏｍｓ／ｃｍ２以上１×１０１３ａｔｏｍｓ／ｃｍ２以下のドーズ量で炭素イオンを注入し、
該炭素イオンの注入後、前記炭素イオンの注入によるダメージを回復させる回復熱処理を行うことを特徴とするシリコンエピタキシャルウエーハの製造方法。 A method for manufacturing a silicon epitaxial wafer having an epitaxial layer on the surface of a silicon single crystal substrate, the method comprising:
forming the epitaxial layer on the surface of the silicon single crystal substrate;
Injecting carbon ions into the surface layer of the formed epitaxial layer, which will become a device active layer, at a dose of 1×10 12 atoms/cm 2 or more and 1×10 13 atoms/cm 2 or less,
A method of manufacturing a silicon epitaxial wafer, comprising performing a recovery heat treatment to recover damage caused by the carbon ion implantation after the carbon ion implantation.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020114108A JP7415827B2 (en) | 2020-07-01 | 2020-07-01 | Silicon epitaxial wafer and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020114108A JP7415827B2 (en) | 2020-07-01 | 2020-07-01 | Silicon epitaxial wafer and its manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022012326A JP2022012326A (en) | 2022-01-17 |
| JP7415827B2 true JP7415827B2 (en) | 2024-01-17 |
Family
ID=80148635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020114108A Active JP7415827B2 (en) | 2020-07-01 | 2020-07-01 | Silicon epitaxial wafer and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7415827B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010062529A (en) | 2008-08-04 | 2010-03-18 | Toshiba Corp | Method of manufacturing semiconductor device |
| JP2014099472A (en) | 2012-11-13 | 2014-05-29 | Sumco Corp | Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid state image sensor |
| JP2019186449A (en) | 2018-04-13 | 2019-10-24 | 信越半導体株式会社 | Method for manufacturing epitaxial wafer |
-
2020
- 2020-07-01 JP JP2020114108A patent/JP7415827B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010062529A (en) | 2008-08-04 | 2010-03-18 | Toshiba Corp | Method of manufacturing semiconductor device |
| JP2014099472A (en) | 2012-11-13 | 2014-05-29 | Sumco Corp | Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid state image sensor |
| JP2019186449A (en) | 2018-04-13 | 2019-10-24 | 信越半導体株式会社 | Method for manufacturing epitaxial wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022012326A (en) | 2022-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8183134B2 (en) | Semiconductor device and manufacturing method with improved epitaxial quality of III-V compound on silicon surfaces | |
| US7977216B2 (en) | Silicon wafer and fabrication method thereof | |
| TWI427694B (en) | Selective silicon etch process | |
| CN108807154B (en) | Silicon carbide epitaxial wafer, silicon carbide insulated gate bipolar transistor and manufacturing method | |
| US8609517B2 (en) | MOCVD for growing III-V compound semiconductors on silicon substrates | |
| TWI395844B (en) | Silicon wafer and fabrication method thereof | |
| JP5440693B2 (en) | Silicon epitaxial wafer, silicon epitaxial wafer manufacturing method, and semiconductor device or integrated circuit manufacturing method | |
| TWI550143B (en) | Production method of epitaxial silicon wafer and epitaxial silicon wafer | |
| US20110203513A1 (en) | Method of manufacturing silicon carbide substrate | |
| JP2010040864A (en) | Epitaxial silicon wafer and method of manufacturing the same | |
| TWI534306B (en) | Manufacturing method for epitaxial wafer and epitaxial wafer | |
| US9123671B2 (en) | Silicon wafer strength enhancement | |
| JP2007317760A (en) | Semiconductor device, and its manufacturing method | |
| CN103534792A (en) | Process for producing semiconductor device and semiconductor device | |
| TWI596649B (en) | Methods of forming strained epitaxial semiconductor material(s) above a strain-relaxed buffer layer | |
| US8242540B2 (en) | Epitaxial growth of III-V compound semiconductors on silicon surfaces | |
| JP5545310B2 (en) | Silicon carbide epitaxial wafer manufacturing method, silicon carbide epitaxial wafer, and silicon carbide semiconductor device | |
| JP7415827B2 (en) | Silicon epitaxial wafer and its manufacturing method | |
| JP6125568B2 (en) | Optimization layer for semiconductors | |
| JP5561245B2 (en) | Semiconductor substrate evaluation method | |
| JP2010205866A (en) | Method of manufacturing silicon epitaxial wafer, and silicon epitaxial wafer | |
| TW201926572A (en) | Method for manufacturing semiconductor structure | |
| JP2008027969A (en) | Method of manufacturing single crystal wafer | |
| JP2017084852A (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
| WO2024100958A1 (en) | Semiconductor epitaxial substrate manufacturing method, semiconductor epitaxial substrate, and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230404 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230829 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231218 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7415827 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |