JP7403849B2 - gaming machine - Google Patents

gaming machine Download PDF

Info

Publication number
JP7403849B2
JP7403849B2 JP2021162523A JP2021162523A JP7403849B2 JP 7403849 B2 JP7403849 B2 JP 7403849B2 JP 2021162523 A JP2021162523 A JP 2021162523A JP 2021162523 A JP2021162523 A JP 2021162523A JP 7403849 B2 JP7403849 B2 JP 7403849B2
Authority
JP
Japan
Prior art keywords
state
stop operation
order
winning
combination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021162523A
Other languages
Japanese (ja)
Other versions
JP2021192879A (en
Inventor
大二郎 戸本
宏 入交
健一郎 ▲濱▼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universal Entertainment Corp
Original Assignee
Universal Entertainment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Entertainment Corp filed Critical Universal Entertainment Corp
Priority to JP2021162523A priority Critical patent/JP7403849B2/en
Publication of JP2021192879A publication Critical patent/JP2021192879A/en
Application granted granted Critical
Publication of JP7403849B2 publication Critical patent/JP7403849B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Game Rules And Presentations Of Slot Machines (AREA)
  • Slot Machines And Peripheral Devices (AREA)

Description

本発明は、遊技機に関する。 The present invention relates to a gaming machine.

従来、複数の図柄がそれぞれの表面に設けられた複数のリールと、スタートスイッチと、ストップスイッチと、各リールに対応して設けられたステッピングモータと、制御部とを備えた、パチスロと呼ばれる遊技機が知られている。スタートスイッチは、メダルやコインなどの遊技媒体が遊技機に投入された後、スタートレバーが遊技者により操作されたこと(以下、「開始操作」ともいう)を検出し、全てのリールの回転の開始を要求する信号を出力する。ストップスイッチは、各リールに対応して設けられたストップボタンが遊技者により押されたこと(以下、「停止操作」ともいう)を検出し、該当するリールの回転の停止を要求する信号を出力する。ステッピングモータは、その駆動力を対応するリールに伝達する。また、制御部は、スタートスイッチ及びストップスイッチにより出力された信号に基づいて、ステッピングモータの動作を制御し、各リールの回転動作及び停止動作を行う。 Conventionally, a game called Pachislot includes a plurality of reels each having a plurality of symbols on its surface, a start switch, a stop switch, a stepping motor provided corresponding to each reel, and a control unit. machine is known. The start switch detects that the start lever is operated by the player (hereinafter also referred to as "start operation") after gaming media such as medals and coins are inserted into the gaming machine, and starts the rotation of all reels. Outputs a signal requesting start. The stop switch detects when the player presses the stop button provided for each reel (hereinafter also referred to as "stop operation") and outputs a signal requesting the stop of rotation of the corresponding reel. do. The stepping motor transmits its driving force to the corresponding reel. Further, the control section controls the operation of the stepping motor based on the signals output from the start switch and the stop switch, and performs rotation operation and stop operation of each reel.

このような遊技機では、開始操作が検出されると、プログラム上で乱数を用いた抽籤処理(以下、「内部抽籤処理」という)が行われ、その抽籤の結果(以下、「内部当籤役」という)と停止操作のタイミングとに基づいてリールの回転の停止を行う。そして、全てのリールの回転が停止され、入賞の成立に係る図柄の組合せ(表示役)が表示されると、その図柄の組合せに対応する特典が遊技者に付与される。なお、遊技者に付与される特典の例としては、遊技媒体(メダル等)の払い出し、遊技媒体を消費することなく再度、内部抽籤処理を行う再遊技(以下、「リプレイ」ともいう)の作動、遊技媒体の払い出し機会が増加する特別遊技状態(ボーナスゲーム)の作動等を挙げることができる。 In such gaming machines, when a start operation is detected, a lottery process using random numbers (hereinafter referred to as "internal lottery process") is performed on the program, and the lottery result (hereinafter referred to as "internal lottery win") is performed using random numbers. ) and the timing of the stop operation. Then, when the rotation of all the reels is stopped and a symbol combination (display combination) associated with winning a prize is displayed, a privilege corresponding to the symbol combination is awarded to the player. Examples of benefits granted to players include the payout of game media (medals, etc.), and the activation of replay (hereinafter also referred to as "replay") in which the internal lottery process is performed again without consuming the game media. , operation of a special game state (bonus game) that increases the chance of paying out game media, etc.

また、このような遊技機では、所定役(例えば、遊技媒体の払い出しに係る役である所定の小役)の成立をランプ等でナビゲートする機能、すなわち、アシストタイム(以下、「AT」という)の機能を備えるものがある。また、このような遊技機では、特定の作動条件が満たされるとリプレイの当籤確率が通常時より高い遊技状態が作動する機能、すなわち、リプレイタイム(以下、「RT」という)の機能を備えるものもある。さらに、このようなATとRTとが同時に作動するアシストリプレイタイム(以下、「ART」という)の機能を備えたものもある。 In addition, such gaming machines have a function to navigate the establishment of a predetermined winning combination (for example, a predetermined small winning combination that is a winning combination related to the payout of gaming media) using a lamp or the like, that is, an assist time (hereinafter referred to as "AT"). ). Furthermore, such gaming machines are equipped with a replay time (hereinafter referred to as "RT") function, which activates a gaming state in which the probability of winning a replay is higher than normal when certain operating conditions are met. There is also. Furthermore, some devices are equipped with an assisted replay time (hereinafter referred to as "ART") function in which AT and RT operate simultaneously.

従来の遊技機において、スタックポインタを操作命令で使用して、数値データを処理する主制御装置が搭載された遊技機が提案されている(例えば、特許文献1参照)。 Among conventional gaming machines, a gaming machine has been proposed that is equipped with a main controller that processes numerical data by using a stack pointer in operation commands (see, for example, Patent Document 1).

特開2005-237737号公報Japanese Patent Application Publication No. 2005-237737

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, as a limitation peculiar to the above-mentioned gaming machines, the program capacity of the main control circuit is limited to a small capacity by regulations. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been strained due to the increasing complexity of gaming, and there is a need to reduce the capacity of processing programs, tables, etc. managed by the main control circuit.

本発明は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することを目的とする。 The present invention reduces the capacity of processing programs, tables, etc. managed by the main control circuit, increases the free space of the ROM of the main control circuit, and uses the increased free space of the ROM to improve the gameplay. The purpose is to provide a gaming machine that can.

上記目的達成のため、本実施形態の遊技機によれば、以下の発明の遊技機を提供することができる。 In order to achieve the above object, according to the gaming machine of this embodiment, it is possible to provide a gaming machine of the following invention.

本発明の遊技機は、
複数の図柄を複数の表示列で変動表示し、遊技者の停止操作に応じて結果表示を導出することで遊技を行う遊技機(例えば、パチスロ1)であって、
遊技動作を制御するための演算処理を行う演算処理手段と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段と、
設定値を変更するための設定変更開始手段と、を備え、
前記演算処理手段は、
前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理の実行時にデータが格納される専用レジスタと、
前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第1記憶手段又は前記第2記憶手段内のアドレスの一部を指定可能であり、且つ、リセット直後には前記第2記憶手段の先頭アドレスに含まれる上位側アドレスが設定される拡張レジスタと、を有し、
前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる命令を実行可能であり、且つ、前記拡張レジスタで設定された前記上位側アドレスを変更することなく前記第2記憶手段内のアドレス指定を行うことができ、
前記拡張レジスタと整数値とで指定された前記第2記憶手段内のアドレスの指定されたビットをチェックするビットテスト命令を実行することにより、前記設定変更開始手段がオン状態であるか否かを判定し、
前記設定変更開始手段のオン状態には、リセット直後はオフ状態であるがその後当該オフ状態がオン状態に変化したとき、及び、リセット直後からオン状態が維持されているときが含まれ、
前記演算処理手段は、リセット直後から前記設定変更開始手段のオン状態が維持されている場合だけでなく、リセット直後はオフ状態であるがその後当該オフ状態がオン状態に変化したときであり且つ遊技媒体の受付が禁止されていない場合にも、遊技媒体の受付を禁止し、次いで、前記拡張レジスタと整数値とで指定された前記第2記憶手段内のアドレスの指定されたビットをオン状態にセットするビットセット命令を実行することにより、前記第2記憶手段の所定の領域の指定ビットをオン状態にセットし、
前記第1記憶手段には、第1の記憶領域及び第2の記憶領域が設けられ、
前記第2記憶手段には、第3の記憶領域及び第4の記憶領域が設けられ、
前記第3の記憶領域は、前記第1記憶手段の前記第1の記憶領域に記憶されたプログラムを実行するときにデータを一時的に格納する作業領域であり、
前記第4の記憶領域は、前記第1記憶手段の前記第2の記憶領域に記憶されたプログラムを実行するときにデータを一時的に格納する作業領域であり、
前記設定値を変更するための処理では、前記第3の記憶領域の情報を削除可能な第1初期化処理と、前記第4の記憶領域の情報を削除可能な第2初期化処理とを実行可能であり、
前記第1初期化処理では、前記第4の記憶領域を含まない範囲で前記第2記憶手段におけるアドレスが指定されることで、指定された前記第3の記憶領域の情報を削除することが可能であり、
前記第1初期化処理で指定される前記アドレスは、初期化対象となる範囲の先頭アドレスであり、前記第1初期化処理で情報が削除される範囲は、前記先頭アドレスから前記第3の記憶領域の最終アドレスまでの範囲であることを特徴とすることができる。
The gaming machine of the present invention includes:
A gaming machine (for example, Pachislot 1) that performs a game by displaying a plurality of symbols in a variable manner in a plurality of display columns and deriving a result display according to a player's stop operation,
arithmetic processing means for performing arithmetic processing for controlling gaming operations;
a first storage means storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
and a setting change initiation means for changing the setting value,
The arithmetic processing means is
a general-purpose register in which data is stored during execution of the arithmetic processing;
a dedicated register in which data is stored during execution of the arithmetic processing;
Data is stored at the time of execution of the arithmetic processing, and part of the address in the first storage means or the second storage means can be specified by the stored data, and immediately after reset, the data is stored in the second storage means. an extension register in which an upper address included in the first address of the means is set;
The second storage means is capable of executing an instruction capable of specifying an address in the second storage means using the extension register, and the second storage means can execute an instruction that can specify an address in the second storage means without changing the upper address set in the extension register. You can specify the address within the
By executing a bit test instruction to check a specified bit of an address in the second storage means specified by the extension register and an integer value, it is determined whether or not the setting change starting means is in an on state. judge,
The on state of the setting change starting means includes a time when the off state is off immediately after a reset but then changes to an on state, and a time when the on state is maintained immediately after the reset,
The arithmetic processing means is used not only when the setting change starting means is maintained in the on state immediately after reset, but also when the off state changes to the on state immediately after the reset, and when the off state changes to the on state, and Even if reception of media is not prohibited, the reception of game media is prohibited, and then a specified bit of an address in the second storage means specified by the expansion register and the integer value is turned on. Setting a designated bit in a predetermined area of the second storage means to an on state by executing a bit set instruction to set it;
The first storage means is provided with a first storage area and a second storage area,
The second storage means is provided with a third storage area and a fourth storage area,
The third storage area is a work area in which data is temporarily stored when executing the program stored in the first storage area of the first storage means,
The fourth storage area is a work area in which data is temporarily stored when executing the program stored in the second storage area of the first storage means,
In the process for changing the setting value, a first initialization process that can delete information in the third storage area and a second initialization process that can delete information in the fourth storage area are executed. It is possible and
In the first initialization process, by specifying an address in the second storage means within a range that does not include the fourth storage area, it is possible to delete information in the specified third storage area. and
The address specified in the first initialization process is the first address of the range to be initialized, and the range from which information is deleted in the first initialization process is from the first address to the third memory. It can be characterized in that it is a range up to the final address of the area .

上記構成の本発明の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROM(第1記憶手段)の空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the gaming machine of the present invention having the above configuration, the capacity of processing programs, tables, etc. managed by the main control circuit is reduced, the free capacity of the ROM (first storage means) of the main control circuit is increased, and the increased capacity is It is possible to enhance the gameplay by utilizing the free space of the ROM.

本発明の一実施形態における遊技機の機能フローを説明するための図である。FIG. 2 is a diagram for explaining a functional flow of a gaming machine in an embodiment of the present invention. 本発明の一実施形態における遊技機の外観構造を示す斜視図である。1 is a perspective view showing the external structure of a gaming machine according to an embodiment of the present invention. 本発明の一実施形態における遊技機の内部構造を示す図である。1 is a diagram showing the internal structure of a gaming machine in an embodiment of the present invention. 本発明の一実施形態における遊技機の内部構造を示す図である。1 is a diagram showing the internal structure of a gaming machine in an embodiment of the present invention. 本発明の一実施形態のサブ表示装置に表示される各種表示画面の概略構成を示す図である。FIG. 3 is a diagram showing a schematic configuration of various display screens displayed on a sub display device according to an embodiment of the present invention. 本発明の一実施形態におけるサブ表示装置の表示画面の遷移例を示す図である。FIG. 6 is a diagram showing an example of transition of a display screen of a sub display device in an embodiment of the present invention. 本発明の一実施形態の遊技機が備える回路の全体構成を示すブロック図である。FIG. 1 is a block diagram showing the overall configuration of a circuit included in a gaming machine according to an embodiment of the present invention. 本発明の一実施形態における主制御回路の内部構成を示すブロック図である。FIG. 2 is a block diagram showing the internal configuration of a main control circuit in an embodiment of the present invention. 本発明の一実施形態におけるマイクロプロセッサの内部構成を示すブロック図である。1 is a block diagram showing the internal configuration of a microprocessor in an embodiment of the present invention. FIG. 本発明の一実施形態における副制御回路の内部構成を示すブロック図である。FIG. 3 is a block diagram showing the internal configuration of a sub-control circuit in an embodiment of the present invention. 本発明の一実施形態におけるメインCPUが有する各種レジスタの構成図である。FIG. 3 is a configuration diagram of various registers included in the main CPU in an embodiment of the present invention. 本発明の一実施形態における主制御回路のメモリマップを示す図である。FIG. 3 is a diagram showing a memory map of the main control circuit in an embodiment of the present invention. 本発明の一実施形態におけるパチスロの遊技状態の遷移フローを示す図である。FIG. 3 is a diagram showing a transition flow of the gaming state of pachi-slot in one embodiment of the present invention. 本発明の一実施形態における図柄配置テーブルの一例を示す図である。It is a figure showing an example of a symbol arrangement table in one embodiment of the present invention. 本発明の一実施形態における内部抽籤テーブルの一例を示す図である。It is a figure showing an example of an internal lottery table in one embodiment of the present invention. 本発明の一実施形態における内部抽籤テーブルの一例を示す図である。It is a figure showing an example of an internal lottery table in one embodiment of the present invention. 本発明の一実施形態における図柄組合せテーブルの一例を示す図である。It is a figure showing an example of a symbol combination table in one embodiment of the present invention. 本発明の一実施形態における図柄組合せテーブルの一例を示す図である。It is a figure showing an example of a symbol combination table in one embodiment of the present invention. 本発明の一実施形態における図柄組合せテーブルの一例を示す図である。It is a figure showing an example of a symbol combination table in one embodiment of the present invention. 本発明の一実施形態における図柄組合せテーブルの一例を示す図である。It is a figure showing an example of a symbol combination table in one embodiment of the present invention. 本発明の一実施形態における図柄組合せテーブルの一例を示す図である。It is a figure showing an example of a symbol combination table in one embodiment of the present invention. 本発明の一実施形態における内部当籤役と停止操作順序(打順)と表示役等との対応関係を示す図である。FIG. 3 is a diagram showing a correspondence relationship between an internal winning combination, a stop operation order (batting order), a display combination, etc. in an embodiment of the present invention. 本発明の一実施形態における内部当籤役と停止操作順序(打順)と表示役等との対応関係を示す図である。FIG. 3 is a diagram showing a correspondence relationship between an internal winning combination, a stop operation order (batting order), a display combination, etc. in an embodiment of the present invention. 本発明の一実施形態における内部当籤役と停止操作順序(打順)と表示役等との対応関係を示す図である。FIG. 3 is a diagram showing a correspondence relationship between an internal winning combination, a stop operation order (batting order), a display combination, etc. in an embodiment of the present invention. 本発明の一実施形態における当り要求フラグ格納領域、入賞作動フラグ格納領域の構成を示す図である。It is a diagram showing the configuration of a winning request flag storage area and a winning operation flag storage area in an embodiment of the present invention. 本発明の一実施形態における持越役格納領域の構成を示す図である。It is a diagram showing the configuration of a carryover combination storage area in an embodiment of the present invention. 本発明の一実施形態における遊技状態フラグ格納領域の構成を示す図である。It is a diagram showing the configuration of a gaming state flag storage area in an embodiment of the present invention. 本発明の一実施形態における作動ストップボタン格納領域の構成を示す図である。FIG. 3 is a diagram showing the configuration of an operation stop button storage area in an embodiment of the present invention. 本発明の一実施形態における押下順序格納領域の構成を示す図である。FIG. 3 is a diagram showing the configuration of a press order storage area in an embodiment of the present invention. 本発明の一実施形態における図柄コード格納領域の構成を示す図である。It is a diagram showing the configuration of a symbol code storage area in an embodiment of the present invention. 本発明の一実施形態におけるパチスロの全体の遊技の流れを説明する図である。FIG. 2 is a diagram illustrating the overall flow of a pachi-slot game in an embodiment of the present invention. 本発明の一実施形態におけるパチスロの通常状態の遊技の流れを説明する図である。FIG. 2 is a diagram illustrating the flow of a normal game of pachi-slot according to an embodiment of the present invention. 本発明の一実施形態における通常状態で用いられる抽籤テーブルの一例を示す図である。FIG. 3 is a diagram showing an example of a lottery table used in a normal state in an embodiment of the present invention. 本発明の一実施形態における通常状態で用いられる抽籤テーブルの一例を示す図である。FIG. 3 is a diagram showing an example of a lottery table used in a normal state in an embodiment of the present invention. 本発明の一実施形態における通常状態で用いられる抽籤テーブルの一例を示す図である。FIG. 3 is a diagram showing an example of a lottery table used in a normal state in an embodiment of the present invention. 本発明の一実施形態における通常状態で用いられる抽籤テーブルの一例を示す図である。FIG. 3 is a diagram showing an example of a lottery table used in a normal state in an embodiment of the present invention. 本発明の一実施形態におけるパチスロの前兆状態の遊技の流れを説明する図である。FIG. 2 is a diagram illustrating the flow of a pachi-slot game in a premonitory state according to an embodiment of the present invention. 本発明の一実施形態における前兆状態で用いられる抽籤テーブルの一例を示す図である。FIG. 3 is a diagram showing an example of a lottery table used in a precursor state according to an embodiment of the present invention. 本発明の一実施形態におけるパチスロのRUSH準備状態の遊技の流れを説明する図である。FIG. 2 is a diagram illustrating the flow of a game in the RUSH preparation state of pachi-slot according to an embodiment of the present invention. 本発明の一実施形態におけるRUSH準備状態で用いられる抽籤テーブルの一例を示す図である。It is a figure showing an example of a lottery table used in a RUSH preparation state in one embodiment of the present invention. 本発明の一実施形態におけるRUSH準備状態中の演出表示の一例を示す図である。It is a figure which shows an example of the effect display during the RUSH preparation state in one embodiment of this invention. 本発明の一実施形態におけるパチスロの通常RUSH状態の遊技の流れを説明する図である。FIG. 2 is a diagram illustrating the flow of a game in a normal RUSH state of pachi-slot in an embodiment of the present invention. 本発明の一実施形態におけるパチスロの特別RUSH状態の遊技の流れを説明する図である。FIG. 2 is a diagram illustrating the flow of a game in a special RUSH state of pachi-slot in an embodiment of the present invention. 本発明の一実施形態におけるRUSH状態中の演出表示の一例を示す図である。It is a figure which shows an example of the effect display during the RUSH state in one embodiment of this invention. 本発明の一実施形態におけるパチスロのART状態の遊技の流れを説明する図である。FIG. 2 is a diagram illustrating the flow of a game in the ART state of pachi-slot according to an embodiment of the present invention. 本発明の一実施形態におけるART状態で用いられる抽籤テーブルの一例を示す図である。FIG. 3 is a diagram showing an example of a lottery table used in the ART state in an embodiment of the present invention. 本発明の一実施形態におけるART状態中の演出表示の一例を示す図である。FIG. 3 is a diagram showing an example of an effect display during an ART state in an embodiment of the present invention. 本発明の一実施形態におけるパチスロのバトル状態の遊技の流れを説明する図である。FIG. 2 is a diagram illustrating the flow of a game in a battle state of pachi-slot according to an embodiment of the present invention. 本発明の一実施形態におけるバトル状態で用いられる抽籤テーブルの一例を示す図である。It is a figure showing an example of a lottery table used in a battle state in one embodiment of the present invention. 本発明の一実施形態におけるバトル状態で用いられる抽籤テーブルの一例を示す図である。It is a figure showing an example of a lottery table used in a battle state in one embodiment of the present invention. 本発明の一実施形態におけるバトル状態で用いられる抽籤テーブルの一例を示す図である。It is a figure showing an example of a lottery table used in a battle state in one embodiment of the present invention. 本発明の一実施形態におけるバトル状態中の演出表示の一例を示す図である。FIG. 3 is a diagram showing an example of an effect display during a battle state in an embodiment of the present invention. 本発明の一実施形態におけるバトル状態中の演出表示の一例を示す図である。FIG. 3 is a diagram showing an example of an effect display during a battle state in an embodiment of the present invention. 本発明の一実施形態におけるパチスロの引き戻し状態の遊技の流れを説明する図である。FIG. 2 is a diagram illustrating the flow of a game in a pull-back state of pachi-slot according to an embodiment of the present invention. 本発明の一実施形態における引き戻し状態で用いられる抽籤テーブルの一例を示す図である。FIG. 3 is a diagram showing an example of a lottery table used in a pull-back state in an embodiment of the present invention. 本発明の一実施形態における遊技機の主制御回路により実行される電源投入(リセット割込み)時処理の例を示すフローチャートである。It is a flowchart showing an example of power-on (reset interrupt) processing executed by the main control circuit of the gaming machine in one embodiment of the present invention. 本発明の一実施形態における電源投入時処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 2 is a diagram illustrating an example of a source program for executing various processes in a flowchart of power-on processing in an embodiment of the present invention. 本発明の一実施形態における遊技復帰処理の例を示すフローチャートである。It is a flowchart showing an example of game return processing in one embodiment of the present invention. 本発明の一実施形態における遊技復帰処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。It is a diagram showing an example of a source program for executing various processes in a flowchart of a game return process in an embodiment of the present invention. 本発明の一実施形態における設定変更確認処理の例を示すフローチャートである。7 is a flowchart illustrating an example of setting change confirmation processing in an embodiment of the present invention. 本発明の一実施形態における設定変更確認処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 3 is a diagram illustrating an example of a source program for executing various processes in a flowchart of a setting change confirmation process according to an embodiment of the present invention. 本発明の一実施形態における設定変更コマンド生成格納処理の例を示すフローチャートである。7 is a flowchart illustrating an example of a setting change command generation and storage process according to an embodiment of the present invention. 本発明の一実施形態における設定変更コマンド生成格納処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 3 is a diagram illustrating an example of a source program for executing various processes in a flowchart of a setting change command generation/storage process according to an embodiment of the present invention. 本発明の一実施形態における通信データ格納処理の例を示すフローチャートである。3 is a flowchart illustrating an example of communication data storage processing in an embodiment of the present invention. 本発明の一実施形態における通信データ格納処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 3 is a diagram showing an example of a source program for executing various processes in a flowchart of communication data storage processing in an embodiment of the present invention. 本発明の一実施形態における通信データポインタ更新処理の例を示すフローチャートである。3 is a flowchart illustrating an example of communication data pointer update processing in an embodiment of the present invention. 本発明の一実施形態における通信データポインタ更新処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 3 is a diagram illustrating an example of a source program for executing various processes in a flowchart of communication data pointer update processing in an embodiment of the present invention. 本発明の一実施形態における電断時(外部)処理の例を示すフローチャートである。It is a flowchart which shows the example of processing at the time of power interruption (external) in one embodiment of the present invention. 本発明の一実施形態におけるチェックサム生成処理(規定外)の例を示すフローチャートである。It is a flowchart which shows an example of checksum generation processing (non-standard) in one embodiment of the present invention. 本発明の一実施形態におけるチェックサム生成処理のフローチャート中の各種処理を実行するためのソースプログラムの一例、並びに、チェックサム生成処理で実行されるスタックポインタの更新動作及びレジスタへのデータの読み出し動作の様子を示す図である。An example of a source program for executing various processes in the flowchart of checksum generation processing according to an embodiment of the present invention, as well as stack pointer update operation and register read operation executed in checksum generation processing. FIG. 本発明の一実施形態におけるサムチェック処理(規定外)の例を示すフローチャートである。It is a flowchart which shows an example of sum check processing (non-standard) in one embodiment of the present invention. 本発明の一実施形態におけるサムチェック処理(規定外)の例を示すフローチャートである。It is a flow chart which shows an example of sum check processing (non-standard) in one embodiment of the present invention. 本発明の一実施形態におけるサムチェック処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 3 is a diagram showing an example of a source program for executing various processes in a flowchart of sum check processing in an embodiment of the present invention. 本発明の一実施形態における遊技機の主制御回路により実行されるメイン処理(主要動作処理)の例を示すフローチャートである。It is a flowchart showing an example of main processing (main operation processing) executed by the main control circuit of the gaming machine in one embodiment of the present invention. 本発明の一実施形態におけるメダル受付・スタートチェック処理の例を示すフローチャートである。It is a flowchart showing an example of medal acceptance/start check processing in one embodiment of the present invention. 本発明の一実施形態におけるメダル受付・スタートチェック処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 2 is a diagram showing an example of a source program for executing various processes in a flowchart of medal acceptance/start check processing in an embodiment of the present invention. 本発明の一実施形態におけるメダル投入処理の例を示すフローチャートである。It is a flow chart showing an example of medal insertion processing in one embodiment of the present invention. 本発明の一実施形態におけるメダル投入処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 2 is a diagram showing an example of a source program for executing various processes in a flowchart of medal insertion processing in an embodiment of the present invention. 本発明の一実施形態におけるメダル投入チェック処理の例を示すフローチャートである。It is a flowchart which shows an example of medal insertion check processing in one embodiment of the present invention. 本発明の一実施形態におけるメダル投入チェック処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 3 is a diagram showing an example of a source program for executing various processes in a flowchart of a medal insertion check process in an embodiment of the present invention. 本発明の一実施形態におけるエラー処理の例を示すフローチャートである。3 is a flowchart illustrating an example of error processing in an embodiment of the present invention. 本発明の一実施形態におけるエラー処理のソースプログラム上で、実際に参照されるエラーテーブルの構成の一例を示す図である。FIG. 2 is a diagram illustrating an example of the configuration of an error table that is actually referred to on a source program for error processing in an embodiment of the present invention. 本発明の一実施形態における乱数取得処理の例を示すフローチャートである。It is a flowchart which shows an example of random number acquisition processing in one embodiment of the present invention. 本発明の一実施形態における内部抽籤処理の例を示すフローチャートである。It is a flowchart showing an example of internal lottery processing in one embodiment of the present invention. 本発明の一実施形態における内部抽籤処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 2 is a diagram showing an example of a source program for executing various processes in a flowchart of internal lottery processing in an embodiment of the present invention. 本発明の一実施形態における第2インターフェースボード制御処理(規定外)の例を示すフローチャートである。12 is a flowchart illustrating an example of second interface board control processing (non-standard) in an embodiment of the present invention. 本発明の一実施形態における第2インターフェースボード出力処理の例を示すフローチャートである。7 is a flowchart illustrating an example of second interface board output processing in an embodiment of the present invention. 本発明の一実施形態における引込優先順位格納処理の例を示すフローチャートである。It is a flowchart which shows an example of attraction priority storage processing in one embodiment of the present invention. 本発明の一実施形態における引込優先順位格納処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。It is a figure which shows an example of the source program for executing various processes in the flowchart of the attraction|attraction priority storage process in one embodiment of this invention. 本発明の一実施形態における図柄コード取得処理の例を示すフローチャートである。It is a flowchart showing an example of pattern code acquisition processing in one embodiment of the present invention. 本発明の一実施形態における図柄コード取得処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。It is a figure which shows an example of the source program for performing various processes in the flowchart of the pattern code acquisition process in one embodiment of this invention. 本発明の一実施形態における論理積演算処理の例を示すフローチャートである。3 is a flowchart illustrating an example of logical product operation processing in an embodiment of the present invention. 本発明の一実施形態における引込優先順位取得処理の例を示すフローチャートである。It is a flowchart which shows an example of attraction priority order acquisition processing in one embodiment of the present invention. 本発明の一実施形態における引込優先順位取得処理の例を示すフローチャートである。It is a flowchart which shows an example of attraction priority order acquisition processing in one embodiment of the present invention. 本発明の一実施形態における引込優先順位取得処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 2 is a diagram showing an example of a source program for executing various processes in a flowchart of attraction priority order acquisition processing according to an embodiment of the present invention. 本発明の一実施形態におけるリール停止制御処理の例を示すフローチャートである。It is a flow chart which shows an example of reel stop control processing in one embodiment of the present invention. 本発明の一実施形態におけるリール停止制御処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。It is a figure which shows an example of the source program for executing various processes in the flowchart of the reel stop control process in one embodiment of this invention. 本発明の一実施形態におけるリール停止制御処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。It is a figure which shows an example of the source program for executing various processes in the flowchart of the reel stop control process in one embodiment of this invention. 本発明の一実施形態におけるリール停止可能信号OFF処理(規定外)の例を示すフローチャートである。It is a flow chart which shows an example of reel stop possibility signal OFF processing (non-standard) in one embodiment of the present invention. 本発明の一実施形態におけるリール停止可能信号ON処理(規定外)の例を示すフローチャートである。It is a flow chart which shows an example of reel stop possibility signal ON processing (non-standard) in one embodiment of the present invention. 本発明の一実施形態における規定外ポート出力処理の例を示すフローチャートである。3 is a flowchart illustrating an example of non-standard port output processing in an embodiment of the present invention. 本発明の一実施形態における規定外ポート出力処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 3 is a diagram illustrating an example of a source program for executing various processes in a flowchart of non-standard port output processing in an embodiment of the present invention. 本発明の一実施形態における入賞検索処理の例を示すフローチャートである。It is a flowchart showing an example of winning search processing in one embodiment of the present invention. 本発明の一実施形態における入賞検索処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 2 is a diagram showing an example of a source program for executing various processes in a flowchart of a winning search process in an embodiment of the present invention. 本発明の一実施形態におけるイリーガルヒットチェック処理の例を示すフローチャートである。3 is a flowchart illustrating an example of illegal hit check processing in an embodiment of the present invention. 本発明の一実施形態におけるイリーガルヒットチェック処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 3 is a diagram showing an example of a source program for executing various processes in a flowchart of illegal hit check processing in an embodiment of the present invention. 本発明の一実施形態における入賞チェック・メダル払出処理の例を示すフローチャートである。It is a flowchart showing an example of winning check/medal payout processing in one embodiment of the present invention. 本発明の一実施形態における入賞チェック・メダル払出処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 2 is a diagram showing an example of a source program for executing various processes in a flowchart of winning check/medal payout processing in an embodiment of the present invention. 本発明の一実施形態におけるメダル払出枚数チェック処理の例を示すフローチャートである。It is a flowchart showing an example of a medal payout number check process in one embodiment of the present invention. 本発明の一実施形態におけるメダル払出枚数チェック処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 3 is a diagram showing an example of a source program for executing various processes in a flowchart of a process for checking the number of medals to be paid out in an embodiment of the present invention. 本発明の一実施形態におけるボーナスチェック処理の例を示すフローチャートである。It is a flowchart showing an example of bonus check processing in one embodiment of the present invention. 本発明の一実施形態におけるRTチェック処理の例を示すフローチャートである。It is a flowchart which shows an example of RT check processing in one embodiment of the present invention. 本発明の一実施形態における遊技機の主制御回路により実行される割込処理の例を示すフローチャートである。It is a flowchart showing an example of interrupt processing executed by the main control circuit of the gaming machine in one embodiment of the present invention. 本発明の一実施形態における7セグLED駆動処理の例を示すフローチャートである。It is a flowchart which shows an example of 7 segment LED drive processing in one embodiment of the present invention. 本発明の一実施形態における7セグLED駆動処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 3 is a diagram showing an example of a source program for executing various processes in a flowchart of 7-segment LED drive processing in an embodiment of the present invention. 本発明の一実施形態における7セグ表示データ生成処理の例を示すフローチャートである。It is a flowchart which shows an example of 7 segment display data generation processing in one embodiment of the present invention. 本発明の一実施形態における7セグ表示データ生成処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 3 is a diagram showing an example of a source program for executing various processes in a flowchart of 7-segment display data generation processing in an embodiment of the present invention. 本発明の一実施形態における7セグ表示データ生成処理のソースプログラム上で、実際に参照される7セグカソードテーブルの構成の一例を示す図である。FIG. 2 is a diagram showing an example of the configuration of a 7-segment cathode table that is actually referred to on a source program for 7-segment display data generation processing in an embodiment of the present invention. 本発明の一実施形態におけるタイマー更新処理の例を示すフローチャートである。It is a flowchart which shows an example of timer update processing in one embodiment of the present invention. 本発明の一実施形態におけるタイマー更新処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 2 is a diagram illustrating an example of a source program for executing various processes in a flowchart of timer update processing in an embodiment of the present invention. 本発明の一実施形態における試射試験信号制御処理(規定外)の例を示すフローチャートである。It is a flowchart which shows an example of sight-fire test signal control processing (non-standard) in one embodiment of the present invention. 本発明の一実施形態における回胴制動信号生成処理の例を示すフローチャートである。It is a flow chart which shows an example of rotation drum braking signal generation processing in one embodiment of the present invention. 本発明の一実施形態における特賞信号制御処理の例を示すフローチャートである。It is a flowchart which shows an example of special prize signal control processing in one embodiment of the present invention. 本発明の一実施形態における条件装置信号制御処理の例を示すフローチャートである。It is a flow chart which shows an example of condition device signal control processing in one embodiment of the present invention. 本発明の一実施形態における条件装置信号制御処理の例を示すフローチャートである。It is a flow chart which shows an example of condition device signal control processing in one embodiment of the present invention. 本発明の一実施形態における遊技機の副制御回路により実行されるサブCPUの電源投入時処理の例を示すフローチャートである。It is a flowchart showing an example of power-on processing of the sub CPU executed by the sub control circuit of the gaming machine in one embodiment of the present invention. 本発明の一実施形態における遊技機の副制御回路により実行されるサブCPUの電断割込処理の例を示すフローチャートである。It is a flowchart showing an example of power interruption processing of the sub CPU executed by the sub control circuit of the gaming machine in one embodiment of the present invention. 本発明の一実施形態における主基板通信タスクの処理の例を示すフローチャートである。3 is a flowchart illustrating an example of processing of a main board communication task in an embodiment of the present invention. 本発明の一実施形態におけるサブ側ナビ制御処理の例を示すフローチャートである。It is a flow chart which shows an example of sub-side navigation control processing in one embodiment of the present invention. 本発明の一実施形態における遊技者登録処理の例を示すフローチャートである。It is a flowchart showing an example of player registration processing in one embodiment of the present invention. 本発明の一実施形態における履歴管理処理の例を示すフローチャートである。It is a flowchart which shows an example of history management processing in one embodiment of the present invention. 本発明の一実施形態における演出制御処理の例を示すフローチャートである。It is a flow chart showing an example of production control processing in one embodiment of the present invention.

以下、本発明の一実施形態に係る遊技機としてパチスロを例に挙げ、図面を参照しながら、その構成及び動作について説明する。なお、本実施形態では、ボーナス作動機能及びART機能を備えたパチスロについて説明する。 DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a pachi-slot machine will be taken as an example of a gaming machine according to an embodiment of the present invention, and its configuration and operation will be explained with reference to the drawings. In this embodiment, a pachi-slot machine equipped with a bonus activation function and an ART function will be described.

<機能フロー>
まず、図1を参照して、パチスロの機能フローについて説明する。本実施形態のパチスロでは、遊技を行うための遊技媒体としてメダルを用いる。なお、遊技媒体としては、メダル以外にも、例えば、コイン、遊技球、遊技用のポイントデータ又はトークン等を適用することもできる。また、遊技媒体は、「遊技価値」、あるいは「遊技用価値」を称されることもある。
<Functional flow>
First, the functional flow of pachi-slot will be explained with reference to FIG. In the pachi-slot machine of this embodiment, medals are used as game media for playing games. Note that, as the game medium, other than medals, for example, coins, game balls, point data for games, tokens, etc. can also be applied. Furthermore, gaming media is sometimes referred to as "gaming value" or "gaming value."

遊技者によりパチスロにメダルが投入され、スタートレバーが操作されると、予め定められた数値範囲(例えば、0~65535)の乱数から一つの値(以下、乱数値という)が抽出される。 When a player inserts a medal into a pachi-slot machine and operates a start lever, one value (hereinafter referred to as a random number) is extracted from random numbers in a predetermined numerical range (for example, 0 to 65535).

内部抽籤手段は、抽出された乱数値に基づいて抽籤を行い、内部当籤役を決定する。この内部抽籤手段は、後述の主制御回路が備える各種処理手段(処理機能)の一つである。内部当籤役の決定により、後述の有効ライン(入賞判定ライン)に沿って表示を行うことを許可する(表示が許容される)図柄の組合せが決定される。なお、図柄の組合せの種別としては、メダルの払い出し、再遊技(リプレイ)の作動、ボーナスの作動等といった特典が遊技者に与えられる「入賞」に係るものと、それ以外のいわゆる「はずれ」に係るものとが設けられる。なお、以下では、メダルの払い出しに係る役を「小役」と称し、再遊技(リプレイ)の作動に係る役を「リプレイ役」と称する。また、ボーナスの作動(ボーナスゲーム)に係る役を「ボーナス役」と称する。また、内部当籤し得る役(すなわち、成立が許可される図柄の組合せ)は、単に「役」と称されることがあり、内部当籤役は、「当籤役」、「事前決定結果」、あるいは「導出許容条件」と称されることがある。また、内部抽籤手段は、「役決定手段」、「当籤役決定手段」、「事前決定手段」、あるいは「導出許容条件決定手段」と称されることがある。 The internal lottery means performs a lottery based on the extracted random numbers and determines an internal winning combination. This internal lottery means is one of various processing means (processing functions) provided in the main control circuit, which will be described later. By determining the internal winning combination, a combination of symbols that is permitted to be displayed (displayed) along an effective line (winning determination line) to be described later is determined. In addition, the types of symbol combinations are those related to "winning" where the player is given benefits such as medal payout, replay activation, bonus activation, etc., and those related to other so-called "losing". The following shall be provided. Note that hereinafter, the winning combination related to the payout of medals will be referred to as a "small winning combination", and the winning combination related to the replay operation will be referred to as a "replay winning combination". In addition, a winning combination related to bonus activation (bonus game) is referred to as a "bonus winning combination". In addition, a winning combination that can be internally won (i.e., a combination of symbols that is allowed to occur) is sometimes simply referred to as a "winning combination", and an internal winning combination can be referred to as a "winning combination", "predetermined result", or This is sometimes referred to as a "derivation permissible condition." Further, the internal lottery means may be referred to as a "winning combination determining means", "winning combination determining means", "advance determining means", or "derivation permissible condition determining means".

また、スタートレバーが操作されると、複数のリールの回転が行われる。その後、遊技者により所定のリールに対応するストップボタンが押されると、リール停止制御手段は、内部当籤役とストップボタンが押されたタイミングとに基づいて、該当するリールの回転を停止する制御を行う。このリール停止制御手段は、後述の主制御回路が備える各種処理手段(処理機能)の一つである。なお、開始操作を行うための操作手段は、スタートレバーのようにレバー形状をしたものに限られず、遊技者が開始操作を行うことが可能であれば、どのような操作手段であってもよい。また、停止操作を行うための操作手段は、ストップボタンのようにボタン形状をしたものに限られず、遊技者が停止操作を行うことが可能であれば、どのような操作手段であってもよい。 Furthermore, when the start lever is operated, a plurality of reels are rotated. Thereafter, when the player presses the stop button corresponding to a predetermined reel, the reel stop control means controls to stop the rotation of the corresponding reel based on the internal winning combination and the timing at which the stop button is pressed. conduct. This reel stop control means is one of various processing means (processing functions) included in the main control circuit described later. Note that the operating means for performing the starting operation is not limited to a lever-shaped one such as a start lever, and may be any operating means as long as the player can perform the starting operation. . Further, the operating means for performing the stop operation is not limited to a button-shaped one such as a stop button, and may be any operating means as long as the player can perform the stop operation. .

パチスロでは、基本的に、ストップボタンが押されたときから規定時間(190msec又は75msec)内に、該当するリールの回転を停止する制御が行われる。本実施形態では、この規定時間内にリールの回転に伴って移動する図柄の数を「滑り駒数」という。そして、本実施形態では、規定時間が190msecである場合には、滑り駒数の最大数(最大滑り駒数)を図柄4個分に定め、規定時間が75msecである場合には、最大滑り駒数を図柄1個分に定める。なお、規定時間は、通常は190msecであり、最大滑り駒数は各リールで図柄4個分となるが、特定のボーナス(ミドルボーナス:MBと称する)の作動中は、特定のリールについて、規定時間が75msecとなり、最大滑り駒数は図柄1個分となる。 In pachi-slot, control is basically performed to stop the rotation of the corresponding reel within a specified time (190 msec or 75 msec) from when a stop button is pressed. In this embodiment, the number of symbols that move as the reels rotate within this specified time is referred to as the "number of sliding pieces." In this embodiment, when the specified time is 190 msec, the maximum number of sliding pieces (maximum number of sliding pieces) is set to 4 symbols, and when the specified time is 75 msec, the maximum number of sliding pieces is set to 4 symbols. Set the number to one symbol. Note that the regulation time is normally 190 msec, and the maximum number of pieces to slide is 4 symbols on each reel. However, when a specific bonus (referred to as middle bonus: MB) is in operation, The time is 75 msec, and the maximum number of sliding pieces is one symbol.

リール停止制御手段は、入賞に係る図柄の組合せの表示を許可する内部当籤役が決定されているときは、通常、190msec(図柄4駒分)の規定時間内に、その図柄の組合せが有効ラインに沿って極力表示されるようにリールの回転を停止させる。また、リール停止制御手段は、規定時間を利用して、内部当籤役によってその表示が許可されていない図柄の組合せが有効ラインに沿って表示されないようにリールの回転を停止させる。なお、リールの回転が停止したときに表示された図柄は、「停止表示」、あるいは「表示結果」と称されることがある。また、リールの回転が停止したときに有効ラインに図柄が表示されることを、「停止表示の導出」、あるいは「表示結果の導出」などと表現する場合がある。 When an internal winning combination that permits the display of winning symbol combinations is determined, the reel stop control means normally causes the symbol combination to appear on the active line within a specified time of 190 msec (4 symbols). The reels will stop rotating so that they are displayed as closely as possible. Further, the reel stop control means uses the specified time to stop the rotation of the reels so that symbol combinations whose display is not permitted due to the internal winning combination are not displayed along the active line. Note that the symbols displayed when the reels stop rotating are sometimes referred to as a "stop display" or a "display result." Furthermore, the display of symbols on the active line when the reels stop rotating is sometimes expressed as "deriving a stop display" or "deriving a display result."

また、リール停止制御手段は、リールが回転してから、予め定められた自動停止時間が経過した場合には、遊技者が停止操作を行っていない場合でも、自動的に各リールを停止させる自動停止制御を行うようにしてもよい。この場合には、遊技者の停止操作を介さずにリールが停止することとなるため、いずれかの内部当籤役が決定されている場合であっても、いずれの入賞に係る図柄の組合せも有効ラインに沿って表示されていないようにリールの回転を停止させることが望ましい。 The reel stop control means also includes an automatic reel stop control means that automatically stops each reel when a predetermined automatic stop time has elapsed after the reels have rotated, even if the player has not performed a stop operation. Stop control may also be performed. In this case, the reels will stop without the player's stop operation, so even if any internal winning combination has been determined, any combination of winning symbols will be valid. It is desirable to stop the rotation of the reels so that they are not displayed along the line.

このようにして、複数のリールの回転が全て停止されると、入賞判定手段は、有効ラインに沿って表示された図柄の組合せが、入賞に係るもの(あるいは、その他予め定められたもの)であるか否かの判定を行う。すなわち、入賞に係る図柄の組合せ(あるいは、その他予め定められた図柄の組合せ)が成立したか否かの判定を行う。この入賞判定手段もまた、後述の主制御回路が備える各種処理手段(処理機能)の一つである。そして、表示された図柄の組合せが、入賞判定手段により入賞に係るもの(あるいは、その他予め定められたもの)である(すなわち、入賞に係る図柄の組合せ(あるいは、その他予め定められた図柄の組合せ)が成立した)と判定されると、メダルの払い出し等の特典が遊技者に与えられ、あるいは、それを契機として各種の制御が行われる。パチスロでは、以上のような一連の流れが1回の遊技(単位遊技)として行われる。 In this way, when the rotation of all the plurality of reels is stopped, the winning determination means determines whether the combination of symbols displayed along the active line is related to a winning (or other predetermined combination). Determine whether it exists or not. That is, it is determined whether or not a winning combination of symbols (or other predetermined symbol combination) has been achieved. This winning determination means is also one of various processing means (processing functions) included in the main control circuit, which will be described later. The displayed symbol combination is determined by the winning determination means to be a winning symbol (or other predetermined symbol combination) (i.e., a winning symbol combination (or other predetermined symbol combination) ) is established, benefits such as payout of medals are given to the player, or various controls are performed using this as an opportunity. In pachi-slot, the series of flows described above are played as one game (unit game).

なお、入賞判定手段は、有効ラインに沿って表示された図柄の組合せが、単に予め定められた複数の図柄の組合せのうちのいずれかの図柄の組合せに該当するか否かを判定するものであってもよいし、内部抽籤手段によって決定された内部当籤役に係る図柄の組合せに該当するか否かを判定するものであってもよい。すなわち、前者では、内部当籤役と切り離して、入賞に係る図柄の組合せであるか否かを判定するものであってもよい。この場合、リール停止制御手段によって適切に停止制御が行われる限り、誤入賞の発生の防止は十分に担保され得ることから、誤入賞検知に係る制御負担を低減させることが可能となる。一方、後者では、入賞に係る図柄の組合せが、入賞が許可されていた図柄の組合せであるか否かも判定可能とすることで、リールの不具合等により誤入賞が発生した場合に、その誤入賞を検知することができるため、セキュリティ性を向上させることが可能となる。 The winning determination means simply determines whether the combination of symbols displayed along the active line corresponds to any one of a plurality of predetermined symbol combinations. Alternatively, it may be determined whether the combination of symbols corresponds to an internal winning combination determined by an internal lottery means. That is, in the former case, it may be determined whether the combination of symbols is related to a winning combination or not, separately from the internal winning combination. In this case, as long as the reel stop control means appropriately performs the stop control, it is possible to sufficiently prevent the occurrence of erroneous winnings, so it is possible to reduce the control burden related to erroneous winning detection. On the other hand, in the latter case, by making it possible to determine whether or not the combination of symbols involved in winning a prize is a combination of symbols that is permitted to win, it is possible to determine whether or not the combination of symbols involved in winning a prize is a combination of symbols that is permitted to win. can be detected, which makes it possible to improve security.

また、パチスロでは、前述した一連の遊技動作の流れの中で、表示装置などによる映像の表示、各種ランプによる光の出力、スピーカによる音の出力、或いは、これらの組合せを利用して様々な演出が行われる。 In addition, in pachislot, in the flow of the above-mentioned series of game operations, various effects can be created using the display of images on a display device, the output of light from various lamps, the output of sound from speakers, or a combination of these. will be held.

具体的には、スタートレバーが操作されると、上述した内部当籤役の決定に用いられた乱数値とは別に、演出用の乱数値が抽出される。演出用の乱数値が抽出されると、演出内容決定手段は、内部当籤役に対応づけられた複数種類の演出内容の中から今回実行する演出を抽籤により決定する。この演出内容決定手段は、後述の副制御回路が備える各種処理手段(処理機能)の一つである。また、後述の主制御回路が演出内容を決定する場合には、この演出内容決定手段を、後述の主制御回路が備える各種処理手段(処理機能)の一つとすることもできる。 Specifically, when the start lever is operated, a random number value for presentation is extracted separately from the random number value used to determine the internal winning combination described above. When the random number value for performance is extracted, the performance content determining means determines by lottery the performance to be executed this time from among the plurality of types of performance contents associated with the internal winning combination. This performance content determining means is one of various processing means (processing functions) provided in a sub-control circuit, which will be described later. In addition, when the main control circuit described below determines the performance content, the performance content determining means may be one of various processing means (processing functions) included in the main control circuit described below.

次いで、演出内容決定手段により演出内容が決定されると、演出実行手段は、リールの回転開始時、各リールの回転停止時、入賞の有無の判定時等の各契機に連動させて対応する演出を実行する。このように、パチスロでは、例えば、内部当籤役に対応づけられた演出内容を実行することによって、決定された内部当籤役(言い換えると、狙うべき図柄の組合せ)を知る機会又は予想する機会が遊技者に提供され、遊技者の興味の向上を図ることができる。 Next, when the performance content is determined by the performance content determining means, the performance execution means executes a corresponding performance in conjunction with each opportunity such as when the reels start rotating, when each reel stops rotating, and when determining whether or not there is a prize. Execute. In this way, in pachislot, for example, by executing the production contents associated with the internal winning combination, there is an opportunity to know or predict the determined internal winning combination (in other words, the combination of symbols to aim for). It is possible to increase the interest of players.

<パチスロの構造>
次に、図2~図4を参照して、本発明の一実施形態に係るパチスロの構造について説明する。
<Structure of Pachislot>
Next, the structure of a pachi-slot machine according to an embodiment of the present invention will be described with reference to FIGS. 2 to 4.

[外観構造]
図2は、パチスロ1の外部構造を示す斜視図である。
[Exterior structure]
FIG. 2 is a perspective view showing the external structure of the pachi-slot machine 1.

パチスロ1は、図2に示すように、外装体(遊技機本体)2を備える。外装体2は、リールや回路基板等を収容するキャビネット2aと、キャビネット2aの開口を開閉可能に取り付けられるフロントドア2bとを有する。 As shown in FIG. 2, the pachislot 1 includes an exterior body (gaming machine main body) 2. The exterior body 2 includes a cabinet 2a that accommodates reels, circuit boards, and the like, and a front door 2b that is attached to open and close the opening of the cabinet 2a.

キャビネット2aの内部には、3つのリール3L,3C,3R(変動表示手段、表示列)が横一列に並べて設けられている。以下、各リール3L,3C,3R(メインリール)を、それぞれ左リール3L、中リール3C、右リール3Rともいう。各リール3L,3C,3Rは、円筒状に形成されたリール本体と、リール本体の周面に装着された透光性のシート材を有する。そして、シート材の表面には、複数(例えば20個)の図柄が周方向(リールの回転方向)に沿って所定の間隔をあけて描かれている。なお、各リール3L,3C,3Rは、「図柄表示手段」、「可変表示手段」、あるいは「可変表示器」などと表現される場合もある。また、これらの構成要素として、後述の図柄表示領域4を含む場合もある。また、「図柄」は、遊技者が視認により識別可能な情報であればよく、その意味において「識別情報」などと表現される場合もある。 Inside the cabinet 2a, three reels 3L, 3C, and 3R (variable display means, display row) are arranged horizontally in a row. Hereinafter, the reels 3L, 3C, and 3R (main reels) are also referred to as the left reel 3L, middle reel 3C, and right reel 3R, respectively. Each of the reels 3L, 3C, and 3R has a cylindrical reel body and a translucent sheet material attached to the circumferential surface of the reel body. A plurality of (for example, 20) symbols are drawn on the surface of the sheet material at predetermined intervals along the circumferential direction (rotation direction of the reels). The reels 3L, 3C, and 3R may also be expressed as "symbol display means," "variable display means," or "variable display device." Further, these components may include a symbol display area 4, which will be described later. Further, the "symbol" may be any information that can be visually identified by the player, and may be expressed as "identification information" in that sense.

フロントドア2bは、ドア本体9と、フロントパネル10と、腰部パネル12と、台座部13とを備える。ドア本体9は、ヒンジ(不図示)を用いてキャビネット2aに開閉可能に取り付けられる。ヒンジは、パチスロ1の前方側(遊技者側)から見て、ドア本体9の左側の側端部に設けられる。なお、キャビネット2aは、単に「箱体」と称することもできるし、フロントドア2bは、単に「扉」、あるいは「前面扉」と称することもできる。また、キャビネット2aは、フロントドア2bを支持、あるいは固定する枠体として機能するため、「支持体」、「支持枠」、あるいは「固定枠」などと表現される場合もある。また、フロントドア2bは、複数の扉部材によって構成されるものであってもよい。例えば、キャビネット2aの開口の上方側に取り付けられる上扉部材と、キャビネット2aの開口の下方側に取り付けられる下扉部材とによって構成されるものであってもよいし、遊技機の前面側からみて、キャビネット2aの開口側に取り付けられる内側扉部材と、遊技機の前面側に取り付けられる外側扉部材とによって構成されるものであってもよい。 The front door 2b includes a door body 9, a front panel 10, a waist panel 12, and a pedestal 13. The door body 9 is attached to the cabinet 2a using a hinge (not shown) so that it can be opened and closed. The hinge is provided at the left side end of the door body 9 when viewed from the front side (player side) of the pachislot 1. Note that the cabinet 2a can also be simply referred to as a "box," and the front door 2b can also be simply referred to as a "door" or a "front door." Furthermore, since the cabinet 2a functions as a frame that supports or fixes the front door 2b, it may also be expressed as a "support body," "support frame," or "fixed frame." Further, the front door 2b may be constituted by a plurality of door members. For example, it may be configured with an upper door member attached to the upper side of the opening of the cabinet 2a and a lower door member attached to the lower side of the opening of the cabinet 2a, or when viewed from the front side of the gaming machine. , it may be constructed of an inner door member attached to the opening side of the cabinet 2a and an outer door member attached to the front side of the gaming machine.

フロントパネル10は、ドア本体9の上部に設けられている。このフロントパネル10は、開口10aを有する枠状部材で構成される。フロントパネル10の開口10aは、表示装置カバー30によって塞がれ、表示装置カバー30は、キャビネット2aの内部に配置された後述の表示装置11と対向して配置される。 The front panel 10 is provided on the upper part of the door body 9. This front panel 10 is composed of a frame-shaped member having an opening 10a. The opening 10a of the front panel 10 is covered by a display device cover 30, and the display device cover 30 is arranged to face a display device 11, which will be described later, arranged inside the cabinet 2a.

表示装置カバー30は、黒色の半透明な合成樹脂により形成される。それゆえ、遊技者は、後述の表示装置11により表示された映像(画像)を、表示装置カバー30を介して視認することができる。 また、本実施形態では、表示装置カバー30を黒色の半透明な合成樹脂で形成することにより、キャビネット2a内への外光の入り込みを抑制して、表示装置11により表示された映像(画像)を鮮明に視認できるようにしている。 The display device cover 30 is made of black translucent synthetic resin. Therefore, the player can visually recognize the video (image) displayed by the display device 11, which will be described later, through the display device cover 30. Furthermore, in the present embodiment, by forming the display device cover 30 with a black semi-transparent synthetic resin, the entry of outside light into the cabinet 2a is suppressed, and the video (image) displayed by the display device 11 is suppressed. is clearly visible.

フロントパネル10には、ランプ群21が設けられている。ランプ群21は、例えば、遊技者側から見て、フロントパネル10の上部に設けられたランプ21a、21bを含む。ランプ群21を構成する各ランプは、LED(Light Emitting Diode)等で構成され(後述の図7中のLED群85参照)、演出内容に対応するパターンで、光を点灯及び消灯する。 A lamp group 21 is provided on the front panel 10. The lamp group 21 includes, for example, lamps 21a and 21b provided at the upper part of the front panel 10 when viewed from the player side. Each lamp constituting the lamp group 21 is composed of an LED (Light Emitting Diode) or the like (see the LED group 85 in FIG. 7, which will be described later), and turns on and off in a pattern corresponding to the content of the performance.

腰部パネル12は、ドア本体9の略中央部に設けられる。腰部パネル12は、任意の画像が描かれた装飾パネルと、この装飾パネルを背面側から照明するための光を出射する光源(後述のLED群85に含まれるLED)とを有する。 The waist panel 12 is provided approximately at the center of the door body 9. The waist panel 12 includes a decorative panel on which an arbitrary image is drawn, and a light source (LED included in an LED group 85 to be described later) that emits light for illuminating the decorative panel from the back side.

台座部13は、フロントパネル10と腰部パネル12との間に設けられる。台座部13には、図柄表示領域4と、遊技者による操作の対象となる各種装置(メダル投入口14、MAXベットボタン15a、1ベットボタン15b、スタートレバー16、3つのストップボタン17L,17C,17R、精算ボタン(不図示)等)とが設けられる。 The pedestal section 13 is provided between the front panel 10 and the waist panel 12. The pedestal section 13 includes a symbol display area 4 and various devices to be operated by the player (a medal slot 14, a MAX bet button 15a, a 1 bet button 15b, a start lever 16, three stop buttons 17L, 17C, 17R, a payment button (not shown), etc.).

図柄表示領域4は、正面から見て、3つのリール3L,3C,3Rに重畳する領域で、かつ、3つのリール3L,3C,3Rより遊技者側の位置に配置されており、3つのリール3L,3C,3Rを視認可能にするサイズを有する。この図柄表示領域4は、表示窓としての機能を果たすものであり、その背後に設けられた各リール3L,3C,3Rを視認することが可能な構成になっている。以下、図柄表示領域4を、リール表示窓4という。 The symbol display area 4 is an area that overlaps the three reels 3L, 3C, and 3R when viewed from the front, and is arranged at a position closer to the player than the three reels 3L, 3C, and 3R. It has a size that makes 3L, 3C, and 3R visible. This symbol display area 4 functions as a display window, and is configured so that the reels 3L, 3C, and 3R provided behind it can be visually recognized. Hereinafter, the symbol display area 4 will be referred to as the reel display window 4.

リール表示窓4は、その背後に設けられた3つのリール3L,3C,3Rの回転が停止されたとき、各リールの周面に設けられた複数の図柄のうち、連続して配置された3つの図柄がその枠内に表示されるように構成されている。すなわち、3つのリール3L,3C,3Rの回転が停止されたとき、リール表示窓4の枠内には、リール毎に上段、中段及び下段の各領域にそれぞれ1個の図柄(合計で3個)が表示される(リール表示窓4の枠内には、3行×3列の態様で図柄が表示される)。そして、本実施形態では、リール表示窓4の枠内において、左リール3Lの上段領域、中リール3Cの中段領域、及び、右リール3Rの下段領域を結ぶライン(クロスダウンライン)を、入賞か否かの判定を行う有効ラインとして定義する。 When the rotation of the three reels 3L, 3C, and 3R provided behind the reel display window 4 is stopped, the reel display window 4 displays three consecutively arranged symbols among a plurality of symbols provided on the circumferential surface of each reel. The frame is configured such that one symbol is displayed within the frame. That is, when the rotation of the three reels 3L, 3C, and 3R is stopped, one symbol is displayed in each of the upper, middle, and lower regions for each reel (three symbols in total) within the frame of the reel display window 4. ) is displayed (symbols are displayed in 3 rows x 3 columns within the frame of the reel display window 4). In the present embodiment, within the frame of the reel display window 4, a line (cross-down line) connecting the upper area of the left reel 3L, the middle area of the middle reel 3C, and the lower area of the right reel 3R is drawn to determine if a prize will be won. It is defined as a valid line for determining whether or not the

なお、本実施形態では、他のライン、例えば、左リール3Lの上段領域、中リール3Cの上段領域、及び、右リール3Rの上段領域を結ぶライン(トップライン)、左リール3Lの中段領域、中リール3Cの中段領域、及び、右リール3Rの中段領域を結ぶライン(センターライン)、左リール3Lの下段領域、中リール3Cの下段領域、及び、右リール3Rの下段領域を結ぶライン(ボトムライン)、並びに、左リール3Lの下段領域、中リール3Cの中段領域、及び、右リール3Rの上段領域を結ぶライン(クロスアップライン)のうち、いずれかのラインを有効ラインとして定義してもよい。また、上記クロスダウンラインを含め、これらのラインのうち、複数のラインを有効ラインとして定義してもよい。 In this embodiment, other lines, for example, a line (top line) connecting the upper region of the left reel 3L, the upper region of the middle reel 3C, and the upper region of the right reel 3R, the middle region of the left reel 3L, A line (center line) connecting the middle area of the middle reel 3C and the middle area of the right reel 3R, a line (bottom line) connecting the lower area of the left reel 3L, the lower area of the middle reel 3C, and the lower area of the right reel 3R. line), and the line (cross-up line) connecting the lower area of the left reel 3L, the middle area of the middle reel 3C, and the upper area of the right reel 3R (cross-up line). good. Furthermore, a plurality of lines among these lines, including the above-mentioned cross-down line, may be defined as valid lines.

リール表示窓4は、台座部13に設けられた枠部材31の開口により形成される。また、リール表示窓4を画成する枠部材31の下方には、略水平面の台座領域が設けられる。そして、遊技者側から見て、台座領域の右側にはメダル投入口14が設けられ、左側にはMAXベットボタン15a及び1ベットボタン15bが設けられる。 The reel display window 4 is formed by an opening in a frame member 31 provided on the pedestal portion 13. Further, below the frame member 31 defining the reel display window 4, a substantially horizontal pedestal area is provided. When viewed from the player side, a medal slot 14 is provided on the right side of the pedestal area, and a MAX bet button 15a and a 1 bet button 15b are provided on the left side.

メダル投入口14は、遊技者によって外部からパチスロ1に投下されるメダルを受け入れるために設けられる。メダル投入口14から受け入れられたメダルは、予め設定された所定枚数(例えば3枚)を上限として1回の遊技に使用され、所定枚数を超えたメダルの枚数分は、パチスロ1の内部に預けることができる(いわゆるクレジット機能(遊技媒体貯留手段))。 The medal slot 14 is provided to receive medals dropped into the pachislot 1 from the outside by a player. The medals accepted from the medal slot 14 are used for one game up to a predetermined number (for example, three), and the number of medals exceeding the predetermined number is deposited inside the Pachislot 1. (so-called credit function (game media storage means)).

MAXベットボタン15a及び1ベットボタン15bは、キャビネット2aの内部に預けられているメダルから1回の遊技に使用する枚数を決定するために設けられる。なお、MAXベットボタン15aの内部には、メダル投入が可能な時に点灯するベットボタンLED(不図示)が設けられている。また、精算ボタンは、パチスロ1の内部に預けられているメダルを外部に引き出す(排出する)ために設けられる。 The MAX bet button 15a and the 1 bet button 15b are provided to determine the number of medals to be used for one game from among the medals deposited inside the cabinet 2a. Note that a bet button LED (not shown) is provided inside the MAX bet button 15a, which lights up when medals can be inserted. Further, the payment button is provided for withdrawing (discharging) the medals deposited inside the pachislot 1 to the outside.

なお、遊技者がMAXベットボタン15aを押下操作すると、単位遊技のベット枚数(3枚)のメダルが投入され、有効ラインが有効化される。一方、1ベットボタン15bが1回、押下操作される度に1枚のメダルが投入される。1ベットボタン15bが3回操作されると、単位遊技のベット枚数(3枚)のメダルが投入され、有効ラインが有効化される。 Note that when the player presses the MAX bet button 15a, medals corresponding to the bet number (3 medals) of the unit game are inserted and the active line is activated. On the other hand, one medal is inserted each time the 1 bet button 15b is pressed once. When the 1 bet button 15b is operated three times, medals corresponding to the bet number (3 medals) of the unit game are inserted and the active line is activated.

なお、以下では、MAXベットボタン15aの操作、1ベットボタン15bの操作及びメダル投入口14にメダルを投入する操作(遊技を行うためにメダルを投入する操作)をいずれも「投入操作」という。 Note that, hereinafter, the operation of the MAX bet button 15a, the operation of the 1 bet button 15b, and the operation of inserting medals into the medal slot 14 (operation of inserting medals in order to play a game) are all referred to as "insertion operations."

スタートレバー16は、全てのリール(3L,3C,3R)の回転を開始するために設けられる。ストップボタン17L,17C,17Rは、それぞれ、左リール3L、中リール3C、右リール3Rに対応づけて設けられ、各ストップボタンは対応するリールの回転を停止するために設けられる。以下、ストップボタン17L,17C,17Rを、それぞれ左ストップボタン17L、中ストップボタン17C、右ストップボタン17Rともいう。 The start lever 16 is provided to start the rotation of all the reels (3L, 3C, 3R). Stop buttons 17L, 17C, and 17R are provided corresponding to the left reel 3L, middle reel 3C, and right reel 3R, respectively, and each stop button is provided to stop the rotation of the corresponding reel. Hereinafter, the stop buttons 17L, 17C, and 17R are also referred to as a left stop button 17L, a middle stop button 17C, and a right stop button 17R, respectively.

また、リール表示窓4の下方の略水平面の台座領域の略中央には、情報表示器6が設けられる。なお、情報表示器6は、透明の窓カバー(不図示)によって覆われている。 Further, an information display device 6 is provided approximately at the center of the pedestal area on the approximately horizontal plane below the reel display window 4. Note that the information display 6 is covered with a transparent window cover (not shown).

情報表示器6には、特典として遊技者に対して払い出されるメダルの枚数(以下、「払出枚数」という)の情報を遊技者に対してデジタル表示(報知)するための2桁の7セグメントLED(以下、「7セグLED」という)や、パチスロ1の内部に預けられているメダルの枚数(以下、「クレジット枚数」という)などの情報を遊技者に対してデジタル表示(報知)するための2桁の7セグLEDが設けられる。なお、本実施形態では、メダルの払出枚数表示用の2桁の7セグLEDは、エラー発生及びエラー種別の情報を遊技者に対してデジタル表示(報知)するための2桁の7セグLEDとしても用いられる。それゆえ、エラー発生時には、メダルの払出枚数表示用の2桁の7セグLEDの表示態様は、払出枚数の表示態様からエラー種別の情報の表示態様に切り替わる。 The information display 6 includes a 2-digit 7-segment LED for digitally displaying (notifying) information on the number of medals to be paid out to the player as a bonus (hereinafter referred to as the "number of medals paid out") to the player. (hereinafter referred to as "7-segment LED") and information such as the number of medals deposited inside Pachislot 1 (hereinafter referred to as "number of credits") to digitally display (notify) players. A two-digit 7-segment LED is provided. In this embodiment, the 2-digit 7-segment LED for displaying the number of medals to be paid out is used as the 2-digit 7-segment LED for digitally displaying (notifying) information on the occurrence of an error and the error type to the player. is also used. Therefore, when an error occurs, the display mode of the two-digit 7-segment LED for displaying the number of medals to be paid out is switched from the display mode of the number of medals to be paid out to the display mode of information about the error type.

さらに、情報表示器6には、内部当籤役として決定された役に応じた図柄組合せを有効ラインに沿って表示するために必要な停止操作の情報を報知する指示モニタ(不図示)が設けられている。指示モニタ(指示表示器)は、例えば、2桁の7セグメントLEDにより構成される。そして、指示モニタでは、報知する停止操作の情報と一義的に対応する態様で、2桁の7セグLEDが点灯、点滅又は消灯することにより、遊技者に対して必要な停止操作の情報を報知する。 Further, the information display device 6 is provided with an instruction monitor (not shown) that notifies information on a stop operation necessary to display a symbol combination according to a winning combination determined as an internal winning combination along the active line. ing. The instruction monitor (indication display) is composed of, for example, a 2-digit 7-segment LED. Then, on the instruction monitor, the two-digit 7-segment LED lights up, flashes, or goes out in a manner that uniquely corresponds to the information on the stop operation to be notified, thereby notifying the player of the necessary information on the stop operation. do.

なお、ここでいう、報知する停止操作の情報と一義的に対応する態様とは、例えば、押し順「1st(第1停止操作を左リール3Lに対して行うこと)」を報知する場合には指示モニタに数値「1」を表示し、押し順「2nd(第1停止操作を中リール3Cに対して行うこと)」を報知する場合には指示モニタに数値「2」を表示し、押し順「3rd(第1停止操作を右リール3Rに対して行うこと)」を報知する場合には指示モニタに数値「3」を表示するなどの態様のことである。なお、指示モニタにおける停止操作の情報の報知態様(後述のメイン側で決定されるナビデータ)については、後述の図22~図24を参照しながら後で詳述する。 Note that the mode that uniquely corresponds to the information on the stop operation to be notified is, for example, when notifying the press order "1st (performing the first stop operation on the left reel 3L)". Display the numerical value "1" on the instruction monitor, and when notifying the press order "2nd (perform the first stop operation on the middle reel 3C)", display the numerical value "2" on the instruction monitor, and press the order When notifying "3rd (performing the first stop operation on the right reel 3R)", this refers to a mode such as displaying the numerical value "3" on the instruction monitor. Note that the manner in which information on the stop operation is reported on the instruction monitor (navigation data determined on the main side, which will be described later) will be described in detail later with reference to FIGS. 22 to 24, which will be described later.

情報表示器6は、後述の図7に示すように、ドア中継端子板68及び遊技動作表示基板81を介して主制御基板71に電気的に接続され、情報表示器6の表示動作は、主制御基板71内の後述の主制御回路90により制御される。また、上述した各種7セグLEDの制御方式は、ダイナミック点灯制御である。 The information display 6 is electrically connected to the main control board 71 via a door relay terminal board 68 and a game operation display board 81, as shown in FIG. 7, which will be described later. It is controlled by a main control circuit 90 in the control board 71, which will be described later. Furthermore, the control method for the various 7-segment LEDs described above is dynamic lighting control.

なお、本実施形態のパチスロ1では、主制御基板71により制御される指示モニタに加えて、副制御基板72により制御される他の手段を用いて停止操作の情報を報知する構成を設ける。具体的には、後述のプロジェクタ機構211及び表示ユニット212(図3及び後述の図7参照)により構成される後述の表示装置11により停止操作の情報を報知する。 In addition, in the pachi-slot machine 1 of this embodiment, in addition to the instruction monitor controlled by the main control board 71, a configuration is provided in which other means controlled by the sub-control board 72 is used to notify information on the stop operation. Specifically, information on the stop operation is notified by the display device 11, which will be described later, which is configured by a projector mechanism 211 and a display unit 212 (see FIG. 3 and FIG. 7, which will be described later).

このような構成を適用した場合、指示モニタにおける報知の態様と、副制御基板72により制御されるその他の手段における報知の態様とは、互いに異なる態様であってもよい。すなわち、指示モニタでは、報知する停止操作の情報と一義的に対応する態様で報知すればよく、必ずしも、停止操作の情報を直接的に報知する必要はない(例えば、指示モニタにおいて数値「1」が表示されたとしても、遊技者によっては報知内容を特定できない可能性もあり、直接的な報知とは言えない)。一方、後述の表示装置11等のその他の手段によるサブ側(副制御基板側)での報知では、停止操作の情報を直接的に報知してもよい。例えば、押し順「1st」を報知する場合、指示モニタでは報知する押し順と一義的に対応する数値「1」を表示するが、その他の手段(例えば、表示装置11等)では、左リール3Lに対して第1停止操作を行わせるための指示情報(ナビデータ)を直接的に報知してもよい。 When such a configuration is applied, the mode of notification in the instruction monitor and the mode of notification in other means controlled by the sub-control board 72 may be different from each other. In other words, the instruction monitor only needs to notify in a manner that uniquely corresponds to the information on the stop operation to be notified, and it is not necessarily necessary to directly notify the information on the stop operation (for example, if the instruction monitor uses the numerical value "1") Even if this is displayed, some players may not be able to identify the content of the notification, so it cannot be said to be a direct notification.) On the other hand, in the case of notification on the sub side (sub control board side) by other means such as the display device 11, which will be described later, information on the stop operation may be directly notified. For example, when notifying the press order "1st", the instruction monitor displays the numerical value "1" that uniquely corresponds to the press order to be notified, but other means (for example, the display device 11, etc.) display the left reel 3L. Instruction information (navigation data) for causing the vehicle to perform the first stop operation may be directly notified.

このような構成のパチスロ1では、副制御基板72の制御だけでなく、主制御基板71の制御によっても、内部当籤役に応じた必要な停止操作の情報を報知することができる。また、このような停止操作の情報の報知の有無は、遊技状態(制御状態)に応じて制御されるようにしてもよい。例えば、後述の通常状態(後述の図31参照)などでは停止操作の情報を報知せずに、後述のART状態(後述の図31参照)などでは停止操作の情報を報知するようにしてもよい。 In the pachi-slot machine 1 having such a configuration, not only the control of the sub-control board 72 but also the control of the main control board 71 can notify information on the necessary stop operation according to the internal winning combination. Further, the presence or absence of notification of information on such a stop operation may be controlled depending on the gaming state (control state). For example, information on a stop operation may not be reported in a normal state (see FIG. 31 described later), which will be described later, but information on a stop operation may be reported in an ART state (see FIG. 31, described later). .

また、遊技者側から見て、リール表示窓4の左方には、サブ表示装置18が設けられる。サブ表示装置18は、図2に示すように、ドア本体9の前面部のうち、台座部13の略水平面の台座領域から略垂直に立設するように設けられる。サブ表示装置18は、液晶ディスプレイや有機EL(Electro-Luminescence)ディスプレイで構成され、各種情報を表示する。 Further, a sub-display device 18 is provided on the left side of the reel display window 4 when viewed from the player side. As shown in FIG. 2, the sub-display device 18 is provided so as to stand substantially perpendicularly from the pedestal area of the pedestal portion 13 on the substantially horizontal plane in the front portion of the door body 9. The sub-display device 18 is composed of a liquid crystal display or an organic EL (Electro-Luminescence) display, and displays various information.

また、サブ表示装置18の表示面上には、タッチセンサ19が設けられている(後述の図7参照)。タッチセンサ19は、静電容量方式などの所定の動作原理に従い動作し、遊技者の操作を受け付けると、タッチ入力情報として当該操作に応じた信号を出力する。そして、本実施形態のパチスロ1は、タッチセンサ19を介して受け付けた遊技者の操作(タッチセンサ19から出力されるタッチ入力情報)に応じて、サブ表示装置18の表示を切り替え可能にする機能を有する。なお、サブ表示装置18は、タッチセンサ19から出力されるタッチ入力情報に基づいて後述の副制御基板72(後述の図7参照)により制御される。 Furthermore, a touch sensor 19 is provided on the display surface of the sub-display device 18 (see FIG. 7, which will be described later). The touch sensor 19 operates according to a predetermined operating principle such as a capacitance method, and upon receiving an operation from a player, outputs a signal corresponding to the operation as touch input information. The pachi-slot machine 1 of the present embodiment has a function of enabling the display of the sub-display device 18 to be switched according to the player's operation received via the touch sensor 19 (touch input information output from the touch sensor 19). has. Note that the sub-display device 18 is controlled by a sub-control board 72 (described later in FIG. 7) based on touch input information output from the touch sensor 19.

ドア本体9の下部には、メダル払出口24、メダル受皿25、2つのスピーカ用孔20L,20R等が設けられる。メダル払出口24は、後述のメダル払出装置51の駆動により排出されるメダルを外部に導く。メダル受皿25は、メダル払出口24から排出されたメダルを貯める。また、2つのスピーカ用孔20L,20Rからは、演出内容に対応する効果音や楽曲等の音声が出力される。 A medal payout port 24, a medal receiving tray 25, two speaker holes 20L, 20R, etc. are provided at the lower part of the door body 9. The medal payout port 24 guides medals discharged by driving a medal payout device 51, which will be described later, to the outside. The medal tray 25 stores medals discharged from the medal payout port 24. Further, the two speaker holes 20L and 20R output sounds such as sound effects and music corresponding to the content of the performance.

[内部構造]
次に、パチスロ1の内部構造を、図3及び図4を参照しながら説明する。図3は、キャビネット2aの内部構造を示す図であり、図4は、フロントドア2bの裏面側の内部構造を示す図である。
[Internal structure]
Next, the internal structure of the pachi-slot machine 1 will be explained with reference to FIGS. 3 and 4. FIG. 3 is a diagram showing the internal structure of the cabinet 2a, and FIG. 4 is a diagram showing the internal structure of the back side of the front door 2b.

キャビネット2aは、図3に示すように、上面板27aと、底面板27bと、左右の側面板27c,27dと、背面板27eとを有する。そして、キャビネット2a内の上部には、表示装置11が配設される。 As shown in FIG. 3, the cabinet 2a includes a top plate 27a, a bottom plate 27b, left and right side plates 27c and 27d, and a back plate 27e. A display device 11 is disposed in the upper part of the cabinet 2a.

表示装置11は、プロジェクタ機構211と、プロジェクタ機構211から投射された映像光が投影される箱状の被投影部材212aとを有し、プロジェクションマッピングによる映像表示を行う。具体的には、表示装置11では、立体物となる被投影部材212aの位置(投影距離や角度など)や形状に基づいて映像光を生成し、その映像光が、プロジェクタ機構211により被投影部材212aの表面に投影される。このような演出機能を設けることにより、高度で且つ迫力のある演出を行うことができる。また、図3には示さないが、箱状の被投影部材212aの裏側には、表示面が湾曲した別の被投影部材が設けられ、遊技状態に応じて、どちらか一方の被投影部材が、映像光が投影されるスクリーンとして使用される。それゆえ、キャビネット2a内は、遊技状態に応じて、被投影部材を切り換える機能(不図示)も設けられる。 The display device 11 includes a projector mechanism 211 and a box-shaped projection member 212a onto which image light projected from the projector mechanism 211 is projected, and performs image display by projection mapping. Specifically, the display device 11 generates image light based on the position (projection distance, angle, etc.) and shape of the projection target member 212a, which is a three-dimensional object, and the image light is transmitted to the projection target member by the projector mechanism 211. 212a. By providing such a performance function, sophisticated and powerful performance can be performed. Although not shown in FIG. 3, another projection member with a curved display surface is provided on the back side of the box-shaped projection member 212a, and depending on the game state, one of the projection members may be , used as a screen on which image light is projected. Therefore, the inside of the cabinet 2a is also provided with a function (not shown) for switching the projected member depending on the gaming state.

キャビネット2a内の下部には、メダル払出装置(以下、ホッパー装置という)51と、メダル補助収納庫52と、電源装置53とが配設される。 A medal dispensing device (hereinafter referred to as a hopper device) 51, a medal auxiliary storage 52, and a power supply device 53 are disposed in the lower part of the cabinet 2a.

ホッパー装置51は、キャビネット2aにおける底面板27bの中央部に取り付けられる。このホッパー装置51は、多量のメダルを収容可能で、それらを1枚ずつ排出可能な構造を有する。ホッパー装置51は、貯留されたメダルが例えば50枚を超えたとき、又は、精算ボタンが押下されてメダルの精算が実行されるときに、メダルを払い出す。そして、ホッパー装置51によって払い出されたメダルは、メダル払出口24(図2参照)から排出される。 The hopper device 51 is attached to the center of the bottom plate 27b of the cabinet 2a. This hopper device 51 has a structure that can accommodate a large amount of medals and discharge them one by one. The hopper device 51 pays out medals when the number of stored medals exceeds, for example, 50 medals, or when a settlement button is pressed to execute medal settlement. The medals dispensed by the hopper device 51 are then discharged from the medal dispensing opening 24 (see FIG. 2).

メダル補助収納庫52は、ホッパー装置51から溢れ出たメダルを収納する。このメダル補助収納庫52は、キャビネット2a内部を正面から見て、ホッパー装置51の右側に配置される。また、メダル補助収納庫52は、キャビネット2aの底面板27bに対して着脱可能に取り付けられている。 The medal auxiliary storage 52 stores medals overflowing from the hopper device 51. This medal auxiliary storage 52 is arranged on the right side of the hopper device 51 when looking inside the cabinet 2a from the front. Further, the medal auxiliary storage 52 is detachably attached to the bottom plate 27b of the cabinet 2a.

電源装置53は、電源スイッチ53aと、電源基板53b(電源供給手段)とを有している(後述の図7参照)。この電源装置53は、キャビネット2a内部を正面から見て、ホッパー装置51の左側に配置されており、左側面板27cに取り付けられている。電源装置53は、サブ電源装置(不図示)から供給された交流電圧100Vの電力を各部で必要な直流電圧の電力に変換して、変換した電力を各部へ供給する。 The power supply device 53 includes a power switch 53a and a power supply board 53b (power supply means) (see FIG. 7, which will be described later). This power supply device 53 is arranged on the left side of the hopper device 51 when looking inside the cabinet 2a from the front, and is attached to the left side plate 27c. The power supply device 53 converts 100 V AC power supplied from a sub power supply device (not shown) into DC voltage power necessary for each part, and supplies the converted power to each part.

また、キャビネット2a内の電源装置53の上方には、副制御基板72(後述の図7参照)を収容する副制御基板ケース57が配設される。副制御基板ケース57に収納された副制御基板72には、後述の副制御回路200(後述の図10参照)が搭載されている。この副制御回路200は、映像の表示等による演出の実行を制御する回路である。副制御回路200の具体的な構成については後述する。 Furthermore, a sub-control board case 57 that accommodates a sub-control board 72 (see FIG. 7, which will be described later) is disposed above the power supply device 53 in the cabinet 2a. The sub-control board 72 housed in the sub-control board case 57 is equipped with a sub-control circuit 200 (described later in FIG. 10). This sub-control circuit 200 is a circuit that controls execution of effects such as video display. The specific configuration of the sub control circuit 200 will be described later.

キャビネット2a内の副制御基板ケース57の上方には、副中継基板61が配設される。この副中継基板61は、副制御基板72と後述の主制御基板71とを接続する配線が実装された中継基板である。また、副中継基板61は、副制御基板72と副制御基板72の周辺に配設された基板や各種装置部(ユニット)などとを接続する配線が実装された中継基板である。 A sub relay board 61 is disposed above the sub control board case 57 in the cabinet 2a. This sub-relay board 61 is a relay board on which wiring for connecting a sub-control board 72 and a main control board 71 to be described later is mounted. Further, the sub-relay board 61 is a relay board on which wiring is mounted to connect the sub-control board 72 and the boards and various devices (units) disposed around the sub-control board 72.

また、図3には示さないが、キャビネット2a内には、キャビネット側中継基板44(後述の図7参照)が配設される。このキャビネット側中継基板44は、主制御基板71(後述の図7参照)と、ホッパー装置51、メダル補助収納庫スイッチ75(後述の図7参照)及びメダル払出カウントスイッチ(不図示)のそれぞれとを接続する配線が実装された中継基板である。 Although not shown in FIG. 3, a cabinet-side relay board 44 (see FIG. 7, which will be described later) is disposed inside the cabinet 2a. This cabinet side relay board 44 is connected to a main control board 71 (see FIG. 7 described later), a hopper device 51, a medal auxiliary storage switch 75 (see FIG. 7 described later), and a medal payout count switch (not shown). This is a relay board on which wiring for connecting is mounted.

フロントドア2bの裏面側の中央部には、図4に示すように、ミドルドア41が、配設され、リール表示窓4(図2参照)を裏側から開閉可能に取り付けられている。また、図4には示さないが、ミドルドア41のリール表示窓4側には、3つのリール3L,3C,3Rが取り付けられ、ミドルドア41のリール表示窓4側とは反対側には、主制御基板71(後述の図7参照)が収納された主制御基板ケース55が取り付けられている。なお、3つのリール3L,3C,3Rには、所定の減速比をもったギアを介してステッピングモータ(不図示)が接続されている。 As shown in FIG. 4, a middle door 41 is disposed at the center of the back side of the front door 2b, and is attached to the reel display window 4 (see FIG. 2) so that it can be opened and closed from the back side. Although not shown in FIG. 4, three reels 3L, 3C, and 3R are attached to the reel display window 4 side of the middle door 41, and a main control A main control board case 55 containing a board 71 (see FIG. 7 described later) is attached. Note that a stepping motor (not shown) is connected to the three reels 3L, 3C, and 3R via a gear having a predetermined reduction ratio.

主制御基板ケース55に収納された主制御基板71は、後述する主制御回路90(後述の図9参照)を有する。主制御回路90(主制御手段)は、内部当籤役の決定、各リール3L,3C,3Rの回転及び停止、入賞の有無の判定といった、パチスロ1における遊技の主な流れを制御する回路である。また、本実施形態では、例えば、ARTの決定の有無の抽籤処理、ナビ情報の指示モニタへの表示処理、各種試験信号の送信処理などの制御も主制御回路90により行われる。なお、主制御回路90の具体的な構成は後述する。 The main control board 71 housed in the main control board case 55 has a main control circuit 90 (see FIG. 9, which will be described later), which will be described later. The main control circuit 90 (main control means) is a circuit that controls the main flow of the game in the pachislot 1, such as determining the internal winning combination, rotating and stopping each reel 3L, 3C, and 3R, and determining whether or not there is a prize. . Further, in the present embodiment, the main control circuit 90 also controls, for example, a lottery process to determine whether or not an ART is determined, a process to display navigation information on the instruction monitor, a process to transmit various test signals, and the like. Note that the specific configuration of the main control circuit 90 will be described later.

フロントドア2bの裏面側において、ミドルドア41の下方には、スピーカ65L,65Rが配設される。スピーカ65L,65Rは、それぞれスピーカ用孔20L,20R(図2参照)と対向する位置に配置されている。 Speakers 65L and 65R are arranged below the middle door 41 on the back side of the front door 2b. The speakers 65L and 65R are arranged at positions facing the speaker holes 20L and 20R (see FIG. 2), respectively.

また、スピーカ65Lの上方には、セレクタ66と、ドア開閉監視スイッチ67とが配設される。セレクタ66は、メダルの材質や形状等が適正であるか否かを選別する装置であり、メダル投入口14に投入された適正なメダルをホッパー装置51へ案内する。セレクタ66内においてメダルが通過する経路上には、適正なメダルが通過したことを検出するメダルセンサ(遊技媒体検出手段:不図示)が設けられている。 Further, above the speaker 65L, a selector 66 and a door opening/closing monitoring switch 67 are provided. The selector 66 is a device that selects whether the material, shape, etc. of the medals are appropriate or not, and guides appropriate medals inserted into the medal slot 14 to the hopper device 51. A medal sensor (gaming medium detecting means: not shown) is provided on the path along which the medals pass within the selector 66 to detect whether a proper medal has passed.

ドア開閉監視スイッチ67は、フロントドア2bを裏面側から見て、セレクタ66の左斜め下に配置される。このドア開閉監視スイッチ67は、フロントドア2bの開閉を報知するためのセキュリティ信号をパチスロ1の外部に出力する。 The door opening/closing monitoring switch 67 is arranged diagonally below and to the left of the selector 66 when the front door 2b is viewed from the back side. This door opening/closing monitoring switch 67 outputs a security signal to the outside of the pachi-slot machine 1 to notify the opening/closing of the front door 2b.

また、図4には示さないが、フロントドア2bを裏面において、ミドルドア41により開閉された領域であり且つリール表示窓4の下方には、ドア中継端子板68が配設される(後述の図7参照)。このドア中継端子板68は、主制御基板ケース55内の主制御基板71と、各種のボタンやスイッチ、副中継基板61、セレクタ66、遊技動作表示基板81、試験機用第1インターフェースボード301及び試験機用第2インターフェースボード302のそれぞれとを接続する配線が実装された中継基板である。なお、各種のボタン及びスイッチとしては、例えば、MAXベットボタン15a、1ベットボタン15b、ドア開閉監視スイッチ67、後述のBETスイッチ77、スタートスイッチ79等が挙げられる。 Although not shown in FIG. 4, a door relay terminal board 68 is disposed in the area opened and closed by the middle door 41 and below the reel display window 4 when the front door 2b is on the back side (see the figure below). (see 7). This door relay terminal board 68 includes a main control board 71 inside the main control board case 55, various buttons and switches, a sub relay board 61, a selector 66, a game operation display board 81, a first interface board 301 for the test machine, and This is a relay board on which wiring for connecting each of the second interface boards 302 for the test machine is mounted. The various buttons and switches include, for example, a MAX bet button 15a, a 1 bet button 15b, a door opening/closing monitoring switch 67, a BET switch 77, which will be described later, and a start switch 79.

<サブ表示装置の表示例>
ここで、図5A~図5Eを参照して、サブ表示装置18に表示される各種表示画面について説明する。なお、図5Aは、サブ表示装置18に表示されるトップ画面221を示す図であり、図5Bは、サブ表示装置18に表示されるメニュー画面222を示す図である。また、図5C~図5Eは、サブ表示装置18に表示される遊技情報画面223,224,225を示す図である。
<Display example of sub display device>
Here, various display screens displayed on the sub-display device 18 will be described with reference to FIGS. 5A to 5E. Note that FIG. 5A is a diagram showing a top screen 221 displayed on the sub display device 18, and FIG. 5B is a diagram showing a menu screen 222 displayed on the sub display device 18. Further, FIGS. 5C to 5E are diagrams showing game information screens 223, 224, and 225 displayed on the sub display device 18.

サブ表示装置18には、遊技者のタッチ操作により様々な表示画面が表示され、図5A~図5Eに示すように、トップ画面221、メニュー画面222及び遊技情報画面223,224,225を含む各種表示画面が表示される。これらの表示画面は、タッチセンサ19を介して受け付けた遊技者の操作信号に基づいて切り替えられる。 Various display screens are displayed on the sub-display device 18 according to the player's touch operation, and as shown in FIGS. The display screen will appear. These display screens are switched based on a player's operation signal received via the touch sensor 19.

トップ画面221は、サブ表示装置18に表示される表示画面のうちの初期画面であり、トップ画面221では、「MENU」ボタン221aと、概要遊技履歴221bとが表示される。「MENU」ボタン221aは、図5Bに示すメニュー画面222を呼び出すための操作ボタンであり、「MENU」ボタン221aに対して遊技者による所定操作(例えばタップ)が行われると、メニュー画面222が呼び出される。また、トップ画面221では、概要遊技履歴221bとして、パチスロ1の一部の遊技履歴(概要遊技履歴)を表示する。本実施形態では、概要遊技履歴221bとして、例えば、ボーナス回数、ART回数及びゲーム数(遊技回数)が表示される。 The top screen 221 is an initial screen of the display screens displayed on the sub-display device 18, and a "MENU" button 221a and a summary game history 221b are displayed on the top screen 221. The "MENU" button 221a is an operation button for calling the menu screen 222 shown in FIG. 5B, and when the player performs a predetermined operation (for example, tap) on the "MENU" button 221a, the menu screen 222 is called. It will be done. Further, on the top screen 221, a part of the game history (summary game history) of Pachislot 1 is displayed as a summary game history 221b. In this embodiment, for example, the number of bonuses, the number of ARTs, and the number of games (number of games) are displayed as the summary game history 221b.

メニュー画面222は、サブ表示装置18で表示可能なメニューを表示する画面であり、メニュー画面222では、「戻る」ボタン222a、「登録」ボタン222b、「説明」ボタン222c、「配列配当」ボタン222d、「リーチ目」ボタン222e、「WEBサイト」ボタン222f及び「音量」ボタン222gが表示される。「戻る」ボタン222aは、トップ画面221を呼び出すための操作ボタンであり、「戻る」ボタン222aに対して遊技者による操作が行われると、トップ画面221が呼び出される。また、「登録」ボタン222b~「音量」ボタン222gは、対応するメニュー内容の表示画面を呼び出すための操作ボタンであり、各ボタンに対して遊技者による操作が行われると、対応するメニュー内容の表示画面が呼び出される。 The menu screen 222 is a screen that displays a menu that can be displayed on the sub-display device 18, and the menu screen 222 includes a "back" button 222a, a "register" button 222b, an "explanation" button 222c, and an "array dividend" button 222d. , a "Reach" button 222e, a "WEB site" button 222f, and a "Volume" button 222g are displayed. The "back" button 222a is an operation button for calling up the top screen 221, and when the player performs an operation on the "back" button 222a, the top screen 221 is called up. Furthermore, the "Register" button 222b to the "Volume" button 222g are operation buttons for calling up the display screen of the corresponding menu contents, and when the player performs an operation on each button, the corresponding menu contents will be displayed. A display screen is called up.

例えば、メニュー画面222において「登録」ボタン222bが遊技者により操作された場合、遊技中の遊技者を登録するための登録画面(不図示)がサブ表示装置18の表示画面に呼び出される。近年のパチスロでは、機種ごとに遊技者を登録しておき、当該遊技者のこれまでの遊技履歴から、定められたミッションの達成状況などの様々な情報を管理するサービスが広く行われている。「登録」ボタン222bにより呼び出される登録画面は、このサービスの提供を受ける際に遊技者を登録するための表示画面である。 For example, when the "Register" button 222b is operated by a player on the menu screen 222, a registration screen (not shown) for registering a player who is playing a game is called up on the display screen of the sub-display device 18. In recent years, in pachislot, services have been widely used in which players are registered for each model and various information is managed, such as the achievement status of predetermined missions, based on the player's past gaming history. The registration screen called up by the "registration" button 222b is a display screen for registering a player when receiving this service.

また、例えば、メニュー画面222において「説明」ボタン222cが遊技者により操作された場合、パチスロ1の説明画面(不図示)がサブ表示装置18の表示画面に呼び出される。説明画面で表示される情報には、例えば、設定値ごとのボーナス当籤確率やART当籤確率などのパチスロ1の仕様に関する説明や、パチスロ1の演出に登場するキャラクタの紹介説明などが含まれる。 Further, for example, when the "Explanation" button 222c is operated by the player on the menu screen 222, an explanation screen (not shown) of the Pachislot 1 is called up on the display screen of the sub-display device 18. The information displayed on the explanation screen includes, for example, an explanation regarding the specifications of Pachislot 1, such as the bonus winning probability and ART winning probability for each set value, and introduction explanations of characters appearing in the production of Pachislot 1.

また、例えば、メニュー画面222において「配列配当」ボタン222dが遊技者により操作された場合、パチスロ1の配列配当画面(不図示)がサブ表示装置18の表示画面に呼び出される。配列配当画面には、例えば、パチスロ1において入賞と判定される図柄の組合せと、入賞と判定された際の特典との対応関係(配当表)や、各リール3L,3C,3Rに描かれた図柄列(リール配列)などが表示される。 Further, for example, when the "array payout" button 222d on the menu screen 222 is operated by the player, an array payout screen (not shown) of the pachi-slot machine 1 is called up on the display screen of the sub-display device 18. The array payout screen shows, for example, the correspondence between the symbol combinations that are determined to be winning in Pachislot 1 and the benefits that are awarded when it is determined to be a winning (payout table), and the symbols drawn on each reel 3L, 3C, and 3R. The symbol row (reel arrangement) etc. are displayed.

また、例えば、メニュー画面222において「リーチ目」ボタン222eが遊技者により操作された場合、パチスロ1のリーチ目画面(不図示)がサブ表示装置18の表示画面に呼び出される。リーチ目画面には、パチスロ1で設定されている「リーチ目」と称される図柄組合せの情報が表示される。なお、「リーチ目」と称する図柄組合せは、該図柄組合せが有効ラインに沿って表示されることにより、特別な特典が付与されること(例えば、ボーナス当籤やRUSH状態当籤)が確定的に報知される図柄組合せである。 Further, for example, when the player operates the "reach-to-reach" button 222e on the menu screen 222, the reach-to-reach screen (not shown) of the pachi-slot machine 1 is called up on the display screen of the sub-display device 18. On the reach-to-reach screen, information on symbol combinations called "reach-to-reach" set in the pachislot machine 1 is displayed. In addition, for symbol combinations called "reach" symbols, when the symbol combinations are displayed along the active line, it is definitely announced that a special benefit will be granted (for example, a bonus win or a RUSH state win). This is the symbol combination that will be used.

また、例えば、メニュー画面222において「WEBサイト」ボタン222fが遊技者により操作された場合、パチスロ1のWEB紹介画面(不図示)がサブ表示装置18の表示画面に呼び出される。WEB紹介画面には、例えば、パチスロ1の機種ごとに設けられた特設WEBサイトやパチスロ1のメーカーのWEBサイトなど任意のWEBサイトのURLを示す二次元コード(例えば、QRコード(登録商標))が表示される。遊技者は、携帯電話などでWEB紹介画面に表示される二次元コードを読み込むことにより、対応するWEBサイトにアクセスすることができる。 Further, for example, when the "WEB site" button 222f is operated by the player on the menu screen 222, a WEB introduction screen (not shown) of the Pachislot 1 is called up on the display screen of the sub-display device 18. The WEB introduction screen displays a two-dimensional code (for example, a QR code (registered trademark)) that indicates the URL of any website, such as a special WEB site set up for each Pachislot 1 model or the website of the manufacturer of Pachislot 1. is displayed. The player can access the corresponding website by reading the two-dimensional code displayed on the website introduction screen using a mobile phone or the like.

また、例えば、メニュー画面222において「音量」ボタン222gが遊技者により操作された場合、スピーカ65L,65Rから出力する音の音量を調整することが可能な音量調整画面(不図示)がサブ表示装置18の表示画面に呼び出される。遊技者は、音量調整画面を介してパチスロ1の演出音の音量を調整することができる。 Further, for example, when the "volume" button 222g is operated by the player on the menu screen 222, a volume adjustment screen (not shown) on which the volume of the sound output from the speakers 65L and 65R can be adjusted is displayed on the sub display device. 18 display screen is called. The player can adjust the volume of the performance sound of the pachi-slot machine 1 via the volume adjustment screen.

なお、サブ表示装置18は、上述した表示装置11(プロジェクタ機構211及び表示ユニット212)とは別体に設けられるため、表示装置11とは別個に制御することができる。それゆえ、本実施形態のパチスロ1では、遊技中(表示装置11による演出の実行中)であっても、サブ表示装置18の表示画面を遊技者の操作により切り替えることができる。その結果、例えば、遊技者が、表示装置11の演出において登場するキャラクタのことを知りたいと思った場合、遊技者は、「説明」ボタン222cを操作して説明画面を呼び出すことにより、キャラクタ間の関係性などの情報を遊技中に把握することができる。また、例えば、遊技者が、遊技中に、いわゆる「レア役」が当籤した場合のリール回転中にレア役を入賞させるために目安とすべき図柄を把握したいと思った場合、遊技者は、「配列配当」ボタン222dを操作して配列配当画面を呼び出すことにより、リール配列を把握することができる。 Note that the sub-display device 18 is provided separately from the display device 11 (projector mechanism 211 and display unit 212) described above, and therefore can be controlled separately from the display device 11. Therefore, in the pachi-slot machine 1 of this embodiment, the display screen of the sub-display device 18 can be switched by the player's operation even during the game (while the display device 11 is performing an effect). As a result, for example, if the player wants to know about the characters that appear in the performance on the display device 11, the player can operate the "Explanation" button 222c to call up the explanation screen, and then Information such as relationships between players can be grasped during the game. Also, for example, if a player wants to know the symbols that should be used as a guide to win a rare combination while the reels are spinning when a so-called "rare combination" is won during a game, the player may: By operating the "Array Payout" button 222d and calling up the Arrangement Payout screen, the reel arrangement can be grasped.

遊技情報画面223,224,225は、パチスロ1の遊技履歴のうちのトップ画面221に表示する概要遊技履歴を含む詳細遊技履歴情報を表示する表示画面である。 The game information screens 223, 224, and 225 are display screens that display detailed game history information including the summary game history displayed on the top screen 221 of the game history of Pachislot 1.

遊技情報画面223には、「戻る」ボタン223aと、「MENU」ボタン223bと、「前へ」ボタン223cと、「次へ」ボタン223dと、遊技履歴223eとが表示される。「戻る」ボタン223a及び「MENU」ボタン223bは、それぞれトップ画面221及びメニュー画面222をサブ表示装置18の表示画面に呼び出すための操作ボタンであり、各ボタンを遊技者が操作することにより、対応する表示画面が呼び出される。また、「前へ」ボタン223c及び「次へ」ボタン223dは、遊技情報画面を所定の順序で切り替えるための操作ボタンであり、「前へ」ボタン223cが遊技者により操作されると、表示画面が遊技情報画面223から遊技情報画面225に切り替わり、「次へ」ボタン223dが遊技者により操作されると、表示画面が遊技情報画面223から遊技情報画面224に切り替わる。また、遊技履歴223eとしては、図5Cに示すように、ゲーム数(遊技回数)、ボーナス回数及びART回数が表示される。 The game information screen 223 displays a "back" button 223a, a "MENU" button 223b, a "previous" button 223c, a "next" button 223d, and a game history 223e. The "Back" button 223a and the "MENU" button 223b are operation buttons for calling the top screen 221 and the menu screen 222 on the display screen of the sub display device 18, respectively. A display screen will be called up. Further, the "previous" button 223c and the "next" button 223d are operation buttons for switching the game information screen in a predetermined order, and when the "previous" button 223c is operated by the player, the display screen is switched from the gaming information screen 223 to the gaming information screen 225, and when the "Next" button 223d is operated by the player, the display screen is switched from the gaming information screen 223 to the gaming information screen 224. Further, as the game history 223e, as shown in FIG. 5C, the number of games (number of games played), number of bonuses, and number of ARTs are displayed.

遊技情報画面224には、「戻る」ボタン224aと、「MENU」ボタン224bと、「前へ」ボタン224cと、「次へ」ボタン224dと、遊技履歴214eとが表示される。「戻る」ボタン224a及び「MENU」ボタン224bは、それぞれトップ画面221及びメニュー画面222をサブ表示装置18の表示画面に呼び出すための操作ボタンであり、各ボタンを遊技者が操作することにより、対応する表示画面が呼び出される。また、「前へ」ボタン224c及び「次へ」ボタン224dは、遊技情報画面を所定の順序で切り替える操作ボタンであり、「前へ」ボタン224cが遊技者に操作されると、表示画面が遊技情報画面224から遊技情報画面223に切り替わり、「次へ」ボタン224dが遊技者により操作されると、表示画面が遊技情報画面224から遊技情報画面225に切り替わる。また、遊技履歴224eとしては、図5Dに示すように、後述の引き戻し状態の突入回数及び成功回数、後述の通常RUSH状態の突入回数、並びに後述の特別RUSH状態の突入回数などが表示される。 The game information screen 224 displays a "back" button 224a, a "MENU" button 224b, a "previous" button 224c, a "next" button 224d, and a game history 214e. The "Back" button 224a and the "MENU" button 224b are operation buttons for calling the top screen 221 and the menu screen 222 on the display screen of the sub display device 18, respectively. A display screen will be called up. Further, the "previous" button 224c and the "next" button 224d are operation buttons for switching the game information screen in a predetermined order, and when the "previous" button 224c is operated by the player, the display screen changes to the game information screen. When the information screen 224 is switched to the game information screen 223 and the "next" button 224d is operated by the player, the display screen is switched from the game information screen 224 to the game information screen 225. Further, as the game history 224e, as shown in FIG. 5D, the number of times the game enters the pullback state and the number of successes, which will be described later, the number of times it enters the normal RUSH state, which will be described later, and the number of times it enters the special RUSH state, which will be described later, are displayed.

遊技情報画面225には、「戻る」ボタン225aと、「MENU」ボタン225bと、「前へ」ボタン225cと、「次へ」ボタン225dと、遊技履歴225eとが表示される。「戻る」ボタン225a及び「MENU」ボタン225bは、それぞれトップ画面221及びメニュー画面222をサブ表示装置18の表示画面に呼び出すための操作ボタンであり、各ボタンを遊技者が操作することにより、対応する表示画面が呼び出される。また、「前へ」ボタン225c及び「次へ」ボタン225dは、所定の順序で遊技情報画面を切り替えるための操作ボタンであり、「前へ」ボタン225cが遊技者に操作されると、表示画面が遊技情報画面225から遊技情報画面224に切り替わり、「次へ」ボタン225dが遊技者により操作されると、表示画面が遊技情報画面225から遊技情報画面223に切り替わる。また、遊技履歴225eとしては、図5Eに示すように、特定の内部当籤役(例えば、後述の「F_RB」、後述の「F_MB_L」、及び後述の「F_MB_S」など)の当籤回数及び当籤確率(分子が1の分数)が表示される。 The game information screen 225 displays a "back" button 225a, a "MENU" button 225b, a "previous" button 225c, a "next" button 225d, and a game history 225e. The "Back" button 225a and the "MENU" button 225b are operation buttons for calling the top screen 221 and the menu screen 222 on the display screen of the sub display device 18, respectively. A display screen will be called up. Further, the "previous" button 225c and the "next" button 225d are operation buttons for switching the game information screen in a predetermined order, and when the "previous" button 225c is operated by the player, the display screen is switched from the gaming information screen 225 to the gaming information screen 224, and when the "Next" button 225d is operated by the player, the display screen is switched from the gaming information screen 225 to the gaming information screen 223. Furthermore, as shown in FIG. 5E, the game history 225e includes the number of wins and the winning probability ( The fraction whose numerator is 1) is displayed.

なお、サブ表示装置18に表示される表示画面の切り替え手法としては、例えば、それぞれの表示画面に表示される操作ボタンに対するタップ操作に基づいて切り替える手法を採用してもよいし、また、例えば、表示画面に対するスワイプ操作に基づいて切り替える手法を採用してもよい。 Note that as a method of switching the display screens displayed on the sub display device 18, for example, a method of switching based on a tap operation on an operation button displayed on each display screen may be adopted; A method of switching based on a swipe operation on the display screen may be adopted.

<サブ表示装置の表示画面の各種切り替え機能>
次に、本実施形態のパチスロ1におけるサブ表示装置18の表示画面の各種切り替え機能について説明する。
<Various switching functions for the display screen of the sub display device>
Next, various switching functions of the display screen of the sub-display device 18 in the pachi-slot machine 1 of this embodiment will be explained.

[サブ表示装置の表示画面の遷移例]
まず、図6A及び6Bを参照して、本実施形態のパチスロ1におけるサブ表示装置18の表示画面の遷移例(切り替え態様)について説明する。なお、図6Aは、遊技者登録状態がセットされていない状況におけるサブ表示装置18の表示画面の遷移例を示す図であり、図6Bは、遊技者登録状態がセットされている状況におけるサブ表示装置18の表示画面の遷移例を示す図である。
[Example of transition of display screen of sub display device]
First, with reference to FIGS. 6A and 6B, an example of transition (switching mode) of the display screen of the sub-display device 18 in the pachi-slot machine 1 of this embodiment will be described. Note that FIG. 6A is a diagram showing an example of transition of the display screen of the sub-display device 18 in a situation where the player registration state is not set, and FIG. 6B is a diagram showing a transition example of the display screen of the sub-display device 18 in a situation where the player registration state is set. 3 is a diagram illustrating an example of transition of a display screen of the device 18. FIG.

遊技者登録状態がセットされていない状況では、図6Aに示すように、サブ表示装置18の表示画面は、トップ画面221とメニュー画面222との間、並びに、メニュー画面222とメニュー画面222から遷移可能な各種表示画面との間でのみ遷移可能であり、これらの表示画面間の遷移は副制御基板72(後述のサブCPU201)により制御される。例えば、副制御基板72は、タッチセンサ19を介して取得したタッチ操作(例えば、所定のボタンに対するタップ操作や、表示画面上におけるスワイプ操作)に基づいて、トップ画面221及びメニュー画面222間で、表示画面を切り替える。しかしながら、遊技者登録状態がセットされていない状況では、副制御基板72は、遊技情報画面223,224,225の表示が不可能となるように制御する。すなわち、遊技者登録状態がセットされていない状況では、遊技者は、サブ表示装置18に遊技情報画面223,224,225を表示することができない。 In a situation where the player registration state is not set, as shown in FIG. 6A, the display screen of the sub display device 18 changes between the top screen 221 and the menu screen 222, and between the menu screen 222 and the menu screen 222. Transition is possible only between various possible display screens, and the transition between these display screens is controlled by the sub-control board 72 (sub-CPU 201 to be described later). For example, the sub-control board 72 can change between the top screen 221 and the menu screen 222 based on a touch operation (for example, a tap operation on a predetermined button or a swipe operation on the display screen) acquired via the touch sensor 19. Switch the display screen. However, in a situation where the player registration state is not set, the sub control board 72 controls so that the game information screens 223, 224, and 225 cannot be displayed. That is, in a situation where the player registration state is not set, the player cannot display the game information screens 223, 224, and 225 on the sub display device 18.

一方、遊技者登録状態がセットされている状況では、図6Bに示すように、サブ表示装置18の表示画面は、トップ画面221とメニュー画面222との間、並びに、メニュー画面222とメニュー画面222から遷移可能な各種表示画面との間に加え、メニュー画面222と遊技情報画面223,224,225との間においても遷移可能となり、これらの表示画面間の遷移は副制御基板72(後述のサブCPU201)により制御される。すなわち、副制御基板72は、タッチセンサ19を介して取得したタッチ操作に基づいて、トップ画面221とメニュー画面222との間だけでなく、トップ画面221及びメニュー画面222のそれぞれと、遊技情報画面223,224,225との間においても表示画面を切り替えることができる。それゆえ、本実施形態において、遊技者登録状態がセットされている場合、遊技者は、サブ表示装置18に遊技情報画面223,224,225を表示することができる。 On the other hand, in a situation where the player registration state is set, as shown in FIG. 6B, the display screen of the sub display device 18 is displayed between the top screen 221 and the menu screen 222, and between the In addition to the various display screens that can be changed from (CPU 201). That is, based on the touch operation acquired via the touch sensor 19, the sub control board 72 controls not only between the top screen 221 and the menu screen 222, but also between each of the top screen 221 and the menu screen 222, and the game information screen. The display screen can also be switched between 223, 224, and 225. Therefore, in this embodiment, when the player registration state is set, the player can display the game information screens 223, 224, and 225 on the sub display device 18.

なお、図6Bに示すように、トップ画面221、メニュー画面222及び遊技情報画面223,224,225間における表示画面の遷移順序は任意である。それゆえ、例えば、トップ画面221から遊技情報画面223,224,225に直接遷移可能となる構成にしてもよいし、トップ画面221からメニュー画面222を介してのみ遊技情報画面223,224,225に遷移可能となる構成にしてもよい。 Note that, as shown in FIG. 6B, the transition order of the display screens among the top screen 221, the menu screen 222, and the game information screens 223, 224, and 225 is arbitrary. Therefore, for example, the configuration may be such that it is possible to directly transition from the top screen 221 to the gaming information screens 223, 224, 225, or the gaming information screens 223, 224, 225 can be accessed only from the top screen 221 via the menu screen 222. A configuration may be adopted in which transition is possible.

本実施形態のパチスロ1では、トップ画面221からメニュー画面222を介してのみ遊技情報画面223,224,225に遷移可能な構成(トップ画面221から遊技情報画面223,224,225に直接遷移できない構成)を採用している。なお、本実施形態のパチスロ1では、メニュー画面222において、遊技者が表示画面に対してスワイプ操作(メニュー選択操作ではない)を行うことにより、表示画面をメニュー画面222から遊技情報画面223,224,225に遷移させることができる。 Pachislot 1 of this embodiment has a configuration in which it is possible to transition from the top screen 221 to the game information screens 223, 224, and 225 only via the menu screen 222 (a configuration in which it is not possible to transition directly from the top screen 221 to the game information screens 223, 224, and 225). ) is adopted. In addition, in the pachi-slot machine 1 of this embodiment, when the player performs a swipe operation (not a menu selection operation) on the display screen on the menu screen 222, the display screen changes from the menu screen 222 to the game information screens 223 and 224. , 225.

なお、本実施形態では、遊技情報画面223,224,225は、メニュー画面222とは完全に独立して設けられた表示画面である。すなわち、本実施形態のパチスロ1では、遊技履歴という、遊技者が遊技中に強い関心を抱く遊技の結果を示す情報を、配当配列や音量調節などの遊技の結果とは関係のない情報として独立して表示する。そして、本実施形態では、遊技者登録状態がセットされている状況において、メニュー画面222に対して遊技者がメニュー選択操作を行うことなく、遊技情報画面223,224,225を表示可能にしている。それゆえ、本実施形態では、遊技者登録状態がセットされている場合、遊技者が所望する情遊技履歴情報へのアクセスを容易に行うことができる。 In this embodiment, the game information screens 223, 224, and 225 are display screens provided completely independently of the menu screen 222. That is, in the pachislot machine 1 of the present embodiment, the game history, which is information indicating the results of games in which the player has a strong interest while playing, is treated independently as information unrelated to the results of the games, such as the payout arrangement and volume adjustment. and display it. In this embodiment, in a situation where the player registration state is set, the game information screens 223, 224, and 225 can be displayed without the player performing a menu selection operation on the menu screen 222. . Therefore, in this embodiment, when the player registration state is set, the player can easily access the entertainment and gaming history information desired by the player.

また、本実施形態では、メニュー画面222に対するメニュー選択操作では、表示画面を遊技情報画面223,224,225に遷移させることができず、メニュー画面222に対してスワイプ操作(メニュー表示では指定されていない操作)を行わなければ、表示画面を遊技情報画面223,224,225に遷移させることができない。それゆえ、本実施形態のパチスロ1では、表示画面を遊技情報画面223,224,225に遷移させるためのスワイプ操作を、遊技者登録状態がセットされている状況における隠しコマンドとして扱うことができる。この場合、遊技者にとってみれば、パチスロ1に対する自身の知識により、知識の少ない他の遊技者では見ることのできない、より詳細な遊技履歴情報を見ることができるため、当該他の遊技者よりも有利に遊技を行うことができ、結果、遊技者が積極的に遊技を行うことを期待することができる。 Furthermore, in this embodiment, a menu selection operation on the menu screen 222 does not allow the display screen to transition to the game information screens 223, 224, and 225, and a swipe operation on the menu screen 222 (not specified in the menu display) The display screen cannot be transitioned to the game information screens 223, 224, and 225 unless the user performs the following operations. Therefore, in the pachi-slot machine 1 of this embodiment, the swipe operation for transitioning the display screen to the game information screens 223, 224, and 225 can be treated as a hidden command in a situation where the player registration state is set. In this case, from the player's point of view, his or her knowledge of Pachislot 1 allows him to see more detailed gaming history information that other players with less knowledge cannot see. The player can play the game advantageously, and as a result, it can be expected that the player will actively play the game.

[遊技情報画面からトップ画面への表示切り替え機能]
本実施形態のパチスロ1は、サブ表示装置18の表示画面を、遊技情報画面223,224,225から、遊技者の手動により、又は、自動的に、トップ画面221に遷移させる機能を有する。具体的には、本実施形態では、遊技情報画面223,224,225において「戻る」ボタンが操作されると、表示画面が遊技情報画面223,224,225からトップ画面221に遷移する(手動遷移機能)。また、本実施形態では、遊技情報画面223,224,225が表示されている状態において所定の条件を満たした場合には、遊技者の操作とは関係なく自動的に表示画面がトップ画面221に遷移する(自動遷移機能)。
[Display switching function from game information screen to top screen]
The pachi-slot machine 1 of this embodiment has a function of transitioning the display screen of the sub-display device 18 from the game information screens 223, 224, and 225 to the top screen 221 either manually by the player or automatically. Specifically, in this embodiment, when the "back" button is operated on the game information screens 223, 224, 225, the display screen transitions from the game information screens 223, 224, 225 to the top screen 221 (manual transition). function). Furthermore, in this embodiment, if a predetermined condition is met while the game information screens 223, 224, and 225 are displayed, the display screen automatically changes to the top screen 221 regardless of the player's operation. Transition (automatic transition function).

より具体的には、パチスロ1では、遊技情報画面223,224,225が表示されている状態において、投入操作(MAXベットボタン15aへの操作、1ベットボタン15bへの操作及びメダル投入口14にメダルを投入する操作)が行われると、サブ表示装置18の表示画面が自動的にトップ画面221に遷移する。なお、ART遊技状態のように、リプレイ役が内部当籤役として決定される確率が高い遊技状態(高リプ状態)では、リプレイ役入賞に伴う再遊技の作動によりメダルが自動的に投入されてしまう結果、高リプ状態では、遊技情報画面223,224,225を表示する機会が制限されてしまう可能性がある。そこで、本実施形態のパチスロ1では、再遊技の作動によりメダルが自動的に投入された場合には、メダルの投入操作ではなく、開始操作を契機として、自動的に表示画面が遊技情報画面223,224,225からトップ画面221に遷移する。 More specifically, in the pachislot 1, in a state where the game information screens 223, 224, and 225 are displayed, input operations (operation to the MAX bet button 15a, operation to the 1 bet button 15b, and operation to the medal slot 14) are performed. When the operation of inserting medals) is performed, the display screen of the sub-display device 18 automatically transitions to the top screen 221. In addition, in a gaming state (high replay state) such as the ART gaming state where the probability that a replay winning combination is determined as an internal winning combination is high, medals are automatically inserted by the replay operation associated with winning the replay winning combination. As a result, in a high reply state, opportunities to display the game information screens 223, 224, and 225 may be limited. Therefore, in the Pachislot 1 of the present embodiment, when medals are automatically inserted due to the replay operation, the display screen is automatically changed to the game information screen 223 not by the medal insertion operation but by the start operation. , 224, 225, the screen transitions to the top screen 221.

すなわち、本実施形態では、再遊技が作動し、かつ、遊技情報画面223,224,225が表示されている場合には、開始操作を契機として、自動的に表示画面が遊技情報画面223,224,225からトップ画面221に遷移する。一方、再遊技の作動が行われていない場合には、投入操作を契機として、自動的に表示画面が遊技情報画面223,224,225からトップ画面221に遷移する。 That is, in this embodiment, when replaying is activated and the game information screens 223, 224, 225 are displayed, the display screen is automatically changed to the game information screen 223, 224 in response to the start operation. , 225 to the top screen 221. On the other hand, when the replay operation is not performed, the display screen automatically transitions from the game information screens 223, 224, and 225 to the top screen 221 in response to the input operation.

[メニュー内容表示画面からトップ画面(又はメニュー画面)への表示切り替え機能]
本実施形態のパチスロ1は、サブ表示装置18の表示画面を、メニュー画面222に対するメニュー選択操作により遷移可能な各種メニュー内容表示画面(登録画面、説明画面、配列配当画面、リーチ目画面、WEB紹介画面及び音量調整画面)から、遊技者の手動により、又は、自動的に、トップ画面221(又はメニュー画面222)に遷移させる機能を有する。具体的には、本実施形態では、メニュー内容表示画面において所定のボタン(例えば、「TOPへ戻る」ボタン)が操作されると、表示画面が当該メニュー内容表示画面からトップ画面221に遷移する(手動遷移機能)。また、本実施形態では、メニュー内容表示画面において特定のボタン(例えば、「戻る」ボタン)が操作されると、表示画面が当該メニュー内容表示画面からメニュー画面222に表示画面を遷移する(手動遷移機能)。
[Display switching function from menu content display screen to top screen (or menu screen)]
The pachi-slot machine 1 of the present embodiment has various menu content display screens (registration screen, explanation screen, array payout screen, reach-to-win screen, web introduction screen, screen and volume adjustment screen) to the top screen 221 (or menu screen 222) either manually by the player or automatically. Specifically, in this embodiment, when a predetermined button (for example, a "return to TOP" button) is operated on the menu content display screen, the display screen transitions from the menu content display screen to the top screen 221 ( manual transition function). Furthermore, in this embodiment, when a specific button (for example, a "back" button) is operated on the menu content display screen, the display screen transitions from the menu content display screen to the menu screen 222 (manual transition). function).

さらに、本実施形態では、メニュー内容表示画面が表示されている状態において所定の時間が経過すると、遊技者の操作とは関係なく、自動的に表示画面がトップ画面221(又はメニュー画面222)に遷移する(自動遷移機能)。なお、この際、トップ画面221(又はメニュー画面222)に自動遷移する契機となる所定の時間は、現在表示しているメニュー内容表示画面の種類に応じて異なる。例えば、パチスロ1から出力する音量の調整を行う音量調整画面を長時間表示していると、音量が誤操作により意図しない音量に調整されてしまうおそれがあるだけでなく、誤操作により他の遊技者を不快にしてしまうおそれもある。それゆえ、音量調整画面では、他のメニュー内容表示画面よりも短い時間で、自動的にトップ画面221(又はメニュー画面222)に遷移するように設定されている。一方、登録画面は、遊技者の登録を行い易くするために、他のメニュー内容表示画面よりも長い時間で、自動的にトップ画面221(又はメニュー画面222)に遷移するように設定されている。 Furthermore, in this embodiment, when a predetermined period of time passes while the menu content display screen is being displayed, the display screen automatically changes to the top screen 221 (or menu screen 222) regardless of the player's operation. Transition (automatic transition function). Note that at this time, the predetermined time that triggers automatic transition to the top screen 221 (or menu screen 222) differs depending on the type of menu content display screen currently displayed. For example, if the volume adjustment screen for adjusting the volume output from Pachislot 1 is displayed for a long time, there is a risk that the volume may be adjusted to an unintended level due to an erroneous operation. There is also a risk that it will make you uncomfortable. Therefore, the volume adjustment screen is set to automatically transition to the top screen 221 (or menu screen 222) in a shorter time than other menu content display screens. On the other hand, in order to facilitate player registration, the registration screen is set to automatically transition to the top screen 221 (or menu screen 222) in a longer time than other menu content display screens. .

すなわち、各メニュー内容表示画面には、トップ画面221(又はメニュー画面222)に自動遷移する契機となる経過時間(自動遷移時間)が、当該メニュー内容表示画面の種別に応じて適宜設定されており、音量調整画面には、他のメニュー内容表示画面よりも短い自動遷移時間が設定され、登録画面には、他のメニュー内容表示画面よりも長い自動遷移時間が設定されている。 That is, for each menu content display screen, an elapsed time (automatic transition time) that triggers automatic transition to the top screen 221 (or menu screen 222) is set as appropriate depending on the type of the menu content display screen. The volume adjustment screen has a shorter automatic transition time than other menu content display screens, and the registration screen has a longer automatic transition time than other menu content display screens.

[メニューの操作可否の選択機能]
本実施形態のパチスロ1では、サブ表示装置18の表示画面を、メニュー画面222から、登録画面、説明画面、配列配当画面、リーチ目画面、WEB紹介画面及び音量調整画面に遷移させることにより、遊技者が、これらのメニュー内容表示画面に応じた各種操作を行うことができ、また、各種情報を確認することができる。なお、このような遊技者がメニュー選択できる機能を遊技店側の設定に応じて制限できるような機能(メニューの操作可否の選択機能)を設けてもよい。
[Function to select whether or not to operate the menu]
In the pachi-slot machine 1 of this embodiment, the display screen of the sub-display device 18 is changed from the menu screen 222 to the registration screen, explanation screen, array payout screen, reach screen, web introduction screen, and volume adjustment screen. A person can perform various operations according to these menu content display screens and can confirm various information. Note that a function (a function for selecting whether or not to operate the menu) may be provided to limit the function that allows the player to select the menu according to settings on the gaming parlor side.

例えば、遊技店側の設定により、表示画面をメニュー画面222から音量調節画面に遷移不可能にする(例えば、メニュー画面222に「音量」ボタン222gを表示しない)ようにしてもよい。この場合、遊技者による音量調節を不可能にすることができる。 For example, the setting on the gaming parlor side may make it impossible to change the display screen from the menu screen 222 to the volume adjustment screen (for example, the "volume" button 222g may not be displayed on the menu screen 222). In this case, it is possible to make it impossible for the player to adjust the volume.

<パチスロが備える制御系>
次に、パチスロ1が備える制御系について、図7を参照して説明する。図7は、パチスロ1の制御系の構成を示す回路ブロック図である。
<Control system provided by Pachislot>
Next, the control system included in the pachi-slot machine 1 will be explained with reference to FIG. FIG. 7 is a circuit block diagram showing the configuration of the control system of the pachi-slot machine 1. As shown in FIG.

パチスロ1は、ミドルドア41に設けられた主制御基板71と、フロントドア2bに設けられた副制御基板72とを有する。また、パチスロ1は、主制御基板71に接続された、リール中継端子板74、設定用鍵型スイッチ54(設定スイッチ)及びキャビネット側中継基板44を有する。さらに、パチスロ1は、キャビネット側中継基板44を介して主制御基板71に接続された外部集中端子板47、ホッパー装置51、メダル補助収納庫スイッチ75、リセットスイッチ76及び電源装置53を有する。なお、ホッパー装置51の構成については上述したので、ここでは、その説明を省略する。 The pachi-slot machine 1 includes a main control board 71 provided on the middle door 41 and a sub-control board 72 provided on the front door 2b. The pachi-slot machine 1 also includes a reel relay terminal board 74 , a key-type setting switch 54 (setting switch), and a cabinet-side relay board 44 connected to the main control board 71 . Furthermore, the pachislot 1 includes an external centralized terminal board 47 connected to the main control board 71 via the cabinet side relay board 44, a hopper device 51, a medal auxiliary storage switch 75, a reset switch 76, and a power supply device 53. Note that the configuration of the hopper device 51 has been described above, so the explanation thereof will be omitted here.

リール中継端子板74は、各リール3L,3C,3Rのリール本体の内側に配設されている。リール中継端子板74は、各リール3L,3C,3Rのステッピングモータ(不図示)に電気的に接続されており、主制御基板71からステッピングモータに出力される信号を中継する。 The reel relay terminal board 74 is arranged inside the reel body of each reel 3L, 3C, 3R. The reel relay terminal board 74 is electrically connected to the stepping motor (not shown) of each reel 3L, 3C, and 3R, and relays signals output from the main control board 71 to the stepping motor.

設定用鍵型スイッチ54は、主制御基板ケース55に設けられる。設定用鍵型スイッチ54は、パチスロ1の設定(設定1~設定6)を変更するとき、もしくは、パチスロ1の設定を確認するときに使用される。 The setting key type switch 54 is provided on the main control board case 55. The setting key type switch 54 is used when changing the settings of the pachi-slot machine 1 (settings 1 to 6) or when checking the settings of the pachi-slot machine 1.

キャビネット側中継基板44は、主制御基板71と、外部集中端子板47、ホッパー装置51、メダル補助収納庫スイッチ75、リセットスイッチ76及び電源装置53のそれぞれとを接続する配線が実装された中継基板である。外部集中端子板47は、メダル投入信号、メダル払出信号及びセキュリティ信号などの信号をパチスロ1の外部へ出力するために設けられる。メダル補助収納庫スイッチ75は、メダル補助収納庫52に設けられ、メダル補助収納庫52がメダルで満杯になっているか否かを検出する。リセットスイッチ76は、例えば、パチスロ1の設定を変更する際に用いられる。 The cabinet side relay board 44 is a relay board on which wiring is mounted to connect the main control board 71 and each of the external centralized terminal board 47, the hopper device 51, the medal auxiliary storage switch 75, the reset switch 76, and the power supply device 53. It is. The external centralized terminal board 47 is provided to output signals such as a medal insertion signal, a medal payout signal, and a security signal to the outside of the pachislot 1. The medal auxiliary storage switch 75 is provided in the medal auxiliary storage 52 and detects whether the medal auxiliary storage 52 is full of medals. The reset switch 76 is used, for example, when changing the settings of the pachi-slot machine 1.

電源装置53は、電源基板53bと、電源基板53bに接続された電源スイッチ53aとを有する。電源スイッチ53aは、パチスロ1に必要な電源を供給するときに押下される。電源基板53bは、キャビネット側中継基板44を介して主制御基板71に接続されるとともに、副中継基板61を介して副制御基板72にも接続される。 The power supply device 53 includes a power supply board 53b and a power switch 53a connected to the power supply board 53b. The power switch 53a is pressed when supplying the necessary power to the pachislot machine 1. The power supply board 53b is connected to the main control board 71 via the cabinet-side relay board 44, and is also connected to the sub-control board 72 via the sub-relay board 61.

また、パチスロ1は、ドア中継端子板68、並びに、該ドア中継端子板68を介して、主制御基板71に接続された、セレクタ66、ドア開閉監視スイッチ67、BETスイッチ77、精算スイッチ78、スタートスイッチ79、ストップスイッチ基板80、遊技動作表示基板81、副中継基板61、試験機用第1インターフェースボード301及び試験機用第2インターフェースボード302を有する。なお、セレクタ66、ドア開閉監視スイッチ67及び副中継基板61については、上述したので、ここでは、それらの説明を省略する。 The pachislot 1 also includes a door relay terminal board 68, a selector 66, a door opening/closing monitoring switch 67, a BET switch 77, a payment switch 78, which are connected to the main control board 71 via the door relay terminal board 68. It has a start switch 79, a stop switch board 80, a game operation display board 81, a sub-relay board 61, a first interface board 301 for a test machine, and a second interface board 302 for a test machine. Note that the selector 66, the door opening/closing monitoring switch 67, and the sub-relay board 61 have been described above, so a description thereof will be omitted here.

BETスイッチ77(投入操作検出手段)は、MAXベットボタン15a又は1ベットボタン15bが遊技者により押下されたことを検出する。精算スイッチ78は、精算ボタン(不図示)が遊技者により押下されたことを検出する。スタートスイッチ79(開始操作検出手段)は、スタートレバー16が遊技者により操作されたこと(開始操作)を検出する。 The BET switch 77 (insertion operation detection means) detects that the MAX bet button 15a or the 1 bet button 15b is pressed by the player. The settlement switch 78 detects that a settlement button (not shown) has been pressed by the player. The start switch 79 (start operation detection means) detects that the start lever 16 has been operated by the player (start operation).

ストップスイッチ基板80(停止操作検出手段)は、回転しているメインリールを停止させるための回路と、停止可能なメインリールをLEDなどにより表示するための回路とを備える。また、ストップスイッチ基板80には、ストップスイッチ(不図示)が設けられる。ストップスイッチは、各ストップボタン17L,17C,17Rが遊技者により押下されたこと(停止操作)を検出する。 The stop switch board 80 (stop operation detection means) includes a circuit for stopping the rotating main reel and a circuit for displaying stoppable main reels using an LED or the like. Further, the stop switch board 80 is provided with a stop switch (not shown). The stop switch detects that each of the stop buttons 17L, 17C, and 17R is pressed by the player (stop operation).

遊技動作表示基板81は、情報表示器(7セグ表示器)6及びLED82に接続される。LED82には、例えば、今回の遊技に投入されたメダルの枚数(以下、「投入枚数」という)に対応して点灯する、メダル投入枚数表示用の3つのLED(以下、「第1LED」~「第3LED」という)や、遊技動作表示基板81から入力される信号に基づいて、メダル投入が可能であることを表示するマーク、遊技開始を表示するマーク、再遊技を行うマークなどを点灯させるLEDなどが含まれる。第1LED~第3LED(表示手段)では、メダルが1枚投入されると、第1LEDが点灯し、メダルが2枚投入されると、第1及び第2LEDが点灯し、メダルが3枚(遊技開始可能枚数)投入されると、第1LED~第3LEDが点灯する。なお、情報表示器6については、上述したので、ここでは、それらの説明を省略する。 The game operation display board 81 is connected to the information display (7 segment display) 6 and the LED 82. The LED 82 includes, for example, three LEDs (hereinafter referred to as "first LED") for displaying the number of inserted medals that light up in accordance with the number of medals inserted in the current game (hereinafter referred to as "number of inserted medals"). An LED that lights up a mark indicating that medals can be inserted, a mark indicating the start of a game, a mark indicating replaying, etc. based on the signal input from the game operation display board 81. etc. are included. In the first to third LEDs (display means), when one medal is inserted, the first LED lights up, and when two medals are inserted, the first and second LEDs are lit, and three medals (game When the number of sheets that can be started is inserted, the first to third LEDs light up. Note that since the information display device 6 has been described above, a description thereof will be omitted here.

試験機用第1インターフェースボード301及び試験機用第2インターフェースボード302はともに、パチスロ1の検定試験(試射試験)において、遊技に関する各種信号を試験機に出力する際に用いられる中継基板である(なお、販売用のリリース製品としてのパチスロ1にはこれらの中継基板は搭載されていないので、販売用の主制御基板71の主制御回路90には、試験機用第1インターフェースボード301及び試験機用第2インターフェースボード302に接続するために必要な各種電子部品もまた実装されていない)。例えば、遊技に係る主要な動作(例えば、内部抽籤、リール停止制御等)を制御するための試験信号は、試験機用第1インターフェースボード301を介して出力され、例えば、主制御基板71で決定された押し順ナビに係る試験信号などは、試験機用第2インターフェースボード302を介して出力される。 Both the first interface board 301 for the test machine and the second interface board 302 for the test machine are relay boards used when outputting various signals related to the game to the test machine in the certification test (sight shooting test) of Pachislot 1 ( Note that Pachislot 1 as a released product for sale is not equipped with these relay boards, so the main control circuit 90 of the main control board 71 for sale includes the first interface board 301 for the test machine and the test machine (The various electronic components required for connection to the second interface board 302 are also not mounted.) For example, test signals for controlling the main operations related to the game (e.g., internal lottery, reel stop control, etc.) are output via the first interface board 301 for the test machine, and are determined by the main control board 71, for example. Test signals related to the pressed order navigation and the like are outputted via the second interface board 302 for the testing machine.

副制御基板72は、ドア中継端子板68及び副中継基板61を介して主制御基板71に接続される。また、パチスロ1は、副中継基板61を介して副制御基板72に接続された、スピーカ群84、LED群85、24hドア開閉監視ユニット63、タッチセンサ19及び表示ユニット212を有する。なお、タッチセンサ19については、上述したので、ここでは、その説明を省略する。 The sub-control board 72 is connected to the main control board 71 via the door relay terminal board 68 and the sub-relay board 61. The pachi-slot machine 1 also includes a speaker group 84, an LED group 85, a 24h door opening/closing monitoring unit 63, a touch sensor 19, and a display unit 212, which are connected to the sub-control board 72 via the sub-relay board 61. Note that since the touch sensor 19 has been described above, its explanation will be omitted here.

スピーカ群84は、スピーカ65L,65Rや図示しない各種スピーカを含んで構成される。LED群85は、フロントパネル10に設けられたランプ群21や、腰部パネル12の装飾パネルを背面側から照明するための光を出射する光源などを含んで構成される。24hドア開閉監視ユニット63は、ミドルドア41の開閉の履歴情報を保存する。また、24hドア開閉監視ユニット63は、ミドルドア41が開放されたときに、表示装置11によりエラー表示を行うための信号を副制御基板72(副制御回路200)に出力する。表示ユニット212は、例えば、表示装置11を構成する被投影部材212a、及び、被投影部材212aの裏側に設けられた表示面が湾曲した別の被投影部材を含んで構成される。 The speaker group 84 includes the speakers 65L, 65R and various speakers not shown. The LED group 85 includes a lamp group 21 provided on the front panel 10, a light source that emits light for illuminating the decorative panel of the waist panel 12 from the back side, and the like. The 24h door opening/closing monitoring unit 63 stores history information of opening/closing of the middle door 41. Further, the 24h door opening/closing monitoring unit 63 outputs a signal for displaying an error on the display device 11 to the sub-control board 72 (sub-control circuit 200) when the middle door 41 is opened. The display unit 212 includes, for example, a projection target member 212a that constitutes the display device 11, and another projection target member provided on the back side of the projection target member 212a and having a curved display surface.

また、パチスロ1は、副制御基板72に接続された、ロムカートリッジ基板86及び液晶中継基板87を有する。なお、ロムカートリッジ基板86及び液晶中継基板87は、副制御基板72とともに副制御基板ケース57に収納されている。 Furthermore, the pachi-slot machine 1 includes a ROM cartridge board 86 and a liquid crystal relay board 87, which are connected to the sub-control board 72. Note that the ROM cartridge board 86 and the liquid crystal relay board 87 are housed in the sub-control board case 57 together with the sub-control board 72.

ロムカートリッジ基板86は、サブCPU201により実行される各種制御プログラムと、演出用の画像(映像)、音声(スピーカ群84)、光(LED群85)及び通信のデータを管理するための基板である。液晶中継基板87は、副制御基板72と、表示装置11を構成するプロジェクタ機構211、及び、サブ表示装置18との間の接続配線を中継する基板である。なお、プロジェクタ機構211及びサブ表示装置18については、上述したので、ここでは、それらの説明を省略する。 The ROM cartridge board 86 is a board for managing various control programs executed by the sub CPU 201, images (video) for presentation, audio (speaker group 84), light (LED group 85), and communication data. . The liquid crystal relay board 87 is a board that relays connection wiring between the sub-control board 72, the projector mechanism 211 that constitutes the display device 11, and the sub-display device 18. Note that since the projector mechanism 211 and the sub-display device 18 have been described above, their description will be omitted here.

<主制御回路>
次に、図8を参照して、主制御基板71に実装される主制御回路90の構成について説明する。図8は、パチスロ1の主制御回路90の構成例を示すブロック図である。
<Main control circuit>
Next, with reference to FIG. 8, the configuration of the main control circuit 90 mounted on the main control board 71 will be described. FIG. 8 is a block diagram showing a configuration example of the main control circuit 90 of the pachi-slot machine 1. As shown in FIG.

主制御回路90は、マイクロプロセッサ91と、クロックパルス発生回路92と、電源管理回路93と、スイッチングレギュレータ94(電源供給手段)とを備える。 The main control circuit 90 includes a microprocessor 91, a clock pulse generation circuit 92, a power management circuit 93, and a switching regulator 94 (power supply means).

マイクロプロセッサ91は、遊技機用のセキュリティ機能付きマイクロプロセッサである。なお、本実施形態のマイクロプロセッサ91では、後述するように、ソースプログラム上で規定可能な該マイクロプロセッサ91に特有の様々な命令コード(例えば、後述の「LDQ」命令等:以下、「メインCPU101専用命令コード」という)が設けられている。本実施形態では、このメインCPU101専用命令コードを用いることにより、処理の効率化やプログラム容量の削減などを実現している。マイクロプロセッサ91の内部構成については、後述の図9を参照して詳述し、マイクロプロセッサ91に設けられているメインCPU101専用命令コードについては、後述の主制御回路が実行する各種処理において詳述する。 The microprocessor 91 is a microprocessor with a security function for gaming machines. In the microprocessor 91 of this embodiment, as will be described later, various instruction codes unique to the microprocessor 91 that can be defined on the source program (for example, "LDQ" instruction described later, etc.; hereinafter, "main CPU 101 A special instruction code is provided. In this embodiment, by using the instruction code dedicated to the main CPU 101, it is possible to improve processing efficiency and reduce program capacity. The internal configuration of the microprocessor 91 will be described in detail with reference to FIG. 9 described later, and the instruction code dedicated to the main CPU 101 provided in the microprocessor 91 will be described in detail in various processes executed by the main control circuit described later. do.

クロックパルス発生回路92は、メインCPU作動用のクロックパルス信号を生成し、該生成したクロックパルス信号をマイクロプロセッサ91に出力する。マイクロプロセッサ91は、入力されたクロックパルス信号に基づいて、制御プログラムを実行する。 The clock pulse generation circuit 92 generates a clock pulse signal for operating the main CPU, and outputs the generated clock pulse signal to the microprocessor 91. Microprocessor 91 executes a control program based on the input clock pulse signal.

電源管理回路93は、電源基板53b(図7参照)から供給される直流12Vの電源電圧の変動を管理する。そして、電源管理回路93は、例えば、電源が投入された際(電源電圧が0Vから起動電圧値(10V)を上回った際)には、リセット信号をマイクロプロセッサ91の「XSRST」端子に出力し、電断が発生した際(電源電圧が12Vから停電電圧値(10.5V)を下回った際)には、電断検知信号をマイクロプロセッサ91の「XINT」端子に出力する。すなわち、電源管理回路93は、電源投入時に、マイクロプロセッサ91にリセット信号(起動信号)を出力する手段(起動手段)、及び、電断発生時に、マイクロプロセッサ91に電断検知信号(停電信号)を出力する手段(停電手段)も兼ねる。 The power management circuit 93 manages fluctuations in the 12 V DC power supply voltage supplied from the power supply board 53b (see FIG. 7). For example, the power management circuit 93 outputs a reset signal to the "XSRST" terminal of the microprocessor 91 when the power is turned on (when the power supply voltage rises from 0V to a starting voltage value (10V)). When a power outage occurs (when the power supply voltage drops from 12 V to below the power outage voltage value (10.5 V)), a power outage detection signal is output to the "XINT" terminal of the microprocessor 91. That is, the power management circuit 93 has means (starting means) for outputting a reset signal (starting signal) to the microprocessor 91 when the power is turned on, and outputting a power interruption detection signal (power failure signal) to the microprocessor 91 when a power outage occurs. It also serves as a means for outputting (power outage means).

スイッチングレギュレータ94は、DC/DC変換回路であり、マイクロプロセッサ91の直流駆動電圧(直流5Vの電源電圧)を生成し、該生成した直流駆動電圧をマイクロプロセッサ91の「VCC」端子に出力する。 The switching regulator 94 is a DC/DC conversion circuit that generates a DC drive voltage (DC 5V power supply voltage) for the microprocessor 91 and outputs the generated DC drive voltage to the "VCC" terminal of the microprocessor 91.

<マイクロプロセッサ>
次に、図9を参照して、マイクロプロセッサ91の内部構成について説明する。図9は、マイクロプロセッサ91の内部構成を示すブロック図である。
<Microprocessor>
Next, the internal configuration of the microprocessor 91 will be described with reference to FIG. FIG. 9 is a block diagram showing the internal configuration of microprocessor 91.

マイクロプロセッサ91は、メインCPU101と、メインROM102(第1記憶手段)と、メインRAM103(第2記憶手段)と、外部バスインターフェース104と、クロック回路105と、リセットコントローラ106と、演算回路107と、乱数回路110と、パラレルポート111と、割込みコントローラ112と、タイマー回路113と、第1シリアル通信回路114と、第2シリアル通信回路115と、を有する。そして、マイクロプロセッサ91を構成するこれらの各部は信号バス116を介して互いに接続されている。 The microprocessor 91 includes a main CPU 101, a main ROM 102 (first storage means), a main RAM 103 (second storage means), an external bus interface 104, a clock circuit 105, a reset controller 106, an arithmetic circuit 107, It includes a random number circuit 110, a parallel port 111, an interrupt controller 112, a timer circuit 113, a first serial communication circuit 114, and a second serial communication circuit 115. Each of these parts constituting the microprocessor 91 is connected to each other via a signal bus 116.

メインCPU101は、クロック回路105で生成されたクロックパルスに基づいて、各種制御プログラムを実行して、遊技動作全般に係る制御を行う。ここで、メインCPU101の制御動作の一例としてリール停止制御について説明する。 The main CPU 101 executes various control programs based on the clock pulses generated by the clock circuit 105, and controls overall gaming operations. Here, reel stop control will be described as an example of the control operation of the main CPU 101.

メインCPU101は、リールインデックスを検出してから各リール3L,3C,3L(メインリール)のステッピングモータに対してパルスを出力した回数をカウントする。これにより、メインCPU101は、各リールの回転角度(主に、リールが図柄何個分だけ回転したか)を管理する。なお、リールインデックスとは、リールが一回転したことを示す情報である。このリールインデックスは、例えば、発光部及び受光部を有する光センサと、各リールの所定の位置に設けられ、各メインリールの回転により発光部と受光部との間に介在される検知片とを備えたリール位置検出部(不図示)により検出される。 The main CPU 101 counts the number of times a pulse is output to the stepping motor of each reel 3L, 3C, 3L (main reel) after detecting the reel index. Thereby, the main CPU 101 manages the rotation angle of each reel (mainly, how many symbols the reel has rotated). Note that the reel index is information indicating that the reel has rotated once. This reel index includes, for example, an optical sensor having a light emitting part and a light receiving part, and a detection piece that is provided at a predetermined position on each reel and is interposed between the light emitting part and the light receiving part by rotation of each main reel. The reel position is detected by a reel position detection section (not shown) provided therein.

ここで、各リール3L,3C,3L(メインリール)の回転角度の管理について、具体的に説明する。ステッピングモータに対して出力されたパルスの数は、メインRAM103に設けられたパルスカウンタによって計数される。そして、図柄一つ分の回転に必要な所定回数のパルスの出力がパルスカウンタで計数される毎に、メインRAM103に設けられた図柄カウンタが1ずつ加算される。図柄カウンタは、各リールに応じて設けられている。図柄カウンタの値は、リール位置検出部(不図示)によってリールインデックスが検出されるとクリアされる。 Here, management of the rotation angle of each reel 3L, 3C, 3L (main reel) will be specifically explained. The number of pulses output to the stepping motor is counted by a pulse counter provided in the main RAM 103. Then, each time the pulse counter counts the output of a predetermined number of pulses required for the rotation of one symbol, the symbol counter provided in the main RAM 103 is incremented by one. A symbol counter is provided for each reel. The value of the symbol counter is cleared when the reel index is detected by a reel position detection section (not shown).

すなわち、本実施形態では、図柄カウンタを管理することにより、リールインデックスが検出されてから図柄何個分の回転が行われたのかを管理する。したがって、各リールの各図柄の位置は、リールインデックスが検出される位置を基準として検出される。 That is, in this embodiment, by managing the symbol counter, it is possible to manage how many symbols have been rotated since the reel index was detected. Therefore, the position of each symbol on each reel is detected based on the position where the reel index is detected.

メインROM102には、メインCPU101により実行される各種制御プログラム、各種データテーブル、副制御回路200に対して各種制御指令(コマンド)を送信するためのデータ等が記憶される。メインRAM103には、制御プログラムの実行により決定された内部当籤役等の各種データを格納する格納領域が設けられる。なお、メインROM102及びメインRAM103の内部構成(メモリマップ)については、後述の図12を参照して詳述する。 The main ROM 102 stores various control programs executed by the main CPU 101, various data tables, data for transmitting various control instructions (commands) to the sub-control circuit 200, and the like. The main RAM 103 is provided with a storage area for storing various data such as internal winning combinations determined by execution of a control program. Note that the internal configuration (memory map) of the main ROM 102 and main RAM 103 will be described in detail with reference to FIG. 12, which will be described later.

外部バスインターフェース104は、マイクロプロセッサ91の外部に設けられた各種構成部(例えば、各リール等)が接続された外部信号バス(不図示)と、マイクロプロセッサ91とを電気的に接続するためのインターフェース回路である。クロック回路105は、例えば分周器(不図示)等を含んで構成され、クロックパルス発生回路92から入力されたCPU作動用のクロックパルス信号を、その他の構成部(例えば、タイマー回路113)で使用される周波数のクロックパルス信号に変換する。なお、クロック回路105で生成されたクロックパルス信号は、リセットコントローラ106にも出力される。 The external bus interface 104 is for electrically connecting the microprocessor 91 to an external signal bus (not shown) to which various components (for example, each reel, etc.) provided outside the microprocessor 91 are connected. It is an interface circuit. The clock circuit 105 is configured to include, for example, a frequency divider (not shown), etc., and transmits the clock pulse signal for operating the CPU input from the clock pulse generation circuit 92 to other components (for example, the timer circuit 113). Convert to a clock pulse signal of the frequency used. Note that the clock pulse signal generated by the clock circuit 105 is also output to the reset controller 106.

リセットコントローラ106は、電源管理回路93から入力されたリセット信号に基づいて、IAT(Illegal Address Trap)やWDT(watchdog timer)のリセットを行う。演算回路107は、乗算回路及び除算回路を含んで構成される。例えば、ソースプログラム上において、後述する「MUL(乗算)」命令(後述の図85B参照)を実行するときには、演算回路107がこの「MUL」命令に基づく乗算処理を実行する。 The reset controller 106 resets an IAT (Illegal Address Trap) and a WDT (watchdog timer) based on a reset signal input from the power management circuit 93 . The arithmetic circuit 107 includes a multiplication circuit and a division circuit. For example, when a "MUL (multiplication)" instruction (described later) is executed on a source program (see FIG. 85B described later), the arithmetic circuit 107 executes a multiplication process based on this "MUL" instruction.

乱数回路110は、予め定められた範囲の乱数(例えば、0~65535又は0~255)を発生させる。また、図示しないが、乱数回路110は、2バイトのハードラッチ乱数を得るための乱数レジスタ0と、2バイトのソフトラッチ乱数を得るための乱数レジスタ1~3と、1バイトのソフトラッチ乱数を得るための乱数レジスタ4~7とで構成されている。なお、メインCPU101は、乱数回路110で発生させた所定範囲の乱数の中から一つの値を、例えば内部抽籤用の乱数値として抽出する。パラレルポート111は、マイクロプロセッサ91と、マイクロプロセッサ91の外部に設けられた各種回路(例えば、電源管理回路93等)との間で入出力される信号のポート(メモリマップI/O)である。また、パラレルポート111は、乱数回路110及び割込みコントローラ112にも接続される。スタートスイッチ79はパラレルポート111のPI0~PI4のいずれかの入力ポートに接続され、スタートスイッチ79がオン状態になったタイミング(オンエッジ)で、パラレルポート111から乱数回路110の乱数レジスタ0へラッチ信号が出力される。そして、乱数回路110では、ラッチ信号が入力されることにより乱数レジスタ0がラッチされ、2バイトのハードラッチ乱数が取得される。 The random number circuit 110 generates random numbers in a predetermined range (for example, 0 to 65535 or 0 to 255). Although not shown, the random number circuit 110 has random number register 0 for obtaining a 2-byte hard latch random number, random number registers 1 to 3 for obtaining a 2-byte soft latch random number, and a 1-byte soft latch random number. It is composed of random number registers 4 to 7 for obtaining random numbers. Note that the main CPU 101 extracts one value from a predetermined range of random numbers generated by the random number circuit 110, for example, as a random number value for internal lottery. The parallel port 111 is a port (memory map I/O) for signals input and output between the microprocessor 91 and various circuits provided outside the microprocessor 91 (for example, the power management circuit 93, etc.). . The parallel port 111 is also connected to a random number circuit 110 and an interrupt controller 112. The start switch 79 is connected to one of the input ports PI0 to PI4 of the parallel port 111, and at the timing when the start switch 79 is turned on (on edge), a latch signal is sent from the parallel port 111 to the random number register 0 of the random number circuit 110. is output. Then, in the random number circuit 110, the random number register 0 is latched by inputting the latch signal, and a 2-byte hard latch random number is obtained.

割込みコントローラ112は、パラレルポート111を介して電源管理回路93から入力される電断検知信号、又は、タイマー回路113から1.1172ms周期で入力されるタイムアウト信号に基づいて、メインCPU101による割込処理の実行タイミングを制御する。電源管理回路93から電断検知信号が入力された場合、又は、タイマー回路113からタイムアウト信号が入力された場合には、割込みコントローラ112は、割込処理開始指令を示す割込要求信号をメインCPU101に出力する。メインCPU101は、タイマー回路103からのタイムアウト信号に応じて割込みコントローラ112から入力される割込要求信号に基づいて、入力ポートチェック処理、リール制御処理、通信データ送信処理、7セグLED駆動処理、タイマー更新処理等の各種割込処理(後述の図113参照)を行う。 The interrupt controller 112 controls interrupt processing by the main CPU 101 based on a power outage detection signal input from the power management circuit 93 via the parallel port 111 or a timeout signal input from the timer circuit 113 at a cycle of 1.1172 ms. control the execution timing. When a power failure detection signal is input from the power management circuit 93 or when a timeout signal is input from the timer circuit 113, the interrupt controller 112 sends an interrupt request signal indicating an interrupt processing start command to the main CPU 101. Output to. The main CPU 101 performs input port check processing, reel control processing, communication data transmission processing, 7-segment LED drive processing, and timer processing based on an interrupt request signal input from the interrupt controller 112 in response to a timeout signal from the timer circuit 103. Performs various interrupt processing such as update processing (see FIG. 113 described later).

タイマー回路113(PTC)は、クロック回路105で生成されたクロックパルス信号(メインCPU作動用のクロックパルス信号を分周器(不図示)で分周された周波数のクロックパルス信号)で動作する(経過時間をカウントする)。そして、タイマー回路113は、1.1172msecの周期で割込みコントローラ112にタイムアウト信号(トリガー信号)を出力する。 The timer circuit 113 (PTC) operates with a clock pulse signal (a clock pulse signal with a frequency obtained by dividing the clock pulse signal for operating the main CPU by a frequency divider (not shown)) generated by the clock circuit 105 ( count elapsed time). Then, the timer circuit 113 outputs a timeout signal (trigger signal) to the interrupt controller 112 at a cycle of 1.1172 msec.

第1シリアル通信回路114は、主制御基板71から副制御基板72にデータ(各種制御指令(コマンド))を送信する際のシリアル送信動作を制御する回路である。第2シリアル通信回路115は、主制御基板71から試験機用第2インターフェースボード302にデータを送信する際のシリアル送信動作を制御する回路である。 The first serial communication circuit 114 is a circuit that controls a serial transmission operation when transmitting data (various control instructions (commands)) from the main control board 71 to the sub control board 72. The second serial communication circuit 115 is a circuit that controls a serial transmission operation when transmitting data from the main control board 71 to the second interface board 302 for the test machine.

<副制御回路>
次に、図10を参照して、副制御基板72に実装される副制御回路200(副制御手段)の構成について説明する。図10は、パチスロ1の副制御回路200の構成例を示すブロック図である。
<Sub-control circuit>
Next, with reference to FIG. 10, the configuration of the sub-control circuit 200 (sub-control means) mounted on the sub-control board 72 will be described. FIG. 10 is a block diagram showing a configuration example of the sub-control circuit 200 of the pachi-slot machine 1. As shown in FIG.

副制御回路200は、主制御回路90と電気的に接続されており、主制御回路90から送信されるコマンドに基づいて演出内容の決定や実行等の処理を行う。副制御回路200は、基本的に、サブCPU201、サブRAM202、レンダリングプロセッサ203、描画用RAM204、ドライバ205を含んで構成される。 The sub-control circuit 200 is electrically connected to the main control circuit 90 and performs processing such as determining and executing the content of the performance based on commands sent from the main control circuit 90. The sub control circuit 200 basically includes a sub CPU 201, a sub RAM 202, a rendering processor 203, a drawing RAM 204, and a driver 205.

なお、サブCPU201は、ロムカートリッジ基板86に接続される。ドライバ205は、液晶中継基板87に接続される。すなわち、ドライバ205は、液晶中継基板87を介してプロジェクタ機構211及びサブ表示装置18に接続される。 Note that the sub CPU 201 is connected to the ROM cartridge board 86. Driver 205 is connected to liquid crystal relay board 87. That is, the driver 205 is connected to the projector mechanism 211 and the sub-display device 18 via the liquid crystal relay board 87.

サブCPU201は、主制御回路90から送信されたコマンドに応じて、ロムカートリッジ基板86に記憶されている制御プログラムに従い、映像、音、光の出力の制御を行う。ロムカートリッジ基板86は、基本的に、プログラム記憶領域とデータ記憶領域とによって構成される。 The sub CPU 201 controls the output of video, sound, and light in accordance with a control program stored in the ROM cartridge board 86 in response to commands sent from the main control circuit 90 . The ROM cartridge board 86 basically consists of a program storage area and a data storage area.

プログラム記憶領域には、サブCPU201が実行する制御プログラムが記憶される。例えば、制御プログラムには、主制御回路90との通信を制御するための主基板通信タスクや、演出用の乱数値を抽出し、演出内容(演出データ)の決定及び登録を行うための演出登録タスクを実行するための各種プログラムが含まれる。また、制御プログラムには、決定した演出内容に基づいて表示装置11による映像の表示を制御するアニメタスク、LED群85等の光源による光の出力を制御するランプ制御タスク、スピーカ群84による音の出力を制御するサウンド制御タスク等を実行するための各種プログラムも含まれる。 A control program executed by the sub CPU 201 is stored in the program storage area. For example, the control program includes a main board communication task for controlling communication with the main control circuit 90, and production registration for extracting random numbers for production and determining and registering production contents (production data). Contains various programs for performing tasks. The control program also includes an animation task that controls the display of images on the display device 11 based on the determined performance content, a lamp control task that controls the output of light from light sources such as the LED group 85, and a sound output task that controls the output of the light from the speaker group 84. Also included are various programs for executing sound control tasks that control output.

データ記憶領域には、各種データテーブルを記憶する記憶領域、各演出内容を構成する演出データを記憶する記憶領域、映像の作成に関するアニメーションデータを記憶する記憶領域が含まれる。また、データ記憶領域には、BGMや効果音に関するサウンドデータを記憶する記憶領域、光の点消灯のパターンに関するランプデータを記憶する記憶領域等も含まれる。 The data storage area includes a storage area for storing various data tables, a storage area for storing performance data constituting each performance content, and a storage area for storing animation data related to video creation. The data storage area also includes a storage area that stores sound data regarding BGM and sound effects, a storage area that stores lamp data regarding patterns of turning on and off lights, and the like.

サブRAM202には、決定された演出内容や演出データを登録する格納領域や、主制御回路90から送信される内部当籤役やナビデータ等の各種データを格納する格納領域が設けられる。 The sub-RAM 202 is provided with a storage area for registering the determined performance contents and performance data, and a storage area for storing various data such as internal winning combinations and navigation data transmitted from the main control circuit 90.

サブCPU201、レンダリングプロセッサ203、描画用RAM(フレームバッファを含む)204及びドライバ205は、演出内容により指定されたアニメーションデータに従って映像を作成し、作成した映像を表示装置11(プロジェクタ機構211)及び/又はサブ表示装置18に表示させる。なお、表示装置11(プロジェクタ機構211)及びサブ表示装置18は、副制御基板72により、それぞれ個別に制御される。 The sub CPU 201, the rendering processor 203, the drawing RAM (including a frame buffer) 204, and the driver 205 create a video according to the animation data specified by the presentation content, and send the created video to the display device 11 (projector mechanism 211) and/or Or display it on the sub display device 18. Note that the display device 11 (projector mechanism 211) and the sub-display device 18 are individually controlled by the sub-control board 72.

また、サブCPU201は、演出内容により指定されたサウンドデータに従ってBGMなどの音をスピーカ群84により出力させる。また、サブCPU201は、演出内容により指定されたランプデータに従ってLED群85の点灯及び消灯を制御する。 Further, the sub CPU 201 causes the speaker group 84 to output sounds such as BGM according to sound data specified by the presentation content. Further, the sub CPU 201 controls lighting and extinguishing of the LED group 85 according to lamp data specified by the performance content.

<メインCPUが有する各種レジスタ>
次に、図11を参照しながら、メインCPU101が有する各種レジスタについて説明する。なお、図11は、メインCPU101に含まれる各種レジスタの概略構成図である。
<Various registers possessed by the main CPU>
Next, various registers included in the main CPU 101 will be explained with reference to FIG. 11. Note that FIG. 11 is a schematic configuration diagram of various registers included in the main CPU 101.

メインCPU101は、メイン・レジスタとして、アキュームレータA(以下、「Aレジスタ」という)、フラグ・レジスタF(フラグレジスタ)、汎用レジスタB(以下、「Bレジスタ」という)、汎用レジスタC(以下、「Cレジスタ」という)、汎用レジスタD(以下、「Dレジスタ」という)、汎用レジスタE(以下、「Eレジスタ」という)、汎用レジスタH(以下、「Hレジスタ」という)及び汎用レジスタL(以下、「Lレジスタ」という)を有する。また、メインCPU101は、サブ・レジスタとして、アキュームレータA′、フラグ・レジスタF′、汎用レジスタB′、汎用レジスタC′、汎用レジスタD′、汎用レジスタE′、汎用レジスタH′及び汎用レジスタL′を汎用レジスタとして有する。なお、各レジスタは、1バイトのレジスタで構成される。 The main CPU 101 has main registers such as an accumulator A (hereinafter referred to as "A register"), a flag register F (hereinafter referred to as "flag register"), a general-purpose register B (hereinafter referred to as "B register"), and a general-purpose register C (hereinafter referred to as " general-purpose register D (hereinafter referred to as "D register"), general-purpose register E (hereinafter referred to as "E register"), general-purpose register H (hereinafter referred to as "H register"), and general-purpose register L (hereinafter referred to as "H register"). , "L register"). The main CPU 101 also has sub-registers such as an accumulator A', a flag register F', a general-purpose register B', a general-purpose register C', a general-purpose register D', a general-purpose register E', a general-purpose register H', and a general-purpose register L'. has as a general-purpose register. Note that each register is composed of a 1-byte register.

また、本実施形態では、BレジスタとCレジスタとをペアレジスタ(以下、「BCレジスタ」という)として用い、DレジスタとEレジスタとをペアレジスタ(以下、「DEレジスタ」という)として用いる。さらに、本実施形態では、HレジスタとLレジスタとをペアレジスタ(以下、「HLレジスタ」という)として用いる。 Further, in this embodiment, the B register and C register are used as a pair register (hereinafter referred to as "BC register"), and the D register and E register are used as a pair register (hereinafter referred to as "DE register"). Furthermore, in this embodiment, an H register and an L register are used as a pair register (hereinafter referred to as "HL register").

フラグ・レジスタF,F′の各ビットには、図11に示すように、演算処理の結果等を示す所定のフラグ情報がセットされる。例えばビット6(D6)には、演算結果の判定処理において演算結果が「0」であるか否かを示すデータ(ゼロフラグ)がセットされる。具体的には、演算結果が「0」である場合、ビット6にデータ「1」がセットされ、演算結果が「0」でない場合には、ビット6にデータ「0」がセットされる。そして、演算結果の判定処理では、メインCPU101は、ビット6のデータ「0」/「1」を参照して判定(YES/NO)を行う。 As shown in FIG. 11, predetermined flag information indicating the result of arithmetic processing, etc. is set in each bit of the flag registers F and F'. For example, bit 6 (D6) is set with data (zero flag) indicating whether or not the calculation result is "0" in the calculation result determination process. Specifically, if the calculation result is "0", data "1" is set in bit 6, and if the calculation result is not "0", data "0" is set in bit 6. In the process of determining the calculation result, the main CPU 101 makes a determination (YES/NO) by referring to the data "0"/"1" of bit 6.

また、メインCPU101は、拡張レジスタQ(以下、「Qレジスタ」という)を有する。Qレジスタは、1バイトのレジスタで構成される。なお、本実施形態では、後述の各種処理フローの中で説明するように、ソースプログラム上において、このQレジスタを用いてアドレス指定を行う各種メインCPU101専用命令コードが設けられており、この命令コードの使用により、処理の効率化やメインROM102の容量削減などを実現している。なお、Qレジスタを用いてアドレス指定を行う各種メインCPU101専用命令コードでは、Qレジスタには、アドレスの上位側のアドレスデータ(アドレス値)が格納される。なお、Qレジスタには、メインCPU101のリセット直後に、初期値として「F0H」がセットされる。また、Qレジスタを用いた「LD Q,n(8ビットデータ)」命令において、「n」に任意の1バイトのデータをセットして該命令を実行することにより、Qレジスタの値を変更することができる。 The main CPU 101 also has an extension register Q (hereinafter referred to as "Q register"). The Q register consists of a 1-byte register. In addition, in this embodiment, as explained in various processing flows described later, various instruction codes dedicated to the main CPU 101 are provided on the source program to specify addresses using this Q register, and this instruction code By using this, it is possible to improve processing efficiency and reduce the capacity of the main ROM 102. Note that in various main CPU 101-dedicated instruction codes that specify addresses using the Q register, address data (address value) on the upper side of the address is stored in the Q register. Note that "F0H" is set in the Q register as an initial value immediately after the main CPU 101 is reset. Also, in the "LD Q, n (8-bit data)" instruction using the Q register, set any 1 byte of data to "n" and execute the instruction to change the value of the Q register. be able to.

さらに、メインCPU101は、1バイトのレジスタで構成された、インタラプト・ページアドレス・レジスタI及びメモリ・リフレッシュ・レジスタR、並びに、2バイトのレジスタで構成された、インデックス・レジスタIX、インデックス・レジスタIY、スタックポインタSP及びプログラムカウンタPCを専用レジスタとして有する。 Furthermore, the main CPU 101 has an interrupt page address register I and a memory refresh register R that are each made up of 1-byte registers, and an index register IX and index register IY that are each made up of 2-byte registers. , a stack pointer SP and a program counter PC as dedicated registers.

<メインROM及びメインRAMの内部構成(メモリマップ)>
次に、図12A~図12Cを参照しながら、主制御回路90(マイクロプロセッサ91)に含まれるメインROM102及びメインRAM103の内部構成(以下「メモリマップ」という)について説明する。なお、図12Aは、メモリ全体のメモリマップを示す図であり、図12Bは、メインROM102のメモリマップを示す図であり、図12Cは、メインRAM103のメモリマップを示す図である。
<Internal configuration of main ROM and main RAM (memory map)>
Next, the internal configurations (hereinafter referred to as "memory map") of the main ROM 102 and main RAM 103 included in the main control circuit 90 (microprocessor 91) will be described with reference to FIGS. 12A to 12C. 12A is a diagram showing a memory map of the entire memory, FIG. 12B is a diagram showing a memory map of the main ROM 102, and FIG. 12C is a diagram showing a memory map of the main RAM 103.

主制御回路90(マイクロプロセッサ91)が備えるメモリ全体のメモリマップでは、図12Aに示すように、アドレスの先頭(0000H)側から、メインROM102のメモリ領域、メインRAM103のメモリ領域、内蔵レジスタエリア及びXCSデコードエリアが、不使用領域を間に挟んでこの順で、それぞれ所定のアドレスに配置される。 In the memory map of the entire memory included in the main control circuit 90 (microprocessor 91), as shown in FIG. The XCS decode areas are arranged at predetermined addresses in this order with an unused area in between.

メインROM102のメモリマップでは、図12Bに示すように、メインROM102のアドレスの先頭(0000H)側から、プログラムエリア、データエリア、規定外エリア、商標記録エリア、プログラム管理エリア及びセキュリティ設定エリアが、この順で、それぞれ所定のアドレスに配置される。 In the memory map of the main ROM 102, as shown in FIG. 12B, the program area, data area, non-standard area, trademark recording area, program management area, and security setting area are arranged in this order from the address start (0000H) side of the main ROM 102. They are placed at predetermined addresses in order.

なお、プログラムエリアには、遊技者により実施される遊技の遊技性に関連する各種制御処理において、メインCPU101により実行される各種処理の制御プログラムが記憶される。データエリアには、遊技者により実施される遊技の遊技性に関連する各種制御処理において、メインCPU101により使用される各種データ(例えば、内部抽籤テーブル等のデータテーブル、副制御回路200に対して各種制御指令(コマンド)を送信するためのデータ等)が記憶される。すなわち、プログラムエリアとデータエリアとからなる遊技用ROM領域(遊技用記憶領域)には、遊技店で遊技者が実際に行う遊技の遊技性に関連する制御処理(遊技性に関する処理)に必要な各種プログラム及び各種データが格納される。 Note that the program area stores control programs for various processes executed by the main CPU 101 in various control processes related to the gameplay of the game played by the player. The data area contains various data used by the main CPU 101 in various control processes related to the gameplay of the game performed by the player (for example, data tables such as internal lottery tables, etc. Data, etc. for transmitting control instructions (commands) are stored. That is, the gaming ROM area (gaming storage area), which consists of a program area and a data area, contains information necessary for control processing (processing related to gaming) related to the gameplay of the games actually played by players at the gaming parlor. Various programs and various data are stored.

また、規定外エリアには、遊技者により実施される遊技の遊技性に直接関与しない各種処理(遊技性に影響を与えない処理)の制御プログラム及びデータが記憶される。例えば、パチスロ1の検定試験(試射試験)で使用されるプログラム及びデータ、電断時のチェックサム生成処理や電源復帰時のサムチェック処理などで使用される制御プログラム及びデータ、並びに、不正対策プログラム及びそれに必要なデータ等が、規定外エリアに格納される。 Further, the non-regular area stores control programs and data for various processes that are not directly related to the gameplay of the game played by the player (processes that do not affect the gameplay). For example, programs and data used in the Pachislot 1 certification test (sight shooting test), control programs and data used in checksum generation processing during power outage, sum check processing when power is restored, etc., and anti-fraud programs. and the data necessary for it are stored in the non-standard area.

メインRAM103のメモリマップでは、図12Cに示すように、メインRAM103のアドレスの先頭(F000H)側から、遊技用RAM領域(所定格納領域、遊技用一時記憶領域)及び規定外RAM領域(規定外一時記憶領域)が、この順で、それぞれ所定のアドレスに配置される。 In the memory map of the main RAM 103, as shown in FIG. storage areas) are arranged at predetermined addresses in this order.

遊技用RAM領域には、遊技者により実施される遊技の遊技性に関連する制御プログラムの実行により決定された例えば内部当籤役等の各種データを一時的に格納する作業領域及びスタックエリアが設けられる。そして、各種データのそれぞれは、遊技用RAM領域内の所定アドレスの作業領域に格納される。 The gaming RAM area is provided with a work area and a stack area for temporarily storing various data, such as internal winning combinations, determined by the execution of a control program related to the gameplay of the game played by the player. . Each of the various data is stored in a work area at a predetermined address within the gaming RAM area.

また、規定外RAM領域には、遊技者により実施される遊技の遊技性に直接関与しない各種処理の作業領域となる規定外作業領域と、規定外スタックとが設けられる。本実施形態では、この規定外RAM領域を使用して、例えばサムチェック処理等の遊技者により実施される遊技の遊技性に直接関与しない各種処理が実行される。 Further, the non-standard RAM area is provided with a non-standard work area, which is a work area for various processes that are not directly related to the gameplay of the game played by the player, and a non-standard stack. In this embodiment, this non-standard RAM area is used to execute various processes that are not directly related to the gameplay of the game performed by the player, such as a sum check process.

上述のように、本実施形態のパチスロ1では、メインROM102内において、遊技者により実施される遊技の遊技性に直接関与しない各種処理に使用される各種プログラム及び各種データ(テーブル)を、遊技用ROM領域とは異なるアドレスに配置された規定外ROM領域(規定外記憶領域)に格納する。また、そのような遊技者により実施される遊技の遊技性に直接関与しない各種処理は、メインRAM103内において、遊技用RAM領域とは異なるアドレスに配置された規定外RAM領域を使用して行われる。 As described above, in the pachi-slot machine 1 of the present embodiment, various programs and various data (tables) used for various processes that are not directly related to the gameplay of the game played by the player are stored in the main ROM 102 for gaming purposes. It is stored in a non-standard ROM area (non-standard storage area) located at a different address from the ROM area. In addition, various processes that are not directly related to the gameplay of the game performed by such players are performed using a non-standard RAM area located at a different address from the gaming RAM area in the main RAM 103. .

このようなメインROM102の構成では、従来の規則上においてプログラム等の配置不可とされていたROM領域(規定外ROM領域)に、遊技者が実際に行う遊技そのものには不要なプログラム及びデータを配置することができる。それゆえ、本実施形態では、遊技用ROM領域の容量の圧迫を回避することができる。 With this configuration of the main ROM 102, programs and data that are unnecessary for the actual game played by the player can be placed in the ROM area (non-regular ROM area) where programs etc. cannot be placed according to conventional regulations. can do. Therefore, in this embodiment, it is possible to avoid pressure on the capacity of the gaming ROM area.

<遊技状態の遷移フロー>
次に、図13を参照しながら、本実施形態のパチスロ1の主制御回路90(メインCPU101)により管理される各種遊技状態及びその遷移フローについて説明する。なお、図13は、パチスロ1の基本的な遊技状態の遷移フロー図である。
<Game state transition flow>
Next, various game states managed by the main control circuit 90 (main CPU 101) of the pachi-slot machine 1 of this embodiment and their transition flows will be explained with reference to FIG. 13. Note that FIG. 13 is a flow diagram of the basic game state transition of Pachislot 1.

[基本的な遊技状態の遷移フロー]
本実施形態のパチスロ1では、ボーナスゲームの種類として、レギュラーボーナス(以下、「RB」と記す)及びミドルボーナス(以下、「MB」と記す)が設けられる。RBは、第1種特別役物と呼ばれる遊技者にとって有利な遊技状態であり、MBは、第2種特別役物と呼ばれるチャレンジボーナス(以下、「CB」と記す)を連続して作動させる、第2種特別役物に係る役物連続作動装置と呼ばれる遊技者にとって有利な遊技状態である。なお、遊技者にとって有利な遊技状態として、例えば、「RB」に替えて、第1種特別役物を連続して作動させる、第1種特別役物に係る役物連続作動装置と呼ばれるビッグボーナス(「BB」)を採用することもできる。
[Basic game state transition flow]
In the pachi-slot machine 1 of this embodiment, regular bonuses (hereinafter referred to as "RB") and middle bonuses (hereinafter referred to as "MB") are provided as types of bonus games. RB is a gaming state called the first type special bonus that is advantageous to the player, and MB is a game state that continuously activates a challenge bonus (hereinafter referred to as "CB") called the second type special bonus. This is a gaming state that is advantageous for the player, which is called an accessory continuous operation device related to the second type special accessory. In addition, as a game state advantageous to the player, for example, instead of "RB", there is a big bonus called an accessory continuous activation device related to the first type special accessory, which continuously activates the first type special accessory. (“BB”) may also be adopted.

本実施形態のパチスロ1では、基本的な遊技状態として、ボーナス状態と非ボーナス状態とに大別することができる。ボーナス状態とは、上述したRBが作動している状態(RB遊技状態、以下、単に「RB」と記す場合がある)、又はMBが作動している状態(MB遊技状態、以下、「MB」と記す場合がある。また、MB1の成立により作動したMB遊技状態をMB1遊技状態、MB2の成立により作動したMB遊技状態をMB2状態、以下、それぞれ単に「MB1」、「MB2」と記す場合がある)をいい、非ボーナス状態とは、BB及びMBが作動していない状態(通常遊技状態、あるいは、一般遊技状態と記す場合がある)をいう。なお、非ボーナス状態においてRBに当籤すると、RBが作動(成立)するまでRBの当籤が持ち越されるようになっており、このRBが持ち越されている状態は、ボーナス当籤状態(本実施形態では、後述のRT5状態、以下、「フラグ間」と記す場合がある)とも称される。すなわち、非ボーナス状態は、さらに、RBに当籤している(持ち越されている)状態であるボーナス当籤状態と、RBに当籤していない(持ち越されていない)状態であるボーナス非当籤状態とに区別することができる。 In the pachi-slot machine 1 of this embodiment, the basic gaming states can be roughly divided into a bonus state and a non-bonus state. The bonus state is a state in which the above-mentioned RB is operating (RB gaming state, hereinafter simply referred to as "RB") or a state in which MB is operating (MB gaming state, hereinafter referred to as "MB"). In addition, the MB gaming state activated by the establishment of MB1 is the MB1 gaming state, and the MB gaming state activated by the establishment of MB2 is the MB2 state.Hereinafter, the MB gaming state activated by the establishment of MB2 is sometimes referred to simply as "MB1" and "MB2". The non-bonus state refers to a state in which BB and MB are not operating (sometimes referred to as normal gaming state or general gaming state). Note that if you win an RB in a non-bonus state, the RB win is carried over until the RB is activated (successful), and the state where this RB is carried over is the bonus winning state (in this embodiment, This state is also referred to as the RT5 state (hereinafter sometimes referred to as "between flags"), which will be described later. In other words, the non-bonus state is further divided into a bonus winning state, which is a state where the RB is won (carried over), and a bonus non-winning state, which is a state where the RB is not won (carried over). can be distinguished.

RB遊技状態(RB)は、所定の小役(例えば、後述の「F_RB役」)の当籤確率が非ボーナス状態よりも高確率となる遊技状態であり(後述の図15及び図16参照)、遊技者がメダルを増加させることができる遊技者にとって有利な遊技状態である。 The RB gaming state (RB) is a gaming state in which the probability of winning a predetermined small winning combination (for example, "F_RB winning combination" described later) is higher than that in the non-bonus state (see FIGS. 15 and 16 described later), This is an advantageous gaming state for the player in which the player can increase the number of medals.

また、MB遊技状態(より詳細には、連続で作動させているCB遊技状態)は、遊技者により停止操作が行われた場合に、特定のリール(本実施形態では、リール3R)について、最大滑り駒数を図柄4個分(第1の図柄数)から図柄1個分(第2の図柄数)に減少させるとともに、決定され得る内部当籤役のうちの全ての小役(具体的には、後述のNML1~136)が内部当籤役として決定される遊技状態であり(後述の図84参照)、遊技者がメダルを増加させることができる遊技者にとって有利な遊技状態である。なお、MB遊技状態においても、リプレイ役については、非ボーナス状態におけるRT状態の当籤確率(後述の図15及び図16参照)が引き継がれて内部抽籤処理が行われるようになっている。 In addition, in the MB gaming state (more specifically, the CB gaming state in which the player is operating continuously), when the player performs a stop operation, the maximum The number of sliding pieces is reduced from 4 symbols (first symbol number) to 1 symbol (second symbol number), and all minor winning combinations (specifically, , NML1 to 136, which will be described later, are gaming states determined as internal winning combinations (see FIG. 84, which will be described later), and are advantageous gaming states for the player in which the player can increase the number of medals. In addition, even in the MB gaming state, for replay combinations, the winning probability of the RT state in the non-bonus state (see FIGS. 15 and 16 described later) is inherited and internal lottery processing is performed.

また、非ボーナス状態は、複数種類のリプレイ役の当籤確率の一部、あるいは全部を変動させることが可能な複数のRT状態で構成されている。本実施形態では、RT状態として、RT0状態(RT0遊技状態、以下、単に「RT0」と記す場合がある)、RT1状態(RT1遊技状態、以下、単に「RT1」と記す場合がある)、RT2状態(RT2遊技状態、以下、単に「RT2」と記す場合がある)、RT3状態(RT3遊技状態、以下、単に「RT3」と記す場合がある)、RT4状態(RT4遊技状態、以下、単に「RT4」と記す場合がある)、及び、RT5状態(RT5遊技状態、以下、単に「RT5」と記す場合がある)から構成される。 Furthermore, the non-bonus state is composed of a plurality of RT states in which part or all of the winning probabilities of a plurality of types of replay combinations can be varied. In this embodiment, the RT states include RT0 state (RT0 gaming state, hereinafter simply referred to as "RT0"), RT1 state (RT1 gaming state, hereinafter simply referred to as "RT1"), and RT2 state. state (RT2 gaming state, hereinafter simply referred to as "RT2"), RT3 state (RT3 gaming state, hereinafter simply referred to as "RT3"), RT4 state (RT4 gaming state, hereinafter simply referred to as " RT4 (sometimes referred to as "RT4"), and RT5 state (RT5 gaming state, hereinafter simply referred to as "RT5").

図13に示すように、本実施形態のパチスロ1において、設定値の変更(後述の図60参照)が行われると(設定変更)、RT状態をRT0状態(RT0)に移行させる。また、その他の初期化条件(例えば、エラーの発生に基づくメインRAM103の初期化)が成立すると(初期化条件成立)、RT状態をRT0状態(RT0)に移行させる。その意味で、RT0状態(RT0)は、初期遊技状態であるともいい得る。また、RB遊技状態が終了した場合にも、RT状態をRT0状態(RT0)に移行させる。 As shown in FIG. 13, in the pachi-slot machine 1 of this embodiment, when a setting value is changed (see FIG. 60, which will be described later) (setting change), the RT state is shifted to the RT0 state (RT0). Further, when other initialization conditions (for example, initialization of the main RAM 103 based on the occurrence of an error) are satisfied (initialization conditions satisfied), the RT state is shifted to the RT0 state (RT0). In that sense, the RT0 state (RT0) can also be said to be an initial gaming state. Also, when the RB gaming state ends, the RT state is shifted to the RT0 state (RT0).

また、RT0状態(RT0)において、「RT1移行図柄」が有効ラインに表示されると(RT1移行図柄成立)、RT状態をRT1状態(RT1)に移行させる。なお、「RT1移行図柄」は、後述の「HZR1」~「HZR28」の図柄の組合せ(後述の図17~図21参照)を示すものである。 Further, in the RT0 state (RT0), when the "RT1 transition symbol" is displayed on the active line (RT1 transition symbol established), the RT state is transitioned to the RT1 state (RT1). Note that the "RT1 transition symbols" indicate combinations of symbols "HZR1" to "HZR28" (described later) (see FIGS. 17 to 21 described later).

また、RT1状態(RT1)において、「RT2移行リプ」が有効ラインに表示されると(RT2移行リプ成立)、RT状態をRT2状態(RT2)に移行させる。なお、「RT2移行リプ」は、後述の「REP34」~「REP65」の図柄の組合せ(後述の図17~図21参照)を示すものである。 Further, in the RT1 state (RT1), when "RT2 transition reply" is displayed on the active line (RT2 transition reply established), the RT state is transitioned to the RT2 state (RT2). Note that "RT2 transition rep" indicates a combination of symbols "REP34" to "REP65" (described later) (see FIGS. 17 to 21 described later).

また、RT2状態(RT2)において、「RT3移行リプ」が有効ラインに表示されると(RT3移行リプ成立)、RT状態をRT3状態(RT3)に移行させる。なお、「RT3移行リプ」は、後述の「REP66」~「REP73」の図柄の組合せ(後述の図17~図21参照)を示すものである。また、RT2状態(RT2)において、上述した「RT1移行図柄」又は「RT1移行リプ」が有効ラインに表示されると(RT1移行図柄、RT1移行リプ成立)、RT状態をRT1状態(RT1)に移行させる。なお、「RT1移行リプ」は、後述の「REP9」~「REP33」の図柄の組合せ(後述の図17~図21参照)を示すものである。 Further, in the RT2 state (RT2), when "RT3 transition reply" is displayed on the active line (RT3 transition reply established), the RT state is transitioned to the RT3 state (RT3). Note that the "RT3 transition rep" indicates a combination of symbols "REP66" to "REP73" (described later) (see FIGS. 17 to 21 described later). Also, in the RT2 state (RT2), when the above-mentioned "RT1 transition symbol" or "RT1 transition rep" is displayed on the active line (RT1 transition symbol, RT1 transition rep established), the RT state changes to the RT1 state (RT1). Migrate. Note that the "RT1 transition rep" indicates a combination of symbols "REP9" to "REP33" (described later) (see FIGS. 17 to 21 described later).

また、RT3状態(RT3)において、「RT4移行リプ」が有効ラインに表示されると(RT4移行リプ成立)、RT状態をRT4状態(RT4)に移行させる。なお、「RT4移行リプ」は、後述の「REP74」の図柄の組合せ(後述の図17~図21参照)を示すものである。また、RT3状態(RT3)において、上述した「RT1移行図柄」又は上述した「RT1移行リプ」が有効ラインに表示されると(RT1移行図柄、RT1移行リプ成立)、RT状態をRT1状態(RT1)に移行させる。 Further, in the RT3 state (RT3), when "RT4 transition reply" is displayed on the active line (RT4 transition reply established), the RT state is transitioned to the RT4 state (RT4). Note that "RT4 transition rep" indicates a symbol combination of "REP74" (described later) (see FIGS. 17 to 21 described later). In addition, in the RT3 state (RT3), when the above-mentioned "RT1 transition symbol" or the above-mentioned "RT1 transition rep" is displayed on the active line (RT1 transition symbol, RT1 transition rep established), the RT state is changed to the RT1 state (RT1 ).

また、RT0状態(RT0)、RT1状態(RT1)、RT2状態(RT2)、RT3状態(RT3)及びRT4状態(RT4)において、「F_RB」が内部当籤役として決定されると(RB当籤)、RT状態をRT5状態(RT5)に移行させる。このRT5状態(RT5)は、上述したボーナス当籤状態(RBフラグ間)であり、RBが作動(成立)するまで維持される。 Furthermore, in the RT0 state (RT0), RT1 state (RT1), RT2 state (RT2), RT3 state (RT3), and RT4 state (RT4), when "F_RB" is determined as an internal winning combination (RB winning), Transition the RT state to the RT5 state (RT5). This RT5 state (RT5) is the above-mentioned bonus winning state (between RB flags), and is maintained until RB is activated (established).

なお、ボーナス役(本実施形態では、「F_RB」)の当籤の有無は、メインRAM103に設けられる後述の当り要求フラグ格納領域(後述の図25参照)及び持越役格納領域(後述の図26参照)に格納されるデータに基づいて管理される。また、上述した各遊技状態は、メインRAM103に設けられる後述の遊技状態フラグ格納領域(後述の図27参照)に格納されるデータに基づいて管理される。 Note that whether or not a bonus winning combination (in this embodiment, "F_RB") has been won is determined by a winning request flag storage area (see FIG. 25 described later) and a carryover winning combination storage area (see FIG. 26 described later) provided in the main RAM 103. ) is managed based on the data stored in Further, each gaming state described above is managed based on data stored in a later-described gaming state flag storage area (see FIG. 27, which will be described later) provided in the main RAM 103.

また、RT5状態(RT5)において、「RB」の図柄の組合せ(後述の図17~図21参照)が有効ラインに表示されると(RB成立)、遊技状態をRB遊技状態に移行させるとともに、このRB遊技状態においては、予め定められた終了条件が成立する(8回の入賞がある、あるいは8回の遊技が行われる)までRB遊技状態に制御され、この予め定められた終了条件が成立すると(RB終了)、RB遊技状態が終了し、上述したように、非ボーナス状態のうちのRT0状態(RT0)に移行する。 In addition, in the RT5 state (RT5), when a combination of "RB" symbols (see FIGS. 17 to 21 described below) is displayed on the active line (RB established), the gaming state is shifted to the RB gaming state, and In this RB gaming state, the RB gaming state is controlled until a predetermined end condition is met (eight wins or eight games are played), and this predetermined end condition is met. Then (RB end), the RB gaming state ends, and as described above, the state shifts to the RT0 state (RT0) of the non-bonus states.

また、RT0状態(RT0)、RT1状態(RT1)、RT2状態(RT2)、RT3状態(RT3)及びRT4状態(RT4)において、「F_MB_L」が内部当籤役として決定され、「MB1」の図柄の組合せ(後述の図17~図21参照)が有効ラインに表示されると(MB1成立)、RT状態は変動せず、遊技状態をMB遊技状態(MB1遊技状態)に移行させるとともに、このMB遊技状態(MB1遊技状態)においては、予め定められた終了条件が成立する(149枚を超えるメダルの払い出しがある)までMB遊技状態(MB1遊技状態)に制御され、この予め定められた終了条件が成立すると(MB1終了)、MB遊技状態(MB1遊技状態)が終了し、非ボーナス状態のうちのもとのRT状態に移行する。なお、本実施形態においては、「MB1」は当籤した遊技で必ず作動(成立)するように、図柄配置(後述の図14参照)及び図柄の組合せ(後述の図17~図21参照)が規定されているため、ボーナス当籤状態としての遊技状態は規定されていない。もっとも、「MB1」が当籤した遊技で必ず作動(成立)しないように構成される場合には、「RB」と同様に持ち越されるようにしてもよい。 In addition, in the RT0 state (RT0), RT1 state (RT1), RT2 state (RT2), RT3 state (RT3), and RT4 state (RT4), "F_MB_L" is determined as an internal winning combination, and the "MB1" symbol is When a combination (see FIGS. 17 to 21 described later) is displayed on the active line (MB1 established), the RT state does not change, the gaming state is shifted to the MB gaming state (MB1 gaming state), and this MB gaming In the state (MB1 gaming state), the MB gaming state (MB1 gaming state) is controlled until a predetermined end condition is met (more than 149 medals are paid out), and this predetermined end condition is met. When established (MB1 ends), the MB gaming state (MB1 gaming state) ends and the state shifts to the original RT state among the non-bonus states. In addition, in this embodiment, the symbol arrangement (see FIG. 14 described later) and symbol combinations (see FIGS. 17 to 21 described later) are stipulated so that "MB1" is always activated (achieved) in a winning game. Therefore, the gaming state as a bonus winning state is not defined. However, if it is configured such that "MB1" does not always operate (achieved) in a winning game, it may be carried over in the same way as "RB".

また、RT0状態(RT0)、RT1状態(RT1)、RT2状態(RT2)、RT3状態(RT3)及びRT4状態(RT4)において、「F_MB_S」が内部当籤役として決定され、「MB2」の図柄の組合せ(後述の図17~図21参照)が有効ラインに表示されると(MB2成立)、RT状態は変動せず、遊技状態をMB遊技状態(MB2遊技状態)に移行させるとともに、このMB遊技状態(MB2遊技状態)においては、予め定められた終了条件が成立する(9枚を超えるメダルの払い出しがある)までMB遊技状態(MB2遊技状態)に制御され、この予め定められた終了条件が成立すると(MB2終了)、MB遊技状態(MB2遊技状態)が終了し、非ボーナス状態のうちのもとのRT状態に移行する。なお、本実施形態においては、「MB2」は当籤した遊技で必ず作動(成立)するように、図柄配置(後述の図14参照)及び図柄の組合せ(後述の図17~図21参照)が規定されているため、ボーナス当籤状態としての遊技状態は規定されていない。もっとも、「MB2」が当籤した遊技で必ず作動(成立)しないように構成される場合には、「RB」と同様に持ち越されるようにしてもよい。 In addition, in the RT0 state (RT0), RT1 state (RT1), RT2 state (RT2), RT3 state (RT3), and RT4 state (RT4), "F_MB_S" is determined as an internal winning combination, and the "MB2" symbol is When a combination (see FIGS. 17 to 21 described later) is displayed on the active line (MB2 established), the RT state does not change, the gaming state is shifted to the MB gaming state (MB2 gaming state), and this MB gaming In the state (MB2 gaming state), the MB gaming state (MB2 gaming state) is controlled until a predetermined end condition is met (more than 9 medals are paid out), and this predetermined end condition is met. When established (MB2 ends), the MB gaming state (MB2 gaming state) ends and the state shifts to the original RT state among the non-bonus states. In addition, in this embodiment, the symbol arrangement (see FIG. 14 described later) and symbol combinations (see FIGS. 17 to 21 described later) are stipulated so that "MB2" is always activated (achieved) in a winning game. Therefore, the gaming state as a bonus winning state is not defined. However, if it is configured such that "MB2" is not always activated (achieved) in a winning game, it may be carried over in the same way as "RB".

なお、本実施形態では、MB遊技状態(MB1遊技状態及び/又はMB2遊技状態)において、ボーナス役(本実施形態では、「F_RB」)が内部当籤役として決定され得るように構成することもできるし、ボーナス役(本実施形態では、「F_RB」)が内部当籤役として決定され得ないように構成することもできる。 In addition, in this embodiment, in the MB gaming state (MB1 gaming state and/or MB2 gaming state), the bonus combination (in this embodiment, "F_RB") can be configured to be determined as an internal winning combination. However, it can also be configured such that the bonus combination (in this embodiment, "F_RB") cannot be determined as an internal winning combination.

例えば、前者のように構成する場合、MB遊技状態においても、後述の内部抽籤テーブル(図15及び図16参照)における当籤番号「70」及び「71」を、同図に示す確率で抽籤する。そして、MB遊技状態において、「F_RB」を含む内部当籤役が決定された場合には、直ちにMB遊技状態を終了させ、RT5状態(RT5)に移行させるようにすればよい。ただし、この「F_RB」を含む内部当籤役が決定された遊技では、MB遊技状態における停止制御が行われるものとする。 For example, in the former configuration, even in the MB gaming state, winning numbers "70" and "71" in an internal lottery table (see FIGS. 15 and 16), which will be described later, are drawn with the probability shown in the figure. Then, in the MB gaming state, if an internal winning combination including "F_RB" is determined, the MB gaming state may be immediately ended and the state may be shifted to the RT5 state (RT5). However, in a game in which an internal winning combination including this "F_RB" has been determined, stop control in the MB gaming state is performed.

また、例えば、後者のように構成する場合、MB遊技状態においては、後述の内部抽籤テーブル(図15及び図16参照)におけるリプレイ役(当籤番号「1」~「48」)のみを、同図に示す確率で抽籤するようにしてもよいし、非ボーナス状態と同様、全ての当籤番号について同図に示す確率で抽籤するが、仮に「F_RB」を含む内部当籤役が決定された場合であっても、それを示すデータが持越役格納領域(後述の図26参照)に格納されない制御を行うようにしてもよい。 For example, in the case of the latter configuration, in the MB gaming state, only the replay combinations (winning numbers "1" to "48") in the internal lottery table (see FIGS. 15 and 16), which will be described later, are Alternatively, as in the non-bonus state, the lottery may be drawn with the probability shown in the figure for all winning numbers, but if an internal winning combination including "F_RB" is determined. However, control may be performed so that data indicating this is not stored in the carryover combination storage area (see FIG. 26, which will be described later).

<メインROMに記憶されているデータテーブルの構成>
次に、図14~図21を参照して、メインROM102に記憶されている各種データテーブルの構成について説明する。なお、ART機能に関連する各種データテーブルの構成については、後で説明する。
<Configuration of data table stored in main ROM>
Next, the configurations of various data tables stored in the main ROM 102 will be explained with reference to FIGS. 14 to 21. Note that the configurations of various data tables related to the ART function will be explained later.

[図柄配置テーブル]
まず、図14を参照して、図柄配置テーブルについて説明する。図柄配置テーブルは、左リール3L、中リール3C及び右リール3Rのそれぞれの回転方向における各図柄の位置と、各位置に配置された図柄の種類を特定するデータ(以下、図柄コードという)との対応関係を規定する。
[Design placement table]
First, the symbol arrangement table will be explained with reference to FIG. The symbol arrangement table includes the position of each symbol in the rotation direction of the left reel 3L, middle reel 3C, and right reel 3R, and data (hereinafter referred to as symbol code) that specifies the type of symbol placed at each position. Define correspondence.

図柄配置テーブルでは、リールインデックスが検出されたときに、リール表示窓4の枠内における各リールの中段領域に位置する図柄の位置を「0」と規定する。そして、各リールにおいて、図柄位置「0」を基準としてリールの回転方向(図14中の図柄位置「19」から図柄位置「0」に向かう方向)に進む順に、図柄カウンタの値に対応する「0」~「19」が、図柄位置として、各図柄に割り当てられる。 In the symbol arrangement table, when the reel index is detected, the position of the symbol located in the middle area of each reel within the frame of the reel display window 4 is defined as "0". Then, on each reel, in order of progress in the rotational direction of the reel (direction from symbol position "19" to symbol position "0" in FIG. 14) with symbol position "0" as a reference, " 0" to "19" are assigned to each symbol as a symbol position.

すなわち、図柄カウンタの値(「0」~「19」)と、図柄配置テーブルとを参照することにより、リール表示窓4の枠内における各リールの上段領域、中段領域及び下段領域に表示されている図柄の種類を特定することができる。なお、本実施形態では、図柄として、「白7-1」、「白7-2」、「赤BAR」、「リプレイ1」、「リプレイ2」、「リプレイ3」、「リプレイ4」、「ベル」、「チェリー1」及び「チェリー2」の10種類の図柄を用いる。 That is, by referring to the value of the symbol counter (0 to 19) and the symbol arrangement table, symbols are displayed in the upper, middle, and lower regions of each reel within the frame of the reel display window 4. It is possible to identify the type of symbol that is present. In this embodiment, the symbols include "White 7-1", "White 7-2", "Red BAR", "Replay 1", "Replay 2", "Replay 3", "Replay 4", " Ten types of symbols are used: "Bell", "Cherry 1", and "Cherry 2".

また、本実施形態では、例えば、図柄コードとして、図柄「白7-1」(図柄コード1)には、データとして「00000001」が割り当てられ、図柄「白7-2」(図柄コード2)には、データとして「00000010」が割り当てられ、図柄「赤BAR」(図柄コード3)には、データとして「00000011」が割り当てられ、図柄「リプレイ1」(図柄コード4)には、データとして「00000101」が割り当てられ、図柄「リプレイ2」(図柄コード5)には、データとして「00000101」が割り当てられ、図柄「リプレイ3」(図柄コード6)には、データとして「00000110」が割り当てられ、図柄「リプレイ4」(図柄コード7)には、データとして「00000111」が割り当てられる。 Further, in this embodiment, for example, as a symbol code, "00000001" is assigned as data to the symbol "White 7-1" (design code 1), and to the symbol "White 7-2" (design code 2), "00000001" is assigned as data. is assigned the data "00000010", the symbol "Red BAR" (symbol code 3) is assigned the data "00000011", and the symbol "Replay 1" (symbol code 4) is assigned the data "00000101". ” is assigned as data, “00000101” is assigned as data to the symbol “Replay 2” (symbol code 5), and “00000110” is assigned as data to the symbol “Replay 3” (symbol code 6). “Replay 4” (symbol code 7) is assigned “00000111” as data.

また、図柄「ベル」(図柄コード8)には、データとして「00001000」が割り当てられ、図柄「チェリー1」(図柄コード9)には、データとして「00001001」が割り当てられ、図柄「チェリー2」(図柄コード10)には、データとして「00001010」が割り当てられる。なお、これらの図柄コードに係るデータはあくまでも一例であり、図柄の種類を特定可能な情報であれば、任意の情報を適宜割り当てることができる。 In addition, the symbol "Bell" (design code 8) is assigned data "00001000", the symbol "Cherry 1" (design code 9) is assigned data "00001001", and the symbol "Cherry 2" is assigned data "00001000". (Symbol code 10) is assigned "00001010" as data. Note that the data related to these symbol codes are just examples, and any information can be appropriately assigned as long as the type of symbol can be identified.

[内部抽籤テーブル]
次に、図15及び図16を参照して、内部当籤役を決定する際に参照される内部抽籤テーブルについて説明する。
[Internal lottery table]
Next, with reference to FIGS. 15 and 16, the internal lottery table that is referred to when determining the internal winning combination will be explained.

内部抽籤テーブルは、遊技状態毎に設けられ、各種内部当籤役と、各内部当籤役が決定されるときの抽籤値との対応関係を規定する。なお、抽籤値は、予め設定されたボーナス役や小役等の内部当籤の期待値を調整するための設定値(設定値1~6)毎に規定される。この設定値は、例えば、リセットスイッチ76及び設定用鍵型スイッチ54(図7参照)を用いて変更される。 The internal lottery table is provided for each gaming state, and defines the correspondence between various internal winning combinations and lottery values when each internal winning combination is determined. Note that the lottery value is defined for each setting value (setting values 1 to 6) for adjusting the expected value of internal winnings such as preset bonus winnings and minor winnings. This setting value is changed using, for example, the reset switch 76 and the setting key type switch 54 (see FIG. 7).

本実施形態の内部抽籤処理では、まず、乱数回路110の乱数レジスタ0により、予め定められた数値の範囲(例えば、0~65535)から抽出される乱数値を、各内部当籤役に対応して規定された抽籤値で順次加算する。次いで、抽籤結果(抽籤値+乱数値)が65535を超えたか否か(抽籤結果がオーバーフローしたか否か)の判定を行う。そして、所定の内部当籤役において、抽籤結果が65535を超えた場合、該内部当籤役が当籤したと判定される。なお、本実施形態の内部抽籤処理では、抽出した乱数値に抽籤値を加算して抽籤を行う例を説明したが、本実施形態の内部抽籤処理はこれに限定されず、乱数値から抽籤値を減算して、減算結果(抽籤結果)が「0」を下回ったか否か(抽籤結果がアンダーフローしたか否か)を判定して、内部抽籤の当籤/非当籤を決定してもよい。 In the internal lottery process of this embodiment, first, the random number register 0 of the random number circuit 110 selects a random number extracted from a predetermined range of numbers (for example, 0 to 65535) for each internal winning combination. Sequential additions are made using a specified lottery value. Next, it is determined whether the lottery result (lottery value + random number value) exceeds 65535 (whether the lottery result has overflowed or not). If the lottery result exceeds 65535 in a predetermined internal winning combination, it is determined that the internal winning combination has been won. In the internal lottery process of this embodiment, an example has been described in which the lottery is performed by adding the lottery value to the extracted random number value, but the internal lottery process of this embodiment is not limited to this, and the lottery value is added from the random number value to the extracted random number value. The winning/non-winning of the internal lottery may be determined by subtracting the subtraction result (lottery result) to determine whether or not the result is less than "0" (whether or not the lottery result underflows).

それゆえ、本実施形態の内部抽籤処理では、抽籤値として規定されている数値が大きい内部当籤役ほど、決定される確率が高い。なお、各内部当籤役の当籤確率は、「各当籤番号に規定された抽籤値/抽出される可能性のある全ての乱数値の個数(乱数分母:65536)」によって表すことができる。 Therefore, in the internal lottery process of this embodiment, the probability that an internal winning combination with a larger numerical value defined as a lottery value is determined is higher. Note that the winning probability of each internal winning combination can be expressed by "the lottery value specified for each winning number/the number of all random numbers that may be extracted (random number denominator: 65536)".

図15及び図16に示すように、本実施形態では、内部当籤役として、「F_7リプ_ALL」(当籤番号「1」)~「F_RB+F_通常リプ」(当籤番号「71」)が規定されている。このうち、「F_7リプ_ALL」(当籤番号「1」)~「F_チャンスリプ_321」(当籤番号「48」)はリプレイ役であり、「F_6択ベル_123A」(当籤番号「49」)~「F_RB役」(当籤番号「67」)は小役であり、「F_MB_L」(当籤番号「68」)~「F_RB」(当籤番号「70」)はボーナス役であり、「F_RB+F_通常リプ」(当籤番号「71」)はボーナス役とリプレイ役の重複役である。 As shown in FIGS. 15 and 16, in this embodiment, "F_7 Rep_ALL" (winning number "1") to "F_RB+F_Normal Rep" (winning number "71") are defined as internal winning combinations. . Among these, "F_7 Rep_ALL" (winning number "1") to "F_Chance Rep_321" (winning number "48") are replay roles, and "F_6 Choice Bell_123A" (winning number "49") to " "F_RB Role" (winning number "67") is a small role, "F_MB_L" (winning number "68") to "F_RB" (winning number "70") are bonus roles, and "F_RB+F_Normal Rep" (winning number The number "71") is a combination of a bonus role and a replay role.

本実施形態では、各遊技状態において、あるいは、各遊技状態に共通して、これらの内部当籤役に、図15及び図16に示す抽籤値が規定され、この抽籤値を用いた上述の演算処理が行われることで、内部当籤役が決定されるようになっている。 In this embodiment, the lottery values shown in FIGS. 15 and 16 are defined for these internal winning combinations in each gaming state or in common in each gaming state, and the above-mentioned arithmetic processing using these lottery values is performed. By doing this, the internal winning combination is determined.

なお、上述したように、MB遊技状態では、リプレイ役については、現在のRT状態の当籤確率(すなわち、図15及び図16に示す抽籤値)が引き継がれて抽籤が行われる一方、小役については、抽籤が行われることなく全ての小役が内部当籤役として決定され得るようになっている(後述の図84参照)。また、上述したように、ボーナス役(本実施形態では、「F_RB」)については、抽籤が行われるようにしてもよいし、抽籤が行われないようにしてもよい。ここで、図16に示すMB遊技状態(MB中)の内部抽籤テーブルでは、抽籤が行われないものとして当籤番号「49」~「71」の欄に「-」を記している。もっとも、これらの当籤番号に対応する抽籤値として「0」を規定し、実際には当籤することはないが、各遊技状態で共通の抽籤プロセスとなるようにしてもよい。 As mentioned above, in the MB gaming state, the winning probability of the current RT state (i.e., the lottery values shown in FIGS. 15 and 16) is inherited and the lottery is performed for the replay winning combination, while for the small winning combination In this case, all small winning combinations can be determined as internal winning combinations without any random drawing (see FIG. 84, which will be described later). Furthermore, as described above, the bonus combination (in this embodiment, "F_RB") may be randomly selected or may not be randomly selected. Here, in the internal lottery table for the MB gaming state (in MB) shown in FIG. 16, "-" is written in the columns of winning numbers "49" to "71" to indicate that no lottery will be performed. However, it is also possible to define "0" as the lottery value corresponding to these winning numbers so that the lottery process is common to each gaming state, although there is no actual winning.

また、MB遊技状態における内部当籤役の決定の手法は、これに限られない。例えば、MB遊技状態において、現在のRT状態に応じた内部抽籤テーブルを参照し(すなわち、MB遊技状態(MB中)の内部抽籤テーブルを規定せず)、上述した当籤番号全てに対して、規定された抽籤値に基づいて当籤か否かが判別され得るようにし、その後、全ての小役をさらに内部当籤役として決定するようにしてもよい。このとき、例えば、「F_RB+F_通常リプ」(当籤番号「71」)に当籤した場合には、制御上、「F_通常リプ」のみが内部当籤役として決定される(すなわち、「F_RB」を当り要求フラグ格納領域(後述の図25参照)にも持越役格納領域(後述の図26参照)にも格納しない)ようにすればよい。これにより、内部抽籤テーブルに係るデータ容量を削減することができる。 Further, the method of determining the internal winning combination in the MB gaming state is not limited to this. For example, in the MB gaming state, refer to the internal lottery table according to the current RT state (that is, do not specify the internal lottery table in the MB gaming state (in MB)), It may be possible to determine whether or not the winning combination is a winning combination based on the determined lottery value, and then all minor winning combinations may be further determined as internal winning combinations. At this time, for example, if "F_RB + F_Normal Rip" (winning number "71") is won, only "F_Normal Rip" is determined as the internal winning combination for control reasons (that is, "F_RB" is the winning combination). It is sufficient that the flag is not stored in the flag storage area (see FIG. 25, which will be described later), nor in the carryover combination storage area (see FIG. 26, which will be described later). Thereby, the data capacity related to the internal lottery table can be reduced.

また、MB遊技状態において、MB遊技状態で決定され得る内部当籤役(すなわち、全ての小役のみ、又は全ての小役及び各リプレイ役のいずれか)を組み合わせて、MB遊技状態の内部当籤役として規定し、そのMB遊技状態の内部当籤役ごとに、RT状態に応じた抽籤値を規定することで、MB遊技状態(MB中)の内部抽籤テーブルを設けるようにしてもよい。すなわち、MB遊技状態(MB中)の内部抽籤テーブルを設ける場合には、全ての小役と図15及び図16に示す各リプレイ役(当籤番号「1」~「49」)とを組み合わせた内部当籤役を規定し、その内部当籤役に対して、RT状態ごとに各リプレイ役で規定された抽籤値と同一の抽籤値を規定し、「65536」からそのRT状態ごとに規定した抽籤値の合計値を減じた値を、全ての小役のみが決定される内部当籤役の抽籤値として規定すればよい。 In addition, in the MB gaming state, by combining internal winning combinations that can be determined in the MB gaming state (that is, all minor winning combinations only, or all minor winning combinations and each replay winning combination), the internal winning combination of the MB gaming state is generated. An internal lottery table for the MB gaming state (in MB) may be provided by defining a lottery value according to the RT state for each internal winning combination in the MB gaming state. In other words, when providing an internal lottery table for the MB gaming state (MB in progress), an internal lottery table that combines all minor winnings and each replay winning combination (winning numbers "1" to "49") shown in FIGS. 15 and 16 is provided. A winning combination is defined, and for the internal winning combination, a lottery value that is the same as the lottery value defined for each replay combination is defined for each RT state, and the lottery value specified for each RT state is determined from "65536". The value obtained by subtracting the total value may be defined as the lottery value of the internal winning combination in which only all minor winning combinations are determined.

これにより、内部抽籤処理(後述の84参照)において、MB遊技状態特有の制御(後述のS319及びS320)を行う必要がなくなることから、内部抽籤処理における制御負担を軽減でき、また、MB遊技状態を設けるか否かによらず内部抽籤処理の処理手順を共通化できることから、設計の工数を削減することができる。なお、この場合、MB遊技状態の内部当籤役の当籤番号は、他の遊技状態において規定される当籤番号に続く当籤番号を規定することもできるし、他の遊技状態と同一の当籤番号を規定することもできる。後者の場合には、MB遊技状態とその他の遊技状態とで、その当籤番号によって「対応する図柄組合せ」が変化することが識別可能なデータを別途規定しておけばよい。 As a result, it is not necessary to perform control specific to the MB gaming state (S319 and S320 described later) in the internal lottery process (see 84 described below), so the control burden in the internal lottery process can be reduced, and the MB gaming state Since the procedure for internal lottery processing can be made common regardless of whether or not a system is provided, the number of design steps can be reduced. In this case, the winning number of the internal winning combination in the MB gaming state can specify the winning number that follows the winning number specified in the other gaming state, or it can specify the same winning number as in the other gaming state. You can also. In the latter case, it is sufficient to separately define data that can identify that the "corresponding symbol combination" changes depending on the winning number between the MB gaming state and other gaming states.

また、本実施形態では、内部当籤役が決定されると、一又は複数の図柄の組合せが有効ラインに表示されることが許可(許容)される。有効ラインに表示されることが許可される図柄の組合せは、図15及び図16に示す「対応する図柄組合せ」のとおりである。 Furthermore, in this embodiment, when the internal winning combination is determined, displaying one or more combinations of symbols on the active line is permitted (allowed). The symbol combinations that are permitted to be displayed on the active line are as shown in "corresponding symbol combinations" shown in FIGS. 15 and 16.

例えば、「F_7リプ_ALL」は、後述の「REP95」(名称:C_B_7REP)、及び「REP98」(名称:C_CU_7REP_A_1)~「REP101」(名称:C_CU_7REP_B_2)の図柄の組合せ(後述の図17~図21参照)が有効ラインに表示されることが許可される内部当籤役であり、遊技状態がRT0状態、RT4状態及びRT5状態であるとき、内部当籤役として決定されず(すなわち、抽籤値に「0」が規定され)、遊技状態がRT1状態及びRT2状態であるとき、「4/65536」の確率で内部当籤役として決定され、遊技状態がRT3状態であるとき、「8/65536」の確率で内部当籤役として決定され、遊技状態がRB遊技状態(RB中)また、上述したように、MB遊技状態では、RT状態の抽籤値が引き継がれて、抽籤が行われる。 For example, "F_7 REP_ALL" is a combination of the symbols "REP95" (name: C_B_7REP) described later and "REP98" (name: C_CU_7REP_A_1) to "REP101" (name: C_CU_7REP_B_2) (described in FIGS. 17 to 21 ) is an internal winning combination that is permitted to be displayed on the active line, and when the gaming state is RT0, RT4, or RT5, it is not determined as an internal winning combination (that is, the lottery value is set to ``0''). ), when the gaming state is RT1 state and RT2 state, it is determined as an internal winning combination with a probability of "4/65536", and when the gaming state is RT3 state, it is determined as an internal winning combination with a probability of "8/65536". It is determined as an internal winning combination, and the gaming state is the RB gaming state (RB in progress).Also, as described above, in the MB gaming state, the lottery value in the RT state is inherited and the lottery is performed.

また、例えば、「F_6択ベル_123A」は、後述の「NML17」(名称:C_1枚役A_2nd_A_1)、「NML18」(名称:C_1枚役A_2nd_A_2)、「NML39」(名称:C_1枚役A_3rd_D_1)、「NML40」(名称:C_1枚役A_3rd_D_2)、「NML59」(名称:C_1枚役A_3rd_N_1)、「NML60」(名称:C_1枚役A_3rd_N_2)、「NML65」(名称:C_1枚役B_1st_A_1)、「NML66」(名称:C_1枚役B_1st_A_2)、及び「NML90」(名称:C_CD_BEL)の図柄の組合せ(後述の図17~図21参照)が有効ラインに表示されることが許可される内部当籤役であり、遊技状態がRT0~RT5状態(すなわち、非ボーナス状態)であるとき、「1090/65536」の確率で内部当籤役として決定され、他の遊技状態(すなわち、ボーナス状態)では、内部当籤役として決定されない(すなわち、抽籤値に「0」が規定されている)。 For example, "F_6 choice bell_123A" is "NML17" (name: C_1-piece hand A_2nd_A_1), "NML18" (name: C_1-piece hand A_2nd_A_2), "NML39" (name: C_1-piece hand A_3rd_D_1), "NML40" (Name: C_1-card role A_3rd_D_2), "NML59" (Name: C_1-card role A_3rd_N_1), "NML60" (Name: C_1-card role A_3rd_N_2), "NML65" (Name: C_1-card role B_1st_A_1), "NML66" ” (name: C_1-card winning combination B_1st_A_2) and “NML90” (name: C_CD_BEL) symbol combination (see FIGS. 17 to 21 described below) is an internal winning combination that is permitted to be displayed on the active line. , when the gaming state is RT0 to RT5 (i.e., non-bonus state), it is determined as an internal winning combination with a probability of "1090/65536", and in other gaming states (i.e., bonus state), it is determined as an internal winning combination. Not determined (that is, "0" is specified as the lottery value).

なお、詳しくは後述するが、「F_6択ベル_123A」(「F_6択ベル_123B」~「F_6択ベル_321B」も同様)が内部当籤役として決定された場合であって、いわゆる「取りこぼし」が発生した場合、図15及び図16に示すように、後述の「HZR1」(名称:R_1st_A_1)~「HZR25」(名称:R_2nd_A)のいずれかの図柄の組合せが有効ラインに表示されるようになっている。その意味において、「F_6択ベル_123A」は、後述の「HZR1」(名称:R_1st_A_1)~「HZR25」(名称:R_2nd_A)の図柄の組合せが有効ラインに表示されることが許可される内部当籤役であるともいい得る。 Although the details will be described later, this is a case where "F_6 selection bell_123A" (same as "F_6 selection bell_123B" to "F_6 selection bell_321B") is determined as an internal winning combination, and a so-called "missed prize" occurs. In this case, as shown in FIGS. 15 and 16, a combination of symbols from "HZR1" (name: R_1st_A_1) to "HZR25" (name: R_2nd_A), which will be described later, will be displayed on the active line. There is. In that sense, "F_6 selection bell_123A" is an internal winning combination that allows the symbol combinations of "HZR1" (name: R_1st_A_1) to "HZR25" (name: R_2nd_A), which will be described later, to be displayed on the active line. It can also be said that

また、図示は省略しているが、設定値が変動することによって、少なくとも一部のリプレイ役及び/又は小役の抽籤値が変動するようになっている。もっとも、ボーナス役についても抽籤値の変動を可能とするものであってもよい。具体的には、所定の確率変動開始条件が成立した場合に、所定の確率変動終了条件が成立するまで、ボーナス役の抽籤値が高い(すなわち、ボーナス役が高確率で抽籤される)内部抽籤テーブルによって内部抽籤処理を行われるようにすることもできる。この場合、所定の確率変動開始条件、及び所定の確率変動終了条件は、遊技中の任意の条件として適宜設定することができる。 Further, although not shown in the drawings, the lottery values of at least some of the replay combinations and/or minor combinations change as the set values change. However, the lottery value may also be changed for the bonus combination. Specifically, when a predetermined probability fluctuation start condition is met, an internal lottery is performed in which the lottery value of the bonus winning combination is high (that is, the bonus winning combination is drawn with a high probability) until a predetermined probability fluctuation ending condition is satisfied. It is also possible to perform internal lottery processing using a table. In this case, the predetermined probability variation start condition and the predetermined probability variation end condition can be appropriately set as arbitrary conditions during the game.

[図柄組合せテーブル]
次に、図17~図21を参照して、本実施形態において入賞及び作動(すなわち、成立)に係る図柄の組合せを規定する図柄組合せテーブルについて説明する。
[Design combination table]
Next, with reference to FIGS. 17 to 21, a symbol combination table that defines symbol combinations related to winning and operation (that is, establishment) in this embodiment will be explained.

図柄組合せテーブルは、図17~図21に示すように、複数の図柄の組合せを予め規定しており、これらの図柄の組合せの種別を示すデータを、表示役(入賞作動フラグ)として規定している。また、図柄組合せテーブルは、当り要求フラグ格納領域、入賞作動フラグ格納領域(後述の図25参照)、及び図柄コード格納領域(後述の図30参照)と対応するように、37バイトのデータで構成されるとともに、各格納領域の各ビットに異なる表示役(入賞作動フラグ)を示すデータを規定している。 As shown in FIGS. 17 to 21, the symbol combination table predefines a plurality of symbol combinations, and defines data indicating the types of these symbol combinations as display combinations (winning activation flags). There is. In addition, the symbol combination table is composed of 37 bytes of data so as to correspond to the winning request flag storage area, the winning activation flag storage area (see Figure 25 described later), and the symbol code storage area (see Figure 30 described later). At the same time, data indicating a different display combination (winning activation flag) is defined in each bit of each storage area.

表示役(入賞作動フラグ)「HZR1」~「HZR28」は、はずれの図柄組合せであるが、RT状態をRT1状態に移行させる図柄の組合せ(「RT1移行図柄」)として規定された図柄の組合せである。また、表示役(入賞作動フラグ)「HZR29」~「HZR36」は、はずれの図柄の組合せであるが、「F_1枚役A」又は「F_1枚役B」が内部当籤役として決定された場合であって、いわゆる「取りこぼし」が発生する場合に、制御用に参照される図柄の組合せとして規定された図柄の組合せである。 The display combinations (winning activation flags) "HZR1" to "HZR28" are winning symbol combinations, but they are symbol combinations that are defined as symbol combinations that transition from RT state to RT1 state ("RT1 transition symbols"). be. In addition, the display combinations (winning activation flags) "HZR29" to "HZR36" are winning symbol combinations, but if "F_1-card combination A" or "F_1-card combination B" is determined as an internal winning combination. This is a combination of symbols that is defined as a combination of symbols that is referred to for control when a so-called "missed shot" occurs.

表示役(入賞作動フラグ)「RB」、「MB1」、「MB2-1」及び「MB2-2」は、ボーナス役に係る図柄の組合せであり、各々の図柄の組合せが表示(成立)することで、対応するボーナス状態を作動させる。なお、「MB2-1」及び「MB2-2」の図柄の組合せは、「MB2」の図柄の組合せと総称することもできる。 Display combinations (winning activation flags) “RB”, “MB1”, “MB2-1”, and “MB2-2” are combinations of symbols related to bonus combinations, and each combination of symbols must be displayed (achieved). to activate the corresponding bonus state. Note that the combination of symbols "MB2-1" and "MB2-2" can also be collectively referred to as the combination of symbols "MB2".

また、表示役(入賞作動フラグ)「REP1」~「REP116」は、リプレイ役に係る図柄の組合せであり、各々の図柄の組合せが表示(成立)することで、再遊技を作動させる。なお、「REP1」~「REP6」の図柄の組合せは、「通常リプ」の図柄の組合せであり、また、「REP9」~「REP33」の図柄の組合せは、RT状態をRT1状態に移行させる「RT1移行」(RT1移行リプ)の図柄の組合せであり、また、「REP34」~「REP65」の図柄の組合せは、RT状態をRT2状態に移行させる「RT2移行」(RT2移行リプ)の図柄の組合せであり、また、「REP66」~「REP73」の図柄の組合せは、RT状態をRT3状態に移行させる「RT3移行」(RT3移行リプ)の図柄の組合せであり、また、「REP74」の図柄の組合せは、RT状態をRT4状態に移行させる「RT4移行」(RT4移行リプ)の図柄の組合せである。 Further, display combinations (winning activation flags) "REP1" to "REP116" are combinations of symbols related to replay combinations, and when each combination of symbols is displayed (achieved), a replay is activated. In addition, the combination of symbols "REP1" to "REP6" is a symbol combination of "normal rep", and the combination of symbols "REP9" to "REP33" is a symbol combination of "REP9" to "REP33" which changes the RT state to RT1 state. "RT1 Transition" (RT1 Transition Rep) symbol combination, and "REP34" to "REP65" symbol combinations are "RT2 Transition" (RT2 Transition Rep) symbols that transition the RT state to RT2 state. Also, the combination of the symbols "REP66" to "REP73" is a combination of the symbols "RT3 transition" (RT3 transition rep) that transitions the RT state to the RT3 state, and the symbol "REP74" The combination is a symbol combination of "RT4 transition" (RT4 transition rep) that transitions the RT state to the RT4 state.

また、「REP78」~「REP101」の図柄の組合せは、「7揃いリプ」の図柄の組合せである。ここで、「7揃いリプ」とは、有効ラインであるか否かを問わず、リール表示窓4上の1つのラインに、7図柄(本実施形態では、「白7-1」及び「白7-2」図柄)が並ぶことを可能とする図柄の組合せを意味する。また、「REP102」~「REP114」の図柄の組合せは、「チャンスリプ」の図柄の組合せであり、また、「REP115」~「REP116」の図柄の組合せは、「ベルリプ」の図柄の組合せである。ここで、「ベルリプ」とは、有効ライン以外の、リール表示窓4上の1つのライン(本実施形態では、クロスアップライン)に、ベル図柄(本実施形態では、「ベル」図柄)が並ぶことを可能とする図柄の組合せを意味する。 Furthermore, the combinations of the symbols "REP78" to "REP101" are the combinations of the symbols "Rep set of 7". Here, "7-set reply" means that 7 symbols (in this embodiment, "white 7-1" and "white 7-2" symbol) means a combination of symbols that can be lined up. Also, the combination of "REP102" to "REP114" is a combination of "Chance Lip" symbols, and the combination of "REP115" to "REP116" is a combination of "Berlip" symbols. . Here, "Bell Rep" means that a bell symbol ("Bell" symbol in this embodiment) is lined up on one line (in this embodiment, the cross-up line) on the reel display window 4 other than the active line. It means a combination of designs that make it possible to

また、表示役(入賞作動フラグ)「NML1」~「NML136」は、小役に係る図柄の組合せであり、各々の図柄の組合せが表示(成立)することで、対応する枚数のメダルが払い出される。なお、「NML1」~「NML88」の図柄の組合せは、1枚のメダルが払い出される「1枚」の図柄の組合せであり、また、「NML90」の図柄の組合せは、10枚のメダルが払い出される「10枚(ベル)」の図柄の組合せであり、また、「NML91」及び「NML92」の図柄の組合せは、10枚のメダルが払い出される「10枚(ベル:上段)」の図柄の組合せである。ここで、「10枚(ベル:上段)」とは、有効ライン以外の、リール表示窓4上の1つのライン(本実施形態では、トップライン)に、ベル図柄(本実施形態では、「ベル」図柄)が並ぶことを可能とする図柄の組合せを意味する。 In addition, the display combinations (winning activation flags) "NML1" to "NML136" are combinations of symbols related to minor prizes, and when each symbol combination is displayed (achieved), the corresponding number of medals are paid out. . In addition, the symbol combinations "NML1" to "NML88" are "1" symbol combinations that pay out 1 medal, and the symbol combination "NML90" is a symbol combination that pays out 10 medals. It is a combination of "10 pieces (bell)" symbols that are paid out, and the combination of "NML91" and "NML92" symbols is a combination of "10 pieces (bell: upper row)" symbols that pay out 10 medals. It is. Here, "10 pieces (bell: upper row)" means that a bell symbol (in this embodiment, "bell" ” means a combination of symbols that allows the symbols to line up.

また、「NML93」~「NML96」の図柄の組合せは、10枚のメダルが払い出される「10枚(ベル:中段)」の図柄の組合せである。ここで、「10枚(ベル:中段)」とは、有効ライン以外の、リール表示窓4上の1つのライン(本実施形態では、センターライン)に、ベル図柄(本実施形態では、「ベル」図柄)が並ぶことを可能とする図柄の組合せを意味する。また、「NML97」~「NML100」の図柄の組合せは、10枚のメダルが払い出される「10枚(ベル:下段)」の図柄の組合せである。ここで、「10枚(ベル:下段)」とは、有効ライン以外の、リール表示窓4上の1つのライン(本実施形態では、ボトムライン)に、ベル図柄(本実施形態では、「ベル」図柄)が並ぶことを可能とする図柄の組合せを意味する。 Further, the symbol combinations "NML93" to "NML96" are the symbol combinations of "10 medals (bell: middle row)" from which 10 medals are paid out. Here, "10 pieces (bell: middle row)" means that a bell symbol (in this embodiment, "bell" ” means a combination of symbols that allows the symbols to line up. Further, the symbol combinations "NML97" to "NML100" are the symbol combinations of "10 medals (bell: lower row)" from which 10 medals are paid out. Here, "10 pieces (bell: lower row)" means that a bell symbol (in this embodiment, "bell" ” means a combination of symbols that allows the symbols to line up.

また、「NML101」~「NML113」の図柄の組合せは、MB遊技状態において、10枚のメダルが払い出される図柄の組合せであり、重複して当籤するリプレイ役の種類に応じて、「10枚(通常)」、「10枚(レア:上下段ベル相当)」又は「10枚(レア:中段ベル相当)」のいずれかになり得る図柄の組合せである。なお、「10枚(レア:上下段ベル相当)」とは、上述した「10枚(ベル:上段)」及び「10枚(ベル:下段)」と同様の期待度でART機能に関する抽籤(あるいは、決定)が行われることを意味し、「10枚(レア:中段ベル相当)」とは、上述した「10枚(ベル:中段)」と同様の期待度でART機能に関する抽籤(あるいは、決定)が行われることを意味する(後述の各種抽籤テーブルにおける内部当籤役が、「上下段ベル」あるいは「中段ベル」である欄参照)。また、「NML114」~「NML136」の図柄の組合せは、MB遊技状態において、9枚のメダルが払い出される「9枚」の図柄の組合せである。 In addition, the symbol combinations "NML101" to "NML113" are symbol combinations that pay out 10 medals in the MB gaming state, and depending on the type of replay combination that is won repeatedly, "10 medals ( This is a combination of symbols that can be any of the following: normal), 10 pieces (rare: equivalent to upper and lower bells), or 10 pieces (rare: equivalent to middle bell). In addition, "10 pieces (rare: equivalent to upper and lower bells)" is a lottery (or "10 pieces (rare: equivalent to middle bell)" means that a lottery (or decision) will be made regarding the ART function with the same expectation level as the above-mentioned "10 pieces (bell: middle level)". ) will be played (see the section where the internal winning combination in various lottery tables described later is "upper and lower bell" or "middle bell"). Further, the symbol combinations “NML114” to “NML136” are combinations of “9” symbols from which 9 medals are paid out in the MB gaming state.

[内部当籤役と停止操作順序(打順)と表示役等との対応表]
次に、図22~図24を参照して、内部当籤役と停止操作順序(打順)と表示役等との対応について説明する。図22及び図23は、MB遊技状態を除く遊技状態における、内部当籤役と停止操作順序(打順)と表示役等との対応表を示す図であり、図24は、MB遊技状態における、内部当籤役と停止操作順序(打順)と表示役等との対応表を示す図である。
[Correspondence table between internal winning roles, stop operation order (batting order), and display roles, etc.]
Next, with reference to FIGS. 22 to 24, the correspondence between internal winning combinations, stop operation order (batting order), display combinations, etc. will be explained. 22 and 23 are diagrams showing correspondence tables of internal winning combinations, stop operation order (batting order), display combinations, etc. in gaming states other than the MB gaming state, and FIG. It is a diagram showing a correspondence table of winning combinations, stop operation order (batting order), display combinations, etc.

本実施形態のパチスロ1では、遊技者の停止操作順序(押し順)に応じて表示される図柄組合せが異なる役、いわゆる「押し順役」を設ける。なお、リール3L,3C,3Rに対応するストップボタン17L,17C,17Rが設けられているため、最大6通りの停止操作順序(押し順)がある。 In the pachi-slot machine 1 of this embodiment, a so-called "push order combination" is provided, which is a combination of symbols that are displayed differently depending on the player's stop operation order (press order). In addition, since the stop buttons 17L, 17C, and 17R corresponding to the reels 3L, 3C, and 3R are provided, there are a maximum of six stopping operation orders (pressing orders).

図22~図24においては、停止操作順序(押し順)が「左、中、右」の順であることを「打順1」として示し、停止操作順序(押し順)が「左、右、中」の順であることを「打順2」として示し、停止操作順序(押し順)が「中、左、右」の順であることを「打順3」として示し、停止操作順序(押し順)が「中、右、左」の順であることを「打順4」として示し、停止操作順序(押し順)が「右、左、中」の順であることを「打順5」として示し、停止操作順序(押し順)が「右、中、左」の順であることを「打順6」として示している。 In FIGS. 22 to 24, the stop operation order (push order) is "left, middle, right" as "batting order 1", and the stop operation order (push order) is "left, right, center". '' is indicated as "batting order 2", and that the stop operation order (press order) is "center, left, right" is indicated as "batting order 3", and the stop operation order (press order) is indicated as "batting order 3". The order of "center, right, left" is indicated as "batting order 4", and the stop operation order (press order) is "right, left, center" is indicated as "batting order 5", and the stop operation order (press order) is indicated as "batting order 5". The order (pressing order) of "right, middle, left" is shown as "batting order 6".

図22及び図23に示すように、MB遊技状態を除く遊技状態(より詳細には、RT1~RT3状態、及びRB遊技状態)において、「F_7リプ_ALL」は、押し順役でなく、内部当籤役として決定された場合に、停止操作順序、及び停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。 As shown in FIGS. 22 and 23, in the gaming states other than the MB gaming state (more specifically, the RT1 to RT3 states and the RB gaming state), "F_7 REP_ALL" is not a push order combination, but an internal winning combination. When it is determined as a winning combination, any one of the winning "set of 7 reps" is established regardless of the order of the stop operations and the timing of the stop operations.

なお、例えば、左リール3Lにおいて、「C_CD_7REP_A」(REP96)の図柄の組合せを構成する図柄「白7-1」は、5駒以内(図柄5個分の範囲内)に配置され、中リール3Cにおいて、「C_CD_7REP_A」(REP96)の図柄の組合せを構成する図柄「白7-1」は、5駒以内(図柄5個分の範囲内)に配置され、右リール3Rにおいて、「C_CD_7REP_A」(REP96)の図柄の組合せを構成する図柄「白7-1」は、5駒以内(図柄5個分の範囲内)に配置されている(図14参照)。すなわち、「停止操作のタイミングにかかわらず」とは、原則として(すなわち、有効ラインを「クロスダウンライン」の1ラインとし、最大滑り駒数を「4」としたときに)、5駒以内(図柄5個分の範囲内)に図柄が配置されていることを意味するものである。以下、他の表示役(入賞作動フラグ)等においても同様である。 For example, on the left reel 3L, the symbol "White 7-1" constituting the symbol combination "C_CD_7REP_A" (REP96) is placed within 5 pieces (within the range of 5 symbols), and is placed on the middle reel 3C. , the symbol "White 7-1" constituting the symbol combination "C_CD_7REP_A" (REP96) is placed within 5 pieces (within the range of 5 symbols), and on the right reel 3R, "C_CD_7REP_A" (REP96) ) The symbol "White 7-1" constituting the symbol combination is arranged within 5 pieces (within the range of 5 symbols) (see FIG. 14). In other words, "regardless of the timing of the stop operation" means, as a general rule (i.e., when the effective line is one line of the "crossdown line" and the maximum number of sliding pieces is "4"), within 5 pieces ( This means that the symbols are arranged within the range of five symbols. The same applies to other display combinations (winning activation flags), etc.

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT3状態、及びRT5状態)において、「F_CD_チャンスリプ」は、押し順役でなく、内部当籤役として決定された場合に、停止操作順序、及び停止操作のタイミングにかかわらず、当籤している「チャンスリプ」のうちいずれかが成立する。 In addition, in gaming states other than the MB gaming state (more specifically, RT0 to RT3 states and RT5 states), "F_CD_Chance Rip" is stopped when it is determined as an internal winning combination rather than a pressing combination. Regardless of the order of operations and the timing of the stop operation, one of the winning "chance slips" will be established.

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT3状態、及びRT5状態)において、「F_C_チャンスリプ」は、押し順役でなく、内部当籤役として決定された場合に、停止操作順序、及び停止操作のタイミングにかかわらず、当籤している「チャンスリプ」のうちいずれかが成立する。 In addition, in gaming states other than the MB gaming state (more specifically, RT0 to RT3 states and RT5 states), "F_C_Chance Rip" is stopped when it is determined as an internal winning combination rather than a pressing combination. Regardless of the order of operations and the timing of the stop operation, one of the winning "chance slips" will be established.

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT3状態、及びRT5状態)において、「F_CU_ベルリプ」は、押し順役でなく、内部当籤役として決定された場合に、停止操作順序、及び停止操作のタイミングにかかわらず、当籤している「ベルリプ」のうちいずれかが成立する。 In addition, in gaming states other than the MB gaming state (more specifically, RT0 to RT3 states and RT5 states), if "F_CU_BellRip" is determined as an internal winning combination rather than a push order combination, a stop operation is required. Regardless of the order and the timing of the stop operation, one of the winning "Bell Lips" will be established.

また、MB遊技状態を除く遊技状態(より詳細には、RT0状態、及びRT5状態)において、「F_通常リプ」は、押し順役でなく、内部当籤役として決定された場合に、停止操作順序、及び停止操作のタイミングにかかわらず、当籤している「通常リプ」のうちいずれかが成立する。 In addition, in gaming states other than the MB gaming state (more specifically, RT0 state and RT5 state), if "F_Normal Reply" is determined as an internal winning combination rather than a push order combination, the stop operation order , and regardless of the timing of the stop operation, one of the winning "normal replies" is established.

また、MB遊技状態を除く遊技状態(より詳細には、RT0状態、及びRT5状態)において、「F_ARTリプ」は、押し順役でなく、内部当籤役として決定された場合に、停止操作順序、及び停止操作のタイミングにかかわらず、当籤している「通常リプ」のうちいずれかが成立する。 In addition, in gaming states other than the MB gaming state (more specifically, RT0 state and RT5 state), when "F_ART reply" is determined as an internal winning combination rather than a push order combination, the stop operation order, Regardless of the timing of the stop operation, one of the winning "normal replies" will be established.

また、MB遊技状態を除く遊技状態(より詳細には、RT1状態)において、「F_RT2移行_123」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順1」であれば、停止操作のタイミングにかかわらず、当籤している「RT2移行」(RT2移行リプ)のうちいずれかが成立し、RT状態がRT2状態に移行する。一方、停止操作順序が「打順1」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、RT状態がRT2状態に移行せず、RT1状態が維持される(維持)。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT1 state), "F_RT2 transition_123" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 1". ”, regardless of the timing of the stop operation, one of the winning “RT2 transitions” (RT2 transition reps) is established, and the RT state transitions to the RT2 state. On the other hand, if the stop operation order is other than "batting order 1", regardless of the timing of the stop operation, one of the other winning replay combinations will be established, the RT state will not shift to the RT2 state, and the RT1 A state is maintained (maintained).

また、MB遊技状態を除く遊技状態(より詳細には、RT1状態)において、「F_RT2移行_132」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順2」であれば、停止操作のタイミングにかかわらず、当籤している「RT2移行」(RT2移行リプ)のうちいずれかが成立し、RT状態がRT2状態に移行する。一方、停止操作順序が「打順2」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、RT状態がRT2状態に移行せず、RT1状態が維持される(維持)。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT1 state), "F_RT2 transition_132" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 2". ”, regardless of the timing of the stop operation, one of the winning “RT2 transitions” (RT2 transition reps) is established, and the RT state transitions to the RT2 state. On the other hand, if the stop operation order is other than "batting order 2", regardless of the timing of the stop operation, one of the other winning replay combinations will be established, the RT state will not shift to the RT2 state, and the RT1 A state is maintained (maintained).

また、MB遊技状態を除く遊技状態(より詳細には、RT1状態)において、「F_RT2移行_213」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順3」であれば、停止操作のタイミングにかかわらず、当籤している「RT2移行」(RT2移行リプ)のうちいずれかが成立し、RT状態がRT2状態に移行する。一方、停止操作順序が「打順3」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、RT状態がRT2状態に移行せず、RT1状態が維持される(維持)。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT1 state), "F_RT2 transition_213" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 3". ”, regardless of the timing of the stop operation, one of the winning “RT2 transitions” (RT2 transition reps) is established, and the RT state transitions to the RT2 state. On the other hand, if the stop operation order is other than "batting order 3", regardless of the timing of the stop operation, one of the other winning replay combinations will be established, the RT state will not shift to the RT2 state, and the RT1 A state is maintained (maintained).

また、MB遊技状態を除く遊技状態(より詳細には、RT1状態)において、「F_RT2移行_231」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「RT2移行」(RT2移行リプ)のうちいずれかが成立し、RT状態がRT2状態に移行する。一方、停止操作順序が「打順4」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、RT状態がRT2状態に移行せず、RT1状態が維持される(維持)。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT1 state), "F_RT2 transition_231" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 4". ”, regardless of the timing of the stop operation, one of the winning “RT2 transitions” (RT2 transition reps) is established, and the RT state transitions to the RT2 state. On the other hand, if the stop operation order is other than "batting order 4", regardless of the timing of the stop operation, one of the other winning replay combinations will be established, the RT state will not shift to the RT2 state, and the RT1 A state is maintained (maintained).

また、MB遊技状態を除く遊技状態(より詳細には、RT1状態)において、「F_RT2移行_312」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順5」であれば、停止操作のタイミングにかかわらず、当籤している「RT2移行」(RT2移行リプ)のうちいずれかが成立し、RT状態がRT2状態に移行する。一方、停止操作順序が「打順5」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、RT状態がRT2状態に移行せず、RT1状態が維持される(維持)。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT1 state), "F_RT2 transition_312" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 5". ”, regardless of the timing of the stop operation, one of the winning “RT2 transitions” (RT2 transition reps) is established, and the RT state transitions to the RT2 state. On the other hand, if the stop operation order is other than "batting order 5", regardless of the timing of the stop operation, one of the other winning replay combinations will be established, the RT state will not shift to the RT2 state, and the RT1 A state is maintained (maintained).

また、MB遊技状態を除く遊技状態(より詳細には、RT1状態)において、「F_RT2移行_321」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「RT2移行」(RT2移行リプ)のうちいずれかが成立し、RT状態がRT2状態に移行する。一方、停止操作順序が「打順6」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、RT状態がRT2状態に移行せず、RT1状態が維持される(維持)。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT1 state), "F_RT2 transition_321" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 6". ”, regardless of the timing of the stop operation, one of the winning “RT2 transitions” (RT2 transition reps) is established, and the RT state transitions to the RT2 state. On the other hand, if the stop operation order is other than "batting order 6", regardless of the timing of the stop operation, one of the other winning replay combinations will be established, the RT state will not shift to the RT2 state, and the RT1 A state is maintained (maintained).

また、MB遊技状態を除く遊技状態(より詳細には、RT2状態)において、「F_RT3移行_123」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順1」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。一方、停止操作順序が「打順1」以外であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT2 state), "F_RT3 transition_123" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 1". ”, regardless of the timing of the stop operation, one of the winning “RT3 transitions” (RT3 transition reps) is established, and the RT state transitions to the RT3 state. On the other hand, if the stop operation order is other than "batting order 1", regardless of the timing of the stop operation, one of the winning "RT1 transitions" (RT1 transition reps) will be established, and the RT state will change to the RT1 state. Transition.

また、MB遊技状態を除く遊技状態(より詳細には、RT2状態)において、「F_RT3移行_132」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順2」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。一方、停止操作順序が「打順2」以外であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT2 state), "F_RT3 transition_132" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 2". ”, regardless of the timing of the stop operation, one of the winning “RT3 transitions” (RT3 transition reps) is established, and the RT state transitions to the RT3 state. On the other hand, if the stop operation order is other than "batting order 2", regardless of the timing of the stop operation, one of the winning "RT1 transitions" (RT1 transition reps) will be established, and the RT state will change to the RT1 state. Transition.

また、MB遊技状態を除く遊技状態(より詳細には、RT2状態)において、「F_RT3移行_213」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順3」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。一方、停止操作順序が「打順3」以外であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT2 state), "F_RT3 transition_213" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 3". ”, regardless of the timing of the stop operation, one of the winning “RT3 transitions” (RT3 transition reps) is established, and the RT state transitions to the RT3 state. On the other hand, if the stop operation order is other than "batting order 3", regardless of the timing of the stop operation, one of the winning "RT1 transitions" (RT1 transition reps) will be established, and the RT state will change to the RT1 state. Transition.

また、MB遊技状態を除く遊技状態(より詳細には、RT2状態)において、「F_RT3移行_231」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。一方、停止操作順序が「打順4」以外であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT2 state), "F_RT3 transition_231" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is "stroke order 4". ”, regardless of the timing of the stop operation, one of the winning “RT3 transitions” (RT3 transition reps) is established, and the RT state transitions to the RT3 state. On the other hand, if the stop operation order is other than "batting order 4", regardless of the timing of the stop operation, one of the winning "RT1 transitions" (RT1 transition reps) will be established, and the RT state will change to the RT1 state. Transition.

また、MB遊技状態を除く遊技状態(より詳細には、RT2状態)において、「F_RT3移行_312」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順5」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。一方、停止操作順序が「打順5」以外であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT2 state), "F_RT3 transition_312" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 5". ”, regardless of the timing of the stop operation, one of the winning “RT3 transitions” (RT3 transition reps) is established, and the RT state transitions to the RT3 state. On the other hand, if the stop operation order is other than "batting order 5", regardless of the timing of the stop operation, one of the winning "RT1 transitions" (RT1 transition reps) will be established, and the RT state will change to the RT1 state. Transition.

また、MB遊技状態を除く遊技状態(より詳細には、RT2状態)において、「F_RT3移行_321」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。一方、停止操作順序が「打順6」以外であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT2 state), "F_RT3 transition_321" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 6". ”, regardless of the timing of the stop operation, one of the winning “RT3 transitions” (RT3 transition reps) is established, and the RT state transitions to the RT3 state. On the other hand, if the stop operation order is other than "batting order 6", regardless of the timing of the stop operation, one of the winning "RT1 transitions" (RT1 transition reps) will be established, and the RT state will change to the RT1 state. Transition.

また、MB遊技状態を除く遊技状態(より詳細には、RT3状態)において、「F_RT4移行_123」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順1」であれば、停止操作のタイミングにかかわらず、当籤している「RT4移行」(RT4移行リプ)のうちいずれかが成立し、RT状態がRT4状態に移行する。一方、停止操作順序が「打順2」~「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。また、停止操作順序が「打順5」及び「打順6」であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、RT状態がRT4状態にもRT1状態にも移行せず、RT3状態が維持される(維持)。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT3 state), "F_RT4 transition_123" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 1". ”, regardless of the timing of the stop operation, one of the winning “RT4 transitions” (RT4 transition reps) is established, and the RT state transitions to the RT4 state. On the other hand, if the stop operation order is "batting order 2" to "batting order 4", regardless of the timing of the stop operation, one of the winning "RT1 transitions" (RT1 transition reps) is established, and the RT state transitions to RT1 state. Also, if the stop operation order is "batting order 5" and "batting order 6", regardless of the timing of the stop operation, one of the other winning replay combinations will be established, and the RT state will change to the RT4 state. The RT3 state is maintained (maintained) without transitioning to the RT1 state.

また、MB遊技状態を除く遊技状態(より詳細には、RT3状態)において、「F_RT4移行_132」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順2」であれば、停止操作のタイミングにかかわらず、当籤している「RT4移行」(RT4移行リプ)のうちいずれかが成立し、RT状態がRT4状態に移行する。一方、停止操作順序が「打順1」、「打順5」及び「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。また、停止操作順序が「打順3」及び「打順4」であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、RT状態がRT4状態にもRT1状態にも移行せず、RT3状態が維持される(維持)。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT3 state), "F_RT4 transition_132" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 2". ”, regardless of the timing of the stop operation, one of the winning “RT4 transitions” (RT4 transition reps) is established, and the RT state transitions to the RT4 state. On the other hand, if the stop operation order is "batting order 1", "batting order 5", and "batting order 6", one of the winning "RT1 transitions" (RT1 transition reps) will be selected regardless of the timing of the stop operation. is established, and the RT state shifts to the RT1 state. Also, if the stop operation order is "batting order 3" and "batting order 4", regardless of the timing of the stop operation, one of the other winning replay combinations will be established, and the RT state will change to the RT4 state. The RT3 state is maintained (maintained) without transitioning to the RT1 state.

また、MB遊技状態を除く遊技状態(より詳細には、RT3状態)において、「F_RT4移行_213」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順3」であれば、停止操作のタイミングにかかわらず、当籤している「RT4移行」(RT4移行リプ)のうちいずれかが成立し、RT状態がRT4状態に移行する。一方、停止操作順序が「打順4」~「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。また、停止操作順序が「打順1」及び「打順2」であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、RT状態がRT4状態にもRT1状態にも移行せず、RT3状態が維持される(維持)。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT3 state), "F_RT4 transition_213" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 3". ”, regardless of the timing of the stop operation, one of the winning “RT4 transitions” (RT4 transition reps) is established, and the RT state transitions to the RT4 state. On the other hand, if the stop operation order is "batting order 4" to "batting order 6", regardless of the timing of the stop operation, one of the winning "RT1 transitions" (RT1 transition reps) will be established and the RT state will be reached. transitions to RT1 state. Also, if the stop operation order is "batting order 1" and "batting order 2", regardless of the timing of the stop operation, one of the other winning replay combinations will be established, and the RT state will change to the RT4 state. The RT3 state is maintained (maintained) without transitioning to the RT1 state.

また、MB遊技状態を除く遊技状態(より詳細には、RT3状態)において、「F_RT4移行_231」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「RT4移行」(RT4移行リプ)のうちいずれかが成立し、RT状態がRT4状態に移行する。一方、停止操作順序が「打順1」~「打順3」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。また、停止操作順序が「打順5」及び「打順6」であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、RT状態がRT4状態にもRT1状態にも移行せず、RT3状態が維持される(維持)。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT3 state), "F_RT4 transition_231" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is "stroke order 4". ”, regardless of the timing of the stop operation, one of the winning “RT4 transitions” (RT4 transition reps) is established, and the RT state transitions to the RT4 state. On the other hand, if the stop operation order is "batting order 1" to "batting order 3", regardless of the timing of the stop operation, one of the winning "RT1 transitions" (RT1 transition reps) is established and the RT state transitions to RT1 state. Also, if the stop operation order is "batting order 5" and "batting order 6", regardless of the timing of the stop operation, one of the other winning replay combinations will be established, and the RT state will change to the RT4 state. The RT3 state is maintained (maintained) without transitioning to the RT1 state.

また、MB遊技状態を除く遊技状態(より詳細には、RT3状態)において、「F_RT4移行_312」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順5」であれば、停止操作のタイミングにかかわらず、当籤している「RT4移行」(RT4移行リプ)のうちいずれかが成立し、RT状態がRT4状態に移行する。一方、停止操作順序が「打順1」、「打順2」及び「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。また、停止操作順序が「打順3」及び「打順4」であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、RT状態がRT4状態にもRT1状態にも移行せず、RT3状態が維持される(維持)。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT3 state), "F_RT4 transition_312" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 5". ”, regardless of the timing of the stop operation, one of the winning “RT4 transitions” (RT4 transition reps) is established, and the RT state transitions to the RT4 state. On the other hand, if the stop operation order is "batting order 1", "batting order 2", and "batting order 6", one of the winning "RT1 transitions" (RT1 transition reps) will be selected regardless of the timing of the stop operation. is established, and the RT state shifts to the RT1 state. Also, if the stop operation order is "batting order 3" and "batting order 4", regardless of the timing of the stop operation, one of the other winning replay combinations will be established, and the RT state will change to the RT4 state. The RT3 state is maintained without transitioning to the RT1 state (maintenance).

また、MB遊技状態を除く遊技状態(より詳細には、RT3状態)において、「F_RT4移行_321」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「RT4移行」(RT4移行リプ)のうちいずれかが成立し、RT状態がRT4状態に移行する。一方、停止操作順序が「打順3」~「打順5」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。また、停止操作順序が「打順1」及び「打順2」であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、RT状態がRT4状態にもRT1状態にも移行せず、RT3状態が維持される(維持)。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT3 state), "F_RT4 transition_321" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 6". ”, regardless of the timing of the stop operation, one of the winning “RT4 transitions” (RT4 transition reps) is established, and the RT state transitions to the RT4 state. On the other hand, if the stop operation order is "batting order 3" to "batting order 5", one of the winning "RT1 transitions" (RT1 transition reps) will be established regardless of the timing of the stop operation, and the RT state will be reached. transitions to RT1 state. Also, if the stop operation order is "batting order 1" and "batting order 2", regardless of the timing of the stop operation, one of the other winning replay combinations will be established, and the RT state will change to the RT4 state. The RT3 state is maintained without transitioning to the RT1 state (maintenance).

また、MB遊技状態を除く遊技状態(より詳細には、RT4状態)において、「F_7リプA_1st」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順1」及び「打順2」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。また、停止操作順序が「打順3」及び「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。また、停止操作順序が「打順5」及び「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT4 state), "F_7 Reply A_1st" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 1". ” and “batting order 2”, one of the winning “7-set reps” is established regardless of the timing of the stop operation. Also, if the stop operation order is "batting order 3" and "batting order 4", regardless of the timing of the stop operation, one of the winning "RT3 transitions" (RT3 transition reps) will be established, and the RT state transitions to RT3 state. Also, if the stop operation order is "batting order 5" and "batting order 6", regardless of the timing of the stop operation, one of the winning "RT1 transitions" (RT1 transition reps) will be established, and the RT state transitions to RT1 state.

また、MB遊技状態を除く遊技状態(より詳細には、RT4状態)において、「F_7リプB_1st」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順1」及び「打順2」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。また、停止操作順序が「打順5」及び「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。また、停止操作順序が「打順3」及び「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT4 state), "F_7 Reply B_1st" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 1". ” and “batting order 2”, one of the winning “7-set reps” is established regardless of the timing of the stop operation. Also, if the stop operation order is "batting order 5" and "batting order 6", regardless of the timing of the stop operation, one of the winning "RT3 transitions" (RT3 transition reps) will be established, and the RT state transitions to RT3 state. Also, if the stop operation order is "batting order 3" and "batting order 4", regardless of the timing of the stop operation, one of the winning "RT1 transitions" (RT1 transition reps) will be established and the RT state transitions to RT1 state.

また、MB遊技状態を除く遊技状態(より詳細には、RT4状態)において、「F_7リプA_2nd」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順3」及び「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。また、停止操作順序が「打順5」及び「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。また、停止操作順序が「打順1」及び「打順2」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT4 state), "F_7 Reply A_2nd" is a pressing order combination, and when it is determined as an internal winning combination, the stop operation order is "Batting order 3". ” and “batting order 4”, one of the winning “7-set reps” is established regardless of the timing of the stop operation. Also, if the stop operation order is "batting order 5" and "batting order 6", regardless of the timing of the stop operation, one of the winning "RT3 transitions" (RT3 transition reps) will be established and the RT state will be reached. transitions to RT3 state. Also, if the stop operation order is "batting order 1" and "batting order 2", regardless of the timing of the stop operation, one of the winning "RT1 transitions" (RT1 transition reps) will be established, and the RT state transitions to RT1 state.

また、MB遊技状態を除く遊技状態(より詳細には、RT4状態)において、「F_7リプB_2nd」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順3」及び「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。また、停止操作順序が「打順1」及び「打順2」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。また、停止操作順序が「打順5」及び「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT4 state), "F_7 Reply B_2nd" is a pressing order combination, and when it is determined as an internal winning combination, the stop operation order is "Batting order 3". ” and “batting order 4”, one of the winning “7-set reps” is established regardless of the timing of the stop operation. Also, if the stop operation order is "batting order 1" and "batting order 2", regardless of the timing of the stop operation, one of the winning "RT3 transitions" (RT3 transition reps) will be established, and the RT state transitions to RT3 state. Also, if the stop operation order is "batting order 5" and "batting order 6", regardless of the timing of the stop operation, one of the winning "RT1 transitions" (RT1 transition reps) will be established, and the RT state transitions to RT1 state.

また、MB遊技状態を除く遊技状態(より詳細には、RT4状態)において、「F_7リプA_3rd」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順5」及び「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。また、停止操作順序が「打順1」及び「打順2」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。また、停止操作順序が「打順3」及び「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT4 state), "F_7 reply A_3rd" is a pressing order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 5". ” and “batting order 6”, one of the winning “7-set reps” is established regardless of the timing of the stop operation. Also, if the stop operation order is "batting order 1" and "batting order 2", regardless of the timing of the stop operation, one of the winning "RT3 transitions" (RT3 transition reps) will be established, and the RT state transitions to RT3 state. Also, if the stop operation order is "batting order 3" and "batting order 4", regardless of the timing of the stop operation, one of the winning "RT1 transitions" (RT1 transition reps) will be established, and the RT state transitions to RT1 state.

また、MB遊技状態を除く遊技状態(より詳細には、RT4状態)において、「F_7リプB_3rd」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順5」及び「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。また、停止操作順序が「打順3」及び「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。また、停止操作順序が「打順1」及び「打順2」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT4 state), "F_7 Reply B_3rd" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 5". ” and “batting order 6”, one of the winning “7-set reps” is established regardless of the timing of the stop operation. Also, if the stop operation order is "batting order 3" and "batting order 4", regardless of the timing of the stop operation, one of the winning "RT3 transitions" (RT3 transition reps) will be established, and the RT state transitions to RT3 state. Also, if the stop operation order is "batting order 1" and "batting order 2", regardless of the timing of the stop operation, one of the winning "RT1 transitions" (RT1 transition reps) will be established, and the RT state transitions to RT1 state.

また、MB遊技状態を除く遊技状態(より詳細には、RT4状態)において、「F_確7リプA_1st」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順1」及び「打順2」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。また、停止操作順序が「打順3」及び「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。また、停止操作順序が「打順5」及び「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT4 state), "F_sure 7 reply A_1st" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is " In the case of "batting order 1" and "batting order 2", one of the winning "7-set reps" is established regardless of the timing of the stop operation. Also, if the stop operation order is "batting order 3" and "batting order 4", regardless of the timing of the stop operation, one of the winning "RT3 transitions" (RT3 transition reps) will be established, and the RT state transitions to RT3 state. Also, if the stop operation order is "batting order 5" and "batting order 6", regardless of the timing of the stop operation, one of the winning "RT1 transitions" (RT1 transition reps) will be established, and the RT state transitions to RT1 state.

また、MB遊技状態を除く遊技状態(より詳細には、RT4状態)において、「F_確7リプB_1st」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順1」及び「打順2」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。また、停止操作順序が「打順5」及び「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。また、停止操作順序が「打順3」及び「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT4 state), "F_sure 7 reply B_1st" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is " In the case of "batting order 1" and "batting order 2", one of the winning "set of 7 reps" is established regardless of the timing of the stop operation. Also, if the stop operation order is "batting order 5" and "batting order 6", regardless of the timing of the stop operation, one of the winning "RT3 transitions" (RT3 transition reps) will be established and the RT state will be reached. transitions to RT3 state. Also, if the stop operation order is "batting order 3" and "batting order 4", regardless of the timing of the stop operation, one of the winning "RT1 transitions" (RT1 transition reps) will be established, and the RT state transitions to RT1 state.

また、MB遊技状態を除く遊技状態(より詳細には、RT4状態)において、「F_確7リプA_2nd」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順3」及び「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。また、停止操作順序が「打順5」及び「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。また、停止操作順序が「打順1」及び「打順2」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT4 state), "F_sure 7 reply A_2nd" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is " In the case of "batting order 3" and "batting order 4", one of the winning "7-set reps" is established regardless of the timing of the stop operation. Also, if the stop operation order is "batting order 5" and "batting order 6", regardless of the timing of the stop operation, one of the winning "RT3 transitions" (RT3 transition reps) will be established and the RT state will be reached. transitions to RT3 state. Also, if the stop operation order is "batting order 1" and "batting order 2", regardless of the timing of the stop operation, one of the winning "RT1 transitions" (RT1 transition reps) will be established, and the RT state transitions to RT1 state.

また、MB遊技状態を除く遊技状態(より詳細には、RT4状態)において、「F_確7リプB_2nd」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順3」及び「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。また、停止操作順序が「打順1」及び「打順2」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。また、停止操作順序が「打順5」及び「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT4 state), "F_sure 7 reply B_2nd" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is " In the case of ``batting order 3'' and ``batting order 4,'' one of the winning ``7-set reps'' is established regardless of the timing of the stop operation. Also, if the stop operation order is "batting order 1" and "batting order 2", regardless of the timing of the stop operation, one of the winning "RT3 transitions" (RT3 transition reps) will be established, and the RT state transitions to RT3 state. Also, if the stop operation order is "batting order 5" and "batting order 6", regardless of the timing of the stop operation, one of the winning "RT1 transitions" (RT1 transition reps) will be established, and the RT state transitions to RT1 state.

また、MB遊技状態を除く遊技状態(より詳細には、RT4状態)において、「F_確7リプA_3rd」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順5」及び「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。また、停止操作順序が「打順1」及び「打順2」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。また、停止操作順序が「打順3」及び「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT4 state), "F_sure 7 reply A_3rd" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is " In the case of "batting order 5" and "batting order 6", one of the winning "7-set reps" is established regardless of the timing of the stop operation. Also, if the stop operation order is "batting order 1" and "batting order 2", regardless of the timing of the stop operation, one of the winning "RT3 transitions" (RT3 transition reps) will be established, and the RT state transitions to RT3 state. Also, if the stop operation order is "batting order 3" and "batting order 4", regardless of the timing of the stop operation, one of the winning "RT1 transitions" (RT1 transition reps) will be established and the RT state transitions to RT1 state.

また、MB遊技状態を除く遊技状態(より詳細には、RT4状態)において、「F_確7リプB_3rd」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順5」及び「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。また、停止操作順序が「打順3」及び「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。また、停止操作順序が「打順1」及び「打順2」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT4 state), "F_sure 7 reply B_3rd" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is " In the case of "batting order 5" and "batting order 6", one of the winning "7-set reps" is established regardless of the timing of the stop operation. Also, if the stop operation order is "batting order 3" and "batting order 4", regardless of the timing of the stop operation, one of the winning "RT3 transitions" (RT3 transition reps) will be established, and the RT state transitions to RT3 state. Also, if the stop operation order is "batting order 1" and "batting order 2", regardless of the timing of the stop operation, one of the winning "RT1 transitions" (RT1 transition reps) will be established, and the RT state transitions to RT1 state.

また、MB遊技状態を除く遊技状態(より詳細には、RT1~RT3状態)において、「F_7リプ_123」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順1」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。一方、停止操作順序が「打順1」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、現在のRT状態が維持される(維持)。 In addition, in gaming states other than the MB gaming state (more specifically, RT1 to RT3 states), "F_7 Rep_123" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is " In the case of "batting order 1", any one of the winning "set of 7 reps" is established regardless of the timing of the stop operation. On the other hand, if the stop operation order is other than "batting order 1", regardless of the timing of the stop operation, one of the other winning replay combinations will be established and the current RT state will be maintained (maintained) .

また、MB遊技状態を除く遊技状態(より詳細には、RT1~RT3状態)において、「F_7リプ_132」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順2」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。一方、停止操作順序が「打順2」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、現在のRT状態が維持される(維持)。 In addition, in gaming states other than the MB gaming state (more specifically, RT1 to RT3 states), "F_7 Rep_132" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is " In the case of "batting order 2", one of the winning "7-set reps" is established regardless of the timing of the stop operation. On the other hand, if the stop operation order is other than "batting order 2", regardless of the timing of the stop operation, one of the other winning replay combinations will be established and the current RT state will be maintained (maintained) .

また、MB遊技状態を除く遊技状態(より詳細には、RT1~RT3状態)において、「F_7リプ_213」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順3」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。一方、停止操作順序が「打順3」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、現在のRT状態が維持される(維持)。 In addition, in gaming states other than the MB gaming state (more specifically, RT1 to RT3 states), "F_7 Rep_213" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is " In the case of "batting order 3", one of the winning "7-set reps" is established regardless of the timing of the stop operation. On the other hand, if the stop operation order is other than "batting order 3", regardless of the timing of the stop operation, one of the other winning replay combinations will be established and the current RT state will be maintained (maintained) .

また、MB遊技状態を除く遊技状態(より詳細には、RT1~RT3状態)において、「F_7リプ_231」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。一方、停止操作順序が「打順4」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、現在のRT状態が維持される(維持)。 In addition, in gaming states other than the MB gaming state (more specifically, RT1 to RT3 states), "F_7 Rep_231" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is " If the batting order is 4, then any one of the winning 7-set reps is established regardless of the timing of the stop operation. On the other hand, if the stop operation order is other than "batting order 4", regardless of the timing of the stop operation, one of the other winning replay combinations will be established and the current RT state will be maintained (maintained) .

また、MB遊技状態を除く遊技状態(より詳細には、RT1~RT3状態)において、「F_7リプ_312」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順5」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。一方、停止操作順序が「打順5」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、現在のRT状態が維持される(維持)。 In addition, in gaming states other than the MB gaming state (more specifically, RT1 to RT3 states), "F_7 Rep_312" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is " If it is "batting order 5", then any one of the winning "7-set reps" will be established regardless of the timing of the stop operation. On the other hand, if the stop operation order is other than "batting order 5", regardless of the timing of the stop operation, one of the other winning replay combinations will be established and the current RT state will be maintained (maintained) .

また、MB遊技状態を除く遊技状態(より詳細には、RT1~RT3状態)において、「F_7リプ_321」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。一方、停止操作順序が「打順6」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、現在のRT状態が維持される(維持)。 In addition, in gaming states other than the MB gaming state (more specifically, RT1 to RT3 states), "F_7 Rep_321" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is " If the batting order is 6, then any one of the winning 7-set reps is established regardless of the timing of the stop operation. On the other hand, if the stop operation order is other than "batting order 6", regardless of the timing of the stop operation, one of the other winning replay combinations will be established and the current RT state will be maintained (maintained) .

また、MB遊技状態を除く遊技状態(より詳細には、RT3状態)において、「F_チャンスリプ_123」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順1」であれば、停止操作のタイミングにかかわらず、当籤している「チャンスリプ」のうちいずれかが成立する。一方、停止操作順序が「打順1」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、現在のRT状態が維持される(維持)。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT3 state), "F_chance slip_123" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order". 1, any one of the winning "chance slips" is established regardless of the timing of the stop operation. On the other hand, if the stop operation order is other than "batting order 1", regardless of the timing of the stop operation, one of the other winning replay combinations will be established and the current RT state will be maintained (maintained) .

また、MB遊技状態を除く遊技状態(より詳細には、RT3状態)において、「F_チャンスリプ_132」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順2」であれば、停止操作のタイミングにかかわらず、当籤している「チャンスリプ」のうちいずれかが成立する。一方、停止操作順序が「打順2」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、現在のRT状態が維持される(維持)。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT3 state), "F_chance rip_132" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order". 2", one of the winning "chance slips" is established regardless of the timing of the stop operation. On the other hand, if the stop operation order is other than "batting order 2", regardless of the timing of the stop operation, one of the other winning replay combinations will be established and the current RT state will be maintained (maintained) .

また、MB遊技状態を除く遊技状態(より詳細には、RT3状態)において、「F_チャンスリプ_213」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順3」であれば、停止操作のタイミングにかかわらず、当籤している「チャンスリプ」のうちいずれかが成立する。一方、停止操作順序が「打順3」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、現在のRT状態が維持される(維持)。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT3 state), "F_chance slip_213" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order". 3", one of the winning "chance slips" is established regardless of the timing of the stop operation. On the other hand, if the stop operation order is other than "batting order 3", regardless of the timing of the stop operation, one of the other winning replay combinations will be established and the current RT state will be maintained (maintained) .

また、MB遊技状態を除く遊技状態(より詳細には、RT3状態)において、「F_チャンスリプ_231」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「チャンスリプ」のうちいずれかが成立する。一方、停止操作順序が「打順4」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、現在のRT状態が維持される(維持)。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT3 state), "F_chance slip_231" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order". 4", one of the winning "chance slips" is established regardless of the timing of the stop operation. On the other hand, if the stop operation order is other than "batting order 4", regardless of the timing of the stop operation, one of the other winning replay combinations will be established and the current RT state will be maintained (maintained) .

また、MB遊技状態を除く遊技状態(より詳細には、RT3状態)において、「F_チャンスリプ_312」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順5」であれば、停止操作のタイミングにかかわらず、当籤している「チャンスリプ」のうちいずれかが成立する。一方、停止操作順序が「打順5」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、現在のRT状態が維持される(維持)。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT3 state), "F_chance slip_312" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order". 5", one of the winning "chance slips" is established regardless of the timing of the stop operation. On the other hand, if the stop operation order is other than "batting order 5", regardless of the timing of the stop operation, one of the other winning replay combinations will be established and the current RT state will be maintained (maintained) .

また、MB遊技状態を除く遊技状態(より詳細には、RT3状態)において、「F_チャンスリプ_321」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「チャンスリプ」のうちいずれかが成立する。一方、停止操作順序が「打順6」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、現在のRT状態が維持される(維持)。 In addition, in the gaming state other than the MB gaming state (more specifically, the RT3 state), "F_chance slip_321" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order". 6", one of the winning "chance slips" is established regardless of the timing of the stop operation. On the other hand, if the stop operation order is other than "batting order 6", one of the other winning replay combinations will be established regardless of the timing of the stop operation, and the current RT state will be maintained (maintained) .

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT4状態)において、「F_6択ベル_123A」及び「F_6択ベル_123B」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順1」であれば、停止操作のタイミングにかかわらず、「10枚(ベル)」が成立し、10枚のメダルが払い出される。一方、停止操作順序が「打順1」以外であれば、停止操作のタイミングが適切なタイミングであれば、当籤している「1枚」が成立し、1枚のメダルが払い出されるが、停止操作のタイミングが適切なタイミングでなければ、対応付けられた「RT1移行図柄」のいずれかが成立する。この場合、RT状態がRT0状態、及びRT2~RT4状態であれば、RT1状態に移行する。なお、停止操作のタイミングが適切なタイミングであるか否かは、停止操作順序が「打順2」の場合(すなわち、第1停止操作の停止操作順序が適切である場合)、第3停止操作時の全ての停止操作のタイミングのうちの1/2のタイミングが適切なタイミングとなり(「1枚(1/2)」)、停止操作順序が「打順1」及び「打順2」以外の場合(すなわち、第1停止操作の停止操作順序が適切でない場合)、第2停止操作時の全ての停止操作のタイミングのうちの1/4、及び第3停止操作時の全ての停止操作のタイミングのうちの1/2(すなわち、全体として、1/4×1/2=1/8)のタイミングが適切なタイミングとなる(「1枚(1/8)」)。なお、RT5状態では、優先的に停止制御される図柄の組合せが変動し、停止操作順序が「打順1」及び「打順2」以外の場合、停止操作のタイミングにかかわらず、「10枚(ベル)」が成立し、10枚のメダルが払い出される。 In addition, in gaming states other than the MB gaming state (more specifically, RT0 to RT4 states), "F_6 selection bell_123A" and "F_6 selection bell_123B" are push order combinations and are determined as internal winning combinations. In this case, if the stop operation order is "batting order 1", "10 medals (bell)" is established regardless of the timing of the stop operation, and 10 medals are paid out. On the other hand, if the stop operation order is other than "batting order 1", if the timing of the stop operation is appropriate, the winning "1 medal" is established and one medal is paid out, but the stop operation If the timing is not an appropriate timing, one of the associated "RT1 transition symbols" is established. In this case, if the RT state is the RT0 state or the RT2 to RT4 state, the state shifts to the RT1 state. Note that whether or not the timing of the stop operation is appropriate is determined by whether the stop operation order is "batting order 2" (that is, when the stop operation order of the first stop operation is appropriate) or the third stop operation. The appropriate timing is 1/2 of all stop operation timings ("1 card (1/2)"), and when the stop operation order is other than "batting order 1" and "batting order 2" (i.e. , if the stop operation order of the first stop operation is not appropriate), 1/4 of the timings of all stop operations during the second stop operation, and 1/4 of the timings of all stop operations during the third stop operation The appropriate timing is 1/2 (that is, overall, 1/4×1/2=1/8) (“1 sheet (1/8)”). In addition, in the RT5 state, the combination of symbols that are preferentially controlled to stop changes, and if the stop operation order is other than "batting order 1" and "batting order 2", "10 symbols (bell )" is established and 10 medals are paid out.

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT4状態)において、「F_6択ベル_132A」及び「F_6択ベル_132B」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順2」であれば、停止操作のタイミングにかかわらず、「10枚(ベル)」が成立し、10枚のメダルが払い出される。一方、停止操作順序が「打順2」以外であれば、停止操作のタイミングが適切なタイミングであれば、当籤している「1枚」が成立し、1枚のメダルが払い出されるが、停止操作のタイミングが適切なタイミングでなければ、対応付けられた「RT1移行図柄」のいずれかが成立する。この場合、RT状態がRT0状態、及びRT2~RT4状態であれば、RT1状態に移行する。なお、停止操作のタイミングが適切なタイミングであるか否かは、停止操作順序が「打順1」の場合(すなわち、第1停止操作の停止操作順序が適切である場合)、第3停止操作時の全ての停止操作のタイミングのうちの1/2のタイミングが適切なタイミングとなり(「1枚(1/2)」)、停止操作順序が「打順2」及び「打順1」以外の場合(すなわち、第1停止操作の停止操作順序が適切でない場合)、第2停止操作時の全ての停止操作のタイミングのうちの1/4、及び第3停止操作時の全ての停止操作のタイミングのうちの1/2(すなわち、全体として、1/4×1/2=1/8)のタイミングが適切なタイミングとなる(「1枚(1/8)」)。なお、RT5状態では、優先的に停止制御される図柄の組合せが変動し、停止操作順序が「打順2」及び「打順1」以外の場合、停止操作のタイミングにかかわらず、「10枚(ベル)」が成立し、10枚のメダルが払い出される。 In addition, in gaming states other than the MB gaming state (more specifically, RT0 to RT4 states), "F_6 selection bell_132A" and "F_6 selection bell_132B" are push order combinations and are determined as internal winning combinations. In this case, if the stop operation order is "batting order 2", "10 medals (bell)" is established regardless of the timing of the stop operation, and 10 medals are paid out. On the other hand, if the stop operation order is other than "batting order 2", if the timing of the stop operation is appropriate, the winning "1 medal" is established and one medal is paid out, but the stop operation If the timing is not an appropriate timing, one of the associated "RT1 transition symbols" is established. In this case, if the RT state is the RT0 state or the RT2 to RT4 state, the state shifts to the RT1 state. Note that whether or not the timing of the stop operation is appropriate is determined by whether the stop operation order is "batting order 1" (that is, when the stop operation order of the first stop operation is appropriate) or the third stop operation. The appropriate timing is 1/2 of all stop operation timings ("1 card (1/2)"), and when the stop operation order is other than "batting order 2" and "batting order 1" (i.e. , if the stop operation order of the first stop operation is not appropriate), 1/4 of the timings of all stop operations during the second stop operation, and 1/4 of the timings of all stop operations during the third stop operation The appropriate timing is 1/2 (that is, overall, 1/4×1/2=1/8) (“1 sheet (1/8)”). In addition, in the RT5 state, the combination of symbols that are preferentially controlled to stop changes, and if the stop operation order is other than "batting order 2" and "batting order 1", "10 symbols (bell )" is established and 10 medals are paid out.

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT4状態)において、「F_6択ベル_213A」及び「F_6択ベル_213B」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順3」であれば、停止操作のタイミングにかかわらず、「10枚(ベル)」が成立し、10枚のメダルが払い出される。一方、停止操作順序が「打順3」以外であれば、停止操作のタイミングが適切なタイミングであれば、当籤している「1枚」が成立し、1枚のメダルが払い出されるが、停止操作のタイミングが適切なタイミングでなければ、対応付けられた「RT1移行図柄」のいずれかが成立する。この場合、RT状態がRT0状態、及びRT2~RT4状態であれば、RT1状態に移行する。なお、停止操作のタイミングが適切なタイミングであるか否かは、停止操作順序が「打順4」の場合(すなわち、第1停止操作の停止操作順序が適切である場合)、第3停止操作時の全ての停止操作のタイミングのうちの1/2のタイミングが適切なタイミングとなり(「1枚(1/2)」)、停止操作順序が「打順3」及び「打順4」以外の場合(すなわち、第1停止操作の停止操作順序が適切でない場合)、第2停止操作時の全ての停止操作のタイミングのうちの1/4、及び第3停止操作時の全ての停止操作のタイミングのうちの1/2(すなわち、全体として、1/4×1/2=1/8)のタイミングが適切なタイミングとなる(「1枚(1/8)」)。なお、RT5状態では、優先的に停止制御される図柄の組合せが変動し、停止操作順序が「打順3」及び「打順4」以外の場合、停止操作のタイミングにかかわらず、「10枚(ベル)」が成立し、10枚のメダルが払い出される。 In addition, in gaming states other than the MB gaming state (more specifically, RT0 to RT4 states), "F_6 selection bell_213A" and "F_6 selection bell_213B" are push order combinations and are determined as internal winning combinations. In this case, if the stop operation order is "batting order 3", "10 medals (bell)" is established regardless of the timing of the stop operation, and 10 medals are paid out. On the other hand, if the stop operation order is other than "batting order 3", if the timing of the stop operation is appropriate, the winning "1 medal" will be established and one medal will be paid out, but the stop operation If the timing is not an appropriate timing, one of the associated "RT1 transition symbols" is established. In this case, if the RT state is the RT0 state or the RT2 to RT4 state, the state shifts to the RT1 state. Note that whether or not the timing of the stop operation is appropriate is determined by whether the stop operation order is "batting order 4" (that is, when the stop operation order of the first stop operation is appropriate) or the third stop operation. The appropriate timing is 1/2 of all stop operation timings ("1 card (1/2)"), and when the stop operation order is other than "batting order 3" and "batting order 4" (i.e. , if the stop operation order of the first stop operation is not appropriate), 1/4 of the timings of all stop operations during the second stop operation, and 1/4 of the timings of all stop operations during the third stop operation The appropriate timing is 1/2 (that is, overall, 1/4×1/2=1/8) (“1 sheet (1/8)”). In addition, in the RT5 state, the combination of symbols that are preferentially controlled to stop changes, and if the stop operation order is other than "batting order 3" and "batting order 4", "10 symbols (bell )" is established and 10 medals are paid out.

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT4状態)において、「F_6択ベル_231A」及び「F_6択ベル_231B」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順4」であれば、停止操作のタイミングにかかわらず、「10枚(ベル)」が成立し、10枚のメダルが払い出される。一方、停止操作順序が「打順4」以外であれば、停止操作のタイミングが適切なタイミングであれば、当籤している「1枚」が成立し、1枚のメダルが払い出されるが、停止操作のタイミングが適切なタイミングでなければ、対応付けられた「RT1移行図柄」のいずれかが成立する。この場合、RT状態がRT0状態、及びRT2~RT4状態であれば、RT1状態に移行する。なお、停止操作のタイミングが適切なタイミングであるか否かは、停止操作順序が「打順3」の場合(すなわち、第1停止操作の停止操作順序が適切である場合)、第3停止操作時の全ての停止操作のタイミングのうちの1/2のタイミングが適切なタイミングとなり(「1枚(1/2)」)、停止操作順序が「打順4」及び「打順3」以外の場合(すなわち、第1停止操作の停止操作順序が適切でない場合)、第2停止操作時の全ての停止操作のタイミングのうちの1/4、及び第3停止操作時の全ての停止操作のタイミングのうちの1/2(すなわち、全体として、1/4×1/2=1/8)のタイミングが適切なタイミングとなる(「1枚(1/8)」)。なお、RT5状態では、優先的に停止制御される図柄の組合せが変動し、停止操作順序が「打順4」及び「打順3」以外の場合、停止操作のタイミングにかかわらず、「10枚(ベル)」が成立し、10枚のメダルが払い出される。 In addition, in gaming states other than the MB gaming state (more specifically, RT0 to RT4 states), "F_6 selection bell_231A" and "F_6 selection bell_231B" are push order combinations and are determined as internal winning combinations. In this case, if the stop operation order is "batting order 4", "10 medals (bell)" is established regardless of the timing of the stop operation, and 10 medals are paid out. On the other hand, if the stop operation order is other than "batting order 4", if the timing of the stop operation is appropriate, the winning "1 medal" is established and one medal is paid out, but the stop operation If the timing is not an appropriate timing, one of the associated "RT1 transition symbols" is established. In this case, if the RT state is the RT0 state or the RT2 to RT4 state, the state shifts to the RT1 state. Note that whether or not the timing of the stop operation is appropriate is determined by the timing of the third stop operation when the stop operation order is "batting order 3" (that is, when the stop operation order of the first stop operation is appropriate). The appropriate timing is 1/2 of all stop operation timings ("1 card (1/2)"), and when the stop operation order is other than "batting order 4" and "batting order 3" (i.e. , if the stop operation order of the first stop operation is not appropriate), 1/4 of the timings of all stop operations during the second stop operation, and 1/4 of the timings of all stop operations during the third stop operation The appropriate timing is 1/2 (that is, overall, 1/4×1/2=1/8) (“1 sheet (1/8)”). In addition, in the RT5 state, the combination of symbols that are preferentially controlled to stop changes, and if the stop operation order is other than "batting order 4" and "batting order 3", regardless of the timing of the stop operation, "10 symbols (bell )" is established and 10 medals are paid out.

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT4状態)において、「F_6択ベル_312A」及び「F_6択ベル_312B」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順5」であれば、停止操作のタイミングにかかわらず、「10枚(ベル)」が成立し、10枚のメダルが払い出される。一方、停止操作順序が「打順5」以外であれば、停止操作のタイミングが適切なタイミングであれば、当籤している「1枚」が成立し、1枚のメダルが払い出されるが、停止操作のタイミングが適切なタイミングでなければ、対応付けられた「RT1移行図柄」のいずれかが成立する。この場合、RT状態がRT0状態、及びRT2~RT4状態であれば、RT1状態に移行する。なお、停止操作のタイミングが適切なタイミングであるか否かは、停止操作順序が「打順6」の場合(すなわち、第1停止操作の停止操作順序が適切である場合)、第3停止操作時の全ての停止操作のタイミングのうちの1/2のタイミングが適切なタイミングとなり(「1枚(1/2)」)、停止操作順序が「打順5」及び「打順6」以外の場合(すなわち、第1停止操作の停止操作順序が適切でない場合)、第2停止操作時の全ての停止操作のタイミングのうちの1/4、及び第3停止操作時の全ての停止操作のタイミングのうちの1/2(すなわち、全体として、1/4×1/2=1/8)のタイミングが適切なタイミングとなる(「1枚(1/8)」)。なお、RT5状態では、優先的に停止制御される図柄の組合せが変動し、停止操作順序が「打順5」及び「打順6」以外の場合、停止操作のタイミングにかかわらず、「10枚(ベル)」が成立し、10枚のメダルが払い出される。 In addition, in gaming states other than the MB gaming state (more specifically, RT0 to RT4 states), "F_6 selection bell_312A" and "F_6 selection bell_312B" are push order combinations and are determined as internal winning combinations. In this case, if the stop operation order is "batting order 5", "10 medals (bell)" is established regardless of the timing of the stop operation, and 10 medals are paid out. On the other hand, if the stop operation order is other than "batting order 5", if the timing of the stop operation is appropriate, the winning "1 medal" is established and one medal is paid out, but the stop operation If the timing is not an appropriate timing, one of the associated "RT1 transition symbols" is established. In this case, if the RT state is the RT0 state or the RT2 to RT4 state, the state shifts to the RT1 state. Note that whether or not the timing of the stop operation is appropriate is determined by determining whether the timing of the stop operation is appropriate when the stop operation order is "batting order 6" (that is, when the stop operation order of the first stop operation is appropriate), or at the third stop operation. The appropriate timing is 1/2 of all stop operation timings ("1 card (1/2)"), and when the stop operation order is other than "batting order 5" and "batting order 6" (i.e. , if the stop operation order of the first stop operation is not appropriate), 1/4 of the timings of all stop operations during the second stop operation, and 1/4 of the timings of all stop operations during the third stop operation The appropriate timing is 1/2 (that is, overall, 1/4×1/2=1/8) (“1 sheet (1/8)”). In addition, in the RT5 state, the combination of symbols that are preferentially controlled to stop changes, and if the stop operation order is other than "batting order 5" and "batting order 6", "10 symbols (bell )" is established and 10 medals are paid out.

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT4状態)において、「F_6択ベル_321A」及び「F_6択ベル_321B」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順6」であれば、停止操作のタイミングにかかわらず、「10枚(ベル)」が成立し、10枚のメダルが払い出される。一方、停止操作順序が「打順6」以外であれば、停止操作のタイミングが適切なタイミングであれば、当籤している「1枚」が成立し、1枚のメダルが払い出されるが、停止操作のタイミングが適切なタイミングでなければ、対応付けられた「RT1移行図柄」のいずれかが成立する。この場合、RT状態がRT0状態、及びRT2~RT4状態であれば、RT1状態に移行する。なお、停止操作のタイミングが適切なタイミングであるか否かは、停止操作順序が「打順5」の場合(すなわち、第1停止操作の停止操作順序が適切である場合)、第3停止操作時の全ての停止操作のタイミングのうちの1/2のタイミングが適切なタイミングとなり(「1枚(1/2)」)、停止操作順序が「打順6」及び「打順5」以外の場合(すなわち、第1停止操作の停止操作順序が適切でない場合)、第2停止操作時の全ての停止操作のタイミングのうちの1/4、及び第3停止操作時の全ての停止操作のタイミングのうちの1/2(すなわち、全体として、1/4×1/2=1/8)のタイミングが適切なタイミングとなる(「1枚(1/8)」)。なお、RT5状態では、優先的に停止制御される図柄の組合せが変動し、停止操作順序が「打順6」及び「打順5」以外の場合、停止操作のタイミングにかかわらず、「10枚(ベル)」が成立し、10枚のメダルが払い出される。 In addition, in gaming states other than the MB gaming state (more specifically, RT0 to RT4 states), "F_6 selection bell_321A" and "F_6 selection bell_321B" are push order combinations and are determined as internal winning combinations. In this case, if the stop operation order is "batting order 6", "10 medals (bell)" is established regardless of the timing of the stop operation, and 10 medals are paid out. On the other hand, if the stop operation order is other than "batting order 6", if the timing of the stop operation is appropriate, the winning "1 medal" will be established and one medal will be paid out, but the stop operation If the timing is not an appropriate timing, one of the associated "RT1 transition symbols" is established. In this case, if the RT state is the RT0 state or the RT2 to RT4 state, the state shifts to the RT1 state. Note that whether or not the timing of the stop operation is appropriate is determined by determining whether the timing of the stop operation is appropriate when the stop operation order is "batting order 5" (that is, when the stop operation order of the first stop operation is appropriate), or when the third stop operation is performed. The appropriate timing is 1/2 of all stop operation timings ("1 card (1/2)"), and when the stop operation order is other than "batting order 6" and "batting order 5" (i.e. , if the stop operation order of the first stop operation is not appropriate), 1/4 of the timings of all stop operations during the second stop operation, and 1/4 of the timings of all stop operations during the third stop operation The appropriate timing is 1/2 (that is, overall, 1/4×1/2=1/8) (“1 sheet (1/8)”). In addition, in the RT5 state, the combination of symbols that are preferentially controlled to stop changes, and if the stop operation order is other than "batting order 6" and "batting order 5", regardless of the timing of the stop operation, "10 symbols (bell )" is established and 10 medals are paid out.

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT5状態)において、「F_共通ベル」は、押し順役でなく、内部当籤役として決定された場合に、停止操作順序、及び停止操作のタイミングにかかわらず、「10枚(ベル)」が成立し、10枚のメダルが払い出される。 In addition, in gaming states other than the MB gaming state (more specifically, RT0 to RT5 states), if "F_common bell" is determined as an internal winning combination rather than a pressing order, the stop operation order and Regardless of the timing of the stop operation, "10 medals (bell)" is established and 10 medals are paid out.

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT5状態)において、「F_T_レアベル」は、押し順役でなく、内部当籤役として決定された場合に、停止操作順序、及び停止操作のタイミングにかかわらず、「10枚(ベル:上段)」が成立し、10枚のメダルが払い出される。 In addition, in gaming states other than the MB gaming state (more specifically, RT0 to RT5 states), if "F_T_Rare Bell" is determined as an internal winning combination rather than a pressing order, the stop operation order and the stop Regardless of the timing of the operation, "10 medals (bell: upper row)" is established and 10 medals are paid out.

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT5状態)において、「F_B_レアベル」は、押し順役でなく、内部当籤役として決定された場合に、停止操作順序、及び停止操作のタイミングにかかわらず、「10枚(ベル:下段)」が成立し、10枚のメダルが払い出される。 In addition, in gaming states other than the MB gaming state (more specifically, RT0 to RT5 states), if "F_B_Rare Bell" is determined as an internal winning combination rather than a pressing order, the stop operation order and the stop Regardless of the timing of the operation, "10 medals (bell: lower row)" is established and 10 medals are paid out.

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT5状態)において、「F_C_レアベル」は、押し順役でなく、内部当籤役として決定された場合に、停止操作順序、及び停止操作のタイミングにかかわらず、「10枚(ベル:中段)」が成立し、10枚のメダルが払い出される。 In addition, in gaming states other than the MB gaming state (more specifically, RT0 to RT5 states), if "F_C_Rare Bell" is determined as an internal winning combination rather than a pressing order, the stop operation order and the stop Regardless of the timing of the operation, "10 medals (bell: middle row)" is established and 10 medals are paid out.

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT5状態)において、「F_1枚役A」及び「F_1枚役B」は、押し順役でなく、内部当籤役として決定された場合に、停止操作のタイミングが適切なタイミングであれば、当籤している「1枚」が成立し、1枚のメダルが払い出されるが、停止操作のタイミングが適切なタイミングでなければ、「取りこぼし」が発生し、メダルの払い出しは行われない。ただし、この場合、現在のRT状態は維持される。 In addition, in gaming states other than the MB gaming state (more specifically, RT0 to RT5 states), "F_1-card combination A" and "F_1-card combination B" are determined as internal winning combinations, not push order combinations. In this case, if the timing of the stop operation is appropriate, the winning “1 medal” will be established and one medal will be paid out, but if the timing of the stop operation is not appropriate, the “missed medal” will be awarded. ” will occur and medals will not be paid out. However, in this case, the current RT state is maintained.

また、RB遊技状態において、「F_RB役」は、押し順役でなく、内部当籤役として決定された場合に、停止操作順序、及び停止操作のタイミングにかかわらず、「10枚(ベル)」が成立し、10枚のメダルが払い出される。 In addition, in the RB gaming state, if the "F_RB combination" is determined as an internal winning combination rather than a push order combination, "10 pieces (bell)" will be awarded regardless of the stop operation order and timing of the stop operation. It is established and 10 medals are paid out.

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT4状態)において、「F_MB_L」は、押し順役でなく、内部当籤役として決定された場合に、停止操作順序、及び停止操作のタイミングにかかわらず、「MB1」が成立し、遊技状態がMB遊技状態(MB1遊技状態)に移行する。 In addition, in gaming states other than the MB gaming state (more specifically, RT0 to RT4 states), when "F_MB_L" is determined as an internal winning combination rather than a pressing combination, the stop operation order and the stop operation Regardless of the timing, "MB1" is established and the gaming state shifts to the MB gaming state (MB1 gaming state).

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT4状態)において、「F_MB_S」は、押し順役でなく、内部当籤役として決定された場合に、停止操作順序、及び停止操作のタイミングにかかわらず、「MB2」が成立し、遊技状態がMB遊技状態(MB2遊技状態)に移行する。 In addition, in gaming states other than the MB gaming state (more specifically, RT0 to RT4 states), when "F_MB_S" is determined as an internal winning combination rather than a pressing combination, the stop operation order and the stop operation Regardless of the timing, "MB2" is established and the gaming state shifts to the MB gaming state (MB2 gaming state).

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT4状態。もっとも、上述したようにMB遊技状態を含んでもよい)において、「F_RB」は、押し順役でなく、内部当籤役として決定された場合に、「F_RB」が持越役となってその当籤状態が持ち越されるとともに、RT状態がRT5状態に移行し、停止操作のタイミングが適切なタイミングであれば、「RB」が成立し、遊技状態がRB遊技状態に移行する。一方、停止操作のタイミングが適切なタイミングでなければ、その単位遊技では「取りこぼし」が発生する。なお、「F_RB」が持ち越されている状態でリプレイ役又は小役が内部当籤役として決定された場合(下記の「F_RB+F_通常リプ」が内部当籤役として決定された場合も同様)には、ボーナス役である「F_RB」よりもリプレイ役及び小役のほうが優先的に停止制御されるため、停止操作のタイミングが適切なタイミングであっても、「RB」を成立させることができるのは、他の役が重複して当籤していない遊技に限られる。 In addition, in gaming states other than the MB gaming state (more specifically, RT0 to RT4 states; however, the MB gaming state may be included as described above), "F_RB" is not a push order winning combination, but an internal winning combination. If it is determined that "F_RB" is a carryover combination and its winning state is carried over, the RT state shifts to RT5 state, and if the timing of the stop operation is appropriate, "RB" will be established. Then, the gaming state shifts to the RB gaming state. On the other hand, if the timing of the stop operation is not appropriate, "missing" will occur in that unit game. In addition, if the replay role or small role is determined as an internal winning role while "F_RB" is carried over (the same applies when the following "F_RB + F_Normal Rep" is determined as an internal winning role), the bonus will be awarded. Since the replay role and minor role are controlled to be stopped more preferentially than the role "F_RB", even if the timing of the stop operation is appropriate, "RB" can only be achieved by another player. This is limited to games in which there are no duplicate winning hands.

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT4状態。もっとも、上述したようにMB遊技状態を含んでもよい)において、「F_RB+F_通常リプ」は、押し順役でなく、内部当籤役として決定された場合に、「F_RB」が持越役となってその当籤状態が持ち越されるとともに、RT状態がRT5状態に移行し、その単位遊技では、停止操作順序、及び停止操作のタイミングにかかわらず、当籤している「通常リプ」のうちいずれかが成立する。 In addition, in gaming states other than the MB gaming state (more specifically, RT0 to RT4 states; however, the MB gaming state may be included as described above), "F_RB+F_Normal reply" is not a push order, but an internal When it is determined as a winning combination, "F_RB" becomes a carryover combination and its winning state is carried over, and the RT state shifts to the RT5 state, and in that unit game, the stop operation order and the stop operation timing are changed. Regardless, one of the winning "normal replies" will be successful.

なお、本実施形態では、リプレイ役又は小役とボーナス役とが重複して内部当籤役として決定される場合(ボーナス役が持ち越されている場合を含む)、ボーナス役よりもリプレイ役又は小役を優先的に成立させる停止制御が行われるが、リプレイ役又は小役よりもボーナス役を優先的に成立させる停止制御が行われるようにしてもよい。 In addition, in this embodiment, if the replay role or minor role and the bonus role overlap and are determined as an internal winning role (including the case where the bonus role is carried over), the replay role or the minor role is selected over the bonus role. The stop control is performed to preferentially establish the bonus combination, but the stop control may be performed to preferentially establish the bonus combination over the replay combination or the small combination.

図24に示すように、MB遊技状態において、「F_RT2移行_123」、「F_RT2移行_132」、「F_RT2移行_213」、「F_RT2移行_231」、「F_RT2移行_312」、「F_RT3移行_132」、「F_RT3移行_213」、「F_RT3移行_231」、「F_RT3移行_312」、及び「F_RT3移行_321」は、押し順役でなく、内部当籤役として決定された場合に、停止操作順序、及び停止操作のタイミングにかかわらず、「10枚(通常)」が成立し、10枚のメダルが払い出される。リプレイ役に当籤していない場合(図24中、「下記以外」)も同様である。 As shown in FIG. 24, in the MB gaming state, “F_RT2 transition_123”, “F_RT2 transition_132”, “F_RT2 transition_213”, “F_RT2 transition_231”, “F_RT2 transition_312”, “F_RT3 transition_132”, “F_RT3 ``Transition_213'', ``F_RT3 Transition_231'', ``F_RT3 Transition_312'', and ``F_RT3 Transition_321'' are determined based on the stop operation order and the stop operation timing when they are determined as an internal winning combination rather than a push order combination. Regardless, "10 medals (normal)" is established and 10 medals are paid out. The same applies when the replay combination is not won (“Other than the following” in FIG. 24).

また、MB遊技状態において、「F_7リプ_ALL」、「F_CD_チャンスリプ」、「F_C_チャンスリプ」、「F_通常リプ」、「F_ARTリプ」、「F_RT2移行_321」、「F_RT3移行_123」、「F_確7リプB_2nd」、「F_確7リプB_3rd」、「F_7リプ_123」~「F_7リプ_321」、及び「F_チャンスリプ_123」~「F_チャンスリプ_321」は、押し順役でなく、内部当籤役として決定された場合に、停止操作順序、及び停止操作のタイミングにかかわらず、「10枚(レア:上下段ベル相当)」が成立し、10枚のメダルが払い出される。 Also, in the MB gaming state, "F_7 Reply_ALL", "F_CD_Chance Reply", "F_C_Chance Reply", "F_Normal Reply", "F_ART Reply", "F_RT2 Transition_321", "F_RT3 Transition_123", "F_ ``Kaku 7 Rep B_2nd'', ``F_Kaku 7 Rep B_3rd'', ``F_7 Rep_123'' to ``F_7 Rep_321'', and ``F_Chance Rep_123'' to ``F_Chance Rep_321'' are not based on push order, but internal winnings. When the combination is determined, "10 medals (rare: equivalent to upper and lower bells)" is established and 10 medals are paid out, regardless of the order of stop operations and the timing of the stop operations.

また、MB遊技状態において、「F_CU_ベルリプ」及び「F_確7リプB_1st」は、押し順役でなく、内部当籤役として決定された場合に、停止操作順序、及び停止操作のタイミングにかかわらず、「10枚(レア:中段ベル相当)」が成立し、10枚のメダルが払い出される。 In addition, in the MB gaming state, if "F_CU_BellRip" and "F_Kaku7RipB_1st" are determined as an internal winning combination rather than a push order combination, regardless of the stop operation order and the stop operation timing, "10 medals (rare: equivalent to middle bell)" is established, and 10 medals are paid out.

また、MB遊技状態において、「F_RT4移行_123」は、押し順役であり、停止操作順序が「打順1」であれば、停止操作のタイミングにかかわらず、「9枚」が成立し、9枚のメダルが払い出される。一方、停止操作順序が「打順1」以外であれば、停止操作のタイミングにかかわらず、「10枚(通常)」が成立し、10枚のメダルが払い出される。 In addition, in the MB gaming state, "F_RT4 transition_123" is a pressing order combination, and if the stop operation order is "batting order 1", "9 pieces" is established regardless of the timing of the stop operation, and 9 pieces medals will be paid out. On the other hand, if the stop operation order is other than "batting order 1", "10 medals (normal)" is established regardless of the timing of the stop operation, and 10 medals are paid out.

また、MB遊技状態において、「F_RT4移行_132」は、押し順役であり、停止操作順序が「打順2」であれば、停止操作のタイミングにかかわらず、「9枚」が成立し、9枚のメダルが払い出される。一方、停止操作順序が「打順2」以外であれば、停止操作のタイミングにかかわらず、「10枚(通常)」が成立し、10枚のメダルが払い出される。 In addition, in the MB gaming state, "F_RT4 transition_132" is a pressing order combination, and if the stop operation order is "batting order 2", "9 pieces" is established regardless of the timing of the stop operation, and 9 pieces medals will be paid out. On the other hand, if the stop operation order is other than "batting order 2", "10 medals (normal)" is established regardless of the timing of the stop operation, and 10 medals are paid out.

また、MB遊技状態において、「F_RT4移行_213」は、押し順役であり、停止操作順序が「打順3」であれば、停止操作のタイミングにかかわらず、「9枚」が成立し、9枚のメダルが払い出される。一方、停止操作順序が「打順3」以外であれば、停止操作のタイミングにかかわらず、「10枚(通常)」が成立し、10枚のメダルが払い出される。 In addition, in the MB gaming state, "F_RT4 transition_213" is a push order combination, and if the stop operation order is "batting order 3", "9 pieces" is established regardless of the timing of the stop operation, and 9 pieces medals will be paid out. On the other hand, if the stop operation order is other than "batting order 3", "10 medals (normal)" is established regardless of the timing of the stop operation, and 10 medals are paid out.

また、MB遊技状態において、「F_RT4移行_231」は、押し順役であり、停止操作順序が「打順4」であれば、停止操作のタイミングにかかわらず、「9枚」が成立し、9枚のメダルが払い出される。一方、停止操作順序が「打順4」以外であれば、停止操作のタイミングにかかわらず、「10枚(通常)」が成立し、10枚のメダルが払い出される。 In addition, in the MB gaming state, "F_RT4 transition_231" is a pressing order combination, and if the stop operation order is "batting order 4", "9 pieces" is established regardless of the timing of the stop operation, and 9 pieces medals will be paid out. On the other hand, if the stop operation order is other than "batting order 4", "10 medals (normal)" is established regardless of the timing of the stop operation, and 10 medals are paid out.

また、MB遊技状態において、「F_RT4移行_312」は、押し順役であり、停止操作順序が「打順5」であれば、停止操作のタイミングにかかわらず、「9枚」が成立し、9枚のメダルが払い出される。一方、停止操作順序が「打順5」以外であれば、停止操作のタイミングにかかわらず、「10枚(通常)」が成立し、10枚のメダルが払い出される。 In addition, in the MB gaming state, "F_RT4 transition_312" is a push order combination, and if the stop operation order is "batting order 5", "9 pieces" is established regardless of the timing of the stop operation, and 9 pieces medals will be paid out. On the other hand, if the stop operation order is other than "batting order 5", "10 medals (normal)" is established regardless of the timing of the stop operation, and 10 medals are paid out.

また、MB遊技状態において、「F_RT4移行_321」は、押し順役であり、停止操作順序が「打順6」であれば、停止操作のタイミングにかかわらず、「9枚」が成立し、9枚のメダルが払い出される。一方、停止操作順序が「打順6」以外であれば、停止操作のタイミングにかかわらず、「10枚(通常)」が成立し、10枚のメダルが払い出される。 In addition, in the MB gaming state, "F_RT4 transition_321" is a push order combination, and if the stop operation order is "batting order 6", "9 pieces" is established regardless of the timing of the stop operation, and 9 pieces medals will be paid out. On the other hand, if the stop operation order is other than "batting order 6", "10 medals (normal)" is established regardless of the timing of the stop operation, and 10 medals are paid out.

また、MB遊技状態において、「F_7リプA_1st」、「F_7リプB_1st」、及び「F_確7リプA_1st」は、押し順役であり、停止操作順序が「打順1」及び「打順2」(すなわち、左リール3Lを第1停止)であれば、停止操作のタイミングにかかわらず、「9枚」が成立し、9枚のメダルが払い出される。一方、停止操作順序が「打順1」及び「打順2」以外であれば、停止操作のタイミングにかかわらず、「10枚(通常)」が成立し、10枚のメダルが払い出される。 In addition, in the MB gaming state, "F_7 Reply A_1st", "F_7 Reply B_1st", and "F_7 Reply A_1st" are push order combinations, and the stop operation order is "batting order 1" and "batting order 2" (i.e. , the left reel 3L is first stopped), "9 medals" is established regardless of the timing of the stop operation, and 9 medals are paid out. On the other hand, if the stop operation order is other than "batting order 1" and "batting order 2", "10 medals (normal)" is established regardless of the timing of the stop operation, and 10 medals are paid out.

また、MB遊技状態において、「F_7リプA_2nd」、「F_7リプB_2nd」、及び「F_確7リプA_2nd」は、押し順役であり、停止操作順序が「打順3」及び「打順4」(すなわち、中リール3Cを第1停止)であれば、停止操作のタイミングにかかわらず、「9枚」が成立し、9枚のメダルが払い出される。一方、停止操作順序が「打順3」及び「打順4」以外であれば、停止操作のタイミングにかかわらず、「10枚(通常)」が成立し、10枚のメダルが払い出される。 In addition, in the MB gaming state, "F_7 Reply A_2nd", "F_7 Reply B_2nd", and "F_7 Reply A_2nd" are push order combinations, and the stop operation order is "batting order 3" and "batting order 4" (i.e. , the middle reel 3C is first stopped), "9 medals" is established regardless of the timing of the stop operation, and 9 medals are paid out. On the other hand, if the stop operation order is other than "batting order 3" and "batting order 4", "10 medals (normal)" is established regardless of the timing of the stop operation, and 10 medals are paid out.

また、MB遊技状態において、「F_7リプA_3rd」、「F_7リプB_3rd」、及び「F_確7リプA_3rd」は、押し順役であり、停止操作順序が「打順5」及び「打順6」(すなわち、右リール3Rを第1停止)であれば、停止操作のタイミングにかかわらず、「9枚」が成立し、9枚のメダルが払い出される。一方、停止操作順序が「打順5」及び「打順6」以外であれば、停止操作のタイミングにかかわらず、「10枚(通常)」が成立し、10枚のメダルが払い出される。 In addition, in the MB gaming state, "F_7 reply A_3rd", "F_7 reply B_3rd", and "F_certain 7 reply A_3rd" are push order combinations, and the stop operation order is "batting order 5" and "batting order 6" (i.e. , the right reel 3R is first stopped), "9 medals" is established regardless of the timing of the stop operation, and 9 medals are paid out. On the other hand, if the stop operation order is other than "batting order 5" and "batting order 6", "10 medals (normal)" is established regardless of the timing of the stop operation, and 10 medals are paid out.

ここで、MB遊技状態においては、常に、10枚のメダルが払い出される押し順が遊技者にとって有利であるとも考えられるが、本実施形態では、MB遊技状態が、MB1遊技状態においては「149」枚を超えるメダルの払出、MB2遊技状態においては「9枚」を超えるメダルの払出により終了するように構成されているため、MB1遊技状態においては終了までのいずれか1回の遊技で、MB2遊技状態においては1回目の遊技で、9枚のメダルが払い出された場合には、MB遊技状態における遊技を1回多く行うことができ、さらに10枚のメダルの払い出しをうけることができるようになる。 Here, in the MB gaming state, it is considered that the pressing order in which 10 medals are always paid out is advantageous for the player, but in this embodiment, the MB gaming state is "149" in the MB1 gaming state. In the MB2 gaming state, the system is configured to end when more than 9 medals are paid out, so in the MB1 gaming state, the MB2 gaming If 9 medals are paid out in the first game in the state, you can play the game one more time in the MB gaming state and receive an additional 10 medals. Become.

したがって、MB1遊技状態においては終了までのいずれか1回の遊技で、MB2遊技状態においては1回目の遊技で、上述した押し順役が内部当籤役として決定された場合には、9枚のメダルが払い出されることとなる押し順が遊技者にとって有利な停止操作の情報となり、MB1遊技状態においてはその他の遊技で、MB2遊技状態においては2回目の遊技で、上述した押し順役が内部当籤役として決定された場合には、10枚のメダルが払い出されることとなる押し順が遊技者にとって有利な停止操作の情報となる。 Therefore, in any one game until the end in the MB1 gaming state, and in the first game in the MB2 gaming state, if the above-mentioned push order combination is determined as an internal winning combination, 9 medals will be awarded. The pressing order that results in the payout becomes information on the stop operation that is advantageous for the player, and in other games in the MB1 gaming state and in the second game in the MB2 gaming state, the above-mentioned pushing order combination is the internal winning combination. If it is determined that 10 medals are paid out, the pressing order that results in the payout of 10 medals becomes information on the stop operation that is advantageous to the player.

なお、本実施形態では、MB遊技状態において、9枚のメダルが払い出される場合、及び10枚のメダルが払い出される場合のいずれ場合にも、停止操作のタイミングが適切なタイミングであるか否かは要求されないように構成しているが、遊技の技術介入性を高めてより遊技の健全さを担保し得るように、停止操作のタイミングが適切なタイミングである場合には、9枚、あるいは10枚のメダルが払い出されるが、停止操作のタイミングが適切なタイミングでない場合には、9枚、あるいは10枚のメダルが払い出されないように構成することもできる。 In addition, in this embodiment, in the MB gaming state, whether the timing of the stop operation is appropriate or not is determined in both cases when 9 medals are paid out and when 10 medals are paid out. Although it is configured so that it is not required, if the timing of the stop operation is appropriate, in order to increase the technical intervention of the game and ensure the soundness of the game, 9 or 10 coins are required. medals are paid out, but if the timing of the stop operation is not appropriate, it may be configured so that nine or ten medals are not paid out.

また、本実施形態では、MB遊技状態において、リプレイ役と小役とが重複して内部当籤役として決定される場合、リプレイ役よりも小役を優先的に成立させる停止制御が行われるように構成しているが、小役よりもリプレイ役を優先的に成立させる停止制御が行われるように構成することもできる。 Furthermore, in this embodiment, in the MB gaming state, when a replay role and a minor role overlap and are determined as an internal winning combination, a stop control is performed to prioritize the minor role over the replay role. Although configured, it is also possible to configure so that stop control is performed to establish a replay winning combination preferentially over a small winning combination.

以上、図22~図24を参照して説明したように、押し順役には、遊技者にとって有利となる押し順が一義的に規定されている。本実施形態では、後述のRUSH準備状態、RUSH状態、ART状態、バトル状態、及び引き戻し状態において、原則として、遊技者にとって有利となる押し順を示す停止操作の情報が報知される。すなわち、ボーナス当籤状態であるRT5状態、及びボーナス状態であるRB遊技状態以外の遊技状態においては、RT状態がより有利なRT状態に移行し、あるいは、その有利なRT状態が維持されるように、また、遊技者がより多くのメダルの払い出しをうけることができるように、停止操作の情報として、停止操作順序などが報知される。 As described above with reference to FIGS. 22 to 24, the pressing order that is advantageous for the player is uniquely defined in the pressing order. In the present embodiment, in the RUSH preparation state, RUSH state, ART state, battle state, and pullback state, which will be described later, information on a stop operation indicating a pressing order that is advantageous to the player is, in principle, reported. That is, in gaming states other than the RT5 state, which is the bonus winning state, and the RB gaming state, which is the bonus state, the RT state shifts to a more advantageous RT state, or the more advantageous RT state is maintained. Furthermore, the stopping operation order and the like are notified as stopping operation information so that the player can receive a payout of more medals.

なお、本実施形態では、遊技者にとって有利となる停止操作の情報は、主制御基板71により制御される指示モニタ、及び副制御基板72により制御される他の手段(例えば、表示装置11)によって報知される。 In this embodiment, information on the stop operation that is advantageous to the player is provided by an instruction monitor controlled by the main control board 71 and other means (for example, the display device 11) controlled by the sub-control board 72. be notified.

例えば、「打順1」及び「打順2」が、遊技者にとって有利となる押し順である場合には、指示モニタには数値「1」が表示され、表示装置11には押し順「1--」が表示され、「打順3」及び「打順4」が、遊技者にとって有利となる押し順である場合には、指示モニタには数値「2」が表示され、表示装置11には押し順「-1-」が表示され、「打順5」及び「打順6」が、遊技者にとって有利となる押し順である場合には、指示モニタには数値「3」が表示され、表示装置11には押し順「--1」が表示される。 For example, if "batting order 1" and "batting order 2" are press orders that are advantageous for the player, the instruction monitor displays the numerical value "1", and the display device 11 displays the press order "1--". ” is displayed, and if “batting order 3” and “batting order 4” are press orders that are advantageous to the player, the instruction monitor displays the numerical value “2” and the display device 11 displays the press order “ -1-" is displayed, and if "batting order 5" and "batting order 6" are press orders that are advantageous to the player, the instruction monitor displays the numerical value "3", and the display device 11 displays the number "3". The pressing order "--1" is displayed.

また、例えば、「打順1」が、遊技者にとって有利となる押し順である場合には、指示モニタには数値「4」が表示され、表示装置11には押し順「123」が表示され、「打順2」が、遊技者にとって有利となる押し順である場合には、指示モニタには数値「5」が表示され、表示装置11には押し順「132」が表示され、「打順3」が、遊技者にとって有利となる押し順である場合には、指示モニタには数値「6」が表示され、表示装置11には押し順「213」が表示され、「打順4」が、遊技者にとって有利となる押し順である場合には、指示モニタには数値「7」が表示され、表示装置11には押し順「312」が表示され、「打順5」が、遊技者にとって有利となる押し順である場合には、指示モニタには数値「8」が表示され、表示装置11には押し順「231」が表示され、「打順6」が、遊技者にとって有利となる押し順である場合には、指示モニタには数値「9」が表示され、表示装置11には押し順「321」が表示される。 Further, for example, if "batting order 1" is a pressing order that is advantageous to the player, the instruction monitor displays the numerical value "4", the display device 11 displays the pressing order "123", If "batting order 2" is a push order that is advantageous for the player, the instruction monitor displays the numerical value "5", the display device 11 displays the push order "132", and "batting order 3" is selected. However, if the pressing order is advantageous for the player, the numerical value “6” is displayed on the instruction monitor, the pressing order “213” is displayed on the display device 11, and “batting order 4” is changed to the player. If the pressing order is advantageous for the player, the numerical value "7" is displayed on the instruction monitor, the pressing order "312" is displayed on the display device 11, and "batting order 5" is advantageous for the player. If it is the pressing order, the numerical value "8" is displayed on the instruction monitor, the pressing order "231" is displayed on the display device 11, and "batting order 6" is the pressing order that is advantageous for the player. In this case, the numerical value “9” is displayed on the instruction monitor, and the pressing order “321” is displayed on the display device 11.

もちろん、遊技者にとって有利となる押し順が報知される態様は、上述したもの限られず、遊技者が有利となる押し順を認識できる態様であれば、どのような態様で報知してもよい。例えば、指示モニタ及び/又は表示装置11に替えて、あるいはこれとともに、サブ表示装置18、LED群85、あるいは、スピーカ群84などを用いて遊技者が有利となる押し順を報知することもできる。 Of course, the manner in which the press order that is advantageous to the player is notified is not limited to the above-mentioned method, and may be notified in any manner as long as the press order that is advantageous to the player can be recognized. For example, instead of or in addition to the instruction monitor and/or display device 11, the sub-display device 18, the LED group 85, the speaker group 84, etc. can be used to notify the player of the pressing order that is advantageous. .

なお、遊技者にとって不利益が生じない限り、遊技性や演出効果を高めることを目的として、遊技者にとって有利となる押し順以外の押し順が、指示モニタ及び/又は表示装置11よって報知されるようにすることもできる。 It should be noted that, as long as there is no disadvantage to the player, a push order other than the push order that is advantageous to the player is notified by the instruction monitor and/or display device 11 for the purpose of enhancing gameplay and performance effects. You can also do it like this.

ここで、本実施形態のパチスロ1におけるリールの停止制御(停止図柄位置の決定手法)について簡単に説明する。本実施形態では、ストップスイッチにより停止操作が検出された後、該当するリールの回転が190msec以内(MB遊技状態における特定のリール(例えば、右リール3R)については75msec以内)に停止するようにリールの停止制御が行われる。具体的には、停止操作が検出されたときの該当リールに応じた図柄カウンタの値に、滑り駒数「0」~「4」(MB遊技状態における特定のリールについては「0」又は「1」)のうちの何れかを加算し、得られた値に対応する図柄位置を、リールの回転が停止する図柄位置(以下、「停止予定位置」という)として決定する。なお、停止操作が検出されたときの該当リールに応じた図柄カウンタの値に対応する図柄位置は、リールの回転の停止が開始される図柄位置(以下、「停止開始位置」という)である。 Here, the reel stop control (method for determining the stop symbol position) in the pachi-slot machine 1 of this embodiment will be briefly explained. In this embodiment, after a stop operation is detected by the stop switch, the reels are set such that the rotation of the corresponding reel stops within 190 msec (within 75 msec for a specific reel (for example, right reel 3R) in the MB gaming state). Stop control is performed. Specifically, when the stop operation is detected, the value of the symbol counter corresponding to the relevant reel is set to the number of sliding pieces "0" to "4" ("0" or "1" for a specific reel in the MB gaming state). ''), and the symbol position corresponding to the obtained value is determined as the symbol position at which the rotation of the reels stops (hereinafter referred to as the "scheduled stop position"). Note that the symbol position corresponding to the value of the symbol counter corresponding to the relevant reel when the stop operation is detected is the symbol position at which the rotation of the reel starts to stop (hereinafter referred to as "stop start position").

すなわち、滑り駒数は、ストップスイッチにより停止操作が検出されてから該当するリールの回転が停止するまでのリールの回転量である。言い換えれば、ストップスイッチにより停止操作が検出されてから該当するリールの回転が停止するまでの期間において、リール表示窓4の該当するリールの中段領域を通過する図柄の数である。これは、ストップスイッチにより停止操作が検出されてから更新された図柄カウンタの値により把握される。 That is, the number of sliding pieces is the amount of rotation of the reel from when a stop operation is detected by the stop switch until the corresponding reel stops rotating. In other words, it is the number of symbols that pass through the middle region of the relevant reel in the reel display window 4 during the period from when the stop operation is detected by the stop switch until the rotation of the relevant reel stops. This is recognized by the value of the symbol counter updated after the stop operation is detected by the stop switch.

図示しない停止テーブルを参照すると、各リールの停止開始位置に応じて滑り駒数が取得される。なお、本実施形態では、停止テーブルに基づいて滑り駒数が取得されるが、これは仮のものであり、取得した滑り駒数が直ちにリールの停止予定位置が決定されるものではない。本実施形態では、停止テーブルに基づいて取得された滑り駒数(以下、「滑り駒数決定データ」という)より適切な滑り駒数が存在する場合には、図示しない引込優先順位テーブルを参照して滑り駒数を変更する。そして、滑り駒数決定データは、停止開始位置から最大滑り駒数である4個先(MB遊技状態における特定のリールについては1個先)の図柄位置までの各図柄について、優先順位の比較を行う際の検索順序を決定するために参照される。 Referring to a stop table (not shown), the number of sliding pieces is obtained according to the stop start position of each reel. In this embodiment, the number of sliding pieces is obtained based on the stop table, but this is provisional, and the obtained number of sliding pieces does not immediately determine the scheduled stop position of the reel. In this embodiment, if there is a more suitable number of sliding pieces than the number of sliding pieces obtained based on the stop table (hereinafter referred to as "sliding piece number determination data"), a pull-in priority order table (not shown) is referred to. to change the number of sliding pieces. The number of sliding pieces determination data is used to compare the priorities of each symbol from the stop start position to the maximum number of sliding pieces, which is 4 symbols ahead (1 symbol ahead for a specific reel in the MB gaming state). Referenced to determine the search order when performing a search.

<メインRAMに設けられている格納領域の構成>
次に、図25~図30を参照して、メインRAM103に設けられる各種格納領域の構成について説明する。
<Configuration of storage area provided in main RAM>
Next, the configurations of various storage areas provided in the main RAM 103 will be explained with reference to FIGS. 25 to 30.

[当り要求フラグ格納領域及び入賞作動フラグ格納領域]
まず、図25を参照して、当り要求フラグ格納領域(内部当籤役格納領域)及び入賞作動フラグ格納領域(表示役格納領域)の構成について説明する。なお、本実施形態では、当り要求フラグ格納領域(フラグデータ格納領域、当籤フラグデータ格納領域)と、入賞作動フラグ格納領域(入賞フラグデータ格納領域)とは、互いに同じ構成を有する。
[Win request flag storage area and winning activation flag storage area]
First, with reference to FIG. 25, the configurations of the winning request flag storage area (internal winning combination storage area) and the winning activation flag storage area (display combination storage area) will be described. In this embodiment, the winning request flag storage area (flag data storage area, winning flag data storage area) and the winning activation flag storage area (winning flag data storage area) have the same configuration.

本実施形態では、当り要求フラグ格納領域は、それぞれ1バイトのデータにより表される当り要求フラグ格納領域1~37で構成され、入賞作動フラグ格納領域は、それぞれ1バイトのデータにより表される入賞作動格納領域1~37で構成される。なお、当り要求フラグ格納領域及び入賞作動フラグ格納領域の各格納領域に格納されるデータは、図25中の「データ」欄の1バイトデータのみであるが、図25では、説明の便宜上、各格納領域のビットに対応付けられた、各リールの図柄組合せを示す「コンビネーション」(図中では、左リール3Lの図柄、中リール3Cの図柄及び右リール3Rの図柄の順で記載)、及びその内容(図17~図21参照)も併せて記載する。 In this embodiment, the winning request flag storage area is comprised of winning request flag storage areas 1 to 37, each represented by 1 byte of data, and the winning activation flag storage area is comprised of winning request flag storage areas 1 to 37, each represented by 1 byte of data. It is composed of working storage areas 1 to 37. Although the data stored in each storage area of the winning request flag storage area and the winning activation flag storage area is only 1 byte data in the "Data" column in FIG. 25, for convenience of explanation, each "Combination" indicating the combination of symbols on each reel associated with the bits in the storage area (in the figure, the symbols on the left reel 3L, the symbols on the middle reel 3C, and the symbols on the right reel 3R are listed in this order), and The contents (see Figures 17 to 21) are also described.

当り要求フラグ格納領域1~37のそれぞれにおいて、所定のビットに「1」が格納されているとき、その所定のビットに対応する内部当籤役が内部当籤したことを示す。また、入賞作動格納領域1~37のそれぞれにおいて、所定のビットに「1」が格納されているとき、その所定のビットに対応する表示役(入賞作動フラグ)が入賞作動(成立)したことを示す。すなわち、所定のビットに「1」が格納されているとき、その所定のビットに対応する図柄組合せが有効ライン上に表示されたことを示す。 In each of the win request flag storage areas 1 to 37, when "1" is stored in a predetermined bit, it indicates that the internal winning combination corresponding to the predetermined bit has been internally won. In addition, when "1" is stored in a predetermined bit in each of the winning operation storage areas 1 to 37, it indicates that the display combination (winning operation flag) corresponding to the predetermined bit has been activated (established). show. That is, when "1" is stored in a predetermined bit, it indicates that the symbol combination corresponding to the predetermined bit is displayed on the active line.

なお、当り要求フラグ格納領域及び入賞作動フラグ格納領域では、各格納領域内の一つのビット(フラグ)に対して、複数の図柄組合せ(コンビネーション)が割り当てられるものを含んでもよい。 The winning request flag storage area and the winning activation flag storage area may include a plurality of symbol combinations assigned to one bit (flag) in each storage area.

[持越役格納領域]
次に、図26を参照して、持越役格納領域の構成について説明する。本実施形態では、持越役格納領域は、1バイトのデータ格納領域で構成される。
[Carryover winnings storage area]
Next, with reference to FIG. 26, the configuration of the carryover combination storage area will be explained. In this embodiment, the carryover combination storage area is composed of a 1-byte data storage area.

内部抽籤の結果、内部当籤役「F_RB」が決定されたときには、その内部当籤役(ボーナス役)は、持越役として持越役格納領域に格納される。持越役格納領域に格納された持越役は、対応する図柄組合せが有効ライン上に表示されるまでクリアされずに保持される。また、持越役格納領域に持越役が格納されている間、内部抽籤によって決定された内部当籤役に加えて、持越役が当り要求フラグ格納領域に格納される。 When the internal winning combination "F_RB" is determined as a result of the internal lottery, the internal winning combination (bonus combination) is stored in the carryover combination storage area as a carryover combination. The carryover combination stored in the carryover combination storage area is held without being cleared until the corresponding symbol combination is displayed on the active line. Further, while the carryover combination is stored in the carryover combination storage area, the carryover combination is stored in the win request flag storage area in addition to the internal winning combination determined by the internal lottery.

[遊技状態フラグ格納領域]
次に、図27を参照して、遊技状態フラグ格納領域の構成について説明する。遊技状態フラグ格納領域は、1バイトのデータ格納領域で構成される。本実施形態では、図27に示すように、遊技状態フラグ格納領域の各ビットに対して固有のボーナスの種別又はRTの種別が割り当てられる。
[Game status flag storage area]
Next, with reference to FIG. 27, the configuration of the gaming status flag storage area will be described. The gaming state flag storage area is composed of a 1-byte data storage area. In this embodiment, as shown in FIG. 27, a unique bonus type or RT type is assigned to each bit of the gaming status flag storage area.

遊技状態フラグ格納領域において、所定のビットに「1」が格納されているとき、その所定のビットに該当するボーナスゲーム又はRTの作動が行われていることを示す。例えば、遊技状態フラグ格納領域のビット0に「1」が格納されているときには、レギュラーボーナス「RB」の作動が行われており、遊技状態がRB遊技状態であることを示す。また、例えば、遊技状態フラグ格納領域のビット6に「1」が格納されているときは、遊技状態がRT4状態であることを示す。 When "1" is stored in a predetermined bit in the game status flag storage area, it indicates that a bonus game or RT operation corresponding to the predetermined bit is being performed. For example, when "1" is stored in bit 0 of the gaming state flag storage area, it indicates that the regular bonus "RB" is being activated and the gaming state is the RB gaming state. Further, for example, when "1" is stored in bit 6 of the gaming state flag storage area, it indicates that the gaming state is the RT4 state.

[作動ストップボタン格納領域]
次に、図28を参照して、作動ストップボタン格納領域の構成について説明する。作動ストップボタン格納領域は、1バイトのデータ格納領域で構成され、1バイトからなる作動ストップボタンフラグを格納する。作動ストップボタンフラグにおいて、各ビットには、ストップボタンの操作状態が割り当てられる。
[Operation stop button storage area]
Next, the configuration of the operation stop button storage area will be described with reference to FIG. 28. The operation stop button storage area is composed of a 1-byte data storage area, and stores an operation stop button flag consisting of 1 byte. In the operation stop button flag, each bit is assigned the operation state of the stop button.

例えば、左ストップボタン17Lが今回押されたストップボタン、つまり、作動ストップボタンである場合には、作動ストップボタン格納領域のビット0に「1」が格納される。また、例えば、左ストップボタン17Lが未だに押されていないストップボタン、つまり、有効ストップボタンである場合には、ビット4に「1」が格納される。メインCPU101は、作動ストップボタン格納領域に格納されているデータに基づいて、今回押されたストップボタンと未だに押されていないストップボタンとを識別する。 For example, if the left stop button 17L is the currently pressed stop button, that is, the operation stop button, "1" is stored in bit 0 of the operation stop button storage area. Further, for example, if the left stop button 17L is a stop button that has not been pressed yet, that is, it is a valid stop button, "1" is stored in bit 4. The main CPU 101 identifies the stop button that has been pressed this time and the stop button that has not been pressed yet, based on the data stored in the operation stop button storage area.

[押下順序格納領域]
次に、図29を参照して、押下順序格納領域の構成について説明する。押下順序格納領域は、1バイトのデータ格納領域で構成され、1バイトからなる押下順序フラグを格納する。
[Press order storage area]
Next, the configuration of the press order storage area will be described with reference to FIG. 29. The press order storage area is composed of a 1-byte data storage area, and stores a press order flag consisting of 1 byte.

押下順序フラグにおいて、各ビットには、ストップボタンの押下順序の種別が割り当てられる。例えば、ストップボタンの押下順序が「左、中、右」である場合には、押下順序格納領域のビット0に「1」が格納される。 In the pressing order flag, each bit is assigned the type of pressing order of the stop button. For example, if the pressing order of the stop buttons is "left, middle, right", "1" is stored in bit 0 of the pressing order storage area.

[図柄コード格納領域]
次に、図30を参照して、図柄コード格納領域の構成について説明する。本実施形態では、図柄コード格納領域は、それぞれ1バイトのデータにより表される図柄コード格納領域1~37で構成される。なお、図柄コード格納領域は、当り要求フラグ格納領域及び入賞作動フラグ格納領域(図25参照)と同様の構成となる。
[Design code storage area]
Next, the configuration of the symbol code storage area will be explained with reference to FIG. 30. In this embodiment, the symbol code storage area is composed of symbol code storage areas 1 to 37 each represented by 1 byte of data. The symbol code storage area has the same configuration as the hit request flag storage area and the winning activation flag storage area (see FIG. 25).

図柄コード格納領域では、有効ライン上に停止可能な図柄組合せ(コンビネーション)に対応するビットに「1」が格納される。なお、全てのリールが停止後、図柄コード格納領域1~37には、表示役(入賞作動フラグ)に対応する図柄コードが格納される。 In the symbol code storage area, "1" is stored in the bit corresponding to the symbol combination that can be stopped on the active line. Note that after all the reels have stopped, symbol codes corresponding to the display combinations (winning activation flags) are stored in the symbol code storage areas 1 to 37.

[報知(ART)機能の作動の有無を考慮した全体の遊技の流れ]
本実施形態では、主制御回路90(メインCPU101)により、遊技者にとって有利な停止操作の情報を報知する機能(ART機能)の作動の有無が決定される。それゆえ、本実施形態では、主制御回路90(メインCPU101)が、ART機能の作動/非作動状態に関する各種制御状態を管理する。図13は、ART機能の作動/非作動状態に関する各種制御状態の遷移について説明する図であり、これを参照して、本実施形態におけるパチスロの全体の遊技の流れ(すなわち、遊技性)を説明する。
[Overall game flow considering whether or not the notification (ART) function is activated]
In this embodiment, the main control circuit 90 (main CPU 101) determines whether or not to operate a function (ART function) that notifies information on a stop operation that is advantageous to the player. Therefore, in this embodiment, the main control circuit 90 (main CPU 101) manages various control states regarding the activation/inactivation state of the ART function. FIG. 13 is a diagram illustrating transitions of various control states regarding the activated/deactivated state of the ART function, and with reference to this diagram, the overall flow of the game of pachislot (that is, gameplay) in this embodiment will be described. do.

本実施形態では、基本的な制御状態として、ART機能が作動している状態(すなわち、遊技者にとって有利な停止操作の情報が報知される制御状態)と、ART機能が作動していない状態(すなわち、遊技者にとって有利な停止操作の情報が報知されない制御状態であり、遊技者にとって不利な不利状態)と、に大別することができる。 In this embodiment, the basic control states include a state in which the ART function is operating (that is, a control state in which information on a stop operation that is advantageous to the player is notified) and a state in which the ART function is not operating ( In other words, it can be roughly divided into a control state in which information on a stop operation that is advantageous to the player is not reported, and a disadvantageous state that is disadvantageous to the player.

また、本実施形態では、ART機能が作動している状態として、RUSH準備状態(RT0~RT3)、RUSH状態(RT4)、ART状態(RT3)、バトル状態(RT3)、及び引き戻し状態(RT3)の制御状態が規定され、ART機能が作動していない状態として、通常状態(RT1)及び前兆状態(RT1)の制御状態が規定される。 In addition, in this embodiment, the states in which the ART function is activated include a RUSH preparation state (RT0 to RT3), a RUSH state (RT4), an ART state (RT3), a battle state (RT3), and a pullback state (RT3). A normal state (RT1) and a precursor state (RT1) are defined as states in which the ART function is not activated.

なお、本実施形態では、メインCPU101及びサブCPU201により行われ得る後述の各種制御は、原則として、単位遊技が開始されてから当該単位遊技が終了するまでの任意タイミングで行われる。例えば、内部当籤役を参照して各種の抽籤(決定)を行う場合には、開始操作が行われ、内部当籤役が決定されたときに各種制御が行われ、表示される図柄の組合せ(成立役)を参照して各種の抽籤(決定)を行う場合には、第1~第3停止操作が行われ、表示される図柄の組合せが確定したときに各種制御が行われる。もっとも、後述の各種制御が行われるタイミングはこれに限られるものではなく、例えば、単位遊技間をまたいだタイミングで行われるようにすることもできる。 In addition, in this embodiment, various controls to be described later that may be performed by the main CPU 101 and the sub CPU 201 are, in principle, performed at any timing from the start of the unit game until the end of the unit game. For example, when performing various types of lottery (determination) with reference to the internal winning combination, a start operation is performed, and when the internal winning combination is determined, various controls are performed to determine the combination of symbols displayed (achieved). When performing various lottery decisions (decisions) with reference to the winning combination, the first to third stop operations are performed, and various controls are performed when the combination of symbols to be displayed is determined. However, the timing at which various controls to be described later are performed is not limited to this, and may be performed at timings that straddle unit games, for example.

(通常状態)
設定値の変更(更新)が行われたとき、あるいは、その他の初期化条件が成立したとき、遊技状態が初期遊技状態(RT0)に移行し、その初期遊技状態(RT0)において、「RT1移行図柄」が成立してRT1状態に移行すると、この通常状態(RT1)が開始する。また、ART状態(RT3)又は引き戻し状態(RT3)が終了し、「RT1移行図柄」又は「RT1移行リプ」が成立してRT1状態に移行すると、この通常状態(RT1)が開始する。通常状態(RT1)は、遊技者にとって最も不利な遊技状態であり、遊技者は、通常、この通常状態(RT1)から遊技を開始することとなる。
(Normal state)
When the setting value is changed (updated) or other initialization conditions are met, the gaming state shifts to the initial gaming state (RT0), and in the initial gaming state (RT0), the "RT1 transition" When the "symbol" is established and the state shifts to RT1, this normal state (RT1) starts. Further, when the ART state (RT3) or the pullback state (RT3) ends and the "RT1 transition symbol" or "RT1 transition reply" is established and the transition to the RT1 state occurs, this normal state (RT1) starts. The normal state (RT1) is the most disadvantageous gaming state for the player, and the player usually starts playing from this normal state (RT1).

なお、ART機能が作動していない場合であって、初期遊技状態(RT0)にあるときも、制御状態としては通常状態として管理するようにしてもよい。また、通常状態においても、偶発的に他のRT状態(例えば、RT2~RT4状態)に移行する場合があるが、この場合にも制御状態としては通常状態として管理するようにすればよい。 Note that even when the ART function is not operating and the game is in the initial gaming state (RT0), the control state may be managed as a normal state. Further, even in the normal state, there may be an accidental transition to another RT state (for example, RT2 to RT4 state), but even in this case, the control state may be managed as the normal state.

通常状態(RT1)では、モード移行抽籤が行われるとともに、RUSH状態への移行抽籤が行われ、RUSH状態への移行抽籤に当籤した場合(RUSH当籤)、前兆状態(RT1)及びRUSH準備状態(RT0~RT3)を経由してRUSH状態(RT4)に移行する。なお、通常状態で行われる各種の抽籤(付与決定)や制御の内容については、図32~図36を参照して後で詳説する。 In the normal state (RT1), a mode transition lottery is performed, and a transition lottery to the RUSH state is performed, and if the transition lottery to the RUSH state is won (RUSH win), the precursor state (RT1) and the RUSH preparation state ( RT0 to RT3) to the RUSH state (RT4). Note that the details of various types of lottery (granting decisions) and controls performed in the normal state will be explained in detail later with reference to FIGS. 32 to 36.

また、RUSH状態移行の確定契機が成立した場合(確定契機成立)、RUSH準備状態(RT0~RT3)に移行する。ここで、RUSH状態移行の確定契機とは、例えば、上述した「F_RB」に当籤し、それに基づくRB遊技状態が終了したこと、並びに、上述した「F_7リプ_ALL」及び「F_7リプ_123」~「F_7リプ_321」に当籤し、それに基づいて「7揃いリプ」が成立したこと、を示すものである。すなわち、「F_RB」及び「F_7リプ_ALL」はRUSH状態に移行する(すなわち、ART機能が作動する)確定役となっている。なお、これは他の制御状態でも同様であり、例えば、すでにART機能が作動している状態において、RUSH状態移行の確定契機が成立した場合、RUSH状態に移行することが付与される権利、すなわち、有利状態を延長することが決定される権利(RUSHストック)が追加的に付与される。 Further, when a definite trigger for transition to the RUSH state is established (determined trigger established), the state shifts to the RUSH preparation state (RT0 to RT3). Here, the trigger for determining the transition to the RUSH state is, for example, winning the above-mentioned "F_RB" and ending the RB gaming state based on it, and the above-mentioned "F_7 RIP_ALL" and "F_7 RIP_123" to " This indicates that the winning number "F_7 Reply_321" was won, and based on that, the "7 Reply" was established. That is, "F_RB" and "F_7 Reply_ALL" are determined hands to move to the RUSH state (that is, the ART function is activated). Note that this is the same in other control states; for example, in a state where the ART function is already in operation, if a trigger for determining the transition to the RUSH state is established, the right to transition to the RUSH state is granted, i.e. , the right (RUSH stock) determined to extend the advantageous state is additionally granted.

なお、「F_7リプ_123」~「F_7リプ_321」に当籤した場合には、所定確率(例えば、1/2の確率)で、全ナビ(すなわち、「7揃いリプ」が成立することとなる停止操作順序の全てが報知される)又は第1停止ナビ(すなわち、「7揃いリプ」が成立することとなる停止操作順序の一部(第1停止操作の停止操作順序のみ)が報知される)が行われるようになっている。 In addition, if you win "F_7 Reply_123" to "F_7 Reply_321", there is a predetermined probability (for example, 1/2 probability) that all navigation (that is, "7 Reply") will be completed. (All of the operation order will be notified) or the first stop navigation (i.e., a part of the stop operation order that will result in the "7-set reply" being established (only the stop operation order of the first stop operation) will be notified) is now being carried out.

(前兆状態)
通常状態(RT1)において、RUSH状態への移行抽籤に当籤した場合(RUSH当籤)、前兆状態(RT1)に移行する。前兆状態(RT1)は、ART機能が作動することは決定されているものの、未だART機能が作動していない待機状態である。この前兆状態(RT1)は、RUSH当籤時に決定された前兆ゲーム数分の遊技を行うまで継続し、この前兆ゲーム数分の遊技を行うと(前兆ゲーム数消化)、RUSH準備状態(RT0~RT3)に移行する(なお、偶発的にRT状態が遷移していない限り、原則として、RUSH準備状態(RT1)に移行する)。
(premonitory state)
In the normal state (RT1), if the lottery to shift to the RUSH state is won (RUSH win), the state shifts to the precursor state (RT1). The precursor state (RT1) is a standby state in which it has been determined that the ART function will operate, but the ART function is not yet activated. This precursor state (RT1) continues until the number of precursor games determined at the time of winning the RUSH is played, and when the number of precursor games is played (the number of precursor games is exhausted), the RUSH preparation state (RT0 to RT3 ) (unless the RT state changes accidentally, in principle, the state moves to the RUSH preparation state (RT1)).

なお、上述したRUSH状態移行の確定契機した場合にも、この前兆状態を経由してRUSH準備状態に移行するようにしてもよい。また、RUSH状態への移行抽籤に当籤していない場合であっても、所定確率(例えば、後述の通常モード昇格時の1/2)で偽の前兆状態に移行するようにしてもよい。この場合も同様に、偽の前兆状態の移行時に決定された前兆ゲーム数分の遊技を行うまで継続し、この前兆ゲーム数分の遊技を行うと(前兆ゲーム数消化)、再度通常状態(RT1)に移行するようにすればよい。このようにすれば、RUSH状態への移行抽籤に当籤していない場合であっても、遊技の興趣を持続させることができる。 Note that even when the above-described transition to the RUSH state is determined, the transition to the RUSH preparation state may be made via this precursor state. Further, even if the lottery for transition to the RUSH state is not won, the transition to the false precursor state may be made with a predetermined probability (for example, 1/2 when promoted to normal mode, which will be described later). In this case as well, the game continues until the number of precursor games determined at the time of transition to the false precursor state is played, and when the number of precursor games is played (the number of precursor games is exhausted), the state is returned to the normal state (RT1 ). In this way, even if the player does not win the lottery for transitioning to the RUSH state, it is possible to maintain the interest in the game.

前兆状態(RT1)では、前兆ゲーム数を消化してRUSH準備状態に移行するまで、すでに当籤しているRUSH状態の有利さの度合いを変動させるRUSH種別の昇格抽籤が行われる。なお、前兆状態で行われる各種の抽籤(付与決定)や制御の内容については、図37及び図38を参照して後で詳説する。 In the precursor state (RT1), a RUSH type promotion lottery is performed that changes the degree of advantage of the already won RUSH states until the number of precursor games is exhausted and the state shifts to the RUSH preparation state. Note that the details of various types of lottery (granting decisions) and controls performed in the precursor state will be explained in detail later with reference to FIGS. 37 and 38.

(RUSH準備状態)
前兆状態(RT1)において、前兆ゲーム数を消化した場合(前兆ゲーム数消化)、原則として、RUSH準備状態(RT1)に移行する。また、前兆状態において、偶発的にRT状態が遷移していた場合には、RUSH準備状態(RT2・RT3)に移行する。また、このとき、すでにRT状態がRT4状態であれば、直ちにRUSH状態(RT4)に移行する。また、全ての状態において、RB遊技状態が終了した場合(確定契機成立)、RUSH準備状態(RT0)に移行する。また、通常状態(RT1~RT3)又は前兆状態(RT1~RT3)において、「7揃いリプ」が成立した場合(確定契機成立)、RUSH準備状態(RT1~RT3)に移行する。RUSH準備状態(RT0~RT3)は、ART機能のうちAT機能は作動しているものの、未だRT機能が作動していない準備状態である。あるいは、RUSH準備状態(RT0~RT3)は、ART機能は作動しているものの、未だART状態の遊技期間が付与されていない準備状態であるともいい得る。
(RUSH preparation state)
In the precursor state (RT1), when the number of precursor games is exhausted (the number of precursor games is exhausted), in principle, the state shifts to the RUSH preparation state (RT1). In addition, in the precursor state, if the RT state is accidentally transited, the state shifts to the RUSH preparation state (RT2/RT3). Moreover, at this time, if the RT state is already the RT4 state, the state immediately shifts to the RUSH state (RT4). Furthermore, in all states, when the RB gaming state ends (confirmation opportunity established), the state shifts to the RUSH preparation state (RT0). Further, in the normal state (RT1 to RT3) or the precursor state (RT1 to RT3), if a "7-set reply" is established (determined opportunity established), the state shifts to the RUSH preparation state (RT1 to RT3). The RUSH preparation state (RT0 to RT3) is a preparation state in which the AT function among the ART functions is operating, but the RT function is not yet operating. Alternatively, the RUSH preparation state (RT0 to RT3) can be said to be a preparation state in which the ART function is activated but the game period of the ART state has not yet been provided.

RUSH準備状態(RT0~RT3)は、停止操作の情報(押し順)が報知され、「RT4移行リプ」が成立してRT4状態に移行すると終了する(RT4移行リプ成立)。また、「RT4移行リプ」が成立し得る遊技において、停止操作の情報(押し順)は報知されたが、報知された押し順にしたがって停止操作が行われず、「RT4移行リプ」が成立しなかった場合にも終了する(押し順ミス発生)。 The RUSH preparation state (RT0 to RT3) ends when the stop operation information (press order) is notified and the "RT4 transition reply" is established and the state transitions to the RT4 state (RT4 transition reply established). In addition, in a game where an "RT4 transition reply" could be established, the stop operation information (press order) was reported, but the stop operation was not performed in accordance with the notified press order, and the "RT4 transition reply" was not established. It also ends if the button is pressed (mistake in the pressing order).

また、RUSH準備状態(RT0~RT3)では、RUSH状態に移行するまで、すでに当籤しているRUSH状態の有利さの度合いを変動させるRUSH種別の昇格抽籤が行われる。また、RUSH状態に移行するときに、RUSH種別に基づいて、RUSH状態の有利さの度合いを具体的に決定するための各種の抽籤が行われる。なお、RUSH準備状態で行われる各種の抽籤(付与決定)や制御の内容、並びに、実行される演出の内容については、図39~図41を参照して後で詳説する。 Furthermore, in the RUSH preparation state (RT0 to RT3), a RUSH type promotion lottery is performed that changes the degree of advantage of the already won RUSH state until the state moves to the RUSH state. Further, when transitioning to the RUSH state, various types of lottery are performed to specifically determine the degree of advantage of the RUSH state based on the RUSH type. The contents of various lottery decisions (grant decisions) and controls performed in the RUSH preparation state, as well as the contents of the effects to be executed, will be explained in detail later with reference to FIGS. 39 to 41.

(RUSH状態)
RUSH準備状態(RT0~RT3)(より詳細には、RUSH準備状態(RT3))において、「RT4移行リプ」が成立してRT4状態に移行した場合(RT4移行リプ成立)には、RUSH状態(RT4)に移行する。また、上述した押し順ミスが発生した場合には、RUSH状態(RT1)又はRUSH状態(RT3)に移行する。RUSH状態(RT4)は、ART機能が作動し、このART機能の基本的な継続期間(ART状態の遊技期間)を付与する付与状態である。
(RUSH state)
In the RUSH preparation state (RT0 to RT3) (more specifically, the RUSH preparation state (RT3)), if the "RT4 transition rep" is established and the transition to the RT4 state is established (RT4 transition rep established), the RUSH state ( Move to RT4). Further, if the above-described mistake in the pressing order occurs, the state shifts to the RUSH state (RT1) or the RUSH state (RT3). The RUSH state (RT4) is a state in which the ART function is activated and a basic duration of the ART function (game period in the ART state) is provided.

なお、本実施形態では、RUSH状態として、通常RUSH状態(RT4)と特別RUSH状態(RT4)がある。両者はともに、後述の報知期間(すなわち、報知回数が1以上である期間)中に、停止操作の情報(押し順)が報知されたことに基づいて「7揃いリプ」が成立する度に、ART期間(ART状態の遊技期間)が付与される点で共通する。 In this embodiment, the RUSH state includes a normal RUSH state (RT4) and a special RUSH state (RT4). In both cases, during the notification period (that is, the period in which the number of notifications is 1 or more), which will be described later, each time a "7-set reply" is established based on the information (press order) of the stop operation being notified, They are common in that an ART period (game period in the ART state) is provided.

もっとも、通常RUSH状態(RT4)は、報知期間が終了すると、他の特典が付与されることなく、「7揃いリプ」も「RT3移行リプ」も成立し得る遊技において、「RT3移行リプ」が成立することとなる停止操作の情報(押し順)が報知され、その報知にしたがって「RT3移行リプ」が成立してRT3状態に移行した場合に終了する(RUSH終了)のに対し、特別RUSH状態(RT4)は、報知期間であるか否かにかかわらず、所定期間(本実施形態では、9ゲーム)継続する毎に、さらに、RUSHストックが付与され得るという点において異なる。もっとも、特別RUSH状態(RT4)においても、報知期間の終了後は、「7揃いリプ」も「RT3移行リプ」も成立し得る遊技において、「RT3移行リプ」が成立することとなる停止操作の情報(押し順)が報知され、その報知にしたがって「RT3移行リプ」が成立してRT3状態に移行した場合には終了する(RUSH終了)。 However, in the normal RUSH state (RT4), when the notification period ends, no other benefits will be granted, and in a game where both "set of 7 reps" and "RT3 transition reps" can be established, "RT3 transition reps" are The information (press order) of the stop operation that will be realized is notified, and according to the notification, the "RT3 transition reply" is established and the transition to the RT3 state ends (RUSH end), whereas the special RUSH state (RT4) is different in that RUSH stock can be further provided each time a predetermined period (9 games in this embodiment) continues, regardless of whether it is a notification period or not. However, even in the special RUSH state (RT4), after the end of the notification period, in a game where both a "set of 7 rep" and an "RT3 transition rep" can be established, the stop operation that will result in an "RT3 transition rep" will be performed. Information (pressing order) is notified, and when the "RT3 transition reply" is established according to the notification and the transition to the RT3 state is made, the process ends (RUSH ends).

すなわち、特別RUSH状態(RT4)は、例えば報知期間でない場合にも、所定期間継続させることができれば、その度にRUSHストックが付与されるという点において、通常RUSH状態(RT4)よりも有利な付与状態となっており、RUSH状態として、特別RUSH状態(RT4)が選択された場合には、通常RUSH状態(RT4)が選択された場合よりもART期間が付与される(あるいは、延長される)期待度が高くなっている。なお、RUSH状態で行われる各種の抽籤(付与決定)や制御の内容、並びに、実行される演出の内容については、図42~図44を参照して後で詳説する。 In other words, the special RUSH state (RT4) is more advantageous than the normal RUSH state (RT4) in that, even if it is not the notification period, RUSH stock will be provided each time it is continued for a predetermined period. If the special RUSH state (RT4) is selected as the RUSH state, the ART period will be granted (or extended) compared to the case where the normal RUSH state (RT4) is selected. Expectations are high. The contents of various lottery decisions (determination of awards) and controls performed in the RUSH state, as well as the contents of effects to be executed, will be explained in detail later with reference to FIGS. 42 to 44.

(ART状態)
RUSH状態(RT4)において、報知期間が終了し、「RT3移行リプ」が成立してRT3状態に移行した場合(RUSH終了)に、ART状態(RT3)に移行する。また、バトル状態(RT3)において、バトル状態の終了条件を満たした場合(バトル終了)に、ART状態(RT3)に移行する。ART状態(RT3)は、付与されたART期間において、ART機能が作動する有利状態(ARTの実行状態)である。
(ART state)
In the RUSH state (RT4), when the broadcast period ends and the "RT3 transition reply" is established to transition to the RT3 state (RUSH end), the state transitions to the ART state (RT3). Further, in the battle state (RT3), when the end condition of the battle state is satisfied (battle end), the state shifts to the ART state (RT3). The ART state (RT3) is an advantageous state (ART execution state) in which the ART function operates during the given ART period.

ART状態(RT3)において、付与されたART期間の遊技を消化したとき(ART終了)、RUSHストックがあれば(RUSHストック有)、再度(より詳細には、RUSH状態(RT3)を経由して)RUSH状態(RT4)に移行する。なお、この場合、RUSH準備状態(RT3)を経由して、RUSH状態(RT4)に移行するようにしてもよい。 In the ART state (RT3), when you finish the game for the granted ART period (ART ends), if there is RUSH stock (RUSH stock exists), you can play again (more specifically, via the RUSH state (RT3) ) Transition to RUSH state (RT4). In this case, the state may be shifted to the RUSH state (RT4) via the RUSH preparation state (RT3).

また、ART状態(RT3)において、付与されたART期間の遊技を消化したとき(ART終了)、RUSHストックはないが(RUSHストック無)、CZストック(後述のスフィア)があれば(CZストック有)、引き戻し状態(RT3)に移行する。また、RUSHストックもなく(RUSHストック無)、CZストック(後述のスフィア)もない(CZストック無)場合には、ART機能が非作動となるため、結果として「RT1移行図柄」又は「RT1移行リプ」が成立し、通常状態(RT1)に移行する。 In addition, in the ART state (RT3), when you play the game in the granted ART period (ART ends), there is no RUSH stock (no RUSH stock), but if there is CZ stock (sphere described later) (CZ stock is available). ), the state shifts to the pullback state (RT3). Also, if there is no RUSH stock (no RUSH stock) and no CZ stock (sphere described later) (no CZ stock), the ART function will be inactive, resulting in "RT1 transition symbol" or "RT1 transition symbol". "Reply" is established and the state shifts to the normal state (RT1).

ART状態(RT3)では、バトル状態への移行抽籤が行われ、バトル状態の移行抽籤に当籤した場合、前兆ゲームを経由してバトル状態に移行する(バトル開始)。また、スフィア付与抽籤が行われ、スフィア付与抽籤に当籤した場合、スフィアが付与される。ここで、スフィアは、ART状態(RT3)中には、RUSHストックが付与されるか否かを決定するための分割権利(ポイント)として機能し、ART状態(RT3)中において、所定数(本実施形態では、3ポイント)獲得すると、RUSHストックが付与される。 In the ART state (RT3), a lottery for entering the battle state is performed, and if the lottery for transitioning to the battle state is won, the state shifts to the battle state via the precursor game (battle start). In addition, a sphere grant lottery is held, and if the sphere grant lottery is won, a sphere is granted. Here, during the ART state (RT3), the sphere functions as a division right (point) for determining whether or not RUSH stock is granted, and during the ART state (RT3), the sphere functions as a division right (point) for determining whether or not RUSH stock is granted. In the embodiment, when 3 points) are obtained, RUSH stock is given.

また、スフィアは、ART状態(RT3)終了時には、引き戻し状態に移行させ、あるいは引き戻し状態を延長させるための権利、要するに、RUSH状態に再度移行するか否かが抽籤され得る権利、すなわち、有利状態を延長するか否かが抽籤される抽籤権利(CZストック)として機能し、この抽籤に当籤すると、再度RUSH状態に復帰することができるようになっている。 Furthermore, at the end of the ART state (RT3), the sphere has the right to shift to the pullback state or extend the pullback state, in short, the right to be randomly selected as to whether or not to shift to the RUSH state again, i.e., an advantageous state. It functions as a lottery right (CZ stock) in which it is determined whether or not to extend the period, and if this lottery is won, it is possible to return to the RUSH state again.

このように、本実施形態において、スフィア(有利状態を延長するか否かが抽籤される権利)は、RUSHストック(有利状態を延長することが決定される権利)を上位の特典(上位特典)としたときに、下位の特典(下位特典)として位置づけられるものとなっている。なお、ART状態で行われる各種の抽籤(付与決定)や制御の内容については、図45~図47を参照して後で詳説する。 In this way, in the present embodiment, the sphere (the right to decide whether or not to extend the advantageous state) is used to convert the RUSH stock (the right to decide whether to extend the advantageous state) to the higher rank benefit (higher rank benefit). When this happens, it is positioned as a lower-level benefit (lower-level benefit). The contents of various lottery decisions (grant decisions) and controls performed in the ART state will be explained in detail later with reference to FIGS. 45 to 47.

(バトル状態)
ART状態(RT3)において、バトル状態の移行抽籤に当籤した場合(バトル開始)、バトル状態(RT3)に移行する。バトル状態(RT3)は、ART期間を直接的に延長するか否かが決定されるとともに、RUSHストック(上位特典)及び/又はスフィア(下位特典)が付与されるか否が決定される、上乗せ状態である。なお、バトル状態(RT3)において、バトル状態の終了条件を満たした場合(バトル終了)には、ART状態(RT3)に移行する。
(battle state)
In the ART state (RT3), if the battle state transition lottery is won (battle start), the state shifts to the battle state (RT3). In the battle state (RT3), it is determined whether or not to directly extend the ART period, and it is also determined whether or not RUSH stock (higher benefit) and/or sphere (lower benefit) will be granted. state. Note that in the battle state (RT3), if the end condition of the battle state is satisfied (battle end), the state shifts to the ART state (RT3).

なお、バトル状態(RT3)では、基本的に、所定期間(本実施形態では、8ゲーム)にわたって、味方キャラクタと敵キャラクタのバトル演出が行われるとともに、ダメージ抽籤が行われ、当該抽籤の結果蓄積されたダメージ(付与ポイント)が所定条件を満たすもの(本実施形態では、規定ポイントとして10ポイント以上)となったときに、その蓄積されたダメージ(付与ポイント)に応じて、上述した特典が付与されるものとなっている。なお、バトル状態で行われる各種の抽籤(付与決定)や制御の内容、並びに、実行される演出の内容については、図48~図53を参照して後で詳説する。 In the battle state (RT3), basically, over a predetermined period of time (in this embodiment, 8 games), a battle effect between friendly characters and enemy characters is performed, a damage lottery is performed, and the results of the lottery are accumulated. When the accumulated damage (points awarded) satisfies a predetermined condition (in this embodiment, the prescribed points are 10 points or more), the above-mentioned benefits are granted according to the accumulated damage (points awarded). It has become something that will be done. The contents of the various lottery decisions (determination of awards) and controls performed in the battle state, as well as the contents of the effects to be executed, will be explained in detail later with reference to FIGS. 48 to 53.

(引き戻し状態)
ART状態(RT3)において、付与されたART期間の遊技を消化したとき(ART終了)、RUSHストックはないが(RUSHストック無)、CZストック(後述のスフィア)があれば(CZストック有)、引き戻し状態(RT3)に移行する。引き戻し状態(RT3)は、ART期間の経過後に、再度有利状態を再開することができるか否かを決定するチャレンジ状態である。
(pull back state)
In the ART state (RT3), when the game of the granted ART period is completed (ART ends), there is no RUSH stock (no RUSH stock), but if there is CZ stock (sphere described later) (with CZ stock), Transition to the pullback state (RT3). The pullback state (RT3) is a challenge state that determines whether the advantageous state can be resumed again after the ART period has elapsed.

引き戻し状態(RT3)において、RUSH状態への移行抽籤(引き戻し抽籤)に当籤した場合(引き戻し成功)には、RUSH準備状態(RT3)に移行するが、RUSH状態への移行抽籤(引き戻し抽籤)に当籤することなく、引き戻し状態の終了条件を満たした場合(引き戻し失敗)には、ART機能が非作動となるため、結果として「RT1移行図柄」又は「RT1移行リプ」が成立し、通常状態(RT1)に移行する。 In the pullback state (RT3), if the lottery for transitioning to the RUSH state (pullback lottery) is won (pullback success), the transition to the RUSH preparation state (RT3) is achieved, but the lottery for transitioning to the RUSH state (pullback lottery) If the end condition of the pullback state is met without winning (pullback failure), the ART function will be deactivated, and as a result, the "RT1 transition symbol" or "RT1 transition reply" will be established, and the normal state ( Move to RT1).

また、引き戻し状態(RT3)は、スフィア(CZストック)1つあたり3ゲームの間継続する。例えば、スフィア(CZストック)が2つある状態で引き戻し状態(RT3)に移行した場合には、引き戻し状態(RT3)が6ゲームの間継続することとなる。なお、引き戻し状態で行われる各種の抽籤(付与決定)や制御の内容については、図54及び図55を参照して後で詳説する。 Further, the pullback state (RT3) continues for three games per sphere (CZ stock). For example, if the player enters the pullback state (RT3) with two spheres (CZ stock), the pullback state (RT3) will continue for six games. The details of various types of lottery (determination of award) and control performed in the pull-back state will be explained in detail later with reference to FIGS. 54 and 55.

また、本実施形態では、引き戻し状態(RT3)は、RUSHストックはなく、CZストックがあるときに移行するものとしているが、これに限られず、例えば、RUSHストックもCZストックもあるときに、所定確率(例えば、1/2)や所定条件が満たされているとき(例えば、RUSHストックはあるが、その旨が遊技者に報知されていないとき。すなわち、RUSHストックを潜在的に保持しているとき)にも、引き戻し状態(RT3)に移行するものとしてもよい。この場合、引き戻し状態(RT3)は、RUSH準備状態(RT3)に移行する前兆状態として機能させることができる。 Further, in the present embodiment, the pullback state (RT3) is assumed to be transitioned when there is no RUSH stock and there is CZ stock, but the present invention is not limited to this. For example, when there is both RUSH stock and CZ stock, a predetermined When a probability (for example, 1/2) or a predetermined condition is satisfied (for example, when there is RUSH stock, but this fact has not been notified to the player; in other words, when the player is potentially holding RUSH stock) ), the transition may also be made to the retracted state (RT3). In this case, the pullback state (RT3) can function as a precursor state to transition to the RUSH preparation state (RT3).

以上、説明したように、本実施形態では、通常状態(不利状態)において、RUSH状態(付与状態)に移行することが決定されると、前兆状態を介して、あるいは直接的にRUSH準備状態(準備状態)に移行し、その後、RUSH状態(付与状態)においてART状態(有利状態)の遊技期間が付与され、付与された遊技期間にわたってART状態(有利状態)が実行される。また、ART状態(有利状態)において、バトル状態(上乗せ状態)に移行することが決定されると、バトル状態ではART状態(有利状態)の遊技期間が延長されるか否かが決定される。また、ART状態(有利状態)が終了するときに、RUSHストック(有利状態を延長することが決定される権利)が付与されていれば、再度RUSH状態(付与状態)に移行し、CZストック(有利状態を延長するか否かが抽籤される権利)が付与されていれば、引き戻し状態(チャレンジ状態)において、再度有利状態を再開させることができるか否かが決定される。本実施形態では、このように、上述した各種の制御状態を設定することで、その遊技性を高めることとしている。 As described above, in this embodiment, when it is decided to transition to the RUSH state (granting state) in the normal state (disadvantageous state), the RUSH preparation state ( After that, in the RUSH state (granting state), a gaming period of ART state (advantageous state) is given, and the ART state (advantageous state) is executed for the given gaming period. Furthermore, when it is determined in the ART state (advantageous state) to move to a battle state (additional state), it is determined in the battle state whether or not the gaming period of the ART state (advantageous state) is extended. In addition, if RUSH stock (a right determined to extend the advantageous state) is granted when the ART state (advantageous state) ends, it will transition to the RUSH state (granted state) again, and the CZ stock ( If the player is granted the right to decide whether or not to extend the advantageous state by lottery, it is determined whether the advantageous state can be restarted again in the pullback state (challenge state). In this embodiment, the gameplay is enhanced by setting the various control states described above.

もっとも、本実施形態のパチスロ1における遊技性は上述したものに限られない。例えば、本実施形態では、ART状態(RT3)では、原則として、RUSH状態(RT4)に移行しないものとしているが、ART状態(RT3)において、RUSHストックが付与された場合には、直ちに(あるいは、その前兆状態を介して)ART状態(RT3)からRUSH状態(RT4)に移行させるものとしてもよい。 However, the gameplay in the pachi-slot machine 1 of this embodiment is not limited to that described above. For example, in the present embodiment, in the ART state (RT3), in principle, the transition to the RUSH state (RT4) is not assumed, but if RUSH stock is allocated in the ART state (RT3), immediately (or , via its precursor state) from the ART state (RT3) to the RUSH state (RT4).

また、例えば、本実施形態では、通常状態(RT1)では、原則として、バトル状態(RT3)や引き戻し状態(RT3)に移行しないものとしているが、通常状態(RT1)においても移行抽籤を行い、その移行抽籤に当籤したときには、その前兆状態を介して(あるいは、直ちに)バトル状態(RT3)や引き戻し状態(RT3)に移行させるものとしてもよい。この場合、バトル状態(RT3)や引き戻し状態(RT3)において、RUSH当籤となった場合には、いわゆる「初当り」として、RUSH準備状態(RT3)に移行させ、RUSH当籤とならなかった場合には、通常状態(RT1)に移行させるようにすればよい。すなわち、バトル状態(RT3)や引き戻し状態(RT3)を、有利状態への移行の期待度が高いチャンスゾーンとして機能させるようにしてもよい。 Further, for example, in the present embodiment, in the normal state (RT1), in principle, it is assumed that there is no transition to the battle state (RT3) or the pullback state (RT3), but a transition lottery is performed also in the normal state (RT1), When the transition lottery is won, the transition may be made to transition to the battle state (RT3) or the pullback state (RT3) via the precursor state (or immediately). In this case, in the battle state (RT3) or pullback state (RT3), if the RUSH is won, the transition is made to the RUSH preparation state (RT3) as a so-called "first hit", and if the RUSH is not won, may be shifted to the normal state (RT1). That is, the battle state (RT3) and the pullback state (RT3) may be made to function as chance zones where the transition to an advantageous state is highly expected.

また、本実施形態では、有利状態(より詳細には、「ART状態」)における遊技期間の管理の手法として、ゲーム数(すなわち、遊技者にとって有利な停止操作の情報が報知され得る遊技回数)を採用し、また、当該ゲーム数は、バトル状態を除き、原則として、RUSH状態において付与されるものとしているが、ART状態においても、例えば、内部当籤役に基づく上乗せ抽籤を行って、直接的に当該ゲーム数の上乗せが行われるようにしてもよい。 In addition, in this embodiment, as a method of managing the gaming period in an advantageous state (more specifically, the "ART state"), the number of games (i.e., the number of games for which information on a stop operation that is advantageous to the player can be reported) is used. In addition, in principle, the number of games will be awarded in the RUSH state, excluding the battle state, but even in the ART state, for example, by performing an additional lottery based on the internal winning combination, the number of games will be awarded directly. The number of games may be added to the number of games.

また、本実施形態では、一旦有利状態(より詳細には、「ART状態」)に移行した場合には、有利状態を延長することが決定される権利(RUSHストック)は、原則として、バトル状態において付与されるものとしているが、ART状態においても、例えば、内部当籤役に基づく上乗せ抽籤を行って、直接的に当該RUSHストックの上乗せが行われるようにしてもよい。 Furthermore, in the present embodiment, once the state has transitioned to an advantageous state (more specifically, the "ART state"), the right (RUSH stock) for which it is decided to extend the advantageous state is, in principle, in the battle state. However, even in the ART state, for example, an additional lottery based on an internal winning combination may be performed to directly add to the RUSH stock.

また、有利状態における遊技期間の管理の手法としても、その他の種々の手法を採用することができる。例えば、セット数で(すなわち、予め定められたゲーム数を1単位として)管理するようにしてもよいし、差枚数(すなわち、払出枚数から投入枚数を減じた純増枚数)によって管理するようにしてもよいし、押し順役(例えば、6択ベル)の報知回数(すなわち、実際にメダルの払出に係る遊技者にとって有利な停止操作の情報が報知された回数)によって管理するようにしてもよい。これらの場合、上乗せが発生する場合には、その差枚数や報知回数が上乗せされるようにすればよい。 Furthermore, various other methods can be adopted as a method for managing the gaming period in an advantageous state. For example, it may be managed by the number of sets (i.e., a predetermined number of games as one unit), or by the difference number (i.e., the net increase in number of coins obtained by subtracting the number of inserted coins from the number of paid out coins). Alternatively, it may be managed based on the number of times the winning combination (for example, 6-option bell) is notified (i.e., the number of times information on a stop operation that is advantageous to the player regarding the payout of medals is actually reported). . In these cases, if an addition occurs, the difference in the number of sheets or the number of notifications may be added.

また、有利状態を延長する(上乗せする、継続する)、とは、上述したゲーム数、RUSHストックやCZストックの上乗せ、差枚数や報知回数の上乗せに限られず、有利状態の継続確率(継続率)を高めることであってもよい。例えば、ART状態終了毎に、継続抽籤(終了抽籤)が行われるようにした場合、その継続確率を高めるようにすることで、実質的に上乗せとなるようにすることもできる。 Furthermore, extending (additional, continuing) an advantageous state is not limited to the above-mentioned number of games, addition of RUSH stock or CZ stock, addition of difference number of sheets or number of notifications, but also the continuation probability (continuation rate) of an advantageous state. ). For example, if a continuation lottery (end lottery) is performed every time the ART state ends, the continuation probability can be increased to substantially increase the continuation lottery.

また、例えば、上述したART機能が作動している状態及びボーナス状態を一連の有利区間として管理し、有利区間の継続回数が所定の遊技回数(例えば、1500ゲーム)となった場合には、未だART期間、RUSHストック、CZストックが残存する場合であっても、強制的にART機能が作動している状態を終了させて、ART機能が作動していない状態(例えば、通常状態)に移行させるようにしてもよい。すなわち、遊技者にとって有利な有利区間の継続に一定の制限(リミッタ)を設けるようにしてもよい。このように構成することで、遊技者が過度に遊技にのめりこんでしまうことを防止することができる。 Also, for example, if the state in which the ART function is activated and the bonus state described above are managed as a series of advantageous sections, and the number of consecutive advantageous sections reaches a predetermined number of games (for example, 1500 games), Even if the ART period, RUSH stock, and CZ stock remain, forcibly end the state in which the ART function is operating and transition to a state in which the ART function is not operating (for example, normal state). You can do it like this. That is, a certain limiter may be set on the continuation of the advantageous section that is advantageous to the player. With this configuration, it is possible to prevent the player from becoming too absorbed in the game.

また、本実施形態では、ART機能に関する抽籤が主制御回路90側で行われるようになっている。したがって、そのART機能に関する抽籤に際して、制御負担を低減するため、ART機能に関する抽籤(後述の図32~図55参照)に用いられる内部当籤役が決定された場合には、これらの内部当籤役をグループ化する情報(グループ化情報)を生成し(すなわち、内部当籤役に係る情報を圧縮し)、その生成されたグループ化情報に基づいてART機能に関する抽籤を行うようにしてもよい。 Further, in this embodiment, the lottery regarding the ART function is performed on the main control circuit 90 side. Therefore, in order to reduce the control burden when drawing a lottery related to the ART function, when internal winning combinations to be used in the drawing related to the ART function (see FIGS. 32 to 55 described later) are determined, these internal winning combinations are Information to be grouped (grouping information) may be generated (that is, information related to internal winning combinations may be compressed), and a lottery regarding the ART function may be performed based on the generated grouping information.

[通常状態の遊技の流れ]
次に、図32~図36を参照して、上述した通常状態における遊技の流れについて説明する。図32は、通常状態の遊技の流れを説明する図であり、メインCPU101が行う各種制御の概要について説明する図である。また、図33~図36は、メインCPU101が通常状態において各種制御を行う際に参照する、メインROM102に記憶されている各種データテーブル(抽籤テーブル)の一例を示す図である。
[Normal game flow]
Next, the flow of the game in the normal state described above will be explained with reference to FIGS. 32 to 36. FIG. 32 is a diagram illustrating the flow of the game in the normal state, and is a diagram illustrating an overview of various controls performed by the main CPU 101. Further, FIGS. 33 to 36 are diagrams showing examples of various data tables (lottery tables) stored in the main ROM 102, which are referred to when the main CPU 101 performs various controls in a normal state.

図32に示すように、通常状態において、メインCPU101は、現在の通常モードと乱数値とに基づいて、RUSH(ART)移行抽籤を行う。具体的には、図33に示す、RUSH移行抽籤テーブルを参照して、RUSH状態に移行するか否かを決定する。 As shown in FIG. 32, in the normal state, the main CPU 101 performs a RUSH (ART) transition lottery based on the current normal mode and a random number value. Specifically, with reference to the RUSH transition lottery table shown in FIG. 33, it is determined whether to transition to the RUSH state.

なお、本実施形態では、通常モードとして、通常モード「0」~「4」が規定されている。このうち、RUSH(ART)移行抽籤によってRUSH状態に移行することが決定され得るのは、通常モード「3」及び「4」の場合のみであり、通常モード「0」~「2」の場合には、上述した確定契機が成立するまで、RUSH状態に移行することが決定される場合はない。すなわち、通常モード「3」及び「4」は、相対的に有利なモード(抽籤状態)であり、通常モード「0」~「2」は、相対的に不利なモード(抽籤状態)である。 Note that in this embodiment, normal modes "0" to "4" are defined as normal modes. Among these, transition to the RUSH state can be determined by the RUSH (ART) transition lottery only in the cases of normal modes "3" and "4", and in the cases of normal modes "0" to "2". There is no case where it is determined to transition to the RUSH state until the above-mentioned confirmation trigger is established. That is, normal modes "3" and "4" are relatively advantageous modes (lottery states), and normal modes "0" to "2" are relatively disadvantageous modes (lottery states).

メインCPU101は、RUSH(ART)移行抽籤に当籤した場合(RUSH当籤)には、現在の通常モードと乱数値とに基づいて、RUSH種別抽籤を行う。具体的には、図33に示す、RUSH種別抽籤テーブルを参照して、RUSH種別を決定する。 When the main CPU 101 wins the RUSH (ART) transition lottery (RUSH win), the main CPU 101 performs a RUSH type lottery based on the current normal mode and the random number value. Specifically, the RUSH type is determined with reference to the RUSH type lottery table shown in FIG.

なお、本実施形態では、RUSH種別として、RUSH種別「1」~「4」が規定されている。RUSH種別は、RUSH状態における有利さの度合い(すなわち、付与されるART期間)を変動させるもの、すなわち、有利状態(ART状態)の価値を決定するものである。後述するように、RUSH種別「2」が、付与されるART期間の期待度(有利状態の価値)が最も低く、RUSH種別「3」、RUSH種別「1」、RUSH種別「4」の順に、付与されるART期間の期待度(有利状態の価値)が高くなるように設定されている(後述の図40参照)。また、RUSH種別抽籤におけるRUSH種別の決定に際しては、RUSH種別「1」は決定されず、上述した確定契機成立に基づくRUSH状態の移行の際に決定されるものとなっている。 Note that in this embodiment, RUSH types "1" to "4" are defined as RUSH types. The RUSH type changes the degree of advantage in the RUSH state (that is, the ART period granted), that is, it determines the value of the advantageous state (ART state). As will be described later, RUSH type "2" has the lowest expected degree of the granted ART period (value of advantageous state), followed by RUSH type "3", RUSH type "1", RUSH type "4", The expectation level (value of advantageous state) of the granted ART period is set to be high (see FIG. 40 described later). Further, when determining the RUSH type in the RUSH type lottery, the RUSH type "1" is not determined, but is determined at the time of transition of the RUSH state based on the establishment of the above-mentioned determination opportunity.

メインCPU101は、RUSH種別抽籤の結果、RUSH種別を決定した場合には、決定したRUSH種別と乱数値とに基づいて、前兆ゲーム数抽籤を行う。具体的には、図33に示す、前兆ゲーム数抽籤テーブルを参照して、前兆ゲーム数を決定する。そして、メインCPU101は、制御状態を前兆状態に移す。 When the RUSH type is determined as a result of the RUSH type lottery, the main CPU 101 performs a precursor game number lottery based on the determined RUSH type and the random number value. Specifically, the number of portent games is determined with reference to the number of portent game lottery table shown in FIG. Then, the main CPU 101 shifts the control state to the precursor state.

なお、本実施形態では、前兆ゲーム数として、「超短」、「短」、「中」、及び「長」が規定されている。これらは、前兆状態の遊技期間(すなわち、前兆ゲーム数)を示すものである。例えば、「超短」は、前兆ゲーム数が0~5ゲームのうちいずれかが決定されることを示し、「短」は、前兆ゲーム数が6~20ゲームのうちいずれかが決定されることを示し、「中」は、前兆ゲーム数が21~32ゲームのうちいずれかが決定されることを示し、「長」は、前兆ゲーム数が33~50ゲームのうちいずれかが決定されることを示すものである。前兆ゲーム数の決定の際には、これらのゲーム数の範囲内で予め定められた特定の前兆ゲーム数が決定されるようにしてもよいし、さらに抽籤を行って、これらのゲーム数の範囲内から一の前兆ゲーム数が決定されるようにしてもよい。 In this embodiment, "very short", "short", "medium", and "long" are defined as the number of precursor games. These indicate the game period of the precursor state (ie, the number of precursor games). For example, "very short" indicates that any one of 0 to 5 precursor games will be determined, and "short" indicates that any one of 6 to 20 precursor games will be determined. "Medium" indicates that one of 21 to 32 games will be determined as the number of precursor games, and "Long" means that one of 33 to 50 games will be determined as the number of precursor games. This shows that. When determining the number of precursor games, a specific predetermined number of precursor games may be determined within the range of these number of games, or a lottery may be performed to determine the range of these number of games. The number of portent games may be determined from within.

また、本実施形態では、相対的に有利なRUSH種別が決定された場合のほうが、相対的に不利なRUSH種別が決定された場合よりも、長い前兆ゲーム数が決定されやすくなっている。すなわち、前兆状態における遊技期間が長いほど、RUSH状態において付与される特典の期待度が高まるようになっている。また、後述するように、前兆状態の遊技期間が長いほど、RUSH種別が昇格する期待度も高まるようになっている。 Furthermore, in the present embodiment, a long precursor game count is more likely to be determined when a relatively advantageous RUSH type is determined than when a relatively disadvantageous RUSH type is determined. In other words, the longer the gaming period in the precursor state, the higher the expectation level of the benefits granted in the RUSH state. Further, as will be described later, the longer the game period in the precursor state, the higher the expectation that the RUSH type will be promoted.

メインCPU101は、RUSH(ART)移行抽籤に当籤しなかった場合(RUSH非当籤)には、後述の特定モード中であるか否かと、現在の通常モードと内部当籤役と乱数値に基づいて、通常モード移行抽選を行う。具体的には、図34又は図35に示す、通常モード移行抽籤テーブルを参照して、移行先の通常モード(移行せずを含む)を決定する。 If the main CPU 101 does not win the RUSH (ART) transfer lottery (RUSH non-win), the main CPU 101 determines whether or not it is in a specific mode (to be described later), the current normal mode, the internal winning combination, and the random number value. A lottery will be held to switch to normal mode. Specifically, with reference to the normal mode transition lottery table shown in FIG. 34 or 35, the normal mode to which the transition is made (including not transitioning) is determined.

なお、本実施形態では、特定モード中である場合、特定モード中でない場合(非特定モード)と比較して、通常モードが相対的に有利な通常モードに移行しやすく(すなわち、昇格しやすく)、また、通常モードが相対的に不利な通常モードに移行しない(すなわち、転落しない)ようになっている(図34及び図35参照)。すなわち、特定モードは、有利状態付与のためのモード(抽籤状態)の昇格を優遇するためのモード(優遇状態)である。 Note that in this embodiment, when in a specific mode, it is easier to shift to the normal mode where the normal mode is relatively advantageous (that is, it is easier to be promoted) compared to when the mode is not in the specific mode (non-specific mode). Also, the normal mode does not shift to the relatively disadvantageous normal mode (that is, does not fall) (see FIGS. 34 and 35). That is, the specific mode is a mode (preferential state) for preferentially promoting the mode (lottery state) for imparting an advantageous state.

メインCPU101は、通常モード移行抽籤の結果、通常モードが移行した場合(すなわち、現在の通常モードと移行先の通常モードとが異なる通常モードとなった場合)には、移行先の通常モードを現在の通常モードとしてセットし、通常状態における処理を終了する。なお、「通常モードが移行した場合」とは、通常モードが昇格した場合のみを示すものであってもよい。また、通常モードが移行した場合であっても、後述の特定モード移行抽籤を行うようにしてもよい。 If the normal mode is shifted as a result of the normal mode shift lottery (that is, if the current normal mode and the destination normal mode are different), the main CPU 101 changes the destination normal mode to the current mode. The normal mode is set, and processing in the normal state ends. Note that "the case where the normal mode is shifted" may refer only to the case where the normal mode is promoted. Further, even if the normal mode is shifted, a specific mode shift lottery described below may be performed.

メインCPU101は、通常モード移行抽籤の結果、通常モードが移行しなかった場合(すなわち、通常モード移行せずの場合)には、特定モード中でなければ、現在の通常モードと内部当籤役と乱数値に基づいて、特定モード移行抽籤を行う。具体的には、図36に示す、特定モード移行抽籤テーブルを参照して、特定モードに移行するか否かを決定する。なお、特定モード中であっても、特定モード移行抽籤を行うようにしてもよい。この場合、特定モードに移行することを決定した場合には、同様に、後述の特定モードゲーム数抽籤を行って、抽籤の結果付与された特定モードゲーム数によって特定モードが延長されるようにすればよい。 As a result of the normal mode shift lottery, if the normal mode does not shift (that is, if the normal mode does not shift), the main CPU 101 selects the current normal mode and the internal winning combination if it is not in the specific mode. Based on the numerical value, a lottery for switching to a specific mode is performed. Specifically, with reference to the specific mode shift lottery table shown in FIG. 36, it is determined whether to shift to the specific mode. Note that the specific mode transition lottery may be performed even during the specific mode. In this case, if it is decided to move to a specific mode, a lottery for the number of specific mode games will be held as described below, and the specific mode will be extended according to the number of specific mode games awarded as a result of the lottery. Bye.

なお、本実施形態では、現在の通常モードが最も有利な通常モード「4」である場合を除き、原則として、現在の通常モードにおける有利状態移行の期待度が低いほど(すなわち、通常モードが低いほど)、特定モードに移行しやすくなっている。これにより、現在の通常モードが、有利状態移行の期待度が低いものであっても遊技者の期待感を維持すること可能となる。また、特定モードに移行した際には、有利状態移行の期待度が最も高い通常モード「4」である可能性もあることから、現在の通常モード(抽籤状態)が有利なものである可能性を示唆することも可能となる。いずれにしろ、有利状態移行に関する遊技者の期待感を高め、遊技の興趣を向上させることができる。 In addition, in this embodiment, except when the current normal mode is the most advantageous normal mode "4", in principle, the lower the expectation of transition to an advantageous state in the current normal mode (i.e., the lower the normal mode ), making it easier to shift to a specific mode. Thereby, even if the current normal mode is one in which expectations for transition to an advantageous state are low, it is possible to maintain the player's sense of expectation. In addition, when moving to a specific mode, there is a possibility that the normal mode "4" has the highest expectation of transitioning to an advantageous state, so there is a possibility that the current normal mode (lottery state) is an advantageous one. It is also possible to suggest. In any case, it is possible to increase the player's expectations regarding the shift to an advantageous state and improve the interest in the game.

また、図示は省略するが、本実施形態では、サブCPU201が、特定モード中(優遇状態)は非特定モード(非優遇状態)とは異なる演出を行うようになっている。これにより、遊技者に対して特定モード中(優遇状態)であることが示唆される。 Further, although not shown in the drawings, in this embodiment, the sub CPU 201 performs a different effect during a specific mode (preferential treatment state) than in a non-specific mode (non-preferential treatment state). This suggests that the player is in a specific mode (preferential treatment state).

メインCPU101は、特定モード移行抽籤の結果、特定モードが移行することを決定した場合には、特定モードゲーム数抽籤を行う。具体的には、乱数値に基づいて、例えば、3/4の確率で特定モードゲーム数「短」を決定し、1/4の確率で特定モードゲーム数「長」を決定する。特定モードゲーム数「短」は、例えば、特定モードの継続期間を10ゲームとし、特定モードゲーム数「長」は、例えば、特定モードの継続期間を50ゲームとすることができる。そして、メインCPU101は、通常状態における処理を終了する。また、メインCPU101は、特定モード移行抽籤の結果、特定モードが移行することを決定しない場合にも、通常状態における処理を終了する。 If the main CPU 101 determines that the specific mode will be shifted as a result of the specific mode transition lottery, it performs a specific mode game number lottery. Specifically, based on random values, for example, the number of specific mode games is determined to be "short" with a probability of 3/4, and the number of specific mode games to be "long" is determined with a probability of 1/4. The number of specific mode games "short" may be, for example, the duration of the specific mode 10 games, and the number of specific mode games "long" may be, for example, the duration of the specific mode 50 games. The main CPU 101 then ends the processing in the normal state. Further, the main CPU 101 ends the processing in the normal state even when it is not determined to shift to the specific mode as a result of the specific mode shift lottery.

通常状態において、メインCPU101は、RUSH当籤となった場合、制御状態を前兆状態に移行させ、また、上述した確定契機成立となった場合、制御状態をRUSH準備状態に移行させる。一方、他の制御状態への移行がない場合には、上述した通常状態における処理(図32参照)を繰り返し行うことで、通常状態における遊技を制御している。 In the normal state, the main CPU 101 shifts the control state to the precursor state when the RUSH is won, and shifts the control state to the RUSH preparation state when the above-described confirmation opportunity is established. On the other hand, if there is no transition to another control state, the game in the normal state is controlled by repeatedly performing the above-described processing in the normal state (see FIG. 32).

このように、本実施形態では、遊技者にとって有利な有利状態(例えば、ART状態)に関する複数の抽籤状態(例えば、通常モード)の移行制御が優遇される優遇状態(例えば、特定モード)に制御される場合があり、また、この優遇状態では、抽籤状態の移行制御が優遇されるのみならず、非優遇状態(例えば、非特定モード)と同様に、現在の抽籤状態に基づいて、有利状態が付与されるか否かが決定されるように構成されている。したがって、有利状態に関する複数の抽籤状態を有する遊技機において、その遊技の興趣を向上させることができる。 In this way, in the present embodiment, the transition control of a plurality of lottery states (e.g., normal mode) related to advantageous states (e.g., ART state) that are advantageous to the player is controlled to preferential states (e.g., specific mode). In addition, in this preferential state, not only the transition control of the lottery state is preferentially controlled, but also the transfer control of the lottery state is preferentially controlled based on the current lottery state, similar to the non-preferential state (for example, non-specific mode). It is configured such that it is determined whether or not to be granted. Therefore, in a gaming machine having a plurality of lottery states related to advantageous states, it is possible to improve the interest of the game.

また、本実施形態では、遊技者にとって有利な有利状態(例えば、ART状態)に関する複数の抽籤状態(例えば、通常モード)の移行制御が優遇される優遇状態(例えば、特定モード)に制御される場合があり、また、この優遇状態では、抽籤状態の移行制御が優遇されるのみならず、非優遇状態(例えば、非特定モード)と同様に、現在の抽籤状態に基づいて、有利状態が付与されるか否かが決定されるように構成されている。そして、下位抽籤状態(例えば、通常モード「0」~「2」)では、特定役(例えば、「F_RB」)に当籤しなければ有利状態は付与されないが、上位抽籤状態(例えば、通常モード「3」及び「4」)では、特定役に当籤しなくとも有利状態が付与される場合があるように構成されている。したがって、有利状態に関する複数の抽籤状態を有する遊技機において、その遊技の興趣を向上させることができる。 Furthermore, in the present embodiment, transition control of a plurality of lottery states (e.g., normal mode) related to advantageous states (e.g., ART state) that are advantageous to the player is controlled to a preferential state (e.g., specific mode). In addition, in this preferential state, not only is the transition control of the lottery state given preferential treatment, but also an advantageous state is given based on the current lottery state, similar to the non-preferential state (for example, non-specific mode). The configuration is such that it is determined whether or not the In a lower lottery state (for example, normal mode "0" to "2"), an advantageous state is not given unless a specific winning combination (for example, "F_RB") is won, but in a higher lottery state (for example, normal mode " 3" and "4") are configured so that an advantageous state may be given even if the specific winning combination is not won. Therefore, in a gaming machine having a plurality of lottery states related to advantageous states, it is possible to improve the interest of the game.

また、本実施形態では、遊技者にとって有利な有利状態(例えば、ART状態)に関する複数の抽籤状態(例えば、通常モード)の移行制御が優遇される優遇状態(例えば、特定モード)に制御される場合があり、また、この優遇状態では、抽籤状態の移行制御が優遇されるのみならず、非優遇状態(例えば、非特定モード)と同様に、現在の抽籤状態に基づいて、有利状態が付与されるか否かが決定されるように構成されている。そして、優遇状態では、抽籤状態がより有利となる場合はあるが、より不利となる場合はないように構成されている。したがって、有利状態に関する複数の抽籤状態を有する遊技機において、その遊技の興趣を向上させることができる。 Furthermore, in the present embodiment, transition control of a plurality of lottery states (e.g., normal mode) related to advantageous states (e.g., ART state) that are advantageous to the player is controlled to a preferential state (e.g., specific mode). In addition, in this preferential state, not only is the transition control of the lottery state given preferential treatment, but also an advantageous state is given based on the current lottery state, similar to the non-preferential state (for example, non-specific mode). The configuration is such that it is determined whether or not the In the preferential treatment state, the lottery state is configured so that it may be more advantageous, but it may not be more disadvantageous. Therefore, in a gaming machine having a plurality of lottery states related to advantageous states, it is possible to improve the interest of the game.

また、本実施形態では、非優遇状態において、抽籤状態の移行制御が行われない場合に、優遇状態に移行させるか否かが決定されるように構成されている。したがって、抽籤状態が移行しない場合であっても、それによって遊技の興趣が低下してしまうことを抑制することができる。 Furthermore, in the present embodiment, in the non-preferential state, if the lottery state transition control is not performed, it is determined whether or not to shift to the preferential state. Therefore, even if the lottery state does not change, it is possible to prevent the game from becoming less interesting.

[前兆状態の遊技の流れ]
次に、図37及び図38を参照して、上述した前兆状態における遊技の流れについて説明する。図37は、前兆状態の遊技の流れを説明する図であり、メインCPU101が行う各種制御の概要について説明する図である。また、図38は、メインCPU101が前兆状態において各種制御を行う際に参照する、メインROM102に記憶されている各種データテーブル(抽籤テーブル)の一例を示す図である。
[Flow of the game in the precursor state]
Next, with reference to FIGS. 37 and 38, the flow of the game in the above-mentioned precursor state will be explained. FIG. 37 is a diagram illustrating the flow of the game in the precursor state, and is a diagram illustrating an overview of various controls performed by the main CPU 101. Further, FIG. 38 is a diagram showing an example of various data tables (lottery tables) stored in the main ROM 102, which are referred to when the main CPU 101 performs various controls in the precursor state.

図37に示すように、前兆状態において、メインCPU101は、現在のRUSH種別と内部当籤役と乱数値とに基づいて、RUSH種別昇格抽籤を行う。具体的には、図38に示す、RUSH種別昇格抽籤テーブルを参照して、昇格先のRUSH種別(昇格せずを含む)を決定する。 As shown in FIG. 37, in the precursor state, the main CPU 101 performs a RUSH type promotion lottery based on the current RUSH type, internal winning combination, and random number value. Specifically, the RUSH type to be promoted (including non-promoted) is determined with reference to the RUSH type promotion lottery table shown in FIG.

メインCPU101は、RUSH種別昇格抽籤に当籤しなかった場合(RUSH種別昇格非当籤)には、前兆ゲーム数を更新し(すなわち、前兆ゲーム数を1減算し)、前兆ゲーム数を消化した場合(すなわち、前兆ゲーム数が0となる場合)には、制御状態をRUSH準備状態に移す。一方、前兆ゲーム数を消化していない場合(すなわち、前兆ゲーム数が未だ1以上である場合)には、前兆状態における処理を終了する。 When the main CPU 101 does not win the RUSH type promotion lottery (RUSH type promotion not won), it updates the number of precursor games (that is, subtracts 1 from the number of precursor games), and when the number of precursor games is exhausted ( That is, if the number of precursor games is 0), the control state is shifted to the RUSH preparation state. On the other hand, if the number of precursor games has not been exhausted (that is, if the number of precursor games is still 1 or more), the processing in the precursor state is ended.

メインCPU101は、RUSH種別昇格抽籤に当籤した場合(RUSH種別昇格当籤)には、現在のRUSH種別を昇格先のRUSH種別に更新し、また、前兆ゲーム数を更新し(すなわち、前兆ゲーム数を1減算し)、前兆ゲーム数を消化した場合(すなわち、前兆ゲーム数が0となる場合)には、制御状態をRUSH準備状態に移す。一方、前兆ゲーム数を消化していない場合(すなわち、前兆ゲーム数が未だ1以上である場合)には、前兆状態における処理を終了する。 When the main CPU 101 wins the RUSH type promotion lottery (RUSH type promotion win), the main CPU 101 updates the current RUSH type to the RUSH type to be promoted, and also updates the number of precursor games (in other words, updates the number of precursor games). When the number of precursor games is exhausted (that is, when the number of precursor games becomes 0), the control state is shifted to the RUSH preparation state. On the other hand, if the number of precursor games has not been exhausted (that is, if the number of precursor games is still 1 or more), the processing in the precursor state is ended.

上述したように、前兆状態は、RUSH当籤時に決定された前兆ゲーム数の間継続するものとなっている。それゆえ、決定された前兆ゲーム数が長いほど、RUSH種別の昇格に関する期待度が高くなる。また、決定されたRUSH種別が相対的に有利なものであるほど、長い前兆ゲーム数が決定されやすくなっている。それゆえ、決定された前兆ゲーム数が長いほど、RUSH種別自体の期待度も高くなる。 As described above, the precursor state continues for the number of precursor games determined when the RUSH is won. Therefore, the longer the determined number of precursor games, the higher the expectation regarding promotion of the RUSH type. Furthermore, the more advantageous the determined RUSH type is, the more likely it is that a long precursor game number will be determined. Therefore, the longer the determined number of precursor games, the higher the expectation level of the RUSH type itself.

なお、図示は省略するが、本実施形態では、サブCPU201が、前兆状態において、その期待度を示唆するため、複数の演出ステージ(前兆演出状態)による演出を行うようになっている。例えば、演出ステージとして、演出ステージ「1」~「3」を設定し、演出ステージ「1」が最も期待度が低く、演出ステージ「3」が最も期待度が高くなるように設定する。ここで、演出ステージの「期待度が高い(低い)」とは、偽の前兆状態を含む前兆状態において、RUSHに当籤していることの期待度が高い(低い)ことを示すものであってもよいし、RUSHに当籤していることを前提として、決定されているRUSH種別の期待度が高い(低い)ことを示すものであってもよいし、前兆ゲーム数の長短を示すものであってもよい。 Although not shown in the drawings, in this embodiment, the sub CPU 201 performs a performance using a plurality of performance stages (foreshadow performance states) in order to suggest the level of expectation in the precursor state. For example, production stages "1" to "3" are set as production stages, with production stage "1" having the lowest expectation and production stage "3" having the highest expectation. Here, "high (low) expectation level" in the production stage indicates that the expectation level of winning RUSH is high (low) in a precursor state including a false precursor state. It may also indicate that the level of expectation for the determined RUSH type is high (low) based on the assumption that the RUSH has been won, or it may indicate the merits and demerits of the number of precursory games. It's okay.

サブCPU201は、前兆状態(あるいは、偽の前兆状態)が開始するとき(あるいは、その中途であってもよい)に、複数の演出ステージの中から一の演出ステージを決定する(前兆状態の中途にあるときには、決定された演出ステージを昇格させるか否かを決定する)。 The sub CPU 201 determines one performance stage from among a plurality of performance stages when the precursor state (or false precursor state) starts (or may be in the middle). , it is determined whether or not to promote the determined production stage).

上述したように、このとき、RUSHに当籤しているか否かによって抽籤により演出ステージを決定する(あるいは、昇格させる)ようにしてもよいし、決定されているRUSH種別に応じて抽籤により演出ステージを決定する(あるいは、昇格させる)ようにしてもよいし、決定されている前兆ゲーム数に応じて抽籤により演出ステージを決定する(あるいは、昇格させる)ようにしてもよい。あるいは、これらを複合的に判断し、演出ステージを決定する(あるいは、昇格させる)ようにしてもよい。 As mentioned above, at this time, the production stage may be determined (or promoted) by lottery depending on whether or not the RUSH has been won, or the production stage may be determined by lottery according to the determined RUSH type. may be determined (or promoted), or the performance stage may be determined (or promoted) by lottery according to the determined number of portent games. Alternatively, the performance stage may be determined (or promoted) by making a composite judgment based on these factors.

また、演出ステージの期待度であるが、演出ステージ「1」が決定されているときには、真の前兆状態であるか偽の前兆状態であるかが不明な状態となり、演出ステージ「2」が決定されているときには、真の前兆状態であることは明らかである(すなわち、RUSH状態に移行することは確定している)ものの、RUSH種別の期待度が不明な状態となり、演出ステージ「3」が決定されているときには、真の前兆状態であり(すなわち、RUSH状態に移行することは確定しており)、また、RUSH種別の期待度が高い状態(例えば、RUSH種別が「2」以外)であることが明らかな状態となるように、演出ステージの期待度が対応付けされ、それにしたがって演出ステージが選択されるようにしてもよい。 Also, regarding the expectation level of the production stage, when production stage "1" is determined, it is unclear whether it is a true precursor state or a false precursor state, and production stage "2" is determined. When it is, it is clear that the state is a true precursor state (that is, it is certain that it will transition to the RUSH state), but the expectation level of the RUSH type is unknown, and the production stage "3" is When it has been determined, it is a true precursor state (that is, it is certain that the transition to the RUSH state will occur), and the state in which the expectation level of the RUSH type is high (for example, the RUSH type is other than "2"). In order to make certain things clear, the expectations of the performance stages may be associated with each other, and the performance stage may be selected accordingly.

前兆状態において、メインCPU101は、前兆ゲーム数消化となった場合、制御状態をRUSH準備状態に移行させる。一方、他の制御状態への移行がない場合には、上述した前兆状態における処理(図38参照)を繰り返し行うことで、前兆状態における遊技を制御している。 In the precursor state, when the number of precursor games is exhausted, the main CPU 101 shifts the control state to the RUSH preparation state. On the other hand, if there is no transition to another control state, the game in the precursor state is controlled by repeatedly performing the processing in the precursor state described above (see FIG. 38).

[RUSH準備状態の遊技の流れ]
次に、図39~図41を参照して、上述したRUSH準備状態における遊技の流れについて説明する。図39は、RUSH準備状態の遊技の流れを説明する図であり、メインCPU101及びサブCPU201が行う各種制御の概要について説明する図である。また、図40は、メインCPU101がRUSH準備状態において各種制御を行う際に参照する、メインROM102に記憶されている各種データテーブル(抽籤テーブル)の一例を示す図であり、図41は、サブCPU201がRUSH準備状態において行う演出制御の一例を示す図である。
[Game flow in RUSH preparation state]
Next, the flow of the game in the RUSH preparation state described above will be explained with reference to FIGS. 39 to 41. FIG. 39 is a diagram illustrating the flow of the game in the RUSH preparation state, and is a diagram illustrating an overview of various controls performed by the main CPU 101 and the sub CPU 201. Further, FIG. 40 is a diagram showing an example of various data tables (lottery tables) stored in the main ROM 102 that are referred to when the main CPU 101 performs various controls in the RUSH preparation state, and FIG. It is a diagram showing an example of production control performed in the RUSH preparation state.

図39に示すように、RUSH準備状態において、サブCPU201は、前兆ゲーム数が0となって前兆状態からRUSH準備状態に移行するときに、RUSH準備状態に移行すること、すなわち、RUSHに当籤していたことを告知する当籤告知を行うか否かの告知抽籤を行う。 As shown in FIG. 39, in the RUSH preparation state, when the number of precursor games becomes 0 and the transition from the precursor state to the RUSH preparation state occurs, the sub CPU 201 transitions to the RUSH preparation state, that is, when winning the RUSH. A lottery will be held to decide whether or not to make a winning announcement to announce that the winner has won.

なお、この告知抽籤に際しては、例えば、前兆状態においてすでに演出ステージ「3」が選択されていた場合には、必ず当籤告知が行われるようにしてもよい。すなわち、例えば、前兆状態においてすでにRUSH状態に移行することが確定的に報知されている場合には、後述の特殊前兆を行うことなく当籤告知が行われるようにしてもよい。 Note that in this notification lottery, for example, if the performance stage "3" has already been selected in the precursor state, the winning notification may be made without fail. That is, for example, if the transition to the RUSH state has already been definitively announced in the precursor state, the winning announcement may be made without performing the special precursor described later.

また、例えば、単に現在のRUSH種別に応じた確率で、当籤告知が行われるか否かが決定されるようにしてもよい。具体的には、現在のRUSH種別が相対的に期待度の高いもの(例えば、RUSH種別「3」又は「4」)である場合には、現在のRUSH種別が相対的に期待度の低いもの(例えば、RUSH種別「2」)である場合よりも、当籤告知が行われることが決定される確率が低くなるように、告知抽籤が行われるようにしてもよい。すなわち、当籤告知が行われないということは、演出上は、前兆状態が擬似的に継続している(見た目上、前兆状態の演出ステージによる演出表示が継続している)こととなる。それゆえ、前兆状態が長いほどRUSH状態において付与される特典(ART期間)の期待度が高いという法則性に基づく演出を、前兆状態に引き続いてRUSH準備状態においても行うことができる。 Further, for example, it may be determined whether or not a winning announcement is made based on a probability that simply corresponds to the current RUSH type. Specifically, if the current RUSH type is one with relatively high expectations (for example, RUSH type "3" or "4"), the current RUSH type is one with relatively low expectations. (For example, RUSH type "2") The notification lottery may be performed such that the probability that a winning notification will be announced is lower than that in the case of RUSH type "2". In other words, the fact that the winning announcement is not made means that the foreshadowing state continues in a pseudo manner (visually, the performance display based on the performance stage of the foreshadowing state continues). Therefore, an effect based on the rule that the longer the precursor state is, the higher the expectation of the benefit (ART period) given in the RUSH state is, can be performed in the RUSH preparation state following the precursor state.

また、例えば、現在のRUSH種別と演出ステージとの関係に応じた確率で、当籤告知が行われるか否かが決定されるようにしてもよい。具体的には、現在のRUSH種別が相対的に期待度の高いもの(例えば、RUSH種別「3」又は「4」)であるが、現在の演出ステージが相対的に期待度の低いもの(例えば、演出ステージ「1」)である場合には、現在の演出ステージが相対的に期待度の高いもの(例えば、演出ステージ「2」又は「3」)である場合よりも、当籤告知が行われることが決定される確率が低くなるように、告知抽籤が行われるようにしてもよい。すなわち、RUSH種別の期待度と演出ステージの期待度との間にギャップが生じている場合には、当籤告知が行われにくく、後述の特殊前兆が行われやすくすればよい。 Further, for example, it may be determined whether or not a winning announcement will be made based on the probability depending on the relationship between the current RUSH type and the production stage. Specifically, the current RUSH type is one with relatively high expectations (for example, RUSH type "3" or "4"), but the current production stage is one with relatively low expectations (for example, RUSH type "3" or "4"). , production stage "1"), the winning announcement is made more than when the current production stage is one with relatively high expectations (for example, production stage "2" or "3"). Announcement lottery may be performed so that the probability that the decision will be made is low. That is, if there is a gap between the level of expectation of the RUSH type and the level of expectation of the production stage, it is sufficient to make it difficult for the winning announcement to be made and for the special omens to be described later to be made more likely.

サブCPU201は、告知抽籤の結果、当籤告知を行うことを決定した場合(告知当籤)には、液晶図柄揃いによる当籤告知を行う。一方、サブCPU201は、告知抽籤の結果、当籤告知を行うことを決定しない場合(告知非当籤)には、特殊前兆を行う。特殊前兆は、RUSH準備状態(すなわち、有利状態に移行することが確定している状態)においても、擬似的な前兆状態としての演出を行うものであり、その一例を図41に示す。 When the sub CPU 201 determines to make a winning announcement as a result of the announcement lottery (announcement winning), the sub CPU 201 makes a winning announcement by aligning the liquid crystal symbols. On the other hand, if the sub CPU 201 does not decide to announce a winning result as a result of the announcement lottery (notification non-winning), it issues a special omen. The special precursor performs an effect as a pseudo precursor state even in the RUSH preparation state (that is, the state where it is certain that the transition to the advantageous state will occur), and an example thereof is shown in FIG. 41.

図41に示すように、本実施形態では、少なくとも、通常状態及び前兆状態において、表示装置11内で複数の装飾図柄(例えば、装飾図柄「1」~「9」)が複数列(例えば、3列)に変動表示及び停止表示され、これにより、現在の通常モードを示唆したり、あるいは、前兆状態における演出ステージの期待度を示唆したりする演出が行われるようになっている。 As shown in FIG. 41, in this embodiment, a plurality of decorative patterns (for example, decorative patterns "1" to "9") are arranged in a plurality of columns (for example, three (column) is displayed in a fluctuating manner and in a static manner, thereby producing an effect that suggests the current normal mode or suggests the level of expectation for the effect stage in the premonitory state.

ここで、液晶図柄揃いによる当籤告知を行う場合(図41中、当籤告知ありの場合)には、前兆ゲーム数が0となったときに、複数の装飾図柄が特定の表示態様(例えば、同じ装飾図柄の3つ揃い)で停止表示され、これにより、RUSH状態(より詳細には、その準備状態であるRUSH準備状態)に移行することが確定的に報知される。そして、移行したRUSH準備状態では、遊技者にとって有利な停止操作の手順の報知が開始されるとともに、表示装置11上では、前兆状態における演出ステージの表示から、RUSH準備状態における演出表示に遷移する。 Here, when a winning announcement is made by aligning the LCD symbols (in the case of winning announcement in FIG. 41), when the number of precursor games reaches 0, multiple decorative symbols are displayed in a specific display mode (for example, the same A set of three decorative symbols) is stopped and displayed, thereby definitively notifying that the RUSH state (more specifically, the RUSH preparation state that is the preparation state) will be entered. Then, in the RUSH preparation state to which the transition has been made, notification of the stop operation procedure advantageous to the player is started, and on the display device 11, the display of the performance stage in the precursor state changes to the performance display in the RUSH preparation state. .

一方、当籤告知を行わず特殊前兆を行う場合(図41中、当籤告知なしの場合)には、前兆ゲーム数が0となったときにも、複数の装飾図柄が特定の表示態様で停止表示されず、前兆状態における演出ステージの表示のままRUSH準備状態に移行する。すなわち、表示装置11上では、擬似的に前兆状態が継続することとなる。もっとも、制御状態はRUSH準備状態であることから、押し順役に当籤した場合には、遊技者にとって有利な停止操作の手順の報知は行われる。それゆえ、この場合には、RUSH状態(より詳細には、その準備状態であるRUSH準備状態)に移行することは報知されていないが、遊技者にとって有利な停止操作の手順の報知は行われるという特殊な演出状態(特殊前兆)が発生することになる。これにより、前兆状態の遊技性を多様なものとし、また、有利状態移行に関する報知を多様なものとすることができ、遊技の興趣を向上させることができる。 On the other hand, when a special omen is made without a winning announcement (in the case of no winning announcement in Figure 41), multiple decorative symbols are stopped and displayed in a specific display mode even when the number of omen games reaches 0. Instead, the stage moves to the RUSH preparation state with the production stage still displayed in the precursor state. That is, on the display device 11, the precursor state continues in a pseudo manner. However, since the control state is the RUSH preparation state, if the push order winning combination is won, the player will be informed of the procedure for the stop operation that is advantageous to the player. Therefore, in this case, although the transition to the RUSH state (more specifically, the RUSH preparation state that is its preparation state) is not notified, the procedure for the stop operation that is advantageous to the player is notified. A special performance state (special omen) will occur. As a result, the gameplay of the precursor state can be varied, and the notification regarding the transition to the advantageous state can be varied, and the interest in the game can be improved.

なお、特殊前兆中には、上記に加え、前兆状態における演出ステージを昇格させる演出を行うようにしてもよい。具体的には、サブCPU201は、特殊前兆中における現在の演出ステージと現在のRUSH種別と乱数値とに基づいて、演出ステージ昇格抽籤を行い、その結果に応じて、適宜演出ステージを昇格させるようにすればよい。この演出ステージ昇格抽籤は、RUSH準備状態が終了するまで単位遊技毎に行われるようにしてもよいし、所定ゲーム数(例えば、3ゲーム)毎に行われるようにしてもよい。また、演出ステージ昇格抽籤に際しては、後述のRUSH種別昇格抽籤の抽籤結果も考慮されるようにすればよい。 Note that during the special omen, in addition to the above, an effect may be performed to promote the effect stage in the omen state. Specifically, the sub CPU 201 performs a production stage promotion lottery based on the current production stage during the special sign, the current RUSH type, and the random value, and promotes the production stage as appropriate according to the result. Just do it. This production stage promotion lottery may be performed every unit game until the RUSH preparation state ends, or may be performed every predetermined number of games (for example, 3 games). Furthermore, when performing the production stage promotion lottery, the lottery results of the RUSH type promotion lottery, which will be described later, may also be taken into consideration.

例えば、サブCPU201は、現在の演出ステージが「1」であるとき、現在のRUSH種別が「3」であれば、1/8の確率で演出ステージを昇格させて演出ステージを「2」とすることを決定し、現在のRUSH種別が「4」であれば、1/2の確率で演出ステージを昇格させて演出ステージを「2」とすることを決定する。また、現在の演出ステージが「2」であるとき、現在のRUSH種別が「3」であれば、1/16の確率で演出ステージを昇格させて演出ステージを「3」とすることを決定し、現在のRUSH種別が「4」であれば、1/4の確率で演出ステージを昇格させて演出ステージを「3」とすることを決定する。 For example, if the current production stage is "1" and the current RUSH type is "3", the sub CPU 201 promotes the production stage to "2" with a probability of 1/8. If the current RUSH type is "4", it is determined that the production stage will be promoted to "2" with a probability of 1/2. Also, if the current production stage is "2" and the current RUSH type is "3", it is decided that the production stage will be promoted to "3" with a probability of 1/16. , if the current RUSH type is "4", it is determined that the production stage will be promoted to "3" with a probability of 1/4.

また、例えば、サブCPU201は、現在の演出ステージが「1」であるとき、現在のRUSH種別が「3」であれば、1/8の確率で演出ステージを昇格させて演出ステージを「2」とすることを決定し、1/16の確率で演出ステージを昇格させて演出ステージを「3」とすることを決定し、現在のRUSH種別が「4」であれば、1/2の確率で演出ステージを昇格させて演出ステージを「2」とすることを決定し、1/4の確率で演出ステージを昇格させて演出ステージを「3」とすることを決定する。 For example, if the current production stage is "1" and the current RUSH type is "3", the sub CPU 201 promotes the production stage with a probability of 1/8 and changes the production stage to "2". It is decided that the production stage will be promoted to "3" with a probability of 1/16, and if the current RUSH type is "4", the probability is 1/2. It is decided to promote the production stage to make the production stage "2", and it is decided to promote the production stage with a probability of 1/4 to make the production stage "3".

すなわち、演出ステージを昇格させるのは、段階的であってもよいし、非段階的であってもよい。また、演出ステージを昇格させるか否かは、特殊前兆が開始するとき(すなわち、前兆ゲーム数が0となったときに告知非当籤であったとき)に、予め決定しておくようにしてもよい。あるいは、RUSH準備状態が所定期間(例えば、10ゲーム)継続する毎に、演出ステージを昇格させるようにしてもよい。 That is, the production stage may be promoted in stages or in a non-staged manner. Also, whether or not to promote the production stage may be determined in advance when the special omen starts (i.e., when the number of omen games reaches 0 and the announcement is non-winning). good. Alternatively, the production stage may be promoted every time the RUSH preparation state continues for a predetermined period (for example, 10 games).

メインCPU101は、RUSH準備状態において、現在のRUSH種別と内部当籤役と乱数値とに基づいて、RUSH種別昇格抽籤を行う。具体的には、図38に示した、RUSH種別昇格抽籤テーブルを参照して、昇格先のRUSH種別(昇格せずを含む)を決定する。 In the RUSH preparation state, the main CPU 101 performs a RUSH type promotion lottery based on the current RUSH type, internal winning combination, and random value. Specifically, the RUSH type to be promoted (including non-promoted) is determined with reference to the RUSH type promotion lottery table shown in FIG.

メインCPU101は、RUSH種別昇格抽籤に当籤した場合(RUSH種別昇格当籤)には、現在のRUSH種別を昇格先のRUSH種別に更新する。RUSH種別昇格抽籤に当籤しなかった場合(RUSH種別昇格非当籤)には、現在のRUSH種別を保持する。そして、メインCPU101は、押し順役に当籤した場合、押し順を報知する。 When the main CPU 101 wins the RUSH type promotion lottery (RUSH type promotion winning), the main CPU 101 updates the current RUSH type to the RUSH type to be promoted. If the RUSH type promotion lottery is not won (RUSH type promotion non-winning), the current RUSH type is held. Then, when the main CPU 101 wins the push order combination, the main CPU 101 notifies the push order.

具体的には、当籤した押し順役の種類に応じて、遊技者にとって有利な停止操作の手順(図22~図24参照)を示す指示情報(ナビデータ)を、指示モニタに表示する制御を行うとともに、サブCPU201側で認識可能となるように指示情報(ナビデータ)を含む情報(コマンド)を送信する(他の制御状態における押し順報知も同様)。RUSH準備状態では、RT状態をRT4状態へと移行させるための停止操作の手順が報知されるとともに、より多くのメダルの払い出しを受け得る停止操作の手順が報知される。また、上述したように、「F_7リプ_123」~「F_7リプ_321」に当籤した場合には、所定確率で、全ナビ又は第1停止ナビとなる停止操作の手順が報知される場合がある。また、同様に、「F_チャンスリプ_123」~「F_チャンスリプ_321」に当籤した場合には、所定確率で、全ナビ又は第1停止ナビとなる停止操作の手順が報知される場合がある。すなわち、上述した各種データテーブル(抽籤テーブル)及び後述の各種データテーブル(抽籤テーブル)において、内部当籤役の欄に「チャンスリプ」と記されている場合には、「F_チャンスリプ_123」~「F_チャンスリプ_321」に当籤した場合に、停止操作の手順が適切であったため、結果として「チャンスリプ」が成立した場合を含み、停止操作の手順が適切でなかったため、結果として「チャンスリプ」が成立しなかった場合を含まない。 Specifically, control is performed to display instruction information (navigation data) on the instruction monitor that indicates the stop operation procedure (see FIGS. 22 to 24) that is advantageous to the player, depending on the type of winning combination. At the same time, information (commands) including instruction information (navigation data) is transmitted so that it can be recognized by the sub CPU 201 (the same applies to press order notification in other control states). In the RUSH preparation state, a stop operation procedure for transitioning the RT state to the RT4 state is notified, and a stop operation procedure for receiving a payout of more medals is also notified. Further, as described above, if "F_7 Rep_123" to "F_7 Rep_321" are won, the stop operation procedure for all navigation or the first stop navigation may be notified with a predetermined probability. Similarly, if you win "F_chance slip_123" to "F_chance slip_321", you may be notified of the stop operation procedure that will result in full navigation or first stop navigation with a predetermined probability. That is, in the various data tables (lottery tables) mentioned above and the various data tables (lottery tables) described later, when "Chance Rip" is written in the internal winning combination column, "F_Chance Rip_123" to " F_Chance Reply_321", the stop operation procedure was appropriate, and as a result, a "Chance Reply" was established. This does not include cases where this does not hold true.

メインCPU101は、押し順が報知され得る遊技において、停止操作が行われた結果、「RT4移行リプ」が成立し得ない遊技において、「RT4移行リプ」が成立しなかった場合(RT4移行リプ未成立、押し順ミス未発生)、RUSH準備状態における処理を終了する。 In a game where the push order can be notified, the main CPU 101 determines if the "RT4 transition rep" is not established in a game where the "RT4 transition rep" cannot be established as a result of a stop operation (RT4 transition rep is not yet established). (No press order error has occurred), the process in the RUSH preparation state ends.

メインCPU101は、押し順が報知され得る遊技において、停止操作が行われた結果、「RT4移行リプ」が成立した場合(RT4移行リプ成立)、及び「RT4移行リプ」が成立し得る遊技において、報知された押し順にしたがわず「RT4移行リプ」が成立しなかった場合(押し順ミス発生)、乱数値に基づいて、RUSH状態振分抽籤を行う。具体的には、図40に示す、RUSH状態振分抽籤テーブルを参照して、移行先のRUSH状態を、通常RUSH状態及び特別RUSH状態のいずれの状態とするかを決定する。 The main CPU 101 determines whether an "RT4 transition reply" is established as a result of a stop operation in a game where the push order can be notified (RT4 transition reply established), and a game where an "RT4 transition reply" can be established. If the notified press order is not followed and the "RT4 transition reply" is not established (push order error occurs), a RUSH state distribution lottery is performed based on a random number value. Specifically, with reference to the RUSH state distribution lottery table shown in FIG. 40, it is determined whether the destination RUSH state is the normal RUSH state or the special RUSH state.

メインCPU101は、RUSH状態振分抽籤の結果決定されたRUSH状態と現在のRUSH種別と乱数値とに基づいて、保障報知期間抽籤を行う。具体的には、図40に示す、保障報知期間抽籤テーブルを参照して、RUSH状態における「7揃いリプ」成立のための停止操作の手順が報知される回数の保障回数である、保障報知期間を決定する。 The main CPU 101 performs a guarantee notification period lottery based on the RUSH status determined as a result of the RUSH status distribution lottery, the current RUSH type, and the random value. Specifically, with reference to the guarantee notification period lottery table shown in FIG. 40, the guarantee notification period is determined, which is the guaranteed number of times the stop operation procedure for establishing a "set of 7 reply" in the RUSH state is notified. Determine.

メインCPU101は、RUSH状態振分抽籤の結果決定されたRUSH状態と現在のRUSH種別と乱数値とに基づいて、追加報知期間決定率抽籤を行う。具体的には、図40に示す、追加報知期間決定率抽籤テーブルを参照して、RUSH状態における「7揃いリプ」成立のための停止操作の手順が報知される回数を追加する(すなわち、報知期間を延長する)ための抽籤が行われる際に参照される、保障報知期間決定率を決定する。そして、メインCPU101は、制御状態をRUSH状態(通常RUSH状態又は特別RUSH状態)に移す。 The main CPU 101 performs an additional notification period determination rate lottery based on the RUSH status determined as a result of the RUSH status distribution lottery, the current RUSH type, and the random number value. Specifically, with reference to the additional notification period determination rate lottery table shown in FIG. Determine the guarantee notification period determination rate, which is referred to when a lottery is held to extend the period. Then, the main CPU 101 shifts the control state to a RUSH state (normal RUSH state or special RUSH state).

なお、追加報知期間決定率「極低」は、例えば、追加報知期間決定率が1~5%程度の確率であることを示し、追加報知期間決定率「高」は、例えば、追加報知期間決定率が75~89%程度の確率であることを示し、追加報知期間決定率「極高」は、例えば、追加報知期間決定率が90~95%程度の確率であることを示すものである。それゆえ、追加報知期間決定率「極低」が決定された場合には、追加的に報知期間が付与される可能性が低く、追加報知期間決定率「高」又は「極高」が決定された場合には、追加的に報知期間が付与される可能性が高くなっている。 Note that the additional notification period determination rate "very low" indicates, for example, that the additional notification period determination rate is approximately 1 to 5%, and the additional notification period determination rate "high" indicates, for example, that the additional notification period determination rate is approximately 1 to 5%. The additional notification period determination rate "extremely high" indicates that the additional notification period determination rate is approximately 90 to 95%, for example. Therefore, if the additional notification period determination rate is determined to be "very low", there is a low possibility that an additional notification period will be granted, and the additional notification period determination rate is determined to be "high" or "very high". In this case, there is a high possibility that an additional notification period will be granted.

RUSH準備状態において、メインCPU101は、RT4移行リプ成立となった場合、あるいは、押し順ミス発生となった場合、制御状態をRUSH状態(通常RUSH状態又は特別RUSH状態)に移行させる。一方、他の制御状態への移行がない場合には、上述したRUSH準備状態における処理(図39参照)を繰り返し行うことで、RUSH準備状態における遊技を制御している。 In the RUSH preparation state, the main CPU 101 shifts the control state to the RUSH state (normal RUSH state or special RUSH state) when the RT4 transition request is established or when a press order error occurs. On the other hand, if there is no transition to another control state, the game in the RUSH preparation state is controlled by repeatedly performing the process in the RUSH preparation state (see FIG. 39) described above.

このように、本実施形態では、遊技者にとって有利な有利状態(例えば、ART状態)の価値(例えば、RUSH種別)が低い場合には、前兆状態において第1の前兆演出が決定されやすく、価値が高い場合には、前兆状態において第2の前兆演出が決定されやすくなっているが、有利状態の価値が高い場合であって、第1の前兆演出が行われる場合には、さらに、前兆状態終了後の準備状態(例えば、RUSH準備状態)において特殊前兆演出(例えば、特殊前兆)が行われるように構成されている。すなわち、相対的に期待度の低い前兆演出が行われる場合であっても、準備状態において特殊前兆演出が行われた場合には、有利状態の価値が高いことを期待させることが可能となり、また、特殊前兆演出を含め、前兆演出自体の興趣も飛躍的に向上させることができる。したがって、有利状態の前兆状態における演出に関し、その興趣を向上させることができる。 As described above, in the present embodiment, when the value (for example, RUSH type) of an advantageous state (for example, ART state) that is advantageous to the player is low, the first precursor performance is likely to be determined in the precursor state, and the value increases. is high, the second omen effect is more likely to be determined in the omen state, but when the value of the advantageous state is high and the first omen effect is performed, the omen state is more likely to be determined. It is configured such that a special omen effect (for example, a special omen) is performed in a preparatory state (for example, a RUSH preparatory state) after the completion of the process. In other words, even if a precursor performance with relatively low expectations is performed, if a special precursor performance is performed in the preparation state, it is possible to make the player expect that the value of the advantageous state is high, and , the interest of the omen performance itself, including the special omen production, can be dramatically improved. Therefore, it is possible to improve the interest of the performance in the state that is a sign of an advantageous state.

また、本実施形態では、遊技者にとって有利な有利状態(例えば、ART状態)の価値(例えば、RUSH種別)が低い場合には、前兆状態において第1の前兆演出が決定されやすく、価値が高い場合には、前兆状態において第2の前兆演出が決定されやすくなっているが、有利状態の価値が高い場合であって、第1の前兆演出が行われる場合には、有利状態移行の告知演出が行われなければ、さらに、前兆状態終了後の準備状態(例えば、RUSH準備状態)において特殊前兆演出(例えば、特殊前兆)が行われるように構成されている。すなわち、相対的に期待度の低い前兆演出が行われる場合であっても、告知演出が行われずに、準備状態において特殊前兆演出が行われた場合には、有利状態の価値が高いことを期待させることが可能となり、また、特殊前兆演出を含め、前兆演出自体の興趣も飛躍的に向上させることができる。したがって、有利状態の前兆状態における演出に関し、その興趣を向上させることができる。 Furthermore, in the present embodiment, when the value (for example, RUSH type) of an advantageous state (for example, ART state) that is advantageous to the player is low, the first precursor performance is likely to be determined in the precursor state, and the value is high. In this case, the second omen performance is more likely to be determined in the omen state, but when the value of the advantageous state is high and the first omen performance is performed, the announcement performance of the transition to the advantageous state is If this is not performed, a special precursor effect (for example, a special precursor) is further configured to be performed in a preparation state (for example, a RUSH preparation state) after the end of the precursor state. In other words, even if a precursor performance with relatively low expectations is performed, if a special precursor performance is performed in the preparation state without an announcement performance, the value of the advantageous state is expected to be high. Furthermore, the interest of the omen effects themselves, including special omen effects, can be dramatically improved. Therefore, it is possible to improve the interest of the performance in the state that is a sign of an advantageous state.

また、本実施形態では、遊技者にとって有利な有利状態(例えば、ART状態)の価値(例えば、RUSH種別)が低い場合には、前兆状態において第1の前兆演出が決定されやすく、価値が高い場合には、前兆状態において第2の前兆演出が決定されやすくなっているが、有利状態の価値が高い場合であって、第1の前兆演出が行われる場合には、さらに、前兆状態終了後の準備状態(例えば、RUSH準備状態)において、当該準備状態が終了するまで特殊前兆演出(例えば、特殊前兆)が行われるように構成されている。すなわち、相対的に期待度の低い前兆演出が行われる場合であっても、準備状態において特殊前兆演出が行われた場合には、有利状態の価値が高いことを期待させることが可能となり、また、特殊前兆演出を含め、前兆演出自体の興趣も飛躍的に向上させることができる。したがって、有利状態の前兆状態における演出に関し、その興趣を向上させることができる。 Furthermore, in the present embodiment, when the value (for example, RUSH type) of an advantageous state (for example, ART state) that is advantageous to the player is low, the first precursor performance is likely to be determined in the precursor state, and the value is high. In this case, the second omen performance is more likely to be determined in the omen state, but in cases where the value of the advantageous state is high and the first omen performance is performed, the second omen performance is more likely to be determined after the omen state ends. In the preparation state (for example, RUSH preparation state), a special omen effect (for example, special omen) is performed until the preparation state ends. In other words, even if a precursor performance with relatively low expectations is performed, if a special precursor performance is performed in the preparation state, it is possible to make the player expect that the value of the advantageous state is high, and , the interest of the omen performance itself, including the special omen production, can be dramatically improved. Therefore, it is possible to improve the interest of the performance in the state that is a sign of an advantageous state.

また、本実施形態では、有利状態の準備状態において、遊技者にとって有利な停止操作の手順の報知は開始されるが、演出上は前兆状態のままである場合が生じるように構成されている。すなわち、遊技者に対して、前兆状態において突如有利な停止操作の手順の報知が開始されたかのような驚きを与えることができるようになっている。したがって、遊技者にとって有利な停止操作の手順が報知される有利状態の開始前に行われる演出に関し、その興趣を向上させることができる。 Furthermore, in the present embodiment, in the preparation state of the advantageous state, notification of the stop operation procedure that is advantageous to the player is started, but the system is configured such that the presentation may remain in the foreshadowing state. In other words, it is possible to give a surprise to the player as if the notification of an advantageous stop operation procedure had suddenly started in the premonitory state. Therefore, it is possible to improve the interest of the performance that is performed before the start of the advantageous state in which the procedure of the stop operation that is advantageous to the player is notified.

[RUSH状態の遊技の流れ]
次に、図42~図44を参照して、上述したRUSH状態における遊技の流れについて説明する。図42は、通常RUSH状態の遊技の流れを説明する図であり、メインCPU101及びサブCPU201が行う各種制御の概要について説明する図である。また、図43は、特別RUSH状態の遊技の流れを説明する図であり、メインCPU101及びサブCPU201が行う各種制御の概要について説明する図である。また、図44は、サブCPU201がRUSH状態において行う演出制御の一例を示す図である。
[Game flow in RUSH state]
Next, the flow of the game in the above-mentioned RUSH state will be explained with reference to FIGS. 42 to 44. FIG. 42 is a diagram illustrating the flow of the game in the normal RUSH state, and is a diagram illustrating an overview of various controls performed by the main CPU 101 and the sub CPU 201. Further, FIG. 43 is a diagram for explaining the flow of the game in the special RUSH state, and is a diagram for explaining the outline of various controls performed by the main CPU 101 and the sub CPU 201. Further, FIG. 44 is a diagram showing an example of production control performed by the sub CPU 201 in the RUSH state.

(通常RUSH状態)
図42に示すように、メインCPU101は、通常RUSH状態が開始したとき(通常RUSH状態開始時)、又は通常RUSH状態において追加報知期間抽籤の当籤が継続している場合(追加報知期間抽籤継続)には、RUSH準備状態において決定された追加報知期間決定率(「極低」~「極高」のいずれか)と乱数値とに基づいて、追加報知期間抽籤を行う。
(Normal RUSH state)
As shown in FIG. 42, the main CPU 101 operates when the normal RUSH state starts (normal RUSH state start) or when the additional notification period lottery continues in the normal RUSH state (additional notification period lottery continues). In this step, an additional notification period is determined based on the additional notification period determination rate (one of "very low" to "very high") determined in the RUSH preparation state and a random value.

メインCPU101は、追加報知期間抽籤に当籤した場合(追加報知期間抽籤継続)には、RUSH状態における報知回数を1回追加する(すなわち、報知期間を所定期間延長する、報知期間を増加させる)。なお、この場合、追加される報知回数をさらに抽籤によって決定するようにしてもよいし、追加報知期間抽籤の段階で何回追加するのかを予め決定するようにしてもよい。すなわち、追加される報知回数は複数回であってもよい。 When the main CPU 101 wins the additional notification period lottery (additional notification period lottery continues), the main CPU 101 adds one time to the number of notifications in the RUSH state (that is, extends the notification period by a predetermined period or increases the notification period). In this case, the number of notifications to be added may be further determined by lottery, or the number of times to be added may be determined in advance at the stage of the additional notification period lottery. That is, the number of notifications to be added may be multiple times.

サブCPU201は、追加報知期間抽籤に当籤した場合(追加報知期間抽籤継続)には、乱数値に基づいて、ランプ点灯抽籤を行う。具体的には、ランプ群21を、所定期間(例えば、約1秒間)所定の表示態様で点灯させる(ランプ点灯演出を行う)か否かを抽籤により決定する。なお、ランプ群21に替えて、あるいはこれとともに、サブ表示装置18の所定箇所において、所定期間(例えば、約1秒間)所定の表示態様の表示を行うようにしてもよい。また、表示装置11の所定箇所において、所定期間(例えば、約1秒間)所定の表示態様の表示を行うようにしてもよい。また、スピーカ65L,65Rから、所定期間(例えば、約1秒間)所定の音が出力されるようにしてもよい。このランプ点灯演出は、追加報知期間抽籤の当籤が継続していることを報知するための演出であり、その一例を図44に示す。 When the sub CPU 201 wins the additional notification period lottery (additional notification period lottery continues), the sub CPU 201 performs a lamp lighting lottery based on a random number value. Specifically, it is determined by lottery whether or not the lamp group 21 is to be lit in a predetermined display mode for a predetermined period (for example, about 1 second) (performing a lamp lighting effect). Note that instead of or in addition to the lamp group 21, a predetermined display mode may be displayed at a predetermined location of the sub-display device 18 for a predetermined period (for example, about 1 second). Furthermore, a predetermined display mode may be displayed at a predetermined location on the display device 11 for a predetermined period (for example, about 1 second). Furthermore, a predetermined sound may be output from the speakers 65L and 65R for a predetermined period (for example, about 1 second). This lamp lighting effect is a effect to notify that the additional notification period lottery is continuing, and an example thereof is shown in FIG. 44.

図44に示すランプ点灯演出の例では、通常RUSH状態(後述の特別RUSH状態も同様)において、RUSH状態の開始時(1ゲーム目)から6ゲーム目まで追加報知期間抽籤の当籤が継続していることを示しており、また、6ゲーム目において、ランプ点灯抽籤に当籤し、ランプ点灯演出が行われたことを示している。ここで、RUSH状態の開始時(1ゲーム目)には、RUSH状態が開始したこと(すなわち、追加報知期間抽籤が開始されたこと)を示す開始報知は行われるものの、1~5ゲーム目までは、追加報知期間抽籤の当籤が継続していることを示す継続報知は行われていないため、この間に、7揃いリプ成立となる押し順が報知された場合、保障報知期間であるから押し順が報知されたのか、それとも報知期間が追加されて押し順が報知されたのかは、遊技者は認識することができない。 In the example of the lamp lighting effect shown in FIG. 44, in the normal RUSH state (the same applies to the special RUSH state described later), the additional notification period lottery continues from the start of the RUSH state (first game) to the sixth game. It also shows that in the 6th game, the player won the lamp lighting lottery and a lamp lighting effect was performed. Here, at the start of the RUSH state (first game), a start notification indicating that the RUSH state has started (that is, that the additional notification period lottery has started) is performed, but in the first to fifth games Since there is no continuous notification indicating that the winning of the additional notification period lottery is continuing, if a push order that results in a set of 7 is announced during this period, the push order will be changed because it is a guaranteed notification period. The player cannot recognize whether the press order has been announced or whether the press order has been announced with an additional notification period.

これに対し、6ゲーム目では、ランプ点灯演出(すなわち、継続報知)が行われることで、追加報知期間抽籤の当籤が継続していることが報知されている。これにより、遊技者は、追加報知期間抽籤の当籤が継続していることをはじめて認識することができる。また、例えば、1回の追加報知期間抽籤の当籤につき、1回の報知期間が追加される場合には、遊技者は合計6回の報知期間が追加されたことを認識することができる。また、例えば、1回の追加報知期間抽籤の当籤につき、複数回の報知期間が追加され得る場合には、遊技者は少なくとも6回以上の報知期間が追加されたことを認識することができる。 On the other hand, in the sixth game, a lamp lighting effect (that is, continuous notification) is performed to notify that the winning of the additional notification period lottery is continuing. As a result, the player can recognize for the first time that the additional notification period lottery continues to be won. Further, for example, if one additional notification period is added for one additional notification period lottery win, the player can recognize that a total of six notification periods have been added. Further, for example, if multiple notification periods can be added for one additional notification period lottery win, the player can recognize that at least six notification periods have been added.

なお、ランプ点灯抽籤に用いられる要素は、適宜設定することができる。例えば、追加報知期間抽籤の当籤が継続していることを前提に、単位遊技毎に所定確率(例えば、1/8)の確率でランプ点灯演出を行うか否かを決定するようにしてもよいし、所定期間(例えば3ゲーム)毎に同様の確率でランプ点灯演出を行うか否かを決定するようにしてもよい。 Note that the elements used in the lamp lighting lottery can be set as appropriate. For example, it may be determined whether or not to perform a lamp lighting effect with a predetermined probability (for example, 1/8) for each unit game on the premise that the additional notification period lottery continues to be won. However, it may be determined whether or not to perform the lamp lighting effect with the same probability every predetermined period (for example, three games).

また、例えば、RUSH準備状態において決定された追加報知期間決定率に応じて、異なる確率でランプ点灯演出を行うか否かを決定するようにしてもよい。この場合、例えば、追加報知期間決定率が「極高」の場合のみ所定確率(例えば、1/8)の確率でランプ点灯演出を行うか否かを決定するようにしてもよい。このようにすれば、ランプ点灯演出が行われたときには、追加報知期間抽籤の当籤が継続していること、及び追加された報知期間の回数のみならず、追加報知期間決定率が最も有利であることも報知することができ、遊技者の期待感をさらに向上させることができる。 Further, for example, it may be determined whether or not to perform the lamp lighting effect with different probabilities depending on the additional notification period determination rate determined in the RUSH preparation state. In this case, for example, it may be determined whether or not to perform the lamp lighting effect with a predetermined probability (for example, 1/8) only when the additional notification period determination rate is "extremely high". In this way, when the lamp lighting effect is performed, it is possible to ensure that the additional notification period lottery continues to be won, and that not only the number of added notification periods but also the additional notification period determination rate is the most advantageous. It is also possible to notify the player of the situation, thereby further increasing the player's sense of expectation.

また、この場合、例えば、追加報知期間決定率が「高」又は「極高」の場合よりも、追加報知期間決定率が「極低」の場合のほうが、高い確率(例えば、前者の場合には1/16、後者の場合には1/2)でランプ点灯演出を行うか否かを決定するようにしてもよい。このようにすれば、追加報知期間決定率が不利な場合には報知されやすくして不利な場合の補填とすることができ、また、ランプ点灯演出が行われない場合であっても、追加報知期間決定率が有利である可能性も残ることから、遊技者の期待感を維持することができる。 In addition, in this case, for example, there is a higher probability when the additional notification period determination rate is "very low" than when the additional notification period determination rate is "high" or "very high" (for example, in the former case, In the latter case, it may be determined whether or not to perform the lamp lighting effect. In this way, when the additional notification period determination rate is unfavorable, it is possible to make it easier to be notified and compensate for the unfavorable case, and even if the lamp lighting effect is not performed, additional notification Since there is still a possibility that the period determination rate is advantageous, it is possible to maintain the expectations of the players.

また、例えば、RUSH種別に応じて、異なる確率でランプ点灯演出を行うか否かを決定するようにしてもよいし、実際に決定された保障報知回数に応じて、異なる確率でランプ点灯演出を行うか否かを決定するようにしてもよい。この場合も同様に、有利なRUSH種別、あるいは有利な保障報知回数が決定されている場合のほうが、ランプ点灯演出が行われやすくしてもよいし、不利なRUSH種別、あるいは不利な保障報知回数が決定されている場合のほうが、ランプ点灯演出が行われやすくしてもよい。 Furthermore, for example, it may be determined whether or not to perform the lamp lighting effect with different probabilities depending on the RUSH type, or it may be determined whether or not to perform the lamp lighting effect with different probabilities depending on the actually determined number of guarantee notifications. Alternatively, it may be decided whether or not to do so. In this case as well, the lamp lighting effect may be performed more easily when an advantageous RUSH type or an advantageous number of guarantee notifications is determined, or when an advantageous RUSH type or an advantageous number of guarantee notifications is determined. The lamp lighting effect may be performed more easily when the lamp is determined.

メインCPU101は、上述した追加報知期間抽籤の結果をふまえ、その単位遊技における内部当籤役、及び残存する報知回数(付与されている保障報知期間を含む)を参照する。そして、RT4状態における「7リプ」(「F_7リプA_1st」~「F_確7リプB_3rd」)に当籤していない場合(7リプ非当籤)には、押し順役であればその他押し順報知を行い、押し順役でなければそのまま、通常RUSH状態における処理を終了する。その他押し順報知では、例えば、より多くのメダルの払い出しを受け得る停止操作の手順が報知される。 The main CPU 101 refers to the internal winning combination in the unit game and the remaining number of notifications (including the provided guaranteed notification period) based on the result of the additional notification period lottery described above. If you have not won "7 Reply" ("F_7 Reply A_1st" to "F_Definitely 7 Reply B_3rd") in the RT4 state (7 Reply not won), if it is a pressing order combination, other pressing order notifications will be sent. If the winning combination is not in the order of pressing, the processing in the normal RUSH state is immediately terminated. In other pressing order notifications, for example, a procedure for a stop operation that allows more medals to be paid out is notified.

また、RT4状態における「7リプ」(「F_7リプA_1st」~「F_確7リプB_3rd」)に当籤している場合(7リプ当籤)であって、報知回数が1以上である場合(すなわち、報知期間中である場合)には、「7揃いリプ」成立のための停止操作の手順を報知する。そして、「7揃いリプ」成立のための停止操作の手順が報知されたことに基づいて、ART期間付与抽籤を行う。なお、ART期間付与抽籤は、実際に「7揃いリプ」が成立したことに基づいて行われるようにしてもよい(すなわち、「7揃いリプ」成立のための停止操作の手順が報知されたが、「7揃いリプ」が成立しなかった場合には、ART期間が付与されないようにしてもよい)。 Also, if you win "7 Reply" ("F_7 Reply A_1st" to "F_Definitely 7 Reply B_3rd") in the RT4 state (7 Reply Winning) and the number of notifications is 1 or more (i.e., (during the notification period), the procedure for a stop operation to establish a "set of 7 reps" is notified. Then, based on the notification of the stop operation procedure for establishing a "7-set reply", an ART period grant lottery is performed. Note that the ART period grant lottery may be conducted based on the fact that a "7-match reply" is actually established (that is, although the procedure for the stop operation for the establishment of a "7-match reply" has been announced). , if a "7-match reply" is not established, the ART period may not be granted).

また、ART期間付与抽籤は、具体的には、乱数値に基づいて、基本ART期間(例えば、30ゲーム)及び特別ART期間(例えば、100ゲーム)のいずれかを付与する。例えば、255/256の確率で基本ART期間を付与し、1/256の確率で特別ART期間を付与する。なお、単に抽籤結果に応じて、30~100ゲームの間のうちのいずれかのゲーム数を、ART期間として付与するようにしてもよい。 Furthermore, in the ART period grant lottery, specifically, either a basic ART period (for example, 30 games) or a special ART period (for example, 100 games) is granted based on a random number value. For example, a basic ART period is granted with a probability of 255/256, and a special ART period is granted with a probability of 1/256. Note that any number of games between 30 and 100 games may be provided as the ART period simply depending on the lottery result.

また、ART期間付与抽籤においては、上述したように、直接的にゲーム数としてのART期間を付与するようにしてもよいし、例えば、RUSH種別の付与などと同様に、間接的にART期間が付与され得る一種の付与権利を付与するようにしてもよい。すなわち、通常RUSH状態(後述の特別RUSH状態も同様)における「ART期間の付与」とは、結果として遊技者にART期間が付与されればよく、ART期間に関する権利が付与されるもの全てを含む。 In addition, in the ART period grant lottery, as described above, the ART period may be directly given as the number of games, or the ART period may be given indirectly as in the case of granting the RUSH type, for example. A type of granting right that can be granted may be granted. In other words, "granting an ART period" in a normal RUSH state (the same applies to the special RUSH state described below) only requires that the ART period be granted to the player as a result, and includes all rights related to the ART period. .

メインCPU101は、ART期間付与抽籤が行われたことに基づいて、報知回数を1減算する(すなわち、報知期間を減少させる)。そして、通常RUSH状態における処理を終了する。 The main CPU 101 subtracts 1 from the number of notifications (that is, reduces the notification period) based on the fact that the ART period grant lottery has been performed. Then, the processing in the normal RUSH state ends.

また、RT4状態における「7リプ」(「F_7リプA_1st」~「F_確7リプB_3rd」)に当籤している場合(7リプ当籤)であって、報知回数が0である場合(すなわち、報知期間中でない場合)には、「RT3移行リプ」成立のための停止操作の手順を報知する。そして、「RT3移行リプ」成立のための停止操作の手順が報知されたことに基づいて、制御状態をART状態に移す。 Also, if you win "7 Reply" ("F_7 Reply A_1st" to "F_Definitely 7 Reply B_3rd") in the RT4 state (7 Reply Winning) and the number of notifications is 0 (i.e., (If it is not during the period), the procedure for the stop operation to establish the "RT3 transition reply" will be notified. Then, the control state is shifted to the ART state based on the notification of the stop operation procedure for establishing the "RT3 transition reply".

通常RUSH状態において、メインCPU101は、報知期間でないときであってRT4状態における「7リプ」に当籤したときに、RT3移行リプ成立となった場合、制御状態をART状態に移行させる。一方、他の制御状態への移行がない場合には、上述した通常RUSH状態における処理(図42参照)を繰り返し行うことで、通常RUSH状態における遊技を制御している。 In the normal RUSH state, the main CPU 101 shifts the control state to the ART state when it is not the notification period and when the "7 reply" in the RT4 state is won and the RT3 transition reply is established. On the other hand, if there is no transition to another control state, the game in the normal RUSH state is controlled by repeating the above-described processing in the normal RUSH state (see FIG. 42).

(特別RUSH状態)
特別RUSH状態における遊技の流れは、基本的には通常RUSH状態におけるものと同様であるため、以下では、通常RUSH状態とは異なる部分についてのみ説明する。
(Special RUSH state)
Since the flow of the game in the special RUSH state is basically the same as that in the normal RUSH state, only the parts that are different from the normal RUSH state will be explained below.

図43に示すように、メインCPU101は、RT4状態における「7リプ」(「F_7リプA_1st」~「F_確7リプB_3rd」)に当籤していない場合(7リプ非当籤)には、その他押し順報知を行い、また、RT4状態における「7リプ」(「F_7リプA_1st」~「F_確7リプB_3rd」)に当籤している場合(7リプ当籤)であって、報知回数が1以上である場合(すなわち、報知期間中である場合)には、「7揃いリプ」成立のための停止操作の手順を報知し、「7揃いリプ」成立のための停止操作の手順が報知されたことに基づいて、ART期間付与抽籤を行い、その後、継続回数を1加算する(すなわち、特別RUSH状態の継続期間を計数する)。 As shown in FIG. 43, if the main CPU 101 does not win "7 Reply" ("F_7 Reply A_1st" to "F_Definitely 7 Reply B_3rd") in the RT4 state (7 Reply does not win), the main CPU 101 presses the other button. If the number of notifications is 1 or more, and the number of notifications is 1 or more, if you win "7 replies" ("F_7 replies A_1st" to "F_sure 7 replies B_3rd") in the RT4 state (7 replies won), the number of notifications is 1 or more. In some cases (that is, during the notification period), the procedure for stopping the operation to establish a "7-set reply" is notified, and the procedure for stopping the operation for establishing a "7-set reply" is notified. Based on this, an ART period grant lottery is performed, and then the number of continuations is incremented by 1 (that is, the continuation period of the special RUSH state is counted).

メインCPU101は、継続回数が9ゲームとなった場合(継続回数=9)、乱数値に基づいて、上乗せされるRUSH種別を決定するRUSH種別抽籤を行う。具体的には、後述の上乗せ時RUSH種別抽籤テーブルのテーブルA(後述の図51参照)を参照して、RUSH種別を決定する。 When the number of consecutive games reaches 9 (continuous number of games = 9), the main CPU 101 performs a RUSH type lottery to determine the RUSH type to be added based on a random value. Specifically, the RUSH type is determined with reference to Table A (see FIG. 51, described later) of the RUSH type lottery table at the time of addition, which will be described later.

なお、継続回数が9ゲームとなった場合に付与される特典は、RUSH種別の付与に限られない。上述したように、間接的にART期間が付与され得る一種の付与権利を付与するようにしてもよいし、例えば、ART期間の付与と同様に、直接的にゲーム数としてのART期間を付与するようにしてもよい。すなわち、特別RUSH状態における「RUSH種別抽籤」とは、結果として遊技者にART期間が追加的に付与されればよく、ART期間に関する権利が付与されるもの全てを含む。 It should be noted that the benefits granted when the number of consecutive games reaches 9 games is not limited to the granting of the RUSH type. As mentioned above, a type of granting right that can indirectly grant an ART period may be granted, or, for example, similar to granting an ART period, an ART period as the number of games may be directly granted. You can do it like this. That is, the "RUSH type lottery" in the special RUSH state only needs to result in an additional ART period being granted to the player, and includes everything in which rights regarding the ART period are granted.

メインCPU101は、RUSH種別抽籤の結果決定されたRUSH種別を、RUSHストックとして追加的に記憶する。これにより、ART期間が終了したときに、再度RUSH状態へと移行することが可能となる(図31参照)。また、RUSHストックが追加されたことにともなって、継続回数をクリアし(初期化し)、特別RUSH状態における処理を終了する。 The main CPU 101 additionally stores the RUSH type determined as a result of the RUSH type lottery as RUSH stock. This makes it possible to transition to the RUSH state again when the ART period ends (see FIG. 31). Furthermore, as the RUSH stock is added, the number of continuations is cleared (initialized) and the processing in the special RUSH state is ended.

すなわち、継続回数が9ゲームとなってRUSHストックが付与され、継続回数が一旦クリアされても特別RUSH状態は引き続き継続する。そして、特別RUSH状態が継続する限り、継続回数が再び加算されていき、再び継続回数が9ゲームとなった場合には、さらにRUSHストックが付与される。ここで、特別RUSH状態では、その終了条件としての遊技回数などは設定されていないことから、9ゲーム継続する毎にRUSHストックを付与し続けることが可能となっている。したがって、特別RUSH状態では、RT4状態における「7リプ」以外の内部当籤役(例えば、押し順小役)は、特別RUSH状態の延長可能役であり、これの延長可能役に当籤することは遊技者にとって有利であるともいえ、RT4状態における「7リプ」以外の内部当籤役に当籤した遊技においても、遊技の興趣を高めることができる遊技性が実現されている。 That is, RUSH stock is provided when the number of consecutive games reaches 9, and even if the number of consecutive games is cleared once, the special RUSH state continues to continue. Then, as long as the special RUSH state continues, the number of continuations is added again, and when the number of continuations reaches 9 games again, more RUSH stock is provided. Here, in the special RUSH state, since there is no set number of games as an end condition, it is possible to continue to provide RUSH stock every nine consecutive games. Therefore, in the special RUSH state, an internal winning combination other than "7 Rep" in the RT4 state (for example, a small combination in push order) is an extendable combination in the special RUSH state, and winning this extendable combination is a game. It can be said that it is advantageous for the player, and even in a game in which the player wins an internal winning combination other than ``7 Reps'' in the RT4 state, a game performance that can increase the interest of the game is realized.

なお、図43において図示は省略しているが、サブCPU201は、特別RUSH状態における遊技が1回進行する(継続回数が1加算される)毎に、9ゲームで完結する物語性のある演出を1回ずつ進行させる、進行示唆演出を行う。また、進行示唆演出は、例えば、継続回数が「1」であれば「1/9」との表示が行われ、継続回数が「2」であれば「2/9」との表示が行われるなど、現在の継続回数に対応するゲーム数と、目標となるゲーム数とが同時に把握可能な表示が行われるものであってもよい。そして、継続回数が「9」となったときに、直接的又は間接的に、遊技者にとって有利となる権利(RUSHストック)が付与されることが報知されるものとすればよい。すなわち、進行示唆演出は、特別RUSH状態における継続回数の進行度合いが示唆されるとともに、継続回数が所定回数(9ゲーム)に到達することは何らかの意味を持つものであることが示唆される、種々の演出を採用することができる。 Although not shown in FIG. 43, each time the game in the special RUSH state progresses once (the number of continuations is incremented by 1), the sub CPU 201 creates a narrative effect that is completed in 9 games. The process is progressed one step at a time, and a performance suggesting the progress is performed. In addition, for the progress suggestion effect, for example, if the number of continuations is "1", "1/9" is displayed, and if the number of continuations is "2", "2/9" is displayed. The number of games corresponding to the current number of continuations and the target number of games may be displayed at the same time. Then, when the number of continuations reaches "9", the player may be notified directly or indirectly that a right (RUSH stock) advantageous to the player will be granted. In other words, the progress suggestion production includes various effects that suggest the degree of progress of the number of continuations in the special RUSH state and that there is some meaning when the number of continuations reaches a predetermined number (9 games). can be adopted.

また、図43において図示は省略しているが、継続回数が9ゲームとなる前に、報知回数が0となり、「RT3移行リプ」成立のための停止操作の手順が報知され、制御状態がART状態に移行することとなった場合には、その中途の継続回数は、次回の特別RUSH状態への移行まで保持され、次回の特別RUSH状態では、継続回数の計数がその中途の継続回数から再開される。例えば、今回の特別RUSH状態における継続回数が5ゲームであった場合、次回の特別RUSH状態が開始されるときには、この継続回数の初期値が5ゲームとなり、この次回の特別RUSH状態を4ゲーム継続させることができれば、継続回数が9ゲームとなって、RUSHストックが追加的に付与(上乗せ)されるようになっている。それゆえ、特別RUSH状態における継続期間が、RUSHストックが追加的に付与(上乗せ)され得る期間に達することなく、特別RUSH状態が終了した場合であっても、次回の特別RUSH状態における期待感を維持させ、遊技の興趣が減退してしまうことを防止することができる。 Although not shown in FIG. 43, before the number of consecutive games reaches 9, the number of notifications becomes 0, the stop operation procedure for establishing "RT3 transition rep" is notified, and the control state changes to ART. state, the intermediate number of continuations will be retained until the next transition to the special RUSH state, and in the next special RUSH state, counting of the number of continuations will restart from the number of continuations in the middle. be done. For example, if the number of continuations in this special RUSH state is 5 games, when the next special RUSH state starts, the initial value of this number of continuations will be 5 games, and this next special RUSH state will continue for 4 games. If it is possible to do so, the number of consecutive games will be 9, and RUSH stock will be additionally provided (on top of that). Therefore, even if the duration of the special RUSH state ends without reaching the period during which RUSH stock can be additionally added (top-up), the expectation for the next special RUSH state can be maintained. It is possible to maintain the game and prevent the interest in the game from decreasing.

ここで、中途の継続回数が保持されるのは、次回の特別RUSH状態への移行までとしているが、特別RUSH状態においてRUSHストックが追加的に付与(上乗せ)されるまで保持されるようにすることもできる。すなわち、次回の特別RUSH状態においても、特別RUSH状態における継続期間が、RUSHストックが追加的に付与(上乗せ)され得る期間に達することなく、特別RUSH状態が終了した場合には、さらにその結果をふまえた中途の継続回数を保持し、次々回以降の特別RUSH状態において、継続回数の計数がその中途の継続回数から再開されるようにしてもよい。 Here, the intermediate number of continuations is retained until the next transition to the special RUSH state, but it is maintained until RUSH stock is additionally provided (on top of) in the special RUSH state. You can also do that. In other words, even in the next special RUSH state, if the duration of the special RUSH state ends without reaching the period during which RUSH stock can be added (on top of), the result will be further updated. The intermediate number of continuations based on this may be held, and counting of the number of continuations may be restarted from the intermediate number of continuations in subsequent special RUSH states.

なお、保持された中途の継続回数は、一連の有利状態が終了したとき(すなわち、ART状態が終了し、RUSHストックもCZストックもなく通常状態に移行したとき、あるいは、引き戻し状態において、引き戻し失敗となって通常状態に移行したとき)に、クリア(初期化)されるようにしてもよいし、設定変更や初期化条件が成立したとき(図13参照)に、クリア(初期化)されるようにしてもよい。また、特別RUSH状態においてRUSHストックが追加的に付与(上乗せ)されるまで、他の契機によってはクリア(初期化)されないようにしてもよい。 In addition, the number of retained intermediate continuations is calculated when a series of advantageous states end (i.e., when the ART state ends and there is no RUSH stock or CZ stock and the state shifts to the normal state, or when the pullback fails in the pullback state) It may be cleared (initialized) when the state changes to the normal state), or it may be cleared (initialized) when the settings are changed or the initialization conditions are met (see Figure 13). You can do it like this. Further, the RUSH stock may not be cleared (initialized) depending on other triggers until the RUSH stock is additionally provided (on top of) in the special RUSH state.

特別RUSH状態において、メインCPU101は、報知期間でないときであってRT4状態における「7リプ」に当籤したときに、RT3移行リプ成立となった場合、制御状態をART状態に移行させる。一方、他の制御状態への移行がない場合には、上述した特別RUSH状態における処理(図43参照)を繰り返し行うことで、特別RUSH状態における遊技を制御している。 In the special RUSH state, the main CPU 101 shifts the control state to the ART state when it is not the notification period and when the "7 reply" in the RT4 state is won and the RT3 transition reply is established. On the other hand, if there is no transition to another control state, the game in the special RUSH state is controlled by repeatedly performing the above-described processing in the special RUSH state (see FIG. 43).

このように、本実施形態では、複数の異なる契機によって報知期間の付与(例えば、保障報知期間の付与、及び追加報知期間の付与)が行われ、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、RUSH状態)において、報知期間であれば、特定の報知が行われることに応じて、当該権利が付与されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 As described above, in the present embodiment, notification periods are provided (for example, a guaranteed notification period and an additional notification period) are provided based on a plurality of different triggers, and the notification period is provided in accordance with a gaming period in an advantageous state (for example, ART state). In a specific state where a right can be granted (for example, a RUSH state), the right is granted in response to a specific notification being made during the notification period. Therefore, the gameplay regarding the continuation of advantageous conditions can be varied, and the interest of the game can be improved.

また、本実施形態では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、特別RUSH状態)において、特定役(例えば、RT4における「7リプ」)に当籤したときに、報知期間であれば、特定の報知が行われることに応じて、当該権利が付与される一方、報知期間でなければ、特定の報知が行われずに特定状態が終了するが、報知期間でなくとも、所定役(例えば、RT4における「7リプ」以外)に当籤した場合には、特定状態が継続する。そして、特定状態が所定期間(例えば、9ゲーム間)継続した場合には、別途当該権利が付与されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 Furthermore, in this embodiment, in a specific state (e.g., special RUSH state) in which rights can be granted for a gaming period in an advantageous state (e.g., ART state), if a person wins a specific combination (e.g., "7 Reply" in RT4), Sometimes, if it is a notification period, the right is granted in response to a specific notification being made, while if it is not a notification period, the specific state ends without the specific notification being made, but the notification period Even if it is not, if a predetermined combination (for example, other than "7 reply" in RT4) is won, the specific state continues. Then, if the specific state continues for a predetermined period (for example, nine games), the corresponding right is separately granted. Therefore, the gameplay regarding the continuation of advantageous conditions can be varied, and the interest of the game can be improved.

また、本実施形態では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、特別RUSH状態)において、特定役(例えば、RT4における「7リプ」)に当籤したときに、報知期間であれば、特定の報知が行われることに応じて、当該権利が付与される一方、報知期間でなければ、特定の報知が行われずに特定状態が終了するが、報知期間でなくとも、所定役(例えば、RT4における「7リプ」以外)に当籤した場合には、特定状態が継続する。そして、特定状態が所定期間(例えば、9ゲーム間)継続した場合には、別途当該権利が付与されるように構成されている。また、特定状態が所定期間継続せずに終了した場合であっても、その中途の継続期間が次回の特定状態まで保持され、次回の特定状態では、保持された中途の継続期間から所定期間が再開されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 Furthermore, in this embodiment, in a specific state (e.g., special RUSH state) in which rights can be granted for a gaming period in an advantageous state (e.g., ART state), if a person wins a specific combination (e.g., "7 Reply" in RT4), Sometimes, if it is a notification period, the right is granted in response to a specific notification being made, while if it is not a notification period, the specific state ends without the specific notification being made, but the notification period Even if it is not, if a predetermined combination (for example, other than "7 reply" in RT4) is won, the specific state continues. Then, if the specific state continues for a predetermined period (for example, nine games), the corresponding right is separately granted. Furthermore, even if a specific state ends without continuing for a predetermined period, the interim duration will be retained until the next specific state, and in the next specific state, the predetermined period will be extended from the retained interim duration. Configured to be resumed. Therefore, the gameplay regarding the continuation of advantageous conditions can be varied, and the interest of the game can be improved.

また、本実施形態では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、RUSH状態)において、所定契機毎に所定の抽籤(例えば、追加報知期間抽籤)が行われ、当籤した場合には所定の権利(例えば、報知回数)が付与されるとともに所定の抽籤も継続する一方、当籤しない場合には所定の権利は付与されずに所定の抽籤が終了する。そして、所定の抽籤の開始は報知されるが、所定の抽籤の継続は、当該報知を行うことが決定された場合のみ報知されるように構成されている。すなわち、当該報知が行われた場合には、遊技者は所定の抽籤が継続していることを認識でき、また、当該報知が行われない場合でも、所定の抽籤が継続している場合があることから、遊技者に期待感を抱かせて遊技を行わせることができる。したがって、有利状態の継続に関して行われる演出を工夫して、遊技の興趣を向上させることができる。 Furthermore, in the present embodiment, in a specific state (for example, RUSH state) in which a right can be granted regarding a gaming period in an advantageous state (for example, ART state), a predetermined lottery (for example, additional notification period lottery) is performed at each predetermined opportunity. If the lottery is won, a predetermined right (for example, the number of notifications) is granted and the predetermined lottery continues, whereas if the lottery is not won, the predetermined right is not granted and the predetermined lottery ends. The start of the predetermined lottery is notified, but the continuation of the predetermined lottery is notified only when it is decided to perform the notification. In other words, if the notification is made, the player can recognize that the prescribed lottery is continuing, and even if the notification is not made, the prescribed lottery may continue. Therefore, it is possible to create a sense of expectation in the players and make them play the games. Therefore, it is possible to improve the interest of the game by devising the performance that is performed regarding the continuation of the advantageous state.

また、本実施形態では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、RUSH状態)において、遊技毎に所定の抽籤(例えば、追加報知期間抽籤)が行われ、当籤した場合には所定の権利(例えば、報知回数)が付与されるとともに所定の抽籤も継続する一方、当籤しない場合には所定の権利は付与されずに所定の抽籤が終了する。そして、所定の抽籤の開始は報知されるが、所定の抽籤の継続は、当該報知を行うことが決定された遊技でのみ報知されるように構成されている。すなわち、当該報知が行われた場合には、遊技者は所定の抽籤が継続していることを認識でき、また、当該報知が行われない場合でも、所定の抽籤が継続している場合があることから、遊技者に期待感を抱かせて遊技を行わせることができる。したがって、有利状態の継続に関して行われる演出を工夫して、遊技の興趣を向上させることができる。 Furthermore, in the present embodiment, a predetermined lottery (for example, an additional notification period lottery) is performed for each game in a specific state (for example, a RUSH state) in which a right can be granted for a game period in an advantageous state (for example, an ART state). If the lottery is won, a predetermined right (for example, the number of notifications) is granted and the predetermined lottery continues, whereas if the lottery is not won, the predetermined right is not granted and the predetermined lottery ends. The start of the predetermined lottery is notified, but the continuation of the predetermined lottery is notified only in games for which it has been decided to carry out the notification. In other words, if the notification is made, the player can recognize that the prescribed lottery is continuing, and even if the notification is not made, the prescribed lottery may continue. Therefore, it is possible to create a sense of expectation in the players and make them play the games. Therefore, it is possible to improve the interest of the game by devising the performance that is performed regarding the continuation of the advantageous state.

また、本実施形態では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、RUSH状態)において、遊技毎に所定の抽籤(例えば、追加報知期間抽籤)が行われ、当籤した場合には特定報知が1回行われることとなる所定の権利(例えば、報知回数)が付与されるとともに所定の抽籤も継続する一方、当籤しない場合には所定の権利は付与されずに所定の抽籤が終了する。なお、特定状態では、特定報知が行われることに応じて特定の権利(例えば、ART期間)が付与される。そして、所定の抽籤の開始は報知されるが、所定の抽籤の継続は、当該報知を行うことが決定された場合のみ報知されるように構成されている。すなわち、当該報知が行われた場合には、遊技者は所定の抽籤が継続していること及び特定報知が行われ得る回数を認識でき、また、当該報知が行われない場合でも、所定の抽籤が継続している場合があることから、遊技者に期待感を抱かせて遊技を行わせることができる。したがって、有利状態の継続に関して行われる演出を工夫して、遊技の興趣を向上させることができる。 Furthermore, in the present embodiment, a predetermined lottery (for example, an additional notification period lottery) is performed for each game in a specific state (for example, a RUSH state) in which a right can be granted for a game period in an advantageous state (for example, an ART state). If the lottery is won, a specified right (for example, the number of notifications) will be granted that will result in one specific notification, and the prescribed lottery will continue; however, if the lottery is not won, the specified right will not be granted. The predetermined lottery ends without any problem. In addition, in a specific state, a specific right (for example, ART period) is granted in response to specific notification being performed. The start of the predetermined lottery is notified, but the continuation of the predetermined lottery is notified only when it is decided to perform the notification. In other words, if the notification is made, the player can recognize that the prescribed lottery continues and the number of times the specific notification can be made, and even if the notification is not made, the player can recognize that the prescribed lottery Since there are cases where the game continues, it is possible to create a sense of expectation in the player and make him/her play the game. Therefore, it is possible to improve the interest of the game by devising the performance that is performed regarding the continuation of the advantageous state.

[ART状態の遊技の流れ]
次に、図45~図47を参照して、上述したART状態における遊技の流れについて説明する。図45は、ART状態の遊技の流れを説明する図であり、メインCPU101及びサブCPU201が行う各種制御の概要について説明する図である。また、図46は、メインCPU101がART状態において各種制御を行う際に参照する、メインROM102に記憶されている各種データテーブル(抽籤テーブル)の一例を示す図であり、図47は、サブCPU201がART状態において行う演出制御の一例を示す図である。
[Game flow in ART state]
Next, the flow of the game in the above-mentioned ART state will be explained with reference to FIGS. 45 to 47. FIG. 45 is a diagram illustrating the flow of the game in the ART state, and is a diagram illustrating an overview of various controls performed by the main CPU 101 and the sub CPU 201. Further, FIG. 46 is a diagram showing an example of various data tables (lottery tables) stored in the main ROM 102 that the main CPU 101 refers to when performing various controls in the ART state, and FIG. It is a figure showing an example of performance control performed in an ART state.

図45に示すように、メインCPU101は、内部当籤役と乱数値とに基づいて、スフィア付与抽籤を行う。具体的には、図46に示す、スフィア付与抽籤テーブルを参照して、スフィアの付与の有無を決定する。上述したように、スフィアは、ART状態(RT3)中には、RUSHストックが付与されるか否かを決定するための分割権利(ポイント)として機能し、ART状態(RT3)終了時には、引き戻し状態に移行させ、あるいは引き戻し状態を延長させるための権利(CZストック)として機能するものである。 As shown in FIG. 45, the main CPU 101 performs a sphere award lottery based on the internal winning combination and the random number value. Specifically, with reference to the sphere grant lottery table shown in FIG. 46, it is determined whether or not to grant a sphere. As mentioned above, during the ART state (RT3), the sphere functions as a dividing right (point) to determine whether or not RUSH stock is granted, and at the end of the ART state (RT3), the sphere functions as a withdrawal state. It functions as a right (CZ stock) to move to the current state or extend the pullback state.

メインCPU101は、スフィア付与抽籤の結果、スフィアが3ポイントとなった場合(スフィア=3)には、乱数値に基づいて、上乗せされるRUSH種別を決定するRUSH種別抽籤を行う。具体的には、後述の上乗せ時RUSH種別抽籤テーブルのテーブルA(後述の図51参照)を参照して、RUSH種別を決定する。 When the sphere has 3 points as a result of the sphere award lottery (sphere=3), the main CPU 101 performs a RUSH type lottery to determine the RUSH type to be added based on a random value. Specifically, the RUSH type is determined with reference to Table A (see FIG. 51, described later) of the RUSH type lottery table at the time of addition, which will be described later.

メインCPU101は、RUSH種別抽籤の結果決定されたRUSH種別を、RUSHストックとして追加的に記憶する。これにより、ART期間が終了したときに、再度RUSH状態へと移行することが可能となる(図31参照)。また、RUSHストックが追加されたことにともなって、スフィアをクリアする(初期化する)。 The main CPU 101 additionally stores the RUSH type determined as a result of the RUSH type lottery as RUSH stock. This makes it possible to transition to the RUSH state again when the ART period ends (see FIG. 31). Also, with the addition of RUSH stock, the sphere is cleared (initialized).

サブCPU201は、スフィアが3ポイントとなってRUSHストックが上乗せされた場合、スフィア変換演出を行う。このスフィア変換演出は、ART期間に関する権利(この場合は、RUSHストック)が付与されたことを報知するための演出であり、その一例を図47に示す。 The sub CPU 201 performs a sphere conversion effect when the sphere reaches 3 points and RUSH stock is added. This sphere conversion performance is a performance to notify that the rights related to the ART period (in this case, RUSH stock) have been granted, and an example thereof is shown in FIG. 47.

図47に示すように、ART状態(バトル状態における獲得結果を含む)において、遊技者がスフィアを3個獲得すると、表示装置11上では、その旨が報知されるとともに、それらのスフィアが合成されて、RUSHストックが獲得されたことが報知されるようになっている(スフィア3→RUSH1)。すなわち、下位特典が上位特典に変換されて報知される。これにより、遊技者はRUSHストックが上乗せされたことを認識することができる。 As shown in FIG. 47, when the player acquires three spheres in the ART state (including the acquisition results in the battle state), this is notified on the display device 11, and the spheres are combined. It is now announced that RUSH stock has been acquired (Sphere 3 → RUSH 1). That is, a lower-level benefit is converted into a higher-level benefit and notified. Thereby, the player can recognize that the RUSH stock has been added.

一方、図47に示すように、上述した流れの演出は、ART状態(バトル状態における獲得結果を含む)において、直接的にRUSHストックを獲得した場合にも行われる(RUSH1→スフィア3)。すなわち、上位特典が直接的に付与された場合であっても、演出上では、一度下位特典に変換され、その下位特典が変換されることによって上位特典が付与されたことが報知されるようになっている。 On the other hand, as shown in FIG. 47, the above-described flow is also performed when RUSH stock is directly acquired in the ART state (including the acquisition results in the battle state) (RUSH1→Sphere 3). In other words, even if a higher-ranking benefit is granted directly, it will be converted into a lower-ranking benefit in the presentation, and it will be announced that the higher-ranking benefit has been granted by converting that lower-ranked benefit. It has become.

本実施形態では、ART状態において、そのART期間が終了するまでの間に、スフィア(下位特典)を集め、RUSHストック(上位特典)に変換されることで有利状態を継続させる(あるいは、引き戻しによって再度RUSH状態に移行させる)ことが遊技性の一つとなっているため、スフィア獲得に対する遊技者の関心は高いものとなる。そこで、上位特典が直接的に付与された場合であっても、演出上では、一度下位特典に変換し、あたかも下位特典が複数獲得されて上位特典が付与されたかのような演出を行うことで、有利状態における報知を多彩なものとしている。 In this embodiment, in the ART state, until the ART period ends, spheres (lower benefits) are collected and converted to RUSH stock (higher benefits) to continue the advantageous state (or by pulling back Since one of the features of the game is to cause the player to enter the RUSH state again, players have a high interest in acquiring spheres. Therefore, even if a higher-ranking benefit is granted directly, in terms of presentation, it is possible to convert it to a lower-ranked benefit and make it appear as if multiple lower-ranked benefits have been acquired and a higher-ranked benefit has been granted. It provides a variety of notifications in advantageous situations.

なお、図示は省略しているが、ART状態では、現在のスフィアの個数(ポイント数、分割権利数)は、サブ表示装置18に常時表示されるものとなっている。もっとも、現在のスフィアの個数を表示する表示態様はこれに限られるものではない。例えば、表示装置11の所定領域において、現在のスフィアの個数を常時表示するものとしてもよいし、図示しない専用のスフィアランプを設け、現在のスフィアの個数を常時表示するものとしてもよい。 Although not shown, the current number of spheres (number of points, number of divided rights) is always displayed on the sub-display device 18 in the ART state. However, the display mode for displaying the current number of spheres is not limited to this. For example, the current number of spheres may be constantly displayed in a predetermined area of the display device 11, or a dedicated sphere lamp (not shown) may be provided to constantly display the current number of spheres.

メインCPU101は、内部当籤役と乱数値とに基づいて、バトル移行抽籤を行う。具体的には、図46に示す、バトル移行抽籤テーブルを参照して、バトル状態への移行の有無、及び移行する場合のバトル状態の種別(パターン)を決定する。 The main CPU 101 performs a battle transition lottery based on the internal winning combination and the random number value. Specifically, with reference to the battle transition lottery table shown in FIG. 46, the presence or absence of transition to a battle state and the type (pattern) of the battle state in the case of transition are determined.

メインCPU101は、バトル移行抽籤の結果、バトル状態に移行することを決定した場合(バトル当籤)には、乱数値に基づいて、前兆ゲーム数抽籤を行う。なお、この前兆ゲーム数抽籤では、5ゲーム以内の前兆ゲーム数のうちいずれかの前兆ゲーム数が決定される。ただし、残りのART期間を超える前兆ゲーム数が決定される場合はない。例えば、残りのART期間が0ゲームであれば、前兆ゲーム数は0ゲームとなる。 If the main CPU 101 determines to shift to a battle state as a result of the battle transition lottery (battle win), it performs a precursor game number lottery based on random numbers. In this lottery for the number of portent games, one of the number of portent games among the number of portent games within five games is determined. However, there is no case where the number of precursor games is determined to exceed the remaining ART period. For example, if the remaining ART period is 0 games, the number of precursor games is 0 games.

メインCPU101は、バトル移行抽籤の結果、バトル状態として「通常パターン1」又は「通常パターン2」に移行することが決定されている場合であって、前回以前のバトル状態において「特殊パターン」が選択され、かつ、上乗せが発生する(特典が付与される)ことなくバトル状態が終了したことに基づいて、「特殊パターン」が保持されている場合には、バトル状態を「特殊パターン」に書き換える。すなわち、持ち越されていた「特殊パターン」を持ち越されていた状態から再開させる。 The main CPU 101 determines, as a result of the battle transition lottery, that the battle state will shift to "Normal Pattern 1" or "Normal Pattern 2", and the "Special Pattern" was selected in the previous battle state. If the "special pattern" is retained based on the fact that the battle state is completed without any additions occurring (benefits are given), the battle state is rewritten to the "special pattern". That is, the "special pattern" that was carried over is restarted from the state where it was carried over.

メインCPU101は、押し順を報知する。ART状態では、RT状態をRT3状態に維持するための停止操作の手順が報知されるとともに、より多くのメダルの払い出しを受け得る停止操作の手順が報知される。また、上述したように、「F_7リプ_123」~「F_7リプ_321」に当籤した場合には、所定確率で、全ナビ又は第1停止ナビとなる停止操作の手順が報知される場合がある。また、同様に、「F_チャンスリプ_123」~「F_チャンスリプ_321」に当籤した場合には、所定確率で、全ナビ又は第1停止ナビとなる停止操作の手順が報知される場合がある。 The main CPU 101 notifies the pressing order. In the ART state, the stop operation procedure for maintaining the RT state at the RT3 state is notified, and the stop operation procedure for receiving a payout of more medals is also notified. Further, as described above, if "F_7 Rep_123" to "F_7 Rep_321" are won, the stop operation procedure for all navigation or the first stop navigation may be notified with a predetermined probability. Similarly, if you win "F_chance slip_123" to "F_chance slip_321", you may be notified of the stop operation procedure that will result in full navigation or first stop navigation with a predetermined probability.

メインCPU101は、バトル移行抽籤の結果、バトル状態に移行することを決定した場合(バトル当籤)には、制御状態をバトル状態に移す。 If the main CPU 101 determines to shift to the battle state as a result of the battle shift lottery (battle winning), it shifts the control state to the battle state.

メインCPU101は、バトル移行抽籤の結果、バトル状態に移行することを決定していない場合(バトル非当籤)であって、ART期間中である場合(ART期間未消化)には、ART状態における処理を終了する。 The main CPU 101 executes processing in the ART state if it has not been determined to enter the battle state as a result of the battle shift lottery (battle non-winning) and if the ART period is in progress (ART period has not yet been used). end.

メインCPU101は、ART期間が終了した場合(ART期間消化)には、RUSHストックが1以上であれば、制御状態をRUSH状態に移す。また、スフィア(CZストック)が1以上であれば、制御状態を引き戻し状態に移す。また、RUSHストックもスフィア(CZストック)も0であれば、有利状態を終了させ、制御状態を通常状態に移す。 When the ART period ends (ART period expires), if the RUSH stock is 1 or more, the main CPU 101 shifts the control state to the RUSH state. Moreover, if the sphere (CZ stock) is 1 or more, the control state is shifted to the pullback state. Further, if both the RUSH stock and the sphere (CZ stock) are 0, the advantageous state is ended and the control state is shifted to the normal state.

ART状態において、メインCPU101は、ART期間消化となった場合であって、RUSHストックが1以上ある場合、制御状態をRUSH状態に移行させ、CZストックが1以上ある場合、制御状態を引き戻し状態に移行させ、RUSHストックもCZストックも0である場合、制御状態を通常状態に移行させる。また、バトル当籤となった場合、制御状態をバトル状態に移行させる。一方、他の制御状態への移行がない場合には、上述したART状態における処理(図45参照)を繰り返し行うことで、ART状態における遊技を制御している。 In the ART state, the main CPU 101 shifts the control state to the RUSH state when the ART period expires and there is 1 or more RUSH stock, and changes the control state to the pullback state when there is 1 or more CZ stock. When the RUSH stock and the CZ stock are both 0, the control state is shifted to the normal state. Furthermore, if a battle win is achieved, the control state is shifted to a battle state. On the other hand, if there is no transition to another control state, the game in the ART state is controlled by repeatedly performing the above-described processing in the ART state (see FIG. 45).

このように、本実施形態では、有利状態(例えば、ART状態)の遊技期間に関する権利として、有利状態の遊技期間を延長するか否かの抽籤が行われ得る第1の権利(例えば、下位特典であるCZストック)と、有利状態の遊技期間を延長することを決定する第2の権利(例えば、上位特典であるRUSHストック)とがあり、第1の権利数が所定数(例えば、3つ)となった場合に、第2の権利が付与されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 As described above, in the present embodiment, as a right regarding the gaming period in an advantageous state (for example, ART state), the first right (for example, lower privilege CZ stock) that determines the extension of the advantageous gaming period (for example, RUSH stock, which is a high-ranking benefit), and the number of first rights is a predetermined number (for example, 3). ), the second right is granted. Therefore, the gameplay regarding the continuation of advantageous conditions can be varied, and the interest of the game can be improved.

また、本実施形態では、有利状態(例えば、ART状態)の遊技期間に関する権利として、有利状態の遊技期間を延長するか否かの抽籤が行われ得る第1の権利(例えば、下位特典であるCZストック)と、有利状態の遊技期間を延長することを決定する第2の権利(例えば、上位特典であるRUSHストック)とがあり、第1の権利数が所定数(例えば、3つ)となった場合、及び他の付与条件を満たした場合に、第2の権利が付与されるが、このとき、遊技者には第1の権利数が所定数増加したことが報知されるように構成されている。すなわち、上位特典が付与された場合であっても、それを下位特典に変換して報知するようになっている。したがって、有利状態の継続に関する遊技性を多彩なものすることができ、遊技の興趣を向上させることができる。また、遊技性に基づく特典付与の法則性を利用して、興趣の高い報知を行うことができる。 In addition, in the present embodiment, as a right regarding the gaming period in an advantageous state (for example, ART state), a first right (for example, a lower privilege CZ stock) and a second right that decides to extend the advantageous gaming period (for example, RUSH stock, which is a higher rank benefit), and if the number of first rights reaches a predetermined number (for example, three). The second right is granted when the second right is granted and other granting conditions are met, but at this time, the player is configured to be informed that the number of first rights has increased by a predetermined number. has been done. That is, even if a higher rank benefit is granted, it is converted into a lower rank benefit and notified. Therefore, it is possible to provide a variety of gaming features regarding the continuation of an advantageous state, and it is possible to improve the interest of the game. Furthermore, it is possible to provide highly interesting notifications by utilizing the rules of awarding benefits based on gameplay.

また、本実施形態では、有利状態(例えば、ART状態)の遊技期間に関する権利として、有利状態の遊技期間を延長するか否かの抽籤が行われ得る第1の権利(例えば、下位特典であるCZストック)と、有利状態の遊技期間を延長することを決定する第2の権利(例えば、上位特典であるRUSHストック)とがあり、第1の権利数が所定数(例えば、3つ)となった場合に、第2の権利が付与される。そして、有利状態では、第1の権利数が報知されるように構成されている。すなわち、上位特典に変換され得る下位特典の数が遊技者に示されるようになっている。したがって、有利状態の継続に関する遊技性を多彩なものすることができ、遊技の興趣を向上させることができる。また、遊技性に基づく特典付与の法則性を利用して、興趣の高い報知を行うことができる。 In addition, in the present embodiment, as a right regarding the gaming period in an advantageous state (for example, ART state), a first right (for example, a lower privilege CZ stock) and a second right that decides to extend the advantageous gaming period (for example, RUSH stock, which is a higher rank benefit), and if the number of first rights reaches a predetermined number (for example, three). The second right will be granted if the In an advantageous state, the first number of rights is notified. That is, the number of lower-level benefits that can be converted into higher-ranked benefits is shown to the player. Therefore, it is possible to provide a variety of gaming features regarding the continuation of an advantageous state, and it is possible to improve the interest of the game. Furthermore, it is possible to provide highly interesting notifications by utilizing the rules of awarding benefits based on gameplay.

また、本実施形態では、第1の権利数が所定数にならずに、有利状態の遊技期間が経過した場合であっても、第1の権利数に応じた期間で、有利状態の引き戻し抽籤が行われるように構成されている。すなわち、第2の権利(上位特典)が付与されない場合であっても、付与された第1の権利(下位特典)が無駄となることがないようになっている。したがって、有利状態の遊技期間を延長することが決定されていない場合であっても、それによって遊技の興趣が低下してしまうことを抑制し、遊技者の期待感を維持することができる。 Furthermore, in the present embodiment, even if the first number of rights does not reach a predetermined number and the advantageous state gaming period has elapsed, the advantageous state pullback lottery is performed within the period corresponding to the first number of rights. is configured to take place. That is, even if the second right (higher privilege) is not granted, the granted first right (lower privilege) is not wasted. Therefore, even if it has not been decided to extend the advantageous gaming period, it is possible to prevent the game from becoming less interesting and maintain the expectations of the players.

[バトル状態の遊技の流れ]
次に、図48~図53を参照して、上述したバトル状態における遊技の流れについて説明する。図48は、バトル状態の遊技の流れを説明する図であり、メインCPU101及びサブCPU201が行う各種制御の概要について説明する図である。また、図49~51は、メインCPU101がバトル状態において各種制御を行う際に参照する、メインROM102に記憶されている各種データテーブル(抽籤テーブル)の一例を示す図であり、図52及び図53は、サブCPU201がバトル状態において行う演出制御の一例を示す図である。
[Game flow in battle state]
Next, the flow of the game in the battle state described above will be explained with reference to FIGS. 48 to 53. FIG. 48 is a diagram illustrating the flow of a game in a battle state, and is a diagram illustrating an overview of various controls performed by the main CPU 101 and sub CPU 201. Furthermore, FIGS. 49 to 51 are diagrams showing examples of various data tables (lottery tables) stored in the main ROM 102, which are referred to when the main CPU 101 performs various controls in a battle state, and FIGS. 2 is a diagram showing an example of production control performed by the sub CPU 201 in a battle state.

図48に示すように、メインCPU101は、バトル状態が開始されるとき(バトル開始時)、又はバトル状態が継続したとき(バトル継続時)に、乱数値に基づいて、マップ抽籤を行う。具体的には、図49に示す、バトルマップ抽籤テーブルを参照して、バトルマップを決定する。 As shown in FIG. 48, the main CPU 101 performs map lottery based on random numbers when the battle state starts (battle start time) or when the battle state continues (battle continuation time). Specifically, the battle map is determined with reference to the battle map lottery table shown in FIG.

バトルマップは、図49に示すように、所定期間(本実施形態では、8ゲーム)継続するバトル状態における単位遊技毎に、ダメージ(ポイント)が付与される期待度(有利さの度合い)を予め定めるものである。例えば、ダメージ期待度「低」が規定される遊技では、ダメージ期待度「高」が規定される遊技よりもポイントが付与されにくく、あるいは、付与されるポイントが少なくなるように抽籤値が規定される。それゆえ、ダメージ期待度「高」が規定される遊技が多いバトルマップ(例えば、バトルマップ「8」)が決定された場合のほうが、ダメージ期待度「低」が規定される遊技が多いバトルマップ(例えば、バトルマップ「0」)が決定された場合よりも、バトル状態において付与されたポイントが規定ポイント以上となる(すなわち、上乗せが発生する(特典が付与される))期待度が高くなる。 As shown in FIG. 49, the battle map shows in advance the degree of expectation (degree of advantage) at which damage (points) will be awarded for each unit game in a battle state that continues for a predetermined period (eight games in this embodiment). It is determined. For example, in a game where the damage expectation level is ``low'', the lottery value is regulated such that points are less likely to be awarded, or fewer points are awarded, than in a game where the damage expectation level is ``high''. Ru. Therefore, if a battle map (for example, battle map "8") that has many games with a "high" damage expectation is determined, a battle map with many games with a "low" damage expectation is determined. (For example, the expectation level is higher that the points awarded in the battle state will be equal to or higher than the specified points (i.e., an additional bonus will occur (benefits will be awarded)) than if the battle map "0" is determined. .

なお、決定されたバトルマップにおいて、バトル状態中のどの遊技がダメージ期待度「高」として規定されているのかは、表示装置11上に示されるようになっている(図52及び図53参照)。 In addition, in the determined battle map, which games in the battle state are defined as having "high" damage expectations are shown on the display device 11 (see FIGS. 52 and 53). .

メインCPU101は、押し順を報知する。バトル状態では、RT状態をRT3状態に維持するための停止操作の手順が報知されるとともに、より多くのメダルの払い出しを受け得る停止操作の手順が報知される。また、上述したように、「F_7リプ_123」~「F_7リプ_321」に当籤した場合には、所定確率で、全ナビ又は第1停止ナビとなる停止操作の手順が報知される場合がある。また、同様に、「F_チャンスリプ_123」~「F_チャンスリプ_321」に当籤した場合には、所定確率で、全ナビ又は第1停止ナビとなる停止操作の手順が報知される場合がある。なお、バトル状態では、ART期間が減少しない(すなわち、付与されているゲーム数が減算されない)ため、バトル状態の移行そのものが有利状態の遊技期間の延長であるともいい得る。 The main CPU 101 notifies the pressing order. In the battle state, a procedure for a stop operation to maintain the RT state to an RT3 state is notified, and a procedure for a stop operation that can receive a payout of more medals is also notified. Further, as described above, if "F_7 Rep_123" to "F_7 Rep_321" are won, the stop operation procedure for all navigation or the first stop navigation may be notified with a predetermined probability. Similarly, if you win "F_chance slip_123" to "F_chance slip_321", you may be notified of the stop operation procedure that will result in full navigation or first stop navigation with a predetermined probability. Note that in the battle state, the ART period does not decrease (that is, the number of games awarded is not subtracted), so the transition to the battle state itself can be said to be an extension of the game period in the advantageous state.

メインCPU101は、その遊技におけるダメージ期待度と内部当籤役と乱数値とに基づいて、ダメージ抽籤(すなわち、付与ポイント抽籤)を行う。具体的には、図50に示す、ダメージ抽籤テーブルを参照して、ダメージ(付与ポイント)を決定する。なお、図50は、ダメージ期待度「低」のときのダメージ抽籤テーブルを示しており、ダメージ期待度「高」のときのダメージ抽籤テーブルは図示を省略しているが、図50に示すものよりも付与ポイントの期待度が高く(ポイントが付与されやすく)なるように抽籤値が規定されるものとする。そして、メインCPU101は、ダメージ抽籤の結果、付与されたダメージ(ポイント)を累積的に記憶する。 The main CPU 101 performs a damage lottery (that is, an award point lottery) based on the damage expectation level, internal winning combination, and random number value in the game. Specifically, the damage (points awarded) is determined with reference to the damage lottery table shown in FIG. Note that FIG. 50 shows the damage lottery table when the damage expectation level is "low", and the damage lottery table when the damage expectation level is "high" is not shown, but it is better than the one shown in FIG. 50. It is also assumed that the lottery value is defined so that the expected degree of points to be awarded is high (points are easily awarded). Then, the main CPU 101 cumulatively stores the damage (points) awarded as a result of the damage lottery.

メインCPU101は、バトル期間(バトル開始、あるいはバトル継続から8ゲーム)が経過していない場合(バトル期間未消化)、バトル状態における処理を終了する。 If the battle period (eight games from the start of the battle or from the continuation of the battle) has not elapsed (the battle period has not been used), the main CPU 101 ends the processing in the battle state.

メインCPU101は、バトル期間が経過し(バトル期間消化)、そのとき付与されているポイントが規定ポイント(本実施形態では、10ポイント以上)に達している場合(規定ポイント到達)には、規定ポイントと乱数値とに基づいて、延長されるART期間(上乗せされるARTゲーム数)を決定するART期間上乗せ付与抽籤を行う。具体的には、図51に示す、ART期間上乗せ付与抽籤テーブルを参照して、延長されるART期間(上乗せされるARTゲーム数)を決定する。 When the battle period has passed (battle period expired) and the points awarded at that time have reached the specified points (in this embodiment, 10 points or more) (the specified points have been reached), the main CPU 101 calculates the specified points. An ART period additional grant lottery is performed to determine the ART period to be extended (the number of ART games to be added) based on the random number and the random number. Specifically, the ART period to be extended (the number of ART games to be added) is determined with reference to the ART period add-on lottery table shown in FIG.

ここで、図51に示すART期間上乗せ付与抽籤テーブルでは、規定ポイント(すなわち、バトル状態において付与されたポイントの累計)が「10」以上「15」未満(すなわち、「10」~「14」の範囲)であるときと、「15」以上「20」未満(すなわち、「15」~「19」の範囲)であるときと、「20」であるときと、で権利付与に関する有利度合い(この例では、ART期間の付与内容)が異なる場合があるようになっている。具体的には、付与されたポイントの累計が、「10」~「14」の範囲にある場合よりも「15」~「19」の範囲にある場合のほうが権利付与に関する有利度合いが高まり(すなわち、より多くのART期間が付与されやすく)、「10」~「14」の範囲、及び「15」~「19」にある場合よりも「20」の範囲にある場合のほうが権利付与に関する有利度合いが高まる(すなわち、より多くのART期間が付与されやすい)ようになっている。 Here, in the ART period additional grant lottery table shown in FIG. The degree of advantage in granting rights (in this example In this case, the contents of the ART period may differ. Specifically, when the cumulative total of points awarded is in the range of "15" to "19" than when it is in the range of "10" to "14", the degree of advantage in granting rights increases (i.e. , more ART periods are likely to be granted), the degree of advantage in granting rights is greater in the range of ``20'' than in the range of ``10'' to ``14'' and in the range of ``15'' to ``19.'' (In other words, more ART periods are likely to be granted).

なお、本実施形態では、規定ポイントの最大値を「20」としているが、「20」を超える任意の値(例えば、「99」)までポイントが累計されるようにしてもよい。この場合、規定ポイントが「20」以上であって当該任意の値までの範囲(例えば、「20」~「99」の範囲)であるときには、図51中の「20」の欄が参照されて、ART期間が決定されるようにすればよい。図51に示す後述のスフィア・RUSH上乗せ付与抽籤テーブルおいても同様である。 In this embodiment, the maximum value of the prescribed points is set to "20", but the points may be accumulated up to an arbitrary value exceeding "20" (for example, "99"). In this case, when the specified points are "20" or more and are in the range up to the arbitrary value (for example, in the range "20" to "99"), the column "20" in FIG. 51 is referred to. , the ART period may be determined. The same applies to the sphere/RUSH additional lottery table shown in FIG. 51, which will be described later.

メインCPU101は、ART期間上乗せ付与抽籤の結果と規定ポイントと乱数値とに基づいて、追加的に付与される特典(上乗せされるスフィア及び/又はRUSHストック)の種別を決定するスフィア・RUSH上乗せ付与抽籤を行う。具体的には、図51に示す、スフィア・RUSH上乗せ付与抽籤テーブルを参照して、延長されるART期間(上乗せされるARTゲーム数)を決定する。追加的に付与される特典の種別を決定する。 The main CPU 101 determines the type of additional benefits (sphere and/or RUSH stock to be added) based on the result of the ART period additional grant lottery, prescribed points, and random numbers. Hold a lottery. Specifically, the ART period to be extended (the number of ART games to be added) is determined with reference to the Sphere/RUSH add-on lottery table shown in FIG. Determine the type of benefits that will be additionally granted.

ここで、図51に示すスフィア・RUSH上乗せ付与抽籤テーブルでは、規定ポイント(すなわち、バトル状態において付与されたポイントの累計)が「10」以上「15」未満(すなわち、「10」~「14」の範囲)、及び「15」以上「20」未満(すなわち、「15」~「19」の範囲)であるときと、「20」であるときと、で権利付与に関する有利度合い(この例では、上位特典たるRUSHストック及び/又は下位特典たるスフィアの付与内容)が異なる場合があるようになっている。具体的には、付与されたポイントの累計が、「10」~「14」の範囲、及び「15」~「19」にある場合よりも「20」の範囲にある場合のほうが権利付与に関する有利度合いが高まる(すなわち、上位特典が付与されやすい)ようになっている。もっとも、上述のART期間上乗せ付与抽籤テーブルでは、「10」~「14」の範囲にある場合よりも「15」~「19」の範囲にある場合のほうがARTゲーム数「50」又は「100」が決定されやすくなっていることから、実質的には、「10」~「14」の範囲にある場合よりも「15」~「19」の範囲にある場合のほうが権利付与に関する有利度合いが高まる(すなわち、上位特典が付与されやすい)ようになっている。なお、上述のART期間上乗せ付与抽籤テーブルと同様に、付与されたポイントに応じて順次権利付与に関する有利度合いが高まるように抽籤値が設定されるようにしてもよい。 Here, in the Sphere/RUSH additional award lottery table shown in FIG. ), and the degree of advantage regarding granting rights (in this example, The content of RUSH stock, which is a higher-level benefit, and/or the sphere, which is a lower-level benefit, may be different. Specifically, it is more advantageous to grant rights when the cumulative total of points awarded is in the range of ``20'' than in the range of ``10'' to ``14,'' or between ``15'' and ``19.'' The degree of benefits is increasing (that is, higher-ranking benefits are more likely to be granted). However, in the above-mentioned ART period additional award lottery table, the number of ART games is "50" or "100" in the range of "15" to "19" than in the range of "10" to "14". Since it is easier to determine, the degree of advantage in granting rights is actually higher in the range of ``15'' to ``19'' than in the range of ``10'' to ``14.'' (In other words, higher ranking benefits are more likely to be granted). Note that, similar to the above-described ART period additional grant lottery table, the lottery value may be set so that the degree of advantage in granting rights increases sequentially according to the points awarded.

また、権利付与に関する有利度合いを異ならせる手法は、図51に示す、ART期間上乗せ付与抽籤テーブル、あるいはスフィア・RUSH上乗せ付与抽籤テーブルを用いた手法に限られない。付与されたポイントが多い場合には、結果として、相対的に権利付与に関する有利度合いが高まり、付与されたポイントが少ない場合には、結果として、相対的に権利付与に関する有利度合いが低まるのであれば、他の種々の手法を採用することができる。 Further, the method of varying the degree of advantage regarding granting rights is not limited to the method using the ART period additional grant lottery table or the Sphere/RUSH additional grant lottery table shown in FIG. 51. If there are many points awarded, the degree of advantage in granting rights increases as a result, and if there are few points granted, the degree of advantage in granting rights relatively decreases as a result. For example, various other techniques can be adopted.

また、権利付与に関する有利度合いを異ならせるポイントの範囲は、必ずしも連続した数値範囲である必要はなく、また、ポイントが多くなるのにしたがって順次権利付与に関する有利度合いが高まるものに限られない。例えば、規定ポイント「10」を含む所定の数値範囲(例えば、「10」~「12」の範囲)にある場合よりも、規定ポイント「15」を含む所定の数値範囲(例えば、「15」~「17」の範囲)にある場合のほうが権利付与に関する有利度合いが高まり、また、これらの範囲にある場合よりも規定ポイント「20」を含む所定の数値範囲(例えば、「20」~「99」の範囲)にある場合のほうが権利付与に関する有利度合いが高まるようにしてもよい。この場合、例えば、規定ポイント「13」~「14」の範囲、「18」~「19」の範囲では、「10」~「12」の範囲にある場合よりも権利付与に関する有利度合いが低まるようにすることもできる。このようにすれば、さらに権利付与の有利度合いを変化させることができ、また、バトル状態における遊技毎の緊張感を高めて、より興趣を向上させることができる。 Further, the range of points that differ in the degree of advantage in granting rights does not necessarily have to be a continuous numerical range, nor is it limited to a range in which the degree of advantage in granting rights increases sequentially as the number of points increases. For example, a predetermined numerical range that includes a predetermined point of ``15'' (for example, from ``15'' to The degree of advantage regarding the granting of rights is higher when the value is within the range of ``17''), and when the value is within a predetermined numerical range that includes the specified point ``20'' (for example, ``20'' to ``99'') than when the value is within these ranges. The degree of advantage in granting rights may be increased in cases where the rights are within the range of . In this case, for example, in the range of prescribed points "13" to "14" and in the range of "18" to "19", the degree of advantage in granting rights will be lower than in the range of "10" to "12". You can also do it like this. In this way, it is possible to further change the advantageous degree of granting rights, and it is also possible to increase the sense of tension in each game in a battle state, thereby further improving interest.

メインCPU101は、スフィア・RUSH上乗せ付与抽籤の結果、RUSHストックを上乗せすることを決定した場合には、そのとき指定されたテーブル(すなわち、テーブルA又はテーブルB)と乱数値とに基づいて、RUSH種別抽籤を行う。具体的には、図51に示す、上乗せ時RUSH種別抽籤テーブルを参照して、上乗せされるRUSH種別を決定する。そして、バトル状態を終了させ、制御状態をART状態に移す。 When the main CPU 101 determines to add RUSH stock as a result of the sphere/RUSH add-on lottery, the main CPU 101 adds RUSH stock based on the table specified at that time (i.e., table A or table B) and the random value. Perform type lottery. Specifically, the RUSH type to be added is determined with reference to the RUSH type lottery table at the time of addition shown in FIG. Then, the battle state is ended and the control state is transferred to the ART state.

メインCPU101は、バトル期間が経過し(バトル期間消化)、そのとき付与されているポイントが規定ポイント(本実施形態では、10ポイント以上)に達していない場合(規定ポイント未達)には、バトル状態のパターン種別(すなわち、「通常パターン1」、「通常パターン2」、及び「特殊パターン」)と乱数値とに基づいて、バトル状態を継続させるか否かを決定するバトル継続抽籤を行う。例えば、「通常パターン1」又は「特殊パターン」である場合には、1/10の確率でバトル状態を継続することを決定し、「通常パターン2」である場合には、1/2の確率でバトル状態を継続することを決定する。なお、バトル継続抽籤が行われるタイミングは、バトル状態が開始するときであってもよい。 If the battle period has passed (battle period expired) and the points awarded at that time have not reached the prescribed points (in this embodiment, 10 points or more) (the prescribed points have not been reached), the main CPU 101 starts the battle. A battle continuation lottery is performed to determine whether or not to continue the battle state based on the pattern type of the state (ie, "normal pattern 1," "normal pattern 2," and "special pattern") and a random number value. For example, if it is "Normal Pattern 1" or "Special Pattern", it is determined that the battle state will continue with a probability of 1/10, and if it is "Normal Pattern 2", the probability is 1/2. decides to continue the battle. Note that the timing at which the battle continuation lottery is performed may be when the battle state starts.

メインCPU101は、バトル継続抽籤の結果、バトル状態を継続する(延長する)ことを決定した場合(バトル継続)には、バトル状態における処理を終了する。 If the main CPU 101 determines to continue (extend) the battle state as a result of the battle continuation lottery (battle continuation), it ends the processing in the battle state.

メインCPU101は、バトル継続抽籤の結果、バトル状態を継続する(延長する)ことを決定しない場合(バトル終了)には、「特殊パターン」であれば、上述したように、次回のバトル状態において「特殊パターン」を再開させるため、その旨の情報を保持するとともに、ダメージ(付与ポイント)も次回のバトル状態に持ち越すため、規定ポイントの中途まで付与されたポイントに関する情報も保持する。これにより、次回のバトル状態では、付与ポイントが持ち越された状態で、「特殊パターン」が再開される。 As a result of the battle continuation lottery, if the main CPU 101 does not decide to continue (extend) the battle state (battle ends), if it is a "special pattern", the main CPU 101 determines that in the next battle state, as described above, " In order to restart the special pattern, information to that effect is retained, and in order to carry over the damage (points awarded) to the next battle state, information regarding the points awarded halfway through the specified points is also retained. As a result, in the next battle state, the "special pattern" will be restarted with the granted points carried over.

なお、例えば、保持される(すなわち、持ち越す)のはダメージ(付与ポイント)のみで、バトル状態の種別(すなわち、パターン)については、再度バトル移行抽籤(図45参照)の抽籤結果によって決定されるようにしてもよい。また、例えば、保持される(すなわち、持ち越す)のはバトル状態の種別(すなわち、パターン)のみで、ダメージ(付与ポイント)については、保持されない(すなわち、持ち越されない)ようにしてもよい。この場合、「特殊パターン」は、最も有利状態の遊技期間に関する権利が付与されやすいバトル状態の種別であることが好適である。 Note that, for example, only the damage (points awarded) is retained (that is, carried over), and the type of battle state (that is, pattern) is determined again by the lottery result of the battle transition lottery (see Figure 45). You can do it like this. Further, for example, only the type of battle state (ie, pattern) may be retained (ie, carried over), and the damage (points awarded) may not be retained (ie, not carried over). In this case, it is preferable that the "special pattern" is a type of battle state in which rights regarding the most advantageous game period are likely to be granted.

バトル状態において、メインCPU101は、バトル期間消化となった場合であって、付与ポイントが規定ポイント未達でありバトル終了となった場合、及び付与ポイントが規定ポイント到達となりバトル終了となった場合、制御状態をART状態に移行させる。一方、他の制御状態への移行がない場合には、上述したバトル状態における処理(図48参照)を繰り返し行うことで、バトル状態における遊技を制御している。 In the battle state, the main CPU 101 controls the main CPU 101 when the battle period has expired and the awarded points have not reached the specified points and the battle has ended, and when the granted points have reached the specified points and the battle has ended, Shift the control state to the ART state. On the other hand, if there is no transition to another control state, the game in the battle state is controlled by repeatedly performing the process in the battle state described above (see FIG. 48).

次に、図52及び図53を参照して、バトル状態における演出表示の一例について説明する。 Next, an example of an effect display in a battle state will be described with reference to FIGS. 52 and 53.

図52は、バトル状態において、ダメージ(付与ポイント)が規定ポイントに到達し、さらに、規定ポイントの最大値(本実施形態では、20)に到達した状態を示す演出表示の一例である。 FIG. 52 is an example of an effect display showing a state in which damage (points awarded) has reached a specified point and has further reached the maximum value of the specified points (20 in this embodiment) in a battle state.

バトル状態においては、例えば、上述したバトルマップに対応する表示(すなわち、8ゲーム分のダメージ期待度を示唆する8マス分の表示)と、現在のダメージ(付与ポイント)に対応する表示(すなわち、バトル演出上、敵キャラクタのHP(敵HP)として表示される10マス分の表示)と、敵キャラクタの種別表示(すなわち、「通常パターン1」、「通常パターン2」、又は「特殊パターン」に対応する表示)と、が行われ、バトル状態が進行するのにしたがって、バトルマップに対応する表示の表示内容や現在のダメージ(付与ポイント)に対応する表示内容が適宜変化するようになっている。 In the battle state, for example, there is a display corresponding to the battle map described above (i.e., a display for 8 squares indicating the expected damage for 8 games), and a display corresponding to the current damage (points awarded) (i.e., In battle production, the enemy character's HP (enemy HP) is displayed for 10 squares) and the enemy character's type (i.e., "Normal Pattern 1", "Normal Pattern 2", or "Special Pattern") The corresponding display) is carried out, and as the battle progresses, the display contents corresponding to the battle map and the display contents corresponding to the current damage (points awarded) change as appropriate. .

図52に示すように、この一例では、バトルマップ「0」が選択されており、バトル状態4ゲーム目で、5のダメージを与え(5ポイントが付与され)、バトル状態5ゲーム目で、さらに5のダメージを与え(5ポイントが付与され)、規定ポイントの最小値10に到達している。また、バトル状態7ゲーム目で、さらに5のダメージを与え(5ポイントが付与され)、バトル状態8ゲーム目で、さらに5のダメージを与え(5ポイントが付与され)、バトル状態が終了するときに、規定ポイントの最大値20に到達していることが示されている。 As shown in FIG. 52, in this example, battle map "0" is selected, and in the 4th game of the battle state, 5 damage is given (5 points are given), and in the 5th game of the battle state, further 5 damage (5 points given), reaching the minimum specified point value of 10. Also, in the 7th game of battle state, inflict 5 more damage (5 points are given), and in the 8th game of battle state, inflict 5 more damage (5 points given), and when the battle state ends. , it is shown that the maximum value of 20 points has been reached.

また、図53は、バトル状態において、ダメージ(付与ポイント)が規定ポイントに到達しなかった場合であって、「通常パターン」が選択されている場合と、「特殊パターン」が選択されている場合のそれぞれを示す演出表示の一例である。 Furthermore, Fig. 53 shows a case where the damage (points awarded) does not reach the specified point in a battle state, and a case where a "normal pattern" is selected and a case where a "special pattern" is selected. This is an example of a presentation display showing each of the following.

図53に示すように、「通常パターン」(図53中、「敵1」)が選択されている場合に、規定ポイントに到達しないままバトル状態が終了した場合には、次回のバトル状態には、「特殊パターン」であることも付与ポイントも持ち越されないため、次回のバトル状態では、また新たに0ポイントから規定ポイントに到達させなければならない。 As shown in Figure 53, if the "Normal pattern" ("Enemy 1" in Figure 53) is selected and the battle state ends without reaching the specified points, the next battle state will be Since it is a "special pattern" and the points awarded do not carry over, in the next battle state, you will have to reach the specified points again from 0 points.

一方、図53に示すように、「特殊パターン」(図53中、「敵2」)が選択されている場合に、規定ポイントに到達しないままバトル状態が終了した場合には、次回のバトル状態には、「特殊パターン」であること、及び付与ポイントも持ち越されるため、次回のバトル状態では、また再開したポイントから規定ポイントに到達させればよいことになる。なお、図53の例では、最初の「特殊パターン」によるバトル状態でダメージ(付与ポイント)が3ポイントであり、この3ポイントが次回の「特殊パターン」によるバトル状態で持ち越されていることが示されている。 On the other hand, as shown in FIG. 53, if the "special pattern" ("enemy 2" in FIG. 53) is selected and the battle state ends without reaching the specified points, the next battle state Since this is a "special pattern" and the points awarded are also carried over, in the next battle state, all you have to do is reach the specified points from the restarted point. In addition, in the example of FIG. 53, the damage (points awarded) is 3 points in the first battle state using the "special pattern", and these 3 points are carried over to the next battle state using the "special pattern". has been done.

このように、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイント以上となった場合に当該権利が付与されるとともに、規定ポイント以上のどの範囲内であるかに応じて当該権利の付与に関する有利度合いが異なる場合がある。具体的には、付与されたポイントが、第2の値(例えば、「15」)以上となった場合には、第1の値(例えば、「10」)以上かつ第2の値未満となった場合よりも、当該権利の付与に関する有利度合いが高まるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 In this way, in a specific state (e.g., battle state) in which rights can be granted for a gaming period in an advantageous state (e.g., ART state), the points awarded within a predetermined period (e.g., 8 games) are equal to or greater than the specified points. The right will be granted when the number of points is higher than the prescribed points, and the degree of advantage regarding the granting of the right may vary depending on the range of points above the specified points. Specifically, if the awarded points are equal to or greater than the second value (for example, "15"), the points awarded are equal to or greater than the first value (for example, "10") and less than the second value. The structure is such that the granting of such rights is more advantageous than if the rights were granted. Therefore, the gameplay regarding the continuation of advantageous conditions can be varied, and the interest of the game can be improved.

また、本実施形態では、付与されたポイントが規定ポイント以上のどの範囲内であるかに応じて、権利付与に関する有利度合いが異なる場合はあるものの、規定ポイント以上となった場合には当該権利が必ず付与されるように構成されている。したがって、遊技者の権利付与に対する期待感を損なうことなく、特定状態における遊技性を多彩なものとすることができる。 In addition, in this embodiment, although the degree of advantage in granting rights may differ depending on the range within which the awarded points are above the specified points, if the points exceed the specified points, the right will be granted. It is configured so that it is always granted. Therefore, it is possible to make the gameplay in a specific state more diverse without impairing the player's expectations regarding the granting of rights.

また、本実施形態では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイント以上となった場合に当該権利が付与されるとともに、規定ポイント以上のどの範囲内であるかに応じて当該権利の付与に関する有利度合いが異なる場合がある。具体的には、所定期間が終了するときに、付与されているポイントが、第3の値(例えば、「20」)以上となっている場合には、第3の値未満となっている場合よりも、当該権利の付与に関する有利度合いが高まるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 Furthermore, in the present embodiment, points awarded within a predetermined period (e.g., 8 games) in a specific state (e.g., battle state) in which rights regarding a gaming period in an advantageous state (e.g., ART state) can be granted are specified. The right is granted when the number of points is exceeded, and the degree of advantage regarding the granting of the right may vary depending on the range within which the number of points exceeds the specified number of points. Specifically, when the predetermined period ends, if the points awarded are at least a third value (for example, "20"), or if they are less than the third value. The system is structured so that the degree of advantage in granting such rights increases. Therefore, the gameplay regarding the continuation of advantageous conditions can be varied, and the interest of the game can be improved.

また、本実施形態では、付与されたポイントが規定ポイント以上のどの範囲内であるかに応じて、権利付与に関する有利度合いが順次高まるように構成されている。したがって、特定状態における権利付与に関する期待感を順次高めることができ、遊技の興趣を向上させることができる。 Further, in this embodiment, the degree of advantage regarding granting rights is configured to increase sequentially depending on the range within which the awarded points are greater than or equal to the specified points. Therefore, the expectation regarding the granting of rights in a specific state can be gradually increased, and the interest of the game can be improved.

また、本実施形態では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイント以上となった場合に当該権利が付与されるとともに、規定ポイント以上のどの範囲内であるかに応じて当該権利の付与に関する有利度合いが異なる場合がある。また、特定状態では、ポイントが付与されやすい遊技(例えば、ダメージ期待度「高」)であるか、ポイントが付与されにくい遊技(例えば、ダメージ期待度「低」)であるかかが予め決定され、そのいずれの遊技であるかが報知されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 Furthermore, in the present embodiment, points awarded within a predetermined period (e.g., 8 games) in a specific state (e.g., battle state) in which rights regarding a gaming period in an advantageous state (e.g., ART state) can be granted are specified. The right is granted when the number of points is exceeded, and the degree of advantage regarding the granting of the right may vary depending on the range within which the number of points exceeds the specified number of points. In addition, in a specific state, it is determined in advance whether the game is likely to give points (for example, damage expectation is "high") or the game is difficult to give points (for example, damage expectation is "low"). , it is configured so that it is notified which game it is. Therefore, the gameplay regarding the continuation of advantageous conditions can be varied, and the interest of the game can be improved.

また、本実施形態では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイントとなった場合には、当該権利が付与される一方、付与されたポイントが規定ポイントとならなかった場合には、当該権利は付与されないが、この場合、第2特定状態(例えば、「特殊パターン」)であれば、付与されたポイントが次回以降の特定状態に持ち越されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 Furthermore, in the present embodiment, points awarded within a predetermined period (e.g., 8 games) in a specific state (e.g., battle state) in which rights regarding a gaming period in an advantageous state (e.g., ART state) can be granted are specified. If the points become points, the right will be granted, while if the granted points do not reach the prescribed points, the right will not be granted. pattern"), the system is configured so that the awarded points are carried over to the next specific state. Therefore, the gameplay regarding the continuation of advantageous conditions can be varied, and the interest of the game can be improved.

また、本実施形態では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイントとなった場合には、当該権利が付与される一方、付与されたポイントが規定ポイントとならなかった場合には、当該権利は付与されないが、この場合、第2特定状態(例えば、「特殊パターン」)であれば、次に特定状態を開始するときに、第2特定状態が前回の続きから行えるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 Furthermore, in the present embodiment, points awarded within a predetermined period (e.g., 8 games) in a specific state (e.g., battle state) in which rights regarding a gaming period in an advantageous state (e.g., ART state) can be granted are specified. If the points become points, the right will be granted, while if the granted points do not reach the prescribed points, the right will not be granted. pattern"), the configuration is such that when starting the next specific state, the second specific state can be performed from where it left off from the previous one. Therefore, the gameplay regarding the continuation of advantageous conditions can be varied, and the interest of the game can be improved.

また、本実施形態では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイント以上となった場合には、当該権利が付与される一方、付与されたポイントが規定ポイントとならなかった場合には、当該権利は付与されないが、この場合、第2特定状態(例えば、「特殊パターン」)であれば、付与されたポイントが次回以降の特定状態に持ち越されるように構成されている。そして、特定状態では、付与されたポイントが多いほど、より有利な内容の当該権利が付与され得るように構成されている。すなわち、一旦、特定状態において当該権利が付与されなかった場合であっても、付与されたポイントが持ち越されていれば、次回以降の特定状態では、より有利な内容の当該権利が付与される期待度が高まることになる。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 Furthermore, in the present embodiment, points awarded within a predetermined period (e.g., 8 games) in a specific state (e.g., battle state) in which rights regarding a gaming period in an advantageous state (e.g., ART state) can be granted are specified. If the number of points exceeds the specified number of points, the right will be granted, but if the number of points awarded does not reach the specified number of points, the right will not be granted. If it is a special pattern ("special pattern"), it is configured such that the awarded points are carried over to the next specific state. In a specific state, the more points awarded, the more advantageous the right can be granted. In other words, even if the right is not granted in a specific state, if the granted points are carried over, there is an expectation that the right will be granted with more advantageous content in subsequent specific states. The degree will increase. Therefore, the gameplay regarding the continuation of advantageous conditions can be varied, and the interest of the game can be improved.

[引き戻し状態の遊技の流れ]
次に、図54及び図55を参照して、上述した引き戻し状態における遊技の流れについて説明する。図54は、引き戻し状態の遊技の流れを説明する図であり、メインCPU101が行う各種制御の概要について説明する図である。また、図55は、メインCPU101が引き戻し状態において各種制御を行う際に参照する、メインROM102に記憶されている各種データテーブル(抽籤テーブル)の一例を示す図である。
[Game flow in pullback state]
Next, with reference to FIGS. 54 and 55, the flow of the game in the above-mentioned pull-back state will be explained. FIG. 54 is a diagram illustrating the flow of the game in the pullback state, and is a diagram illustrating an overview of various controls performed by the main CPU 101. Further, FIG. 55 is a diagram showing an example of various data tables (lottery tables) stored in the main ROM 102, which are referred to when the main CPU 101 performs various controls in the pullback state.

図54に示すように、メインCPU101は、押し順を報知する。引き戻し状態では、RT状態をRT3状態に維持するための停止操作の手順が報知されるとともに、より多くのメダルの払い出しを受け得る停止操作の手順が報知される。また、上述したように、「F_7リプ_123」~「F_7リプ_321」に当籤した場合には、所定確率で、全ナビ又は第1停止ナビとなる停止操作の手順が報知される場合がある。また、同様に、「F_チャンスリプ_123」~「F_チャンスリプ_321」に当籤した場合には、所定確率で、全ナビ又は第1停止ナビとなる停止操作の手順が報知される場合がある。なお、上述したように引き戻し状態は、スフィア1つあたり3ゲーム分継続するため、引き戻し状態の移行そのものが有利状態の遊技期間の延長であるともいい得る。 As shown in FIG. 54, the main CPU 101 notifies the pressing order. In the pullback state, a procedure for a stop operation to maintain the RT state at the RT3 state is notified, and a procedure for a stop operation that allows more medals to be paid out is also notified. Further, as described above, if "F_7 Rep_123" to "F_7 Rep_321" are won, the stop operation procedure for all navigation or the first stop navigation may be notified with a predetermined probability. Similarly, if you win "F_chance slip_123" to "F_chance slip_321", you may be notified of the stop operation procedure that will result in full navigation or first stop navigation with a predetermined probability. Note that, as described above, since the pullback state continues for three games per sphere, the transition to the pullback state itself can be said to be an extension of the gaming period in the advantageous state.

メインCPU101は、内部当籤役と乱数値とに基づいて、再度RUSH状態に復帰させるか否かを決定するRUSH(ART)引き戻し抽籤を行う。具体的には、図55に示す、RUSH引き戻し抽籤テーブルを参照して、再度RUSH状態に復帰させるか否か、及び復帰させる場合のRUSH種別を決定する。なお、図55に示す、RUSH引き戻し抽籤テーブルにおいて、「その他レア役」とは、「F_CD_チャンスリプ」、「F_C_チャンスリプ」、「F_チャンスリプ_123」~「F_チャンスリプ_321」(「チャンスリプ」成立時)、「F_T_レアベル」、「F_B_レアベル」(10枚(レレア:上下段相当)を含む)、「F_1枚役A」、及び「F_1枚役B」などを示すものである。 The main CPU 101 performs a RUSH (ART) pullback lottery to determine whether or not to return to the RUSH state again based on the internal winning combination and the random number value. Specifically, with reference to the RUSH pullback lottery table shown in FIG. 55, it is determined whether or not to return to the RUSH state again, and the RUSH type in the case of return. In addition, in the RUSH pullback lottery table shown in FIG. ''), "F_T_Rare Bell", "F_B_Rare Bell" (including 10 pieces (Rare: equivalent to upper and lower rows)), "F_1-card combination A", "F_1-card combination B", etc.

メインCPU101は、RUSH(ART)引き戻し抽籤に当籤した場合(RUSH当籤)には、制御状態をRUSH準備状態に移す。なお、このとき、抽籤に用いられなかったスフィアがある場合には、それを次のART状態に持ち越せるようにしてもよいし、スフィアを0クリア(初期化)するようにしてもよい。 When the main CPU 101 wins the RUSH (ART) pullback lottery (RUSH win), the main CPU 101 shifts the control state to the RUSH preparation state. At this time, if there is a sphere that was not used in the lottery, it may be carried over to the next ART state, or the sphere may be cleared to 0 (initialized).

メインCPU101は、RUSH(ART)引き戻し抽籤に当籤しなかった場合(RUSH非当籤)には、引き戻しゲーム数を1減算する(引き戻し期間を減少させる)。このとき、引き戻しゲーム数が0となっていなければ、引き戻し状態における処理を終了する。 When the main CPU 101 does not win the RUSH (ART) pullback lottery (RUSH non-winning), the main CPU 101 subtracts 1 from the number of pullback games (reduces the pullback period). At this time, if the number of pullback games is not 0, the process in the pullback state is ended.

メインCPU101は、引き戻しゲーム数が0となった場合(引き戻しゲーム数=0)であって、スフィアも0である場合(スフィアなし)には、引き戻し状態を終了し、制御状態を通常状態に移す。 When the number of pullback games becomes 0 (number of pullback games = 0) and the sphere is also 0 (no sphere), the main CPU 101 ends the pullback state and shifts the control state to the normal state. .

メインCPU101は、引き戻しゲーム数が0となった場合(引き戻しゲーム数=0)であって、スフィアが未だ1以上である場合(スフィアあり)には、スフィアを1減算し、引き戻しゲーム(本実施形態では、3ゲーム)を再セットし、引き戻し状態における処理を終了する。 When the number of pullback games becomes 0 (number of pullback games = 0) and the number of spheres is still 1 or more (there is a sphere), the main CPU 101 subtracts 1 from the sphere and executes the pullback game (in this implementation). (3 games) is reset, and the processing in the pullback state is ended.

なお、本実施形態では、引き戻し状態における継続期間を、スフィア1つあたり3ゲームとしているが、これに限られない。例えば、スフィア1つあたりのゲーム数を抽籤により決定するようにしてもよい。例えば、スフィア1つがある場合、継続期間抽籤を行い、3~10ゲームの範囲内で継続期間を決定するようにしてもよい。 Note that in this embodiment, the duration of the pullback state is three games per sphere, but the duration is not limited to this. For example, the number of games per sphere may be determined by lottery. For example, if there is one sphere, a duration lottery may be performed to determine the duration within the range of 3 to 10 games.

引き戻し状態において、メインCPU101は、RUSH当籤となった場合、制御状態をRUSH状態に移行させ、引き戻しゲーム数が0(引き戻し期間消化)となった場合であって、CZストックが0となった場合、制御状態を通常状態に移行させる。一方、他の制御状態への移行がない場合には、上述した引き戻し状態における処理(図54参照)を繰り返し行うことで、引き戻し状態における遊技を制御している。 In the pullback state, the main CPU 101 shifts the control state to the RUSH state when a RUSH win is achieved, and when the number of pullback games becomes 0 (pullback period expired) and the CZ stock becomes 0. , to shift the control state to the normal state. On the other hand, if there is no transition to another control state, the game in the pull-back state is controlled by repeatedly performing the above-described processing in the pull-back state (see FIG. 54).

<主制御回路の動作説明>
次に、図56~図125を参照して、主制御回路90のメインCPU101が、プログラムを用いて実行する各種処理の内容について説明する。
<Operation explanation of main control circuit>
Next, the contents of various processes executed by the main CPU 101 of the main control circuit 90 using programs will be explained with reference to FIGS. 56 to 125.

[電源投入(リセット割込)時処理]
まず、メインCPU101の制御により行われるパチスロ1の電源投入(リセット割込)時処理を、図56及び図57を参照して説明する。図56は、電源投入(リセット割込)時処理の手順を示すフローチャートであり、図57A~57Cは、それぞれ、該フローチャート中のS2、S7及びS8、並びに、S13の処理を実行するためのソースプログラムの一例を示す図である。なお、図56に示す電源投入(リセット割込)時処理は、電源管理回路93が、マイクロプロセッサ91に電源電圧の供給が開始されたことを検知した際に、リセット信号をマイクロプロセッサ91の「XSRST」端子に出力し、それにより、マイクロプロセッサ91の割込みコントローラ112からメインCPU101に出力される割込要求信号に基づいて、実行される。
[Processing at power-on (reset interrupt)]
First, the power-on (reset interrupt) processing of the pachislot 1 performed under the control of the main CPU 101 will be described with reference to FIGS. 56 and 57. FIG. 56 is a flowchart showing the procedure of processing at power-on (reset interrupt), and FIGS. 57A to 57C are sources for executing the processing of S2, S7, S8, and S13 in the flowchart, respectively. FIG. 3 is a diagram showing an example of a program. Note that in the power-on (reset interrupt) processing shown in FIG. XSRST" terminal, and is thereby executed based on an interrupt request signal output from the interrupt controller 112 of the microprocessor 91 to the main CPU 101.

まず、メインCPU101は、電源監視ポート(電源監視手段)がオン状態であるか否かを判別する(S1)。 First, the main CPU 101 determines whether the power monitoring port (power monitoring means) is in the on state (S1).

S1において、メインCPU101が、電源監視ポートがオン状態であると判別したとき(S1がYES判定の場合)、メインCPU101は、S1の処理を繰り返す。なお、ここでいう、電源監視ポートがオン状態とは、メインCPU101に供給されている電源電圧(DC+5V)が安定していない状態のことである。 In S1, when the main CPU 101 determines that the power monitoring port is in the on state (YES in S1), the main CPU 101 repeats the process in S1. Note that the power monitoring port is in an on state here, which means a state in which the power supply voltage (DC+5V) supplied to the main CPU 101 is not stable.

一方、S1において、メインCPU101が、電源監視ポートがオン状態でないと判別したとき(S1がNO判定の場合)、メインCPU101は、タイマー回路113(PTC)の初期化処理を行う(S2)。この処理では、メインCPU101は、タイマー回路113の初期設定を行う。具体的には、メインCPU101は、タイマー用プリスケーラレジスタ(不図示)に分周比をセットし、タイマー用制御レジスタ(不図示)に割り込み可等の設定を行い、タイマー用カウンタ(不図示)の初期カウント値を設定する。 On the other hand, when the main CPU 101 determines in S1 that the power monitoring port is not in the on state (NO in S1), the main CPU 101 performs initialization processing for the timer circuit 113 (PTC) (S2). In this process, the main CPU 101 initializes the timer circuit 113. Specifically, the main CPU 101 sets a frequency division ratio in a timer prescaler register (not shown), sets the timer control register (not shown) to enable interrupts, and controls the timer counter (not shown). Set the initial count value.

次いで、メインCPU101は、主制御回路90及び副制御回路200間用の第1シリアル通信回路114(SCU1)の初期化処理、及び、第2インターフェースボード用の第2シリアル通信回路115(SCU2)の初期化処理を行う(S3)。次いで、メインCPU101は、乱数回路110(RDG)の初期化処理を行う(S4)。次いで、メインCPU101は、メインRAM103の書き込みテストを行う(S5)。 Next, the main CPU 101 initializes the first serial communication circuit 114 (SCU1) for use between the main control circuit 90 and the sub-control circuit 200, and initializes the second serial communication circuit 115 (SCU2) for the second interface board. Initialization processing is performed (S3). Next, the main CPU 101 performs initialization processing of the random number circuit 110 (RDG) (S4). Next, the main CPU 101 performs a write test on the main RAM 103 (S5).

次いで、メインCPU101は、書き込みテストの結果、メインRAM103への書き込みが正常に行われたか否かを判別する(S6)。 Next, the main CPU 101 determines whether writing to the main RAM 103 was performed normally as a result of the write test (S6).

S6において、メインCPU101が、メインRAM103への書き込みが正常に行われなかったと判別したとき(S6がNO判定の場合)、メインCPU101は、後述のS13の処理を行う。一方、S6において、メインCPU101が、メインRAM103への書き込みが正常に行われたと判別したとき(S6がYES判定の場合)、メインCPU101は、タイマー回路113のタイマー用制御レジスタ(不図示)の状態を取得する(S7)。 In S6, when the main CPU 101 determines that writing to the main RAM 103 has not been performed normally (if NO in S6), the main CPU 101 performs processing in S13, which will be described later. On the other hand, when the main CPU 101 determines in S6 that the writing to the main RAM 103 has been performed normally (YES in S6), the main CPU 101 determines the state of the timer control register (not shown) of the timer circuit 113. (S7).

次いで、メインCPU101は、取得したタイマー用制御レジスタの状態に基づいて、現在の状態が割込処理の発生タイミングであるか否かを判別する(S8)。具体的には、メインCPU101は、取得したタイマー用制御レジスタの状態に基づいて、タイマーカウント開始後から1.1172ms経過したか否かを判別する。 Next, the main CPU 101 determines whether the current state is the timing for interrupt processing based on the obtained state of the timer control register (S8). Specifically, the main CPU 101 determines whether 1.1172 ms has elapsed since the timer count started, based on the acquired state of the timer control register.

なお、本実施形態では、S2のタイマー回路113の初期化処理によりタイマー時間1.1172msがセットされると、CPU内蔵タイマーのカウント処理が開始される。その後、タイマー用制御レジスタ(不図示)の情報を読み込むことによりタイマー回路113のステータスを取得することができる。そして、本実施形態では、タイマー用制御レジスタに、現在の状態が割込処理の発生タイミングであるか否か(タイマー割込状態であるか否か)を判別(参照)可能なビット(判別ビット)が設けられる。 In this embodiment, when the timer time 1.1172 ms is set by the initialization process of the timer circuit 113 in S2, the counting process of the CPU built-in timer is started. Thereafter, the status of the timer circuit 113 can be acquired by reading information from a timer control register (not shown). In this embodiment, the timer control register has a bit (determination bit) that can determine (reference) whether or not the current state is the generation timing of interrupt processing (whether or not it is a timer interrupt state). ) is provided.

それゆえ、上記S7の処理では、メインCPU101は、タイマー用制御レジスタ(不図示)の情報を読み込み、上記S8の処理では、メインCPU101は、タイマー用制御レジスタ内の判別ビットのオン/オフ状態(「1」/「0」)を参照することにより、現在の状態が割込処理の発生タイミングであるか否かを判別する。なお、タイマー回路113によるカウント開始から1.1172ms経過したとき(タイマー回路113のカウント値が0であれば)、該判別ビットはオン状態となる。 Therefore, in the process of S7 above, the main CPU 101 reads the information of the timer control register (not shown), and in the process of S8 above, the main CPU 101 reads the on/off state ( "1"/"0"), it is determined whether the current state is the timing at which an interrupt process occurs. Note that when 1.1172 ms has passed since the start of counting by the timer circuit 113 (if the count value of the timer circuit 113 is 0), the determination bit is turned on.

S8において、メインCPU101が、現在の状態が割込処理の発生タイミングでないと判別したとき(S8がNO判定の場合)、メインCPU101は、処理をS7の処理に戻し、S7以降の処理を繰り返す。 In S8, when the main CPU 101 determines that the current state is not the timing to generate an interrupt process (NO in S8), the main CPU 101 returns the process to the process in S7 and repeats the process from S7 onwards.

一方、S8において、メインCPU101が、現在の状態が割込処理の発生タイミングであると判別したとき(S8がYES判定の場合)、メインCPU101は、サムチェック処理(規定外)を行う(S9)。この処理では、メインCPU101は、メインRAM103のサムチェック処理を行うが、この処理の作業は、メインRAM103内の規定外作業領域(図12C参照)で行われる。また、このサムチェック処理で用いられるプログラムはメインROM102内の規定外エリアに格納されている(図12B参照)。なお、サムチェック処理の詳細については、後述の図71及び図72を参照しながら後で説明する。 On the other hand, in S8, when the main CPU 101 determines that the current state is the timing at which an interrupt process occurs (YES in S8), the main CPU 101 performs a sum check process (not specified) (S9) . In this process, the main CPU 101 performs a sum check process on the main RAM 103, but this process is performed in a non-standard work area in the main RAM 103 (see FIG. 12C). Further, the program used in this sum check process is stored in a non-standard area in the main ROM 102 (see FIG. 12B). Note that details of the sum check process will be described later with reference to FIGS. 71 and 72, which will be described later.

また、S8において、メインCPU101が、現在の状態が割込処理の発生タイミングであると判別したとき(S8がYES判定の場合)には、メインCPU101は、S9の処理の前に、後述の割込処理(後述の図113参照)を実行する。そして、この割込処理により、主制御回路90(主制御基板71)から副制御回路200(副制御基板72)には、無操作コマンドが送信される。 Further, in S8, when the main CPU 101 determines that the current state is the timing at which an interrupt process occurs (in the case of YES determination in S8), the main CPU 101 performs the interrupt process described below before the process in S9. 113 (see FIG. 113 below). Through this interrupt processing, a no-operation command is transmitted from the main control circuit 90 (main control board 71) to the sub control circuit 200 (sub control board 72).

S9の処理後、メインCPU101は、設定用鍵型スイッチ54がオン状態であるか否かを判別する(S10)。 After the processing in S9, the main CPU 101 determines whether the setting key-type switch 54 is in the on state (S10).

S10において、メインCPU101が、設定用鍵型スイッチ54がオン状態であると判別したとき(S10がYES判定の場合)、メインCPU101は、後述のS15の処理を行う。一方、S10において、メインCPU101が、設定用鍵型スイッチ54がオン状態でないと判別したとき(S10がNO判定の場合)、メインCPU101は、S9のサムチェック処理の結果に基づいて、サムチェック判定結果が正常であったか否かを判別する(S11)。 In S10, when the main CPU 101 determines that the setting key-type switch 54 is in the ON state (YES in S10), the main CPU 101 performs the processing in S15, which will be described later. On the other hand, when the main CPU 101 determines in S10 that the setting key-type switch 54 is not in the ON state (NO determination in S10), the main CPU 101 determines the sum check based on the result of the sum check process in S9. It is determined whether the result is normal (S11).

S11において、メインCPU101が、サムチェック判定結果が正常でないと判別したとき(S11がNO判定の場合)、メインCPU101は、後述のS13の処理を行う。一方、S11において、メインCPU101が、サムチェック判定結果が正常であると判別したとき(S11がYES判定の場合)、メインCPU101は、遊技復帰処理を行う(S12)。この処理では、メインCPU101は、遊技の状態を電断検知前の状態に戻す処理を行う。なお、遊技復帰処理の詳細については、後述の図58を参照しながら後で説明する。 In S11, when the main CPU 101 determines that the sum check determination result is not normal (NO determination in S11), the main CPU 101 performs processing in S13, which will be described later. On the other hand, when the main CPU 101 determines in S11 that the sum check determination result is normal (YES determination in S11), the main CPU 101 performs a game return process (S12). In this process, the main CPU 101 performs a process to return the gaming state to the state before the power outage was detected. The details of the game return process will be explained later with reference to FIG. 58, which will be described later.

S6又はS11がNO判定の場合、メインCPU101は、情報表示器6(7セグLED表示器)に、エラー発生を意味する文字列「rr」を表示する(S13)。その後、メインCPU101は、WDTのクリア処理を繰り返す(S14)。 If the determination in S6 or S11 is NO, the main CPU 101 displays a character string "rr" indicating the occurrence of an error on the information display 6 (7-segment LED display) (S13). After that, the main CPU 101 repeats the WDT clearing process (S14).

ここで再度、S10の処理に戻って、S10がYES判定の場合、メインCPU101は、設定変更確認処理を行う(S15)。この処理では、メインCPU101は、主に、設定変更開始時における設定変更コマンドの生成格納処理を行う。なお、設定変更確認処理の詳細については、後述の図60を参照しながら後で説明する。 Here, returning to the process of S10 again, if the determination in S10 is YES, the main CPU 101 performs a setting change confirmation process (S15). In this process, the main CPU 101 mainly performs a process of generating and storing a setting change command at the time of starting a setting change. Note that details of the setting change confirmation process will be described later with reference to FIG. 60, which will be described later.

次いで、メインCPU101は、RAM初期化処理を行う(S16)。この処理では、メインCPU101は、図12Cに示すメインRAM103の遊技用RAM領域内の「RAM異常時又は設定変更開始時」のアドレスを、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用RAM領域の最終アドレスまでの情報を消去(クリア)する。そして、S16の処理後、メインCPU101は、後述のメイン処理(後述の図74参照)を開始する。 Next, the main CPU 101 performs RAM initialization processing (S16). In this process, the main CPU 101 sets the address "at the time of RAM abnormality or when setting change starts" in the gaming RAM area of the main RAM 103 shown in FIG. Erase (clear) the information up to the final address in the RAM area. After the processing in S16, the main CPU 101 starts main processing (see FIG. 74, which will be described later), which will be described later.

本実施形態では、上述のようにして電源投入(リセット割込)時処理が行われる。そして、上述した電源投入(リセット割込)時処理中のS2の処理は、メインCPU101が、図57Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the power-on (reset interrupt) processing is performed as described above. The process of S2 during the power-on (reset interrupt) process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 57A.

図57Aのソースプログラムでは、CPUクロックとして10MHz(供給クロックは20MHz)が設定され、プリスケーラレジスタ設定値として228が設定され、初期カウント値として49が設定される。この結果、割り込み処理のタイマー時間(実行周期)として、1.1172ms(=1/(10MHz/288)×49)が算出される。 In the source program of FIG. 57A, 10 MHz is set as the CPU clock (supplied clock is 20 MHz), 228 is set as the prescaler register setting value, and 49 is set as the initial count value. As a result, 1.1172 ms (=1/(10MHz/288)×49) is calculated as the timer time (execution cycle) of the interrupt process.

また、上述した電源投入(リセット割込)時処理中のS7及びS8の処理は、メインCPU101が、図57Bのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。具体的には、S7のタイマー用制御レジスタの状態の取得処理は、図57B中の「LD」命令により実行され、S8の判定処理は、図57B中の「JBIT」命令により実行される。そして、タイマー回路113によるカウント開始から1.1172ms経過するまで、図57B中の「LD」命令及び図57B中の「JBIT」命令が繰り返し行われ、タイマー回路113によるカウント開始から1.1172ms経過すると、タイマー回路113から割込みコントローラ112を介してメインCPU101に割込要求信号が出力される。メインCPU101は、この割込要求信号の入力を契機として、電源復帰後の最初の1.1172ms周期の割込処理を開始する。 Further, the processing in S7 and S8 during the power-on (reset interrupt) processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 57B. Specifically, the acquisition process of the state of the timer control register in S7 is executed by the "LD" instruction in FIG. 57B, and the determination process in S8 is executed by the "JBIT" instruction in FIG. 57B. Then, the "LD" command in FIG. 57B and the "JBIT" command in FIG. 57B are repeatedly executed until 1.1172 ms has elapsed since the start of counting by the timer circuit 113. , an interrupt request signal is output from the timer circuit 113 to the main CPU 101 via the interrupt controller 112. In response to the input of this interrupt request signal, the main CPU 101 starts interrupt processing for the first period of 1.1172 ms after the power is restored.

なお、この電源復帰直後(電源投入時の初期化後)の最初の1.1172ms周期の割込処理では、遊技動作に関するコマンドはセットされていないので、主制御回路90から副制御回路200には無操作コマンドが送信される。このように電源復帰直後に割込処理を許可することにより、電源復帰後、最短時間で無操作コマンドが送信され、主制御回路90及び副制御回路200間の通信接続を確立することができ、主制御回路90及び副制御回路200間の通信動作を安定化させることができる。 Note that in the first 1.1172ms cycle interrupt processing immediately after the power is restored (after initialization at power-on), no commands related to gaming operations are set, so no command is sent from the main control circuit 90 to the sub-control circuit 200. A no-operation command is sent. By allowing interrupt processing immediately after the power is restored in this manner, the no-operation command can be sent in the shortest possible time after the power is restored, and a communication connection between the main control circuit 90 and the sub-control circuit 200 can be established. The communication operation between the main control circuit 90 and the sub control circuit 200 can be stabilized.

また、この通信動作で送信される無操作コマンドを構成する通信パラメータ1~5には、電源復帰時に、それぞれLレジスタ、Hレジスタ、Eレジスタ、Dレジスタ及びCレジスタに格納されているデータがセットされる。それゆえ、本実施形態では、電源復帰後の最初の割込処理で送信される無操作コマンドの通信パラメータ1~5にそれぞれセットされるデータを、電源復帰毎に異ならせる(不定にする)ことができる。すなわち、電源復帰直後(電源投入時の初期化後)の割込処理で送信される無操作コマンドのサム値(BCC)を、電源復帰毎に異ならせることができる。この場合、ゴト等の不正行為を抑制することができる。 Furthermore, communication parameters 1 to 5 that make up the no-operation command sent in this communication operation are set to the data stored in the L register, H register, E register, D register, and C register, respectively, when the power is restored. be done. Therefore, in this embodiment, the data set in the communication parameters 1 to 5 of the no-operation command sent in the first interrupt process after the power is restored is made different (undefined) each time the power is restored. Can be done. That is, the sum value (BCC) of the no-operation command transmitted in the interrupt processing immediately after power is restored (after initialization at power-on) can be made different every time power is restored. In this case, fraudulent acts such as fraud can be suppressed.

また、上述した電源投入(リセット割込)時処理中のS13の処理(割込み禁止処理)は、メインCPU101が、図57Cのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。そして、エラーコード「rr」を、情報表示器6内の2桁の7セグLEDに表示する際の制御は、図57Cに示すように、一つのソースコード「LDW HL,100H*cZCHRAR+cBX_PAYSEG」により実行され、2桁の7セグLEDへの7セグコモン出力データの出力動作と7セグカソード出力データの出力動作とが同時に行われる。 Further, the process of S13 (interrupt disabling process) during the power-on (reset interrupt) process described above is performed by the main CPU 101 sequentially executing each source code specified in the source program of FIG. 57C. . The control for displaying the error code "rr" on the two-digit 7-segment LED in the information display 6 is executed by one source code "LDW HL, 100H*cZCHRAR+cBX_PAYSEG" as shown in FIG. 57C. Then, the operation of outputting the 7-segment common output data to the 2-digit 7-segment LED and the operation of outputting the 7-segment cathode output data are performed simultaneously.

すなわち、本実施形態のパチスロ1では、2桁の7セグLEDをダイナミック点灯制御する際に、7セグコモン出力データと、7セグカソード出力データとが同時に出力される。この場合、ソースプログラム上において、7セグLEDのダイナミック点灯制御に必要な命令コード数を減らすことができ、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。それゆえ、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 That is, in the pachi-slot machine 1 of this embodiment, when dynamically controlling the lighting of the two-digit 7-seg LED, the 7-seg common output data and the 7-seg cathode output data are simultaneously output. In this case, the number of instruction codes required for dynamic lighting control of the 7-segment LED can be reduced on the source program, and the capacity of the source program (the used capacity of the main ROM 102) can be reduced. Therefore, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

なお、ここでいう、「7セグコモン出力データ」は、7セグLEDをダイナミック制御する際に、7セグLEDのコモン(共通)端子に出力されるLED駆動データであり、「7セグカソード出力データ」は、7セグLEDをダイナミック点灯制御する際に、7セグLEDの各カソード端子に出力されるLED駆動データである。 Note that the "7-segment common output data" referred to here is LED drive data that is output to the common (common) terminal of the 7-segment LED when dynamically controlling the 7-segment LED, and the "7-segment cathode output data" is , is LED drive data output to each cathode terminal of the 7-segment LED when dynamically controlling the lighting of the 7-segment LED.

[遊技復帰処理]
次に、図58及び図59を参照して、電源投入(リセット割込)時処理(図36参照)中のS12で行う遊技復帰処理について説明する。なお、図58は、遊技復帰処理の手順を示すフローチャートであり、図59は、該フローチャート中のS25~S32の処理を実行するためのソースプログラムの一例を示す図である。
[Game return processing]
Next, with reference to FIGS. 58 and 59, the game return process performed at S12 in the power-on (reset interrupt) process (see FIG. 36) will be described. Note that FIG. 58 is a flowchart showing the procedure of the game return processing, and FIG. 59 is a diagram showing an example of a source program for executing the processing of S25 to S32 in the flowchart.

まず、メインCPU101は、スタックポインタ(SP)に、電断時のスタックポインタをセットする(S21)。次いで、メインCPU101は、入力ポートの1割込処理前のオンエッジデータ、及び、現在セットされているオンエッジデータをクリア(オフ)する(S22)。次いで、メインCPU101は、出力ポートのバックアップデータを出力ポートにセットする(S23)。次いで、メインCPU101は、入力ポートのデータを読み込み、該データを、入力ポートの現在及び1割込処理前のデータ格納領域に保存する(S24)。 First, the main CPU 101 sets the stack pointer (SP) to the stack pointer at the time of power outage (S21). Next, the main CPU 101 clears (turns off) the on-edge data of the input port before one interrupt processing and the currently set on-edge data (S22). Next, the main CPU 101 sets the backup data of the output port to the output port (S23). Next, the main CPU 101 reads the data of the input port, and stores the data in the current and one interrupt processing previous data storage area of the input port (S24).

次いで、メインCPU101は、回胴制御データ格納領域のアドレスをセットする(S25)。次いで、メインCPU101は、チェックするリール数(本実施形態では「3」)をセットする(S26)。 Next, the main CPU 101 sets the address of the drum control data storage area (S25). Next, the main CPU 101 sets the number of reels to be checked ("3" in this embodiment) (S26).

次いで、メインCPU101は、セットされた回胴制御データ格納領域のアドレスに基づいて、所定のリールのリール制御管理情報(電断発生時の表示列の変動制御に関するデータ)を取得する(S27)。なお、リール制御管理情報(表示列の変動制御管理情報)は、各リールの制御状態(回転状況)に関する情報であり、電断時には、バックアップされて保存される。 Next, the main CPU 101 obtains reel control management information for a predetermined reel (data related to control of variation in display rows when a power outage occurs) based on the address of the set reel control data storage area (S27). Note that the reel control management information (variation control management information of display rows) is information regarding the control state (rotation status) of each reel, and is backed up and saved in the event of a power outage.

次いで、メインCPU101は、リール制御管理情報がリールの加速中、定速待ち又は定速中の回転状況に対応する情報であるか否かを判別する(S28)。 Next, the main CPU 101 determines whether the reel control management information is information corresponding to the rotation status of the reel during acceleration, constant speed waiting, or constant speed (S28).

S28において、メインCPU101が、S28の条件を満たさないと判別したとき(S28がNO判定の場合)、メインCPU101は、後述のS31の処理を行う。一方、S28において、メインCPU101が、S28の条件を満たすと判別したとき(S28がYES判定の場合)、メインCPU101は、回胴制御データ(リール制御管理情報)をクリアする(S29)。この処理により、遊技復帰後、リールの回転制御が加速処理から開始される。次いで、メインCPU101は、リールの作動タイミング値(回胴制御データの実行開始タイミング「1」)をセットする(S30)。なお、リールの作動タイミングに「1」がセットされると、リール制御処理(後述の図113中のS903参照)内で、励磁変更タイミングとなるため、メインCPU101は、リールの回転制御を加速処理から開始する。 In S28, when the main CPU 101 determines that the condition in S28 is not satisfied (NO determination in S28), the main CPU 101 performs processing in S31, which will be described later. On the other hand, in S28, when the main CPU 101 determines that the condition of S28 is satisfied (YES in S28), the main CPU 101 clears the reel control data (reel control management information) (S29). Through this process, after returning to the game, the rotation control of the reels is started from the acceleration process. Next, the main CPU 101 sets the reel operation timing value (execution start timing "1" of the reel control data) (S30). Note that when the reel operation timing is set to "1", it becomes the excitation change timing in the reel control process (see S903 in FIG. 113 described later), so the main CPU 101 accelerates the reel rotation control. Start from.

S30の処理後又はS28がNO判定の場合、メインCPU101は、リール数の値を1減算する(S31)。次いで、メインCPU101は、減算後のリール数の値が「0」であるか否かを判別する(S32)。 After the processing in S30 or if the determination is NO in S28, the main CPU 101 subtracts 1 from the value of the number of reels (S31). Next, the main CPU 101 determines whether the value of the number of reels after the subtraction is "0" (S32).

S32において、メインCPU101が、減算後のリール数の値が「0」でないと判別したとき(S32がNO判定の場合)、メインCPU101は、チェック対象のリールを変えて、処理をS27の処理に戻し、S27以降の処理を繰り返す。 In S32, when the main CPU 101 determines that the value of the number of reels after subtraction is not "0" (NO in S32), the main CPU 101 changes the reel to be checked and returns the process to the process in S27. and repeat the processing from S27 onwards.

一方、S32において、メインCPU101が、減算後のリール数の値が「0」であると判別したとき(S32がYES判定の場合)、メインCPU101は、RAM初期化処理を行う(S33)。この処理では、メインCPU101は、図12Cに示すメインRAM103の遊技用RAM領域内の「電源復帰時」のアドレスを、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用RAM領域の最終アドレスまでの情報を消去(クリア)する。 On the other hand, when the main CPU 101 determines in S32 that the value of the number of reels after subtraction is "0" (YES in S32), the main CPU 101 performs RAM initialization processing (S33). In this process, the main CPU 101 sets the address "at the time of power restoration" in the gaming RAM area of the main RAM 103 shown in FIG. Erase (clear) information up to the address.

次いで、メインCPU101は、電断検知時に退避させた全てのレジスタのデータを全てのレジスタに復帰させる(S34)。そして、S34の処理後、メインCPU101は、遊技復帰処理を終了し、処理を電断検知時の処理に戻す。 Next, the main CPU 101 restores the data in all registers that were saved when the power outage was detected to all registers (S34). After the process of S34, the main CPU 101 ends the game return process and returns the process to the process at the time of power outage detection.

なお、メインCPU101は、この遊技復帰処理において、副制御回路200に送信する遊技復帰コマンドのデータを生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域(後述の図67B参照)に保存し、通信データ格納領域に保存された遊技復帰コマンドが、後述の図113で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信されるようにしてもよい。この場合、遊技復帰コマンドは、電断復帰前の状態に復帰すること等を特定する各パラメータを含んで構成されるようにすればよい。 In addition, in this game return process, the main CPU 101 generates data of a game return command to be sent to the sub control circuit 200, and stores the command data in a communication data storage area provided in the main RAM 103 (see FIG. 67B described later). The game return command stored in the communication data storage area is transmitted from the main control circuit 90 to the sub control circuit 200 by communication data transmission processing in the interrupt processing, which will be explained later with reference to FIG. 113. Good too. In this case, the game return command may be configured to include various parameters specifying, for example, returning to the state before power failure recovery.

本実施形態では、上述のようにして遊技復帰処理が行われる。本実施形態の遊技復帰処理では、上述のように、電断発生時の各ポートの入出力状態を電源復帰時に担保するとともに、電断時にリール回転中の場合には、電源復帰時にリール制御管理情報を取得してリールの再回転開始に必要な処理も行う(S25~S32の処理参照)。それゆえ、本実施形態では、回胴回転中の電断から復帰したときであっても、安定して、リールの再回転制御を行うことができ、遊技者に不快感を与えることが無くなる。 In this embodiment, the game return process is performed as described above. In the game recovery process of this embodiment, as described above, the input/output status of each port at the time of power outage is ensured when the power is restored, and if the reels are rotating at the time of the power outage, reel control management is performed when the power is restored. It also acquires information and performs the necessary processing to start re-rotating the reels (see processing in S25 to S32). Therefore, in this embodiment, even when the reel is recovered from a power cut during rotation of the reel, re-rotation control of the reels can be performed stably, and the player will not feel uncomfortable.

また、上述した遊技復帰処理中のS25~S32の処理は、メインCPU101が、図59のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。なお、上述のように、本実施形態のパチスロ1で用いられている遊技機用セキュリティ機能付きのマイクロプロセッサ91では、メインCPU101専用の各種命令コードが設けられている。例えば、図59中の「LDQ」命令(所定の読み出し命令)は、メインCPU101専用命令コードの一つである。 Further, the processing of S25 to S32 during the game return processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 59. Note that, as described above, the microprocessor 91 with a security function for gaming machines used in the pachi-slot machine 1 of this embodiment is provided with various instruction codes dedicated to the main CPU 101. For example, the "LDQ" instruction (predetermined read instruction) in FIG. 59 is one of the instruction codes dedicated to the main CPU 101.

ソースプログラム上において、例えば、ソースコード「LDQ HL,k」が実行されると、Qレジスタの内容(格納データ)と、1バイトの整数k(直値)とで指定されたアドレスが、HLレジスタにロードされる。この際、Qレジスタの内容が指定先アドレスの上位側のアドレス値となり、整数k(直値)が指定先アドレスの下位側のアドレス値となる。それゆえ、図59中のソースコード「LDQ HL,.LOW.wR1_CTRL」が実行されると、Qレジスタの内容(回胴制御データ格納領域のアドレスの上位側のアドレス値)と、整数値「.LOW.wR1_CTRL」(回胴制御データ格納領域のアドレスの下位側のアドレス値)とで指定されるアドレス(回胴制御データ格納領域のアドレス)が、HLレジスタにロードされる。なお、「.LOW.」は、実際の命令ではなく、擬似命令と呼ばれるものである。この疑似命令の機能では、「.LOW.」に続いて規定される格納領域のアドレスの下位側アドレスのみが有効にされる。また、疑似命令は、実際のROMに格納される命令ではなく、ソースファイルをROMに格納するための形式に変換する際に、変換プログラム(アセンブラ)が参照するための命令である。 For example, when the source code "LDQ HL,k" is executed on the source program, the address specified by the contents of the Q register (stored data) and the 1-byte integer k (direct value) is stored in the HL register. loaded into. At this time, the contents of the Q register become the upper address value of the specified destination address, and the integer k (direct value) becomes the lower address value of the specified destination address. Therefore, when the source code "LDQ HL,.LOW.wR1_CTRL" in FIG. 59 is executed, the contents of the Q register (the upper address value of the address of the drum control data storage area) and the integer value ". LOW.wR1_CTRL" (address value on the lower side of the address of the drum control data storage area) (address of the drum control data storage area) is loaded into the HL register. Note that ".LOW." is not an actual command, but is called a pseudo-instruction. In the function of this pseudo-instruction, only the lower address of the storage area address defined following ".LOW." is enabled. Furthermore, the pseudo-instruction is not an instruction actually stored in the ROM, but an instruction that is referenced by a conversion program (assembler) when converting a source file into a format for storage in the ROM.

上述のように、本実施形態では、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用命令コードを使用することにより、直値により、メインROM102、メインRAM103やメモリマップI/Oにアクセスすることができる。この場合、ソースプログラム上において、アドレス設定に係る命令コードを省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in this embodiment, by using the instruction code dedicated to the main CPU 101 that specifies the address using the Q register (extension register), the main ROM 102, main RAM 103, and memory map I/O can be directly accessed. can be accessed. In this case, the instruction code related to address setting can be omitted on the source program, and the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

[設定変更確認処理]
次に、図60及び図61を参照して、電源投入(リセット割込)時処理(図56参照)中のS15で行う設定変更確認処理について説明する。なお、図60は、設定変更確認処理の手順を示すフローチャートであり、図61Aは、該フローチャート中のS44~S47の処理を実行するためのソースプログラムの一例を示す図であり、図61Bは、該フローチャート中のS57の処理を実行するためのソースプログラムの一例を示す図である。
[Setting change confirmation process]
Next, with reference to FIGS. 60 and 61, the setting change confirmation process performed in S15 during the power-on (reset interrupt) process (see FIG. 56) will be described. Note that FIG. 60 is a flowchart showing the procedure of the setting change confirmation process, FIG. 61A is a diagram showing an example of a source program for executing the processes S44 to S47 in the flowchart, and FIG. 61B is a flowchart showing the procedure of the setting change confirmation process. It is a figure which shows an example of the source program for performing the process of S57 in this flowchart.

まず、メインCPU101は、メインRAM103内の規定外RAM領域の初期化処理を行う(S41)。次いで、メインCPU101は、1割り込み待ち処理を行う(S42)。この処理では、メインCPU101は、割込処理による無操作コマンドの副制御回路200への送信処理が終了するまで待機する。 First, the main CPU 101 performs initialization processing of the non-standard RAM area in the main RAM 103 (S41). Next, the main CPU 101 performs one-interrupt wait processing (S42). In this process, the main CPU 101 waits until the process of transmitting the no-operation command to the sub-control circuit 200 by the interrupt process is completed.

次いで、メインCPU101は、RAM初期化処理を行う(S43)。この処理では、メインCPU101は、図12Cに示すメインRAM103の遊技用RAM領域内の「RAM異常時又は設定変更開始時」のアドレスを、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用RAM領域の最終アドレスまでの情報を消去(クリア)する。 Next, the main CPU 101 performs RAM initialization processing (S43). In this process, the main CPU 101 sets the address "at the time of RAM abnormality or when setting change starts" in the gaming RAM area of the main RAM 103 shown in FIG. Erase (clear) the information up to the final address in the RAM area.

次いで、メインCPU101は、設定用鍵型スイッチ54がオン状態であるか否かを判別する(S44)。なお、設定用鍵型スイッチ54に差し込まれる設定キー(不図示)は、パチスロ1の設定(設定値1~6)を操作するための操作キーであり、設定キーがオンされていると、設定用鍵型スイッチ54がオン状態となる。 Next, the main CPU 101 determines whether the setting key type switch 54 is in the on state (S44). Note that the setting key (not shown) inserted into the setting key-type switch 54 is an operation key for operating the settings of Pachislot 1 (setting values 1 to 6), and when the setting key is turned on, the setting The key-type switch 54 is turned on.

S44において、メインCPU101が、設定用鍵型スイッチ54がオン状態でないと判別したとき(S44がNO判定の場合)、メインCPU101は、設定変更確認処理を終了し、処理を電源投入(リセット割込)時処理(図56参照)のS16の処理に移す。一方、S44において、メインCPU101が、設定用鍵型スイッチ54がオン状態であると判別したとき(S44がYES判定の場合)、メインCPU101は、メダル受付禁止の処理を行う(S45)。この処理により、セレクタ66(図7参照)のソレノイドの駆動が行われず、投入されたメダルがメダル払出口24(図2参照)から排出される。 In S44, when the main CPU 101 determines that the setting key-type switch 54 is not in the ON state (NO in S44), the main CPU 101 ends the setting change confirmation process and restarts the process by powering on (reset interrupt ) The process moves to S16 of the process (see FIG. 56). On the other hand, when the main CPU 101 determines in S44 that the setting key-type switch 54 is in the ON state (YES in S44), the main CPU 101 performs a process of prohibiting medal acceptance (S45). With this process, the solenoid of the selector 66 (see FIG. 7) is not driven, and the inserted medals are ejected from the medal payout opening 24 (see FIG. 2).

次いで、メインCPU101は、Lレジスタに設定変更開始又は設定確認開始の情報(005H:第1の値)をセットし、設定変更コマンド(設定変更/設定確認開始)の生成格納処理を行う(S46)。この処理では、メインCPU101は、設定変更処理又は設定確認処理の開始時に主制御回路90から副制御回路200に送信される設定変更コマンドデータ(第1のコマンドデータ)を生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域に保存する。なお、設定変更コマンド生成格納処理の詳細については、後述の図62を参照しながら後で説明する。また、通信データ格納領域に保存された設定変更コマンド(設定変更/設定確認開始)は、後述の図113で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。 Next, the main CPU 101 sets information (005H: first value) to start setting change or setting confirmation in the L register, and performs a process of generating and storing a setting change command (setting change/start setting confirmation) (S46). . In this process, the main CPU 101 generates setting change command data (first command data) to be sent from the main control circuit 90 to the sub control circuit 200 at the start of the setting change process or setting confirmation process, and The data is stored in a communication data storage area provided in the main RAM 103. Note that details of the setting change command generation and storage process will be described later with reference to FIG. 62, which will be described later. Further, the setting change command (setting change/setting confirmation start) stored in the communication data storage area is transmitted from the main control circuit 90 to the sub control circuit 200 by communication data transmission processing in the interrupt processing, which will be explained later with reference to FIG. 113. sent to.

次いで、メインCPU101は、エラーカウントリレーをオン状態にセットする(S47)。次いで、メインCPU101は、設定変更及び設定確認のいずれが行われたかを判別する(S48)。 Next, the main CPU 101 turns on the error count relay (S47). Next, the main CPU 101 determines whether setting change or setting confirmation has been performed (S48).

S48において、メインCPU101が、設定変更が行われていない(設定確認が行われた)と判別したとき(S48がNO判定の場合)、メインCPU101は、後述のS55の処理を行う。 In S48, when the main CPU 101 determines that the settings have not been changed (the settings have been confirmed) (NO in S48), the main CPU 101 performs the process in S55, which will be described later.

一方、S48において、メインCPU101が、設定変更が行われた(設定確認が行われていない)と判別したとき(S48がYES判定の場合)、メインCPU101は、設定値の更新処理を行う(S49)。次いで、メインCPU101は、設定値の7セグ表示設定処理を行う(S50)。この処理により、更新後の設定値が情報表示器6内の7セグLEDで表示可能になる。 On the other hand, when the main CPU 101 determines in S48 that the settings have been changed (the settings have not been confirmed) (YES in S48), the main CPU 101 performs a setting value update process (S49 ). Next, the main CPU 101 performs a 7-segment display setting process for setting values (S50). Through this process, the updated setting values can be displayed on the 7-segment LED in the information display 6.

次いで、メインCPU101は、リセットスイッチ76がオン状態であるか否かを判別する(S51)。 Next, the main CPU 101 determines whether the reset switch 76 is in the on state (S51).

S51において、メインCPU101が、リセットスイッチ76がオン状態であると判別したとき(S51がYES判定の場合)、メインCPU101は、処理をS49の処理に戻し、S49以降の処理を繰り返す。一方、S51において、メインCPU101が、リセットスイッチ76がオン状態でないと判別したとき(S51がNO判定の場合)、メインCPU101は、スタートスイッチ79がオン状態であるか否かを判別する(S52)。 In S51, when the main CPU 101 determines that the reset switch 76 is in the on state (YES in S51), the main CPU 101 returns the process to the process in S49 and repeats the process from S49 onwards. On the other hand, when the main CPU 101 determines in S51 that the reset switch 76 is not in the on state (NO in S51), the main CPU 101 determines whether the start switch 79 is in the on state (S52). .

S52において、メインCPU101が、スタートスイッチ79がオン状態でないと判別したとき(S52がNO判定の場合)、メインCPU101は、処理をS51の処理に戻し、S51以降の処理を繰り返す。一方、S52において、メインCPU101が、スタートスイッチ79がオン状態であると判別したとき(S52がYES判定の場合)、メインCPU101は、メインRAM103に設けられた設定値格納領域(不図示)に設定値を格納する(S53)。 In S52, when the main CPU 101 determines that the start switch 79 is not in the ON state (NO determination in S52), the main CPU 101 returns the process to the process in S51 and repeats the process from S51 onwards. On the other hand, in S52, when the main CPU 101 determines that the start switch 79 is in the ON state (YES in S52), the main CPU 101 sets the settings in a setting value storage area (not shown) provided in the main RAM 103. The value is stored (S53).

次いで、メインCPU101は、設定用鍵型スイッチ54がオフ状態であるか否かを判別する(S54)。 Next, the main CPU 101 determines whether the setting key type switch 54 is in the off state (S54).

S54において、メインCPU101が、設定用鍵型スイッチ54がオフ状態でないと判別したとき(S54がNO判定の場合)、メインCPU101は、S54の処理を繰り返す。一方、S54において、メインCPU101が、設定用鍵型スイッチ54がオフ状態であると判別したとき(S54がYES判定の場合)、メインCPU101は、後述のS55の処理を行う。 In S54, when the main CPU 101 determines that the setting key-type switch 54 is not in the off state (NO in S54), the main CPU 101 repeats the process in S54. On the other hand, in S54, when the main CPU 101 determines that the setting key-type switch 54 is in the off state (YES in S54), the main CPU 101 performs processing in S55, which will be described later.

S48がNO判定の場合又はS54がYES判定の場合、メインCPU101は、設定変更及び設定確認のいずれが行われたか否かを判別する(S55)。 If the determination in S48 is NO or if the determination in S54 is YES, the main CPU 101 determines whether setting change or setting confirmation has been performed (S55).

S55において、メインCPU101が、設定変更が行われていない(設定確認が行われた)と判別したとき(S55がNO判定の場合)、メインCPU101は、後述のS57の処理を行う。一方、S55において、メインCPU101が、設定変更が行われた(設定確認が行われていない)と判別したとき(S55がYES判定の場合)、メインCPU101は、RAM初期化処理を行う(S56)。この処理では、メインCPU101は、図12Cに示すメインRAM103の遊技用RAM領域内の図示しない「設定変更終了時」のアドレス(設定値格納領域の次のアドレス)を、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用RAM領域の最終アドレスまでの情報を消去(クリア)する。 In S55, when the main CPU 101 determines that the settings have not been changed (the settings have been confirmed) (NO in S55), the main CPU 101 performs the process in S57, which will be described later. On the other hand, when the main CPU 101 determines in S55 that the settings have been changed (the settings have not been confirmed) (YES in S55), the main CPU 101 performs RAM initialization processing (S56). . In this process, the main CPU 101 uses the address (next address of the setting value storage area) not shown in the gaming RAM area of the main RAM 103 shown in FIG. 12C as the starting address for starting initialization. The information from the first address to the final address of the gaming RAM area is erased (cleared).

S56の処理後又はS55がNO判定の場合、メインCPU101は、Lレジスタに設定変更終了又は設定確認終了の情報(004H:第2の値)をセットし、設定変更コマンド(設定変更/設定確認終了)の生成格納処理を行う(S57)。この処理では、メインCPU101は、設定変更処理又は設定確認処理の終了時に主制御回路90から副制御回路200に送信される設定変更コマンドデータ(第2のコマンドデータ)を生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域に保存する。なお、設定変更コマンド生成格納処理の詳細については、後述の図62を参照しながら後で説明する。また、通信データ格納領域に保存された設定変更コマンド(設定変更/設定確認終了)は、後述の図113で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。そして、S57の処理後、メインCPU101は、設定変更確認処理を終了し、処理を電源投入(リセット割込)時処理(図56参照)のS16の処理に移す。 After the processing in S56 or when the determination in S55 is NO, the main CPU 101 sets information (004H: second value) indicating the end of setting change or setting confirmation in the L register, and issues a setting change command (setting change/end of setting confirmation). ) is generated and stored (S57). In this process, the main CPU 101 generates setting change command data (second command data) to be sent from the main control circuit 90 to the sub control circuit 200 at the end of the setting change process or setting confirmation process, and The data is stored in a communication data storage area provided in the main RAM 103. Note that details of the setting change command generation and storage process will be described later with reference to FIG. 62, which will be described later. Further, the setting change command (setting change/setting confirmation end) saved in the communication data storage area is transferred from the main control circuit 90 to the sub control circuit 200 by the communication data transmission process in the interrupt process, which will be explained later with reference to FIG. sent to. After the process of S57, the main CPU 101 ends the setting change confirmation process and moves the process to S16 of the power-on (reset interrupt) process (see FIG. 56).

本実施形態では、上述のようにして、設定変更確認処理が行われる。上述した設定変更確認処理中のS44~S47の処理は、メインCPU101が、図61Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、例えば、S44の設定キーの状態判定処理は、図61A中のソースコード「BITQ 7,(.LOW.(wIBUF+4))」により実行され、S47のエラーカウントリレーをオン状態にセットする処理は、図61A中のソースコード「SETQ 1,(.LOW.wECRREQ)」により実行される。 In this embodiment, the setting change confirmation process is performed as described above. The processes of S44 to S47 during the setting change confirmation process described above are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 61A. Among them, for example, the setting key state determination process in S44 is executed by the source code "BITQ 7, (.LOW. (wIBUF+4))" in FIG. 61A, and the error count relay in S47 is set to the on state. The process is executed by the source code "SETQ 1, (.LOW.wECRREQ)" in FIG. 61A.

「BITQ」命令及び「SETQ」命令はともに、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用命令コードである。 Both the "BITQ" instruction and the "SETQ" instruction are instruction codes dedicated to the main CPU 101 that specify addresses using the Q register (extension register).

ソースプログラム上において、例えば、ソースコード「BITQ b,(k)」が実行されると、Qレジスタの格納データ(上位側アドレス値)と、1バイトの整数値k(直値:下位側アドレス値)とで指定されるアドレスのメモリのビットbがチェックされ、該ビットbに「1」が格納されていれば、フラグ・レジスタFのゼロフラグ(ビット6:図11参照)に「0」がセットされ、該ビットbに「0」が格納されていれば、フラグ・レジスタFのゼロフラグ(所定のビット領域)に「1」がセットされる。それゆえ、図61A中のソースコード「BITQ 7,(.LOW.(wIBUF+4)」が実行されると、Qレジスタの格納データと、整数値「.LOW.(wIBUF+4)」とで指定されるアドレスのメモリのビット7がチェックされ、該ビット7に「1」が格納されていれば、フラグ・レジスタFのゼロフラグに「0」がセットされ、該ビット7に「0」が格納されていれば、フラグ・レジスタFのゼロフラグに「1」がセットされる。 For example, when the source code "BITQ b, (k)" is executed on the source program, the data stored in the Q register (upper address value) and the 1-byte integer value k (direct value: lower address value) are ) is checked, and if "1" is stored in bit b, the zero flag (bit 6: see Figure 11) of flag register F is set to "0". If "0" is stored in bit b, "1" is set in the zero flag (predetermined bit area) of flag register F. Therefore, when the source code "BITQ 7, (.LOW. (wIBUF+4)" in FIG. 61A is executed, the address specified by the data stored in the Q register and the integer value ".LOW. (wIBUF+4)" Bit 7 of the memory of is checked, and if "1" is stored in the bit 7, "0" is set in the zero flag of the flag register F, and if "0" is stored in the bit 7. , the zero flag of flag register F is set to "1".

また、ソースプログラム上において、例えば、ソースコード「SETQ b,(k)」が実行されると、Qレジスタの格納データ(上位側アドレス値)と、1バイトの整数値k(直値:下位側アドレス値)とで指定されるアドレスのメモリのビットbに「1」がセットされる。それゆえ、図61A中のソースコード「SETQ 1,(.LOW.wECRREQ)」が実行されると、Qレジスタの格納データと、整数値「.LOW.wECRREQ」とで指定されるアドレスのメモリのビット1に「1」がセットされる。 In addition, when the source code "SETQ b, (k)" is executed on the source program, for example, the data stored in the Q register (upper address value) and the 1-byte integer value k (direct value: lower Bit b of the memory at the address specified by address value) is set to "1". Therefore, when the source code "SETQ 1, (.LOW.wECRREQ)" in FIG. 61A is executed, the data stored in the Q register and the memory at the address specified by the integer value ".LOW.wECRREQ" are Bit 1 is set to "1".

すなわち、本実施形態の設定変更確認処理では、上述のようなQレジスタ(拡張レジスタ)を用いた各種メインCPU101専用命令コードが使用されており、これらのメインCPU101専用命令コードの使用により、直値で、メインROM102、メインRAM103やメモリマップI/Oにアクセスすることができる。この場合、アドレス設定に係る命令コードを省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102の空き容量を増やすことが可能となるとともに、処理の高速化も図ることができる。 That is, in the setting change confirmation process of this embodiment, various instruction codes dedicated to the main CPU 101 using the Q register (extension register) as described above are used, and by using these instruction codes dedicated to the main CPU 101, the direct value This allows access to the main ROM 102, main RAM 103, and memory map I/O. In this case, the instruction code related to address setting can be omitted, and the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in this embodiment, it is possible to increase the free space of the main ROM 102, and it is also possible to speed up the processing.

また、上述した設定変更確認処理中のS46の設定変更/設定確認開始時に行う設定変更コマンド(初期化コマンド)の生成格納処理は、メインCPU101が図61A中の「CALLF」命令を実行することにより行われ、上述したS57の設定変更/設定確認終了時に行う設定変更コマンド(初期化コマンド)の生成格納処理は、メインCPU101が図61B中の「CALLF」命令を実行することにより行われる。なお、「CALLF」命令もまた、メインCPU101専用命令コードである。 Furthermore, the generation and storage process of the setting change command (initialization command) performed at the start of setting change/setting confirmation in S46 during the setting change confirmation process described above is performed by the main CPU 101 by executing the "CALLF" command in FIG. 61A. The generation and storage process of the setting change command (initialization command) performed at the end of the setting change/setting confirmation in S57 described above is performed by the main CPU 101 executing the "CALLF" command in FIG. 61B. Note that the "CALLF" instruction is also an instruction code dedicated to the main CPU 101.

ソースプログラム上において、例えば、ソースコード「CALLF mn」が実行されると、現在のPCレジスタ(プログラム・カウンタPC:図11参照)の値(格納データ)がスタックポインタ(SP)で指定されているメモリに保存され、スタックポインタが-2更新され、「mn」がPCレジスタに格納されて、「mn」で指定されているアドレスに処理がジャンプする。ただし、「CALLF」命令は、2バイト命令であり、ジャンプできるアドレス範囲は、0000H~11FFHの範囲となる。それゆえ、例えば、図61A中のソースコード「CALLF SB_PCINIT_00」が実行されると、現在のPCレジスタの値がスタックポインタ(SP)で指定されているメモリに保存され、スタックポインタが-2更新され、「SB_PCINIT_00」のアドレスがPCレジスタに格納されて、「SB_PCINIT_00」で指定されているアドレスに処理がジャンプする。 For example, when the source code "CALLF mn" is executed on the source program, the value (stored data) of the current PC register (program counter PC: see Figure 11) is specified by the stack pointer (SP). It is saved in memory, the stack pointer is updated by -2, "mn" is stored in the PC register, and the process jumps to the address specified by "mn". However, the "CALLF" instruction is a 2-byte instruction, and the address range to which it can jump is from 0000H to 11FFH. Therefore, for example, when the source code "CALLF SB_PCINIT_00" in FIG. 61A is executed, the current PC register value is saved in the memory specified by the stack pointer (SP), and the stack pointer is updated by -2. , the address of "SB_PCINIT_00" is stored in the PC register, and the process jumps to the address specified by "SB_PCINIT_00".

なお、本実施形態では、「CALLF」命令と同種の命令コードとして、「CALL」命令と呼ばれる命令コードも用意されている。そして、ソースプログラム上において、例えば、ソースコード「CALL mn」が実行されると、「CALLF」命令と同様に、現在のPCレジスタ(プログラム・カウンタPC:図11参照)の値(格納データ)がスタックポインタ(SP)で指定されているメモリに保存され、スタックポインタが-2更新され、「mn」がPCレジスタに格納されて、「mn」で指定されているアドレスに処理がジャンプする。ただし、「CALL」命令は、3バイト命令であり、ジャンプできるアドレス範囲が、「CALLF」命令のそれと異なり、ジャンプできるアドレス範囲は、0000H~FFFFHの範囲である。なお、「CALLF」命令は、「CALL」命令に比べてバイト数の少ない命令コードであるので、ソースプログラムの容量(メインROM102の使用容量)を低減することができるとともに、処理の効率化も図ることができる。 Note that in this embodiment, an instruction code called a "CALL" instruction is also prepared as an instruction code of the same type as the "CALLF" instruction. Then, for example, when the source code "CALL mn" is executed on the source program, the value (stored data) of the current PC register (program counter PC: see Figure 11) is changed, similar to the "CALLF" instruction. It is saved in the memory specified by the stack pointer (SP), the stack pointer is updated by -2, "mn" is stored in the PC register, and the process jumps to the address specified by "mn". However, the "CALL" command is a 3-byte command, and the jumpable address range is different from that of the "CALLF" command, and the jumpable address range is from 0000H to FFFFH. Furthermore, since the "CALLF" instruction is an instruction code with a smaller number of bytes than the "CALL" instruction, it is possible to reduce the source program capacity (capacity used in the main ROM 102) and to improve processing efficiency. be able to.

また、本実施形態の設定変更確認処理では、図61A及び61Bに示すように、S46の「CALLF」命令で指定するジャンプ先のアドレス「SB_PCINIT_00」は、S57の「CALLF」命令で指定するジャンプ先のアドレスと同じである。すなわち、本実施形態では、設定変更時(遊技機起動時)、設定確認開始時(通常動作中)及び設定確認終了時に副制御回路200に送信する設定変更コマンド(初期化コマンド)の生成格納処理を実行するためのソースプログラムが、互いに同じであり、S46及びS57の両処理において用いられる、設定変更コマンド生成格納処理のソースプログラムが共有化(モジュール化)されている。 In addition, in the setting change confirmation process of this embodiment, as shown in FIGS. 61A and 61B, the jump destination address "SB_PCINIT_00" specified by the "CALLF" command in S46 is the jump destination address specified by the "CALLF" command in S57. is the same as the address of That is, in this embodiment, a process for generating and storing a setting change command (initialization command) to be sent to the sub-control circuit 200 when changing settings (when starting the game machine), when starting setting confirmation (during normal operation), and when finishing setting confirmation The source programs for executing are the same, and the source program for the setting change command generation and storage process used in both S46 and S57 is shared (modularized).

この場合、S46及びS57の両処理において、それぞれ別個に設定変更コマンド生成格納処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 In this case, there is no need to provide a separate source program for the setting change command generation and storage process in both S46 and S57, so the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. . As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

[設定変更コマンド生成格納処理]
次に、図62及び図63を参照して、設定変更確認処理(図60参照)中のS46及びS57で行う設定変更コマンド生成格納処理について説明する。なお、図62は、設定変更コマンド生成格納処理の手順を示すフローチャートであり、図63は、設定変更コマンド生成格納処理を実行するためのソースプログラムの一例を示す図である。
[Setting change command generation and storage processing]
Next, with reference to FIGS. 62 and 63, the settings change command generation and storage process performed in S46 and S57 during the settings change confirmation process (see FIG. 60) will be described. Note that FIG. 62 is a flowchart showing the procedure of the setting change command generation and storage process, and FIG. 63 is a diagram showing an example of a source program for executing the setting change command generation and storage process.

まず、メインCPU101は、設定値(1~6)の情報をEレジスタにセットする(S61)。次いで、メインCPU101は、RT状態の情報をCレジスタにセットする(S62)。次いで、メインCPU101は、設定変更コマンドのコマンド種別情報(02H)をAレジスタにセットする(S63)。 First, the main CPU 101 sets information on set values (1 to 6) in the E register (S61). Next, the main CPU 101 sets RT state information in the C register (S62). Next, the main CPU 101 sets command type information (02H) of the setting change command in the A register (S63).

次いで、メインCPU101は、通信データ格納処理を行う(S64)。この処理では、メインCPU101は、S61~S63で各レジスタにセットされた情報と、S46又はS57(図60参照)でDレジスタにセットされた情報(設定ステータスである設定変更開始/設定変更終了/設定確認開始/設定確認終了)とを用いて、設定変更コマンドデータを生成し、該生成されたコマンドデータを通信データ格納領域に保存する。なお、通信データ格納処理の詳細については、後述の図64を参照しながら後で説明する。 Next, the main CPU 101 performs communication data storage processing (S64). In this process, the main CPU 101 uses the information set in each register in S61 to S63 and the information set in the D register in S46 or S57 (see FIG. settings check start/setting check end) to generate setting change command data, and save the generated command data in the communication data storage area. Note that details of the communication data storage process will be described later with reference to FIG. 64, which will be described later.

S64の処理後、メインCPU101は、設定変更コマンド生成格納処理を終了する。なお、設定変更確認処理(図60参照)中のS46で行う設定変更コマンド生成格納処理を終了する際には、メインCPU101は、S64の処理後、処理を設定変更確認処理(図60参照)のS47の処理に移す。また、設定変更確認処理(図60参照)中のS57で行う設定変更コマンド生成格納処理を終了する際には、メインCPU101は、S64の処理後、設定変更コマンド生成格納処理を終了するとともに、設定変更確認処理(図60参照)も終了する。 After the process of S64, the main CPU 101 ends the setting change command generation and storage process. Note that when terminating the setting change command generation/storage process performed in S46 during the setting change confirmation process (see FIG. 60), the main CPU 101 executes the process in the setting change confirmation process (see FIG. 60) after the process in S64. The process moves to S47. Furthermore, when ending the settings change command generation and storage process performed in S57 during the settings change confirmation process (see FIG. 60), the main CPU 101 ends the settings change command generation and storage process after the process in S64, and also The change confirmation process (see FIG. 60) also ends.

本実施形態では、上述のようにして設定変更コマンド生成格納処理が行われる。なお、上述した設定変更コマンド生成格納処理は、メインCPU101が、図63のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the setting change command generation and storage process is performed as described above. Note that the above-described setting change command generation and storage processing is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 63.

上述のように、設定変更コマンド生成格納処理では、設定変更コマンド生成格納処理が実行される直前に設定ステータスが通信パラメータ4としてDレジスタに格納され、設定変更コマンド生成格納処理の実行中に設定値が通信パラメータ3としてEレジスタに格納され、RT情報が通信パラメータ5としてCレジスタに格納される。すなわち、設定変更コマンド(初期化コマンド)を構成する通信パラメータ1~5のうち、通信パラメータ3~5は副制御回路200側で使用(解析)される通信パラメータ(使用パラメータ)であり、これらの通信パラメータには新たな情報がセットされる。一方、設定変更コマンド(初期化コマンド)を構成するその他の通信パラメータ1及び2は、副制御回路200側で使用(解析)されない通信パラメータ(未使用パラメータ)であり、通信パラメータ1及び2に対しては、現時点でLレジスタ及びHレジスタにそれぞれ格納されている値がセットされる。それゆえ、設定変更コマンド(初期化コマンド)送信時における通信パラメータ1及び2の値は不定値となる。この場合、設定変更コマンドのサム値(BCC)を送信毎に不定値にすることができ、ゴト等の不正行為を抑制することができる。 As mentioned above, in the setting change command generation and storage process, the setting status is stored in the D register as communication parameter 4 immediately before the setting change command generation and storage process is executed, and the setting value is stored during the execution of the setting change command generation and storage process. is stored as communication parameter 3 in the E register, and RT information is stored as communication parameter 5 in the C register. That is, among communication parameters 1 to 5 that constitute the setting change command (initialization command), communication parameters 3 to 5 are communication parameters (used parameters) used (analyzed) on the sub control circuit 200 side, and these New information is set in the communication parameters. On the other hand, other communication parameters 1 and 2 that constitute the setting change command (initialization command) are communication parameters (unused parameters) that are not used (analyzed) on the sub control circuit 200 side. In this case, the values currently stored in the L register and the H register are set. Therefore, the values of communication parameters 1 and 2 at the time of sending the setting change command (initialization command) are indefinite values. In this case, the sum value (BCC) of the setting change command can be set to an undefined value each time it is sent, and fraudulent acts such as fraud can be suppressed.

[通信データ格納処理]
次に、図64及び図65を参照して、例えば、設定変更コマンド生成格納処理(図62参照)中のS64で行う通信データ格納処理について説明する。なお、通信データ格納処理は、設定変更コマンド生成時だけでなく、他のコマンド生成時にも実行される。図64は、通信データ格納処理の手順を示すフローチャートであり、図65は、通信データ格納処理中のS71~S76の処理を実行するためのソースプログラムの一例を示す図である。
[Communication data storage processing]
Next, with reference to FIGS. 64 and 65, the communication data storage process performed, for example, in S64 of the setting change command generation and storage process (see FIG. 62) will be described. Note that the communication data storage process is executed not only when generating a setting change command but also when generating other commands. FIG. 64 is a flowchart showing the procedure of the communication data storage process, and FIG. 65 is a diagram showing an example of a source program for executing the processes of S71 to S76 during the communication data storage process.

まず、メインCPU101は、Aレジスタにセットされているデータを通信コマンド種別のデータとして、メインRAM103内の通信データ一時格納領域(不図示)に格納する(S71)。次いで、メインCPU101は、Hレジスタ及びLレジスタにセットされているデータを、それぞれ通信コマンドのパラメータ1及び2として、メインRAM103内の通信データ一時格納領域(所定の格納領域)に格納する(S72)。 First, the main CPU 101 stores the data set in the A register as communication command type data in a communication data temporary storage area (not shown) in the main RAM 103 (S71). Next, the main CPU 101 stores the data set in the H register and the L register in the communication data temporary storage area (predetermined storage area) in the main RAM 103 as parameters 1 and 2 of the communication command, respectively (S72). .

次いで、メインCPU101は、Dレジスタ及びEレジスタにセットされているデータを、それぞれ通信コマンドのパラメータ3及び4として、メインRAM103内の通信データ一時格納領域に格納する(S73)。次いで、メインCPU101は、Bレジスタ及びCレジスタにセットされているデータを、それぞれ通信コマンドのパラメータ5及びRT状態のデータとして、メインRAM103内の通信データ一時格納領域に格納する(S74)。 Next, the main CPU 101 stores the data set in the D register and the E register in the communication data temporary storage area in the main RAM 103 as parameters 3 and 4 of the communication command, respectively (S73). Next, the main CPU 101 stores the data set in the B register and the C register in the communication data temporary storage area in the main RAM 103 as parameter 5 of the communication command and RT state data, respectively (S74).

次いで、メインCPU101は、Aレジスタ~Lレジスタにセットされているデータ値から通信コマンドのBCCデータ(サム値)を生成する(S75)。次いで、メインCPU101は、生成したBCCデータをメインRAM103内の通信データ一時格納領域に格納する(S76)。 Next, the main CPU 101 generates BCC data (sum value) of the communication command from the data values set in the A to L registers (S75). Next, the main CPU 101 stores the generated BCC data in the communication data temporary storage area in the main RAM 103 (S76).

S76の処理後、メインCPU101は、メインRAM103内の通信データ格納領域に空きがあるか否かを判別する(S77)。なお、本実施形態では、通信データ格納領域に最大9個のコマンドデータが格納可能である(後述の図67B参照)。 After processing in S76, the main CPU 101 determines whether there is any free space in the communication data storage area in the main RAM 103 (S77). Note that in this embodiment, a maximum of nine pieces of command data can be stored in the communication data storage area (see FIG. 67B, which will be described later).

S77において、メインCPU101が、通信データ格納領域に空きがないと判別したとき(S77がNO判定の場合)、メインCPU101は、通信データ格納処理を終了するとともに、例えば、設定変更コマンド生成格納処理(図62参照)も終了する。 In S77, when the main CPU 101 determines that there is no free space in the communication data storage area (if NO in S77), the main CPU 101 ends the communication data storage process and, for example, starts the setting change command generation and storage process ( (see FIG. 62) also ends.

一方、S77において、メインCPU101が、通信データ格納領域に空きがあると判別したとき(S77がYES判定の場合)、メインCPU101は、上述したS71~S76の処理により通信データ一時格納領域に格納された通信データを通信コマンドデータとして、通信データ格納領域に格納する(S78)。 On the other hand, when the main CPU 101 determines in S77 that there is space in the communication data storage area (YES in S77), the main CPU 101 stores the communication data in the temporary storage area through the processes of S71 to S76 described above. The received communication data is stored as communication command data in the communication data storage area (S78).

次いで、メインCPU101は、通信データポインタ更新処理を行う(S79)。この処理では、メインCPU101は、主に、通信データ格納領域内における通信データの格納アドレスを示す通信データポインタの更新処理を行う。なお、通信データポインタ更新処理の詳細については、後述の図66を参照しながら後で説明する。 Next, the main CPU 101 performs communication data pointer update processing (S79). In this process, the main CPU 101 mainly updates a communication data pointer indicating a storage address of communication data in the communication data storage area. Note that details of the communication data pointer update process will be described later with reference to FIG. 66, which will be described later.

そして、S79の処理後、メインCPU101は、通信データ格納処理を終了するとともに、例えば、設定変更コマンド生成格納処理(図62参照)も終了する。 After the process of S79, the main CPU 101 ends the communication data storage process, and also ends, for example, the setting change command generation and storage process (see FIG. 62).

本実施形態では、上述のようにして通信データ格納処理が行われる。なお、上述した通信データ格納処理中のS71~S76の処理は、メインCPU101が、図65のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。そして、この一連の処理において、コマンドデータに含まれる、通信コマンドの種別データ、各種通信パラメータ、遊技状態フラグデータ及びBCCデータの格納処理は、図65に示すように、ソースプログラム上では、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用命令コードである、「LDQ」命令を用いて実行される。 In this embodiment, communication data storage processing is performed as described above. Note that the processing of S71 to S76 during the communication data storage processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 65. In this series of processing, the storage processing of the communication command type data, various communication parameters, gaming state flag data, and BCC data included in the command data is performed in the Q register on the source program, as shown in FIG. It is executed using the "LDQ" instruction, which is an instruction code dedicated to the main CPU 101 that specifies addresses using (extension registers).

具体的には、ソースコード「LDQ (.LOW.(wPDT_TMP+0)),A」の実行により、Aレジスタに格納された通信コマンドの種別データが、Qレジスタの格納データ(上位側アドレス値)と1バイトの整数値「.LOW.(wPDT_TMP+0)」(下位側アドレス値)とで指定されたアドレスの通信データ一時格納領域に格納される。また、ソースコード「LDQ (.LOW.(wPDT_TMP+1)),HL」の実行により、Lレジスタに格納された通信パラメータ1が、Qレジスタの格納データと1バイトの整数値「.LOW.(wPDT_TMP+1)」とで指定されたアドレスの通信データ一時格納領域に格納され、Hレジスタに格納された通信パラメータ2が、その次のアドレスの通信データ一時格納領域に格納される。また、ソースコード「LDQ (.LOW.(wPDT_TMP+3)),DE」の実行により、Eレジスタに格納された通信パラメータ3が、Qレジスタの格納データと1バイトの整数値「.LOW.(wPDT_TMP+3)」とで指定されたアドレスの通信データ一時格納領域に格納され、Dレジスタに格納された通信パラメータ4が、その次のアドレスの通信データ一時格納領域に格納される。そして、ソースコード「LDQ (.LOW.(wPDT_TMP+5)),BC」の実行により、Cレジスタに格納された通信パラメータ5が、Qレジスタの格納データと1バイトの整数値「.LOW.(wPDT_TMP+5)」とで指定されたアドレスの通信データ一時格納領域に格納され、Bレジスタに格納された遊技状態フラグデータが、その次のアドレスの通信データ一時格納領域に格納される。 Specifically, by executing the source code "LDQ (.LOW. (wPDT_TMP+0)), A", the communication command type data stored in the A register is 1 with the data stored in the Q register (upper address value). The communication data is stored in the communication data temporary storage area at the address specified by the byte integer value ".LOW.(wPDT_TMP+0)" (lower address value). Also, by executing the source code "LDQ (.LOW. (wPDT_TMP+1)), HL", the communication parameter 1 stored in the L register is changed to the data stored in the Q register and the 1-byte integer value ".LOW. (wPDT_TMP+1)". The communication parameter 2 stored in the communication data temporary storage area at the address specified by `` and stored in the H register is stored in the communication data temporary storage area at the next address. Also, by executing the source code "LDQ (.LOW. (wPDT_TMP+3)), DE", the communication parameter 3 stored in the E register is changed to the data stored in the Q register and the 1-byte integer value ".LOW. (wPDT_TMP+3)". The communication parameter 4 stored in the communication data temporary storage area at the address specified by `` and stored in the D register is stored in the communication data temporary storage area at the next address. Then, by executing the source code "LDQ (.LOW.(wPDT_TMP+5)), BC", the communication parameter 5 stored in the C register is changed to the data stored in the Q register and the 1-byte integer value ".LOW.(wPDT_TMP+5)". The gaming state flag data stored in the communication data temporary storage area at the address specified by `` and stored in the B register is stored in the communication data temporary storage area at the next address.

さらに、通信データ格納処理でセットされたコマンドデータのサム値となるBCCデータは、一連のソースコード「ADD(加算命令コード) A,H」~「ADD A,B」の実行により算出され、Aレジスタに格納される。そして、ソースコード「LDQ (.LOW.(wPDT_TMP+7)),A」の実行により、Aレジスタに格納されたBCCデータが、Qレジスタの格納データと1バイトの整数値「.LOW.(wPDT_TMP+7)」とで指定されたアドレスの通信データ一時格納領域に格納される。 Furthermore, the BCC data, which is the sum value of the command data set in the communication data storage process, is calculated by executing a series of source codes "ADD (addition instruction code) A, H" to "ADD A, B". stored in a register. Then, by executing the source code "LDQ (.LOW. (wPDT_TMP+7)), A", the BCC data stored in the A register is changed to the data stored in the Q register and a 1-byte integer value ".LOW. (wPDT_TMP+7)". The communication data is stored in the communication data temporary storage area at the address specified by .

上述のように、本実施形態では、1パケット(8バイト)の通信データ(コマンドデータ)を作成する際に、各種パラメータをレジスタから転送して通信データ一時格納領域(通信バッファ)に格納する。このようなコマンドデータの作成手法では、コマンド生成時に各レジスタに格納されているデータがそのままコマンドデータの各種パラメータとして通信データ一時格納領域に格納される。それゆえ、未使用パラメータを含むコマンドデータを作成した時には、作成時毎に、未使用パラメータの値が不定値となる。この場合、同じ種別のコマンドデータあり、かつ、使用パラメータの値が同一であっても、コマンド作成毎に、コマンドデータのサム値(BCCデータ)が可変可能となる。また、本実施形態では、誤り符号の一つであるサム値の計算をADD(加算命令コード)により算出したが、加算命令コードに換えて、SUB(減算命令コード)、XOR(排他的論理和命令コード)により誤り符号を算出しても同様の効果が得られる。さらに、メインCPU101専用命令である、MUL(乗算命令コード)又はDIV(除算命令コード)を使用して誤り符号を算出しても同様の効果が得られる。 As described above, in this embodiment, when creating one packet (8 bytes) of communication data (command data), various parameters are transferred from the register and stored in the communication data temporary storage area (communication buffer). In such a command data creation method, the data stored in each register at the time of command generation is stored as is in the communication data temporary storage area as various parameters of the command data. Therefore, when command data including unused parameters is created, the values of the unused parameters become undefined each time the command data is created. In this case, even if there is command data of the same type and the values of the parameters used are the same, the sum value (BCC data) of the command data can be changed every time a command is created. In addition, in this embodiment, the sum value, which is one of the error codes, is calculated using ADD (addition instruction code), but instead of the addition instruction code, SUB (subtraction instruction code), A similar effect can be obtained by calculating the error code using the instruction code). Furthermore, the same effect can be obtained by calculating the error code using MUL (multiplication instruction code) or DIV (division instruction code), which are instructions dedicated to the main CPU 101.

それゆえ、本実施形態では、未使用パラメータを不定値とすることにより、通信データの解析を困難にしてゴト等の不正行為を抑止することができるとともに、不必要なゴト対策処理を加える必要がないため、ゴト対策処理の追加による、主制御回路90のプログラム容量の圧迫を抑制することができる。 Therefore, in this embodiment, by setting unused parameters to undefined values, it is possible to make it difficult to analyze communication data and deter fraudulent acts such as fraud, and it is not necessary to add unnecessary fraud countermeasure processing. Therefore, it is possible to suppress the program capacity of the main control circuit 90 from being compressed due to the addition of the error countermeasure process.

[通信データポインタ更新処理]
次に、図66及び図67を参照して、通信データ格納処理(図64参照)中のS79で行う通信データポインタ更新処理について説明する。なお、図66は、通信データポインタ更新処理の手順を示すフローチャートであり、図67Aは、通信データポインタ更新処理を実行するためのソースプログラムの一例を示す図であり、図67Bは、通信データポインタ更新処理のソースプログラム上で実際にセットされる通信データ格納領域の構成を示す図である。
[Communication data pointer update processing]
Next, the communication data pointer update process performed in S79 during the communication data storage process (see FIG. 64) will be described with reference to FIGS. 66 and 67. Note that FIG. 66 is a flowchart showing the procedure of communication data pointer update processing, FIG. 67A is a diagram showing an example of a source program for executing communication data pointer update processing, and FIG. 67B is a flowchart showing the procedure of communication data pointer update processing. FIG. 3 is a diagram showing the configuration of a communication data storage area that is actually set on a source program for update processing.

まず、メインCPU101は、現在、セットされている通信データポインタの値を取得する(S81)。 First, the main CPU 101 obtains the currently set value of the communication data pointer (S81).

次いで、メインCPU101は、通信データポインタの値を1パケット分(8バイト)加算更新する(S82)。なお、この処理において、更新後の通信データポインタの値が、通信データ格納領域(図67B参照)の上限サイズ以上となる場合には、メインCPU101は、更新後の通信データポインタの値を「0」にセットし、これにより、通信データ格納領域に格納されているコマンドデータを全て無効にする(破棄した状態と同様の状態にする)。 Next, the main CPU 101 updates the value of the communication data pointer by adding one packet (8 bytes) (S82). In addition, in this process, if the value of the updated communication data pointer is equal to or larger than the upper limit size of the communication data storage area (see FIG. 67B), the main CPU 101 sets the value of the updated communication data pointer to "0". '', thereby invalidating all command data stored in the communication data storage area (setting it in the same state as the discarded state).

本実施形態では、1回の送信動作で送信されるデータ量(1パケット)は8バイトである。すなわち、本実施形態では、一つの送信動作で一つのコマンドデータを送信することができる。また、本実施形態では、通信データ格納領域に最大9個のコマンドデータを格納可能であるので(図67B参照)、通信データ格納領域の上限サイズは、72バイト(=8バイト×9)となる。それゆえ、本実施形態では、通信データポインタの範囲を「0」~「71」とし、S82の処理において、更新後(通信データポインタを+8更新した場合)の通信データポインタの値が「71(上限値)」を超えるような値となる場合には、更新後の通信データポインタの値を「0」にセットして(通信データの格納先のアドレスを先頭アドレスに戻して)、通信データ格納領域に格納されているコマンドデータを全て無効にする(破棄した状態と同様の状態にする)。なお、通信データポインタの値を「0」にセットすると、次にコマンドデータを通信データ格納領域に格納する場合には、通信データ格納領域の先頭アドレスから格納されるので、その前に格納されていたコマンドデータは新たなコマンドデータで上書きされることになる。それゆえ、本実施形態では、通信データポインタの値が「71(上限値)」を超えた場合に、通信データ格納領域を初期化(クリア)する必要はない。 In this embodiment, the amount of data (one packet) transmitted in one transmission operation is 8 bytes. That is, in this embodiment, one piece of command data can be transmitted in one transmission operation. Furthermore, in this embodiment, a maximum of 9 pieces of command data can be stored in the communication data storage area (see FIG. 67B), so the upper limit size of the communication data storage area is 72 bytes (=8 bytes x 9). . Therefore, in this embodiment, the range of the communication data pointer is set to "0" to "71", and in the process of S82, the value of the communication data pointer after updating (when the communication data pointer is updated by +8) is "71 ( If the value exceeds the upper limit), set the updated communication data pointer value to 0 (return the communication data storage address to the first address), and then store the communication data. Invalidates all command data stored in the area (returns to the same state as when it was destroyed). Note that if the value of the communication data pointer is set to "0", the next time command data is stored in the communication data storage area, it will be stored from the start address of the communication data storage area, so the command data stored before that will be stored from the start address of the communication data storage area. The new command data will be overwritten with new command data. Therefore, in this embodiment, there is no need to initialize (clear) the communication data storage area when the value of the communication data pointer exceeds "71 (upper limit)".

そして、S82の処理後、メインCPU101は、通信データポインタ更新処理を終了するとともに、通信データ格納処理(図64参照)も終了する。 After the process of S82, the main CPU 101 ends the communication data pointer update process and also ends the communication data storage process (see FIG. 64).

本実施形態では、上述のようにして通信データポインタ更新処理が行われる。そして、上述した通信データポインタ更新処理は、メインCPU101が、図67Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、S82の通信データポインタの更新処理は、図67A中の「ADD」命令及び「ICPLD」命令(所定の更新命令)により実行されるが、この「ICPLD」命令もまた、メインCPU101専用命令コードである。 In this embodiment, communication data pointer update processing is performed as described above. The communication data pointer update process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 67A. Among them, the communication data pointer update process in S82 is executed by the "ADD" command and "ICPLD" command (predetermined update command) in FIG. 67A, but this "ICPLD" command is also exclusive to the main CPU 101. It is an instruction code.

ソースプログラム上において、例えば、ソースコード「ICPLD A,n」が実行されると、Aレジスタの内容(格納データ)と整数nとが比較され、Aレジスタの内容が整数n未満である場合には、Aレジスタの内容に「1」が加算され、Aレジスタの内容が整数n以上である場合には、Aレジスタに「0」がセットされる。 For example, when the source code "ICPLD A, n" is executed on the source program, the contents of the A register (stored data) are compared with the integer n, and if the contents of the A register is less than the integer n, , "1" is added to the contents of the A register, and if the contents of the A register is greater than or equal to an integer n, "0" is set in the A register.

それゆえ、S82の通信データポインタの更新処理を実行する場合、図67Aのソースプログラム上では、まず、ソースコード「ADD A,7」が実行され、Aレジスタの内容(更新前の通信データポインタの値)に「7」が加算され、該加算結果がAレジスタに格納される。次いで、ソースコード「ICPLD A,71」が実行され、Aレジスタの内容(7加算後の通信データポインタの値)と整数「71」とを比較し、Aレジスタの内容が整数「71」未満である場合には、Aレジスタの内容に「1」を加算し、Aレジスタの内容が整数「71」以上である場合には、Aレジスタに「0」をセットする。すなわち、S82の処理において、通信データポインタの値を+7更新したときに、更新後の通信データポインタの値が上限値「71」を超えるような場合には、通信データポインタをゼロクリアする処理(通信データの格納アドレスを通信データ格納領域の先頭アドレスに戻す処理)が行われる。一方、更新後の通信データポインタの値が上限値「71」を超えない場合には、「ICPLD」命令でさらに通信データポインタに「1」を加算することにより、トータルで通信データポインタの値を+8更新する。 Therefore, when executing the update processing of the communication data pointer in S82, the source code "ADD A,7" is first executed on the source program of FIG. "7" is added to the value), and the addition result is stored in the A register. Next, the source code "ICPLD A,71" is executed, and the contents of the A register (value of the communication data pointer after addition of 7) are compared with the integer "71", and if the contents of the A register is less than the integer "71". If so, "1" is added to the contents of the A register, and if the contents of the A register is greater than or equal to the integer "71", "0" is set in the A register. That is, in the process of S82, when the value of the communication data pointer is updated by +7, if the updated value of the communication data pointer exceeds the upper limit "71", the process of clearing the communication data pointer to zero (communication A process of returning the data storage address to the start address of the communication data storage area is performed. On the other hand, if the value of the communication data pointer after updating does not exceed the upper limit value "71", the "ICPLD" command further adds "1" to the communication data pointer, thereby increasing the value of the communication data pointer in total. +8 updated.

上述のように、本実施形態では、通信データポインタ更新処理において、一つの「ICPLD」命令コード(送信バッファの上限判定命令と、判断分岐命令とが一体になっている命令コード)により、通信データポインタの更新(1加算)処理、更新後の通信データポインタの判定チェック処理及び通信データポインタのクリア処理をまとめて実行することができる。この場合、各処理を別個に実行するための命令コードを設ける必要がなくなる。例えば、更新後の通信データポインタの値がその上限値「71」を超えるか否かの判断分岐命令コードを省略することができる。 As described above, in this embodiment, communication data pointer update processing is performed using one "ICPLD" instruction code (an instruction code in which a transmission buffer upper limit judgment instruction and a judgment branch instruction are combined). Pointer update (increase by 1) processing, communication data pointer determination check processing after update, and communication data pointer clear processing can be executed all at once. In this case, there is no need to provide instruction codes for separately executing each process. For example, a branch instruction code for determining whether the value of the updated communication data pointer exceeds its upper limit value "71" can be omitted.

それゆえ、通信データポインタ更新処理等において、メインCPU101専用の「ICPLD」命令コードを用いることにより、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 Therefore, by using the "ICPLD" instruction code dedicated to the main CPU 101 in communication data pointer update processing and the like, the capacity of the source program (the used capacity of the main ROM 102) can be reduced. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

[電断時(外部)処理]
次に、メインCPU101の制御により行われるパチスロ1の電断時(外部)処理を、図68を参照して説明する。図68は、電断時(外部)処理の手順を示すフローチャートである。なお、図68に示す電断時(外部)処理は、電源管理回路93が、マイクロプロセッサ91に供給される電源電圧の低下(電断)を検知した際に、電断検知信号をマイクロプロセッサ91の「XINT」端子に出力し、これにより、マイクロプロセッサ91の割込みコントローラ112からメインCPU101に出力される割込要求信号に基づいて、実行される。
[Processing during power outage (external)]
Next, the power cut-off (external) processing of the pachi-slot machine 1 performed under the control of the main CPU 101 will be described with reference to FIG. 68. FIG. 68 is a flowchart showing the procedure for processing at the time of power outage (external). Note that the power outage (external) process shown in FIG. This is executed based on the interrupt request signal output from the interrupt controller 112 of the microprocessor 91 to the main CPU 101.

まず、メインCPU101は、全てのレジスタにセットされているデータを退避させる(S91)。次いで、メインCPU101は、電断検知ポートにセットされているデータを読み込む(S92)。 First, the main CPU 101 saves data set in all registers (S91). Next, the main CPU 101 reads the data set in the power failure detection port (S92).

次いで、メインCPU101は、電断検知ポートがオン状態であるか否かを判別する(S93)。 Next, the main CPU 101 determines whether the power failure detection port is in the on state (S93).

S93において、メインCPU101が、電断検知ポートがオン状態でないと判別したとき(S93がNO判定の場合)、メインCPU101は、割込処理許可をセットする(S94)。そして、S94の処理後、メインCPU101は、電断時(外部)処理を終了する。なお、S93がNO判定である場合に行われるこれらの処理は、電源管理回路93が瞬間的に電断を検知した場合等に発生する瞬停対策の処理に対応する。 In S93, when the main CPU 101 determines that the power failure detection port is not in the on state (NO in S93), the main CPU 101 sets permission for interrupt processing (S94). After the processing in S94, the main CPU 101 ends the power-off (external) processing. It should be noted that these processes performed when the determination in S93 is NO corresponds to the process as a countermeasure against instantaneous power outage that occurs when the power management circuit 93 momentarily detects a power outage.

一方、S93において、メインCPU101が、電断検知ポートがオン状態であると判別したとき(S93がYES判定の場合)、メインCPU101は、メダル投入不可を設定し、ホッパー装置51の停止を設定する(S95)。 On the other hand, in S93, when the main CPU 101 determines that the power failure detection port is in the ON state (YES in S93), the main CPU 101 sets the medal insertion disabled and sets the hopper device 51 to stop. (S95).

次いで、メインCPU101は、現在セットされているスタックポインタ(SP)の値をメインRAM103内の遊技用RAM領域のスタックエリアに保存する(S96)。 Next, the main CPU 101 stores the currently set value of the stack pointer (SP) in the stack area of the gaming RAM area in the main RAM 103 (S96).

次いで、メインCPU101は、メインRAM103のチェックサム生成処理を行う(S97)。なお、この処理は、メインRAM103内の規定外作業領域(図12C参照)で行われる。また、このチェックサム生成処理で用いられるプログラムはメインROM102内の規定外エリアに格納されている(図12B参照)。なお、チェックサム生成処理の詳細については、後述の図69を参照しながら後で説明する。 Next, the main CPU 101 performs checksum generation processing for the main RAM 103 (S97). Note that this process is performed in a non-standard work area (see FIG. 12C) in the main RAM 103. Further, the program used in this checksum generation process is stored in a non-standard area in the main ROM 102 (see FIG. 12B). Note that details of the checksum generation process will be described later with reference to FIG. 69, which will be described later.

次いで、メインCPU101は、メインRAM103へのアクセス禁止を設定する(S98)。そして、S98の処理後、電源が停止するまで(電源電圧が、メインCPU101が動作できない電圧に達するまで)無限ループ処理が行われる。 Next, the main CPU 101 sets access prohibition to the main RAM 103 (S98). After the process of S98, an infinite loop process is performed until the power supply is stopped (until the power supply voltage reaches a voltage at which the main CPU 101 cannot operate).

[チェックサム生成処理(規定外)]
次に、図69及び図70を参照して、電断時(外部)処理(図68参照)中のS97で行うチェックサム生成処理について説明する。なお、図69は、チェックサム生成処理の手順を示すフローチャートであり、図70Aは、チェックサム生成処理を実行するためのソースプログラムの一例を示す図であり、図70Bは、チェックサム生成処理で実行されるスタックポインタの更新動作及びメインRAM103からレジスタへのデータの読み出し動作の様子を示す図である。
[Checksum generation process (non-standard)]
Next, with reference to FIGS. 69 and 70, the checksum generation process performed in S97 during the power outage (external) process (see FIG. 68) will be described. Note that FIG. 69 is a flowchart showing the procedure of the checksum generation process, FIG. 70A is a diagram showing an example of a source program for executing the checksum generation process, and FIG. 70B is a flowchart showing the procedure of the checksum generation process. 5 is a diagram illustrating a stack pointer update operation and a data read operation from the main RAM 103 to a register. FIG.

まず、メインCPU101は、現在のスタックポインタ(SP)の値(遊技用RAM領域のスタックエリアの使用中アドレス)をメインRAM103の規定外RAM領域の規定外スタックエリアに保存する(S101)。次いで、メインCPU101は、スタックポインタに規定外スタックエリアのアドレスをセットする(S102)。次いで、メインCPU101は、RAMアドレス(規定外スタックエリアのアドレス)の上位側のアドレス値(F0H)をQレジスタにセットする(S103)。次いで、メインCPU101は、電断発生フラグを設定する(S104)。 First, the main CPU 101 stores the current stack pointer (SP) value (address in use of the stack area of the gaming RAM area) in the non-standard stack area of the non-standard RAM area of the main RAM 103 (S101). Next, the main CPU 101 sets the address of the non-standard stack area in the stack pointer (S102). Next, the main CPU 101 sets the upper address value (F0H) of the RAM address (address of the non-standard stack area) in the Q register (S103). Next, the main CPU 101 sets a power outage occurrence flag (S104).

次いで、メインCPU101は、スタックポインタに、遊技用RAM領域内のサム値の計算開始アドレスをセットし、サム算出カウンタに、サム値の算出対象格納領域のバイト数を「2」で除算した値をセットする(S105)。なお、サム算出カウンタは、サム値算出の終了契機を判定するためのカウンタであり、メインRAM103に設けられる。そして、S105で設定されたサム算出カウンタが「0」になれば、メインRAM103の遊技用RAM領域のサム値算出処理を終了する。 Next, the main CPU 101 sets the sum value calculation start address in the gaming RAM area in the stack pointer, and sets the sum calculation counter with the value obtained by dividing the number of bytes in the storage area for calculation of the sum value by "2". Set (S105). Note that the sum calculation counter is a counter for determining the trigger for ending the sum value calculation, and is provided in the main RAM 103. Then, when the sum calculation counter set in S105 becomes "0", the sum value calculation process of the gaming RAM area of the main RAM 103 is ended.

次いで、メインCPU101は、HLレジスタを0クリア(値「0」をセット)する(S106)。この処理により、サム値の初期値「0」がセットされる。 Next, the main CPU 101 clears the HL register to 0 (sets the value "0") (S106). Through this process, the initial value "0" of the sum value is set.

次いで、メインCPU101は、「POP命令」(特定の命令)と呼ばれる命令コード(図70A中に記載のソースコード「POP DE」)を実行し、スタックポインタ(SP)にセットされたメインRAM103の格納領域のアドレスから2バイト分の領域のデータ(保存値)をDEレジスタに読み出す(S107)。 Next, the main CPU 101 executes an instruction code called a "POP instruction" (specific instruction) (source code "POP DE" described in FIG. 70A), and stores data in the main RAM 103 set in the stack pointer (SP). Two bytes of area data (saved value) is read from the area address to the DE register (S107).

なお、「POP」命令が実行されると、スタックポインタで指定されたアドレスの1バイト領域に保存されているデータ(メモリ内容)が、ペアレジスタの下位側のレジスタにロードされ、スタックポインタで指定されたアドレスを1更新したアドレスの1バイト領域に保存されているデータ(メモリ内容)が、ペアレジスタの上位側のレジスタにロードされる。また、「POP」命令が実行されると、スタックポインタ(SP)にセットされたアドレスに対して2バイト分のアドレス更新処理(アドレスを「2」加算する処理)が行われる。 Note that when the "POP" instruction is executed, the data (memory contents) stored in the 1-byte area at the address specified by the stack pointer is loaded into the lower register of the pair register, and The data (memory contents) stored in the 1-byte area of the address updated by 1 is loaded into the upper register of the pair register. Furthermore, when the "POP" instruction is executed, 2-byte address updating processing (processing of adding "2" to the address) is performed on the address set in the stack pointer (SP).

それゆえ、S107の処理では、スタックポインタで指定されたアドレスに保存されているデータ(メモリ内容)がEレジスタにロードされ、スタックポインタで指定されたアドレスに「1」を加算したアドレスに保存されているデータ(メモリ内容)がDレジスタにロードされる。 Therefore, in the process of S107, the data (memory contents) stored at the address specified by the stack pointer is loaded into the E register and saved at the address specified by the stack pointer plus "1". The current data (memory contents) is loaded into the D register.

図70Bには、「POP」命令実行時における、DEレジスタへのデータの読み込み動作、及び、スタックポインタにセットされるアドレスの更新動作の様子を示す。サム値の算出開始時に、スタックポインタ(SP)にセットされているアドレスが「F010h」である場合には、アドレス「F010h」に保存されているデータ(メモリ内容)がEレジスタにロードされ、アドレス「F011h」に保存されているデータ(メモリ内容)がDレジスタにロードされる。また、この際、スタックポインタ(SP)にセットされているアドレスに2加算する更新処理が行われ、スタックポインタ(SP)にセットされているアドレスが「F010h」から「F012h」に変更される。次いで、再度、「POP」命令が実行されると、アドレス「F012h」に保存されているデータ(メモリ内容)がEレジスタにロードされ、アドレス「F013h」に保存されているデータ(メモリ内容)がDレジスタにロードされる。また、この際、スタックポインタ(SP)にセットされているアドレスの更新処理が行われ、スタックポインタ(SP)にセットされているアドレスが「F012h」から「F014h」に変更される。その後、「POP」命令が実行される度に上述した、DEレジスタへのデータの読み込み動作及びスタックポンタにセットされるアドレスの更新動作が繰り返される。 FIG. 70B shows the operation of reading data into the DE register and the operation of updating the address set in the stack pointer when the "POP" instruction is executed. When the sum value calculation starts, if the address set in the stack pointer (SP) is "F010h", the data (memory contents) stored at address "F010h" is loaded into the E register, and the address The data (memory contents) stored in "F011h" is loaded into the D register. Also, at this time, an update process is performed in which 2 is added to the address set in the stack pointer (SP), and the address set in the stack pointer (SP) is changed from "F010h" to "F012h". Next, when the "POP" instruction is executed again, the data (memory content) stored at address "F012h" is loaded into the E register, and the data (memory content) stored at address "F013h" is loaded. Loaded into D register. Also, at this time, the address set in the stack pointer (SP) is updated, and the address set in the stack pointer (SP) is changed from "F012h" to "F014h". Thereafter, each time the "POP" instruction is executed, the above-described operation of reading data into the DE register and updating the address set in the stack pointer is repeated.

S107の処理後、メインCPU101は、サム値の算出処理を行う(S108)。具体的には、メインCPU101は、HLレジスタに格納されている値にDEレジスタに格納されている値を加算し、該加算された値をサム値としてHLレジスタに格納する。 After the process in S107, the main CPU 101 performs a sum value calculation process (S108). Specifically, the main CPU 101 adds the value stored in the DE register to the value stored in the HL register, and stores the added value in the HL register as a sum value.

次いで、メインCPU101は、サム算出カウンタの値を1減算する(S109)。次いで、メインCPU101は、更新後のサム算出カウンタの値が「0」であるか否かを判別する(S110)。 Next, the main CPU 101 subtracts 1 from the value of the sum calculation counter (S109). Next, the main CPU 101 determines whether the updated sum calculation counter value is "0" (S110).

S110において、メインCPU101が、サム算出カウンタの値が「0」でないと判別したとき(S110がNO判定の場合)、メインCPU101は、処理をS107の処理に戻し、S107以降の処理を繰り返す。すなわち、メインRAM103の遊技用RAM領域のサム値算出処理が終了するまで、S107~S110の処理が繰り返される。 In S110, when the main CPU 101 determines that the value of the sum calculation counter is not "0" (NO in S110), the main CPU 101 returns the process to the process in S107 and repeats the process from S107 onwards. That is, the processes of S107 to S110 are repeated until the sum value calculation process of the gaming RAM area of the main RAM 103 is completed.

一方、S110において、メインCPU101が、サム算出カウンタの値が「0」であると判別したとき(S110がYES判定の場合)、メインCPU101は、DEレジスタに、メインRAM103内の規定外RAM領域のサム値の計算開始アドレスをセットし、サム算出カウンタに、規定外用サムカウント値をセットする(S111)。なお、規定外用サムカウント値は、規定外用格納領域のバイト数となる。それゆえ、S111で設定されたサム算出カウンタが「0」になれば、メインRAM103の規定外RAM領域のサム値算出処理、すなわち、メインRAM103全体のサム値算出処理が終了する。 On the other hand, in S110, when the main CPU 101 determines that the value of the sum calculation counter is "0" (YES in S110), the main CPU 101 stores the non-standard RAM area in the main RAM 103 in the DE register. A sum value calculation start address is set, and a non-standard sum count value is set in a sum calculation counter (S111). Note that the non-standard sum count value is the number of bytes of the non-standard storage area. Therefore, when the sum calculation counter set in S111 becomes "0", the sum value calculation process for the non-standard RAM area of the main RAM 103, that is, the sum value calculation process for the entire main RAM 103 ends.

次いで、メインCPU101は、DEレジスタにセットされた規定外RAM領域のアドレスから1バイト分の領域のデータ(保存値)をAレジスタに読み出す(S112)。 Next, the main CPU 101 reads 1 byte of data (saved value) from the address of the non-standard RAM area set in the DE register into the A register (S112).

次いで、メインCPU101は、サム値の算出処理を行う(S113)。具体的には、メインCPU101は、HLレジスタに格納されている値にAレジスタに格納されている値を加算し、該加算された値をサム値としてHLレジスタに格納する。 Next, the main CPU 101 performs a sum value calculation process (S113). Specifically, the main CPU 101 adds the value stored in the A register to the value stored in the HL register, and stores the added value as a sum value in the HL register.

次いで、メインCPU101は、DEレジスタに格納されているアドレスを1加算し、サム算出カウンタの値を1減算する(S114)。次いで、メインCPU101は、更新後のサム算出カウンタの値が「0」であるか否かを判別する(S115)。 Next, the main CPU 101 adds 1 to the address stored in the DE register and subtracts 1 from the value of the sum calculation counter (S114). Next, the main CPU 101 determines whether the updated sum calculation counter value is "0" (S115).

S115において、メインCPU101が、サム算出カウンタの値が「0」でないと判別したとき(S115がNO判定の場合)、メインCPU101は、処理をS112の処理に戻し、S112以降の処理を繰り返す。すなわち、メインRAM103の規定外RAM領域のサム値を遊技用RAM領域のサム値に加算する処理が終了するまで、S112~S115の処理が繰り返される。 In S115, when the main CPU 101 determines that the value of the sum calculation counter is not "0" (NO in S115), the main CPU 101 returns the process to the process in S112 and repeats the process from S112 onwards. That is, the processes of S112 to S115 are repeated until the process of adding the sum value of the non-standard RAM area of the main RAM 103 to the sum value of the gaming RAM area is completed.

一方、S115において、メインCPU101が、サム算出カウンタの値が「0」であると判別したとき(S115がYES判定の場合)、メインCPU101は、HLレジスタに格納されている値を電断発生時のサム値として、メインRAM103内のサム値格納領域(不図示)に保存する(S116)。次いで、メインCPU101は、S101で規定外スタックエリアに保存されたスタックポインタ(SP)の値をスタックポインタにセットする(S117)。そして、S117の処理後、メインCPU101は、チェックサム生成処理を終了し、処理を電断時(外部)処理(図68参照)のS98の処理に移す。 On the other hand, in S115, when the main CPU 101 determines that the value of the sum calculation counter is "0" (YES in S115), the main CPU 101 sets the value stored in the HL register to The sum value is stored in a sum value storage area (not shown) in the main RAM 103 (S116). Next, the main CPU 101 sets the value of the stack pointer (SP) saved in the non-standard stack area in S101 to the stack pointer (S117). After the process in S117, the main CPU 101 ends the checksum generation process and moves the process to S98, which is the power outage (external) process (see FIG. 68).

本実施形態では、上述のようにしてチェックサム生成処理が行われる。そして、上述したチェックサム生成処理は、メインCPU101が、図70Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。上述のように、本実施形態では、電断発生時のメインRAM103のチェックサムは、加算式で算出される。この際、遊技用RAM領域のサム値算出では、2バイト単位で加算処理(図70A中のソースコード「ADD HL,DE」参照)が行われ、規定外RAM領域では、1バイト単位で加算処理(図70A中のソースコード「ADDWB HL,A」参照)が行われる。 In this embodiment, checksum generation processing is performed as described above. The above-described checksum generation process is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 70A. As described above, in this embodiment, the checksum of the main RAM 103 when a power outage occurs is calculated using an addition formula. At this time, when calculating the sum value of the gaming RAM area, addition processing is performed in units of 2 bytes (see the source code "ADD HL, DE" in Figure 70A), and in the non-standard RAM area, addition processing is performed in units of 1 byte. (See source code “ADDWB HL,A” in FIG. 70A).

[サムチェック処理(規定外)]
次に、図71~図73を参照して、電源投入時処理(図56参照)中のS9で行うサムチェック処理について説明する。なお、図71及び図72は、サムチェック処理の手順を示すフローチャートであり、図73は、サムチェック処理中のS122~S132の処理を実行するためのソースプログラムの一例を示す図である。
[Sum check processing (not specified)]
Next, the sum check process performed in S9 during the power-on process (see FIG. 56) will be described with reference to FIGS. 71 to 73. Note that FIGS. 71 and 72 are flowcharts showing the procedure of the sum check process, and FIG. 73 is a diagram showing an example of a source program for executing the processes of S122 to S132 during the sum check process.

まず、メインCPU101は、現在のスタックポインタ(SP)の値を規定外スタックエリアに保存する(S121)。次いで、メインCPU101は、スタックポインタにサム値格納領域のアドレスをセットし、サム算出カウンタに、サム値の算出対象格納領域のバイト数を「2」で除算した値をセットする(S122)。なお、ここでセットされるサム算出カウンタは、サム値算出(サム値の減算処理)の終了契機を判定するためのカウンタであり、メインRAM103に設けられる。次いで、メインCPU101は、サム値格納領域からサム値(チェックサム)を取得する(S123)。この処理により、電断発生時に生成されたチェックサム(減算前の初期値)がHLレジスタに格納される。 First, the main CPU 101 stores the current stack pointer (SP) value in the non-standard stack area (S121). Next, the main CPU 101 sets the address of the sum value storage area in the stack pointer, and sets the value obtained by dividing the number of bytes of the storage area to be calculated for the sum value by "2" in the sum calculation counter (S122). Note that the sum calculation counter set here is a counter for determining the trigger for ending the sum value calculation (sum value subtraction processing), and is provided in the main RAM 103. Next, the main CPU 101 obtains a sum value (checksum) from the sum value storage area (S123). Through this process, the checksum (initial value before subtraction) generated when a power outage occurs is stored in the HL register.

次いで、メインCPU101は、「POP」命令を実行し、スタックポインタ(SP)にセットされたメインRAM103の格納領域のアドレスから2バイト分の領域のデータ(保存値)をDEレジスタに読み出す(S124)。なお、この際、「POP」命令の実行により、スタックポインタで指定されたアドレスの1バイト領域に保存されているデータ(メモリ内容)が、Eレジスタにロードされ、スタックポインタで指定されたアドレスを1更新したアドレスの1バイト領域に保存されているデータ(メモリ内容)が、Dレジスタにロードされる(図70B参照)。また、「POP」命令が実行されると、スタックポインタ(SP)にセットされたアドレスに対して2バイト分のアドレス更新処理(アドレスを2加算する処理)が行われる。 Next, the main CPU 101 executes the "POP" instruction and reads 2 bytes of data (saved value) from the address of the storage area of the main RAM 103 set in the stack pointer (SP) to the DE register (S124). . At this time, by executing the "POP" instruction, the data (memory contents) stored in the 1-byte area at the address specified by the stack pointer is loaded into the E register, and the address specified by the stack pointer is loaded into the E register. 1 The data (memory contents) stored in the 1-byte area of the updated address is loaded into the D register (see FIG. 70B). Furthermore, when the "POP" instruction is executed, 2-byte address update processing (processing of adding 2 to the address) is performed on the address set in the stack pointer (SP).

次いで、メインCPU101は、サム値の算出(減算)処理を行う(S125)。具体的には、メインCPU101は、HLレジスタに格納されている値(サム値の初期値又は前回の減算処理後のサム値)からDEレジスタに格納されている値を減算し、該減算された値をサム値としてHLレジスタに格納する。 Next, the main CPU 101 performs a sum value calculation (subtraction) process (S125). Specifically, the main CPU 101 subtracts the value stored in the DE register from the value stored in the HL register (the initial value of the sum value or the sum value after the previous subtraction process), and calculates the subtracted value. Store the value as a sum value in the HL register.

次いで、メインCPU101は、サム算出カウンタの値を1減算する(S126)。次いで、メインCPU101は、更新後のサム算出カウンタの値が「0」であるか否かを判別する(S127)。 Next, the main CPU 101 subtracts 1 from the value of the sum calculation counter (S126). Next, the main CPU 101 determines whether the updated sum calculation counter value is "0" (S127).

S127において、メインCPU101が、サム算出カウンタの値が「0」でないと判別したとき(S127がNO判定の場合)、メインCPU101は、処理をS124の処理に戻し、S124以降の処理を繰り返す。すなわち、メインRAM103の遊技用RAM領域の全域に渡ってサム値の減算処理が終了するまで、S124~S127の処理が繰り返される。 In S127, when the main CPU 101 determines that the value of the sum calculation counter is not "0" (NO in S127), the main CPU 101 returns the process to the process in S124 and repeats the process from S124 onwards. That is, the processes of S124 to S127 are repeated until the sum value subtraction process is completed over the entire gaming RAM area of the main RAM 103.

一方、S127において、メインCPU101が、サム算出カウンタの値が「0」であると判別したとき(S127がYES判定の場合)、メインCPU101は、DEレジスタに、メインRAM103内の規定外RAM領域のサム値の計算開始アドレスをセットし、サム算出カウンタに、規定外用サムカウント値をセットする(S128)。なお、規定外用サムカウント値は、規定外RAM領域のバイト数となる。 On the other hand, in S127, when the main CPU 101 determines that the value of the sum calculation counter is "0" (YES in S127), the main CPU 101 stores the non-standard RAM area in the main RAM 103 in the DE register. A sum value calculation start address is set, and a non-standard sum count value is set in a sum calculation counter (S128). Note that the non-standard sum count value is the number of bytes in the non-standard RAM area.

次いで、メインCPU101は、DEレジスタにセットされた規定外RAM領域のアドレスから1バイト分の領域のデータ(保存値)をAレジスタに読み出す(S129)。 Next, the main CPU 101 reads 1 byte of data (saved value) from the address of the non-standard RAM area set in the DE register into the A register (S129).

次いで、メインCPU101は、サム値の算出(減算)処理を行う(S130)。具体的には、メインCPU101は、HLレジスタに格納されている値からAレジスタに格納されている値を減算し、該減算された値をサム値としてHLレジスタに格納する。 Next, the main CPU 101 performs a sum value calculation (subtraction) process (S130). Specifically, the main CPU 101 subtracts the value stored in the A register from the value stored in the HL register, and stores the subtracted value in the HL register as a sum value.

次いで、メインCPU101は、DEレジスタに格納されているアドレスを1加算し、サム算出カウンタの値を1減算する(S131)。次いで、メインCPU101は、更新後のサム算出カウンタの値が「0」であるか否かを判別する(S132)。 Next, the main CPU 101 adds 1 to the address stored in the DE register and subtracts 1 from the value of the sum calculation counter (S131). Next, the main CPU 101 determines whether the updated sum calculation counter value is "0" (S132).

S132において、メインCPU101が、サム算出カウンタの値が「0」でないと判別したとき(S132がNO判定の場合)、メインCPU101は、処理をS129の処理に戻し、S129以降の処理を繰り返す。すなわち、メインRAM103の規定外RAM領域の全域に渡ってサム値の減算処理が終了するまで、S129~S132の処理が繰り返される。 In S132, when the main CPU 101 determines that the value of the sum calculation counter is not "0" (NO in S132), the main CPU 101 returns the process to the process in S129 and repeats the process from S129 onwards. That is, the processes of S129 to S132 are repeated until the sum value subtraction process is completed over the entire non-standard RAM area of the main RAM 103.

一方、S132において、メインCPU101が、サム算出カウンタの値が「0」であると判別したとき(S132がYES判定の場合)、メインCPU101は、サムチェック処理の判定結果に「サム異常」をセットする(S133)。次いで、メインCPU101は、算出されたサム値が「0」であるか否かを判別する(S134)。 On the other hand, in S132, when the main CPU 101 determines that the value of the sum calculation counter is "0" (YES in S132), the main CPU 101 sets "sum abnormality" in the determination result of the sum check process. (S133). Next, the main CPU 101 determines whether the calculated sum value is "0" (S134).

なお、この処理では、メインCPU101は、フラグ・レジスタFのゼロフラグ(ビット6)の状態(1/0)を参照して、サム値が「0」であるか否かを判別する。本実施形態では、S128でセットされたサム算出カウンタの値が「0」になった時点、すなわち、メインRAM103の全域に渡ってサム値の減算処理が終了した時点において、サム値が「0」である場合には、フラグ・レジスタFのゼロフラグには「1」がセットされ、サム値が「0」でない場合には、フラグ・レジスタFのゼロフラグには「0」がセットされている。それゆえ、S134の処理の時点において、フラグ・レジスタFのゼロフラグに「1(オン状態)」がセットされていれば、メインCPU101はサム値が「0」であると判定する。 In this process, the main CPU 101 refers to the state (1/0) of the zero flag (bit 6) of the flag register F to determine whether the sum value is "0" or not. In this embodiment, the sum value becomes "0" when the value of the sum calculation counter set in S128 becomes "0", that is, when the sum value subtraction process is completed over the entire area of the main RAM 103. If so, the zero flag of flag register F is set to "1", and if the sum value is not "0", the zero flag of flag register F is set to "0". Therefore, if the zero flag of the flag register F is set to "1 (on state)" at the time of processing in S134, the main CPU 101 determines that the sum value is "0".

S134において、メインCPU101が、算出されたサム値が「0」でないと判別したとき(S134がNO判定の場合)、メインCPU101は、後述のS139の処理を行う。一方、S134において、メインCPU101が、算出されたサム値が「0」であると判別したとき(S134がYES判定の場合)、メインCPU101は、判定結果に「電断異常」をセットする(S135)。 In S134, when the main CPU 101 determines that the calculated sum value is not "0" (NO in S134), the main CPU 101 performs processing in S139, which will be described later. On the other hand, in S134, when the main CPU 101 determines that the calculated sum value is "0" (YES in S134), the main CPU 101 sets "power failure abnormality" in the determination result (S135 ).

次いで、メインCPU101は、電断発生フラグを取得する(S136)。次いで、メインCPU101は、電断発生フラグが電断なしの状態(オフ状態)であるか否かを判別する(S137)。 Next, the main CPU 101 acquires a power outage occurrence flag (S136). Next, the main CPU 101 determines whether the power interruption occurrence flag is in a state of no power interruption (off state) (S137).

S137において、メインCPU101が、電断発生フラグが電断なしの状態であると判別したとき(S137がYES判定の場合)、メインCPU101は、後述のS139の処理を行う。一方、S137において、メインCPU101が、電断発生フラグが電断なしの状態でないと判別したとき(S137がNO判定の場合)、メインCPU101は、判定結果に「正常」をセットする(S138)。 In S137, when the main CPU 101 determines that the power outage occurrence flag is in a state of no power outage (YES in S137), the main CPU 101 performs processing in S139, which will be described later. On the other hand, when the main CPU 101 determines in S137 that the power outage occurrence flag is not in the state of no power outage (NO in S137), the main CPU 101 sets the determination result to "normal" (S138).

S138の処理後、S134がNO判定の場合、又は、S137がYES判定の場合、メインCPU101は、サムチェック判定結果に判定結果を保存し、電断発生フラグをクリア(オフ)する(S139)。次いで、メインCPU101は、S121で規定外スタックエリアに保存されたスタックポインタ(SP)の値をスタックポインタにセットする(S140)。そして、S140の処理後、メインCPU101は、サムチェック処理を終了し、処理を電源投入時処理(図56参照)のS10の処理に移す。 After the processing in S138, if the determination in S134 is NO or if the determination in S137 is YES, the main CPU 101 stores the determination result in the sum check determination result and clears (turns off) the power failure occurrence flag (S139). Next, the main CPU 101 sets the value of the stack pointer (SP) saved in the non-standard stack area in S121 to the stack pointer (S140). After the process of S140, the main CPU 101 ends the sum check process and moves the process to S10 of the power-on process (see FIG. 56).

本実施形態では、上述のようにしてサムチェック処理が行われる。そして、上述したサムチェック処理中のS122~S132の処理は、メインCPU101が、図73のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the sum check process is performed as described above. The processes of S122 to S132 during the sum check process described above are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 73.

上述のように、本実施形態における、メインRAM103のサムチョックの判定処理では、まず、電断発生時に生成されたチェックサムの値を、電源復帰時のメインRAM103に格納されたデータで順次減算する。この際、遊技用RAM領域では、2バイト単位で減算処理(図73中のソースコード「SUB HL,DE」参照)が行われ、規定外RAM領域では、1バイト単位で減算処理(図73中のソースコード「SUBWB HL,A」参照)が行われる。次いで、最終的な減算結果が「0」であるか否か(ゼロフラグがオン状態であるか否か)に基づいて、異常の発生の有無を判定する。そして、減算結果が「0」である場合(ゼロフラグがオン状態である場合)には、正常と判定され、減算結果が「0」でない場合(ゼロフラグがオフ状態である場合)には、異常と判定される。 As described above, in the thumb chock determination process of the main RAM 103 in this embodiment, first, the value of the checksum generated at the time of the power outage is sequentially subtracted by the data stored in the main RAM 103 at the time of power restoration. At this time, in the gaming RAM area, subtraction processing is performed in units of 2 bytes (see the source code "SUB HL, DE" in Figure 73), and in the non-standard RAM area, subtraction processing is performed in units of 1 byte (see the source code "SUB HL, DE" in Figure 73). (see source code "SUBWB HL, A") is performed. Next, it is determined whether an abnormality has occurred based on whether the final subtraction result is "0" (whether the zero flag is on or not). If the subtraction result is "0" (zero flag is on), it is determined to be normal, and if the subtraction result is not "0" (zero flag is off), it is determined to be abnormal. It will be judged.

すなわち、本実施形態では、電断発生時のチェックサムの生成処理は加算方式で行われ、電源復帰時のチェックサムの判定処理は減算方式で行われる。そして、チェックサムの最終的な減算結果に基づいて、正常/異常の判定が行われる。このようなチェックサムの生成処理及び判定処理を行った場合、電源復帰時に再度チェックサムを生成して、該チェックサムを電断発生時のチェックサムと照合する処理が不要となる。この場合、ソースプログラム上において、照合命令コードを省略することができ、ソースプログラムの容量を低減することができる。この結果、本実施形態では、メインROM102において、照合命令コードの省略分に対応する空き容量を確保することができ、増えた空き容量を活用して、遊技性を高めることが可能になる。なお、上述の電断発生時のチェックサムの生成処理、及び、電源復帰時のチェックサムの判定処理で実行される「POP」命令は、スタックポインタ(SP)操作専用命令であり、ソースコード「POP DE」以外にもソースコード「POP HL」、「POP AF」等が存在する。 That is, in the present embodiment, checksum generation processing when a power outage occurs is performed using an addition method, and checksum determination processing when power is restored is performed using a subtraction method. Then, a determination of normality/abnormality is made based on the final subtraction result of the checksum. When such checksum generation processing and determination processing are performed, it becomes unnecessary to generate a checksum again when the power is restored and to compare the checksum with the checksum at the time of power outage. In this case, the collation instruction code can be omitted on the source program, and the capacity of the source program can be reduced. As a result, in the present embodiment, it is possible to secure free space in the main ROM 102 corresponding to the omission of the verification instruction code, and it is possible to enhance the gameplay by utilizing the increased free space. The "POP" instruction executed in the above-mentioned checksum generation process when a power outage occurs and checksum determination process when the power is restored is an instruction dedicated to stack pointer (SP) operation, and the source code " In addition to "POP DE", there are other source codes such as "POP HL" and "POP AF".

[メインCPUの制御によるパチスロのメイン処理]
次に、図74を参照して、メインCPU101の制御により実行されるパチスロ1のメイン処理(主要動作処理)について説明する。なお、図74は、メイン処理の手順を示すフローチャート(以下、メインフローという)である。
[Pachislot main processing controlled by main CPU]
Next, with reference to FIG. 74, the main processing (main operation processing) of Pachislot 1 executed under the control of the main CPU 101 will be described. Note that FIG. 74 is a flowchart (hereinafter referred to as main flow) showing the procedure of main processing.

まず、メインCPU101は、RAM初期化処理を行う(S201)。この処理では、メインCPU101は、図12Cに示すメインRAM103の遊技用RAM領域内の「一遊技終了時」のアドレスを、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用RAM領域の最終アドレスまでの情報を消去(クリア)する。なお、この範囲の格納領域は、例えば、内部当籤役格納領域や表示役格納領域などの1回の単位遊技(ゲーム)ごとにデータの消去が必要な格納領域である。 First, the main CPU 101 performs RAM initialization processing (S201). In this process, the main CPU 101 sets the address "at the end of one game" in the gaming RAM area of the main RAM 103 shown in FIG. Erase (clear) information up to the final address. The storage area in this range is, for example, a storage area such as an internal winning combination storage area or a display combination storage area where data needs to be erased for each unit game.

次いで、メインCPU101は、メダル受付・スタートチェック処理を行う(S202)。この処理では、メインCPU101は、メダルセンサ(不図示)やスタートスイッチ79などの入力チェック処理等を行う。なお、メダル受付・スタートチェック処理の詳細については、後述の図75を参照しながら後で説明する。 Next, the main CPU 101 performs medal acceptance/start check processing (S202). In this process, the main CPU 101 performs input check processing for the medal sensor (not shown), the start switch 79, and the like. Note that details of the medal reception/start check process will be explained later with reference to FIG. 75, which will be described later.

次いで、メインCPU101は、乱数取得処理を行う(S203)。この処理では、メインCPU101は、内部当籤役抽籤用の乱数値(0~65535:ハードラッチ乱数となる乱数回路110の乱数レジスタ0の値)やART関連の各種抽籤で用いられる演出用乱数値(0~65535:ソフトラッチ乱数となる乱数回路110の乱数レジスタ1~3の各値、0~255:ソフトラッチ乱数となる乱数回路110の乱数レジスタ4~7の各値)などを抽出し、該抽出した各種乱数値をメインRAM103に設けられた乱数値格納領域(不図示)に格納する。なお、乱数取得処理の詳細については、後述の図83を参照しながら後で説明する。 Next, the main CPU 101 performs random number acquisition processing (S203). In this process, the main CPU 101 uses random numbers for internal winning combination drawings (0 to 65535: the value of random number register 0 of the random number circuit 110, which is a hard latch random number) and random numbers for effects used in various drawings related to ART ( 0 to 65535: Each value of random number registers 1 to 3 of the random number circuit 110 that becomes a soft latch random number, 0 to 255: Each value of random number registers 4 to 7 of the random number circuit 110 that becomes a soft latch random number), etc. The various extracted random numbers are stored in a random number storage area (not shown) provided in the main RAM 103. Note that details of the random number acquisition process will be described later with reference to FIG. 83, which will be described later.

次いで、メインCPU101は、内部抽籤処理を行う(S204)。この処理では、メインCPU101は、S203で抽出した乱数値(ハードラッチ乱数)に基づいた抽籤により内部当籤役の決定処理を行う。なお、内部抽籤処理の詳細については、後述の図84を参照しながら後で説明する。 Next, the main CPU 101 performs internal lottery processing (S204). In this process, the main CPU 101 performs a process of determining an internal winning combination by lottery based on the random number value (hard latch random number) extracted in S203. Note that details of the internal lottery process will be described later with reference to FIG. 84, which will be described later.

次いで、メインCPU101は、図柄設定処理を行う(S205)。この処理では、メインCPU101は、例えば、当り要求フラグステータス(フラグステータス情報)から内部当籤役を生成する処理、当り要求フラグデータの展開処理、当り要求フラグデータを当り要求フラグ格納領域を格納する処理等を行う。すなわち、メインCPU101は、複数の予め定められた図柄の組合せ(図17~図21参照)のうち、今回の単位遊技において、有効ライン上に停止表示することが許可される図柄の組合せを設定する処理を行う。 Next, the main CPU 101 performs symbol setting processing (S205). In this process, the main CPU 101 performs, for example, a process of generating an internal winning combination from the win request flag status (flag status information), a process of developing the win request flag data, a process of storing the win request flag data in a win request flag storage area. etc. That is, the main CPU 101 sets a symbol combination that is permitted to be stopped and displayed on the active line in the current unit game among a plurality of predetermined symbol combinations (see FIGS. 17 to 21). Perform processing.

なお、詳細な制御は省略するが、メインCPU101は、S205の図柄設定処理において、ボーナス役(本実施形態では、RB)がすでに持越役格納領域(図26参照)に格納されている場合には、当該ボーナス役(本実施形態では、RB)を含めて、今回の単位遊技において、有効ライン上に停止表示することが許可される図柄の組合せを設定し、ボーナス役(本実施形態では、RB)が内部当籤役として決定された場合には、当該ボーナス役(本実施形態では、RB)を持越役として持越役格納領域(図26参照)に格納する処理を行う。また、この場合、この処理において、RT状態としてRT5状態をセットするようにしてもよい。 Although detailed control will be omitted, in the symbol setting process of S205, the main CPU 101 performs the following actions if the bonus combination (RB in this embodiment) is already stored in the carryover combination storage area (see FIG. 26). , set the combination of symbols that are permitted to be stopped and displayed on the active line in the current unit game, including the bonus role (RB in this embodiment), ) is determined as the internal winning combination, a process is performed to store the bonus combination (in this embodiment, RB) in the carryover combination storage area (see FIG. 26) as a carryover combination. Further, in this case, the RT5 state may be set as the RT state in this process.

次いで、メインCPU101は、スタートコマンド生成格納処理を行う(S206)。この処理では、メインCPU101は、副制御回路200に送信するスタートコマンドのデータを生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域(図67B参照)に保存する。通信データ格納領域に保存されたスタートコマンドは、後述の図113で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。なお、スタートコマンドは、遊技状態、内部当籤役、制御状態、その他ART機能に関する各種の情報等を特定する各パラメータを含んで構成される。 Next, the main CPU 101 performs start command generation and storage processing (S206). In this process, the main CPU 101 generates start command data to be sent to the sub control circuit 200, and stores the command data in a communication data storage area provided in the main RAM 103 (see FIG. 67B). The start command stored in the communication data storage area is transmitted from the main control circuit 90 to the sub control circuit 200 by communication data transmission processing in the interrupt processing, which will be described later with reference to FIG. 113. Note that the start command is configured to include parameters that specify the gaming state, internal winning combination, control state, and various other information related to the ART function.

次いで、メインCPU101は、第2インターフェースボード制御処理を行う(S207)。なお、第2インターフェースボード制御処理は、メインRAM103の規定外用作業領域で実行される。第2インターフェースボード制御処理の詳細については、後述の図86を参照しながら後で説明する。 Next, the main CPU 101 performs second interface board control processing (S207). Note that the second interface board control process is executed in the non-standard work area of the main RAM 103. Details of the second interface board control process will be described later with reference to FIG. 86, which will be described later.

次いで、メインCPU101は、状態別制御処理を行う(S208)。この処理では、メインCPU101は、主に、遊技の進行を管理する各種制御状態(図31~図55参照)に応じて、遊技開始時(すなわち、開始操作が行われ、当該単位遊技における内部当籤役等が確定したとき)に必要な上述した各種制御を行うための遊技開始時処理(スタート処理)を行う。 Next, the main CPU 101 performs state-specific control processing (S208). In this process, the main CPU 101 mainly controls the internal winnings in the unit game at the start of the game (that is, when the start operation is performed and A process at the start of the game (start process) is performed to perform the various controls described above that are necessary when the winning combination, etc. is determined.

次いで、メインCPU101は、リール停止初期設定処理を行う(S209)。この処理では、メインCPU101は、リール停止初期設定テーブル(不図示)を参照し、内部当籤役及び遊技状態に基づいて、引込優先順位テーブル選択テーブル番号、引込優先順位テーブル番号、停止テーブル番号を取得する処理や、ストップボタン未作動カウンタに「3」を格納する処理などを行う。 Next, the main CPU 101 performs reel stop initial setting processing (S209). In this process, the main CPU 101 refers to the reel stop initial setting table (not shown) and acquires the attraction priority table selection table number, attraction priority table number, and stop table number based on the internal winning combination and the gaming state. and storing "3" in the stop button inoperation counter.

次いで、メインCPU101は、リール回転開始処理を行う(S210)。この処理では、メインCPU101は、全リールの回転開始を要求する。そして、全リールの回転開始が要求されると、一定の周期(1.1172msec)で実行される後述の割込処理(後述の図113参照)により、3つのステッピングモータ(不図示)の駆動が制御され、左リール3L、中リール3C及び右リール3Rの回転が開始される。次いで、各リールは、その回転速度が定速度に達するまで加速制御され、その後、該定速度が維持されるように制御される。 Next, the main CPU 101 performs reel rotation start processing (S210). In this process, the main CPU 101 requests the start of rotation of all reels. When the rotation of all reels is requested to start, three stepping motors (not shown) are driven by an interrupt process (see FIG. 113 described later) that is executed at a constant cycle (1.1172 msec). The rotation of the left reel 3L, middle reel 3C, and right reel 3R is started. Next, each reel is accelerated and controlled until its rotational speed reaches a constant speed, and then controlled so that the constant speed is maintained.

次いで、メインCPU101は、リール回転開始コマンド生成格納処理を行う(S211)。この処理では、メインCPU101は、副制御回路200に送信するリール回転開始コマンドのデータを生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域(図67B参照)に保存する。通信データ格納領域に保存されたリール回転開始コマンドは、後述の図113で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。なお、リール回転開始コマンドは、リールの回転開始動作開始されたことを示すパラメータを含んで構成される。 Next, the main CPU 101 performs reel rotation start command generation and storage processing (S211). In this process, the main CPU 101 generates data of a reel rotation start command to be sent to the sub-control circuit 200, and stores the command data in a communication data storage area provided in the main RAM 103 (see FIG. 67B). The reel rotation start command stored in the communication data storage area is transmitted from the main control circuit 90 to the sub control circuit 200 by a communication data transmission process in the interrupt process, which will be described later with reference to FIG. 113. Note that the reel rotation start command includes a parameter indicating that the reel rotation start operation has started.

次いで、メインCPU101は、引込優先順位格納処理を行う(S212)。この処理では、メインCPU101は、引込優先順位データを取得して、引込優先順位データ格納領域に格納する。なお、引込優先順位格納処理の詳細については、後述の図88を参照しながら後で説明する。 Next, the main CPU 101 performs attraction priority order storage processing (S212). In this process, the main CPU 101 acquires attraction priority data and stores it in the attraction priority data storage area. Note that details of the attraction priority ranking storage process will be described later with reference to FIG. 88, which will be described later.

次いで、メインCPU101は、リール停止制御処理を行う(S213)。この処理では、メインCPU101は、左ストップボタン17L、中ストップボタン17C及び右ストップボタン17Rがそれぞれ押されたタイミングと内部当籤役とに基づいて該当するリールの回転の停止制御を行う。なお、リール停止制御処理の詳細については、後述の図96を参照しながら後で説明する。 Next, the main CPU 101 performs reel stop control processing (S213). In this process, the main CPU 101 controls the rotation of the corresponding reels based on the timing at which the left stop button 17L, middle stop button 17C, and right stop button 17R are pressed and the internal winning combination. Note that details of the reel stop control process will be explained later with reference to FIG. 96, which will be described later.

次いで、メインCPU101は、入賞検索処理を行う(S214)。この処理では、メインCPU101は、図柄コード格納領域(図30参照)のデータを入賞作動フラグ格納領域(図25参照)に格納する。また、この処理では、メインCPU101は、有効ラインに表示役が表示されたか(すなわち、図17~図21に示した複数の予め定められた図柄の組合せのうちいずれの図柄の組合せが有効ラインに表示されたか)否かを判定し、その判定結果に基づいて、メダルの払出枚数をセットする。なお、入賞検索処理の詳細については、後述の図103を参照しながら後で説明する。 Next, the main CPU 101 performs a winning search process (S214). In this process, the main CPU 101 stores data in the symbol code storage area (see FIG. 30) into the winning operation flag storage area (see FIG. 25). In addition, in this process, the main CPU 101 determines whether the display combination is displayed on the active line (that is, which symbol combination among the plurality of predetermined symbol combinations shown in FIGS. 17 to 21 is displayed on the active line). Based on the result of the determination, the number of medals to be paid out is set. The details of the winning search process will be explained later with reference to FIG. 103, which will be described later.

次いで、メインCPU101は、イリーガルヒットチェック処理を行う(S215)。この処理では、メインCPU101は、当り要求フラグ(内部当籤役)と入賞作動フラグ(表示役)とを合成し、その合成結果に基づいてイリーガルヒットエラーの有無を判定する。なお、イリーガルヒットチェック処理の詳細については、後述の図105を参照しながら後で説明する。 Next, the main CPU 101 performs illegal hit check processing (S215). In this process, the main CPU 101 combines the winning request flag (internal winning combination) and the winning activation flag (display combination), and determines whether or not there is an illegal hit error based on the combination result. Note that details of the illegal hit check process will be described later with reference to FIG. 105, which will be described later.

次いで、メインCPU101は、入賞チェック・メダル払出処理を行う(S216)。この処理では、メインCPU101は、入賞作動コマンドの生成処理を行う。また、この処理では、メインCPU101は、S214において決定された表示役の払出枚数に基づいて、ホッパー装置51の駆動やクレジット枚数の更新を行い、メダルの払い出し処理を行う。なお、入賞チェック・メダル払出処理の詳細については、後述の図107を参照しながら後で説明する。 Next, the main CPU 101 performs winning check and medal payout processing (S216). In this process, the main CPU 101 performs a process of generating a winning activation command. In addition, in this process, the main CPU 101 drives the hopper device 51 and updates the number of credits based on the payout number of display combinations determined in S214, and performs a medal payout process. The details of the winning check/medal payout process will be described later with reference to FIG. 107, which will be described later.

次いで、メインCPU101は、ボーナスチェック処理を行う(S217)。この処理では、メインCPU101は、ボーナス状態の作動及び終了を制御する。なお、ボーナスチェック処理の詳細については、後述の図111を参照しながら後で説明する。 Next, the main CPU 101 performs bonus check processing (S217). In this process, the main CPU 101 controls the activation and termination of the bonus state. Note that details of the bonus check process will be explained later with reference to FIG. 111, which will be described later.

次いで、メインCPU101は、RTチェック処理を行う(S218)。この処理では、メインCPU101は、有効ライン上に停止表示された図柄組合せ等に基づいてRT状態の移行制御を行う。なお、RTチェック処理の詳細については、後述の図112を参照しながら後で説明する。 Next, the main CPU 101 performs RT check processing (S218). In this process, the main CPU 101 performs RT state transition control based on the symbol combinations etc. that are stopped and displayed on the active line. Note that details of the RT check process will be described later with reference to FIG. 112, which will be described later.

次いで、メインCPU101は、遊技終了時状態別制御処理を行う(S219)。この処理では、メインCPU101は、遊技の進行を管理する各種制御状態(図31~図55参照)に応じて、遊技終了時(すなわち、全てのリールが停止して表示される図柄の組合せ等が確定したとき)に必要な上述した各種制御を行うための遊技終了時処理(すなわち、全停止後の処理)を行う。そして、S219の処理後(一遊技終了後)、メインCPU101は、処理をS201の処理に戻す。 Next, the main CPU 101 performs a game end state-specific control process (S219). In this process, the main CPU 101 determines the combination of symbols, etc. that will be displayed at the end of the game (that is, when all the reels have stopped) according to various control states that manage the progress of the game (see FIGS. When the game is finalized), the process at the end of the game (that is, the process after all stops) is performed to perform the various controls described above that are necessary. After the process of S219 (after one game ends), the main CPU 101 returns the process to the process of S201.

[メダル受付・スタートチェック処理]
次に、図75及び図76を参照して、メインフロー(図74参照)中のS202で行うメダル受付・スタートチェック処理について説明する。なお、図75は、メダル受付・スタートチェック処理の手順を示すフローチャートであり、図76は、メダル受付・スタートチェック処理中のS231~S233の処理を実行するためのソースプログラムの一例を示す図である。
[Medal reception/start check processing]
Next, with reference to FIGS. 75 and 76, the medal reception/start check process performed in S202 in the main flow (see FIG. 74) will be described. Note that FIG. 75 is a flowchart showing the procedure of the medal reception/start check process, and FIG. 76 is a diagram showing an example of a source program for executing the processes of S231 to S233 during the medal reception/start check process. be.

まず、メインCPU101は、自動投入メダルカウンタの値が「0」であるか否か(自動投入要求はあるか否か)を判別する(S221)。なお、この処理において、自動投入メダルカウンタが「1」以上であるときは、メインCPU101は、自動投入要求があると判別する。また、自動投入メダルカウンタは、前回の単位遊技において再遊技(リプレイ)に係る表示役が成立したか否かを識別するためのデータである。再遊技に係る表示役が成立したときには、前回の単位遊技において投入された枚数分のメダルが自動投入メダルカウンタに自動的に投入される。 First, the main CPU 101 determines whether the value of the automatic insertion medal counter is "0" (whether there is an automatic insertion request or not) (S221). In addition, in this process, when the automatic insertion medal counter is "1" or more, the main CPU 101 determines that there is an automatic insertion request. Further, the automatic insertion medal counter is data for identifying whether or not a display combination related to a replay has been established in the previous unit game. When the display combination related to the re-game is established, medals corresponding to the number of medals inserted in the previous unit game are automatically inserted into the automatic insertion medal counter.

S221において、メインCPU101が、自動投入メダルカウンタの値が「0」であると判別したとき(S221がYES判定の場合)、メインCPU101は、後述のS225の処理を行う。 In S221, when the main CPU 101 determines that the value of the automatic insertion medal counter is "0" (YES in S221), the main CPU 101 performs the process of S225, which will be described later.

一方、S221において、メインCPU101が、自動投入メダルカウンタの値が「0」でないと判別したとき(S221がNO判定の場合)、メインCPU101は、メダル投入処理を行う(S222)。この処理では、メインCPU101は、メダル投入コマンドの生成格納処理やメダル投入枚数のLED点灯制御処理などを行う。なお、メダル投入処理の詳細については、後述の図77を参照しながら後で説明する。 On the other hand, in S221, when the main CPU 101 determines that the value of the automatic insertion medal counter is not "0" (NO in S221), the main CPU 101 performs a medal insertion process (S222). In this process, the main CPU 101 performs generation and storage processing of a medal insertion command, LED lighting control processing for the number of inserted medals, and the like. Note that details of the medal insertion process will be explained later with reference to FIG. 77, which will be described later.

次いで、メインCPU101は、自動投入メダルカウンタの値を1減算する(S223)。次いで、減算後の自動投入メダルカウンタの値が「0」であるか否かを判別する(S224)。 Next, the main CPU 101 subtracts 1 from the value of the automatic insertion medal counter (S223). Next, it is determined whether the value of the automatic insertion medal counter after the subtraction is "0" (S224).

S224において、メインCPU101が、自動投入メダルカウンタの値が「0」でないと判別したとき(S224がNO判定の場合)、メインCPU101は、処理をS222の処理に戻し、S222以降の処理を繰り返す。 In S224, when the main CPU 101 determines that the value of the automatic insertion medal counter is not "0" (NO in S224), the main CPU 101 returns the process to the process in S222 and repeats the process from S222 onwards.

一方、S224において、メインCPU101が、自動投入メダルカウンタの値が「0」であると判別したとき(S224がYES判定の場合)、又は、S221がYES判定の場合、メインCPU101は、メダル補助収納庫スイッチチェック処理を行う(S225)。この処理では、メインCPU101は、メダル補助収納庫スイッチ75のオン/オフ状態に基づいて、メダル補助収納庫52がメダルで満杯になっているか否かを検出する。 On the other hand, in S224, when the main CPU 101 determines that the value of the automatic medal counter is "0" (in the case of YES determination in S224), or in the case of YES determination in S221, the main CPU 101 determines that the medal auxiliary storage A storage switch check process is performed (S225). In this process, the main CPU 101 detects whether the medal auxiliary storage 52 is full of medals based on the on/off state of the medal auxiliary storage switch 75.

次いで、メインCPU101は、メダル投入状態チェック処理を行う(S226)。次いで、メインCPU101は、メダル投入状態チェック処理の結果に基づいて、メダル投入可能な状態であるか否かを判別する(S227)。 Next, the main CPU 101 performs a medal insertion state check process (S226). Next, the main CPU 101 determines whether or not the medal can be inserted based on the result of the medal insertion state check process (S227).

S227において、メインCPU101が、メダル投入可能な状態でないと判別したとき(S227がNO判定の場合)、メインCPU101は、後述のS231の処理を行う。 In S227, when the main CPU 101 determines that the medals cannot be inserted (NO in S227), the main CPU 101 performs the process in S231, which will be described later.

一方、S227において、メインCPU101が、メダル投入可能な状態であると判別したとき(S227がYES判定の場合)、メインCPU101は、メダル投入チェック処理を行う(S228)。この処理では、メインCPU101は、例えば、メダルセンサ入力状態に基づいて、メダルが正常に通過したか否かの判定処理や、規定数を超えてメダル投入が行われた場合に該メダルをクレジットする処理などを行う。なお、メダル投入チェック処理の詳細については、後述の図79を参照しながら後で説明する。 On the other hand, when the main CPU 101 determines in S227 that the medal can be inserted (YES in S227), the main CPU 101 performs a medal insertion check process (S228). In this process, the main CPU 101 performs, for example, a process of determining whether or not the medals have passed normally based on the input state of the medal sensor, and credits the medals when more than a specified number of medals have been inserted. Perform processing, etc. The details of the medal insertion check process will be explained later with reference to FIG. 79, which will be described later.

次いで、メインCPU101は、メダル投入チェック処理の結果に基づいて、メダル投入又はクレジット可能な状態であるか否かを判別する(S229)。 Next, the main CPU 101 determines whether or not medal insertion or credit is possible based on the result of the medal insertion check process (S229).

S229において、メインCPU101が、メダル投入又はクレジット可能な状態であると判別したとき(S229がYES判定の場合)、メインCPU101は、後述のS231の処理を行う。一方、S229において、メインCPU101が、メダル投入又はクレジット可能な状態でないと判別したとき(S229がNO判定の場合)、メインCPU101は、メダル受付禁止の処理を行う(S230)。この処理により、セレクタ66(図4参照)のソレノイドの駆動が行われず、投入されたメダルがメダル払出口24から排出される。 In S229, when the main CPU 101 determines that medal insertion or credit is possible (YES determination in S229), the main CPU 101 performs processing in S231, which will be described later. On the other hand, when the main CPU 101 determines in S229 that the state is not ready for medal insertion or credit (NO in S229), the main CPU 101 performs a process of prohibiting medal acceptance (S230). With this process, the solenoid of the selector 66 (see FIG. 4) is not driven, and the inserted medals are ejected from the medal payout port 24.

S230の処理後、S227がNO判定の場合、又は、S229がYES判定の場合、メインCPU101は、現在のメダルの投入枚数が遊技可能開始枚数であるか否かを判別する(S231)。なお、本実施形態では、遊技状態にかかわらず遊技開始可能枚数は3枚に設定されている。 After the process of S230, if the determination in S227 is NO, or if the determination in S229 is YES, the main CPU 101 determines whether the current number of inserted medals is the starting number of medals that can be played (S231). In addition, in this embodiment, the number of coins that can be started in the game is set to three regardless of the gaming state.

S231において、メインCPU101が、現在のメダルの投入枚数が遊技可能開始枚数であると判別したとき(S231がYES判定の場合)、メインCPU101は、後述のS234の処理を行う。一方、S231において、メインCPU101が、現在のメダルの投入枚数が遊技可能開始枚数でないと判別したとき(S231がNO判定の場合)、メインCPU101は、メダル投入があるか否かを判別する(S232)。 In S231, when the main CPU 101 determines that the current number of inserted medals is the starting number of medals that can be played (YES in S231), the main CPU 101 performs the process of S234, which will be described later. On the other hand, in S231, when the main CPU 101 determines that the current number of inserted medals is not the starting number of medals that can be played (if NO in S231), the main CPU 101 determines whether or not medals have been inserted (S232 ).

S232において、メインCPU101が、メダル投入があると判別したとき(S232がYES判定の場合)、メインCPU101は、処理をS226に戻し、S226以降の処理を繰り返す。一方、S232において、メインCPU101が、メダル投入がないと判別したとき(S232がNO判定の場合)、メインCPU101は、図60で説明した設定変更確認処理を行う(S233)。この処理では、メインCPU101は、設定確認開始時の設定変更コマンドの生成格納処理などを行う。 In S232, when the main CPU 101 determines that there is a medal input (YES in S232), the main CPU 101 returns the process to S226 and repeats the process from S226 onwards. On the other hand, when the main CPU 101 determines in S232 that there is no medal input (NO determination in S232), the main CPU 101 performs the setting change confirmation process described with reference to FIG. 60 (S233). In this process, the main CPU 101 performs processing for generating and storing a setting change command at the time of starting setting confirmation.

S233の処理後又はS231がYES判定の場合、メインCPU101は、スタートスイッチ79がオン状態であるか否かを判別する(S234)。 After the process of S233 or when the determination is YES in S231, the main CPU 101 determines whether the start switch 79 is in the on state (S234).

S234において、メインCPU101が、スタートスイッチ79がオン状態でないと判別したとき(S234がNO判定の場合)、メインCPU101は、処理をS226に戻し、S226以降の処理を繰り返す。 In S234, when the main CPU 101 determines that the start switch 79 is not in the ON state (NO determination in S234), the main CPU 101 returns the process to S226 and repeats the process from S226 onwards.

一方、S234において、メインCPU101が、スタートスイッチ79がオン状態であると判別したとき(S234がYES判定の場合)、メインCPU101は、メダル受付禁止の処理を行う(S235)。この処理により、セレクタ66(図4参照)のソレノイドの駆動が行われず、投入されたメダルがメダル払出口24から排出される。そして、S235の処理後、メインCPU101は、メダル受付・スタートチェック処理を終了し、処理をメインフロー(図74参照)のS203に移す。 On the other hand, when the main CPU 101 determines in S234 that the start switch 79 is in the ON state (YES in S234), the main CPU 101 performs a process of prohibiting medal acceptance (S235). With this process, the solenoid of the selector 66 (see FIG. 4) is not driven, and the inserted medals are ejected from the medal payout port 24. After the process of S235, the main CPU 101 ends the medal reception/start check process and moves the process to S203 of the main flow (see FIG. 74).

本実施形態では、上述のようにしてメダル受付・スタートチェック処理が行われる。そして、上述したメダル受付・スタートチェック処理中のS231~S233の処理は、メインCPU101が、図76のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中でも、S233の処理では、メインCPU101専用命令コードである「CALLF」命令により、処理を設定変更確認処理の実行プログラムのアドレス「SB_WVSC_00」にジャンプさせ、図60及び図61で説明した設定変更確認処理を行う。 In this embodiment, the medal reception/start check process is performed as described above. The processes of S231 to S233 during the medal acceptance/start check process described above are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 76. Among them, in the process of S233, the process jumps to the address "SB_WVSC_00" of the execution program of the setting change confirmation process by the "CALLF" instruction, which is an instruction code dedicated to the main CPU 101, and the setting change confirmation explained in FIGS. 60 and 61 is executed. Perform processing.

そして、上述したメダル受付・スタートチェック処理中のS233の処理、すなわち、設定変更確認処理は、遊技状態に関係なく実行される。それゆえ、本実施形態では、遊技状態に関係なく、すなわち、遊技状態がボーナス状態(特賞作動状態)であっても、設定値及びホールメニュー(各種履歴データ(エラー、電断履歴等))を確認することができ、ゴト等の不正行為を抑制することができる。 Then, the process of S233 during the medal acceptance/start check process described above, that is, the setting change confirmation process is executed regardless of the gaming state. Therefore, in this embodiment, regardless of the gaming state, that is, even if the gaming state is the bonus state (special prize operating state), the setting values and the hole menu (various historical data (errors, power outage history, etc.)) are It is possible to check the information, and it is possible to suppress fraudulent acts such as fraud.

[メダル投入処理]
次に、図77及び図78を参照して、メダル受付・スタートチェック処理(図75参照)中のS222で行うメダル投入処理について説明する。なお、図77は、メダル投入処理の手順を示すフローチャートであり、図78は、メダル投入処理を実行するためのソースプログラムの一例を示す図である。
[Medal insertion process]
Next, with reference to FIGS. 77 and 78, the medal insertion process performed at S222 in the medal reception/start check process (see FIG. 75) will be described. Note that FIG. 77 is a flowchart showing the procedure of the medal insertion process, and FIG. 78 is a diagram showing an example of a source program for executing the medal insertion process.

まず、メインCPU101は、メダルカウンタの値に「1」を加算する(S241)。なお、メダルカウンタは、メダルの投入枚数をカウント(計数)するためのカウンタであり、メインRAM103に設けられる。 First, the main CPU 101 adds "1" to the value of the medal counter (S241). Note that the medal counter is a counter for counting the number of inserted medals, and is provided in the main RAM 103.

次いで、メインCPU101は、メダル投入コマンド生成格納処理を行う(S242)。この処理では、メインCPU101は、副制御回路200に送信するメダル投入コマンドのデータを生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域(図67B参照)に保存する。通信データ格納領域に保存されたメダル投入コマンドは、後述の図113で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。すなわち、メダル投入コマンドは、メダルが1枚投入される度に、主制御回路90から副制御回路200に送信される。なお、メダル投入コマンドは、投入枚数等を特定するためのパラメータを含んで構成される。 Next, the main CPU 101 performs medal insertion command generation and storage processing (S242). In this process, the main CPU 101 generates data of a medal insertion command to be sent to the sub-control circuit 200, and stores the command data in a communication data storage area provided in the main RAM 103 (see FIG. 67B). The medal insertion command stored in the communication data storage area is transmitted from the main control circuit 90 to the sub control circuit 200 by a communication data transmission process in the interrupt process, which will be explained later with reference to FIG. 113. That is, the medal insertion command is transmitted from the main control circuit 90 to the sub control circuit 200 every time one medal is inserted. Note that the medal insertion command is configured to include parameters for specifying the number of inserted medals and the like.

次いで、メインCPU101は、LED82(図7参照)に含まれるメダル投入枚数表示用の第1~第3LEDを消灯させる(S243)。次いで、メインCPU101は、メダル投入枚数(メダルカウンタの値)に基づいて、該メダル投入枚数に対応するLED点灯データ(点灯制御データ)を算出する(S244)。この処理において、例えば、メダル投入枚数が1枚である場合には、メダル投入枚数表示用の第1LEDのみを点灯させるLED点灯データが算出され、また、例えば、メダル投入枚数が3枚である場合には、メダル投入枚数表示用の第1~第3LEDの全てを点灯させるLED点灯データが算出される。なお、このLED点灯データの算出手法については、後で詳述する。 Next, the main CPU 101 turns off the first to third LEDs included in the LED 82 (see FIG. 7) for displaying the number of inserted medals (S243). Next, the main CPU 101 calculates LED lighting data (lighting control data) corresponding to the number of inserted medals (value of the medal counter) based on the number of inserted medals (value of the medal counter) (S244). In this process, for example, when the number of inserted medals is 1, LED lighting data that lights only the first LED for displaying the number of inserted medals is calculated, and for example, when the number of inserted medals is 3, the LED lighting data is calculated. In this step, LED lighting data for lighting all of the first to third LEDs for displaying the number of inserted medals is calculated. Note that the method for calculating this LED lighting data will be described in detail later.

次いで、メインCPU101は、算出されたLED点灯データを用いて、対応するメダル投入枚数表示用のLEDを点灯させる(S245)。そして、S245の処理後、メインCPU101は、メダル投入処理を終了し、処理をメダル受付・スタートチェック処理(図75参照)のS223に移す。 Next, the main CPU 101 uses the calculated LED lighting data to light the corresponding LED for displaying the number of inserted medals (S245). After the process of S245, the main CPU 101 ends the medal insertion process and moves the process to S223 of the medal reception/start check process (see FIG. 75).

本実施形態では、上述のようにしてメダル投入処理が行われる。なお、上述したメダル投入処理は、メインCPU101が、図78のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中でS244の処理では、メダル投入枚数表示用のLED点灯データがテーブルを参照したループ処理でなく、演算処理により生成される。この演算処理は、メインCPU101が図78に示すソースプログラム中のソースコード「LD A,L」~「OR L」を順次実行することにより行われる。 In this embodiment, the medal insertion process is performed as described above. The medal insertion process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 78. In the process of S244, the LED lighting data for displaying the number of inserted medals is generated by arithmetic processing, not by loop processing with reference to a table. This arithmetic processing is performed by the main CPU 101 sequentially executing source codes "LD A, L" to "OR L" in the source program shown in FIG.

この演算処理では、まず、ソースコード「LD A,L」の実行により、Lレジスタに格納されたメダル投入枚数のデータがAレジスタに格納される。例えば、メダル投入枚数が3枚である場合には、「00000011B」(10進数で「3」)がAレジスタに格納される。なお、本実施形態において、1バイトデータを「********B」と記すが、最後の文字「B」は、文字「B」の前に示された「0」又は「1」がビットデータであることを意味する。 In this arithmetic processing, first, by executing the source code "LD A,L", the data of the number of inserted medals stored in the L register is stored in the A register. For example, if the number of inserted medals is three, "00000011B" ("3" in decimal notation) is stored in the A register. In this embodiment, 1-byte data is written as "*****B", but the last character "B" is the "0" or "1" shown before the character "B". ” means bit data.

次いで、ソースコード「ADD A,A」の実行により、Aレジスタに格納されたデータにAレジスタに格納されたデータが加算され、該加算結果がAレジスタに格納される。例えば、この「ADD」命令の実行前の時点でAレジスタに格納されているデータが「00000011B」である場合(メダル投入枚数が3枚である場合)、この「ADD」命令により、加算結果となる「00000110B」がAレジスタに格納される。 Next, by executing the source code "ADD A,A", the data stored in the A register is added to the data stored in the A register, and the addition result is stored in the A register. For example, if the data stored in the A register before executing this "ADD" command is "00000011B" (when the number of medals inserted is 3), this "ADD" command will change the addition result. "00000110B" is stored in the A register.

次いで、ソースコード「DEC A」の実行により、Aレジスタに格納されているデータが1減算され、該減算結果がAレジスタに格納される。例えば、この「DEC」命令の実行前の時点でAレジスタに格納されているデータが「00000110B」である場合、この「DEC」命令により、減算結果となる「00000101B」がAレジスタに格納される。 Next, by executing the source code "DEC A", the data stored in the A register is subtracted by 1, and the result of the subtraction is stored in the A register. For example, if the data stored in the A register before the execution of this "DEC" instruction is "00000110B", this "DEC" instruction stores the subtraction result "00000101B" in the A register. .

次いで、ソースコード「OR L」の実行により、Lレジスタに格納されているデータ(メダル投入枚数)とAレジスタに格納されているデータとの論理和演算が行われ、該演算結果がAレジスタに格納される。例えば、この「OR」命令の実行前の時点でAレジスタに格納されているデータが「00000101B」であり、Lレジスタに格納されているデータが「00000011B」である場合(メダル投入枚数が3枚である場合)、この「OR」命令により、両データの論理和演算の結果となる「00000111B」がAレジスタに格納される。そして、「OR」命令の実行によりAレジスタに格納されたデータが、メダル投入枚数表示用のLED点灯データ(メダル投入LEDの点灯状態を示すデータ)となる。 Next, by executing the source code "OR L", a logical OR operation is performed between the data stored in the L register (the number of medals inserted) and the data stored in the A register, and the result of the operation is transferred to the A register. Stored. For example, if the data stored in the A register before the execution of this "OR" command is "00000101B" and the data stored in the L register is "00000011B" (the number of inserted medals is 3) ), this "OR" instruction causes "00000111B", which is the result of the logical sum operation of both data, to be stored in the A register. Then, the data stored in the A register by executing the "OR" command becomes LED lighting data for displaying the number of inserted medals (data indicating the lighting state of the medal inserted LED).

例えば、メダル投入枚数が3枚である場合には、上述のように、S244のメダル投入枚数表示用のLED点灯データの算出処理により、最終的な算出結果「00000111B」がメダル投入枚数表示用のLED点灯データとなる。そして、本実施形態では、最終的に算出されたLED点灯データのビット0の「1/0」が1枚目のメダル投入枚数表示用のLED(第1LED)への出力ポートの「オン/オフ」状態に対応し、ビット1の「1/0」が2枚目のメダル投入枚数表示用のLED(第2LED)への出力ポートの「オン/オフ」状態に対応し、ビット2の「1/0」が3枚目のメダル投入枚数表示用のLED(第3LED)への出力ポートの「オン/オフ」状態に対応する。それゆえ、メダル投入枚数が3枚である場合には、上述のように、LED点灯データとして「00000111B」が生成されるので、メダル投入枚数表示用の第1~第3LEDの全ての出力ポートがオン状態にセットされ、メダル投入枚数表示用の第1~第3LEDが全て点灯状態となる。 For example, when the number of inserted medals is 3, as described above, the final calculation result "00000111B" is set as the LED lighting data for displaying the number of inserted medals in step S244. This is LED lighting data. In this embodiment, "1/0" of bit 0 of the finally calculated LED lighting data indicates "on/off" of the output port to the LED (first LED) for displaying the number of inserted medals. ” state, bit 1 “1/0” corresponds to the “on/off” state of the output port to the LED (second LED) for displaying the number of inserted medals, and bit 2 “1/0” /0" corresponds to the "on/off" state of the output port to the LED (third LED) for displaying the number of inserted third medals. Therefore, when the number of inserted medals is three, "00000111B" is generated as the LED lighting data as described above, so all output ports of the first to third LEDs for displaying the number of inserted medals are It is set to the on state, and the first to third LEDs for displaying the number of inserted medals are all lit.

上述のようにしてメダル投入枚数表示用のLED点灯データを演算処理により生成した場合、メダル投入枚数表示用のLED点灯データを生成する際に参照するテーブルデータが不要となるのでメインROM102のテーブル領域の空き容量を増やすことができるとともに、プログラムの容量増を最小限に抑えることができる。すなわち、本実施形態の上述したメダル投入処理では、メダル投入LED表示の処理を効率化することができるとともに、メインROM102の空き容量を確保し(増やし)、該増えた空き領域を活用して、遊技性を高めることが可能になる。 When the LED lighting data for displaying the number of inserted medals is generated by arithmetic processing as described above, there is no need for table data to be referred to when generating LED lighting data for displaying the number of inserted medals, so the table area of the main ROM 102 is It is possible to increase the free space of the computer and to minimize the increase in program capacity. That is, in the above-mentioned medal insertion process of the present embodiment, it is possible to make the processing of the medal insertion LED display more efficient, and also to secure (increase) the free space of the main ROM 102 and utilize the increased free space. It becomes possible to enhance the gameplay.

[メダル投入チェック処理]
次に、図79及び図80を参照して、メダル受付・スタートチェック処理(図75参照)中のS228で行うメダル投入チェック処理について説明する。なお、図79は、メダル投入チェック処理の手順を示すフローチャートであり、図80は、メダル投入チェック処理中のS255~S258の処理を実行するためのソースプログラムの一例を示す図である。
[Medal insertion check process]
Next, with reference to FIGS. 79 and 80, the medal insertion check process performed at S228 in the medal reception/start check process (see FIG. 75) will be described. Note that FIG. 79 is a flowchart showing the procedure of the medal insertion check process, and FIG. 80 is a diagram showing an example of a source program for executing the processes of S255 to S258 during the medal insertion check process.

まず、メインCPU101は、再遊技中であるか否かを判別する(S251)。 First, the main CPU 101 determines whether or not the game is being played again (S251).

S251において、メインCPU101が、再遊技中であると判別したとき(S251がYES判定の場合)、メインCPU101は、メダル投入チェック処理を終了し、処理をメダル受付・スタートチェック処理(図75参照)のS229に移す。 In S251, when the main CPU 101 determines that the game is being played again (YES in S251), the main CPU 101 ends the medal insertion check process and changes the process to the medal reception/start check process (see FIG. 75). The process moves to S229.

一方、S251において、メインCPU101が、再遊技中でないと判別したとき(S251がNO判定の場合)、メインCPU101は、メダル受付許可を行う(S252)。この処理では、セレクタ66(図4参照)のソレノイドの駆動が行われ、メダル投入口24から投入されたメダルが受け入れられる。受け入れられたメダルは計数されてからホッパー装置51へ案内される。 On the other hand, when the main CPU 101 determines in S251 that the game is not being replayed (NO in S251), the main CPU 101 allows medal acceptance (S252). In this process, the solenoid of the selector 66 (see FIG. 4) is driven, and the medals inserted from the medal slot 24 are accepted. The accepted medals are counted and then guided to the hopper device 51.

次いで、メインCPU101は、ベットボタンチェック処理を行う(S253)。この処理では、メインCPU101は、BETスイッチ77のオン/オフ状態に基づいて、ベットボタン(MAXベットボタン15a又は1ベットボタン15b)の操作が行われたか否かを判別する。次いで、メインCPU101は、S253のベットボタンチェック処理の結果に基づいて、ベット動作が完了したか否かを判別する(S254)。 Next, the main CPU 101 performs a bet button check process (S253). In this process, the main CPU 101 determines whether a bet button (MAX bet button 15a or 1 bet button 15b) has been operated based on the on/off state of the BET switch 77. Next, the main CPU 101 determines whether the bet operation is completed based on the result of the bet button check process in S253 (S254).

S254において、メインCPU101が、ベット動作が完了したと判別したとき(S254がYES判定の場合)、メインCPU101は、メダル投入チェック処理を終了し、処理をメダル受付・スタートチェック処理(図75参照)のS229に移す。 In S254, when the main CPU 101 determines that the bet operation has been completed (YES in S254), the main CPU 101 ends the medal insertion check process and changes the process to the medal reception/start check process (see FIG. 75). The process moves to S229.

一方、S254において、メインCPU101が、ベット動作が完了していないと判別したとき(S254がNO判定の場合)、メインCPU101は、現処理時のメダルセンサ入力状態(遊技媒体の受付状態)と、前回処理時のメダルセンサ入力状態とを取得する(S255)。なお、メダルセンサ入力状態は、メダル投入口24に受け入れられたメダルのセレクタ66内の通過状況を示す情報であり、セレクタ66に入口及び出口に設けられた各メダルセンサ(不図示)の検知結果により生成される。 On the other hand, when the main CPU 101 determines in S254 that the bet operation is not completed (NO determination in S254), the main CPU 101 determines the medal sensor input state at the time of the current processing (game media acceptance state), The medal sensor input state at the time of the previous process is acquired (S255). Note that the medal sensor input state is information indicating the passage status of medals received in the medal slot 24 through the selector 66, and is the detection result of each medal sensor (not shown) provided at the entrance and exit of the selector 66. Generated by

本実施形態では、メダルセンサ入力状態は、1バイト(8ビット)のデータで表され、セレクタ66の出口にメダルの通過方向に並んで設けられた上流側の第1メダルセンサ(不図示)の検知結果がビット0の情報(「0」又は「1」)に対応し、下流側の第2メダルセンサ(不図示)の検知結果がビット1の情報(「0」又は「1」)に対応する。第1メダルセンサによりメダルの通過が検知された場合には、ビット0に「1」がセットされ、第2メダルセンサによりメダルの通過が検知された場合には、ビット1に「1」がセットされる。それゆえ、メダルセンサ入力状態「00000000B」は、メダル通過前又は通過後(通過時)の状態を示し、メダルセンサ入力状態「00000001B」は、メダル通過開始時の状態を示し、メダルセンサ入力状態「00000011B」は、メダル通過中の状態を示し、メダルセンサ入力状態「00000010B」は、メダル通過完了直前の状態を示す。 In this embodiment, the medal sensor input state is represented by 1 byte (8 bits) of data, and is expressed by a first medal sensor (not shown) on the upstream side that is arranged in the medal passing direction at the exit of the selector 66. The detection result corresponds to bit 0 information (“0” or “1”), and the detection result of the downstream second medal sensor (not shown) corresponds to bit 1 information (“0” or “1”) do. When the passage of a medal is detected by the first medal sensor, "1" is set in bit 0, and when the passage of a medal is detected by the second medal sensor, "1" is set in bit 1. be done. Therefore, the medal sensor input state "00000000B" indicates the state before or after the medal passes (at the time of passing), the medal sensor input state "00000001B" indicates the state when the medal starts passing, and the medal sensor input state " 00000011B" indicates a state in which the medal is passing, and the medal sensor input state "00000010B" indicates a state immediately before the medal has completed passing.

次いで、メインCPU101は、現処理時のメダルセンサ入力状態が前回処理時のメダルセンサ入力状態から変化したか否かを判別する(S256)。 Next, the main CPU 101 determines whether the medal sensor input state during the current process has changed from the medal sensor input state during the previous process (S256).

S256において、メインCPU101が、現処理時のメダルセンサ入力状態が前回処理時のメダルセンサ入力状態から変化していないと判別したとき(S256がNO判定の場合)、メインCPU101は、後述のS261の処理を行う。 In S256, when the main CPU 101 determines that the medal sensor input state during the current process has not changed from the medal sensor input state during the previous process (if NO in S256), the main CPU 101 performs the process in S261, which will be described later. Perform processing.

一方、S256において、メインCPU101が、現処理時のメダルセンサ入力状態が前回処理時のメダルセンサ入力状態から変化したと判別したとき(S256がYES判定の場合)、メインCPU101は、前回処理時のメダルセンサ入力状態に基づいて、演算処理により、現処理時で得られるメダルセンサ入力状態の正常値(正常変化値)を生成する(S257)。 On the other hand, in S256, when the main CPU 101 determines that the medal sensor input state during the current process has changed from the medal sensor input state during the previous process (in the case of YES determination in S256), the main CPU 101 Based on the medal sensor input state, a normal value (normal change value) of the medal sensor input state obtained in the current process is generated by calculation processing (S257).

なお、この処理において、前回処理時のメダルセンサ入力状態が「00000000B」である場合(第1及び第2メダルセンサがともにメダル未検知である場合)には、メダルセンサ入力状態の正常変化値として「00000001B」(第1メダルセンサがメダル検知であり、第2メダルセンサがメダル未検知である場合)が生成され、前回処理時のメダルセンサ入力状態が「00000001B」である場合には、メダルセンサ入力状態の正常変化値として「00000011B」(第1及び第2メダルセンサがともにメダル検知である場合)が生成される。また、この処理において、前回処理時のメダルセンサ入力状態が「00000011B」である場合には、メダルセンサ入力状態の正常変化値として「00000010B」(第1メダルセンサがメダル未検知であり、第2メダルセンサがメダル検知である場合)が生成され、前回処理時のメダルセンサ入力状態が「00000010B」である場合には、メダルセンサ入力状態の正常変化値として「00000000B」(第1及び第2メダルセンサがともにメダル未検知である場合)が生成される。なお、メダルセンサ入力状態の正常変化値の生成(算出)手法については後で詳述する。 In addition, in this process, if the medal sensor input state at the previous process is "00000000B" (when both the first and second medal sensors have not detected a medal), the normal change value of the medal sensor input state is "00000001B" (when the first medal sensor detects a medal and the second medal sensor does not detect a medal) is generated, and if the medal sensor input state at the previous processing was "00000001B", the medal sensor "00000011B" (when both the first and second medal sensors detect medals) is generated as a normal change value of the input state. In addition, in this process, if the medal sensor input state at the previous process was "00000011B", the normal change value of the medal sensor input state is "00000010B" (the first medal sensor has not detected a medal, and the second If the medal sensor is for medal detection) is generated and the medal sensor input state at the previous processing is "00000010B", "00000000B" (first and second medals) is generated as the normal change value of the medal sensor input state. (when both sensors do not detect medals) is generated. Note that the method for generating (calculating) the normal change value of the medal sensor input state will be described in detail later.

次いで、メインCPU101は、現処理時のメダルセンサ入力状態がS257で生成された正常変化値と同じであるか否かを判別する(S258)。なお、この判定処理では、メダル逆行エラーの発生の有無が判定され、S258の判定条件が満たされない場合には、メインCPU101は、メダル逆行エラーが発生したと判定する。 Next, the main CPU 101 determines whether the medal sensor input state during the current process is the same as the normal change value generated in S257 (S258). In this determination process, it is determined whether a medal retrograde error has occurred, and if the determination condition of S258 is not satisfied, the main CPU 101 determines that a medal retrograde error has occurred.

S258において、メインCPU101が、現処理時のメダルセンサ入力状態がS257で生成された正常変化値と同じでないと判別したとき(S258がNO判定の場合)、メインCPU101は、後述のS262の処理を行う。 In S258, when the main CPU 101 determines that the medal sensor input state during the current process is not the same as the normal change value generated in S257 (if NO in S258), the main CPU 101 executes the process in S262, which will be described later. conduct.

一方、S258において、メインCPU101が、現処理時のメダルセンサ入力状態がS257で生成された正常変化値と同じであると判別したとき(S258がYES判定の場合)、メインCPU101は、現処理時のメダルセンサ入力状態がメダル通過時の状態(「00000000B」)であるか否かを判別する(S259)。S259において、メインCPU101が、現処理時のメダルセンサ入力状態がメダル通過時の状態であると判別したとき(S259がYES判定の場合)、メインCPU101は、後述のS263の処理を行う。 On the other hand, in S258, when the main CPU 101 determines that the medal sensor input state during the current process is the same as the normal change value generated in S257 (in the case of YES determination in S258), the main CPU 101 determines that the medal sensor input state during the current process is the same as the normal change value generated in S257. It is determined whether the medal sensor input state is the state when the medal passes ("00000000B") (S259). In S259, when the main CPU 101 determines that the medal sensor input state during the current process is the state when the medal passes (YES in S259), the main CPU 101 performs the process in S263, which will be described later.

S259において、メインCPU101が、現処理時のメダルセンサ入力状態がメダル通過時の状態でないと判別したとき(S259がNO判定の場合)、メインCPU101は、メダル通過チェックタイマーをセットする(S260)。この処理でメダル通過チェックタイマーにセットされる時間は、メダルがセレクタ66を通過したか否かを判別可能な時間であれば、任意の時間に設定することができる。また、この処理でセットされるタイマー値は、例えば、現処理時のメダルセンサ入力状態に応じて変化させてもよい。 In S259, when the main CPU 101 determines that the medal sensor input state during the current process is not the state at the time of medal passing (if NO in S259), the main CPU 101 sets a medal passing check timer (S260). The time set in the medal passage check timer in this process can be set to any time as long as it is possible to determine whether or not the medal has passed the selector 66. Further, the timer value set in this process may be changed, for example, depending on the medal sensor input state at the time of the current process.

S260の処理後又はS256がNO判定の場合、メインCPU101は、現処理時のメダルセンサ入力状態がメダル通過中の状態(「00000011B」)であり、かつ、メダル通過チェックタイマーが停止しているか否かを判別する(S261)。この判定処理では、メダル通過エラー(投入メダル通過時間エラー)の発生の有無が判定され、S261の判定条件が満たされた場合、メインCPU101は、メダル通過エラーが発生したと判定する。 After the processing of S260 or when the determination is NO in S256, the main CPU 101 determines whether the medal sensor input state at the time of the current processing is a medal passing state ("00000011B") and whether the medal passing check timer is stopped. (S261). In this determination process, it is determined whether a medal passage error (inserted medal passage time error) has occurred, and if the determination condition of S261 is satisfied, the main CPU 101 determines that a medal passage error has occurred.

S261において、メインCPU101が、S261の判定条件が満たされないと判別したとき(S261がNO判定の場合)、メインCPU101は、処理をS253の処理に戻し、S253以降の処理を繰り返す。 In S261, when the main CPU 101 determines that the determination condition in S261 is not satisfied (NO determination in S261), the main CPU 101 returns the process to the process in S253 and repeats the process from S253 onwards.

一方、S261において、メインCPU101が、S261の判定条件が満たされると判別したとき(S261がYES判定の場合)、又は、S258がNO判定の場合、すなわち、メダル通過エラー又はメダル逆行エラーが発生したと判定された場合、メインCPU101は、エラー処理を行う(S262)。この処理では、メインCPU101は、例えば、エラーコマンド生成格納処理等のエラー発生時の各種処理を行う。なお、エラー処理の詳細については、後述の図81を参照しながら後で説明する。そして、S262の処理後、メインCPU101は、処理をS253の処理に戻し、S253以降の処理を繰り返す。 On the other hand, in S261, when the main CPU 101 determines that the determination condition of S261 is satisfied (YES in S261), or in the case of NO in S258, that is, a medal passage error or a medal retrograde error has occurred. If it is determined that this is the case, the main CPU 101 performs error processing (S262). In this process, the main CPU 101 performs various processes when an error occurs, such as error command generation and storage processing. Note that details of error processing will be explained later with reference to FIG. 81, which will be described later. After the process in S262, the main CPU 101 returns the process to S253 and repeats the process from S253 onwards.

ここで再度、S259の処理に戻って、S259がYES判定の場合、メインCPU101は、規定数(本実施形態では3枚)のメダルが投入済みの状態であるか否かを判別する(S263)。 Here, returning to the process of S259 again, if the determination in S259 is YES, the main CPU 101 determines whether or not a specified number (three in this embodiment) of medals have been inserted (S263). .

S263において、メインCPU101が、規定数のメダルが投入済みの状態でないと判別したとき(S263がNO判定の場合)、メインCPU101は、図77で説明したメダル投入処理を行う(S264)。そして、S264の処理後、メインCPU101は、処理をS253の処理に戻し、S253以降の処理を繰り返す。 In S263, when the main CPU 101 determines that the specified number of medals have not been inserted (NO in S263), the main CPU 101 performs the medal insertion process described in FIG. 77 (S264). After the process in S264, the main CPU 101 returns the process to S253 and repeats the process from S253 onwards.

一方、S263において、メインCPU101が、規定数のメダルが投入済みの状態であると判別したとき(S263がYES判定の場合)、メインCPU101は、クレジットカウンタの値に「1」を加算する(S265)。次いで、メインCPU101は、メダル投入コマンド生成格納処理を行う(S266)。この処理では、メインCPU101は、副制御回路200に送信するメダル投入コマンドのデータを生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域(図67B参照)に保存する。通信データ格納領域に保存されたメダル投入コマンドは、後述の図113で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。 On the other hand, in S263, when the main CPU 101 determines that the specified number of medals have been inserted (YES in S263), the main CPU 101 adds "1" to the value of the credit counter (S265). ). Next, the main CPU 101 performs medal insertion command generation and storage processing (S266). In this process, the main CPU 101 generates data of a medal insertion command to be sent to the sub-control circuit 200, and stores the command data in a communication data storage area provided in the main RAM 103 (see FIG. 67B). The medal insertion command stored in the communication data storage area is transmitted from the main control circuit 90 to the sub control circuit 200 by a communication data transmission process in the interrupt process, which will be explained later with reference to FIG. 113.

次いで、メインCPU101は、クレジットカウンタの値に基づいて、メダルのクレジット枚数が上限値(本実施形態では50枚)であるか否かを判別する(S267)。 Next, the main CPU 101 determines whether the number of medal credits is the upper limit value (50 medals in this embodiment) based on the value of the credit counter (S267).

S267において、メインCPU101が、メダルのクレジット枚数が上限値でないと判別したとき(S267がNO判定の場合)、メインCPU101は、処理をS253の処理に戻し、S253以降の処理を繰り返す。一方、S267において、メインCPU101が、メダルのクレジット枚数が上限値であると判別したとき(S267がYES判定の場合)、メインCPU101は、メダル投入チェック処理を終了し、処理をメダル受付・スタートチェック処理(図75参照)のS229に移す。 In S267, when the main CPU 101 determines that the number of medal credits is not the upper limit value (NO in S267), the main CPU 101 returns the process to S253 and repeats the process from S253 onwards. On the other hand, in S267, when the main CPU 101 determines that the number of medal credits is the upper limit value (in the case of YES determination in S267), the main CPU 101 ends the medal insertion check process and continues the medal reception/start check process. The process moves to step S229 (see FIG. 75).

本実施形態では、上述のようにしてメダル投入チェック処理が行われる。そして、上述したメダル投入チェック処理中のS255~S258の処理は、メインCPU101が、図80のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、S257のメダルセンサ入力状態の正常変化値の生成処理は、テーブルを参照して取得する処理ではなく、演算処理により行われる。具体的には、正常変化値の生成処理は、メインCPU101が図80に示すソースプログラム中のソースコード「RLA」及び「AND cBX_MDINSW」をこの順で実行することにより行われる。 In this embodiment, the medal insertion check process is performed as described above. The processes of S255 to S258 during the medal insertion check process described above are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. Among them, the process of generating the normal change value of the medal sensor input state in S257 is performed by arithmetic processing, not by the process of obtaining it by referring to a table. Specifically, the normal change value generation process is performed by the main CPU 101 executing the source code "RLA" and "AND cBX_MDINSW" in the source program shown in FIG. 80 in this order.

「RLA」命令は、Aレジスタに格納された1バイトのデータを、左(ビット0からビット7に向かう方向)に1回(1ビット分)シフトさせる命令コードである。図80に示す例では、「RLA」命令より前に実行されるソースコード「LD A,B」によりAレジスタに格納された前回のメダルセンサ入力状態を示す1バイトのデータが、「RLA」命令により、左に1回シフトされる。この際、ビット0に新たに格納されるビットデータは、「RLA」命令より前に実行されるソースコード「CP cBX_MDISW2」の実行結果に基づいて決定される。 The "RLA" instruction is an instruction code that shifts 1 byte of data stored in the A register once (by 1 bit) to the left (in the direction from bit 0 to bit 7). In the example shown in FIG. 80, 1 byte of data indicating the previous medal sensor input state stored in the A register by the source code "LD A, B" executed before the "RLA" instruction is will be shifted to the left once. At this time, the bit data newly stored in bit 0 is determined based on the execution result of the source code "CP cBX_MDISW2" executed before the "RLA" instruction.

「CP」命令は比較動作を実行する命令コードである。また、「cBX_MDISW2」は、1バイトのデータであり、本実施形態では「00000010B」である。ソースコード「CP cBX_MDISW2」が実行されると、Aレジスタに格納された前回のメダルセンサ入力状態を示す1バイトのデータが、「cBX_MDISW2(00000010B)」と比較される。 The "CP" instruction is an instruction code that performs a comparison operation. Further, "cBX_MDISW2" is 1-byte data, and in this embodiment is "00000010B". When the source code "CP cBX_MDISW2" is executed, 1-byte data indicating the previous medal sensor input state stored in the A register is compared with "cBX_MDISW2 (00000010B)".

そして、ソースコード「CP cBX_MDISW2」を実行した結果、前回のメダルセンサ入力状態を示す1バイトのデータが「cBX_MDISW2(00000010B)」未満であるという結果が得られた場合にはフラグレジスタFのキャリーフラグ(図11参照)に「1」がセットされ、「RLA」命令の実行時に、Aレジスタのビット0にフラグレジスタFのキャリーフラグの「1」が格納される。一方、ソースコード「CP cBX_MDISW2」を実行した結果、前回のメダルセンサ入力状態を示す1バイトのデータが「cBX_MDISW2(00000010B)」以上であるという結果が得られた場合にはフラグレジスタFのキャリーフラグ(図11参照)に「0」がセットされ、「RLA」命令の実行時により、Aレジスタのビット0にフラグレジスタFのキャリーフラグの「0」が格納される。 Then, as a result of executing the source code "CP cBX_MDISW2", if a result is obtained that the 1-byte data indicating the previous medal sensor input state is less than "cBX_MDISW2 (00000010B)", the carry flag of flag register F is obtained. (See FIG. 11) is set to "1", and when the "RLA" instruction is executed, "1" of the carry flag of the flag register F is stored in bit 0 of the A register. On the other hand, if the result of executing the source code "CP cBX_MDISW2" is that the 1-byte data indicating the previous medal sensor input state is greater than or equal to "cBX_MDISW2 (00000010B)", the carry flag of flag register F is (See FIG. 11) is set to "0", and when the "RLA" instruction is executed, "0" of the carry flag of the flag register F is stored in bit 0 of the A register.

それゆえ、例えば、前回のメダルセンサ入力状態を示す1バイトのデータが「00000000B(メダル通過前又は通過後(通過時)の状態)」(<「cBX_MDISW2」)であれば、「RLA」命令の実行により、「00000001B」が生成され、前回のメダルセンサ入力状態を示す1バイトのデータが「00000001B(メダル通過開始時の状態)」(<「cBX_MDISW2」)であれば、「RLA」命令の実行により、「00000011B」が生成される。一方、例えば、前回のメダルセンサ入力状態を示す1バイトのデータが「00000011B(メダル通過中の状態)」(>「cBX_MDISW2」)であれば、「RLA」命令の実行により、「00000110B」が生成され、前回のメダルセンサ入力状態を示す1バイトのデータが「00000010B(メダル通過完了直前の状態)」(=「cBX_MDISW2」)であれば、「RLA」命令の実行により、「00000100B」が生成される。 Therefore, for example, if the 1-byte data indicating the previous medal sensor input state is "00000000B (state before or after passing the medal (when passing))" (< "cBX_MDISW2"), the "RLA" command Upon execution, "00000001B" is generated, and if the 1-byte data indicating the previous medal sensor input state is "00000001B (state at the start of medal passage)" (< "cBX_MDISW2"), execute the "RLA" command. As a result, "00000011B" is generated. On the other hand, for example, if the 1-byte data indicating the previous medal sensor input state is "00000011B (medal passing state)" (> "cBX_MDISW2"), "00000110B" is generated by executing the "RLA" command. If the 1-byte data indicating the previous medal sensor input state is "00000010B (state immediately before completion of medal passage)" (= "cBX_MDISW2"), "00000100B" is generated by executing the "RLA" command. Ru.

次いで、ソースコード「AND cBX_MDINSW」が実行されると、「RLA」命令の実行により生成された1バイトデータ(Aレジスタの格納データ)が、1バイトのデータ「cBX_MDINSW」と論理積され、メダルセンサ入力状態の正常変化値が算出される。なお、1バイトのデータ「cBX_MDISW」は、本実施形態では「00000011B」である。それゆえ、ソースコード「AND cBX_MDINSW」が実行されれば、Aレジスタの格納データ中のビット0及びビット1のデータだけがマスクされ、その他のビットデータが「0」になる。 Next, when the source code "AND cBX_MDINSW" is executed, the 1-byte data (data stored in the A register) generated by the execution of the "RLA" instruction is ANDed with the 1-byte data "cBX_MDINSW", and the medal sensor A normal change value of the input state is calculated. Note that the 1-byte data "cBX_MDISW" is "00000011B" in this embodiment. Therefore, when the source code "AND cBX_MDINSW" is executed, only bit 0 and bit 1 of the data stored in the A register are masked, and the other bit data becomes "0".

その結果、例えば、前回のメダルセンサ入力状態を示す1バイトのデータが「00000000B(メダル通過前の状態)」であれば、メダルセンサ入力状態の正常変化値として「00000001B(メダル通過開始時の状態)」が生成され、前回のメダルセンサ入力状態を示す1バイトのデータが「00000001B(メダル通過開始時の状態)」であれば、メダルセンサ入力状態の正常変化値として「00000011B(メダル通過中の状態)」が生成される。一方、例えば、前回のメダルセンサ入力状態を示す1バイトのデータが「00000011B(メダル通過中の状態)」であれば、メダルセンサ入力状態の正常変化値として「00000010B(メダル通過完了直前の状態)」が生成され、前回のメダルセンサ入力状態を示す1バイトのデータが「00000010B」(メダル通過完了直前の状態)であれば、メダルセンサ入力状態の正常変化値として「00000000B(メダル通過後(通過時)の状態)」が生成される。 As a result, for example, if the 1-byte data indicating the previous medal sensor input state is "00000000B (state before medal passing)", the normal change value of the medal sensor input state is "00000001B (state at the start of medal passing)". )" is generated, and if the 1-byte data indicating the previous medal sensor input state is "00000001B (state at the start of medal passage)", the normal change value of the medal sensor input state is "00000011B (state at the start of medal passing)". state)” is generated. On the other hand, for example, if the 1-byte data indicating the previous medal sensor input state is "00000011B (state in which medals are passing)", the normal change value of the medal sensor input state is "00000010B (state immediately before completion of medal passing)". " is generated, and if the 1-byte data indicating the previous medal sensor input state is "00000010B" (the state immediately before the medal passing), the normal change value of the medal sensor input state is "00000000B (after the medal has passed (passing) state) is generated.

上述のようにして、メダルセンサ入力状態の変化態様の検知処理をテーブル参照処理から演算処理に変更することにより、メインROM102のテーブル格納領域の空き容量を増やすことができるとともに、プログラムの容量増を最小限に抑えることができる。それゆえ、上述した手法を採用することにより、メダル投入センサ状態の検知処理を効率化することができるとともに、メインROM102において増えた空き容量を活用して、遊技性を高めることが可能となる。 As described above, by changing the processing for detecting changes in the medal sensor input state from table reference processing to calculation processing, it is possible to increase the free space in the table storage area of the main ROM 102, and also to increase the program capacity. can be minimized. Therefore, by employing the above-described method, it is possible to make the process of detecting the state of the medal insertion sensor more efficient, and it is also possible to enhance the gameplay by utilizing the increased free space in the main ROM 102.

[エラー処理]
次に、図81及び図82を参照して、例えば、メダル投入チェック処理(図79参照)中のS262で行うエラー処理について説明する。図81は、エラー処理の手順を示すフローチャートであり、図82は、エラー処理のソースプログラム上で、実際に参照されるエラーテーブルの構成の一例を示す図である。
[Error handling]
Next, with reference to FIGS. 81 and 82, an explanation will be given of, for example, the error process performed in S262 during the medal insertion check process (see FIG. 79). FIG. 81 is a flowchart showing the procedure of error processing, and FIG. 82 is a diagram showing an example of the configuration of an error table that is actually referred to on the error processing source program.

なお、図82に示すエラーテーブルでは、エラー要因の種別を示すポートのオン/オフ状態を表す1バイトデータ(図82中の例えばアドレス「dERR_HE」に格納されている1バイトデータ等)毎に、エラー表示データ(図82中の例えばアドレス「dERR_HE+1」及び「dERR_HE+2」に格納されている1バイトデータ等)が規定される。このエラー表示データは、情報表示器6に含まれる2桁の7セグLED(払出枚数表示用及びエラー表示用兼用)に出力される。 In the error table shown in FIG. 82, for each 1-byte data (for example, 1-byte data stored at address "dERR_HE" in FIG. 82) representing the on/off state of a port indicating the type of error factor, Error display data (for example, 1-byte data stored in addresses "dERR_HE+1" and "dERR_HE+2" in FIG. 82) is defined. This error display data is output to a two-digit 7-segment LED (used for displaying the number of coins to be paid out and for displaying an error) included in the information display 6.

まず、メインCPU101は、メダルソレノイドのオフ処理を行う(S271)。具体的には、メインCPU101は、セレクタ66(図7参照)のソレノイドの駆動を停止する。次いで、メインCPU101は、メダルの払出枚数表示データの退避処理を行う(S272)。 First, the main CPU 101 performs processing to turn off the medal solenoid (S271). Specifically, the main CPU 101 stops driving the solenoid of the selector 66 (see FIG. 7). Next, the main CPU 101 performs a process of saving display data for the number of medals to be paid out (S272).

次いで、メインCPU101は、エラーテーブルのセット処理を行う(S273)。この処理により、図82に示すエラーテーブルの先頭アドレスがソースプログラム上にセットされる。 Next, the main CPU 101 performs error table setting processing (S273). Through this process, the start address of the error table shown in FIG. 82 is set on the source program.

次いで、メインCPU101は、エラー要因を取得する(S274)。なお、この処理で取得されるエラー要因は、現在処理中のエラー処理を読み出した処理に応じて変化する。なお、本実施形態で対象とするエラー要因としては、図82に示すように、「ホッパーエンプティエラー」、「ホッパージャムエラー」、「投入メダル通過カウントエラー」、「投入メダル通過チェックエラー」、「投入メダル通過チェックエラー」、「投入メダル通過時間エラー」、「投入メダル逆行エラー」、「投入メダル補助収納庫満杯エラー」、「イリーガルヒットエラー」が規定される。例えば、メダル投入チェック処理中のS258の処理後にエラー処理が読み出された場合には、この処理において、エラー要因として図82中の「投入メダル逆行エラー(Cr)」が取得される。また、例えば、メダル投入チェック処理中のS261の処理後にエラー処理が読み出された場合には、この処理において、エラー要因として図82中の「投入メダル通過時間エラー(CE)」が取得される。 Next, the main CPU 101 obtains the cause of the error (S274). Note that the error factor acquired in this process changes depending on the process that read out the error process currently being processed. In addition, as shown in FIG. 82, the error causes targeted in this embodiment include "hopper empty error", "hopper jam error", "inserted medal passage count error", "inserted medal passage check error", and " ``Inserted medal passing check error'', ``Inserted medal passing time error'', ``Inserted medal backward error'', ``Inserted medal auxiliary storage full error'', and ``Illegal hit error'' are defined. For example, if an error process is read after the process of S258 during the medal insertion check process, in this process, the "inserted medal retrograde error (Cr)" in FIG. 82 is acquired as the error factor. Furthermore, for example, if an error process is read out after the process of S261 during the medal insertion check process, in this process, the "inserted medal passing time error (CE)" in FIG. 82 is acquired as the error factor. .

次いで、メインCPU101は、エラーテーブルとエラー要因とから、エラー表示データを取得する(S275)。例えば、エラー要因が「投入メダル逆行エラー(Cr)」である場合、この処理において、2桁の7セグLEDのうち、上位桁の7セグLEDに出力するエラー表示データとして、図82に示すエラーテーブル中のアドレス「dERR_CR+1」に格納されている1バイトデータ「01001110B」が取得され、下位桁の7セグLEDに出力するエラー表示データとして、アドレス「dERR_CR+2」に格納されている1バイトデータ「00001001B」が取得される。この場合、2桁の7セグLEDには、「Cr」の2文字がエラー情報として表示される。 Next, the main CPU 101 obtains error display data from the error table and the error cause (S275). For example, if the error cause is "reverse insertion error (Cr)", in this process, the error shown in FIG. The 1-byte data "01001110B" stored at the address "dERR_CR+1" in the table is acquired, and the 1-byte data "00001001B" stored at the address "dERR_CR+2" is output as error display data to the 7-segment LED of the lower digit. ” is obtained. In this case, two characters "Cr" are displayed as error information on the two-digit 7-segment LED.

次いで、メインCPU101は、エラーコマンド(発生)生成格納処理を行う(S276)。この処理では、メインCPU101は、副制御回路200に送信する、エラー発生時のエラーコマンドのデータを生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域(図67B参照)に保存する。通信データ格納領域に保存されたエラー発生時のエラーコマンドは、後述の図113で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。なお、エラー発生時のエラーコマンドには、エラー発生を示すパラメータを含んで構成される。 Next, the main CPU 101 performs error command (occurrence) generation and storage processing (S276). In this process, the main CPU 101 generates error command data when an error occurs to be sent to the sub-control circuit 200, and stores the command data in a communication data storage area provided in the main RAM 103 (see FIG. 67B). . The error command stored in the communication data storage area when an error occurs is transmitted from the main control circuit 90 to the sub control circuit 200 by communication data transmission processing in the interrupt processing described later with reference to FIG. 113. Note that the error command when an error occurs includes a parameter indicating the error occurrence.

次いで、メインCPU101は、1割込時間(1.1172ms)の待機処理を行う(S277)。次いで、メインCPU101は、エラーが解除されたか否かを判別する(S278)。 Next, the main CPU 101 performs standby processing for one interrupt time (1.1172 ms) (S277). Next, the main CPU 101 determines whether the error has been resolved (S278).

S278において、メインCPU101が、エラーが解除されていないと判別したとき(S278がNO判定の場合)、メインCPU101は、処理をS277の処理に戻し、S277以降の処理を繰り返す。 In S278, when the main CPU 101 determines that the error has not been cleared (NO in S278), the main CPU 101 returns the process to S277 and repeats the process from S277 onwards.

一方、S278において、メインCPU101が、エラーが解除されたと判別したとき(S278がYES判定の場合)、メインCPU101は、エラー要因のクリア処理を行う(S279)。なお、この処理は、メインRAM103の規定外作業領域で行われる。次いで、メインCPU101は、S272で退避させたメダルの払出枚数表示データの復帰処理を行う(S280)。 On the other hand, when the main CPU 101 determines in S278 that the error has been cleared (YES in S278), the main CPU 101 performs a process to clear the cause of the error (S279). Note that this processing is performed in a non-standard work area of the main RAM 103. Next, the main CPU 101 performs a process of restoring the payout number display data of the medals evacuated in S272 (S280).

次いで、メインCPU101は、エラーコマンド(解除)生成格納処理を行う(S281)。この処理では、メインCPU101は、副制御回路200に送信する、エラー解除時のエラーコマンドのデータを生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域(図67B参照)に保存する。通信データ格納領域に保存されたエラー解除時のエラーコマンドは、後述の図113で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。なお、エラー解除時のエラーコマンドには、エラー解除を示すパラメータを含んで構成される。そして、S281の処理後、メインCPU101は、エラー処理を終了し、処理を例えばメダル投入チェック処理(図79参照)中のS253に移す。なお、エラー解除では、発生したエラー要因が解除され、リセットスイッチ76が押下されることにより、エラー状態が解除される。 Next, the main CPU 101 performs error command (cancellation) generation and storage processing (S281). In this process, the main CPU 101 generates error command data for error cancellation to be sent to the sub-control circuit 200, and stores the command data in a communication data storage area provided in the main RAM 103 (see FIG. 67B). . The error command at the time of error cancellation stored in the communication data storage area is transmitted from the main control circuit 90 to the sub control circuit 200 by communication data transmission processing in the interrupt processing described later with reference to FIG. 113. Note that the error command for error cancellation includes a parameter indicating error cancellation. After the process of S281, the main CPU 101 ends the error process and moves the process to, for example, S253 during the medal insertion check process (see FIG. 79). Note that in error cancellation, the cause of the error that has occurred is canceled and the error state is canceled by pressing the reset switch 76.

[乱数取得処理]
次に、図83を参照して、メインフロー(図74参照)中のS203で行う乱数取得処理について説明する。なお、図83は、乱数取得処理の手順を示すフローチャートである。
[Random number acquisition process]
Next, with reference to FIG. 83, the random number acquisition process performed in S203 in the main flow (see FIG. 74) will be described. Note that FIG. 83 is a flowchart showing the procedure of random number acquisition processing.

まず、メインCPU101は、乱数回路の乱数レジスタ0のハードラッチ乱数(0~65535)を取得し、取得した乱数値を内部当籤役抽籤用の乱数値として、メインRAM103内の乱数値格納領域(不図示)に保存する(S291)。 First, the main CPU 101 acquires the hard latch random number (0 to 65535) of the random number register 0 of the random number circuit, and uses the acquired random value as the random value for internal winning combination lottery in the random value storage area (in the random number register 0) in the main RAM 103. (shown in the figure) (S291).

次いで、メインCPU101は、乱数回路の乱数レジスタ1~7のソフトラッチ乱数(本実施形態では、0~65535:MB中ロック演出実行の抽籤処理で用いられる演出用乱数値、0~255:ART関連の抽籤処理で用いられる演出用乱数値)を生成するためのソフトラッチ乱数取得レジスタのセット処理を行う(S292)。次いで、メインCPU101は、ソフトラッチ乱数の取得個数(例えば、7)をセットする(S293)。 Next, the main CPU 101 inputs the soft latch random numbers of the random number registers 1 to 7 of the random number circuit (in this embodiment, 0 to 65535: random numerical values for effects used in the lottery process for executing the MB medium lock effect, 0 to 255: ART-related A soft latch random number acquisition register is set for generating a performance random number used in the lottery process (S292). Next, the main CPU 101 sets the number of soft latch random numbers to be obtained (for example, 7) (S293).

次いで、メインCPU101は、取得個数分のソフトラッチ乱数を一括で取得し、取得個数分のソフトラッチ乱数を乱数値格納領域に保存する(S294)。なお、この際、乱数回路110の乱数レジスタ1から取得されるソフトラッチ乱数(演出用乱数値、2バイト乱数値)は、乱数値格納領域内において、乱数回路の乱数レジスタ0から取得されるハードラッチ乱数(内部当籤役抽籤用の乱数値)が格納された領域とは異なる領域に保存される。そして、S294の処理後、メインCPU101は、乱数取得処理を終了し、処理をメインフロー(図74参照)のS204に移す。なお、本実施形態では、複数個の2バイト乱数及び1バイト乱数を格納可能とするために、メインRAM103の所定の格納領域が乱数格納領域として割り当てられている。 Next, the main CPU 101 acquires the obtained number of soft latch random numbers at once, and stores the obtained number of soft latch random numbers in the random number storage area (S294). At this time, the soft latch random number (random value for effect, 2-byte random value) obtained from random number register 1 of the random number circuit 110 is stored in the hard latch random number obtained from random number register 0 of the random number circuit in the random number storage area. It is stored in an area different from the area in which the latch random number (random value for internal winning combination lottery) is stored. After the process of S294, the main CPU 101 ends the random number acquisition process and moves the process to S204 of the main flow (see FIG. 74). In this embodiment, in order to be able to store a plurality of 2-byte random numbers and 1-byte random numbers, a predetermined storage area of the main RAM 103 is allocated as a random number storage area.

[内部抽籤処理]
次に、図84及び図85を参照して、メインフロー(図74参照)中のS204で行う内部抽籤処理について説明する。なお、図84は、内部抽籤処理の手順を示すフローチャートであり、図85Aは、内部抽籤処理中のS302~S305の処理を実行するためのソースプログラムの一例を示す図であり、図85Bは、内部抽籤処理中のS308~S309の処理を実行するためのソースプログラムの一例を示す図である。
[Internal lottery processing]
Next, the internal lottery process performed in S204 in the main flow (see FIG. 74) will be described with reference to FIGS. 84 and 85. Note that FIG. 84 is a flowchart showing the procedure of the internal lottery process, FIG. 85A is a diagram showing an example of a source program for executing the processes of S302 to S305 during the internal lottery process, and FIG. 85B is a flowchart showing the procedure of the internal lottery process. FIG. 7 is a diagram showing an example of a source program for executing the processing of S308 to S309 during the internal lottery processing.

まず、メインCPU101は、設定値・メダル投入枚数チェック処理を行う(S301)。この処理では、メインCPU101は、現遊技の設定値(1~6のいずれか)及びメダル投入枚数(本実施形態では3枚)のチェック処理を行う。 First, the main CPU 101 performs a process of checking the set value and the number of inserted medals (S301). In this process, the main CPU 101 performs a process of checking the setting value of the current game (any one of 1 to 6) and the number of inserted medals (three in this embodiment).

次いで、メインCPU101は、一般遊技中用の内部抽籤テーブル及び抽籤回数(本実施形態では67回)をセットする(S302)。この処理では、図15及び図16に示した内部抽籤テーブル(RT0~RT5)中の「当籤番号」の値(当り要求フラグステータス)がCレジスタにセットされ、「判定データ」(不図示:アドレスの参照先を判定するためのデータ)の値がAレジスタにセットされる。 Next, the main CPU 101 sets an internal lottery table for use during the general game and the number of lottery rounds (67 times in this embodiment) (S302). In this process, the value of the "winning number" (win request flag status) in the internal lottery table (RT0 to RT5) shown in FIGS. 15 and 16 is set in the C register, and the "judgment data" (not shown: address The value of (data for determining the reference destination of) is set in the A register.

次いで、メインCPU101は、RB作動中であるか否かを判別する(S303)。すなわち、メインCPU101は、BB遊技状態(BB作動中)であるか否かを判別する。S303において、メインCPU101が、RB作動中でないと判別したとき(S303がNO判定の場合)、メインCPU101は、後述のS305の処理を行う。 Next, the main CPU 101 determines whether the RB is in operation (S303). That is, the main CPU 101 determines whether or not the game is in a BB gaming state (BB in operation). In S303, when the main CPU 101 determines that the RB is not in operation (NO determination in S303), the main CPU 101 performs processing in S305, which will be described later.

一方、S303において、メインCPU101が、RB作動中であると判別したとき(S303がYES判定の場合)、メインCPU101は、RB中用の内部抽籤テーブル(本実施形態では図15及び図16に示した内部抽籤テーブルにおける「RB中」の列が示すテーブル)及び抽籤回数(本実施形態では一般遊技中と同様に71回)をセットする(S304)。この処理では、S302でセットされた一般遊技中用の内部抽籤テーブル及び抽籤回数をRB中用の内部抽籤テーブル及び抽籤回数で上書きする。なお、図15及び図16に示した内部抽籤テーブルでは、説明の便宜のため、一般遊技中用の内部抽籤テーブルとRB中の内部抽籤テーブルとを同様の構成としているが、各々の遊技状態において必要な内部当籤役のみが抽籤されるように異なる構成としてもよい。 On the other hand, when the main CPU 101 determines in S303 that RB is in operation (YES in S303), the main CPU 101 generates an internal lottery table for RB (in this embodiment, as shown in FIGS. 15 and 16). The internal lottery table indicated by the "RB Medium" column) and the number of lottery (in this embodiment, 71 times as in the normal game) are set (S304). In this process, the internal lottery table and lottery count for the normal game set in S302 are overwritten with the internal lottery table and lottery count for the RB game. In the internal lottery tables shown in FIGS. 15 and 16, for convenience of explanation, the internal lottery table for general gaming and the internal lottery table for RB have the same configuration, but in each gaming state A different configuration may be used so that only necessary internal winning combinations are drawn.

S304の処理後又はS303がNO判定の場合、メインCPU101は、セットされている内部抽籤テーブルから抽籤対象役の判定データを取得し、抽籤テーブルアドレスを更新する(S305)。 After the process of S304 or if the determination is NO in S303, the main CPU 101 acquires the determination data of the lottery target combination from the set internal lottery table and updates the lottery table address (S305).

次いで、メインCPU101は、判定データがRT状態別データであるか否かを判別する(S306)。この処理では、メインCPU101は、現在取得されている抽籤対象役がRT状態に応じて抽籤値が変化する内部当籤役であるか否かを判別する。例えば、メインCPU101は、現在取得されている抽籤対象役の判定データに規定されているアドレスが、RT状態別抽籤値選択テーブル(不図示)内のアドレスであるか否かを判別する。 Next, the main CPU 101 determines whether the determination data is RT state-specific data (S306). In this process, the main CPU 101 determines whether the currently acquired lottery target combination is an internal winning combination whose lottery value changes depending on the RT state. For example, the main CPU 101 determines whether the address specified in the currently acquired determination data for the lottery target combination is an address in the lottery value selection table by RT state (not shown).

例えば、図15及び図16に示した内部抽籤テーブルにおいて内部当籤役「F_通常リプ」に対応付けられている判定データは、RT状態別抽籤値選択テーブル(不図示)内の内部当籤役「F_通常リプ」のアドレスが規定されているので、内部当籤役「F_通常リプ」に対応付けられている判定データは、RT状態別データに対応する。それゆえ、現在取得されている抽籤対象役が内部当籤役「F_通常リプ」である場合には、S306の処理において、メインCPU101は、判定データがRT状態別データであると判定する。 For example, the determination data associated with the internal winning combination “F_Normal Reply” in the internal lottery table shown in FIGS. Since the address of "Normal Rip" is defined, the determination data associated with the internal winning combination "F_Normal Rip" corresponds to the RT state-specific data. Therefore, when the currently acquired lottery target combination is the internal winning combination "F_Normal Reply", in the process of S306, the main CPU 101 determines that the determination data is RT state-specific data.

S306において、メインCPU101が、判定データがRT状態別データでないと判別したとき(S306がNO判定の場合)、メインCPU101は、後述のS308の処理を行う。一方、S306において、メインCPU101が、判定データがRT状態別データであると判別したとき(S306がYES判定の場合)、メインCPU101は、判定データに基づいて、RT状態別抽籤値選択テーブル(不図示)から選択データを取得し、該取得した選択データを判定データにセットする(S307)。 In S306, when the main CPU 101 determines that the determination data is not RT state-specific data (NO determination in S306), the main CPU 101 performs processing in S308, which will be described later. On the other hand, in S306, when the main CPU 101 determines that the determination data is RT state-specific data (in the case of YES determination in S306), the main CPU 101 determines that the RT state-specific lottery value selection table (not applicable) is determined based on the determination data. (as shown in the figure) and sets the acquired selection data as determination data (S307).

S307の処理後又はS306がNO判定の場合、メインCPU101は、抽籤対象役の判定データが設定別データであるか否かを判別する(S308)。この処理では、メインCPU101は、現在取得されている抽籤対象役が、設定値に応じて抽籤値が変化する内部当籤役であるか否かを判別する。例えば、メインCPU101は、現在取得されている抽籤対象役の判定データに規定されているアドレスが、設定別内部抽籤値テーブル(不図示)内のアドレスであるか否かを判別する。 After the process of S307 or when the determination is NO in S306, the main CPU 101 determines whether the determination data of the lottery target combination is setting-specific data (S308). In this process, the main CPU 101 determines whether the currently acquired lottery target combination is an internal winning combination whose lottery value changes according to a set value. For example, the main CPU 101 determines whether the address specified in the currently acquired determination data for the lottery target combination is an address in an internal lottery value table by setting (not shown).

例えば、図15及び図16に示した内部抽籤テーブルにおいて内部当籤役「F_共通ベル」が、設定値が高いほど抽籤値が高くなるように規定されている場合、この内部当籤役「F_共通ベル」に対応付けられている判定データは、設定別抽籤値選択テーブル(不図示)内の内部当籤役「F_共通ベル」のアドレスが規定されているので、内部当籤役「F_共通ベル」に対応付けられている判定データは、設定別データに対応する。それゆえ、現在取得されている抽籤対象役が内部当籤役「F_共通ベル」である場合には、S308の処理において、メインCPU101は、判定データが設定別データであると判定する。 For example, in the internal lottery table shown in FIGS. 15 and 16, if the internal winning combination "F_Common Bell" is defined such that the higher the setting value, the higher the lottery value, this internal winning combination "F_Common Bell" The determination data associated with "" corresponds to the internal winning combination "F_Common Bell" because the address of the internal winning combination "F_Common Bell" in the lottery value selection table by setting (not shown) is specified. The attached determination data corresponds to setting-specific data. Therefore, when the currently acquired lottery target combination is the internal winning combination "F_common bell", in the process of S308, the main CPU 101 determines that the determination data is setting-specific data.

S308において、メインCPU101が、判定データが設定別データでないと判別したとき(S308がNO判定の場合)、メインCPU101は、後述のS310の処理を行う。一方、S308において、メインCPU101が、判定データが設定別データであると判別したとき(S308がYES判定の場合)、メインCPU101は、判定データに設定値データ(0~5のいずれか)を加算し、該加算した値を判定データにセットする(S309)。なお、この処理で判定データに加算される設定値データは、設定値に対応付けられたデータであるが、設定値そのものの値ではなく、設定値データ「0」~「5」は、それぞれ「設定1」~「設定6」に対応するデータである。 In S308, when the main CPU 101 determines that the determination data is not setting-specific data (NO determination in S308), the main CPU 101 performs processing in S310, which will be described later. On the other hand, in S308, when the main CPU 101 determines that the determination data is setting-specific data (YES determination in S308), the main CPU 101 adds setting value data (any of 0 to 5) to the determination data. Then, the added value is set in judgment data (S309). Note that the setting value data added to the judgment data in this process is data associated with the setting value, but is not the value of the setting value itself, and the setting value data "0" to "5" are respectively " This data corresponds to "Setting 1" to "Setting 6."

S309の処理後又はS308がNO判定の場合、メインCPU101は、セットされている判定データに基づいて、抽籤対象役の抽籤値が格納された領域のアドレスを算出し、該アドレスに格納された抽籤値を取得する(S310)。 After the processing in S309 or when the determination is NO in S308, the main CPU 101 calculates the address of the area where the lottery value of the lottery target combination is stored based on the set determination data, and calculates the lottery value stored in the address. A value is acquired (S310).

例えば、メインCPU101は、抽籤対象役が、その抽籤値がRT状態及び設定値のいずれによっても変動しない内部当籤役(例えば、「F_C_レアベル」)である場合には、判定データが示すアドレスから抽籤値「66」を取得する。 For example, if the lottery target combination is an internal winning combination (for example, "F_C_Rarebel") whose lottery value does not change depending on either the RT state or the setting value, the main CPU 101 performs the lottery from the address indicated by the determination data. Get the value "66".

また、例えば、メインCPU101は、抽籤対象役が、その抽籤値がRT状態によって変動する内部当籤役(例えば、「F_通常リプ」)である場合には、判定データが示すアドレスから、RT0状態(RT0)である場合には抽籤値「7912」を取得し、RT5状態(RT5)である場合には抽籤値「6」を取得し、その他のRT状態(RT1~RT4)である場合には抽籤値「0」を取得する。 For example, if the lottery target combination is an internal winning combination whose lottery value changes depending on the RT state (for example, "F_Normal Rip"), the main CPU 101 selects the RT0 state (RT0 state) from the address indicated by the determination data. RT0), the lottery value "7912" is obtained, if the RT5 state (RT5), the lottery value "6" is obtained, and in other RT states (RT1 to RT4), the lottery value "7912" is obtained. Get the value "0".

また、例えば、メインCPU101は、抽籤対象役が、その抽籤値が設定値によって変動する内部当籤役(例えば、「F_共通ベル」)である場合には、判定データが示すアドレスから、設定値「1」~「6」に応じた抽籤値を取得する。この際、設定値に対応する抽籤値の取得は、判定データに設定値データを加算(S309の処理)して求められたアドレスを指定することにより取得される。 For example, if the lottery target combination is an internal winning combination whose lottery value changes depending on the set value (for example, "F_Common Bell"), the main CPU 101 selects the set value "F_Common Bell" from the address indicated by the determination data. The lottery value corresponding to ``1'' to ``6'' is obtained. At this time, the lottery value corresponding to the set value is acquired by adding the set value data to the determination data (processing in S309) and specifying the address obtained.

また、例えば、メインCPU101は、抽籤対象役が、その抽籤値がRT状態及び設定値の両方によって変動する内部当籤役の場合には、RT状態別内部抽籤値テーブル及び設定別内部抽籤値テーブルの両方を参照して、抽籤値が取得される(S306~S309参照)。 Further, for example, if the lottery target combination is an internal winning combination whose lottery value changes depending on both the RT state and the setting value, the main CPU 101 controls the internal lottery value table by RT state and the internal lottery value table by setting. A lottery value is obtained by referring to both (see S306 to S309).

次いで、メインCPU101は、乱数格納領域に格納された内部当籤役抽籤用の乱数値(0~65535のいずれか)を取得する(S311)。 Next, the main CPU 101 obtains a random number value (one of 0 to 65535) for internal winning combinations stored in the random number storage area (S311).

次いで、メインCPU101は、抽籤実行処理を行う(S312)。この処理では、メインCPU101は、S310で取得された抽籤値に、S311で取得された乱数値を加算し、その加算結果を抽籤結果(抽籤対象役の当籤/非当籤)とする。なお、この抽籤実行処理において、抽籤値と乱数値との和が65535を超えた場合(オーバーフローした場合)、抽籤対象役が当籤した(抽籤対象役が内部当籤役として決定された)と判定される。 Next, the main CPU 101 performs lottery execution processing (S312). In this process, the main CPU 101 adds the random number value obtained in S311 to the lottery value obtained in S310, and sets the addition result as the lottery result (winning/non-winning of the lottery target combination). In addition, in this lottery execution process, if the sum of the lottery value and the random number value exceeds 65535 (overflow), it is determined that the lottery target winning combination has been won (the lottery target winning combination has been determined as an internal winning combination). Ru.

次いで、メインCPU101は、乱数値に抽籤値を加算した値(抽籤実行後の乱数値)を新たな乱数値として、乱数格納領域に保存する(S313)。次いで、メインCPU101は、抽籤実行処理で当籤したか否か(オーバーフローが発生したか否か)を判別する(S314)。 Next, the main CPU 101 stores the value obtained by adding the lottery value to the random number value (the random number value after the lottery is executed) as a new random number value in the random number storage area (S313). Next, the main CPU 101 determines whether or not a prize has been won in the lottery execution process (whether or not an overflow has occurred) (S314).

S314において、メインCPU101が、抽籤実行処理で当籤したと判別したとき(S314がYES判定の場合)、メインCPU101は、内部抽籤テーブルを参照して当籤した内部当籤役に対応する当り要求フラグステータス(「当籤番号」の値)を取得する(S315)。例えば、一般遊技中において、抽籤対象役が「F_通常リプ」であるときの抽籤実行処理で当籤した場合、S315の処理では、当り要求フラグステータスとして「5」が取得される。そして、S315の処理後、メインCPU101は、後述のS319の処理を行う。 In S314, when the main CPU 101 determines that the lottery has been won in the lottery execution process (YES in S314), the main CPU 101 refers to the internal lottery table and sets the winning request flag status ( The value of the "winning number") is acquired (S315). For example, during a general game, if a winning is made in the lottery execution process when the lottery target combination is "F_Normal Rep", "5" is acquired as the winning request flag status in the process of S315. After the process of S315, the main CPU 101 performs the process of S319, which will be described later.

一方、S314において、メインCPU101が、抽籤実行処理で当籤していないと判別したとき(S314がNO判定の場合)、メインCPU101は、内部抽籤テーブルにおいて抽籤対象役を次の役に更新し、抽籤回数を1減算する(S316)。次いで、メインCPU101は、減算後の抽籤回数が「0」であるか否かを判別する(S317)。 On the other hand, in S314, when the main CPU 101 determines that the lottery has not been won in the lottery execution process (in the case of NO determination in S314), the main CPU 101 updates the lottery target winning combination to the next winning combination in the internal lottery table, and executes the lottery. The number of times is subtracted by 1 (S316). Next, the main CPU 101 determines whether the number of lottery after subtraction is "0" (S317).

S317において、メインCPU101が、減算後の抽籤回数が「0」でないと判別したとき(S317がNO判定の場合)、メインCPU101は、処理をS305の処理に戻し、S305以降の処理を繰り返す。 In S317, when the main CPU 101 determines that the number of lottery after subtraction is not "0" (NO determination in S317), the main CPU 101 returns the process to the process in S305 and repeats the process from S305 onwards.

一方、S317において、メインCPU101が、減算後の抽籤回数が「0」であると判別したとき(S317がYES判定の場合)、すなわち、内部当籤役が「はずれ」である場合、メインCPU101は、ハズレステータスをセットする(S318)。なお、「ハズレステータス」は、当籤番号が「0」となる当り要求フラグステータスに対応する。そして、S318の処理後、メインCPU101は、後述のS319の処理を行う。 On the other hand, in S317, when the main CPU 101 determines that the number of lottery after subtraction is "0" (YES in S317), that is, when the internal winning combination is "lost", the main CPU 101 A loss status is set (S318). Note that the "loss status" corresponds to the winning request flag status where the winning number is "0". After the process of S318, the main CPU 101 performs the process of S319, which will be described later.

次いで、メインCPU101は、CB作動中(CB遊技状態)であるか否かを判別する(S319)。すなわち、メインCPU101は、MB遊技状態(MB作動中)であるか否かを判別する。S319において、メインCPU101が、CB作動中でないと判別したとき(S319がNO判定の場合)、メインCPU101は、内部抽籤処理を終了し、処理をメインフロー(図74参照)のS205に移す。 Next, the main CPU 101 determines whether or not the CB is in operation (CB gaming state) (S319). That is, the main CPU 101 determines whether or not the game is in the MB gaming state (MB in operation). In S319, when the main CPU 101 determines that the CB is not in operation (NO in S319), the main CPU 101 ends the internal lottery process and moves the process to S205 of the main flow (see FIG. 74).

一方、S319において、メインCPU101が、CB作動中であると判別したとき(S319がYES判定の場合)、メインCPU101は、当り要求フラグ格納領域(内部当籤役格納領域)の全小役のビットをオンとする処理を行う(S320)。すなわち、CB作動中においては、メインCPU101は、内部抽籤処理の結果にかかわらず、全ての小役を当籤させる処理を行う。具体的には、メインCPU101は、当り要求フラグ格納領域(内部当籤役格納領域)において、NML1(C_1枚A_1st_A_1)~NML136(S_MB9_G_4)に対応するビットに「1」を格納する処理を行う。そして、S320の処理後、メインCPU101は、内部抽籤処理を終了し、処理をメインフロー(図74参照)のS205に移す。 On the other hand, in S319, when the main CPU 101 determines that the CB is in operation (YES in S319), the main CPU 101 stores the bits of all minor winning combinations in the winning request flag storage area (internal winning combination storage area). A process of turning on is performed (S320). That is, during the CB operation, the main CPU 101 performs a process of winning all small winning combinations regardless of the result of the internal lottery process. Specifically, the main CPU 101 performs a process of storing "1" in the bits corresponding to NML1 (C_1 piece A_1st_A_1) to NML136 (S_MB9_G_4) in the winning request flag storage area (internal winning combination storage area). After the process of S320, the main CPU 101 ends the internal lottery process and moves the process to S205 of the main flow (see FIG. 74).

本実施形態では、上述のようにして内部抽籤処理が行われる。なお、上述した内部抽籤処理中のS302~S305の処理は、メインCPU101が、図85Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中でも、S305の判定データの取得処理は、図85A中のソースコード「LDIN AC,(HL)」により実行される。 In this embodiment, the internal lottery process is performed as described above. Note that the processes of S302 to S305 during the internal lottery process described above are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 85A. Among them, the determination data acquisition process in S305 is executed by the source code "LDIN AC, (HL)" in FIG. 85A.

ソースプログラム上において、例えば、ソースコード「LDIN ss,(HL)」が実行されると、HLレジスタ(ペアレジスタ)にセットされたアドレス及び該アドレスに「1」を加算したアドレスで指定されるメモリの内容(データ)が、ss(BC、DE、AC、AE又はBD)ペアレジスタにロードされるとともに、HLレジスタにセットされているアドレスが+2更新(2加算)される。それゆえ、図85A中のソースコード「LDIN AC,(HL)」が実行されると、HLレジスタ(ペアレジスタ)にセットされたアドレス及び該アドレスに1加算したアドレスで指定されるメモリの内容(データ)が、ACレジスタにロードされるとともに、HLレジスタにセットされているアドレスが+2更新(2加算)される。なお、S305の判定データの取得処理では、上述のように、この「LDIN」命令(所定の読み出し命令)により、Aレジスタに、判定データが格納され、Cレジスタに当り要求フラグステータスが格納される。 For example, when the source code "LDIN ss, (HL)" is executed on the source program, the memory specified by the address set in the HL register (pair register) and the address obtained by adding "1" to the address is The contents (data) of are loaded into the ss (BC, DE, AC, AE or BD) pair register, and the address set in the HL register is updated by +2 (added by 2). Therefore, when the source code "LDIN AC, (HL)" in FIG. 85A is executed, the memory contents ( data) is loaded into the AC register, and the address set in the HL register is updated by +2 (added by 2). In addition, in the determination data acquisition processing in S305, as described above, the "LDIN" instruction (predetermined read command) stores the determination data in the A register, and stores the hit request flag status in the C register. .

上述のように、内部抽籤処理中のS305の判定データの取得処理では、一つの命令コード(「LDIN」命令)により、データのロード処理及びアドレスの更新処理の両方を行うことができる。この場合、ソースプログラム上において、アドレス設定に係る命令コードを省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in the determination data acquisition process in S305 during the internal lottery process, one instruction code (the "LDIN" instruction) can perform both the data load process and the address update process. In this case, the instruction code related to address setting can be omitted on the source program, and the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

また、上述した内部抽籤処理中のS308及びS309の処理は、メインCPU101が、図85Bのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、S309の設定値データ(0~5のいずれか)の加算処理は、メインCPU101が図85B中のソースコード「MUL A,6」及び「ADDQ A,(.LOW.wWAVENUM)」をこの順で実行することにより行われる。なお、「MUL」命令及び「ADDQ」命令はともに、メインCPU101専用命令コードであり、「ADDQ」命令は、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用命令コードである。 Further, the processes of S308 and S309 during the internal lottery process described above are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 85B. In the process of adding the setting value data (any of 0 to 5) in S309, the main CPU 101 uses the source code "MUL A, 6" and "ADDQ A, (.LOW.wWAVENUM)" in FIG. 85B. This is done by executing in this order. Note that both the "MUL" instruction and the "ADDQ" instruction are instruction codes exclusive to the main CPU 101, and the "ADDQ" instruction is an instruction code exclusive to the main CPU 101 that specifies an address using the Q register (extension register).

ソースプログラム上において、例えば、ソースコード「MUL A,n」が実行されると、Aレジスタの格納データと、1バイトの整数nとを乗算し、その乗算結果をAレジスタに格納する。それゆえ、図85B中のソースコード「MUL A,6」では、Aレジスタの内容(格納データ)に、1バイトの整数6が乗算され、その乗算結果がAレジスタに格納される。なお、この乗算処理は、マイクロプロセッサ91に含まれる演算回路107(図9参照)により実行される。すなわち、本実施形態のパチスロ1では、ソースプログラム上における乗算処理及び除算処理を実行するための演算専用回路(演算回路107)が設けられているので、乗算処理及び除算処理の効率化を図ることができる。 For example, when the source code "MUL A,n" is executed on the source program, the data stored in the A register is multiplied by a 1-byte integer n, and the multiplication result is stored in the A register. Therefore, in the source code "MUL A,6" in FIG. 85B, the contents of the A register (stored data) are multiplied by a 1-byte integer 6, and the multiplication result is stored in the A register. Note that this multiplication process is executed by the arithmetic circuit 107 (see FIG. 9) included in the microprocessor 91. That is, in the pachi-slot machine 1 according to the present embodiment, since a circuit dedicated to arithmetic operations (arithmetic circuit 107) for executing multiplication processing and division processing on the source program is provided, it is possible to improve the efficiency of multiplication processing and division processing. Can be done.

また、ソースプログラム上において、例えば、ソースコード「ADDQ r,(k)」が実行されると、Qレジスタの格納データ(上位側アドレス値)及び1バイトの整数k(直値:下位側アドレス値)で指定されたアドレスのメモリの内容(格納データ)に、rレジスタ(A、B、C、D、E、H又はLレジスタ)の格納データが加算され、該加算結果がrレジスタに格納される。それゆえ、図85B中のソースコード「ADDQ A,(.LOW.wWAVENUM)」が実行されると、Qレジスタの格納データ及び1バイトの整数値「.LOW.wWAVENUM」で指定されたアドレスのメモリの内容(設定値データ)にAレジスタの内容(格納データ)が加算され、該加算結果がAレジスタに格納される。 Also, in the source program, when the source code "ADDQ r, (k)" is executed, the data stored in the Q register (upper address value) and the 1-byte integer k (direct value: lower address value) ) The data stored in the r register (A, B, C, D, E, H, or L register) is added to the memory contents (stored data) at the address specified by the address, and the addition result is stored in the r register. Ru. Therefore, when the source code "ADDQ A, (.LOW.wWAVENUM)" in FIG. 85B is executed, the data stored in the Q register and the memory at the address specified by the 1-byte integer value ".LOW.wWAVENUM" are The contents of the A register (stored data) are added to the contents of the A register (setting value data), and the addition result is stored in the A register.

すなわち、図85Bに示す例では、S309の設定値の加算処理において、抽籤テーブル選択用相対値に係数「6」を乗算して、その乗算値に設定値データを加算することにより、抽籤対象役の抽籤値が格納された抽籤テーブルのアドレスを算出している。 That is, in the example shown in FIG. 85B, in the setting value addition process in S309, the lottery table selection relative value is multiplied by a coefficient "6", and the setting value data is added to the multiplied value, so that the lottery target winning combination is The address of the lottery table in which the lottery values are stored is calculated.

上述のように、本実施形態では、内部抽籤処理において、Qレジスタ(拡張レジスタ)を用いたメインCPU101専用命令コード(「ADDQ」命令)が用いられており、この命令コードを用いれば、直値により、メインROM102、メインRAM103やメモリマップI/Oにアクセスすることができる。それゆえ、内部抽籤処理のソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As mentioned above, in this embodiment, an instruction code (“ADDQ” instruction) dedicated to the main CPU 101 using the Q register (extension register) is used in the internal lottery process. This allows access to the main ROM 102, main RAM 103, and memory map I/O. Therefore, instructions related to address setting can be omitted on the source program for internal lottery processing, and the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

[第2インターフェースボード制御処理(規定外)]
次に、図86を参照して、メインフロー(図74参照)中のS207で行う第2インターフェースボード制御処理について説明する。図86は、第2インターフェースボード制御処理の手順を示すフローチャートである。なお、この処理は、メインRAM103内の規定外作業領域(図12C参照)で行われる。また、この第2インターフェースボード制御処理で用いられるプログラムはメインROM102内の規定外エリアに格納されている(図12B参照)。
[Second interface board control processing (not specified)]
Next, with reference to FIG. 86, the second interface board control process performed in S207 in the main flow (see FIG. 74) will be described. FIG. 86 is a flowchart showing the procedure of the second interface board control process. Note that this process is performed in a non-standard work area (see FIG. 12C) in the main RAM 103. Further, the program used in this second interface board control process is stored in a non-standard area in the main ROM 102 (see FIG. 12B).

まず、メインCPU101は、スタックポインタ(SP)にセットされているメインRAM103内のスタックエリアのアドレスデータを退避させる(S361)。次いで、メインCPU101は、メインRAM103内の規定外スタックエリアのアドレスデータをスタックポインタ(SP)にセットする(S362)。 First, the main CPU 101 saves the address data of the stack area in the main RAM 103 set in the stack pointer (SP) (S361). Next, the main CPU 101 sets address data of the non-standard stack area in the main RAM 103 in the stack pointer (SP) (S362).

次いで、メインCPU101は、ナビデータを取得する(S363)。次いで、メインCPU101は、ナビ変換テーブルをメインRAM103内の規定外作業領域にセットする(S364)。 Next, the main CPU 101 acquires navigation data (S363). Next, the main CPU 101 sets the navigation conversion table in the non-standard work area in the main RAM 103 (S364).

次いで、メインCPU101は、ナビ変換テーブルを参照して第2インターフェース用押し順番号を取得する(S365)。次いで、メインCPU101は、取得した第2インターフェース用押し順番号を、規定外作業領域に設けられた規定外押し順番号格納領域(不図示)に格納する(S366)。次いで、メインCPU101は、規定外作業領域に設けられた押下位置テーブル選択カウンタの値に「0」をセットする(S367)。 Next, the main CPU 101 refers to the navigation conversion table and obtains the second interface push order number (S365). Next, the main CPU 101 stores the obtained second interface press order number in a specified external press order number storage area (not shown) provided in the non-standard work area (S366). Next, the main CPU 101 sets the value of the pressed position table selection counter provided in the non-standard work area to "0" (S367).

次いで、メインCPU101は、取得したナビデータが押し順ナビ(押し順役用のナビデータ)であるか否かを判別する(S368)。S368において、メインCPU101が、取得したナビデータが押し順ナビであると判別したとき(S368がYES判定の場合)、メインCPU101は、後述のS372の処理を行う。 Next, the main CPU 101 determines whether the acquired navigation data is push order navigation (navigation data for push order combinations) (S368). In S368, when the main CPU 101 determines that the acquired navigation data is push-order navigation (YES in S368), the main CPU 101 performs processing in S372, which will be described later.

一方、S368において、メインCPU101が、取得したナビデータが押し順ナビでないと判別したとき(S368がNO判定の場合)、メインCPU101は、取得したナビデータが1枚役A停止操作用のナビデータであるか否かを判別する(S369)。 On the other hand, in S368, when the main CPU 101 determines that the acquired navigation data is not the push order navigation (if NO in S368), the main CPU 101 determines that the acquired navigation data is the navigation data for the 1-card combination A stop operation. It is determined whether or not (S369).

S369において、メインCPU101が、取得したナビデータが1枚役A停止操作用のナビデータであると判別したとき(S369がYES判定の場合)、メインCPU101は、後述のS371の処理を行う。一方、S369において、メインCPU101が、取得したナビデータが1枚役A停止操作用のナビデータでないと判別したとき(S369がNO判定の場合)、メインCPU101は、押下位置テーブル選択カウンタの値に「1」を加算する(S370)。S370において、押下位置テーブル選択カウンタの値に「1」を加算する処理は、押下位置テーブル(不図示)から1枚役Bの押下位置を取得するために行われる処理である。 In S369, when the main CPU 101 determines that the acquired navigation data is navigation data for a one-card winning combination A stop operation (in the case of YES determination in S369), the main CPU 101 performs processing in S371, which will be described later. On the other hand, in S369, when the main CPU 101 determines that the acquired navigation data is not the navigation data for the 1-card combination A stop operation (if NO in S369), the main CPU 101 changes the value of the pressed position table selection counter to the value of the pressed position table selection counter. Add "1" (S370). In S370, the process of adding "1" to the value of the pressed position table selection counter is a process performed to obtain the pressed position of the 1-card combination B from the pressed position table (not shown).

S370の処理後又はS369がYES判定の場合、メインCPU101は、押下位置テーブル選択カウンタの値に「1」を加算する(S371)。S371において、押下位置テーブル選択カウンタの値に「1」を加算する処理は、押下位置テーブル(不図示)から1枚役A又は1枚役Bの押下位置を取得するために行われる処理である。 After the processing in S370 or when the determination in S369 is YES, the main CPU 101 adds "1" to the value of the pressed position table selection counter (S371). In S371, the process of adding "1" to the value of the pressed position table selection counter is a process performed to obtain the pressed position of 1-card combination A or 1-card combination B from the pressed position table (not shown). .

S371の処理後又はS368がYES判定の場合、メインCPU101は、押下位置テーブル選択カウンタの値に基づいて、押下位置テーブル(不図示)を選択する(S372)。次いで、メインCPU101は、選択した押下位置テーブルを参照して、3リール分(左リール3L、中リール3C及び右リール3R)の押下位置データを取得する(S373)。次いで、メインCPU101は、取得した押下位置データを規定外作業領域に設けられた規定外押下位置格納領域(不図示)に格納する(S374)。S367~S371の処理により、ナビデータが押し順ナビであれば、押下位置テーブル選択カウンタの値は「0」となり、ナビデータが1枚役A停止操作用のナビデータであれば、押下位置テーブル選択カウンタの値は「1」となり、ナビデータが1枚役B停止操作用のナビデータであれば、押下位置テーブル選択カウンタの値は「2」となる。すなわち、ナビデータに基づいて、押下位置データが取得される。 After the processing in S371 or when the determination is YES in S368, the main CPU 101 selects a pressed position table (not shown) based on the value of the pressed position table selection counter (S372). Next, the main CPU 101 refers to the selected pressed position table and obtains pressed position data for three reels (left reel 3L, middle reel 3C, and right reel 3R) (S373). Next, the main CPU 101 stores the obtained pressed position data in a non-standard pressed position storage area (not shown) provided in the non-standard work area (S374). Through the processing of S367 to S371, if the navigation data is the push order navigation, the value of the press position table selection counter becomes "0", and if the navigation data is navigation data for the 1-card combination A stop operation, the press position table selection counter becomes "0". The value of the selection counter becomes "1", and if the navigation data is navigation data for a one-card combination B stop operation, the value of the pressed position table selection counter becomes "2". That is, the pressed position data is acquired based on the navigation data.

なお、S369及びS371の処理は、押下位置の報知が必要となる内部当籤役が複数設けられている場合の処理であり、押下位置の報知が必要となる内部当籤役が一つしか設けられていない場合には、S369及びS371の処理は不要となる。また、図86では、上述したように、ART機能が作動している状態において1枚役A及び1枚役Bの押下位置が報知され得るようにしているが、これらの内部当籤役は成立・非成立での利益差が少ないため、押下位置を報知しないようにしてもよい。また、これに替えて、あるいはこれとともに、ボーナス役としての「RB」が成立可能な遊技においては、その押下位置を報知するため、「RB」に対応する押下位置データを取得して、「RB」を成立させ得る押下位置の報知が行われるようにしてもよい。 Note that the processes in S369 and S371 are performed when a plurality of internal winning combinations that require notification of the pressed position are provided, and only one internal winning combination that requires notification of the pressed position is provided. If there is no such information, the processes of S369 and S371 are unnecessary. In addition, in FIG. 86, as described above, the pressed positions of 1-card combination A and 1-card combination B can be notified when the ART function is activated, but these internal winning combinations may not be realized or Since the profit difference in the case of non-establishment is small, the pressed position may not be notified. In addition, instead of this, or in addition to this, in a game where "RB" can be established as a bonus combination, in order to notify the pressed position, the pressed position data corresponding to "RB" is acquired and the pressed position data corresponding to "RB" is acquired. '' may be notified of the pressed position that can satisfy the condition ``.''.

次いで、メインCPU101は、第2インターフェースボード出力処理を行う(S375)。なお、第2インターフェースボード出力処理の詳細については、後述の図87を参照しながら後で説明する。 Next, the main CPU 101 performs second interface board output processing (S375). Note that details of the second interface board output processing will be described later with reference to FIG. 87, which will be described later.

次いで、メインCPU101は、全レジスタの復帰処理を行う(S376)。次いで、メインCPU101は、S361で退避させたスタックエリアのアドレスデータをスタックポインタ(SP)にセットする(S377)。そして、S377の処理後、メインCPU101は、第2インターフェースボード制御処理を終了し、処理をメインフロー(図74参照)のS208に移す。 Next, the main CPU 101 performs restoration processing for all registers (S376). Next, the main CPU 101 sets the address data of the stack area saved in S361 in the stack pointer (SP) (S377). After the process of S377, the main CPU 101 ends the second interface board control process and moves the process to S208 of the main flow (see FIG. 74).

[第2インターフェースボード出力処理]
次に、図87を参照して、第2インターフェースボード制御処理(図86参照)中のS375で行う第2インターフェースボード出力処理について説明する。図87は、第2インターフェースボード出力処理の手順を示すフローチャートである。なお、この第2インターフェースボード出力処理は、メインRAM103の規定外作業領域で行われる。
[Second interface board output processing]
Next, with reference to FIG. 87, the second interface board output process performed in S375 in the second interface board control process (see FIG. 86) will be described. FIG. 87 is a flowchart showing the procedure of second interface board output processing. Note that this second interface board output processing is performed in a non-standard work area of the main RAM 103.

まず、メインCPU101は、第2インターフェース用シリアル回線(第2シリアル通信回路115:SCU2)を介して送信動作が行われているか否かを判別する(S381)。S381において、メインCPU101が、第2インターフェース用シリアル回線を介して送信動作が行われていると判別したとき(S381がYES判定の場合)、メインCPU101は、第2インターフェースボード出力処理を終了し、処理を第2インターフェースボード制御処理(図86参照)のS376に移す。 First, the main CPU 101 determines whether a transmission operation is being performed via the second interface serial line (second serial communication circuit 115: SCU2) (S381). In S381, when the main CPU 101 determines that a transmission operation is being performed via the second interface serial line (YES in S381), the main CPU 101 ends the second interface board output process, The process moves to S376 of the second interface board control process (see FIG. 86).

一方、S381において、メインCPU101が、第2インターフェース用シリアル回線を介して送信動作が行われていないと判別したとき(S381がNO判定の場合)、メインCPU101は、規定外作業領域に設けられたループカウンタの値に「3」(リールの個数)をセットし、シリアル通信用サム値に初期値「1」をセットする(S382)。次いで、メインCPU101は、第2インターフェース用シリアル回線(第2シリアル通信回路115:SCU2)を介して、送信開始データを送信する(S383)。 On the other hand, in S381, when the main CPU 101 determines that no transmission operation is being performed via the second interface serial line (if NO in S381), the main CPU 101 The loop counter value is set to "3" (the number of reels), and the serial communication sum value is set to the initial value "1" (S382). Next, the main CPU 101 transmits transmission start data via the second interface serial line (second serial communication circuit 115: SCU2) (S383).

次いで、メインCPU101は、所定のリール(回胴)の規定外押下位置格納領域を参照し、所定のリールの押下位置データを取得する(S384)。次いで、メインCPU101は、参照する規定外押下位置格納領域を次の対象リール(回胴)のそれに更新する(S385)。 Next, the main CPU 101 refers to the non-standard pressed position storage area of a predetermined reel (spinning drum) and acquires the pressed position data of the predetermined reel (S384). Next, the main CPU 101 updates the referenced non-standard pressed position storage area to that of the next target reel (spinning reel) (S385).

次いで、メインCPU101は、パルス変換データ(不図示)及び取得した押下位置データに基づいて、押下位置データ(図柄位置)に対応するパルス数データを取得する(S386)。なお、押下位置データ(図柄位置)とパルス数データとの対応関係の詳細については省略するが、例えば、取得した押下位置データ(図柄位置)が「3」(左リール3Lでは図柄「ベル」)である場合には、パルス数データとして「38」が取得され、押下位置データ(図柄位置)が「10」(左リール3Lでは図柄「チェリー1」)である場合には、パルス数データとして「155」が取得され、取得した押下位置データ(図柄位置)が「12」(左リール3Lでは図柄「白7-1」)である場合には、パルス数データとして「189」が取得される。 Next, the main CPU 101 acquires pulse number data corresponding to the pressed position data (symbol position) based on the pulse conversion data (not shown) and the acquired pressed position data (S386). The details of the correspondence between the pressed position data (symbol position) and the pulse number data will be omitted, but for example, if the acquired pressed position data (symbol position) is "3" (symbol "bell" on the left reel 3L). , "38" is obtained as the pulse number data, and when the pressed position data (symbol position) is "10" (symbol "Cherry 1" on the left reel 3L), "38" is obtained as the pulse number data. 155'' is acquired and the acquired pressed position data (symbol position) is ``12'' (symbol ``White 7-1'' on the left reel 3L), ``189'' is acquired as the pulse number data.

次いで、メインCPU101は、取得したパルス数データを第2インターフェース用シリアル回線(第2シリアル通信回路115:SCU2)を介して送信する(S387)。次いで、メインCPU101は、シリアル通信用サム値にパルス数データを加算する(S388)。次いで、メインCPU101は、ループカウンタの値を1減算する(S389)。 Next, the main CPU 101 transmits the acquired pulse number data via the second interface serial line (second serial communication circuit 115: SCU2) (S387). Next, the main CPU 101 adds the pulse number data to the serial communication sum value (S388). Next, the main CPU 101 subtracts 1 from the value of the loop counter (S389).

次いで、メインCPU101は、ループカウンタの値が「0」であるか否かを判別する(S390)。S390において、メインCPU101が、ループカウンタの値が「0」でないと判別したとき(S390がNO判定の場合)、メインCPU101は、対象リールを次のリールに変更するとともに、処理をS384に戻し、S384以降の処理を繰り返す。 Next, the main CPU 101 determines whether the value of the loop counter is "0" (S390). In S390, when the main CPU 101 determines that the value of the loop counter is not "0" (NO in S390), the main CPU 101 changes the target reel to the next reel and returns the process to S384. The process from S384 onward is repeated.

一方、S390において、メインCPU101が、ループカウンタの値が「0」であると判別したとき(S390がYES判定の場合)、メインCPU101は、シリアル通信用サム値を第2インターフェース用シリアル回線(第2シリアル通信回路115:SCU2)を介して送信する(S391)。そして、S391の処理後、メインCPU101は、第2インターフェースボード出力処理を終了し、処理を第2インターフェースボード制御処理(図86参照)のS376に移す。 On the other hand, in S390, when the main CPU 101 determines that the value of the loop counter is "0" (YES in S390), the main CPU 101 transfers the serial communication sum value to the second interface serial line ( 2 serial communication circuit 115: SCU2) (S391). After the process of S391, the main CPU 101 ends the second interface board output process and moves the process to S376 of the second interface board control process (see FIG. 86).

[引込優先順位格納処理]
次に、図88及び図89を参照して、メインフロー(図74参照)中のS212で行う引込優先順位格納処理について説明する。図88は、引込優先順位格納処理の手順を示すフローチャートである。また、図89は、引込優先順位格納処理中の後述のS625及びS626の処理を実行するためのソースプログラムの一例を示す図である。
[Attraction priority storage process]
Next, with reference to FIGS. 88 and 89, the attraction priority storage process performed in S212 in the main flow (see FIG. 74) will be described. FIG. 88 is a flowchart showing the procedure of the attraction priority order storage process. Further, FIG. 89 is a diagram showing an example of a source program for executing the processes of S625 and S626, which will be described later, during the attraction priority ranking storage process.

まず、メインCPU101は、検索リール数に「3」をセットする(S621)。次いで、メインCPU101は、引込優先順位テーブル選択処理を行う(S622)。この処理では、内部当籤役及び作動ストップボタンに基づいて、引込優先順位テーブル(不図示)が選択される。 First, the main CPU 101 sets the number of search reels to "3" (S621). Next, the main CPU 101 performs attraction priority table selection processing (S622). In this process, an attraction priority table (not shown) is selected based on the internal winning combination and the operation stop button.

次いで、メインCPU101は、引込優先順位格納領域選択処理を行う(S623)。この処理では、検索対象のリールの引込優先順位データ格納領域が選択される。次いで、メインCPU101は、図柄チェック数(回数)として「20」をセットする(S624)。 Next, the main CPU 101 performs an attraction priority storage area selection process (S623). In this process, the attraction priority data storage area of the reel to be searched is selected. Next, the main CPU 101 sets "20" as the number of symbol checks (S624).

次いで、メインCPU101は、図柄コード取得処理を行う(S625)。この処理では、図柄チェック数に対応した入賞作動フラグ格納領域及び図柄コード格納領域を参照して、図柄コードを取得する。なお、図柄コード取得処理の詳細については、後述の図90を参照しながら後で説明する。 Next, the main CPU 101 performs a symbol code acquisition process (S625). In this process, the symbol code is acquired by referring to the winning operation flag storage area and the symbol code storage area that correspond to the number of symbol checks. The details of the symbol code acquisition process will be described later with reference to FIG. 90, which will be described later.

次いで、メインCPU101は、論理積演算処理を行う(S626)。この処理では、メインCPU101は、入賞作動フラグデータの生成処理を行う。論理積演算処理の詳細については、後述の図92を参照しながら後で説明する。 Next, the main CPU 101 performs logical product operation processing (S626). In this process, the main CPU 101 performs a process of generating winning activation flag data. Details of the logical product calculation process will be described later with reference to FIG. 92, which will be described later.

次いで、メインCPU101は、引込優先順位取得処理を行う(S627)。この処理では、メインCPU101は、入賞作動フラグ(表示役)格納領域(図25参照)内においてビットが「1」にセットされており、かつ、当り要求フラグ格納領域でビットが「1」にされている役について、引込優先順位テーブル(不図示)を参照して、引込優先順位データを取得する。なお、引込優先順位取得処理の詳細については、後述の図93及び図94を参照しながら後で説明する。 Next, the main CPU 101 performs attraction priority order acquisition processing (S627). In this process, the main CPU 101 sets the bit to "1" in the winning activation flag (display combination) storage area (see FIG. 25), and sets the bit to "1" in the winning request flag storage area. For the winning combination, the attraction priority table (not shown) is referred to to obtain attraction priority data. Note that details of the attraction priority order acquisition process will be described later with reference to FIGS. 93 and 94, which will be described later.

次いで、メインCPU101は、取得した引込優先順位データをメインRAM103内の引込優先順位データ格納領域(不図示)に格納する(S628)。この際、引込優先順位データは、各優先順位の値と、格納領域のビットとが対応するように引込優先順位データ格納領域に格納される。 Next, the main CPU 101 stores the acquired attraction priority data in an attraction priority data storage area (not shown) in the main RAM 103 (S628). At this time, the attraction priority data is stored in the attraction priority data storage area such that the value of each priority corresponds to the bit of the storage area.

なお、引込優先順位データ格納領域には、メインリールの種類毎に優先順位データの格納領域が設けられる。各引込優先順位データ格納領域には、対応するメインリールの各図柄位置「0」~「19」に応じて決定された引込優先順位データが格納される。本実施形態では、この引込優先順位データ格納領域を参照することにより、停止テーブルに基づいて決定された滑り駒数の他に、より適切な滑り駒数が存在するか否かを検索する。 The attraction priority data storage area is provided with a priority data storage area for each type of main reel. Each attraction priority data storage area stores attraction priority data determined according to each symbol position "0" to "19" of the corresponding main reel. In this embodiment, by referring to this attraction priority order data storage area, it is searched whether or not there is a more appropriate number of sliding pieces in addition to the number of sliding pieces determined based on the stop table.

引込優先順位データ格納領域に格納される優先順位引込データの内容は、引込優先順位データを決定する際に参照された引込優先順位テーブル内の引込優先順位テーブル番号の種類によって異なる。また、引込優先順位データは、その値が大きいほど優先順位が高いことを表す。引込優先順位データを参照することにより、メインリールの周面に配された各図柄間における優先順位の相対的な評価が可能となる。すなわち、引込優先順位データとして最も大きい値が決定されている図柄が最も優先順位の高い図柄となる。したがって、引込優先順位データは、メインリールの周面に配された各図柄間の順位を示すものともいえる。なお、引込優先順位データの値が等しい図柄が複数存在する場合には、優先順序テーブルが規定する優先順序に従って一つの図柄が決定される。 The contents of the priority attraction data stored in the attraction priority data storage area vary depending on the type of attraction priority table number in the attraction priority table referred to when determining the attraction priority data. In addition, the attraction priority data indicates that the larger the value, the higher the priority. By referring to the pull-in priority data, it is possible to make a relative evaluation of the priority among the symbols arranged on the circumference of the main reel. That is, the symbol for which the largest value has been determined as the attraction priority data becomes the symbol with the highest priority. Therefore, the attraction priority order data can be said to indicate the order among the symbols arranged on the circumference of the main reel. Note that if there are a plurality of symbols with the same value of attraction priority data, one symbol is determined according to the priority order defined by the priority order table.

次いで、メインCPU101は、引込優先順位格納領域の更新処理を行う(S629)。この処理では、メインCPU101は、次のチェック図柄の引込優先順位データ格納領域をセットする。次いで、メインCPU101は、図柄チェック数を1減算する(S630)。次いで、メインCPU101は、図柄チェック数が「0」であるか否かを判別する(S631)。 Next, the main CPU 101 performs an update process for the attraction priority storage area (S629). In this process, the main CPU 101 sets the attraction priority order data storage area for the next check symbol. Next, the main CPU 101 subtracts 1 from the number of symbol checks (S630). Next, the main CPU 101 determines whether the number of symbol checks is "0" (S631).

S631において、メインCPU101が、図柄チェック数が「0」でないと判別したとき(S631がNO判定の場合)、メインCPU101は、処理をS625の処理に戻し、S625以降の処理を繰り返す。一方、S631において、メインCPU101が、図柄チェック数が「0」であると判別したとき(S631がYES判定の場合)、メインCPU101は、検索対象リールの変更処理を行う(S632)。 In S631, when the main CPU 101 determines that the number of symbol checks is not "0" (NO in S631), the main CPU 101 returns the process to S625 and repeats the process from S625 onwards. On the other hand, in S631, when the main CPU 101 determines that the number of symbol checks is "0" (YES in S631), the main CPU 101 performs a search target reel change process (S632).

次いで、メインCPU101は、検索リール数を1減算する(S633)。次いで、メインCPU101は、検索リール数が「0」であるか否か、すなわち、全てのメインリールに対して上述した一連の処理が行われたか否かを判別する(S634)。 Next, the main CPU 101 subtracts 1 from the number of search reels (S633). Next, the main CPU 101 determines whether the number of search reels is "0", that is, whether the series of processes described above have been performed on all main reels (S634).

S634において、メインCPU101が、検索リール数が「0」でないと判別したとき(S634がNO判定の場合)、メインCPU101は、処理をS622の処理に戻し、S622以降の処理を繰り返す。一方、S634において、メインCPU101が、検索リール数が「0」であると判別したとき(S634がYES判定の場合)、メインCPU101は、引込優先順位格納処理を終了し、処理をメインフロー(図74参照)のS213に移す。 In S634, when the main CPU 101 determines that the number of search reels is not "0" (NO in S634), the main CPU 101 returns the process to S622 and repeats the process from S622 onwards. On the other hand, in S634, when the main CPU 101 determines that the number of search reels is "0" (YES in S634), the main CPU 101 ends the attraction priority storage process and continues the process in the main flow (Fig. 74)), the process moves to S213.

本実施形態では、上述のようにして引込優先順位格納処理が行われる。上述した引込優先順位格納処理中のS625及びS626の処理は、メインCPU101が、図89のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the attraction priority storage process is performed as described above. The processes of S625 and S626 during the above-described attraction priority storage process are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 89.

その中で、S626の論理積演算処理は、メインCPU101が図89中のソースコード「CALLF SB_DAND_00」を実行することにより行われる。「CALLF」命令は、上述のようにメインCPU101専用の2バイト命令コードであり、図89中のソースコード「CALLF SB_DAND_00」が実行されると、「SB_DAND_00」で指定されているアドレスに、処理をジャンプさせ、論理積演算処理が開始される。 Among them, the logical product operation process in S626 is performed by the main CPU 101 executing the source code "CALLF SB_DAND_00" in FIG. As mentioned above, the "CALLF" instruction is a 2-byte instruction code dedicated to the main CPU 101, and when the source code "CALLF SB_DAND_00" in FIG. 89 is executed, the process is sent to the address specified by "SB_DAND_00". A jump is made, and logical product operation processing is started.

[図柄コード取得処理]
次に、図90及び図91を参照して、引込優先順位格納処理(図88参照)中のS625で行う図柄コード取得処理について説明する。図90は、図柄コード取得処理の手順を示すフローチャートであり、図91は、図柄コード取得処理を実行するためのソースプログラムの一例を示す図である。
[Design code acquisition process]
Next, with reference to FIGS. 90 and 91, the symbol code acquisition process performed in S625 during the attraction priority ranking storage process (see FIG. 88) will be described. FIG. 90 is a flowchart showing the procedure of the symbol code acquisition process, and FIG. 91 is a diagram showing an example of a source program for executing the symbol code acquisition process.

まず、メインCPU101は、入賞作動フラグ格納領域のクリア処理を行う(S641)。この処理では、メインCPU101は、入賞作動フラグ格納領域(図25参照)内の全ての格納領域に「0」をセットする。次いで、メインCPU101は、第1リール図柄配置テーブル(図14参照)をセットする(S642)。 First, the main CPU 101 clears the winning operation flag storage area (S641). In this process, the main CPU 101 sets "0" to all storage areas in the winning operation flag storage area (see FIG. 25). Next, the main CPU 101 sets the first reel symbol arrangement table (see FIG. 14) (S642).

次いで、メインCPU101は、第1リール(左リール3L)の停止時であるか否かを判別する(S643)。 Next, the main CPU 101 determines whether or not the first reel (left reel 3L) is stopped (S643).

S643において、メインCPU101が、第1リール(左リール3L)の停止時であると判別したとき(S643がYES判定の場合)、メインCPU101は、後述のS647の処理を行う。一方、S643において、メインCPU101が、第1リール(左リール3L)の停止時でないと判別したとき(S643がNO判定の場合)、メインCPU101は、第2リール図柄配置テーブル(図14参照)をセットする(S644)。この処理では、S642の処理でセットされた第1リール図柄配置テーブルが、第2リール図柄配置テーブルで上書きされる。 In S643, when the main CPU 101 determines that the first reel (left reel 3L) is stopped (YES in S643), the main CPU 101 performs processing in S647, which will be described later. On the other hand, when the main CPU 101 determines in S643 that the first reel (left reel 3L) is not stopped (NO determination in S643), the main CPU 101 reads the second reel symbol arrangement table (see FIG. 14). Set (S644). In this process, the first reel symbol arrangement table set in the process of S642 is overwritten with the second reel symbol arrangement table.

次いで、メインCPU101は、第2リール(中リール3C)の停止時であるか否かを判別する(S645)。 Next, the main CPU 101 determines whether or not the second reel (middle reel 3C) is stopped (S645).

S645において、メインCPU101が、第2リール(中リール3C)の停止時であると判別したとき(S645がYES判定の場合)、メインCPU101は、後述のS647の処理を行う。一方、S645において、メインCPU101が、第2リール(中リール3C)の停止時でないと判別したとき(S645がNO判定の場合)、メインCPU101は、第3リール図柄配置テーブル(図14参照)をセットする(S646)。この処理では、S644の処理でセットされた第2リール図柄配置テーブルが、第3リール図柄配置テーブルで上書きされる。 In S645, when the main CPU 101 determines that the second reel (middle reel 3C) is stopped (YES in S645), the main CPU 101 performs processing in S647, which will be described later. On the other hand, when the main CPU 101 determines in S645 that the second reel (middle reel 3C) is not stopped (NO in S645), the main CPU 101 reads the third reel symbol arrangement table (see FIG. 14). Set (S646). In this process, the second reel symbol arrangement table set in the process of S644 is overwritten with the third reel symbol arrangement table.

S646の処理後、又は、S643或いはS645がYES判定の場合、メインCPU101は、停止制御対象のリールに対する停止操作実行時の図柄チェック処理を行い、図柄チェック処理により取得された図柄に対応する図柄対応入賞作動テーブル(不図示)を取得する(S647)。図柄対応入賞作動テーブル(不図示)は、停止した図柄に応じて停止表示され得る入賞作動フラグ(表示役)を示すデータが格納されるものである。例えば、第1リール(左リール3L)停止時であり、停止操作時に有効ライン上に位置する図柄が「赤BAR」である場合(図17~図21参照)、「REP33,95,98~101」、及び「NML89,93~96,108~112,133~136」を示すデータが格納された図柄対応入賞作動テーブルの先頭アドレスを取得する。 After the process of S646, or if S643 or S645 is YES, the main CPU 101 performs a symbol check process when executing a stop operation on the reel that is subject to stop control, and selects a symbol corresponding to the symbol obtained by the pattern check process. A winning operation table (not shown) is obtained (S647). The symbol-based winning operation table (not shown) stores data indicating winning operation flags (display combinations) that can be stopped and displayed according to the stopped symbols. For example, when the first reel (left reel 3L) is stopped and the symbol located on the active line at the time of the stop operation is "Red BAR" (see Figures 17 to 21), "REP33, 95, 98 to 101 ” and “NML89, 93 to 96, 108 to 112, 133 to 136” are stored.

次いで、メインCPU101は、入賞作動フラグ格納領域をセットする(S648)。次いで、メインCPU101は、圧縮データ格納処理を行う(S649)。この処理では、メインCPU101は、主に、図柄対応入賞作動テーブルに格納された入賞可能な入賞作動フラグデータを、入賞作動フラグ格納領域内の対応する格納領域に転送(展開)する処理を行う。 Next, the main CPU 101 sets a winning activation flag storage area (S648). Next, the main CPU 101 performs compressed data storage processing (S649). In this process, the main CPU 101 mainly performs a process of transferring (expanding) the winning operation flag data that is possible to win stored in the symbol corresponding winning operation table to the corresponding storage area in the winning operation flag storage area.

S649の処理後、メインCPU101は、圧縮データ格納処理により更新された入賞作動フラグ格納領域をセットし、図柄コード格納領域をセットし、入賞作動フラグ格納領域のデータ長(本実施形態では7バイト)をセットする(S650)。そして、S650の処理後、メインCPU101は、図柄コード取得処理を終了し、処理を引込優先順位格納処理(図88参照)のS626に移す。 After the processing in S649, the main CPU 101 sets the winning activation flag storage area updated by the compressed data storage process, sets the symbol code storage area, and sets the data length of the winning activation flag storage area (7 bytes in this embodiment). is set (S650). After the process of S650, the main CPU 101 ends the symbol code acquisition process and moves the process to S626 of the attraction priority order storage process (see FIG. 88).

本実施形態では、上述のようにして図柄コード取得処理が行われる。なお、上述した図柄コード取得処理は、メインCPU101が、図91のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中でも、S649の圧縮データ格納処理は、メインCPU101が図91中のソースコード「CALLF SB_BTEP_00」を実行することにより行われる。 In this embodiment, the symbol code acquisition process is performed as described above. The above-described symbol code acquisition process is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 91. Among them, the compressed data storage process in S649 is performed by the main CPU 101 executing the source code "CALLF SB_BTEP_00" in FIG.

「CALLF」命令は、上述のようにメインCPU101専用の2バイト命令コードであり、図91中のソースコード「CALLF SB_BTEP_00」が実行されると、「SB_BTEP_00」で指定されているアドレスに、処理をジャンプさせ、圧縮データ格納処理が開始される。そして、この圧縮データ格納処理では、上述のように、各リールの図柄対応入賞作動フラグテーブルに格納された入賞作動フラグデータ(圧縮データ)が、入賞作動フラグ格納領域に展開(コピー)される。 As mentioned above, the "CALLF" instruction is a 2-byte instruction code dedicated to the main CPU 101, and when the source code "CALLF SB_BTEP_00" in FIG. 91 is executed, the process is sent to the address specified by "SB_BTEP_00". A jump is made, and compressed data storage processing is started. In this compressed data storage process, as described above, the winning activation flag data (compressed data) stored in the symbol-corresponding winning activation flag table of each reel is expanded (copied) to the winning activation flag storage area.

なお、本実施形態では、上述した図柄コード取得処理中のS647~S649で説明した処理手順で入賞に係るデータの圧縮・展開処理を行い、かつ、その処理の中で上述したメインCPU101専用命令コードを用いることにより、入賞に係るデータの圧縮・展開処理の効率化を図ることができるとともに、限られたメインRAM103の容量を有効活用することができる。 In addition, in this embodiment, the data related to winning is compressed and expanded using the processing procedure explained in S647 to S649 during the above-mentioned symbol code acquisition processing, and during the processing, the instruction code dedicated to the main CPU 101 is used. By using this, it is possible to improve the efficiency of compression/decompression processing of data related to winnings, and it is also possible to effectively utilize the limited capacity of the main RAM 103.

また、本実施形態では、図柄コード取得処理中のS649の圧縮データ格納処理において、「CALLF」命令で指定するジャンプ先のアドレス「SB_BTEP_00」は、図柄設定処理(図74のS205参照)内で実行される圧縮データ格納処理(不図示)において、「CALLF」命令で指定するジャンプ先のアドレスと同じとなるように構成している。すなわち、本実施形態では、図柄コード取得処理で行う圧縮データ格納処理を実行するためのソースプログラムが、図柄設定処理で行う圧縮データ格納処理を実行するためのソースプログラムと同じであり、圧縮データ格納処理のソースプログラムが共有化(モジュール化)されている。それゆえ、それぞれ別個に圧縮データ格納処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 In addition, in this embodiment, in the compressed data storage process in S649 during the symbol code acquisition process, the jump destination address "SB_BTEP_00" specified by the "CALLF" command is executed in the symbol setting process (see S205 in FIG. 74). In the compressed data storage process (not shown) to be performed, the address is configured to be the same as the jump destination address specified by the "CALLF" instruction. That is, in this embodiment, the source program for executing the compressed data storage process performed in the symbol code acquisition process is the same as the source program for executing the compressed data storage process performed in the symbol setting process, and The processing source program is shared (modularized). Therefore, since there is no need to provide separate source programs for compressed data storage processing, the capacity of the source programs (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

[論理積演算処理]
次に、図92を参照して、例えば、引込優先順位格納処理(図88参照)中のS626で行う論理積演算処理について説明する。図92は、論理積演算処理の手順を示すフローチャートである。なお、図92に示す論理積演算処理は、引込優先順位格納処理(図88参照)中のS626だけでなく、後述の引込優先順位取得処理(後述の図93及び図94参照)中のS687においても実行される。
[Logical AND operation processing]
Next, with reference to FIG. 92, a description will be given, for example, of the logical product calculation process performed in S626 during the attraction priority ranking storage process (see FIG. 88). FIG. 92 is a flowchart showing the procedure of the logical product operation process. Note that the logical product calculation process shown in FIG. 92 is performed not only in S626 during the attraction priority storage process (see FIG. 88) but also in S687 during the attraction priority acquisition process (see FIGS. 93 and 94 described later). is also executed.

引込優先順位格納処理(図88参照)中のS626で実行される論理積演算処理において、論理積演算される2つのデータは、上述した図柄コード取得処理中のS650でセットされた入賞作動フラグ格納領域のデータ、及び、図柄コード格納領域のデータである。そして、前者のデータが後述の「論理積先データ」に対応し、後者のデータが後述の「論理積元データ」に対応する。また、この場合、上述した図柄コード取得処理中のS650でセットされたデータ長(37バイト)のバイト数「37」が後述の「論理積回数」に対応する。 In the logical AND calculation process executed in S626 during the attraction priority storage process (see FIG. 88), the two data to be logically ANDed are the winning activation flag storage set in S650 during the symbol code acquisition process described above. These are the data of the area and the data of the symbol code storage area. The former data corresponds to "logical product destination data" described later, and the latter data corresponds to "logical product source data" described later. Further, in this case, the number of bytes "37" of the data length (37 bytes) set in S650 during the above-described symbol code acquisition process corresponds to the "number of logical products" described later.

一方、後述の引込優先順位取得処理(後述の図93及び図94参照)中のS687で実行される論理積演算処理において、論理積演算される2つのデータは、当り(引込)要求フラグ格納領域のデータ、及び、入賞作動フラグ格納領域のデータである。そして、前者のデータが後述の「論理積先データ」に対応し、後者のデータが後述の「論理積元データ」に対応する。また、この場合、後述の図95B中に記載のRT作動組み合わせ表示フラグのデータ長(4バイト)のバイト数「4」が後述の「論理積回数」に対応する。なお、当り要求フラグ格納領域及び入賞作動フラグ格納領域のデータ長であるバイト数「37」を後述の「論理積回数」に対応させるようにしてもよい。 On the other hand, in the logical AND calculation process executed in S687 during the attraction priority order acquisition process (see FIGS. 93 and 94 described later), the two data to be logically ANDed are stored in the hit (attraction) request flag storage area. and the data of the winning operation flag storage area. The former data corresponds to "logical product destination data" described later, and the latter data corresponds to "logical product source data" described later. Further, in this case, the number of bytes "4" in the data length (4 bytes) of the RT operation combination display flag described in FIG. 95B, which will be described later, corresponds to the "number of logical products", which will be described later. In addition, the number of bytes "37" which is the data length of the winning request flag storage area and the winning activation flag storage area may be made to correspond to the later-described "number of logical products".

まず、メインCPU101は、論理積元データ(例えば、図柄コード格納領域のデータ)を取得する(S661)。次いで、メインCPU101は、論理積元データと論理積先データ(例えば、入賞作動フラグ格納領域のデータ)との論理積演算を行い、その演算結果を論理積先データとして保存する(S662)。 First, the main CPU 101 acquires logical product source data (for example, data in the symbol code storage area) (S661). Next, the main CPU 101 performs a logical product operation on the logical product source data and the logical product destination data (for example, data in the winning operation flag storage area), and stores the result of the calculation as the logical product destination data (S662).

次いで、メインCPU101は、取得する論理積元データのアドレスを1加算する(S663)。次いで、メインCPU101は、参照する論理積先データのアドレスを1加算する(S664)。 Next, the main CPU 101 adds 1 to the address of the acquired logical product data (S663). Next, the main CPU 101 adds 1 to the address of the referenced logical destination data (S664).

次いで、メインCPU101は、論理積回数を1減算する(S665)。次いで、メインCPU101は、論理積回数が「0」であるか否かを判別する(S666)。 Next, the main CPU 101 subtracts 1 from the number of logical products (S665). Next, the main CPU 101 determines whether the number of logical products is "0" (S666).

S666において、メインCPU101が、論理積回数が「0」でないと判別したとき(S666がNO判定の場合)、メインCPU101は、処理をS661の処理に戻し、S661以降の処理を繰り返す。一方、S666において、メインCPU101が、論理積回数が「0」であると判別したとき(S666がYES判定の場合)、メインCPU101は、論理積演算処理を終了し、処理を例えば引込優先順位格納処理(図88参照)のS627に移す。 In S666, when the main CPU 101 determines that the number of logical products is not "0" (NO in S666), the main CPU 101 returns the process to S661 and repeats the process from S661 onwards. On the other hand, in S666, when the main CPU 101 determines that the number of logical products is "0" (in the case of YES determination in S666), the main CPU 101 ends the logical product calculation process, and stores the process, for example, in the attraction priority order. The process moves to step S627 (see FIG. 88).

[引込優先順位取得処理]
次に、図93~図95を参照して、引込優先順位格納処理(図88参照)中のS627で行う引込優先順位取得処理について説明する。なお、図93及び図94は、引込優先順位取得処理の手順を示すフローチャートである。図95Aは、引込優先順位取得処理中の後述のS680~S683の処理を実行するためのソースプログラムの一例を示す図であり、図95Bは、引込優先順位取得処理中の後述のS686の処理を実行するためのソースプログラムの一例を示す図である。
[Attracting priority order acquisition process]
Next, with reference to FIGS. 93 to 95, the attraction priority order acquisition process performed in S627 during the attraction priority order storage process (see FIG. 88) will be described. Note that FIGS. 93 and 94 are flowcharts showing the procedure of the attraction priority order acquisition process. FIG. 95A is a diagram showing an example of a source program for executing the processing of S680 to S683 described later during the attraction priority order acquisition process, and FIG. 95B is a diagram showing an example of a source program for executing the processing of S686 described later during the attraction priority order acquisition process. FIG. 2 is a diagram showing an example of a source program to be executed.

まず、メインCPU101は、右リール3R(特定の表示列)のチェック時であるか否かを判別する(S671)。 First, the main CPU 101 determines whether or not it is time to check the right reel 3R (specific display column) (S671).

S671において、メインCPU101が、右リール3Rのチェック時でないと判別したとき(S671がNO判定の場合)、メインCPU101は、後述のS674の処理を行う。一方、S671において、メインCPU101が、右リール3Rのチェック時であると判別したとき(S671がYES判定の場合)、メインCPU101は、内部当籤役に係る図柄組合せ(入賞役)に「ANY役」(所定の図柄の組合せ)が含まれるか否かを判別する(S672)。ここで、「ANY役」とは、少なくとも右リール3Rの停止図柄に関係なく入賞が確定する役(少なくとも右リール3Rの停止図柄が任意の図柄である入賞役)のことをいう。なお、本実施形態では、「ANY役」は設けられていない。 In S671, when the main CPU 101 determines that it is not the time to check the right reel 3R (NO in S671), the main CPU 101 performs processing in S674, which will be described later. On the other hand, in S671, when the main CPU 101 determines that it is time to check the right reel 3R (in the case of YES determination in S671), the main CPU 101 selects the symbol combination (winning combination) related to the internal winning combination as "ANY combination". It is determined whether or not (predetermined combination of symbols) is included (S672). Here, the "ANY combination" refers to a combination in which winning is determined regardless of the symbols stopped on the right reel 3R (at least a winning combination in which the symbols stopped on the right reel 3R are arbitrary symbols). Note that in this embodiment, an "ANY role" is not provided.

S672において、メインCPU101が、内部当籤役に係る図柄組合せに「ANY役」が含まれないと判別したとき(S672がNO判定の場合)、メインCPU101は、後述のS674の処理を行う。一方、S672において、メインCPU101が、内部当籤役に係る図柄組合せに「ANY役」が含まれると判別したとき(S672がYES判定の場合)、メインCPU101は、入賞作動フラグ格納領域内の「ANY役」に対応する格納領域をマスクする(S673)。具体的には、メインCPU101は、入賞作動フラグ格納領域内の「ANY役」に対応するビットに「1」をセットする。 In S672, when the main CPU 101 determines that the "ANY combination" is not included in the symbol combination related to the internal winning combination (NO determination in S672), the main CPU 101 performs the process of S674, which will be described later. On the other hand, in S672, when the main CPU 101 determines that "ANY combination" is included in the symbol combination related to the internal winning combination (in the case of YES determination in S672), the main CPU 101 selects "ANY combination" in the winning activation flag storage area. The storage area corresponding to the winning combination is masked (S673). Specifically, the main CPU 101 sets "1" to the bit corresponding to "ANY combination" in the winning operation flag storage area.

S673の処理後、又は、S671或いはS672がNO判定の場合、メインCPU101は、入賞作動フラグ格納領域(図25参照)のアドレスとして、その最後尾の格納領域のアドレスに「1」を加算したアドレスをセットし、停止禁止データをセットし、入賞作動フラグデータ長(入賞作動フラグ格納領域のデータ長:本実施形態では、7バイト)をセットする(S674)。次いで、メインCPU101は、ストックボタン作動カウンタの値、及び、ストップボタン作動状態を取得する(S675)。なお、ストップボタン作動カウンタは、停止操作が検出されているストップボタンの数を管理するためのカウンタである。また、ストップボタン作動状態は、作動ストップボタン格納領域(図28参照)を参照することにより取得される。 After the process of S673, or if the determination is NO in S671 or S672, the main CPU 101 uses the address obtained by adding "1" to the address of the last storage area as the address of the winning activation flag storage area (see FIG. 25). is set, stop prohibition data is set, and winning operation flag data length (data length of winning operation flag storage area: in this embodiment, 7 bytes) is set (S674). Next, the main CPU 101 acquires the value of the stock button operation counter and the stop button operation state (S675). Note that the stop button operation counter is a counter for managing the number of stop buttons for which a stop operation has been detected. Further, the stop button operation state is acquired by referring to the operation stop button storage area (see FIG. 28).

次いで、メインCPU101は、セットされている入賞作動フラグ格納領域のアドレスを1減算(-1更新)する(S676)。次いで、メインCPU101は、セットされている入賞作動フラグ格納領域とそれに対応する当り要求フラグ格納領域(図25参照)とから当り要求フラグデータを生成し、該生成された当り要求フラグデータに基づいて禁止入賞作動位置を生成する(S677)。 Next, the main CPU 101 subtracts 1 from the address of the set winning operation flag storage area (updates by -1) (S676). Next, the main CPU 101 generates winning request flag data from the set winning operation flag storage area and the corresponding winning request flag storage area (see FIG. 25), and based on the generated winning request flag data. A prohibited winning activation position is generated (S677).

次いで、メインCPU101は、停止操作位置が禁止入賞作動位置であるか否かを判別する(S678)。 Next, the main CPU 101 determines whether the stop operation position is the prohibited winning operation position (S678).

S678において、メインCPU101が、停止操作位置が禁止入賞作動位置でないと判別したとき(S678がNO判定の場合)、メインCPU101は、後述のS684の処理を行う。一方、S678において、メインCPU101が、停止操作位置が禁止入賞作動位置であると判別したとき(S678がYES判定の場合)、メインCPU101は、ストップボタン作動カウンタの値が第3停止の値であるか否かを判別する(S679)。 In S678, when the main CPU 101 determines that the stop operation position is not the prohibited winning activation position (NO determination in S678), the main CPU 101 performs the process of S684, which will be described later. On the other hand, in S678, when the main CPU 101 determines that the stop operation position is the prohibited winning activation position (YES in S678), the main CPU 101 determines that the value of the stop button activation counter is the third stop value. It is determined whether or not (S679).

S679において、メインCPU101が、ストップボタン作動カウンタの値が第3停止の値であると判別したとき(S679がYES判定の場合)、メインCPU101は、後述のS705の処理を行う。一方、S679において、メインCPU101が、ストップボタン作動カウンタの値が第3停止の値でないと判別したとき(S679がNO判定の場合)、メインCPU101は、ストップボタン作動カウンタの値が第2停止の値であるか否かを判別する(S680)。 In S679, when the main CPU 101 determines that the value of the stop button operation counter is the third stop value (YES in S679), the main CPU 101 performs the process of S705, which will be described later. On the other hand, in S679, when the main CPU 101 determines that the value of the stop button activation counter is not the value for the third stop (if NO in S679), the main CPU 101 determines that the value of the stop button activation counter is not the value for the second stop. It is determined whether it is a value (S680).

S680において、メインCPU101が、ストップボタン作動カウンタの値が第2停止の値でないと判別したとき(S680がNO判定の場合)、メインCPU101は、後述のS684の処理を行う。一方、S680において、メインCPU101が、ストップボタン作動カウンタの値が第2停止の値であると判別したとき(S680がYES判定の場合)、メインCPU101は、右リール3Rの停止後であるか否かを判別する(S681)。 In S680, when the main CPU 101 determines that the value of the stop button actuation counter is not the second stop value (NO determination in S680), the main CPU 101 performs processing in S684, which will be described later. On the other hand, in S680, when the main CPU 101 determines that the value of the stop button operation counter is the second stop value (YES in S680), the main CPU 101 determines whether the right reel 3R has stopped or not. (S681).

S681において、メインCPU101が、右リール3Rの停止後であると判別したとき(S681がYES判定の場合)、メインCPU101は、後述のS684の処理を行う。一方、S681において、メインCPU101が、右リール3Rの停止後でないと判別したとき(S681がNO判定の場合)、メインCPU101は、当り要求フラグが「ANY役」の干渉を受ける可能性があるフラグでないか否か(内部当籤役に係る図柄組合せ(入賞役)に「ANY役」が含まれないか否か)を判別する(S682)。 In S681, when the main CPU 101 determines that the right reel 3R has stopped (YES in S681), the main CPU 101 performs the process in S684, which will be described later. On the other hand, in S681, when the main CPU 101 determines that the right reel 3R has not been stopped (NO determination in S681), the main CPU 101 determines that the hit request flag is a flag that may be interfered with by the "ANY combination". (S682)

S682において、メインCPU101が、当り要求フラグが「ANY役」の干渉を受ける可能性があるフラグでないと判別したとき(S682がYES判定の場合)、メインCPU101は、後述のS684の処理を行う。一方、S682において、メインCPU101が、当り要求フラグが「ANY役」の干渉を受ける可能性があるフラグであると判別したとき(S682がNO判定の場合)、メインCPU101は、現チェックが「ANY役」を含む当り要求フラグのチェック時であるか否かを判別する(S683)。 In S682, when the main CPU 101 determines that the winning request flag is not a flag that is likely to be interfered with by the "ANY combination" (in the case of YES determination in S682), the main CPU 101 performs the process of S684, which will be described later. On the other hand, in S682, when the main CPU 101 determines that the winning request flag is a flag that may be interfered with by the "ANY combination" (if S682 is a NO determination), the main CPU 101 determines that the current check is "ANY combination". It is determined whether or not it is time to check the winning request flag including the winning combination (S683).

S683において、メインCPU101が、現チェックが「ANY役」を含む当り要求フラグのチェック時であると判別したとき(S683がYES判定の場合)、メインCPU101は、後述のS705の処理を行う。 In S683, when the main CPU 101 determines that the current check is the time of checking the winning request flag including the "ANY combination" (in the case of YES determination in S683), the main CPU 101 performs the process of S705, which will be described later.

一方、S683において、メインCPU101が、現チェックが「ANY役」を含む当り要求フラグのチェック時でないと判別したとき(S683がNO判定の場合)、S678或いはS680がNO判定の場合、又は、S681或いはS682がYES判定の場合、メインCPU101は、入賞作動フラグデータ長を1減算する(S684)。次いで、メインCPU101は、入賞作動フラグデータ長が「0」であるか否かを判別する(S685)。 On the other hand, in S683, when the main CPU 101 determines that the current check is not when checking the winning request flag including "ANY combination" (if S683 is a NO determination), if S678 or S680 is a NO determination, or in S681 Alternatively, if S682 is YES, the main CPU 101 subtracts 1 from the winning operation flag data length (S684). Next, the main CPU 101 determines whether the winning operation flag data length is "0" (S685).

S685において、メインCPU101が、入賞作動フラグデータ長が「0」でないと判別したとき(S685がNO判定の場合)、メインCPU101は、処理をS676の処理に戻し、S676以降の処理を繰り返す。 In S685, when the main CPU 101 determines that the winning activation flag data length is not "0" (NO in S685), the main CPU 101 returns the process to S676 and repeats the process from S676 onwards.

一方、S685において、メインCPU101が、入賞作動フラグデータ長が「0」であると判別したとき(S685がYES判定の場合)、メインCPU101は、停止制御用引込要求フラグ設定処理を行う(S686)。この処理は、メインCPU101により、図95Bのソースプログラムで規定されている各処理が順次実行されることにより行われる。それゆえ、この処理の中では、図92で説明した論理積演算処理が行われる。なお、S686の処理内で実行される論理積演算処理では、上述のように、当り(引込)要求フラグ格納領域のデータが「論理積先データ」にセットされ、入賞作動フラグ格納領域のデータが「論理積元データ」にセットされ、「論理積回数」には、RT作動組み合わせ表示フラグのデータ長(4バイト)のバイト数「4」がセットされる。RT作動組み合わせ表示フラグは、入賞作動フラグ格納領域において、RT移行に係る図柄組合せが規定された格納領域のことであり、本実施形態では、図17~図21に示すように格納領域1~4のみとなる。なお、「論理積回数」には、上述したように当り要求フラグ格納領域及び入賞作動フラグ格納領域のデータ長(37バイト)であるバイト数「37」がセットされるようにしてもよい。 On the other hand, when the main CPU 101 determines in S685 that the winning activation flag data length is "0" (YES in S685), the main CPU 101 performs stop control pull-in request flag setting processing (S686) . This process is performed by the main CPU 101 sequentially executing each process specified in the source program of FIG. 95B. Therefore, in this process, the logical product operation process explained with reference to FIG. 92 is performed. In addition, in the logical product calculation process executed in the process of S686, as described above, the data in the winning (draw) request flag storage area is set to the "logical destination data", and the data in the winning operation flag storage area is set. The "logical product source data" is set, and the number of bytes of the data length (4 bytes) of the RT operation combination display flag is set to "4" in the "logical product number". The RT operation combination display flag is a storage area in which symbol combinations related to RT transition are defined in the winning operation flag storage area, and in this embodiment, as shown in FIGS. 17 to 21, storage areas 1 to 4 Only. In addition, the number of bytes "37" which is the data length (37 bytes) of the winning request flag storage area and the winning operation flag storage area may be set in the "logical product number" as described above.

次いで、メインCPU101は、引込優先順位テーブルアドレス格納領域(不図示)を参照して、引込優先順位テーブル(不図示)を取得する(S687)。 Next, the main CPU 101 refers to the attraction priority table address storage area (not shown) and acquires the attraction priority table (not shown) (S687).

次いで、メインCPU101は、現在セットされているアドレスに格納されている引込優先順位テーブルのデータが、エンドコード(000H)であるか否かを判別する(S688)。 Next, the main CPU 101 determines whether the data of the attraction priority table stored at the currently set address is the end code (000H) (S688).

S688において、メインCPU101が、現在セットされているアドレスに格納されている引込優先順位テーブルのデータが、エンドコードであると判別したとき(S688がYES判定の場合)、メインCPU101は、後述のS705の処理を行う。一方、S688において、メインCPU101が、現在セットされているアドレスに格納されている引込優先順位テーブルのデータが、エンドコードでないと判別したとき(S688がNO判定の場合)、メインCPU101は、入賞作動フラグ格納領域をセットする(S689)。 In S688, when the main CPU 101 determines that the data of the attraction priority table stored in the currently set address is an end code (in the case of YES determination in S688), the main CPU 101 executes S705, which will be described later. Process. On the other hand, in S688, when the main CPU 101 determines that the data of the attraction priority table stored in the currently set address is not an end code (if NO in S688), the main CPU 101 activates the prize winning operation. A flag storage area is set (S689).

次いで、メインCPU101は、現在セットされているアドレスに基づいて、引込優先順位テーブルから引込優先順位データを取得する(S690)。次いで、メインCPU101は、引込優先順位テーブルのブロックカウンタをセットする(S691)。本実施形態では、この処理において、メインCPU101は、引込優先順位テーブルのブロックカウンタの値に「2」をセットする。 Next, the main CPU 101 obtains attraction priority data from the attraction priority table based on the currently set address (S690). Next, the main CPU 101 sets the block counter of the attraction priority table (S691). In this embodiment, in this process, the main CPU 101 sets the value of the block counter in the attraction priority table to "2".

次いで、メインCPU101は、引込優先順位テーブルのチェック回数をセットし、参照する引込優先順位テーブルのアドレスを1加算(+1更新)する(S692)。本実施形態では、この処理において、メインCPU101は、引込優先順位テーブルのチェック回数に、一例として「8」をセットしている。なお、引込優先順位テーブルのチェック回数は、引込優先順位テーブルに規定されているチェックデータのビット数に応じて任意設定することができる。 Next, the main CPU 101 sets the number of checks of the attraction priority table, and adds 1 to the address of the attraction priority table to be referred to (updates by +1) (S692). In this embodiment, in this process, the main CPU 101 sets the number of times the attraction priority table is checked to "8" as an example. Note that the number of times the attraction priority table is checked can be arbitrarily set according to the number of bits of check data defined in the attraction priority table.

次いで、メインCPU101は、更新された引込優先順位テーブルのアドレスに基づいて、チェックデータを取得し、チェックデータからチェックビットを抽出する(S693)。 Next, the main CPU 101 acquires check data based on the address of the updated attraction priority table and extracts a check bit from the check data (S693).

次いで、メインCPU101は、抽出されたチェックビットの値が「1」であるか否かを判別する(S694)。 Next, the main CPU 101 determines whether the value of the extracted check bit is "1" (S694).

S694において、メインCPU101が、抽出されたチェックビットの値が「1」でないと判別したとき(S694がNO判定の場合)、メインCPU101は、後述のS699の処理を行う。一方、S694において、メインCPU101が、抽出されたチェックビットの値が「1」であると判別したとき(S694がYES判定の場合)、メインCPU101は、参照する引込優先順位テーブルのアドレスを1加算(+1更新)し、更新後のアドレスに基づいて、引込優先順位テーブルから判定データを取得する(S695)。 In S694, when the main CPU 101 determines that the value of the extracted check bit is not "1" (NO in S694), the main CPU 101 performs processing in S699, which will be described later. On the other hand, in S694, when the main CPU 101 determines that the value of the extracted check bit is "1" (YES in S694), the main CPU 101 adds 1 to the address of the reference attraction priority table. (updated by +1), and based on the updated address, determination data is acquired from the attraction priority table (S695).

次いで、メインCPU101は、S695で取得した判定データに基づいて、現在取得されている入賞作動フラグデータが判定対象であるか否かを判別する(S696)。この処理では、メインCPU101は、現在取得されている入賞作動フラグデータと、判定データとを比較し、前者が後者に対応するものである否かを判定し、前者が後者に対応するものである場合には、現在取得されている入賞作動フラグデータが判定対象であると判定する。 Next, the main CPU 101 determines whether the currently acquired winning operation flag data is a determination target based on the determination data acquired in S695 (S696). In this process, the main CPU 101 compares the currently acquired winning activation flag data with the determination data, determines whether the former corresponds to the latter, and determines whether the former corresponds to the latter. In this case, it is determined that the currently acquired winning operation flag data is the determination target.

S696において、メインCPU101が、入賞作動フラグデータが判定対象でないと判別したとき(S696がNO判定の場合)、メインCPU101は、後述のS699の処理を行う。一方、S696において、メインCPU101が、入賞作動フラグデータが判定対象であると判別したとき(S696がYES判定の場合)、メインCPU101は、引込優先順位データの更新処理を行う(S697)。この処理では、メインCPU101は、S697で取得した判定データに対応付けられた引込優先順位データで、現在セットされている引込優先順位データを更新(上書き)する。 In S696, when the main CPU 101 determines that the winning activation flag data is not subject to determination (NO determination in S696), the main CPU 101 performs processing in S699, which will be described later. On the other hand, in S696, when the main CPU 101 determines that the winning operation flag data is the determination target (in the case of YES determination in S696), the main CPU 101 performs the process of updating the attraction priority data (S697). In this process, the main CPU 101 updates (overwrites) the currently set attraction priority data with the attraction priority data associated with the determination data acquired in S697.

次いで、メインCPU101は、チェックデータの更新処理を行う(S698)。この処理では、メインCPU101は、チェックデータを1ビットだけ右方向(ビット7からビット0に向かう方向)にシフトする。なお、この処理において、シフト後のチェックデータのビット7には、「0」がセットされる。 Next, the main CPU 101 performs check data update processing (S698). In this process, the main CPU 101 shifts the check data by one bit in the right direction (from bit 7 to bit 0). In this process, bit 7 of the shifted check data is set to "0".

S698の処理後、又は、S694或いはS696がNO判定の場合、メインCPU101は、チェックデータにチェック対象のビット(「1」がセットされているビット)があるか否かを判別する(S699)。 After the processing in S698, or if the determination in S694 or S696 is NO, the main CPU 101 determines whether or not the check data includes a bit to be checked (a bit set to "1") (S699).

S699において、メインCPU101が、チェックデータにチェック対象のビットがないと判別したとき(S699がNO判定の場合)、メインCPU101は、後述のS702の処理を行う。一方、S699において、メインCPU101が、チェックデータにチェック対象のビットがあると判別したとき(S699がYES判定の場合)、メインCPU101は、チェックする入賞作動フラグ格納領域のアドレスを1加算(+1更新)し、チェック回数を1減算する(S700)。 In S699, when the main CPU 101 determines that there is no bit to be checked in the check data (NO determination in S699), the main CPU 101 performs processing in S702, which will be described later. On the other hand, in S699, when the main CPU 101 determines that there is a bit to be checked in the check data (YES in S699), the main CPU 101 adds 1 to the address of the winning operation flag storage area to be checked (updates by +1). ) and subtracts 1 from the number of checks (S700).

次いで、メインCPU101は、チェック回数が「0」であるか否かを判別する(S701)。S701において、メインCPU101が、チェック回数が「0」でないと判別したとき(S701がNO判定の場合)、メインCPU101は、処理をS698の処理に戻し、S698以降の処理を繰り返す。 Next, the main CPU 101 determines whether the number of checks is "0" (S701). In S701, when the main CPU 101 determines that the number of checks is not "0" (NO in S701), the main CPU 101 returns the process to S698 and repeats the process from S698 onwards.

一方、S701において、メインCPU101が、チェック回数が「0」であると判別したとき(S701がYES判定の場合)、メインCPU101は、現在参照している入賞作動フラグ格納領域のアドレスにチェック回数の初期値「8」を加算して入賞作動フラグ格納領域のアドレスを更新し、ブロックカウンタの値を1減算する(S702)。次いで、メインCPU101は、ブロックカウンタの値が「0」であるか否かを判別する(S703)。 On the other hand, in S701, when the main CPU 101 determines that the number of checks is "0" (YES in S701), the main CPU 101 sets the number of checks to the address of the winning operation flag storage area that is currently being referenced. The initial value "8" is added to update the address of the winning operation flag storage area, and the value of the block counter is subtracted by 1 (S702). Next, the main CPU 101 determines whether the value of the block counter is "0" (S703).

S703において、メインCPU101が、ブロックカウンタの値が「0」でないと判別したとき(S703がNO判定の場合)、メインCPU101は、処理をS692の処理に戻し、S692以降の処理を繰り返す。 In S703, when the main CPU 101 determines that the value of the block counter is not "0" (NO in S703), the main CPU 101 returns the process to S692 and repeats the process from S692 onwards.

一方、S703において、メインCPU101が、ブロックカウンタの値が「0」であると判別したとき(S703がYES判定の場合)、メインCPU101は、参照する引込優先順位テーブルのアドレスを1加算(+1更新)する(S704)。そして、S704の処理後、メインCPU101は、処理をS688の処理に戻し、S688以降の処理を繰り返す。 On the other hand, in S703, when the main CPU 101 determines that the value of the block counter is "0" (YES in S703), the main CPU 101 adds 1 to the address of the reference attraction priority table (updates by +1). ) (S704). After the processing in S704, the main CPU 101 returns the processing to S688 and repeats the processing from S688 onwards.

ここで再度、S679、S683又はS688の処理に戻って、S679、S683又はS688がYES判定の場合、メインCPU101は、この時点でセットされている引込順位データを、最終的な引込優先順位データとしてセットする(S705)。なお、S679又はS683がYES判定の場合、メインCPU101は、最終的な引込優先順位データとして「0(00H)」をセットする。この場合、引込優先順位データ「0(00H)」にはエンドコードが割り付けられているので、引込データ無し(停止禁止)がセットされる。そして、S705の処理後、メインCPU101は、引込優先順位取得処理を終了し、処理を引込優先順位格納処理(図88参照)のS628に移す。 Here, returning to the process of S679, S683 or S688 again, if the determination is YES in S679, S683 or S688, the main CPU 101 uses the attraction ranking data set at this point as the final attraction priority data. Set (S705). Note that when the determination in S679 or S683 is YES, the main CPU 101 sets "0 (00H)" as the final attraction priority data. In this case, since an end code is assigned to the attraction priority data "0 (00H)", no attraction data (stop prohibited) is set. After the process of S705, the main CPU 101 ends the attraction priority order acquisition process and moves the process to S628 of the attraction priority order storage process (see FIG. 88).

本実施形態では、上述のようにして引込優先順位取得処理が行われる。なお、上述した引込優先順位取得処理中のS680~S683の「ANY役」の引込優先対応処理は、メインCPU101が、図95Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、例えば、S683の判定処理は、ソースプログラム上において、「JCP」命令(所定の判定命令)により実行される。なお、「JCP」命令は、比較命令相当の動作を実行する命令であり、メインCPU101専用命令コードである。 In this embodiment, the attraction priority order acquisition process is performed as described above. Note that the above-mentioned attraction priority response processing for "ANY role" in S680 to S683 during the attraction priority order acquisition process is performed by the main CPU 101 sequentially executing each source code specified in the source program of FIG. 95A. be exposed. Among them, for example, the determination process in S683 is executed by a "JCP" instruction (predetermined determination instruction) on the source program. Note that the "JCP" instruction is an instruction that executes an operation equivalent to a comparison instruction, and is an instruction code dedicated to the main CPU 101.

ソースプログラム上において、例えば、ソースコード「JCP cc,A,n,e」が実行されると、Aレジスタの内容(格納データ)と、整数nとを比較し、その比較結果が、ccの条件となれば、処理をeで指定されるアドレスにジャンプさせる。なお、「JCP」命令の「ccの条件」には、フラグ・レジスタF内のキャリーフラグの状態及びゼロフラグの状態の一方が指定される(図11参照)。例えば、ccに「C」が指定されていれば、ccの条件はキャリーフラグが「1」(オン状態)であることを意味し、ccに「NC」が指定されていれば、ccの条件はキャリーフラグが「0」(オフ状態)であることを意味する。また、例えば、ccに「Z」が指定されていれば、ccの条件はゼロフラグが「1」(オン状態)であることを意味し、ccに「NZ」が指定されていれば、ccの条件はゼロフラグが「0」(オフ状態)であることを意味する。 For example, when the source code "JCP cc, A, n, e" is executed on the source program, the contents of the A register (stored data) are compared with the integer n, and the comparison result is the condition of cc. If so, the process jumps to the address specified by e. Note that the "cc condition" of the "JCP" instruction specifies either the state of the carry flag or the state of the zero flag in the flag register F (see FIG. 11). For example, if "C" is specified for cc, the condition for cc means that the carry flag is "1" (on state), and if "NC" is specified for cc, the condition for cc means that the carry flag is "1" (on state). means that the carry flag is "0" (off state). Also, for example, if "Z" is specified for cc, the condition for cc means that the zero flag is "1" (on state), and if "NZ" is specified for cc, the condition for cc means that the zero flag is "1" (on state). The condition means that the zero flag is "0" (off state).

「ANY役」の引込優先対応処理のソースプログラム上において、図95Aに示すように、「JCP」命令を用いた場合、アドレス設定に係る命令を省略することができる(アドレス設定に係る命令を別途設ける必要がなくなる)ので、「ANY役」の引込優先対応処理の処理効率を高めることができるとともに、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。 As shown in FIG. 95A, in the source program for the pull-in priority handling process for the "ANY role", if the "JCP" command is used, the command related to address setting can be omitted (the command related to address setting can be omitted separately). Therefore, it is possible to improve the processing efficiency of the "ANY role" attraction priority response process, and to reduce the capacity of the source program (the used capacity of the main ROM 102).

また、上述した引込優先順位取得処理中のS686の停止制御用引込要求フラグ設定処理は、メインCPU101が、図95Bのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。S686の停止制御用引込要求フラグ設定処理では、図95Bに示すように、メインCPU101専用命令コードである、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令、及び、「CALLF」命令が利用される。 Further, the above-described pull-in request flag setting process for stop control in S686 during the pull-in priority order acquisition process is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 95B. In the stop control pull-in request flag setting process of S686, as shown in FIG. 95B, the "LDQ" instruction that specifies an address using the Q register (extension register), which is an instruction code dedicated to the main CPU 101, and the "CALLF" Instructions are used.

それゆえ、S686の停止制御用引込要求フラグ設定処理において、Qレジスタ(拡張レジスタ)を用いた「LDQ」命令を用いることにより、直値により、メインROM102、メインRAM103やメモリマップI/Oにアクセスすることができる。この場合、ソースプログラム上において、アドレス設定に係る命令を省略することができ、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。また、「CALLF」命令は、上述のように、2バイトの命令コードである。それゆえ、停止制御用引込要求フラグ設定処理において、これらのメインCPU101専用命令コードを使用することにより、処理の効率化を図ることができ、限られたメインRAM103の容量を有効活用することができる。 Therefore, in the stop control pull-in request flag setting process of S686, by using the "LDQ" instruction using the Q register (extension register), the main ROM 102, main RAM 103, and memory map I/O can be accessed by direct values. can do. In this case, instructions related to address setting can be omitted on the source program, and the capacity of the source program (the used capacity of the main ROM 102) can be reduced. Further, the "CALLF" instruction is a 2-byte instruction code, as described above. Therefore, by using these instruction codes dedicated to the main CPU 101 in the stop control pull-in request flag setting process, the efficiency of the process can be improved and the limited capacity of the main RAM 103 can be effectively utilized. .

さらに、本実施形態では、優先引込順位取得処理中のS686の停止制御用引込要求フラグ設定処理において、「CALLF」命令で指定するジャンプ先の論理積演算処理のアドレス「SB_DAND_00」は、上記図88で説明した引込優先順位格納処理中のS626の論理積演算処理において「CALLF」命令で指定するジャンプ先のアドレスと同じである(図89参照)。すなわち、本実施形態では、優先引込順位取得処理中のS686の停止制御用引込要求フラグ設定処理で行う論理積演算処理を実行するためのソースプログラムが、引込優先順位格納処理中のS626で行う論理積演算処理を実行するためのソースプログラムと同じであり、S686及びS626の両処理において、論理積演算処理のソースプログラムが共有化(モジュール化)されている。この場合、S686及びS626の両処理において、それぞれ別個に論理積演算処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 Furthermore, in this embodiment, in the stop control attraction request flag setting process of S686 during the priority attraction order acquisition process, the address "SB_DAND_00" of the logical product operation process of the jump destination specified by the "CALLF" command is This is the same as the jump destination address specified by the "CALLF" instruction in the logical product operation process of S626 during the attraction priority storage process described in (see FIG. 89). That is, in this embodiment, the source program for executing the logical product operation process performed in the stop control attraction request flag setting process of S686 during the priority attraction order acquisition process is different from the logic performed in S626 during the attraction priority order storage process. This is the same as the source program for executing the product operation process, and the source program for the logical product operation process is shared (modularized) in both processes S686 and S626. In this case, it is no longer necessary to provide separate source programs for the logical AND calculation process in both S686 and S626, so the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

上述のように、本実施形態の優先引込順位取得処理中の上記各種処理では、上述したメインCPU101専用の各種命令コードが適宜用いられ、対応する処理の効率化及びソースプログラムの容量の削減を実現している。その結果、本実施形態では、主制御回路90のプログラム処理速度の効率化と容量の削減とを図ることができ、削減した容量に対応する空き領域を活用して、遊技性を高めることが可能となる。 As described above, in the above-mentioned various processes during the priority attraction ranking acquisition process of this embodiment, various instruction codes dedicated to the main CPU 101 described above are used as appropriate, thereby realizing efficiency of the corresponding processes and reduction of the source program capacity. are doing. As a result, in this embodiment, it is possible to improve the efficiency of the program processing speed of the main control circuit 90 and reduce the capacity, and it is possible to improve the gameplay by utilizing the free space corresponding to the reduced capacity. becomes.

[リール停止制御処理]
次に、図96~図98を参照して、メインフロー(図74参照)中のS213で行うリール停止制御処理について説明する。なお、図96は、リール停止制御処理の手順を示すフローチャートである。図97は、リール停止制御処理中の後述のS711~S716の処理を実行するためのソースプログラムの一例を示す図であり、図98は、リール停止制御処理中の後述のS726の処理を実行するためのソースプログラムの一例を示す図である。
[Reel stop control process]
Next, the reel stop control process performed in S213 in the main flow (see FIG. 74) will be described with reference to FIGS. 96 to 98. Note that FIG. 96 is a flowchart showing the procedure of the reel stop control process. FIG. 97 is a diagram showing an example of a source program for executing the processes of S711 to S716 described later during the reel stop control process, and FIG. 98 is a diagram showing an example of a source program for executing the process of S726 described below during the reel stop control process. FIG. 2 is a diagram showing an example of a source program for.

まず、メインCPU101は、リール停止可能信号OFF処理を行う(S711)。この処理では、メインCPU101は、主に、リール停止可能信号OFFデータのポート出力処理を行う。また、この処理は、メインRAM103の規定外作業領域を使用して行われる。なお、リール停止可能信号OFF処理の詳細については、後述の図99を参照しながら後で説明する。 First, the main CPU 101 performs reel stop enable signal OFF processing (S711). In this process, the main CPU 101 mainly performs port output processing of the reel stop enable signal OFF data. Further, this processing is performed using a non-standard work area of the main RAM 103. Note that details of the reel stop enable signal OFF processing will be described later with reference to FIG. 99, which will be described later.

次いで、メインCPU101は、全リールの回転速度が所定の一定速度に到達したか否か(「定速」になったか否か)を判別する(S712)。S712において、メインCPU101が、全リールの回転速度が「定速」になっていないと判別したとき(S712がNO判定の場合)、メインCPU101は、S712の処理を繰り返す。 Next, the main CPU 101 determines whether the rotational speeds of all the reels have reached a predetermined constant speed (whether they have become "constant speed") (S712). In S712, when the main CPU 101 determines that the rotation speeds of all the reels are not "constant speed" (NO in S712), the main CPU 101 repeats the process in S712.

一方、S712において、メインCPU101が、全リールの回転速度が「定速」になったと判別したとき(S712がYES判定の場合)、メインCPU101は、リール停止可能信号ON処理を行う(S713)。この処理では、メインCPU101は、主に、リール停止可能信号ONデータのポート出力処理を行う。また、この処理は、メインRAM103の規定外作業領域を使用して行われる。なお、リール停止可能信号ON処理の詳細については、後述の図100を参照しながら後で説明する。 On the other hand, when the main CPU 101 determines in S712 that the rotational speed of all the reels has become "constant speed" (YES in S712), the main CPU 101 performs reel stop enable signal ON processing (S713). In this process, the main CPU 101 mainly performs port output processing of the reel stop enable signal ON data. Further, this processing is performed using a non-standard work area of the main RAM 103. Note that details of the reel stop enable signal ON processing will be described later with reference to FIG. 100, which will be described later.

次いで、メインCPU101は、有効なストップボタンが押されたか否かを判別する(S714)。 Next, the main CPU 101 determines whether a valid stop button has been pressed (S714).

S714において、メインCPU101が、有効なストップボタンが押されていないと判別したとき(S714がNO判定の場合)、メインCPU101は、処理をS713の処理に戻し、S713以降の処理を繰り返す。一方、S714において、メインCPU101が、有効なストップボタンが押されたと判別したとき(S714がYES判定の場合)、メインCPU101は、作動ストップボタン格納領域(図28参照)を更新し、ストップボタン未作動カウンタの値を1減算する(S715)。 In S714, when the main CPU 101 determines that a valid stop button has not been pressed (NO in S714), the main CPU 101 returns the process to S713 and repeats the process from S713 onwards. On the other hand, when the main CPU 101 determines in S714 that a valid stop button has been pressed (YES in S714), the main CPU 101 updates the operation stop button storage area (see FIG. 28) and The value of the operation counter is decremented by 1 (S715).

次いで、メインCPU101は、作動ストップボタンから検索対象リールを決定する(S716)。また、この処理では、検索対象リールのリール制御管理情報が格納される回胴制御データ格納領域のアドレス(先頭アドレス)セット処理も行われる(図97中のソースコード「LDQ IX,wR1_CTRL-(wR2_CTRL-wR1_CTRL)」参照)。 Next, the main CPU 101 determines the search target reel from the operation stop button (S716). In addition, in this process, the address (start address) of the reel control data storage area where the reel control management information of the reel to be searched is stored is set (source code "LDQ IX, wR1_CTRL-(wR2_CTRL)" in FIG. -wR1_CTRL)”).

次いで、メインCPU101は、リール停止可能信号OFF処理を行う(S717)。この処理は、上記S711と同様に、メインRAM103の規定外作業領域を使用して行われる。なお、リール停止可能信号OFF処理の詳細については、後述の図99を参照しながら後で説明する。次いで、メインCPU101は、図柄カウンタの値に基づいて停止開始位置をメインRAM103に格納する(S718)。 Next, the main CPU 101 performs reel stop enable signal OFF processing (S717). This process is performed using the non-standard work area of the main RAM 103, similar to S711 above. Note that details of the reel stop enable signal OFF processing will be described later with reference to FIG. 99, which will be described later. Next, the main CPU 101 stores the stop start position in the main RAM 103 based on the value of the symbol counter (S718).

次いで、メインCPU101は、リール停止選択処理を行う(S719)。詳細な説明は省略するが、この処理では、メインCPU101は、滑り駒数の選択処理を行う。 Next, the main CPU 101 performs reel stop selection processing (S719). Although a detailed explanation will be omitted, in this process, the main CPU 101 performs a process of selecting the number of sliding pieces.

次いで、メインCPU101は、停止開始位置と、S719で決定された滑り駒数とに基づいて停止予定位置を決定し、該決定した停止予定位置をメインRAM103に格納する(S720)。この処理では、メインCPU101は、停止開始位置に滑り駒数を加算し、その加算結果を停止予定位置とする。 Next, the main CPU 101 determines a scheduled stop position based on the stop start position and the number of sliding pieces determined in S719, and stores the determined scheduled stop position in the main RAM 103 (S720). In this process, the main CPU 101 adds the number of sliding frames to the stop start position, and sets the addition result as the scheduled stop position.

次いで、メインCPU101は、図柄コード格納処理を実行する(S721)。この処理では、停止予定位置に対応する図柄コードが図柄コード格納領域に格納される。次いで、メインCPU101は、制御対象のリールが最終停止(第3停止)のリールであるか否かを判別する(S722)。この処理では、メインCPU101は、ストップボタン未作動カウンタの値に基づいて、制御対象のリールが最終停止(第3停止)のリールであるか否かを判別し、ストップボタン未作動カウンタの値が「0」であるときには、制御対象のリールが最終停止のリールであると判定する。 Next, the main CPU 101 executes symbol code storage processing (S721). In this process, the symbol code corresponding to the scheduled stop position is stored in the symbol code storage area. Next, the main CPU 101 determines whether the reel to be controlled is the reel at the final stop (third stop) (S722). In this process, the main CPU 101 determines whether the reel to be controlled is the reel at the final stop (third stop) based on the value of the stop button non-operation counter, and the value of the stop button non-operation counter is determined. When it is "0", it is determined that the reel to be controlled is the reel that has finally stopped.

S722において、メインCPU101が、制御対象のリールが最終停止のリールでないと判別したとき(S722がNO判定の場合)、メインCPU101は、制御変更処理を行う(S723)。この処理では、特定の停止位置にあった場合に、リールの停止に用いる停止情報群が更新される。次いで、メインCPU101は、図88で説明した引込優先順位格納処理を行う(S724)。 In S722, when the main CPU 101 determines that the reel to be controlled is not the final stopped reel (NO in S722), the main CPU 101 performs a control change process (S723). In this process, the stop information group used for stopping the reels is updated when the reels are at a specific stop position. Next, the main CPU 101 performs the attraction priority ranking storage process described with reference to FIG. 88 (S724).

次いで、メインCPU101は、停止間隔残時間待機処理を行う(S725)。この処理では、メインCPU101は、予め設定された所定のリール停止間隔時間が経過するまで、待機処理を行う。そして、S725の処理後、メインCPU101は、処理をS711の処理に戻し、S711以降の処理を繰り返す。 Next, the main CPU 101 performs a stop interval remaining time standby process (S725). In this process, the main CPU 101 performs a standby process until a predetermined reel stop interval time set in advance has elapsed. After the processing in S725, the main CPU 101 returns the processing to S711 and repeats the processing from S711 onwards.

ここで再度、S722の処理に戻って、S722において、メインCPU101が、制御対象のリールが最終停止のリールであると判別したとき(S722がYES判定の場合)、メインCPU101は、全リールの励磁が停止状態であるか否かを判別する(S726)。S726において、メインCPU101が、全リールの励磁が停止状態でないと判別したとき(S726がNO判定の場合)、メインCPU101は、S726の処理を繰り返す。 Here, returning to the process of S722 again, in S722, when the main CPU 101 determines that the reel to be controlled is the reel at the final stop (in the case of YES determination in S722), the main CPU 101 excites all reels. It is determined whether or not it is in a stopped state (S726). In S726, when the main CPU 101 determines that the excitation of all reels is not in a stopped state (NO determination in S726), the main CPU 101 repeats the process of S726.

一方、S726において、メインCPU101が、全リールの励磁が停止状態であると判別したとき(S726がYES判定の場合)、メインCPU101は、第3停止操作されたストップボタンがオン状態のままである(ストップボタンが放されていない)か否かを判別する(S727)。S727において、メインCPU101が、第3停止操作されたストップボタンがオン状態のままであると判別したとき(S727がYES判定の場合)、メインCPU101は、S727の処理を繰り返す。一方、S727において、メインCPU101が、第3停止操作されたストップボタンがオン状態のままでないと判別したとき(S727がNO判定の場合)、メインCPU101は、リール停止制御処理を終了し、処理をメインフロー(図74参照)のS214に移す。 On the other hand, when the main CPU 101 determines in S726 that the excitation of all reels is in a stopped state (YES in S726), the main CPU 101 determines that the third stop button, which has been operated to stop, remains in an on state. (The stop button has not been released) is determined (S727). In S727, when the main CPU 101 determines that the stop button operated by the third stop operation remains on (YES in S727), the main CPU 101 repeats the process in S727. On the other hand, in S727, when the main CPU 101 determines that the stop button operated by the third stop operation does not remain in the on state (NO determination in S727), the main CPU 101 ends the reel stop control process and continues the process. The process moves to S214 of the main flow (see FIG. 74).

本実施形態では、上述のようにしてリール停止制御処理が行われる。なお、上述したリール停止制御処理中のS711~S716の処理は、メインCPU101が、図97のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。図97に示すように、本実施形態のリール停止制御処理のソースプログラムでは、メインCPU101専用命令コードである、例えば、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令や、「CALLF」命令が用いられる。 In this embodiment, the reel stop control process is performed as described above. Note that the processing of S711 to S716 during the reel stop control processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 97. As shown in FIG. 97, the source program for the reel stop control process of this embodiment includes instruction codes dedicated to the main CPU 101, such as the "LDQ" command that specifies an address using the Q register (extension register), CALLF" instruction is used.

それゆえ、リール停止制御処理において、このようなメインCPU101専用命令コードを用いることにより、リール制御処理のソースプログラムの容量を削減することができるともに、リール停止制御処理の処理効率を向上させることができる。すなわち、本実施形態では、主制御回路90におけるプログラム処理速度の効率化と容量の削減とを行うことが可能となり、削減した容量に応じて増加したメインROM102の空き領域を活用して、遊技性を高めることが可能となる。 Therefore, by using such instruction codes dedicated to the main CPU 101 in the reel stop control process, the capacity of the source program for the reel control process can be reduced, and the processing efficiency of the reel stop control process can be improved. can. That is, in this embodiment, it is possible to improve the efficiency of the program processing speed and reduce the capacity in the main control circuit 90, and the free space of the main ROM 102, which has increased in accordance with the reduced capacity, can be utilized to improve the gameplay. It becomes possible to increase the

また、上述したリール停止制御処理中のS726の判定処理は、メインCPU101が、図98のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。この処理は、図98に示すように、ソースコード上では、「LDQ」命令、「ORQ」命令(所定の論理和演算命令)を用いて実行される。 Further, the determination process of S726 during the reel stop control process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 98. As shown in FIG. 98, this process is executed using the "LDQ" instruction and "ORQ" instruction (predetermined logical OR operation instruction) on the source code.

なお、「ORQ」命令は、論理和演算を行う命令コードであり、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用命令コードである。そして、ソースプログラム上において、例えば、ソースコード「ORQ (k)」が実行されると、Qレジスタの格納データ(上位側アドレス値)及び1バイトの整数k(直値:下位側アドレス値)で指定されたアドレスのメモリの内容(格納データ)と、Aレジスタの内容(格納データ)との論理和演算が行われ、その演算結果がAレジスタに記憶される。 Note that the "ORQ" instruction is an instruction code that performs a logical sum operation, and is an instruction code dedicated to the main CPU 101 that specifies an address using the Q register (extension register). For example, when the source code "ORQ (k)" is executed on the source program, the data stored in the Q register (upper address value) and the 1-byte integer k (direct value: lower address value) are used. The contents of the memory at the designated address (stored data) are logically ORed with the contents of the A register (stored data), and the result of the operation is stored in the A register.

それゆえ、リール停止制御処理中のS726の判定処理において、まず、図98中のソースコード「LDQ A,(.LOW.wR1_TIM)」が実行されると、Qレジスタの格納データと、整数値「.LOW.wR1_TIM」とで指定されるアドレスのメモリの内容(第1リールの励磁タイマー値)がAレジスタにロードされる。なお、本実施形態では、メインRAM103内における第1リールの励磁タイマー値が格納された領域のアドレスは、「F032h」である。そして、上述したS726の判定処理では、LDQ命令実行時に予めQレジスタに、アドレス「wR1_TIM(F032h)」の上位側アドレス値「F0h」がセットされ、kの値(直値)には、下位側アドレス値(「.LOW.wR2_TIM」=32h)が代入される。 Therefore, in the determination process of S726 during the reel stop control process, when the source code "LDQ A, (.LOW.wR1_TIM)" in FIG. 98 is executed, the data stored in the Q register and the integer value " The contents of the memory at the address specified by ".LOW.wR1_TIM" (the excitation timer value of the first reel) are loaded into the A register. In this embodiment, the address of the area in the main RAM 103 in which the excitation timer value of the first reel is stored is "F032h". In the determination process of S726 described above, when the LDQ instruction is executed, the upper address value "F0h" of the address "wR1_TIM (F032h)" is set in the Q register in advance, and the value of k (direct value) is set to the lower address value "F0h". The address value (“.LOW.wR2_TIM”=32h) is assigned.

次いで、図98中のソースコード「ORQ (.LOW.wR2_TIM)」が実行されると、Qレジスタの格納データ(F0h)と、第2リールの励磁タイマー値が格納された領域のアドレス「wR2_TIM(F03Dh)」の下位側アドレス値(3Dh)で指定されたアドレスのメモリの内容(第2リールの励磁タイマー値)と、Aレジスタの内容(第1リールの励磁タイマー値)との論理和演算が行われ、その演算結果(第1リールの励磁タイマー値と第2リールの励磁タイマー値との合成結果)がAレジスタに記憶される。次いで、図98中のソースコード「ORQ (.LOW.wR3_TIM)」が実行されると、Qレジスタの格納データ(F0h)と、第3リールの励磁タイマー値が格納された領域のアドレス「wR3_TIM(F048h)」の下位側アドレス値(48h)で指定されたアドレスのメモリの内容(第3リールの励磁タイマー値)と、Aレジスタの内容(第1リールの励磁タイマー値と第2リールの励磁タイマー値との合成結果)との論理和演算が行われ、その演算結果(第1~第3リールの励磁タイマー値の合成結果)がAレジスタに記憶される。 Next, when the source code "ORQ (.LOW.wR2_TIM)" in FIG. 98 is executed, the data stored in the Q register (F0h) and the address "wR2_TIM( F03Dh)", the logical OR operation of the memory contents of the address specified by the lower address value (3Dh) (excitation timer value of the second reel) and the contents of the A register (excitation timer value of the first reel) is performed. The calculation result (the result of combining the excitation timer value of the first reel and the excitation timer value of the second reel) is stored in the A register. Next, when the source code “ORQ (.LOW.wR3_TIM)” in FIG. 98 is executed, the data stored in the Q register (F0h) and the address “wR3_TIM( The contents of the memory at the address specified by the lower address value (48h) of "F048h)" (the excitation timer value of the third reel) and the contents of the A register (the excitation timer value of the first reel and the excitation timer of the second reel) A logical OR operation is performed with the combination result of the excitation timer values of the first to third reels), and the result of the calculation (the result of the combination of the excitation timer values of the first to third reels) is stored in the A register.

上述のように、本実施形態では、リール(回胴)の停止状態のチェック処理において、Qレジスタ(拡張レジスタ)を用いた各種メインCPU101専用命令コードが用いられる。それゆえ、これらのメインCPU101専用命令コードを用いることにより、直値により、メインROM102、メインRAM103やメモリマップI/Oにアクセスすることができ、ソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in this embodiment, various instruction codes dedicated to the main CPU 101 using the Q register (extension register) are used in the process of checking the stopped state of the reel (spinning drum). Therefore, by using these instruction codes dedicated to the main CPU 101, it is possible to directly access the main ROM 102, main RAM 103, and memory map I/O, and omit instructions related to address setting in the source program. Therefore, the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

上述のように、本実施形態のリール停止制御処理中の上記各種処理では、上述したメインCPU101専用の各種命令コードが適宜用いられ、対応する処理の効率化及びソースプログラムの容量の削減を実現している。その結果、本実施形態では、主制御回路90のプログラム処理速度の効率化と容量の削減とを図ることができ、削減した容量に対応する空き領域を活用して、遊技性を高めることが可能となる。 As described above, in the various processes described above during the reel stop control process of this embodiment, the various instruction codes dedicated to the main CPU 101 described above are used as appropriate, and the efficiency of the corresponding processes and the reduction in the capacity of the source program are realized. ing. As a result, in this embodiment, it is possible to improve the efficiency of the program processing speed of the main control circuit 90 and reduce the capacity, and it is possible to improve the gameplay by utilizing the free space corresponding to the reduced capacity. becomes.

[リール停止可能信号OFF処理]
次に、図99を参照して、リール停止制御処理(図96参照)中のS711又はS717で行うリール停止可能信号OFF処理について説明する。なお、図99は、リール停止可能信号OFF処理の手順を示すフローチャートである。
[Reel stop enable signal OFF processing]
Next, with reference to FIG. 99, the reel stop enable signal OFF process performed in S711 or S717 in the reel stop control process (see FIG. 96) will be described. Note that FIG. 99 is a flowchart showing the procedure of the reel stop enable signal OFF process.

まず、メインCPU101は、スタックポインタ(SP)にセットされているメインRAM103のスタックエリア(図12C参照)のアドレスを退避させる(S731)。次いで、メインCPU101は、スタックポインタ(SP)に規定外スタックエリアのアドレスをセットする(S732)。 First, the main CPU 101 saves the address of the stack area (see FIG. 12C) of the main RAM 103 set in the stack pointer (SP) (S731). Next, the main CPU 101 sets the address of the non-standard stack area in the stack pointer (SP) (S732).

次いで、メインCPU101は、全てのレジスタにセットされているデータを退避させる(S733)。次いで、メインCPU101は、リール停止可能信号OFFデータのセット処理を行う(S734)。 Next, the main CPU 101 saves the data set in all registers (S733). Next, the main CPU 101 performs processing to set reel stop enable signal OFF data (S734).

次いで、メインCPU101は、規定外ポート出力処理を行う(S735)。この処理では、メインCPU101は、リール停止可能信号OFFデータに基づいて、後述のOFF出力データ(出力オフモードデータ)の生成及び出力処理を行う。なお、この処理は、メインRAM103の規定外作業領域を使用して行われる。規定外ポート出力処理の詳細については、後述の図101を参照しながら後で説明する。 Next, the main CPU 101 performs non-standard port output processing (S735). In this process, the main CPU 101 generates and outputs OFF output data (output OFF mode data), which will be described later, based on the reel stop enable signal OFF data. Note that this process is performed using a non-standard work area of the main RAM 103. Details of the non-standard port output processing will be described later with reference to FIG. 101, which will be described later.

次いで、メインCPU101は、S733で退避させた全レジスタのデータを復帰させる(S736)。次いで、メインCPU101は、S731で退避させたスタックエリアのアドレスをスタックポインタ(SP)にセットする(S737)。 Next, the main CPU 101 restores the data of all registers saved in S733 (S736). Next, the main CPU 101 sets the address of the stack area saved in S731 in the stack pointer (SP) (S737).

そして、S737の処理後、メインCPU101は、リール停止可能信号OFF処理を終了する。この際、実行したリール停止可能信号OFF処理がリール停止制御処理(図96参照)中のS711の処理である場合には、メインCPU101は、処理をリール停止制御処理中のS712の処理に移す。一方、実行したリール停止可能信号OFF処理がリール停止制御処理(図96参照)中のS717の処理である場合には、メインCPU101は、処理をリール停止制御処理中のS718の処理に移す。 After the process of S737, the main CPU 101 ends the reel stop enable signal OFF process. At this time, if the executed reel stop enable signal OFF process is the process in S711 during the reel stop control process (see FIG. 96), the main CPU 101 moves the process to S712 in the reel stop control process. On the other hand, if the executed reel stop enable signal OFF process is the process in S717 during the reel stop control process (see FIG. 96), the main CPU 101 moves the process to S718 in the reel stop control process.

[リール停止可能信号ON処理]
次に、図100を参照して、リール停止制御処理(図96参照)中のS713で行うリール停止可能信号ON処理について説明する。なお、図100は、リール停止可能信号ON処理の手順を示すフローチャートである。
[Reel stop enable signal ON processing]
Next, with reference to FIG. 100, the reel stop enable signal ON process performed in S713 in the reel stop control process (see FIG. 96) will be described. Note that FIG. 100 is a flowchart showing the procedure of the reel stop enable signal ON process.

まず、メインCPU101は、スタックポインタ(SP)にセットされているメインRAM103のスタックエリア(図12C参照)のアドレスを退避させる(S741)。次いで、メインCPU101は、スタックポインタ(SP)に規定外スタックエリアのアドレスをセットする(S742)。 First, the main CPU 101 saves the address of the stack area (see FIG. 12C) of the main RAM 103 set in the stack pointer (SP) (S741). Next, the main CPU 101 sets the address of the non-standard stack area in the stack pointer (SP) (S742).

次いで、メインCPU101は、全てのレジスタにセットされているデータを退避させる(S743)。次いで、メインCPU101は、作動ストップボタン格納領域(図28参照)を参照し、ストップボタン状態を取得する(S744)。次いで、メインCPU101は、リール停止可能信号ONデータのセット処理を行う(S745)。 Next, the main CPU 101 saves the data set in all registers (S743). Next, the main CPU 101 refers to the operation stop button storage area (see FIG. 28) and acquires the stop button state (S744). Next, the main CPU 101 performs a process of setting reel stop enable signal ON data (S745).

次いで、メインCPU101は、規定外ポート出力処理を行う(S746)。この処理では、メインCPU101は、リール停止可能信号ONデータに基づいて、後述のON出力データ(出力オンモードデータ)の生成及び出力処理を行う。なお、この処理は、メインRAM103の規定外作業領域を使用して行われる。規定外ポート出力処理の詳細については、後述の図101を参照しながら後で説明する。 Next, the main CPU 101 performs non-standard port output processing (S746). In this process, the main CPU 101 generates and outputs ON output data (output on mode data), which will be described later, based on the reel stop enable signal ON data. Note that this process is performed using a non-standard work area of the main RAM 103. Details of the non-standard port output processing will be described later with reference to FIG. 101, which will be described later.

次いで、メインCPU101は、S743で退避させた全レジスタのデータを復帰させる(S747)。次いで、メインCPU101は、S741で退避させたスタックエリアのアドレスをスタックポインタ(SP)にセットする(S748)。そして、S748の処理後、メインCPU101は、リール停止可能信号ON処理を終了し、処理をリール停止制御処理(図96参照)中のS714の処理に移す。 Next, the main CPU 101 restores the data of all registers saved in S743 (S747). Next, the main CPU 101 sets the address of the stack area saved in S741 in the stack pointer (SP) (S748). After the process of S748, the main CPU 101 ends the reel stop enable signal ON process and moves the process to S714 in the reel stop control process (see FIG. 96).

[規定外ポート出力処理]
次に、図101及び図102を参照して、リール停止可能信号OFF処理(図99参照)中のS735及びリール停止可能信号ON処理(図100参照)中のS746で行う規定外ポート出力処理について説明する。なお、図101は、規定外ポート出力処理の手順を示すフローチャートである。また、図102は、規定外ポート出力処理を実行するためのソースプログラムの一例を示す図である。
[Non-standard port output processing]
Next, with reference to FIGS. 101 and 102, regarding the non-standard port output processing performed in S735 during the reel stoppable signal OFF process (see FIG. 99) and S746 during the reel stoppable signal ON process (see FIG. 100) explain. Note that FIG. 101 is a flowchart showing the procedure of non-standard port output processing. Further, FIG. 102 is a diagram showing an example of a source program for executing non-standard port output processing.

まず、メインCPU101は、ポート出力設定がON出力モードであるか否かを判別する(S751)。この処理において、メインCPU101は、リール停止可能信号ONデータがセットされている場合には、ポート出力設定がON出力モードであると判定し、リール停止可能信号OFFデータがセットされている場合には、ポート出力設定がON出力モードでないと判定する。 First, the main CPU 101 determines whether the port output setting is the ON output mode (S751). In this process, the main CPU 101 determines that the port output setting is in the ON output mode when the reel stop enable signal ON data is set, and when the reel stop enable signal OFF data is set. , it is determined that the port output setting is not in the ON output mode.

S751において、メインCPU101が、ポート出力設定がON出力モードであると判別したとき(S751がYES判定の場合)、メインCPU101は、後述のS753の処理を行う。一方、S751において、メインCPU101が、ポート出力設定がON出力モードでないと判別したとき(S751がNO判定の場合)、メインCPU101は、OFF出力データ(出力オフモードデータ)の生成処理を行う(S752)。この処理では、現在、出力オン状態となっているポート(ビット)のうち、オフ状態にしたいポート(ビット)をオフ状態にするとともに、現在、出力オフ状態となっているポート(ビット)をオフ状態に維持するためのOFF出力データが生成される。 In S751, when the main CPU 101 determines that the port output setting is the ON output mode (YES in S751), the main CPU 101 performs processing in S753, which will be described later. On the other hand, when the main CPU 101 determines in S751 that the port output setting is not in the ON output mode (NO in S751), the main CPU 101 performs a process of generating OFF output data (output OFF mode data) (S752 ). In this process, among the ports (bits) that are currently in the output on state, the ports (bits) that you want to turn off are turned off, and the ports (bits) that are currently in the output off state are turned off. OFF output data is generated to maintain the state.

S752の処理後又はS751がNO判定の場合、メインCPU101は、ON出力データ(出力オンモードデータ)の生成処理を行う(S753)。この処理では、現在、出力オフ状態となっているポート(ビット)のうち、オン状態にしたいポート(ビット)をオン状態にするとともに、現在、出力オン状態となっているポート(ビット)をオン状態に維持するためのON出力データが生成される。次いで、メインCPU101は、生成された出力データを指定ポートから出力する(S754)。 After the process of S752 or when the determination is NO in S751, the main CPU 101 performs a process of generating ON output data (output ON mode data) (S753). This process turns on the ports (bits) that you want to turn on among the ports (bits) that are currently in the output-off state, and also turns on the ports (bits) that are currently in the output-on state. ON output data is generated to maintain the state. Next, the main CPU 101 outputs the generated output data from the designated port (S754).

そして、S754の処理後、メインCPU101は、規定外ポート出力処理を終了する。この際、実行した規定外ポート出力処理がリール停止可能信号OFF処理(図99参照)中のS735の処理である場合には、メインCPU101は、処理をリール停止可能信号OFF処理中のS736の処理に移す。一方、実行した規定外ポート出力処理がリール停止可能信号ON処理(図100参照)中のS746の処理である場合には、メインCPU101は、処理をリール停止可能信号ON処理中のS747の処理に移す。 After the process of S754, the main CPU 101 ends the non-standard port output process. At this time, if the executed non-standard port output process is the process of S735 during the reel stop enable signal OFF process (see FIG. 99), the main CPU 101 changes the process to the process of S736 during the reel stop enable signal OFF process. Move to. On the other hand, if the executed non-standard port output process is the process of S746 during the reel stop enable signal ON process (see FIG. 100), the main CPU 101 changes the process to the process of S747 during the reel stop enable signal ON process. Move.

本実施形態では、上述のようにして規定外ポート出力処理が行われる。そして、上述した規定外ポート出力処理は、メインCPU101が、図102のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, non-standard port output processing is performed as described above. The above-described non-standard port output processing is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 102.

その中で、上述した規定外ポート出力処理中のS752のOFF出力データの生成処理は、図102中のソースコード「XOR (HL)」及び「AND (HL)」をこの順で実行することに行われる。また、上述した規定外ポート出力処理中のS753のON出力データの生成処理は、図102中のソースコード「OR (HL)」を実行することに行われる。 Among them, the OFF output data generation process in S752 during the above-mentioned non-standard port output process is performed by executing the source code "XOR (HL)" and "AND (HL)" in FIG. 102 in this order. It will be done. Further, the ON output data generation process in S753 during the above-described non-standard port output process is performed by executing the source code "OR (HL)" in FIG.

ソースプログラム上において、このような各出力データの生成処理を行うことにより、S752のOFF出力データの生成処理後に、S753のON出力データの生成処理が行われてもS752で生成されたOFF出力データは変化しない。 By performing such generation processing of each output data on the source program, even if the ON output data generation processing of S753 is performed after the OFF output data generation processing of S752, the OFF output data generated in S752 will not be generated. does not change.

例えば、ポート出力設定がOFF出力モードであり、今回の処理でオフ状態にしたい規定外ポートを示す出力データが「00010111」(「1」がオフ状態にしたいビット)であり、現在、規定外ポートに出力されている出力データ(バックアップデータ)が「01010011」(「1」が現在、オン状態のビット)である場合、バックアップデータのビット0、ビット1及びビット5のデータを「1」から「0」にするためのOFF出力データが生成される。この場合、まず、図102中のソースコード「XOR (HL)」が実行されると、出力データ「00010111」と、バックアップデータ「01010011」との排他的論理和演算が行われ、演算結果として「01000100」が得られる。次いで、図102中のソースコード「AND (HL)」が実行されると、演算結果「01000100」とバックアップデータ「01010011」との論理積演算が行われ、演算結果「01000000」がOFF出力データとして生成される。 For example, the port output setting is OFF output mode, the output data indicating the non-standard port that you want to turn off in this process is "00010111" ("1" is the bit that you want to turn off), and the non-standard port is currently If the output data (backup data) being output to is "01010011" ("1" is the bit that is currently on), change the data of bit 0, bit 1 and bit 5 of the backup data from "1" to " OFF output data for setting the value to 0 is generated. In this case, first, when the source code "XOR (HL)" in FIG. 102 is executed, an exclusive OR operation is performed between the output data "00010111" and the backup data "01010011", and the operation result is " 01000100" is obtained. Next, when the source code "AND (HL)" in FIG. 102 is executed, a logical AND operation is performed between the operation result "01000100" and the backup data "01010011", and the operation result "01000000" is used as the OFF output data. generated.

その後、S753のON出力データの生成処理が(図102中のソースコード「OR (HL)」)が実行されると、演算結果「01000000」(OFF出力データ)と、今回の処理でオン状態にしたい規定外ポートを示す出力データ「00000000」(ポート出力設定がOFF出力モードであるので、出力データの各ビットには「0」がセットされる)との論理和演算が行われ、演算結果として「01000000」が得られ、OFF出力データは変化しない。定性的には、ポート出力設定がOFF出力モードである場合、S753のON出力データの生成処理では、OFF出力データにおいて出力オン状態となっているポート(ビット)をオン状態に維持するための出力データが生成されるので、S752のOFF出力データの生成処理後に、S753のON出力データの生成処理が行われてもS752で生成されたOFF出力データは変化しない。 After that, when the ON output data generation process in S753 (source code "OR (HL)" in FIG. 102) is executed, the calculation result is "01000000" (OFF output data) and the current process turns on state. A logical OR operation is performed with the output data "00000000" (the port output setting is OFF output mode, so each bit of the output data is set to "0") indicating the non-standard port to be used, and the operation result is "01000000" is obtained, and the OFF output data does not change. Qualitatively, when the port output setting is the OFF output mode, in the ON output data generation process in S753, the output is set to maintain the port (bit) in the output ON state in the OFF output data in the ON state. Since the data is generated, the OFF output data generated in S752 does not change even if the ON output data generation process in S753 is performed after the OFF output data generation process in S752.

[入賞検索処理]
次に、図103及び図104を参照して、メインフロー(図74参照)中のS214で行う入賞検索処理について説明する。なお、図103は、入賞検索処理の手順を示すフローチャートである。また、図104は、入賞検索処理を実行するためのソースプログラムの一例を示す図である。
[Winning search process]
Next, with reference to FIGS. 103 and 104, the winning search process performed in S214 in the main flow (see FIG. 74) will be described. Note that FIG. 103 is a flowchart showing the procedure of the winning search process. Further, FIG. 104 is a diagram showing an example of a source program for executing the winning search process.

まず、メインCPU101は、図柄コード格納領域(図30参照)に格納された各格納領域のデータを、入賞作動フラグ格納領域(図25参照)の対応する格納領域に転送して保存する(S761)。そして、この処理終了時点では、DEレジスタに入賞作動フラグ格納領域の最後尾のアドレスがセットされる。 First, the main CPU 101 transfers and saves the data of each storage area stored in the symbol code storage area (see FIG. 30) to the corresponding storage area of the winning activation flag storage area (see FIG. 25) (S761). . At the end of this process, the last address of the winning operation flag storage area of the DE register is set.

次いで、メインCPU101は、払出枚数データテーブル(不図示)のアドレスをHLレジスタにセットする(S762)。次いで、メインCPU101は、払出枚数テーブル数を入賞検索カウンタの初期値とし、該初期値をBレジスタにセットする(S763)。 Next, the main CPU 101 sets the address of the payout number data table (not shown) in the HL register (S762). Next, the main CPU 101 sets the payout number table number as the initial value of the winning search counter, and sets the initial value in the B register (S763).

次いで、メインCPU101は、HLレジスタにセットされたアドレスに基づいて、メダルの払出枚数(本実施形態では、14枚、13枚、9枚、7枚、3枚及び1枚のいずれか)のデータをCレジスタにセットし、判定対象データをAレジスタにセットし、HLレジスタにセットされているアドレスに「2」を加算(+2更新)する(S764)。 Next, the main CPU 101 generates data on the number of medals to be paid out (in this embodiment, any one of 14 medals, 13 medals, 9 medals, 7 medals, 3 medals, and 1 medal) based on the address set in the HL register. is set in the C register, the determination target data is set in the A register, and "2" is added to the address set in the HL register (+2 update) (S764).

次いで、メインCPU101は、Cレジスタにセットされたメダルの払出枚数のデータから判定ビットの値を抽出する(S765)。この判定ビットは入賞検索の判定対象ブロックであるか否かを示す情報である。次いで、メインCPU101は、抽出した判定ビットの値に基づいて、判定対象ブロックであるか否かを判別する(S766)。この処理において、メインCPU101は、抽出した判定ビットの値が「1」である場合に、判定対象ブロックであると判定する。 Next, the main CPU 101 extracts the value of the determination bit from the data on the number of medals set in the C register (S765). This determination bit is information indicating whether or not the block is a determination target block for winning search. Next, the main CPU 101 determines whether the block is a determination target block based on the value of the extracted determination bit (S766). In this process, the main CPU 101 determines that the block is the target block when the value of the extracted determination bit is "1".

S766において、メインCPU101が、判定対象ブロックでないと判別したとき(S766がNO判定の場合)、メインCPU101は、後述のS768の処理を行う。一方、S766において、メインCPU101が、判定対象ブロックであると判別したとき(S766がYES判定の場合)、メインCPU101は、DEレジスタにセットされている入賞作動フラグ格納領域のアドレスを1減算(-1更新)する(S767)。 In S766, when the main CPU 101 determines that the block is not the determination target block (NO determination in S766), the main CPU 101 performs processing in S768, which will be described later. On the other hand, in S766, when the main CPU 101 determines that the block is the determination target block (YES in S766), the main CPU 101 subtracts the address of the winning activation flag storage area set in the DE register by 1 (- 1 update) (S767).

S767の処理後又はS766がNO判定の場合、メインCPU101は、DEレジスタにセットされた入賞作動フラグ格納領域のアドレスで指定される格納領域のデータを判定データとして抽出する(S768)。 After the process of S767 or when the determination is NO in S766, the main CPU 101 extracts the data in the storage area specified by the address of the winning activation flag storage area set in the DE register as determination data (S768).

次いで、メインCPU101は、S764でAレジスタにセットされた判定対象データと、S768で抽出した判定データとに基づいて、判定の結果が入賞であるか否かを判別する(S769)。この処理において、メインCPU101は、S764でAレジスタにセットされた判定対象データが、S768で抽出した判定データと同じであれば、判定の結果が入賞であると判定する。 Next, the main CPU 101 determines whether or not the result of the determination is a win based on the determination target data set in the A register in S764 and the determination data extracted in S768 (S769). In this process, the main CPU 101 determines that the determination result is a winning prize if the determination target data set in the A register in S764 is the same as the determination data extracted in S768.

S769において、メインCPU101が、判定の結果が入賞でないと判別したとき(S769がNO判定の場合)、メインCPU101は、後述のS776の処理を行う。一方、S769において、メインCPU101が、判定の結果が入賞であると判別したとき(S769がYES判定の場合)、メインCPU101は、現遊技が3枚遊技(メダルのベット枚数が3枚である遊技)であるか否かを判別する(S770)。 In S769, when the main CPU 101 determines that the result of the determination is not a winning (NO determination in S769), the main CPU 101 performs the process of S776, which will be described later. On the other hand, in S769, when the main CPU 101 determines that the result of the determination is a winning (YES determination in S769), the main CPU 101 determines that the current game is a 3 medal game (a game in which the number of medals bet is 3). ) (S770).

S770において、メインCPU101が、現遊技が3枚遊技であると判別したとき(S770がYES判定の場合)、メインCPU101は、後述のS772の処理を行う。一方、S770において、メインCPU101が、現遊技が3枚遊技でないと判別したとき(S770がNO判定の場合)、メインCPU101は、2枚遊技(メダルのベット枚数が2枚である遊技)の払出枚数(2枚)をCレジスタにセットする(S771)。なお、本実施形態では、遊技開始可能枚数は3枚であるため、S770の処理は必ずYES判定となる。 In S770, when the main CPU 101 determines that the current game is a 3-coin game (YES in S770), the main CPU 101 performs processing in S772, which will be described later. On the other hand, in S770, when the main CPU 101 determines that the current game is not a 3-coin game (if NO in S770), the main CPU 101 issues a payout for a 2-coin game (a game in which the number of medals bet is 2). The number of sheets (2 sheets) is set in the C register (S771). In this embodiment, since the number of coins that can be used to start the game is three, the process of S770 always makes a YES determination.

S771の処理後又はS770がYES判定の場合、メインCPU101は、払出枚数の更新処理を行う(S772)。具体的には、メインCPU101は、現在の入賞枚数カウンタの値に、Cレジスタにセットされたメダルの払出枚数を加算し、加算後の値を払出枚数にセットする。 After the process of S771 or when the determination is YES in S770, the main CPU 101 performs a process of updating the number of coins to be paid out (S772). Specifically, the main CPU 101 adds the payout number of medals set in the C register to the current value of the winning medal counter, and sets the value after the addition to the payout number.

次いで、メインCPU101は、払出枚数の値が最大払出枚数「10」未満であるか否かを判別する(S773)。 Next, the main CPU 101 determines whether the value of the number of coins to be paid out is less than the maximum number of coins to be paid out "10" (S773).

S773において、メインCPU101が、払出枚数の値が最大払出枚数「10」未満であると判別したとき(S773がYES判定の場合)、メインCPU101は、後述のS775の処理を行う。一方、S773において、メインCPU101が、払出枚数の値が最大払出枚数「10」未満でないと判別したとき(S773がNO判定の場合)、メインCPU101は、払出枚数に最大払出枚数「10」をセットする(S774)。 In S773, when the main CPU 101 determines that the value of the number of coins to be paid out is less than the maximum number of coins to be paid out "10" (YES in S773), the main CPU 101 performs the process of S775, which will be described later. On the other hand, in S773, when the main CPU 101 determines that the value of the number of coins to be paid out is not less than the maximum number of coins to be paid out "10" (if NO in S773), the main CPU 101 sets the maximum number of coins to be paid out to "10". (S774).

S774の処理後又はS773がYES判定の場合、メインCPU101は、払出枚数を入賞枚数カウンタに保存する(S775)。 After the process of S774 or if the determination is YES in S773, the main CPU 101 stores the number of paid out coins in the winning number counter (S775).

S775の処理後又はS769がNO判定の場合、メインCPU101は、他の入賞があるか否かを判別する(S776)。S776において、メインCPU101が、他の入賞があると判別したとき(S776がYES判定の場合)、メインCPU101は、処理をS769の処理に戻し、S769以降の処理を繰り返す。 After the process of S775 or if the determination is NO in S769, the main CPU 101 determines whether there is another winning prize (S776). In S776, when the main CPU 101 determines that there is another prize winning (YES in S776), the main CPU 101 returns the process to S769 and repeats the process from S769 onwards.

一方、S776において、メインCPU101が、他の入賞がないと判別したとき(S776がNO判定の場合)、メインCPU101は、入賞検索カウンタの値を1減算(-1更新)する(S777)。なお、本実施形態のように、有効ラインが1本である場合には、複数の小役が重複して入賞することがないので、S776の処理は必ずNO判定となる。 On the other hand, in S776, when the main CPU 101 determines that there is no other prize winning (NO determination in S776), the main CPU 101 subtracts 1 from the value of the winning search counter (updates by -1) (S777). In addition, as in this embodiment, when there is only one active line, a plurality of small winning combinations will not overlap and win, so the process of S776 will always result in a NO determination.

次いで、メインCPU101は、入賞検索カウンタの値が「0」であるか否かを判別する(S778)。 Next, the main CPU 101 determines whether the value of the winning search counter is "0" (S778).

S778において、メインCPU101が、入賞検索カウンタの値が「0」でないと判別したとき(S778がNO判定の場合)、メインCPU101は、処理をS764の処理に戻し、S764以降の処理を繰り返す。一方、S778において、メインCPU101が、入賞検索カウンタの値が「0」であると判別したとき(S778がYES判定の場合)、メインCPU101は、入賞検索処理を終了し、処理をメインフロー(図74参照)中のS215の処理に移す。 In S778, when the main CPU 101 determines that the value of the winning search counter is not "0" (NO in S778), the main CPU 101 returns the process to S764 and repeats the process from S764 onwards. On the other hand, in S778, when the main CPU 101 determines that the value of the winning search counter is "0" (YES in S778), the main CPU 101 ends the winning searching process and continues the process in the main flow (Fig. 74)), the process proceeds to step S215.

本実施形態では、上述のようにして入賞検索処理が行われる。そして、上述した入賞検索処理は、メインCPU101が、図104のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中でも、S764の払出枚数及び判定対象データのセット処理は、メインCPU101がソースコード「LDIN AC,(HL)」を実行することにより行われる。 In this embodiment, the winning search process is performed as described above. The above-described winning search process is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 104. Among them, the process of setting the number of coins to be paid out and the data to be determined in S764 is performed by the main CPU 101 executing the source code "LDIN AC, (HL)".

ソースプログラム上において、例えば、ソースコード「LDIN ss,(HL)」が実行されると、HLレジスタ(ペアレジスタ)にセットされたアドレス及び該アドレスに1加算したアドレスで指定されるメモリの内容(データ)がss(BC、DE、AC、AE又はBD)ペアレジスタにロードされるとともに、HLレジスタにセットされているアドレスが+2更新(2加算)される。それゆえ、図104中のソースコード「LDIN AC,(HL)」が実行されると、HLレジスタ(ペアレジスタ)にセットされたアドレス及び該アドレスに1加算したアドレスで指定されるメモリの内容(払出枚数及び判定対象データ)が、ACレジスタにロードされるとともに、HLレジスタにセットされているアドレスが+2更新(2加算)される。なお、S764の処理では、この「LDIN」命令により、Aレジスタに払出枚数のデータが格納され、Cレジスタに判定対象データが格納され、HLレジスタにセットされているアドレスが+2更新される。 For example, when the source code "LDIN ss, (HL)" is executed on the source program, the memory contents ( data) is loaded into the ss (BC, DE, AC, AE or BD) pair register, and the address set in the HL register is updated by +2 (added by 2). Therefore, when the source code "LDIN AC, (HL)" in FIG. 104 is executed, the memory contents ( The number of coins to be paid out and the data to be determined) are loaded into the AC register, and the address set in the HL register is updated by +2 (added by 2). In the process of S764, by this "LDIN" command, the data of the number of coins to be paid out is stored in the A register, the determination target data is stored in the C register, and the address set in the HL register is updated by +2.

上述のように、本実施形態の入賞検索処理では、一つの「LDIN」命令により、データのロード処理及びアドレスの更新処理の両方を行うことができる。この場合、ソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in the winning search process of this embodiment, both the data load process and the address update process can be performed by one "LDIN" command. In this case, instructions related to address setting can be omitted on the source program, and the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

また、上述した入賞検索処理中のS770の判定処理で参照するメダルカウンタの値の取得処理、S772の処理で参照する入賞枚数カウンタの値の取得処理、及び、S775の処理で行う入賞枚数カウンタの保存(更新)処理はいずれも、図104に示すように、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令(メインCPU101専用命令コード)により実行される。それゆえ、本実施形態の入賞検索処理では、「LDQ」命令を用いることにより、直値により、メインROM102、メインRAM103やメモリマップI/Oにアクセスすることができるので、ソースプログラム上において、アドレス設定に係る命令を省略することができ(アドレス設定に係る命令を別途設ける必要がなくなる)、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 In addition, the acquisition process of the value of the medal counter referred to in the determination process of S770 during the winning search process described above, the process of acquiring the value of the prize winning coin counter referred to in the process of S772, and the acquisition process of the value of the winning coin counter referred to in the process of S775, As shown in FIG. 104, all storage (update) processing is executed by an "LDQ" instruction (instruction code dedicated to the main CPU 101) that specifies an address using the Q register (extension register). Therefore, in the winning search process of this embodiment, by using the "LDQ" instruction, the main ROM 102, main RAM 103, and memory map I/O can be accessed by direct values, so the address Instructions related to setting can be omitted (there is no need to separately provide instructions related to address setting), and the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

また、上述した入賞検索処理中のS769の判定処理は、図104に示すように、ソースプログラム上において、「JSLAA」命令(所定の判定命令)により実行される。なお、「JSLAA」命令は、左シフト(SLA)命令相当の動作を実行する命令である。 Further, the determination process of S769 during the winning search process described above is executed by the "JSLAA" instruction (predetermined determination instruction) on the source program, as shown in FIG. 104. Note that the "JSLAA" instruction is an instruction that executes an operation equivalent to a shift left (SLA) instruction.

ソースプログラム上において、例えば、ソースコード「JSLAA cc,e」が実行されると、ccの条件が成立すれば、処理をeで指定されるアドレスにジャンプさせる。なお、「JSLAA」命令で規定される「ccの条件」には、フラグ・レジスタF内のキャリーフラグの状態が指定される。例えば、ccに「C」が指定されていれば、ccの条件はキャリーフラグが「1」(オン状態)であることを意味し、ccに「NC」が指定されていれば、ccの条件はキャリーフラグが「0」(オフ状態)であることを意味する。それゆえ、図104中のソースコード「JSLAA NC,MN_CKLN_06」では、キャリーフラグが「0」(オフ状態)であれば、「MN_CKLN_06」で指定されるアドレスに処理がジャンプする。 For example, when the source code "JSLAA cc, e" is executed on the source program, if the condition of cc is satisfied, the process jumps to the address specified by e. Note that the state of the carry flag in the flag register F is specified in the "cc condition" defined by the "JSLAA" instruction. For example, if "C" is specified for cc, the condition for cc means that the carry flag is "1" (on state), and if "NC" is specified for cc, the condition for cc means that the carry flag is "1" (on state). means that the carry flag is "0" (off state). Therefore, in the source code "JSLAA NC, MN_CKLN_06" in FIG. 104, if the carry flag is "0" (off state), the process jumps to the address specified by "MN_CKLN_06".

また、上述した入賞検索処理中のS770及びS773の判定処理は、図104に示すように、ソースプログラム上において、「JCP」命令により実行される。なお、「JCP」命令は、上述のように、比較命令相当の動作を実行する命令であり、メインCPU101専用命令コードである。 Furthermore, the determination processing in S770 and S773 during the winning search processing described above is executed by the "JCP" command on the source program, as shown in FIG. 104. Note that, as described above, the "JCP" instruction is an instruction that executes an operation equivalent to a comparison instruction, and is an instruction code dedicated to the main CPU 101.

それゆえ、入賞検索処理のソースプログラム上において、上述した「JSLAA」命令及び「JCP」命令を用いた場合、アドレス設定に係る命令を省略することができ(アドレス設定に係る命令を別途設ける必要がなくなる)、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 Therefore, when the above-mentioned "JSLAA" and "JCP" instructions are used in the source program for the winning search process, the instructions related to address setting can be omitted (there is no need to provide a separate instruction related to address setting). ), the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

[イリーガルヒットチェック処理]
次に、図105及び図106を参照して、メインフロー(図74参照)中のS215で行うイリーガルヒットチェック処理について説明する。なお、図105は、イリーガルヒットチェック処理の手順を示すフローチャートである。また、図106は、イリーガルヒットチェック処理を実行するためのソースプログラムの一例を示す図である。なお、イリーガルヒットとは、内部抽籤処理(図84参照)で抽籤され、図柄設定処理で当り要求フラグ格納領域に格納された内部当籤役に基づいて、左リール3L、中リール3C及び右リール3Rにおいて成立しえない図柄の組合せ(すなわち、停止表示されることが許可されていない図柄の組合せ)が有効ライン上に停止(図柄組合せ不成立)したことを示す用語である。
[Illegal hit check processing]
Next, the illegal hit check process performed in S215 in the main flow (see FIG. 74) will be described with reference to FIGS. 105 and 106. Note that FIG. 105 is a flowchart showing the procedure of illegal hit check processing. Further, FIG. 106 is a diagram showing an example of a source program for executing illegal hit check processing. Incidentally, an illegal hit refers to the left reel 3L, middle reel 3C, and right reel 3R based on the internal winning combination drawn in the internal lottery process (see FIG. 84) and stored in the hit request flag storage area in the symbol setting process. This is a term indicating that a combination of symbols that cannot be realized (that is, a symbol combination that is not permitted to be stopped and displayed) has stopped on the activated line (symbol combination not established).

まず、メインCPU101は、入賞作動フラグ格納領域(図25参照)のアドレスをセットする(S781)。次いで、メインCPU101は、入賞作動フラグ格納領域のサイズ(バイト数、本実施形態では「37」)を、チェックカウンタの値にセットする(S782)。 First, the main CPU 101 sets the address of the winning activation flag storage area (see FIG. 25) (S781). Next, the main CPU 101 sets the size of the winning operation flag storage area (the number of bytes, "37" in this embodiment) to the value of the check counter (S782).

次いで、メインCPU101は、現在セットされている入賞作動フラグ格納領域のアドレスに基づいて、該アドレスに対応する当り要求フラグ格納領域(内部当籤役格納領域)内の格納領域に格納された内部当籤役のデータ(当り要求フラグデータ)を取得する(S783)。次いで、メインCPU101は、現在セットされている入賞作動フラグ格納領域のアドレスに格納された入賞役のデータ(入賞作動フラグデータ)と、内部当籤役のデータ(当り要求フラグデータ)とを合成する(S784)。 Next, the main CPU 101 selects the internal winning combination stored in the storage area in the winning request flag storage area (internal winning combination storage area) corresponding to the address based on the address of the winning operation flag storage area that is currently set. (S783). Next, the main CPU 101 combines the winning combination data (winning activation flag data) stored at the address of the currently set winning activation flag storage area with the internal winning combination data (winning request flag data). S784).

なお、この合成処理では、まず、メインCPU101は、入賞役のデータ(入賞作動フラグデータ)と内部当籤役のデータ(当り要求フラグデータ)との排他的論理和を求める(図106に示すソースプログラム中のソースコード「XOR (HL)」)。次いで、メインCPU101は、求められた排他的論理和の算出結果と入賞役のデータ(入賞作動フラグデータ)との論理積を求め(図106に示すソースプログラム中のソースコード「AND (HL)」)、論理積の算出結果を合成結果とする。なお、イリーガルヒットエラーが発生していない場合、この合成結果の値は「0」となる。 In this synthesis process, first, the main CPU 101 calculates the exclusive OR of the winning combination data (winning activation flag data) and the internal winning combination data (winning request flag data) (using the source program shown in FIG. 106). The source code inside is "XOR (HL)"). Next, the main CPU 101 calculates the logical product of the exclusive OR calculation result and the winning combination data (winning activation flag data) (source code "AND (HL)" in the source program shown in FIG. 106). ), and the result of calculating the logical product is used as the composition result. Note that if no illegal hit error has occurred, the value of this combination result is "0".

次いで、メインCPU101は、S784の合成処理の結果に基づいて、イリーガルヒットエラーが発生しているか否かを判別する(S785)。 Next, the main CPU 101 determines whether an illegal hit error has occurred based on the result of the compositing process in S784 (S785).

S785において、メインCPU101が、イリーガルヒットエラーが発生していないと判別したとき(S785がNO判定の場合)、メインCPU101は、参照する入賞作動フラグ格納領域のアドレスを+1更新する(S786)。次いで、メインCPU101は、チェックカウンタの値を1減算する(S787)。次いで、メインCPU101は、チェックカウンタの値が「0」であるか否かを判別する(S788)。 In S785, when the main CPU 101 determines that an illegal hit error has not occurred (NO in S785), the main CPU 101 updates the address of the winning operation flag storage area to be referenced by +1 (S786). Next, the main CPU 101 subtracts 1 from the value of the check counter (S787). Next, the main CPU 101 determines whether the value of the check counter is "0" (S788).

S788において、メインCPU101が、チェックカウンタの値が「0」でないと判別したとき(S788がNO判定の場合)、メインCPU101は、処理をS783の処理に戻し、S783以降の処理を繰り返す。一方、S788において、メインCPU101が、チェックカウンタの値が「0」であると判別したとき(S788がYES判定の場合)、メインCPU101は、イリーガルヒットチェック処理を終了し、処理をメインフロー(図74参照)中のS216の処理に移す。 In S788, when the main CPU 101 determines that the value of the check counter is not "0" (NO in S788), the main CPU 101 returns the process to the process in S783 and repeats the process from S783 onwards. On the other hand, in S788, when the main CPU 101 determines that the value of the check counter is "0" (YES in S788), the main CPU 101 ends the illegal hit check process and continues the process in the main flow (Fig. 74)), the process proceeds to step S216.

ここで再度、S785の処理に戻って、S785において、メインCPU101が、イリーガルヒットエラーが発生していると判別したとき(S785がYES判定の場合)、メインCPU101は、図81で説明したエラー処理を行う(S789)。この処理により、情報表示器6に含まれる2桁の7セグLED(払出枚数表示用及びエラー表示用兼用)に、イリーガルヒットエラーの発生を示す2文字「EE」をエラー情報として表示するためのエラー表示データが出力される。なお、イリーガルヒットエラーの発生状態(エラー状態)は、リセットスイッチ76(図7参照)を押下することにより解除される。 Here, returning to the process of S785 again, when the main CPU 101 determines in S785 that an illegal hit error has occurred (in the case of YES determination in S785), the main CPU 101 performs the error processing explained in FIG. (S789). Through this process, the two-digit 7-segment LED included in the information display 6 (used for both displaying the number of paid coins and error display) displays the two characters "EE", which indicates the occurrence of an illegal hit error, as error information. Error display data is output. Note that the illegal hit error occurrence state (error state) is canceled by pressing the reset switch 76 (see FIG. 7).

次いで、メインCPU101は、入賞枚数カウンタの値及び当り要求フラグ格納領域のデータをクリアする(S790)。そして、S790の処理後、メインCPU101は、イリーガルヒットチェック処理を終了し、処理をメインフロー(図74参照)中のS216の処理に移す。 Next, the main CPU 101 clears the value of the winning coins counter and the data in the winning request flag storage area (S790). After the process of S790, the main CPU 101 ends the illegal hit check process and moves the process to S216 in the main flow (see FIG. 74).

本実施形態では、上述のようにしてイリーガルヒットチェック処理が行われる。そして、上述したイリーガルヒットチェック処理は、メインCPU101が、図106のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the illegal hit check process is performed as described above. The above-described illegal hit check process is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 106.

なお、本実施形態では、図25に示すように、入賞作動フラグ格納領域(表示役格納領域)の構成が当り要求フラグ格納領域(内部当籤役格納領域)のそれと同じであるので、入賞作動フラグ格納領域の役と内部当籤役との合成処理時にメインRAM103に配置される当り要求フラグ格納領域と入賞作動フラグ格納領域とを同一構成にすることができる。それゆえ、本実施形態のイリーガルヒットチェック処理におけるS784の演算結果(入賞役のデータと内部当籤役のデータとを合成結果)は、上述のように、ソースプログラム上において、入賞役のデータと内部当籤役のデータとを単純に論理積(「AND」命令で実行する)することにより求められる。その結果、本実施形態では、イリーガルヒットチェック処理を効率化及び簡略化することができ、主制御プログラムの空き容量を確保する(増やす)ことができ、増えた空き容量を使用して遊技性を高めることが可能になる。 In this embodiment, as shown in FIG. 25, the configuration of the winning activation flag storage area (display combination storage area) is the same as that of the winning request flag storage area (internal winning combination storage area), so the winning activation flag is the same as that of the winning request flag storage area (internal winning combination storage area). The winning request flag storage area and the winning operation flag storage area, which are arranged in the main RAM 103 during the synthesis process of the winning combination in the storage area and the internal winning combination, can have the same configuration. Therefore, as described above, the calculation result of S784 in the illegal hit check process of this embodiment (the result of combining the winning combination data and the internal winning combination data) is the result of combining the winning combination data and the internal winning combination data on the source program. It is obtained by simply ANDing the winning combination data (executed with an "AND" command). As a result, in this embodiment, it is possible to streamline and simplify the illegal hit check process, secure (increase) free space for the main control program, and use the increased free space to improve the gameplay. It is possible to increase it.

[入賞チェック・メダル払出処理]
次に、図107及び図108を参照して、メインフロー(図74参照)中のS216で行う入賞チェック・メダル払出処理について説明する。なお、図107は、入賞チェック・メダル払出処理の手順を示すフローチャートである。また、図108は、入賞チェック・メダル払出処理中の後述のS804~S808の処理を実行するためのソースプログラムの一例を示す図である。
[Win check/medal payout process]
Next, with reference to FIGS. 107 and 108, the winning check/medal payout process performed in S216 in the main flow (see FIG. 74) will be described. Note that FIG. 107 is a flowchart showing the procedure of winning check/medal payout processing. Further, FIG. 108 is a diagram showing an example of a source program for executing the processes of S804 to S808, which will be described later, during the winning check/medal payout process.

まず、メインCPU101は、入賞作動コマンド生成処理を行う(S801)。この処理では、メインCPU101は、副制御回路200に送信する入賞作動コマンドに含まれる、種別データおよび各種通信パラメータを生成する。なお、入賞作動コマンドは、入賞作動フラグ(表示役)等を特定するパラメータを含んで構成される。 First, the main CPU 101 performs winning activation command generation processing (S801). In this process, the main CPU 101 generates type data and various communication parameters included in the winning activation command sent to the sub control circuit 200. The winning activation command is configured to include parameters that specify the winning activation flag (display combination) and the like.

次いで、メインCPU101は、図64で説明した通信データ格納処理を行う(S802)。この処理により、入賞作動コマンドデータがメインRAM103に設けられた通信データ格納領域(図67B参照)に保存される。なお、入賞作動コマンドは、後述の図100で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。 Next, the main CPU 101 performs the communication data storage process described in FIG. 64 (S802). Through this process, the winning activation command data is stored in the communication data storage area (see FIG. 67B) provided in the main RAM 103. Note that the winning activation command is transmitted from the main control circuit 90 to the sub control circuit 200 by communication data transmission processing within the interrupt processing described later with reference to FIG. 100.

次いで、メインCPU101は、入賞枚数カウンタの値が「0」であるか否かを判別する(S803)。S803において、メインCPU101が、入賞枚数カウンタの値が「0」であると判別したとき(S803がYES判定の場合)、メインCPU101は、入賞チェック・メダル払出処理を終了し、処理をメインフロー(図74参照)中のS217の処理に移す。 Next, the main CPU 101 determines whether the value of the winning coins counter is "0" (S803). In S803, when the main CPU 101 determines that the value of the winning medal counter is "0" (YES in S803), the main CPU 101 ends the winning check/medal payout process and returns the process to the main flow ( (See FIG. 74), the process moves to step S217.

一方、S803において、メインCPU101が、入賞枚数カウンタの値が「0」でないと判別したとき(S803がNO判定の場合)、メインCPU101は、メダルのクレジット枚数(貯留枚数)がその上限枚数(本実施形態では50枚)以上であるか否かを判別する(S804)。 On the other hand, in S803, when the main CPU 101 determines that the value of the winning medal counter is not "0" (NO in S803), the main CPU 101 determines that the number of medal credits (the number of stored medals) is In the embodiment, it is determined whether the number of sheets is 50 or more (S804).

S804において、メインCPU101が、メダルのクレジット枚数がその上限枚数以上でないと判別したとき(S804がNO判定の場合)、メインCPU101は、クレジットカウンタの値に「1」を加算(+1更新)する(S805)。加算されたクレジットカウンタの値は、情報表示器6に含まれる貯留枚数表示用の2桁の7セグLED(不図示)により表示される。次いで、メインCPU101は、メダル払出枚数チェック処理を行う(S806)。なお、メダル払出枚数チェック処理の詳細については、後述の図109を参照しながら後で説明する。 In S804, when the main CPU 101 determines that the number of medal credits is not equal to or greater than the upper limit number (NO in S804), the main CPU 101 adds "1" to the value of the credit counter (updates by +1). S805). The added value of the credit counter is displayed by a two-digit 7-segment LED (not shown) included in the information display 6 for displaying the number of stored coins. Next, the main CPU 101 performs a medal payout number check process (S806). The details of the medal payout number checking process will be described later with reference to FIG. 109, which will be described later.

次いで、メインCPU101は、メダルの払い出しが終了したか否かを判別する(S807)。S807において、メインCPU101が、メダルの払い出しが終了したと判別したとき(S807がYES判定の場合)、メインCPU101は、入賞チェック・メダル払出処理を終了し、処理をメインフロー(図74参照)中のS217の処理に移す。 Next, the main CPU 101 determines whether the payout of medals has been completed (S807). In S807, when the main CPU 101 determines that the medal payout has ended (YES in S807), the main CPU 101 ends the winning check/medal payout process and returns the process to the main flow (see FIG. 74). The process moves to step S217.

一方、S807において、メインCPU101が、メダルの払い出しが終了していないと判別したとき(S807がNO判定の場合)、メインCPU101は、払出間隔待機処理を行う(S808)。この処理では、メインCPU101は、予め設定されたメダル払出間隔時間(本実施形態では60.33msec:後述の図113で説明する割込処理(1.1172msec周期)の54周期分)が経過するまでウェイトする。そして、S808の処理後、メインCPU101は、処理をS803の処理に戻し、S803以降の処理を繰り返す。 On the other hand, when the main CPU 101 determines in S807 that the payout of medals has not ended (NO determination in S807), the main CPU 101 performs a payout interval standby process (S808). In this process, the main CPU 101 waits until a preset medal payout interval time (in this embodiment, 60.33 msec: 54 cycles of interrupt processing (1.1172 msec cycle) explained in FIG. 113 described later) has elapsed. Wait. After the processing in S808, the main CPU 101 returns the processing to S803 and repeats the processing from S803 onwards.

ここで再度、S804の処理に戻って、S804において、メインCPU101が、メダルのクレジット枚数がその上限枚数(50枚)以上であると判別したとき(S804がYES判定の場合)、メインCPU101は、メダルの払出処理を行う(S809)。この処理により、メダルが1枚、払い出される。そして、S809の処理後、メインCPU101は、入賞チェック・メダル払出処理を終了し、処理をメインフロー(図74参照)中のS217の処理に移す。 Here, returning to the process of S804 again, when the main CPU 101 determines in S804 that the number of medal credits is equal to or greater than the upper limit number (50) (in the case of YES determination in S804), the main CPU 101: A medal payout process is performed (S809). Through this process, one medal is paid out. After the process of S809, the main CPU 101 ends the winning check/medal payout process and moves the process to S217 in the main flow (see FIG. 74).

本実施形態では、上述のようにして入賞チェック・メダル払出処理が行われる。なお、上述した入賞チェック・メダル払出処理中のS804~S808の処理は、メインCPU101が、図108のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the winning check/medal payout process is performed as described above. The above-described processes of S804 to S808 during the winning check/medal payout process are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 108.

なお、本実施形態では、クレジットカウンタの更新(+1)後、払出動作を継続する場合、メインCPU101は、S808の処理で60.33ms間のウェイト(払出間隔待ち)処理を行うが、この処理は、ソースプログラム上では、メインCPU101がソースコード「LD BC,cTM_PAYC」及び「RST SB_W1BC_00」をこの順で実行することにより実現されている。このように、入賞チェック・メダル払出処理において、クレジットカウンタの更新(+1)後、払出動作を継続するときに60.33ms間のウェイト(払出間隔待ち)を行った場合、無駄な待ち時間を減らすことができ、遊技者の精神的負担を軽減することができる。 In addition, in this embodiment, when continuing the payout operation after the credit counter is updated (+1), the main CPU 101 performs a wait process for 60.33 ms (wait for payout interval) in the process of S808. , on the source program, is realized by the main CPU 101 executing the source code "LD BC, cTM_PAYC" and "RST SB_W1BC_00" in this order. In this way, in the winning check/medal payout process, if a 60.33ms wait (wait for payout interval) is performed when continuing the payout operation after the credit counter is updated (+1), the wasted waiting time will be reduced. This can reduce the mental burden on the player.

[メダル払出枚数チェック処理]
次に、図109及び図110を参照して、入賞チェック・メダル払出処理(図107参照)中のS806で行うメダル払出枚数チェック処理について説明する。なお、図109は、メダル払出枚数チェック処理の手順を示すフローチャートである。また、図110Aは、メダル払出枚数チェック処理中の後述のS811~S814の処理を実行するためのソースプログラムの一例を示す図であり、図110Bは、メダル払出枚数チェック処理中の後述のS816及びS817の処理を実行するためのソースプログラムの一例を示す図である。
[Medal payout number check process]
Next, with reference to FIGS. 109 and 110, a description will be given of the medal payout number check process performed in S806 in the winning check/medal payout process (see FIG. 107). Note that FIG. 109 is a flowchart showing the procedure for checking the number of medals to be paid out. Further, FIG. 110A is a diagram showing an example of a source program for executing the processes of S811 to S814 described later during the process of checking the number of medals paid out, and FIG. FIG. 7 is a diagram illustrating an example of a source program for executing the process of S817.

まず、メインCPU101は、メダルOUTカウンタの値に「1」を加算(+1更新)する(S811)。なお、メダルOUTカウンタは、メダルの払出回数を計数するためのカウンタである。次いで、メインCPU101は、払出枚数カウンタの値に「1」を加算(+1更新)する(S812)。なお、払出枚数カウンタは、メダルの払出枚数を計数するためのカウンタである。 First, the main CPU 101 adds "1" to the value of the medal OUT counter (updates by +1) (S811). Note that the medal OUT counter is a counter for counting the number of payouts of medals. Next, the main CPU 101 adds "1" to the value of the payout number counter (updates by +1) (S812). Note that the payout number counter is a counter for counting the number of medals to be paid out.

次いで、メインCPU101は、払出枚数7SEG表示処理を行う(S813)。この処理では、メインCPU101は、払出枚数カウンタの値を、情報表示器6に含まれる払出枚数表示用の2桁の7セグLED(不図示)により表示させる制御処理を行う。 Next, the main CPU 101 performs a payout number 7SEG display process (S813). In this process, the main CPU 101 performs a control process to display the value of the payout number counter on a two-digit 7-segment LED (not shown) included in the information display 6 for displaying the number of payouts.

次いで、メインCPU101は、役連終了枚数カウンタの更新処理を行う(S814)。なお、役連終了枚数カウンタは、入賞役に対応するメダルの払出枚数の残り枚数を計数するためのカウンタである。この処理では、メインCPU101は、役連終了枚数カウンタの値とその下限値「0」とを比較し、役連終了枚数カウンタの値が下限値「0」より大きい場合には、役連終了枚数カウンタの値を1減算(-1更新)し、役連終了枚数カウンタの値が下限値「0」以下である場合には、役連終了枚数カウンタの値を「0」に保持する。 Next, the main CPU 101 performs processing to update the number of coins for which the winning combination has ended (S814). The winning combination ending number counter is a counter for counting the remaining number of medals to be paid out corresponding to the winning combination. In this process, the main CPU 101 compares the value of the winning combination ending number counter with its lower limit value "0", and if the value of the winning winning combination ending number counter is larger than the lower limit value "0", the main CPU 101 The value of the counter is subtracted by 1 (updated by -1), and if the value of the winning combination ending number of coins counter is less than the lower limit value "0", the value of the winning winning combination ending number of coins counter is held at "0".

次いで、メインCPU101は、入賞枚数カウンタの値を1減算(-1更新)する(S815)。 Next, the main CPU 101 subtracts 1 from the value of the winning coins counter (updates by -1) (S815).

次いで、メインCPU101は、クレジット情報コマンド生成処理を行う(S816)。この処理では、メインCPU101は、副制御回路200に送信するクレジット情報コマンドに含まれる、種別データ及び各種通信パラメータを生成する。なお、クレジット情報コマンドは、メダルのクレジット枚数を特定するパラメータを含んで構成される。 Next, the main CPU 101 performs credit information command generation processing (S816). In this process, the main CPU 101 generates type data and various communication parameters included in the credit information command sent to the sub control circuit 200. Note that the credit information command includes a parameter that specifies the number of medal credits.

次いで、メインCPU101は、図64で説明した通信データ格納処理を行う(S817)。この処理により、クレジット情報コマンドデータがメインRAM103に設けられた通信データ格納領域(図67B参照)に保存される。なお、クレジット情報コマンドは、後述の図113で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。そして、S817の処理後、メインCPU101は、メダル払出枚数チェック処理を終了し、処理を入賞チェック・メダル払出処理(図107参照)中のS807の処理に移す。 Next, the main CPU 101 performs the communication data storage process described in FIG. 64 (S817). Through this process, the credit information command data is stored in the communication data storage area provided in the main RAM 103 (see FIG. 67B). Note that the credit information command is transmitted from the main control circuit 90 to the sub-control circuit 200 by communication data transmission processing within the interrupt processing, which will be described later with reference to FIG. 113. After the process of S817, the main CPU 101 ends the process of checking the number of medals paid out, and moves the process to the process of S807 during the winning check/medal payout process (see FIG. 107).

本実施形態では、上述のようにしてメダル払出枚数チェック処理が行われる。なお、上述したメダル払出枚数チェック処理中のS811~S814の処理は、メインCPU101が、図110Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、S814の役連終了枚数カウンタの更新処理は、図110A中の「DCPLD」命令(所定の更新命令)により実行される。なお、「DCPLD」命令は、メインCPU101専用命令コードである。 In this embodiment, the medal payout number check process is performed as described above. Note that the processes of S811 to S814 during the above-described medal payout number checking process are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 110A. Among them, the process of updating the end-of-counseling-coins counter in S814 is executed by the "DCPLD" command (predetermined update command) in FIG. 110A. Note that the "DCPLD" instruction is an instruction code dedicated to the main CPU 101.

ソースプログラム上において、例えば、ソースコード「DCPLD (HL),n」が実行されると、HLレジスタで指定されたアドレスのメモリの内容(格納データ)と整数nとが比較され、メモリの内容が整数nより大きい場合には、メモリの内容が1減算され、メモリの内容が整数n以下である場合には、HLレジスタで指定されたアドレスのメモリに整数nが格納される。それゆえ、図110A中のソースコード「DCPLD (HL),0」が実行されると、HLレジスタで指定されたアドレスのメモリの内容(役連終了枚数カウンタの値)と整数0(下限値)とが比較され、メモリの内容(役連終了枚数カウンタの値)が整数0より大きい場合には、メモリの内容が1減算され、メモリの内容が整数0以下である場合には、メモリの内容(役連終了枚数カウンタの値)に「0」がセットされる。すなわち、現時点の役連終了枚数カウンタの値が「0」より大きい場合には、役連終了枚数カウンタの更新処理が行われ、現時点の役連終了枚数カウンタの値が「0」以下であれば、役連終了枚数カウンタの値を「0」に保持する処理が行われる。 For example, when the source code "DCPLD (HL),n" is executed on the source program, the contents of the memory (stored data) at the address specified by the HL register are compared with the integer n, and the contents of the memory are If it is larger than the integer n, the contents of the memory are subtracted by 1, and if the contents of the memory are less than or equal to the integer n, the integer n is stored in the memory at the address specified by the HL register. Therefore, when the source code "DCPLD (HL), 0" in FIG. are compared, and if the content of the memory (value of the number of finished coins counter) is greater than the integer 0, the content of the memory is subtracted by 1, and if the content of the memory is less than or equal to the integer 0, the content of the memory is "0" is set to (the value of the end-of-work series counter). In other words, if the value of the current Yakuren completed number of coins counter is greater than "0", the updating process of the Yakuren completed number of coins counter is performed, and if the value of the current Yakuren completed number of coins counter is less than "0" , a process is performed in which the value of the end-of-counsere-coupling counter is held at "0".

上述のように、メダル払出枚数チェック処理中のS814の処理では、一つの「DCPLD」命令(枚数管理カウンタの下限判定命令と、判断分岐命令が一体になっている命令)により、役連終了枚数カウンタの更新(減算)処理及び連終了枚数カウンタの値を「0」に保持する処理の両方を実行することができる。この場合、両処理を別個に実行するための命令コードを設ける必要がなくなる。例えば、連終了枚数カウンタの値が「0」であるか否かを判別するための判断分岐命令コードを省略することができる。それゆえ、本実施形態のメダル払出枚数チェック処理では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As mentioned above, in the processing of S814 during the medal payout number checking process, one "DCPLD" command (instruction in which the lower limit judgment command of the number management counter and the judgment branching command are combined) determines the number of medals at the end of the winning series. Both the process of updating (subtracting) the counter and the process of keeping the value of the series-end number counter at "0" can be executed. In this case, there is no need to provide instruction codes for separately executing both processes. For example, it is possible to omit the judgment branch instruction code for determining whether the value of the series end number counter is "0" or not. Therefore, in the medal payout number checking process of this embodiment, the capacity of the source program (the used capacity of the main ROM 102) can be reduced, and the free capacity can be secured (increased) in the main ROM 102. It becomes possible to enhance the gameplay by making use of the free space.

また、上述したメダル払出枚数チェック処理中のS816及びS817の処理は、メインCPU101が、図110Bのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 Further, the processes of S816 and S817 during the above-described medal payout number check process are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 110B.

その中で、S816の処理では、図110Bに示すように、クレジット情報コマンドの通信パラメータ1にはLレジスタを介して払出枚数カウンタの値がセットされ、通信パラメータ5にはCレジスタを介してクレジットカウンタの値がセットされる。しかしながら、クレジット情報コマンドを構成するその他の通信パラメータ2~4には、現時点においてHレジスタ、Eレジスタ及びDレジスタにそれぞれ格納されている値(不定値)がセットされる。それゆえ、クレジット情報コマンド送信時における通信パラメータ2~4の値は不定値となる。その結果、本実施形態では、クレジット情報コマンドのサム値(BCC)を送信毎に不定値にすることができ、ゴト等の不正行為を抑制することができる。 In the process of S816, as shown in FIG. 110B, communication parameter 1 of the credit information command is set to the value of the payout number counter via the L register, and communication parameter 5 is set to the value of the payout number counter via the C register. The counter value is set. However, other communication parameters 2 to 4 constituting the credit information command are set to the values (undefined values) currently stored in the H register, E register, and D register, respectively. Therefore, the values of communication parameters 2 to 4 at the time of sending the credit information command are indefinite values. As a result, in this embodiment, the sum value (BCC) of the credit information command can be set to an undefined value each time it is sent, and fraudulent acts such as fraud can be suppressed.

[ボーナスチェック処理]
次に、図111を参照して、メインフロー(図74参照)中のS217で行うボーナスチェック処理について説明する。なお、図111は、ボーナスチェック処理の手順を示すフローチャートである。
[Bonus check processing]
Next, with reference to FIG. 111, the bonus check process performed in S217 in the main flow (see FIG. 74) will be described. Note that FIG. 111 is a flowchart showing the procedure of bonus check processing.

まず、メインCPU101は、現在の遊技状態がRB遊技状態であるか否かを判別する(S821)。S821において、メインCPU101が、現在の遊技状態がRB遊技状態でないと判別したとき(S821がNO判定の場合)、メインCPU101は、後述のS825の処理を行う。 First, the main CPU 101 determines whether the current gaming state is the RB gaming state (S821). In S821, when the main CPU 101 determines that the current gaming state is not the RB gaming state (NO determination in S821), the main CPU 101 performs processing in S825, which will be described later.

一方、S821において、メインCPU101が、現在の遊技状態がRB遊技状態であると判別したとき(S821がYES判定の場合)、メインCPU101は、入賞回数(入賞回数カウンタ)及び遊技可能回数(遊技可能回数カウンタ)を更新(1減算)する(S822)。すなわち、メインCPU101は、RB遊技状態において、小役の入賞が発生した場合には、入賞回数カウンタを1減算し、遊技が行われた場合には、遊技可能回数カウンタを1減算する。なお、本実施形態では、これらのカウンタの初期値は「8」である。 On the other hand, in S821, when the main CPU 101 determines that the current gaming state is the RB gaming state (YES in S821), the main CPU 101 determines the number of winnings (winning number counter) and the number of possible games (playable The number of times counter) is updated (subtracted by 1) (S822). That is, in the RB gaming state, the main CPU 101 subtracts 1 from the number of winnings counter when a winning of a small winning combination occurs, and subtracts 1 from the possible number of games counter when a game is played. Note that in this embodiment, the initial values of these counters are "8".

次いで、メインCPU101は、入賞回数(入賞回数カウンタ)又は遊技可能回数(遊技可能回数カウンタ)は「0」であるか否かを判別する(S823)。すなわち、メインCPU101は、RB遊技状態の終了条件を満たしたか否かを判別する。S823において、メインCPU101が、入賞回数(入賞回数カウンタ)又は遊技可能回数(遊技可能回数カウンタ)は「0」でないと判別したとき(S823がNO判定の場合)、メインCPU101は、ボーナスチェック処理を終了し、処理をメインフロー(図74参照)中のS218の処理に移す。 Next, the main CPU 101 determines whether the number of winnings (winning number counter) or the possible number of games (playable number counter) is "0" (S823). That is, the main CPU 101 determines whether the conditions for ending the RB gaming state are satisfied. In S823, when the main CPU 101 determines that the number of wins (wins counter) or the possible number of games (possible games counter) is not "0" (if S823 is NO), the main CPU 101 executes the bonus check process. The process ends and the process moves to S218 in the main flow (see FIG. 74).

一方、S823において、メインCPU101が、入賞回数(入賞回数カウンタ)又は遊技可能回数(遊技可能回数カウンタ)は「0」であると判別したとき(S823がYES判定の場合)、メインCPU101は、RB終了時処理を行う(S824)。この処理では、メインCPU101は、遊技状態フラグ格納領域(図27参照)のビット0をオフ(「0」クリア)し、遊技状態フラグ格納領域(図27参照)ビット3~ビット7を全てオフ状態にセットする(すなわち、RT状態をRT0状態とする)。そして、S824の処理後、ボーナスチェック処理を終了し、処理をメインフロー(図74参照)中のS218の処理に移す。 On the other hand, in S823, when the main CPU 101 determines that the number of winnings (winning number counter) or the number of possible games (playable number counter) is "0" (in the case of YES determination in S823), the main CPU 101 A termination process is performed (S824). In this process, the main CPU 101 turns off (clears to "0") bit 0 of the gaming state flag storage area (see FIG. 27), and turns off bits 3 to 7 of the gaming state flag storage area (see FIG. 27). (that is, set the RT state to the RT0 state). After the process of S824, the bonus check process is ended and the process is moved to the process of S218 in the main flow (see FIG. 74).

S821において、メインCPU101が、現在の遊技状態がRB遊技状態でないと判別したとき(S821がNO判定の場合)、メインCPU101は、現在の遊技状態がMB遊技状態であるか否かを判別する(S825)。S825において、メインCPU101が、現在の遊技状態がMB遊技状態でないと判別したとき(S825がNO判定の場合)、メインCPU101は、後述のS829の処理を行う。 In S821, when the main CPU 101 determines that the current gaming state is not the RB gaming state (if NO in S821), the main CPU 101 determines whether the current gaming state is the MB gaming state ( S825). In S825, when the main CPU 101 determines that the current gaming state is not the MB gaming state (NO determination in S825), the main CPU 101 performs processing in S829, which will be described later.

一方、S825において、メインCPU101が、現在の遊技状態がMB遊技状態であると判別したとき(S825がYES判定の場合)、メインCPU101は、ボーナス状態(本実施形態では、MB遊技状態)中に払い出し可能なメダルの枚数を計数するためのボーナス中払出枚数カウンタの値から、入賞チェック・メダル払出処理において払い出されたメダルの払出枚数を減算する(S826)。 On the other hand, in S825, when the main CPU 101 determines that the current gaming state is the MB gaming state (YES in S825), the main CPU 101 determines that the current gaming state is the MB gaming state. The number of medals paid out in the winning check/medal payout process is subtracted from the value of the number of medals paid out during the bonus counter for counting the number of medals that can be paid out (S826).

次いで、メインCPU101は、ボーナス中払出枚数カウンタの値が「0」未満であるか否かを判別する(S827)。S827において、メインCPU101が、ボーナス中払出枚数カウンタの値が「0」未満でないと判別したとき(S827がNO判定の場合)、現在の遊技状態がMB遊技状態であればCB遊技状態(CB作動中)を維持し、ボーナスチェック処理を終了し、処理をメインフロー(図74参照)中のS218の処理に移す。 Next, the main CPU 101 determines whether the value of the bonus payout coins counter is less than "0" (S827). In S827, when the main CPU 101 determines that the value of the bonus payout number counter is not less than "0" (NO in S827), if the current gaming state is the MB gaming state, the main CPU 101 enters the CB gaming state (CB operation (middle) is maintained, the bonus check process is ended, and the process is moved to the process of S218 in the main flow (see FIG. 74).

一方、S827において、メインCPU101が、ボーナス中払出枚数カウンタの値が「0」未満であると判別したとき(S827がYES判定の場合)、メインCPU101は、MB終了時処理を行う(S828)。この処理では、メインCPU101は、遊技状態フラグ格納領域(図27参照)のビット1及びビット2をオフ(「0」クリア)する。そして、S828の処理後、ボーナスチェック処理を終了し、処理をメインフロー(図74参照)中のS218の処理に移す。 On the other hand, when the main CPU 101 determines in S827 that the value of the bonus payout number counter is less than "0" (YES in S827), the main CPU 101 performs MB end processing (S828). In this process, the main CPU 101 turns off (clears to "0") bits 1 and 2 of the gaming state flag storage area (see FIG. 27). After the process of S828, the bonus check process is ended and the process is moved to the process of S218 in the main flow (see FIG. 74).

S825において、メインCPU101が、現在の遊技状態がMB遊技状態でないと判別したとき(S825がNO判定の場合)、メインCPU101は、RBが成立したか否かを判別する(S829)。すなわち、メインCPU101は、現遊技において、RBの図柄組合せ(「C_RB」の図柄組合せ)が表示されたか否かを判別する。S829において、メインCPU101が、RBが成立しなかったと判別したとき(S829がNO判定の場合)、メインCPU101は、後述のS831の処理を行う。 In S825, when the main CPU 101 determines that the current gaming state is not the MB gaming state (NO determination in S825), the main CPU 101 determines whether or not RB is established (S829). That is, the main CPU 101 determines whether or not the RB symbol combination ("C_RB" symbol combination) is displayed in the current game. In S829, when the main CPU 101 determines that RB is not established (NO determination in S829), the main CPU 101 performs processing in S831, which will be described later.

一方、S829において、メインCPU101が、RBが成立したと判別したとき(S829がYES判定の場合)、メインCPU101は、RB開始時処理を行う(S830)。この処理では、メインCPU101は、持越役格納領域(図26参照)のビット0をオフ(「0」クリア)するとともに、遊技状態フラグ格納領域(図27参照)のビット0をオン(「1」を格納)し、入賞回数カウンタ及び遊技可能回数カウンタの値に「8」をセットする。そして、S830の処理後、ボーナスチェック処理を終了し、処理をメインフロー(図74参照)中のS218の処理に移す。 On the other hand, when the main CPU 101 determines in S829 that RB is established (YES in S829), the main CPU 101 performs RB start processing (S830). In this process, the main CPU 101 turns off (clears to "0") bit 0 of the carryover combination storage area (see FIG. 26), and turns on (clears to "1") bit 0 of the gaming status flag storage area (see FIG. 27). ), and sets the values of the number of winnings counter and the number of possible games counter to "8". After the process of S830, the bonus check process is ended and the process is moved to the process of S218 in the main flow (see FIG. 74).

一方、S829において、メインCPU101が、RBが成立しなかったと判別したとき(S829がNO判定の場合)、メインCPU101は、MBが成立したか否かを判別する(S831)。すなわち、メインCPU101は、現遊技において、MBの図柄組合せ(「C_MB_L」、「C_MB_S_1」、又は「C_MB_S_2」の図柄組合せ)が表示されたか否かを判別する。S831において、メインCPU101が、MBが成立しなかったと判別したとき(S831がNO判定の場合)、メインCPU101は、ボーナスチェック処理を終了し、処理をメインフロー(図74参照)中のS218の処理に移す。 On the other hand, when the main CPU 101 determines in S829 that the RB is not established (NO determination in S829), the main CPU 101 determines whether the MB is established (S831). That is, the main CPU 101 determines whether or not the MB symbol combination ("C_MB_L", "C_MB_S_1", or "C_MB_S_2" symbol combination) has been displayed in the current game. In S831, when the main CPU 101 determines that the MB has not been established (NO determination in S831), the main CPU 101 ends the bonus check process and returns the process to the process in S218 in the main flow (see FIG. 74). Move to.

一方、S831において、メインCPU101が、MBが成立したと判別したとき(S831がYES判定の場合)、メインCPU101は、MB開始時処理を行う(S832)。この処理では、メインCPU101は、遊技状態フラグ格納領域(図27参照)のビット1及びビット2をオン(「1」を格納)し、「MB1」の成立時であれば、ボーナス中払出枚数カウンタの値に「149」をセットし、「MB2」の成立時であれば、ボーナス中払出枚数カウンタの値に「9」をセットする。そして、S832の処理後、ボーナスチェック処理を終了し、処理をメインフロー(図74参照)中のS218の処理に移す。なお、このボーナス中払出枚数カウンタの値は、本実施形態の一例を示すものであり、この値は適宜変動させて設定することができる。 On the other hand, when the main CPU 101 determines in S831 that the MB is established (YES in S831), the main CPU 101 performs MB start processing (S832). In this process, the main CPU 101 turns on bits 1 and 2 of the gaming status flag storage area (see FIG. 27) (stores "1"), and when "MB1" is established, the main CPU 101 turns on bit 1 and bit 2 of the gaming status flag storage area (see FIG. ``149'' is set to the value of ``149'', and if ``MB2'' is established, the value of the payout coins counter during bonus is set to ``9''. After the process of S832, the bonus check process is ended and the process is moved to the process of S218 in the main flow (see FIG. 74). Note that the value of this bonus payout number counter shows an example of the present embodiment, and this value can be changed and set as appropriate.

[RTチェック処理]
次に、図112を参照して、メインフロー(図74参照)中のS218で行うRTチェック処理について説明する。なお、図112は、RTチェック処理の手順を示すフローチャートである。
[RT check processing]
Next, with reference to FIG. 112, the RT check process performed in S218 in the main flow (see FIG. 74) will be described. Note that FIG. 112 is a flowchart showing the procedure of RT check processing.

まず、メインCPU101は、現在の遊技状態がボーナス状態であるか否かを判別する(S841)。すなわち、メインCPU101は、現在の遊技状態がRB遊技状態又はMB遊技状態であるか否かを判別する。S841において、メインCPU101が、現在の遊技状態がボーナス状態であると判別したとき(S841がYES判定の場合)、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図74参照)中のS219の処理に移す。 First, the main CPU 101 determines whether the current gaming state is a bonus state (S841). That is, the main CPU 101 determines whether the current gaming state is the RB gaming state or the MB gaming state. In S841, when the main CPU 101 determines that the current gaming state is a bonus state (YES in S841), the main CPU 101 ends the RT check process and returns the process to the main flow (see FIG. 74). The process moves to step S219.

一方、S841において、メインCPU101が、現在の遊技状態がボーナス状態でないと判別したとき(S841がNO判定の場合)、メインCPU101は、RT状態がRT5状態であるか否かを判別する(S842)。S842において、メインCPU101が、RT状態がRT5状態であると判別したとき(S842がYES判定の場合)、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図74参照)中のS219の処理に移す。 On the other hand, when the main CPU 101 determines in S841 that the current gaming state is not the bonus state (if NO in S841), the main CPU 101 determines whether the RT state is the RT5 state (S842) . In S842, when the main CPU 101 determines that the RT state is the RT5 state (YES in S842), the main CPU 101 ends the RT check process and returns the process to S219 in the main flow (see FIG. 74). Transfer to processing.

一方、S842において、メインCPU101が、RT状態がRT5状態でないと判別したとき(S842がNO判定の場合)、メインCPU101は、RBに当籤したか否かを判別する(S843)。すなわち、メインCPU101は、今回の遊技でRBが内部当籤役として決定されたか否かを判別する。S843において、メインCPU101が、RBに当籤したと判別したとき(S843がYES判定の場合)、メインCPU101は、RT5状態フラグをオン状態にセットする(S844)。この処理により、RT状態が他のRT状態である場合には、そのRT状態からRT5状態に移行する。そして、S844の処理後、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図74参照)中のS219の処理に移す。なお、上述したように、例えば、RBが内部当籤役として決定されたときには、内部抽籤処理(図74のS204参照)や図柄設定処理(図74のS205参照)の処理内において、RT5状態フラグをオン状態にセットする処理が行われるようにしてもよい。 On the other hand, when the main CPU 101 determines in S842 that the RT state is not the RT5 state (NO in S842), the main CPU 101 determines whether or not the RB has been won (S843). That is, the main CPU 101 determines whether or not RB has been determined as an internal winning combination in the current game. In S843, when the main CPU 101 determines that the RB has been won (YES in S843), the main CPU 101 sets the RT5 status flag to the ON state (S844). Through this process, if the RT state is another RT state, the RT state is shifted to the RT5 state. After the process in S844, the main CPU 101 ends the RT check process and moves the process to S219 in the main flow (see FIG. 74). As mentioned above, for example, when RB is determined as the internal winning combination, the RT5 status flag is set in the internal lottery process (see S204 in FIG. 74) or the symbol setting process (see S205 in FIG. 74). A process of setting the switch to an on state may be performed.

一方、S843において、メインCPU101が、RBに当籤していないと判別したとき(S843がNO判定の場合)、メインCPU101は、「RT1移行図柄」が成立したか否かを判別する(S845)。すなわち、メインCPU101は、「HZR1」~「HZR28」の図柄の組合せのうちいずれかの図柄の組合せが有効ラインに表示されたか否かを判別する。S845において、メインCPU101が、「RT1移行図柄」が成立したと判別したとき(S845がYES判定の場合)、メインCPU101は、後述のS847の処理を行う。 On the other hand, when the main CPU 101 determines in S843 that the RB has not been won (NO determination in S843), the main CPU 101 determines whether the "RT1 transition symbol" is established (S845). That is, the main CPU 101 determines whether any symbol combination among the symbol combinations "HZR1" to "HZR28" is displayed on the active line. In S845, when the main CPU 101 determines that the "RT1 transition symbol" has been established (YES in S845), the main CPU 101 performs the process in S847, which will be described later.

一方、S845において、メインCPU101が、「RT1移行図柄」が成立しなかったと判別したとき(S845がNO判定の場合)、メインCPU101は、「RT1移行リプ」が成立したか否かを判別する(S846)。すなわち、メインCPU101は、「REP9」~「REP33」の図柄の組合せのうちいずれかの図柄の組合せが有効ラインに表示されたか否かを判別する。S846において、メインCPU101が、「RT1移行リプ」が成立しなかったと判別したとき(S846がNO判定の場合)、メインCPU101は、後述のS848の処理を行う。 On the other hand, in S845, when the main CPU 101 determines that the "RT1 transition symbol" is not established (NO determination in S845), the main CPU 101 determines whether the "RT1 transition rep" is established ( S846). That is, the main CPU 101 determines whether any symbol combination among the symbol combinations "REP9" to "REP33" is displayed on the active line. In S846, when the main CPU 101 determines that the "RT1 transition reply" is not established (NO determination in S846), the main CPU 101 performs processing in S848, which will be described later.

S845において、メインCPU101が、「RT1移行図柄」が成立したと判別したとき(S845がYES判定の場合)、及び、S846において、メインCPU101が、「RT1移行リプ」が成立したと判別したとき(S846がYES判定の場合)、メインCPU101は、RT1状態フラグをオン状態にセットする(S847)。この処理により、RT状態が他のRT状態である場合には、そのRT状態からRT1状態に移行する。そして、S847の処理後、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図74参照)中のS219の処理に移す。 In S845, when the main CPU 101 determines that the "RT1 transition symbol" has been established (if S845 is YES), and in S846, when the main CPU 101 determines that the "RT1 transition pattern" has been established ( If S846 is YES), the main CPU 101 sets the RT1 state flag to the on state (S847). Through this process, if the RT state is another RT state, the RT state is shifted to the RT1 state. After the process in S847, the main CPU 101 ends the RT check process and moves the process to S219 in the main flow (see FIG. 74).

ここで再度、S846の処理に戻って、S846がNO判定の場合、メインCPU101は、「RT2移行リプ」が成立したか否かを判別する(S848)。すなわち、メインCPU101は、「REP34」~「REP65」図柄の組合せのうちいずれかの図柄の組合せが有効ラインに表示されたか否かを判別する。S848において、メインCPU101が、「RT2移行リプ」が成立しなかったと判別したとき(S848がNO判定の場合)、メインCPU101は、後述のS850の処理を行う。 Here, returning to the process of S846 again, if the determination in S846 is NO, the main CPU 101 determines whether or not "RT2 transition reply" is established (S848). That is, the main CPU 101 determines whether any symbol combination among the symbol combinations "REP34" to "REP65" is displayed on the active line. In S848, when the main CPU 101 determines that the "RT2 transition reply" is not established (NO determination in S848), the main CPU 101 performs processing in S850, which will be described later.

一方、S848において、メインCPU101が、「RT2移行リプ」が成立したと判別したとき(S848がYES判定の場合)、メインCPU101は、RT2状態フラグをオン状態にセットする(S849)。この処理により、RT状態が他のRT状態である場合には、そのRT状態からRT2状態に移行する。そして、S849の処理後、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図74参照)中のS219の処理に移す。 On the other hand, when the main CPU 101 determines in S848 that the "RT2 transition reply" has been established (YES in S848), the main CPU 101 sets the RT2 state flag to the on state (S849). Through this process, if the RT state is another RT state, the RT state is shifted to the RT2 state. After the process in S849, the main CPU 101 ends the RT check process and moves the process to S219 in the main flow (see FIG. 74).

ここで再度、S848の処理に戻って、S848がNO判定の場合、メインCPU101は、「RT3移行リプ」が成立したか否かを判別する(S850)。すなわち、メインCPU101は、「REP66」~「REP73」の図柄の組合せのうちいずれかの図柄の組合せが有効ラインに表示されたか否かを判別する。S850において、メインCPU101が、「RT3移行リプ」が成立しなかったと判別したとき(S850がNO判定の場合)、メインCPU101は、後述のS852の処理を行う。 Here, returning to the process of S848 again, if the determination in S848 is NO, the main CPU 101 determines whether or not "RT3 transition reply" is established (S850). That is, the main CPU 101 determines whether any symbol combination among the symbol combinations "REP66" to "REP73" is displayed on the active line. In S850, when the main CPU 101 determines that the "RT3 transition reply" has not been established (NO determination in S850), the main CPU 101 performs processing in S852, which will be described later.

一方、S850において、メインCPU101が、「RT3移行リプ」が成立したと判別したとき(S850がYES判定の場合)、メインCPU101は、RT3状態フラグをオン状態にセットする(S851)。この処理により、RT状態が他のRT状態である場合には、そのRT状態からRT3状態に移行する。そして、S851の処理後、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図74参照)中のS219の処理に移す。 On the other hand, when the main CPU 101 determines in S850 that the "RT3 transition reply" has been established (YES in S850), the main CPU 101 sets the RT3 state flag to the on state (S851). Through this process, if the RT state is another RT state, the RT state is shifted to the RT3 state. After the process in S851, the main CPU 101 ends the RT check process and moves the process to S219 in the main flow (see FIG. 74).

ここで再度、S850の処理に戻って、S850がNO判定の場合、メインCPU101は、「RT4移行リプ」が成立したか否かを判別する(S852)。すなわち、メインCPU101は、「REP74」の図柄の組合せが有効ラインに表示されたか否かを判別する。S852において、メインCPU101が、「RT4移行リプ」が成立しなかったと判別したとき(S852がNO判定の場合)、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図74参照)中のS219の処理に移す。 Here, returning to the process of S850 again, if the determination is NO in S850, the main CPU 101 determines whether or not "RT4 transition reply" is established (S852). That is, the main CPU 101 determines whether or not the symbol combination "REP74" is displayed on the active line. In S852, when the main CPU 101 determines that the "RT4 transition reply" has not been established (NO determination in S852), the main CPU 101 ends the RT check process and returns the process to the main flow (see FIG. 74). The process moves to step S219.

一方、S852において、メインCPU101が、「RT4移行リプ」が成立したと判別したとき(S852がYES判定の場合)、メインCPU101は、RT4状態フラグをオン状態にセットする(S853)。この処理により、RT状態が他のRT状態である場合には、そのRT状態からRT4状態に移行する。そして、S853の処理後、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図74参照)中のS219の処理に移す。 On the other hand, when the main CPU 101 determines in S852 that the "RT4 transition reply" has been established (YES in S852), the main CPU 101 sets the RT4 state flag to the on state (S853). Through this process, if the RT state is another RT state, the RT state is shifted to the RT4 state. After the process in S853, the main CPU 101 ends the RT check process and moves the process to S219 in the main flow (see FIG. 74).

[メインCPUの制御による割込処理(1.1172msec)]
次に、図113を参照して、1.1172msec周期で、メインCPU101が行う割込処理について説明する。なお、図113は、割込処理の手順を示すフローチャートである。1.1172msec周期で繰り返し実行される割込処理は、タイマー回路113(PTC)の初期化処理(図56中のS2参照)で設定されたタイマー回路113のタイムアウト信号の出力タイミングに基づいて発生する割込みコントローラ112からの割込要求信号がメインCPU101に入力された際に実行される処理である。
[Interrupt processing controlled by main CPU (1.1172 msec)]
Next, with reference to FIG. 113, the interrupt processing performed by the main CPU 101 at a cycle of 1.1172 msec will be described. Note that FIG. 113 is a flowchart showing the procedure of interrupt processing. 1. The interrupt process that is repeatedly executed at a cycle of 1172 msec occurs based on the output timing of the timeout signal of the timer circuit 113 set in the initialization process (see S2 in FIG. 56) of the timer circuit 113 (PTC). This is a process executed when an interrupt request signal from the interrupt controller 112 is input to the main CPU 101.

まず、メインCPU101は、レジスタの退避処理を行う(S901)。次いで、メインCPU101は、入力ポートチェック処理を行う(S902)。この処理では、ストップスイッチ等の各種スイッチから入力される信号がチェックされる。 First, the main CPU 101 performs register saving processing (S901). Next, the main CPU 101 performs input port check processing (S902). In this process, signals input from various switches such as a stop switch are checked.

次いで、メインCPU101は、リール制御処理を行う(S903)。この処理では、メインCPU101は、全リールの回転開始が要求されたときに、左リール3L、中リール3C及び右リール3Rの回転を開始し、その後、各リールが一定速度で回転するように、3つのステッピングモータを駆動制御する。また、滑り駒数が決定されたときは、メインCPU101は、該当するリールの図柄カウンタを滑り駒数分だけ更新する。そして、メインCPU101は、更新された図柄カウンタが停止予定位置に対応する値に一致する(停止予定位置の図柄が表示窓の有効ライン上の領域に到達する)のを待って、該当するリールの回転の減速及び停止が行われるように、対応するステッピングモータを駆動制御する。 Next, the main CPU 101 performs reel control processing (S903). In this process, the main CPU 101 starts the rotation of the left reel 3L, middle reel 3C, and right reel 3R when the rotation of all reels is requested, and thereafter, so that each reel rotates at a constant speed. Drives and controls three stepping motors. Furthermore, when the number of sliding pieces is determined, the main CPU 101 updates the symbol counter of the corresponding reel by the number of sliding pieces. Then, the main CPU 101 waits until the updated symbol counter matches the value corresponding to the scheduled stop position (the symbol at the scheduled stop position reaches the area on the active line of the display window), and then displays the corresponding reel. The corresponding stepping motor is driven and controlled so that the rotation is decelerated and stopped.

次いで、メインCPU101は、通信データ送信処理を行う(S904)。この処理では、主に、通信データ格納領域に格納された各種コマンドを主制御回路90の第1シリアル通信回路114(図9参照)を介して副制御回路200に送信する。メインCPU101は、副制御回路200にコマンドを送信した後、通信データポインタを1パケット分減算更新し(不図示)、通信データ格納領域の送信済みのコマンドデータをクリアする。なお、通信データ格納領域に複数のコマンドデータが格納されている場合には、格納された古い順で、コマンドデータを副制御回路200に送信する。また、通信データ格納領域にコマンドデータが格納されていない場合、すなわち、通信データポインタの値が「0」である場合には、無操作コマンドを生成して副制御回路200に送信する。次いで、メインCPU101は、投入メダル通過チェック処理を行う(S905)。この処理では、メインCPU101は、メダルセンサ(不図示)の検出結果(メダルセンサ入力状態)に基づいて、投入メダルがセレクタ66を通過したか否かのチェック処理を行う。次いで、メインCPU101は、WDTのリスタート処理を行う(S906)。 Next, the main CPU 101 performs communication data transmission processing (S904). In this process, various commands stored in the communication data storage area are mainly transmitted to the sub-control circuit 200 via the first serial communication circuit 114 (see FIG. 9) of the main control circuit 90. After transmitting the command to the sub-control circuit 200, the main CPU 101 updates the communication data pointer by subtracting one packet (not shown), and clears the transmitted command data in the communication data storage area. Note that when a plurality of command data are stored in the communication data storage area, the command data is transmitted to the sub control circuit 200 in the order of the oldest stored command data. Further, if no command data is stored in the communication data storage area, that is, if the value of the communication data pointer is “0”, a no-operation command is generated and transmitted to the sub-control circuit 200. Next, the main CPU 101 performs an inserted medal passage check process (S905). In this process, the main CPU 101 performs a process of checking whether or not the inserted medal has passed the selector 66 based on the detection result (medal sensor input state) of a medal sensor (not shown). Next, the main CPU 101 performs WDT restart processing (S906).

次いで、メインCPU101は、7セグLED駆動処理を行う(S907)。この処理では、メインCPU101は、情報表示器6に含まれる各種7セグLEDを駆動制御して、例えば、メダルの払出枚数やクレジット枚数、ストップボタンの押し順データなどを表示する。なお、7セグLED駆動処理の詳細については、後述の図114を参照しながら後で説明する。 Next, the main CPU 101 performs 7-segment LED drive processing (S907). In this process, the main CPU 101 drives and controls various 7-segment LEDs included in the information display 6 to display, for example, the number of medals to be paid out, the number of credits, data on the order in which the stop buttons are pressed, and the like. Note that details of the 7-segment LED driving process will be described later with reference to FIG. 114, which will be described later.

次いで、メインCPU101は、タイマー更新処理を行う(S908)。この処理では、メインCPU101は、セットされた各種タイマーのカウント(減算)処理を行う。なお、タイマー更新処理の詳細については、後述の図119を参照しながら後で説明する。 Next, the main CPU 101 performs timer update processing (S908). In this processing, the main CPU 101 performs counting (subtraction) processing of various set timers. Note that details of the timer update process will be described later with reference to FIG. 119, which will be described later.

次いで、メインCPU101は、エラー検知処理を行う(S909)。次いで、メインCPU101は、ドア開閉チェック処理を行う(S910)。ドア開閉チェック処理では、メインCPU101は、ドア開閉監視スイッチ67のオン(ドア閉)/オフ(ドア開)状態をチェックすることにより、フロントドア2b(図2参照)の開閉状態をチェックする。 Next, the main CPU 101 performs error detection processing (S909). Next, the main CPU 101 performs a door opening/closing check process (S910). In the door open/close check process, the main CPU 101 checks the open/close state of the front door 2b (see FIG. 2) by checking the on (door closed)/off (door open) state of the door open/close monitoring switch 67.

次いで、メインCPU101は、試射試験信号制御処理を行う(S911)。この処理では、第2インターフェースボート等を介して試験機に各種試験信号の出力する際の制御処理が行われる。また、この処理は、メインRAM103の規定外作業領域(図12C参照)を用いて実行される。なお、本実施形態では、この処理は、試射試験時以外のとき(パチスロ1が遊技店に設置された後)にも行われるが、この時には、主制御基板71が第2インターフェースボート等を介して試験機に接続されていないので、各種試験信号は生成されても出力はされない。試射試験信号制御処理の詳細については、後述の図121を参照しながら後で説明する。 Next, the main CPU 101 performs sight-firing test signal control processing (S911). In this process, control processing is performed when various test signals are output to the test machine via the second interface boat or the like. Further, this process is executed using the non-standard work area (see FIG. 12C) of the main RAM 103. Note that in this embodiment, this process is also performed at times other than the test shooting test (after the pachislot machine 1 is installed at the game parlor), but at this time, the main control board 71 is connected via the second interface boat, etc. Since it is not connected to the test machine, various test signals are not output even if they are generated. Details of the sight test signal control process will be described later with reference to FIG. 121, which will be described later.

次いで、メインCPU101は、レジスタの復帰処理を行う(S912)。そして、S912の処理後、メインCPU101は、割込処理を終了する。 Next, the main CPU 101 performs register restoration processing (S912). After the process of S912, the main CPU 101 ends the interrupt process.

[7セグLED駆動処理]
次に、図114及び図115を参照して、割込処理(図113参照)中のS907で行う7セグLED駆動処理について説明する。なお、図114は、7セグLED駆動処理の手順を示すフローチャートである。また、図115Aは、7セグLED駆動処理中の後述のS923~S925の処理を実行するためのソースプログラムの一例を示す図であり、図115Bは、7セグLED駆動処理中の後述のS931~S936の処理を実行するためのソースプログラムの一例を示す図である。
[7 segment LED drive processing]
Next, with reference to FIGS. 114 and 115, the 7-segment LED drive process performed in S907 during the interrupt process (see FIG. 113) will be described. Note that FIG. 114 is a flowchart showing the procedure of 7-segment LED drive processing. Further, FIG. 115A is a diagram showing an example of a source program for executing the processes of S923 to S925 described later during the 7-segment LED driving process, and FIG. FIG. 7 is a diagram illustrating an example of a source program for executing the process of S936.

まず、メインCPU101は、割込カウンタの値に「1」を加算(+1更新)する(S921)。次いで、メインCPU101は、割込カウンタの値が奇数であるか否かを判別する(S922)。 First, the main CPU 101 adds "1" to the value of the interrupt counter (updates by +1) (S921). Next, the main CPU 101 determines whether the value of the interrupt counter is an odd number (S922).

S922において、メインCPU101が、割込カウンタの値が奇数でないと判別したとき(S922がNO判定の場合)、メインCPU101は、7セグLED駆動処理を終了し、処理を割込処理(図113参照)中のS908の処理に移す。すなわち、本実施形態では、2回の割込周期毎に、7セグLED駆動処理が行われる。なお、本実施形態では、7セグLED駆動処理を割込みカウンタの値が偶数の場合に実行する例を説明したが、本発明はこれに限定されず、割込みカウンタの値が奇数の場合に7セグLED駆動処理を実行してもよいし、また、任意の整数で割込みカウンタの値を除算したときの商又は余りを用いて、7セグLED駆動処理の実行タイミングを決定してもよい。 In S922, when the main CPU 101 determines that the value of the interrupt counter is not an odd number (if NO in S922), the main CPU 101 ends the 7-segment LED drive process and transfers the process to the interrupt process (see FIG. 113). ) The process moves to step S908. That is, in this embodiment, the 7-segment LED driving process is performed every two interrupt cycles. In addition, in this embodiment, an example has been described in which the 7-segment LED driving process is executed when the value of the interrupt counter is an even number, but the present invention is not limited to this, and when the value of the interrupt counter is an odd number, the 7-segment LED driving process is executed. The LED driving process may be executed, or the execution timing of the 7-segment LED driving process may be determined using the quotient or remainder when the value of the interrupt counter is divided by an arbitrary integer.

一方、S922において、メインCPU101が、割込カウンタの値が奇数であると判別したとき(S922がYES判定の場合)、メインCPU101は、ナビデータ格納領域からナビデータを取得する(S923)。次いで、メインCPU101は、7セグLEDの各カソードに出力される押し順表示データを格納するための押し順表示データ格納領域のアドレスをセットする(S924)。 On the other hand, when the main CPU 101 determines in S922 that the value of the interrupt counter is an odd number (YES in S922), the main CPU 101 acquires navigation data from the navigation data storage area (S923). Next, the main CPU 101 sets the address of the push order display data storage area for storing the push order display data output to each cathode of the 7-segment LED (S924).

次いで、メインCPU101は、7セグ表示データ生成処理を行う(S925)。この処理では、メインCPU101は、ナビデータに基づいて、押し順表示データ(7セグ表示データ)を作成し、生成された押し順表示データを押し順表示データ格納領域に格納する。なお、7セグ表示データ生成処理の詳細については、後述の図116を参照しながら後で説明する。 Next, the main CPU 101 performs 7-segment display data generation processing (S925). In this process, the main CPU 101 creates push order display data (7-segment display data) based on the navigation data, and stores the generated push order display data in the push order display data storage area. Note that details of the 7-segment display data generation process will be described later with reference to FIG. 116, which will be described later.

次いで、メインCPU101は、クレジットカウンタの値を取得する(S926)。次いで、メインCPU101は、7セグLEDの各カソードに出力されるクレジット表示データを格納するためのクレジット表示データ格納領域のアドレスをセットする(S927)。 Next, the main CPU 101 obtains the value of the credit counter (S926). Next, the main CPU 101 sets the address of the credit display data storage area for storing the credit display data output to each cathode of the 7-segment LED (S927).

次いで、メインCPU101は、7セグ表示データ生成処理を行う(S928)。この処理では、メインCPU101は、クレジットカウンタの値に基づいて、クレジット表示データ(7セグ表示データ)を生成し、生成されたクレジット表示データをクレジット表示データ格納領域に格納する。なお、7セグ表示データ生成処理の詳細については、後述の図116を参照しながら後で説明する。 Next, the main CPU 101 performs 7-segment display data generation processing (S928). In this process, the main CPU 101 generates credit display data (7-segment display data) based on the value of the credit counter, and stores the generated credit display data in the credit display data storage area. Note that details of the 7-segment display data generation process will be described later with reference to FIG. 116, which will be described later.

次いで、メインCPU101は、後述の7セグコモンカウンタの値を格納するための7セグコモンカウンタ格納領域のアドレスをセットする(S929)。次いで、メインCPU101は、7セグコモンカウンタの値に「1」を加算(+1更新)する(S930)。なお、この処理において、更新後の7セグコモンカウンタの値が「8」となった場合には、メインCPU101は、7セグコモンカウンタの値に「0」をセットする。本実施形態では、7セグLEDをダイナミック制御するため、8回周期で7セグコモンカウンタの値が更新される。 Next, the main CPU 101 sets the address of a 7-segment common counter storage area for storing the value of a 7-segment common counter, which will be described later (S929). Next, the main CPU 101 adds "1" to the value of the 7-segment common counter (updates by +1) (S930). In addition, in this process, when the value of the 7-segment common counter after updating becomes "8", the main CPU 101 sets the value of the 7-segment common counter to "0". In this embodiment, in order to dynamically control the 7-segment LED, the value of the 7-segment common counter is updated every eight times.

次いで、メインCPU101は、7セグコモンカウンタの値に基づいて、コモン選択データを作成し、対象のカソードデータ格納領域(押し順表示データ格納領域又はクレジット表示データ格納領域内の対象格納領域)のアドレスをセットする(S931)。次いで、メインCPU101は、7セグLEDのカソードにクリアデータを出力する(S932)。この処理は、7セグLEDを一旦消灯して、残像の影響を無くすために行われる。 Next, the main CPU 101 creates common selection data based on the value of the 7-segment common counter, and sets the address of the target cathode data storage area (the target storage area in the push order display data storage area or the credit display data storage area). is set (S931). Next, the main CPU 101 outputs clear data to the cathode of the 7-segment LED (S932). This process is performed to temporarily turn off the 7-segment LED to eliminate the influence of afterimages.

次いで、メインCPU101は、対象のカソードデータ格納領域から7セグカソード出力データを取得してセットする(S933)。次いで、メインCPU101は、7セグコモンバックアップデータとコモン選択データとから、7セグコモン出力データを生成する(S934)。 Next, the main CPU 101 acquires and sets 7-segment cathode output data from the target cathode data storage area (S933). Next, the main CPU 101 generates 7-seg common output data from the 7-seg common backup data and the common selection data (S934).

次いで、メインCPU101は、7セグコモンバックアップデータ及び7セグカソードバックアップデータにそれぞれ7セグコモン出力データ及び7セグカソード出力データを保存する(S935)。次いで、メインCPU101は、7セグカソード出力データ及び7セグコモン出力データを出力する(S936)。そして、S936の処理後、メインCPU101は、7セグLED駆動処理を終了し、処理を割込処理(図113参照)中のS908の処理に移す。 Next, the main CPU 101 stores the 7-seg common output data and the 7-seg cathode output data in the 7-seg common backup data and the 7-seg cathode backup data, respectively (S935). Next, the main CPU 101 outputs 7-segment cathode output data and 7-segment common output data (S936). After the process in S936, the main CPU 101 ends the 7-segment LED drive process and moves the process to S908 during the interrupt process (see FIG. 113).

本実施形態では、上述のようにして7セグLED駆動処理が行われる。なお、上述した7セグLED駆動処理中のS923~S925の処理は、メインCPU101が、図115Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。また、上述した7セグLED駆動処理中のS931~S936の処理は、メインCPU101が、図115Bのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the 7-segment LED driving process is performed as described above. Note that the processes of S923 to S925 during the 7-segment LED drive process described above are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 115A. Further, the processes of S931 to S936 during the 7-segment LED drive process described above are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 115B.

その中で、S936の各7セグ出力データの出力処理は、図115Bに示すように、一つのソースコード「LD (cPA_SEGCOM),BC」により実行される。それゆえ、本実施形態の7セグLED駆動処理では、2桁の7セグLEDをダイナミック点灯制御する際に、7セグコモン出力(選択)データと、7セグカソード出力データとが同時に出力される。すなわち、指示モニタで押し順ナビを実施する際の7セグLEDをダイナミック点灯制御、及び、2桁の7セグLEDでクレジット情報を表示する際の7セグLEDをダイナミック点灯制御では、7セグコモン出力(選択)データと、7セグカソード出力データとが同時に出力される。 Among them, the output processing of each 7-segment output data in S936 is executed by one source code "LD (cPA_SEGCOM), BC" as shown in FIG. 115B. Therefore, in the 7-segment LED driving process of this embodiment, when dynamically controlling the lighting of the 2-digit 7-segment LED, the 7-segment common output (selection) data and the 7-segment cathode output data are simultaneously output. In other words, with dynamic lighting control of the 7-segment LED when performing push-order navigation on the instruction monitor, and dynamic lighting control of the 7-segment LED when displaying credit information with the 2-digit 7-segment LED, the 7-segment common output ( selection) data and 7-segment cathode output data are output simultaneously.

この場合、ソースプログラム上において、7セグLEDのダイナミック点灯制御に必要な命令コード数を減らすことができる。それゆえ、本実施形態では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。また、本実施形態では、7セグLED駆動処理を行う7セグ駆動回路(不図示)をカソードコモン回路で構成し、カソードで制御する例を説明したが、本発明はこれに限定されず、7セグ駆動回路をアノードコモン回路で構成し、アノードで7セグLEDの制御を行ってもよい。 In this case, the number of instruction codes required for dynamic lighting control of the 7-segment LED can be reduced on the source program. Therefore, in this embodiment, the capacity of the source program (the used capacity of the main ROM 102) can be reduced, the free capacity can be secured (increased) in the main ROM 102, and the increased free capacity can be utilized. This makes it possible to enhance the gameplay. Further, in this embodiment, an example has been described in which a 7-segment drive circuit (not shown) that performs 7-segment LED drive processing is configured with a cathode common circuit and controlled by the cathode, but the present invention is not limited to this. The segment drive circuit may be configured with an anode common circuit, and the 7-segment LED may be controlled by the anode.

また、上述した7セグLED駆動処理中のS923のナビデータの取得処理及びS924の押し表示データ格納領域のアドレスセット処理はいずれも、図115Aに示すように、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令(メインCPU101専用命令コード)により実行される。それゆえ、本実施形態の7セグLED駆動処理では、「LDQ」命令を用いることにより、直値により、メインROM102、メインRAM103やメモリマップI/Oにアクセスすることができるので、ソースプログラム上において、アドレス設定に係る命令を省略することができ(アドレス設定に係る命令を別途設ける必要がなくなる)、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 In addition, the navigation data acquisition process in S923 and the address setting process for the push display data storage area in S924 during the 7-segment LED drive process described above are both performed using the Q register (extension register), as shown in FIG. 115A. It is executed by an "LDQ" instruction (instruction code dedicated to the main CPU 101) that specifies an address. Therefore, in the 7-segment LED driving process of this embodiment, by using the "LDQ" instruction, it is possible to access the main ROM 102, main RAM 103, and memory map I/O with direct values. , the instruction related to address setting can be omitted (there is no need to provide a separate instruction related to address setting), and the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

[7セグ表示データ生成処理]
次に、図116~図118を参照して、7セグLED駆動処理(図114参照)中のS925及びS928で行う7セグ表示データ生成処理について説明する。なお、図116は、7セグ表示データ生成処理の手順を示すフローチャートである。図117は、7セグ表示データ生成処理を実行するためのソースプログラムの一例を示す図である。また、図118は、7セグ表示データ生成処理のソースプログラム上で、実際に参照される7セグカソードテーブルの構成の一例を示す図である。
[7 segment display data generation process]
Next, the 7-segment display data generation process performed in S925 and S928 in the 7-segment LED drive process (see FIG. 114) will be described with reference to FIGS. 116 to 118. Note that FIG. 116 is a flowchart showing the procedure of 7-segment display data generation processing. FIG. 117 is a diagram showing an example of a source program for executing 7-segment display data generation processing. Further, FIG. 118 is a diagram showing an example of the configuration of a 7-segment cathode table that is actually referred to on the source program of the 7-segment display data generation process.

なお、7セグLED駆動処理(図114参照)中のS925で行われる7セグ表示データ生成処理で生成される後述の「表示データ」は押し順表示データに対応し、7セグLED駆動処理(図114参照)中のS928で行われる7セグ表示データ生成処理で生成される後述の「表示データ」はクレジット表示データに対応する。 Note that "display data", which will be described later, generated in the 7-segment display data generation process performed in S925 during the 7-segment LED drive process (see FIG. 114) corresponds to the press order display data. 114), "display data" to be described later generated in the 7-segment display data generation process performed in S928 corresponds to credit display data.

まず、メインCPU101は、カソードデータ格納領域にセットされた表示データを「10」で除算し、その除算結果の商の値を、2桁の7セグLEDの上位桁の表示データとして取得し、除算結果の余の値を下位桁の表示データとして取得する(S941)。次いで、メインCPU101は、取得した上位桁の表示データに基づいて、上位桁表示を行うか否かを判別する(S942)。 First, the main CPU 101 divides the display data set in the cathode data storage area by "10", obtains the value of the quotient of the division result as the display data of the upper digits of the two-digit 7-segment LED, and performs the division. The remaining value of the result is acquired as display data of the lower digits (S941). Next, the main CPU 101 determines whether to display the upper digits based on the acquired display data of the upper digits (S942).

S942において、メインCPU101が、上位桁表示を行うと判別したとき(S942がYES判定の場合)、メインCPU101は、後述のS944の処理を行う。一方、S942において、メインCPU101が、上位桁表示を行わないと判別したとき(S942がNO判定の場合)、メインCPU101は、上位桁の表示無しをセットする(S943)。 In S942, when the main CPU 101 determines to display the upper digits (YES in S942), the main CPU 101 performs processing in S944, which will be described later. On the other hand, when the main CPU 101 determines in S942 that the upper digits will not be displayed (NO in S942), the main CPU 101 sets the upper digits not to be displayed (S943).

S943の処理後又はS942がYES判定の場合、メインCPU101は、7セグカソードテーブル(図118参照)を参照して、上位桁の表示データを取得する(S944)。次いで、メインCPU101は、上位桁の表示データ格納領域(不図示)に取得した上位桁の表示データを保存する(S945)。 After the processing in S943 or when the determination in S942 is YES, the main CPU 101 refers to the 7-segment cathode table (see FIG. 118) and obtains the display data of the upper digits (S944). Next, the main CPU 101 stores the acquired display data of the upper digits in a display data storage area (not shown) of the upper digits (S945).

次いで、メインCPU101は、7セグカソードテーブル(図118参照)を参照して、下位桁の表示データを取得する(S946)。次いで、メインCPU101は、下位桁の表示データ格納領域(不図示)に取得した下位桁の表示データを保存する(S947)。 Next, the main CPU 101 refers to the 7-segment cathode table (see FIG. 118) and obtains the display data of the lower digits (S946). Next, the main CPU 101 stores the obtained lower digit display data in a lower digit display data storage area (not shown) (S947).

そして、S947の処理後、メインCPU101は、7セグ表示データ生成処理を終了する。この際、実行した7セグ表示データ生成処理が7セグLED駆動処理(図114参照)中のS925の処理である場合には、メインCPU101は、処理を7セグLED駆動処理中のS926の処理に移す。一方、実行した7セグ表示データ生成処理が7セグLED駆動処理(図114参照)中のS928の処理である場合には、メインCPU101は、処理を7セグLED駆動処理中のS929の処理に移す。 After the process of S947, the main CPU 101 ends the 7-segment display data generation process. At this time, if the executed 7-segment display data generation process is the process of S925 during the 7-segment LED drive process (see FIG. 114), the main CPU 101 transfers the process to the process of S926 during the 7-segment LED drive process. Move. On the other hand, if the executed 7-segment display data generation process is the process of S928 during the 7-segment LED drive process (see FIG. 114), the main CPU 101 moves the process to the process of S929 during the 7-segment LED drive process. .

本実施形態では、上述のようにして7セグ表示データ生成処理が行われる。なお、上述した7セグ表示データ生成処理は、メインCPU101が、図117のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the 7-segment display data generation process is performed as described above. Note that the above-described 7-segment display data generation process is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 117.

[タイマー更新処理]
次に、図119及び図120を参照して、割込処理(図113参照)中のS908で行うタイマー更新処理について説明する。なお、図119は、タイマー更新処理の手順を示すフローチャートである。また、図120は、タイマー更新処理中の後述のS951~S954の処理を実行するためのソースプログラムの一例を示す図である。
[Timer update process]
Next, with reference to FIGS. 119 and 120, the timer update process performed in S908 during the interrupt process (see FIG. 113) will be described. Note that FIG. 119 is a flowchart showing the procedure of timer update processing. Further, FIG. 120 is a diagram showing an example of a source program for executing the processes of S951 to S954, which will be described later, during the timer update process.

まず、メインCPU101は、HLレジスタに2バイトタイマー格納領域(不図示)の更新開始アドレスをセットし、Bレジスタに2バイトタイマー数をセットする(S951)。 First, the main CPU 101 sets the update start address of the 2-byte timer storage area (not shown) in the HL register, and sets the number of 2-byte timers in the B register (S951).

次いで、メインCPU101は、2バイトタイマー数とその下限値「0」とを比較し、2バイトタイマー数が下限値「0」より大きい場合には、2バイトタイマー数を1減算(-1更新)し、2バイトタイマー数が下限値「0」以下である場合には、2バイトタイマー数を「0」に保持する(S952)。さらに、S952の処理では、メインCPU101は、HLレジスタにセットされている2バイトタイマー格納領域の更新開始アドレスを2減算(-2更新)する。 Next, the main CPU 101 compares the number of 2-byte timers with its lower limit value "0", and if the number of 2-byte timers is greater than the lower limit value "0", subtracts 1 from the number of 2-byte timers (updates by -1). However, if the number of 2-byte timers is less than the lower limit value "0", the number of 2-byte timers is held at "0" (S952). Furthermore, in the process of S952, the main CPU 101 subtracts 2 from the update start address of the 2-byte timer storage area set in the HL register (updates by -2).

次いで、メインCPU101は、Bレジスタにセットされた2バイトタイマー数を1減算(-1更新)する(S953)。次いで、メインCPU101は、Bレジスタにセットされた2バイトタイマー数が「0」であるか否かを判別する(S954)。 Next, the main CPU 101 subtracts 1 from the 2-byte timer number set in the B register (updates by -1) (S953). Next, the main CPU 101 determines whether the number of 2-byte timers set in the B register is "0" (S954).

S954において、メインCPU101が、Bレジスタにセットされた2バイトタイマー数が「0」でないと判別したとき(S954がNO判定の場合)、メインCPU101は、処理をS952の処理に戻し、S952以降の処理を繰り返す。 In S954, when the main CPU 101 determines that the 2-byte timer number set in the B register is not "0" (NO in S954), the main CPU 101 returns the process to S952, and executes the steps from S952 onwards. Repeat the process.

一方、S954において、メインCPU101が、Bレジスタにセットされた2バイトタイマー数が「0」であると判別したとき(S954がYES判定の場合)、メインCPU101は、HLレジスタに1バイトタイマー格納領域の更新開始アドレスをセットし、Bレジスタに1バイトタイマー数をセットする(S955)。 On the other hand, in S954, when the main CPU 101 determines that the number of 2-byte timers set in the B register is "0" (in the case of YES determination in S954), the main CPU 101 sets a 1-byte timer storage area in the HL register. The update start address is set, and the number of 1-byte timers is set in the B register (S955).

次いで、メインCPU101は、1バイトタイマー数とその下限値「0」とを比較し、1バイトタイマー数が下限値「0」より大きい場合には、1バイトタイマー数を1減算(-1更新)し、1バイトタイマー数が下限値「0」以下である場合には、1バイトタイマー数を「0」に保持する(S956)。さらに、S956の処理では、メインCPU101は、HLレジスタにセットされている1バイトタイマー格納領域の更新開始アドレスを1減算(-1更新)する。 Next, the main CPU 101 compares the number of 1-byte timers with its lower limit value "0", and if the number of 1-byte timers is greater than the lower limit "0", subtracts 1 from the number of 1-byte timers (updates by -1). However, if the number of 1-byte timers is less than the lower limit value "0", the number of 1-byte timers is held at "0" (S956). Furthermore, in the process of S956, the main CPU 101 subtracts 1 from the update start address of the 1-byte timer storage area set in the HL register (updates by -1).

次いで、メインCPU101は、Bレジスタにセットされた1バイトタイマー数を1減算(-1更新)する(S957)。次いで、メインCPU101は、Bレジスタにセットされた1バイトタイマー数が「0」であるか否かを判別する(S958)。 Next, the main CPU 101 subtracts 1 from the 1-byte timer number set in the B register (updates by -1) (S957). Next, the main CPU 101 determines whether the number of 1-byte timers set in the B register is "0" (S958).

S958において、メインCPU101が、Bレジスタにセットされた1バイトタイマー数が「0」でないと判別したとき(S958がNO判定の場合)、メインCPU101は、処理をS956の処理に戻し、S956以降の処理を繰り返す。 In S958, when the main CPU 101 determines that the number of 1-byte timers set in the B register is not "0" (NO in S958), the main CPU 101 returns the process to the process in S956 and performs the steps from S956 onwards. Repeat the process.

一方、S958において、メインCPU101が、Bレジスタにセットされた1バイトタイマー数が「0」であると判別したとき(S958がYES判定の場合)、メインCPU101は、電磁カウンタ制御処理を行う(S959)。この処理では、メダルのIN/OUTを示す信号を外部集中端子板47に出力する際の出力制御処理が行われる。そして、S959の処理後、メインCPU101は、タイマー更新処理を終了し、処理を割込処理(図113参照)中のS909の処理に移す。 On the other hand, in S958, when the main CPU 101 determines that the number of 1-byte timers set in the B register is "0" (YES in S958), the main CPU 101 performs electromagnetic counter control processing (S959 ). In this process, an output control process is performed when a signal indicating medal IN/OUT is output to the external centralized terminal board 47. After the process of S959, the main CPU 101 ends the timer update process and moves the process to S909 during the interrupt process (see FIG. 113).

本実施形態では、上述のようにしてタイマー更新処理が行われる。なお、上述したタイマー更新処理中のS951~S954の処理(2バイトタイマーの更新処理)は、メインCPU101が、図120のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the timer update process is performed as described above. Note that the processes of S951 to S954 during the timer update process (2-byte timer update process) described above are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 120.

その中で、S952の処理(2バイトタイマーの更新処理)は、図120中の「DCPWLD」命令(所定の更新命令)により実行される。なお、「DCPWLD」命令は、メインCPU101専用命令コードである。 Among them, the process of S952 (2-byte timer update process) is executed by the "DCPWLD" command (predetermined update command) in FIG. 120. Note that the "DCPWLD" instruction is an instruction code dedicated to the main CPU 101.

ソースプログラム上において、例えば、ソースコード「DCPWLD (HL),n」が実行されると、HLレジスタで指定されたアドレスから2バイト分のメモリの内容(格納データ)と整数nとが比較され、2バイト分のメモリの内容が整数nより大きい場合には、2バイト分のメモリの内容が1減算され、2バイト分のメモリの内容が整数n以下である場合には、HLレジスタで指定されたアドレスから2バイト分のメモリに整数nが格納される。 For example, when the source code "DCPWLD (HL),n" is executed on the source program, the contents of 2 bytes of memory (stored data) from the address specified by the HL register are compared with the integer n, If the 2-byte memory content is greater than the integer n, the 2-byte memory content is subtracted by 1, and if the 2-byte memory content is less than or equal to the integer n, it is specified by the HL register. An integer n is stored in 2 bytes of memory starting from the specified address.

それゆえ、図120中のソースコード「DCPWLD (HL),0」では、HLレジスタで指定されたアドレスから2バイト分のメモリの内容(2バイトタイマー数)と整数「0」(下限値)とが比較され、2バイト分のメモリの内容が整数「0」より大きい場合には、2バイト分のメモリの内容が1減算され、2バイト分のメモリの内容が整数「0」以下である場合には、2バイト分のメモリの内容に「0」がセットされる。すなわち、現時点の2バイトタイマー数が「0」より大きい場合には、2バイトタイマーの更新処理が行われ、現時点の2バイトタイマー数が「0」以下であれば、2バイトタイマー数が「0」に保持される。 Therefore, in the source code "DCPWLD (HL), 0" in Figure 120, the memory contents (2-byte timer number) for 2 bytes from the address specified in the HL register and the integer "0" (lower limit value) are are compared, and if the contents of 2 bytes of memory are greater than the integer "0", the contents of 2 bytes of memory are subtracted by 1, and if the contents of 2 bytes of memory are less than or equal to the integer "0" , the contents of 2 bytes of memory are set to "0". In other words, if the current number of 2-byte timers is greater than "0", the 2-byte timer is updated; if the current number of 2-byte timers is less than "0", the number of 2-byte timers is set to "0". ” is maintained.

上述のように、本実施形態のタイマー更新処理では、メインCPU101専用命令コードである「DCPWLD」命令により、タイマー数の更新(減算)処理及びタイマー数を「0」に保持する処理の両方を実行することができる。この場合、両処理を別個に実行するための命令コードを設ける必要がなくなる。また、タイマー数が「0」であるか否かを判別するための判断分岐命令コードも省略することができる。それゆえ、本実施形態では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。なお、本実施形態では、2バイトタイマーの更新処理においてのみ「DCPWLD」命令を使用する例を説明したが、本発明はこれに限定されず、1バイトタイマーの更新処理においても「DCPWLD」命令を使用してもよい。 As described above, in the timer update process of this embodiment, both the process of updating (subtracting) the number of timers and the process of keeping the number of timers at "0" are executed by the "DCPWLD" command, which is an instruction code dedicated to the main CPU 101. can do. In this case, there is no need to provide instruction codes for separately executing both processes. Further, a decision branch instruction code for determining whether the number of timers is "0" can also be omitted. Therefore, in this embodiment, the capacity of the source program (the used capacity of the main ROM 102) can be reduced, the free capacity can be secured (increased) in the main ROM 102, and the increased free capacity can be utilized. This makes it possible to enhance the gameplay. In addition, in this embodiment, an example was explained in which the "DCPWLD" command is used only in the update process of the 2-byte timer, but the present invention is not limited to this, and the "DCPWLD" command can also be used in the update process of the 1-byte timer. May be used.

[試射試験信号制御処理(規定外)]
次に、図121を参照して、割込処理(図113参照)中のS911で行う試射試験信号制御処理について説明する。なお、図121は、試射試験信号制御処理の手順を示すフローチャートである。
[Sighting test signal control processing (not specified)]
Next, with reference to FIG. 121, the sight-fire test signal control process performed in S911 during the interrupt process (see FIG. 113) will be described. Note that FIG. 121 is a flowchart showing the procedure of the sight-fire test signal control process.

まず、メインCPU101は、メインRAM103のスタックエリアのアドレスを退避させる(S961)。次いで、メインCPU101は、スタックポインタ(SP)に規定外スタックエリアのアドレスをセットする(S962)。次いで、メインCPU101は、全レジスタのデータを退避させる(S963)。 First, the main CPU 101 saves the address of the stack area of the main RAM 103 (S961). Next, the main CPU 101 sets the address of the non-standard stack area in the stack pointer (SP) (S962). Next, the main CPU 101 saves the data in all registers (S963).

次いで、メインCPU101は、回胴制動信号生成処理を行う(S964)。この処理では、メインCPU101は、第2インターフェースボート等を介して試験機に出力される、各リールの回転制御信号(駆動信号)の生成及び出力処理を行う。なお、回胴制動信号生成処理の詳細については、後述の図122を参照しながら後で説明する。 Next, the main CPU 101 performs rotation drum braking signal generation processing (S964). In this process, the main CPU 101 generates and outputs a rotation control signal (drive signal) for each reel, which is output to the test machine via the second interface boat or the like. Note that details of the drum braking signal generation process will be described later with reference to FIG. 122, which will be described later.

次いで、メインCPU101は、特賞信号制御処理を行う(S965)。この処理では、メインCPU101は、試験機に出力される、ボーナス(特賞)のON/OFF信号(試験信号)の出力処理を行う。なお、特賞信号制御処理の詳細については、後述の図123を参照しながら後で説明する。 Next, the main CPU 101 performs special prize signal control processing (S965). In this process, the main CPU 101 outputs a bonus (special prize) ON/OFF signal (test signal) to be output to the test machine. The details of the special prize signal control process will be described later with reference to FIG. 123, which will be described later.

次いで、メインCPU101は、条件装置信号制御処理を行う(S966)。この処理では、メインCPU101は、条件装置信号制御フラグの状態に対応する制御信号の出力処理を行う。なお、条件装置信号制御処理の詳細については、後述の図124及び図125を参照しながら後で説明する。 Next, the main CPU 101 performs conditional device signal control processing (S966). In this process, the main CPU 101 outputs a control signal corresponding to the state of the conditional device signal control flag. Note that details of the conditional device signal control processing will be described later with reference to FIGS. 124 and 125, which will be described later.

次いで、メインCPU101は、S963の処理で退避させた全レジスタのデータの復帰処理を行う(S967)。次いで、メインCPU101は、S961の処理で退避させたスタックエリアのアドレスをスタックポインタ(SP)にセットする(S968)。そして、S968の処理後、メインCPU101は、試射試験信号制御処理を終了し、処理を割込処理(図113参照)中のS912の処理に移す。 Next, the main CPU 101 performs a process of restoring the data of all registers saved in the process of S963 (S967). Next, the main CPU 101 sets the address of the stack area saved in the process of S961 in the stack pointer (SP) (S968). After the process of S968, the main CPU 101 ends the sight test signal control process and moves the process to S912 during the interrupt process (see FIG. 113).

[回胴制動信号生成処理]
次に、図122を参照して、試射試験信号制御処理(図121参照)中のS964で行う回胴制動信号生成処理について説明する。なお、図122は、回胴制動信号生成処理の手順を示すフローチャートである。
[Turning drum braking signal generation processing]
Next, with reference to FIG. 122, the drum braking signal generation process performed in S964 in the sight test signal control process (see FIG. 121) will be described. Note that FIG. 122 is a flowchart showing the procedure of the rotation drum braking signal generation process.

まず、メインCPU101は、規定外作業領域に回胴制御データ格納領域(不図示)をセットする(S971)。次いで、メインCPU101は、リール数に「3」をセットし、回胴制御信号及びその生成状態(1バイトデータ)をクリアする(S972)。 First, the main CPU 101 sets a rotating drum control data storage area (not shown) in the non-standard work area (S971). Next, the main CPU 101 sets the number of reels to "3" and clears the reel control signal and its generation state (1 byte data) (S972).

次いで、メインCPU101は、回胴制御データが「停止中未満」のデータであるか否かを判別する(S973)。なお、ここでいう「停止中未満」の回胴制御データとは、リールを停止するための回胴制御データ以外の回胴制御データ、すなわち、リールを回転駆動するための回胴制御データ(加速準備、加速中、定速待ち、定速中及び停止開始位置待ちのいずれかの状態)のことである。 Next, the main CPU 101 determines whether the rotation drum control data is "less than stopped" (S973). Note that the reel control data "less than stopped" herein refers to reel control data other than the reel control data for stopping the reel, that is, reel control data for rotationally driving the reel (acceleration (preparation, accelerating, waiting for constant speed, constant speed, and waiting for stop start position).

S973において、メインCPU101が、回胴制御データが「停止中未満」のデータであると判別したとき(S973がYES判定の場合)、メインCPU101は、後述のS975の処理を行う。一方、S973において、メインCPU101が、回胴制御データが「停止中未満」のデータでないと判別したとき(S973がNO判定の場合)、メインCPU101は、回胴制御データが「静定ホールド制御終了」のデータであるか否かを判別する(S974)。なお、ここでいう「静定ホールド制御終了」の回胴制御データとは、リールの全相全停止状態を示す回胴制御データのことである。 In S973, when the main CPU 101 determines that the rotating drum control data is "less than stopped" data (YES in S973), the main CPU 101 performs the process in S975, which will be described later. On the other hand, when the main CPU 101 determines in S973 that the rotation drum control data is not data of "less than stopped" (if NO in S973), the main CPU 101 determines that the rotation drum control data is "Static hold control end". ” (S974). It should be noted that the reel control data of "end of static holding control" as used herein refers to reel control data indicating a state in which all phases of the reel are completely stopped.

S974において、メインCPU101が、回胴制御データが「静定ホールド制御終了」のデータであると判別したとき(S974がYES判定の場合)、メインCPU101は、後述のS976の処理を行う。一方、S974において、メインCPU101が、回胴制御データが「静定ホールド制御終了」のデータでないと判別したとき(S974がNO判定の場合)、又は、S973がYES判定の場合、メインCPU101は、回胴制御信号の生成状態(1バイトデータ)のビット3をオン状態(「1」)にする(S975)。 In S974, when the main CPU 101 determines that the rotation drum control data is "end of static holding control" (YES in S974), the main CPU 101 performs processing in S976, which will be described later. On the other hand, when the main CPU 101 determines in S974 that the rotating drum control data is not data for "end of static hold control" (if the determination is NO in S974), or if the determination is YES in S973, the main CPU 101: Bit 3 of the generation state (1 byte data) of the drum control signal is turned on (“1”) (S975).

S975の処理後又はS974がNO判定の場合、メインCPU101は、生成状態の各ビットのデータを1ビット分、右(ビット7からビット0に向かう方向)にシフトする(S976)。次いで、メインCPU101は、回胴制御データ格納領域のアドレスを次の制御対象のリールのアドレスに更新する(S977)。 After the processing in S975 or when the determination is NO in S974, the main CPU 101 shifts the data of each bit in the generation state by one bit to the right (in the direction from bit 7 to bit 0) (S976). Next, the main CPU 101 updates the address of the reel control data storage area to the address of the next reel to be controlled (S977).

次いで、メインCPU101は、リール数を1減算する(S978)。次いで、メインCPU101は、リール数が「0」であるか否かを判別する(S979)。 Next, the main CPU 101 subtracts 1 from the number of reels (S978). Next, the main CPU 101 determines whether the number of reels is "0" (S979).

S979において、メインCPU101が、リール数が「0」でないと判別したとき(S979がNO判定の場合)、メインCPU101は、処理をS973の処理に戻し、S973以降の処理を繰り返す。 In S979, when the main CPU 101 determines that the number of reels is not "0" (NO in S979), the main CPU 101 returns the process to S973 and repeats the process from S973 onwards.

一方、S979において、メインCPU101が、リール数が「0」であると判別したとき(S979がYES判定の場合)、メインCPU101は、生成状態のデータを回胴制動信号出力ポートを介して試験機用第1インターフェースボード301(図7参照)へ出力する(S980)。そして、S980の処理後、メインCPU101は、回胴制動信号生成処理を終了し、処理を試射試験信号制御処理(図121参照)中のS965の処理に移す。 On the other hand, in S979, when the main CPU 101 determines that the number of reels is "0" (YES in S979), the main CPU 101 transmits the generation state data to the test machine through the reel braking signal output port. output to the first interface board 301 (see FIG. 7) (S980). After the process of S980, the main CPU 101 ends the drum braking signal generation process and moves the process to S965 during the sight test signal control process (see FIG. 121).

[特賞信号制御処理]
次に、図123を参照して、試射試験信号制御処理(図121参照)中のS965で行う特賞信号制御処理について説明する。なお、図123は、特賞信号制御処理の手順を示すフローチャートである。
[Grand prize signal control processing]
Next, with reference to FIG. 123, the special prize signal control process performed in S965 in the sight test signal control process (see FIG. 121) will be described. Note that FIG. 123 is a flowchart showing the procedure of special prize signal control processing.

まず、メインCPU101は、遊技状態フラグ格納領域(図27参照)を参照して、遊技状態フラグを取得する(S991)。次いで、メインCPU101は、遊技状態がRB遊技状態であるか否かを判別する(S992)。 First, the main CPU 101 refers to the gaming status flag storage area (see FIG. 27) and obtains the gaming status flag (S991). Next, the main CPU 101 determines whether the gaming state is the RB gaming state (S992).

S992において、メインCPU101が、遊技状態がRB遊技状態であると判別したとき(S992がYES判定の場合)、メインCPU101は、試験信号用のRB中信号ポートからON信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S993)。一方、S992において、メインCPU101が、遊技状態がRB遊技状態でないと判別したとき(S992がNO判定の場合)、メインCPU101は、試験信号用のRB中信号ポートからOFF信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S994)。 In S992, when the main CPU 101 determines that the gaming state is the RB gaming state (YES in S992), the main CPU 101 transmits the ON signal from the RB medium signal port for the test signal to the first interface for the test machine. It is output to the board 301 (see FIG. 7) (S993). On the other hand, in S992, when the main CPU 101 determines that the gaming state is not the RB gaming state (NO in S992), the main CPU 101 transmits the OFF signal from the RB medium signal port for the test signal to the first It is output to the interface board 301 (see FIG. 7) (S994).

S993又はS994の処理後、メインCPU101は、遊技状態フラグ格納領域(図27参照)を参照して、遊技状態がMB遊技状態であるか否かを判別する(S995)。 After the processing in S993 or S994, the main CPU 101 refers to the gaming state flag storage area (see FIG. 27) and determines whether the gaming state is the MB gaming state (S995).

S995において、メインCPU101が、遊技状態がMB遊技状態であると判別したとき(S995がYES判定の場合)、メインCPU101は、試験信号用のMB中信号ポートからON信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S996)。一方、S995において、メインCPU101が、遊技状態がMB遊技状態でないと判別したとき(S995がNO判定の場合)、メインCPU101は、試験信号用のMB中信号ポートからOFF信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S997)。 In S995, when the main CPU 101 determines that the gaming state is the MB gaming state (YES in S995), the main CPU 101 transmits the ON signal from the MB medium signal port for the test signal to the first interface for the test machine. It is output to the board 301 (see FIG. 7) (S996). On the other hand, in S995, when the main CPU 101 determines that the gaming state is not the MB gaming state (NO in S995), the main CPU 101 transmits the OFF signal from the MB medium signal port for the test signal to the first It is output to the interface board 301 (see FIG. 7) (S997).

そして、S996又はS997の処理後、メインCPU101は、特賞信号制御処理を終了し、処理を試射試験信号制御処理(図121参照)中のS966の処理に移す。 After the process of S996 or S997, the main CPU 101 ends the special prize signal control process and moves the process to the process of S966 in the sight test signal control process (see FIG. 121).

なお、本実施形態では、MB遊技状態として、MB1遊技状態及びMB2遊技状態を設けている。ここで、MB中信号ポートからの信号は、MB1遊技状態にあるときのみ出力されるようにしてもよいし、MB1遊技状態にあるとき、及びMB2遊技状態にあるときの双方で出力されるようにしてもよい。 In this embodiment, the MB gaming state includes an MB1 gaming state and an MB2 gaming state. Here, the signal from the MB medium signal port may be output only when in the MB1 gaming state, or it may be outputted both when in the MB1 gaming state and when in the MB2 gaming state. You can also do this.

[条件装置信号制御処理]
次に、図124及び図125を参照して、試射試験信号制御処理(図121参照)中のS966で行う条件装置信号制御処理について説明する。なお、図124及び図125は、条件装置信号制御処理の手順を示すフローチャートである。
[Conditional device signal control processing]
Next, with reference to FIGS. 124 and 125, the conditional device signal control process performed in S966 in the sight test signal control process (see FIG. 121) will be described. Note that FIGS. 124 and 125 are flowcharts showing the procedure of conditional device signal control processing.

まず、メインCPU101は、条件装置信号制御フラグが初期状態であるか否かを判別する(S1001)。S1001において、メインCPU101が、条件装置信号制御フラグが初期状態であると判別したとき(S1001がYES判定の場合)、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図121参照)中のS967の処理に移す。 First, the main CPU 101 determines whether the conditional device signal control flag is in the initial state (S1001). In S1001, when the main CPU 101 determines that the conditional device signal control flag is in the initial state (YES in S1001), the main CPU 101 ends the conditional device signal control processing and switches the processing to the sight-firing test signal control processing. The process moves to step S967 (see FIG. 121).

一方、S1001において、メインCPU101が、条件装置信号制御フラグが初期状態でないと判別したとき(S1001がNO判定の場合)、メインCPU101は、条件装置信号制御フラグが再遊技状態識別信号のオン状態を示すものであるか否かを判別する(S1002)。 On the other hand, in S1001, when the main CPU 101 determines that the conditional device signal control flag is not in the initial state (NO in S1001), the main CPU 101 determines that the conditional device signal control flag indicates that the replay state identification signal is in the on state. It is determined whether or not it is shown (S1002).

S1002において、メインCPU101が、条件装置信号制御フラグが再遊技状態識別信号のオン状態を示すものであると判別したとき(S1002がYES判定の場合)、メインCPU101は、条件装置信号制御状態に役物条件装置信号のオン状態をセットする(S1003)。次いで、メインCPU101は、条件装置1~6信号ポートからRT状態の情報を試験機用第1インターフェースボード301(図7参照)へ出力する(S1004)。そして、S1004の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図121参照)中のS967の処理に移す。 In S1002, when the main CPU 101 determines that the conditional device signal control flag indicates the ON state of the replay state identification signal (YES in S1002), the main CPU 101 determines that the conditional device signal control flag The ON state of the material condition device signal is set (S1003). Next, the main CPU 101 outputs RT status information from the condition devices 1 to 6 signal ports to the first interface board for the test machine 301 (see FIG. 7) (S1004). After the process in S1004, the main CPU 101 ends the conditional device signal control process and moves the process to S967 in the sight test signal control process (see FIG. 121).

一方、S1002において、メインCPU101が、条件装置信号制御フラグが再遊技状態識別信号のオン状態を示すものでないと判別したとき(S1002がNO判定の場合)、メインCPU101は、条件装置信号制御フラグが再遊技状態識別信号のオフ状態を示すものであるか否かを判別する(S1005)。 On the other hand, in S1002, when the main CPU 101 determines that the conditional device signal control flag does not indicate the on state of the re-gaming state identification signal (NO in S1002), the main CPU 101 determines that the conditional device signal control flag is It is determined whether the replay state identification signal indicates an OFF state (S1005).

S1005において、メインCPU101が、条件装置信号制御フラグが再遊技状態識別信号のオフ状態を示すものであると判別したとき(S1005がYES判定の場合)、メインCPU101は、条件装置1~8信号ポートからOFF信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S1006)。そして、S1006の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図121参照)中のS967の処理に移す。 In S1005, when the main CPU 101 determines that the condition device signal control flag indicates the OFF state of the replay state identification signal (YES in S1005), the main CPU 101 controls the condition device 1 to 8 signal ports. outputs an OFF signal to the test machine first interface board 301 (see FIG. 7) (S1006). After the process in S1006, the main CPU 101 ends the conditional device signal control process and moves the process to S967 in the sight test signal control process (see FIG. 121).

一方、S1005において、メインCPU101が、条件装置信号制御フラグが再遊技状態識別信号のオフ状態を示すものでないと判別したとき(S1005がNO判定の場合)、メインCPU101は、条件装置信号制御状態が役物条件装置信号のオン状態であるか否かを判別する(S1007)。 On the other hand, in S1005, when the main CPU 101 determines that the conditional device signal control flag does not indicate the off state of the re-gaming state identification signal (NO in S1005), the main CPU 101 determines that the conditional device signal control state is It is determined whether or not the accessory condition device signal is in the on state (S1007).

S1007において、メインCPU101が、条件装置信号制御状態が役物条件装置信号のオン状態であると判別したとき(S1007がYES判定の場合)、メインCPU101は、条件装置1~8信号ポートから特賞当籤番号の情報を試験機用第1インターフェースボード301(図7参照)へ出力し、この際、条件装置8信号ポートからON信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S1008)。次いで、メインCPU101は、条件装置信号出力待ちタイマーに所定の待ち時間(本実施形態では、24.58ms)をセットする(S1009)。次いで、メインCPU101は、条件装置信号制御状態に条件装置信号出力待ちの状態をセットする(S1010)。そして、S1010の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図121参照)中のS967の処理に移す。 In S1007, when the main CPU 101 determines that the condition device signal control state is the ON state of the accessory condition device signal (YES in S1007), the main CPU 101 controls the special prize winning from the condition device 1 to 8 signal ports. The number information is output to the first interface board 301 for the test machine (see FIG. 7), and at this time, an ON signal is output from the condition device 8 signal port to the first interface board 301 for the test machine (see FIG. 7). S1008). Next, the main CPU 101 sets a predetermined waiting time (24.58 ms in this embodiment) in the conditional device signal output waiting timer (S1009). Next, the main CPU 101 sets the condition device signal control state to a condition device signal output wait state (S1010). After the process in S1010, the main CPU 101 ends the conditional device signal control process and moves the process to S967 in the sight test signal control process (see FIG. 121).

一方、S1007において、メインCPU101が、条件装置信号制御状態が役物条件装置信号のオン状態でないと判別したとき(S1007がNO判定の場合)、メインCPU101は、条件装置信号制御状態が条件装置信号出力待ちの状態であるか否かを判別する(S1011)。 On the other hand, in S1007, when the main CPU 101 determines that the conditional device signal control state is not the ON state of the accessory conditional device signal (if NO in S1007), the main CPU 101 determines that the conditional device signal control state is not the ON state of the conditional device signal. It is determined whether or not it is in a state of waiting for output (S1011).

S1011において、メインCPU101が、条件装置信号制御状態が条件装置信号出力待ちの状態であると判別したとき(S1011がYES判定の場合)、メインCPU101は、条件装置信号出力待ちタイマーの値が「0」であるか否かを判別する(S1012)。 In S1011, when the main CPU 101 determines that the condition device signal control state is the condition device signal output wait state (YES in S1011), the main CPU 101 determines that the condition device signal output wait timer value is “0”. ” (S1012).

S1012において、メインCPU101が、条件装置信号出力待ちタイマーの値が「0」でないと判別したとき(S1012がNO判定の場合)、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図121参照)中のS967の処理に移す。一方、S1012において、メインCPU101が、条件装置信号出力待ちタイマーの値が「0」であると判別したとき(S1012がYES判定の場合)、メインCPU101は、条件装置信号制御状態に小役条件装置信号のオン状態又は条件装置信号のオフ状態をセットする(S1013)。そして、S1013の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図121参照)中のS967の処理に移す。 In S1012, when the main CPU 101 determines that the value of the conditional device signal output wait timer is not "0" (NO determination in S1012), the main CPU 101 ends the conditional device signal control process and starts the process with a sight-firing test. The process moves to S967 in the signal control process (see FIG. 121). On the other hand, in S1012, when the main CPU 101 determines that the value of the condition device signal output wait timer is "0" (YES in S1012), the main CPU 101 changes the condition device signal control state to the small winning condition device. The on state of the signal or the off state of the conditional device signal is set (S1013). After the process in S1013, the main CPU 101 ends the conditional device signal control process and moves the process to S967 in the sight test signal control process (see FIG. 121).

ここで再度、S1011の処理に戻って、S1011において、メインCPU101が、条件装置信号制御状態が条件装置信号出力待ちの状態でないと判別したとき(S1011がNO判定の場合)、メインCPU101は、条件装置信号制御状態が小役条件装置信号のオン状態であるか否かを判別する(S1014)。 Here, returning to the process of S1011 again, when the main CPU 101 determines in S1011 that the conditional device signal control state is not the conditional device signal output waiting state (if the determination is NO in S1011), the main CPU 101 controls the conditional device signal control state. It is determined whether the device signal control state is the ON state of the small winning condition device signal (S1014).

S1014において、メインCPU101が、条件装置信号制御状態が小役条件装置信号のオン状態であると判別したとき(S1014がYES判定の場合)、メインCPU101は、条件装置1~8信号ポートから小役当籤番号(例えば、当籤番号(図15及び図16参照)のうち小役を含むものとして予め規定された当籤番号)の情報を試験機用第1インターフェースボード301(図7参照)へ出力し、この際、条件装置7信号ポートからON信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S1015)。次いで、条件装置信号出力待ちタイマーに所定の待ち時間(本実施形態では、24.58ms)をセットする(S1016)。次いで、メインCPU101は、条件装置信号制御状態に条件装置信号出力待ちの状態をセットする(S1017)。そして、S1017の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図121参照)中のS967の処理に移す。 In S1014, when the main CPU 101 determines that the condition device signal control state is the ON state of the small winning condition device signal (in the case of YES determination in S1014), the main CPU 101 controls the small winning combination from the condition device 1 to 8 signal ports. Outputting information on the winning number (for example, a winning number predefined as including a small winning number among the winning numbers (see FIGS. 15 and 16)) to the first interface board 301 for the test machine (see FIG. 7), At this time, an ON signal is output from the signal port of the conditioner 7 to the first interface board 301 for the test machine (see FIG. 7) (S1015). Next, a predetermined waiting time (24.58 ms in this embodiment) is set in the conditional device signal output waiting timer (S1016). Next, the main CPU 101 sets the condition device signal control state to a condition device signal output wait state (S1017). After the process in S1017, the main CPU 101 ends the conditional device signal control process and moves the process to S967 in the sight test signal control process (see FIG. 121).

一方、S1014において、メインCPU101が、条件装置信号制御状態が小役条件装置信号のオン状態でないと判別したとき(S1014がNO判定の場合)、メインCPU101は、条件装置1~8信号ポートからOFF信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S1018)。そして、S1018の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図121参照)中のS967の処理に移す。 On the other hand, in S1014, when the main CPU 101 determines that the conditional device signal control state is not the ON state of the small winning conditional device signal (if NO in S1014), the main CPU 101 controls the conditional device 1 to 8 signal ports to The signal is output to the first interface board 301 for testing machine (see FIG. 7) (S1018). After the process in S1018, the main CPU 101 ends the conditional device signal control process and moves the process to S967 in the sight test signal control process (see FIG. 121).

<副制御回路の動作説明>
次に、図126~図132を参照して、副制御回路200のサブCPU201が、プログラムを用いて実行する各種処理の内容について説明する。
<Operation explanation of sub-control circuit>
Next, with reference to FIGS. 126 to 132, the contents of various processes executed by the sub CPU 201 of the sub control circuit 200 using programs will be described.

[サブCPUの電源投入処理]
最初に、図126を参照して、サブCPU201の電源投入処理について説明する。なお、図126は、電源投入処理の手順を示すフローチャートである。
[Sub CPU power-on processing]
First, the power-on process of the sub CPU 201 will be described with reference to FIG. 126. Note that FIG. 126 is a flowchart showing the procedure of power-on processing.

まず、サブCPU201の電源が投入されると、サブCPU初期設定処理が実行される(S1101)。この処理では、例えば、サブCPU201の初期化処理、接続デバイス(IC(Integrated Circuit)、LSI(Large-scale Integration)等)の初期化処理、メモリ(DRAM)の初期化処理、OS(Operating System)の初期化処理等が行われる。 First, when the sub CPU 201 is powered on, sub CPU initialization processing is executed (S1101). In this processing, for example, initialization processing of the sub CPU 201, initialization processing of connected devices (IC (Integrated Circuit), LSI (Large-scale Integration), etc.), memory (DRAM) initialization processing, OS (Operating System) Initialization processing and the like are performed.

次いで、サブCPU201は、サブタスクの起動要求として、役物制御タスクの起動要求を行う(S1102)。ここでいう「役物」とは、物理的動作によって演出を行う演出装置を意味し、本実施形態でも当該演出装置を設け、当該演出装置を用いた演出を実行可能とする場合には、この役物制御タスクによって当該演出装置の動作が制御される。役物制御タスクは、例えば、サブCPUの電源投入処理において、サブCPU201による役物制御タスクの起動要求に応答してOSから役物制御タスク要求が発生すると実行される。 Next, the sub CPU 201 issues a request to start the accessory control task as a request to start the subtask (S1102). The term "yakubutsu" here means a performance device that performs a performance using physical movements, and in this embodiment as well, if the performance device is provided and the performance can be performed using the performance device, this The operation of the performance device is controlled by the accessory control task. The accessory control task is executed, for example, when an accessory control task request is generated from the OS in response to an activation request for the accessory control task by the sub CPU 201 during power-on processing of the sub CPU.

次いで、サブCPU201は、上述したランプ制御タスクの起動要求を行う(S1103)。次いで、サブCPU201は、上述したサウンド制御タスクの起動要求を行う(S1104)。 Next, the sub CPU 201 issues a startup request for the lamp control task described above (S1103). Next, the sub CPU 201 issues a start request for the above-mentioned sound control task (S1104).

次いで、サブCPU201は、上述した主基板通信タスクの起動要求を行う(S1105)。主基板通信タスクは、例えば、サブCPUの電源投入処理において、サブCPU201による主基板通信タスクの起動要求に応答してOSから主基板通信タスク要求が発生すると実行される。なお、主基板通信タスクの詳細については、後述の図128を参照しながら後で説明する。 Next, the sub CPU 201 issues a start request for the main board communication task described above (S1105). The main board communication task is executed, for example, when a main board communication task request is generated from the OS in response to a request to start the main board communication task by the sub CPU 201 during power-on processing of the sub CPU. Note that details of the main board communication task will be described later with reference to FIG. 128, which will be described later.

次いで、サブCPU201は、上述したアニメタスクの起動要求を行う(S1106)。アニメタスクは、例えば、サブCPUの電源投入処理において、サブCPU201によるアニメタスクの起動要求に応答してOSからアニメタスク要求が発生すると実行される。また、アニメタスクは、表示装置11(プロジェクタ機構211)及び/又はサブ表示装置18の画像表示動作を制御するため、例えば、処理時間を含めて33msecの周期で繰り返される。 Next, the sub CPU 201 issues a request to start the animation task described above (S1106). The animation task is executed, for example, when an animation task request is generated from the OS in response to an animation task activation request from the sub CPU 201 during power-on processing of the sub CPU. Further, the animation task is repeated at a cycle of, for example, 33 msec including processing time in order to control the image display operation of the display device 11 (projector mechanism 211) and/or the sub-display device 18.

次いで、サブCPU201は、バックアップ復旧処理を行う(S1107)。この処理では、サブCPU201は、SRAM(static RAM)に保存されている各種遊技データ(遊技状態のデータ、付与されているART期間、RUSHストック数、CZストック数等)や、各種履歴データを作業用のDARM(dynamic RAM)にコピーする。この処理により、パチスロ1における演出内容を電断前の状態に復帰させることができる。そして、S1107の処理後、サブCPU201は、電源投入処理を終了する。 Next, the sub CPU 201 performs backup restoration processing (S1107). In this process, the sub CPU 201 processes various gaming data (game status data, assigned ART period, RUSH stock number, CZ stock number, etc.) stored in SRAM (static RAM) and various historical data. Copy to DARM (dynamic RAM) for use. Through this process, the performance content in the pachi-slot machine 1 can be restored to the state before the power cutoff. After the process of S1107, the sub CPU 201 ends the power-on process.

[サブCPUの電断割込処理]
次に、図127を参照して、サブCPU201の電断割込処理について説明する。この処理は、例えば、電断等の異常が発生した際に実行される割込処理である。なお、図127は、電断割込処理の手順を示すフローチャートである。
[Sub CPU power interruption processing]
Next, with reference to FIG. 127, the power failure interrupt processing of the sub CPU 201 will be described. This process is, for example, an interrupt process that is executed when an abnormality such as a power outage occurs. Note that FIG. 127 is a flowchart showing the procedure of power interruption processing.

電断(電源電圧の低下)が発生すると、サブCPU201は、バックアップ作成処理を行う(S1111)。この処理では、サブCPU201は、電断検知時にDRAMからSRAMに保持対象の各種データをコピーする。すなわち、サブCPU201は、上述したバックアップ復旧処理(電源投入処理中のS1107)と逆の処理を行う。この処理により、データが破壊されていても、正しいデータがバックアップデータとして保存される。 When a power outage (reduction in power supply voltage) occurs, the sub CPU 201 performs backup creation processing (S1111). In this process, the sub CPU 201 copies various data to be held from the DRAM to the SRAM when a power outage is detected. That is, the sub CPU 201 performs a process opposite to the backup recovery process described above (S1107 during power-on process). Through this process, even if the data is destroyed, the correct data is saved as backup data.

[主基板通信タスク]
次に、図128を参照して、サブCPU201により実行される主基板通信タスクについて説明する。なお、図128は、主基板通信タスクの手順を示すフローチャートである。
[Main board communication task]
Next, with reference to FIG. 128, the main board communication task executed by sub CPU 201 will be described. Note that FIG. 128 is a flowchart showing the procedure of the main board communication task.

まず、サブCPU201は、主制御回路90から送信されたコマンドの受信チェックを行い、コマンド登録データを取得する(S1121)。次いで、サブCPU201は、受信したコマンドの種別を抽出する(S1122)。なお、本実施形態では、コマンドデータは8バイトのデータで構成され、先頭の1バイト目のデータがコマンドの種別を示す。 First, the sub CPU 201 checks the reception of the command transmitted from the main control circuit 90, and acquires command registration data (S1121). Next, the sub CPU 201 extracts the type of the received command (S1122). In this embodiment, the command data is composed of 8 bytes of data, and the first byte of data indicates the type of command.

次いで、サブCPU201は、コマンドの種別が規定の種別であるか否かを判別する(S1123)。 Next, the sub CPU 201 determines whether the type of command is a specified type (S1123).

本実施形態では、コマンド種別は、予め定められた複数種類のコードのいずれかに対応付けられており、遊技が正常動作している場合には、コマンド種別は、規定内のコードのいずれかになる。それゆえ、S1123の処理では、受信したコマンドの種別が規定内のコードのいずれかであれば、サブCPU201は、コマンド種別が有効(規定の種別)であると判定する。一方、コマンド種別が規定外のコードであれば、サブCPU201は、遊技中に何らかの異常(不正行為も含む)が発生したと判断し、コマンド種別が無効であると判定する。 In this embodiment, the command type is associated with one of a plurality of predetermined codes, and when the game is operating normally, the command type is associated with one of the codes within the regulations. Become. Therefore, in the process of S1123, if the type of the received command is one of the codes within the regulations, the sub CPU 201 determines that the command type is valid (regular type). On the other hand, if the command type is a non-standard code, the sub CPU 201 determines that some abnormality (including fraudulent activity) has occurred during the game, and determines that the command type is invalid.

S1123において、サブCPU201が、コマンドの種別が規定の種別でないと判別したとき(S1123がNO判定の場合)、サブCPU201は、処理をS1121に戻し、S1121以降の処理を繰り返す。一方、S1123において、サブCPU201が、コマンドの種別が規定の種別であると判別したとき(S1123がYES判定の場合)、サブCPU201は、受信したコマンドに基づいて、メッセージキューにメッセージを格納する(S1124)。なお、メッセージキューとは、プロセス間で情報を交換するための機構である。そして、S1124の処理後、サブCPU201は、処理をS1121に戻し、S1121以降の処理を繰り返す。 In S1123, when the sub CPU 201 determines that the type of command is not the specified type (NO in S1123), the sub CPU 201 returns the process to S1121 and repeats the process from S1121 onward. On the other hand, when the sub CPU 201 determines in S1123 that the type of command is the specified type (YES in S1123), the sub CPU 201 stores the message in the message queue based on the received command ( S1124). Note that a message queue is a mechanism for exchanging information between processes. After the processing in S1124, the sub CPU 201 returns the processing to S1121 and repeats the processing from S1121 onwards.

なお、図示は省略しているが、サブCPU201は、メッセージキューにメッセージ(すなわち、受信したコマンドの各パラメータに含まれる情報)が格納されると、そのメッセージを取り出し(すなわち、受信したコマンドの各パラメータに含まれる情報を取得し)、そのコマンド種別及びコマンドの内容に応じた処理(各種コマンド受信時処理)を実行する。例えば、後述の図129、図131及び図132の処理は、そのコマンド受信時処理の一例を示すものである。 Although not shown in the figure, when a message (that is, information included in each parameter of the received command) is stored in the message queue, the sub CPU 201 retrieves the message (that is, reads each parameter of the received command). (obtains the information included in the parameters) and executes processing (processing when receiving various commands) according to the command type and command content. For example, the processes shown in FIGS. 129, 131, and 132, which will be described later, are examples of the process when receiving a command.

[サブ側ナビ制御処理]
次に、図129を参照して、サブ側ナビ制御処理について説明する。なお、図129は、サブ側ナビ制御処理の手順を示すフローチャートである。
[Sub-side navigation control processing]
Next, the sub-side navigation control process will be described with reference to FIG. 129. Note that FIG. 129 is a flowchart showing the procedure of the sub-side navigation control process.

まず、サブCPU201は、ナビデータを取得したか否かを判定する(S1131)。サブCPU201は、主制御基板71から受信したスタートコマンドデータの中から主制御基板71で決定されたナビデータを取得する。それゆえ、S1131の処理では、サブCPU201は、受信したスタートコマンドデータの中にナビデータが含まれていたか否かを判定する。 First, the sub CPU 201 determines whether navigation data has been acquired (S1131). The sub CPU 201 acquires navigation data determined by the main control board 71 from among the start command data received from the main control board 71. Therefore, in the process of S1131, the sub CPU 201 determines whether the received start command data includes navigation data.

なお、本実施形態では、スタートコマンドデータの中に決定されたナビデータを含ませるようにしているが、ナビデータの送信の態様はこれに限られるものではない。例えば、メインCPU101が、ナビデータの送信が必要な特定状態(例えば、ART機能が作動している状態)においてのみ、少なくともナビデータが含まれる特定状態コマンドデータを生成・格納し、サブCPU201は、その特定状態コマンドデータの中にナビデータが含まれていたか否かを判定するようにしてもよい。 In this embodiment, the determined navigation data is included in the start command data, but the manner in which the navigation data is transmitted is not limited to this. For example, the main CPU 101 generates and stores specific state command data that includes at least navigation data only in a specific state where navigation data needs to be transmitted (for example, a state in which the ART function is activated), and the sub CPU 201 generates and stores specific state command data that includes at least navigation data. It may be determined whether navigation data is included in the specific state command data.

S1131において、サブCPU201が、ナビデータを取得したと判別したとき(S1131がYES判定の場合)、サブCPU201は、ナビデータに応じたサブ側ナビデータをセットする(S1132)。例えば、サブCPU201がナビデータ「4」を取得した場合、サブ側ナビデータとして押し順「左、中、右」を報知するためのナビデータが、この処理でセットされる。この結果、メイン側及びサブ側の双方において停止操作の内容を報知することができる。そして、S1132の処理後、サブCPU201は、サブ側ナビ制御処理を終了する。 In S1131, when the sub CPU 201 determines that the navigation data has been acquired (YES in S1131), the sub CPU 201 sets sub-side navigation data according to the navigation data (S1132). For example, when the sub CPU 201 acquires navigation data "4", navigation data for notifying the push order "left, middle, right" is set as sub-side navigation data in this process. As a result, the details of the stop operation can be notified on both the main side and the sub side. After the process of S1132, the sub CPU 201 ends the sub-side navigation control process.

一方、S1131において、サブCPU201が、ナビデータを取得していないと判別したとき(S1101がNO判定の場合)、サブCPU201は、ナビ(停止操作の報知)の必要があるか否かを判定する(S1133)。S1133において、サブCPU201が、ナビの必要がないと判別したとき(S1133がNO判定の場合)、サブCPU201は、サブ側ナビ制御処理を終了する。 On the other hand, when the sub CPU 201 determines in S1131 that navigation data has not been acquired (NO determination in S1101), the sub CPU 201 determines whether navigation (notification of a stop operation) is necessary. (S1133). In S1133, when the sub CPU 201 determines that navigation is not necessary (NO in S1133), the sub CPU 201 ends the sub side navigation control process.

一方、S1133において、サブCPU201が、ナビの必要があると判別したとき(S1133がYES判定の場合)、サブCPU201は、各種抽籤結果などに応じたサブ側ナビデータをセットする(S1134)。例えば、サブCPU201は、ART機能が作動している状態(ART機能が作動していない状態であってもよい)であって、押し順役でない内部当籤役が決定されている場合などに、演出効果を高めるために、サブ側単独で停止操作の内容を報知する演出データを決定することができる。そして、S1134の処理後、サブCPU201は、サブ側ナビ制御処理を終了する。 On the other hand, when the sub CPU 201 determines in S1133 that navigation is necessary (YES in S1133), the sub CPU 201 sets sub-side navigation data according to various lottery results (S1134). For example, when the ART function is operating (the ART function may be inactive) and an internal winning combination that is not a push order combination has been determined, the sub CPU 201 performs production. In order to enhance the effect, the sub-side alone can determine performance data for notifying the details of the stop operation. After the process of S1134, the sub CPU 201 ends the sub-side navigation control process.

[遊技者登録処理]
次に、図130を参照して、遊技者登録処理について説明する。なお、図130は、遊技者登録処理の手順を示すフローチャートである。
[Player registration process]
Next, the player registration process will be described with reference to FIG. 130. Note that FIG. 130 is a flowchart showing the procedure of the player registration process.

まず、サブCPU201は、登録操作を受け付けたか否かを判別する(S1141)。例えば、サブ表示装置18のメニュー画面222(図5B参照)において登録ボタン222bの操作を受け付け、その場合に表示される登録画面(不図示)において所定の操作を受け付けると、サブCPU201は、登録操作を受け付けたと判定する。 First, the sub CPU 201 determines whether a registration operation has been accepted (S1141). For example, when an operation of the registration button 222b is accepted on the menu screen 222 (see FIG. 5B) of the sub display device 18, and a predetermined operation is accepted on the registration screen (not shown) displayed in that case, the sub CPU 201 performs the registration operation. is determined to have been accepted.

S1141において、サブCPU201が、登録操作を受け付けたと判別したとき(S1141がYES判定の場合)、サブCPU201は、遊技者登録状態をセットする(S1142)。なお、遊技者登録状態がセットされている状況では、サブCPU201は、サブ表示装置18に遊技情報画面223,224,225(図5C~5E参照)が表示可能となるようにサブ表示装置18の表示画面を制御する。そして、S1142の処理後、サブCPU201は、遊技者登録処理を終了する。 In S1141, when the sub CPU 201 determines that the registration operation has been accepted (YES in S1141), the sub CPU 201 sets the player registration state (S1142). Note that in a situation where the player registration state is set, the sub CPU 201 controls the sub display device 18 so that the game information screens 223, 224, and 225 (see FIGS. 5C to 5E) can be displayed on the sub display device 18. Control the display screen. After the process of S1142, the sub CPU 201 ends the player registration process.

一方、S1141において、サブCPU201が、登録操作を受け付けていないと判別したとき(S1141がNO判定の場合)、サブCPU201は、登録削除操作を受け付けたか否かを判別する(S1143)。例えば、サブ表示装置18の登録画面において特定の操作を受け付けると、サブCPU201は、登録削除操作を受け付けたと判定する。 On the other hand, when the sub CPU 201 determines in S1141 that the registration operation has not been accepted (NO in S1141), the sub CPU 201 determines whether or not a registration deletion operation has been accepted (S1143). For example, when a specific operation is accepted on the registration screen of the sub display device 18, the sub CPU 201 determines that a registration deletion operation has been accepted.

S1143において、サブCPU201が、登録削除操作を受け付けていないと判別したとき(S1113がNO判定の場合)、サブCPU201は、遊技者登録処理を終了する。 In S1143, when the sub CPU 201 determines that the registration deletion operation has not been accepted (NO in S1113), the sub CPU 201 ends the player registration process.

一方、S1143において、サブCPU201が、登録削除操作を受け付けたと判別したとき(S1143がYES判定の場合)、サブCPU201は、遊技者登録状態をクリアする(S1144)。なお、遊技者登録状態がクリアされている状況では、サブCPU201は、サブ表示装置18に遊技情報画面223,224,225(図5C~5E参照)が表示不可能となるようにサブ表示装置18の表示画面を制御する。そして、S1144の処理後、サブCPU201は、遊技者登録処理を終了する。 On the other hand, when the sub CPU 201 determines in S1143 that the registration deletion operation has been accepted (YES in S1143), the sub CPU 201 clears the player registration state (S1144). Note that in a situation where the player registration state is cleared, the sub CPU 201 controls the sub display device 18 so that the game information screens 223, 224, and 225 (see FIGS. 5C to 5E) cannot be displayed on the sub display device 18. control the display screen. After the process of S1144, the sub CPU 201 ends the player registration process.

[履歴管理処理]
次に、図131を参照して、履歴管理処理について説明する。なお、図131は、履歴管理処理の手順を示すフローチャートである。
[History management processing]
Next, the history management process will be described with reference to FIG. 131. Note that FIG. 131 is a flowchart showing the procedure of history management processing.

まず、サブCPU201は、主制御基板71から受信した各種コマンドデータから遊技結果を取得する(S1151)。例えば、サブCPU201は、この処理において、スタートコマンドデータから内部当籤役として決定された役の種類を把握することができる。また、例えば、サブCPU201は、この処理において、入賞作動コマンドデータから表示された図柄組合せ(すなわち、内部当籤役として決定された役の入賞の有無)を把握することができる。さらに、例えば、サブCPU201は、この処理において、スタートコマンドデータなどから現在の遊技状態や遊技状態の移行状況を把握することができる。 First, the sub CPU 201 obtains game results from various command data received from the main control board 71 (S1151). For example, in this process, the sub CPU 201 can grasp the type of winning combination determined as an internal winning combination from the start command data. Further, for example, in this process, the sub CPU 201 can grasp the displayed symbol combination (that is, whether or not a winning combination determined as an internal winning combination has been won) from the winning activation command data. Further, for example, in this process, the sub CPU 201 can grasp the current gaming state and the transition status of the gaming state from the start command data and the like.

次いで、サブCPU201は、取得した遊技結果に基づいて、遊技履歴の更新処理を行う(S1152)。この処理により、サブCPU201は、各種コマンドデータから取得した遊技結果に基づいて、例えば、ゲーム数(遊技回数)、ボーナス回数、ART回数など(図5参照)の様々な遊技履歴を管理することができる。そして、S1152の処理後、サブCPU201は、履歴管理処理を終了する。 Next, the sub CPU 201 performs a game history update process based on the acquired game results (S1152). Through this processing, the sub CPU 201 is able to manage various game histories, such as the number of games (number of games played), number of bonuses, number of ARTs, etc. (see FIG. 5), based on game results obtained from various command data. can. After the process of S1152, the sub CPU 201 ends the history management process.

[演出制御処理]
次に、図132を参照して、演出制御処理について説明する。なお、図132は、演出制御処理の手順を示すフローチャートである。
[Production control processing]
Next, the effect control process will be explained with reference to FIG. 132. Note that FIG. 132 is a flowchart showing the procedure of the production control process.

まず、サブCPU201は、受信したコマンドから各パラメータの情報を取得し、遊技情報を更新する(S1161)。例えば、サブCPU201は、現在の遊技状態の情報と1遊技前の遊技状態の情報を比較し、遊技状態に変化があれば、その旨の遊技情報を格納する。また、例えば、サブCPU201は、現在の制御状態の情報と1遊技前の制御状態の情報を比較し、制御状態に変化があれば、その旨の遊技情報を格納する。また、例えば、サブCPU201は、現在のモード(例えば、通常モードや特定モード)の情報と1遊技前のモードの情報を比較し、モードに変化があれば、その旨の遊技情報を格納する。 First, the sub CPU 201 acquires information on each parameter from the received command and updates the game information (S1161). For example, the sub CPU 201 compares information on the current gaming state with information on the gaming state one game before, and if there is a change in the gaming state, stores gaming information to that effect. Further, for example, the sub CPU 201 compares the information on the current control state and the information on the control state one game before, and if there is a change in the control state, stores game information to that effect. Further, for example, the sub CPU 201 compares information on the current mode (for example, normal mode or specific mode) with information on the mode one game before, and if there is a change in the mode, stores game information to that effect.

次いで、サブCPU201は、更新した遊技情報に基づいて、演出決定タイミングであるか否かを判別する(S1162)。すなわち、サブCPU201は、例えば、図31~図55を用いて説明した、演出制御に関する抽籤(あるいは、決定)を行うタイミングであるか否かを判別する。S1162において、サブCPU201が、演出決定タイミングであると判別したとき(S1162がYES判定の場合)、サブCPU201は、演出決定処理を行う(S1163)。この処理では、サブCPU201は、上述した演出制御に関する各種の抽籤(あるいは、決定)を行い、その結果に応じた演出データを登録する。そして、S1163の処理後、サブCPU201は、演出制御処理を終了する。 Next, the sub CPU 201 determines whether or not it is the performance decision timing based on the updated game information (S1162). That is, the sub CPU 201 determines whether or not it is the timing to perform the lottery (or decision) regarding the effect control, as described using FIGS. 31 to 55, for example. In S1162, when the sub CPU 201 determines that it is the effect determination timing (YES in S1162), the sub CPU 201 performs effect determination processing (S1163). In this process, the sub CPU 201 performs various kinds of lottery (or determination) regarding the above-mentioned performance control, and registers performance data according to the results. After the process of S1163, the sub CPU 201 ends the production control process.

一方、S1162において、サブCPU201が、演出決定タイミングでないと判別したとき(S1162がNO判定の場合)、サブCPU201は、登録されている演出データに基づいて、演出実行タイミングであるか否かを判別する(S1164)。S1164において、サブCPU201が、演出実行タイミングであると判別したとき(S1164がYES判定の場合)、サブCPU201は、演出実行処理を行う(S1165)。この処理では、サブCPU201は、登録されている演出データ(すなわち、決定された演出)にしたがって各種演出装置による演出の実行を制御する。そして、S1165の処理後、サブCPU201は、演出制御処理を終了する。また、S1164において、サブCPU201が、演出実行タイミングでないと判別したとき(S1164がNO判定の場合)にも、サブCPU201は、演出制御処理を終了する。 On the other hand, when the sub CPU 201 determines in S1162 that it is not the timing to decide on the performance (if NO in S1162), the sub CPU 201 determines whether it is the timing to execute the performance based on the registered performance data. (S1164). In S1164, when the sub CPU 201 determines that it is the performance execution timing (YES in S1164), the sub CPU 201 performs performance execution processing (S1165). In this process, the sub CPU 201 controls the execution of effects by various effect devices according to the registered effect data (that is, the determined effect). After the process of S1165, the sub CPU 201 ends the production control process. Further, when the sub CPU 201 determines in S1164 that it is not the performance execution timing (when the determination is NO in S1164), the sub CPU 201 ends the performance control process.

ここまで、本実施形態に係る遊技機について説明した。そして、本実施形態からは、一例として、少なくとも以下に示すような技術的思想(すなわち、本実施形態に係る発明)が把握できる。もっとも、これらの技術的思想は、本実施形態に記載されたものに限定されず、種々の変更、変形を行うことができる。また、複数の技術的思想(その一部分、すなわち、本実施形態に係る発明の構成のうちの一部の構成を含む)を組み合わせて他の技術的思想とすることもできるし、或る技術的思想の一部を用いて他の技術的思想とすることもできる。また、或る技術的思想において、従属的に記載された技術的思想は、独立した技術的思想とすることもできるし、他の技術的思想において従属させることもできる。 Up to this point, the gaming machine according to the present embodiment has been described. From this embodiment, as an example, at least the following technical idea (that is, the invention according to this embodiment) can be grasped. However, these technical ideas are not limited to those described in this embodiment, and various changes and modifications can be made. Further, it is also possible to combine multiple technical ideas (parts thereof, that is, a part of the structure of the invention according to this embodiment) to form another technical idea, or a certain technical idea can be combined to form another technical idea. It is also possible to use a part of the idea to create other technical ideas. Furthermore, a technical idea described as being subordinate in a certain technical idea can be made into an independent technical idea, or can be subordinated in another technical idea.

なお、本実施形態では、遊技機としてパチスロを例に挙げて説明しているが、これは本実施形態に係る発明を限定することを意図したものではない。例えば、本実施形態で説明した、停止操作が行われた場合のリール制御に係る構成や設定変更及び確認に係る構成などパチスロ特有の構成を有する場合を除き、本実施形態に係る発明は全て、「パチンコ」と呼ばれる遊技機にも適用可能である。例えば、チェックサムの生成及び判定処理、メインCPU101専用命令コードを使用した各種処理(Qレジスタを用いたアドレスの指定処理、ソフトタイマーの更新処理、7セグLED駆動処理、通信データの生成格納処理等)、規定外ROM領域及び規定外RAM領域を使用した各種処理などの特徴は、パチンコにおいても好適である。 Note that although this embodiment is described using pachislot as an example of a gaming machine, this is not intended to limit the invention according to this embodiment. For example, all inventions related to this embodiment, except for the case where the structure related to reel control when a stop operation is performed and the structure related to setting change and confirmation described in this embodiment, are unique to pachislot slot machines. It is also applicable to a gaming machine called "pachinko". For example, checksum generation and determination processing, various processing using instruction codes dedicated to the main CPU 101 (address specification processing using the Q register, soft timer update processing, 7-segment LED drive processing, communication data generation and storage processing, etc.) ), and various processing using non-standard ROM areas and non-standard RAM areas, are also suitable for pachinko.

すなわち、本実施形態に係る発明は、所定の変動開始条件が成立したこと(例えば、遊技球が始動領域を通過したこと)に基づいて、内部抽籤(当りか否かの決定)を行うとともに、可変表示を開始し(識別情報を変動表示し)、所定の変動終了条件が成立したこと(例えば、変動時間が終了したこと)に基づいて、可変表示を停止し(識別情報を停止表示し)、所定の表示結果が導出されたことに基づいて、特別遊技状態(当り遊技状態)に移行させることが可能なパチンコ、これらの遊技の進行を制御する遊技制御手段を備えるパチンコ、また、演出表示を行う演出表示手段と、演出表示手段を制御する演出表示制御手段と、を備え、演出表示手段に、可変表示に応じた装飾図柄の変動表示及び停止表示を行うとともに、その他の演出表示を行うパチンコに適用することができる。 That is, the invention according to this embodiment performs an internal lottery (determining whether or not it is a hit) based on the establishment of a predetermined fluctuation start condition (for example, the game ball has passed through the start area), and Start the variable display (display the identification information in a variable manner), and then stop the variable display (stop display the identification information) based on a predetermined variation end condition being met (for example, the variation time has ended). , a pachinko machine that can shift to a special game state (winning game state) based on the derivation of a predetermined display result, a pachinko machine that is equipped with a game control means that controls the progress of these games, and a performance display. and a performance display control means for controlling the performance display means, and performs variable display and stop display of decorative patterns according to the variable display on the performance display means, as well as other performance displays. Can be applied to pachinko.

また、同様に、遊技媒体として遊技球を用いるスロットマシン、遊技媒体を封入し遊技価値の付与を電子的に行う封入式遊技機、複数のメーカーで共通して利用及び管理可能な管理枠を用い、その管理枠に遊技盤を搭載可能な管理式遊技機と呼ばれる遊技機等、その他の遊技機にも適用することができる。 Similarly, slot machines that use game balls as game media, enclosed game machines that enclose game media and assign gaming value electronically, and use management frameworks that can be used and managed in common by multiple manufacturers. The present invention can also be applied to other gaming machines, such as a gaming machine called a management type gaming machine that can mount a gaming board in its management frame.

また、例えば、本実施形態において示した、メインCPU101、又はサブCPU201の制御により管理される各種のカウンタ及び各種のタイマーは、本実施形態に係る発明の趣旨を逸脱しない範囲において、その管理態様を適宜変更することができる。例えば、「加算」により管理される各種のカウンタ及び各種のタイマーは、「減算」により管理されることとしてもよいし、「減算」により管理される各種のカウンタ及び各種のタイマーは、「加算」により管理されることとしてもよい。この場合、例えば、「~以上」であるか否かの判別は、「~以下」であるか否かの判別と読み替え、「~を超える」か否かの判別は、「~未満」か否かの判別と読み替え、所定の値となったか否かの判別は、「0」となったか否かの判別と読み替えるものとする。 Furthermore, for example, the various counters and various timers managed under the control of the main CPU 101 or the sub-CPU 201 shown in this embodiment may be managed in different ways without departing from the spirit of the invention according to this embodiment. It can be changed as appropriate. For example, various counters and various timers managed by "addition" may be managed by "subtraction", and various counters and various timers managed by "subtraction" may be managed by "addition". It may also be managed by In this case, for example, determining whether or not it is "more than or equal to" can be read as determining whether or not it is "less than or equal to", and determining whether or not "exceeding" is replaced with determining whether or not it is "less than" or not. The determination as to whether the value has reached a predetermined value should be replaced with the determination as to whether the value has become "0".

また、例えば、本実施形態において示した、メインCPU101の制御により管理される各種のカウンタ、各種のフラグ及び各種のタイマー等の各種のデータは、本実施形態に係る発明の趣旨を逸脱しない範囲において、サブCPU201の制御により管理されることとしてもよく、サブCPU201の制御により管理される各種のデータは、本実施形態に係る発明の趣旨を逸脱しない範囲において、メインCPU101の制御により管理されることとしてもよい。 Further, for example, various data such as various counters, various flags, and various timers managed by the control of the main CPU 101 shown in this embodiment may be used within the scope of the invention according to this embodiment. , may be managed under the control of the sub CPU 201, and various data managed under the control of the sub CPU 201 may be managed under the control of the main CPU 101 without departing from the spirit of the invention according to this embodiment. You can also use it as

また、例えば、本実施形態において示した、メインCPU101の制御により管理される各種の遊技状態及び各種の制御状態等の内部的な状態は、本実施形態に係る発明の趣旨を逸脱しない範囲において、サブCPU201の制御により管理されることとしてもよく、サブCPU201の制御により管理される各種の演出に関する状態は、本実施形態に係る発明の趣旨を逸脱しない範囲において、メインCPU101の制御により管理されることとしてもよい。 Further, for example, the internal states such as various gaming states and various control states managed by the control of the main CPU 101 shown in this embodiment may be within the scope of the invention related to this embodiment. It may be managed under the control of the sub CPU 201, and the states related to various effects managed under the control of the sub CPU 201 are managed under the control of the main CPU 101 within the scope of the invention according to this embodiment. It may also be a thing.

[RUSH状態における遊技性]
本実施形態のパチスロ1では、複数の異なる契機によって報知期間の付与(例えば、保障報知期間の付与、及び追加報知期間の付与)が行われ、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、RUSH状態)において、報知期間であれば、特定の報知が行われることに応じて、当該権利が付与されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。
[Playability in RUSH state]
In the pachislot machine 1 of the present embodiment, a notification period is granted (for example, a guaranteed notification period and an additional notification period) based on a plurality of different triggers, and the right to a gaming period in an advantageous state (for example, ART state) is granted. In a specific state (for example, RUSH state) in which rights can be granted, the right is granted in response to a specific notification being made during the notification period. Therefore, the gameplay regarding the continuation of advantageous conditions can be varied, and the interest of the game can be improved.

また、本実施形態のパチスロ1では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、特別RUSH状態)において、特定役(例えば、RT4における「7リプ」)に当籤したときに、報知期間であれば、特定の報知が行われることに応じて、当該権利が付与される一方、報知期間でなければ、特定の報知が行われずに特定状態が終了するが、報知期間でなくとも、所定役(例えば、RT4における「7リプ」以外)に当籤した場合には、特定状態が継続する。そして、特定状態が所定期間(例えば、9ゲーム間)継続した場合には、別途当該権利が付与されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 In addition, in the pachislot 1 of the present embodiment, in a specific state (for example, special RUSH state) in which rights can be granted regarding a gaming period in an advantageous state (for example, ART state), a specific combination (for example, "7 RIP" in RT4) can be granted. When you win, if it is during the notification period, the right will be granted according to the specific notification, but if it is not the notification period, the specific state will end without the specific notification being made. Even if it is not the notification period, if a predetermined winning combination (for example, other than "7 reply" in RT4) is won, the specific state continues. Then, if the specific state continues for a predetermined period (for example, nine games), the corresponding right is separately granted. Therefore, the gameplay regarding the continuation of advantageous conditions can be varied, and the interest of the game can be improved.

また、本実施形態のパチスロ1では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、特別RUSH状態)において、特定役(例えば、RT4における「7リプ」)に当籤したときに、報知期間であれば、特定の報知が行われることに応じて、当該権利が付与される一方、報知期間でなければ、特定の報知が行われずに特定状態が終了するが、報知期間でなくとも、所定役(例えば、RT4における「7リプ」以外)に当籤した場合には、特定状態が継続する。そして、特定状態が所定期間(例えば、9ゲーム間)継続した場合には、別途当該権利が付与されるように構成されている。また、特定状態が所定期間継続せずに終了した場合であっても、その中途の継続期間が次回の特定状態まで保持され、次回の特定状態では、保持された中途の継続期間から所定期間が再開されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 In addition, in the pachislot 1 of the present embodiment, in a specific state (for example, special RUSH state) in which rights can be granted regarding a gaming period in an advantageous state (for example, ART state), a specific combination (for example, "7 RIP" in RT4) can be granted. When you win, if it is during the notification period, the right will be granted according to the specific notification, but if it is not the notification period, the specific state will end without the specific notification being made. Even if it is not the notification period, if a predetermined winning combination (for example, other than "7 reply" in RT4) is won, the specific state continues. Then, if the specific state continues for a predetermined period (for example, nine games), the corresponding right is separately granted. Furthermore, even if a specific state ends without continuing for a predetermined period, the interim duration will be retained until the next specific state, and in the next specific state, the predetermined period will be extended from the retained interim duration. Configured to be resumed. Therefore, the gameplay regarding the continuation of advantageous conditions can be varied, and the interest of the game can be improved.

また、本実施形態のパチスロ1では、特定状態が所定期間継続する毎に、遊技期間に関する権利が付与されるように構成されていることから、特定状態が継続した期間に応じて、複数の権利が付与される場合がある。すなわち、報知期間でなくとも、例えば、所定役が当籤し続けて特定状態が継続し続けた場合には、多くの当該権利を得ることができる場合がある。したがって、特定状態における権利付与の期待感をさらに向上させることができる。 In addition, in the pachislot machine 1 of the present embodiment, each time a specific state continues for a predetermined period, rights related to the gaming period are granted. may be granted. That is, even if it is not the notification period, for example, if the predetermined combination continues to be won and the specific state continues, it may be possible to obtain many rights. Therefore, it is possible to further improve expectations for the granting of rights in a specific state.

なお、特定状態(RUSH状態)において付与可能な有利状態の遊技期間に関する権利(ART期間に関する権利)は、上述したものに限られず、その他直接的又は間接的に有利状態の遊技期間を適宜延長し得る特典全てを適用することができる。また、特定状態において付与可能な当該権利の一部又は全部を、有利状態の遊技期間に関しないが遊技者にとって有益となり得る権利(特典)とすることもできる。 Furthermore, the rights related to the gaming period in an advantageous state (rights related to the ART period) that can be granted in a specific state (RUSH state) are not limited to those mentioned above, but may also directly or indirectly extend the gaming period in an advantageous state as appropriate. You can apply all the benefits you receive. Furthermore, part or all of the rights that can be granted in a specific state may be rights (benefits) that are not related to the gaming period in an advantageous state but can be beneficial to the player.

また、特定状態における報知期間は、特定の手順が実際に報知される回数であってもよいし、特定の手順が報知され得る遊技回数であってもよいし、特定の手順が報知され得る時間であってもよい。また、特定状態における所定期間(本実施形態では、9ゲーム)は、特定役(本実施形態では、当籤番号「25」~「36」、すなわち、RT4における「7リプ」)に当籤した遊技を除いて計数されるようにしてもよい。この場合、所定期間は、報知期間の平均付与期間や、特定役と特定役以外の内部当籤役との当籤確率の比率などを比較考量して、適宜設定すればよい。 Furthermore, the notification period in a specific state may be the number of times a specific procedure is actually announced, the number of games that a specific procedure can be announced, or the time that a specific procedure can be reported. It may be. Also, during a predetermined period (9 games in this embodiment) in a specific state, a game in which a specific winning combination (in this embodiment, winning numbers "25" to "36", that is, "7 replies" in RT4) is won is played. It is also possible to count the number excluding the number. In this case, the predetermined period may be set as appropriate by comparing and considering the average granting period of the notification period, the winning probability ratio between the specific winning combination and the internal winning combination other than the specific winning combination.

すなわち、これらの技術的思想は、有利状態の価値(例えば、有利状態の遊技期間)を決定可能な特定状態(RUSH状態)において、複数の要素(図42及び図43参照)に基づいて、決定される有利状態の価値を変動させ得るようにして、有利状態の継続に関する遊技性を多彩なものとすることができる形態全てを包含するものである。 In other words, these technical ideas are based on multiple factors (see FIGS. 42 and 43) in a specific state (RUSH state) in which the value of an advantageous state (for example, the playing period of an advantageous state) can be determined. This includes all forms in which the value of the advantageous condition to be played can be varied and the gameplay regarding the continuation of the advantageous condition can be varied.

[通常状態における遊技性]
本実施形態のパチスロ1では、遊技者にとって有利な有利状態(例えば、ART状態)に関する複数の抽籤状態(例えば、通常モード)の移行制御が優遇される優遇状態(例えば、特定モード)に制御される場合があり、また、この優遇状態では、抽籤状態の移行制御が優遇されるのみならず、非優遇状態(例えば、非特定モード)と同様に、現在の抽籤状態に基づいて、有利状態が付与されるか否かが決定されるように構成されている。したがって、有利状態に関する複数の抽籤状態を有する遊技機において、その遊技の興趣を向上させることができる。
[Playability in normal state]
In the pachislot machine 1 of the present embodiment, transition control of a plurality of lottery states (e.g., normal mode) related to advantageous states (e.g., ART state) that are advantageous to the player is controlled to a preferential state (e.g., specific mode). In addition, in this preferential state, not only the transition control of the lottery state is preferentially controlled, but also the advantageous state is changed based on the current lottery state, similar to the non-preferential state (for example, non-specific mode). It is configured such that it is determined whether the grant is granted or not. Therefore, in a gaming machine having a plurality of lottery states related to advantageous states, it is possible to improve the interest of the game.

また、本実施形態のパチスロ1では、遊技者にとって有利な有利状態(例えば、ART状態)に関する複数の抽籤状態(例えば、通常モード)の移行制御が優遇される優遇状態(例えば、特定モード)に制御される場合があり、また、この優遇状態では、抽籤状態の移行制御が優遇されるのみならず、非優遇状態(例えば、非特定モード)と同様に、現在の抽籤状態に基づいて、有利状態が付与されるか否かが決定されるように構成されている。そして、下位抽籤状態(例えば、通常モード「0」~「2」)では、特定役(例えば、「F_RB」)に当籤しなければ有利状態は付与されないが、上位抽籤状態(例えば、通常モード「3」及び「4」)では、特定役に当籤しなくとも有利状態が付与される場合があるように構成されている。したがって、有利状態に関する複数の抽籤状態を有する遊技機において、その遊技の興趣を向上させることができる。 Furthermore, in the pachislot machine 1 of the present embodiment, a preferential state (e.g., specific mode) in which transition control of a plurality of lottery states (e.g., normal mode) related to an advantageous state (e.g., ART state) that is advantageous to the player is given preferential treatment. In addition, in this preferential state, not only the transition control of the lottery state is preferentially controlled, but also the transfer control of the lottery state is preferentially controlled based on the current lottery state, as in the non-preferential state (for example, non-specific mode). It is configured to determine whether or not a status is granted. In a lower lottery state (for example, normal mode "0" to "2"), an advantageous state is not given unless a specific winning combination (for example, "F_RB") is won, but in a higher lottery state (for example, normal mode " 3" and "4") are configured so that an advantageous state may be given even if the specific winning combination is not won. Therefore, in a gaming machine having a plurality of lottery states related to advantageous states, it is possible to improve the interest of the game.

また、本実施形態のパチスロ1では、遊技者にとって有利な有利状態(例えば、ART状態)に関する複数の抽籤状態(例えば、通常モード)の移行制御が優遇される優遇状態(例えば、特定モード)に制御される場合があり、また、この優遇状態では、抽籤状態の移行制御が優遇されるのみならず、非優遇状態(例えば、非特定モード)と同様に、現在の抽籤状態に基づいて、有利状態が付与されるか否かが決定されるように構成されている。そして、優遇状態では、抽籤状態がより有利となる場合はあるが、より不利となる場合はないように構成されている。したがって、有利状態に関する複数の抽籤状態を有する遊技機において、その遊技の興趣を向上させることができる。 Furthermore, in the pachislot machine 1 of the present embodiment, a preferential state (e.g., specific mode) in which transition control of a plurality of lottery states (e.g., normal mode) related to an advantageous state (e.g., ART state) that is advantageous to the player is given preferential treatment. In addition, in this preferential state, not only the transition control of the lottery state is preferentially controlled, but also the transfer control of the lottery state is preferentially controlled based on the current lottery state, as in the non-preferential state (for example, non-specific mode). It is configured to determine whether or not a status is granted. In the preferential treatment state, the lottery state is configured so that it may be more advantageous, but it may not be more disadvantageous. Therefore, in a gaming machine having a plurality of lottery states related to advantageous states, it is possible to improve the interest of the game.

また、本実施形態のパチスロ1では、非優遇状態において、抽籤状態の移行制御が行われない場合に、優遇状態に移行させるか否かが決定されるように構成されている。したがって、抽籤状態が移行しない場合であっても、それによって遊技の興趣が低下してしまうことを抑制することができる。 Furthermore, the pachi-slot machine 1 according to the present embodiment is configured such that, in the non-preferential state, if the lottery state transition control is not performed, it is determined whether or not to shift to the preferential state. Therefore, even if the lottery state does not change, it is possible to prevent the game from becoming less interesting.

なお、本実施形態では、優遇状態を通常状態におけるモードの1つとして説明しているが、制御状態(あるいは、遊技状態)として優遇状態を設けるようにしてもよい。また、優遇状態が開始する条件は上述したものに限られず、適宜設定することができる。例えば、特定役に当籤したとき、特定役が成立したとき、あるいは、特定のロック演出が実行されるときに優遇状態を開始させるものとしてもよい。また、優遇状態が終了する条件も上述したものに限られず、適宜設定することができる。例えば、特定役に当籤したとき、特定役が成立したとき、あるいは、特定のロック演出が実行されるときに優遇状態を終了させるものとしてもよい。また、有利状態が付与されることが決定されるまで優遇状態を継続させるものとしてもよい。 In this embodiment, the preferential treatment state is described as one of the modes in the normal state, but the preferential treatment state may be provided as a control state (or a gaming state). Further, the conditions for starting the preferential treatment state are not limited to those described above, and can be set as appropriate. For example, the preferential treatment state may be started when a specific combination is won, when a specific combination is established, or when a specific lock effect is executed. Further, the conditions for ending the preferential treatment state are not limited to those described above, and can be set as appropriate. For example, the preferential treatment state may be terminated when a specific winning combination is won, when a specific winning combination is established, or when a specific lock effect is executed. Alternatively, the preferential treatment status may be continued until it is determined that the advantageous status will be granted.

また、優遇状態において優遇される対象は、通常モードの移行に限られない。例えば、RUSH当籤となる確率を直接的に優遇するものであってもよい。また、例えば、RUSH当籤となったときに、RUSH種別としてより有利なものが選択される確率を優遇するものであってもよい。 Further, the objects to be treated preferentially in the preferential treatment state are not limited to transition to the normal mode. For example, it may be possible to directly give preferential treatment to the probability of winning RUSH. Further, for example, when a RUSH is won, the probability of selecting a more advantageous RUSH type may be given preferential treatment.

すなわち、これらの技術的思想は、通常状態における何らかの抽籤に関し、その当籤確率(あるいは、非当籤確率)が通常よりも優遇される優遇状態を設け、この優遇状態を所定の開始条件にしたがって開始させ、所定の終了条件にしたがって終了させるようにすることで、通常状態における興趣を高め、また、有利状態よりも不利な通常状態における期待感を維持することができる形態全てを包含するものである。 In other words, these technical ideas involve establishing a preferential state in which the winning probability (or non-winning probability) is more preferential than normal for some kind of lottery in a normal state, and starting this preferential state according to predetermined starting conditions. This includes all forms that can enhance the interest in the normal state and maintain expectations in the normal state, which is more disadvantageous than the advantageous state, by terminating the game according to predetermined end conditions.

[バトル状態における遊技性]
本実施形態のパチスロ1では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイント以上となった場合に当該権利が付与されるとともに、規定ポイント以上のどの範囲内であるかに応じて当該権利の付与に関する有利度合いが異なる場合がある。具体的には、付与されたポイントが、第2の値(例えば、「15」)以上となった場合には、第1の値(例えば、「10」)以上かつ第2の値未満となった場合よりも、当該権利の付与に関する有利度合いが高まるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。
[Playability in battle state]
In Pachislot 1 of the present embodiment, points awarded within a predetermined period (for example, 8 games) in a specific state (for example, battle state) in which rights can be granted regarding a gaming period in an advantageous state (for example, ART state) are The right is granted when the number of points exceeds the prescribed number of points, and the degree of advantage in granting the right may vary depending on the range within which the number of points exceeds the prescribed number of points. Specifically, if the awarded points are equal to or greater than the second value (for example, "15"), the points awarded are equal to or greater than the first value (for example, "10") and less than the second value. The structure is such that the granting of such rights is more advantageous than if the rights were granted. Therefore, the gameplay regarding the continuation of advantageous conditions can be varied, and the interest of the game can be improved.

また、本実施形態のパチスロ1では、付与されたポイントが規定ポイント以上のどの範囲内であるかに応じて、権利付与に関する有利度合いが異なる場合はあるものの、規定ポイント以上となった場合には当該権利が必ず付与されるように構成されている。したがって、遊技者の権利付与に対する期待感を損なうことなく、特定状態における遊技性を多彩なものとすることができる。 In addition, in Pachislot 1 of the present embodiment, although the degree of advantage in granting rights may differ depending on the range within which the awarded points are above the specified points, if the points exceed the specified points, It is structured so that the right is always granted. Therefore, it is possible to make the gameplay in a specific state more diverse without impairing the player's expectations regarding the granting of rights.

また、本実施形態のパチスロ1では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイント以上となった場合に当該権利が付与されるとともに、規定ポイント以上のどの範囲内であるかに応じて当該権利の付与に関する有利度合いが異なる場合がある。具体的には、所定期間が終了するときに、付与されているポイントが、第3の値(例えば、「20」)以上となっている場合には、第3の値未満となっている場合よりも、当該権利の付与に関する有利度合いが高まるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 Furthermore, in the pachislot machine 1 of the present embodiment, in a specific state (e.g., battle state) in which rights regarding a gaming period in an advantageous state (e.g., ART state) can be granted, rights are granted within a predetermined period (e.g., 8 games). The right is granted when the points are equal to or greater than the prescribed points, and the degree of advantage in granting the rights may vary depending on the range within which the points are equal to or greater than the prescribed points. Specifically, when the predetermined period ends, if the points awarded are at least a third value (for example, "20"), or if they are less than the third value. The system is structured so that the degree of advantage in granting such rights increases. Therefore, the gameplay regarding the continuation of advantageous conditions can be varied, and the interest of the game can be improved.

また、本実施形態のパチスロ1では、付与されたポイントが規定ポイント以上のどの範囲内であるかに応じて、権利付与に関する有利度合いが順次高まるように構成されている。したがって、特定状態における権利付与に関する期待感を順次高めることができ、遊技の興趣を向上させることができる。 Furthermore, the pachi-slot machine 1 of the present embodiment is configured such that the degree of advantage in granting rights increases sequentially depending on within which range the awarded points are greater than or equal to the specified points. Therefore, the expectation regarding the granting of rights in a specific state can be gradually increased, and the interest of the game can be improved.

また、本実施形態のパチスロ1では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイント以上となった場合に当該権利が付与されるとともに、規定ポイント以上のどの範囲内であるかに応じて当該権利の付与に関する有利度合いが異なる場合がある。また、特定状態では、ポイントが付与されやすい遊技(例えば、ダメージ期待度「高」)であるか、ポイントが付与されにくい遊技(例えば、ダメージ期待度「低」)であるかかが予め決定され、そのいずれの遊技であるかが報知されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 Furthermore, in the pachislot machine 1 of the present embodiment, in a specific state (e.g., battle state) in which rights regarding a gaming period in an advantageous state (e.g., ART state) can be granted, rights are granted within a predetermined period (e.g., 8 games). The right is granted when the points are equal to or greater than the prescribed points, and the degree of advantage in granting the rights may vary depending on the range within which the points are equal to or greater than the prescribed points. In addition, in a specific state, it is determined in advance whether the game is likely to give points (for example, damage expectation is "high") or the game is difficult to give points (for example, damage expectation is "low"). , it is configured so that it is notified which game it is. Therefore, the gameplay regarding the continuation of advantageous conditions can be varied, and the interest of the game can be improved.

また、本実施形態のパチスロ1では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイントとなった場合には、当該権利が付与される一方、付与されたポイントが規定ポイントとならなかった場合には、当該権利は付与されないが、この場合、第2特定状態(例えば、「特殊パターン」)であれば、付与されたポイントが次回以降の特定状態に持ち越されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 Furthermore, in the pachislot machine 1 of the present embodiment, in a specific state (e.g., battle state) in which rights regarding a gaming period in an advantageous state (e.g., ART state) can be granted, rights are granted within a predetermined period (e.g., 8 games). If the points become the specified points, the right will be granted, while if the points awarded do not become the specified points, the right will not be granted, but in this case, the second specified state (e.g. , "special pattern"), the awarded points are carried over to the next specific state. Therefore, the gameplay regarding the continuation of advantageous conditions can be varied, and the interest of the game can be improved.

また、本実施形態のパチスロ1では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイントとなった場合には、当該権利が付与される一方、付与されたポイントが規定ポイントとならなかった場合には、当該権利は付与されないが、この場合、第2特定状態(例えば、「特殊パターン」)であれば、次に特定状態を開始するときに、第2特定状態が前回の続きから行えるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 Furthermore, in the pachislot machine 1 of the present embodiment, in a specific state (e.g., battle state) in which rights regarding a gaming period in an advantageous state (e.g., ART state) can be granted, rights are granted within a predetermined period (e.g., 8 games). If the points become the specified points, the right will be granted, while if the points awarded do not become the specified points, the right will not be granted, but in this case, the second specified state (e.g. , "special pattern"), the configuration is such that the second specific state can be performed from where it left off the previous time when starting the next specific state. Therefore, the gameplay regarding the continuation of advantageous conditions can be varied, and the interest of the game can be improved.

また、本実施形態のパチスロ1では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイント以上となった場合には、当該権利が付与される一方、付与されたポイントが規定ポイントとならなかった場合には、当該権利は付与されないが、この場合、第2特定状態(例えば、「特殊パターン」)であれば、付与されたポイントが次回以降の特定状態に持ち越されるように構成されている。そして、特定状態では、付与されたポイントが多いほど、より有利な内容の当該権利が付与され得るように構成されている。すなわち、一旦、特定状態において当該権利が付与されなかった場合であっても、付与されたポイントが持ち越されていれば、次回以降の特定状態では、より有利な内容の当該権利が付与される期待度が高まることになる。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 Furthermore, in the pachislot machine 1 of the present embodiment, in a specific state (e.g., battle state) in which rights regarding a gaming period in an advantageous state (e.g., ART state) can be granted, rights are granted within a predetermined period (e.g., 8 games). If the points exceed the specified points, the right will be granted, but if the points awarded do not reach the specified points, the right will not be granted, but in this case, the second specified state ( For example, in the case of a "special pattern"), the awarded points are carried over to the next specific state. In a specific state, the more points awarded, the more advantageous the right can be granted. In other words, even if the right is not granted in a specific state, if the granted points are carried over, there is an expectation that the right will be granted with more advantageous content in subsequent specific states. The degree will increase. Therefore, the gameplay regarding the continuation of advantageous conditions can be varied, and the interest of the game can be improved.

なお、本実施形態では、バトル状態において、ポイント(得点、点数、その他特典付与の可能性を示す全てのパラメータを含む)を集め、規定ポイント以上となった場合に、有利状態(例えば、ART状態)の遊技期間に関する権利(例えば、ART期間、スフィア、RUSHストック)が付与されるようになっているが、ポイントを集める(ポイントが付与される)手法は、これに限られない。例えば、バトル状態において、初期ポイントから付与ポイントを減算していき、負の値以下となった場合に、当該権利が付与されるようにしてもよいし、バトル状態において、課題(例えば、8ゲーム以内にチャンスリプを成立させる、8ゲーム以内にMBを当籤させる、など)を提示し、提示された課題をクリアできた場合に、その課題の難易度に応じて当該権利が付与されるようにしてもよい。 In addition, in this embodiment, in a battle state, if points (including scores, points, and all other parameters indicating the possibility of granting benefits) are collected and the points exceed the specified points, an advantageous state (for example, ART state ) rights related to the gaming period (for example, ART period, sphere, RUSH stock) are granted, but the method of collecting points (points are granted) is not limited to this. For example, in a battle state, the granted points may be subtracted from the initial points, and when the value is less than a negative value, the right may be granted. If the player is able to complete the presented task, the right will be granted according to the difficulty level of the task. It's okay.

また、本実施形態では、バトル状態は、原則として、予め定められた期間(8ゲーム)継続するものとなっているが、バトル状態を継続させるか否かの手法はこれに限られない。例えば、バトル状態において、ポイントを付与するかわりに、バトル状態の遊技期間を付与するものとし(もっとも、保障期間として、例えば、3ゲームは別途付与される)、バトル状態の遊技期間が付与され、バトル状態の遊技期間が延長された結果、規定期間(例えば、10ゲーム)以上にわたってバトル状態が継続した場合に、バトル状態が継続した期間に応じて当該権利が付与されるようにしてもよい。この場合、所定期間の最大値を20ゲーム(本実施形態における、20ポイントに相当)とし、所定期間が最大値となった場合には、最も有利な特典が付与され得るようにすればよい。また、バトル状態が「特殊パターン」であるときには、このバトル状態中のゲーム数が持ち越されるようにすればよい。このようにすれば、バトル状態においても遊技者にとって有利な停止操作の手順が報知されることから、実質的に有利状態に延長をも行うことができ、さらに遊技性を多様なものとすることができる。 Furthermore, in the present embodiment, the battle state continues for a predetermined period (8 games) in principle, but the method for determining whether or not to continue the battle state is not limited to this. For example, in a battle state, instead of giving points, a battle state game period will be given (however, as a guarantee period, for example, 3 games will be given separately), a battle state game period will be given, If the battle state continues for a prescribed period (for example, 10 games) or more as a result of the extension of the battle state game period, the right may be granted according to the period during which the battle state continues. In this case, the maximum value for the predetermined period may be set to 20 games (equivalent to 20 points in this embodiment), and when the predetermined period reaches the maximum value, the most advantageous benefit may be awarded. Further, when the battle state is a "special pattern", the number of games in this battle state may be carried over. In this way, since the stopping operation procedure advantageous to the player is notified even in the battle state, it is possible to substantially extend the advantageous state, and further diversify the gameplay. Can be done.

また、特定状態(バトル状態)において付与可能な有利状態の遊技期間に関する権利(ART期間に関する権利)は、上述したものに限られず、その他直接的又は間接的に有利状態の遊技期間を適宜延長し得る特典全てを適用することができる。また、特定状態において付与可能な当該権利の一部又は全部を、有利状態の遊技期間に関しないが遊技者にとって有益となり得る権利(特典)とすることもできる。 In addition, the rights related to the advantageous gaming period that can be granted in a specific state (battle state) (rights related to the ART period) are not limited to those mentioned above, but may also directly or indirectly extend the advantageous gaming period as appropriate. You can apply all the benefits you receive. Furthermore, part or all of the rights that can be granted in a specific state may be rights (benefits) that are not related to the gaming period in an advantageous state but can be beneficial to the player.

すなわち、これらの技術的思想は、有利状態の価値(例えば、有利状態の遊技期間)を決定可能な特定状態(バトル状態)において、所定の条件を達成したか否か(例えば、規定ポイント以上となったか否か)、及びその達成度合い(付与ポイント数)に応じて、決定される有利状態の価値を変動させ得るようにして、有利状態の継続に関する遊技性を多彩なものとすることができる形態全てを包含するものである。 In other words, these technical ideas are based on whether or not a predetermined condition has been achieved (for example, whether or not a predetermined point has been achieved or not) in a specific state (battle state) in which the value of an advantageous state (for example, the playing period of an advantageous state) can be determined. By making it possible to vary the value of the determined advantageous state depending on the degree of achievement (whether or not the result has been achieved) and the degree of achievement (number of points awarded), it is possible to provide a variety of gameplay regarding the continuation of the advantageous state. It includes all forms.

[ART状態における遊技性]
本実施形態のパチスロ1では、有利状態(例えば、ART状態)の遊技期間に関する権利として、有利状態の遊技期間を延長するか否かの抽籤が行われ得る第1の権利(例えば、下位特典であるCZストック)と、有利状態の遊技期間を延長することを決定する第2の権利(例えば、上位特典であるRUSHストック)とがあり、第1の権利数が所定数(例えば、3つ)となった場合に、第2の権利が付与されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。
[Playability in ART state]
In the pachislot machine 1 of the present embodiment, as a right regarding the gaming period in an advantageous state (for example, the ART state), a first right (for example, a lower privilege There is a certain CZ stock) and a second right that decides to extend the advantageous gaming period (for example, RUSH stock which is a high-ranking benefit), and the number of first rights is a predetermined number (for example, three). The system is configured such that the second right is granted when . Therefore, the gameplay regarding the continuation of advantageous conditions can be varied, and the interest of the game can be improved.

また、本実施形態のパチスロ1では、有利状態(例えば、ART状態)の遊技期間に関する権利として、有利状態の遊技期間を延長するか否かの抽籤が行われ得る第1の権利(例えば、下位特典であるCZストック)と、有利状態の遊技期間を延長することを決定する第2の権利(例えば、上位特典であるRUSHストック)とがあり、第1の権利数が所定数(例えば、3つ)となった場合、及び他の付与条件を満たした場合に、第2の権利が付与されるが、このとき、遊技者には第1の権利数が所定数増加したことが報知されるように構成されている。すなわち、上位特典が付与された場合であっても、それを下位特典に変換して報知するようになっている。したがって、有利状態の継続に関する遊技性を多彩なものすることができ、遊技の興趣を向上させることができる。また、遊技性に基づく特典付与の法則性を利用して、興趣の高い報知を行うことができる。 Furthermore, in the Pachislot 1 of the present embodiment, as a right regarding the gaming period in an advantageous state (for example, ART state), a first right (for example, a lower CZ stock, which is a benefit), and a second right that decides to extend the gaming period in an advantageous state (for example, RUSH stock, which is a high-ranking benefit), and the number of first rights is a predetermined number (for example, 3 The second right is granted when the number of first rights has increased by a predetermined number. It is configured as follows. That is, even if a higher rank benefit is granted, it is converted into a lower rank benefit and notified. Therefore, it is possible to provide a variety of gaming features regarding the continuation of an advantageous state, and it is possible to improve the interest of the game. Furthermore, it is possible to provide highly interesting notifications by utilizing the rules of awarding benefits based on gameplay.

また、本実施形態のパチスロ1では、有利状態(例えば、ART状態)の遊技期間に関する権利として、有利状態の遊技期間を延長するか否かの抽籤が行われ得る第1の権利(例えば、下位特典であるCZストック)と、有利状態の遊技期間を延長することを決定する第2の権利(例えば、上位特典であるRUSHストック)とがあり、第1の権利数が所定数(例えば、3つ)となった場合に、第2の権利が付与される。そして、有利状態では、第1の権利数が報知されるように構成されている。すなわち、上位特典に変換され得る下位特典の数が遊技者に示されるようになっている。したがって、有利状態の継続に関する遊技性を多彩なものすることができ、遊技の興趣を向上させることができる。また、遊技性に基づく特典付与の法則性を利用して、興趣の高い報知を行うことができる。 Furthermore, in the Pachislot 1 of the present embodiment, as a right regarding the gaming period in an advantageous state (for example, ART state), a first right (for example, a lower CZ stock, which is a benefit), and a second right that decides to extend the gaming period in an advantageous state (for example, RUSH stock, which is a high-ranking benefit), and the number of first rights is a predetermined number (for example, 3 A second right is granted if the In an advantageous state, the first number of rights is notified. That is, the number of lower-level benefits that can be converted into higher-ranked benefits is shown to the player. Therefore, it is possible to provide a variety of gaming features regarding the continuation of an advantageous state, and it is possible to improve the interest of the game. Furthermore, it is possible to provide highly interesting notifications by utilizing the rules of awarding benefits based on gameplay.

また、本実施形態のパチスロ1では、第1の権利数が所定数にならずに、有利状態の遊技期間が経過した場合であっても、第1の権利数に応じた期間で、有利状態の引き戻し抽籤が行われるように構成されている。すなわち、第2の権利(上位特典)が付与されない場合であっても、付与された第1の権利(下位特典)が無駄となることがないようになっている。したがって、有利状態の遊技期間を延長することが決定されていない場合であっても、それによって遊技の興趣が低下してしまうことを抑制し、遊技者の期待感を維持することができる。 Furthermore, in the pachislot machine 1 of the present embodiment, even if the first number of rights does not reach the predetermined number and the advantageous state gaming period has elapsed, the advantageous state will continue to be played for a period corresponding to the first number of rights. The system is configured such that a pullback lottery is performed. That is, even if the second right (higher privilege) is not granted, the granted first right (lower privilege) is not wasted. Therefore, even if it has not been decided to extend the advantageous gaming period, it is possible to prevent the game from becoming less interesting and maintain the expectations of the players.

なお、本実施形態では、少なくとも、ART状態、あるいはバトル状態において、第1の権利(下位特典)及び第2の特典(上位特典)が付与可能となっているが、これに限られず、その他の制御状態においても、第1の権利(下位特典)及び/又は第2の特典(上位特典)が付与可能としてもよい。例えば、通常状態において、ART状態と同様に第1の権利(下位特典)を付与可能とした場合、通常状態において第1の権利数が所定数(例えば、3つ)となったときに第2の権利(上位特典)を付与して、前兆状態に移行させるようにすればよい。このようにすれば、通常状態においても、第1の権利(下位特典)の付与度合いによって期待感を維持させ、遊技の興趣が低下してしまうことを抑制することができる。 In addition, in this embodiment, the first right (lower privilege) and the second privilege (higher privilege) can be granted at least in the ART state or the battle state, but the present invention is not limited to this, and other rights can be granted. Even in the controlled state, the first right (lower privilege) and/or the second privilege (higher privilege) may be grantable. For example, if the first right (lower privilege) can be granted in the normal state as in the ART state, when the number of first rights reaches a predetermined number (for example, three) in the normal state, the second right What is necessary is to grant the right (higher rank privilege) and make the transition to the premonitory state. In this way, even in the normal state, expectations can be maintained depending on the degree of grant of the first right (lower privilege), and it is possible to prevent the interest in the game from decreasing.

また、例えば、前兆状態、RUSH準備状態、及びRUSH状態のうち、いずれかの状態において、ART状態と同様に第1の権利(下位特典)を付与可能とした場合、その状態で第1の権利(下位特典)が付与されれば、それを引き継いでART状態を開始させることができる。また、第1の権利数が所定数(例えば、3つ)となって第2の権利(上位特典)が付与されれば、ART状態が延長されることが確定した状態でART状態を開始させることができる。それゆえ、ART状態が開始するときの期待感を変動させることができ、有利状態の継続に関する遊技性を多彩なものとすることができる。 For example, if the first right (lower privilege) can be granted in any state among the precursor state, RUSH preparation state, and RUSH state, the first right (lower privilege) can be granted in that state. If the (lower privilege) is granted, it can be inherited and the ART state can be started. Additionally, if the number of first rights reaches a predetermined number (for example, three) and the second right (higher privilege) is granted, the ART state is started with the ART state confirmed to be extended. be able to. Therefore, the expectation when the ART state starts can be varied, and the gameplay regarding the continuation of the advantageous state can be varied.

また、例えば、引き戻し状態において、ART状態と同様に第1の権利(下位特典)を付与可能とした場合、その状態で第1の権利(下位特典)が付与されれば、引き戻し状態を延長させることができる場合があり、また、第1の権利(下位特典)が消費される前に、第1の権利数が所定数(例えば、3つ)となって第2の権利(上位特典)が付与されれば、ART状態に復帰させることができる場合がある。それゆえ、引き戻し状態における遊技性を多彩なものとすることができるとともに、引き戻し状態における遊技の興趣を向上させることができる。 Also, for example, if it is possible to grant the first right (lower privilege) in the pullback state as in the ART state, if the first right (lower privilege) is granted in that state, the pullback state will be extended. In some cases, before the first right (lower benefit) is consumed, the number of first rights reaches a predetermined number (for example, three) and the second right (higher benefit) becomes available. If granted, it may be possible to return to the ART state. Therefore, the gameplay in the pull-back state can be varied, and the interest of the game in the pull-back state can be improved.

また、本実施形態では、第1の権利(下位特典)によって第2の権利(上位特典)が付与され得る第1の権利数は、予め定められた所定数(本実施形態では、3つ)となっているが、これに限られず、例えば、ART状態毎に変動させるようにしてもよい(この場合、パラメータとしてはRUSH種別を用いた抽籤を行えればよい)。 Further, in this embodiment, the number of first rights to which a second right (higher privilege) can be granted by the first right (lower privilege) is a predetermined number (in this embodiment, three). However, the present invention is not limited to this, and for example, it may be changed for each ART state (in this case, it is sufficient to perform a lottery using the RUSH type as the parameter).

また、本実施形態では、下位特典の一例を、有利状態の遊技期間を延長するか否かの抽籤が行われ得る権利とし、上位特典の一例を、有利状態の遊技期間を延長することを決定する権利としているが、これらの特典には、下位と上位の関係にあるその他の特典全てを適用することができる。 Furthermore, in this embodiment, an example of a lower-level benefit is a right that allows a lottery to be held as to whether or not to extend the gaming period in an advantageous state, and an example of a higher-ranking privilege is a right to decide whether to extend the gaming period in an advantageous state. However, all other benefits that have a subordinate-superior relationship can be applied to these benefits.

すなわち、これらの技術的思想は、遊技者に付与される特典として、少なくとも、相対的に価値の低い特典(下位特典)と、相対的に価値の高い特典(上位特典)と、を有し、下位特典が上位特典に変換され得るようにすることで、その遊技性を多彩なものとすることができる形態全てを包含するものである。 In other words, these technical ideas have at least relatively low value benefits (lower benefits) and relatively high value benefits (higher benefits) as benefits granted to players, This includes all forms in which the gameplay can be varied by allowing lower-level benefits to be converted into higher-level benefits.

また、これらの技術的思想は、遊技者に付与される特典として、少なくとも、相対的に価値の低い特典(下位特典)と、相対的に価値の高い特典(上位特典)と、を有し、上位特典が付与された場合に、下位特典に変換して報知され得るようにすることで、遊技性に基づく特典付与の法則性を利用して、興趣の高い報知を行うことができる形態全てを包含するものである。 In addition, these technical ideas have at least relatively low value benefits (lower benefits) and relatively high value benefits (higher benefits) as benefits granted to players, By making it possible to convert high-level benefits to low-level benefits and notify them, all forms of notification can be made in a highly interesting manner by taking advantage of the rules of awarding benefits based on gameplay. It is inclusive.

また、これらの技術的思想は、下位特典が上位特典に変換され得るか否かにかかわらず、単に、上位特典が付与された場合に、下位特典に変換して報知され得るものであってもよい。すなわち、上位特典が付与された場合の報知そのものを、興趣の高いものとするための技術的思想であってもよい。 Furthermore, these technical ideas apply regardless of whether or not lower-level benefits can be converted to higher-level benefits, and even if the higher-ranked benefits can be converted into lower-ranked benefits and notified when the higher-ranked benefits are granted. good. In other words, the technical idea may be to make the notification itself more interesting when a higher-ranking benefit is given.

例えば、パチンコにおいて、例えば、ラウンド数が5ラウンドである大当り遊技状態(下位特典)と、ラウンド数が15ラウンドである大当り遊技状態(上位特典)とが設けられている場合であって、下位特典が付与される場合には「5R×1回」との報知を行い、上位特典が付与する場合には「5R×3回」との報知を行う。そして、この場合、確変遊技状態において付与された大当り遊技状態の累積は、「5R×○○回」として表示され得るようにすればよい。このようにすれば、確変遊技状態において獲得された遊技媒体数の概算を感得しやすくすることができるとともに、単に、各々の特典が付与された回数を表示するよりも興趣の高い報知を行うことができる。 For example, in pachinko, there is a jackpot game state (lower benefit) in which the number of rounds is 5 and a jackpot game state (higher benefit) in which the number of rounds is 15. When a bonus is given, "5R x 1 time" is announced, and when a higher rank award is given, "5R x 3 times" is announced. In this case, the cumulative number of jackpot gaming states awarded in variable probability gaming states may be displayed as "5R x XXX times". In this way, it is possible to easily estimate the number of game media acquired in variable probability gaming conditions, and to provide more interesting information than simply displaying the number of times each benefit has been awarded. be able to.

[ランプ点灯演出]
本実施形態のパチスロ1では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、RUSH状態)において、所定契機毎に所定の抽籤(例えば、追加報知期間抽籤)が行われ、当籤した場合には所定の権利(例えば、報知回数)が付与されるとともに所定の抽籤も継続する一方、当籤しない場合には所定の権利は付与されずに所定の抽籤が終了する。そして、所定の抽籤の開始は報知されるが、所定の抽籤の継続は、当該報知を行うことが決定された場合のみ報知されるように構成されている。すなわち、当該報知が行われた場合には、遊技者は所定の抽籤が継続していることを認識でき、また、当該報知が行われない場合でも、所定の抽籤が継続している場合があることから、遊技者に期待感を抱かせて遊技を行わせることができる。したがって、有利状態の継続に関して行われる演出を工夫して、遊技の興趣を向上させることができる。
[Lamp lighting effect]
In the pachislot machine 1 of the present embodiment, in a specific state (for example, RUSH state) in which rights can be granted regarding a gaming period in an advantageous state (for example, ART state), a predetermined lottery (for example, additional notification period lottery) is performed at each predetermined opportunity. is carried out, and if a winner is won, a predetermined right (for example, the number of notifications) is granted and the predetermined lottery continues, whereas if a winner is not won, the predetermined right is not granted and the predetermined lottery ends. . The start of the predetermined lottery is notified, but the continuation of the predetermined lottery is notified only when it is decided to perform the notification. In other words, if the notification is made, the player can recognize that the prescribed lottery is continuing, and even if the notification is not made, the prescribed lottery may continue. Therefore, it is possible to create a sense of expectation in the players and make them play the games. Therefore, it is possible to improve the interest of the game by devising the performance that is performed regarding the continuation of the advantageous state.

また、本実施形態のパチスロ1では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、RUSH状態)において、遊技毎に所定の抽籤(例えば、追加報知期間抽籤)が行われ、当籤した場合には所定の権利(例えば、報知回数)が付与されるとともに所定の抽籤も継続する一方、当籤しない場合には所定の権利は付与されずに所定の抽籤が終了する。そして、所定の抽籤の開始は報知されるが、所定の抽籤の継続は、当該報知を行うことが決定された遊技でのみ報知されるように構成されている。すなわち、当該報知が行われた場合には、遊技者は所定の抽籤が継続していることを認識でき、また、当該報知が行われない場合でも、所定の抽籤が継続している場合があることから、遊技者に期待感を抱かせて遊技を行わせることができる。したがって、有利状態の継続に関して行われる演出を工夫して、遊技の興趣を向上させることができる。 Furthermore, in the Pachislot 1 of the present embodiment, in a specific state (for example, RUSH state) in which rights can be granted regarding a gaming period in an advantageous state (for example, ART state), a predetermined lottery (for example, additional notification period lottery) is performed for each game. ), and if the lottery is won, a predetermined right (for example, the number of notifications) is granted and the predetermined lottery continues, while if the lottery is not won, the predetermined right is not granted and the predetermined lottery ends. do. The start of the predetermined lottery is notified, but the continuation of the predetermined lottery is notified only in games for which it has been decided to carry out the notification. In other words, if the notification is made, the player can recognize that the prescribed lottery is continuing, and even if the notification is not made, the prescribed lottery may continue. Therefore, it is possible to create a sense of expectation in the players and make them play the games. Therefore, it is possible to improve the interest of the game by devising the performance that is performed regarding the continuation of the advantageous state.

また、本実施形態のパチスロ1では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、RUSH状態)において、遊技毎に所定の抽籤(例えば、追加報知期間抽籤)が行われ、当籤した場合には特定報知が1回行われることとなる所定の権利(例えば、報知回数)が付与されるとともに所定の抽籤も継続する一方、当籤しない場合には所定の権利は付与されずに所定の抽籤が終了する。なお、特定状態では、特定報知が行われることに応じて特定の権利(例えば、ART期間)が付与される。そして、所定の抽籤の開始は報知されるが、所定の抽籤の継続は、当該報知を行うことが決定された場合のみ報知されるように構成されている。すなわち、当該報知が行われた場合には、遊技者は所定の抽籤が継続していること及び特定報知が行われ得る回数を認識でき、また、当該報知が行われない場合でも、所定の抽籤が継続している場合があることから、遊技者に期待感を抱かせて遊技を行わせることができる。したがって、有利状態の継続に関して行われる演出を工夫して、遊技の興趣を向上させることができる。 Furthermore, in the Pachislot 1 of the present embodiment, in a specific state (for example, RUSH state) in which rights can be granted regarding a gaming period in an advantageous state (for example, ART state), a predetermined lottery (for example, additional notification period lottery) is performed for each game. ), and if there is a winner, a predetermined right (for example, the number of notifications) will be given that will result in one specific notification, and the predetermined lottery will continue, while if the winner is not a winner, the predetermined right will be given. The predetermined lottery ends without being awarded. In addition, in a specific state, a specific right (for example, ART period) is granted in response to specific notification being performed. The start of the predetermined lottery is notified, but the continuation of the predetermined lottery is notified only when it is decided to perform the notification. In other words, if the notification is made, the player can recognize that the prescribed lottery continues and the number of times the specific notification can be made, and even if the notification is not made, the player can recognize that the prescribed lottery Since there are cases where the game continues, it is possible to create a sense of expectation in the player and make him/her play the game. Therefore, it is possible to improve the interest of the game by devising the performance that is performed regarding the continuation of the advantageous state.

なお、本実施形態では、所定の抽籤(いわゆるループ抽籤)の一例を、RUSH状態における追加報知期間抽籤として説明しているが、当該ランプ点灯演出の仕様は、その他のループ抽籤が行われるときにも適用することができる。例えば、本実施形態のいずかの制御状態において、スフィアを付与するための抽籤が行われ、当該抽籤に当籤した場合、ループ抽籤を行い、ループ抽籤に非当籤となるまで、スフィアを1ずつ付与することを可能とした場合、そのスフィアが1ずつ付与される状態において、当該ランプ点灯演出を行うようにすることもできる。 In addition, in this embodiment, an example of the predetermined lottery (so-called loop lottery) is described as an additional notification period lottery in the RUSH state, but the specifications of the lamp lighting effect are similar to those when other loop lottery is performed. can also be applied. For example, in one of the control states of the present embodiment, if a lottery is held to give a sphere and the lottery is won, a loop lottery is performed and the spheres are given one by one until the loop lottery is not won. If it is possible to give them, the lamp lighting effect can be performed while the spheres are given one by one.

また、例えば、本実施形態のいずかの制御状態において、RUSHストックを付与するための抽籤が行われ、当該抽籤に当籤した場合、ループ抽籤を行い、ループ抽籤に非当籤となるまで、RUSHストックを1ずつ付与することを可能とした場合、そのRUSHストックが1ずつ付与される状態において、当該ランプ点灯演出を行うようにすることもできる。 Further, for example, in any control state of the present embodiment, if a lottery is held to allocate RUSH stock and the lottery is won, a loop lottery is performed, and until the loop lottery becomes a non-win, the RUSH stock is If it is possible to provide stocks one by one, the lamp lighting effect can be performed in a state where the RUSH stock is provided one by one.

また、単に、遊技者にとって相対的に有利な状態を終了させるか否かを決定する終了抽籤(本実施形態の他の例として、例えば、優遇状態が毎遊技終了抽籤によって終了するか否かが決定される場合の当該終了抽籤)が、ループ抽籤よって行われる場合に、当該ランプ点灯演出によって、その有利な状態の終了(転落)が免れたことを報知するものであってもよい。この場合、本実施形態では、RUSH状態、バトル状態、あるいは、引き戻し状態がループ抽籤によって終了するか否かが決定される仕様とすることもできる。また、その他パチスロで行われ得る全てのループ抽籤にも適用することができるし、パチンコで行われ得る全てのループ抽籤(例えば、確変遊技状態の転落抽籤)にも適用することができる。 In addition, an end lottery that simply determines whether or not to end a relatively advantageous state for the player (as another example of the present embodiment, for example, whether or not a preferential state ends by a lottery at the end of each game) may be used. In the case where the end lottery (in which case the end lottery is determined) is performed by loop lottery, the lamp lighting effect may be used to notify that the end of the advantageous state (fall) has been avoided. In this case, in the present embodiment, a specification may be adopted in which whether or not the RUSH state, battle state, or pullback state ends is determined by loop lottery. Furthermore, it can be applied to all other loop lottery games that can be performed in pachislot machines, and can also be applied to all loop lottery games that can be performed in pachinko machines (for example, a falling lottery game in a variable game state).

すなわち、これらの技術的思想は、遊技者に対して有利な何らかの特典が付与されるか否か(あるいは、有利な状態を終了するか否か)の決定に際して、ループ抽籤が行われる場合、当該ループ抽籤の結果を報知することで、遊技の興趣を向上させることができる形態全てを包含するものである。 In other words, these technical ideas are based on the idea that when a loop lottery is performed to determine whether or not some advantageous benefit will be given to the player (or whether or not an advantageous state will end), This includes all forms that can improve the interest of the game by notifying the results of the loop lottery.

[特殊前兆演出]
本実施形態のパチスロ1では、遊技者にとって有利な有利状態(例えば、ART状態)の価値(例えば、RUSH種別)が低い場合には、前兆状態において第1の前兆演出が決定されやすく、価値が高い場合には、前兆状態において第2の前兆演出が決定されやすくなっているが、有利状態の価値が高い場合であって、第1の前兆演出が行われる場合には、さらに、前兆状態終了後の準備状態(例えば、RUSH準備状態)において特殊前兆演出(例えば、特殊前兆)が行われるように構成されている。すなわち、相対的に期待度の低い前兆演出が行われる場合であっても、準備状態において特殊前兆演出が行われた場合には、有利状態の価値が高いことを期待させることが可能となり、また、特殊前兆演出を含め、前兆演出自体の興趣も飛躍的に向上させることができる。したがって、有利状態の前兆状態における演出に関し、その興趣を向上させることができる。
[Special omen effect]
In Pachislot 1 of the present embodiment, when the value (for example, RUSH type) of an advantageous state (for example, ART state) that is advantageous to the player is low, the first precursor performance is likely to be determined in the precursor state, and the value is low. If the value of the advantageous state is high, the second omen effect is more likely to be determined in the omen state, but if the value of the advantageous state is high and the first omen effect is performed, the end of the omen state is more likely to be determined. It is configured such that a special omen performance (for example, a special omen) is performed in a later preparation state (for example, a RUSH preparation state). In other words, even if a precursor performance with relatively low expectations is performed, if a special precursor performance is performed in the preparation state, it is possible to make the player expect that the value of the advantageous state is high, and , the interest of the omen performance itself, including the special omen production, can be dramatically improved. Therefore, it is possible to improve the interest of the performance in the state that is a sign of an advantageous state.

また、本実施形態のパチスロ1では、遊技者にとって有利な有利状態(例えば、ART状態)の価値(例えば、RUSH種別)が低い場合には、前兆状態において第1の前兆演出が決定されやすく、価値が高い場合には、前兆状態において第2の前兆演出が決定されやすくなっているが、有利状態の価値が高い場合であって、第1の前兆演出が行われる場合には、有利状態移行の告知演出が行われなければ、さらに、前兆状態終了後の準備状態(例えば、RUSH準備状態)において特殊前兆演出(例えば、特殊前兆)が行われるように構成されている。すなわち、相対的に期待度の低い前兆演出が行われる場合であっても、告知演出が行われずに、準備状態において特殊前兆演出が行われた場合には、有利状態の価値が高いことを期待させることが可能となり、また、特殊前兆演出を含め、前兆演出自体の興趣も飛躍的に向上させることができる。したがって、有利状態の前兆状態における演出に関し、その興趣を向上させることができる。 Furthermore, in the pachislot 1 of the present embodiment, when the value (for example, RUSH type) of an advantageous state (for example, ART state) that is advantageous to the player is low, the first precursor performance is likely to be determined in the precursor state; When the value is high, the second omen performance is more likely to be determined in the omen state, but when the value of the advantageous state is high and the first omen performance is performed, the transition to the advantageous state If the notification performance is not performed, a special precursor performance (for example, a special precursor) is further performed in a preparation state (for example, RUSH preparation state) after the end of the precursor state. In other words, even if a precursor performance with relatively low expectations is performed, if a special precursor performance is performed in the preparation state without an announcement performance, the value of the advantageous state is expected to be high. Furthermore, the interest of the omen effects themselves, including special omen effects, can be dramatically improved. Therefore, it is possible to improve the interest of the performance in the state that is a sign of an advantageous state.

また、本実施形態のパチスロ1では、遊技者にとって有利な有利状態(例えば、ART状態)の価値(例えば、RUSH種別)が低い場合には、前兆状態において第1の前兆演出が決定されやすく、価値が高い場合には、前兆状態において第2の前兆演出が決定されやすくなっているが、有利状態の価値が高い場合であって、第1の前兆演出が行われる場合には、さらに、前兆状態終了後の準備状態(例えば、RUSH準備状態)において、当該準備状態が終了するまで特殊前兆演出(例えば、特殊前兆)が行われるように構成されている。すなわち、相対的に期待度の低い前兆演出が行われる場合であっても、準備状態において特殊前兆演出が行われた場合には、有利状態の価値が高いことを期待させることが可能となり、また、特殊前兆演出を含め、前兆演出自体の興趣も飛躍的に向上させることができる。したがって、有利状態の前兆状態における演出に関し、その興趣を向上させることができる。 Furthermore, in the pachislot 1 of the present embodiment, when the value (for example, RUSH type) of an advantageous state (for example, ART state) that is advantageous to the player is low, the first precursor performance is likely to be determined in the precursor state; When the value is high, the second omen effect is more likely to be determined in the omen state, but when the value of the advantageous state is high and the first omen effect is performed, the omen effect is more likely to be determined. In a preparation state (for example, RUSH preparation state) after the end of the state, a special omen effect (for example, a special omen) is performed until the preparation state ends. In other words, even if a precursor performance with relatively low expectations is performed, if a special precursor performance is performed in the preparation state, it is possible to make the player expect that the value of the advantageous state is high, and , the interest of the omen performance itself, including the special omen production, can be dramatically improved. Therefore, it is possible to improve the interest of the performance in the state that is a sign of an advantageous state.

また、本実施形態のパチスロ1では、有利状態の準備状態において、遊技者にとって有利な停止操作の手順の報知は開始されるが、演出上は前兆状態のままである場合が生じるように構成されている。すなわち、遊技者に対して、前兆状態において突如有利な停止操作の手順の報知が開始されたかのような驚きを与えることができるようになっている。したがって、遊技者にとって有利な停止操作の手順が報知される有利状態の開始前に行われる演出に関し、その興趣を向上させることができる。 Furthermore, in the pachislot 1 of the present embodiment, in the preparation state of the advantageous state, notification of the stop operation procedure that is advantageous to the player is started, but the system may remain in the foreshadowing state in terms of performance. ing. In other words, it is possible to give a surprise to the player as if the notification of an advantageous stop operation procedure had suddenly started in the premonitory state. Therefore, it is possible to improve the interest of the performance that is performed before the start of the advantageous state in which the procedure of the stop operation that is advantageous to the player is notified.

なお、特殊前兆演出中は、本実施形態で述べたように、例えば、演出ステージの昇格抽籤などを行うことでより積極的に興趣を向上させるようにしてもよいし、単に、前兆状態における演出がRUSH準備状態においても引き継がれ、この引き継がれた状態で押し順報知が開始されることで、演出と制御状態との間で違和感を生じさせ、この違和感よって期待感を高めて興趣を向上させるようにしてもよい。 Note that during the special omen performance, as described in this embodiment, the interest may be more actively improved by, for example, performing a promotion stage promotion lottery, or simply the performance in the omen state is also carried over in the RUSH preparation state, and the push order notification is started in this inherited state, creating a sense of discomfort between the production and the control state, and this sense of discomfort heightens expectations and improves interest. You can do it like this.

また、特殊前兆演出中は、原則として、前兆状態での演出と関連する演出が行われるが、前兆状態では行われ得ない演出が行われるようにしてもよい。例えば、特殊前兆演出でのみ用いられる演出ステージ「4」を設け、RUSH種別に応じた確率で、演出ステージ「4」に移行させるか否かが決定されるようにしてもよい。 Furthermore, during the special omen performance, in principle, a performance related to the performance in the omen state is performed, but a performance that cannot be performed in the omen state may be performed. For example, a production stage "4" used only for special omen production may be provided, and whether or not to move to production stage "4" may be determined with probability according to the RUSH type.

また、例えば、RUSH準備状態を設けることなくRUSH状態が開始される仕様である場合や、RUSH準備状態が短期間で終了してしまった場合などでは、RUSH状態においても特殊前兆演出が行われるようにすることもできる。この場合を含め、特殊前兆演出は、実行され得る期間(例えば、前兆状態終了後5ゲーム)を予め定めておくようにすることもできる。 In addition, for example, if the RUSH state is started without a RUSH preparation state, or if the RUSH preparation state ends in a short period of time, a special precursor effect may be performed even in the RUSH state. It can also be done. Including this case, it is also possible to predetermine a period during which the special precursor performance can be executed (for example, five games after the end of the precursor state).

すなわち、この技術的思想は、有利状態の前兆状態を行うことができる遊技機において、前兆状態の終了後も前兆状態に関連する演出を行うことで、有利状態の前兆状態における演出に関し、その興趣を向上させることができる形態全てを包含するものである。 In other words, this technical idea is that, in a gaming machine that is capable of performing a precursor state of an advantageous state, by performing a performance related to the precursor state even after the precursor state ends, the interest of the performance in the precursor state of an advantageous state can be increased. This includes all forms that can improve.

[遊技履歴の表示機能]
本実施形態のパチスロ1では、表示装置11(プロジェクタ機構211及び表示ユニット212)とは別にサブ表示装置18を設け、このサブ表示装置18により遊技者に役立つ様々な情報を表示する。例えば、図5A~5Eに示すように、概要遊技履歴を表すトップ画面221、パチスロ1に対する様々な操作が可能なメニュー画面222、詳細遊技履歴を表す遊技情報画面223,224,225をサブ表示装置18に表示することができる。
[Game history display function]
In the pachi-slot machine 1 of this embodiment, a sub-display device 18 is provided separately from the display device 11 (projector mechanism 211 and display unit 212), and the sub-display device 18 displays various information useful to the player. For example, as shown in FIGS. 5A to 5E, a top screen 221 showing a summary game history, a menu screen 222 that allows various operations for Pachislot 1, and game information screens 223, 224, and 225 showing detailed game history are displayed on sub display devices. 18 can be displayed.

また、本実施形態のパチスロ1は、サブ表示装置18を介して、遊技を行う遊技者を登録可能にする機能、及び、登録された遊技者に対して固有のサービスを提供する機能を備える。例えば、本実施形態では、遊技者の登録を受け付けていない場合には、詳細遊技履歴を表す遊技情報画面223,224,225をサブ表示装置18に表示不可能にするが、遊技者の登録を受け付けている場合には、詳細遊技履歴を表す遊技情報画面223,224,225をサブ表示装置18に表示可能にする。より詳細な遊技履歴を確認できるようにすることは、遊技者の利便性の向上につながるので、本実施形態では、遊技者の登録を受け付けている場合に、利便性を向上させることができる。 Furthermore, the pachi-slot machine 1 of this embodiment has a function of allowing players to play games to be registered via the sub-display device 18, and a function of providing unique services to the registered players. For example, in this embodiment, if player registration is not accepted, the game information screens 223, 224, and 225 representing detailed game history cannot be displayed on the sub-display device 18; If accepted, game information screens 223, 224, and 225 representing detailed game history can be displayed on the sub display device 18. Being able to check a more detailed gaming history leads to improved convenience for the player, so in this embodiment, when player registration is accepted, convenience can be improved.

また、本実施形態のパチスロ1では、サブ表示装置18は、演出を行う表示装置11とは別体に設けられる。サブ表示装置18は、液晶中継基板87を介して副制御基板72(サブCPU201)により制御される。また、表示装置11を構成する表示ユニット212は、役物中継基板(不図示)を介して副制御基板72(サブCPU201)により制御される。それゆえ、本実施形態では、サブ表示装置18を、表示装置11とは別個に制御することができる。具体的には、遊技中(すなわち、表示装置11による演出の実行中)であっても、サブ表示装置18の表示画面を切り替えることができる。それゆえ、遊技中であっても、表示装置11により実行されている演出を邪魔することなく、サブ表示装置18の表示を切り替えることにより、遊技者は様々な情報を取得することができる。 Furthermore, in the pachi-slot machine 1 of this embodiment, the sub-display device 18 is provided separately from the display device 11 that performs effects. The sub display device 18 is controlled by the sub control board 72 (sub CPU 201) via the liquid crystal relay board 87. Further, the display unit 212 constituting the display device 11 is controlled by the sub-control board 72 (sub-CPU 201) via an accessory relay board (not shown). Therefore, in this embodiment, the sub display device 18 can be controlled separately from the display device 11. Specifically, the display screen of the sub-display device 18 can be switched even during the game (that is, while the display device 11 is performing an effect). Therefore, even during a game, the player can obtain various information by switching the display on the sub-display device 18 without interfering with the performance being performed by the display device 11.

また、本実施形態のパチスロ1の表示装置11では、プロジェクタ機構211からの照射光の照射により映像を出現させる複数のスクリーン機構(表示ユニット212)を切り替えることにより、平面状の映像表示を用いた演出、奥行き感(立体感)のある映像表示を用いた演出、及び、湾曲した映像表示を用いた演出を実行する場合、演出効果を著しく高めることができる。しかしながら、このような情報の表示形態は、演出中に遊技履歴などの演出とは関係ない情報を表示することには適さない。それゆえ、本実施形態のパチスロ1では、表示装置11とは別個に設けられたサブ表示装置18に演出とは関係ない情報を表示することができるので、演出効果を損なうことなく、かつ、遊技履歴などの各種情報を適切に表示することができる。 Furthermore, in the display device 11 of the pachi-slot machine 1 of the present embodiment, a flat image display is used by switching a plurality of screen mechanisms (display units 212) that display images by irradiation with light from the projector mechanism 211. When performing a performance, a performance using a video display with a sense of depth (stereoscopic effect), and a performance using a curved video display, the performance effect can be significantly enhanced. However, such information display format is not suitable for displaying information unrelated to the performance, such as game history, during the performance. Therefore, in the pachi-slot machine 1 of the present embodiment, information unrelated to the performance can be displayed on the sub-display device 18 provided separately from the display device 11, so that the game can be improved without impairing the performance effect. Various information such as history can be displayed appropriately.

ところで、一般的なパチスロでは、遊技者側から見て、台座部13の右側にメダル投入口14が設けられ、台座部13の左側にベットボタン15a,15bやスタートレバー16が設けられる。それゆえ、通常、遊技を進行させる際、遊技者は台座部13の右側又は左側(側方)の操作部を操作することになる。 By the way, in a typical pachi-slot machine, a medal slot 14 is provided on the right side of the pedestal section 13 when viewed from the player's side, and bet buttons 15a, 15b and a start lever 16 are provided on the left side of the pedestal section 13. Therefore, when playing the game, the player usually operates the operation section on the right or left side (side) of the pedestal section 13.

それに対して、本実施形態のパチスロ1では、台座部13から略垂直に立設する面の側方(左側)にサブ表示装置18を設け、このサブ表示装置18の画面上にサブ表示装置18の表示画面を切り替えるためのタッチセンサ19が設けられる。それゆえ、本実施形態では、遊技中に遊技者の手が位置する場所にサブ表示装置18やその表示を制御する入力装置(タッチセンサ19)が設けられることになるので、遊技者の操作性を向上させることができる。特に、本実施形態のように、タッチセンサ19付きのサブ表示装置18を、台座部13の水平面から立設する面に設けた場合には、遊技者は、台座部13に自身の手を置きながら、サブ表示装置18を操作することができる。この場合、遊技者の操作性が向上するだけでなく、操作に伴う遊技者の疲労も軽減することができ、この結果、稼働率の向上も期待することができる。 On the other hand, in the pachi-slot machine 1 of the present embodiment, the sub-display device 18 is provided on the side (left side) of the surface that stands approximately vertically from the pedestal section 13, and the sub-display device 18 is displayed on the screen of the sub-display device 18. A touch sensor 19 is provided for switching the display screen. Therefore, in this embodiment, since the sub-display device 18 and the input device (touch sensor 19) that controls the display are provided at the location where the player's hand is located during the game, the player's operability is improved. can be improved. In particular, when the sub-display device 18 with the touch sensor 19 is provided on a surface of the pedestal section 13 that stands up from the horizontal surface as in the present embodiment, the player can place his or her hand on the pedestal section 13. At the same time, the sub-display device 18 can be operated. In this case, not only the operability for the player is improved, but also the fatigue of the player due to the operation can be reduced, and as a result, an improvement in the operating rate can be expected.

[規定外ROM領域及び規定外RAM領域]
本実施形態のパチスロ1では、図12Bに示すように、遊技者により実施される遊技の遊技性に直接関与しない各種処理(遊技性に影響を与えない各種処理)に使用される各種プログラム及び各種データ(テーブル)を、メインROM102内において、遊技用ROM領域とは異なるアドレスに配置された規定外ROM領域に格納する。
[Non-standard ROM area and non-standard RAM area]
In the Pachislot 1 of this embodiment, as shown in FIG. 12B, various programs and various programs used for various processes that are not directly related to the gameplay of the game performed by the player (various processes that do not affect the gameplay) Data (table) is stored in a non-standard ROM area located at a different address from the gaming ROM area in the main ROM 102.

このようなメインROM102の構成では、従来の規則上では、プログラム等の配置不可とされていたROM領域(規定外ROM領域)に、遊技者が実際に行う遊技そのものに不要なプログラム及びデータを配置することができる。それゆえ、本実施形態では、主制御基板71のメインROM102内において、遊技用ROM領域の容量の圧迫を回避することができるとともに、メインROM102内におけるプログラム及びテーブルの拡張性を高めることができる。 With this configuration of the main ROM 102, programs and data that are unnecessary for the actual game played by the player are placed in the ROM area (non-regular ROM area) where programs, etc. cannot be placed under conventional rules. can do. Therefore, in this embodiment, in the main ROM 102 of the main control board 71, the capacity of the gaming ROM area can be avoided, and the expandability of programs and tables in the main ROM 102 can be improved.

[電源投入(リセット割込)時処理]
本実施形態のパチスロ1の電源投入(リセット割込)時処理では、図36に示すように、電源復帰直後(サムチェック前)に最初の1.1172ms周期の割込処理を行い(S7及びS8)、主制御回路90から副制御回路200に無操作コマンドが送信される。このように電源復帰直後に割込処理を許可することにより、電源復帰後、最短時間で無操作コマンドが送信され、主制御回路90及び副制御回路200間の通信接続を確立することができ、主制御回路90及び副制御回路200間の通信動作を安定化させることができる。
[Processing at power-on (reset interrupt)]
In the power-on (reset interrupt) processing of the pachislot machine 1 of this embodiment, as shown in FIG. ), a no-operation command is sent from the main control circuit 90 to the sub-control circuit 200. By allowing interrupt processing immediately after the power is restored in this manner, the no-operation command can be sent in the shortest possible time after the power is restored, and a communication connection between the main control circuit 90 and the sub-control circuit 200 can be established. The communication operation between the main control circuit 90 and the sub control circuit 200 can be stabilized.

また、電源復帰直後に送信される無操作コマンドを構成する通信パラメータ1~5には、電源復帰時に、それぞれLレジスタ、Hレジスタ、Eレジスタ、Dレジスタ及びCレジスタに格納されているデータがセットされる。それゆえ、本実施形態では、電源復帰直後の割込処理で送信される無操作コマンドのサム値(BCC)を、電源復帰毎に異ならせることができ、ゴト等の不正行為を抑制することができる。 In addition, the data stored in the L register, H register, E register, D register, and C register, respectively, is set to communication parameters 1 to 5 that make up the no-operation command sent immediately after power is restored. be done. Therefore, in this embodiment, the sum value (BCC) of the no-operation command sent in the interrupt process immediately after the power is restored can be made different each time the power is restored, and it is possible to suppress fraudulent acts such as fraud. can.

さらに、電源投入(リセット割込)時処理中のS13の処理において行われる、エラーコード「rr」を情報表示器6内の2桁の7セグLEDに表示する際の制御は、一つの「LDW」命令(所定の読み出し命令)により実行され、2桁の7セグLEDへの7セグコモン出力(選択)データの出力動作と7セグカソード出力データの出力動作とが同時に行われる(図37C参照)。すなわち、本実施形態のパチスロ1では、電源投入(リセット割込)時処理において、2桁の7セグLEDをダイナミック点灯制御する際に、7セグコモン出力(選択)データと、7セグカソード出力データとが同時に出力される。 Furthermore, the control for displaying the error code "rr" on the two-digit 7-segment LED in the information display 6, which is performed in the process of S13 during the power-on (reset interrupt) process, is controlled by one "LDW " command (predetermined read command), and the output operation of the 7-segment common output (selection) data and the output operation of the 7-segment cathode output data to the 2-digit 7-segment LED are performed simultaneously (see FIG. 37C). That is, in the pachislot machine 1 of this embodiment, when dynamically controlling the lighting of the two-digit 7-segment LED in the power-on (reset interrupt) processing, the 7-segment common output (selection) data and the 7-segment cathode output data are output at the same time.

この場合、ソースプログラム上において、7セグLEDのダイナミック点灯制御に必要な命令コード数を減らすことができる。それゆえ、本実施形態では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In this case, the number of instruction codes required for dynamic lighting control of the 7-segment LED can be reduced on the source program. Therefore, in this embodiment, the capacity of the source program (the used capacity of the main ROM 102) can be reduced, the free capacity can be secured (increased) in the main ROM 102, and the increased free capacity can be utilized. Therefore, the gameplay can be improved.

[遊技復帰処理]
本実施形態のパチスロ1の遊技復帰処理では、図38に示すように、電断発生時の各ポートの入出力状態を電源復帰時に担保するとともに、電断時に回胴回転中の場合には、電源復帰時にリール制御管理情報を取得してリールの再回転開始に必要な処理も行う(S25~S32参照)。それゆえ、本実施形態では、リール回転中の電断から復帰したときであっても、安定して、リールの再回転制御を行うことが可能となり、遊技者に不快感を与えることが無くなる。
[Game return processing]
As shown in FIG. 38, in the game recovery process of Pachislot 1 according to the present embodiment, the input/output status of each port at the time of the power outage is ensured when the power is restored, and if the reel is rotating at the time of the power outage, When the power is restored, the reel control management information is acquired and the processing necessary to restart the reel rotation is also performed (see S25 to S32). Therefore, in this embodiment, even when recovering from a power outage during reel rotation, it is possible to stably perform re-rotation control of the reels, thereby eliminating discomfort to the player.

また、本実施形態のパチスロ1は、上述のように、遊技機用のセキュリティ機能付きマイクロプロセッサ91を備える。そして、このマイクロプロセッサ91には、ソースプログラム上において規定可能な該マイクロプロセッサ91に特有の命令コード(メインCPU101専用命令コード)が各種設けられており、このメインCPU101専用命令コードを各種処理において用いることにより、処理の効率化やプログラム容量の削減などを可能にしている。 Furthermore, the pachi-slot machine 1 of this embodiment includes the microprocessor 91 with a security function for gaming machines, as described above. The microprocessor 91 is provided with various instruction codes specific to the microprocessor 91 (main CPU 101-specific instruction codes) that can be defined on the source program, and these main CPU 101-specific instruction codes are used in various processes. This makes it possible to improve processing efficiency and reduce program capacity.

例えば、遊技復帰処理では、図38に示すように、ソースプログラム上において、メインCPU101専用命令コードの一つである「LDQ」命令が用いられる。「LDQ」命令は、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う命令コードであり、上述のように、直値でメインROM102、メインRAM103やメモリマップI/Oにアクセスすることができる。この場合、アドレス設定に係る命令コードを省略することができ、その分、遊技復帰処理のソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 For example, in the game return process, as shown in FIG. 38, the "LDQ" instruction, which is one of the instruction codes dedicated to the main CPU 101, is used on the source program. The "LDQ" instruction is an instruction code that specifies an address using the Q register (extension register), and as described above, can directly access the main ROM 102, main RAM 103, and memory map I/O. In this case, the instruction code related to address setting can be omitted, and the capacity of the source program for the game return process (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

[設定変更確認処理]
本実施形態のパチスロ1の設定変更確認処理では、図41Aに示すように、ソースプログラム上において、メインCPU101専用命令コードである、「BITQ」命令及び「SETQ」命令(所定の命令)が用いられる。「BITQ」命令及び「SETQ」命令はいずれも、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う命令コードであり、これらの命令コードを使用した場合、上述のように、直値でメインRAM103やメモリマップI/Oにアクセスすることができる。この場合、アドレス設定に係る命令コードを省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102の空き容量を増やすことが可能となるとともに、処理の高速化も図ることができる。
[Setting change confirmation process]
In the setting change confirmation process of Pachislot 1 of this embodiment, as shown in FIG. 41A, the "BITQ" instruction and "SETQ" instruction (predetermined instructions), which are instruction codes dedicated to the main CPU 101, are used on the source program. . Both the "BITQ" instruction and the "SETQ" instruction are instruction codes that specify addresses using the Q register (extension register), and when these instruction codes are used, as described above, the main RAM 103 is directly accessed. and memory mapped I/O. In this case, the instruction code related to address setting can be omitted, and the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in this embodiment, it is possible to increase the free space of the main ROM 102, and it is also possible to speed up the processing.

また、設定変更確認処理中のS46の設定変更/設定確認開始時及びS57の設定変更/設定確認終了時で行う設定変更コマンド(初期化コマンド)の生成格納処理は、図41A及び41Bに示すように、ソースプログラム上において、メインCPU101専用命令コードである「CALLF」命令により実行される。そして、S46の「CALLF」命令で指定するジャンプ先のアドレスは、S57の「CALLF」命令で指定するジャンプ先のアドレスと同じである。すなわち、本実施形態では、設定変更時(遊技機起動時)、設定確認開始時(通常動作中)及び設定確認終了時に副制御回路200に送信する設定変更コマンド(初期化コマンド)の生成格納処理を実行するためのソースプログラムが、互いに同じであり、S46及びS57の両処理において、そのソースプログラムが共有化(モジュール化)されている。 Furthermore, the generation and storage process of a setting change command (initialization command) performed at the start of setting change/setting confirmation in S46 and at the end of setting change/setting confirmation in S57 during the setting change confirmation process is as shown in FIGS. 41A and 41B. In the source program, the "CALLF" instruction, which is an instruction code dedicated to the main CPU 101, is executed. The jump destination address specified by the "CALLF" instruction in S46 is the same as the jump destination address specified by the "CALLF" instruction in S57. That is, in this embodiment, a process for generating and storing a setting change command (initialization command) to be sent to the sub-control circuit 200 when changing settings (when starting the game machine), when starting setting confirmation (during normal operation), and when finishing setting confirmation The source programs for executing are the same, and the source programs are shared (modularized) in both the processes of S46 and S57.

この場合、S46及びS57の両処理において、それぞれ別個に設定変更コマンドの生成格納処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In this case, it is no longer necessary to provide separate source programs for generating and storing setting change commands in both S46 and S57, so the capacity of the source programs (the used capacity of the main ROM 102) can be reduced accordingly. can. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

[設定変更コマンド生成格納処理]
本実施形態のパチスロ1の設定変更コマンド生成格納処理では、図42に示すように、設定値が通信パラメータ3としてEレジスタに格納され、RT情報が通信パラメータ5としてCレジスタに格納される。すなわち、設定変更コマンド(初期化コマンド)を構成する通信パラメータ1~5のうち、通信パラメータ3及び5は副制御回路200側で使用(解析)される通信パラメータ(使用パラメータ)であり、これらの通信パラメータには新たな情報がセットされる。一方、設定変更コマンド(初期化コマンド)を構成するその他の通信パラメータ1,2及び4は、副制御回路200側で使用(解析)されない通信パラメータ(未使用パラメータ)であり、通信パラメータ1,2及び4に対しては、現時点でLレジスタ、Hレジスタ及びDレジスタにそれぞれ格納されている値がセットされる。それゆえ、設定変更コマンド(初期化コマンド)送信時における通信パラメータ1,2及び4の値は不定値となる。この場合、設定変更コマンドのサム値(BCC)を送信毎に不定値にすることができ、ゴト等の不正行為を抑制することができる。
[Setting change command generation and storage processing]
In the setting change command generation and storage process of the pachi-slot machine 1 of this embodiment, as shown in FIG. 42, the setting value is stored in the E register as the communication parameter 3, and the RT information is stored in the C register as the communication parameter 5. That is, among communication parameters 1 to 5 that constitute the setting change command (initialization command), communication parameters 3 and 5 are communication parameters (used parameters) used (analyzed) on the sub control circuit 200 side, and these New information is set in the communication parameters. On the other hand, other communication parameters 1, 2, and 4 that constitute the setting change command (initialization command) are communication parameters (unused parameters) that are not used (analyzed) on the sub control circuit 200 side. and 4 are set to the values currently stored in the L register, H register, and D register, respectively. Therefore, the values of communication parameters 1, 2, and 4 at the time of sending the setting change command (initialization command) are indefinite values. In this case, the sum value (BCC) of the setting change command can be set to an undefined value each time it is sent, and fraudulent acts such as fraud can be suppressed.

[通信データ格納処理]
本実施形態のパチスロ1の通信データ格納処理では、図44に示すように、Aレジスタに格納されたデータが通信コマンドの種別データとしてセットされ、Lレジスタ、Hレジスタ、Eレジスタ、Dレジスタ及びCレジスタに格納されたデータがそれぞれ通信コマンドの通信パラメータ1~5としてセットされ、Bレジスタに格納されたデータが通信コマンドの遊技状態フラグデータとしてセットされる。すなわち、本実施形態では、1パケット(8バイト)の通信データ(コマンドデータ)を作成する際に、各種パラメータをレジスタから転送して通信データ一時格納領域(通信バッファ)に格納する。
[Communication data storage processing]
In the communication data storage process of Pachislot 1 of this embodiment, as shown in FIG. 44, the data stored in the A register is set as the type data of the communication command, and The data stored in the registers are set as communication parameters 1 to 5 of the communication command, respectively, and the data stored in the B register is set as gaming state flag data of the communication command. That is, in this embodiment, when creating one packet (8 bytes) of communication data (command data), various parameters are transferred from the register and stored in the communication data temporary storage area (communication buffer).

この場合、未使用パラメータを含むコマンドデータを作成した時には、作成時毎に、未使用パラメータの値が不定値となる。すなわち、未使用パラメータを含むコマンドデータでは、同じ種別のコマンドデータあり、かつ、使用パラメータの値が同一であっても、コマンド作成毎に、コマンドデータのサム値(BCCデータ)が可変可能となる。それゆえ、本実施形態では、未使用パラメータを不定値とすることにより、通信データの解析を困難にしてゴト等の不正行為を抑止することができるとともに、不必要なゴト対策処理を加える必要がないため、ゴト対策処理の追加による、主制御回路90のプログラム容量の圧迫を抑制することができる。 In this case, when command data including unused parameters is created, the values of the unused parameters become undefined each time the command data is created. In other words, for command data that includes unused parameters, the sum value (BCC data) of the command data can be changed every time a command is created, even if there is command data of the same type and the values of the used parameters are the same. . Therefore, in this embodiment, by setting unused parameters to undefined values, it is possible to make it difficult to analyze communication data and deter fraudulent acts such as fraud, and it is not necessary to add unnecessary fraud countermeasure processing. Therefore, it is possible to suppress the program capacity of the main control circuit 90 from being compressed due to the addition of the error countermeasure process.

[通信データポインタ更新処理]
本実施形態のパチスロ1の通信データポインタ更新処理では、図47Aに示すように、ソースプログラム上において、メインCPU101専用命令コードである、「ICPLD」命令が用いられる。
[Communication data pointer update processing]
In the communication data pointer update process of the pachi-slot machine 1 of this embodiment, as shown in FIG. 47A, an "ICPLD" instruction, which is an instruction code dedicated to the main CPU 101, is used on the source program.

通信データポインタ更新処理において、「ICPLD」命令は、送信バッファの上限判定命令と、判断分岐命令とが一体になっている命令コードであるので、各命令処理を別個に実行するための命令コードを設ける必要がなくなる。それゆえ、「ICPLD」命令を用いることにより、通信データポインタ更新処理のソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In communication data pointer update processing, the "ICPLD" instruction is an instruction code that combines a transmission buffer upper limit judgment instruction and a decision branch instruction, so the instruction code for executing each instruction process separately is required. There is no need to provide one. Therefore, by using the "ICPLD" command, the capacity of the source program for communication data pointer update processing (the used capacity of the main ROM 102) can be reduced. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

[チェックサム生成処理及びサムチェック処理]
本実施形態のパチスロ1において、電断時に行われるチェックサム生成処理(規定外)では、図49に示すように、メインRAM103のデータを順次加算することにより、チェックサムが算出される。一方、電源投入時(電源復帰時)に行われるサムチェック処理(規定外)では、図51に示すように、電断発生時に生成されたチェックサムの値を、電源復帰時のメインRAM103に格納されたデータで順次減算し、最終的な減算結果が「0」であるか否かに基づいて、異常の発生の有無を判定する。すなわち、本実施形態では、電断発生時のチェックサムの生成処理は加算方式で行われ、電源復帰時のチェックサムの判定処理は減算方式で行われる。
[Checksum generation processing and sum check processing]
In the pachi-slot machine 1 of this embodiment, in the checksum generation process (not specified) performed during a power outage, the checksum is calculated by sequentially adding data in the main RAM 103, as shown in FIG. On the other hand, in the sum check process (not specified) that is performed when the power is turned on (when the power is restored), as shown in FIG. The subtracted data is sequentially subtracted, and based on whether the final subtraction result is "0", it is determined whether or not an abnormality has occurred. That is, in the present embodiment, checksum generation processing when a power outage occurs is performed using an addition method, and checksum determination processing when power is restored is performed using a subtraction method.

このようなチェックサムの生成処理及び判定処理を採用した場合、電源復帰時に再度チェックサムを生成して、該チェックサムを電断発生時のチェックサムと照合する処理が不要となる。この場合、ソースプログラム上において、照合命令コードを省略することができ、ソースプログラムの容量を低減することができる。この結果、本実施形態では、メインROM102において、照合命令コードの省略分に対応する空き容量を確保する(増やす)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 When such checksum generation processing and determination processing are adopted, there is no need to generate a checksum again when the power is restored and to compare the checksum with the checksum at the time of power outage. In this case, the collation instruction code can be omitted on the source program, and the capacity of the source program can be reduced. As a result, in this embodiment, it is possible to secure (increase) free space in the main ROM 102 corresponding to the omission of the collation instruction code, and it is possible to enhance the gameplay by utilizing the increased free space. Become.

[メダル受付・スタートチェック処理]
本実施形態のパチスロ1のメダル受付・スタートチェック処理では、図55に示すように、設定変更確認処理(S233の処理)が行われるが、この処理は、遊技状態に関係なく実行される。それゆえ、本実施形態では、遊技状態がボーナス状態(特賞作動状態)であっても、設定値及びホールメニュー(各種履歴データ(エラー、電断履歴等))を確認することができ、ゴト等の不正行為を抑制することができる。
[Medal reception/start check processing]
In the medal acceptance/start check process of Pachislot 1 according to the present embodiment, as shown in FIG. 55, a setting change confirmation process (the process of S233) is performed, but this process is executed regardless of the gaming state. Therefore, in this embodiment, even if the gaming state is the bonus state (special prize operating state), the setting values and hole menu (various history data (errors, power outage history, etc.)) can be checked, and the It is possible to suppress fraudulent activities.

[メダル投入処理]
本実施形態のパチスロ1のメダル投入処理では、図57に示すように、S244の処理において、メダル投入枚数表示用のLED点灯データが、テーブルを参照したループ処理でなく、演算処理により生成される。具体的には、図58に示すソースプログラム中の一連のソースコード「LD A,L」~「OR L」が順次実行されるにより、メダル投入枚数表示用のLED点灯データが生成される。
[Medal insertion process]
In the medal insertion process of Pachislot 1 of this embodiment, as shown in FIG. 57, in the process of S244, the LED lighting data for displaying the number of inserted medals is generated by arithmetic processing rather than loop processing with reference to a table. . Specifically, by sequentially executing a series of source codes "LD A, L" to "OR L" in the source program shown in FIG. 58, LED lighting data for displaying the number of inserted medals is generated.

メダル投入枚数表示用のLED点灯データを演算処理により生成した場合、メインROM102のテーブル領域の空き容量を増やすことができるとともに、プログラムの容量増を最小限に抑えることができる。すなわち、本実施形態のメダル投入処理では、メダル投入LED表示の処理を効率化することができるとともに、メインROM102の空き容量を確保し(増やし)、増えた空き領域を活用して、遊技性を高めることができる。 When the LED lighting data for displaying the number of inserted medals is generated by arithmetic processing, it is possible to increase the free space in the table area of the main ROM 102 and to minimize the increase in program capacity. That is, in the medal insertion process of this embodiment, it is possible to make the process of displaying the medal insertion LED more efficient, and to secure (increase) the free space in the main ROM 102, and to utilize the increased free space to improve the gameplay. can be increased.

[メダル投入チェック処理]
本実施形態のパチスロ1のメダル投入チェック処理(図59参照)において、S257のメダルセンサ入力状態の正常変化値の生成処理は、テーブルを参照して取得する処理ではなく、演算処理により行われる。具体的には、図60に示すソースプログラム中のソースコード「RLA」及び「AND cBX_MDINSW」が順次実行されることにより、メダルセンサ入力状態正常変化値が算出される。
[Medal insertion check process]
In the medal insertion check process (see FIG. 59) of the pachi-slot machine 1 of this embodiment, the process of generating the normal change value of the input state of the medal sensor in S257 is performed by arithmetic processing, not by the process of obtaining it by referring to a table. Specifically, the medal sensor input state normal change value is calculated by sequentially executing the source code "RLA" and "AND cBX_MDINSW" in the source program shown in FIG.

メダルセンサ入力状態の変化態様の検知処理をテーブル参照処理から演算処理に変更することにより、メインROM102のテーブル格納領域の空き容量を増やすことができるとともに、プログラムの容量増を最小限に抑えることができる。それゆえ、上述した処理手法を採用することにより、メダル投入センサ状態の変化態様の検知処理を効率化することができるとともに、メインROM102において増えた空き容量を活用して、遊技性を高めることができる。 By changing the process of detecting changes in the medal sensor input state from table reference processing to arithmetic processing, it is possible to increase the free space of the table storage area of the main ROM 102 and to minimize the increase in program capacity. can. Therefore, by employing the processing method described above, it is possible to make the process of detecting changes in the state of the medal insertion sensor more efficient, and to utilize the increased free space in the main ROM 102 to improve the gameplay. can.

[内部抽籤処理]
本実施形態のパチスロ1の内部抽籤処理(図64参照)において、S305の判定データの取得処理は、図65A中のソースコード「LDIN AC,(HL)」により実行される。この「LDIN」命令の実行により、S305の処理では、Aレジスタに、判定データが格納され、Cレジスタに当り要求フラグステータスが格納される。また、「LDIN」命令の実行により、HLレジスタにセットされているアドレスが+2更新(2加算)される。
[Internal lottery processing]
In the internal lottery process (see FIG. 64) of the pachi-slot machine 1 of this embodiment, the determination data acquisition process in S305 is executed by the source code "LDIN AC, (HL)" in FIG. 65A. By executing this "LDIN" instruction, in the process of S305, the determination data is stored in the A register, and the request flag status is stored in the C register. Furthermore, by executing the "LDIN" instruction, the address set in the HL register is updated by +2 (added by 2).

すなわち、内部抽籤処理中のS305の判定データの取得処理では、一つの命令コード(「LDIN」命令)により、データのロード処理及びアドレスの更新処理の両方を行うことができる。この場合、ソースプログラム上において、アドレス設定に係る命令コードを省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 That is, in the determination data acquisition process in S305 during the internal lottery process, one instruction code ("LDIN" instruction) can perform both the data load process and the address update process. In this case, the instruction code related to address setting can be omitted on the source program, and the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

また、内部抽籤処理のS309の設定値データ(0~5のいずれか)の加算処理は、メインCPU101が図65B中のソースコード「MUL A,6」及びを「ADDQ A,(.LOW.wWAVENUM)」をこの順で実行することにより行われる。 In addition, in the addition process of the set value data (any of 0 to 5) in S309 of the internal lottery process, the main CPU 101 converts the source code “MUL A, 6” and “ADDQ A, (.LOW.wWAVENUM)” in FIG. 65B. )” in this order.

「MUL」命令は、メインCPU101専用の乗算処理の命令コードであり、この命令の実行は、マイクロプロセッサ91に含まれる演算回路107(図9参照)により実行される。すなわち、本実施形態のパチスロ1では、ソースプログラム上における乗算処理及び除算処理を実行するための演算専用回路(演算回路107)が設けられているので、乗算処理及び除算処理の効率化を図ることができる。 The “MUL” instruction is an instruction code for multiplication processing exclusive to the main CPU 101, and this instruction is executed by the arithmetic circuit 107 (see FIG. 9) included in the microprocessor 91. That is, in the pachi-slot machine 1 according to the present embodiment, since a circuit dedicated to arithmetic operations (arithmetic circuit 107) for executing multiplication processing and division processing on the source program is provided, it is possible to improve the efficiency of multiplication processing and division processing. Can be done.

また、「ADDQ」命令(所定の加算命令)は、メインCPU101専用命令コードであり、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う命令コードである。そして、この「ADDQ」命令を用いれば、直値により、メインROM102、メインRAM103やメモリマップI/Oにアクセスすることができる。それゆえ、「ADDQ」命令の使用により、内部抽籤処理のソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 Further, the "ADDQ" instruction (predetermined addition instruction) is an instruction code dedicated to the main CPU 101, and is an instruction code for specifying an address using the Q register (extension register). By using this "ADDQ" command, it is possible to access the main ROM 102, main RAM 103, and memory map I/O using direct values. Therefore, by using the "ADDQ" instruction, instructions related to address setting can be omitted on the source program for internal lottery processing, and the capacity of the source program (capacity used in the main ROM 102) can be reduced accordingly. Can be done. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

[図柄コード取得処理]
本実施形態のパチスロ1の図柄コード取得処理(図75参照)では、S647~S649で説明した処理手順で入賞に係るデータの圧縮・展開処理を行い、かつ、その処理の中のメインCPU101専用命令コード(「CALLF」命令等)を用いることにより、入賞に係るデータの圧縮・展開処理の効率化を図ることができるとともに、限られたメインRAM103の容量を有効活用することができる。
[Design code acquisition process]
In the pattern code acquisition process of Pachislot 1 of this embodiment (see FIG. 75), data related to winnings is compressed and expanded according to the process steps described in S647 to S649, and the main CPU 101 uses dedicated instructions in the process. By using codes (such as the "CALLF" command), it is possible to improve the efficiency of compression and expansion processing of data related to winnings, and it is also possible to effectively utilize the limited capacity of the main RAM 103.

また、本実施形態では、図柄コード取得処理中のS649の圧縮データ格納処理において、「CALLF」命令で指定するジャンプ先のアドレスは、図柄設定処理(図54のS205参照)内で実行される圧縮データ格納処理(不図示)において、「CALLF」命令で指定するジャンプ先のアドレスと同じである。すなわち、本実施形態では、図柄コード取得処理及び図柄設定処理の両処理において、圧縮データ格納処理を実行するためのソースプログラムが共有化(モジュール化)されている。この場合、各処理において、それぞれ別個に圧縮データ格納処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In addition, in this embodiment, in the compressed data storage process of S649 during the symbol code acquisition process, the jump destination address specified by the "CALLF" command is the compressed data that is executed in the symbol setting process (see S205 in FIG. 54). In data storage processing (not shown), this is the same as the jump destination address specified by the "CALLF" instruction. That is, in this embodiment, the source program for executing the compressed data storage process is shared (modularized) in both the symbol code acquisition process and the symbol setting process. In this case, there is no need to provide a separate source program for compressed data storage processing in each process, so the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

[引込優先順位取得処理]
本実施形態のパチスロ1の引込優先順位取得処理(図78及び図79参照)において、「ANY役」の引込優先対応処理中のS683の判定処理は、ソースプログラム上において、メインCPU101専用命令コードである「JCP」命令(比較命令)により実行される(図80A参照)。
[Attracting priority order acquisition process]
In the attraction priority order acquisition process of Pachislot 1 of this embodiment (see FIGS. 78 and 79), the determination process of S683 during the attraction priority response process for the "ANY role" is performed using an instruction code dedicated to the main CPU 101 on the source program. This is executed by a certain "JCP" instruction (comparison instruction) (see FIG. 80A).

「ANY役」の引込優先対応処理のソースプログラム上において、「JCP」命令を用いた場合、上述のように、アドレス設定に係る命令を省略することができので、「ANY役」の引込優先対応処理の処理効率を高めることができるとともに、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。 If the "JCP" command is used in the source program for the "ANY role" attraction priority support process, as mentioned above, the instruction related to address setting can be omitted, so the "ANY role" attraction priority support is applied. Processing efficiency can be improved, and the capacity of the source program (capacity used by the main ROM 102) can be reduced.

また、引込優先順位取得処理中のS686の停止制御用引込要求フラグ設定処理では、ソースプログラム上において、図80Bに示すように、メインCPU101専用命令コードである、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令、及び、「CALLF」命令が利用される。 In addition, in the pull-in request flag setting process for stop control in S686 during the pull-in priority order acquisition process, the Q register (extension register), which is an instruction code dedicated to the main CPU 101, is used in the source program as shown in FIG. The "LDQ" instruction and the "CALLF" instruction are used to specify addresses.

それゆえ、S686の停止制御用引込要求フラグ設定処理では、「LDQ」命令を用いることにより、ソースプログラム上において、アドレス設定に係る命令を省略することができ、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。また、「CALLF」命令は、上述のように、2バイトの命令コードである。それゆえ、停止制御用引込要求フラグ設定処理において、これらのメインCPU101専用命令コードを使用することにより、処理の効率化を図ることができ、限られたメインRAM103の容量を有効活用することができる。 Therefore, in the stop control pull-in request flag setting process of S686, by using the "LDQ" instruction, instructions related to address setting can be omitted on the source program, and the capacity of the source program (main ROM 102 usage capacity) can be reduced. Further, the "CALLF" instruction is a 2-byte instruction code, as described above. Therefore, by using these instruction codes dedicated to the main CPU 101 in the stop control pull-in request flag setting process, the efficiency of the process can be improved and the limited capacity of the main RAM 103 can be effectively utilized. .

さらに、本実施形態では、優先引込順位取得処理中のS686の停止制御用引込要求フラグ設定処理において、「CALLF」命令で指定するジャンプ先の論理積演算処理のアドレスは、引込優先順位格納処理(図73参照)中のS626の論理積演算処理において「CALLF」命令で指定するジャンプ先のアドレスと同じである(図74参照)。すなわち、本実施形態では、優先引込順位取得処理及び引込優先順位格納処理の両処理において、論理積演算処理を実行するためのソースプログラムが共有化(モジュール化)されている。 Furthermore, in this embodiment, in the stop control attraction request flag setting process of S686 during the priority attraction order acquisition process, the address of the logical product operation process of the jump destination specified by the "CALLF" command is set in the attraction priority order storage process ( This is the same as the jump destination address specified by the "CALLF" instruction in the AND operation process of S626 (see FIG. 73) (see FIG. 74). That is, in this embodiment, the source program for executing the logical product calculation process is shared (modularized) in both the priority attraction ranking acquisition process and the attraction priority storage process.

この場合、優先引込順位取得処理及び引込優先順位格納処理の両処理において、それぞれ別個に論理積演算処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In this case, it is no longer necessary to provide separate source programs for logical AND operation processing in both the priority attraction order acquisition process and the attraction priority storage process, so the capacity of the source program (the used capacity of the main ROM 102) is reduced accordingly. can be reduced. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

[リール停止制御処理]
本実施形態のパチスロ1のリール停止制御処理(図81参照)において、S711~S715の処理では、図82に示すように、ソースプログラム上において、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令、及び、「CALLF」命令が利用される。
[Reel stop control process]
In the reel stop control process of Pachislot 1 of this embodiment (see FIG. 81), in the processes of S711 to S715, as shown in FIG. 82, addresses are specified using the Q register (extension register) on the source program. The "LDQ" command and the "CALLF" command are used.

それゆえ、本実施形態では、これらのメインCPU101専用命令コードを用いることにより、リール制御処理のソースプログラムの容量を削減することができるともに、リール停止制御処理の処理効率を向上させることができる。すなわち、本実施形態では、主制御回路90におけるプログラム処理速度の効率化と容量の削減を行うことが可能となり、削減した容量に応じて増加したメインROM102の空き領域を活用して、遊技性を高めることができる。 Therefore, in this embodiment, by using these instruction codes dedicated to the main CPU 101, the capacity of the source program for reel control processing can be reduced, and the processing efficiency of reel stop control processing can be improved. That is, in this embodiment, it is possible to improve the efficiency of the program processing speed and reduce the capacity in the main control circuit 90, and to utilize the free space of the main ROM 102, which has increased in accordance with the reduced capacity, to improve the gameplay. can be increased.

また、リール停止制御処理中のS726の判定処理(リール(回胴)の停止状態のチェック処理)では、図83に示すように、ソースプログラム上において、「LDQ」命令及び「ORQ」命令(Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用命令コード)が用いられる。 In addition, in the determination process of S726 during the reel stop control process (check process of the stop state of the reel (spinning drum)), as shown in FIG. An instruction code dedicated to the main CPU 101 that specifies addresses using registers (extension registers) is used.

それゆえ、本実施形態では、リール停止制御処理のソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 Therefore, in this embodiment, instructions related to address setting can be omitted on the source program for reel stop control processing, and the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. . As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

[入賞検索処理]
本実施形態のパチスロ1の入賞検索処理(図88参照)において、S764の払出枚数及び判定対象データのセット処理では、図89に示すように、ソースプログラム上において、「LDIN」命令が用いられる。
[Winning search process]
In the winning search process of Pachislot 1 (see FIG. 88) of this embodiment, the "LDIN" command is used on the source program in the process of setting the payout number and determination target data in S764, as shown in FIG.

それゆえ、本実施形態の入賞検索処理では、一つの「LDIN」命令により、データのロード処理及びアドレスの更新処理の両方を行うことができる。この場合、入賞検索処理のソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 Therefore, in the winning search process of this embodiment, both the data load process and the address update process can be performed by one "LDIN" command. In this case, an instruction related to address setting can be omitted on the source program for the winning search process, and the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

また、入賞検索処理中のS770の判定処理で参照するメダルカウンタの値の取得処理、S772の処理で参照する入賞枚数カウンタの値の取得処理、及び、S775の処理で行う入賞枚数カウンタの保存(更新)処理では、いずれも、図89に示すように、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令が用いられる。それゆえ、本実施形態の入賞検索処理では、ソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In addition, the acquisition process of the value of the medal counter referred to in the determination process of S770 during the winning search process, the acquisition process of the value of the winning coins counter referred to in the process of S772, and the saving of the winning coins counter performed in the process of S775 ( In both update) processes, as shown in FIG. 89, an "LDQ" instruction is used to specify an address using a Q register (extension register). Therefore, in the winning search process of this embodiment, instructions related to address setting can be omitted on the source program, and the capacity of the source program (the used capacity of the main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

さらに、入賞検索処理中のS769の判定処理では、図89に示すように、ソースプログラム上において、「JSLAA」命令が用いられ、S770及びS773の判定処理では、「JCP」命令が用いられる。入賞検索処理のソースプログラム上において、「JSLAA」命令及び「JCP」命令を用いた場合、上述のように、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 Furthermore, in the determination process of S769 during the winning search process, the "JSLAA" instruction is used on the source program, as shown in FIG. 89, and the "JCP" instruction is used in the determination processes of S770 and S773. When the "JSLAA" and "JCP" instructions are used in the source program for the prize search process, the instructions related to address setting can be omitted as described above, and the capacity of the source program (main ROM 102 (capacity used) can be reduced. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance the gameplay.

[イリーガルヒットチェック処理]
本実施形態では、図22に示すように、入賞作動フラグ格納領域(表示役格納領域)の構成が当り要求フラグ格納領域(内部当籤役格納領域)のそれと同じである。それゆえ、本実施形態のイリーガルヒットチェック処理におけるS784の演算処理では、ソースプログラム(図91参照)上において、入賞役のデータと内部当籤役のデータとを単純に論理積(「AND」命令で実行する)するだけで、入賞役のデータと内部当籤役のデータとの合成結果を得ることができる。
[Illegal hit check processing]
In this embodiment, as shown in FIG. 22, the configuration of the winning activation flag storage area (display combination storage area) is the same as that of the winning request flag storage area (internal winning combination storage area). Therefore, in the calculation process of S784 in the illegal hit check process of this embodiment, the data of the winning combination and the data of the internal winning combination are simply ANDed ("AND" command) on the source program (see FIG. 91). By simply executing the following steps, you can obtain the result of combining the data of the winning combination and the data of the internal winning combination.

それゆえ、本実施形態では、イリーガルヒットチェック処理を効率化及び簡略化することができ、その結果、主制御プログラムの空き容量を確保することができ、該空き容量を使用して遊技性を高めることができる。 Therefore, in this embodiment, the illegal hit check process can be made more efficient and simplified, and as a result, free space for the main control program can be secured, and the free space can be used to improve the gameplay. be able to.

[入賞チェック・メダル払出処理]
本実施形態のパチスロ1の入賞チェック・メダル払出処理(図92参照)では、クレジットカウンタの更新(+1)後、払出動作を継続する場合、S808の処理において、60.33ms間のウェイト(払出間隔待ち)処理が行われる。この場合、無駄な待ち時間を減らすことができ、遊技者の精神的負担を軽減することができる。
[Win check/medal payout process]
In the winning check/medal payout process (see FIG. 92) of Pachislot 1 of this embodiment, when the payout operation is continued after the credit counter is updated (+1), in the process of S808, the wait time (payout interval Wait) processing is performed. In this case, unnecessary waiting time can be reduced and the mental burden on the player can be reduced.

[メダル払出枚数チェック処理]
本実施形態のパチスロ1のメダル払出枚数チェック処理(図94参照)中のS814の役連終了枚数カウンタの更新処理では、図95Aに示すように、ソースプログラム上において、メインCPU101専用命令コードである「DCPLD」命令が用いられる。
[Medal payout number check process]
In the process of updating the number of medals paid out in the pachislot machine 1 in this embodiment (see FIG. 94), in the process of updating the number of medals at the end of the winning series at S814, as shown in FIG. 95A, the command code dedicated to the main CPU 101 is The "DCPLD" instruction is used.

S814の処理において、「DCPLD」命令は、枚数管理カウンタの下限判定命令と、判断分岐命令とが一体になった命令コードでなるので、役連終了枚数カウンタの更新(減算)処理及び連終了枚数カウンタの値を「0」に保持する処理の両方を実行することができる。この場合、両処理を別個に実行するための命令コードを設ける必要がなくなる。それゆえ、本実施形態のメダル払出枚数チェック処理では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In the process of S814, the "DCPLD" command is an instruction code that combines the lower limit judgment command of the number management counter and the judgment branching command, so it is used to update (subtract) the number of consecutive copies counter and the number of consecutive completed copies. It is possible to execute both the process of holding the value of the counter at "0". In this case, there is no need to provide instruction codes for separately executing both processes. Therefore, in the medal payout number checking process of this embodiment, the capacity of the source program (the used capacity of the main ROM 102) can be reduced, and the free capacity can be secured (increased) in the main ROM 102. You can improve the gameplay by making use of the free space.

また、メダル払出枚数チェック処理中のS816の処理では、図95Bに示すように、クレジット情報コマンドの通信パラメータ1には払出枚数カウンタの値がセットされ、通信パラメータ5にはクレジットカウンタの値がセットされる。しかしながら、クレジット情報コマンドを構成するその他の通信パラメータ2~4(未使用パラメータ)には、現時点においてHレジスタ、Eレジスタ及びDレジスタにそれぞれ格納されている値がセットされる。それゆえ、クレジット情報コマンド送信時における通信パラメータ2~4の値は不定値となる。その結果、本実施形態では、クレジット情報コマンドのサム値(BCC)を送信毎に不定値にすることができ、ゴト等の不正行為を抑制することができる。 Furthermore, in the process of S816 during the medal payout number checking process, as shown in FIG. 95B, the value of the payout number counter is set in communication parameter 1 of the credit information command, and the value of the credit counter is set in communication parameter 5. be done. However, other communication parameters 2 to 4 (unused parameters) constituting the credit information command are set to the values currently stored in the H register, E register, and D register, respectively. Therefore, the values of communication parameters 2 to 4 at the time of sending the credit information command are indefinite values. As a result, in this embodiment, the sum value (BCC) of the credit information command can be set to an undefined value each time it is sent, and fraudulent acts such as fraud can be suppressed.

[7セグLED駆動処理]
本実施形態のパチスロ1の7セグLED駆動処理(図101参照)中のS936で行われる7セグコモン出力(選択)データ及び7セグカソード出力データの出力処理は、図102Bに示すように、一つのソースコード「LD (cPA_SEGCOM),BC」により実行される。すなわち、本実施形態では、7セグLED駆動処理において、2桁の7セグLEDをダイナミック点灯制御する際に、7セグコモン出力データと、7セグカソード出力データとが同時に出力される。この出力制御は、情報表示器6内の指示モニタに押し順表示データを表示する際にも行われる。
[7 segment LED drive processing]
The output processing of the 7-segment common output (selection) data and the 7-segment cathode output data performed in S936 in the 7-segment LED drive processing (see FIG. 101) of the Pachislot 1 of this embodiment is performed using one source as shown in FIG. 102B. It is executed by the code "LD (cPA_SEGCOM), BC". That is, in this embodiment, in the 7-segment LED driving process, when dynamically controlling the lighting of two-digit 7-segment LEDs, 7-segment common output data and 7-segment cathode output data are simultaneously output. This output control is also performed when displaying the press order display data on the instruction monitor in the information display 6.

この場合、7セグLED駆動処理のソースプログラム上において、7セグLEDのダイナミック点灯制御に必要な命令コード数を減らすことができる。それゆえ、本実施形態では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In this case, the number of instruction codes required for dynamic lighting control of the 7-segment LED can be reduced on the source program for the 7-segment LED drive process. Therefore, in this embodiment, the capacity of the source program (the used capacity of the main ROM 102) can be reduced, the free capacity can be secured (increased) in the main ROM 102, and the increased free capacity can be utilized. Therefore, the gameplay can be improved.

[タイマー更新処理]
本実施形態のパチスロ1のタイマー更新処理(図106参照)中のS952の処理(2バイトタイマーの更新処理)では、図107に示すように、ソースプログラム上において、メインCPU101専用命令コードである「DCPWLD」命令が用いられる。
[Timer update process]
In the process of S952 (2-byte timer update process) in the timer update process (see FIG. 106) of Pachislot 1 of this embodiment, as shown in FIG. DCPWLD” instruction is used.

タイマー更新処理において、「DCPWLD」命令を実行した場合、上述のように、タイマー数(2バイトタイマー数)の更新(減算)処理及びタイマー数を「0」に保持する処理の両方を実行することができる。この場合、両処理を別個に実行するための命令コードを設ける必要がなくなる。それゆえ、本実施形態では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In the timer update process, when the "DCPWLD" command is executed, as described above, both the process of updating (subtracting) the number of timers (the number of 2-byte timers) and the process of keeping the number of timers at "0" are executed. Can be done. In this case, there is no need to provide instruction codes for separately executing both processes. Therefore, in this embodiment, the capacity of the source program (the used capacity of the main ROM 102) can be reduced, the free capacity can be secured (increased) in the main ROM 102, and the increased free capacity can be utilized. Therefore, the gameplay can be improved.

<付記(本実施形態に係る発明のまとめ)>[第1~第12の発明の遊技機]
従来の遊技機において、遊技者にとって有利な有利状態(例えば、ART)中の単位遊技毎に、当該有利状態を継続させるか否かの上乗せ抽籤を行い、この上乗せ抽籤に当籤すると、当籤したセット数の分だけ当該有利状態を継続させるものが知られている(例えば、特開2013-17520号公報参照)。
<Additional notes (Summary of inventions related to this embodiment)> [Game machines of the first to twelfth inventions]
In conventional gaming machines, for each unit game during an advantageous state (for example, ART) that is advantageous to the player, an additional lottery is performed to determine whether or not to continue the advantageous state, and if this additional lottery is won, the winning set is A method is known that allows the advantageous state to continue for the same number of times (for example, see Japanese Patent Application Laid-Open No. 2013-17520).

しかしながら、特開2013-17520号公報に示す遊技機では、上乗せ抽籤に当籤したか否かによって有利状態が継続するか否か決定されるため、有利状態の継続に関する遊技性が単調となってしまうという問題があった。 However, in the gaming machine disclosed in Japanese Patent Application Laid-Open No. 2013-17520, whether or not the advantageous state continues is determined depending on whether or not the additional lottery is won, so the gameplay regarding the continuation of the advantageous state becomes monotonous. There was a problem.

第1~第12の発明は、このような背景のもとになされたものであり、有利状態の継続に関する遊技性を多彩なものとすることで、遊技の興趣を向上させることができる遊技機を提供することを目的とする。 The first to twelfth inventions have been made against this background, and provide a gaming machine that can improve the interest of gaming by providing a variety of gaming features related to the continuation of an advantageous state. The purpose is to provide

上記目的達成のため、本実施形態の遊技機によれば、以下の第1~第3の発明の遊技機を提供することができる。 In order to achieve the above object, according to the gaming machine of this embodiment, gaming machines of the following first to third inventions can be provided.

第1の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な停止操作の手順を報知する報知手段(例えば、表示装置11)と、
前記報知手段による報知が行われる有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の遊技期間に関する権利を付与可能な特定状態(例えば、RUSH状態)を制御する特定状態制御手段(例えば、メインCPU101)と、を備え、
前記内部当籤役決定手段は、前記特定状態において、内部当籤役として特定役(例えば、RT4における「7リプ」)を決定可能であり、
前記特定役は、特定の手順で停止操作が行われた場合、特定の図柄の組合せ(例えば、「7揃いリプ」)が表示可能であり、前記特定の手順とは異なる手順で停止操作が行われた場合、前記特定の図柄の組合せが表示されない内部当籤役であり、
前記特定状態制御手段は、
前記特定状態において、前記特定役が内部当籤役として決定された場合、
報知期間であれば、前記報知手段によって前記特定の手順を報知し、前記権利を付与可能であり、
前記報知期間でなければ、前記報知手段によって前記特定の手順を報知せず、前記権利を付与せず、
前記報知期間を予め付与する第1報知期間付与手段(例えば、メインCPU101による保障報知期間の付与)と、
前記特定状態において遊技毎に抽籤を行い、抽籤に非当籤となるまで、前記報知期間を付与する第2報知期間付与手段(例えば、メインCPU101による追加報知期間の付与)と、をさらに備えたことを特徴とすることができる。
The gaming machine of the first invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display columns,
Internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
When a player performs a start operation, a symbol variation start control means (for example, reel rotation start processing by the main CPU 101) starts displaying the symbol variation;
When a player performs a stop operation, a symbol fluctuation stop control means (for example, reel stop control processing by the main CPU 101) stops the fluctuating display of symbols based on the internal winning combination determined by the internal winning combination determining means. and,
Notifying means (for example, display device 11) for notifying the procedure of a stop operation that is advantageous to the player;
Advantageous state control means (for example, main CPU 101) that controls an advantageous state (for example, ART state) in which notification is performed by the notification means;
A specific state control means (for example, main CPU 101) that controls a specific state (for example, RUSH state) in which rights regarding the advantageous state gaming period can be granted;
The internal winning combination determining means is capable of determining a specific winning combination (for example, "7 RIP" in RT4) as the internal winning combination in the specific state,
In the specific combination, when the stop operation is performed in a specific procedure, a specific combination of symbols (for example, "7-set reply") can be displayed, and when the stop operation is performed in a procedure different from the specific procedure. If the combination of the specific symbols is an internal winning combination that is not displayed,
The specific state control means includes:
In the specific state, if the specific combination is determined as an internal winning combination,
During the notification period, the notification means can notify the specific procedure and grant the right;
If it is not the notification period, the notification means does not notify the specific procedure and does not grant the right;
a first notification period provisioning means for providing the notification period in advance (for example, provision of a guaranteed notification period by the main CPU 101);
The game machine further comprises a second notification period providing means (for example, provision of an additional notification period by the main CPU 101) that performs a lottery for each game in the specific state and provides the notification period until the lottery becomes non-winning. can be characterized by

上記構成の遊技機では、複数の異なる契機によって報知期間の付与(例えば、保障報知期間の付与、及び追加報知期間の付与)が行われ、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、RUSH状態)において、報知期間であれば、特定の報知が行われることに応じて、当該権利が付与されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 In the gaming machine configured as described above, the notification period is granted (for example, the guarantee notification period is granted and the additional notification period is granted) based on a plurality of different triggers, and the right to the gaming period in an advantageous state (for example, ART state) is granted. In a specific grantable state (for example, RUSH state), the right is granted in response to a specific notification being made during the notification period. Therefore, the gameplay regarding the continuation of advantageous conditions can be varied, and the interest of the game can be improved.

また、第2の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な停止操作の手順を報知する報知手段(例えば、表示装置11)と、
前記報知手段による報知が行われる有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の遊技期間に関する権利を付与可能な特定状態(例えば、特別RUSH状態)を制御する特定状態制御手段(例えば、メインCPU101)と、を備え、
前記内部当籤役決定手段は、前記特定状態において、内部当籤役として特定役(例えば、RT4における「7リプ」)を決定可能であり、
前記特定役は、特定の手順で停止操作が行われた場合、特定の図柄の組合せ(例えば、「7揃いリプ」)が表示可能であり、前記特定の手順とは異なる手順で停止操作が行われた場合、所定の図柄の組合せ(例えば、「RT3移行リプ」)が表示される内部当籤役であり、
前記特定状態制御手段は、
前記特定状態において、前記特定役が内部当籤役として決定された場合、
報知期間であれば、前記報知手段によって前記特定の手順を報知し、前記特定の図柄の組合せが表示されたときに前記権利を付与可能であり、
前記報知期間でなければ、前記報知手段によって前記特定の手順を報知せず、前記所定の図柄の組合せが表示されたときに前記特定状態を終了させ、
前記特定状態において、前記特定役とは異なる所定役(例えば、RT4における「7リプ」以外)が内部当籤役として決定された場合、前記報知期間であるか否かにかかわらず、前記特定状態を継続させ、
前記特定状態が所定期間(例えば、9ゲーム間)継続した場合、さらに前記権利を付与可能であることを特徴とすることができる。
Moreover, the gaming machine of the second invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display columns,
Internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
When a player performs a start operation, a symbol variation start control means (for example, reel rotation start processing by the main CPU 101) starts displaying the symbol variation;
When a player performs a stop operation, a symbol fluctuation stop control means (for example, reel stop control processing by the main CPU 101) stops the fluctuating display of symbols based on the internal winning combination determined by the internal winning combination determining means. and,
Notifying means (for example, display device 11) for notifying the procedure of a stop operation that is advantageous to the player;
Advantageous state control means (for example, main CPU 101) that controls an advantageous state (for example, ART state) in which notification is performed by the notification means;
A specific state control means (e.g., main CPU 101) that controls a specific state (e.g., special RUSH state) in which rights regarding the advantageous state gaming period can be granted;
The internal winning combination determining means is capable of determining a specific winning combination (for example, "7 RIP" in RT4) as the internal winning combination in the specific state,
In the specific combination, when the stop operation is performed in a specific procedure, a specific combination of symbols (for example, "7-set reply") can be displayed, and when the stop operation is performed in a procedure different from the specific procedure. This is an internal winning combination in which a predetermined combination of symbols (for example, "RT3 transition reply") is displayed when
The specific state control means includes:
In the specific state, if the specific combination is determined as an internal winning combination,
If it is a notification period, the notification means can notify the specific procedure and the right can be granted when the specific combination of symbols is displayed,
If it is not the notification period, the specific procedure is not notified by the notification means, and the specific state is ended when the predetermined combination of symbols is displayed;
In the specific state, if a predetermined combination different from the specific combination (for example, other than "7 Rep" in RT4) is determined as an internal winning combination, regardless of whether it is the notification period or not, the specific state continue,
If the specific state continues for a predetermined period (for example, nine games), the right can be further granted.

上記構成の遊技機では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、特別RUSH状態)において、特定役(例えば、RT4における「7リプ」)に当籤したときに、報知期間であれば、特定の報知が行われることに応じて、当該権利が付与される一方、報知期間でなければ、特定の報知が行われずに特定状態が終了するが、報知期間でなくとも、所定役(例えば、RT4における「7リプ」以外)に当籤した場合には、特定状態が継続する。そして、特定状態が所定期間(例えば、9ゲーム間)継続した場合には、別途当該権利が付与されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 In the gaming machine with the above configuration, in a specific state (e.g., special RUSH state) in which a right can be granted for a gaming period in an advantageous state (e.g., ART state), when a player wins a specific combination (e.g., "7 Reply" in RT4). Sometimes, if it is a notification period, the right is granted in response to a specific notification being made, while if it is not a notification period, the specific state ends without the specific notification being made, but the notification period Even if it is not, if a predetermined combination (for example, other than "7 reply" in RT4) is won, the specific state continues. Then, if the specific state continues for a predetermined period (for example, nine games), the corresponding right is separately granted. Therefore, the gameplay regarding the continuation of advantageous conditions can be varied, and the interest of the game can be improved.

また、第3の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な停止操作の手順を報知する報知手段(例えば、表示装置11)と、
前記報知手段による報知が行われる有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の遊技期間に関する権利を付与可能な特定状態(例えば、特別RUSH状態)を制御する特定状態制御手段(例えば、メインCPU101)と、を備え、
前記内部当籤役決定手段は、前記特定状態において、内部当籤役として特定役(例えば、RT4における「7リプ」)を決定可能であり、
前記特定役は、特定の手順で停止操作が行われた場合、特定の図柄の組合せ(例えば、「7揃いリプ」)が表示可能であり、前記特定の手順とは異なる手順で停止操作が行われた場合、所定の図柄の組合せ(例えば、「RT3移行リプ」)が表示される内部当籤役であり、
前記特定状態において、前記特定役が内部当籤役として決定された場合、
報知期間であれば、前記報知手段によって前記特定の手順を報知し、前記特定の図柄の組合せが表示されたときに前記権利を付与可能であり、
前記報知期間でなければ、前記報知手段によって前記特定の手順を報知せず、前記所定の図柄の組合せが表示されたときに前記特定状態を終了させ、
前記特定状態において、前記特定役とは異なる所定役(例えば、RT4における「7リプ」以外)が内部当籤役として決定された場合、前記報知期間であるか否かにかかわらず、前記特定状態を継続させ、
前記特定状態が所定期間(例えば、9ゲーム間)継続した場合、さらに前記権利を付与可能であり、
前記特定状態が前記所定期間継続せずに終了した場合、その中途の継続期間を、次回の前記特定状態まで保持し、次回の前記特定状態では、保持された中途の継続期間から前記所定期間が再開されることを特徴とすることができる。
Moreover, the gaming machine of the third invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display columns,
Internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
When a player performs a start operation, a symbol variation start control means (for example, reel rotation start processing by the main CPU 101) starts displaying the symbol variation;
When a player performs a stop operation, a symbol fluctuation stop control means (for example, reel stop control processing by the main CPU 101) stops the fluctuating display of symbols based on the internal winning combination determined by the internal winning combination determining means. and,
Notifying means (for example, display device 11) for notifying the procedure of a stop operation that is advantageous to the player;
Advantageous state control means (for example, main CPU 101) that controls an advantageous state (for example, ART state) in which notification is performed by the notification means;
A specific state control means (e.g., main CPU 101) that controls a specific state (e.g., special RUSH state) in which rights regarding the advantageous state gaming period can be granted;
The internal winning combination determining means is capable of determining a specific winning combination (for example, "7 RIP" in RT4) as the internal winning combination in the specific state,
In the specific combination, when the stop operation is performed in a specific procedure, a specific combination of symbols (for example, "7-set reply") can be displayed, and when the stop operation is performed in a procedure different from the specific procedure. This is an internal winning combination in which a predetermined combination of symbols (for example, "RT3 transition reply") is displayed when
In the specific state, if the specific combination is determined as an internal winning combination,
If it is a notification period, the notification means can notify the specific procedure and the right can be granted when the specific combination of symbols is displayed,
If it is not the notification period, the specific procedure is not notified by the notification means, and the specific state is ended when the predetermined combination of symbols is displayed;
In the specific state, if a predetermined combination different from the specific combination (for example, other than "7 Rep" in RT4) is determined as an internal winning combination, regardless of whether it is the notification period or not, the specific state continue,
If the specific state continues for a predetermined period (for example, 9 games), the right can be further granted;
If the specific state ends without continuing for the predetermined period, the interim duration is retained until the next specific state, and in the next specific state, the predetermined period is extended from the retained interim duration. It can be characterized by being restarted.

上記構成の遊技機では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、特別RUSH状態)において、特定役(例えば、RT4における「7リプ」)に当籤したときに、報知期間であれば、特定の報知が行われることに応じて、当該権利が付与される一方、報知期間でなければ、特定の報知が行われずに特定状態が終了するが、報知期間でなくとも、所定役(例えば、RT4における「7リプ」以外)に当籤した場合には、特定状態が継続する。そして、特定状態が所定期間(例えば、9ゲーム間)継続した場合には、別途当該権利が付与されるように構成されている。また、特定状態が所定期間継続せずに終了した場合であっても、その中途の継続期間が次回の特定状態まで保持され、次回の特定状態では、保持された中途の継続期間から所定期間が再開されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 In the gaming machine with the above configuration, in a specific state (e.g., special RUSH state) in which a right can be granted for a gaming period in an advantageous state (e.g., ART state), when a player wins a specific combination (e.g., "7 Reply" in RT4). Sometimes, if it is a notification period, the right is granted in response to a specific notification being made, while if it is not a notification period, the specific state ends without the specific notification being made, but the notification period Even if it is not, if a predetermined combination (for example, other than "7 reply" in RT4) is won, the specific state continues. Then, if the specific state continues for a predetermined period (for example, nine games), the corresponding right is separately granted. Furthermore, even if a specific state ends without continuing for a predetermined period, the interim duration will be retained until the next specific state, and in the next specific state, the predetermined period will be extended from the retained interim duration. Configured to be resumed. Therefore, the gameplay regarding the continuation of advantageous conditions can be varied, and the interest of the game can be improved.

また、第2又は第3の発明の遊技機において、
前記特定状態が前記所定期間継続した後、さらに前記特定状態が前記所定期間継続した場合、さらに前記権利を付与可能であることを特徴とすることができる。
Further, in the gaming machine of the second or third invention,
After the specific state continues for the predetermined period, if the specific state continues for the predetermined period, the right can be further granted.

上記構成の遊技機では、特定状態が所定期間継続する毎に、遊技期間に関する権利が付与されるように構成されていることから、特定状態が継続した期間に応じて、複数の権利が付与される場合がある。すなわち、報知期間でなくとも、例えば、所定役が当籤し続けて特定状態が継続し続けた場合には、多くの当該権利を得ることができる場合がある。したがって、特定状態における権利付与の期待感をさらに向上させることができる。 The gaming machine with the above configuration is configured so that rights related to the gaming period are granted each time a specific state continues for a predetermined period, so multiple rights are granted depending on the period that a specific state continues. There may be cases. That is, even if it is not the notification period, for example, if the predetermined combination continues to be won and the specific state continues, it may be possible to obtain many rights. Therefore, it is possible to further improve expectations for the granting of rights in a specific state.

また、上記目的達成のため、本実施形態の遊技機によれば、以下の第4~第6の発明の遊技機を提供することができる。 Furthermore, in order to achieve the above object, according to the gaming machine of this embodiment, gaming machines of the following fourth to sixth inventions can be provided.

第4の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の遊技期間に関する権利を付与可能な特定状態(例えば、バトル状態)を制御する特定状態制御手段(例えば、メインCPU101)と、を備え、
前記特定状態制御手段は、
所定期間(例えば、8ゲーム)、前記特定状態に制御することが可能であり、
前記所定期間内において、ポイントを付与可能であり、
前記所定期間内において付与されたポイントが第1の値(例えば、「10」)以上となった場合に、前記権利を付与可能であり、
前記権利を付与するときに、前記所定期間内において付与されたポイントが前記第1の値より大きい第2の値(例えば、「15」)以上である場合には、前記所定期間内において付与されたポイントが前記第1の値以上かつ前記第2の値未満である場合よりも、前記権利の付与に関する有利度合いが高まる、ことを特徴とすることができる。
The gaming machine of the fourth invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display columns,
Internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
When a player performs a start operation, a symbol variation start control means (for example, reel rotation start processing by the main CPU 101) starts displaying the symbol variation;
When a player performs a stop operation, a symbol fluctuation stop control means (for example, reel stop control processing by the main CPU 101) stops the fluctuating display of symbols based on the internal winning combination determined by the internal winning combination determining means. and,
Advantageous state control means (for example, main CPU 101) that controls an advantageous state (for example, ART state) that is advantageous to the player;
A specific state control means (e.g., main CPU 101) for controlling a specific state (e.g., battle state) in which rights regarding the advantageous state gaming period can be granted;
The specific state control means is
It is possible to control the specific state for a predetermined period (for example, 8 games),
Points can be awarded within the predetermined period,
The right can be granted when the points awarded within the predetermined period are equal to or higher than a first value (for example, "10"),
When granting the rights, if the points granted within the predetermined period are equal to or greater than a second value (for example, "15") that is greater than the first value, the points shall be granted within the predetermined period. The invention may be characterized in that the degree of advantage in granting the right is higher than when the number of points obtained is equal to or greater than the first value and less than the second value.

上記構成の遊技機では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイント以上となった場合に当該権利が付与されるとともに、規定ポイント以上のどの範囲内であるかに応じて当該権利の付与に関する有利度合いが異なる場合がある。具体的には、付与されたポイントが、第2の値(例えば、「15」)以上となった場合には、第1の値(例えば、「10」)以上かつ第2の値未満となった場合よりも、当該権利の付与に関する有利度合いが高まるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 In the gaming machine with the above configuration, points awarded within a predetermined period (e.g., 8 games) are specified in a specific state (e.g., battle state) in which rights can be granted for a gaming period in an advantageous state (e.g., ART state). The right is granted when the number of points is exceeded, and the degree of advantage regarding the granting of the right may vary depending on the range within which the number of points exceeds the specified number of points. Specifically, if the awarded points are equal to or greater than the second value (for example, "15"), the points awarded are equal to or greater than the first value (for example, "10") and less than the second value. The structure is such that the granting of such rights is more advantageous than if the rights were granted. Therefore, the gameplay regarding the continuation of advantageous conditions can be varied, and the interest of the game can be improved.

また、第4の発明の遊技機において、
前記所定期間は、所定数の単位遊技(例えば、8ゲーム)を実行した場合、又は前記所定数の単位遊技を実行する前に前記第2の値より大きい第3の値(例えば、「20」)以上のポイントが付与された場合に終了するものであり、
前記所定期間内において付与されたポイントが前記第1の値以上となった場合に、前記権利が必ず付与されることを特徴とすることができる。
Further, in the gaming machine of the fourth invention,
The predetermined period may be set to a third value larger than the second value (for example, "20") when a predetermined number of unit games (e.g., 8 games) is executed or before executing the predetermined number of unit games. ) or more points are awarded.
It may be characterized in that the right is always granted when the points awarded within the predetermined period are equal to or greater than the first value.

上記構成の遊技機では、付与されたポイントが規定ポイント以上のどの範囲内であるかに応じて、権利付与に関する有利度合いが異なる場合はあるものの、規定ポイント以上となった場合には当該権利が必ず付与されるように構成されている。したがって、遊技者の権利付与に対する期待感を損なうことなく、特定状態における遊技性を多彩なものとすることができる。 In gaming machines with the above configuration, the degree of advantage in granting rights may differ depending on the range in which the points awarded are above the specified points, but if the points exceed the specified points, the rights will be granted. It is configured so that it is always granted. Therefore, it is possible to make the gameplay in a specific state more diverse without impairing the player's expectations regarding the granting of rights.

また、第5の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の遊技期間に関する権利を付与可能な特定状態(例えば、バトル状態)を制御する特定状態制御手段(例えば、メインCPU101)と、を備え、
前記特定状態制御手段は、
所定期間(例えば、8ゲーム)、前記特定状態に制御することが可能であり、
前記所定期間内における遊技毎に、ポイントを付与可能であり、
前記所定期間内において付与されたポイントが第1の値(例えば、「10」)以上となった場合、前記所定期間が終了するときに前記権利を付与可能であり、
前記権利を付与するときに、前記所定期間内において付与されたポイントに応じて、前記権利の付与に関する有利度合いが異なる場合があり、
前記ポイントは、前記第1の値と、前記第1の値より大きい第2の値(例えば、「15」)と、前記第2の値より大きい第3の値(例えば、「20」)と、を含む所定範囲内で加算可能なものであり、
前記所定期間内において付与されたポイントが前記第3の値以上となった場合には、前記第3の値未満で前記所定期間が終了するときよりも前記権利の付与に関する有利度合いが高まる、ことを特徴とすることができる。
Furthermore, the gaming machine of the fifth invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display columns,
Internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
When a player performs a start operation, a symbol variation start control means (for example, reel rotation start processing by the main CPU 101) starts displaying the symbol variation;
When a player performs a stop operation, a symbol fluctuation stop control means (for example, reel stop control processing by the main CPU 101) stops the fluctuating display of symbols based on the internal winning combination determined by the internal winning combination determining means. and,
Advantageous state control means (for example, main CPU 101) that controls an advantageous state (for example, ART state) that is advantageous to the player;
A specific state control means (e.g., main CPU 101) for controlling a specific state (e.g., battle state) in which rights regarding the advantageous state gaming period can be granted;
The specific state control means is
It is possible to control the specific state for a predetermined period (for example, 8 games),
Points can be awarded for each game played within the predetermined period,
If the points awarded within the predetermined period are equal to or greater than a first value (for example, "10"), the right can be granted when the predetermined period ends;
When granting the right, the degree of advantage regarding granting the right may vary depending on the points granted within the predetermined period,
The points include the first value, a second value greater than the first value (for example, "15"), and a third value greater than the second value (for example, "20"). can be added within a predetermined range including ,
If the points awarded within the predetermined period are equal to or higher than the third value, the degree of advantage in granting the right is higher than when the predetermined period ends with less than the third value. can be characterized by

上記構成の遊技機では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイント以上となった場合に当該権利が付与されるとともに、規定ポイント以上のどの範囲内であるかに応じて当該権利の付与に関する有利度合いが異なる場合がある。具体的には、所定期間が終了するときに、付与されているポイントが、第3の値(例えば、「20」)以上となっている場合には、第3の値未満となっている場合よりも、当該権利の付与に関する有利度合いが高まるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 In the gaming machine with the above configuration, points awarded within a predetermined period (e.g., 8 games) are specified in a specific state (e.g., battle state) in which rights can be granted for a gaming period in an advantageous state (e.g., ART state). The right is granted when the number of points is exceeded, and the degree of advantage regarding the granting of the right may vary depending on the range within which the number of points exceeds the specified number of points. Specifically, when the predetermined period ends, if the points awarded are at least a third value (for example, "20"), or if they are less than the third value. The system is structured so that the degree of advantage in granting such rights increases. Therefore, the gameplay regarding the continuation of advantageous conditions can be varied, and the interest of the game can be improved.

また、第5の発明の遊技機において、
前記権利を付与可能な前記所定範囲には、前記第1の値が含まれかつ前記第2の値及び前記第3の値が含まれない第1の範囲と、前記第2の値が含まれかつ前記第1の値及び前記第3の値が含まれない第2の範囲と、前記第3の値が含まれかつ前記第1の値及び前記第2の値が含まれない第3の範囲と、が含まれ、
前記権利を付与するときに、
前記所定期間内において付与されたポイントが前記第1の範囲である場合よりも前記第2の範囲である場合のほうが前記権利の付与に関する有利度合いが高まり、
前記所定期間内において付与されたポイントが前記第2の範囲である場合よりも前記第3の範囲である場合のほうが前記権利の付与に関する有利度合いが高まる、ことを特徴とすることができる。
Further, in the gaming machine of the fifth invention,
The predetermined range to which the right can be granted includes a first range that includes the first value and excludes the second value and the third value, and the second value. and a second range that does not include the first value and the third value, and a third range that includes the third value and does not include the first value and the second value. and includes,
When granting said rights,
The degree of advantage in granting the right is higher when the points awarded within the predetermined period are within the second range than when the points are within the first range,
It may be characterized in that the degree of advantage regarding the granting of the right is higher when the points awarded within the predetermined period are within the third range than when the points are within the second range.

上記構成の遊技機では、付与されたポイントが規定ポイント以上のどの範囲内であるかに応じて、権利付与に関する有利度合いが順次高まるように構成されている。したがって、特定状態における権利付与に関する期待感を順次高めることができ、遊技の興趣を向上させることができる。 The gaming machine configured as described above is configured such that the degree of advantage in granting rights increases sequentially depending on within which range the awarded points are greater than or equal to the specified points. Therefore, the expectation regarding the granting of rights in a specific state can be gradually increased, and the interest of the game can be improved.

また、第6の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の遊技期間に関する権利を付与可能な特定状態(例えば、バトル状態)を制御する特定状態制御手段(例えば、メインCPU101)と、を備え、
前記特定状態制御手段は、
所定期間(例えば、8ゲーム)、前記特定状態に制御することが可能であり、
前記所定期間内における遊技毎に、ポイントを付与可能であり、
前記所定期間内において付与されたポイントが規定ポイント以上となった場合、前記所定期間が終了するときに前記権利を付与可能であり、
前記権利を付与するときに、前記所定期間内において付与されたポイントに応じて、前記権利の付与に関する有利度合いが異なる場合があり、
前記所定期間内における遊技毎に、ポイントが付与されやすい付与有利遊技(例えば、ダメージ期待度「高」)であるか、ポイントが付与されにくい付与不利遊技(例えば、ダメージ期待度「低」)であるか、を予め決定可能であり、
前記特定状態における現在の遊技が、前記付与有利遊技であるか、前記付与不利遊技であるか、を遊技者に報知可能な特定報知手段(例えば、表示装置11)をさらに備えたことを特徴とすることができる。
Moreover, the gaming machine of the sixth invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display columns,
Internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
When a player performs a start operation, a symbol variation start control means (for example, reel rotation start processing by the main CPU 101) starts displaying the symbol variation;
When a player performs a stop operation, a symbol fluctuation stop control means (for example, reel stop control processing by the main CPU 101) stops the fluctuating display of symbols based on the internal winning combination determined by the internal winning combination determining means. and,
Advantageous state control means (for example, main CPU 101) that controls an advantageous state (for example, ART state) that is advantageous to the player;
A specific state control means (e.g., main CPU 101) for controlling a specific state (e.g., battle state) in which rights regarding the advantageous state gaming period can be granted;
The specific state control means is
It is possible to control the specific state for a predetermined period (for example, 8 games),
Points can be awarded for each game played within the predetermined period,
If the points awarded within the predetermined period exceed the specified points, the right can be granted when the predetermined period ends;
When granting the right, the degree of advantage regarding granting the right may vary depending on the points granted within the predetermined period,
Each game within the predetermined period is an advantageous game in which points are easily awarded (for example, damage expectation level is "high") or an unfavorable game in which points are difficult to be awarded (for example, damage expectation level is "low"). It is possible to determine in advance whether there is
The present invention further includes a specific notification means (for example, a display device 11) capable of informing the player whether the current game in the specific state is the advantageous award game or the disadvantageous award game. can do.

上記構成の遊技機では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイント以上となった場合に当該権利が付与されるとともに、規定ポイント以上のどの範囲内であるかに応じて当該権利の付与に関する有利度合いが異なる場合がある。また、特定状態では、ポイントが付与されやすい遊技(例えば、ダメージ期待度「高」)であるか、ポイントが付与されにくい遊技(例えば、ダメージ期待度「低」)であるかかが予め決定され、そのいずれの遊技であるかが報知されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 In the gaming machine with the above configuration, points awarded within a predetermined period (e.g., 8 games) are specified in a specific state (e.g., battle state) in which rights can be granted for a gaming period in an advantageous state (e.g., ART state). The right is granted when the number of points is exceeded, and the degree of advantage regarding the granting of the right may vary depending on the range within which the number of points exceeds the specified number of points. In addition, in a specific state, it is determined in advance whether the game is likely to give points (for example, damage expectation is "high") or the game is difficult to give points (for example, damage expectation is "low"). , it is configured so that it is notified which game it is. Therefore, the gameplay regarding the continuation of advantageous conditions can be varied, and the interest of the game can be improved.

また、上記目的達成のため、本実施形態の遊技機によれば、以下の第7~第9の発明の遊技機を提供することができる。 Furthermore, in order to achieve the above object, according to the gaming machine of this embodiment, gaming machines of the following seventh to ninth inventions can be provided.

第7の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の遊技期間に関する権利を付与可能な特定状態(例えば、バトル状態)を制御する特定状態制御手段(例えば、メインCPU101)と、を備え、
前記特定状態制御手段は、
所定期間(例えば、8ゲーム)、前記特定状態に制御することが可能であり、
前記所定期間内において、ポイントを付与可能であり、
前記所定期間内において付与されたポイントが規定ポイントとなった場合に、前記権利を付与可能であり、
前記特定状態として、第1特定状態(例えば、「通常パターン」)又は第2特定状態(例えば、「特殊パターン」)に制御可能であり、
前記所定期間内において付与されたポイントが前記規定ポイントとならずに前記特定状態が終了する場合、前記第1特定状態であれば、前記所定期間内において付与されたポイントを持ち越さず、前記第2特定状態であれば、前記所定期間内において付与されたポイントを持ち越す、ことを特徴とすることができる。
The gaming machine of the seventh invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display columns,
Internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
When a player performs a start operation, a symbol variation start control means (for example, reel rotation start processing by the main CPU 101) starts displaying the symbol variation;
When a player performs a stop operation, a symbol fluctuation stop control means (for example, reel stop control processing by the main CPU 101) stops the fluctuating display of symbols based on the internal winning combination determined by the internal winning combination determining means. and,
Advantageous state control means (for example, main CPU 101) that controls an advantageous state (for example, ART state) that is advantageous to the player;
A specific state control means (e.g., main CPU 101) for controlling a specific state (e.g., battle state) in which rights regarding the advantageous state gaming period can be granted;
The specific state control means is
It is possible to control the specific state for a predetermined period (for example, 8 games),
Points can be awarded within the predetermined period,
The right can be granted when the points awarded within the predetermined period reach the prescribed points,
The specific state can be controlled to a first specific state (for example, "normal pattern") or a second specific state (for example, "special pattern"),
If the specified state ends without the points awarded within the predetermined period becoming the specified points, if the specified state is the first specific state, the points awarded within the predetermined period are not carried over and the second In a specific state, points awarded within the predetermined period may be carried over.

上記構成の遊技機では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイントとなった場合には、当該権利が付与される一方、付与されたポイントが規定ポイントとならなかった場合には、当該権利は付与されないが、この場合、第2特定状態(例えば、「特殊パターン」)であれば、付与されたポイントが次回以降の特定状態に持ち越されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 In the gaming machine with the above configuration, points awarded within a predetermined period (e.g., 8 games) are specified in a specific state (e.g., battle state) in which rights can be granted for a gaming period in an advantageous state (e.g., ART state). If the points become points, the right will be granted, while if the granted points do not reach the prescribed points, the right will not be granted. pattern"), the system is configured so that the awarded points are carried over to the next specific state. Therefore, the gameplay regarding the continuation of advantageous conditions can be varied, and the interest of the game can be improved.

また、第8の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の遊技期間に関する権利を付与可能な特定状態(例えば、バトル状態)を制御する特定状態制御手段(例えば、メインCPU101)と、を備え、
前記特定状態制御手段は、
所定期間(例えば、8ゲーム)、前記特定状態に制御することが可能であり、
前記所定期間内において、ポイントを付与可能であり、
前記所定期間内において付与されたポイントが規定ポイントとなった場合に、前記権利を付与可能であり、
前記特定状態として、第1特定状態(例えば、「通常パターン」)又は第2特定状態(例えば、「特殊パターン」)に制御可能であり、
前記所定期間内において付与されたポイントが前記規定ポイントとならずに前記特定状態が終了する場合、前記第1特定状態であれば、前記所定期間内において付与されたポイントを持ち越さず、前記第2特定状態であれば、前記所定期間内において付与されたポイントを持ち越し、
前記第2特定状態が終了して、次に前記特定状態を開始する場合には、前記第2特定状態に制御し、当該第2特定状態を持ち越したポイントから再開させる、ことを特徴とすることができる。
Moreover, the gaming machine of the eighth invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display columns,
Internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
When a player performs a start operation, a symbol variation start control means (for example, reel rotation start processing by the main CPU 101) starts displaying the symbol variation;
When a player performs a stop operation, a symbol fluctuation stop control means (for example, reel stop control processing by the main CPU 101) stops the fluctuating display of symbols based on the internal winning combination determined by the internal winning combination determining means. and,
Advantageous state control means (for example, main CPU 101) that controls an advantageous state (for example, ART state) that is advantageous to the player;
A specific state control means (e.g., main CPU 101) for controlling a specific state (e.g., battle state) in which rights regarding the advantageous state gaming period can be granted;
The specific state control means is
It is possible to control the specific state for a predetermined period (for example, 8 games),
Points can be awarded within the predetermined period,
The right can be granted when the points awarded within the predetermined period reach the prescribed points,
The specific state can be controlled to a first specific state (for example, "normal pattern") or a second specific state (for example, "special pattern"),
If the specified state ends without the points awarded within the predetermined period becoming the specified points, if the specified state is the first specific state, the points awarded within the predetermined period are not carried over and the second If the condition is specified, the points awarded within the specified period will be carried over,
When the second specific state ends and the specific state is started next, the second specific state is controlled and restarted from the point where the second specific state was carried over. Can be done.

上記構成の遊技機では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイントとなった場合には、当該権利が付与される一方、付与されたポイントが規定ポイントとならなかった場合には、当該権利は付与されないが、この場合、第2特定状態(例えば、「特殊パターン」)であれば、次に特定状態を開始するときに、第2特定状態が前回の続きから行えるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 In the gaming machine with the above configuration, points awarded within a predetermined period (e.g., 8 games) are specified in a specific state (e.g., battle state) in which rights can be granted for a gaming period in an advantageous state (e.g., ART state). If the points become points, the right will be granted, while if the granted points do not reach the prescribed points, the right will not be granted. pattern"), the configuration is such that when starting the next specific state, the second specific state can be performed from where it left off from the previous one. Therefore, the gameplay regarding the continuation of advantageous conditions can be varied, and the interest of the game can be improved.

また、第9の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の遊技期間に関する権利を付与可能な特定状態(例えば、バトル状態)を制御する特定状態制御手段(例えば、メインCPU101)と、を備え、
前記特定状態制御手段は、
所定期間(例えば、8ゲーム)、前記特定状態に制御することが可能であり、
前記所定期間内における遊技毎に、ポイントを付与可能であり、
前記所定期間内において付与されたポイントが規定ポイント以上となった場合、前記所定期間が終了するときに前記権利を付与可能であり、
前記権利を付与する場合に、前記所定期間内において付与されたポイントに応じて、前記権利の内容を変動させ、
前記所定期間内において付与されたポイントが前記規定ポイントの最大値となった場合には、遊技者にとって最も有利な前記権利を付与可能とし、
前記特定状態として、第1特定状態(例えば、「通常パターン」)又は第2特定状態(例えば、「特殊パターン」)に制御可能であり、
前記所定期間内において付与されたポイントが前記規定ポイントとならずに前記特定状態が終了する場合、前記第1特定状態であれば、前記所定期間内において付与されたポイントを持ち越さず、前記第2特定状態であれば、前記所定期間内において付与されたポイントを持ち越す、ことを特徴とすることができる。
Moreover, the gaming machine of the ninth invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display columns,
Internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
When a player performs a start operation, a symbol variation start control means (for example, reel rotation start processing by the main CPU 101) starts displaying the symbol variation;
When a player performs a stop operation, a symbol fluctuation stop control means (for example, reel stop control processing by the main CPU 101) stops the fluctuating display of symbols based on the internal winning combination determined by the internal winning combination determining means. and,
Advantageous state control means (for example, main CPU 101) that controls an advantageous state (for example, ART state) that is advantageous to the player;
A specific state control means (e.g., main CPU 101) for controlling a specific state (e.g., battle state) in which rights regarding the advantageous state gaming period can be granted;
The specific state control means includes:
It is possible to control the specific state for a predetermined period (for example, 8 games),
Points can be awarded for each game played within the predetermined period,
If the points awarded within the predetermined period exceed the specified points, the right can be granted when the predetermined period ends;
When granting the right, the content of the right is varied according to the points granted within the predetermined period;
If the points awarded within the predetermined period reach the maximum value of the prescribed points, the most advantageous right for the player can be granted;
The specific state can be controlled to a first specific state (for example, "normal pattern") or a second specific state (for example, "special pattern"),
If the specified state ends without the points awarded within the predetermined period becoming the specified points, if the specified state is the first specific state, the points awarded within the predetermined period are not carried over and the second In a specific state, points awarded within the predetermined period may be carried over.

上記構成の遊技機では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイント以上となった場合には、当該権利が付与される一方、付与されたポイントが規定ポイントとならなかった場合には、当該権利は付与されないが、この場合、第2特定状態(例えば、「特殊パターン」)であれば、付与されたポイントが次回以降の特定状態に持ち越されるように構成されている。そして、特定状態では、付与されたポイントが多いほど、より有利な内容の当該権利が付与され得るように構成されている。すなわち、一旦、特定状態において当該権利が付与されなかった場合であっても、付与されたポイントが持ち越されていれば、次回以降の特定状態では、より有利な内容の当該権利が付与される期待度が高まることになる。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 In the gaming machine with the above configuration, points awarded within a predetermined period (e.g., 8 games) are specified in a specific state (e.g., battle state) in which rights can be granted for a gaming period in an advantageous state (e.g., ART state). If the number of points exceeds the specified number of points, the right will be granted, but if the number of points awarded does not reach the specified number of points, the right will not be granted. If it is a special pattern ("special pattern"), it is configured such that the awarded points are carried over to the next specific state. In a specific state, the more points awarded, the more advantageous the right can be granted. In other words, even if the right is not granted in a specific state, if the granted points are carried over, there is an expectation that the right will be granted with more advantageous content in subsequent specific states. The degree will increase. Therefore, the gameplay regarding the continuation of advantageous conditions can be varied, and the interest of the game can be improved.

また、上記目的達成のため、本実施形態の遊技機によれば、以下の第10~第12の発明の遊技機を提供することができる。 Furthermore, in order to achieve the above object, according to the gaming machine of this embodiment, gaming machines of the following tenth to twelfth inventions can be provided.

第10の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の遊技期間に関する権利を付与可能な権利付与手段(例えば、メインCPU101)と、を備え、
前記権利付与手段は、
前記有利状態の遊技期間を延長するか否かの抽籤が行われ得る第1の権利(例えば、下位特典であるCZストック)と、
前記有利状態の遊技期間を延長することを決定する第2の権利(例えば、上位特典であるRUSHストック)と、を付与可能であり、
前記第1の権利数が所定数(例えば、3つ)となった場合に、前記第2の権利を付与可能である、ことを特徴とすることができる。
The gaming machine of the tenth invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display columns,
Internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
When a player performs a start operation, a symbol variation start control means (for example, reel rotation start processing by the main CPU 101) starts displaying the symbol variation;
When a player performs a stop operation, a symbol fluctuation stop control means (for example, reel stop control processing by the main CPU 101) stops the fluctuating display of symbols based on the internal winning combination determined by the internal winning combination determining means. and,
Advantageous state control means (for example, main CPU 101) that controls an advantageous state (for example, ART state) that is advantageous to the player;
a rights granting means (for example, main CPU 101) capable of granting rights regarding the advantageous gaming period;
The rights granting means are:
A first right (for example, CZ stock, which is a lower benefit) that allows a lottery to be held as to whether or not to extend the advantageous gaming period;
It is possible to grant a second right (for example, RUSH stock, which is a high-ranking benefit) to decide to extend the gaming period in the advantageous state,
The second right may be granted when the number of first rights reaches a predetermined number (for example, three).

上記構成の遊技機では、有利状態(例えば、ART状態)の遊技期間に関する権利として、有利状態の遊技期間を延長するか否かの抽籤が行われ得る第1の権利(例えば、下位特典であるCZストック)と、有利状態の遊技期間を延長することを決定する第2の権利(例えば、上位特典であるRUSHストック)とがあり、第1の権利数が所定数(例えば、3つ)となった場合に、第2の権利が付与されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 In the gaming machine configured as described above, the first right (for example, a lower privilege) that allows a lottery to be held as a right regarding the gaming period in an advantageous state (for example, the ART state) as to whether or not to extend the gaming period in an advantageous state (for example, a lower privilege). CZ stock) and a second right that decides to extend the advantageous gaming period (for example, RUSH stock, which is a higher rank benefit), and if the number of first rights reaches a predetermined number (for example, three). The second right is granted when the second right is granted. Therefore, the gameplay regarding the continuation of advantageous conditions can be varied, and the interest of the game can be improved.

また、第11の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の遊技期間に関する権利を付与可能な権利付与手段(例えば、メインCPU101)と、を備え、
前記権利付与手段は、
前記有利状態の遊技期間を延長するか否かの抽籤が行われ得る第1の権利(例えば、下位特典であるCZストック)と、
前記有利状態の遊技期間を延長することを決定する第2の権利(例えば、上位特典であるRUSHストック)と、を付与可能であり、
前記第1の権利数が所定数(例えば、3つ)となった場合に、前記第2の権利を付与可能であるとともに、他の付与条件を満たした場合にも、前記第2の権利を付与可能であり、
前記権利付与手段により前記第2の権利が付与された場合に、前記第1の権利数が前記所定数増加したことを報知可能な付与報知手段(例えば、表示装置11)をさらに備えたことを特徴とすることができる。
Moreover, the gaming machine of the eleventh invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display columns,
Internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
When a player performs a start operation, a symbol variation start control means (for example, reel rotation start processing by the main CPU 101) starts displaying the symbol variation;
When a player performs a stop operation, a symbol fluctuation stop control means (for example, reel stop control processing by the main CPU 101) stops the fluctuating display of symbols based on the internal winning combination determined by the internal winning combination determining means. and,
Advantageous state control means (for example, main CPU 101) that controls an advantageous state (for example, ART state) that is advantageous to the player;
a rights granting means (for example, main CPU 101) capable of granting rights regarding the advantageous gaming period;
The rights granting means are:
A first right (for example, CZ stock, which is a lower benefit) that allows a lottery to be held as to whether or not to extend the advantageous gaming period;
It is possible to grant a second right (for example, RUSH stock, which is a high-ranking benefit) to decide to extend the gaming period in the advantageous state,
When the number of first rights reaches a predetermined number (for example, three), the second right can be granted, and also when other grant conditions are met, the second right can be granted. It is possible to grant
Further comprising a grant notification means (for example, a display device 11) capable of notifying that the number of first rights has increased by the predetermined number when the second right is granted by the right grant means. It can be a feature.

上記構成の遊技機では、有利状態(例えば、ART状態)の遊技期間に関する権利として、有利状態の遊技期間を延長するか否かの抽籤が行われ得る第1の権利(例えば、下位特典であるCZストック)と、有利状態の遊技期間を延長することを決定する第2の権利(例えば、上位特典であるRUSHストック)とがあり、第1の権利数が所定数(例えば、3つ)となった場合、及び他の付与条件を満たした場合に、第2の権利が付与されるが、このとき、遊技者には第1の権利数が所定数増加したことが報知されるように構成されている。すなわち、上位特典が付与された場合であっても、それを下位特典に変換して報知するようになっている。したがって、有利状態の継続に関する遊技性を多彩なものすることができ、遊技の興趣を向上させることができる。また、遊技性に基づく特典付与の法則性を利用して、興趣の高い報知を行うことができる。 In the gaming machine configured as described above, the first right (for example, a lower privilege) that allows a lottery to be held as a right regarding the gaming period in an advantageous state (for example, the ART state) as to whether or not to extend the gaming period in an advantageous state (for example, a lower privilege). CZ stock) and a second right that decides to extend the advantageous gaming period (for example, RUSH stock, which is a higher rank benefit), and if the number of first rights reaches a predetermined number (for example, three). The second right is granted when the second right is granted and other granting conditions are met, but at this time, the player is configured to be informed that the number of first rights has increased by a predetermined number. has been done. That is, even if a higher rank benefit is granted, it is converted into a lower rank benefit and notified. Therefore, it is possible to provide a variety of gaming features regarding the continuation of an advantageous state, and it is possible to improve the interest of the game. Furthermore, it is possible to provide highly interesting notifications by utilizing the rules of awarding benefits based on gameplay.

また、第12の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の遊技期間に関する権利を付与可能な権利付与手段(例えば、メインCPU101)と、を備え、
前記権利付与手段は、
前記有利状態の遊技期間を延長するか否かの抽籤が行われ得る第1の権利(例えば、下位特典であるCZストック)と、
前記有利状態の遊技期間を延長することを決定する第2の権利(例えば、上位特典であるRUSHストック)と、を付与可能であり、
前記第1の権利数が所定数(例えば、3つ)となった場合に、前記第2の権利を付与可能であり、
前記有利状態において、前記第1の権利数を報知する付与状態報知手段(例えば、サブ表示装置18)をさらに備えたことを特徴とすることができる。
Moreover, the gaming machine of the twelfth invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display columns,
Internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
When a player performs a start operation, a symbol fluctuation start control means (for example, reel rotation start processing by the main CPU 101) starts displaying the fluctuating symbols;
When a player performs a stop operation, a symbol fluctuation stop control means (for example, reel stop control processing by the main CPU 101) stops the fluctuating display of symbols based on the internal winning combination determined by the internal winning combination determining means. and,
Advantageous state control means (for example, main CPU 101) that controls an advantageous state (for example, ART state) that is advantageous to the player;
a rights granting means (for example, main CPU 101) capable of granting rights regarding the advantageous gaming period;
The rights granting means are:
A first right (for example, CZ stock, which is a lower benefit) that allows a lottery to be held as to whether or not to extend the advantageous gaming period;
It is possible to grant a second right (for example, RUSH stock, which is a high-ranking benefit) to decide to extend the gaming period in the advantageous state,
When the number of first rights reaches a predetermined number (for example, three), the second right can be granted;
In the advantageous state, the invention may further include grant state notification means (eg, sub-display device 18) for notifying the first number of rights.

上記構成の遊技機では、有利状態(例えば、ART状態)の遊技期間に関する権利として、有利状態の遊技期間を延長するか否かの抽籤が行われ得る第1の権利(例えば、下位特典であるCZストック)と、有利状態の遊技期間を延長することを決定する第2の権利(例えば、上位特典であるRUSHストック)とがあり、第1の権利数が所定数(例えば、3つ)となった場合に、第2の権利が付与される。そして、有利状態では、第1の権利数が報知されるように構成されている。すなわち、上位特典に変換され得る下位特典の数が遊技者に示されるようになっている。したがって、有利状態の継続に関する遊技性を多彩なものすることができ、遊技の興趣を向上させることができる。また、遊技性に基づく特典付与の法則性を利用して、興趣の高い報知を行うことができる。 In the gaming machine configured as described above, the first right (for example, a lower privilege) that allows a lottery to be held as a right regarding the gaming period in an advantageous state (for example, the ART state) as to whether or not to extend the gaming period in an advantageous state (for example, a lower privilege). CZ stock) and a second right that decides to extend the advantageous gaming period (for example, RUSH stock, which is a higher rank benefit), and if the number of first rights reaches a predetermined number (for example, three). The second right will be granted if the In an advantageous state, the first number of rights is notified. That is, the number of lower-level benefits that can be converted into higher-ranked benefits is shown to the player. Therefore, it is possible to provide a variety of gaming features regarding the continuation of an advantageous state, and it is possible to improve the interest of the game. Furthermore, it is possible to provide highly interesting notifications by utilizing the rules of awarding benefits based on gameplay.

また、第10~第12の発明の遊技機において、
前記有利状態制御手段は、
前記有利状態の遊技期間を経過したときに、
前記第2の権利が付与されている場合には、前記有利状態の遊技期間を付与可能な特定状態(例えば、RUSH状態)に移行可能な状態とし、
前記第1の権利が付与されている場合には、前記第1の権利数に応じた期間、前記特定状態に移行可能な状態とするか否かの抽籤が行われ得る特殊状態(例えば、引き戻し状態)に移行可能な状態とする、ことを特徴とすることができる。
Further, in the gaming machines of the tenth to twelfth inventions,
The advantageous state control means is
When the advantageous gaming period has passed,
If the second right has been granted, the gaming period in the advantageous state can be transferred to a specific state (for example, a RUSH state) in which the advantageous state can be granted;
If the first right is granted, a special state (for example, a withdrawal state) in which a lottery can be held to determine whether or not the state can be transitioned to the specific state for a period corresponding to the number of first rights. (state)).

上記構成の遊技機では、第1の権利数が所定数にならずに、有利状態の遊技期間が経過した場合であっても、第1の権利数に応じた期間で、有利状態の引き戻し抽籤が行われるように構成されている。すなわち、第2の権利(上位特典)が付与されない場合であっても、付与された第1の権利(下位特典)が無駄となることがないようになっている。したがって、有利状態の遊技期間を延長することが決定されていない場合であっても、それによって遊技の興趣が低下してしまうことを抑制し、遊技者の期待感を維持することができる。 In the gaming machine configured as described above, even if the first number of rights does not reach the predetermined number and the advantageous state gaming period has elapsed, the advantageous state pullback lottery is executed for a period corresponding to the first number of rights. is configured to take place. That is, even if the second right (higher privilege) is not granted, the granted first right (lower privilege) is not wasted. Therefore, even if it has not been decided to extend the advantageous gaming period, it is possible to prevent the game from becoming less interesting and maintain the expectations of the players.

[第13~第15の発明の遊技機]
従来の遊技機において、遊技者にとって有利な有利状態(例えば、ボーナスゲーム)の移行確率が異なる複数のモードを有するものが知られている(例えば、特開2005-287880号公報参照)。
[Game machines of the thirteenth to fifteenth inventions]
Conventional gaming machines are known to have a plurality of modes with different transition probabilities of advantageous states (for example, bonus games) that are advantageous to players (see, for example, Japanese Patent Laid-Open No. 2005-287880).

しかしながら、このような複数のモード(抽籤状態)を用いた遊技性には、さらなる改良の余地があるものと考えられる。 However, it is thought that there is room for further improvement in the gameplay using such multiple modes (lottery states).

第13~第15の発明は、このような背景のもとになされたものであり、有利状態に関する複数の抽籤状態を有する遊技機において、その遊技の興趣を向上させることができる遊技機を提供することを目的とする。 The thirteenth to fifteenth inventions have been made against this background, and provide a gaming machine that can improve the interest of the game in a gaming machine that has a plurality of lottery states related to advantageous states. The purpose is to

上記目的達成のため、本実施形態の遊技機によれば、以下の第13~第15の発明の遊技機を提供することができる。 In order to achieve the above object, according to the gaming machine of this embodiment, gaming machines of the following thirteenth to fifteenth inventions can be provided.

第13の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)に関する複数の抽籤状態(例えば、通常モード)を有し、所定の移行条件に基づいて複数の前記抽籤状態の間を移行制御可能な抽籤状態制御手段(例えば、メインCPU101)と、
前記抽籤状態制御手段による前記抽籤状態の移行制御が優遇される優遇状態(例えば、特定モード)と、当該優遇状態でない非優遇状態(例えば、非特定モード)と、を有し、特定の移行条件に基づいて前記優遇状態と前記非優遇状態との間を移行制御可能な優遇状態制御手段(例えば、メインCPU101)と、
前記優遇状態であるか前記非優遇状態であるかにかかわらず、前記抽籤状態制御手段により移行制御された前記抽籤状態に基づいて、前記有利状態を付与するか否かを決定可能な有利状態付与決定手段(例えば、メインCPU101)と、を備えたことを特徴とすることができる。
The gaming machine of the thirteenth invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display columns,
Internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
When a player performs a start operation, a symbol variation start control means (for example, reel rotation start processing by the main CPU 101) starts displaying the symbol variation;
When a player performs a stop operation, a symbol fluctuation stop control means (for example, reel stop control processing by the main CPU 101) stops the fluctuating display of symbols based on the internal winning combination determined by the internal winning combination determining means. and,
Lottery state control that has a plurality of lottery states (e.g., normal mode) related to advantageous states (e.g., ART state) that are advantageous to the player, and can control transition between the plurality of lottery states based on predetermined transition conditions. means (for example, main CPU 101);
A preferential state (for example, a specific mode) in which the lottery state transition control by the lottery state control means is preferentially treated, and a non-preferential state (for example, a non-specific mode) that is not in the preferential state, and a specific transition condition is provided. preferential treatment state control means (for example, main CPU 101) capable of controlling transition between the preferential treatment state and the non-preferential treatment state based on;
Regardless of whether it is the preferential condition or the non-preferential condition, it is possible to determine whether or not to impart the advantageous condition based on the lottery condition whose transition is controlled by the lottery condition control means. The apparatus may be characterized by comprising a determining means (for example, main CPU 101).

上記構成の遊技機では、遊技者にとって有利な有利状態(例えば、ART状態)に関する複数の抽籤状態(例えば、通常モード)の移行制御が優遇される優遇状態(例えば、特定モード)に制御される場合があり、また、この優遇状態では、抽籤状態の移行制御が優遇されるのみならず、非優遇状態(例えば、非特定モード)と同様に、現在の抽籤状態に基づいて、有利状態が付与されるか否かが決定されるように構成されている。したがって、有利状態に関する複数の抽籤状態を有する遊技機において、その遊技の興趣を向上させることができる。 In the gaming machine configured as described above, transition control of a plurality of lottery states (e.g., normal mode) related to advantageous states (e.g., ART state) that are advantageous to the player is controlled to a preferential state (e.g., specific mode). In addition, in this preferential state, not only is the transition control of the lottery state given preferential treatment, but also an advantageous state is given based on the current lottery state, similar to the non-preferential state (for example, non-specific mode). The configuration is such that it is determined whether or not the Therefore, in a gaming machine having a plurality of lottery states related to advantageous states, it is possible to improve the interest of the game.

また、第14の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)に関する複数の抽籤状態(例えば、通常モード)を有し、所定の移行条件に基づいて複数の前記抽籤状態の間を移行制御可能な抽籤状態制御手段(例えば、メインCPU101)と、
前記抽籤状態制御手段による前記抽籤状態の移行制御が優遇される優遇状態(例えば、特定モード)と、当該優遇状態でない非優遇状態(例えば、非特定モード)と、を有し、特定の移行条件に基づいて前記優遇状態と前記非優遇状態との間を移行制御可能な優遇状態制御手段(例えば、メインCPU101)と、
前記優遇状態であるか前記非優遇状態であるかにかかわらず、前記抽籤状態制御手段により移行制御された前記抽籤状態に基づいて、前記有利状態を付与するか否かを決定可能な有利状態付与決定手段(例えば、メインCPU101)と、を備え、
前記有利状態付与決定手段は、
前記抽籤状態制御手段により移行された前記抽籤状態が、下位抽籤状態(例えば、通常モード「0」~「2」)である場合には、特定役(例えば、「F_RB」)が内部当籤役として決定された場合に前記有利状態を付与することを決定可能であり、
前記抽籤状態制御手段により移行された前記抽籤状態が、上位抽籤状態(例えば、通常モード「3」及び「4」)である場合には、前記特定役以外が内部当籤役として決定された場合にも前記有利状態を付与することを決定可能であることを特徴とすることができる。
Moreover, the gaming machine of the fourteenth invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display columns,
Internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
When a player performs a start operation, a symbol variation start control means (for example, reel rotation start processing by the main CPU 101) starts displaying the symbol variation;
When a player performs a stop operation, a symbol fluctuation stop control means (for example, reel stop control processing by the main CPU 101) stops the fluctuating display of symbols based on the internal winning combination determined by the internal winning combination determining means. and,
Lottery state control that has a plurality of lottery states (e.g., normal mode) related to advantageous states (e.g., ART state) that are advantageous for players, and can control transition between the plurality of lottery states based on predetermined transition conditions. means (for example, main CPU 101);
A preferential state (for example, a specific mode) in which the lottery state transition control by the lottery state control means is preferentially treated, and a non-preferential state (for example, a non-specific mode) that is not the preferential state, and a specific transition condition is provided. preferential state control means (for example, main CPU 101) capable of controlling transition between the preferential treatment state and the non-preferential treatment state based on;
Providing an advantageous state in which it can be determined whether or not to provide the advantageous state based on the lottery state whose transition is controlled by the lottery state control means, regardless of whether the state is the preferential state or the non-preferential state. A determining means (for example, main CPU 101),
The advantageous status granting determining means includes:
When the lottery state transferred by the lottery state control means is a lower lottery state (for example, normal mode "0" to "2"), a specific winning combination (for example, "F_RB") is selected as an internal winning combination. It is possible to decide to grant the advantageous state when it is determined,
When the lottery state to which the lottery state control means has transferred is a higher lottery state (for example, normal mode "3" and "4"), when a winning combination other than the specific winning combination is determined as an internal winning combination. The invention may be characterized in that it is also possible to decide to grant the advantageous state.

上記構成の遊技機では、遊技者にとって有利な有利状態(例えば、ART状態)に関する複数の抽籤状態(例えば、通常モード)の移行制御が優遇される優遇状態(例えば、特定モード)に制御される場合があり、また、この優遇状態では、抽籤状態の移行制御が優遇されるのみならず、非優遇状態(例えば、非特定モード)と同様に、現在の抽籤状態に基づいて、有利状態が付与されるか否かが決定されるように構成されている。そして、下位抽籤状態(例えば、通常モード「0」~「2」)では、特定役(例えば、「F_RB」)に当籤しなければ有利状態は付与されないが、上位抽籤状態(例えば、通常モード「3」及び「4」)では、特定役に当籤しなくとも有利状態が付与される場合があるように構成されている。したがって、有利状態に関する複数の抽籤状態を有する遊技機において、その遊技の興趣を向上させることができる。 In the gaming machine configured as described above, transition control of a plurality of lottery states (e.g., normal mode) related to advantageous states (e.g., ART state) that are advantageous to the player is controlled to a preferential state (e.g., specific mode). In addition, in this preferential state, not only is the transition control of the lottery state given preferential treatment, but also an advantageous state is given based on the current lottery state, similar to the non-preferential state (for example, non-specific mode). The configuration is such that it is determined whether or not the In a lower lottery state (for example, normal mode "0" to "2"), an advantageous state is not given unless a specific winning combination (for example, "F_RB") is won, but in a higher lottery state (for example, normal mode " 3" and "4") are configured so that an advantageous state may be given even if the specific winning combination is not won. Therefore, in a gaming machine having a plurality of lottery states related to advantageous states, it is possible to improve the interest of the game.

また、第15の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)に関する複数の抽籤状態(例えば、通常モード)を有し、所定の移行条件に基づいて複数の前記抽籤状態の間を移行制御可能な抽籤状態制御手段(例えば、メインCPU101)と、
前記抽籤状態制御手段による前記抽籤状態の移行制御が優遇される優遇状態(例えば、特定モード)と、当該優遇状態でない非優遇状態(例えば、非特定モード)と、を有し、特定の移行条件に基づいて前記優遇状態と前記非優遇状態との間を移行制御可能な優遇状態制御手段(例えば、メインCPU101)と、
前記優遇状態であるか前記非優遇状態であるかにかかわらず、前記抽籤状態制御手段により移行制御された前記抽籤状態に基づいて、前記有利状態を付与するか否かを決定可能な有利状態付与決定手段(例えば、メインCPU101)と、を備え、
前記抽籤状態制御手段は、
前記非優遇状態においては、前記抽籤状態をより有利な前記抽籤状態に移行させることを決定可能とし、前記抽籤状態をより不利な前記抽籤状態に移行させることも決定可能とし、
前記優遇状態においては、前記抽籤状態をより有利な前記抽籤状態に移行させることを決定可能とし、前記抽籤状態をより不利な前記抽籤状態に移行させることを決定可能としない、ことを特徴とすることができる。
Furthermore, the gaming machine of the fifteenth invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display columns,
Internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
When a player performs a start operation, a symbol variation start control means (for example, reel rotation start processing by the main CPU 101) starts displaying the symbol variation;
When a player performs a stop operation, a symbol fluctuation stop control means (for example, reel stop control processing by the main CPU 101) stops the fluctuating display of symbols based on the internal winning combination determined by the internal winning combination determining means. and,
Lottery state control that has a plurality of lottery states (e.g., normal mode) related to advantageous states (e.g., ART state) that are advantageous to the player, and can control transition between the plurality of lottery states based on predetermined transition conditions. means (for example, main CPU 101);
A preferential state (for example, a specific mode) in which the lottery state transition control by the lottery state control means is preferentially treated, and a non-preferential state (for example, a non-specific mode) that is not in the preferential state, and a specific transition condition is provided. preferential treatment state control means (for example, main CPU 101) capable of controlling transition between the preferential treatment state and the non-preferential treatment state based on;
Regardless of whether it is the preferential condition or the non-preferential condition, it is possible to determine whether or not to impart the advantageous condition based on the lottery condition whose transition is controlled by the lottery condition control means. A determining means (for example, main CPU 101),
The lottery state control means includes:
In the non-preferential state, it is possible to decide to shift the lottery state to the more advantageous lottery state, and it is also possible to decide to shift the lottery state to the more disadvantageous lottery state,
In the preferential treatment state, it is possible to decide to shift the lottery state to the more advantageous lottery state, but it is not possible to decide to shift the lottery state to the more disadvantageous lottery state. be able to.

上記構成の遊技機では、遊技者にとって有利な有利状態(例えば、ART状態)に関する複数の抽籤状態(例えば、通常モード)の移行制御が優遇される優遇状態(例えば、特定モード)に制御される場合があり、また、この優遇状態では、抽籤状態の移行制御が優遇されるのみならず、非優遇状態(例えば、非特定モード)と同様に、現在の抽籤状態に基づいて、有利状態が付与されるか否かが決定されるように構成されている。そして、優遇状態では、抽籤状態がより有利となる場合はあるが、より不利となる場合はないように構成されている。したがって、有利状態に関する複数の抽籤状態を有する遊技機において、その遊技の興趣を向上させることができる。 In the gaming machine configured as described above, transition control of a plurality of lottery states (e.g., normal mode) related to advantageous states (e.g., ART state) that are advantageous to the player is controlled to a preferential state (e.g., specific mode). In addition, in this preferential state, not only is the transition control of the lottery state given preferential treatment, but also an advantageous state is given based on the current lottery state, similar to the non-preferential state (for example, non-specific mode). The configuration is such that it is determined whether or not the In the preferential treatment state, the lottery state is configured so that it may be more advantageous, but it may not be more disadvantageous. Therefore, in a gaming machine having a plurality of lottery states related to advantageous states, it is possible to improve the interest of the game.

また、第13~第15の発明の遊技機において、
前記優遇状態制御手段は、前記非優遇状態において、前記抽籤状態制御手段が前記抽籤状態を移行させることを決定しない場合に、前記優遇状態に移行させるか否かを決定可能であることを特徴とすることができる。
Further, in the gaming machines of the thirteenth to fifteenth inventions,
The preferential treatment state control means is capable of determining whether or not to transfer the lottery state to the preferential treatment state when the lottery state control means does not decide to transfer the lottery state in the non-preferential treatment state. can do.

上記構成の遊技機では、非優遇状態において、抽籤状態の移行制御が行われない場合に、優遇状態に移行させるか否かが決定されるように構成されている。したがって、抽籤状態が移行しない場合であっても、それによって遊技の興趣が低下してしまうことを抑制することができる。 The gaming machine having the above-mentioned configuration is configured such that, in the non-preferential state, if the lottery state transition control is not performed, it is determined whether or not to shift to the preferential state. Therefore, even if the lottery state does not change, it is possible to prevent the game from becoming less interesting.

[第16~第18の発明の遊技機]
従来の遊技機において、遊技者にとって有利な有利状態(例えば、ART)中の単位遊技毎に、当該有利状態を継続させるか否かの上乗せ抽籤を行い、この上乗せ抽籤に当籤すると、当籤したセット数の分だけ当該有利状態を継続させるものが知られている(例えば、特開2013-17520号公報参照)。
[Game machines of the 16th to 18th inventions]
In conventional gaming machines, for each unit game during an advantageous state (for example, ART) that is advantageous to the player, an additional lottery is performed to determine whether or not to continue the advantageous state, and if this additional lottery is won, the winning set is It is known that the advantageous state continues for the same number of times as the number of players (for example, see Japanese Patent Application Laid-Open No. 2013-17520).

しかしながら、特開2013-17520号公報に示す遊技機では、上乗せ抽籤に当籤したか否かによって有利状態が継続するか否か決定されるため、有利状態の継続に関する遊技性が単調となり、また、有利状態の継続に関して行われる演出についても改良の余地があるものと考えられる。 However, in the gaming machine disclosed in Japanese Patent Application Laid-Open No. 2013-17520, whether or not the advantageous state continues is determined depending on whether or not the additional lottery is won. Therefore, the gameplay regarding the continuation of the advantageous state becomes monotonous. It is thought that there is also room for improvement in the performance performed regarding the continuation of an advantageous state.

第16~第18の発明は、このような背景のもとになされたものであり、有利状態の継続に関して行われる演出を工夫して、遊技の興趣を向上させることができる遊技機を提供することを目的とする。 The 16th to 18th inventions have been made against this background, and provide a gaming machine that can improve the interest of the game by devising the performance performed regarding the continuation of an advantageous state. The purpose is to

上記目的達成のため、本実施形態の遊技機によれば、以下の第16~第18の発明の遊技機を提供することができる。 In order to achieve the above object, according to the gaming machine of this embodiment, gaming machines of the following sixteenth to eighteenth inventions can be provided.

第16の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の遊技期間に関する権利を付与可能な特定状態(例えば、RUSH状態)を制御する特定状態制御手段(例えば、メインCPU101)と、を備え、
前記特定状態制御手段は、
前記特定状態において所定契機毎に所定の抽籤(例えば、追加報知期間抽籤)を行い、
前記所定の抽籤に当籤した場合には、所定の権利(例えば、報知回数)を付与するとともに、前記所定の抽籤を継続し、
前記所定の抽籤に当籤しない場合には、前記所定の権利を付与せず、前記所定の抽籤を終了し、
前記所定の抽籤が開始されたことを報知可能な開始報知手段(例えば、表示装置11)と、
前記所定の抽籤に当籤した場合に継続報知を行うか否かを決定し、当該継続報知を行うことを決定した場合に当該継続報知を行う継続報知手段(例えば、ランプ群21)と、をさらに備えたことを特徴とすることができる。
The gaming machine of the 16th invention is:
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display columns,
Internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
When a player performs a start operation, a symbol variation start control means (for example, reel rotation start processing by the main CPU 101) starts displaying the symbol variation;
When a player performs a stop operation, a symbol fluctuation stop control means (for example, reel stop control processing by the main CPU 101) stops the fluctuating display of symbols based on the internal winning combination determined by the internal winning combination determining means. and,
Advantageous state control means (for example, main CPU 101) that controls an advantageous state (for example, ART state) that is advantageous to the player;
A specific state control means (for example, main CPU 101) that controls a specific state (for example, RUSH state) in which rights regarding the advantageous state gaming period can be granted;
The specific state control means is
Performing a predetermined lottery (for example, an additional notification period lottery) at each predetermined opportunity in the specific state,
If the predetermined lottery is won, a predetermined right (for example, number of notifications) is granted, and the predetermined lottery is continued;
If the predetermined lottery is not won, the predetermined right is not granted and the predetermined lottery is terminated;
a start notifying means (for example, display device 11) capable of notifying that the predetermined lottery has started;
Continuous notification means (for example, lamp group 21) that determines whether or not to perform continuous notification when the predetermined lottery is won, and performs the continuous notification when it is determined to perform the continuous notification. It can be characterized by having:

上記構成の遊技機では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、RUSH状態)において、所定契機毎に所定の抽籤(例えば、追加報知期間抽籤)が行われ、当籤した場合には所定の権利(例えば、報知回数)が付与されるとともに所定の抽籤も継続する一方、当籤しない場合には所定の権利は付与されずに所定の抽籤が終了する。そして、所定の抽籤の開始は報知されるが、所定の抽籤の継続は、当該報知を行うことが決定された場合のみ報知されるように構成されている。すなわち、当該報知が行われた場合には、遊技者は所定の抽籤が継続していることを認識でき、また、当該報知が行われない場合でも、所定の抽籤が継続している場合があることから、遊技者に期待感を抱かせて遊技を行わせることができる。したがって、有利状態の継続に関して行われる演出を工夫して、遊技の興趣を向上させることができる。 In the gaming machine having the above configuration, a predetermined lottery (for example, additional notification period lottery) is carried out at each predetermined opportunity in a specific state (for example, RUSH state) in which rights can be granted regarding a gaming period in an advantageous state (for example, ART state). If the lottery is won, a predetermined right (for example, the number of notifications) is granted and the predetermined lottery continues, whereas if the lottery is not won, the predetermined right is not granted and the predetermined lottery ends. The start of the predetermined lottery is notified, but the continuation of the predetermined lottery is notified only when it is decided to perform the notification. In other words, if the notification is made, the player can recognize that the prescribed lottery is continuing, and even if the notification is not made, the prescribed lottery may continue. Therefore, it is possible to create a sense of expectation in the players and make them play the games. Therefore, it is possible to improve the interest of the game by devising the performance that is performed regarding the continuation of the advantageous state.

また、第17の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の遊技期間に関する権利を付与可能な特定状態(例えば、RUSH状態)を制御する特定状態制御手段(例えば、メインCPU101)と、を備え、
前記特定状態制御手段は、
前記特定状態において遊技毎に所定の抽籤(例えば、追加報知期間抽籤)を行い、
前記所定の抽籤に当籤した場合には、所定の権利(例えば、報知回数)を付与するとともに、前記所定の抽籤を継続し、
前記所定の抽籤に当籤しない場合には、前記所定の権利を付与せず、前記所定の抽籤を終了し、
前記所定の抽籤が開始されたことを報知可能な開始報知手段(例えば、表示装置11)と、
前記所定の抽籤に当籤した遊技毎に継続報知を行うか否かを決定し、当該継続報知を行うことを決定した場合に当該遊技において当該継続報知を行う継続報知手段(例えば、ランプ群21)と、をさらに備えたことを特徴とすることができる。
Furthermore, the gaming machine of the seventeenth invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display columns,
Internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
When a player performs a start operation, a symbol variation start control means (for example, reel rotation start processing by the main CPU 101) starts displaying the symbol variation;
When a player performs a stop operation, a symbol fluctuation stop control means (for example, reel stop control processing by the main CPU 101) stops the fluctuating display of symbols based on the internal winning combination determined by the internal winning combination determining means. and,
Advantageous state control means (for example, main CPU 101) that controls an advantageous state (for example, ART state) that is advantageous to the player;
A specific state control means (for example, main CPU 101) that controls a specific state (for example, RUSH state) in which rights regarding the advantageous state gaming period can be granted;
The specific state control means includes:
Performing a predetermined lottery (for example, an additional notification period lottery) for each game in the specific state,
If the predetermined lottery is won, a predetermined right (for example, number of notifications) is granted, and the predetermined lottery is continued;
If the predetermined lottery is not won, the predetermined right is not granted and the predetermined lottery is terminated;
a start notifying means (for example, display device 11) capable of notifying that the predetermined lottery has started;
Continuation notification means (for example, lamp group 21) that determines whether or not to perform continuous notification for each game in which the predetermined lottery is won, and performs the continuous notification in the game when it is determined to perform the continuous notification. The device may further include the following.

上記構成の遊技機では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、RUSH状態)において、遊技毎に所定の抽籤(例えば、追加報知期間抽籤)が行われ、当籤した場合には所定の権利(例えば、報知回数)が付与されるとともに所定の抽籤も継続する一方、当籤しない場合には所定の権利は付与されずに所定の抽籤が終了する。そして、所定の抽籤の開始は報知されるが、所定の抽籤の継続は、当該報知を行うことが決定された遊技でのみ報知されるように構成されている。すなわち、当該報知が行われた場合には、遊技者は所定の抽籤が継続していることを認識でき、また、当該報知が行われない場合でも、所定の抽籤が継続している場合があることから、遊技者に期待感を抱かせて遊技を行わせることができる。したがって、有利状態の継続に関して行われる演出を工夫して、遊技の興趣を向上させることができる。 In the gaming machine configured as described above, a predetermined lottery (for example, additional notification period lottery) is performed for each game in a specific state (for example, RUSH state) in which rights can be granted for a game period in an advantageous state (for example, ART state). If the lottery is won, a predetermined right (for example, the number of notifications) is granted and the predetermined lottery continues, whereas if the lottery is not won, the predetermined right is not granted and the predetermined lottery ends. The start of the predetermined lottery is notified, but the continuation of the predetermined lottery is notified only in games for which it has been decided to carry out the notification. In other words, if the notification is made, the player can recognize that the prescribed lottery is continuing, and even if the notification is not made, the prescribed lottery may continue. Therefore, it is possible to create a sense of expectation in the players and make them play the games. Therefore, it is possible to improve the interest of the game by devising the performance that is performed regarding the continuation of the advantageous state.

また、第18の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の遊技期間に関する権利を付与可能な特定状態(例えば、RUSH状態)を制御する特定状態制御手段(例えば、メインCPU101)と、を備え、
前記特定状態制御手段は、
前記特定状態において遊技毎に所定の抽籤(例えば、追加報知期間抽籤)を行い、
前記所定の抽籤に当籤した場合には、所定の権利(例えば、報知回数)を付与するとともに、前記所定の抽籤を継続し、
前記所定の抽籤に当籤しない場合には、前記所定の権利を付与せず、前記所定の抽籤を終了し、
前記所定の抽籤が開始されたことを報知可能な開始報知手段(例えば、表示装置11)と、
前記所定の抽籤に当籤した場合に継続報知を行うか否かを決定し、当該継続報知を行うことを決定した場合に当該継続報知を行う継続報知手段(例えば、ランプ群21)と、をさらに備え、
前記所定の権利は、前記特定状態において、前記内部当籤役決定手段が特定役(例えば、RT4における「7リプ」)を決定した場合に、特定の手順で停止操作を行うことを報知する特定報知が1回行われる権利であり、
前記特定状態制御手段は、前記特定状態において、前記内部当籤役決定手段が前記特定役を決定した場合、前記特定報知が行われることに応じて、特定の権利(例えば、ART期間)を付与可能であることを特徴とすることができる。
Moreover, the gaming machine of the 18th invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display columns,
Internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
When a player performs a start operation, a symbol variation start control means (for example, reel rotation start processing by the main CPU 101) starts displaying the symbol variation;
When a player performs a stop operation, a symbol fluctuation stop control means (for example, reel stop control processing by the main CPU 101) stops the fluctuating display of symbols based on the internal winning combination determined by the internal winning combination determining means. and,
Advantageous state control means (for example, main CPU 101) that controls an advantageous state (for example, ART state) that is advantageous to the player;
A specific state control means (for example, main CPU 101) that controls a specific state (for example, RUSH state) in which rights regarding the advantageous state gaming period can be granted;
The specific state control means is
Performing a predetermined lottery (for example, an additional notification period lottery) for each game in the specific state,
If the predetermined lottery is won, a predetermined right (for example, number of notifications) is granted, and the predetermined lottery is continued;
If the predetermined lottery is not won, the predetermined right is not granted and the predetermined lottery is terminated;
a start notifying means (for example, display device 11) capable of notifying that the predetermined lottery has started;
Continuous notification means (for example, lamp group 21) that determines whether or not to perform continuous notification when the predetermined lottery is won, and performs the continuous notification when it is determined to perform the continuous notification. Prepare,
The predetermined right is a specific notification for notifying that a stop operation will be performed in a specific procedure when the internal winning combination determination means determines a specific combination (for example, "7 Rip" in RT4) in the specific state. is the right to be performed once,
The specific state control means can grant a specific right (for example, an ART period) in response to the specific notification being performed when the internal winning combination determining means determines the specific combination in the specific state. It can be characterized by:

上記構成の遊技機では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、RUSH状態)において、遊技毎に所定の抽籤(例えば、追加報知期間抽籤)が行われ、当籤した場合には特定報知が1回行われることとなる所定の権利(例えば、報知回数)が付与されるとともに所定の抽籤も継続する一方、当籤しない場合には所定の権利は付与されずに所定の抽籤が終了する。なお、特定状態では、特定報知が行われることに応じて特定の権利(例えば、ART期間)が付与される。そして、所定の抽籤の開始は報知されるが、所定の抽籤の継続は、当該報知を行うことが決定された場合のみ報知されるように構成されている。すなわち、当該報知が行われた場合には、遊技者は所定の抽籤が継続していること及び特定報知が行われ得る回数を認識でき、また、当該報知が行われない場合でも、所定の抽籤が継続している場合があることから、遊技者に期待感を抱かせて遊技を行わせることができる。したがって、有利状態の継続に関して行われる演出を工夫して、遊技の興趣を向上させることができる。 In the gaming machine configured as described above, a predetermined lottery (for example, additional notification period lottery) is performed for each game in a specific state (for example, RUSH state) in which rights can be granted for a game period in an advantageous state (for example, ART state). If the lottery is won, a specified right (for example, the number of notifications) will be granted that will result in one specific notification, and the prescribed lottery will continue; however, if the lottery is not won, the specified right will not be granted. The predetermined lottery ends without any problem. In addition, in a specific state, a specific right (for example, ART period) is granted in response to specific notification being performed. The start of the predetermined lottery is notified, but the continuation of the predetermined lottery is notified only when it is decided to perform the notification. In other words, if the notification is made, the player can recognize that the prescribed lottery continues and the number of times the specific notification can be made, and even if the notification is not made, the player can recognize that the prescribed lottery Since there are cases where the game continues, it is possible to create a sense of expectation in the player and make him/her play the game. Therefore, it is possible to improve the interest of the game by devising the performance that is performed regarding the continuation of the advantageous state.

[第19~第21の発明の遊技機]
従来の遊技機において、遊技者にとって有利な有利状態(例えば、ボーナスゲーム)の前兆状態を発生可能なものが知られている(例えば、特開2009-261548号公報参照)。
[Game machines of the 19th to 21st inventions]
Among conventional gaming machines, there is known one that can generate a precursor state of an advantageous state (for example, a bonus game) that is advantageous to the player (see, for example, Japanese Patent Laid-Open No. 2009-261548).

しかしながら、このような前兆状態における演出には、さらなる改良の余地があるものと考えられる。 However, it is thought that there is room for further improvement in the performance in such a precursory state.

第19~第21の発明は、このような背景のもとになされたものであり、有利状態の前兆状態における演出に関し、その興趣を向上させることができる遊技機を提供することを目的とする。 The 19th to 21st inventions have been made against this background, and an object of the invention is to provide a gaming machine that can improve the interest in performance in a state that portends an advantageous state. .

上記目的達成のため、本実施形態の遊技機によれば、以下の第19~第21の発明の遊技機を提供することができる。 In order to achieve the above object, according to the gaming machine of this embodiment, gaming machines of the following 19th to 21st inventions can be provided.

第19の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の価値(例えば、RUSH種別)を決定可能な価値決定手段(例えば、メインCPU101)と、
前記有利状態制御手段により前記有利状態に制御されることが決定されると、前兆状態に制御可能な前兆状態制御手段(メインCPU101)と、
前記前兆状態が終了すると、準備状態(例えば、RUSH準備状態)に制御可能な準備状態制御手段(例えば、メインCPU101)と、
前記価値決定手段により決定された前記価値に基づいて、前記前兆状態における前兆演出(例えば、演出ステージ)を決定可能な前兆演出決定手段(例えば、サブCPU201)と、を備え、
前記有利状態制御手段は、前記準備状態が終了すると、前記有利状態に制御可能であり、
前記前兆演出決定手段は、
前記価値決定手段により決定された前記価値が低い場合には、第1の前兆演出(例えば、演出ステージ「1」)を決定しやすく、
前記価値決定手段により決定された前記価値が高い場合には、第2の前兆演出(例えば、演出ステージ「3」)を決定しやすく、
前記価値決定手段により決定された前記価値が高い場合であって、前記第1の前兆演出が決定された場合、さらに、前記準備状態において特殊前兆演出(例えば、特殊前兆)を行うことを決定可能である、ことを特徴とすることができる。
The gaming machine of the nineteenth invention is:
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display columns,
Internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
When a player performs a start operation, a symbol variation start control means (for example, reel rotation start processing by the main CPU 101) starts displaying the symbol variation;
When a player performs a stop operation, a symbol fluctuation stop control means (for example, reel stop control processing by the main CPU 101) stops the fluctuating display of symbols based on the internal winning combination determined by the internal winning combination determining means. and,
Advantageous state control means (for example, main CPU 101) that controls an advantageous state (for example, ART state) that is advantageous to the player;
a value determining means (for example, main CPU 101) capable of determining the value of the advantageous state (for example, RUSH type);
a precursor state control means (main CPU 101) capable of controlling to a precursor state when it is determined by the advantageous state control means to be controlled to the advantageous state;
A preparation state control means (for example, main CPU 101) capable of controlling to a preparation state (for example, RUSH preparation state) when the precursor state ends;
A precursor production determining means (for example, sub CPU 201) capable of determining a precursor production (for example, production stage) in the precursor state based on the value determined by the value determination means,
The advantageous state control means is capable of controlling to the advantageous state when the preparation state ends;
The foreshadow performance determining means is
If the value determined by the value determining means is low, it is easy to determine a first precursor performance (for example, performance stage "1");
If the value determined by the value determining means is high, it is easy to determine a second precursor performance (for example, performance stage "3");
When the value determined by the value determining means is high and the first omen effect is determined, it is further possible to decide to perform a special omen effect (for example, a special omen) in the preparation state. It can be characterized by:

上記構成の遊技機では、遊技者にとって有利な有利状態(例えば、ART状態)の価値(例えば、RUSH種別)が低い場合には、前兆状態において第1の前兆演出が決定されやすく、価値が高い場合には、前兆状態において第2の前兆演出が決定されやすくなっているが、有利状態の価値が高い場合であって、第1の前兆演出が行われる場合には、さらに、前兆状態終了後の準備状態(例えば、RUSH準備状態)において特殊前兆演出(例えば、特殊前兆)が行われるように構成されている。すなわち、相対的に期待度の低い前兆演出が行われる場合であっても、準備状態において特殊前兆演出が行われた場合には、有利状態の価値が高いことを期待させることが可能となり、また、特殊前兆演出を含め、前兆演出自体の興趣も飛躍的に向上させることができる。したがって、有利状態の前兆状態における演出に関し、その興趣を向上させることができる。 In the gaming machine having the above configuration, when the value (for example, RUSH type) of an advantageous state advantageous to the player (for example, ART state) is low, the first precursor performance is likely to be determined in the precursor state, and the value is high. In this case, the second omen performance is more likely to be determined in the omen state, but in cases where the value of the advantageous state is high and the first omen performance is performed, the second omen performance is more likely to be determined after the omen state ends. The system is configured such that a special omen effect (for example, a special omen) is performed in a preparatory state (for example, a RUSH preparatory state). In other words, even if a precursor performance with relatively low expectations is performed, if a special precursor performance is performed in the preparation state, it is possible to make the player expect that the value of the advantageous state is high, and , the interest of the omen performance itself, including the special omen production, can be dramatically improved. Therefore, it is possible to improve the interest of the performance in the state that is a sign of an advantageous state.

また、第20の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の価値(例えば、RUSH種別)を決定可能な価値決定手段(例えば、メインCPU101)と、
前記有利状態制御手段により前記有利状態に制御されることが決定されると、前兆状態に制御可能な前兆状態制御手段(メインCPU101)と、
前記前兆状態が終了すると、準備状態(例えば、RUSH準備状態)に制御可能な準備状態制御手段(例えば、メインCPU101)と、
前記価値決定手段により決定された前記価値に基づいて、前記前兆状態における前兆演出(例えば、演出ステージ)を決定可能な前兆演出決定手段(例えば、サブCPU201)と、
前記準備状態が開始するときに、前記有利状態制御手段により前記有利状態に制御されることが決定されていることを告知する告知演出を行うか否かを決定可能な告知演出決定手段(例えば、サブCPU201)と、を備え、
前記有利状態制御手段は、前記準備状態が終了すると、前記有利状態に制御可能であり、
前記前兆演出決定手段は、
前記価値決定手段により決定された前記価値が低い場合には、第1の前兆演出(例えば、演出ステージ「1」)を決定しやすく、
前記価値決定手段により決定された前記価値が高い場合には、第2の前兆演出(例えば、演出ステージ「3」)を決定しやすく、
前記価値決定手段により決定された前記価値が高い場合であって、前記第1の前兆演出が決定された場合、前記告知演出が行われなければ、さらに、前記準備状態において特殊前兆演出(例えば、特殊前兆)を行うことを決定可能である、ことを特徴とすることができる。
Moreover, the gaming machine of the 20th invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display columns,
Internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
When a player performs a start operation, a symbol variation start control means (for example, reel rotation start processing by the main CPU 101) starts displaying the symbol variation;
When a player performs a stop operation, a symbol fluctuation stop control means (for example, reel stop control processing by the main CPU 101) stops the fluctuating display of symbols based on the internal winning combination determined by the internal winning combination determining means. and,
Advantageous state control means (for example, main CPU 101) that controls an advantageous state (for example, ART state) that is advantageous to the player;
a value determining means (for example, main CPU 101) capable of determining the value of the advantageous state (for example, RUSH type);
a precursor state control means (main CPU 101) capable of controlling to a precursor state when it is determined by the advantageous state control means to be controlled to the advantageous state;
A preparation state control means (for example, main CPU 101) capable of controlling to a preparation state (for example, RUSH preparation state) when the precursor state ends;
a precursor performance determining means (for example, sub CPU 201) capable of determining a precursor performance (for example, a performance stage) in the precursor state based on the value determined by the value determination means;
When the preparation state starts, an announcement effect determining means (for example, sub CPU 201);
The advantageous state control means is capable of controlling to the advantageous state when the preparation state ends;
The foreshadow performance determining means is
If the value determined by the value determining means is low, it is easy to determine a first precursor performance (for example, performance stage "1");
If the value determined by the value determining means is high, it is easy to determine a second precursor performance (for example, performance stage "3");
In the case where the value determined by the value determining means is high and the first precursor performance is determined, if the notification performance is not performed, a special precursor performance (for example, A special omen) can be determined to be performed.

上記構成の遊技機では、遊技者にとって有利な有利状態(例えば、ART状態)の価値(例えば、RUSH種別)が低い場合には、前兆状態において第1の前兆演出が決定されやすく、価値が高い場合には、前兆状態において第2の前兆演出が決定されやすくなっているが、有利状態の価値が高い場合であって、第1の前兆演出が行われる場合には、有利状態移行の告知演出が行われなければ、さらに、前兆状態終了後の準備状態(例えば、RUSH準備状態)において特殊前兆演出(例えば、特殊前兆)が行われるように構成されている。すなわち、相対的に期待度の低い前兆演出が行われる場合であっても、告知演出が行われずに、準備状態において特殊前兆演出が行われた場合には、有利状態の価値が高いことを期待させることが可能となり、また、特殊前兆演出を含め、前兆演出自体の興趣も飛躍的に向上させることができる。したがって、有利状態の前兆状態における演出に関し、その興趣を向上させることができる。 In the gaming machine having the above configuration, when the value (for example, RUSH type) of an advantageous state advantageous to the player (for example, ART state) is low, the first precursor performance is likely to be determined in the precursor state, and the value is high. In this case, the second omen performance is more likely to be determined in the omen state, but when the value of the advantageous state is high and the first omen performance is performed, the announcement performance of the transition to the advantageous state is If this is not performed, a special precursor effect (for example, a special precursor) is further configured to be performed in a preparation state (for example, a RUSH preparation state) after the end of the precursor state. In other words, even if a precursor performance with relatively low expectations is performed, if a special precursor performance is performed in the preparation state without an announcement performance, the value of the advantageous state is expected to be high. Furthermore, the interest of the omen effects themselves, including special omen effects, can be dramatically improved. Therefore, it is possible to improve the interest of the performance in the state that is a sign of an advantageous state.

また、第21の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の価値(例えば、RUSH種別)を決定可能な価値決定手段(例えば、メインCPU101)と、
前記有利状態制御手段により前記有利状態に制御されることが決定されると、前兆状態に制御可能な前兆状態制御手段(メインCPU101)と、
前記前兆状態が終了すると、準備状態(例えば、RUSH準備状態)に制御可能な準備状態制御手段(例えば、メインCPU101)と、
前記価値決定手段により決定された前記価値に基づいて、前記前兆状態における前兆演出(例えば、演出ステージ)を決定可能な前兆演出決定手段(例えば、サブCPU201)と、を備え、
前記有利状態制御手段は、前記準備状態が終了すると、前記有利状態に制御可能であり、
前記前兆演出決定手段は、
前記価値決定手段により決定された前記価値が低い場合には、第1の前兆演出(例えば、演出ステージ「1」)を決定しやすく、
前記価値決定手段により決定された前記価値が高い場合には、第2の前兆演出(例えば、演出ステージ「3」)を決定しやすく、
前記価値決定手段により決定された前記価値が高い場合であって、前記第1の前兆演出が決定された場合、さらに、前記準備状態において特殊前兆演出(例えば、特殊前兆)を行うことを決定可能であり、
前記特殊前兆演出は、前記準備状態が終了するまで行うことが可能であることを特徴とすることができる。
Moreover, the gaming machine of the twenty-first invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display columns,
Internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
When a player performs a start operation, a symbol variation start control means (for example, reel rotation start processing by the main CPU 101) starts displaying the symbol variation;
When a player performs a stop operation, a symbol fluctuation stop control means (for example, reel stop control processing by the main CPU 101) stops the fluctuating display of symbols based on the internal winning combination determined by the internal winning combination determining means. and,
Advantageous state control means (for example, main CPU 101) that controls an advantageous state (for example, ART state) that is advantageous to the player;
a value determining means (for example, main CPU 101) capable of determining the value of the advantageous state (for example, RUSH type);
a precursor state control means (main CPU 101) capable of controlling to a precursor state when it is determined by the advantageous state control means to be controlled to the advantageous state;
A preparation state control means (for example, main CPU 101) capable of controlling to a preparation state (for example, RUSH preparation state) when the precursor state ends;
A precursor production determining means (for example, sub CPU 201) capable of determining a precursor production (for example, production stage) in the precursor state based on the value determined by the value determination means,
The advantageous state control means is capable of controlling to the advantageous state when the preparation state ends;
The foreshadow performance determining means is
If the value determined by the value determining means is low, it is easy to determine a first precursor performance (for example, performance stage "1");
If the value determined by the value determining means is high, it is easy to determine a second precursor performance (for example, performance stage "3");
When the value determined by the value determining means is high and the first omen effect is determined, it is further possible to decide to perform a special omen effect (for example, a special omen) in the preparation state. and
The special precursor effect may be performed until the preparation state ends.

上記構成の遊技機では、遊技者にとって有利な有利状態(例えば、ART状態)の価値(例えば、RUSH種別)が低い場合には、前兆状態において第1の前兆演出が決定されやすく、価値が高い場合には、前兆状態において第2の前兆演出が決定されやすくなっているが、有利状態の価値が高い場合であって、第1の前兆演出が行われる場合には、さらに、前兆状態終了後の準備状態(例えば、RUSH準備状態)において、当該準備状態が終了するまで特殊前兆演出(例えば、特殊前兆)が行われるように構成されている。すなわち、相対的に期待度の低い前兆演出が行われる場合であっても、準備状態において特殊前兆演出が行われた場合には、有利状態の価値が高いことを期待させることが可能となり、また、特殊前兆演出を含め、前兆演出自体の興趣も飛躍的に向上させることができる。したがって、有利状態の前兆状態における演出に関し、その興趣を向上させることができる。 In the gaming machine having the above configuration, when the value (for example, RUSH type) of an advantageous state advantageous to the player (for example, ART state) is low, the first precursor performance is likely to be determined in the precursor state, and the value is high. In this case, the second omen performance is more likely to be determined in the omen state, but in cases where the value of the advantageous state is high and the first omen performance is performed, the second omen performance is more likely to be determined after the omen state ends. In the preparation state (for example, RUSH preparation state), a special omen effect (for example, special omen) is performed until the preparation state ends. In other words, even if a precursor performance with relatively low expectations is performed, if a special precursor performance is performed in the preparation state, it is possible to make the player expect that the value of the advantageous state is high, and , the interest of the omen performance itself, including the special omen production, can be dramatically improved. Therefore, it is possible to improve the interest of the performance in the state that is a sign of an advantageous state.

また、第19~第21の遊技機において、
遊技者にとって有利な停止操作の手順を報知する報知手段(例えば、表示装置11)をさらに備え、
前記有利状態は、前記報知手段による報知が行われる状態であり、
前記報知手段は、前記準備状態においても報知を行うことを特徴とすることができる。
In addition, in the 19th to 21st gaming machines,
Further comprising a notification means (for example, a display device 11) for notifying a stopping operation procedure advantageous to the player,
The advantageous state is a state in which notification is made by the notification means,
The notification means may be characterized in that it provides notification even in the preparation state.

上記構成の遊技機では、有利状態の準備状態において、遊技者にとって有利な停止操作の手順の報知は開始されるが、演出上は前兆状態のままである場合が生じるように構成されている。すなわち、遊技者に対して、前兆状態において突如有利な停止操作の手順の報知が開始されたかのような驚きを与えることができるようになっている。したがって、遊技者にとって有利な停止操作の手順が報知される有利状態の開始前に行われる演出に関し、その興趣を向上させることができる。 The gaming machine having the above configuration is configured such that in the preparation state of an advantageous state, notification of a stop operation procedure advantageous to the player is started, but the performance may remain in a premonitory state. In other words, it is possible to give a surprise to the player as if the notification of an advantageous stop operation procedure had suddenly started in the premonitory state. Therefore, it is possible to improve the interest of the performance that is performed before the start of the advantageous state in which the procedure of the stop operation that is advantageous to the player is notified.

[第22の発明の遊技機]
従来の遊技機において、電断時にRAMに記憶されているデータのチェックサムを求め、電源復帰時に、電断時に求めたチェックサムの判定処理を行う遊技機が知られている(例えば、特開2009-011375号公報参照)。特開2009-011375号公報の遊技機では、電源復帰時のチェックサムの判定処理において、電源復帰時に求めたチェックサムが電断時に求めたチェックサムが一致しない場合にエラー報知が行われる。
[Game machine of the 22nd invention]
Among conventional gaming machines, there is a known gaming machine that calculates a checksum of data stored in RAM at the time of a power outage, and when the power is restored, performs a judgment process on the checksum determined at the time of the power outage (for example, (See Publication No. 2009-011375). In the gaming machine disclosed in Japanese Patent Application Laid-open No. 2009-011375, an error notification is performed in the checksum determination process when the power is restored if the checksum determined at the time of power restoration does not match the checksum determined at the time of power outage.

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する遊技性以外の処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, as a limitation peculiar to the above-mentioned gaming machines, the program capacity of the main control circuit is limited to a small capacity by regulations. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been strained due to the increasing complexity of the games, and there is a need to reduce the capacity of processing programs, tables, etc. other than the games managed by the main control circuit.

第22の発明は、上記課題を解決するためになされたものであり、その目的は、主制御回路で管理する遊技性以外の処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The twenty-second invention has been made to solve the above problem, and its purpose is to reduce the capacity of processing programs and tables for non-gaming games managed by the main control circuit, and to free up the ROM of the main control circuit. To provide a game machine capable of increasing free capacity and improving game performance by using the increased free space of a ROM.

上記課題を解決するために、第22の発明では、以下のような構成の遊技機を提供する。 In order to solve the above problem, a twenty-second invention provides a gaming machine having the following configuration.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、
電源電圧を供給する電源供給手段(例えば、電源基板53b及びスイッチングレギュレータ94)と、
前記電源電圧が予め定められた起動電圧値(例えば、10V)を上回った場合に、前記演算処理手段に起動信号を出力する起動手段(例えば、電源管理回路93のリセット信号の出力処理)と、
前記電源電圧が予め定められた停電電圧値(例えば、10.5V)を下回った場合に、前記演算処理手段に停電信号を出力する停電手段(例えば、電源管理回路93の電断検知信号の出力処理)と、を備え、
前記演算処理手段は、
演算処理の結果に対応するデータを格納するフラグレジスタ(例えば、フラグ・レジスタF)と、
前記停電手段が前記停電信号を出力したことを契機として、前記第2記憶手段内の所定格納領域(例えば、遊技用RAM領域)に記憶された全ての情報を累積加算してサム値を算出するサム値算出手段(例えば、チェックサム生成処理)と、
前記起動手段が前記起動信号を出力したことを契機として、直近の電断発生時に前記サム値算出手段により生成された前記サム値から、前記所定格納領域に記憶された情報を順次減算するサム値減算手段(例えば、サムチェック処理中のS122~S131)と、
前記所定格納領域に記憶された全ての情報に対して、前記サム値減算手段による減算処理が終了したときに、前記フラグレジスタ内の所定のビット領域(例えば、ゼロフラグ)にセットされた減算結果に対応するデータに基づいて、異常の発生の有無を判定するサム値判定手段(例えば、サムチェック処理中のS134)と、を有することを特徴とする遊技機。
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling gaming operations;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
A power supply means for supplying power supply voltage (for example, power supply board 53b and switching regulator 94);
activating means (for example, output processing of a reset signal of the power management circuit 93) for outputting a starting signal to the arithmetic processing means when the power supply voltage exceeds a predetermined starting voltage value (for example, 10V);
A power outage means (for example, output of a power outage detection signal from the power management circuit 93) that outputs a power outage signal to the arithmetic processing means when the power supply voltage falls below a predetermined power outage voltage value (for example, 10.5V). processing);
The arithmetic processing means is
a flag register (for example, flag register F) that stores data corresponding to the result of arithmetic processing;
When the power outage means outputs the power outage signal, a sum value is calculated by cumulatively adding all the information stored in a predetermined storage area (for example, a gaming RAM area) in the second storage means. Sum value calculation means (for example, checksum generation processing);
A sum value for sequentially subtracting information stored in the predetermined storage area from the sum value generated by the sum value calculation means at the time of the most recent power outage, triggered by the output of the start signal by the start means. a subtraction means (for example, S122 to S131 during sum check processing);
When the sum value subtraction means completes the subtraction process for all the information stored in the predetermined storage area, the subtraction result is set in a predetermined bit area (for example, a zero flag) in the flag register. A gaming machine characterized by comprising a sum value determining means (for example, S134 during sum check processing) for determining whether or not an abnormality has occurred based on corresponding data.

また、第22の発明の遊技機では、
前記サム値算出手段は、前記所定格納領域に記憶された情報を加算するときに、特定の命令(例えば、POP命令)を実行することにより、連続して記憶された2バイト分の情報を取得して加算するとともに、前記情報の読み出し開始アドレスの情報を2バイト分更新し、
前記サム値減算手段は、電断発生時に生成された前記サム値から前記所定格納領域に記憶された情報を減算するときに、前記特定の命令を実行することにより、連続して記憶された2バイト分の情報を取得して減算するとともに、前記情報の読み出し開始アドレスの情報を2バイト分更新するようにしてもよい。
Furthermore, in the gaming machine of the twenty-second invention,
The sum value calculation means acquires 2 bytes of continuously stored information by executing a specific instruction (for example, a POP instruction) when adding the information stored in the predetermined storage area. At the same time, update the information of the reading start address of the information by 2 bytes,
The sum value subtraction means executes the specific instruction when subtracting the information stored in the predetermined storage area from the sum value generated at the time of occurrence of a power outage. In addition to acquiring and subtracting bytes of information, the information on the read start address of the information may be updated by two bytes.

さらに、第22の発明の遊技機では、
前記演算処理手段は、前記第2記憶手段の前記所定格納領域のアドレスを設定可能なスタックポインタを有し、
前記サム値算出手段が前記所定格納領域に記憶された情報を加算するときに実行する前記特定の命令は、前記スタックポインタを操作するための専用命令(例えば、POP命令)であるようにしてもよい。
Furthermore, in the gaming machine of the twenty-second invention,
The arithmetic processing means has a stack pointer that can set an address of the predetermined storage area of the second storage means,
The specific instruction executed by the sum value calculation means when adding the information stored in the predetermined storage area may be a dedicated instruction (for example, a POP instruction) for manipulating the stack pointer. good.

第22の発明の遊技機によれば、遊技性以外の処理プログラムやテーブルなどの容量を削減して主制御回路のROM(第1記憶手段)の空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the gaming machine of the twenty-second aspect of the invention, the capacity of processing programs and tables for non-gaming purposes is reduced to increase the free capacity of the ROM (first storage means) of the main control circuit, and the ROM corresponding to the increased capacity is It is possible to enhance the gameplay by using the free space.

[第23~第26の発明の遊技機]
従来の遊技機において、スタックポインタを操作命令で使用して、数値データを処理する主制御装置が搭載された遊技機が提案されている(例えば、特開2005-237737号公報参照)。
[Game machines of the 23rd to 26th inventions]
Among conventional gaming machines, a gaming machine has been proposed that is equipped with a main controller that processes numerical data using a stack pointer as an operation command (see, for example, Japanese Patent Laid-Open No. 2005-237737).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, as a limitation peculiar to the above-mentioned gaming machines, the program capacity of the main control circuit is limited to a small capacity by regulations. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been strained due to the increasing complexity of gaming, and there is a need to reduce the capacity of processing programs, tables, etc. managed by the main control circuit.

第23~第26の発明は、上記課題を解決するためになされたものであり、その目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The twenty-third to twenty-sixth inventions have been made to solve the above problems, and their purpose is to reduce the capacity of processing programs, tables, etc. managed by the main control circuit, and to free up ROM of the main control circuit. To provide a game machine capable of increasing the capacity and improving the game performance by using the free space of the ROM corresponding to the increased capacity.

上記課題を解決するために、第23の発明では、以下のような構成の遊技機を提供する。 In order to solve the above problem, a twenty-third invention provides a gaming machine having the following configuration.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納される専用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第1記憶手段又は前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、を有し、
前記演算処理手段は、前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の命令(例えば、「BITQ」命令、「SETQ」命令、「LDQ」命令等)を実行可能であることを特徴とする遊技機。
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling gaming operations;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means is
a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
a dedicated register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
An extension register (for example, a Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and the stored data can specify a part of the address in the first storage means or the second storage means. ) and,
The arithmetic processing means executes a predetermined instruction (for example, "BITQ" instruction, "SETQ" instruction, "LDQ" instruction, etc.) that can specify an address in the second storage means using the extension register. A gaming machine characterized by being able to play.

また、第23の発明の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 Further, in the gaming machine of the twenty-third aspect of the invention, a part of the address that can be specified by the extension register may be an upper address value that constitutes the address.

また、上記課題を解決するために、第24の発明では、以下のような構成の遊技機を提供する。 Furthermore, in order to solve the above problem, a twenty-fourth invention provides a gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記停止制御手段による前記表示列の停止動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納される専用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第1記憶手段又は前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、を有し、
前記演算処理手段は、
前記表示列の停止状態をチェックする処理において、
前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行して、前記第2記憶手段に記憶されている所定の前記表示列の変動表示の状態を示す情報を読み出し、
次いで、前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の論理和演算命令(例えば、「ORQ」命令)を実行して、前記第2記憶手段に記憶されている他の一つの表示列の変動表示の状態を示す情報を読み出すとともに、当該情報と、前記所定の前記表示列の変動表示の状態を示す情報との論理和演算を行い、
その後、前記所定の論理和演算命令の実行を繰り返して、論理和演算の結果と、残りの各表示列の変動表示の状態を示す情報との論理和演算を繰り返し、全ての表示列に対する論理和演算が終了した際に得られる演算和演算の結果に基づいて、全ての表示列が停止状態にあるか否かを判定する、ことを特徴とする遊技機。
Insertion operation detection means (for example, BET switch 77) that detects an operation of inserting game media;
a start operation detection means (for example, a start switch 79) that detects a start operation by the player after the throw operation is detected by the throw operation detection means;
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
a variable display means (for example, three reels 3L, 3C, 3R) that includes a plurality of display columns and variably displays symbols provided in each display column based on detection of a start operation by the start operation detection means;
A stop operation detection means (for example, stop switch board 80) that detects a stop operation by a player;
stop control means (for example, reel stop control processing) that stops the fluctuating display of the symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling the stop operation of the display column by the stop control means;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means is
a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
a dedicated register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
An extension register (for example, a Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and the stored data can specify a part of the address in the first storage means or the second storage means. ) and,
The arithmetic processing means is
In the process of checking the stop state of the display column,
Executing a predetermined read instruction (e.g. an "LDQ" instruction) capable of addressing within the second storage means using the extension register to read the predetermined read instruction stored in the second storage means. Reads the information indicating the state of the variable display of the display column,
Next, a predetermined logical summation instruction (for example, an "ORQ" instruction) capable of specifying an address in the second storage means using the extension register is executed, and the data is stored in the second storage means. reading information indicating a state of variable display of another display column in the display column, and performing a logical OR operation between the information and information indicating a state of variable display of the predetermined display column;
After that, the execution of the predetermined logical sum operation instruction is repeated, and the logical sum operation is repeated between the result of the logical sum operation and the information indicating the state of the variable display of each remaining display column, and the logical sum for all display columns is repeated. A gaming machine characterized in that it is determined whether or not all display columns are in a stopped state based on the result of an arithmetic sum calculation obtained when the calculation is completed.

また、第24の発明の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 Further, in the gaming machine of the twenty-fourth aspect of the invention, a part of the address that can be specified by the extension register may be an upper address value that constitutes the address.

また、上記課題を解決するために、第25の発明では、以下のような構成の遊技機を提供する。 Furthermore, in order to solve the above problem, a twenty-fifth invention provides a gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記内部当籤役決定手段による前記内部当籤役の決定動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納される専用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第1記憶手段又は前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、を有し、
前記内部当籤役決定手段により決定される前記内部当籤役には、特典付与に係る内部当籤役が決定される期待値を調整するための設定値に応じて当籤確率が変化する設定別内部当籤役が設けられ、
前記演算処理手段は、
前記内部当籤役を決定する処理において、
前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の加算命令(例えば、「ADDQ」命令)を実行することにより、抽籤対象となる前記設定別内部当籤役の設定値毎の抽籤値が格納された領域の先頭アドレスに現在の設定値を加算して、現在の設定値に対応付けられた前記設定別内部当籤役の抽籤値が格納されたアドレスを指定し、当該抽籤値を取得することを特徴とする遊技機。
an insertion operation detection means (for example, BET switch 77) that detects an operation of inputting game media;
a start operation detection means (for example, a start switch 79) that detects a start operation by the player after the throw operation is detected by the throw operation detection means;
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
a variable display means (for example, three reels 3L, 3C, 3R) that includes a plurality of display columns and variably displays symbols provided in each display column based on detection of a start operation by the start operation detection means;
A stop operation detection means (for example, stop switch board 80) that detects a stop operation by a player;
stop control means (for example, reel stop control processing) that stops the fluctuating display of the symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling the internal winning combination determining operation by the internal winning combination determining means;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means is
a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
a dedicated register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
An extension register (for example, a Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and the stored data can specify a part of the address in the first storage means or the second storage means. ) and,
The internal winning combination determined by the internal winning combination determining means includes a setting-specific internal winning combination in which the winning probability changes according to a set value for adjusting the expected value for determining the internal winning combination related to awarding benefits. is established,
The arithmetic processing means is
In the process of determining the internal winning combination,
By executing a predetermined addition instruction (for example, "ADDQ" instruction) that can specify an address in the second storage means using the expansion register, the setting-based internal winning combination to be drawn is set. Add the current setting value to the start address of the area where the lottery value for each value is stored, and specify the address where the lottery value of the internal winning combination for each setting that is associated with the current setting value is stored; A gaming machine characterized by acquiring the lottery value.

また、第25の発明の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 Further, in the gaming machine of the twenty-fifth aspect of the invention, a part of the address that can be specified by the extension register may be an upper address value that constitutes the address.

また、上記課題を解決するために、第26の発明では、以下のような構成の遊技機を提供する。 Furthermore, in order to solve the above problem, a twenty-sixth invention provides a gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記停止制御手段により前記複数の表示列の変動表示が停止された場合に、前記複数の表示列に跨って設定された判定ライン上に、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが停止表示されたか否かを判定する特典付与判定手段(例えば、入賞検索処理)と、
前記特典付与判定手段による判定動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタを有し、
前記演算処理手段は、
前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが前記判定ライン上に停止表示されたか否かを判定する処理において、
所定の読み出し命令(例えば、「LDIN」命令)を実行して、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが前記判定ライン上に停止表示された場合に付与され得る前記遊技媒体の払出数のデータと、該払出数のデータに対応付けられた、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せの種別を示す判定データとを同時に取得することを特徴とする遊技機。
Insertion operation detection means (for example, BET switch 77) that detects an operation of inserting game media;
a start operation detection means (for example, a start switch 79) that detects a start operation by the player after the throw operation is detected by the throw operation detection means;
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
a variable display means (for example, three reels 3L, 3C, 3R) that includes a plurality of display columns and variably displays symbols provided in each display column based on detection of a start operation by the start operation detection means;
A stop operation detection means (for example, stop switch board 80) that detects a stop operation by a player;
stop control means (for example, reel stop control processing) that stops the fluctuating display of the symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
When the variable display of the plurality of display columns is stopped by the stop control means, a symbol corresponding to the internal winning combination related to the payout of the game media is displayed on the determination line set across the plurality of display columns. A benefit award determination means (for example, a winning search process) that determines whether or not the combination is stopped and displayed;
arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling the determination operation by the benefit provision determination means;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means is
comprising a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
The arithmetic processing means is
In the process of determining whether a combination of symbols corresponding to an internal winning combination related to the payout of the game medium is stopped and displayed on the determination line,
The game that can be awarded when a predetermined read command (for example, "LDIN" command) is executed and a combination of symbols corresponding to an internal winning combination related to the payout of the game medium is stopped and displayed on the determination line. It is characterized by simultaneously acquiring data on the number of payouts of the media and judgment data corresponding to the data on the number of payouts and indicating the type of combination of symbols corresponding to the internal winning combination related to the payout of the gaming media. A gaming machine.

また、第26の発明の遊技機では、前記演算処理手段は、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが前記判定ライン上に停止表示されたか否かを判定する処理において、判定命令、処理のジャンプ先アドレスの指定命令及び処理のジャンプ動作命令を一つの命令で実行可能な所定の判定命令(例えば、「JSLAA」命令)を実行して、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが停止表示されたか否かを判定するようにしてもよい。 Further, in the gaming machine of the twenty-sixth aspect of the invention, the arithmetic processing means, in the process of determining whether or not a combination of symbols corresponding to an internal winning combination related to the payout of the gaming medium is stopped and displayed on the determination line. , executes a predetermined determination instruction (for example, "JSLAA" instruction) that can execute a determination instruction, a process jump destination address designation instruction, and a process jump operation command in one instruction, and pays out the game media. It may be determined whether a combination of symbols corresponding to an internal winning combination is stopped and displayed.

第23~第26の発明の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROM(第1記憶手段)の空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the gaming machine of the twenty-third to twenty-sixth inventions, the capacity of processing programs, tables, etc. managed by the main control circuit is reduced to increase the free capacity of the ROM (first storage means) of the main control circuit, and the free capacity of the ROM (first storage means) of the main control circuit is increased. It is possible to enhance the gameplay by using the free space of the ROM corresponding to the capacity of the player.

[第27及び第28の発明の遊技機]
従来の遊技機において、メイン制御部のRAMに記憶されているデータに異常が生じた場合に、RAM異常エラー状態に制御され、ゲームの進行が不能化されるとともに、設定変更モードに移行し、設定変更操作に基づいて設定値が新たに選択・設定されたときには、ゲームの進行の不能化状態を解除し、ゲームの進行が可能な状態にする遊技機が提案されている(例えば、特開2007-209810号公報参照)。
[Game machines of the twenty-seventh and twenty-eighth inventions]
In a conventional gaming machine, when an abnormality occurs in the data stored in the RAM of the main control unit, the system is controlled to a RAM abnormality error state, disabling the progress of the game, and transitioning to a setting change mode. A gaming machine has been proposed that, when a setting value is newly selected or set based on a setting change operation, cancels the state in which game progress is disabled and enables the game to progress (for example, (See Publication No. 2007-209810).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, as a limitation peculiar to the above-mentioned gaming machines, the program capacity of the main control circuit is limited to a small capacity by regulations. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been strained due to the increasing complexity of gaming, and there is a need to reduce the capacity of processing programs, tables, etc. managed by the main control circuit.

第27及び第28の発明は、上記課題を解決するためになされたものであり、その目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The twenty-seventh and twenty-eighth inventions have been made to solve the above problems, and their purpose is to reduce the capacity of processing programs, tables, etc. managed by the main control circuit, and to free up ROM of the main control circuit. To provide a game machine capable of increasing the capacity and improving the game performance by using the free space of the ROM corresponding to the increased capacity.

上記課題を解決するために、第27の発明では、以下のような構成の遊技機を提供する。 In order to solve the above problem, a twenty-seventh invention provides a gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記遊技動作に関するコマンドデータを送信するデータ送信手段(例えば、割込処理中のS904(通信データ送信処理))と、
特典付与に係る内部当籤役が決定される期待値を調整するための設定値の変更処理及び設定値の確認処理を実行可能な設定変更確認手段(例えば、設定変更確認処理)と、
前記設定変更確認手段による設定値の変更動作又は確認動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記設定値の変更処理又は設定値の確認処理の開始時において、第1のコマンドデータを生成する開始時コマンド生成手段(例えば、設定変更確認処理中のS43)と、
前記設定値の変更処理又は設定値の確認処理の終了時において、第2のコマンドデータを生成する終了時コマンド生成手段(例えば、設定変更確認処理中のS57)と、を有し、
前記開始時コマンド生成手段により実行される前記第1のコマンドデータの生成処理と、前記終了時コマンド生成手段により実行される前記第2のコマンドデータの生成処理とは、共有化されていることを特徴とする遊技機。
an insertion operation detection means (for example, BET switch 77) that detects an operation of inputting game media;
a start operation detection means (for example, a start switch 79) that detects a start operation by the player after the throw operation is detected by the throw operation detection means;
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
a variable display means (for example, three reels 3L, 3C, 3R) that includes a plurality of display columns and variably displays symbols provided in each display column based on detection of a start operation by the start operation detection means;
A stop operation detection means (for example, stop switch board 80) that detects a stop operation by a player;
stop control means (for example, reel stop control processing) that stops the fluctuating display of the symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
a data transmitting means for transmitting command data regarding the gaming operation (for example, S904 (communication data transmitting process) during interrupt processing);
A setting change confirmation means (for example, a setting change confirmation process) capable of executing a setting value change process and a setting value confirmation process for adjusting the expected value for determining the internal winning combination related to awarding the benefit;
arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling the setting value change operation or confirmation operation by the setting change confirmation means;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means is
At the time of starting the setting value change process or the setting value confirmation process, a start command generation means (for example, S43 during the setting change confirmation process) generates first command data;
Completion command generation means (for example, S57 during the setting change confirmation process) that generates second command data at the end of the setting value change process or the setting value confirmation process;
The first command data generation process executed by the start command generation means and the second command data generation process executed by the end command generation means are shared. A gaming machine with special features.

また、第27の発明の遊技機では、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタを有し、
前記演算処理手段は、
前記第1のコマンドデータを生成する場合には、前記汎用レジスタの所定のレジスタ(例えば、Lレジスタ)に第1の値(例えば、「005H」)を設定して、前記生成処理を実行し、
前記第2のコマンドデータを生成する場合には、前記汎用レジスタの所定のレジスタに第2の値(例えば、「004H」)を設定して、前記生成処理を実行するようにしてもよい。
Furthermore, in the gaming machine of the twenty-seventh invention,
The arithmetic processing means is
comprising a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
The arithmetic processing means is
When generating the first command data, set a first value (for example, "005H") in a predetermined register (for example, L register) of the general-purpose registers and execute the generation process;
When generating the second command data, the second value (for example, "004H") may be set in a predetermined register of the general-purpose registers, and the generation process may be executed.

また、上記課題を解決するために、第28の発明では、以下のような構成の遊技機を提供する。 Furthermore, in order to solve the above problem, a twenty-eighth invention provides a gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記遊技動作に関するコマンドデータを送信するデータ送信手段(例えば、割込処理中のS904(通信データ送信処理))と、
前記コマンドデータを作成する通信データ生成手段(例えば、設定変更コマンド生成格納処理及び通信データ格納処理)と、
特典付与に係る内部当籤役が決定される期待値を調整するための設定値の変更処理及び設定値の確認処理を実行可能な設定変更確認手段(例えば、設定変更確認処理)と、
前記通信データ生成手段によるコマンドデータの生成動作、及び、前記設定変更確認手段による設定値の変更動作又は確認動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記設定値の変更処理又は設定値の確認処理の開始時において、開始時コマンドデータを生成する開始時コマンド生成手段(例えば、設定変更確認処理中のS43)と、
前記設定値の変更処理又は設定値の確認処理の終了時において、終了時コマンドデータを生成する終了時コマンド生成手段(例えば、設定変更確認処理中のS57)と、を有し、
前記開始時コマンド生成手段により実行される前記開始時コマンドデータの生成処理と、前記終了時コマンド生成手段により実行される前記終了時コマンドデータの生成処理とは、共有化されており、
前記演算処理手段は、前記演算処理手段による前記演算処理の実行時に複数種のデータがそれぞれ格納される複数の汎用レジスタを有し、
前記演算処理手段は、
前記コマンドデータの生成処理において、
前記コマンドデータを構成する複数種の通信パラメータのうち、使用される通信パラメータを、前記複数の汎用レジスタのうちの対応する汎用レジスタにセットし、
前記汎用レジスタにセットされた使用される通信パラメータを、前記第2記憶手段内の所定の格納領域(例えば、通信データ一時格納領域)に格納し、
前記複数種の通信パラメータのうち、使用されない通信パラメータがある場合には、前記コマンドデータの生成時に当該未使用の通信パラメータに対応付けられた汎用レジスタに格納されているデータを通信パラメータとして前記所定の格納領域に格納し、
通信パラメータに対応付けられた前記汎用レジスタに格納されたデータに基づいて、前記コマンドデータのサム値を生成する、ことを特徴とする遊技機。
an insertion operation detection means (for example, BET switch 77) that detects an operation of inputting game media;
a start operation detection means (for example, a start switch 79) that detects a start operation by the player after the throw operation is detected by the throw operation detection means;
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
a variable display means (for example, three reels 3L, 3C, 3R) that includes a plurality of display columns and variably displays symbols provided in each display column based on detection of a start operation by the start operation detection means;
A stop operation detection means (for example, stop switch board 80) that detects a stop operation by a player;
stop control means (for example, reel stop control processing) that stops the fluctuating display of the symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
a data transmitting means for transmitting command data regarding the gaming operation (for example, S904 (communication data transmitting process) during interrupt processing);
communication data generation means for creating the command data (for example, setting change command generation and storage processing and communication data storage processing);
A setting change confirmation means (for example, a setting change confirmation process) capable of executing a setting value change process and a setting value confirmation process for adjusting the expected value for determining the internal winning combination related to awarding the benefit;
arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling the command data generation operation by the communication data generation means and the setting value changing operation or confirmation operation by the setting change confirmation means;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means is
At the time of starting the setting value change process or the setting value confirmation process, a start command generating means (for example, S43 during the setting change confirmation process) generates start command data;
Completion command generation means (for example, S57 during the setting change confirmation process) for generating termination command data at the end of the setting value change process or the setting value confirmation process;
The start time command data generation process executed by the start time command generation means and the end time command data generation process executed by the end time command generation means are shared,
The arithmetic processing means has a plurality of general-purpose registers each storing a plurality of types of data when the arithmetic processing is executed by the arithmetic processing means,
The arithmetic processing means is
In the command data generation process,
setting a communication parameter to be used among a plurality of types of communication parameters constituting the command data in a corresponding general-purpose register among the plurality of general-purpose registers;
storing the communication parameters to be used set in the general-purpose register in a predetermined storage area (for example, a communication data temporary storage area) in the second storage means;
If there is an unused communication parameter among the plurality of types of communication parameters, data stored in a general-purpose register associated with the unused communication parameter is used as the communication parameter when the command data is generated. Store it in the storage area of
A gaming machine characterized in that a sum value of the command data is generated based on data stored in the general-purpose register associated with a communication parameter.

また、第28の発明の遊技機において、前記コマンドデータの生成処理では、前記汎用レジスタのアキュームレータに格納された値に、通信パラメータに対応付けられた前記汎用レジスタに格納された値を加算することにより、前記コマンドデータのサム値を生成し、該生成したサム値を前記所定の格納領域に格納するようにしてもよい。 Further, in the gaming machine of the twenty-eighth invention, in the command data generation process, a value stored in the general-purpose register associated with a communication parameter is added to a value stored in an accumulator of the general-purpose register. Accordingly, a sum value of the command data may be generated, and the generated sum value may be stored in the predetermined storage area.

第27及び第28の発明の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the gaming machines of the twenty-seventh and twenty-eighth inventions, the capacity of processing programs, tables, etc. managed by the main control circuit is reduced, the free capacity of the ROM of the main control circuit is increased, and the capacity of the ROM is increased by the increased capacity. It is possible to enhance the gameplay by utilizing the free space.

[第29及び第30の発明の遊技機]
従来の遊技機において、遊技制御基板(主制御回路)から演出制御基板(副制御回路)にコマンドを送信する遊技機が知られている(例えば、特開2002-360766号公報参照)。
[Game machine of the 29th and 30th invention]
Among conventional gaming machines, a gaming machine that transmits commands from a gaming control board (main control circuit) to an effect control board (sub-control circuit) is known (for example, see Japanese Patent Laid-Open No. 2002-360766).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, as a limitation peculiar to the above-mentioned gaming machines, the program capacity of the main control circuit is limited to a small capacity by regulations. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been strained due to the increasing complexity of gaming, and there is a need to reduce the capacity of processing programs, tables, etc. managed by the main control circuit.

第29及び第30の発明は、上記課題を解決するためになされたものであり、その発明の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The 29th and 30th inventions have been made to solve the above problems, and an object of the invention is to reduce the capacity of processing programs, tables, etc. managed by the main control circuit, and to reduce the ROM of the main control circuit. To provide a game machine capable of increasing the free capacity of a ROM and improving the game performance by using the free space of the ROM corresponding to the increased capacity.

上記課題を解決するために、第29の発明では、以下のような構成の遊技機を提供する。 In order to solve the above problem, a twenty-ninth invention provides a gaming machine having the following configuration.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、
遊技動作に関する通信データを送信するデータ送信手段(例えば、割込処理中のS904(通信データ送信処理))と、
前記通信データを作成して、該生成した通信データを前記第2記憶手段内の所定のアドレス範囲に設けられた通信データ格納領域に格納する通信データ生成格納手段(例えば、通信データ格納処理及び通信データポインタ更新処理)と、を備え、
前記通信データ生成格納手段は、
前記所定のアドレス範囲の先頭アドレスの格納領域から最後尾アドレスの格納領域に向かって順次、前記通信データを前記通信データ格納領域に格納する際に、更新命令、上限判定命令及び判断分岐命令を一つの命令で実行可能な所定の更新命令(例えば、「ICPLD」命令)を実行することにより、前記通信データ格納領域内のアドレス指定に関するパラメータである通信データポインタの現在の値と、前記最後尾アドレスに対応する前記通信データポインタの上限値とを比較するとともに、現在の前記通信データポインタが前記上限値未満であれば、前記通信データポインタを加算更新し、現在の前記通信データポインタが前記上限値以上であれば、前記通信データポインタを前記先頭アドレスに対応する前記通信データポインタの下限値に変更することを特徴とする遊技機。
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling gaming operations;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
a data transmission means for transmitting communication data related to gaming operations (for example, S904 (communication data transmission processing) during interrupt processing);
Communication data generation and storage means (for example, communication data storage processing and communication data pointer update processing);
The communication data generation and storage means includes:
When storing the communication data in the communication data storage area sequentially from the storage area of the first address in the predetermined address range to the storage area of the last address, an update instruction, an upper limit judgment instruction, and a judgment branch instruction are executed at once. By executing a predetermined update instruction (for example, "ICPLD" instruction) that can be executed with one instruction, the current value of the communication data pointer, which is a parameter related to addressing in the communication data storage area, and the last address and the upper limit value of the communication data pointer corresponding to the upper limit value, and if the current communication data pointer is less than the upper limit value, the communication data pointer is added and updated so that the current communication data pointer becomes the upper limit value. If the above is the case, the gaming machine is characterized in that the communication data pointer is changed to a lower limit value of the communication data pointer corresponding to the start address.

また、第29の発明の遊技機では、前記通信データ生成格納手段は、前記通信データポインタを前記先頭アドレスに対応する前記通信データポインタの下限値に変更した場合に、前記通信データ格納領域に格納された前記通信データを無効にするようにしてもよい。 Further, in the gaming machine of the twenty-ninth invention, the communication data generation and storage means stores the communication data in the communication data storage area when the communication data pointer is changed to the lower limit value of the communication data pointer corresponding to the start address. The communication data may be invalidated.

また、上記課題を解決するために、第30の発明では、以下のような構成の遊技機を提供する。 Furthermore, in order to solve the above problem, a 30th invention provides a gaming machine having the following configuration.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
遊技動作の進行に関連する所定のデータの値の計数処理(例えば、メダル払出枚数チェック処理)において、
前記所定のデータの値を更新する際に、更新命令、下限判定命令及び判断分岐命令を一つの命令で実行可能な所定の更新命令(例えば、「DCPLD」命令)を実行することにより、現在の前記所定のデータの値と前記所定のデータの値の下限値とを比較するとともに、現在の前記所定のデータの値が前記所定のデータの値の下限値より大きければ、前記所定のデータの値を減算更新し、現在の前記所定のデータの値が前記所定のデータの値の下限値以下であれば、前記所定のデータの値を前記下限値に保持することを特徴とする遊技機。
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling gaming operations;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means is
In the process of counting the value of predetermined data related to the progress of gaming operations (for example, the process of checking the number of medals paid out),
When updating the value of the predetermined data, the current value is The value of the predetermined data is compared with the lower limit value of the predetermined data value, and if the current value of the predetermined data is larger than the lower limit value of the predetermined data value, the value of the predetermined data is determined. , and if the current value of the predetermined data is less than or equal to the lower limit of the value of the predetermined data, the value of the predetermined data is held at the lower limit.

また、第30の発明の遊技機では、前記所定のデータが、前記遊技媒体の払出数であるようにしてもよい。 Further, in the gaming machine of the thirtieth invention, the predetermined data may be the number of payouts of the gaming medium.

第29及び第30の発明の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROM(第1記憶手段)の空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the gaming machine of the 29th and 30th inventions, the free space of the ROM (first storage means) of the main control circuit is increased by reducing the capacity of processing programs, tables, etc. managed by the main control circuit; It is possible to enhance the gameplay by using the free space of the ROM corresponding to the capacity of the player.

[第31の発明の遊技機]
従来の遊技機において、ソフトウエアによるタイマー減算処理で制御される遊技機が知られている(例えば、特開2004-041261号公報参照)。
[Game machine of the 31st invention]
Among conventional gaming machines, a gaming machine that is controlled by software-based timer subtraction processing is known (for example, see Japanese Patent Laid-Open No. 2004-041261).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, as a limitation peculiar to the above-mentioned gaming machines, the program capacity of the main control circuit is limited to a small capacity by regulations. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been strained due to the increasing complexity of gaming, and there is a need to reduce the capacity of processing programs, tables, etc. managed by the main control circuit.

第31の発明は、上記課題を解決するためになされたものであり、その目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The thirty-first invention has been made to solve the above problem, and its purpose is to increase the free space of the ROM of the main control circuit by reducing the capacity of processing programs, tables, etc. managed by the main control circuit. To provide a gaming machine that can enhance gaming performance by utilizing the increased capacity of the ROM free space.

上記課題を解決するために、第31の発明では、以下のような構成の遊技機を提供する。 In order to solve the above problem, a thirty-first invention provides a gaming machine having the following configuration.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
ソフトタイマーのタイマー数の計数処理(例えば、タイマー更新処理)において、
更新命令、下限判定命令及び判断分岐命令を一つの命令で実行可能な所定の更新命令(例えば、「DCPWLD」命令)を実行することにより、現在の前記ソフトタイマーのタイマー数と前記タイマー数の下限値とを比較するとともに、現在の前記ソフトタイマーのタイマー数が前記下限値より大きければ、前記ソフトタイマーのタイマー数を減算更新し、現在の前記ソフトタイマーのタイマー数が前記下限値以下であれば、前記ソフトタイマーのタイマー数を前記下限値に保持することを特徴とする遊技機。
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling gaming operations;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means is
In the process of counting the number of soft timers (for example, timer update process),
By executing a predetermined update instruction (for example, "DCPWLD" instruction) that can execute an update instruction, a lower limit judgment instruction, and a decision branch instruction in one instruction, the current number of soft timers and the lower limit of the number of timers can be determined. If the current number of soft timers is greater than the lower limit value, the number of soft timers is subtracted and updated, and if the current number of soft timers is less than or equal to the lower limit value. , a gaming machine characterized in that the number of timers of the soft timer is maintained at the lower limit value.

第31の発明の遊技機では、前記ソフトタイマーが、2バイトのソフトタイマーであるようにしてもよい。 In the gaming machine of the thirty-first aspect of the invention, the soft timer may be a 2-byte soft timer.

また、第31の発明の遊技機では、
前記演算処理手段は、一定の周期で処理を行う定周期処理手段(例えば、1.1172msec周期で繰り返し実行される割込処理)を有し、
前記ソフトタイマーによる前記タイマー数の計数処理は、前記定周期処理手段により実行され、
前記定周期処理手段が処理を行う周期と前記タイマー数とに基づいて、前記ソフトタイマーの経過時間が決定されるようにしてもよい。
Further, in the gaming machine of the 31st invention,
The arithmetic processing means has a fixed cycle processing means that performs processing at a fixed cycle (for example, an interrupt process that is repeatedly executed at a cycle of 1.1172 msec),
The counting process of the number of timers by the soft timer is executed by the fixed period processing means,
The elapsed time of the soft timer may be determined based on the period in which the fixed period processing means performs processing and the number of timers.

さらに、第31の発明の遊技機では、前記定周期処理手段による処理は、前記演算処理手段に内蔵されたタイマー機能(例えば、タイマー回路113)が発生する割込信号に基づいて実行されるようにしてもよい。 Furthermore, in the gaming machine of the 31st invention, the processing by the fixed periodic processing means is executed based on an interrupt signal generated by a timer function (for example, timer circuit 113) built in the arithmetic processing means. You may also do so.

第31の発明の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROM(第1記憶手段)の空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することができる。 According to the gaming machine of the 31st aspect of the invention, the capacity of processing programs, tables, etc. managed by the main control circuit is reduced, the free capacity of the ROM (first storage means) of the main control circuit is increased, and the increased capacity is It is possible to provide a gaming machine that can enhance the gameplay by utilizing the free space of the ROM.

[第32及び第33の発明の遊技機]
従来の遊技機において、主制御回路の制御により内部抽籤結果を7セグメントLEDで表示する遊技機が知られている(例えば、特開2008-237337号公報参照)。
[Game machine of the 32nd and 33rd invention]
Among conventional gaming machines, there is known a gaming machine that displays an internal lottery result on a 7-segment LED under the control of a main control circuit (see, for example, Japanese Patent Laid-Open No. 2008-237337).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, as a limitation peculiar to the above-mentioned gaming machines, the program capacity of the main control circuit is limited to a small capacity by regulations. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been strained due to the increasing complexity of gaming, and there is a need to reduce the capacity of processing programs, tables, etc. managed by the main control circuit.

第32及び第33の発明は、上記課題を解決するためになされたものであり、その目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The 32nd and 33rd inventions have been made to solve the above problems, and their purpose is to reduce the capacity of processing programs, tables, etc. managed by the main control circuit, and to free up ROM of the main control circuit. To provide a game machine capable of increasing the capacity and improving the game performance by using the free space of the ROM corresponding to the increased capacity.

上記課題を解決するために、第32の発明では、以下のような構成の遊技機を提供する。 In order to solve the above problem, a thirty-second invention provides a gaming machine having the following configuration.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
遊技に関する特定の情報を報知する複数の7セグLEDと、
前記複数の7セグLEDを駆動する7セグLED駆動手段(例えば、7セグLED駆動処理)と、
前記7セグLED駆動手段による前記複数の7セグLEDの駆動動作の制御を行うLED駆動制御手段と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記LED駆動制御手段は、
前記複数の7セグLEDに対してダイナミック駆動制御を行い、所定の読み出し命令(例えば、「LDW」命令)を実行して、前記複数の7セグLEDに対してコモン選択データ及びカソードデータを同時に出力することを特徴とする遊技機。
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling gaming operations;
A plurality of 7-segment LEDs that notify specific information regarding the game;
7-segment LED driving means (for example, 7-segment LED driving processing) for driving the plurality of 7-segment LEDs;
LED drive control means for controlling the driving operation of the plurality of 7-segment LEDs by the 7-segment LED drive means;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The LED drive control means includes:
Perform dynamic drive control on the plurality of 7-segment LEDs, execute a predetermined read command (for example, "LDW" command), and simultaneously output common selection data and cathode data to the plurality of 7-segment LEDs. A gaming machine characterized by:

また、第32の発明の遊技機では、
前記演算処理手段は、一定の周期で処理を行う定周期処理手段(例えば、1.1172msec周期で繰り返し実行される割込処理)を有し、
前記定周期処理手段は、
前記定周期処理手段による処理の実行回数をカウントし、
前記カウントされた値が偶数である場合に、前記LED駆動制御手段による制御処理が実行されるようにしてもよい。
Further, in the gaming machine of the 32nd invention,
The arithmetic processing means has a fixed cycle processing means that performs processing at a fixed cycle (for example, an interrupt process that is repeatedly executed at a cycle of 1.1172 msec),
The periodic processing means is
counting the number of times the process is executed by the periodic processing means;
When the counted value is an even number, control processing by the LED drive control means may be executed.

また、上記課題を解決するために、第33の発明では、以下のような構成の遊技機を提供する。 Furthermore, in order to solve the above problem, a thirty-third invention provides a gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記複数の表示列の変動表示の停止操作に関する情報を報知する複数の7セグLEDを含む指示表示器(例えば、指示モニタ)と、
前記複数の7セグLEDを駆動する7セグLED駆動手段(例えば、7セグLED駆動処理)と、
前記7セグLED駆動手段による前記複数の7セグLEDの駆動動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記複数の7セグLEDに対してダイナミック駆動制御を行い、所定の読み出し命令(例えば、「LDW」命令)を実行して、前記複数の7セグLEDに対してコモン選択データ及びカソードデータを同時に出力することを特徴とする遊技機。
Insertion operation detection means (for example, BET switch 77) that detects an operation of inserting game media;
a start operation detection means (for example, a start switch 79) that detects a start operation by the player after the throw operation is detected by the throw operation detection means;
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
a variable display means (for example, three reels 3L, 3C, 3R) that includes a plurality of display columns and variably displays symbols provided in each display column based on detection of a start operation by the start operation detection means;
A stop operation detection means (for example, stop switch board 80) that detects a stop operation by a player;
stop control means (for example, reel stop control processing) that stops the fluctuating display of the symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
an instruction display (e.g., an instruction monitor) including a plurality of 7-segment LEDs that notify information regarding an operation to stop the variable display of the plurality of display columns;
7-segment LED driving means (for example, 7-segment LED driving processing) for driving the plurality of 7-segment LEDs;
arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling the driving operation of the plurality of 7-segment LEDs by the 7-segment LED driving means;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means is
Perform dynamic drive control on the plurality of 7-segment LEDs, execute a predetermined read command (for example, "LDW" command), and simultaneously output common selection data and cathode data to the plurality of 7-segment LEDs. A gaming machine characterized by:

また、第33の発明の遊技機では、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、有し、
前記演算処理手段は、前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行することにより、前記第2記憶手段内に配置され且つ前記複数の表示列の変動表示の停止操作に関する情報を格納する停止操作指示情報格納領域(例えば、ナビデータ格納領域)のアドレスを指定するとともに、前記複数の表示列の変動表示の停止操作に関する情報を前記停止操作指示情報格納領域に格納するようにしてもよい。
Furthermore, in the gaming machine of the thirty-third invention,
The arithmetic processing means is
a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
an extension register (for example, a Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and in which part of the address in the second storage means can be specified by the stored data;
The arithmetic processing means executes a predetermined read instruction (e.g., "LDQ" instruction) capable of specifying an address within the second storage means using the expansion register. Specifies the address of a stop operation instruction information storage area (for example, a navigation data storage area) located in Information regarding the stop operation may be stored in the stop operation instruction information storage area.

第32及び第33の発明の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROM(第1記憶手段)の空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the gaming machine of the thirty-second and thirty-third inventions, the capacity of processing programs, tables, etc. managed by the main control circuit is reduced to increase the free capacity of the ROM (first storage means) of the main control circuit, and the free capacity of the ROM (first storage means) of the main control circuit is increased. It is possible to enhance the gameplay by using the free space of the ROM corresponding to the capacity of the player.

[第34の発明の遊技機]
従来の遊技機において、遊技制御基板(主制御基板)が、リールユニットを制御する遊技機が知られている(例えば、特開2012-034914号公報参照)。
[Game machine of the 34th invention]
Among conventional gaming machines, a gaming machine in which a gaming control board (main control board) controls a reel unit is known (for example, see Japanese Patent Application Laid-Open No. 2012-034914).

ところで、リール(回胴)の回転制御において、リールの回転動作の安定感の欠如は、遊技者(特に熟練者)にとって不快感を与えることとなり、不快感から遊技の興趣が削がれる可能性がある。この場合、遊技店の不利益となるとともに、遊技機自体の販売にも影響を及ぼす恐れがある。 By the way, when controlling the rotation of the reels (spinning drum), a lack of stability in the rotational movement of the reels can cause discomfort to players (especially experienced players), and there is a possibility that the enjoyment of the game will be diminished due to the discomfort. There is. In this case, it may be disadvantageous to the gaming parlor and may also affect the sales of the gaming machine itself.

第34の発明は、上記課題を解決するためになされたものであり、その目的は、リールの回転動作の安定感の欠如を抑制し、遊技者に不快感を与えないようにすることが可能な遊技機を提供することである。 The thirty-fourth invention has been made to solve the above-mentioned problem, and its purpose is to suppress the lack of stability in the rotational movement of the reels, and to prevent players from feeling uncomfortable. The aim is to provide a gaming machine with the following features.

上記課題を解決するために、第34の発明では、以下のような構成の遊技機を提供する。 In order to solve the above problem, a thirty-fourth invention provides a gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、
前記第2記憶手段の所定の領域を初期化するための設定スイッチ(例えば、設定用鍵型スイッチ54)と、を備え、
前記演算処理手段は、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
電源復帰時に電断発生時の入力ポートの入力状態及び出力ポートの出力状態をセットするとともに、電断発生時に前記表示列が変動中であった場合には、前記第2記憶手段に格納された電断発生時の前記表示列の変動制御管理情報(例えば、リール制御管理情報)をクリアするとともに、前記表示列の変動制御管理情報に前記表示列の変動開始を指示する情報をセットする遊技復帰手段(例えば、遊技復帰処理)と、を有することを特徴とする遊技機。
an insertion operation detection means (for example, BET switch 77) that detects an operation of inputting game media;
a start operation detection means (for example, a start switch 79) that detects a start operation by the player after the throw operation is detected by the throw operation detection means;
a variable display means (for example, three reels 3L, 3C, 3R) that includes a plurality of display columns and variably displays symbols provided in each display column based on detection of a start operation by the start operation detection means;
A stop operation detection means (for example, stop switch board 80) that detects a stop operation by a player;
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling gaming operations;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
a setting switch (for example, setting key type switch 54) for initializing a predetermined area of the second storage means,
The arithmetic processing means is
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
stop control means (for example, reel stop control processing) that stops the fluctuating display of the symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
When the power is restored, the input state of the input port and the output state of the output port at the time of the power outage are set, and if the display column is changing at the time of the power outage, the display column is stored in the second storage means. Returning to the game by clearing the fluctuation control management information (for example, reel control management information) of the display row when a power outage occurs, and setting information instructing the start of fluctuation of the display row in the fluctuation control management information of the display row. A gaming machine comprising: means (for example, a game return process).

また、第34の発明の遊技機では、前記演算処理手段は、前記設定スイッチがオフ状態である場合には、前記遊技復帰手段による処理を実行し、前記設定スイッチがオン状態である場合には、前記遊技復帰手段による処理を実行することなく、前記第2記憶手段の所定の領域を初期化するようにしてもよい。 Further, in the gaming machine of the thirty-fourth invention, the arithmetic processing means executes the processing by the game return means when the setting switch is in the off state, and when the setting switch is in the on state, , a predetermined area of the second storage means may be initialized without executing the process by the game return means.

第34の発明の遊技機によれば、リールの回転動作(表示列の変動表示動作)の安定感の欠如を抑制し、遊技者に不快感を与えないようにすることができる。 According to the gaming machine of the thirty-fourth aspect of the invention, it is possible to suppress the lack of stability in the rotational movement of the reels (fluctuating display movement of the display rows), and to prevent the player from feeling uncomfortable.

[第35の発明の遊技機]
従来の遊技機において、設定変更スイッチを操作することにより、設定値(1~6)を表示可能な遊技機が知られている(例えば、特開2008-245704号公報及び特開2013-042870号公報参照)。
[Game machine of the 35th invention]
Among conventional gaming machines, gaming machines that can display set values (1 to 6) by operating a setting change switch are known (for example, Japanese Patent Laid-Open Nos. 2008-245704 and 2013-042870). (see official bulletin).

ところで、従来、例えばボーナス遊技中、ART遊技中等の、遊技者に有利な遊技状態で遊技が行われている最中では、設定値の確認が行えない遊技機が主流である。このような遊技機では、「ゴト」と呼ばれる不正行為直後にボーナス遊技やART遊技が開始された場合、その不正行為を確認することができず、遊技店に不利益を与えてしまう可能性がある。 By the way, conventionally, most gaming machines are such that the set value cannot be checked while a game is being played in a gaming state advantageous to the player, such as during a bonus game or an ART game. In such gaming machines, if a bonus game or ART game is started immediately after a fraudulent act called "goto", the fraudulent act cannot be confirmed and there is a possibility that the gaming parlor may be disadvantaged. be.

第35の発明は、上記課題を解決するためになされたものであり、その目的は、遊技者に有利な遊技状態で遊技が行われている最中であっても、設定値等の情報を確認することができ、ゴト等の不正行為を抑止することが可能な遊技機を提供することである。 The thirty-fifth invention has been made to solve the above-mentioned problem, and its purpose is to provide information such as set values even while a game is being played in a gaming state that is advantageous to the player. To provide a game machine that can be checked and can deter fraudulent acts such as cheating.

上記課題を解決するために、第35の発明では、以下のような構成の遊技機を提供する。 In order to solve the above problem, a thirty-fifth invention provides a gaming machine having the following configuration.

遊技機本体内部の所定の位置に配置された設定スイッチと、
遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、
遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
前記内部当籤役決定手段により決定された内部当籤役に基づいて、遊技者にとって有利な遊技状態を実行する有利遊技手段(例えば、後述のボーナスゲーム)と、
前記設定スイッチの操作に応じて、内部当籤役が決定される確率に係る設定値を変更又は確認可能な設定変更確認手段(例えば、メダル受付・スタートチェック処理中のS233)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
遊技が開始可能であるか否かを判定する遊技開始判定手段(例えば、メダル受付・スタートチェック処理)と、を備え、
前記設定変更確認手段は、電源投入時に前記設定スイッチの操作に応じて、内部当籤役が決定される確率に係る設定値を変更可能であり、
前記遊技開始判定手段により遊技が開始可能であると判定され且つ前記設定スイッチを操作された場合には、遊技状態に関係なく、内部当籤役が決定される確率に係る設定値を前記設定変更確認手段による処理により確認可能にすることを特徴とする遊技機。
A setting switch located at a predetermined position inside the gaming machine main body,
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling gaming operations;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
Insertion operation detection means (for example, BET switch 77) that detects an operation of inserting game media;
a start operation detection means (for example, a start switch 79) that detects a start operation by the player after the throw operation is detected by the throw operation detection means;
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
an advantageous gaming means (for example, a bonus game described below) that executes a gaming state advantageous to the player based on the internal winning combination determined by the internal winning combination determining means;
a setting change confirmation means (for example, S233 during the medal reception/start check process) capable of changing or confirming a setting value related to the probability that an internal winning combination is determined according to the operation of the setting switch;
a variable display means (for example, three reels 3L, 3C, 3R) that includes a plurality of display columns and variably displays symbols provided in each display column based on detection of a start operation by the start operation detection means;
A stop operation detection means (for example, stop switch board 80) that detects a stop operation by a player;
stop control means (for example, reel stop control processing) that stops the fluctuating display of the symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
A game start determination means (for example, medal reception/start check processing) for determining whether or not the game can be started;
The setting change confirmation means is capable of changing a setting value related to the probability that an internal winning combination is determined according to the operation of the setting switch when the power is turned on;
When the game start determining means determines that the game can be started and the setting switch is operated, the setting change confirmation is performed to change the setting value related to the probability that an internal winning combination will be determined, regardless of the gaming state. A gaming machine characterized in that confirmation is possible through processing by a means.

また、第35の発明の遊技機では、前記設定変更確認手段は、前記設定スイッチが操作された状態で遊技機に電源投入された場合には、前記第2記憶手段の所定の記憶領域を初期化するとともに、前記設定値を変更し、該変更した前記設定値を前記第2記憶手段に格納するようにしてもよい。 Further, in the gaming machine of the thirty-fifth invention, the setting change confirmation means initializes a predetermined storage area of the second storage means when the gaming machine is powered on with the setting switch operated. At the same time, the setting value may be changed and the changed setting value may be stored in the second storage means.

第35の発明の遊技機によれば、例えばボーナス遊技中、ART遊技中等の、遊技者に有利な遊技状態で遊技が行われている最中であっても、設定値等の情報を確認することができ、ゴト等の不正行為を抑止することができる。 According to the gaming machine of the 35th aspect of the invention, information such as set values can be checked even when a game is being played in a gaming state advantageous to the player, such as during a bonus game or an ART game. It is possible to prevent fraudulent acts such as fraud.

[第36及び第37の発明の遊技機]
従来の遊技機において、メダルの投入枚数を表示するための表示装置を備えた遊技機が知られている(例えば、特開1999-178983号公報参照)。
[Game machines of the 36th and 37th inventions]
Among conventional gaming machines, a gaming machine equipped with a display device for displaying the number of medals inserted is known (for example, see Japanese Patent Laid-Open No. 1999-178983).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, as a limitation peculiar to the above-mentioned gaming machines, the program capacity of the main control circuit is limited to a small capacity by regulations. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been strained due to the increasing complexity of gaming, and there is a need to reduce the capacity of processing programs, tables, etc. managed by the main control circuit.

第36及び第37の発明は、上記課題を解決するためになされたものであり、その目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The thirty-sixth and thirty-seventh inventions have been made to solve the above problems, and their purpose is to reduce the capacity of processing programs, tables, etc. managed by the main control circuit, and to free up ROM of the main control circuit. To provide a game machine capable of increasing the capacity and improving the game performance by using the free space of the ROM corresponding to the increased capacity.

上記課題を解決するために、第36の発明では、以下のような構成の遊技機を提供する。 In order to solve the above problem, a thirty-sixth invention provides a gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記遊技媒体の受付状態(例えば、メダルセンサ入力状態)を検出する遊技媒体検出手段(例えば、メダルセンサ)と、
前記遊技媒体検出手段により検出されている現在の前記遊技媒体の受付状態の変化態様が正常であるか否かを、前回処理で検出された前記遊技媒体の受付状態に基づいて、演算処理により判別する遊技媒体受付状態判別手段(例えば、メダル投入チェック処理中のS255~S258)と、を備える遊技機。
Insertion operation detection means (for example, BET switch 77) that detects an operation of inserting game media;
a start operation detection means (for example, a start switch 79) that detects a start operation by the player after the throw operation is detected by the throw operation detection means;
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
a variable display means (for example, three reels 3L, 3C, 3R) that includes a plurality of display columns and variably displays symbols provided in each display column based on detection of a start operation by the start operation detection means;
A stop operation detection means (for example, stop switch board 80) that detects a stop operation by a player;
stop control means (for example, reel stop control processing) that stops the fluctuating display of the symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
a game medium detection means (for example, a medal sensor) that detects a reception state of the game medium (for example, a medal sensor input state);
Determining whether or not the change in the current acceptance state of the game medium detected by the game medium detection means is normal, based on the acceptance status of the game medium detected in the previous process, by arithmetic processing. A game machine comprising: a game medium reception state determining means (for example, S255 to S258 during medal insertion check processing).

第36の発明の遊技機では、前記遊技媒体受付状態判別手段は、前回処理で検出された前記遊技媒体の受付状態に基づいて今回処理で検出され得る前記遊技媒体の受付状態の正常値を論理演算で算出し、前記正常値と、現在の前記遊技媒体の受付状態とを比較して、前記遊技媒体の受付状態の変化態様が正常であるか否かを判別するようにしてもよい。 In the gaming machine of the thirty-sixth aspect of the invention, the game medium reception state determining means logically determines a normal value of the game medium reception state that may be detected in the current process based on the game medium reception state detected in the previous process. It may be calculated by a calculation and the normal value is compared with the current acceptance state of the game medium to determine whether the change mode of the acceptance status of the game medium is normal.

また、第36の発明の遊技機では、前記遊技媒体受付状態判別手段は、1バイトの情報内の2ビットにより、前記遊技媒体の受付状態の変化態様が正常である否かを判別するようにしてもよい。 Further, in the gaming machine of the thirty-sixth aspect of the invention, the game medium reception state determining means determines whether or not the change mode of the game medium reception state is normal based on 2 bits in 1 byte of information. It's okay.

上記課題を解決するために、第37の発明では、以下のような構成の遊技機を提供する。 In order to solve the above problem, a thirty-seventh invention provides a gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記遊技媒体の投入数を示す情報を、前記遊技媒体の投入数に対応する表示態様で報知する表示手段(例えば、第1LED~第3LED)と、
前記表示手段による報知動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101、メダル投入処理)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記遊技媒体の投入数を示す情報を前記遊技媒体の投入数に対応する表示態様で報知するための点灯制御データを、前記遊技媒体の投入数に基づいて論理演算処理により生成することを特徴とする遊技機。
an insertion operation detection means (for example, BET switch 77) that detects an operation of inputting game media;
a start operation detection means (for example, a start switch 79) that detects a start operation by the player after the throw operation is detected by the throw operation detection means;
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
a variable display means (for example, three reels 3L, 3C, 3R) that includes a plurality of display columns and variably displays symbols provided in each display column based on detection of a start operation by the start operation detection means;
A stop operation detection means (for example, stop switch board 80) that detects a stop operation by a player;
stop control means (for example, reel stop control processing) that stops the fluctuating display of the symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
Display means (for example, first to third LEDs) for notifying information indicating the number of game media inserted in a display mode corresponding to the number of game media inserted;
arithmetic processing means (for example, main CPU 101, medal insertion processing) that performs arithmetic processing for controlling the notification operation by the display means;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means is
Lighting control data for notifying information indicating the number of game media inserted in a display mode corresponding to the number of game media inserted is generated by logical operation processing based on the number of game media inserted. A gaming machine.

また、第37の発明の遊技機において、前記論理演算処理では、前記遊技媒体の点灯制御データは、1バイト内の情報の3ビットのデータから生成されるようにしてもよい。 Further, in the gaming machine of the thirty-seventh aspect of the invention, in the logical operation process, the lighting control data for the gaming medium may be generated from 3-bit data of information in 1 byte.

第36及び第37の発明の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the gaming machines of the thirty-sixth and thirty-seventh inventions, the capacity of processing programs, tables, etc. managed by the main control circuit is reduced, the free capacity of the ROM of the main control circuit is increased, and the capacity of the ROM is increased by the increased capacity. It is possible to enhance the gameplay by utilizing the free space.

[第38及び第39の発明の遊技機]
従来の遊技機において、メイン基板(主制御基板)とサブ基板(副制御基板)とが通信により接続され、メイン基板からサブ基板へコマンドが送信される遊技機が知られている(例えば、特許第5725590号公報参照)。
[Game machines of the 38th and 39th inventions]
Conventional gaming machines are known in which a main board (main control board) and a sub-board (sub-control board) are connected through communication, and commands are sent from the main board to the sub-board (for example, patented (See Publication No. 5725590).

ところで、従来、遊技に係る制御を行う主制御基板と演出に係る制御を行う副制御基板との間における通信は、主制御基板から副制御基板への一方向通信であり、また、電源投入時における主制御基板の起動時間と副制御基板のそれとの間には大きな隔たりがある。それゆえ、電源投入時における主制御基板及び副制御基板間の通信接続が不安定になる恐れがある。 By the way, conventionally, communication between the main control board that controls games and the sub-control board that controls effects is one-way communication from the main control board to the sub-control board, and when the power is turned on, There is a large difference between the start-up time of the main control board and that of the sub-control board. Therefore, there is a possibility that the communication connection between the main control board and the sub-control board may become unstable when the power is turned on.

第38及び第39の発明は、上記課題を解決するためになされたものであり、その目的は、電源投入時における主制御基板(主制御手段)及び副制御基板(副制御手段)間の通信を安定動作させることが可能な遊技機を提供することである。 The thirty-eighth and thirty-ninth inventions have been made to solve the above problems, and their purpose is to improve communication between the main control board (main control means) and the sub-control board (sub-control means) when power is turned on. To provide a gaming machine that can operate stably.

上記課題を解決するために、第38の発明では、以下のような構成の遊技機を提供する。 In order to solve the above problem, a thirty-eighth invention provides a gaming machine having the following configuration.

遊技動作に関する通信データを送信する主制御手段(例えば、主制御回路90)を備え、
前記主制御手段は、
前記主制御手段による制御処理中に、所定周期で割込処理を実行し、割込処理実行時に、遊技動作に関する通信データが無い場合には、無操作コマンドを送信する割込処理実行手段(例えば、割込処理)と、
電源復帰時に所定の電源復帰処理を実行する電源復帰処理実行手段(例えば、電源投入時処理)と、を有し、
前記電源復帰処理実行手段は、前記電源復帰処理開始後、前記割込処理実行手段による前記割込処理の実行が可能になるまで待機する処理(例えば、電源投入時処理中のS7及びS8)を行い、
前記割込処理実行手段は、前記電源復帰処理実行手段による前記待機の終了時に、前記割込処理を実行して前記無操作コマンドを前記副制御手段に送信することを特徴とする遊技機。
comprising main control means (for example, main control circuit 90) for transmitting communication data related to gaming operations,
The main control means includes:
During the control processing by the main control means, an interrupt processing is executed at a predetermined period, and when there is no communication data related to the gaming operation at the time of execution of the interrupt processing, an interrupt processing execution means (e.g. , interrupt processing) and
a power recovery process execution means (for example, power-on process) that executes a predetermined power recovery process when the power is restored;
The power restoration processing execution means performs a process of waiting after the power restoration processing is started until the interruption processing execution means can execute the interrupt processing (for example, S7 and S8 during power-on processing). conduct,
The gaming machine is characterized in that the interrupt processing execution means executes the interruption processing and transmits the no-operation command to the sub-control means when the standby by the power recovery processing execution means ends.

また、第38の発明の遊技機では、
前記主制御手段は、
前記所定周期を計測するタイマー回路(例えば、タイマー回路113)と、
前記タイマー回路のタイムアウト信号に基づいて前記割込処理を実行させるための割込信号を発生させる割込回路(例えば、割込みコントローラ112)と、を有し、
前記電源復帰処理実行手段は、
前記所定周期で前記タイムアウト信号を発生させるための初期設定を前記タイマー回路に設定した後、前記割込処理実行手段による前記割込処理の実行が可能になるまで待機する処理を行い、
前記待機の終了を、前記タイマー回路の前記タイムアウト信号の発生の有無に基づいて判断するようにしてもよい。
Further, in the gaming machine of the 38th invention,
The main control means includes:
a timer circuit (for example, timer circuit 113) that measures the predetermined period;
an interrupt circuit (for example, an interrupt controller 112) that generates an interrupt signal for executing the interrupt process based on a timeout signal of the timer circuit;
The power recovery processing execution means includes:
After setting an initial setting in the timer circuit for generating the timeout signal at the predetermined period, performing a process of waiting until the interrupt processing execution means can execute the interrupt processing,
The end of the standby may be determined based on whether or not the timeout signal of the timer circuit is generated.

また、上記課題を解決するために、第39の発明では、以下のような構成の遊技機を提供する。 Furthermore, in order to solve the above problem, a thirty-ninth invention provides a gaming machine having the following configuration.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
遊技動作に関するコマンドデータを作成する通信データ生成手段(例えば、設定変更コマンド生成格納処理及び通信データ格納処理)と、
前記演算処理手段による制御処理中に、所定周期で割込処理を実行し、割込処理実行時に、遊技動作に関するコマンドデータが無い場合には、無操作コマンドを送信する割込処理実行手段(例えば、割込処理)と、
電源復帰時に所定の電源復帰処理を実行する電源復帰処理実行手段(例えば、電源投入時処理)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記電源復帰処理実行手段は、前記電源復帰処理開始後、前記割込処理実行手段による前記割込処理の実行が可能になるまで待機する処理(例えば、電源投入時処理中のS7及びS8)を行い、
前記割込処理実行手段は、前記電源復帰処理実行手段による前記待機の終了時に、前記割込処理を実行して前記無操作コマンドを送信し、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時に複数種のデータがそれぞれ格納される複数の汎用レジスタを有し、
前記コマンドデータは、コマンド種別と複数の通信パラメータとサム値とにより構成され、
複数の前記通信パラメータは、それぞれ複数の前記汎用レジスタに割り当てられ、
前記通信データ生成手段は、
前記コマンドデータの前記コマンド種別に応じて、前記通信パラメータに割り当てられた前記汎用レジスタに通信パラメータをセットした後、前記汎用レジスタにセットされた通信パラメータを、前記第2記憶手段内の所定の格納領域(例えば、通信データ一時格納領域)に格納し、
前記複数の通信パラメータのうち、前記コマンドデータの前記コマンド種別に基づいて使用されない通信パラメータがある場合にも、当該未使用の通信パラメータに対応付けられた汎用レジスタに格納されているデータを通信パラメータとして前記所定の格納領域に格納し、
前記コマンド種別と、通信パラメータに割り当てられた前記汎用レジスタに格納されているデータとに基づいて、前記コマンドデータのサム値を生成することを特徴とする遊技機。
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling gaming operations;
communication data generation means (for example, setting change command generation and storage processing and communication data storage processing) that creates command data related to gaming operations;
During the control processing by the arithmetic processing means, an interrupt processing is executed at a predetermined period, and when there is no command data related to a gaming operation at the time of execution of the interrupt processing, an interrupt processing execution means (e.g. , interrupt processing) and
a power recovery process execution means (for example, power-on process) that executes a predetermined power recovery process when the power is restored;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The power restoration processing execution means performs a process of waiting after the power restoration processing is started until the interruption processing execution means can execute the interrupt processing (for example, S7 and S8 during power-on processing). conduct,
The interrupt processing execution means executes the interrupt processing and transmits the no-operation command when the standby by the power recovery processing execution means ends;
The arithmetic processing means is
a plurality of general-purpose registers each storing a plurality of types of data when the arithmetic processing is executed by the arithmetic processing means;
The command data includes a command type, a plurality of communication parameters, and a sum value,
The plurality of communication parameters are respectively assigned to the plurality of general-purpose registers,
The communication data generation means includes:
After setting a communication parameter in the general-purpose register assigned to the communication parameter according to the command type of the command data, the communication parameter set in the general-purpose register is stored in a predetermined storage in the second storage means. storage area (for example, communication data temporary storage area),
Among the plurality of communication parameters, even if there is a communication parameter that is not used based on the command type of the command data, the data stored in the general-purpose register associated with the unused communication parameter is used as the communication parameter. stored in the predetermined storage area as
A gaming machine that generates a sum value of the command data based on the command type and data stored in the general-purpose register assigned to a communication parameter.

また、第39の発明の遊技機では、
電源電圧の状態を監視する電源監視手段(例えば、電源監視ポート)を備え、
前記演算処理手段は、
前記電源電圧の状態が安定していない場合には、前記電源電圧の状態が安定するまで待機し、
前記電源電圧の状態が安定していることを条件に、前記演算処理手段のタイマー回路、シリアル通信回路及び乱数回路を初期化した後、前記第2記憶手段の所定の領域を使用して前記第2記憶手段が正常であるか否かを確認し、
前記第2記憶手段が正常であることを条件に、前記無操作コマンドを送信するようにしてもよい。
Further, in the gaming machine of the 39th invention,
Equipped with a power supply monitoring means (for example, a power supply monitoring port) for monitoring the state of the power supply voltage,
The arithmetic processing means is
If the state of the power supply voltage is not stable, wait until the state of the power supply voltage becomes stable;
After initializing the timer circuit, serial communication circuit, and random number circuit of the arithmetic processing means on the condition that the state of the power supply voltage is stable, the data is stored using a predetermined area of the second storage means. 2 Check whether the storage means is normal or not.
The no-operation command may be transmitted on condition that the second storage means is normal.

第38及び第39の発明の遊技機によれば、電源投入時における主制御基板及び副制御基板間の通信を安定動作させることができる。 According to the gaming machines of the thirty-eighth and thirty-ninth inventions, it is possible to stably operate the communication between the main control board and the sub-control board when the power is turned on.

[第40及び第41の発明の遊技機]
従来の遊技機において、内部当籤役と遊技者の停止操作とに基づきリール図柄の可変表示の停止制御を行い、図柄の組合せにより入賞判定を行い、入賞判定の結果に基づいてホッパー(メダル払出装置)を制御して、メダルの払出制御を行う遊技機が知られている(例えば、特開2008-119498号公報参照)。
[Game machines of the 40th and 41st inventions]
In conventional gaming machines, the variable display of reel symbols is controlled to stop based on the internal winning combination and the player's stop operation, winning is determined based on the combination of symbols, and the hopper (medal payout device) is activated based on the winning determination result. ) is known to control the payout of medals (for example, see Japanese Unexamined Patent Publication No. 2008-119498).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, as a limitation peculiar to the above-mentioned gaming machines, the program capacity of the main control circuit is limited to a small capacity by regulations. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been strained due to the increasing complexity of gaming, and there is a need to reduce the capacity of processing programs, tables, etc. managed by the main control circuit.

第40及び第41の発明は、上記課題を解決するためになされたものであり、その目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The fortieth and forty-first inventions have been made to solve the above-mentioned problems, and their purpose is to reduce the capacity of processing programs, tables, etc. managed by the main control circuit, and to free up ROM of the main control circuit. To provide a game machine capable of increasing the capacity and improving the game performance by using the free space of the ROM corresponding to the increased capacity.

上記課題を解決するために、第40の発明では、以下のような構成の遊技機を提供する。 In order to solve the above problem, a fortieth invention provides a gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記停止制御手段による前記表示列の停止動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、
前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行することにより、前記停止操作検出手段による停止操作の検出結果を取得する停止操作検出結果取得手段(例えば、リール停止制御処理中のS714)と、
前記停止操作検出手段により所定の表示列に対する遊技者の停止操作が検出された場合に、前記所定の読み出し命令を実行することにより、前記第2記憶手段内に配置され且つ前記所定の表示列の変動表示の停止制御データを格納する停止制御データ格納領域のアドレスを指定する停止制御データ格納領域設定手段(例えば、図139中のソースコード「LDQ IX,wR1_CTRL-(wR2_CTRL-wR1_CTRL)」)と、を有することを特徴とする遊技機。
Insertion operation detection means (for example, BET switch 77) that detects an operation of inserting game media;
a start operation detection means (for example, a start switch 79) that detects a start operation by the player after the throw operation is detected by the throw operation detection means;
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
a variable display means (for example, three reels 3L, 3C, 3R) that includes a plurality of display columns and variably displays symbols provided in each display column based on detection of a start operation by the start operation detection means;
A stop operation detection means (for example, stop switch board 80) that detects a stop operation by a player;
stop control means (for example, reel stop control processing) that stops the fluctuating display of the symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling the stop operation of the display column by the stop control means;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means is
a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
an extension register (for example, a Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and in which part of the address in the second storage means can be specified by the stored data;
By executing a predetermined read instruction (for example, "LDQ" instruction) that can specify an address in the second storage means using the expansion register, the detection result of the stop operation by the stop operation detection means is detected. A stop operation detection result acquisition means to acquire (for example, S714 during reel stop control processing);
When the stop operation detecting means detects a stop operation by the player on a predetermined display column, by executing the predetermined read command, the data stored in the second storage means and in the predetermined display column are A stop control data storage area setting means (for example, source code "LDQ IX, wR1_CTRL-(wR2_CTRL-wR1_CTRL)" in FIG. 139) that specifies the address of the stop control data storage area in which the stop control data of the variable display is stored; A gaming machine characterized by having.

また、第40の発明の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 Further, in the gaming machine of the fortieth aspect of the invention, a part of the address that can be specified by the extension register may be an upper address value that constitutes the address.

また、上記課題を解決するために、第41の発明では、以下のような構成の遊技機を提供する。 Furthermore, in order to solve the above problem, a forty-first invention provides a gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記内部当籤役決定手段により複数種の内部当籤役が決定された場合に、前記複数種の内部当籤役にそれぞれ対応する複数種の図柄の組合せの中なら、前記複数の表示列に跨って設定された判定ライン上に、優先して停止表示させる図柄の組合せを決定する優先停止図柄決定手段(例えば、引込優先順位取得処理)と、
前記停止制御手段による前記表示列の停止動作、及び、前記優先停止図柄決定手段による停止表示させる図柄の組合せの決定動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、
前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行することにより、前記停止操作検出手段による停止操作の検出結果を取得する停止操作検出結果取得手段(例えば、リール停止制御処理中のS714)と、
前記停止操作検出手段により所定の表示列に対する遊技者の停止操作が検出された場合に、前記所定の読み出し命令を実行することにより、前記第2記憶手段内に配置され且前記所定の表示列の変動表示の停止制御データを格納する停止制御データ格納領域のアドレスを指定する停止制御データ格納領域設定手段(例えば、図139中のソースコード「LDQ IX,wR1_CTRL-(wR2_CTRL-wR1_CTRL)」)と、
前記優先停止図柄決定手段により、優先して、前記判定ライン上に停止表示させる図柄の組合せを決定する処理において、比較判定命令、処理のジャンプ先アドレスの指定命令及び処理のジャンプ動作命令を一つの命令で実行可能な所定の判定命令(例えば、「JCP」命令)を実行することにより、判定対象となる前記内部当籤役に対応する図柄の組合せに、現在判定対象中の特定の表示列(例えば、右リール3R)における前記判定ライン上の停止図柄が任意となる所定の図柄の組合せ(例えば、「ANY」役)が含まれるか否かを判定するとともに、判定対象となる前記内部当籤役に対応する図柄の組合せに前記所定の図柄の組合せが含まれると判定された場合に、判定対象となる前記内部当籤役に対応する図柄の組合せの停止表示を禁止する任意役対応処理手段(例えば、引込優先順位取得処理中のS683)と、を有することを特徴とする遊技機。
an insertion operation detection means (for example, BET switch 77) that detects an operation of inputting game media;
a start operation detection means (for example, a start switch 79) that detects a start operation by the player after the throw operation is detected by the throw operation detection means;
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
a variable display means (for example, three reels 3L, 3C, 3R) that includes a plurality of display columns and variably displays symbols provided in each display column based on detection of a start operation by the start operation detection means;
A stop operation detection means (for example, stop switch board 80) that detects a stop operation by a player;
stop control means (for example, reel stop control processing) that stops the fluctuating display of the symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
When a plurality of types of internal winning combinations are determined by the internal winning combination determining means, if it is among a combination of a plurality of types of symbols corresponding to the plurality of types of internal winning combinations, it is set across the plurality of display columns. priority stop symbol determining means (for example, attraction priority order acquisition processing) that determines a combination of symbols to be stopped and displayed with priority on the determined determination line;
arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling the stop operation of the display row by the stop control means and the determination operation of the combination of symbols to be stopped and displayed by the priority stop symbol determination means;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means is
a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
an extension register (for example, a Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and in which part of the address in the second storage means can be specified by the stored data;
By executing a predetermined read instruction (for example, "LDQ" instruction) that can specify an address in the second storage means using the extension register, the detection result of the stop operation by the stop operation detection means is detected. A stop operation detection result acquisition means to obtain (for example, S714 during reel stop control processing);
When the stop operation detecting means detects a stop operation by the player with respect to a predetermined display column, by executing the predetermined read command, the data stored in the second storage means and of the predetermined display column is Stop control data storage area setting means (for example, source code "LDQ IX, wR1_CTRL-(wR2_CTRL-wR1_CTRL)" in FIG. 139) that specifies the address of the stop control data storage area in which the stop control data of the variable display is stored;
In the process of determining a combination of symbols to be stopped and displayed on the determination line with priority, the priority stop symbol determining means combines a comparison determination command, a process jump destination address designation command, and a process jump operation command into one process. By executing a predetermined judgment command (for example, "JCP" command) that can be executed by a command, a specific display column (for example, , right reel 3R), it is determined whether or not the stopped symbols on the determination line include an arbitrary predetermined combination of symbols (for example, "ANY" combination), and the internal winning combination to be determined is determined. When it is determined that the predetermined symbol combination is included in the corresponding symbol combination, an arbitrary combination processing means (for example, S683) during attraction priority order acquisition processing.

また、第41の発明の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 Further, in the gaming machine of the forty-first aspect of the invention, a part of the address that can be specified by the extension register may be an upper address value that constitutes the address.

第40及び第41の発明の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the gaming machine of the 40th and 41st inventions, the capacity of processing programs, tables, etc. managed by the main control circuit is reduced, the free capacity of the ROM of the main control circuit is increased, and the capacity of the ROM corresponding to the increased capacity is increased. It is possible to enhance the gameplay by utilizing the free space.

[第42~第44の発明の遊技機]
従来の遊技機において、図柄の停止制御時に引込優先順位テーブルを使用して図柄の停止制御を行う遊技機が知られている(例えば、特開2007-175450号公報参照)。
[Game machines of the 42nd to 44th inventions]
Among conventional gaming machines, there is known a gaming machine that performs symbol stopping control using a pull-in priority table when controlling symbol stopping (for example, see Japanese Patent Laid-Open No. 2007-175450).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, as a limitation peculiar to the above-mentioned gaming machines, the program capacity of the main control circuit is limited to a small capacity by regulations. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been strained due to the increasing complexity of gaming, and there is a need to reduce the capacity of processing programs, tables, etc. managed by the main control circuit.

第42~第44の発明は、上記課題を解決するためになされたものであり、その目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The forty-second to forty-fourth inventions have been made to solve the above problems, and their purpose is to reduce the capacity of processing programs, tables, etc. managed by the main control circuit, and to free up ROM of the main control circuit. To provide a game machine capable of increasing the capacity and improving the game performance by using the free space of the ROM corresponding to the increased capacity.

上記課題を解決するために、第42の発明では、以下のような構成の遊技機を提供する。 In order to solve the above problem, a forty-second invention provides a gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記内部当籤役決定手段により複数種の内部当籤役が決定された場合に、前記複数種の内部当籤役にそれぞれ対応する複数種の図柄の組合せの中なら、前記複数の表示列に跨って設定された判定ライン上に、優先して停止表示させる図柄の組合せを決定する優先停止図柄決定手段(例えば、引込優先順位取得処理)と、
前記優先停止図柄決定手段による優先して停止表示させる図柄の組合せの決定動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、を有し、
前記優先停止図柄決定手段により、優先して停止表示させる図柄の組合せを決定する処理において、
前記演算処理手段は、
前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行することにより、前記第2記憶手段内に配置され且つ前記内部当籤役に対応する当籤フラグデータを格納する当籤フラグデータ格納領域(例えば、当り要求フラグ格納領域)のアドレスを指定する当籤フラグ格納領域指定手段(例えば、引込優先順位取得処理中のS686)と、
前記所定の読み出し命令を実行することにより、前記第2記憶手段内に配置され且つ前記判定ライン上に停止表示された図柄の組合せに対応する入賞フラグデータを格納する入賞フラグデータ格納領域(例えば、入賞作動フラグ格納領域)のアドレスを指定する入賞フラグ格納領域指定手段(例えば、引込優先順位取得処理中のS686)と、
前記当籤フラグデータとそれに対応する前記入賞フラグデータとの論理積演算を行う論理積演算手段(例えば、引込優先順位取得処理中のS686)と、を有することを特徴とする遊技機。
an insertion operation detection means (for example, BET switch 77) that detects an operation of inputting game media;
a start operation detection means (for example, a start switch 79) that detects a start operation by the player after the throw operation is detected by the throw operation detection means;
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
a variable display means (for example, three reels 3L, 3C, 3R) that includes a plurality of display columns and variably displays symbols provided in each display column based on detection of a start operation by the start operation detection means;
A stop operation detection means (for example, stop switch board 80) that detects a stop operation by a player;
stop control means (for example, reel stop control processing) that stops the fluctuating display of the symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
When a plurality of types of internal winning combinations are determined by the internal winning combination determining means, if it is among a combination of a plurality of types of symbols corresponding to the plurality of types of internal winning combinations, it is set across the plurality of display columns. priority stop symbol determining means (for example, attraction priority order acquisition processing) that determines a combination of symbols to be stopped and displayed with priority on the determined determination line;
arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling the operation of determining the combination of symbols to be stopped and displayed with priority by the priority stop symbol determination means;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means is
a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
an extension register (for example, a Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and in which part of the address in the second storage means can be specified by the stored data; ,
In the process of determining a combination of symbols to be preferentially stopped and displayed by the priority stop symbol determining means,
The arithmetic processing means is
By executing a predetermined read instruction (e.g. an "LDQ" instruction) that allows addressing within the second storage means using the extension register, the A winning flag storage area specifying means (for example, S686 during the attraction priority order acquisition process) that specifies the address of a winning flag data storage area (for example, a winning request flag storage area) that stores the winning flag data corresponding to the winning combination;
By executing the predetermined read command, a winning flag data storage area (for example, Winning flag storage area designating means (for example, S686 during attraction priority order acquisition processing) for specifying the address of the winning activation flag storage area);
A gaming machine characterized by comprising a logical product operation means (for example, S686 during attraction priority order acquisition processing) that performs a logical product operation of the winning flag data and the corresponding entered prize flag data.

また、第42の発明の遊技機では、
前記優先停止図柄決定手段により、優先して停止表示させる図柄の組合せを決定する処理において、判定対象となる前記内部当籤役に対応する図柄の組合せに、現在判定対象中の特定の表示列(例えば、右リール3R)における前記判定ライン上の停止図柄が任意となる所定の図柄の組合せ(例えば、「ANY」役)が含まれる場合には、
前記演算処理手段は、前記当籤フラグ格納領域指定手段による前記当籤フラグデータ格納領域のアドレス指定処理、前記入賞フラグ格納領域指定手段による前記入賞フラグデータ格納領域のアドレス指定処理、及び、前記論理積演算手段による論理積演算処理が実行されないようにしてもよい。
Furthermore, in the gaming machine of the 42nd invention,
In the process of determining a combination of symbols to be stopped and displayed with priority by the priority stop symbol determining means, a specific display column currently being determined (for example, , right reel 3R), if the stopping symbols on the determination line include an arbitrary combination of predetermined symbols (for example, an "ANY" combination),
The arithmetic processing means performs address designation processing of the winning flag data storage area by the winning flag storage area designation means, address designation processing of the entered prize flag data storage area by the entered prize flag storage area designation means, and the logical product operation. The logical product calculation process by the means may not be executed.

また、上記課題を解決するために、第43の発明では、以下のような構成の遊技機を提供する。 Furthermore, in order to solve the above problem, a forty-third invention provides a gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記内部当籤役決定手段により複数種の内部当籤役が決定された場合に、前記複数種の内部当籤役にそれぞれ対応する複数種の図柄の組合せの中なら、前記複数の表示列に跨って設定された判定ライン上に、優先して停止表示させる図柄の組合せを決定する優先停止図柄決定手段(例えば、引込優先順位取得処理)と、
前記優先停止図柄決定手段による優先して停止表示させる図柄の組合せの決定動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第1記憶手段又は前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、を有し、
前記優先停止図柄決定手段により、優先して停止表示させる図柄の組合せを決定する処理において、
前記演算処理手段は、
前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行することにより、前記第2記憶手段内に配置され且つ前記内部当籤役に対応する当籤フラグデータを格納する当籤フラグデータ格納領域(例えば、当り要求フラグ格納領域)のアドレスを指定する当籤フラグ格納領域指定手段(例えば、引込優先順位取得処理中のS686)と、
前記所定の読み出し命令を実行することにより、前記第2記憶手段内に配置され且つ前記判定ライン上に停止表示された図柄の組合せに対応する入賞フラグデータを格納する入賞フラグデータ格納領域(例えば、入賞作動フラグ格納領域)のアドレスを指定する入賞フラグ格納領域指定手段(例えば、引込優先順位取得処理中のS686)と、
前記当籤フラグデータとそれに対応する前記入賞フラグデータとの論理積演算を行う論理積演算手段(例えば、引込優先順位取得処理中のS686)と、
前記所定の読み出し命令を実行することにより、前記複数種の図柄の組合せ間における、停止表示させる図柄の組合せの優先順位を規定したデータテーブルを取得する優先順位データテーブル取得手段(例えば、引込優先順位取得処理中のS687)と、を有することを特徴とする遊技機。
an insertion operation detection means (for example, BET switch 77) that detects an operation of inputting game media;
a start operation detection means (for example, a start switch 79) that detects a start operation by the player after the throw operation is detected by the throw operation detection means;
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
a variable display means (for example, three reels 3L, 3C, 3R) that includes a plurality of display columns and variably displays symbols provided in each display column based on detection of a start operation by the start operation detection means;
A stop operation detection means (for example, stop switch board 80) that detects a stop operation by a player;
stop control means (for example, reel stop control processing) that stops the fluctuating display of the symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
When a plurality of types of internal winning combinations are determined by the internal winning combination determining means, if it is among a combination of a plurality of types of symbols corresponding to the plurality of types of internal winning combinations, it is set across the plurality of display columns. priority stop symbol determining means (for example, attraction priority order acquisition processing) that determines a combination of symbols to be stopped and displayed with priority on the determined determination line;
arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling the operation of determining the combination of symbols to be stopped and displayed with priority by the priority stop symbol determination means;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means is
a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
An extension register (for example, a Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and the stored data can specify a part of the address in the first storage means or the second storage means. ) and,
In the process of determining a combination of symbols to be preferentially stopped and displayed by the priority stop symbol determining means,
The arithmetic processing means is
By executing a predetermined read instruction (e.g. an "LDQ" instruction) that allows addressing within the second storage means using the extension register, the A winning flag storage area specifying means (for example, S686 during the attraction priority order acquisition process) that specifies the address of a winning flag data storage area (for example, a winning request flag storage area) that stores the winning flag data corresponding to the winning combination;
By executing the predetermined read command, a winning flag data storage area (for example, Winning flag storage area designating means (for example, S686 during attraction priority order acquisition processing) for specifying the address of the winning activation flag storage area);
a logical product calculation means (for example, S686 during the attraction priority ranking acquisition process) that performs a logical product calculation of the winning flag data and the corresponding entered prize flag data;
By executing the predetermined read command, a priority data table acquisition means (for example, a pull-in priority S687) during acquisition processing.

また、第43の発明の遊技機では、
前記優先停止図柄決定手段により、優先して停止表示させる図柄の組合せを決定する処理において、判定対象となる前記内部当籤役に対応する図柄の組合せに、現在判定対象中の特定の表示列(例えば、右リール3R)における前記判定ライン上の停止図柄が任意となる所定の図柄の組合せ(例えば、「ANY」役)が含まれる場合には、
前記演算処理手段は、前記当籤フラグ格納領域指定手段による前記当籤フラグデータ格納領域のアドレス指定処理、前記入賞フラグ格納領域指定手段による前記入賞フラグデータ格納領域のアドレス指定処理、及び、前記論理積演算手段による論理積演算処理が実行されないようにしてもよい。
Further, in the gaming machine of the 43rd invention,
In the process of determining a combination of symbols to be stopped and displayed with priority by the priority stop symbol determining means, a specific display column currently being determined (for example, , right reel 3R), if the stopping symbols on the determination line include an arbitrary combination of predetermined symbols (for example, an "ANY" combination),
The arithmetic processing means performs address designation processing of the winning flag data storage area by the winning flag storage area designation means, address designation processing of the entered prize flag data storage area by the entered prize flag storage area designation means, and the logical product operation. The logical product calculation process by the means may not be executed.

また、上記課題を解決するために、第44の発明では、以下のような構成の遊技機を提供する。 Furthermore, in order to solve the above problem, a forty-fourth invention provides a gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
イリーガルヒットエラーの発生の有無を判定するエラー検出手段(例えば、イリーガルヒットチェック処理)と、
前記エラー検出手段による判定動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、を有し、
前記エラー検出手段により、イリーガルヒットエラーの発生の有無を判定処理において、
前記演算処理手段は、
前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行することにより、前記第2記憶手段内に配置され且つ前記複数の表示列に跨って設定された判定ライン上に停止表示された図柄の組合せに対応する入賞フラグデータを格納する入賞フラグデータ格納領域(例えば、入賞作動フラグ格納領域)のアドレスを指定する入賞フラグ格納領域指定手段(例えば、イリーガルヒットチェック処理中のS781)と、
前記入賞フラグデータ格納領域に格納された前記入賞フラグデータと、それに対応する前記内部当籤役を示す当籤フラグデータとの論理積演算を行う論理積演算手段(例えば、イリーガルヒットチェック処理中のS784)と、
前記論理積演算手段による演算結果に基づいて、イリーガルヒットエラーの発生の有無を判定するエラー判定手段(例えば、イリーガルヒットチェック処理中のS785)と、を有し、
前記当籤フラグデータが格納される当籤フラグデータ格納領域(例えば、当り要求フラグ格納領域)の構成が、前記入賞フラグデータ格納領域の構成と同一であることを特徴とする遊技機。
Insertion operation detection means (for example, BET switch 77) that detects an operation of inserting game media;
a start operation detection means (for example, a start switch 79) that detects a start operation by the player after the throw operation is detected by the throw operation detection means;
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
a variable display means (for example, three reels 3L, 3C, 3R) that includes a plurality of display columns and variably displays symbols provided in each display column based on detection of a start operation by the start operation detection means;
A stop operation detection means (for example, stop switch board 80) that detects a stop operation by a player;
stop control means (for example, reel stop control processing) that stops the fluctuating display of the symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
an error detection means (for example, illegal hit check processing) that determines whether an illegal hit error has occurred;
arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling the determination operation by the error detection means;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means is
a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
an extension register (for example, a Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and in which part of the address in the second storage means can be specified by the stored data; ,
In the process of determining whether an illegal hit error has occurred by the error detection means,
The arithmetic processing means is
By executing a predetermined read instruction (e.g. an "LDQ" instruction) capable of addressing within the second storage means using the extension register, the plurality of A winning flag that specifies the address of a winning flag data storage area (for example, a winning activation flag storage area) that stores winning flag data corresponding to a combination of symbols stopped and displayed on a judgment line set across display columns. Storage area designation means (for example, S781 during illegal hit check processing);
A logical product operation means for performing a logical product operation of the entered prize flag data stored in the entered prize flag data storage area and the winning flag data indicating the corresponding internal winning combination (for example, S784 during illegal hit check processing) and,
an error determination means (for example, S785 during illegal hit check processing) for determining whether an illegal hit error has occurred based on the calculation result by the logical product calculation means;
A gaming machine characterized in that a configuration of a winning flag data storage area (for example, a winning request flag storage area) in which the winning flag data is stored is the same as a configuration of the entered prize flag data storage area.

また、第44の発明の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 Furthermore, in the gaming machine of the forty-fourth aspect of the invention, a part of the address that can be specified by the extension register may be an upper address value that constitutes the address.

さらに、第44の発明の遊技機では、
前記演算処理手段は、前記エラー検出手段により、イリーガルヒットエラーが有ると判定された場合には、エラー処理を行うエラー処理手段を有し、
前記エラー処理手段は、前記イリーガルヒットエラーを視認可能に報知するとともに、前記イリーガルヒットエラーが解除されるまで、遊技を停止するようにしてもよい。
Furthermore, in the gaming machine of the 44th invention,
The arithmetic processing means has an error processing means that performs error processing when it is determined by the error detection means that there is an illegal hit error,
The error processing means may visually notify the illegal hit error and stop the game until the illegal hit error is cleared.

第42~第44の発明の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the gaming machine of the forty-second to forty-fourth inventions, the capacity of processing programs, tables, etc. managed by the main control circuit is reduced, the free capacity of the ROM of the main control circuit is increased, and the capacity of the ROM corresponding to the increased capacity is increased. It is possible to enhance the gameplay by utilizing the free space.

[第45の発明の遊技機]
従来の遊技機において、遊技制御基板(主制御基板)から演出制御基板(副制御基板)にコマンドデータを送信する遊技機が知られている(例えば、特開2013-027655号公報及び特開2014-033751号公報参照)。
[Game machine of the 45th invention]
Among conventional gaming machines, gaming machines that transmit command data from a gaming control board (main control board) to an effect control board (sub-control board) are known (for example, Japanese Patent Laid-Open Nos. 2013-027655 and 2014) -033751)).

ところで、近年、遊技性の多様化に伴い、副制御回路による演出制御において遊技性に係る処理が増える傾向がある。そのため、主制御回路から副制御回路に送信される通信データを改ざんする、「ゴト」と呼ばれる不正行為が発生しており、遊技店に損害を与えている。それに対して、従来、例えば上記特開2014-033751号公報等で提案されているように、主制御回路において送信データにゴト防止処理を施す対策も実施されている。しかしながら、このようなゴト防止処理の追加により、主制御回路のプログラム容量が圧迫されるという課題が発生している。 By the way, in recent years, with the diversification of gaming features, there is a tendency for processing related to gaming features to increase in production control by the sub-control circuit. As a result, a fraudulent act known as ``goto'' has occurred, in which communication data sent from the main control circuit to the sub-control circuit is tampered with, causing damage to game parlors. To deal with this, conventional countermeasures have been implemented in which the main control circuit performs gore prevention processing on the transmission data, as proposed in, for example, the above-mentioned Japanese Patent Application Publication No. 2014-033751. However, the addition of such glitch prevention processing poses a problem in that the program capacity of the main control circuit is compressed.

第45の発明は、上記課題を解決するためになされたものであり、その目的は、送信データに不正(ゴト)防止処理を施すことなく、不正行為を抑止するとともに、不正防止処理による主制御回路のプログラム容量の圧迫を無くすことが可能な遊技機を提供することである。 The forty-fifth invention has been made to solve the above problems, and its purpose is to deter fraudulent acts without performing fraud prevention processing on transmitted data, and to control main control by fraud prevention processing. To provide a game machine capable of eliminating pressure on the program capacity of a circuit.

上記課題を解決するために、第45の発明では、以下のような構成の遊技機を提供する。 In order to solve the above problems, a forty-fifth invention provides a gaming machine having the following configuration.

前記遊技動作に関する通信データを送信するデータ送信手段(例えば、主制御回路90)と、
前記通信データを作成する通信データ生成手段(例えば、通信データ格納処理)と、
前記通信データ生成手段による通信データの生成動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時に複数種のデータがそれぞれ格納される複数の汎用レジスタを有し、
前記演算処理手段は、
前記通信データ生成手段による通信データの生成処理において、
前記通信データを構成する複数種の通信パラメータをそれぞれ前記複数の汎用レジスタに割り当て、
前記通信データを構成する複数種の通信パラメータのうち、前記通信データの種別に基づいて通信パラメータを、前記複数の汎用レジスタのうちの対応する汎用レジスタにセットし、
前記汎用レジスタにセットされた通信パラメータを、前記第2記憶手段内の所定の格納領域(通信データ一時格納領域)に格納し、
前記複数種の通信パラメータのうち、通信データの生成時に未使用の通信パラメータに対応付けられた汎用レジスタに格納されているデータを通信パラメータとして前記所定の格納領域に格納し、
前記複数種の通信パラメータに応じて前記複数の汎用レジスタにセットされたデータに基づいて、前記通信データのサム値を生成することを特徴とする遊技機。
data transmitting means (for example, main control circuit 90) for transmitting communication data regarding the gaming operation;
communication data generation means (for example, communication data storage processing) that creates the communication data;
arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling the communication data generation operation by the communication data generation means;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The arithmetic processing means is
a plurality of general-purpose registers each storing a plurality of types of data when the arithmetic processing is executed by the arithmetic processing means;
The arithmetic processing means is
In the communication data generation process by the communication data generation means,
assigning a plurality of types of communication parameters constituting the communication data to the plurality of general-purpose registers, respectively;
setting a communication parameter to a corresponding general-purpose register among the plurality of general-purpose registers based on the type of the communication data among the plurality of types of communication parameters constituting the communication data;
storing the communication parameters set in the general-purpose register in a predetermined storage area (communication data temporary storage area) in the second storage means;
out of the plurality of types of communication parameters, data stored in a general-purpose register associated with a communication parameter unused at the time of generation of communication data is stored in the predetermined storage area as a communication parameter;
A gaming machine that generates a sum value of the communication data based on data set in the plurality of general-purpose registers according to the plurality of types of communication parameters.

また、第45の発明の遊技機では、前記通信データ生成手段は、前記第2記憶手段内の所定の格納領域に空きが無い場合には、前記複数の汎用レジスタにセットされた前記通信パラメータを前記第2記憶手段内の所定の格納領域に格納することなく通信データの生成処理を終了するようにしてもよい。 Further, in the gaming machine of the forty-fifth aspect of the invention, when there is no free space in the predetermined storage area in the second storage means, the communication data generation means generates the communication parameters set in the plurality of general-purpose registers. The communication data generation process may be terminated without storing the communication data in a predetermined storage area in the second storage means.

第45の発明の遊技機によれば、送信データ(通信データ)に不正防止処理を施すことなく、不正行為を抑止することができるとともに、不正防止処理による主制御回路のプログラム容量の圧迫も無くすことができる。 According to the gaming machine of the 45th invention, it is possible to deter fraudulent acts without performing fraud prevention processing on transmitted data (communication data), and also eliminates pressure on the program capacity of the main control circuit due to fraud prevention processing. be able to.

[第46の発明の遊技機]
従来の遊技機において、主制御回路の制御により払い出されたメダルの枚数に応じて、クレジット数を更新する機能を備えた遊技機が知られている(例えば、特開2009-077977号公報参照)。
[Game machine of the 46th invention]
Among conventional gaming machines, gaming machines are known that have a function of updating the number of credits according to the number of medals paid out under the control of a main control circuit (for example, see Japanese Patent Laid-Open No. 2009-077977). ).

ところで、従来、ART中やボーナス中の遊技では、メダルの払い出しが発生する頻度が高くなるが、この際、メダル1枚単位の払出間隔は一律(一定)で制御されることが多い。この場合、メダル払出期間において無駄な待ち時間が発生する。それゆえ、例えば、ARTのように長時間の遊技では、遊技期間が無駄に長くなり、遊技者にとって精神的負担となる可能性がある。 By the way, conventionally, in games during ART or bonus, medals are paid out more frequently, but at this time, the payout interval for each medal is often controlled uniformly (constantly). In this case, wasteful waiting time occurs during the medal payout period. Therefore, for example, in a long-time game such as ART, the game period becomes unnecessarily long, which may place a mental burden on the player.

第46の発明は、上記課題を解決するためになされたものであり、その目的は、メダル払出期間において、無駄な待ち時間を減らし、遊技者の精神的負担を軽減することが可能な遊技機を提供することである。 The forty-sixth invention has been made to solve the above problems, and its purpose is to provide a gaming machine that can reduce unnecessary waiting time and reduce the mental burden of players during the medal payout period. The goal is to provide the following.

上記課題を解決するために、第46の発明では、以下のような構成の遊技機を提供する。 In order to solve the above problem, a forty-sixth invention provides a gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記停止制御手段により前記複数の表示列の変動表示が停止された場合に、前記複数の表示列に跨って設定された判定ライン上に、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが停止表示されたか否かを判定する特典付与判定手段(例えば、入賞検索処理)と、
前記特典付与判定手段により前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが前記判定ライン上に停止表示されたと判定された場合に、前記遊技媒体を払い出す遊技媒体払出手段(例えば、入賞チェック・メダル払出処理)と、
前記遊技媒体を貯留する遊技媒体貯留手段(例えば、クレジット機能)と、
前記遊技媒体払出手段による前記遊技媒体の払出動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、を備え、
前記演算処理手段は、
前記特典付与判定手段により前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが前記判定ライン上に停止表示されたと判定され、且つ、前記遊技媒体貯留手段に貯留されている前記遊技媒体の貯留数がその上限値未満である場合には、前記遊技媒体の貯留数に1を加算する遊技媒体加算手段(例えば、入賞チェック・メダル払出処理中のS805)と、
前記遊技媒体加算手段により前記遊技媒体の貯留数に前記遊技媒体が1加算された後、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが停止表示された際に付与される前記遊技媒体の全払出数の払い出しが終了したか否かを判定する払出終了判定手段(例えば、入賞チェック・メダル払出処理中のS807)と、
前記払出終了判定手段により前記遊技媒体の全払出数の払い出しが終了していないと判定された場合に、所定期間、遊技に関する操作が無効になるウェイトを発生させるウェイト発生手段(例えば、入賞チェック・メダル払出処理中のS808)と、を有することを特徴とする遊技機。
Insertion operation detection means (for example, BET switch 77) that detects an operation of inserting game media;
a start operation detection means (for example, a start switch 79) that detects a start operation by the player after the throw operation is detected by the throw operation detection means;
internal winning combination determining means (for example, internal lottery processing) that determines an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
a variable display means (for example, three reels 3L, 3C, 3R) that includes a plurality of display columns and variably displays symbols provided in each display column based on detection of a start operation by the start operation detection means;
A stop operation detection means (for example, stop switch board 80) that detects a stop operation by a player;
stop control means (for example, reel stop control processing) that stops the fluctuating display of the symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
When the variable display of the plurality of display columns is stopped by the stop control means, a symbol corresponding to the internal winning combination related to the payout of the game media is displayed on the determination line set across the plurality of display columns. A benefit award determination means (for example, a winning search process) that determines whether or not the combination is stopped and displayed;
When the bonus award determining means determines that a combination of symbols corresponding to the internal winning combination related to the payout of the game media is stopped and displayed on the determination line, the game media payout means (e.g. , winning check/medal payout processing),
a game media storage means (for example, a credit function) that stores the game media;
comprising a calculation processing means (for example, main CPU 101) that performs calculation processing for controlling the payout operation of the game medium by the game medium payout means,
The arithmetic processing means is
The game media that has been determined by the bonus grant determination means to have a combination of symbols corresponding to the internal winning combination related to the payout of the game media stopped and displayed on the determination line, and that is stored in the game media storage means. If the stored number of game media is less than the upper limit value, a game media adding means (for example, S805 during winning check/medal payout processing) that adds 1 to the stored number of game media;
After the game medium is added by 1 to the stored number of game media by the game medium adding means, the combination of symbols corresponding to the internal winning combination related to the payout of the game medium is stopped and displayed. A payout end determination means (for example, S807 during the winning check/medal payout process) for determining whether the payout of the total number of payouts of game media has been completed;
When the payout end determining means determines that the payout of the total number of payouts of the game media has not been completed, a weight generating means (for example, a winning check, S808) during medal payout processing.

また、第46の発明の遊技機では、
前記演算処理手段は、所定周期で割込処理を実行する割込処理実行手段を有し、
前記ウェイト発生手段による遊技に関する操作が無効となる前記ウェイトでは、前記割込処理実行手段による割込処理が予め定められた回数実行されるようにしてもよい。
Further, in the gaming machine of the 46th invention,
The arithmetic processing means has an interrupt processing execution means that executes interrupt processing at a predetermined period,
In the wait state in which the game-related operation by the wait generating means is invalidated, the interrupt processing by the interrupt processing execution means may be executed a predetermined number of times.

第46の発明の遊技機によれば、メダル(遊技媒体)払出期間において、無駄な待ち時間を減らし、遊技者の精神的負担を軽減することができる。 According to the gaming machine of the 46th aspect of the invention, it is possible to reduce wasteful waiting time during the medal (gaming media) payout period and reduce the mental burden on the player.

[第47の発明の遊技機]
従来の遊技機では、主制御基板に搭載されたROM内の決まった領域にプログラム及びテーブルがそれぞれ配置されている(例えば、特開2012-110635号公報参照)。
[Game machine of the 47th invention]
In a conventional gaming machine, a program and a table are respectively arranged in fixed areas in a ROM mounted on a main control board (for example, see Japanese Patent Laid-Open No. 2012-110635).

ところで、上記特開2012-110635号公報に記載の遊技機のように、主制御基板のROMに配置可能なプログラム及びテーブルは、遊技機業界の規則上、制限されており、主制御基板のROM内におけるプログラム及びテーブルの拡張性は著しく乏しい。 By the way, the programs and tables that can be placed in the ROM of the main control board as in the gaming machine described in the above-mentioned Japanese Patent Application Laid-Open No. 2012-110635 are restricted due to regulations in the gaming machine industry. Extensibility of programs and tables within the system is extremely poor.

第47の発明は、上記課題を解決するためになされたものであり、その目的は、主制御基板のROM内におけるプログラム及びテーブルの拡張性を高めることが可能な遊技機を提供することである。 The forty-seventh invention has been made to solve the above problem, and its purpose is to provide a gaming machine that can increase the expandability of programs and tables in the ROM of the main control board. .

上記課題を解決するために、第47の発明では、以下のような構成の遊技機を提供する。 In order to solve the above problem, a forty-seventh invention provides a gaming machine having the following configuration.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記第1記憶手段には、遊技者により実施される遊技の遊技性に関与する処理の実行に必要な情報が記憶された遊技用記憶領域(例えば、遊技用ROM領域)と、前記遊技用記憶領域とは異なる領域に配置され且つ遊技者により実施される遊技の遊技性に関与しない処理の実行に必要な情報が記憶された規定外記憶領域(例えば、規定外ROM領域)とが設けられていることを特徴とする遊技機。
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling gaming operations;
a first storage means (for example, main ROM 102) storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, main RAM 103) in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
The first storage means includes a game storage area (for example, a game ROM area) in which information necessary for executing processing related to the gameplay of the game played by the player is stored, and the game storage area. A non-standard storage area (for example, a non-standard ROM area) is provided, which is located in an area different from the above-mentioned area and stores information necessary for executing processing not related to the gameplay of the game performed by the player. A game machine characterized by:

また、第47の発明の遊技機では、
前記第2記憶手段には、
遊技者により実施される遊技の遊技性に関与する処理の実行に必要な情報が一時的に記憶される遊技用作業領域及び遊技用スタック領域を含む遊技用一時記憶領域(例えば、遊技用RAM領域)と、
前記遊技用一時記憶領域とは異なる領域に配置され、且つ、遊技者により実施される遊技の遊技性に関与しない処理の実行に必要な情報が一時的に記憶される規定外作業領域及び規定外スタック領域を含む規定外一時記憶領域(例えば、規定外RAM領域)と、が設けられているようにしてもよい。
Further, in the gaming machine of the 47th invention,
The second storage means includes:
A temporary gaming storage area (for example, a gaming RAM area )and,
A non-standard work area and a non-standard work area that are located in an area different from the above-mentioned temporary storage area for games, and in which information necessary for executing processing that does not relate to the gameplay of the game performed by the player is temporarily stored. A non-standard temporary storage area (for example, a non-standard RAM area) including a stack area may be provided.

さらに、第47の発明の遊技機では、
前記演算処理手段は、
専用レジスタとしてスタックポインタを有し、
前記演算処理手段は、
前記第1記憶手段の前記規定外記憶領域に記憶されたプログラムを実行する場合には、前記スタックポインタに前記第2記憶手段の規定外スタック領域のアドレスを設定し、
前記第1記憶手段の前記規定外記憶領域に記憶されたプログアムを終了する場合には、前記規定外記憶領域に記憶されたプログラムを実行するときに退避させた前記第2記憶手段の前記遊技用スタック領域のアドレスを前記スタックポインタに設定して、前記第1記憶領域の前記遊技用記憶領域に記憶されたプログラムに戻すようにしてもよい。
Furthermore, in the gaming machine of the 47th invention,
The arithmetic processing means is
It has a stack pointer as a dedicated register,
The arithmetic processing means is
When executing a program stored in the non-standard storage area of the first storage means, setting the address of the non-standard stack area of the second storage means in the stack pointer;
When terminating the program stored in the non-standard storage area of the first storage means, the game program of the second storage means that was evacuated when executing the program stored in the non-standard storage area The address of the stack area may be set in the stack pointer to return to the program stored in the gaming storage area of the first storage area.

第47の発明の遊技機によれば、主制御基板のROM内におけるプログラム及びテーブルの拡張性を高めることができる。 According to the gaming machine of the 47th aspect of the invention, it is possible to improve the extensibility of programs and tables in the ROM of the main control board.

1…パチスロ、3L,3C,3R…リール、4…リール表示窓、6…情報表示器、11…表示装置、17L,17C,17R…ストップボタン、18…サブ表示装置、71…主制御基板、72…副制御基板、90…主制御回路、91…マイクロプロセッサ、101…メインCPU、102…メインROM、103…メインRAM、107…演算回路、114…第1シリアル通信回路、115…第2シリアル通信回路、200…副制御回路、201…サブCPU201、301…第1インターフェースボード、302…第2インターフェースボード
1... Pachislot, 3L, 3C, 3R... Reel, 4... Reel display window, 6... Information display, 11... Display device, 17L, 17C, 17R... Stop button, 18... Sub display device, 71... Main control board, 72... Sub control board, 90... Main control circuit, 91... Microprocessor, 101... Main CPU, 102... Main ROM, 103... Main RAM, 107... Arithmetic circuit, 114... First serial communication circuit, 115... Second serial Communication circuit, 200... Sub control circuit, 201... Sub CPU 201, 301... First interface board, 302... Second interface board

Claims (1)

複数の図柄を複数の表示列で変動表示し、遊技者の停止操作に応じて結果表示を導出することで遊技を行う遊技機であって、
遊技動作を制御するための演算処理を行う演算処理手段と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段と、
設定値を変更するための設定変更開始手段と、を備え、
前記演算処理手段は、
前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理の実行時にデータが格納される専用レジスタと、
前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第1記憶手段又は前記第2記憶手段内のアドレスの一部を指定可能であり、且つ、リセット直後には前記第2記憶手段の先頭アドレスに含まれる上位側アドレスが設定される拡張レジスタと、を有し、
前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる命令を実行可能であり、且つ、前記拡張レジスタで設定された前記上位側アドレスを変更することなく前記第2記憶手段内のアドレス指定を行うことができ、
前記拡張レジスタと整数値とで指定された前記第2記憶手段内のアドレスの指定されたビットをチェックするビットテスト命令を実行することにより、前記設定変更開始手段がオン状態であるか否かを判定し、
前記設定変更開始手段のオン状態には、リセット直後はオフ状態であるがその後当該オフ状態がオン状態に変化したとき、及び、リセット直後からオン状態が維持されているときが含まれ、
前記演算処理手段は、リセット直後から前記設定変更開始手段のオン状態が維持されている場合だけでなく、リセット直後はオフ状態であるがその後当該オフ状態がオン状態に変化したときであり且つ遊技媒体の受付が禁止されていない場合にも、遊技媒体の受付を禁止し、次いで、前記拡張レジスタと整数値とで指定された前記第2記憶手段内のアドレスの指定されたビットをオン状態にセットするビットセット命令を実行することにより、前記第2記憶手段の所定の領域の指定ビットをオン状態にセットし、
前記第1記憶手段には、第1の記憶領域及び第2の記憶領域が設けられ、
前記第2記憶手段には、第3の記憶領域及び第4の記憶領域が設けられ、
前記第3の記憶領域は、前記第1記憶手段の前記第1の記憶領域に記憶されたプログラムを実行するときにデータを一時的に格納する作業領域であり、
前記第4の記憶領域は、前記第1記憶手段の前記第2の記憶領域に記憶されたプログラムを実行するときにデータを一時的に格納する作業領域であり、
前記設定値を変更するための処理では、前記第3の記憶領域の情報を削除可能な第1初期化処理と、前記第4の記憶領域の情報を削除可能な第2初期化処理とを実行可能であり、
前記第1初期化処理では、前記第4の記憶領域を含まない範囲で前記第2記憶手段におけるアドレスが指定されることで、指定された前記第3の記憶領域の情報を削除することが可能であり、
前記第1初期化処理で指定される前記アドレスは、初期化対象となる範囲の先頭アドレスであり、前記第1初期化処理で情報が削除される範囲は、前記先頭アドレスから前記第3の記憶領域の最終アドレスまでの範囲であることを特徴とする遊技機。
A gaming machine that plays a game by variably displaying a plurality of symbols in a plurality of display columns and deriving a result display according to a player's stop operation,
arithmetic processing means for performing arithmetic processing for controlling gaming operations;
a first storage means storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means in which information necessary for the execution of the arithmetic processing by the arithmetic processing means is stored;
and a setting change initiation means for changing the setting value,
The arithmetic processing means is
a general-purpose register in which data is stored during execution of the arithmetic processing;
a dedicated register in which data is stored during execution of the arithmetic processing;
Data is stored at the time of execution of the arithmetic processing, and part of the address in the first storage means or the second storage means can be specified by the stored data, and immediately after reset, the data is stored in the second storage means. an extension register in which an upper address included in the first address of the means is set;
The second storage means is capable of executing an instruction capable of specifying an address in the second storage means using the extension register, and the second storage means can execute an instruction that can specify an address in the second storage means without changing the upper address set in the extension register. You can specify the address within the
By executing a bit test instruction to check a specified bit of an address in the second storage means specified by the extension register and an integer value, it is determined whether or not the setting change starting means is in an on state. judge,
The on state of the setting change starting means includes a time when the off state is off immediately after a reset but then changes to an on state, and a time when the on state is maintained immediately after the reset,
The arithmetic processing means is used not only when the setting change starting means is maintained in the on state immediately after reset, but also when the off state changes to the on state immediately after the reset, and when the off state changes to the on state, and Even if reception of media is not prohibited, the reception of game media is prohibited, and then a specified bit of an address in the second storage means specified by the expansion register and the integer value is turned on. Setting a designated bit in a predetermined area of the second storage means to an on state by executing a bit set instruction to set it;
The first storage means is provided with a first storage area and a second storage area,
The second storage means is provided with a third storage area and a fourth storage area,
The third storage area is a work area in which data is temporarily stored when executing the program stored in the first storage area of the first storage means,
The fourth storage area is a work area in which data is temporarily stored when executing the program stored in the second storage area of the first storage means,
In the process for changing the setting value, a first initialization process that can delete information in the third storage area and a second initialization process that can delete information in the fourth storage area are executed. It is possible and
In the first initialization process, by specifying an address in the second storage means within a range that does not include the fourth storage area, it is possible to delete information in the specified third storage area. and
The address specified in the first initialization process is the first address of the range to be initialized, and the range from which information is deleted in the first initialization process is from the first address to the third memory. A gaming machine characterized in that the range is up to the final address of the area .
JP2021162523A 2017-05-23 2021-10-01 gaming machine Active JP7403849B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021162523A JP7403849B2 (en) 2017-05-23 2021-10-01 gaming machine

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017101436A JP2018196457A (en) 2017-05-23 2017-05-23 Game machine
JP2021162523A JP7403849B2 (en) 2017-05-23 2021-10-01 gaming machine

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017101436A Division JP2018196457A (en) 2017-05-23 2017-05-23 Game machine

Publications (2)

Publication Number Publication Date
JP2021192879A JP2021192879A (en) 2021-12-23
JP7403849B2 true JP7403849B2 (en) 2023-12-25

Family

ID=64662866

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017101436A Pending JP2018196457A (en) 2017-05-23 2017-05-23 Game machine
JP2021162523A Active JP7403849B2 (en) 2017-05-23 2021-10-01 gaming machine

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017101436A Pending JP2018196457A (en) 2017-05-23 2017-05-23 Game machine

Country Status (1)

Country Link
JP (2) JP2018196457A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7283780B2 (en) * 2021-01-15 2023-05-30 株式会社北電子 game machine

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6559267B2 (en) 2018-01-22 2019-08-14 株式会社ユニバーサルエンターテインメント Game machine

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6101453B2 (en) * 2012-09-03 2017-03-22 株式会社三共 Slot machine
JP6496528B2 (en) * 2014-11-07 2019-04-03 株式会社三共 Game machine
JP6092943B2 (en) * 2015-06-05 2017-03-08 株式会社ユニバーサルエンターテインメント Game machine
JP2017046844A (en) * 2015-08-31 2017-03-09 株式会社三共 Game machine
JP2017070641A (en) * 2015-10-09 2017-04-13 京楽産業.株式会社 Game machine
JP2017074243A (en) * 2015-10-15 2017-04-20 サミー株式会社 Game machine

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6559267B2 (en) 2018-01-22 2019-08-14 株式会社ユニバーサルエンターテインメント Game machine

Also Published As

Publication number Publication date
JP2021192879A (en) 2021-12-23
JP2018196457A (en) 2018-12-13

Similar Documents

Publication Publication Date Title
JP7153378B2 (en) game machine
JP7112556B2 (en) game machine
JP2023165836A (en) Game machine
JP7403849B2 (en) gaming machine
JP7403848B2 (en) gaming machine
JP7149650B2 (en) game machine
JP7149649B2 (en) game machine
JP7095143B2 (en) Pachinko machine
JP7185352B2 (en) game machine
JP7112553B2 (en) game machine
JP7133066B2 (en) game machine
JP7149659B2 (en) game machine
JP7112555B2 (en) game machine
JP7108069B2 (en) game machine
JP7112554B2 (en) game machine
JP7133065B2 (en) game machine
JP7108068B2 (en) game machine
JP7095142B2 (en) Pachinko machine
JP2018196456A (en) Game machine
JP2021151598A (en) Game machine
JP2018196458A (en) Game machine
JP2018196448A (en) Game machine
JP2018196461A (en) Game machine
JP2018196459A (en) Game machine
JP2018196447A (en) Game machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220823

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230227

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20230227

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230307

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20230314

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20230407

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20230411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231206

R150 Certificate of patent or registration of utility model

Ref document number: 7403849

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150