JP7133066B2 - game machine - Google Patents

game machine Download PDF

Info

Publication number
JP7133066B2
JP7133066B2 JP2021106281A JP2021106281A JP7133066B2 JP 7133066 B2 JP7133066 B2 JP 7133066B2 JP 2021106281 A JP2021106281 A JP 2021106281A JP 2021106281 A JP2021106281 A JP 2021106281A JP 7133066 B2 JP7133066 B2 JP 7133066B2
Authority
JP
Japan
Prior art keywords
state
stop operation
game
order
combination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021106281A
Other languages
Japanese (ja)
Other versions
JP2021142432A (en
Inventor
大二郎 戸本
宏 入交
健一郎 ▲濱▼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universal Entertainment Corp
Original Assignee
Universal Entertainment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Entertainment Corp filed Critical Universal Entertainment Corp
Priority to JP2021106281A priority Critical patent/JP7133066B2/en
Publication of JP2021142432A publication Critical patent/JP2021142432A/en
Application granted granted Critical
Publication of JP7133066B2 publication Critical patent/JP7133066B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、遊技機に関する。 The present invention relates to gaming machines.

従来、複数の図柄がそれぞれの表面に設けられた複数のリールと、スタートスイッチと、ストップスイッチと、各リールに対応して設けられたステッピングモータと、制御部とを備えた、パチスロと呼ばれる遊技機が知られている。スタートスイッチは、メダルやコインなどの遊技媒体が遊技機に投入された後、スタートレバーが遊技者により操作されたこと(以下、「開始操作」ともいう)を検出し、全てのリールの回転の開始を要求する信号を出力する。ストップスイッチは、各リールに対応して設けられたストップボタンが遊技者により押されたこと(以下、「停止操作」ともいう)を検出し、該当するリールの回転の停止を要求する信号を出力する。ステッピングモータは、その駆動力を対応するリールに伝達する。また、制御部は、スタートスイッチ及びストップスイッチにより出力された信号に基づいて、ステッピングモータの動作を制御し、各リールの回転動作及び停止動作を行う。 Conventionally, a game called pachislot, which includes a plurality of reels with a plurality of patterns provided on each surface, a start switch, a stop switch, a stepping motor provided corresponding to each reel, and a control unit. machine is known. The start switch detects that the start lever has been operated by the player after game media such as medals and coins have been inserted into the gaming machine (hereinafter also referred to as "start operation"), and the rotation of all reels is detected. Outputs a signal requesting a start. The stop switch detects that the stop button provided corresponding to each reel has been pressed by the player (hereinafter also referred to as "stop operation"), and outputs a signal requesting the rotation of the relevant reel to stop. do. The stepping motor transmits its driving force to the corresponding reel. Also, the control unit controls the operation of the stepping motor based on the signals output by the start switch and the stop switch, and rotates and stops each reel.

このような遊技機では、開始操作が検出されると、プログラム上で乱数を用いた抽籤処理(以下、「内部抽籤処理」という)が行われ、その抽籤の結果(以下、「内部当籤役」という)と停止操作のタイミングとに基づいてリールの回転の停止を行う。そして、全てのリールの回転が停止され、入賞の成立に係る図柄の組合せ(表示役)が表示されると、その図柄の組合せに対応する特典が遊技者に付与される。なお、遊技者に付与される特典の例としては、遊技媒体(メダル等)の払い出し、遊技媒体を消費することなく再度、内部抽籤処理を行う再遊技(以下、「リプレイ」ともいう)の作動、遊技媒体の払い出し機会が増加する特別遊技状態(ボーナスゲーム)の作動等を挙げることができる。 In such a game machine, when a start operation is detected, a lottery process using random numbers (hereinafter referred to as "internal lottery process") is performed on the program, and the result of the lottery (hereinafter referred to as "internal winning combination") is performed. ) and the timing of the stop operation. Then, when the rotation of all the reels is stopped and the symbol combination (display combination) related to the establishment of a prize is displayed, a privilege corresponding to the symbol combination is awarded to the player. Examples of benefits given to the player include the payout of game media (medals, etc.), and the activation of replay (hereinafter also referred to as “replay”) in which internal lottery processing is performed again without consuming game media. , activation of a special game state (bonus game) in which the opportunity to pay out game media increases.

また、このような遊技機では、所定役(例えば、遊技媒体の払い出しに係る役である所定の小役)の成立をランプ等でナビゲートする機能、すなわち、アシストタイム(以下、「AT」という)の機能を備えるものがある。また、このような遊技機では、特定の作動条件が満たされるとリプレイの当籤確率が通常時より高い遊技状態が作動する機能、すなわち、リプレイタイム(以下、「RT」という)の機能を備えるものもある。さらに、このようなATとRTとが同時に作動するアシストリプレイタイム(以下、「ART」という)の機能を備えたものもある。 In addition, such a gaming machine has a function of navigating the formation of a predetermined combination (for example, a predetermined small combination that is a combination related to the payout of game media) with a lamp or the like, that is, assist time (hereinafter referred to as "AT"). ) function. In addition, such a game machine has a function of activating a game state in which the probability of winning a replay is higher than normal when a specific operating condition is satisfied, that is, a function of replay time (hereinafter referred to as "RT"). There is also Furthermore, there are also those equipped with an assist replay time (hereinafter referred to as "ART") function in which AT and RT operate simultaneously.

従来の遊技機において、スタックポインタを操作命令で使用して、数値データを処理する主制御装置が搭載された遊技機が提案されている(例えば、特許文献1参照)。 2. Description of the Related Art Among conventional game machines, there has been proposed a game machine equipped with a main control device that processes numerical data using a stack pointer as an operation command (see, for example, Patent Document 1).

特開2005-237737号公報JP 2005-237737 A

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, the program capacity of the main control circuit is limited to a small capacity by regulation as a limitation peculiar to the above-mentioned game machine. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been under pressure due to the complexity of the game play, and there is a demand for reducing the capacity of the processing programs and tables managed by the main control circuit.

本発明は、このような背景のもとになされたものであり、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる遊技機を提供することを目的とする。 The present invention has been made under such a background. To provide a game machine capable of enhancing game playability by utilizing an empty area of a ROM.

上記目的達成のため、本実施形態の遊技機によれば、以下の発明の遊技機を提供することができる。 In order to achieve the above object, according to the gaming machine of the present embodiment, it is possible to provide the gaming machine of the following invention.

発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
前記内部当籤役決定手段による前記内部当籤役の決定動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納される専用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、当該格納されたデータにより前記第1記憶手段又は前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタと、を有し、
前記内部当籤役決定手段により決定される前記内部当籤役には、設定値に応じて当籤確率が変化する設定別内部当籤役が設けられ、
前記演算処理手段は、
前記内部当籤役を決定する処理において、
前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の加算命令を実行することにより、抽籤対象となる前記設定別内部当籤役の設定値毎の抽籤値が格納された領域の先頭アドレスに現在の設定値を加算して、現在の設定値に対応付けられた前記設定別内部当籤役の抽籤値が格納されたアドレスを指定し、当該抽籤値を取得し、
抽籤対象となる前記設定別内部当籤役の設定値毎の抽籤値が格納された領域の先頭アドレスは、所定の乗算命令により、前記第2記憶手段内における当該領域の相対配置位置を示すデータと所定の係数とを乗算することにより得られ、
遊技者にとって有利な停止操作の情報が報知され得る有利状態に制御可能な有利状態制御手段と、
演出表示を行う演出表示手段と、をさらに備え、
前記演出表示手段は、
前記有利状態に制御される際に、所定の条件を満たす場合、前記有利状態への移行を告知する特定表示を行った後、前記有利状態が開始されるときから前記有利状態に対応する表示を行うことが可能であり、
前記有利状態に制御される際に、前記所定の条件とは異なる特定の条件を満たす場合、前記特定表示を行うことなく、前記有利状態が開始されてから所定期間を経た後に前記有利状態に対応する表示を行うことが可能であり、
前記有利状態に制御された場合、前記特定表示が行われたか否かにかかわらず前記有利な停止操作の情報を報知可能であることを特徴とすることができる。
The gaming machine of the present invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display rows,
internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
Symbol variation start control means (for example, reel rotation start processing by the main CPU 101) for starting variation display of symbols when a start operation is performed by the player;
When the player performs a stop operation, symbol variation stop control means (for example, reel stop control processing by the main CPU 101) for stopping the symbol variation display based on the internal winning combination determined by the internal winning combination determination means. When,
Arithmetic processing means (for example, the main CPU 101) that performs arithmetic processing for controlling the operation of determining the internal winning combination by the internal winning combination determining means;
a first storage means (for example, main ROM 102) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored;
A second storage means (for example, main RAM 103) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored,
The arithmetic processing means is
a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
a dedicated register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
and an extension register in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and a part of the address in the first storage means or the second storage means can be specified by the stored data. ,
The internal winning combination determined by the internal winning combination determination means is provided with a set internal winning combination in which the winning probability changes according to a set value,
The arithmetic processing means is
In the process of determining the internal winning combination,
A lottery value for each set value of the internal lottery combination to be a lottery target is stored by executing a predetermined addition instruction capable of specifying an address in the second storage means using the extension register. adding the current set value to the head address of the area obtained, specifying the address where the lottery value of the internal winning combination by setting associated with the current set value is stored, and acquiring the lottery value;
The top address of the area storing the lottery value for each set value of the internal winning combination by setting to be the lottery is determined by a predetermined multiplication instruction as data indicating the relative arrangement position of the area in the second storage means. obtained by multiplying with a given coefficient,
Advantageous state control means capable of controlling to an advantageous state in which information of a stop operation that is advantageous to the player can be notified;
further comprising an effect display means for performing an effect display,
The effect display means is
When a predetermined condition is satisfied when being controlled to the advantageous state, after performing a specific display notifying the transition to the advantageous state, a display corresponding to the advantageous state is displayed from the time the advantageous state is started. it is possible to
When a specific condition different from the predetermined condition is satisfied when being controlled to the advantageous state, the specific display is not performed, and the advantageous state is dealt with after a predetermined period of time since the start of the advantageous state. It is possible to display to
It is possible to be characterized in that information of the advantageous stop operation can be notified regardless of whether or not the specific display is performed when the control is made to the advantageous state .

上記構成の本発明の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROM(第1記憶手段)の空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the gaming machine of the present invention having the above configuration, the capacity of processing programs and tables managed by the main control circuit is reduced to increase the free space of the ROM (first storage means) of the main control circuit, and the increased capacity is obtained. The playability can be enhanced by utilizing the empty area of the ROM.

本発明の一実施形態における遊技機の機能フローを説明するための図である。It is a figure for demonstrating the function flow of the gaming machine in one Embodiment of this invention. 本発明の一実施形態における遊技機の外観構造を示す斜視図である。1 is a perspective view showing the appearance structure of a game machine in one embodiment of the present invention; FIG. 本発明の一実施形態における遊技機の内部構造を示す図である。1 is a diagram showing the internal structure of a gaming machine in one embodiment of the present invention; FIG. 本発明の一実施形態における遊技機の内部構造を示す図である。1 is a diagram showing the internal structure of a gaming machine in one embodiment of the present invention; FIG. 本発明の一実施形態のサブ表示装置に表示される各種表示画面の概略構成を示す図である。4A and 4B are diagrams showing schematic configurations of various display screens displayed on a sub-display device according to an embodiment of the present invention; FIG. 本発明の一実施形態におけるサブ表示装置の表示画面の遷移例を示す図である。FIG. 4 is a diagram showing a transition example of display screens of a sub-display device according to an embodiment of the present invention; 本発明の一実施形態の遊技機が備える回路の全体構成を示すブロック図である。1 is a block diagram showing the overall configuration of a circuit included in a gaming machine according to one embodiment of the present invention; FIG. 本発明の一実施形態における主制御回路の内部構成を示すブロック図である。It is a block diagram showing an internal configuration of a main control circuit in one embodiment of the present invention. 本発明の一実施形態におけるマイクロプロセッサの内部構成を示すブロック図である。1 is a block diagram showing the internal configuration of a microprocessor in one embodiment of the present invention; FIG. 本発明の一実施形態における副制御回路の内部構成を示すブロック図である。It is a block diagram showing an internal configuration of a sub-control circuit in one embodiment of the present invention. 本発明の一実施形態におけるメインCPUが有する各種レジスタの構成図である。3 is a configuration diagram of various registers of a main CPU in one embodiment of the present invention; FIG. 本発明の一実施形態における主制御回路のメモリマップを示す図である。It is a figure which shows the memory map of the main control circuit in one Embodiment of this invention. 本発明の一実施形態におけるパチスロの遊技状態の遷移フローを示す図である。FIG. 4 is a diagram showing a transition flow of a pachi-slot game state in one embodiment of the present invention; 本発明の一実施形態における図柄配置テーブルの一例を示す図である。It is a figure which shows an example of the pattern arrangement|positioning table in one Embodiment of this invention. 本発明の一実施形態における内部抽籤テーブルの一例を示す図である。It is a figure which shows an example of the internal lottery table in one Embodiment of this invention. 本発明の一実施形態における内部抽籤テーブルの一例を示す図である。It is a figure which shows an example of the internal lottery table in one Embodiment of this invention. 本発明の一実施形態における図柄組合せテーブルの一例を示す図である。It is a figure which shows an example of the design combination table in one Embodiment of this invention. 本発明の一実施形態における図柄組合せテーブルの一例を示す図である。It is a figure which shows an example of the design combination table in one Embodiment of this invention. 本発明の一実施形態における図柄組合せテーブルの一例を示す図である。It is a figure which shows an example of the design combination table in one Embodiment of this invention. 本発明の一実施形態における図柄組合せテーブルの一例を示す図である。It is a figure which shows an example of the design combination table in one Embodiment of this invention. 本発明の一実施形態における図柄組合せテーブルの一例を示す図である。It is a figure which shows an example of the design combination table in one Embodiment of this invention. 本発明の一実施形態における内部当籤役と停止操作順序(打順)と表示役等との対応関係を示す図である。FIG. 10 is a diagram showing a correspondence relationship between an internal winning combination, a stop operation order (batting order), and a display combination, etc., in one embodiment of the present invention. 本発明の一実施形態における内部当籤役と停止操作順序(打順)と表示役等との対応関係を示す図である。FIG. 10 is a diagram showing a correspondence relationship between an internal winning combination, a stop operation order (batting order), and a display combination, etc., in one embodiment of the present invention. 本発明の一実施形態における内部当籤役と停止操作順序(打順)と表示役等との対応関係を示す図である。FIG. 10 is a diagram showing a correspondence relationship between an internal winning combination, a stop operation order (batting order), and a display combination, etc., in one embodiment of the present invention. 本発明の一実施形態における当り要求フラグ格納領域、入賞作動フラグ格納領域の構成を示す図である。It is a figure which shows the structure of the hit request|requirement flag storage area|region in one Embodiment of this invention, and a prize-winning operation flag storage area|region. 本発明の一実施形態における持越役格納領域の構成を示す図である。FIG. 10 is a diagram showing the configuration of a carryover combination storing area in one embodiment of the present invention; 本発明の一実施形態における遊技状態フラグ格納領域の構成を示す図である。It is a figure which shows the structure of the game state flag storage area in one Embodiment of this invention. 本発明の一実施形態における作動ストップボタン格納領域の構成を示す図である。FIG. 4 is a diagram showing the configuration of an operation stop button storage area in one embodiment of the present invention; 本発明の一実施形態における押下順序格納領域の構成を示す図である。FIG. 4 is a diagram showing the configuration of a pressing order storage area in one embodiment of the present invention; 本発明の一実施形態における図柄コード格納領域の構成を示す図である。It is a figure which shows the structure of the design code storage area|region in one Embodiment of this invention. 本発明の一実施形態におけるパチスロの全体の遊技の流れを説明する図である。1 is a diagram explaining the overall flow of a pachislot game in one embodiment of the present invention. FIG. 本発明の一実施形態におけるパチスロの通常状態の遊技の流れを説明する図である。It is a diagram for explaining the flow of a pachi-slot game in a normal state in one embodiment of the present invention. 本発明の一実施形態における通常状態で用いられる抽籤テーブルの一例を示す図である。FIG. 4 is a diagram showing an example of a lottery table used in a normal state in one embodiment of the present invention; 本発明の一実施形態における通常状態で用いられる抽籤テーブルの一例を示す図である。FIG. 4 is a diagram showing an example of a lottery table used in a normal state in one embodiment of the present invention; 本発明の一実施形態における通常状態で用いられる抽籤テーブルの一例を示す図である。FIG. 4 is a diagram showing an example of a lottery table used in a normal state in one embodiment of the present invention; 本発明の一実施形態における通常状態で用いられる抽籤テーブルの一例を示す図である。FIG. 4 is a diagram showing an example of a lottery table used in a normal state in one embodiment of the present invention; 本発明の一実施形態におけるパチスロの前兆状態の遊技の流れを説明する図である。It is a diagram for explaining the flow of a pachi-slot game in a premonitory state in one embodiment of the present invention. 本発明の一実施形態における前兆状態で用いられる抽籤テーブルの一例を示す図である。FIG. 10 is a diagram showing an example of a lottery table used in an omen state in one embodiment of the present invention; 本発明の一実施形態におけるパチスロのRUSH準備状態の遊技の流れを説明する図である。It is a diagram for explaining the flow of a pachislot RUSH preparation state game in one embodiment of the present invention. 本発明の一実施形態におけるRUSH準備状態で用いられる抽籤テーブルの一例を示す図である。It is a figure which shows an example of the lottery table used in the RUSH preparation state in one Embodiment of this invention. 本発明の一実施形態におけるRUSH準備状態中の演出表示の一例を示す図である。It is a figure which shows an example of the production|presentation display in RUSH preparation state in one Embodiment of this invention. 本発明の一実施形態におけるパチスロの通常RUSH状態の遊技の流れを説明する図である。FIG. 10 is a diagram illustrating the flow of a pachislot game in a normal RUSH state according to one embodiment of the present invention; 本発明の一実施形態におけるパチスロの特別RUSH状態の遊技の流れを説明する図である。It is a diagram for explaining the flow of a pachislot special RUSH state game in one embodiment of the present invention. 本発明の一実施形態におけるRUSH状態中の演出表示の一例を示す図である。FIG. 10 is a diagram showing an example of an effect display during the RUSH state in one embodiment of the present invention; 本発明の一実施形態におけるパチスロのART状態の遊技の流れを説明する図である。FIG. 4 is a diagram illustrating the flow of a pachislot game in an ART state according to an embodiment of the present invention; 本発明の一実施形態におけるART状態で用いられる抽籤テーブルの一例を示す図である。FIG. 4 is a diagram showing an example of a lottery table used in the ART state in one embodiment of the present invention; 本発明の一実施形態におけるART状態中の演出表示の一例を示す図である。FIG. 10 is a diagram showing an example of an effect display during the ART state in one embodiment of the present invention; 本発明の一実施形態におけるパチスロのバトル状態の遊技の流れを説明する図である。It is a diagram for explaining the flow of a pachislot battle state game in one embodiment of the present invention. 本発明の一実施形態におけるバトル状態で用いられる抽籤テーブルの一例を示す図である。FIG. 4 is a diagram showing an example of a lottery table used in a battle state in one embodiment of the present invention; 本発明の一実施形態におけるバトル状態で用いられる抽籤テーブルの一例を示す図である。FIG. 4 is a diagram showing an example of a lottery table used in a battle state in one embodiment of the present invention; 本発明の一実施形態におけるバトル状態で用いられる抽籤テーブルの一例を示す図である。FIG. 4 is a diagram showing an example of a lottery table used in a battle state in one embodiment of the present invention; 本発明の一実施形態におけるバトル状態中の演出表示の一例を示す図である。FIG. 10 is a diagram showing an example of an effect display during a battle state in one embodiment of the present invention; 本発明の一実施形態におけるバトル状態中の演出表示の一例を示す図である。FIG. 10 is a diagram showing an example of an effect display during a battle state in one embodiment of the present invention; 本発明の一実施形態におけるパチスロの引き戻し状態の遊技の流れを説明する図である。It is a diagram for explaining the flow of the game in the pullback state of the pachislot in one embodiment of the present invention. 本発明の一実施形態における引き戻し状態で用いられる抽籤テーブルの一例を示す図である。FIG. 10 is a diagram showing an example of a lottery table used in a pulled-back state in one embodiment of the present invention; 本発明の一実施形態における遊技機の主制御回路により実行される電源投入(リセット割込み)時処理の例を示すフローチャートである。4 is a flowchart showing an example of power-on (reset interrupt) processing executed by the main control circuit of the gaming machine in one embodiment of the present invention. 本発明の一実施形態における電源投入時処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 4 is a diagram showing an example of a source program for executing various processes in the flowchart of power-on processing in one embodiment of the present invention; 本発明の一実施形態における遊技復帰処理の例を示すフローチャートである。It is a flow chart which shows an example of game return processing in one embodiment of the present invention. 本発明の一実施形態における遊技復帰処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。It is a figure which shows an example of the source program for performing various processes in the flowchart of the game return process in one Embodiment of this invention. 本発明の一実施形態における設定変更確認処理の例を示すフローチャートである。6 is a flow chart showing an example of setting change confirmation processing in one embodiment of the present invention. 本発明の一実施形態における設定変更確認処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 5 is a diagram showing an example of a source program for executing various processes in the flowchart of setting change confirmation processing according to an embodiment of the present invention; 本発明の一実施形態における設定変更コマンド生成格納処理の例を示すフローチャートである。6 is a flowchart showing an example of setting change command generation and storage processing according to an embodiment of the present invention; 本発明の一実施形態における設定変更コマンド生成格納処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 10 is a diagram showing an example of a source program for executing various processes in the flowchart of setting change command generation and storage processing according to an embodiment of the present invention; 本発明の一実施形態における通信データ格納処理の例を示すフローチャートである。4 is a flow chart showing an example of communication data storage processing in one embodiment of the present invention. 本発明の一実施形態における通信データ格納処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 4 is a diagram showing an example of a source program for executing various processes in the flow chart of communication data storage processing in one embodiment of the present invention; 本発明の一実施形態における通信データポインタ更新処理の例を示すフローチャートである。4 is a flow chart showing an example of communication data pointer update processing in one embodiment of the present invention. 本発明の一実施形態における通信データポインタ更新処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 4 is a diagram showing an example of a source program for executing various processes in the flowchart of communication data pointer update processing in one embodiment of the present invention; 本発明の一実施形態における電断時(外部)処理の例を示すフローチャートである。5 is a flow chart showing an example of power failure (external) processing in one embodiment of the present invention. 本発明の一実施形態におけるチェックサム生成処理(規定外)の例を示すフローチャートである。4 is a flow chart showing an example of checksum generation processing (non-regular) in one embodiment of the present invention. 本発明の一実施形態におけるチェックサム生成処理のフローチャート中の各種処理を実行するためのソースプログラムの一例、並びに、チェックサム生成処理で実行されるスタックポインタの更新動作及びレジスタへのデータの読み出し動作の様子を示す図である。An example of a source program for executing various processes in the flow chart of checksum generation processing according to an embodiment of the present invention, and an update operation of the stack pointer and an operation of reading data to a register that are executed in the checksum generation processing. It is a figure which shows the state of. 本発明の一実施形態におけるサムチェック処理(規定外)の例を示すフローチャートである。6 is a flow chart showing an example of sum check processing (non-regular) in one embodiment of the present invention. 本発明の一実施形態におけるサムチェック処理(規定外)の例を示すフローチャートである。6 is a flow chart showing an example of sum check processing (non-regular) in one embodiment of the present invention. 本発明の一実施形態におけるサムチェック処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 4 is a diagram showing an example of a source program for executing various processes in the flow chart of sum check processing in one embodiment of the present invention; 本発明の一実施形態における遊技機の主制御回路により実行されるメイン処理(主要動作処理)の例を示すフローチャートである。4 is a flowchart showing an example of main processing (main operation processing) executed by the main control circuit of the gaming machine in one embodiment of the present invention; 本発明の一実施形態におけるメダル受付・スタートチェック処理の例を示すフローチャートである。4 is a flowchart showing an example of medal reception/start check processing in one embodiment of the present invention. 本発明の一実施形態におけるメダル受付・スタートチェック処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 10 is a diagram showing an example of a source program for executing various processes in the flow chart of medal acceptance/start check process in one embodiment of the present invention; 本発明の一実施形態におけるメダル投入処理の例を示すフローチャートである。4 is a flow chart showing an example of medal insertion processing in one embodiment of the present invention. 本発明の一実施形態におけるメダル投入処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 4 is a diagram showing an example of a source program for executing various processes in the flow chart of medal insertion processing in one embodiment of the present invention; 本発明の一実施形態におけるメダル投入チェック処理の例を示すフローチャートである。4 is a flow chart showing an example of medal insertion check processing in one embodiment of the present invention. 本発明の一実施形態におけるメダル投入チェック処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 10 is a diagram showing an example of a source program for executing various processes in the flow chart of medal insertion check processing in one embodiment of the present invention; 本発明の一実施形態におけるエラー処理の例を示すフローチャートである。4 is a flow chart showing an example of error handling in one embodiment of the present invention. 本発明の一実施形態におけるエラー処理のソースプログラム上で、実際に参照されるエラーテーブルの構成の一例を示す図である。FIG. 4 is a diagram showing an example of the configuration of an error table that is actually referred to on a source program for error processing in one embodiment of the present invention; 本発明の一実施形態における乱数取得処理の例を示すフローチャートである。6 is a flow chart showing an example of random number acquisition processing in one embodiment of the present invention. 本発明の一実施形態における内部抽籤処理の例を示すフローチャートである。6 is a flow chart showing an example of internal lottery processing in one embodiment of the present invention. 本発明の一実施形態における内部抽籤処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 4 is a diagram showing an example of a source program for executing various processes in the flowchart of internal lottery processing in one embodiment of the present invention; 本発明の一実施形態における第2インターフェースボード制御処理(規定外)の例を示すフローチャートである。FIG. 10 is a flow chart showing an example of second interface board control processing (non-regulation) in one embodiment of the present invention; FIG. 本発明の一実施形態における第2インターフェースボード出力処理の例を示すフローチャートである。4 is a flow chart showing an example of second interface board output processing in one embodiment of the present invention. 本発明の一実施形態における引込優先順位格納処理の例を示すフローチャートである。It is a flow chart which shows an example of attraction priority storage processing in one embodiment of the present invention. 本発明の一実施形態における引込優先順位格納処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。It is a figure which shows an example of the source program for performing various processes in the flowchart of the attraction priority storage process in one Embodiment of this invention. 本発明の一実施形態における図柄コード取得処理の例を示すフローチャートである。It is a flow chart which shows an example of the design code acquisition processing in one embodiment of the present invention. 本発明の一実施形態における図柄コード取得処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。It is a figure which shows an example of the source program for performing various processes in the flowchart of the symbol code acquisition process in one Embodiment of this invention. 本発明の一実施形態における論理積演算処理の例を示すフローチャートである。4 is a flow chart showing an example of logical AND operation processing in one embodiment of the present invention. 本発明の一実施形態における引込優先順位取得処理の例を示すフローチャートである。It is a flow chart which shows an example of attraction priority acquisition processing in one embodiment of the present invention. 本発明の一実施形態における引込優先順位取得処理の例を示すフローチャートである。It is a flow chart which shows an example of attraction priority acquisition processing in one embodiment of the present invention. 本発明の一実施形態における引込優先順位取得処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。It is a figure which shows an example of the source program for performing various processes in the flowchart of the attraction priority acquisition process in one Embodiment of this invention. 本発明の一実施形態におけるリール停止制御処理の例を示すフローチャートである。4 is a flowchart showing an example of reel stop control processing in one embodiment of the present invention. 本発明の一実施形態におけるリール停止制御処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 5 is a diagram showing an example of a source program for executing various processes in the flowchart of reel stop control processing in one embodiment of the present invention; 本発明の一実施形態におけるリール停止制御処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 5 is a diagram showing an example of a source program for executing various processes in the flowchart of reel stop control processing in one embodiment of the present invention; 本発明の一実施形態におけるリール停止可能信号OFF処理(規定外)の例を示すフローチャートである。4 is a flow chart showing an example of reel stop possible signal OFF processing (non-regulation) in one embodiment of the present invention. 本発明の一実施形態におけるリール停止可能信号ON処理(規定外)の例を示すフローチャートである。4 is a flow chart showing an example of reel stop possible signal ON processing (out of specification) in one embodiment of the present invention. 本発明の一実施形態における規定外ポート出力処理の例を示すフローチャートである。6 is a flow chart showing an example of non-regular port output processing in one embodiment of the present invention. 本発明の一実施形態における規定外ポート出力処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 4 is a diagram showing an example of a source program for executing various processes in the flowchart of the non-specified port output process according to one embodiment of the present invention; 本発明の一実施形態における入賞検索処理の例を示すフローチャートである。4 is a flowchart showing an example of winning search processing in one embodiment of the present invention. 本発明の一実施形態における入賞検索処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 10 is a diagram showing an example of a source program for executing various processes in the flowchart of winning search processing in one embodiment of the present invention; 本発明の一実施形態におけるイリーガルヒットチェック処理の例を示すフローチャートである。4 is a flow chart showing an example of illegal hit check processing in one embodiment of the present invention. 本発明の一実施形態におけるイリーガルヒットチェック処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 4 is a diagram showing an example of a source program for executing various processes in the flowchart of illegal hit check processing according to an embodiment of the present invention; 本発明の一実施形態における入賞チェック・メダル払出処理の例を示すフローチャートである。4 is a flowchart showing an example of winning check/medal payout processing in one embodiment of the present invention. 本発明の一実施形態における入賞チェック・メダル払出処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 10 is a diagram showing an example of a source program for executing various processes in the flowchart of the winning check/medal payout process according to the embodiment of the present invention; 本発明の一実施形態におけるメダル払出枚数チェック処理の例を示すフローチャートである。4 is a flowchart showing an example of medal payout number check processing in one embodiment of the present invention. 本発明の一実施形態におけるメダル払出枚数チェック処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 10 is a diagram showing an example of a source program for executing various processes in the flow chart of the medal payout number check process in one embodiment of the present invention; 本発明の一実施形態におけるボーナスチェック処理の例を示すフローチャートである。4 is a flow chart showing an example of bonus check processing in one embodiment of the present invention. 本発明の一実施形態におけるRTチェック処理の例を示すフローチャートである。4 is a flow chart showing an example of RT check processing in one embodiment of the present invention. 本発明の一実施形態における遊技機の主制御回路により実行される割込処理の例を示すフローチャートである。4 is a flowchart showing an example of interrupt processing executed by the main control circuit of the gaming machine according to one embodiment of the present invention; 本発明の一実施形態における7セグLED駆動処理の例を示すフローチャートである。6 is a flowchart showing an example of 7-segment LED drive processing in one embodiment of the present invention; 本発明の一実施形態における7セグLED駆動処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 5 is a diagram showing an example of a source program for executing various processes in the flowchart of the 7-segment LED driving process in one embodiment of the present invention; 本発明の一実施形態における7セグ表示データ生成処理の例を示すフローチャートである。4 is a flowchart showing an example of 7-segment display data generation processing in one embodiment of the present invention. 本発明の一実施形態における7セグ表示データ生成処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 4 is a diagram showing an example of a source program for executing various processes in the flowchart of the 7-segment display data generation process in one embodiment of the present invention; 本発明の一実施形態における7セグ表示データ生成処理のソースプログラム上で、実際に参照される7セグカソードテーブルの構成の一例を示す図である。FIG. 4 is a diagram showing an example of the configuration of a 7-segment cathode table that is actually referred to in a source program for 7-segment display data generation processing in one embodiment of the present invention; 本発明の一実施形態におけるタイマー更新処理の例を示すフローチャートである。4 is a flowchart showing an example of timer update processing in one embodiment of the present invention; 本発明の一実施形態におけるタイマー更新処理のフローチャート中の各種処理を実行するためのソースプログラムの一例を示す図である。FIG. 4 is a diagram showing an example of a source program for executing various processes in the flowchart of timer update processing in one embodiment of the present invention; 本発明の一実施形態における試射試験信号制御処理(規定外)の例を示すフローチャートである。4 is a flow chart showing an example of test-firing test signal control processing (non-regular) in one embodiment of the present invention. 本発明の一実施形態における回胴制動信号生成処理の例を示すフローチャートである。4 is a flow chart showing an example of a reel braking signal generation process in one embodiment of the present invention; 本発明の一実施形態における特賞信号制御処理の例を示すフローチャートである。4 is a flowchart showing an example of prize signal control processing in one embodiment of the present invention. 本発明の一実施形態における条件装置信号制御処理の例を示すフローチャートである。4 is a flow chart showing an example of conditional device signal control processing in one embodiment of the present invention. 本発明の一実施形態における条件装置信号制御処理の例を示すフローチャートである。4 is a flow chart showing an example of conditional device signal control processing in one embodiment of the present invention. 本発明の一実施形態における遊技機の副制御回路により実行されるサブCPUの電源投入時処理の例を示すフローチャートである。4 is a flow chart showing an example of power-on processing of the sub CPU executed by the sub control circuit of the gaming machine in one embodiment of the present invention. 本発明の一実施形態における遊技機の副制御回路により実行されるサブCPUの電断割込処理の例を示すフローチャートである。4 is a flowchart showing an example of power interruption interrupt processing of a sub CPU executed by a sub control circuit of a gaming machine in one embodiment of the present invention; 本発明の一実施形態における主基板通信タスクの処理の例を示すフローチャートである。FIG. 4 is a flow chart illustrating an example of processing a mainboard communication task in one embodiment of the present invention; FIG. 本発明の一実施形態におけるサブ側ナビ制御処理の例を示すフローチャートである。4 is a flowchart showing an example of sub-side navigation control processing in one embodiment of the present invention; 本発明の一実施形態における遊技者登録処理の例を示すフローチャートである。It is a flow chart which shows an example of player registration processing in one embodiment of the present invention. 本発明の一実施形態における履歴管理処理の例を示すフローチャートである。4 is a flowchart showing an example of history management processing in one embodiment of the present invention; 本発明の一実施形態における演出制御処理の例を示すフローチャートである。It is a flow chart which shows an example of production control processing in one embodiment of the present invention.

以下、本発明の一実施形態に係る遊技機としてパチスロを例に挙げ、図面を参照しながら、その構成及び動作について説明する。なお、本実施形態では、ボーナス作動機能及びART機能を備えたパチスロについて説明する。 Hereinafter, a pachislot machine will be taken as an example of a gaming machine according to an embodiment of the present invention, and its configuration and operation will be described with reference to the drawings. In this embodiment, a pachi-slot machine equipped with a bonus activation function and an ART function will be described.

<機能フロー>
まず、図1を参照して、パチスロの機能フローについて説明する。本実施形態のパチスロでは、遊技を行うための遊技媒体としてメダルを用いる。なお、遊技媒体としては、メダル以外にも、例えば、コイン、遊技球、遊技用のポイントデータ又はトークン等を適用することもできる。また、遊技媒体は、「遊技価値」、あるいは「遊技用価値」を称されることもある。
<Function flow>
First, referring to FIG. 1, the functional flow of pachislot will be described. In the pachislot machine of this embodiment, medals are used as game media for playing games. As game media, other than medals, for example, coins, game balls, game point data or tokens, etc. can be applied. Also, the game medium is sometimes referred to as "game value" or "game value".

遊技者によりパチスロにメダルが投入され、スタートレバーが操作されると、予め定められた数値範囲(例えば、0~65535)の乱数から一つの値(以下、乱数値という)が抽出される。 When the player inserts medals into the pachislot machine and operates the start lever, one value (hereinafter referred to as random number) is extracted from random numbers within a predetermined numerical range (eg, 0 to 65535).

内部抽籤手段は、抽出された乱数値に基づいて抽籤を行い、内部当籤役を決定する。この内部抽籤手段は、後述の主制御回路が備える各種処理手段(処理機能)の一つである。内部当籤役の決定により、後述の有効ライン(入賞判定ライン)に沿って表示を行うことを許可する(表示が許容される)図柄の組合せが決定される。なお、図柄の組合せの種別としては、メダルの払い出し、再遊技(リプレイ)の作動、ボーナスの作動等といった特典が遊技者に与えられる「入賞」に係るものと、それ以外のいわゆる「はずれ」に係るものとが設けられる。なお、以下では、メダルの払い出しに係る役を「小役」と称し、再遊技(リプレイ)の作動に係る役を「リプレイ役」と称する。また、ボーナスの作動(ボーナスゲーム)に係る役を「ボーナス役」と称する。また、内部当籤し得る役(すなわち、成立が許可される図柄の組合せ)は、単に「役」と称されることがあり、内部当籤役は、「当籤役」、「事前決定結果」、あるいは「導出許容条件」と称されることがある。また、内部抽籤手段は、「役決定手段」、「当籤役決定手段」、「事前決定手段」、あるいは「導出許容条件決定手段」と称されることがある。 The internal lottery means performs a lottery based on the extracted random number value to determine an internal winning combination. This internal lottery means is one of various processing means (processing functions) provided in a main control circuit, which will be described later. By determining the internal winning combination, a combination of symbols that are permitted to be displayed (permitted to be displayed) along an effective line (a prize determination line), which will be described later, is determined. As for the types of symbol combinations, there are two types of combinations: medal payouts, replay activation, bonus activation, etc. and related items are provided. In the following description, a combination related to payout of medals will be referred to as a "minor combination", and a combination related to a replay operation will be referred to as a "replay combination". Also, a combination related to the operation of the bonus (bonus game) is referred to as a "bonus combination". In addition, a winning combination that can be internally won (that is, a combination of symbols that are allowed to be established) may be simply referred to as a "winning combination", and an internal winning combination may be referred to as a "winning combination", a "predetermined result", or It is sometimes called a “derivation permissible condition”. In addition, the internal lottery means may be referred to as 'hand determination means', 'winning combination determination means', 'pre-determination means', or 'derived allowable condition determination means'.

また、スタートレバーが操作されると、複数のリールの回転が行われる。その後、遊技者により所定のリールに対応するストップボタンが押されると、リール停止制御手段は、内部当籤役とストップボタンが押されたタイミングとに基づいて、該当するリールの回転を停止する制御を行う。このリール停止制御手段は、後述の主制御回路が備える各種処理手段(処理機能)の一つである。なお、開始操作を行うための操作手段は、スタートレバーのようにレバー形状をしたものに限られず、遊技者が開始操作を行うことが可能であれば、どのような操作手段であってもよい。また、停止操作を行うための操作手段は、ストップボタンのようにボタン形状をしたものに限られず、遊技者が停止操作を行うことが可能であれば、どのような操作手段であってもよい。 Further, when the start lever is operated, the plurality of reels are rotated. Thereafter, when the player presses a stop button corresponding to a predetermined reel, the reel stop control means controls to stop the rotation of the reel based on the internal winning combination and the timing at which the stop button is pressed. conduct. This reel stop control means is one of various processing means (processing functions) provided in a main control circuit which will be described later. Note that the operation means for performing the start operation is not limited to a lever-shaped device such as the start lever, and may be any operation means as long as the player can perform the start operation. . Further, the operation means for performing the stop operation is not limited to a button-shaped device such as a stop button, and may be any operation means as long as the player can perform the stop operation. .

パチスロでは、基本的に、ストップボタンが押されたときから規定時間(190msec又は75msec)内に、該当するリールの回転を停止する制御が行われる。本実施形態では、この規定時間内にリールの回転に伴って移動する図柄の数を「滑り駒数」という。そして、本実施形態では、規定時間が190msecである場合には、滑り駒数の最大数(最大滑り駒数)を図柄4個分に定め、規定時間が75msecである場合には、最大滑り駒数を図柄1個分に定める。なお、規定時間は、通常は190msecであり、最大滑り駒数は各リールで図柄4個分となるが、特定のボーナス(ミドルボーナス:MBと称する)の作動中は、特定のリールについて、規定時間が75msecとなり、最大滑り駒数は図柄1個分となる。 In pachislot, basically, control is performed to stop the rotation of the relevant reel within a specified time (190 msec or 75 msec) from when the stop button is pressed. In this embodiment, the number of symbols that move with the rotation of the reels within the specified time is referred to as "the number of sliding symbols". In this embodiment, when the specified time is 190 msec, the maximum number of sliding symbols (maximum number of sliding symbols) is set to 4 symbols, and when the specified time is 75 msec, the maximum number of sliding symbols is set. Determine the number for one design. The specified time is usually 190 msec, and the maximum number of sliding symbols is 4 symbols for each reel. The time is 75 msec, and the maximum number of sliding symbols is one symbol.

リール停止制御手段は、入賞に係る図柄の組合せの表示を許可する内部当籤役が決定されているときは、通常、190msec(図柄4駒分)の規定時間内に、その図柄の組合せが有効ラインに沿って極力表示されるようにリールの回転を停止させる。また、リール停止制御手段は、規定時間を利用して、内部当籤役によってその表示が許可されていない図柄の組合せが有効ラインに沿って表示されないようにリールの回転を停止させる。なお、リールの回転が停止したときに表示された図柄は、「停止表示」、あるいは「表示結果」と称されることがある。また、リールの回転が停止したときに有効ラインに図柄が表示されることを、「停止表示の導出」、あるいは「表示結果の導出」などと表現する場合がある。 When an internal winning combination that permits the display of a winning combination of symbols is determined, the reel stop control means normally displays the combination of symbols on the effective line within a specified time of 190 msec (for 4 symbols). Stop the rotation of the reel so that it is displayed as much as possible. In addition, the reel stop control means stops the rotation of the reels by using the specified time so that the combination of symbols whose display is not permitted by the internal winning combination is not displayed along the effective line. The symbols displayed when the rotation of the reels is stopped are sometimes referred to as "stop display" or "display result". Further, the fact that symbols are displayed on the active line when the rotation of the reels is stopped may be expressed as "derivation of stop display" or "derivation of display result".

また、リール停止制御手段は、リールが回転してから、予め定められた自動停止時間が経過した場合には、遊技者が停止操作を行っていない場合でも、自動的に各リールを停止させる自動停止制御を行うようにしてもよい。この場合には、遊技者の停止操作を介さずにリールが停止することとなるため、いずれかの内部当籤役が決定されている場合であっても、いずれの入賞に係る図柄の組合せも有効ラインに沿って表示されていないようにリールの回転を停止させることが望ましい。 Further, the reel stop control means automatically stops each reel even if the player does not perform a stop operation when a predetermined automatic stop time elapses after the reels are rotated. Stop control may be performed. In this case, since the reels are stopped without intervention of the player's stop operation, even if any internal winning combination is determined, any winning symbol combination is valid. It is desirable to stop spinning the reels so that they are not displayed along the line.

このようにして、複数のリールの回転が全て停止されると、入賞判定手段は、有効ラインに沿って表示された図柄の組合せが、入賞に係るもの(あるいは、その他予め定められたもの)であるか否かの判定を行う。すなわち、入賞に係る図柄の組合せ(あるいは、その他予め定められた図柄の組合せ)が成立したか否かの判定を行う。この入賞判定手段もまた、後述の主制御回路が備える各種処理手段(処理機能)の一つである。そして、表示された図柄の組合せが、入賞判定手段により入賞に係るもの(あるいは、その他予め定められたもの)である(すなわち、入賞に係る図柄の組合せ(あるいは、その他予め定められた図柄の組合せ)が成立した)と判定されると、メダルの払い出し等の特典が遊技者に与えられ、あるいは、それを契機として各種の制御が行われる。パチスロでは、以上のような一連の流れが1回の遊技(単位遊技)として行われる。 When all of the plurality of reels stop rotating in this way, the winning judgment means determines that the combination of symbols displayed along the activated line is related to winning (or is otherwise predetermined). It is determined whether or not there is That is, it is determined whether or not a winning combination of symbols (or other predetermined combination of symbols) has been established. This winning determination means is also one of various processing means (processing functions) provided in a main control circuit, which will be described later. Then, the combination of the displayed symbols is the one related to the winning (or other predetermined combination) by the winning determination means (that is, the combination of the symbols related to the winning (or other predetermined combination of symbols) ) is established), a privilege such as payout of medals is given to the player, or various controls are performed with this as a trigger. In pachislot, the series of flows as described above are performed as one game (unit game).

なお、入賞判定手段は、有効ラインに沿って表示された図柄の組合せが、単に予め定められた複数の図柄の組合せのうちのいずれかの図柄の組合せに該当するか否かを判定するものであってもよいし、内部抽籤手段によって決定された内部当籤役に係る図柄の組合せに該当するか否かを判定するものであってもよい。すなわち、前者では、内部当籤役と切り離して、入賞に係る図柄の組合せであるか否かを判定するものであってもよい。この場合、リール停止制御手段によって適切に停止制御が行われる限り、誤入賞の発生の防止は十分に担保され得ることから、誤入賞検知に係る制御負担を低減させることが可能となる。一方、後者では、入賞に係る図柄の組合せが、入賞が許可されていた図柄の組合せであるか否かも判定可能とすることで、リールの不具合等により誤入賞が発生した場合に、その誤入賞を検知することができるため、セキュリティ性を向上させることが可能となる。 Note that the winning judgment means judges whether or not the combination of symbols displayed along the activated line corresponds to any combination of symbols among a plurality of predetermined combinations of symbols. Alternatively, it may be determined whether or not the symbol combination corresponds to the internal winning combination determined by the internal lottery means. That is, in the former, it may be determined whether or not there is a winning combination of symbols separately from the internal winning combination. In this case, as long as the stop control is appropriately performed by the reel stop control means, it is possible to sufficiently ensure the prevention of the occurrence of false winnings, so it is possible to reduce the control load related to false winning detection. On the other hand, in the latter, by making it possible to determine whether or not the combination of symbols related to winning is a combination of symbols for which winning was permitted, even if an erroneous winning occurs due to a problem with the reels, etc. can be detected, security can be improved.

また、パチスロでは、前述した一連の遊技動作の流れの中で、表示装置などによる映像の表示、各種ランプによる光の出力、スピーカによる音の出力、或いは、これらの組合せを利用して様々な演出が行われる。 In addition, in pachislot, in the flow of the above-mentioned series of game operations, various effects are produced by using display devices, etc. to display images, various lamps to output light, speakers to output sound, or combinations of these. is done.

具体的には、スタートレバーが操作されると、上述した内部当籤役の決定に用いられた乱数値とは別に、演出用の乱数値が抽出される。演出用の乱数値が抽出されると、演出内容決定手段は、内部当籤役に対応づけられた複数種類の演出内容の中から今回実行する演出を抽籤により決定する。この演出内容決定手段は、後述の副制御回路が備える各種処理手段(処理機能)の一つである。また、後述の主制御回路が演出内容を決定する場合には、この演出内容決定手段を、後述の主制御回路が備える各種処理手段(処理機能)の一つとすることもできる。 Specifically, when the start lever is operated, a random number value for effect is extracted in addition to the random number value used for determining the internal winning combination described above. When the random value for the effect is extracted, the effect content determination means determines the effect to be executed this time by lottery from the plurality of types of effect contents associated with the internal winning combination. This effect content determining means is one of various processing means (processing functions) provided in a sub-control circuit described later. Further, when the main control circuit, which will be described later, determines the content of the effect, this effect content determining means can be one of various processing means (processing functions) provided in the main control circuit, which will be described later.

次いで、演出内容決定手段により演出内容が決定されると、演出実行手段は、リールの回転開始時、各リールの回転停止時、入賞の有無の判定時等の各契機に連動させて対応する演出を実行する。このように、パチスロでは、例えば、内部当籤役に対応づけられた演出内容を実行することによって、決定された内部当籤役(言い換えると、狙うべき図柄の組合せ)を知る機会又は予想する機会が遊技者に提供され、遊技者の興味の向上を図ることができる。 Next, when the effect content is determined by the effect content determining means, the effect executing means performs a corresponding effect in conjunction with each opportunity such as when the reels start rotating, when each reel stops rotating, and when it is determined whether or not a prize is awarded. to run. In this way, in pachislot, for example, the opportunity to know or predict the determined internal winning combination (in other words, the combination of symbols to be targeted) is provided by executing the performance contents associated with the internal winning combination. It is provided to the player, and the interest of the player can be improved.

<パチスロの構造>
次に、図2~図4を参照して、本発明の一実施形態に係るパチスロの構造について説明する。
<Structure of Pachislot>
Next, referring to FIGS. 2 to 4, the structure of a pachislot machine according to one embodiment of the present invention will be described.

[外観構造]
図2は、パチスロ1の外部構造を示す斜視図である。
[Appearance structure]
FIG. 2 is a perspective view showing the external structure of the pachislot machine 1. As shown in FIG.

パチスロ1は、図2に示すように、外装体(遊技機本体)2を備える。外装体2は、リールや回路基板等を収容するキャビネット2aと、キャビネット2aの開口を開閉可能に取り付けられるフロントドア2bとを有する。 The pachi-slot machine 1 includes an exterior body (game machine main body) 2, as shown in FIG. The exterior body 2 has a cabinet 2a that houses reels, circuit boards, etc., and a front door 2b that is attached so as to be able to open and close the opening of the cabinet 2a.

キャビネット2aの内部には、3つのリール3L,3C,3R(変動表示手段、表示列)が横一列に並べて設けられている。以下、各リール3L,3C,3R(メインリール)を、それぞれ左リール3L、中リール3C、右リール3Rともいう。各リール3L,3C,3Rは、円筒状に形成されたリール本体と、リール本体の周面に装着された透光性のシート材を有する。そして、シート材の表面には、複数(例えば20個)の図柄が周方向(リールの回転方向)に沿って所定の間隔をあけて描かれている。なお、各リール3L,3C,3Rは、「図柄表示手段」、「可変表示手段」、あるいは「可変表示器」などと表現される場合もある。また、これらの構成要素として、後述の図柄表示領域4を含む場合もある。また、「図柄」は、遊技者が視認により識別可能な情報であればよく、その意味において「識別情報」などと表現される場合もある。 Inside the cabinet 2a, three reels 3L, 3C, 3R (variation display means, display row) are arranged in a row. Hereinafter, the respective reels 3L, 3C, 3R (main reels) are also referred to as the left reel 3L, middle reel 3C, and right reel 3R, respectively. Each of the reels 3L, 3C, and 3R has a cylindrical reel body and a translucent sheet material attached to the peripheral surface of the reel body. A plurality of (for example, 20) patterns are drawn on the surface of the sheet material at predetermined intervals along the circumferential direction (rotational direction of the reel). The reels 3L, 3C, and 3R may also be expressed as "symbol display means", "variable display means", or "variable display device". In some cases, these components include a pattern display area 4, which will be described later. Also, the "symbol" may be information that can be visually identified by the player, and may be expressed as "identification information" in that sense.

フロントドア2bは、ドア本体9と、フロントパネル10と、腰部パネル12と、台座部13とを備える。ドア本体9は、ヒンジ(不図示)を用いてキャビネット2aに開閉可能に取り付けられる。ヒンジは、パチスロ1の前方側(遊技者側)から見て、ドア本体9の左側の側端部に設けられる。なお、キャビネット2aは、単に「箱体」と称することもできるし、フロントドア2bは、単に「扉」、あるいは「前面扉」と称することもできる。また、キャビネット2aは、フロントドア2bを支持、あるいは固定する枠体として機能するため、「支持体」、「支持枠」、あるいは「固定枠」などと表現される場合もある。また、フロントドア2bは、複数の扉部材によって構成されるものであってもよい。例えば、キャビネット2aの開口の上方側に取り付けられる上扉部材と、キャビネット2aの開口の下方側に取り付けられる下扉部材とによって構成されるものであってもよいし、遊技機の前面側からみて、キャビネット2aの開口側に取り付けられる内側扉部材と、遊技機の前面側に取り付けられる外側扉部材とによって構成されるものであってもよい。 The front door 2 b includes a door body 9 , a front panel 10 , a waist panel 12 and a pedestal 13 . The door body 9 is attached to the cabinet 2a using a hinge (not shown) so that it can be opened and closed. The hinge is provided at the left side edge of the door body 9 when viewed from the front side (player side) of the pachi-slot machine 1 . The cabinet 2a can also be simply called a "box", and the front door 2b can also be called simply a "door" or a "front door". Moreover, since the cabinet 2a functions as a frame that supports or fixes the front door 2b, it may be expressed as a "support", a "support frame", or a "fixing frame". Moreover, the front door 2b may be configured by a plurality of door members. For example, it may consist of an upper door member attached to the upper side of the opening of the cabinet 2a and a lower door member attached to the lower side of the opening of the cabinet 2a. , an inner door member attached to the opening side of the cabinet 2a and an outer door member attached to the front side of the game machine.

フロントパネル10は、ドア本体9の上部に設けられている。このフロントパネル10は、開口10aを有する枠状部材で構成される。フロントパネル10の開口10aは、表示装置カバー30によって塞がれ、表示装置カバー30は、キャビネット2aの内部に配置された後述の表示装置11と対向して配置される。 The front panel 10 is provided above the door body 9 . The front panel 10 is composed of a frame member having an opening 10a. The opening 10a of the front panel 10 is closed by a display device cover 30, and the display device cover 30 is arranged to face the later-described display device 11 arranged inside the cabinet 2a.

表示装置カバー30は、黒色の半透明な合成樹脂により形成される。それゆえ、遊技者は、後述の表示装置11により表示された映像(画像)を、表示装置カバー30を介して視認することができる。 また、本実施形態では、表示装置カバー30を黒色の半透明な合成樹脂で形成することにより、キャビネット2a内への外光の入り込みを抑制して、表示装置11により表示された映像(画像)を鮮明に視認できるようにしている。 The display device cover 30 is made of black translucent synthetic resin. Therefore, the player can visually recognize a video (image) displayed by the display device 11 to be described later through the display device cover 30 . Further, in the present embodiment, the display device cover 30 is made of a black translucent synthetic resin, thereby suppressing the entry of external light into the cabinet 2a, thereby preventing the video (image) displayed by the display device 11 from entering the cabinet 2a. is clearly visible.

フロントパネル10には、ランプ群21が設けられている。ランプ群21は、例えば、遊技者側から見て、フロントパネル10の上部に設けられたランプ21a、21bを含む。ランプ群21を構成する各ランプは、LED(Light Emitting Diode)等で構成され(後述の図7中のLED群85参照)、演出内容に対応するパターンで、光を点灯及び消灯する。 A lamp group 21 is provided on the front panel 10 . The lamp group 21 includes, for example, lamps 21a and 21b provided on the upper part of the front panel 10 when viewed from the player side. Each lamp constituting the lamp group 21 is composed of an LED (Light Emitting Diode) or the like (see an LED group 85 in FIG. 7, which will be described later), and lights and extinguishes light in a pattern corresponding to the effect content.

腰部パネル12は、ドア本体9の略中央部に設けられる。腰部パネル12は、任意の画像が描かれた装飾パネルと、この装飾パネルを背面側から照明するための光を出射する光源(後述のLED群85に含まれるLED)とを有する。 The waist panel 12 is provided substantially in the center of the door body 9 . The waist panel 12 has a decorative panel on which an arbitrary image is drawn, and a light source (LEDs included in the LED group 85 described later) that emits light for illuminating the decorative panel from the back side.

台座部13は、フロントパネル10と腰部パネル12との間に設けられる。台座部13には、図柄表示領域4と、遊技者による操作の対象となる各種装置(メダル投入口14、MAXベットボタン15a、1ベットボタン15b、スタートレバー16、3つのストップボタン17L,17C,17R、精算ボタン(不図示)等)とが設けられる。 A pedestal 13 is provided between the front panel 10 and the waist panel 12 . The pedestal 13 has a pattern display area 4 and various devices to be operated by the player (a medal slot 14, a MAX bet button 15a, a 1 bet button 15b, a start lever 16, three stop buttons 17L, 17C, 17R, a checkout button (not shown), etc.) are provided.

図柄表示領域4は、正面から見て、3つのリール3L,3C,3Rに重畳する領域で、かつ、3つのリール3L,3C,3Rより遊技者側の位置に配置されており、3つのリール3L,3C,3Rを視認可能にするサイズを有する。この図柄表示領域4は、表示窓としての機能を果たすものであり、その背後に設けられた各リール3L,3C,3Rを視認することが可能な構成になっている。以下、図柄表示領域4を、リール表示窓4という。 The symbol display area 4 is an area overlapping the three reels 3L, 3C, and 3R when viewed from the front, and is arranged at a position closer to the player than the three reels 3L, 3C, and 3R. It has a size that makes 3L, 3C, and 3R visible. The symbol display area 4 functions as a display window, and is configured so that the reels 3L, 3C, and 3R provided behind it can be visually recognized. The symbol display area 4 is hereinafter referred to as a reel display window 4 .

リール表示窓4は、その背後に設けられた3つのリール3L,3C,3Rの回転が停止されたとき、各リールの周面に設けられた複数の図柄のうち、連続して配置された3つの図柄がその枠内に表示されるように構成されている。すなわち、3つのリール3L,3C,3Rの回転が停止されたとき、リール表示窓4の枠内には、リール毎に上段、中段及び下段の各領域にそれぞれ1個の図柄(合計で3個)が表示される(リール表示窓4の枠内には、3行×3列の態様で図柄が表示される)。そして、本実施形態では、リール表示窓4の枠内において、左リール3Lの上段領域、中リール3Cの中段領域、及び、右リール3Rの下段領域を結ぶライン(クロスダウンライン)を、入賞か否かの判定を行う有効ラインとして定義する。 When the rotation of the three reels 3L, 3C, and 3R provided behind the reel display window 4 is stopped, the reel display window 4 displays three consecutively arranged patterns among the plurality of symbols provided on the peripheral surface of each reel. One pattern is configured to be displayed within the frame. That is, when the rotation of the three reels 3L, 3C, and 3R is stopped, one symbol is displayed in each of the upper, middle, and lower areas of each reel within the frame of the reel display window 4 (three symbols in total). ) is displayed (symbols are displayed in the frame of the reel display window 4 in a manner of 3 rows×3 columns). In the present embodiment, within the frame of the reel display window 4, a line (cross-down line) connecting the upper area of the left reel 3L, the middle area of the middle reel 3C, and the lower area of the right reel 3R is used as a prize. It is defined as a valid line for judging whether or not

なお、本実施形態では、他のライン、例えば、左リール3Lの上段領域、中リール3Cの上段領域、及び、右リール3Rの上段領域を結ぶライン(トップライン)、左リール3Lの中段領域、中リール3Cの中段領域、及び、右リール3Rの中段領域を結ぶライン(センターライン)、左リール3Lの下段領域、中リール3Cの下段領域、及び、右リール3Rの下段領域を結ぶライン(ボトムライン)、並びに、左リール3Lの下段領域、中リール3Cの中段領域、及び、右リール3Rの上段領域を結ぶライン(クロスアップライン)のうち、いずれかのラインを有効ラインとして定義してもよい。また、上記クロスダウンラインを含め、これらのラインのうち、複数のラインを有効ラインとして定義してもよい。 In this embodiment, other lines, for example, a line (top line) connecting the upper area of the left reel 3L, the upper area of the middle reel 3C, and the upper area of the right reel 3R, the middle area of the left reel 3L, A line (center line) connecting the middle area of the middle reel 3C and the middle area of the right reel 3R (center line), a line (bottom line) connecting the lower area of the left reel 3L, the lower area of the middle reel 3C, and the lower area of the right reel 3R line), and a line (cross-up line) connecting the lower area of the left reel 3L, the middle area of the middle reel 3C, and the upper area of the right reel 3R (cross-up line). good. Also, among these lines, including the cross-down line, a plurality of lines may be defined as valid lines.

リール表示窓4は、台座部13に設けられた枠部材31の開口により形成される。また、リール表示窓4を画成する枠部材31の下方には、略水平面の台座領域が設けられる。
そして、遊技者側から見て、台座領域の右側にはメダル投入口14が設けられ、左側にはMAXベットボタン15a及び1ベットボタン15bが設けられる。
The reel display window 4 is formed by an opening of a frame member 31 provided on the pedestal portion 13 . A substantially horizontal pedestal area is provided below the frame member 31 that defines the reel display window 4 .
A medal slot 14 is provided on the right side of the pedestal area when viewed from the player side, and a MAX bet button 15a and a 1 bet button 15b are provided on the left side.

メダル投入口14は、遊技者によって外部からパチスロ1に投下されるメダルを受け入れるために設けられる。メダル投入口14から受け入れられたメダルは、予め設定された所定枚数(例えば3枚)を上限として1回の遊技に使用され、所定枚数を超えたメダルの枚数分は、パチスロ1の内部に預けることができる(いわゆるクレジット機能(遊技媒体貯留手段))。 A medal slot 14 is provided for receiving medals dropped into the slot machine 1 from the outside by a player. The medals received from the medal slot 14 are used for one game with a predetermined number (for example, three) set as the upper limit, and the number of medals exceeding the predetermined number is deposited inside the pachinko slot machine 1.例文帳に追加(So-called credit function (game medium storage means)).

MAXベットボタン15a及び1ベットボタン15bは、キャビネット2aの内部に預けられているメダルから1回の遊技に使用する枚数を決定するために設けられる。なお、MAXベットボタン15aの内部には、メダル投入が可能な時に点灯するベットボタンLED(不図示)が設けられている。また、精算ボタンは、パチスロ1の内部に預けられているメダルを外部に引き出す(排出する)ために設けられる。 The MAX bet button 15a and the 1 bet button 15b are provided for determining the number of medals deposited in the cabinet 2a to be used for one game. Inside the MAX bet button 15a, there is provided a bet button LED (not shown) that lights up when medals can be inserted. Also, the checkout button is provided for withdrawing (discharging) medals deposited inside the pachislot machine 1 to the outside.

なお、遊技者がMAXベットボタン15aを押下操作すると、単位遊技のベット枚数(3枚)のメダルが投入され、有効ラインが有効化される。一方、1ベットボタン15bが1回、押下操作される度に1枚のメダルが投入される。1ベットボタン15bが3回操作されると、単位遊技のベット枚数(3枚)のメダルが投入され、有効ラインが有効化される。 When the player presses the MAX bet button 15a, the number of medals (three) bet for the unit game is inserted, and the activated line is activated. On the other hand, one medal is inserted each time the 1-bet button 15b is pressed once. When the 1-bet button 15b is operated three times, the number of medals to bet (three) for the unit game is inserted, and the activated line is activated.

なお、以下では、MAXベットボタン15aの操作、1ベットボタン15bの操作及びメダル投入口14にメダルを投入する操作(遊技を行うためにメダルを投入する操作)をいずれも「投入操作」という。 Hereinafter, the operation of the MAX bet button 15a, the operation of the 1 bet button 15b, and the operation of inserting medals into the medal insertion slot 14 (operation of inserting medals for playing a game) are all referred to as "insertion operations".

スタートレバー16は、全てのリール(3L,3C,3R)の回転を開始するために設けられる。ストップボタン17L,17C,17Rは、それぞれ、左リール3L、中リール3C、右リール3Rに対応づけて設けられ、各ストップボタンは対応するリールの回転を停止するために設けられる。以下、ストップボタン17L,17C,17Rを、それぞれ左ストップボタン17L、中ストップボタン17C、右ストップボタン17Rともいう。 A start lever 16 is provided to start rotation of all the reels (3L, 3C, 3R). The stop buttons 17L, 17C and 17R are provided corresponding to the left reel 3L, the middle reel 3C and the right reel 3R, respectively, and each stop button is provided to stop the rotation of the corresponding reel. The stop buttons 17L, 17C, and 17R are hereinafter also referred to as the left stop button 17L, middle stop button 17C, and right stop button 17R, respectively.

また、リール表示窓4の下方の略水平面の台座領域の略中央には、情報表示器6が設けられる。なお、情報表示器6は、透明の窓カバー(不図示)によって覆われている。 In addition, an information display 6 is provided substantially in the center of the substantially horizontal pedestal area below the reel display window 4 . The information display 6 is covered with a transparent window cover (not shown).

情報表示器6には、特典として遊技者に対して払い出されるメダルの枚数(以下、「払出枚数」という)の情報を遊技者に対してデジタル表示(報知)するための2桁の7セグメントLED(以下、「7セグLED」という)や、パチスロ1の内部に預けられているメダルの枚数(以下、「クレジット枚数」という)などの情報を遊技者に対してデジタル表示(報知)するための2桁の7セグLEDが設けられる。なお、本実施形態では、メダルの払出枚数表示用の2桁の7セグLEDは、エラー発生及びエラー種別の情報を遊技者に対してデジタル表示(報知)するための2桁の7セグLEDとしても用いられる。それゆえ、エラー発生時には、メダルの払出枚数表示用の2桁の7セグLEDの表示態様は、払出枚数の表示態様からエラー種別の情報の表示態様に切り替わる。 The information display 6 has a 2-digit 7-segment LED for digitally displaying (informing) the player the information on the number of medals to be paid out to the player as a privilege (hereinafter referred to as "the number of medals to be paid out"). (hereinafter referred to as "7-seg LED") and the number of medals deposited inside the pachislot 1 (hereinafter referred to as "credit number") for digital display (notification) to the player. A 2-digit 7-segment LED is provided. In this embodiment, the 2-digit 7-segment LED for displaying the number of medals to be paid out is a 2-digit 7-segment LED for digitally displaying (informing) the player of information on the occurrence of an error and the error type. is also used. Therefore, when an error occurs, the display mode of the 2-digit 7-segment LED for displaying the number of payout medals is switched from the display mode of the number of payouts to the display mode of the error type information.

さらに、情報表示器6には、内部当籤役として決定された役に応じた図柄組合せを有効ラインに沿って表示するために必要な停止操作の情報を報知する指示モニタ(不図示)が設けられている。指示モニタ(指示表示器)は、例えば、2桁の7セグメントLEDにより構成される。そして、指示モニタでは、報知する停止操作の情報と一義的に対応する態様で、2桁の7セグLEDが点灯、点滅又は消灯することにより、遊技者に対して必要な停止操作の情報を報知する。 Further, the information display device 6 is provided with an instruction monitor (not shown) for informing information of a stop operation necessary for displaying along the effective line the symbol combination corresponding to the combination determined as the internal winning combination. ing. The indication monitor (indication indicator) is composed of, for example, a 2-digit 7-segment LED. The command monitor notifies the player of the necessary stop operation information by lighting, blinking or extinguishing the 2-digit 7-segment LED in a manner uniquely corresponding to the information of the stop operation to be notified. do.

なお、ここでいう、報知する停止操作の情報と一義的に対応する態様とは、例えば、押し順「1st(第1停止操作を左リール3Lに対して行うこと)」を報知する場合には指示モニタに数値「1」を表示し、押し順「2nd(第1停止操作を中リール3Cに対して行うこと)」を報知する場合には指示モニタに数値「2」を表示し、押し順「3rd(第1停止操作を右リール3Rに対して行うこと)」を報知する場合には指示モニタに数値「3」を表示するなどの態様のことである。なお、指示モニタにおける停止操作の情報の報知態様(後述のメイン側で決定されるナビデータ)については、後述の図22~図24を参照しながら後で詳述する。 It should be noted that the mode that uniquely corresponds to the information of the stop operation to be notified here is, for example, in the case of notifying the pressing order "1st (performing the first stop operation to the left reel 3L)". A numerical value "1" is displayed on the instruction monitor, and a numerical value "2" is displayed on the instruction monitor to indicate the pressing order "2nd (perform the first stop operation to the middle reel 3C)". In the case of notifying "3rd (performing the first stop operation to the right reel 3R)", it is a mode such as displaying a numerical value "3" on the instruction monitor. It should be noted that the mode of notifying the stop operation information on the instruction monitor (navigation data determined on the main side, which will be described later) will be described later in detail with reference to FIGS.

情報表示器6は、後述の図7に示すように、ドア中継端子板68及び遊技動作表示基板81を介して主制御基板71に電気的に接続され、情報表示器6の表示動作は、主制御基板71内の後述の主制御回路90により制御される。また、上述した各種7セグLEDの制御方式は、ダイナミック点灯制御である。 The information display 6 is electrically connected to the main control board 71 via the door relay terminal board 68 and the game operation display board 81, as shown in FIG. 7 which will be described later. It is controlled by a later-described main control circuit 90 in the control board 71 . Also, the control method for the various 7-segment LEDs described above is dynamic lighting control.

なお、本実施形態のパチスロ1では、主制御基板71により制御される指示モニタに加えて、副制御基板72により制御される他の手段を用いて停止操作の情報を報知する構成を設ける。具体的には、後述のプロジェクタ機構211及び表示ユニット212(図3及び後述の図7参照)により構成される後述の表示装置11により停止操作の情報を報知する。 In the pachi-slot machine 1 of the present embodiment, in addition to the instruction monitor controlled by the main control board 71, another means controlled by the sub-control board 72 is used to notify the stop operation information. Specifically, the information of the stop operation is notified by the display device 11, which will be described later and which includes a projector mechanism 211 and a display unit 212 (see FIG. 3 and FIG. 7, which will be described later).

このような構成を適用した場合、指示モニタにおける報知の態様と、副制御基板72により制御されるその他の手段における報知の態様とは、互いに異なる態様であってもよい。すなわち、指示モニタでは、報知する停止操作の情報と一義的に対応する態様で報知すればよく、必ずしも、停止操作の情報を直接的に報知する必要はない(例えば、指示モニタにおいて数値「1」が表示されたとしても、遊技者によっては報知内容を特定できない可能性もあり、直接的な報知とは言えない)。一方、後述の表示装置11等のその他の手段によるサブ側(副制御基板側)での報知では、停止操作の情報を直接的に報知してもよい。例えば、押し順「1st」を報知する場合、指示モニタでは報知する押し順と一義的に対応する数値「1」を表示するが、その他の手段(例えば、表示装置11等)では、左リール3Lに対して第1停止操作を行わせるための指示情報(ナビデータ)を直接的に報知してもよい。 When such a configuration is applied, the mode of notification by the instruction monitor and the mode of notification by other means controlled by the sub-control board 72 may be different from each other. That is, the instruction monitor may report information in a manner that uniquely corresponds to the information on the stop operation to be reported, and it is not necessary to directly report the information on the stop operation (for example, the numerical value "1" on the instruction monitor). Even if is displayed, there is a possibility that the content of the notification cannot be specified depending on the player, so it cannot be said to be a direct notification). On the other hand, in the notification on the sub side (sub control board side) by other means such as the display device 11 to be described later, the stop operation information may be directly notified. For example, when notifying the pressing order "1st", the instruction monitor displays a numerical value "1" that uniquely corresponds to the pressing order to be notified, but other means (for example, the display device 11, etc.) may display the left reel 3L. Instruction information (navigation data) for causing the first stop operation to be performed may be directly notified.

このような構成のパチスロ1では、副制御基板72の制御だけでなく、主制御基板71の制御によっても、内部当籤役に応じた必要な停止操作の情報を報知することができる。
また、このような停止操作の情報の報知の有無は、遊技状態(制御状態)に応じて制御されるようにしてもよい。例えば、後述の通常状態(後述の図31参照)などでは停止操作の情報を報知せずに、後述のART状態(後述の図31参照)などでは停止操作の情報を報知するようにしてもよい。
In the pachi-slot machine 1 having such a configuration, not only the control of the sub-control board 72 but also the control of the main control board 71 can inform the information of the necessary stop operation according to the internal winning combination.
Further, whether or not to notify information about such a stop operation may be controlled according to the game state (control state). For example, the information of the stop operation may be notified in the ART state (see FIG. 31 described later) and the like without notifying the information of the stop operation in the normal state (see FIG. 31 described later). .

また、遊技者側から見て、リール表示窓4の左方には、サブ表示装置18が設けられる。サブ表示装置18は、図2に示すように、ドア本体9の前面部のうち、台座部13の略水平面の台座領域から略垂直に立設するように設けられる。サブ表示装置18は、液晶ディスプレイや有機EL(Electro-Luminescence)ディスプレイで構成され、各種情報を表示する。 A sub-display device 18 is provided on the left side of the reel display window 4 as viewed from the player side. As shown in FIG. 2 , the sub-display device 18 is provided on the front surface of the door body 9 so as to stand substantially vertically from the substantially horizontal pedestal area of the pedestal 13 . The sub-display device 18 is composed of a liquid crystal display or an organic EL (Electro-Luminescence) display, and displays various information.

また、サブ表示装置18の表示面上には、タッチセンサ19が設けられている(後述の図7参照)。タッチセンサ19は、静電容量方式などの所定の動作原理に従い動作し、遊技者の操作を受け付けると、タッチ入力情報として当該操作に応じた信号を出力する。そして、本実施形態のパチスロ1は、タッチセンサ19を介して受け付けた遊技者の操作(タッチセンサ19から出力されるタッチ入力情報)に応じて、サブ表示装置18の表示を切り替え可能にする機能を有する。なお、サブ表示装置18は、タッチセンサ19から出力されるタッチ入力情報に基づいて後述の副制御基板72(後述の図7参照)により制御される。 A touch sensor 19 is provided on the display surface of the sub-display device 18 (see FIG. 7 described later). The touch sensor 19 operates according to a predetermined operating principle such as a capacitive method, and upon receiving an operation by the player, outputs a signal corresponding to the operation as touch input information. The pachi-slot machine 1 of the present embodiment has a function of switching the display of the sub-display device 18 according to the player's operation received via the touch sensor 19 (touch input information output from the touch sensor 19). have The sub-display device 18 is controlled by a sub-control board 72 (see FIG. 7 described below) based on touch input information output from the touch sensor 19 .

ドア本体9の下部には、メダル払出口24、メダル受皿25、2つのスピーカ用孔20L,20R等が設けられる。メダル払出口24は、後述のメダル払出装置51の駆動により排出されるメダルを外部に導く。メダル受皿25は、メダル払出口24から排出されたメダルを貯める。また、2つのスピーカ用孔20L,20Rからは、演出内容に対応する効果音や楽曲等の音声が出力される。 A medal payout port 24, a medal tray 25, two speaker holes 20L and 20R, and the like are provided in the lower portion of the door body 9. As shown in FIG. The medal payout port 24 guides to the outside the medals discharged by driving the medal payout device 51, which will be described later. A medal receiving tray 25 stores medals ejected from the medal dispensing port 24.例文帳に追加Also, from the two speaker holes 20L and 20R, sounds such as sound effects and music corresponding to the content of the presentation are output.

[内部構造]
次に、パチスロ1の内部構造を、図3及び図4を参照しながら説明する。図3は、キャビネット2aの内部構造を示す図であり、図4は、フロントドア2bの裏面側の内部構造を示す図である。
[Internal structure]
Next, the internal structure of the pachislot 1 will be described with reference to FIGS. 3 and 4. FIG. FIG. 3 is a diagram showing the internal structure of the cabinet 2a, and FIG. 4 is a diagram showing the internal structure of the rear side of the front door 2b.

キャビネット2aは、図3に示すように、上面板27aと、底面板27bと、左右の側面板27c,27dと、背面板27eとを有する。そして、キャビネット2a内の上部には、表示装置11が配設される。 As shown in FIG. 3, the cabinet 2a has a top plate 27a, a bottom plate 27b, left and right side plates 27c and 27d, and a rear plate 27e. A display device 11 is arranged in the upper part of the cabinet 2a.

表示装置11は、プロジェクタ機構211と、プロジェクタ機構211から投射された映像光が投影される箱状の被投影部材212aとを有し、プロジェクションマッピングによる映像表示を行う。具体的には、表示装置11では、立体物となる被投影部材212aの位置(投影距離や角度など)や形状に基づいて映像光を生成し、その映像光が、プロジェクタ機構211により被投影部材212aの表面に投影される。このような演出機能を設けることにより、高度で且つ迫力のある演出を行うことができる。また、図3には示さないが、箱状の被投影部材212aの裏側には、表示面が湾曲した別の被投影部材が設けられ、遊技状態に応じて、どちらか一方の被投影部材が、映像光が投影されるスクリーンとして使用される。それゆえ、キャビネット2a内は、遊技状態に応じて、被投影部材を切り換える機能(不図示)も設けられる。 The display device 11 has a projector mechanism 211 and a box-shaped projection target member 212a onto which image light projected from the projector mechanism 211 is projected, and performs image display by projection mapping. Specifically, in the display device 11, image light is generated based on the position (projection distance, angle, etc.) and shape of the projection target member 212a, which is a three-dimensional object, and the image light is projected onto the projection target member 212a by the projector mechanism 211. projected onto the surface of 212a. By providing such an effect function, it is possible to perform an advanced and powerful effect. Also, although not shown in FIG. 3, another projection target member having a curved display surface is provided on the back side of the box-shaped projection target member 212a. , is used as a screen onto which the image light is projected. Therefore, the cabinet 2a is also provided with a function (not shown) for switching the projected member according to the game state.

キャビネット2a内の下部には、メダル払出装置(以下、ホッパー装置という)51と、メダル補助収納庫52と、電源装置53とが配設される。 A token payout device (hereinafter referred to as a hopper device) 51, an auxiliary token storage box 52, and a power supply device 53 are arranged in the lower part of the cabinet 2a.

ホッパー装置51は、キャビネット2aにおける底面板27bの中央部に取り付けられる。このホッパー装置51は、多量のメダルを収容可能で、それらを1枚ずつ排出可能な構造を有する。ホッパー装置51は、貯留されたメダルが例えば50枚を超えたとき、又は、精算ボタンが押下されてメダルの精算が実行されるときに、メダルを払い出す。そして、ホッパー装置51によって払い出されたメダルは、メダル払出口24(図2参照)から排出される。 The hopper device 51 is attached to the central portion of the bottom plate 27b of the cabinet 2a. This hopper device 51 has a structure capable of accommodating a large amount of medals and discharging them one by one. The hopper device 51 pays out medals when the number of stored medals exceeds, for example, 50, or when the payment button is pressed and the payment of medals is executed. The medals paid out by the hopper device 51 are discharged from the medal payout port 24 (see FIG. 2).

メダル補助収納庫52は、ホッパー装置51から溢れ出たメダルを収納する。このメダル補助収納庫52は、キャビネット2a内部を正面から見て、ホッパー装置51の右側に配置される。また、メダル補助収納庫52は、キャビネット2aの底面板27bに対して着脱可能に取り付けられている。 The medal auxiliary storage box 52 stores the medals overflowing from the hopper device 51. - 特許庁This medal auxiliary storage box 52 is arranged on the right side of the hopper device 51 when the inside of the cabinet 2a is viewed from the front. The auxiliary medal storage box 52 is detachably attached to the bottom plate 27b of the cabinet 2a.

電源装置53は、電源スイッチ53aと、電源基板53b(電源供給手段)とを有している(後述の図7参照)。この電源装置53は、キャビネット2a内部を正面から見て、ホッパー装置51の左側に配置されており、左側面板27cに取り付けられている。電源装置53は、サブ電源装置(不図示)から供給された交流電圧100Vの電力を各部で必要な直流電圧の電力に変換して、変換した電力を各部へ供給する。 The power supply device 53 has a power switch 53a and a power supply board 53b (power supply means) (see FIG. 7 described later). The power supply device 53 is arranged on the left side of the hopper device 51 when the inside of the cabinet 2a is viewed from the front, and is attached to the left side plate 27c. The power supply device 53 converts AC voltage power of 100V supplied from a sub-power supply device (not shown) into DC voltage power required by each part, and supplies the converted power to each part.

また、キャビネット2a内の電源装置53の上方には、副制御基板72(後述の図7参照)を収容する副制御基板ケース57が配設される。副制御基板ケース57に収納された副制御基板72には、後述の副制御回路200(後述の図10参照)が搭載されている。
この副制御回路200は、映像の表示等による演出の実行を制御する回路である。副制御回路200の具体的な構成については後述する。
A sub-control board case 57 for housing a sub-control board 72 (see FIG. 7, which will be described later) is arranged above the power supply device 53 in the cabinet 2a. The sub-control board 72 accommodated in the sub-control board case 57 is mounted with a sub-control circuit 200 (see FIG. 10, which will be described later).
The sub-control circuit 200 is a circuit that controls the execution of effects such as video display. A specific configuration of the sub-control circuit 200 will be described later.

キャビネット2a内の副制御基板ケース57の上方には、副中継基板61が配設される。この副中継基板61は、副制御基板72と後述の主制御基板71とを接続する配線が実装された中継基板である。また、副中継基板61は、副制御基板72と副制御基板72の周辺に配設された基板や各種装置部(ユニット)などとを接続する配線が実装された中継基板である。 A sub relay board 61 is arranged above the sub control board case 57 in the cabinet 2a. The sub-relay board 61 is a relay board on which wiring for connecting the sub-control board 72 and the main control board 71, which will be described later, is mounted. Further, the sub-relay board 61 is a relay board on which wiring for connecting the sub-control board 72 and boards and various devices (units) arranged around the sub-control board 72 is mounted.

また、図3には示さないが、キャビネット2a内には、キャビネット側中継基板44(後述の図7参照)が配設される。このキャビネット側中継基板44は、主制御基板71(後述の図7参照)と、ホッパー装置51、メダル補助収納庫スイッチ75(後述の図7参照)及びメダル払出カウントスイッチ(不図示)のそれぞれとを接続する配線が実装された中継基板である。 Although not shown in FIG. 3, a cabinet-side relay board 44 (see FIG. 7, which will be described later) is arranged in the cabinet 2a. The cabinet-side relay board 44 includes a main control board 71 (see FIG. 7 described later), a hopper device 51, an auxiliary medal storage switch 75 (see FIG. 7 described later), and a medal payout count switch (not illustrated). It is a relay board on which wiring for connecting is mounted.

フロントドア2bの裏面側の中央部には、図4に示すように、ミドルドア41が、配設され、リール表示窓4(図2参照)を裏側から開閉可能に取り付けられている。また、図4には示さないが、ミドルドア41のリール表示窓4側には、3つのリール3L,3C,3Rが取り付けられ、ミドルドア41のリール表示窓4側とは反対側には、主制御基板71(後述の図7参照)が収納された主制御基板ケース55が取り付けられている。なお、3つのリール3L,3C,3Rには、所定の減速比をもったギアを介してステッピングモータ(不図示)が接続されている。 As shown in FIG. 4, a middle door 41 is arranged at the center of the rear side of the front door 2b, and is attached so that the reel display window 4 (see FIG. 2) can be opened and closed from the rear side. Although not shown in FIG. 4, three reels 3L, 3C, and 3R are attached to the reel display window 4 side of the middle door 41, and a main control A main control board case 55 containing a board 71 (see FIG. 7, which will be described later) is attached. A stepping motor (not shown) is connected to the three reels 3L, 3C and 3R via a gear having a predetermined reduction ratio.

主制御基板ケース55に収納された主制御基板71は、後述する主制御回路90(後述の図9参照)を有する。主制御回路90(主制御手段)は、内部当籤役の決定、各リール3L,3C,3Rの回転及び停止、入賞の有無の判定といった、パチスロ1における遊技の主な流れを制御する回路である。また、本実施形態では、例えば、ARTの決定の有無の抽籤処理、ナビ情報の指示モニタへの表示処理、各種試験信号の送信処理などの制御も主制御回路90により行われる。なお、主制御回路90の具体的な構成は後述する。 The main control board 71 housed in the main control board case 55 has a main control circuit 90 (see FIG. 9, which will be described later). The main control circuit 90 (main control means) is a circuit that controls the main flow of the game in the pachislot 1, such as determination of the internal winning combination, rotation and stoppage of the reels 3L, 3C, and 3R, and determination of the presence or absence of winning. . Further, in the present embodiment, the main control circuit 90 also controls, for example, a lottery process for determining whether or not ART is determined, a process for displaying navigation information on an instruction monitor, a process for transmitting various test signals, and the like. A specific configuration of the main control circuit 90 will be described later.

フロントドア2bの裏面側において、ミドルドア41の下方には、スピーカ65L,65Rが配設される。スピーカ65L,65Rは、それぞれスピーカ用孔20L,20R(図2参照)と対向する位置に配置されている。 Speakers 65L and 65R are arranged below the middle door 41 on the rear side of the front door 2b. The speakers 65L and 65R are arranged at positions facing the speaker holes 20L and 20R (see FIG. 2), respectively.

また、スピーカ65Lの上方には、セレクタ66と、ドア開閉監視スイッチ67とが配設される。セレクタ66は、メダルの材質や形状等が適正であるか否かを選別する装置であり、メダル投入口14に投入された適正なメダルをホッパー装置51へ案内する。セレクタ66内においてメダルが通過する経路上には、適正なメダルが通過したことを検出するメダルセンサ(遊技媒体検出手段:不図示)が設けられている。 A selector 66 and a door opening/closing monitoring switch 67 are arranged above the speaker 65L. The selector 66 is a device for selecting whether or not the material, shape, etc. of medals are appropriate, and guides appropriate medals inserted into the medal slot 14 to the hopper device 51 . A medal sensor (game medium detection means: not shown) for detecting that a proper medal has passed is provided in the selector 66 on the path through which the medal passes.

ドア開閉監視スイッチ67は、フロントドア2bを裏面側から見て、セレクタ66の左斜め下に配置される。このドア開閉監視スイッチ67は、フロントドア2bの開閉を報知するためのセキュリティ信号をパチスロ1の外部に出力する。 The door opening/closing monitoring switch 67 is arranged diagonally below the selector 66 to the left when the front door 2b is viewed from the rear side. The door opening/closing monitoring switch 67 outputs a security signal to the outside of the pachi-slot machine 1 to inform the opening/closing of the front door 2b.

また、図4には示さないが、フロントドア2bを裏面において、ミドルドア41により開閉された領域であり且つリール表示窓4の下方には、ドア中継端子板68が配設される(後述の図7参照)。このドア中継端子板68は、主制御基板ケース55内の主制御基板71と、各種のボタンやスイッチ、副中継基板61、セレクタ66、遊技動作表示基板81、試験機用第1インターフェースボード301及び試験機用第2インターフェースボード302のそれぞれとを接続する配線が実装された中継基板である。なお、各種のボタン及びスイッチとしては、例えば、MAXベットボタン15a、1ベットボタン15b、ドア開閉監視スイッチ67、後述のBETスイッチ77、スタートスイッチ79等が挙げられる。 Further, although not shown in FIG. 4, a door relay terminal plate 68 is arranged in an area opened and closed by the middle door 41 on the back side of the front door 2b and below the reel display window 4 (see the figure below). 7). The door relay terminal board 68 includes the main control board 71 in the main control board case 55, various buttons and switches, the sub relay board 61, the selector 66, the game operation display board 81, the first interface board 301 for the testing machine, and the It is a relay board on which wiring that connects each of the second interface boards for testing machine 302 is mounted. Various buttons and switches include, for example, a MAX bet button 15a, a 1 bet button 15b, a door opening/closing monitoring switch 67, a BET switch 77 to be described later, a start switch 79, and the like.

<サブ表示装置の表示例>
ここで、図5A~図5Eを参照して、サブ表示装置18に表示される各種表示画面について説明する。なお、図5Aは、サブ表示装置18に表示されるトップ画面221を示す図であり、図5Bは、サブ表示装置18に表示されるメニュー画面222を示す図である。また、図5C~図5Eは、サブ表示装置18に表示される遊技情報画面223,224,225を示す図である。
<Display example of the sub display device>
Here, various display screens displayed on the sub-display device 18 will be described with reference to FIGS. 5A to 5E. 5A shows a top screen 221 displayed on the sub-display device 18, and FIG. 5B shows a menu screen 222 displayed on the sub-display device 18. As shown in FIG. 5C to 5E are diagrams showing game information screens 223, 224 and 225 displayed on the sub-display device 18. FIG.

サブ表示装置18には、遊技者のタッチ操作により様々な表示画面が表示され、図5A~図5Eに示すように、トップ画面221、メニュー画面222及び遊技情報画面223,224,225を含む各種表示画面が表示される。これらの表示画面は、タッチセンサ19を介して受け付けた遊技者の操作信号に基づいて切り替えられる。 Various display screens are displayed on the sub-display device 18 by the player's touch operation, and as shown in FIGS. A display screen appears. These display screens are switched based on the player's operation signal received via the touch sensor 19 .

トップ画面221は、サブ表示装置18に表示される表示画面のうちの初期画面であり、トップ画面221では、「MENU」ボタン221aと、概要遊技履歴221bとが表示される。「MENU」ボタン221aは、図5Bに示すメニュー画面222を呼び出すための操作ボタンであり、「MENU」ボタン221aに対して遊技者による所定操作(例えばタップ)が行われると、メニュー画面222が呼び出される。また、トップ画面221では、概要遊技履歴221bとして、パチスロ1の一部の遊技履歴(概要遊技履歴)を表示する。本実施形態では、概要遊技履歴221bとして、例えば、ボーナス回数、ART回数及びゲーム数(遊技回数)が表示される。 The top screen 221 is an initial screen of the display screens displayed on the sub-display device 18. On the top screen 221, a "MENU" button 221a and a summary game history 221b are displayed. The “MENU” button 221a is an operation button for calling up the menu screen 222 shown in FIG. 5B. When the player performs a predetermined operation (for example, tapping) on the “MENU” button 221a, the menu screen 222 is called up. be In addition, on the top screen 221, a partial game history (summary game history) of the pachi-slot 1 is displayed as a summary game history 221b. In this embodiment, for example, the number of bonuses, the number of ARTs, and the number of games (the number of games played) are displayed as the summary game history 221b.

メニュー画面222は、サブ表示装置18で表示可能なメニューを表示する画面であり、メニュー画面222では、「戻る」ボタン222a、「登録」ボタン222b、「説明」ボタン222c、「配列配当」ボタン222d、「リーチ目」ボタン222e、「WEBサイト」ボタン222f及び「音量」ボタン222gが表示される。「戻る」ボタン222aは、トップ画面221を呼び出すための操作ボタンであり、「戻る」ボタン222aに対して遊技者による操作が行われると、トップ画面221が呼び出される。また、「登録」ボタン222b~「音量」ボタン222gは、対応するメニュー内容の表示画面を呼び出すための操作ボタンであり、各ボタンに対して遊技者による操作が行われると、対応するメニュー内容の表示画面が呼び出される。 The menu screen 222 is a screen that displays a menu that can be displayed on the sub-display device 18. The menu screen 222 includes a "return" button 222a, a "registration" button 222b, an "description" button 222c, and an "arrangement payout" button 222d. , a “reach” button 222e, a “WEB site” button 222f and a “volume” button 222g are displayed. The "return" button 222a is an operation button for calling the top screen 221, and when the player operates the "return" button 222a, the top screen 221 is called. The "Register" button 222b to "Volume" button 222g are operation buttons for calling up the display screen of the corresponding menu contents. When the player operates each button, the corresponding menu contents are displayed. A display screen is called up.

例えば、メニュー画面222において「登録」ボタン222bが遊技者により操作された場合、遊技中の遊技者を登録するための登録画面(不図示)がサブ表示装置18の表示画面に呼び出される。近年のパチスロでは、機種ごとに遊技者を登録しておき、当該遊技者のこれまでの遊技履歴から、定められたミッションの達成状況などの様々な情報を管理するサービスが広く行われている。「登録」ボタン222bにより呼び出される登録画面は、このサービスの提供を受ける際に遊技者を登録するための表示画面である。 For example, when the "Register" button 222b on the menu screen 222 is operated by the player, a registration screen (not shown) for registering the player who is playing is called up on the display screen of the sub-display device 18. FIG. 2. Description of the Related Art In recent pachislot machines, a service has been widely provided in which a player is registered for each model and various information such as the achievement status of predetermined missions is managed based on the player's past game history. A registration screen called up by the "registration" button 222b is a display screen for registering a player when receiving provision of this service.

また、例えば、メニュー画面222において「説明」ボタン222cが遊技者により操作された場合、パチスロ1の説明画面(不図示)がサブ表示装置18の表示画面に呼び出される。説明画面で表示される情報には、例えば、設定値ごとのボーナス当籤確率やART当籤確率などのパチスロ1の仕様に関する説明や、パチスロ1の演出に登場するキャラクタの紹介説明などが含まれる。 Further, for example, when the “description” button 222c on the menu screen 222 is operated by the player, a description screen (not shown) of pachislot 1 is called up on the display screen of the sub display device 18. FIG. The information displayed on the explanation screen includes, for example, an explanation on the specifications of Pachi-Slot 1 such as bonus winning probability and ART winning probability for each set value, an introduction explanation of characters appearing in Pachi-Slot 1 production, and the like.

また、例えば、メニュー画面222において「配列配当」ボタン222dが遊技者により操作された場合、パチスロ1の配列配当画面(不図示)がサブ表示装置18の表示画面に呼び出される。配列配当画面には、例えば、パチスロ1において入賞と判定される図柄の組合せと、入賞と判定された際の特典との対応関係(配当表)や、各リール3L,3C,3Rに描かれた図柄列(リール配列)などが表示される。 Further, for example, when the player operates the “arrangement payout” button 222 d on the menu screen 222 , an arrangement payout screen (not shown) for pachislot 1 is called up on the display screen of the sub display device 18 . The array payout screen includes, for example, the correspondence (payout table) between the combination of symbols determined as winning in the pachislot 1 and the benefits when determined as winning, and the symbols drawn on the reels 3L, 3C and 3R A pattern row (reel arrangement) and the like are displayed.

また、例えば、メニュー画面222において「リーチ目」ボタン222eが遊技者により操作された場合、パチスロ1のリーチ目画面(不図示)がサブ表示装置18の表示画面に呼び出される。リーチ目画面には、パチスロ1で設定されている「リーチ目」と称される図柄組合せの情報が表示される。なお、「リーチ目」と称する図柄組合せは、該図柄組合せが有効ラインに沿って表示されることにより、特別な特典が付与されること(例えば、ボーナス当籤やRUSH状態当籤)が確定的に報知される図柄組合せである。 Further, for example, when the player operates the “reach” button 222 e on the menu screen 222 , the reach number screen (not shown) of pachislot 1 is called up on the display screen of the sub display device 18 . Information of a symbol combination called "reach number" set in the pachi-slot 1 is displayed on the reach number screen. It should be noted that the combination of symbols referred to as "reach eyes" is displayed along the effective line, so that a special privilege (for example, bonus winning or RUSH state winning) is definitely notified. It is a symbol combination to be done.

また、例えば、メニュー画面222において「WEBサイト」ボタン222fが遊技者により操作された場合、パチスロ1のWEB紹介画面(不図示)がサブ表示装置18の表示画面に呼び出される。WEB紹介画面には、例えば、パチスロ1の機種ごとに設けられた特設WEBサイトやパチスロ1のメーカーのWEBサイトなど任意のWEBサイトのURLを示す二次元コード(例えば、QRコード(登録商標))が表示される。遊技者は、携帯電話などでWEB紹介画面に表示される二次元コードを読み込むことにより、対応するWEBサイトにアクセスすることができる。 Further, for example, when the "WEB site" button 222f on the menu screen 222 is operated by the player, a WEB introduction screen (not shown) of Pachi-slot 1 is called up on the display screen of the sub display device 18. FIG. On the website introduction screen, for example, a two-dimensional code (for example, a QR code (registered trademark)) indicating the URL of an arbitrary website such as a special website provided for each model of Pachi-slot 1 or the website of the manufacturer of Pachi-slot 1. is displayed. A player can access the corresponding website by reading the two-dimensional code displayed on the website introduction screen with a mobile phone or the like.

また、例えば、メニュー画面222において「音量」ボタン222gが遊技者により操作された場合、スピーカ65L,65Rから出力する音の音量を調整することが可能な音量調整画面(不図示)がサブ表示装置18の表示画面に呼び出される。遊技者は、音量調整画面を介してパチスロ1の演出音の音量を調整することができる。 Further, for example, when the "volume" button 222g on the menu screen 222 is operated by the player, a volume adjustment screen (not shown) capable of adjusting the volume of sounds output from the speakers 65L and 65R is displayed as a sub display device. Called to 18 display screens. A player can adjust the volume of the pachi-slot 1 performance sound through the volume adjustment screen.

なお、サブ表示装置18は、上述した表示装置11(プロジェクタ機構211及び表示ユニット212)とは別体に設けられるため、表示装置11とは別個に制御することができる。それゆえ、本実施形態のパチスロ1では、遊技中(表示装置11による演出の実行中)であっても、サブ表示装置18の表示画面を遊技者の操作により切り替えることができる。その結果、例えば、遊技者が、表示装置11の演出において登場するキャラクタのことを知りたいと思った場合、遊技者は、「説明」ボタン222cを操作して説明画面を呼び出すことにより、キャラクタ間の関係性などの情報を遊技中に把握することができる。また、例えば、遊技者が、遊技中に、いわゆる「レア役」が当籤した場合のリール回転中にレア役を入賞させるために目安とすべき図柄を把握したいと思った場合、遊技者は、「配列配当」ボタン222dを操作して配列配当画面を呼び出すことにより、リール配列を把握することができる。 Since the sub-display device 18 is provided separately from the above-described display device 11 (the projector mechanism 211 and the display unit 212 ), it can be controlled separately from the display device 11 . Therefore, in the pachi-slot machine 1 of the present embodiment, the display screen of the sub-display device 18 can be switched by the player's operation even during the game (during the performance by the display device 11). As a result, for example, when the player wants to know about the characters that appear in the presentation of the display device 11, the player operates the "explanation" button 222c to call up the explanation screen, thereby allowing the character inter-character Information such as the relationship between can be grasped during the game. Also, for example, when the player wants to grasp the symbols to be used as a guideline for winning a rare role during the rotation of the reels when a so-called "rare role" is won during the game, the player may: The reel arrangement can be grasped by operating the "arrangement payout" button 222d to call up the arrangement payout screen.

遊技情報画面223,224,225は、パチスロ1の遊技履歴のうちのトップ画面221に表示する概要遊技履歴を含む詳細遊技履歴情報を表示する表示画面である。 The game information screens 223 , 224 , 225 are display screens for displaying detailed game history information including a summary game history displayed on the top screen 221 of the game history of the pachi-slot 1 .

遊技情報画面223には、「戻る」ボタン223aと、「MENU」ボタン223bと、「前へ」ボタン223cと、「次へ」ボタン223dと、遊技履歴223eとが表示される。「戻る」ボタン223a及び「MENU」ボタン223bは、それぞれトップ画面221及びメニュー画面222をサブ表示装置18の表示画面に呼び出すための操作ボタンであり、各ボタンを遊技者が操作することにより、対応する表示画面が呼び出される。
また、「前へ」ボタン223c及び「次へ」ボタン223dは、遊技情報画面を所定の順序で切り替えるための操作ボタンであり、「前へ」ボタン223cが遊技者により操作されると、表示画面が遊技情報画面223から遊技情報画面225に切り替わり、「次へ」ボタン223dが遊技者により操作されると、表示画面が遊技情報画面223から遊技情報画面224に切り替わる。また、遊技履歴223eとしては、図5Cに示すように、ゲーム数(遊技回数)、ボーナス回数及びART回数が表示される。
The game information screen 223 displays a "return" button 223a, a "MENU" button 223b, a "previous" button 223c, a "next" button 223d, and a game history 223e. The "return" button 223a and the "MENU" button 223b are operation buttons for calling the top screen 221 and the menu screen 222, respectively, on the display screen of the sub display device 18. A display screen for
The "forward" button 223c and the "next" button 223d are operation buttons for switching the game information screen in a predetermined order. When the "forward" button 223c is operated by the player, the display screen is switched from the game information screen 223 to the game information screen 225, and when the "Next" button 223d is operated by the player, the display screen is switched from the game information screen 223 to the game information screen 224. As the game history 223e, as shown in FIG. 5C, the number of games (the number of games played), the number of bonuses, and the number of ARTs are displayed.

遊技情報画面224には、「戻る」ボタン224aと、「MENU」ボタン224bと、「前へ」ボタン224cと、「次へ」ボタン224dと、遊技履歴214eとが表示される。「戻る」ボタン224a及び「MENU」ボタン224bは、それぞれトップ画面221及びメニュー画面222をサブ表示装置18の表示画面に呼び出すための操作ボタンであり、各ボタンを遊技者が操作することにより、対応する表示画面が呼び出される。
また、「前へ」ボタン224c及び「次へ」ボタン224dは、遊技情報画面を所定の順序で切り替える操作ボタンであり、「前へ」ボタン224cが遊技者に操作されると、表示画面が遊技情報画面224から遊技情報画面223に切り替わり、「次へ」ボタン224dが遊技者により操作されると、表示画面が遊技情報画面224から遊技情報画面225に切り替わる。また、遊技履歴224eとしては、図5Dに示すように、後述の引き戻し状態の突入回数及び成功回数、後述の通常RUSH状態の突入回数、並びに後述の特別RUSH状態の突入回数などが表示される。
The game information screen 224 displays a "return" button 224a, a "MENU" button 224b, a "previous" button 224c, a "next" button 224d, and a game history 214e. The "return" button 224a and the "MENU" button 224b are operation buttons for calling the top screen 221 and the menu screen 222, respectively, on the display screen of the sub display device 18. A display screen for
The "forward" button 224c and the "next" button 224d are operation buttons for switching the game information screen in a predetermined order, and when the "forward" button 224c is operated by the player, the display screen changes to the When the information screen 224 is switched to the game information screen 223 and the "next" button 224d is operated by the player, the display screen is switched from the game information screen 224 to the game information screen 225. FIG. Also, as the game history 224e, as shown in FIG. 5D, the number of times of entering and succeeding in the withdrawal state described later, the number of times of entering the normal RUSH state described later, and the number of times of entering the special RUSH state described later are displayed.

遊技情報画面225には、「戻る」ボタン225aと、「MENU」ボタン225bと、「前へ」ボタン225cと、「次へ」ボタン225dと、遊技履歴225eとが表示される。「戻る」ボタン225a及び「MENU」ボタン225bは、それぞれトップ画面221及びメニュー画面222をサブ表示装置18の表示画面に呼び出すための操作ボタンであり、各ボタンを遊技者が操作することにより、対応する表示画面が呼び出される。
また、「前へ」ボタン225c及び「次へ」ボタン225dは、所定の順序で遊技情報画面を切り替えるための操作ボタンであり、「前へ」ボタン225cが遊技者に操作されると、表示画面が遊技情報画面225から遊技情報画面224に切り替わり、「次へ」ボタン225dが遊技者により操作されると、表示画面が遊技情報画面225から遊技情報画面223に切り替わる。また、遊技履歴225eとしては、図5Eに示すように、特定の内部当籤役(例えば、後述の「F_RB」、後述の「F_MB_L」、及び後述の「F_MB_S」など)の当籤回数及び当籤確率(分子が1の分数)が表示される。
The game information screen 225 displays a "return" button 225a, a "MENU" button 225b, a "previous" button 225c, a "next" button 225d, and a game history 225e. The "return" button 225a and the "MENU" button 225b are operation buttons for calling the top screen 221 and the menu screen 222, respectively, on the display screen of the sub display device 18. A display screen for
The "forward" button 225c and the "next" button 225d are operation buttons for switching the game information screen in a predetermined order. When the "forward" button 225c is operated by the player, the display screen is displayed. is switched from the game information screen 225 to the game information screen 224, and when the player operates the "next" button 225d, the display screen is switched from the game information screen 225 to the game information screen 223. Also, as the game history 225e, as shown in FIG. 5E, the number of wins and the win probability ( fractions with a numerator of 1) are displayed.

なお、サブ表示装置18に表示される表示画面の切り替え手法としては、例えば、それぞれの表示画面に表示される操作ボタンに対するタップ操作に基づいて切り替える手法を採用してもよいし、また、例えば、表示画面に対するスワイプ操作に基づいて切り替える手法を採用してもよい。 As a method for switching the display screen displayed on the sub-display device 18, for example, a method for switching based on a tap operation on an operation button displayed on each display screen may be adopted. A method of switching based on a swipe operation on the display screen may be employed.

<サブ表示装置の表示画面の各種切り替え機能>
次に、本実施形態のパチスロ1におけるサブ表示装置18の表示画面の各種切り替え機能について説明する。
<Various switching functions of the display screen of the sub display device>
Next, various switching functions of the display screen of the sub-display device 18 in the pachi-slot machine 1 of this embodiment will be described.

[サブ表示装置の表示画面の遷移例]
まず、図6A及び6Bを参照して、本実施形態のパチスロ1におけるサブ表示装置18の表示画面の遷移例(切り替え態様)について説明する。なお、図6Aは、遊技者登録状態がセットされていない状況におけるサブ表示装置18の表示画面の遷移例を示す図であり、図6Bは、遊技者登録状態がセットされている状況におけるサブ表示装置18の表示画面の遷移例を示す図である。
[Transition example of the display screen of the sub display device]
First, with reference to FIGS. 6A and 6B, a transition example (switching mode) of the display screen of the sub-display device 18 in the pachi-slot machine 1 of the present embodiment will be described. FIG. 6A is a diagram showing a transition example of the display screen of the sub-display device 18 when the player registration state is not set, and FIG. 6B is a sub-display when the player registration state is set. 4A and 4B are diagrams showing an example of transition of a display screen of the device 18; FIG.

遊技者登録状態がセットされていない状況では、図6Aに示すように、サブ表示装置18の表示画面は、トップ画面221とメニュー画面222との間、並びに、メニュー画面222とメニュー画面222から遷移可能な各種表示画面との間でのみ遷移可能であり、これらの表示画面間の遷移は副制御基板72(後述のサブCPU201)により制御される。例えば、副制御基板72は、タッチセンサ19を介して取得したタッチ操作(例えば、所定のボタンに対するタップ操作や、表示画面上におけるスワイプ操作)に基づいて、トップ画面221及びメニュー画面222間で、表示画面を切り替える。しかしながら、遊技者登録状態がセットされていない状況では、副制御基板72は、遊技情報画面223,224,225の表示が不可能となるように制御する。すなわち、遊技者登録状態がセットされていない状況では、遊技者は、サブ表示装置18に遊技情報画面223,224,225を表示することができない。 In a situation where the player registration state is not set, as shown in FIG. 6A, the display screen of the sub-display device 18 transitions between the top screen 221 and the menu screen 222, and from the menu screen 222 and the menu screen 222. It is possible to transition only between various possible display screens, and transitions between these display screens are controlled by the sub-control board 72 (sub-CPU 201 described later). For example, the sub-control board 72, based on a touch operation (for example, a tap operation on a predetermined button or a swipe operation on the display screen) acquired via the touch sensor 19, between the top screen 221 and the menu screen 222, Switch the display screen. However, in a situation where the player registration state is not set, the sub-control board 72 controls so that the display of the game information screens 223, 224 and 225 is disabled. In other words, the player cannot display the game information screens 223, 224 and 225 on the sub-display device 18 when the player registration state is not set.

一方、遊技者登録状態がセットされている状況では、図6Bに示すように、サブ表示装置18の表示画面は、トップ画面221とメニュー画面222との間、並びに、メニュー画面222とメニュー画面222から遷移可能な各種表示画面との間に加え、メニュー画面222と遊技情報画面223,224,225との間においても遷移可能となり、これらの表示画面間の遷移は副制御基板72(後述のサブCPU201)により制御される。
すなわち、副制御基板72は、タッチセンサ19を介して取得したタッチ操作に基づいて、トップ画面221とメニュー画面222との間だけでなく、トップ画面221及びメニュー画面222のそれぞれと、遊技情報画面223,224,225との間においても表示画面を切り替えることができる。それゆえ、本実施形態において、遊技者登録状態がセットされている場合、遊技者は、サブ表示装置18に遊技情報画面223,224,225を表示することができる。
On the other hand, when the player registration state is set, as shown in FIG. 6B, the display screens of the sub-display device 18 are displayed between the top screen 221 and the menu screen 222, and between the menu screen 222 and the menu screen 222. In addition to transitions between the menu screen 222 and the game information screens 223, 224, and 225, transitions between the menu screen 222 and the game information screens 223, 224, and 225 are also possible. It is controlled by the CPU 201).
That is, the sub-control board 72, based on the touch operation acquired via the touch sensor 19, not only between the top screen 221 and the menu screen 222, each of the top screen 221 and the menu screen 222, and the game information screen The display screen can also be switched between 223, 224, and 225. Therefore, in this embodiment, the player can display the game information screens 223 , 224 and 225 on the sub-display device 18 when the player registration state is set.

なお、図6Bに示すように、トップ画面221、メニュー画面222及び遊技情報画面223,224,225間における表示画面の遷移順序は任意である。それゆえ、例えば、トップ画面221から遊技情報画面223,224,225に直接遷移可能となる構成にしてもよいし、トップ画面221からメニュー画面222を介してのみ遊技情報画面223,224,225に遷移可能となる構成にしてもよい。 As shown in FIG. 6B, the display screen transition order among the top screen 221, the menu screen 222, and the game information screens 223, 224, and 225 is arbitrary. Therefore, for example, the top screen 221 may be configured to directly transition to the game information screens 223, 224, and 225, or the game information screens 223, 224, and 225 can be accessed only through the menu screen 222 from the top screen 221. A configuration in which transition is possible may be employed.

本実施形態のパチスロ1では、トップ画面221からメニュー画面222を介してのみ遊技情報画面223,224,225に遷移可能な構成(トップ画面221から遊技情報画面223,224,225に直接遷移できない構成)を採用している。なお、本実施形態のパチスロ1では、メニュー画面222において、遊技者が表示画面に対してスワイプ操作(メニュー選択操作ではない)を行うことにより、表示画面をメニュー画面222から遊技情報画面223,224,225に遷移させることができる。 In the pachi-slot machine 1 of the present embodiment, the top screen 221 can be transitioned to the game information screens 223, 224, and 225 only via the menu screen 222 (the top screen 221 cannot be directly transitioned to the game information screens 223, 224, and 225). ) is adopted. In the pachi-slot machine 1 of the present embodiment, the game information screens 223 and 224 can be changed from the menu screen 222 to the game information screens 223 and 224 by the player performing a swipe operation (not a menu selection operation) on the display screen on the menu screen 222 . , 225.

なお、本実施形態では、遊技情報画面223,224,225は、メニュー画面222とは完全に独立して設けられた表示画面である。すなわち、本実施形態のパチスロ1では、遊技履歴という、遊技者が遊技中に強い関心を抱く遊技の結果を示す情報を、配当配列や音量調節などの遊技の結果とは関係のない情報として独立して表示する。そして、本実施形態では、遊技者登録状態がセットされている状況において、メニュー画面222に対して遊技者がメニュー選択操作を行うことなく、遊技情報画面223,224,225を表示可能にしている。それゆえ、本実施形態では、遊技者登録状態がセットされている場合、遊技者が所望する情遊技履歴情報へのアクセスを容易に行うことができる。 In this embodiment, the game information screens 223, 224, and 225 are display screens provided completely independently of the menu screen 222. FIG. That is, in the pachi-slot machine 1 of the present embodiment, the game history, that is, the information indicating the game results in which the player has a strong interest during the game, is treated as independent information unrelated to the game results, such as payout arrangement and volume control. to display. In this embodiment, the game information screens 223, 224, and 225 can be displayed without the player performing a menu selection operation on the menu screen 222 when the player registration state is set. . Therefore, in this embodiment, when the player registration state is set, the player can easily access the desired gaming history information.

また、本実施形態では、メニュー画面222に対するメニュー選択操作では、表示画面を遊技情報画面223,224,225に遷移させることができず、メニュー画面222に対してスワイプ操作(メニュー表示では指定されていない操作)を行わなければ、表示画面を遊技情報画面223,224,225に遷移させることができない。それゆえ、本実施形態のパチスロ1では、表示画面を遊技情報画面223,224,225に遷移させるためのスワイプ操作を、遊技者登録状態がセットされている状況における隠しコマンドとして扱うことができる。この場合、遊技者にとってみれば、パチスロ1に対する自身の知識により、知識の少ない他の遊技者では見ることのできない、より詳細な遊技履歴情報を見ることができるため、当該他の遊技者よりも有利に遊技を行うことができ、結果、遊技者が積極的に遊技を行うことを期待することができる。 Further, in the present embodiment, the display screen cannot be changed to the game information screens 223, 224, and 225 by the menu selection operation on the menu screen 222, and the swipe operation on the menu screen 222 (which is not specified in the menu display). The display screen cannot be changed to the game information screens 223, 224, and 225 unless the operation not performed) is performed. Therefore, in the pachi-slot machine 1 of this embodiment, the swipe operation for changing the display screen to the game information screens 223, 224, and 225 can be handled as a hidden command in a situation where the player registration state is set. In this case, the player can see more detailed game history information that cannot be seen by other players with less knowledge due to his own knowledge of pachislot 1. The game can be played advantageously, and as a result, the player can be expected to actively play the game.

[遊技情報画面からトップ画面への表示切り替え機能]
本実施形態のパチスロ1は、サブ表示装置18の表示画面を、遊技情報画面223,224,225から、遊技者の手動により、又は、自動的に、トップ画面221に遷移させる機能を有する。具体的には、本実施形態では、遊技情報画面223,224,225において「戻る」ボタンが操作されると、表示画面が遊技情報画面223,224,225からトップ画面221に遷移する(手動遷移機能)。また、本実施形態では、遊技情報画面223,224,225が表示されている状態において所定の条件を満たした場合には、遊技者の操作とは関係なく自動的に表示画面がトップ画面221に遷移する(自動遷移機能)。
[Display switching function from the game information screen to the top screen]
The pachi-slot machine 1 of this embodiment has a function of causing the display screen of the sub-display device 18 to transition from the game information screens 223, 224, 225 to the top screen 221 manually or automatically by the player. Specifically, in this embodiment, when the "return" button is operated on the game information screens 223, 224, 225, the display screen transitions from the game information screens 223, 224, 225 to the top screen 221 (manual transition). function). Further, in this embodiment, when a predetermined condition is satisfied while the game information screens 223, 224, and 225 are displayed, the display screen automatically changes to the top screen 221 regardless of the player's operation. Transition (automatic transition function).

より具体的には、パチスロ1では、遊技情報画面223,224,225が表示されている状態において、投入操作(MAXベットボタン15aへの操作、1ベットボタン15bへの操作及びメダル投入口14にメダルを投入する操作)が行われると、サブ表示装置18の表示画面が自動的にトップ画面221に遷移する。なお、ART遊技状態のように、リプレイ役が内部当籤役として決定される確率が高い遊技状態(高リプ状態)では、リプレイ役入賞に伴う再遊技の作動によりメダルが自動的に投入されてしまう結果、高リプ状態では、遊技情報画面223,224,225を表示する機会が制限されてしまう可能性がある。そこで、本実施形態のパチスロ1では、再遊技の作動によりメダルが自動的に投入された場合には、メダルの投入操作ではなく、開始操作を契機として、自動的に表示画面が遊技情報画面223,224,225からトップ画面221に遷移する。 More specifically, in the pachi-slot machine 1, when the game information screens 223, 224, and 225 are displayed, the insertion operation (operation to the MAX bet button 15a, operation to the 1 bet button 15b, and operation to the medal insertion slot 14) is performed. When the operation of inserting medals) is performed, the display screen of the sub display device 18 automatically transitions to the top screen 221 . In addition, like the ART game state, in a game state (high replay state) in which there is a high probability that the replay combination is determined as an internal winning combination, medals are automatically inserted by the replay operation associated with the winning of the replay combination. As a result, there is a possibility that opportunities to display the game information screens 223, 224, and 225 will be limited in the high response state. Therefore, in the pachi-slot machine 1 of the present embodiment, when medals are automatically inserted by the replay operation, the display screen automatically changes to the game information screen 223 triggered by the start operation instead of the medal insertion operation. , 224 and 225 to the top screen 221 .

すなわち、本実施形態では、再遊技が作動し、かつ、遊技情報画面223,224,225が表示されている場合には、開始操作を契機として、自動的に表示画面が遊技情報画面223,224,225からトップ画面221に遷移する。一方、再遊技の作動が行われていない場合には、投入操作を契機として、自動的に表示画面が遊技情報画面223,224,225からトップ画面221に遷移する。 That is, in the present embodiment, when the replay is activated and the game information screens 223, 224, 225 are displayed, the display screens are automatically changed to the game information screens 223, 224 with the start operation as a trigger. , 225 to the top screen 221 . On the other hand, when the replay operation is not performed, the display screen automatically transitions from the game information screens 223, 224, and 225 to the top screen 221 with the input operation as a trigger.

[メニュー内容表示画面からトップ画面(又はメニュー画面)への表示切り替え機能]
本実施形態のパチスロ1は、サブ表示装置18の表示画面を、メニュー画面222に対するメニュー選択操作により遷移可能な各種メニュー内容表示画面(登録画面、説明画面、配列配当画面、リーチ目画面、WEB紹介画面及び音量調整画面)から、遊技者の手動により、又は、自動的に、トップ画面221(又はメニュー画面222)に遷移させる機能を有する。具体的には、本実施形態では、メニュー内容表示画面において所定のボタン(例えば、「TOPへ戻る」ボタン)が操作されると、表示画面が当該メニュー内容表示画面からトップ画面221に遷移する(手動遷移機能)。また、本実施形態では、メニュー内容表示画面において特定のボタン(例えば、「戻る」ボタン)が操作されると、表示画面が当該メニュー内容表示画面からメニュー画面222に表示画面を遷移する(手動遷移機能)。
[Display switching function from menu content display screen to top screen (or menu screen)]
The pachi-slot machine 1 of the present embodiment has various menu content display screens (registration screen, explanation screen, array payout screen, reach screen, WEB introduction screen, etc.) that can be transitioned from the display screen of the sub display device 18 by the menu selection operation on the menu screen 222. screen and volume adjustment screen) to the top screen 221 (or the menu screen 222) manually or automatically by the player. Specifically, in the present embodiment, when a predetermined button (for example, "Return to TOP" button) is operated on the menu content display screen, the display screen transitions from the menu content display screen to the top screen 221 ( manual transition function). Further, in the present embodiment, when a specific button (for example, a "return" button) is operated on the menu content display screen, the display screen transitions from the menu content display screen to the menu screen 222 (manual transition). function).

さらに、本実施形態では、メニュー内容表示画面が表示されている状態において所定の時間が経過すると、遊技者の操作とは関係なく、自動的に表示画面がトップ画面221(又はメニュー画面222)に遷移する(自動遷移機能)。なお、この際、トップ画面221(又はメニュー画面222)に自動遷移する契機となる所定の時間は、現在表示しているメニュー内容表示画面の種類に応じて異なる。例えば、パチスロ1から出力する音量の調整を行う音量調整画面を長時間表示していると、音量が誤操作により意図しない音量に調整されてしまうおそれがあるだけでなく、誤操作により他の遊技者を不快にしてしまうおそれもある。それゆえ、音量調整画面では、他のメニュー内容表示画面よりも短い時間で、自動的にトップ画面221(又はメニュー画面222)に遷移するように設定されている。一方、登録画面は、遊技者の登録を行い易くするために、他のメニュー内容表示画面よりも長い時間で、自動的にトップ画面221(又はメニュー画面222)に遷移するように設定されている。 Furthermore, in this embodiment, when a predetermined time elapses while the menu content display screen is being displayed, the display screen automatically changes to the top screen 221 (or the menu screen 222) regardless of the player's operation. Transition (automatic transition function). In this case, the predetermined time that triggers the automatic transition to the top screen 221 (or the menu screen 222) differs depending on the type of menu content display screen that is currently being displayed. For example, if a volume adjustment screen for adjusting the volume output from the pachislot machine 1 is displayed for a long time, there is a risk that the volume may be adjusted to an unintended volume due to an erroneous operation, and that an erroneous operation may cause other players to be disturbed. It can make you feel uncomfortable. Therefore, the volume adjustment screen is set to automatically transition to the top screen 221 (or the menu screen 222) in a shorter time than the other menu content display screens. On the other hand, the registration screen is set to automatically transition to the top screen 221 (or the menu screen 222) in a longer time than the other menu content display screens, in order to facilitate registration of the player. .

すなわち、各メニュー内容表示画面には、トップ画面221(又はメニュー画面222)に自動遷移する契機となる経過時間(自動遷移時間)が、当該メニュー内容表示画面の種別に応じて適宜設定されており、音量調整画面には、他のメニュー内容表示画面よりも短い自動遷移時間が設定され、登録画面には、他のメニュー内容表示画面よりも長い自動遷移時間が設定されている。 That is, in each menu content display screen, an elapsed time (automatic transition time) that triggers automatic transition to the top screen 221 (or menu screen 222) is appropriately set according to the type of the menu content display screen. , the volume adjustment screen is set with an automatic transition time shorter than the other menu content display screens, and the registration screen is set with an automatic transition time longer than the other menu content display screens.

[メニューの操作可否の選択機能]
本実施形態のパチスロ1では、サブ表示装置18の表示画面を、メニュー画面222から、登録画面、説明画面、配列配当画面、リーチ目画面、WEB紹介画面及び音量調整画面に遷移させることにより、遊技者が、これらのメニュー内容表示画面に応じた各種操作を行うことができ、また、各種情報を確認することができる。なお、このような遊技者がメニュー選択できる機能を遊技店側の設定に応じて制限できるような機能(メニューの操作可否の選択機能)を設けてもよい。
[Selection function for enabling/disabling menu operations]
In the pachi-slot machine 1 of the present embodiment, the display screen of the sub-display device 18 is changed from the menu screen 222 to the registration screen, the explanation screen, the array dividend screen, the reach screen, the web introduction screen, and the volume adjustment screen. The user can perform various operations according to these menu content display screens, and can confirm various information. It should be noted that a function (a function of selecting whether or not menu operation is permitted) may be provided to limit the functions that the player can select from the menu according to the settings of the game arcade.

例えば、遊技店側の設定により、表示画面をメニュー画面222から音量調節画面に遷移不可能にする(例えば、メニュー画面222に「音量」ボタン222gを表示しない)ようにしてもよい。この場合、遊技者による音量調節を不可能にすることができる。 For example, the setting on the amusement arcade side may disable the transition of the display screen from the menu screen 222 to the volume control screen (for example, the "volume" button 222g may not be displayed on the menu screen 222). In this case, volume control by the player can be disabled.

<パチスロが備える制御系>
次に、パチスロ1が備える制御系について、図7を参照して説明する。図7は、パチスロ1の制御系の構成を示す回路ブロック図である。
<Control system of Pachislot>
Next, the control system of the pachi-slot 1 will be described with reference to FIG. FIG. 7 is a circuit block diagram showing the structure of the control system of the pachi-slot machine 1. As shown in FIG.

パチスロ1は、ミドルドア41に設けられた主制御基板71と、フロントドア2bに設けられた副制御基板72とを有する。また、パチスロ1は、主制御基板71に接続された、リール中継端子板74、設定用鍵型スイッチ54(設定スイッチ)及びキャビネット側中継基板44を有する。さらに、パチスロ1は、キャビネット側中継基板44を介して主制御基板71に接続された外部集中端子板47、ホッパー装置51、メダル補助収納庫スイッチ75、リセットスイッチ76及び電源装置53を有する。なお、ホッパー装置51の構成については上述したので、ここでは、その説明を省略する。 The pachi-slot machine 1 has a main control board 71 provided on the middle door 41 and a sub-control board 72 provided on the front door 2b. The pachi-slot machine 1 also has a reel relay terminal board 74 , a setting key-type switch 54 (setting switch), and a cabinet-side relay board 44 which are connected to the main control board 71 . Furthermore, the pachi-slot machine 1 has an external centralized terminal board 47 connected to the main control board 71 via the cabinet-side relay board 44, a hopper device 51, an auxiliary medal storage switch 75, a reset switch 76, and a power supply device 53. Since the configuration of the hopper device 51 has been described above, the description thereof will be omitted here.

リール中継端子板74は、各リール3L,3C,3Rのリール本体の内側に配設されている。リール中継端子板74は、各リール3L,3C,3Rのステッピングモータ(不図示)に電気的に接続されており、主制御基板71からステッピングモータに出力される信号を中継する。 The reel relay terminal plate 74 is arranged inside the reel bodies of the reels 3L, 3C, and 3R. The reel relay terminal plate 74 is electrically connected to a stepping motor (not shown) for each of the reels 3L, 3C, and 3R, and relays signals output from the main control board 71 to the stepping motor.

設定用鍵型スイッチ54は、主制御基板ケース55に設けられる。設定用鍵型スイッチ54は、パチスロ1の設定(設定1~設定6)を変更するとき、もしくは、パチスロ1の設定を確認するときに使用される。 The setting key-type switch 54 is provided on the main control board case 55 . The setting key-type switch 54 is used when changing the settings of the pachi-slot 1 (settings 1 to 6) or when confirming the settings of the pachi-slot 1. FIG.

キャビネット側中継基板44は、主制御基板71と、外部集中端子板47、ホッパー装置51、メダル補助収納庫スイッチ75、リセットスイッチ76及び電源装置53のそれぞれとを接続する配線が実装された中継基板である。外部集中端子板47は、メダル投入信号、メダル払出信号及びセキュリティ信号などの信号をパチスロ1の外部へ出力するために設けられる。メダル補助収納庫スイッチ75は、メダル補助収納庫52に設けられ、メダル補助収納庫52がメダルで満杯になっているか否かを検出する。リセットスイッチ76は、例えば、パチスロ1の設定を変更する際に用いられる。 The cabinet-side relay board 44 is a relay board on which wiring for connecting the main control board 71, the external centralized terminal board 47, the hopper device 51, the medal auxiliary storage switch 75, the reset switch 76, and the power supply device 53 is mounted. is. The external centralized terminal board 47 is provided for outputting signals such as a medal insertion signal, a medal payout signal and a security signal to the outside of the pachislot machine 1 . The medal auxiliary storage switch 75 is provided in the medal auxiliary storage 52 and detects whether or not the medal auxiliary storage 52 is full of medals. The reset switch 76 is used, for example, when changing the settings of the pachislot machine 1 .

電源装置53は、電源基板53bと、電源基板53bに接続された電源スイッチ53aとを有する。電源スイッチ53aは、パチスロ1に必要な電源を供給するときに押下される。電源基板53bは、キャビネット側中継基板44を介して主制御基板71に接続されるとともに、副中継基板61を介して副制御基板72にも接続される。 The power supply device 53 has a power supply board 53b and a power switch 53a connected to the power supply board 53b. The power switch 53a is pressed to supply power necessary for the pachi-slot machine 1. FIG. The power supply board 53 b is connected to the main control board 71 via the cabinet-side relay board 44 and also connected to the sub-control board 72 via the sub-relay board 61 .

また、パチスロ1は、ドア中継端子板68、並びに、該ドア中継端子板68を介して、主制御基板71に接続された、セレクタ66、ドア開閉監視スイッチ67、BETスイッチ77、精算スイッチ78、スタートスイッチ79、ストップスイッチ基板80、遊技動作表示基板81、副中継基板61、試験機用第1インターフェースボード301及び試験機用第2インターフェースボード302を有する。なお、セレクタ66、ドア開閉監視スイッチ67及び副中継基板61については、上述したので、ここでは、それらの説明を省略する。 In addition, the pachi-slot machine 1 includes a door relay terminal plate 68, and a selector 66, a door opening/closing monitoring switch 67, a BET switch 77, a settlement switch 78, and a door relay terminal plate 68, which are connected to the main control board 71 via the door relay terminal plate 68. It has a start switch 79, a stop switch board 80, a game operation display board 81, a sub-relay board 61, a first interface board 301 for testing machines, and a second interface board 302 for testing machines. Since the selector 66, the door opening/closing monitoring switch 67 and the sub-relay board 61 have been described above, the description thereof will be omitted here.

BETスイッチ77(投入操作検出手段)は、MAXベットボタン15a又は1ベットボタン15bが遊技者により押下されたことを検出する。精算スイッチ78は、精算ボタン(不図示)が遊技者により押下されたことを検出する。スタートスイッチ79(開始操作検出手段)は、スタートレバー16が遊技者により操作されたこと(開始操作)を検出する。 The BET switch 77 (insertion operation detection means) detects that the MAX bet button 15a or the 1 bet button 15b has been pressed by the player. The settlement switch 78 detects that a settlement button (not shown) has been pressed by the player. The start switch 79 (start operation detection means) detects that the start lever 16 has been operated by the player (start operation).

ストップスイッチ基板80(停止操作検出手段)は、回転しているメインリールを停止させるための回路と、停止可能なメインリールをLEDなどにより表示するための回路とを備える。また、ストップスイッチ基板80には、ストップスイッチ(不図示)が設けられる。ストップスイッチは、各ストップボタン17L,17C,17Rが遊技者により押下されたこと(停止操作)を検出する。 The stop switch board 80 (stopping operation detection means) includes a circuit for stopping the rotating main reels and a circuit for displaying the main reels that can be stopped by means of LEDs or the like. A stop switch (not shown) is provided on the stop switch substrate 80 . The stop switch detects that the respective stop buttons 17L, 17C, 17R have been pressed by the player (stop operation).

遊技動作表示基板81は、情報表示器(7セグ表示器)6及びLED82に接続される。LED82には、例えば、今回の遊技に投入されたメダルの枚数(以下、「投入枚数」という)に対応して点灯する、メダル投入枚数表示用の3つのLED(以下、「第1LED」~「第3LED」という)や、遊技動作表示基板81から入力される信号に基づいて、メダル投入が可能であることを表示するマーク、遊技開始を表示するマーク、再遊技を行うマークなどを点灯させるLEDなどが含まれる。第1LED~第3LED(表示手段)では、メダルが1枚投入されると、第1LEDが点灯し、メダルが2枚投入されると、第1及び第2LEDが点灯し、メダルが3枚(遊技開始可能枚数)投入されると、第1LED~第3LEDが点灯する。なお、情報表示器6については、上述したので、ここでは、それらの説明を省略する。 The game operation display board 81 is connected to the information display (7-segment display) 6 and the LED 82 . The LED 82 includes, for example, three LEDs for displaying the number of inserted medals (hereinafter referred to as "first LED" to " 3rd LED") and a signal input from the game operation display board 81, an LED that lights a mark indicating that medals can be inserted, a mark indicating the start of a game, a mark for replaying, and the like. etc. In the first to third LEDs (display means), when one medal is inserted, the first LED lights up, and when two medals are inserted, the first and second LEDs light up, and three medals (game Number of sheets that can be started) When it is inserted, the first to third LEDs light up. Since the information display device 6 has been described above, the description thereof will be omitted here.

試験機用第1インターフェースボード301及び試験機用第2インターフェースボード302はともに、パチスロ1の検定試験(試射試験)において、遊技に関する各種信号を試験機に出力する際に用いられる中継基板である(なお、販売用のリリース製品としてのパチスロ1にはこれらの中継基板は搭載されていないので、販売用の主制御基板71の主制御回路90には、試験機用第1インターフェースボード301及び試験機用第2インターフェースボード302に接続するために必要な各種電子部品もまた実装されていない)。例えば、遊技に係る主要な動作(例えば、内部抽籤、リール停止制御等)を制御するための試験信号は、試験機用第1インターフェースボード301を介して出力され、例えば、主制御基板71で決定された押し順ナビに係る試験信号などは、試験機用第2インターフェースボード302を介して出力される。 Both the first interface board for testing machine 301 and the second interface board for testing machine 302 are relay boards used for outputting various game-related signals to the testing machine in the Pachi-slot 1 certification test (trial test). Since these relay boards are not mounted on the pachislot machine 1 as a released product for sale, the main control circuit 90 of the main control board 71 for sale includes the first interface board 301 for testing machine and the testing machine The various electronic components required to connect to the second interface board 302 for use are also not mounted). For example, a test signal for controlling the main operations related to the game (e.g., internal lottery, reel stop control, etc.) is output via the tester first interface board 301, and determined by the main control board 71, for example. The test signal and the like related to the push order navigation thus obtained are output via the second interface board 302 for testing machine.

副制御基板72は、ドア中継端子板68及び副中継基板61を介して主制御基板71に接続される。また、パチスロ1は、副中継基板61を介して副制御基板72に接続された、スピーカ群84、LED群85、24hドア開閉監視ユニット63、タッチセンサ19及び表示ユニット212を有する。なお、タッチセンサ19については、上述したので、ここでは、その説明を省略する。 The sub-control board 72 is connected to the main control board 71 via the door relay terminal board 68 and the sub-relay board 61 . The pachi-slot machine 1 also has a speaker group 84 , an LED group 85 , a 24h door opening/closing monitoring unit 63 , a touch sensor 19 and a display unit 212 connected to the sub control board 72 via the sub relay board 61 . Since the touch sensor 19 has been described above, the description thereof will be omitted here.

スピーカ群84は、スピーカ65L,65Rや図示しない各種スピーカを含んで構成される。LED群85は、フロントパネル10に設けられたランプ群21や、腰部パネル12の装飾パネルを背面側から照明するための光を出射する光源などを含んで構成される。
24hドア開閉監視ユニット63は、ミドルドア41の開閉の履歴情報を保存する。また、24hドア開閉監視ユニット63は、ミドルドア41が開放されたときに、表示装置11によりエラー表示を行うための信号を副制御基板72(副制御回路200)に出力する。表示ユニット212は、例えば、表示装置11を構成する被投影部材212a、及び、被投影部材212aの裏側に設けられた表示面が湾曲した別の被投影部材を含んで構成される。
The speaker group 84 includes speakers 65L and 65R and various speakers (not shown). The LED group 85 includes the lamp group 21 provided on the front panel 10, a light source for emitting light for illuminating the decorative panel of the waist panel 12 from the back side, and the like.
The 24h door opening/closing monitoring unit 63 stores history information of opening/closing of the middle door 41 . Further, the 24h door opening/closing monitoring unit 63 outputs a signal for displaying an error on the display device 11 to the sub control board 72 (sub control circuit 200) when the middle door 41 is opened. The display unit 212 includes, for example, a projection target member 212a that constitutes the display device 11, and another projection target member having a curved display surface provided on the back side of the projection target member 212a.

また、パチスロ1は、副制御基板72に接続された、ロムカートリッジ基板86及び液晶中継基板87を有する。なお、ロムカートリッジ基板86及び液晶中継基板87は、副制御基板72とともに副制御基板ケース57に収納されている。 The pachi-slot machine 1 also has a ROM cartridge board 86 and a liquid crystal relay board 87 connected to the sub-control board 72 . The ROM cartridge board 86 and the liquid crystal relay board 87 are housed in the sub-control board case 57 together with the sub-control board 72 .

ロムカートリッジ基板86は、サブCPU201により実行される各種制御プログラムと、演出用の画像(映像)、音声(スピーカ群84)、光(LED群85)及び通信のデータを管理するための基板である。液晶中継基板87は、副制御基板72と、表示装置11を構成するプロジェクタ機構211、及び、サブ表示装置18との間の接続配線を中継する基板である。なお、プロジェクタ機構211及びサブ表示装置18については、上述したので、ここでは、それらの説明を省略する。 The ROM cartridge board 86 is a board for managing various control programs executed by the sub CPU 201, images (video) for presentation, sound (speaker group 84), light (LED group 85), and communication data. . The liquid crystal relay board 87 is a board that relays connection wiring between the sub-control board 72 , the projector mechanism 211 constituting the display device 11 , and the sub-display device 18 . Since the projector mechanism 211 and the sub-display device 18 have been described above, the description thereof will be omitted here.

<主制御回路>
次に、図8を参照して、主制御基板71に実装される主制御回路90の構成について説明する。図8は、パチスロ1の主制御回路90の構成例を示すブロック図である。
<Main control circuit>
Next, the configuration of the main control circuit 90 mounted on the main control board 71 will be described with reference to FIG. FIG. 8 is a block diagram showing a configuration example of the main control circuit 90 of the pachi-slot machine 1. As shown in FIG.

主制御回路90は、マイクロプロセッサ91と、クロックパルス発生回路92と、電源管理回路93と、スイッチングレギュレータ94(電源供給手段)とを備える。 The main control circuit 90 includes a microprocessor 91, a clock pulse generator circuit 92, a power management circuit 93, and a switching regulator 94 (power supply means).

マイクロプロセッサ91は、遊技機用のセキュリティ機能付きマイクロプロセッサである。なお、本実施形態のマイクロプロセッサ91では、後述するように、ソースプログラム上で規定可能な該マイクロプロセッサ91に特有の様々な命令コード(例えば、後述の「LDQ」命令等:以下、「メインCPU101専用命令コード」という)が設けられている。本実施形態では、このメインCPU101専用命令コードを用いることにより、処理の効率化やプログラム容量の削減などを実現している。マイクロプロセッサ91の内部構成については、後述の図9を参照して詳述し、マイクロプロセッサ91に設けられているメインCPU101専用命令コードについては、後述の主制御回路が実行する各種処理において詳述する。 The microprocessor 91 is a microprocessor with a security function for gaming machines. In the microprocessor 91 of the present embodiment, as will be described later, various instruction codes specific to the microprocessor 91 that can be defined on the source program (for example, the "LDQ" instruction described later: hereinafter referred to as "main CPU 101 (referred to as "dedicated instruction code") is provided. In the present embodiment, by using this dedicated instruction code for the main CPU 101, it is possible to improve the efficiency of processing and reduce the program capacity. The internal configuration of the microprocessor 91 will be described later in detail with reference to FIG. 9, and the instruction code dedicated to the main CPU 101 provided in the microprocessor 91 will be described in detail in various processes executed by the main control circuit described later. do.

クロックパルス発生回路92は、メインCPU作動用のクロックパルス信号を生成し、該生成したクロックパルス信号をマイクロプロセッサ91に出力する。マイクロプロセッサ91は、入力されたクロックパルス信号に基づいて、制御プログラムを実行する。 A clock pulse generating circuit 92 generates a clock pulse signal for operating the main CPU and outputs the generated clock pulse signal to the microprocessor 91 . Microprocessor 91 executes a control program based on the input clock pulse signal.

電源管理回路93は、電源基板53b(図7参照)から供給される直流12Vの電源電圧の変動を管理する。そして、電源管理回路93は、例えば、電源が投入された際(電源電圧が0Vから起動電圧値(10V)を上回った際)には、リセット信号をマイクロプロセッサ91の「XSRST」端子に出力し、電断が発生した際(電源電圧が12Vから停電電圧値(10.5V)を下回った際)には、電断検知信号をマイクロプロセッサ91の「XINT」端子に出力する。すなわち、電源管理回路93は、電源投入時に、マイクロプロセッサ91にリセット信号(起動信号)を出力する手段(起動手段)、及び、電断発生時に、マイクロプロセッサ91に電断検知信号(停電信号)を出力する手段(停電手段)も兼ねる。 The power management circuit 93 manages fluctuations in the DC 12V power supply voltage supplied from the power supply substrate 53b (see FIG. 7). The power management circuit 93 outputs a reset signal to the "XSRST" terminal of the microprocessor 91, for example, when the power is turned on (when the power supply voltage exceeds the starting voltage value (10 V) from 0 V). , when a power failure occurs (when the power supply voltage drops below the power failure voltage value (10.5 V) from 12 V), a power failure detection signal is output to the "XINT" terminal of the microprocessor 91 . That is, the power management circuit 93 includes means (activation means) for outputting a reset signal (activation signal) to the microprocessor 91 when power is turned on, and a power failure detection signal (power failure signal) to the microprocessor 91 when a power failure occurs. It also serves as means for outputting (blackout means).

スイッチングレギュレータ94は、DC/DC変換回路であり、マイクロプロセッサ91の直流駆動電圧(直流5Vの電源電圧)を生成し、該生成した直流駆動電圧をマイクロプロセッサ91の「VCC」端子に出力する。 The switching regulator 94 is a DC/DC conversion circuit that generates a DC drive voltage (5 V DC power supply voltage) for the microprocessor 91 and outputs the generated DC drive voltage to the “VCC” terminal of the microprocessor 91 .

<マイクロプロセッサ>
次に、図9を参照して、マイクロプロセッサ91の内部構成について説明する。図9は、マイクロプロセッサ91の内部構成を示すブロック図である。
<Microprocessor>
Next, referring to FIG. 9, the internal configuration of microprocessor 91 will be described. FIG. 9 is a block diagram showing the internal configuration of the microprocessor 91. As shown in FIG.

マイクロプロセッサ91は、メインCPU101と、メインROM102(第1記憶手段)と、メインRAM103(第2記憶手段)と、外部バスインターフェース104と、クロック回路105と、リセットコントローラ106と、演算回路107と、乱数回路110と、パラレルポート111と、割込みコントローラ112と、タイマー回路113と、第1シリアル通信回路114と、第2シリアル通信回路115と、を有する。そして、マイクロプロセッサ91を構成するこれらの各部は信号バス116を介して互いに接続されている。 The microprocessor 91 includes a main CPU 101, a main ROM 102 (first storage means), a main RAM 103 (second storage means), an external bus interface 104, a clock circuit 105, a reset controller 106, an arithmetic circuit 107, It has a random number circuit 110 , a parallel port 111 , an interrupt controller 112 , a timer circuit 113 , a first serial communication circuit 114 and a second serial communication circuit 115 . These parts constituting microprocessor 91 are connected to each other via signal bus 116 .

メインCPU101は、クロック回路105で生成されたクロックパルスに基づいて、各種制御プログラムを実行して、遊技動作全般に係る制御を行う。ここで、メインCPU101の制御動作の一例としてリール停止制御について説明する。 The main CPU 101 executes various control programs based on the clock pulses generated by the clock circuit 105, and controls all game operations. Here, reel stop control will be described as an example of the control operation of the main CPU 101 .

メインCPU101は、リールインデックスを検出してから各リール3L,3C,3L(メインリール)のステッピングモータに対してパルスを出力した回数をカウントする。
これにより、メインCPU101は、各リールの回転角度(主に、リールが図柄何個分だけ回転したか)を管理する。なお、リールインデックスとは、リールが一回転したことを示す情報である。このリールインデックスは、例えば、発光部及び受光部を有する光センサと、各リールの所定の位置に設けられ、各メインリールの回転により発光部と受光部との間に介在される検知片とを備えたリール位置検出部(不図示)により検出される。
The main CPU 101 counts the number of times pulses are output to the stepping motors of the reels 3L, 3C, and 3L (main reels) after detecting the reel index.
Thereby, the main CPU 101 manages the rotation angle of each reel (mainly, how many symbols the reel has rotated). The reel index is information indicating that the reel has made one rotation. The reel index consists of, for example, an optical sensor having a light-emitting portion and a light-receiving portion, and a detection piece provided at a predetermined position on each reel and interposed between the light-emitting portion and the light-receiving portion as each main reel rotates. It is detected by the provided reel position detector (not shown).

ここで、各リール3L,3C,3L(メインリール)の回転角度の管理について、具体的に説明する。ステッピングモータに対して出力されたパルスの数は、メインRAM103に設けられたパルスカウンタによって計数される。そして、図柄一つ分の回転に必要な所定回数のパルスの出力がパルスカウンタで計数される毎に、メインRAM103に設けられた図柄カウンタが1ずつ加算される。図柄カウンタは、各リールに応じて設けられている。図柄カウンタの値は、リール位置検出部(不図示)によってリールインデックスが検出されるとクリアされる。 Here, management of the rotation angle of each reel 3L, 3C, 3L (main reel) will be specifically described. A pulse counter provided in the main RAM 103 counts the number of pulses output to the stepping motor. Each time the pulse counter counts a predetermined number of pulse outputs required for one symbol rotation, the symbol counter provided in the main RAM 103 is incremented by one. A symbol counter is provided for each reel. The value of the symbol counter is cleared when the reel index is detected by a reel position detector (not shown).

すなわち、本実施形態では、図柄カウンタを管理することにより、リールインデックスが検出されてから図柄何個分の回転が行われたのかを管理する。したがって、各リールの各図柄の位置は、リールインデックスが検出される位置を基準として検出される。 That is, in this embodiment, by managing the symbol counter, it is managed how many symbols have been rotated since the reel index was detected. Therefore, the position of each symbol on each reel is detected with reference to the position where the reel index is detected.

メインROM102には、メインCPU101により実行される各種制御プログラム、各種データテーブル、副制御回路200に対して各種制御指令(コマンド)を送信するためのデータ等が記憶される。メインRAM103には、制御プログラムの実行により決定された内部当籤役等の各種データを格納する格納領域が設けられる。なお、メインROM102及びメインRAM103の内部構成(メモリマップ)については、後述の図12を参照して詳述する。 The main ROM 102 stores various control programs executed by the main CPU 101, various data tables, data for transmitting various control instructions (commands) to the sub control circuit 200, and the like. The main RAM 103 is provided with a storage area for storing various data such as an internal winning combination determined by executing the control program. The internal configurations (memory maps) of the main ROM 102 and the main RAM 103 will be described in detail with reference to FIG. 12, which will be described later.

外部バスインターフェース104は、マイクロプロセッサ91の外部に設けられた各種構成部(例えば、各リール等)が接続された外部信号バス(不図示)と、マイクロプロセッサ91とを電気的に接続するためのインターフェース回路である。クロック回路105は、例えば分周器(不図示)等を含んで構成され、クロックパルス発生回路92から入力されたCPU作動用のクロックパルス信号を、その他の構成部(例えば、タイマー回路113)で使用される周波数のクロックパルス信号に変換する。なお、クロック回路105で生成されたクロックパルス信号は、リセットコントローラ106にも出力される。 The external bus interface 104 is for electrically connecting the microprocessor 91 to an external signal bus (not shown) to which various components (for example, reels, etc.) provided outside the microprocessor 91 are connected. This is the interface circuit. The clock circuit 105 includes, for example, a frequency divider (not shown) and the like, and the clock pulse signal for CPU operation input from the clock pulse generation circuit 92 is generated by other components (for example, the timer circuit 113). Convert to a clock pulse signal of the frequency used. Note that the clock pulse signal generated by the clock circuit 105 is also output to the reset controller 106 .

リセットコントローラ106は、電源管理回路93から入力されたリセット信号に基づいて、IAT(Illegal Address Trap)やWDT(watchdog timer)のリセットを行う。
演算回路107は、乗算回路及び除算回路を含んで構成される。例えば、ソースプログラム上において、後述する「MUL(乗算)」命令(後述の図85B参照)を実行するときには、演算回路107がこの「MUL」命令に基づく乗算処理を実行する。
The reset controller 106 resets an IAT (Illegal Address Trap) and a WDT (watchdog timer) based on a reset signal input from the power management circuit 93 .
The arithmetic circuit 107 includes a multiplication circuit and a division circuit. For example, when executing a "MUL (multiplication)" instruction (see FIG. 85B, which will be described later) on the source program, the arithmetic circuit 107 executes multiplication processing based on this "MUL" instruction.

乱数回路110は、予め定められた範囲の乱数(例えば、0~65535又は0~255)を発生させる。また、図示しないが、乱数回路110は、2バイトのハードラッチ乱数を得るための乱数レジスタ0と、2バイトのソフトラッチ乱数を得るための乱数レジスタ1~3と、1バイトのソフトラッチ乱数を得るための乱数レジスタ4~7とで構成されている。なお、メインCPU101は、乱数回路110で発生させた所定範囲の乱数の中から一つの値を、例えば内部抽籤用の乱数値として抽出する。パラレルポート111は、マイクロプロセッサ91と、マイクロプロセッサ91の外部に設けられた各種回路(例えば、電源管理回路93等)との間で入出力される信号のポート(メモリマップI/O)である。また、パラレルポート111は、乱数回路110及び割込みコントローラ112にも接続される。スタートスイッチ79はパラレルポート111のPI0~PI4のいずれかの入力ポートに接続され、スタートスイッチ79がオン状態になったタイミング(オンエッジ)で、パラレルポート111から乱数回路110の乱数レジスタ0へラッチ信号が出力される。そして、乱数回路110では、ラッチ信号が入力されることにより乱数レジスタ0がラッチされ、2バイトのハードラッチ乱数が取得される。 The random number circuit 110 generates random numbers within a predetermined range (eg, 0-65535 or 0-255). Although not shown, the random number circuit 110 includes a random number register 0 for obtaining a 2-byte hard latch random number, random number registers 1 to 3 for obtaining a 2-byte soft latch random number, and a 1-byte soft latch random number. It consists of random number registers 4 to 7 for obtaining random numbers. It should be noted that the main CPU 101 extracts one value from the random numbers within a predetermined range generated by the random number circuit 110 as a random number for internal lottery, for example. The parallel port 111 is a port (memory map I/O) for signals input and output between the microprocessor 91 and various circuits provided outside the microprocessor 91 (for example, the power management circuit 93, etc.). . Parallel port 111 is also connected to random number circuit 110 and interrupt controller 112 . The start switch 79 is connected to one of the input ports PI0 to PI4 of the parallel port 111, and a latch signal is sent from the parallel port 111 to the random number register 0 of the random number circuit 110 at the timing (on edge) when the start switch 79 is turned on. is output. Then, in the random number circuit 110, the random number register 0 is latched by inputting the latch signal, and a 2-byte hard latch random number is acquired.

割込みコントローラ112は、パラレルポート111を介して電源管理回路93から入力される電断検知信号、又は、タイマー回路113から1.1172ms周期で入力されるタイムアウト信号に基づいて、メインCPU101による割込処理の実行タイミングを制御する。電源管理回路93から電断検知信号が入力された場合、又は、タイマー回路113からタイムアウト信号が入力された場合には、割込みコントローラ112は、割込処理開始指令を示す割込要求信号をメインCPU101に出力する。メインCPU101は、タイマー回路103からのタイムアウト信号に応じて割込みコントローラ112から入力される割込要求信号に基づいて、入力ポートチェック処理、リール制御処理、通信データ送信処理、7セグLED駆動処理、タイマー更新処理等の各種割込処理(後述の図113参照)を行う。 The interrupt controller 112 performs interrupt processing by the main CPU 101 based on a power interruption detection signal input from the power management circuit 93 via the parallel port 111 or a timeout signal input from the timer circuit 113 at a period of 1.1172 ms. control the execution timing of When a power failure detection signal is input from the power management circuit 93 or when a timeout signal is input from the timer circuit 113, the interrupt controller 112 sends an interrupt request signal indicating an interrupt processing start command to the main CPU 101. output to The main CPU 101 performs input port check processing, reel control processing, communication data transmission processing, 7-segment LED drive processing, timer Various interrupt processing such as update processing (see FIG. 113 to be described later) is performed.

タイマー回路113(PTC)は、クロック回路105で生成されたクロックパルス信号(メインCPU作動用のクロックパルス信号を分周器(不図示)で分周された周波数のクロックパルス信号)で動作する(経過時間をカウントする)。そして、タイマー回路113は、1.1172msecの周期で割込みコントローラ112にタイムアウト信号(トリガー信号)を出力する。 The timer circuit 113 (PTC) operates on the clock pulse signal generated by the clock circuit 105 (a clock pulse signal with a frequency obtained by dividing the main CPU operation clock pulse signal by a frequency divider (not shown)). counting elapsed time). The timer circuit 113 then outputs a timeout signal (trigger signal) to the interrupt controller 112 with a period of 1.1172 msec.

第1シリアル通信回路114は、主制御基板71から副制御基板72にデータ(各種制御指令(コマンド))を送信する際のシリアル送信動作を制御する回路である。第2シリアル通信回路115は、主制御基板71から試験機用第2インターフェースボード302にデータを送信する際のシリアル送信動作を制御する回路である。 The first serial communication circuit 114 is a circuit that controls a serial transmission operation when data (various control instructions (commands)) are transmitted from the main control board 71 to the sub control board 72 . The second serial communication circuit 115 is a circuit that controls a serial transmission operation when data is transmitted from the main control board 71 to the second tester interface board 302 .

<副制御回路>
次に、図10を参照して、副制御基板72に実装される副制御回路200(副制御手段)の構成について説明する。図10は、パチスロ1の副制御回路200の構成例を示すブロック図である。
<Sub control circuit>
Next, the configuration of the sub-control circuit 200 (sub-control means) mounted on the sub-control board 72 will be described with reference to FIG. FIG. 10 is a block diagram showing a configuration example of the sub-control circuit 200 of the pachi-slot machine 1. As shown in FIG.

副制御回路200は、主制御回路90と電気的に接続されており、主制御回路90から送信されるコマンドに基づいて演出内容の決定や実行等の処理を行う。副制御回路200は、基本的に、サブCPU201、サブRAM202、レンダリングプロセッサ203、描画用RAM204、ドライバ205を含んで構成される。 The sub-control circuit 200 is electrically connected to the main control circuit 90, and performs processes such as determination and execution of effects based on commands transmitted from the main control circuit 90. FIG. The sub-control circuit 200 basically includes a sub-CPU 201 , a sub-RAM 202 , a rendering processor 203 , a drawing RAM 204 and a driver 205 .

なお、サブCPU201は、ロムカートリッジ基板86に接続される。ドライバ205は、液晶中継基板87に接続される。すなわち、ドライバ205は、液晶中継基板87を介してプロジェクタ機構211及びサブ表示装置18に接続される。 The sub CPU 201 is connected to the ROM cartridge board 86 . Driver 205 is connected to liquid crystal relay board 87 . That is, the driver 205 is connected to the projector mechanism 211 and the sub display device 18 via the liquid crystal relay board 87 .

サブCPU201は、主制御回路90から送信されたコマンドに応じて、ロムカートリッジ基板86に記憶されている制御プログラムに従い、映像、音、光の出力の制御を行う。ロムカートリッジ基板86は、基本的に、プログラム記憶領域とデータ記憶領域とによって構成される。 The sub CPU 201 controls output of video, sound, and light in accordance with the control program stored in the ROM cartridge board 86 in response to commands sent from the main control circuit 90 . The ROM cartridge substrate 86 is basically composed of a program storage area and a data storage area.

プログラム記憶領域には、サブCPU201が実行する制御プログラムが記憶される。
例えば、制御プログラムには、主制御回路90との通信を制御するための主基板通信タスクや、演出用の乱数値を抽出し、演出内容(演出データ)の決定及び登録を行うための演出登録タスクを実行するための各種プログラムが含まれる。また、制御プログラムには、決定した演出内容に基づいて表示装置11による映像の表示を制御するアニメタスク、LED群85等の光源による光の出力を制御するランプ制御タスク、スピーカ群84による音の出力を制御するサウンド制御タスク等を実行するための各種プログラムも含まれる。
A control program executed by the sub CPU 201 is stored in the program storage area.
For example, the control program includes a main circuit board communication task for controlling communication with the main control circuit 90, and an effect registration for extracting a random value for effect and determining and registering effect content (effect data). Contains various programs to perform tasks. In addition, the control program includes an animation task for controlling the display of images by the display device 11 based on the content of the determined effect, a lamp control task for controlling the output of light from the light sources such as the LED group 85, and a sound output by the speaker group 84. Also included are various programs for executing sound control tasks and the like for controlling output.

データ記憶領域には、各種データテーブルを記憶する記憶領域、各演出内容を構成する演出データを記憶する記憶領域、映像の作成に関するアニメーションデータを記憶する記憶領域が含まれる。また、データ記憶領域には、BGMや効果音に関するサウンドデータを記憶する記憶領域、光の点消灯のパターンに関するランプデータを記憶する記憶領域等も含まれる。 The data storage area includes a storage area for storing various data tables, a storage area for storing effect data constituting each effect content, and a storage area for storing animation data related to image creation. The data storage area also includes a storage area for storing sound data relating to BGM and sound effects, and a storage area for storing lamp data relating to light on/off patterns.

サブRAM202には、決定された演出内容や演出データを登録する格納領域や、主制御回路90から送信される内部当籤役やナビデータ等の各種データを格納する格納領域が設けられる。 The sub-RAM 202 is provided with a storage area for registering determined performance contents and performance data, and a storage area for storing various data such as internal winning combinations and navigation data transmitted from the main control circuit 90 .

サブCPU201、レンダリングプロセッサ203、描画用RAM(フレームバッファを含む)204及びドライバ205は、演出内容により指定されたアニメーションデータに従って映像を作成し、作成した映像を表示装置11(プロジェクタ機構211)及び/又はサブ表示装置18に表示させる。なお、表示装置11(プロジェクタ機構211)及びサブ表示装置18は、副制御基板72により、それぞれ個別に制御される。 The sub CPU 201, the rendering processor 203, the drawing RAM (including a frame buffer) 204, and the driver 205 create an image in accordance with the animation data specified by the effect content, and display the created image on the display device 11 (projector mechanism 211) and/or Alternatively, it is displayed on the sub-display device 18 . The display device 11 (projector mechanism 211 ) and the sub-display device 18 are controlled individually by the sub-control board 72 .

また、サブCPU201は、演出内容により指定されたサウンドデータに従ってBGMなどの音をスピーカ群84により出力させる。また、サブCPU201は、演出内容により指定されたランプデータに従ってLED群85の点灯及び消灯を制御する。 Further, the sub CPU 201 causes the speaker group 84 to output sounds such as BGM in accordance with the sound data specified by the content of the presentation. Also, the sub CPU 201 controls lighting and extinguishing of the LED group 85 according to the lamp data specified by the content of the effect.

<メインCPUが有する各種レジスタ>
次に、図11を参照しながら、メインCPU101が有する各種レジスタについて説明する。なお、図11は、メインCPU101に含まれる各種レジスタの概略構成図である。
<Various registers of the main CPU>
Next, various registers of the main CPU 101 will be described with reference to FIG. 11 is a schematic configuration diagram of various registers included in the main CPU 101. As shown in FIG.

メインCPU101は、メイン・レジスタとして、アキュームレータA(以下、「Aレジスタ」という)、フラグ・レジスタF(フラグレジスタ)、汎用レジスタB(以下、「Bレジスタ」という)、汎用レジスタC(以下、「Cレジスタ」という)、汎用レジスタD(以下、「Dレジスタ」という)、汎用レジスタE(以下、「Eレジスタ」という)、汎用レジスタH(以下、「Hレジスタ」という)及び汎用レジスタL(以下、「Lレジスタ」という)を有する。また、メインCPU101は、サブ・レジスタとして、アキュームレータA′、フラグ・レジスタF′、汎用レジスタB′、汎用レジスタC′、汎用レジスタD′、汎用レジスタE′、汎用レジスタH′及び汎用レジスタL′を汎用レジスタとして有する。なお、各レジスタは、1バイトのレジスタで構成される。 The main CPU 101 has, as main registers, an accumulator A (hereinafter referred to as "A register"), a flag register F (flag register), a general-purpose register B (hereinafter referred to as "B register"), a general-purpose register C (hereinafter referred to as " C register”), general-purpose register D (hereinafter referred to as “D register”), general-purpose register E (hereinafter referred to as “E register”), general-purpose register H (hereinafter referred to as “H register”), and general-purpose register L (hereinafter referred to as “H register”). , “L register”). The main CPU 101 also includes, as sub-registers, an accumulator A', a flag register F', a general-purpose register B', a general-purpose register C', a general-purpose register D', a general-purpose register E', a general-purpose register H', and a general-purpose register L'. as general purpose registers. Each register is composed of a 1-byte register.

また、本実施形態では、BレジスタとCレジスタとをペアレジスタ(以下、「BCレジスタ」という)として用い、DレジスタとEレジスタとをペアレジスタ(以下、「DEレジスタ」という)として用いる。さらに、本実施形態では、HレジスタとLレジスタとをペアレジスタ(以下、「HLレジスタ」という)として用いる。 In this embodiment, the B and C registers are used as pair registers (hereinafter referred to as "BC registers"), and the D and E registers are used as pair registers (hereinafter referred to as "DE registers"). Furthermore, in this embodiment, the H register and the L register are used as a pair register (hereinafter referred to as "HL register").

フラグ・レジスタF,F′の各ビットには、図11に示すように、演算処理の結果等を示す所定のフラグ情報がセットされる。例えばビット6(D6)には、演算結果の判定処理において演算結果が「0」であるか否かを示すデータ(ゼロフラグ)がセットされる。
具体的には、演算結果が「0」である場合、ビット6にデータ「1」がセットされ、演算結果が「0」でない場合には、ビット6にデータ「0」がセットされる。そして、演算結果の判定処理では、メインCPU101は、ビット6のデータ「0」/「1」を参照して判定(YES/NO)を行う。
As shown in FIG. 11, each bit of the flag registers F and F' is set with predetermined flag information indicating the result of arithmetic processing. For example, bit 6 (D6) is set with data (zero flag) indicating whether or not the calculation result is "0" in the calculation result determination process.
Specifically, if the operation result is "0", data "1" is set to bit 6, and if the operation result is not "0", data "0" is set to bit 6. Then, in the calculation result determination process, the main CPU 101 refers to the data "0"/"1" of bit 6 and makes a determination (YES/NO).

また、メインCPU101は、拡張レジスタQ(以下、「Qレジスタ」という)を有する。Qレジスタは、1バイトのレジスタで構成される。なお、本実施形態では、後述の各種処理フローの中で説明するように、ソースプログラム上において、このQレジスタを用いてアドレス指定を行う各種メインCPU101専用命令コードが設けられており、この命令コードの使用により、処理の効率化やメインROM102の容量削減などを実現している。なお、Qレジスタを用いてアドレス指定を行う各種メインCPU101専用命令コードでは、Qレジスタには、アドレスの上位側のアドレスデータ(アドレス値)が格納される。なお、Qレジスタには、メインCPU101のリセット直後に、初期値として「F0H」がセットされる。また、Qレジスタを用いた「LD Q,n(8ビットデータ)」命令において、「n」に任意の1バイトのデータをセットして該命令を実行することにより、Qレジスタの値を変更することができる。 The main CPU 101 also has an extension register Q (hereinafter referred to as "Q register"). The Q register consists of 1-byte registers. In this embodiment, as will be described in various processing flows later, various instruction codes dedicated to the main CPU 101 for specifying addresses using this Q register are provided on the source program. The use of . In the various instruction codes dedicated to the main CPU 101 that specify addresses using the Q register, the Q register stores address data (address value) on the upper side of the address. Immediately after the main CPU 101 is reset, the Q register is set to "F0H" as an initial value. In addition, the value of the Q register is changed by executing the "LD Q, n (8-bit data)" instruction using the Q register by setting arbitrary 1-byte data to "n" and executing the instruction. be able to.

さらに、メインCPU101は、1バイトのレジスタで構成された、インタラプト・ページアドレス・レジスタI及びメモリ・リフレッシュ・レジスタR、並びに、2バイトのレジスタで構成された、インデックス・レジスタIX、インデックス・レジスタIY、スタックポインタSP及びプログラムカウンタPCを専用レジスタとして有する。 Further, the main CPU 101 has an interrupt page address register I and a memory refresh register R, each of which consists of a 1-byte register, and an index register IX and an index register IY which consist of 2-byte registers. , stack pointer SP and program counter PC as dedicated registers.

<メインROM及びメインRAMの内部構成(メモリマップ)>
次に、図12A~図12Cを参照しながら、主制御回路90(マイクロプロセッサ91)に含まれるメインROM102及びメインRAM103の内部構成(以下「メモリマップ」という)について説明する。なお、図12Aは、メモリ全体のメモリマップを示す図であり、図12Bは、メインROM102のメモリマップを示す図であり、図12Cは、メインRAM103のメモリマップを示す図である。
<Internal configuration of main ROM and main RAM (memory map)>
Next, referring to FIGS. 12A to 12C, the internal configuration (hereinafter referred to as "memory map") of the main ROM 102 and main RAM 103 included in the main control circuit 90 (microprocessor 91) will be described. 12A is a diagram showing a memory map of the entire memory, FIG. 12B is a diagram showing a memory map of the main ROM 102, and FIG. 12C is a diagram showing a memory map of the main RAM 103. FIG.

主制御回路90(マイクロプロセッサ91)が備えるメモリ全体のメモリマップでは、図12Aに示すように、アドレスの先頭(0000H)側から、メインROM102のメモリ領域、メインRAM103のメモリ領域、内蔵レジスタエリア及びXCSデコードエリアが、不使用領域を間に挟んでこの順で、それぞれ所定のアドレスに配置される。 In the memory map of the entire memory provided in the main control circuit 90 (microprocessor 91), as shown in FIG. The XCS decode areas are arranged at predetermined addresses in this order with an unused area interposed therebetween.

メインROM102のメモリマップでは、図12Bに示すように、メインROM102のアドレスの先頭(0000H)側から、プログラムエリア、データエリア、規定外エリア、商標記録エリア、プログラム管理エリア及びセキュリティ設定エリアが、この順で、それぞれ所定のアドレスに配置される。 In the memory map of the main ROM 102, as shown in FIG. 12B, from the head (0000H) side of the address of the main ROM 102, the program area, data area, non-standard area, trademark recording area, program management area, and security setting area are arranged in this order. They are arranged at predetermined addresses in order.

なお、プログラムエリアには、遊技者により実施される遊技の遊技性に関連する各種制御処理において、メインCPU101により実行される各種処理の制御プログラムが記憶される。データエリアには、遊技者により実施される遊技の遊技性に関連する各種制御処理において、メインCPU101により使用される各種データ(例えば、内部抽籤テーブル等のデータテーブル、副制御回路200に対して各種制御指令(コマンド)を送信するためのデータ等)が記憶される。すなわち、プログラムエリアとデータエリアとからなる遊技用ROM領域(遊技用記憶領域)には、遊技店で遊技者が実際に行う遊技の遊技性に関連する制御処理(遊技性に関する処理)に必要な各種プログラム及び各種データが格納される。 The program area stores control programs for various processes executed by the main CPU 101 in various control processes related to the game playability of the game performed by the player. In the data area, various data used by the main CPU 101 in various control processes related to the game playability of the game performed by the player (for example, a data table such as an internal lottery table, various Data for transmitting control instructions (commands, etc.) are stored. That is, in a game ROM area (game storage area) consisting of a program area and a data area, necessary for control processing (processing related to game characteristics) related to the game characteristics of games actually performed by players at game parlors. Various programs and various data are stored.

また、規定外エリアには、遊技者により実施される遊技の遊技性に直接関与しない各種処理(遊技性に影響を与えない処理)の制御プログラム及びデータが記憶される。例えば、パチスロ1の検定試験(試射試験)で使用されるプログラム及びデータ、電断時のチェックサム生成処理や電源復帰時のサムチェック処理などで使用される制御プログラム及びデータ、並びに、不正対策プログラム及びそれに必要なデータ等が、規定外エリアに格納される。 In addition, the non-regulation area stores control programs and data for various processes (processes that do not affect the gameplay) that are not directly related to the gameplay performed by the player. For example, programs and data used in the Pachislot 1 certification test (trial test), control programs and data used in checksum generation processing when power is cut off, sum check processing when power is restored, etc., and anti-fraud programs. and data necessary for it are stored in the non-regulation area.

メインRAM103のメモリマップでは、図12Cに示すように、メインRAM103のアドレスの先頭(F000H)側から、遊技用RAM領域(所定格納領域、遊技用一時記憶領域)及び規定外RAM領域(規定外一時記憶領域)が、この順で、それぞれ所定のアドレスに配置される。 The memory map of the main RAM 103, as shown in FIG. storage areas) are arranged at respective predetermined addresses in this order.

遊技用RAM領域には、遊技者により実施される遊技の遊技性に関連する制御プログラムの実行により決定された例えば内部当籤役等の各種データを一時的に格納する作業領域及びスタックエリアが設けられる。そして、各種データのそれぞれは、遊技用RAM領域内の所定アドレスの作業領域に格納される。 The game RAM area is provided with a work area and a stack area for temporarily storing various data such as an internal winning combination determined by execution of a control program relating to the playability of the game played by the player. . Each of the various data is stored in a work area at a predetermined address in the game RAM area.

また、規定外RAM領域には、遊技者により実施される遊技の遊技性に直接関与しない各種処理の作業領域となる規定外作業領域と、規定外スタックとが設けられる。本実施形態では、この規定外RAM領域を使用して、例えばサムチェック処理等の遊技者により実施される遊技の遊技性に直接関与しない各種処理が実行される。 In addition, the non-standard RAM area is provided with a non-standard work area, which is a work area for various processes that do not directly relate to the playability of the game played by the player, and a non-standard stack. In this embodiment, the non-regular RAM area is used to execute various processes that are not directly related to the gameplay performed by the player, such as sum check processing.

上述のように、本実施形態のパチスロ1では、メインROM102内において、遊技者により実施される遊技の遊技性に直接関与しない各種処理に使用される各種プログラム及び各種データ(テーブル)を、遊技用ROM領域とは異なるアドレスに配置された規定外ROM領域(規定外記憶領域)に格納する。また、そのような遊技者により実施される遊技の遊技性に直接関与しない各種処理は、メインRAM103内において、遊技用RAM領域とは異なるアドレスに配置された規定外RAM領域を使用して行われる。 As described above, in the pachi-slot machine 1 of the present embodiment, the main ROM 102 stores various programs and various data (tables) used for various processes that are not directly related to the gameplay performed by the player. It is stored in a non-standard ROM area (non-standard storage area) arranged at an address different from that of the ROM area. In addition, various types of processing that are not directly related to the gameplay performed by the player are performed using a non-regular RAM area arranged at an address different from that of the game RAM area in the main RAM 103. .

このようなメインROM102の構成では、従来の規則上においてプログラム等の配置不可とされていたROM領域(規定外ROM領域)に、遊技者が実際に行う遊技そのものには不要なプログラム及びデータを配置することができる。それゆえ、本実施形態では、遊技用ROM領域の容量の圧迫を回避することができる。 In such a configuration of the main ROM 102, programs and data that are unnecessary for the actual game played by the player are arranged in the ROM area (unregulated ROM area), in which the arrangement of programs, etc., was prohibited under the conventional rules. can do. Therefore, in this embodiment, pressure on the capacity of the game ROM area can be avoided.

<遊技状態の遷移フロー>
次に、図13を参照しながら、本実施形態のパチスロ1の主制御回路90(メインCPU101)により管理される各種遊技状態及びその遷移フローについて説明する。なお、図13は、パチスロ1の基本的な遊技状態の遷移フロー図である。
<Transition flow of game state>
Next, with reference to FIG. 13, various game states managed by the main control circuit 90 (main CPU 101) of the pachi-slot machine 1 of this embodiment and their transition flow will be described. FIG. 13 is a transition flow diagram of the basic game state of pachi-slot 1. As shown in FIG.

[基本的な遊技状態の遷移フロー]
本実施形態のパチスロ1では、ボーナスゲームの種類として、レギュラーボーナス(以下、「RB」と記す)及びミドルボーナス(以下、「MB」と記す)が設けられる。RBは、第1種特別役物と呼ばれる遊技者にとって有利な遊技状態であり、MBは、第2種特別役物と呼ばれるチャレンジボーナス(以下、「CB」と記す)を連続して作動させる、第2種特別役物に係る役物連続作動装置と呼ばれる遊技者にとって有利な遊技状態である。なお、遊技者にとって有利な遊技状態として、例えば、「RB」に替えて、第1種特別役物を連続して作動させる、第1種特別役物に係る役物連続作動装置と呼ばれるビッグボーナス(「BB」)を採用することもできる。
[Basic game state transition flow]
In the pachi-slot 1 of the present embodiment, a regular bonus (hereinafter referred to as "RB") and a middle bonus (hereinafter referred to as "MB") are provided as types of bonus games. RB is a game state that is advantageous to the player called a first class special role, and MB continuously activates a challenge bonus (hereinafter referred to as "CB") called a second class special role. This is a game state that is advantageous to the player, which is called an accessory continuous operation device related to the second type special accessory. In addition, as an advantageous game state for the player, for example, instead of "RB", the first type special role is continuously operated, and a big bonus called a continuous actuating device for the first type special role is provided. (“BB”) can also be employed.

本実施形態のパチスロ1では、基本的な遊技状態として、ボーナス状態と非ボーナス状態とに大別することができる。ボーナス状態とは、上述したRBが作動している状態(RB遊技状態、以下、単に「RB」と記す場合がある)、又はMBが作動している状態(MB遊技状態、以下、「MB」と記す場合がある。また、MB1の成立により作動したMB遊技状態をMB1遊技状態、MB2の成立により作動したMB遊技状態をMB2状態、以下、それぞれ単に「MB1」、「MB2」と記す場合がある)をいい、非ボーナス状態とは、BB及びMBが作動していない状態(通常遊技状態、あるいは、一般遊技状態と記す場合がある)をいう。なお、非ボーナス状態においてRBに当籤すると、RBが作動(成立)するまでRBの当籤が持ち越されるようになっており、このRBが持ち越されている状態は、ボーナス当籤状態(本実施形態では、後述のRT5状態、以下、「フラグ間」と記す場合がある)とも称される。すなわち、非ボーナス状態は、さらに、RBに当籤している(持ち越されている)状態であるボーナス当籤状態と、RBに当籤していない(持ち越されていない)状態であるボーナス非当籤状態とに区別することができる。 In the pachi-slot 1 of this embodiment, the basic game state can be roughly divided into a bonus state and a non-bonus state. The bonus state is a state in which the above-described RB is operating (RB gaming state, hereinafter simply referred to as "RB"), or a state in which MB is operating (MB gaming state, hereinafter, "MB"). In addition, the MB gaming state activated by establishment of MB1 is sometimes referred to as MB1 gaming state, the MB gaming state activated by establishment of MB2 is referred to as MB2 state, and hereinafter simply referred to as "MB1" and "MB2", respectively. ), and the non-bonus state refers to a state in which BB and MB are not operating (sometimes referred to as normal game state or general game state). If RB is won in a non-bonus state, the winning of RB is carried over until RB is activated (established). It is also referred to as an RT5 state, which will be described later, hereinafter sometimes referred to as "between flags". That is, the non-bonus state further includes a bonus winning state in which the RB is won (carried over) and a bonus non-win state in which the RB is not won (not carried over). can be distinguished.

RB遊技状態(RB)は、所定の小役(例えば、後述の「F_RB役」)の当籤確率が非ボーナス状態よりも高確率となる遊技状態であり(後述の図15及び図16参照)、遊技者がメダルを増加させることができる遊技者にとって有利な遊技状態である。 The RB gaming state (RB) is a gaming state in which the winning probability of a predetermined small winning combination (for example, "F_RB winning combination" described later) is higher than in the non-bonus state (see FIGS. 15 and 16 described later). This is an advantageous game state for the player who can increase the number of medals.

また、MB遊技状態(より詳細には、連続で作動させているCB遊技状態)は、遊技者により停止操作が行われた場合に、特定のリール(本実施形態では、リール3R)について、最大滑り駒数を図柄4個分(第1の図柄数)から図柄1個分(第2の図柄数)に減少させるとともに、決定され得る内部当籤役のうちの全ての小役(具体的には、後述のNML1~136)が内部当籤役として決定される遊技状態であり(後述の図84参照)、遊技者がメダルを増加させることができる遊技者にとって有利な遊技状態である。なお、MB遊技状態においても、リプレイ役については、非ボーナス状態におけるRT状態の当籤確率(後述の図15及び図16参照)が引き継がれて内部抽籤処理が行われるようになっている。 In addition, the MB gaming state (more specifically, the CB gaming state that is continuously operated), when the stop operation is performed by the player, the maximum The number of sliding symbols is reduced from 4 symbols (first number of symbols) to 1 symbol (second number of symbols), and all small wins (specifically, , NML1 to 136 described later) is determined as an internal winning combination (see FIG. 84 described later), and this is a game state advantageous to the player in that the player can increase the number of medals. Even in the MB gaming state, the winning probability of the RT state in the non-bonus state (see FIGS. 15 and 16 described later) is taken over for the replay combination, and internal lottery processing is performed.

また、非ボーナス状態は、複数種類のリプレイ役の当籤確率の一部、あるいは全部を変動させることが可能な複数のRT状態で構成されている。本実施形態では、RT状態として、RT0状態(RT0遊技状態、以下、単に「RT0」と記す場合がある)、RT1状態(RT1遊技状態、以下、単に「RT1」と記す場合がある)、RT2状態(RT2遊技状態、以下、単に「RT2」と記す場合がある)、RT3状態(RT3遊技状態、以下、単に「RT3」と記す場合がある)、RT4状態(RT4遊技状態、以下、単に「RT4」と記す場合がある)、及び、RT5状態(RT5遊技状態、以下、単に「RT5」と記す場合がある)から構成される。 Also, the non-bonus state is composed of a plurality of RT states in which a part or all of the winning probabilities of a plurality of types of replay combinations can be changed. In the present embodiment, the RT states are the RT0 state (RT0 gaming state, hereinafter sometimes simply referred to as "RT0"), RT1 state (RT1 gaming state, hereinafter simply referred to as "RT1"), and RT2. State (RT2 gaming state, hereinafter simply referred to as "RT2"), RT3 state (RT3 gaming state, hereinafter simply referred to as "RT3"), RT4 state (RT4 gaming state, hereinafter simply referred to as " RT4”) and an RT5 state (RT5 gaming state, hereinafter sometimes simply referred to as “RT5”).

図13に示すように、本実施形態のパチスロ1において、設定値の変更(後述の図60参照)が行われると(設定変更)、RT状態をRT0状態(RT0)に移行させる。また、その他の初期化条件(例えば、エラーの発生に基づくメインRAM103の初期化)が成立すると(初期化条件成立)、RT状態をRT0状態(RT0)に移行させる。その意味で、RT0状態(RT0)は、初期遊技状態であるともいい得る。また、RB遊技状態が終了した場合にも、RT状態をRT0状態(RT0)に移行させる。 As shown in FIG. 13, in the pachi-slot machine 1 of the present embodiment, when the setting value is changed (see FIG. 60, which will be described later) (setting change), the RT state is shifted to the RT0 state (RT0). Also, when other initialization conditions (for example, initialization of the main RAM 103 based on the occurrence of an error) are satisfied (initialization condition satisfied), the RT state is changed to the RT0 state (RT0). In that sense, the RT0 state (RT0) can be said to be the initial game state. Also, when the RB gaming state ends, the RT state is shifted to the RT0 state (RT0).

また、RT0状態(RT0)において、「RT1移行図柄」が有効ラインに表示されると(RT1移行図柄成立)、RT状態をRT1状態(RT1)に移行させる。なお、「RT1移行図柄」は、後述の「HZR1」~「HZR28」の図柄の組合せ(後述の図17~図21参照)を示すものである。 In the RT0 state (RT0), when the "RT1 transition symbol" is displayed on the active line (RT1 transition symbol established), the RT state is shifted to the RT1 state (RT1). The "RT1 transition symbol" indicates a combination of symbols "HZR1" to "HZR28" (see FIGS. 17 to 21 described later).

また、RT1状態(RT1)において、「RT2移行リプ」が有効ラインに表示されると(RT2移行リプ成立)、RT状態をRT2状態(RT2)に移行させる。なお、「RT2移行リプ」は、後述の「REP34」~「REP65」の図柄の組合せ(後述の図17~図21参照)を示すものである。 In addition, in the RT1 state (RT1), when "RT2 shift reply" is displayed on the effective line (RT2 shift reply is established), the RT state is shifted to the RT2 state (RT2). The "RT2 shift reply" indicates a combination of patterns of "REP34" to "REP65" (see FIGS. 17 to 21 described later).

また、RT2状態(RT2)において、「RT3移行リプ」が有効ラインに表示されると(RT3移行リプ成立)、RT状態をRT3状態(RT3)に移行させる。なお、「RT3移行リプ」は、後述の「REP66」~「REP73」の図柄の組合せ(後述の図17~図21参照)を示すものである。また、RT2状態(RT2)において、上述した「RT1移行図柄」又は「RT1移行リプ」が有効ラインに表示されると(RT1移行図柄、RT1移行リプ成立)、RT状態をRT1状態(RT1)に移行させる。なお、「RT1移行リプ」は、後述の「REP9」~「REP33」の図柄の組合せ(後述の図17~図21参照)を示すものである。 In the RT2 state (RT2), when "RT3 shift reply" is displayed on the effective line (RT3 shift reply is established), the RT state is shifted to the RT3 state (RT3). It should be noted that the "RT3 migration reply" indicates a combination of patterns of "REP66" to "REP73" (see FIGS. 17 to 21 described later). Also, in the RT2 state (RT2), when the above-mentioned "RT1 transition symbol" or "RT1 transition reply" is displayed on the active line (RT1 transition symbol, RT1 transition reply established), the RT state is changed to the RT1 state (RT1). migrate. The "RT1 shift reply" indicates a combination of patterns of "REP9" to "REP33" (see FIGS. 17 to 21 to be described later).

また、RT3状態(RT3)において、「RT4移行リプ」が有効ラインに表示されると(RT4移行リプ成立)、RT状態をRT4状態(RT4)に移行させる。なお、「RT4移行リプ」は、後述の「REP74」の図柄の組合せ(後述の図17~図21参照)を示すものである。また、RT3状態(RT3)において、上述した「RT1移行図柄」又は上述した「RT1移行リプ」が有効ラインに表示されると(RT1移行図柄、RT1移行リプ成立)、RT状態をRT1状態(RT1)に移行させる。 Also, in the RT3 state (RT3), when the "RT4 shift reply" is displayed on the effective line (RT4 shift reply is established), the RT state is shifted to the RT4 state (RT4). It should be noted that the "RT4 transfer reply" indicates a combination of patterns of "REP74" (see FIGS. 17 to 21 described later). Also, in the RT3 state (RT3), when the above-mentioned "RT1 transition symbol" or the above-mentioned "RT1 transition reply" is displayed on the active line (RT1 transition symbol, RT1 transition reply established), the RT state is changed to the RT1 state (RT1 ).

また、RT0状態(RT0)、RT1状態(RT1)、RT2状態(RT2)、RT3状態(RT3)及びRT4状態(RT4)において、「F_RB」が内部当籤役として決定されると(RB当籤)、RT状態をRT5状態(RT5)に移行させる。このRT5状態(RT5)は、上述したボーナス当籤状態(RBフラグ間)であり、RBが作動(成立)するまで維持される。 Further, in RT0 state (RT0), RT1 state (RT1), RT2 state (RT2), RT3 state (RT3) and RT4 state (RT4), when "F_RB" is determined as an internal winning combination (RB winning), Move the RT state to the RT5 state (RT5). This RT5 state (RT5) is the above-described bonus winning state (between RB flags), and is maintained until RB is activated (established).

なお、ボーナス役(本実施形態では、「F_RB」)の当籤の有無は、メインRAM103に設けられる後述の当り要求フラグ格納領域(後述の図25参照)及び持越役格納領域(後述の図26参照)に格納されるデータに基づいて管理される。また、上述した各遊技状態は、メインRAM103に設けられる後述の遊技状態フラグ格納領域(後述の図27参照)に格納されるデータに基づいて管理される。 It should be noted that whether or not a bonus combination (“F_RB” in this embodiment) has been won is determined by a win request flag storage area (see FIG. 25 described later) and an carryover combination storage area (see FIG. 26 described later) provided in the main RAM 103. ) is managed based on the data stored in Each game state described above is managed based on data stored in a later-described game state flag storage area provided in the main RAM 103 (see FIG. 27 described later).

また、RT5状態(RT5)において、「RB」の図柄の組合せ(後述の図17~図21参照)が有効ラインに表示されると(RB成立)、遊技状態をRB遊技状態に移行させるとともに、このRB遊技状態においては、予め定められた終了条件が成立する(8回の入賞がある、あるいは8回の遊技が行われる)までRB遊技状態に制御され、この予め定められた終了条件が成立すると(RB終了)、RB遊技状態が終了し、上述したように、非ボーナス状態のうちのRT0状態(RT0)に移行する。 In addition, in the RT5 state (RT5), when a combination of "RB" symbols (see FIGS. 17 to 21 described later) is displayed on the active line (RB established), the game state is shifted to the RB game state. In this RB game state, control is continued to the RB game state until a predetermined end condition is satisfied (eight wins are won or eight games are played), and this predetermined end condition is satisfied. Then (RB end), the RB gaming state ends, and as described above, the state shifts to the RT0 state (RT0) of the non-bonus states.

また、RT0状態(RT0)、RT1状態(RT1)、RT2状態(RT2)、RT3状態(RT3)及びRT4状態(RT4)において、「F_MB_L」が内部当籤役として決定され、「MB1」の図柄の組合せ(後述の図17~図21参照)が有効ラインに表示されると(MB1成立)、RT状態は変動せず、遊技状態をMB遊技状態(MB1遊技状態)に移行させるとともに、このMB遊技状態(MB1遊技状態)においては、予め定められた終了条件が成立する(149枚を超えるメダルの払い出しがある)までMB遊技状態(MB1遊技状態)に制御され、この予め定められた終了条件が成立すると(MB1終了)、MB遊技状態(MB1遊技状態)が終了し、非ボーナス状態のうちのもとのRT状態に移行する。なお、本実施形態においては、「MB1」は当籤した遊技で必ず作動(成立)するように、図柄配置(後述の図14参照)及び図柄の組合せ(後述の図17~図21参照)が規定されているため、ボーナス当籤状態としての遊技状態は規定されていない。もっとも、「MB1」が当籤した遊技で必ず作動(成立)しないように構成される場合には、「RB」と同様に持ち越されるようにしてもよい。 In addition, in the RT0 state (RT0), the RT1 state (RT1), the RT2 state (RT2), the RT3 state (RT3) and the RT4 state (RT4), "F_MB_L" is determined as the internal winning combination, and the symbol "MB1" is selected. When the combination (see FIGS. 17 to 21 described later) is displayed on the activated line (MB1 established), the RT state does not change, and the game state is shifted to the MB game state (MB1 game state), and this MB game In the state (MB1 game state), the game is controlled to the MB game state (MB1 game state) until a predetermined end condition is established (there is a payout of more than 149 medals). When established (MB1 end), the MB gaming state (MB1 gaming state) ends, and shifts to the original RT state of the non-bonus states. In this embodiment, the symbol arrangement (see FIG. 14 described later) and the combination of symbols (see FIGS. 17 to 21 described later) are defined so that “MB1” is always activated (established) in the winning game. Therefore, the game state as the bonus winning state is not defined. However, if it is configured so as not to operate (establish) in a game in which "MB1" is won, it may be carried over in the same way as "RB".

また、RT0状態(RT0)、RT1状態(RT1)、RT2状態(RT2)、RT3状態(RT3)及びRT4状態(RT4)において、「F_MB_S」が内部当籤役として決定され、「MB2」の図柄の組合せ(後述の図17~図21参照)が有効ラインに表示されると(MB2成立)、RT状態は変動せず、遊技状態をMB遊技状態(MB2遊技状態)に移行させるとともに、このMB遊技状態(MB2遊技状態)においては、予め定められた終了条件が成立する(9枚を超えるメダルの払い出しがある)までMB遊技状態(MB2遊技状態)に制御され、この予め定められた終了条件が成立すると(MB2終了)、MB遊技状態(MB2遊技状態)が終了し、非ボーナス状態のうちのもとのRT状態に移行する。なお、本実施形態においては、「MB2」は当籤した遊技で必ず作動(成立)するように、図柄配置(後述の図14参照)及び図柄の組合せ(後述の図17~図21参照)が規定されているため、ボーナス当籤状態としての遊技状態は規定されていない。
もっとも、「MB2」が当籤した遊技で必ず作動(成立)しないように構成される場合には、「RB」と同様に持ち越されるようにしてもよい。
In addition, in the RT0 state (RT0), the RT1 state (RT1), the RT2 state (RT2), the RT3 state (RT3) and the RT4 state (RT4), "F_MB_S" is determined as the internal winning combination, and the symbol "MB2" is selected. When a combination (see FIGS. 17 to 21 described later) is displayed on the activated line (MB2 established), the RT state does not change, and the game state is shifted to the MB game state (MB2 game state), and this MB game In the state (MB2 game state), the game is controlled to the MB game state (MB2 game state) until a predetermined end condition is satisfied (9 or more medals are paid out). When established (MB2 end), the MB game state (MB2 game state) ends, and the state shifts to the original RT state of the non-bonus states. In this embodiment, the symbol arrangement (see FIG. 14 described later) and the combination of symbols (see FIGS. 17 to 21 described later) are defined so that “MB2” is always activated (established) in the winning game. Therefore, the game state as the bonus winning state is not defined.
However, in the case where "MB2" is constructed so as not to operate (establish) in a winning game, it may be carried over in the same manner as "RB".

なお、本実施形態では、MB遊技状態(MB1遊技状態及び/又はMB2遊技状態)において、ボーナス役(本実施形態では、「F_RB」)が内部当籤役として決定され得るように構成することもできるし、ボーナス役(本実施形態では、「F_RB」)が内部当籤役として決定され得ないように構成することもできる。 In addition, in this embodiment, in the MB gaming state (MB1 gaming state and/or MB2 gaming state), a bonus combination ("F_RB" in this embodiment) can be determined as an internal winning combination. However, the bonus combination ("F_RB" in this embodiment) may not be determined as the internal winning combination.

例えば、前者のように構成する場合、MB遊技状態においても、後述の内部抽籤テーブル(図15及び図16参照)における当籤番号「70」及び「71」を、同図に示す確率で抽籤する。そして、MB遊技状態において、「F_RB」を含む内部当籤役が決定された場合には、直ちにMB遊技状態を終了させ、RT5状態(RT5)に移行させるようにすればよい。ただし、この「F_RB」を含む内部当籤役が決定された遊技では、MB遊技状態における停止制御が行われるものとする。 For example, in the case of the former configuration, the winning numbers "70" and "71" in an internal lottery table (see FIGS. 15 and 16), which will be described later, are drawn by lottery even in the MB gaming state. Then, in the MB gaming state, when an internal winning combination including "F_RB" is determined, the MB gaming state may be terminated immediately, and the state may be shifted to the RT5 state (RT5). However, in a game in which an internal winning combination including "F_RB" is determined, stop control in the MB game state is performed.

また、例えば、後者のように構成する場合、MB遊技状態においては、後述の内部抽籤テーブル(図15及び図16参照)におけるリプレイ役(当籤番号「1」~「48」)のみを、同図に示す確率で抽籤するようにしてもよいし、非ボーナス状態と同様、全ての当籤番号について同図に示す確率で抽籤するが、仮に「F_RB」を含む内部当籤役が決定された場合であっても、それを示すデータが持越役格納領域(後述の図26参照)に格納されない制御を行うようにしてもよい。 Further, for example, in the case of the latter configuration, in the MB gaming state, only the replay combination (winning numbers "1" to "48") in the internal lottery table (see FIGS. 15 and 16), which will be described later, is displayed. Alternatively, as in the non-bonus state, all winning numbers are drawn with the probability shown in the figure. However, control may be performed so that the data indicating it is not stored in the carryover combination storage area (see FIG. 26 described later).

<メインROMに記憶されているデータテーブルの構成>
次に、図14~図21を参照して、メインROM102に記憶されている各種データテーブルの構成について説明する。なお、ART機能に関連する各種データテーブルの構成については、後で説明する。
<Structure of Data Table Stored in Main ROM>
Next, configurations of various data tables stored in the main ROM 102 will be described with reference to FIGS. 14 to 21. FIG. The configuration of various data tables related to the ART function will be explained later.

[図柄配置テーブル]
まず、図14を参照して、図柄配置テーブルについて説明する。図柄配置テーブルは、左リール3L、中リール3C及び右リール3Rのそれぞれの回転方向における各図柄の位置と、各位置に配置された図柄の種類を特定するデータ(以下、図柄コードという)との対応関係を規定する。
[Pattern arrangement table]
First, referring to FIG. 14, the symbol arrangement table will be described. The symbol arrangement table contains data (hereinafter referred to as a symbol code) that specifies the position of each symbol in the rotational direction of each of the left reel 3L, middle reel 3C and right reel 3R, and the type of symbol placed at each position. Define correspondence.

図柄配置テーブルでは、リールインデックスが検出されたときに、リール表示窓4の枠内における各リールの中段領域に位置する図柄の位置を「0」と規定する。そして、各リールにおいて、図柄位置「0」を基準としてリールの回転方向(図14中の図柄位置「19」から図柄位置「0」に向かう方向)に進む順に、図柄カウンタの値に対応する「0」~「19」が、図柄位置として、各図柄に割り当てられる。 In the symbol arrangement table, when the reel index is detected, the position of the symbol located in the middle area of each reel within the frame of the reel display window 4 is defined as "0". Then, on each reel, with symbol position "0" as a reference, " 0” to “19” are assigned to each symbol as symbol positions.

すなわち、図柄カウンタの値(「0」~「19」)と、図柄配置テーブルとを参照することにより、リール表示窓4の枠内における各リールの上段領域、中段領域及び下段領域に表示されている図柄の種類を特定することができる。なお、本実施形態では、図柄として、「白7-1」、「白7-2」、「赤BAR」、「リプレイ1」、「リプレイ2」、「リプレイ3」、「リプレイ4」、「ベル」、「チェリー1」及び「チェリー2」の10種類の図柄を用いる。 That is, by referring to the value of the symbol counter (“0” to “19”) and the symbol arrangement table, each reel is displayed in the upper area, the middle area and the lower area within the frame of the reel display window 4. You can specify the type of pattern you have. In the present embodiment, the symbols are "white 7-1", "white 7-2", "red BAR", "replay 1", "replay 2", "replay 3", "replay 4", " 10 kinds of patterns of "bell", "cherry 1" and "cherry 2" are used.

また、本実施形態では、例えば、図柄コードとして、図柄「白7-1」(図柄コード1)には、データとして「00000001」が割り当てられ、図柄「白7-2」(図柄コード2)には、データとして「00000010」が割り当てられ、図柄「赤BAR」(図柄コード3)には、データとして「00000011」が割り当てられ、図柄「リプレイ1」(図柄コード4)には、データとして「00000101」が割り当てられ、図柄「リプレイ2」(図柄コード5)には、データとして「00000101」が割り当てられ、図柄「リプレイ3」(図柄コード6)には、データとして「00000110」が割り当てられ、図柄「リプレイ4」(図柄コード7)には、データとして「00000111」が割り当てられる。 Further, in the present embodiment, for example, data "00000001" is assigned to the symbol "White 7-1" (symbol code 1) as the symbol code, and data "00000001" is assigned to the symbol "White 7-2" (symbol code 2). is assigned the data "00000010", the symbol "red BAR" (symbol code 3) is assigned the data "00000011", and the symbol "Replay 1" (symbol code 4) is assigned the data "00000101". ” is assigned as data to the symbol “Replay 2” (symbol code 5), and data “00000110” is assigned to the symbol “Replay 3” (symbol code 6). "00000111" is assigned as data to "replay 4" (symbol code 7).

また、図柄「ベル」(図柄コード8)には、データとして「00001000」が割り当てられ、図柄「チェリー1」(図柄コード9)には、データとして「00001001」が割り当てられ、図柄「チェリー2」(図柄コード10)には、データとして「00001010」が割り当てられる。なお、これらの図柄コードに係るデータはあくまでも一例であり、図柄の種類を特定可能な情報であれば、任意の情報を適宜割り当てることができる。 Data "00001000" is assigned to the symbol "Bell" (symbol code 8), data "00001001" is assigned to the symbol "Cherry 1" (symbol code 9), and symbol "Cherry 2" is assigned. "00001010" is assigned as data to (symbol code 10). It should be noted that the data relating to these symbol codes are merely examples, and arbitrary information can be appropriately assigned as long as it is information that can specify the kind of symbol.

[内部抽籤テーブル]
次に、図15及び図16を参照して、内部当籤役を決定する際に参照される内部抽籤テーブルについて説明する。
[Internal lottery table]
Next, with reference to FIGS. 15 and 16, an internal lottery table referred to when determining an internal winning combination will be described.

内部抽籤テーブルは、遊技状態毎に設けられ、各種内部当籤役と、各内部当籤役が決定されるときの抽籤値との対応関係を規定する。なお、抽籤値は、予め設定されたボーナス役や小役等の内部当籤の期待値を調整するための設定値(設定値1~6)毎に規定される。この設定値は、例えば、リセットスイッチ76及び設定用鍵型スイッチ54(図7参照)を用いて変更される。 The internal lottery table is provided for each gaming state, and defines correspondence between various internal lottery combinations and lottery values when each internal lottery combination is determined. The lottery value is defined for each set value (set values 1 to 6) for adjusting the expected value of the internal lottery such as a preset bonus combination or minor combination. This set value is changed using, for example, the reset switch 76 and the setting key switch 54 (see FIG. 7).

本実施形態の内部抽籤処理では、まず、乱数回路110の乱数レジスタ0により、予め定められた数値の範囲(例えば、0~65535)から抽出される乱数値を、各内部当籤役に対応して規定された抽籤値で順次加算する。次いで、抽籤結果(抽籤値+乱数値)が65535を超えたか否か(抽籤結果がオーバーフローしたか否か)の判定を行う。そして、所定の内部当籤役において、抽籤結果が65535を超えた場合、該内部当籤役が当籤したと判定される。なお、本実施形態の内部抽籤処理では、抽出した乱数値に抽籤値を加算して抽籤を行う例を説明したが、本実施形態の内部抽籤処理はこれに限定されず、乱数値から抽籤値を減算して、減算結果(抽籤結果)が「0」を下回ったか否か(抽籤結果がアンダーフローしたか否か)を判定して、内部抽籤の当籤/非当籤を決定してもよい。 In the internal lottery process of this embodiment, first, a random number extracted from a predetermined range of numbers (for example, 0 to 65535) is generated by the random number register 0 of the random number circuit 110, corresponding to each internal winning combination. Sequentially add the specified lottery values. Next, it is determined whether or not the lottery result (lottery value+random number) exceeds 65535 (whether or not the lottery result overflows). Then, when the lottery result exceeds 65535 in a predetermined internal winning combination, it is determined that the internal winning combination has been won. In the internal lottery processing of the present embodiment, an example of performing a lottery by adding a lottery value to an extracted random value has been described, but the internal lottery processing of the present embodiment is not limited to this. may be subtracted to determine whether or not the subtraction result (lottery result) is less than "0" (whether or not the lottery result underflows) to determine whether the internal lottery is won or not.

それゆえ、本実施形態の内部抽籤処理では、抽籤値として規定されている数値が大きい内部当籤役ほど、決定される確率が高い。なお、各内部当籤役の当籤確率は、「各当籤番号に規定された抽籤値/抽出される可能性のある全ての乱数値の個数(乱数分母:65536)」によって表すことができる。 Therefore, in the internal lottery process of the present embodiment, the probability that an internal winning combination with a larger numerical value defined as a lottery value is determined is higher. The winning probability of each internal winning combination can be represented by "the lottery value defined for each winning number/the number of all possible random numbers to be extracted (random number denominator: 65536)".

図15及び図16に示すように、本実施形態では、内部当籤役として、「F_7リプ_ALL」(当籤番号「1」)~「F_RB+F_通常リプ」(当籤番号「71」)が規定されている。このうち、「F_7リプ_ALL」(当籤番号「1」)~「F_チャンスリプ_321」(当籤番号「48」)はリプレイ役であり、「F_6択ベル_123A」(当籤番号「49」)~「F_RB役」(当籤番号「67」)は小役であり、「F_MB_L」(当籤番号「68」)~「F_RB」(当籤番号「70」)はボーナス役であり、「F_RB+F_通常リプ」(当籤番号「71」)はボーナス役とリプレイ役の重複役である。 As shown in FIGS. 15 and 16, in this embodiment, as internal winning combinations, "F_7 Lip_ALL" (winning number "1") to "F_RB+F_Normal Lip" (winning number "71") are defined. . Of these, "F_7 Lip _ALL" (winning number "1") to "F_ Chance Lip _321" (winning number "48") are replay roles, and "F_6 Choice Bell_123A" (winning number "49") to " F_RB role” (winning number “67”) is a small winning combination, “F_MB_L” (winning number “68”) to “F_RB” (winning number “70”) are bonus winning combinations, and “F_RB + F_Normal Rip” (winning The number "71") is a bonus combination and a replay combination.

本実施形態では、各遊技状態において、あるいは、各遊技状態に共通して、これらの内部当籤役に、図15及び図16に示す抽籤値が規定され、この抽籤値を用いた上述の演算処理が行われることで、内部当籤役が決定されるようになっている。 In this embodiment, the lottery values shown in FIGS. 15 and 16 are defined for these internal winning combinations in each game state or in common in each game state, and the above-described arithmetic processing using these lottery values. is performed to determine an internal winning combination.

なお、上述したように、MB遊技状態では、リプレイ役については、現在のRT状態の当籤確率(すなわち、図15及び図16に示す抽籤値)が引き継がれて抽籤が行われる一方、小役については、抽籤が行われることなく全ての小役が内部当籤役として決定され得るようになっている(後述の図84参照)。また、上述したように、ボーナス役(本実施形態では、「F_RB」)については、抽籤が行われるようにしてもよいし、抽籤が行われないようにしてもよい。ここで、図16に示すMB遊技状態(MB中)の内部抽籤テーブルでは、抽籤が行われないものとして当籤番号「49」~「71」の欄に「-」を記している。もっとも、これらの当籤番号に対応する抽籤値として「0」を規定し、実際には当籤することはないが、各遊技状態で共通の抽籤プロセスとなるようにしてもよい。 As described above, in the MB gaming state, the winning probability of the current RT state (that is, the lottery values shown in FIGS. 15 and 16) is inherited for the replay combination, and the lottery is carried out. , all small winning combinations can be determined as internal winning combinations without lottery (see FIG. 84, which will be described later). Further, as described above, the bonus combination ("F_RB" in the present embodiment) may be determined by lottery, or may not be determined by lottery. Here, in the internal lottery table in the MB game state (in MB) shown in FIG. 16, "-" is written in the columns of the lottery numbers "49" to "71" assuming that the lottery is not performed. Of course, the lottery value corresponding to these lottery numbers may be defined as "0", and the lottery process may be common to each game state, although the game is not actually won.

また、MB遊技状態における内部当籤役の決定の手法は、これに限られない。例えば、MB遊技状態において、現在のRT状態に応じた内部抽籤テーブルを参照し(すなわち、MB遊技状態(MB中)の内部抽籤テーブルを規定せず)、上述した当籤番号全てに対して、規定された抽籤値に基づいて当籤か否かが判別され得るようにし、その後、全ての小役をさらに内部当籤役として決定するようにしてもよい。このとき、例えば、「F_RB+F_通常リプ」(当籤番号「71」)に当籤した場合には、制御上、「F_通常リプ」のみが内部当籤役として決定される(すなわち、「F_RB」を当り要求フラグ格納領域(後述の図25参照)にも持越役格納領域(後述の図26参照)にも格納しない)ようにすればよい。これにより、内部抽籤テーブルに係るデータ容量を削減することができる。 Also, the method of determining the internal winning combination in the MB gaming state is not limited to this. For example, in the MB gaming state, refer to the internal lottery table corresponding to the current RT state (that is, do not define the internal lottery table in the MB gaming state (during MB)), and for all the winning numbers described above, define It is also possible to determine whether or not the winning combination is a win based on the determined lottery value, and then determine all minor combinations as internal winning combinations. At this time, for example, when "F_RB+F_Normal Rep" (winning number "71") is won, only "F_Normal Rep" is determined as the internal winning combination (i.e., "F_RB" is requested to win). It should be stored neither in the flag storage area (see FIG. 25 described later) nor in the carryover combination storage area (see FIG. 26 described later). As a result, it is possible to reduce the amount of data related to the internal lottery table.

また、MB遊技状態において、MB遊技状態で決定され得る内部当籤役(すなわち、全ての小役のみ、又は全ての小役及び各リプレイ役のいずれか)を組み合わせて、MB遊技状態の内部当籤役として規定し、そのMB遊技状態の内部当籤役ごとに、RT状態に応じた抽籤値を規定することで、MB遊技状態(MB中)の内部抽籤テーブルを設けるようにしてもよい。すなわち、MB遊技状態(MB中)の内部抽籤テーブルを設ける場合には、全ての小役と図15及び図16に示す各リプレイ役(当籤番号「1」~「49」)とを組み合わせた内部当籤役を規定し、その内部当籤役に対して、RT状態ごとに各リプレイ役で規定された抽籤値と同一の抽籤値を規定し、「65536」からそのRT状態ごとに規定した抽籤値の合計値を減じた値を、全ての小役のみが決定される内部当籤役の抽籤値として規定すればよい。 In addition, in the MB gaming state, internal winning combinations that can be determined in the MB gaming state (that is, either all minor winning combinations or all minor winning combinations and each replay combination) are combined to obtain internal winning combinations in the MB gaming state. , and by defining a lottery value according to the RT state for each internal winning combination in the MB gaming state, an internal lottery table in the MB gaming state (during MB) may be provided. That is, when an internal lottery table in MB gaming state (during MB) is provided, internal A winning combination is defined, and for the internal winning combination, the same lottery value as the lottery value defined for each replay combination is defined for each RT state, and the lottery value defined for each RT state from "65536" is defined. The value obtained by subtracting the total value may be defined as the lottery value of the internal winning combination from which only all minor winning combinations are determined.

これにより、内部抽籤処理(後述の84参照)において、MB遊技状態特有の制御(後述のS319及びS320)を行う必要がなくなることから、内部抽籤処理における制御負担を軽減でき、また、MB遊技状態を設けるか否かによらず内部抽籤処理の処理手順を共通化できることから、設計の工数を削減することができる。なお、この場合、MB遊技状態の内部当籤役の当籤番号は、他の遊技状態において規定される当籤番号に続く当籤番号を規定することもできるし、他の遊技状態と同一の当籤番号を規定することもできる。
後者の場合には、MB遊技状態とその他の遊技状態とで、その当籤番号によって「対応する図柄組合せ」が変化することが識別可能なデータを別途規定しておけばよい。
As a result, in the internal lottery process (see 84 described later), there is no need to perform control (S319 and S320 described later) peculiar to the MB gaming state, so the control load in the internal lottery process can be reduced, and the MB gaming state Since the processing procedure of the internal lottery processing can be shared regardless of whether or not the is provided, the number of man-hours for design can be reduced. In this case, the winning number of the internal winning combination in the MB gaming state can be the winning number following the winning number specified in the other gaming state, or the same winning number as the other gaming state. You can also
In the latter case, it is sufficient to separately define data that can identify that the "corresponding symbol combination" changes depending on the winning number between the MB game state and other game states.

また、本実施形態では、内部当籤役が決定されると、一又は複数の図柄の組合せが有効ラインに表示されることが許可(許容)される。有効ラインに表示されることが許可される図柄の組合せは、図15及び図16に示す「対応する図柄組合せ」のとおりである。 Further, in the present embodiment, when an internal winning combination is determined, display of one or a plurality of symbol combinations on the activated line is permitted (allowed). Combinations of symbols permitted to be displayed on the active line are as shown in "corresponding symbol combinations" shown in FIGS.

例えば、「F_7リプ_ALL」は、後述の「REP95」(名称:C_B_7REP)、及び「REP98」(名称:C_CU_7REP_A_1)~「REP101」(名称:C_CU_7REP_B_2)の図柄の組合せ(後述の図17~図21参照)が有効ラインに表示されることが許可される内部当籤役であり、遊技状態がRT0状態、RT4状態及びRT5状態であるとき、内部当籤役として決定されず(すなわち、抽籤値に「0」が規定され)、遊技状態がRT1状態及びRT2状態であるとき、「4/65536」の確率で内部当籤役として決定され、遊技状態がRT3状態であるとき、「8/65536」の確率で内部当籤役として決定され、遊技状態がRB遊技状態(RB中)また、上述したように、MB遊技状態では、RT状態の抽籤値が引き継がれて、抽籤が行われる。 For example, "F_7 Rep_ALL" is a combination of patterns of "REP95" (name: C_B_7REP) and "REP98" (name: C_CU_7REP_A_1) to "REP101" (name: C_CU_7REP_B_2) (see FIGS. 17 to 21 to be described later). ) is an internal winning combination that is permitted to be displayed on the active line, and when the gaming state is RT0, RT4, or RT5, it is not determined as an internal winning combination (i.e., the lottery value is set to "0"). ” is defined), when the gaming state is the RT1 state or the RT2 state, it is determined as an internal winning combination with a probability of “4/65536”, and when the gaming state is the RT3 state, with a probability of “8/65536” The internal winning combination is determined, and the game state is the RB game state (during RB). Also, as described above, in the MB game state, the lottery value of the RT state is taken over and the lottery is performed.

また、例えば、「F_6択ベル_123A」は、後述の「NML17」(名称:C_1枚役A_2nd_A_1)、「NML18」(名称:C_1枚役A_2nd_A_2)、「NML39」(名称:C_1枚役A_3rd_D_1)、「NML40」(名称:C_1枚役A_3rd_D_2)、「NML59」(名称:C_1枚役A_3rd_N_1)、「NML60」(名称:C_1枚役A_3rd_N_2)、「NML65」(名称:C_1枚役B_1st_A_1)、「NML66」(名称:C_1枚役B_1st_A_2)、及び「NML90」(名称:C_CD_BEL)の図柄の組合せ(後述の図17~図21参照)が有効ラインに表示されることが許可される内部当籤役であり、遊技状態がRT0~RT5状態(すなわち、非ボーナス状態)であるとき、「1090/65536」の確率で内部当籤役として決定され、他の遊技状態(すなわち、ボーナス状態)では、内部当籤役として決定されない(すなわち、抽籤値に「0」が規定されている)。 Also, for example, "F_6 choice bell_123A" includes "NML17" (name: C_1 role A_2nd_A_1), "NML18" (name: C_1 role A_2nd_A_2), "NML39" (name: C_1 role A_3rd_D_1), which will be described later. "NML40" (name: C_1 role A_3rd_D_2), "NML59" (name: C_1 role A_3rd_N_1), "NML60" (name: C_1 role A_3rd_N_2), "NML65" (name: C_1 role B_1st_A_1), "NML66 ” (name: C_1 piece hand B_1st_A_2) and “NML90” (name: C_CD_BEL) (see FIGS. 17 to 21 described later) are internal winning combinations that are permitted to be displayed on the active line. , When the gaming state is RT0 to RT5 (ie, non-bonus state), the internal winning combination is determined with a probability of "1090/65536", and in other gaming states (ie, bonus state), as the internal winning combination Not determined (that is, "0" is defined as the lottery value).

なお、詳しくは後述するが、「F_6択ベル_123A」(「F_6択ベル_123B」~「F_6択ベル_321B」も同様)が内部当籤役として決定された場合であって、いわゆる「取りこぼし」が発生した場合、図15及び図16に示すように、後述の「HZR1」(名称:R_1st_A_1)~「HZR25」(名称:R_2nd_A)のいずれかの図柄の組合せが有効ラインに表示されるようになっている。その意味において、「F_6択ベル_123A」は、後述の「HZR1」(名称:R_1st_A_1)~「HZR25」(名称:R_2nd_A)の図柄の組合せが有効ラインに表示されることが許可される内部当籤役であるともいい得る。 Although details will be described later, when "F_6-choice bell_123A" ("F_6-choice bell_123B" to "F_6-choice bell_321B" are also the same) is determined as an internal winning combination, a so-called "dropout" occurs. In this case, as shown in FIGS. 15 and 16, any combination of symbols "HZR1" (name: R_1st_A_1) to "HZR25" (name: R_2nd_A) to be described later is displayed on the active line. there is In that sense, "F_6 options bell_123A" is an internal winning combination that allows a combination of symbols "HZR1" (name: R_1st_A_1) to "HZR25" (name: R_2nd_A) to be displayed on the active line. It can also be said that

また、図示は省略しているが、設定値が変動することによって、少なくとも一部のリプレイ役及び/又は小役の抽籤値が変動するようになっている。もっとも、ボーナス役についても抽籤値の変動を可能とするものであってもよい。具体的には、所定の確率変動開始条件が成立した場合に、所定の確率変動終了条件が成立するまで、ボーナス役の抽籤値が高い(すなわち、ボーナス役が高確率で抽籤される)内部抽籤テーブルによって内部抽籤処理を行われるようにすることもできる。この場合、所定の確率変動開始条件、及び所定の確率変動終了条件は、遊技中の任意の条件として適宜設定することができる。 Also, although not shown, the lottery values of at least a part of the replay combination and/or the minor combination change as the set value changes. Of course, it may also be possible to change the lottery value for the bonus combination. Specifically, when a predetermined probability variation start condition is satisfied, an internal lottery in which the lottery value of the bonus combination is high (that is, the bonus combination is drawn at high probability) until the predetermined probability variation end condition is satisfied. An internal lottery process can also be performed by the table. In this case, the predetermined probability variation start condition and the predetermined probability variation end condition can be appropriately set as arbitrary conditions during the game.

[図柄組合せテーブル]
次に、図17~図21を参照して、本実施形態において入賞及び作動(すなわち、成立)に係る図柄の組合せを規定する図柄組合せテーブルについて説明する。
[Pattern combination table]
Next, with reference to FIGS. 17 to 21, a symbol combination table that defines combinations of symbols relating to winning and operation (that is, establishment) in the present embodiment will be described.

図柄組合せテーブルは、図17~図21に示すように、複数の図柄の組合せを予め規定しており、これらの図柄の組合せの種別を示すデータを、表示役(入賞作動フラグ)として規定している。また、図柄組合せテーブルは、当り要求フラグ格納領域、入賞作動フラグ格納領域(後述の図25参照)、及び図柄コード格納領域(後述の図30参照)と対応するように、37バイトのデータで構成されるとともに、各格納領域の各ビットに異なる表示役(入賞作動フラグ)を示すデータを規定している。 As shown in FIGS. 17 to 21, the symbol combination table predefines a plurality of symbol combinations, and defines data indicating the types of these symbol combinations as display combinations (winning operation flags). there is The symbol combination table is composed of 37 bytes of data corresponding to the win request flag storage area, the prize operation flag storage area (see FIG. 25 described later), and the symbol code storage area (see FIG. 30 described later). In addition, each bit of each storage area defines data indicating a different display combination (winning operation flag).

表示役(入賞作動フラグ)「HZR1」~「HZR28」は、はずれの図柄組合せであるが、RT状態をRT1状態に移行させる図柄の組合せ(「RT1移行図柄」)として規定された図柄の組合せである。また、表示役(入賞作動フラグ)「HZR29」~「HZR36」は、はずれの図柄の組合せであるが、「F_1枚役A」又は「F_1枚役B」が内部当籤役として決定された場合であって、いわゆる「取りこぼし」が発生する場合に、制御用に参照される図柄の組合せとして規定された図柄の組合せである。 The display combinations (winning operation flags) ``HZR1'' to ``HZR28'' are the winning symbol combinations, but they are the symbol combinations defined as the symbol combinations that shift the RT state to the RT1 state ("RT1 shift symbol"). be. Also, the display combinations (winning operation flags) "HZR29" to "HZR36" are combinations of lost symbols, but when "F_1-card combination A" or "F_1-card combination B" is determined as an internal winning combination. This is a combination of symbols defined as a combination of symbols to be referred to for control when a so-called "dropout" occurs.

表示役(入賞作動フラグ)「RB」、「MB1」、「MB2-1」及び「MB2-2」は、ボーナス役に係る図柄の組合せであり、各々の図柄の組合せが表示(成立)することで、対応するボーナス状態を作動させる。なお、「MB2-1」及び「MB2-2」の図柄の組合せは、「MB2」の図柄の組合せと総称することもできる。 The display combination (winning operation flag) ``RB'', ``MB1'', ``MB2-1'' and ``MB2-2'' are combinations of symbols related to the bonus combination, and each combination of symbols must be displayed (established). to activate the corresponding bonus state. The combination of symbols “MB2-1” and “MB2-2” can also be generically called a combination of symbols “MB2”.

また、表示役(入賞作動フラグ)「REP1」~「REP116」は、リプレイ役に係る図柄の組合せであり、各々の図柄の組合せが表示(成立)することで、再遊技を作動させる。なお、「REP1」~「REP6」の図柄の組合せは、「通常リプ」の図柄の組合せであり、また、「REP9」~「REP33」の図柄の組合せは、RT状態をRT1状態に移行させる「RT1移行」(RT1移行リプ)の図柄の組合せであり、また、「REP34」~「REP65」の図柄の組合せは、RT状態をRT2状態に移行させる「RT2移行」(RT2移行リプ)の図柄の組合せであり、また、「REP66」~「REP73」の図柄の組合せは、RT状態をRT3状態に移行させる「RT3移行」(RT3移行リプ)の図柄の組合せであり、また、「REP74」の図柄の組合せは、RT状態をRT4状態に移行させる「RT4移行」(RT4移行リプ)の図柄の組合せである。 The display combination (win operation flag) "REP1" to "REP116" is a combination of symbols relating to a replay combination, and when each combination of symbols is displayed (established), a replay is activated. The combination of "REP1" to "REP6" symbols is a combination of "Normal Rep" symbols, and the combination of "REP9" to "REP33" symbols shifts the RT state to the RT1 state. RT1 transition" (RT1 transition reply) symbol combination, and the combination of "REP34" to "REP65" symbols is the "RT2 transition" (RT2 transition reply) symbol combination that shifts the RT state to the RT2 state. A combination of symbols "REP66" to "REP73" is a combination of symbols of "RT3 transition" (RT3 transition reply) that shifts the RT state to the RT3 state, and a symbol of "REP74". is a combination of symbols of "RT4 transition" (RT4 transition reply) to shift the RT state to the RT4 state.

また、「REP78」~「REP101」の図柄の組合せは、「7揃いリプ」の図柄の組合せである。ここで、「7揃いリプ」とは、有効ラインであるか否かを問わず、リール表示窓4上の1つのラインに、7図柄(本実施形態では、「白7-1」及び「白7-2」図柄)が並ぶことを可能とする図柄の組合せを意味する。また、「REP102」~「REP114」の図柄の組合せは、「チャンスリプ」の図柄の組合せであり、また、「REP115」~「REP116」の図柄の組合せは、「ベルリプ」の図柄の組合せである。
ここで、「ベルリプ」とは、有効ライン以外の、リール表示窓4上の1つのライン(本実施形態では、クロスアップライン)に、ベル図柄(本実施形態では、「ベル」図柄)が並ぶことを可能とする図柄の組合せを意味する。
Also, the combination of the symbols “REP78” to “REP101” is the combination of the symbols “7 matching lips”. Here, the “7-matched Lip” means that seven symbols (in this embodiment, “White 7-1” and “White 7-1” and “White 7-2" symbol) means a combination of symbols that allows a line. The combination of "REP102" to "REP114" symbols is a combination of "Chanlip" symbols, and the combination of "REP115" to "REP116" symbols is a combination of "BELLIP" symbols. .
Here, the "bell lip" is a line (cross-up line in this embodiment) on the reel display window 4 other than the active line, and a bell pattern (a "bell" pattern in this embodiment) is lined up. It means a combination of symbols that make it possible.

また、表示役(入賞作動フラグ)「NML1」~「NML136」は、小役に係る図柄の組合せであり、各々の図柄の組合せが表示(成立)することで、対応する枚数のメダルが払い出される。なお、「NML1」~「NML88」の図柄の組合せは、1枚のメダルが払い出される「1枚」の図柄の組合せであり、また、「NML90」の図柄の組合せは、10枚のメダルが払い出される「10枚(ベル)」の図柄の組合せであり、また、「NML91」及び「NML92」の図柄の組合せは、10枚のメダルが払い出される「10枚(ベル:上段)」の図柄の組合せである。ここで、「10枚(ベル:上段)」とは、有効ライン以外の、リール表示窓4上の1つのライン(本実施形態では、トップライン)に、ベル図柄(本実施形態では、「ベル」図柄)が並ぶことを可能とする図柄の組合せを意味する。 In addition, the display combinations (winning operation flags) "NML1" to "NML136" are combinations of symbols related to minor combinations, and when each combination of symbols is displayed (established), the corresponding number of medals is paid out. . The combination of "NML1" to "NML88" symbols is a combination of "1" symbols that pays out one medal, and the combination of "NML90" symbols pays out 10 medals. The combination of "10 (bells)" symbols is a combination of "10 (bells)" symbols, and the combination of "NML91" and "NML92" symbols is a combination of "10 (bells: upper row)" symbols that pays out 10 medals. is. Here, "10 sheets (bell: upper row)" means that a bell pattern (in this embodiment, "bell "symbols") means a combination of symbols that allows them to be lined up.

また、「NML93」~「NML96」の図柄の組合せは、10枚のメダルが払い出される「10枚(ベル:中段)」の図柄の組合せである。ここで、「10枚(ベル:中段)」とは、有効ライン以外の、リール表示窓4上の1つのライン(本実施形態では、センターライン)に、ベル図柄(本実施形態では、「ベル」図柄)が並ぶことを可能とする図柄の組合せを意味する。また、「NML97」~「NML100」の図柄の組合せは、10枚のメダルが払い出される「10枚(ベル:下段)」の図柄の組合せである。ここで、「10枚(ベル:下段)」とは、有効ライン以外の、リール表示窓4上の1つのライン(本実施形態では、ボトムライン)に、ベル図柄(本実施形態では、「ベル」図柄)が並ぶことを可能とする図柄の組合せを意味する。 Also, the combination of symbols “NML93” to “NML96” is a combination of symbols “10 (bell: middle row)” in which 10 medals are paid out. Here, "10 sheets (bell: middle row)" means that a bell pattern (in this embodiment, "bell "symbols") means a combination of symbols that allows them to be lined up. Also, the combination of symbols “NML97” to “NML100” is a combination of symbols “10 (bell: lower row)” in which 10 medals are paid out. Here, "10 sheets (bell: lower row)" means that a bell pattern (in this embodiment, "bell "symbols") means a combination of symbols that allows them to be lined up.

また、「NML101」~「NML113」の図柄の組合せは、MB遊技状態において、10枚のメダルが払い出される図柄の組合せであり、重複して当籤するリプレイ役の種類に応じて、「10枚(通常)」、「10枚(レア:上下段ベル相当)」又は「10枚(レア:中段ベル相当)」のいずれかになり得る図柄の組合せである。なお、「10枚(レア:上下段ベル相当)」とは、上述した「10枚(ベル:上段)」及び「10枚(ベル:下段)」と同様の期待度でART機能に関する抽籤(あるいは、決定)が行われることを意味し、「10枚(レア:中段ベル相当)」とは、上述した「10枚(ベル:中段)」と同様の期待度でART機能に関する抽籤(あるいは、決定)が行われることを意味する(後述の各種抽籤テーブルにおける内部当籤役が、「上下段ベル」あるいは「中段ベル」である欄参照)。また、「NML114」~「NML136」の図柄の組合せは、MB遊技状態において、9枚のメダルが払い出される「9枚」の図柄の組合せである。 In addition, the combination of symbols "NML101" to "NML113" is a combination of symbols in which 10 medals are paid out in the MB game state, and according to the type of replay combination that wins in duplicate, "10 ( normal)”, “10 cards (rare: equivalent to upper and lower bells)”, or “10 cards (rare: equivalent to middle bells)”. In addition, "10 pieces (rare: equivalent to upper and lower bells)" is a lottery related to the ART function (or "10 cards (rare: equivalent to the middle bell)" means that the lottery (or decision ) is performed (refer to the column where the internal winning combination in various lottery tables described later is "upper and lower bell" or "middle bell"). Also, the combination of symbols “NML114” to “NML136” is a combination of “9” symbols in which 9 medals are paid out in the MB game state.

[内部当籤役と停止操作順序(打順)と表示役等との対応表]
次に、図22~図24を参照して、内部当籤役と停止操作順序(打順)と表示役等との対応について説明する。図22及び図23は、MB遊技状態を除く遊技状態における、内部当籤役と停止操作順序(打順)と表示役等との対応表を示す図であり、図24は、MB遊技状態における、内部当籤役と停止操作順序(打順)と表示役等との対応表を示す図である。
[Correspondence table between internal winning combination, order of stop operation (batting order), display combination, etc.]
Next, with reference to FIGS. 22 to 24, the correspondence between the internal winning combination, the stop operation order (hitting order), and the display combination will be described. 22 and 23 are diagrams showing correspondence tables of internal winning combinations, stop operation orders (batting orders), display combinations, etc., in game states other than the MB gaming state, and FIG. FIG. 10 is a diagram showing a correspondence table of winning combinations, order of stop operations (batting order), display combinations, and the like;

本実施形態のパチスロ1では、遊技者の停止操作順序(押し順)に応じて表示される図柄組合せが異なる役、いわゆる「押し順役」を設ける。なお、リール3L,3C,3Rに対応するストップボタン17L,17C,17Rが設けられているため、最大6通りの停止操作順序(押し順)がある。 In the pachi-slot 1 of the present embodiment, a combination of different symbol combinations displayed according to the player's stop operation order (push order), that is, a so-called "push order combination" is provided. Since the stop buttons 17L, 17C, 17R corresponding to the reels 3L, 3C, 3R are provided, there are a maximum of 6 stop operation orders (push orders).

図22~図24においては、停止操作順序(押し順)が「左、中、右」の順であることを「打順1」として示し、停止操作順序(押し順)が「左、右、中」の順であることを「打順2」として示し、停止操作順序(押し順)が「中、左、右」の順であることを「打順3」として示し、停止操作順序(押し順)が「中、右、左」の順であることを「打順4」として示し、停止操作順序(押し順)が「右、左、中」の順であることを「打順5」として示し、停止操作順序(押し順)が「右、中、左」の順であることを「打順6」として示している。 In FIGS. 22 to 24, the stop operation order (push order) is shown as "left, middle, right" as "hitting order 1", and the stop operation order (push order) is "left, right, middle." ” is indicated as “hitting order 2”, and that the stop operation order (push order) is “middle, left, right” is indicated as “hit order 3”, and the stop operation order (push order) is indicated as “hitting order 3”. "Battering order 4" indicates that the order is "middle, right, left", and "Battering order 5" indicates that the stop operation order (push order) is "right, left, middle". "Battering order 6" indicates that the order (push order) is "right, middle, left".

図22及び図23に示すように、MB遊技状態を除く遊技状態(より詳細には、RT1~RT3状態、及びRB遊技状態)において、「F_7リプ_ALL」は、押し順役でなく、内部当籤役として決定された場合に、停止操作順序、及び停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。 As shown in FIGS. 22 and 23, in game states (more specifically, RT1 to RT3 states and RB game state) excluding the MB game state, "F_7 RIP_ALL" is not a push order, but an internal win. When it is determined as a winning combination, one of the winning "7 matching lips" is established regardless of the stop operation order and the timing of the stop operation.

なお、例えば、左リール3Lにおいて、「C_CD_7REP_A」(REP96)の図柄の組合せを構成する図柄「白7-1」は、5駒以内(図柄5個分の範囲内)に配置され、中リール3Cにおいて、「C_CD_7REP_A」(REP96)の図柄の組合せを構成する図柄「白7-1」は、5駒以内(図柄5個分の範囲内)に配置され、右リール3Rにおいて、「C_CD_7REP_A」(REP96)の図柄の組合せを構成する図柄「白7-1」は、5駒以内(図柄5個分の範囲内)に配置されている(図14参照)。
すなわち、「停止操作のタイミングにかかわらず」とは、原則として(すなわち、有効ラインを「クロスダウンライン」の1ラインとし、最大滑り駒数を「4」としたときに)、5駒以内(図柄5個分の範囲内)に図柄が配置されていることを意味するものである。以下、他の表示役(入賞作動フラグ)等においても同様である。
In addition, for example, on the left reel 3L, the symbol "White 7-1" that constitutes the symbol combination of "C_CD_7REP_A" (REP96) is arranged within 5 frames (within the range of 5 symbols), and the middle reel 3C , the symbol “white 7-1” constituting the symbol combination of “C_CD_7REP_A” (REP96) is arranged within 5 pieces (within the range of 5 symbols), and on the right reel 3R, “C_CD_7REP_A” (REP96 ) is arranged within 5 frames (within a range of 5 symbols) (see FIG. 14).
That is, ``regardless of the timing of the stop operation'' means, in principle (that is, when the effective line is 1 line of the ``cross-down line'' and the maximum number of sliding pieces is ``4''), within 5 pieces ( This means that the pattern is arranged within the range of 5 patterns). The same applies to other display combinations (win operation flag) and the like.

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT3状態、及びRT5状態)において、「F_CD_チャンスリプ」は、押し順役でなく、内部当籤役として決定された場合に、停止操作順序、及び停止操作のタイミングにかかわらず、当籤している「チャンスリプ」のうちいずれかが成立する。 In addition, in game states (more specifically, RT0 to RT3 states and RT5 states) excluding the MB game state, "F_CD_chancelip" is stopped when it is determined as an internal winning combination instead of a pushing order combination. Regardless of the operation order and the timing of the stop operation, one of the winning "chance slips" is established.

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT3状態、及びRT5状態)において、「F_C_チャンスリプ」は、押し順役でなく、内部当籤役として決定された場合に、停止操作順序、及び停止操作のタイミングにかかわらず、当籤している「チャンスリプ」のうちいずれかが成立する。 In addition, in game states (more specifically, RT0 to RT3 states and RT5 states) excluding the MB game state, "F_C_chancelip" is stopped when it is determined as an internal winning combination instead of a pushing order combination. Regardless of the operation order and the timing of the stop operation, one of the winning "chance slips" is established.

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT3状態、及びRT5状態)において、「F_CU_ベルリプ」は、押し順役でなく、内部当籤役として決定された場合に、停止操作順序、及び停止操作のタイミングにかかわらず、当籤している「ベルリプ」のうちいずれかが成立する。 In addition, in game states (more specifically, RT0 to RT3 states and RT5 states) excluding the MB game state, "F_CU_Bellrip" is determined not as a pushing order but as an internal winning combination, a stop operation is performed. Regardless of the order and the timing of the stop operation, one of the winning "bell lips" is established.

また、MB遊技状態を除く遊技状態(より詳細には、RT0状態、及びRT5状態)において、「F_通常リプ」は、押し順役でなく、内部当籤役として決定された場合に、停止操作順序、及び停止操作のタイミングにかかわらず、当籤している「通常リプ」のうちいずれかが成立する。 Also, in game states (more specifically, RT0 state and RT5 state) excluding the MB game state, when "F_Normal Rep" is determined as an internal winning combination instead of a pushing order, the stop operation order , and regardless of the timing of the stop operation, one of the winning "normal replies" is established.

また、MB遊技状態を除く遊技状態(より詳細には、RT0状態、及びRT5状態)において、「F_ARTリプ」は、押し順役でなく、内部当籤役として決定された場合に、停止操作順序、及び停止操作のタイミングにかかわらず、当籤している「通常リプ」のうちいずれかが成立する。 In addition, in game states (more specifically, RT0 state and RT5 state) excluding the MB game state, when "F_ART reply" is determined as an internal winning combination instead of a pushing order, the stop operation order, And regardless of the timing of the stop operation, one of the winning "normal replies" is established.

また、MB遊技状態を除く遊技状態(より詳細には、RT1状態)において、「F_RT2移行_123」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順1」であれば、停止操作のタイミングにかかわらず、当籤している「RT2移行」(RT2移行リプ)のうちいずれかが成立し、RT状態がRT2状態に移行する。
一方、停止操作順序が「打順1」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、RT状態がRT2状態に移行せず、RT1状態が維持される(維持)。
In addition, in the gaming state (more specifically, the RT1 state) excluding the MB gaming state, "F_RT2 shift_123" is a pushing order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 1". , regardless of the timing of the stop operation, one of the winning "RT2 shift" (RT2 shift reply) is established, and the RT state shifts to the RT2 state.
On the other hand, if the stop operation order is other than "batting order 1", regardless of the timing of the stop operation, one of the other winning replay combinations is established, the RT state does not shift to the RT2 state, and the RT1 A state is maintained (keep).

また、MB遊技状態を除く遊技状態(より詳細には、RT1状態)において、「F_RT2移行_132」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順2」であれば、停止操作のタイミングにかかわらず、当籤している「RT2移行」(RT2移行リプ)のうちいずれかが成立し、RT状態がRT2状態に移行する。
一方、停止操作順序が「打順2」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、RT状態がRT2状態に移行せず、RT1状態が維持される(維持)。
In addition, in the gaming state (more specifically, the RT1 state) excluding the MB gaming state, "F_RT2 shift_132" is a pushing order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 2". , regardless of the timing of the stop operation, one of the winning "RT2 shift" (RT2 shift reply) is established, and the RT state shifts to the RT2 state.
On the other hand, if the stop operation order is other than "batting order 2", regardless of the timing of the stop operation, one of the other winning replay combinations is established, the RT state does not shift to the RT2 state, and the RT1 A state is maintained (keep).

また、MB遊技状態を除く遊技状態(より詳細には、RT1状態)において、「F_RT2移行_213」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順3」であれば、停止操作のタイミングにかかわらず、当籤している「RT2移行」(RT2移行リプ)のうちいずれかが成立し、RT状態がRT2状態に移行する。
一方、停止操作順序が「打順3」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、RT状態がRT2状態に移行せず、RT1状態が維持される(維持)。
In addition, in the gaming state (more specifically, the RT1 state) excluding the MB gaming state, "F_RT2 transition_213" is a pushing order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 3". , regardless of the timing of the stop operation, one of the winning "RT2 shift" (RT2 shift reply) is established, and the RT state shifts to the RT2 state.
On the other hand, if the stop operation order is other than "batting order 3", regardless of the timing of the stop operation, one of the other winning replay combinations is established, the RT state does not shift to the RT2 state, and the RT1 A state is maintained (keep).

また、MB遊技状態を除く遊技状態(より詳細には、RT1状態)において、「F_RT2移行_231」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「RT2移行」(RT2移行リプ)のうちいずれかが成立し、RT状態がRT2状態に移行する。
一方、停止操作順序が「打順4」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、RT状態がRT2状態に移行せず、RT1状態が維持される(維持)。
In addition, in the game state (more specifically, the RT1 state) excluding the MB game state, "F_RT2 transition_231" is a pushing order combination, and when it is determined as an internal winning combination, the stop operation order is "4th batting order". , regardless of the timing of the stop operation, one of the winning "RT2 shift" (RT2 shift reply) is established, and the RT state shifts to the RT2 state.
On the other hand, if the stop operation order is other than "4", regardless of the timing of the stop operation, one of the other winning replay combinations is established, the RT state does not shift to the RT2 state, and the RT1 state is established. A state is maintained (keep).

また、MB遊技状態を除く遊技状態(より詳細には、RT1状態)において、「F_RT2移行_312」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順5」であれば、停止操作のタイミングにかかわらず、当籤している「RT2移行」(RT2移行リプ)のうちいずれかが成立し、RT状態がRT2状態に移行する。
一方、停止操作順序が「打順5」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、RT状態がRT2状態に移行せず、RT1状態が維持される(維持)。
In addition, in the game state (more specifically, the RT1 state) excluding the MB game state, "F_RT2 shift_312" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 5". , regardless of the timing of the stop operation, one of the winning "RT2 shift" (RT2 shift reply) is established, and the RT state shifts to the RT2 state.
On the other hand, if the stop operation order is other than "batting order 5", regardless of the timing of the stop operation, one of the other winning replay combinations is established, the RT state does not shift to the RT2 state, and the RT1 A state is maintained (keep).

また、MB遊技状態を除く遊技状態(より詳細には、RT1状態)において、「F_RT2移行_321」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「RT2移行」(RT2移行リプ)のうちいずれかが成立し、RT状態がRT2状態に移行する。
一方、停止操作順序が「打順6」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、RT状態がRT2状態に移行せず、RT1状態が維持される(維持)。
In addition, in the gaming state (more specifically, the RT1 state) excluding the MB gaming state, "F_RT2 transition_321" is a pushing order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 6". , regardless of the timing of the stop operation, one of the winning "RT2 shift" (RT2 shift reply) is established, and the RT state shifts to the RT2 state.
On the other hand, if the stop operation order is other than "batting order 6", regardless of the timing of the stop operation, one of the other winning replay combinations is established, the RT state does not shift to the RT2 state, and the RT1 A state is maintained (keep).

また、MB遊技状態を除く遊技状態(より詳細には、RT2状態)において、「F_RT3移行_123」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順1」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。
一方、停止操作順序が「打順1」以外であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。
In addition, in the gaming state (more specifically, the RT2 state) excluding the MB gaming state, "F_RT3 transition_123" is a pushing order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 1". , one of the winning "RT3 shift" (RT3 shift reply) is established regardless of the timing of the stop operation, and the RT state shifts to the RT3 state.
On the other hand, if the stop operation order is other than "batting order 1", regardless of the timing of the stop operation, one of the winning "RT1 transition" (RT1 transition reply) is established, and the RT state changes to the RT1 state. Transition.

また、MB遊技状態を除く遊技状態(より詳細には、RT2状態)において、「F_RT3移行_132」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順2」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。
一方、停止操作順序が「打順2」以外であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。
In addition, in the gaming state (more specifically, the RT2 state) excluding the MB gaming state, "F_RT3 transition_132" is a pushing order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 2". , one of the winning "RT3 shift" (RT3 shift reply) is established regardless of the timing of the stop operation, and the RT state shifts to the RT3 state.
On the other hand, if the stop operation order is other than "batting order 2", regardless of the timing of the stop operation, one of the winning "RT1 transition" (RT1 transition reply) is established, and the RT state changes to the RT1 state. Transition.

また、MB遊技状態を除く遊技状態(より詳細には、RT2状態)において、「F_RT3移行_213」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順3」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。
一方、停止操作順序が「打順3」以外であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。
In addition, in the gaming state (more specifically, the RT2 state) excluding the MB gaming state, "F_RT3 transition_213" is a pushing order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 3". , one of the winning "RT3 shift" (RT3 shift reply) is established regardless of the timing of the stop operation, and the RT state shifts to the RT3 state.
On the other hand, if the stop operation order is other than "batting order 3", regardless of the timing of the stop operation, one of the winning "RT1 transition" (RT1 transition reply) is established, and the RT state changes to the RT1 state. Transition.

また、MB遊技状態を除く遊技状態(より詳細には、RT2状態)において、「F_RT3移行_231」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。
一方、停止操作順序が「打順4」以外であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。
In addition, in the gaming state (more specifically, the RT2 state) excluding the MB gaming state, "F_RT3 shift_231" is a pushing order combination, and when it is determined as an internal winning combination, the stop operation order is "4th batting order". , one of the winning "RT3 shift" (RT3 shift reply) is established regardless of the timing of the stop operation, and the RT state shifts to the RT3 state.
On the other hand, if the stop operation order is other than "4", regardless of the timing of the stop operation, one of the winning "RT1 transition" (RT1 transition reply) is established, and the RT state changes to the RT1 state. Transition.

また、MB遊技状態を除く遊技状態(より詳細には、RT2状態)において、「F_RT3移行_312」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順5」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。
一方、停止操作順序が「打順5」以外であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。
In addition, in the gaming state (more specifically, the RT2 state) excluding the MB gaming state, "F_RT3 transition_312" is a pushing order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 5". , one of the winning "RT3 shift" (RT3 shift reply) is established regardless of the timing of the stop operation, and the RT state shifts to the RT3 state.
On the other hand, if the stop operation order is other than "batting order 5", regardless of the timing of the stop operation, one of the winning "RT1 transition" (RT1 transition reply) is established, and the RT state changes to the RT1 state. Transition.

また、MB遊技状態を除く遊技状態(より詳細には、RT2状態)において、「F_RT3移行_321」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。
一方、停止操作順序が「打順6」以外であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。
In addition, in the gaming state (more specifically, the RT2 state) excluding the MB gaming state, "F_RT3 transition_321" is a pushing order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 6". , one of the winning "RT3 shift" (RT3 shift reply) is established regardless of the timing of the stop operation, and the RT state shifts to the RT3 state.
On the other hand, if the stop operation order is other than "batting order 6", regardless of the timing of the stop operation, one of the winning "RT1 transition" (RT1 transition reply) is established, and the RT state changes to the RT1 state. Transition.

また、MB遊技状態を除く遊技状態(より詳細には、RT3状態)において、「F_RT4移行_123」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順1」であれば、停止操作のタイミングにかかわらず、当籤している「RT4移行」(RT4移行リプ)のうちいずれかが成立し、RT状態がRT4状態に移行する。
一方、停止操作順序が「打順2」~「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。また、停止操作順序が「打順5」及び「打順6」であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、RT状態がRT4状態にもRT1状態にも移行せず、RT3状態が維持される(維持)。
In addition, in the game state (more specifically, the RT3 state) excluding the MB game state, "F_RT4 transition_123" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 1". , one of the winning "RT4 shift" (RT4 shift reply) is established regardless of the timing of the stop operation, and the RT state shifts to the RT4 state.
On the other hand, if the stop operation order is "batting order 2" to "batting order 4", regardless of the timing of the stop operation, one of the winning "RT1 transition" (RT1 transition reply) is established, and the RT state transitions to the RT1 state. Further, if the stop operation order is "batting order 5" and "batting order 6", regardless of the timing of the stop operation, one of the other winning replay combinations is established, and the RT state is changed to the RT4 state. The RT3 state is maintained without transitioning to the RT1 state (maintenance).

また、MB遊技状態を除く遊技状態(より詳細には、RT3状態)において、「F_RT4移行_132」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順2」であれば、停止操作のタイミングにかかわらず、当籤している「RT4移行」(RT4移行リプ)のうちいずれかが成立し、RT状態がRT4状態に移行する。
一方、停止操作順序が「打順1」、「打順5」及び「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。また、停止操作順序が「打順3」及び「打順4」であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、RT状態がRT4状態にもRT1状態にも移行せず、RT3状態が維持される(維持)。
In addition, in the gaming state (more specifically, the RT3 state) excluding the MB gaming state, "F_RT4 transition_132" is a pushing order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 2". , one of the winning "RT4 shift" (RT4 shift reply) is established regardless of the timing of the stop operation, and the RT state shifts to the RT4 state.
On the other hand, if the stop operation order is "batting order 1", "batting order 5", and "batting order 6", one of the winning "RT1 transition" (RT1 transition reply) is selected regardless of the timing of the stop operation. Established and the RT state transitions to the RT1 state. Further, if the stop operation order is "batting order 3" and "batting order 4", regardless of the timing of the stop operation, one of the other winning replay combinations is established, and the RT state changes to the RT4 state. The RT3 state is maintained without transitioning to the RT1 state (maintenance).

また、MB遊技状態を除く遊技状態(より詳細には、RT3状態)において、「F_RT4移行_213」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順3」であれば、停止操作のタイミングにかかわらず、当籤している「RT4移行」(RT4移行リプ)のうちいずれかが成立し、RT状態がRT4状態に移行する。
一方、停止操作順序が「打順4」~「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。また、停止操作順序が「打順1」及び「打順2」であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、RT状態がRT4状態にもRT1状態にも移行せず、RT3状態が維持される(維持)。
In addition, in the gaming state (more specifically, the RT3 state) excluding the MB gaming state, "F_RT4 transition_213" is a pushing order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 3". , one of the winning "RT4 shift" (RT4 shift reply) is established regardless of the timing of the stop operation, and the RT state shifts to the RT4 state.
On the other hand, if the order of the stop operation is "batting order 4" to "batting order 6", regardless of the timing of the stop operation, one of the winning "RT1 transition" (RT1 transition reply) is established, and the RT state transitions to the RT1 state. Further, if the stop operation order is "batting order 1" and "batting order 2", regardless of the timing of the stop operation, one of the other winning replay combinations is established, and the RT state changes to the RT4 state. The RT3 state is maintained without transitioning to the RT1 state (maintenance).

また、MB遊技状態を除く遊技状態(より詳細には、RT3状態)において、「F_RT4移行_231」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「RT4移行」(RT4移行リプ)のうちいずれかが成立し、RT状態がRT4状態に移行する。
一方、停止操作順序が「打順1」~「打順3」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。また、停止操作順序が「打順5」及び「打順6」であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、RT状態がRT4状態にもRT1状態にも移行せず、RT3状態が維持される(維持)。
In addition, in the gaming state (more specifically, the RT3 state) excluding the MB gaming state, "F_RT4 transition_231" is a pushing order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 4". , one of the winning "RT4 shift" (RT4 shift reply) is established regardless of the timing of the stop operation, and the RT state shifts to the RT4 state.
On the other hand, if the stop operation order is "batting order 1" to "batting order 3", regardless of the timing of the stop operation, one of the winning "RT1 transition" (RT1 transition reply) is established, and the RT state transitions to the RT1 state. Further, if the stop operation order is "batting order 5" and "batting order 6", regardless of the timing of the stop operation, one of the other winning replay combinations is established, and the RT state is changed to the RT4 state. The RT3 state is maintained without transitioning to the RT1 state (maintenance).

また、MB遊技状態を除く遊技状態(より詳細には、RT3状態)において、「F_RT4移行_312」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順5」であれば、停止操作のタイミングにかかわらず、当籤している「RT4移行」(RT4移行リプ)のうちいずれかが成立し、RT状態がRT4状態に移行する。
一方、停止操作順序が「打順1」、「打順2」及び「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。また、停止操作順序が「打順3」及び「打順4」であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、RT状態がRT4状態にもRT1状態にも移行せず、RT3状態が維持される(維持)。
In addition, in the gaming state (more specifically, the RT3 state) excluding the MB gaming state, "F_RT4 shift_312" is a pushing order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 5". , one of the winning "RT4 shift" (RT4 shift reply) is established regardless of the timing of the stop operation, and the RT state shifts to the RT4 state.
On the other hand, if the stop operation order is "batting order 1", "batting order 2" and "batting order 6", one of the winning "RT1 transition" (RT1 transition reply) is selected regardless of the timing of the stop operation. Established and the RT state transitions to the RT1 state. Further, if the stop operation order is "batting order 3" and "batting order 4", regardless of the timing of the stop operation, one of the other winning replay combinations is established, and the RT state changes to the RT4 state. The RT3 state is maintained without transitioning to the RT1 state (maintenance).

また、MB遊技状態を除く遊技状態(より詳細には、RT3状態)において、「F_RT4移行_321」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「RT4移行」(RT4移行リプ)のうちいずれかが成立し、RT状態がRT4状態に移行する。
一方、停止操作順序が「打順3」~「打順5」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。また、停止操作順序が「打順1」及び「打順2」であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、RT状態がRT4状態にもRT1状態にも移行せず、RT3状態が維持される(維持)。
In addition, in the gaming state (more specifically, the RT3 state) excluding the MB gaming state, "F_RT4 transition_321" is a pushing order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 6". , one of the winning "RT4 shift" (RT4 shift reply) is established regardless of the timing of the stop operation, and the RT state shifts to the RT4 state.
On the other hand, if the stop operation order is "batting order 3" to "batting order 5", regardless of the timing of the stop operation, one of the winning "RT1 transition" (RT1 transition reply) is established, and the RT state transitions to the RT1 state. Further, if the stop operation order is "batting order 1" and "batting order 2", regardless of the timing of the stop operation, one of the other winning replay combinations is established, and the RT state changes to the RT4 state. The RT3 state is maintained without transitioning to the RT1 state (maintenance).

また、MB遊技状態を除く遊技状態(より詳細には、RT4状態)において、「F_7リプA_1st」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順1」及び「打順2」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。また、停止操作順序が「打順3」及び「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。また、停止操作順序が「打順5」及び「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。 In addition, in the gaming state (more specifically, the RT4 state) excluding the MB gaming state, "F_7 Lip A_1st" is a pushing order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order 1". ' and 'Battering order 2', one of the winning '7 matching reps' is established regardless of the timing of the stop operation. Also, if the stop operation order is "batting order 3" and "batting order 4", regardless of the timing of the stop operation, one of the winning "RT3 transition" (RT3 transition reply) is established, and the RT state transitions to the RT3 state. Also, if the stop operation order is "batting order 5" and "batting order 6", regardless of the timing of the stop operation, one of the winning "RT1 transition" (RT1 transition reply) is established, and the RT state transitions to the RT1 state.

また、MB遊技状態を除く遊技状態(より詳細には、RT4状態)において、「F_7リプB_1st」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順1」及び「打順2」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。また、停止操作順序が「打順5」及び「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。また、停止操作順序が「打順3」及び「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。 In addition, in the gaming state (more specifically, the RT4 state) excluding the MB gaming state, "F_7 Lip B_1st" is a pushing order, and when it is determined as an internal winning combination, the stop operation order is "batting order 1". ' and 'Battering order 2', one of the winning '7 matching reps' is established regardless of the timing of the stop operation. Also, if the stop operation order is "batting order 5" and "batting order 6", regardless of the timing of the stop operation, one of the winning "RT3 transition" (RT3 transition reply) is established, and the RT state transitions to the RT3 state. Also, if the stop operation order is "batting order 3" and "batting order 4", regardless of the timing of the stop operation, one of the winning "RT1 transition" (RT1 transition reply) is established, and the RT state transitions to the RT1 state.

また、MB遊技状態を除く遊技状態(より詳細には、RT4状態)において、「F_7リプA_2nd」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順3」及び「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。また、停止操作順序が「打順5」及び「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。また、停止操作順序が「打順1」及び「打順2」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。 In addition, in the gaming state (more specifically, the RT4 state) excluding the MB gaming state, "F_7 Lip A_2nd" is a pushing order, and when it is determined as an internal winning combination, the stop operation order is "batting order 3". ' and '4th batting order', one of the winning '7 matching reps' is established irrespective of the timing of the stop operation. Also, if the stop operation order is "batting order 5" and "batting order 6", regardless of the timing of the stop operation, one of the winning "RT3 transition" (RT3 transition reply) is established, and the RT state transitions to the RT3 state. Also, if the stop operation order is "batting order 1" and "batting order 2", regardless of the timing of the stop operation, one of the winning "RT1 transition" (RT1 transition reply) is established, and the RT state transitions to the RT1 state.

また、MB遊技状態を除く遊技状態(より詳細には、RT4状態)において、「F_7リプB_2nd」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順3」及び「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。また、停止操作順序が「打順1」及び「打順2」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。また、停止操作順序が「打順5」及び「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。 In addition, in the gaming state (more specifically, the RT4 state) excluding the MB gaming state, "F_7 Lip B_2nd" is a pushing order, and when it is determined as an internal winning combination, the stop operation order is "batting order 3". ' and '4th batting order', one of the winning '7 matching reps' is established irrespective of the timing of the stop operation. Also, if the stop operation order is "batting order 1" and "batting order 2", regardless of the timing of the stop operation, one of the winning "RT3 transition" (RT3 transition reply) is established, and the RT state transitions to the RT3 state. Also, if the stop operation order is "batting order 5" and "batting order 6", regardless of the timing of the stop operation, one of the winning "RT1 transition" (RT1 transition reply) is established, and the RT state transitions to the RT1 state.

また、MB遊技状態を除く遊技状態(より詳細には、RT4状態)において、「F_7リプA_3rd」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順5」及び「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。また、停止操作順序が「打順1」及び「打順2」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。また、停止操作順序が「打順3」及び「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。 In addition, in the gaming state (more specifically, the RT4 state) excluding the MB gaming state, "F_7 Rep A_3rd" is a pushing order, and when it is determined as an internal winning combination, the stop operation order is "batting order 5". ' and 'batting order 6', one of the winning '7 matching reps' is established irrespective of the timing of the stop operation. Also, if the stop operation order is "batting order 1" and "batting order 2", regardless of the timing of the stop operation, one of the winning "RT3 transition" (RT3 transition reply) is established, and the RT state transitions to the RT3 state. Also, if the stop operation order is "batting order 3" and "batting order 4", regardless of the timing of the stop operation, one of the winning "RT1 transition" (RT1 transition reply) is established, and the RT state transitions to the RT1 state.

また、MB遊技状態を除く遊技状態(より詳細には、RT4状態)において、「F_7リプB_3rd」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順5」及び「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。また、停止操作順序が「打順3」及び「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。また、停止操作順序が「打順1」及び「打順2」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。 In addition, in the game state (more specifically, the RT4 state) excluding the MB game state, "F_7 Lip B_3rd" is a pushing order, and when it is determined as an internal winning combination, the stop operation order is "batting order 5". ' and 'batting order 6', one of the winning '7 matching reps' is established irrespective of the timing of the stop operation. Also, if the stop operation order is "batting order 3" and "batting order 4", regardless of the timing of the stop operation, one of the winning "RT3 transition" (RT3 transition reply) is established, and the RT state transitions to the RT3 state. Also, if the stop operation order is "batting order 1" and "batting order 2", regardless of the timing of the stop operation, one of the winning "RT1 transition" (RT1 transition reply) is established, and the RT state transitions to the RT1 state.

また、MB遊技状態を除く遊技状態(より詳細には、RT4状態)において、「F_確7リプA_1st」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順1」及び「打順2」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。また、停止操作順序が「打順3」及び「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。また、停止操作順序が「打順5」及び「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。 In addition, in the gaming state (more specifically, the RT4 state) excluding the MB gaming state, "F_Koku 7 Rep A_1st" is a pushing order combination, and when it is determined as an internal winning combination, the stop operation order is " If the batting order is 1” and ”batting order 2”, one of the winning “7 matching reps” is established regardless of the timing of the stop operation. Also, if the stop operation order is "batting order 3" and "batting order 4", regardless of the timing of the stop operation, one of the winning "RT3 transition" (RT3 transition reply) is established, and the RT state transitions to the RT3 state. Also, if the stop operation order is "batting order 5" and "batting order 6", regardless of the timing of the stop operation, one of the winning "RT1 transition" (RT1 transition reply) is established, and the RT state transitions to the RT1 state.

また、MB遊技状態を除く遊技状態(より詳細には、RT4状態)において、「F_確7リプB_1st」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順1」及び「打順2」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。また、停止操作順序が「打順5」及び「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。また、停止操作順序が「打順3」及び「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。 In addition, in the gaming state (more specifically, the RT4 state) excluding the MB gaming state, "F_Koku 7 Lip B_1st" is a pushing order combination, and when it is determined as an internal winning combination, the stop operation order is " If the batting order is 1” and ”batting order 2”, one of the winning “7 matching reps” is established regardless of the timing of the stop operation. Also, if the stop operation order is "batting order 5" and "batting order 6", regardless of the timing of the stop operation, one of the winning "RT3 transition" (RT3 transition reply) is established, and the RT state transitions to the RT3 state. Also, if the stop operation order is "batting order 3" and "batting order 4", regardless of the timing of the stop operation, one of the winning "RT1 transition" (RT1 transition reply) is established, and the RT state transitions to the RT1 state.

また、MB遊技状態を除く遊技状態(より詳細には、RT4状態)において、「F_確7リプA_2nd」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順3」及び「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。また、停止操作順序が「打順5」及び「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。また、停止操作順序が「打順1」及び「打順2」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。 In addition, in the gaming state (more specifically, the RT4 state) excluding the MB gaming state, "F_Koku 7 Rep A_2nd" is a push-up combination, and when it is determined as an internal winning combination, the stop operation order is " If the batting order is 3" and "batting order 4", then one of the winning "7 matching reps" is established regardless of the timing of the stop operation. Also, if the stop operation order is "batting order 5" and "batting order 6", regardless of the timing of the stop operation, one of the winning "RT3 transition" (RT3 transition reply) is established, and the RT state transitions to the RT3 state. Also, if the stop operation order is "batting order 1" and "batting order 2", regardless of the timing of the stop operation, one of the winning "RT1 transition" (RT1 transition reply) is established, and the RT state transitions to the RT1 state.

また、MB遊技状態を除く遊技状態(より詳細には、RT4状態)において、「F_確7リプB_2nd」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順3」及び「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。また、停止操作順序が「打順1」及び「打順2」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。また、停止操作順序が「打順5」及び「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。 In addition, in the gaming state (more specifically, the RT4 state) excluding the MB gaming state, "F_Takashi 7 Rep B_2nd" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is " If the batting order is 3" and "batting order 4", then one of the winning "7 matching reps" is established regardless of the timing of the stop operation. Also, if the stop operation order is "batting order 1" and "batting order 2", regardless of the timing of the stop operation, one of the winning "RT3 transition" (RT3 transition reply) is established, and the RT state transitions to the RT3 state. Also, if the stop operation order is "batting order 5" and "batting order 6", regardless of the timing of the stop operation, one of the winning "RT1 transition" (RT1 transition reply) is established, and the RT state transitions to the RT1 state.

また、MB遊技状態を除く遊技状態(より詳細には、RT4状態)において、「F_確7リプA_3rd」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順5」及び「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。また、停止操作順序が「打順1」及び「打順2」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。また、停止操作順序が「打順3」及び「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。 In addition, in the gaming state (more specifically, the RT4 state) excluding the MB gaming state, "F_Takashi 7 Rep A_3rd" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is " If the batting order is 5" and the "batting order 6", then one of the winning "7 matching reps" is established regardless of the timing of the stop operation. Also, if the stop operation order is "batting order 1" and "batting order 2", regardless of the timing of the stop operation, one of the winning "RT3 transition" (RT3 transition reply) is established, and the RT state transitions to the RT3 state. Also, if the stop operation order is "batting order 3" and "batting order 4", regardless of the timing of the stop operation, one of the winning "RT1 transition" (RT1 transition reply) is established, and the RT state transitions to the RT1 state.

また、MB遊技状態を除く遊技状態(より詳細には、RT4状態)において、「F_確7リプB_3rd」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順5」及び「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。また、停止操作順序が「打順3」及び「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「RT3移行」(RT3移行リプ)のうちいずれかが成立し、RT状態がRT3状態に移行する。また、停止操作順序が「打順1」及び「打順2」であれば、停止操作のタイミングにかかわらず、当籤している「RT1移行」(RT1移行リプ)のうちいずれかが成立し、RT状態がRT1状態に移行する。 In addition, in the gaming state (more specifically, the RT4 state) excluding the MB gaming state, "F_Toku 7 Rep B_3rd" is a pushing order, and when it is determined as an internal winning combination, the stop operation order is " If the batting order is 5" and the "batting order 6", then one of the winning "7 matching reps" is established regardless of the timing of the stop operation. Also, if the stop operation order is "batting order 3" and "batting order 4", regardless of the timing of the stop operation, one of the winning "RT3 transition" (RT3 transition reply) is established, and the RT state transitions to the RT3 state. Also, if the stop operation order is "batting order 1" and "batting order 2", regardless of the timing of the stop operation, one of the winning "RT1 transition" (RT1 transition reply) is established, and the RT state transitions to the RT1 state.

また、MB遊技状態を除く遊技状態(より詳細には、RT1~RT3状態)において、「F_7リプ_123」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順1」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。一方、停止操作順序が「打順1」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、現在のRT状態が維持される(維持)。 In addition, in game states (more specifically, RT1 to RT3 states) excluding the MB game state, "F_7 reply_123" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is " If the batting order is 1", one of the winning "7 matching reps" is established regardless of the timing of the stop operation. On the other hand, if the stop operation order is other than "batting order 1", regardless of the timing of the stop operation, one of the other winning replay combinations is established, and the current RT state is maintained (maintenance). .

また、MB遊技状態を除く遊技状態(より詳細には、RT1~RT3状態)において、「F_7リプ_132」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順2」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。一方、停止操作順序が「打順2」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、現在のRT状態が維持される(維持)。 Also, in gaming states (more specifically, RT1 to RT3 states) excluding the MB gaming state, "F_7 Rep_132" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is " If the batting order is 2", one of the winning "7 matching reps" is established regardless of the timing of the stop operation. On the other hand, if the stop operation order is other than "batting order 2", regardless of the timing of the stop operation, one of the other winning replay combinations is established, and the current RT state is maintained (maintenance). .

また、MB遊技状態を除く遊技状態(より詳細には、RT1~RT3状態)において、「F_7リプ_213」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順3」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。一方、停止操作順序が「打順3」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、現在のRT状態が維持される(維持)。 Also, in gaming states (more specifically, RT1 to RT3 states) excluding the MB gaming state, "F_7 Rep_213" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is " If the batting order is 3", one of the winning "7 matching reps" is established regardless of the timing of the stop operation. On the other hand, if the stop operation order is other than "batting order 3", regardless of the timing of the stop operation, one of the other winning replay combinations is established, and the current RT state is maintained (maintenance). .

また、MB遊技状態を除く遊技状態(より詳細には、RT1~RT3状態)において、「F_7リプ_231」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。一方、停止操作順序が「打順4」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、現在のRT状態が維持される(維持)。 Also, in gaming states (more specifically, RT1 to RT3 states) excluding the MB gaming state, "F_7 Rep_231" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is " If the batting order is 4", one of the winning "7 matching reps" is established regardless of the timing of the stop operation. On the other hand, if the stop operation order is other than "batting order 4", regardless of the timing of the stop operation, one of the other winning replay combinations is established, and the current RT state is maintained (maintenance). .

また、MB遊技状態を除く遊技状態(より詳細には、RT1~RT3状態)において、「F_7リプ_312」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順5」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。一方、停止操作順序が「打順5」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、現在のRT状態が維持される(維持)。 Also, in gaming states (more specifically, RT1 to RT3 states) excluding the MB gaming state, "F_7 Rep_312" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is " If the batting order is 5", one of the winning "7 matching reps" is established regardless of the timing of the stop operation. On the other hand, if the stop operation order is other than "batting order 5", regardless of the timing of the stop operation, one of the other winning replay combinations is established, and the current RT state is maintained (maintenance). .

また、MB遊技状態を除く遊技状態(より詳細には、RT1~RT3状態)において、「F_7リプ_321」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「7揃いリプ」のうちいずれかが成立する。一方、停止操作順序が「打順6」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、現在のRT状態が維持される(維持)。 In addition, in game states (more specifically, RT1 to RT3 states) excluding the MB game state, "F_7 reply_321" is a push order combination, and when it is determined as an internal winning combination, the stop operation order is " If the batting order is 6", one of the winning "7 matching reps" is established regardless of the timing of the stop operation. On the other hand, if the stop operation order is other than "batting order 6", regardless of the timing of the stop operation, one of the other winning replay combinations is established, and the current RT state is maintained (maintenance). .

また、MB遊技状態を除く遊技状態(より詳細には、RT3状態)において、「F_チャンスリプ_123」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順1」であれば、停止操作のタイミングにかかわらず、当籤している「チャンスリプ」のうちいずれかが成立する。一方、停止操作順序が「打順1」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、現在のRT状態が維持される(維持)。 In addition, in the gaming state (more specifically, the RT3 state) excluding the MB gaming state, "F_chanlip_123" is a pushing order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order". 1”, one of the winning “chance slips” is established regardless of the timing of the stop operation. On the other hand, if the stop operation order is other than "batting order 1", regardless of the timing of the stop operation, one of the other winning replay combinations is established, and the current RT state is maintained (maintenance). .

また、MB遊技状態を除く遊技状態(より詳細には、RT3状態)において、「F_チャンスリプ_132」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順2」であれば、停止操作のタイミングにかかわらず、当籤している「チャンスリプ」のうちいずれかが成立する。一方、停止操作順序が「打順2」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、現在のRT状態が維持される(維持)。 In addition, in the gaming state (more specifically, the RT3 state) excluding the MB gaming state, "F_chanlip_132" is a pushing order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order". 2”, one of the winning “chance slips” is established regardless of the timing of the stop operation. On the other hand, if the stop operation order is other than "batting order 2", regardless of the timing of the stop operation, one of the other winning replay combinations is established, and the current RT state is maintained (maintenance). .

また、MB遊技状態を除く遊技状態(より詳細には、RT3状態)において、「F_チャンスリプ_213」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順3」であれば、停止操作のタイミングにかかわらず、当籤している「チャンスリプ」のうちいずれかが成立する。一方、停止操作順序が「打順3」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、現在のRT状態が維持される(維持)。 In addition, in the gaming state (more specifically, the RT3 state) excluding the MB gaming state, "F_chanlip_213" is a pushing order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order". 3”, one of the winning “chance slips” is established regardless of the timing of the stop operation. On the other hand, if the stop operation order is other than "batting order 3", regardless of the timing of the stop operation, one of the other winning replay combinations is established, and the current RT state is maintained (maintenance). .

また、MB遊技状態を除く遊技状態(より詳細には、RT3状態)において、「F_チャンスリプ_231」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順4」であれば、停止操作のタイミングにかかわらず、当籤している「チャンスリプ」のうちいずれかが成立する。一方、停止操作順序が「打順4」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、現在のRT状態が維持される(維持)。 In addition, in the game state (more specifically, the RT3 state) excluding the MB game state, "F_chanlip_231" is a pushing order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order". 4", one of the winning "chance slips" is established regardless of the timing of the stop operation. On the other hand, if the stop operation order is other than "batting order 4", regardless of the timing of the stop operation, one of the other winning replay combinations is established, and the current RT state is maintained (maintenance). .

また、MB遊技状態を除く遊技状態(より詳細には、RT3状態)において、「F_チャンスリプ_312」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順5」であれば、停止操作のタイミングにかかわらず、当籤している「チャンスリプ」のうちいずれかが成立する。一方、停止操作順序が「打順5」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、現在のRT状態が維持される(維持)。 In addition, in the gaming state (more specifically, the RT3 state) excluding the MB gaming state, "F_chanlip_312" is a pushing order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order". 5", one of the winning "chance slips" is established regardless of the timing of the stop operation. On the other hand, if the stop operation order is other than "batting order 5", regardless of the timing of the stop operation, one of the other winning replay combinations is established, and the current RT state is maintained (maintenance). .

また、MB遊技状態を除く遊技状態(より詳細には、RT3状態)において、「F_チャンスリプ_321」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順6」であれば、停止操作のタイミングにかかわらず、当籤している「チャンスリプ」のうちいずれかが成立する。一方、停止操作順序が「打順6」以外であれば、停止操作のタイミングにかかわらず、当籤しているその他のリプレイ役のうちいずれかが成立し、現在のRT状態が維持される(維持)。 In addition, in the gaming state (more specifically, the RT3 state) excluding the MB gaming state, "F_chanlip_321" is a pushing order combination, and when it is determined as an internal winning combination, the stop operation order is "batting order". 6", one of the winning "chance slips" is established regardless of the timing of the stop operation. On the other hand, if the stop operation order is other than "batting order 6", regardless of the timing of the stop operation, one of the other winning replay combinations is established, and the current RT state is maintained (maintenance). .

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT4状態)において、「F_6択ベル_123A」及び「F_6択ベル_123B」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順1」であれば、停止操作のタイミングにかかわらず、「10枚(ベル)」が成立し、10枚のメダルが払い出される。一方、停止操作順序が「打順1」以外であれば、停止操作のタイミングが適切なタイミングであれば、当籤している「1枚」が成立し、1枚のメダルが払い出されるが、停止操作のタイミングが適切なタイミングでなければ、対応付けられた「RT1移行図柄」のいずれかが成立する。この場合、RT状態がRT0状態、及びRT2~RT4状態であれば、RT1状態に移行する。なお、停止操作のタイミングが適切なタイミングであるか否かは、停止操作順序が「打順2」の場合(すなわち、第1停止操作の停止操作順序が適切である場合)、第3停止操作時の全ての停止操作のタイミングのうちの1/2のタイミングが適切なタイミングとなり(「1枚(1/2)」)、停止操作順序が「打順1」及び「打順2」以外の場合(すなわち、第1停止操作の停止操作順序が適切でない場合)、第2停止操作時の全ての停止操作のタイミングのうちの1/4、及び第3停止操作時の全ての停止操作のタイミングのうちの1/2(すなわち、全体として、1/4×1/2=1/8)のタイミングが適切なタイミングとなる(「1枚(1/8)」)。なお、RT5状態では、優先的に停止制御される図柄の組合せが変動し、停止操作順序が「打順1」及び「打順2」以外の場合、停止操作のタイミングにかかわらず、「10枚(ベル)」が成立し、10枚のメダルが払い出される。 In addition, in game states (more specifically, RT0 to RT4 states) excluding the MB game state, "F_6 option bell_123A" and "F_6 option bell_123B" are pushing order roles and are determined as internal winning roles. In this case, if the stop operation order is "batting order 1", regardless of the timing of the stop operation, "10 (bell)" is established and 10 medals are paid out. On the other hand, if the stop operation order is other than "batting order 1", if the timing of the stop operation is appropriate, the winning "1 medal" is established and one medal is paid out, but the stop operation is performed. is not an appropriate timing, one of the associated "RT1 transition symbols" is established. In this case, if the RT state is the RT0 state and the RT2 to RT4 states, the state is shifted to the RT1 state. Whether or not the timing of the stop operation is appropriate is determined when the stop operation order is "batting order 2" (that is, when the stop operation order of the first stop operation is appropriate), when the third stop operation is performed. 1/2 of all stop operation timings are appropriate timings (“1 card (1/2)”), and the stop operation order is other than “batting order 1” and “batting order 2” (i.e. , when the stop operation order of the first stop operation is not appropriate), 1/4 of all stop operation timings during the second stop operation, and all stop operation timings during the third stop operation The appropriate timing is 1/2 (that is, 1/4×1/2=1/8 as a whole) (“1 sheet (1/8)”). In the RT5 state, the combination of symbols that are preferentially stopped and controlled varies, and if the stop operation order is other than "batting order 1" and "batting order 2", regardless of the timing of the stop operation, "10 symbols (bell )” is established, and 10 medals are paid out.

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT4状態)において、「F_6択ベル_132A」及び「F_6択ベル_132B」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順2」であれば、停止操作のタイミングにかかわらず、「10枚(ベル)」が成立し、10枚のメダルが払い出される。一方、停止操作順序が「打順2」以外であれば、停止操作のタイミングが適切なタイミングであれば、当籤している「1枚」が成立し、1枚のメダルが払い出されるが、停止操作のタイミングが適切なタイミングでなければ、対応付けられた「RT1移行図柄」のいずれかが成立する。この場合、RT状態がRT0状態、及びRT2~RT4状態であれば、RT1状態に移行する。なお、停止操作のタイミングが適切なタイミングであるか否かは、停止操作順序が「打順1」の場合(すなわち、第1停止操作の停止操作順序が適切である場合)、第3停止操作時の全ての停止操作のタイミングのうちの1/2のタイミングが適切なタイミングとなり(「1枚(1/2)」)、停止操作順序が「打順2」及び「打順1」以外の場合(すなわち、第1停止操作の停止操作順序が適切でない場合)、第2停止操作時の全ての停止操作のタイミングのうちの1/4、及び第3停止操作時の全ての停止操作のタイミングのうちの1/2(すなわち、全体として、1/4×1/2=1/8)のタイミングが適切なタイミングとなる(「1枚(1/8)」)。なお、RT5状態では、優先的に停止制御される図柄の組合せが変動し、停止操作順序が「打順2」及び「打順1」以外の場合、停止操作のタイミングにかかわらず、「10枚(ベル)」が成立し、10枚のメダルが払い出される。 In addition, in game states (more specifically, RT0 to RT4 states) excluding the MB game state, "F_6 option bell_132A" and "F_6 option bell_132B" are pushing order roles and are determined as internal winning roles. In this case, if the stop operation order is "batting order 2", regardless of the timing of the stop operation, "10 (bell)" is established and 10 medals are paid out. On the other hand, if the order of the stop operation is other than "batting order 2", if the timing of the stop operation is appropriate, the winning "one medal" is established and one medal is paid out, but the stop operation is performed. is not an appropriate timing, one of the associated "RT1 transition symbols" is established. In this case, if the RT state is the RT0 state and the RT2 to RT4 states, the state is shifted to the RT1 state. Whether or not the timing of the stop operation is appropriate is determined when the stop operation order is "batting order 1" (that is, when the stop operation order of the first stop operation is appropriate), when the third stop operation is performed. 1/2 of all stop operation timings are appropriate timings (“1 card (1/2)”), and the stop operation order is other than “batting order 2” and “batting order 1” (i.e. , when the stop operation order of the first stop operation is not appropriate), 1/4 of all stop operation timings during the second stop operation, and all stop operation timings during the third stop operation The appropriate timing is 1/2 (that is, 1/4×1/2=1/8 as a whole) (“1 sheet (1/8)”). In the RT5 state, the combination of symbols that are preferentially stopped and controlled varies, and if the stop operation order is other than "batting order 2" and "batting order 1", regardless of the timing of the stop operation, "10 symbols (bell )” is established, and 10 medals are paid out.

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT4状態)において、「F_6択ベル_213A」及び「F_6択ベル_213B」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順3」であれば、停止操作のタイミングにかかわらず、「10枚(ベル)」が成立し、10枚のメダルが払い出される。一方、停止操作順序が「打順3」以外であれば、停止操作のタイミングが適切なタイミングであれば、当籤している「1枚」が成立し、1枚のメダルが払い出されるが、停止操作のタイミングが適切なタイミングでなければ、対応付けられた「RT1移行図柄」のいずれかが成立する。この場合、RT状態がRT0状態、及びRT2~RT4状態であれば、RT1状態に移行する。なお、停止操作のタイミングが適切なタイミングであるか否かは、停止操作順序が「打順4」の場合(すなわち、第1停止操作の停止操作順序が適切である場合)、第3停止操作時の全ての停止操作のタイミングのうちの1/2のタイミングが適切なタイミングとなり(「1枚(1/2)」)、停止操作順序が「打順3」及び「打順4」以外の場合(すなわち、第1停止操作の停止操作順序が適切でない場合)、第2停止操作時の全ての停止操作のタイミングのうちの1/4、及び第3停止操作時の全ての停止操作のタイミングのうちの1/2(すなわち、全体として、1/4×1/2=1/8)のタイミングが適切なタイミングとなる(「1枚(1/8)」)。なお、RT5状態では、優先的に停止制御される図柄の組合せが変動し、停止操作順序が「打順3」及び「打順4」以外の場合、停止操作のタイミングにかかわらず、「10枚(ベル)」が成立し、10枚のメダルが払い出される。 In addition, in game states (more specifically, RT0 to RT4 states) excluding the MB game state, "F_6 option bell_213A" and "F_6 option bell_213B" are pushing order roles and are determined as internal winning roles. In this case, if the order of the stop operation is "3rd in batting order", regardless of the timing of the stop operation, "10 (bell)" is established and 10 medals are paid out. On the other hand, if the order of the stop operation is other than "3", and the timing of the stop operation is appropriate, the winning "1 medal" is established and one medal is paid out, but the stop operation is performed. is not an appropriate timing, one of the associated "RT1 transition symbols" is established. In this case, if the RT state is the RT0 state and the RT2 to RT4 states, the state is shifted to the RT1 state. Whether or not the timing of the stop operation is appropriate is determined when the stop operation order is "4" (that is, when the stop operation order of the first stop operation is appropriate) and when the third stop operation is performed. 1/2 of all stop operation timings are appropriate timings ("1 card (1/2)"), and the stop operation order is other than "batting order 3" and "batting order 4" (i.e. , when the stop operation order of the first stop operation is not appropriate), 1/4 of all stop operation timings during the second stop operation, and all stop operation timings during the third stop operation The appropriate timing is 1/2 (that is, 1/4×1/2=1/8 as a whole) (“1 sheet (1/8)”). In the RT5 state, the combination of symbols that are preferentially stopped and controlled varies, and if the stop operation order is other than "batting order 3" and "batting order 4", regardless of the timing of the stop operation, "10 symbols (bell )” is established, and 10 medals are paid out.

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT4状態)において、「F_6択ベル_231A」及び「F_6択ベル_231B」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順4」であれば、停止操作のタイミングにかかわらず、「10枚(ベル)」が成立し、10枚のメダルが払い出される。一方、停止操作順序が「打順4」以外であれば、停止操作のタイミングが適切なタイミングであれば、当籤している「1枚」が成立し、1枚のメダルが払い出されるが、停止操作のタイミングが適切なタイミングでなければ、対応付けられた「RT1移行図柄」のいずれかが成立する。この場合、RT状態がRT0状態、及びRT2~RT4状態であれば、RT1状態に移行する。なお、停止操作のタイミングが適切なタイミングであるか否かは、停止操作順序が「打順3」の場合(すなわち、第1停止操作の停止操作順序が適切である場合)、第3停止操作時の全ての停止操作のタイミングのうちの1/2のタイミングが適切なタイミングとなり(「1枚(1/2)」)、停止操作順序が「打順4」及び「打順3」以外の場合(すなわち、第1停止操作の停止操作順序が適切でない場合)、第2停止操作時の全ての停止操作のタイミングのうちの1/4、及び第3停止操作時の全ての停止操作のタイミングのうちの1/2(すなわち、全体として、1/4×1/2=1/8)のタイミングが適切なタイミングとなる(「1枚(1/8)」)。なお、RT5状態では、優先的に停止制御される図柄の組合せが変動し、停止操作順序が「打順4」及び「打順3」以外の場合、停止操作のタイミングにかかわらず、「10枚(ベル)」が成立し、10枚のメダルが払い出される。 In addition, in game states (more specifically, RT0 to RT4 states) excluding the MB game state, "F_6 option bell_231A" and "F_6 option bell_231B" are pushing order roles and are determined as internal winning roles. In this case, if the order of the stop operation is "4th batting order", regardless of the timing of the stop operation, "10 (bell)" is established and 10 medals are paid out. On the other hand, if the order of the stop operation is other than "4", and the timing of the stop operation is appropriate, the winning "1 medal" is established and one medal is paid out, but the stop operation is performed. is not an appropriate timing, one of the associated "RT1 transition symbols" is established. In this case, if the RT state is the RT0 state and the RT2 to RT4 states, the state is shifted to the RT1 state. Whether or not the timing of the stop operation is appropriate is determined when the stop operation order is "throwing order 3" (that is, when the stop operation order of the first stop operation is appropriate), when the third stop operation is performed. 1/2 of all stop operation timings are appropriate timings (“1 card (1/2)”), and the stop operation order is other than “batting order 4” and “batting order 3” (i.e. , when the stop operation order of the first stop operation is not appropriate), 1/4 of all stop operation timings during the second stop operation, and all stop operation timings during the third stop operation The appropriate timing is 1/2 (that is, 1/4×1/2=1/8 as a whole) (“1 sheet (1/8)”). In the RT5 state, the combination of symbols that are preferentially stopped and controlled varies, and if the stop operation order is other than "batting order 4" and "batting order 3", regardless of the timing of the stop operation, "10 symbols (bell )” is established, and 10 medals are paid out.

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT4状態)において、「F_6択ベル_312A」及び「F_6択ベル_312B」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順5」であれば、停止操作のタイミングにかかわらず、「10枚(ベル)」が成立し、10枚のメダルが払い出される。一方、停止操作順序が「打順5」以外であれば、停止操作のタイミングが適切なタイミングであれば、当籤している「1枚」が成立し、1枚のメダルが払い出されるが、停止操作のタイミングが適切なタイミングでなければ、対応付けられた「RT1移行図柄」のいずれかが成立する。この場合、RT状態がRT0状態、及びRT2~RT4状態であれば、RT1状態に移行する。なお、停止操作のタイミングが適切なタイミングであるか否かは、停止操作順序が「打順6」の場合(すなわち、第1停止操作の停止操作順序が適切である場合)、第3停止操作時の全ての停止操作のタイミングのうちの1/2のタイミングが適切なタイミングとなり(「1枚(1/2)」)、停止操作順序が「打順5」及び「打順6」以外の場合(すなわち、第1停止操作の停止操作順序が適切でない場合)、第2停止操作時の全ての停止操作のタイミングのうちの1/4、及び第3停止操作時の全ての停止操作のタイミングのうちの1/2(すなわち、全体として、1/4×1/2=1/8)のタイミングが適切なタイミングとなる(「1枚(1/8)」)。なお、RT5状態では、優先的に停止制御される図柄の組合せが変動し、停止操作順序が「打順5」及び「打順6」以外の場合、停止操作のタイミングにかかわらず、「10枚(ベル)」が成立し、10枚のメダルが払い出される。 In addition, in game states (more specifically, RT0 to RT4 states) excluding the MB game state, "F_6-choice bell_312A" and "F_6-choice bell_312B" are the pushing order and are determined as internal wins. In this case, if the order of the stop operation is "fiveth in batting order", regardless of the timing of the stop operation, "10 (bell)" is established and 10 medals are paid out. On the other hand, if the order of the stop operation is other than the "fourth batting order", if the timing of the stop operation is appropriate, the winning "one medal" is established and one medal is paid out, but the stop operation is performed. is not an appropriate timing, one of the associated "RT1 transition symbols" is established. In this case, if the RT state is the RT0 state and the RT2 to RT4 states, the state is shifted to the RT1 state. Whether or not the timing of the stop operation is appropriate is determined at the time of the third stop operation when the stop operation order is "batting order 6" (that is, when the stop operation order of the first stop operation is appropriate). 1/2 of all stop operation timings are appropriate timings (“1 card (1/2)”), and the stop operation order is other than “batting order 5” and “batting order 6” (i.e. , when the stop operation order of the first stop operation is not appropriate), 1/4 of all stop operation timings during the second stop operation, and all stop operation timings during the third stop operation The appropriate timing is 1/2 (that is, 1/4×1/2=1/8 as a whole) (“1 sheet (1/8)”). In the RT5 state, the combination of symbols that are preferentially stopped and controlled varies, and if the stop operation order is other than "batting order 5" and "batting order 6", regardless of the timing of the stop operation, "10 symbols (bell )” is established, and 10 medals are paid out.

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT4状態)において、「F_6択ベル_321A」及び「F_6択ベル_321B」は、押し順役であり、内部当籤役として決定された場合に、停止操作順序が「打順6」であれば、停止操作のタイミングにかかわらず、「10枚(ベル)」が成立し、10枚のメダルが払い出される。一方、停止操作順序が「打順6」以外であれば、停止操作のタイミングが適切なタイミングであれば、当籤している「1枚」が成立し、1枚のメダルが払い出されるが、停止操作のタイミングが適切なタイミングでなければ、対応付けられた「RT1移行図柄」のいずれかが成立する。この場合、RT状態がRT0状態、及びRT2~RT4状態であれば、RT1状態に移行する。なお、停止操作のタイミングが適切なタイミングであるか否かは、停止操作順序が「打順5」の場合(すなわち、第1停止操作の停止操作順序が適切である場合)、第3停止操作時の全ての停止操作のタイミングのうちの1/2のタイミングが適切なタイミングとなり(「1枚(1/2)」)、停止操作順序が「打順6」及び「打順5」以外の場合(すなわち、第1停止操作の停止操作順序が適切でない場合)、第2停止操作時の全ての停止操作のタイミングのうちの1/4、及び第3停止操作時の全ての停止操作のタイミングのうちの1/2(すなわち、全体として、1/4×1/2=1/8)のタイミングが適切なタイミングとなる(「1枚(1/8)」)。なお、RT5状態では、優先的に停止制御される図柄の組合せが変動し、停止操作順序が「打順6」及び「打順5」以外の場合、停止操作のタイミングにかかわらず、「10枚(ベル)」が成立し、10枚のメダルが払い出される。 In addition, in game states (more specifically, RT0 to RT4 states) excluding the MB game state, "F_6-choice bell_321A" and "F_6-choice bell_321B" are push-up roles and are determined as internal wins. In this case, if the order of the stop operation is "batting order 6", regardless of the timing of the stop operation, "10 (bell)" is established and 10 medals are paid out. On the other hand, if the order of the stop operation is other than "6", and the timing of the stop operation is appropriate, the winning "1 medal" is established and one medal is paid out, but the stop operation is performed. is not an appropriate timing, one of the associated "RT1 transition symbols" is established. In this case, if the RT state is the RT0 state and the RT2 to RT4 states, the state is shifted to the RT1 state. Whether or not the timing of the stop operation is appropriate is determined when the stop operation order is "fighting order 5" (that is, when the stop operation order of the first stop operation is appropriate), when the third stop operation is performed. 1/2 of all stop operation timings are appropriate timings (“1 card (1/2)”), and the stop operation order is other than “batting order 6” and “batting order 5” (i.e. , when the stop operation order of the first stop operation is not appropriate), 1/4 of all stop operation timings during the second stop operation, and all stop operation timings during the third stop operation The appropriate timing is 1/2 (that is, 1/4×1/2=1/8 as a whole) (“1 sheet (1/8)”). In the RT5 state, the combination of symbols that are preferentially stopped and controlled varies, and if the stop operation order is other than "batting order 6" and "batting order 5", regardless of the timing of the stop operation, "10 symbols (bell )” is established, and 10 medals are paid out.

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT5状態)において、「F_共通ベル」は、押し順役でなく、内部当籤役として決定された場合に、停止操作順序、及び停止操作のタイミングにかかわらず、「10枚(ベル)」が成立し、10枚のメダルが払い出される。 In addition, in game states (more specifically, RT0 to RT5 states) excluding the MB game state, when "F_common bell" is determined as an internal winning combination instead of a pushing order, the stop operation order and Regardless of the timing of the stop operation, "10 (Bell)" is established and 10 medals are paid out.

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT5状態)において、「F_T_レアベル」は、押し順役でなく、内部当籤役として決定された場合に、停止操作順序、及び停止操作のタイミングにかかわらず、「10枚(ベル:上段)」が成立し、10枚のメダルが払い出される。 In addition, in game states (more specifically, RT0 to RT5 states) excluding the MB game state, when "F_T_level" is determined as an internal winning combination instead of a pushing order, the stop operation order and stop Regardless of the timing of the operation, "10 (bell: upper row)" is established and 10 medals are paid out.

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT5状態)において、「F_B_レアベル」は、押し順役でなく、内部当籤役として決定された場合に、停止操作順序、及び停止操作のタイミングにかかわらず、「10枚(ベル:下段)」が成立し、10枚のメダルが払い出される。 In addition, in game states (more specifically, RT0 to RT5 states) excluding the MB game state, when "F_B_level" is determined as an internal winning combination instead of a pushing order, the stop operation order and stop Regardless of the timing of the operation, "10 (bell: lower row)" is established and 10 medals are paid out.

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT5状態)において、「F_C_レアベル」は、押し順役でなく、内部当籤役として決定された場合に、停止操作順序、及び停止操作のタイミングにかかわらず、「10枚(ベル:中段)」が成立し、10枚のメダルが払い出される。 In addition, in game states (more specifically, RT0 to RT5 states) excluding the MB game state, when "F_C_level" is determined as an internal winning combination instead of a pushing order, the stop operation order and stop Regardless of the timing of the operation, "10 (bell: middle row)" is established and 10 medals are paid out.

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT5状態)において、「F_1枚役A」及び「F_1枚役B」は、押し順役でなく、内部当籤役として決定された場合に、停止操作のタイミングが適切なタイミングであれば、当籤している「1枚」が成立し、1枚のメダルが払い出されるが、停止操作のタイミングが適切なタイミングでなければ、「取りこぼし」が発生し、メダルの払い出しは行われない。ただし、この場合、現在のRT状態は維持される。 In addition, in game states (more specifically, RT0 to RT5 states) excluding the MB game state, "F_1-card combination A" and "F_1-card combination B" are determined as internal winning combinations instead of push-in combinations. In this case, if the timing of the stop operation is appropriate, the winning "one medal" is established and one medal is paid out. ” will occur and medals will not be paid out. However, in this case, the current RT state is maintained.

また、RB遊技状態において、「F_RB役」は、押し順役でなく、内部当籤役として決定された場合に、停止操作順序、及び停止操作のタイミングにかかわらず、「10枚(ベル)」が成立し、10枚のメダルが払い出される。 In addition, in the RB gaming state, if the "F_RB hand" is determined as an internal winning hand instead of a pushing hand, "10 bells (bells)" will be played regardless of the stop operation order and the timing of the stop operation. It is established and 10 medals are paid out.

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT4状態)において、「F_MB_L」は、押し順役でなく、内部当籤役として決定された場合に、停止操作順序、及び停止操作のタイミングにかかわらず、「MB1」が成立し、遊技状態がMB遊技状態(MB1遊技状態)に移行する。 In addition, in game states (more specifically, RT0 to RT4 states) excluding the MB game state, when "F_MB_L" is determined as an internal winning combination instead of a pushing order, the stop operation order and the stop operation are determined. Regardless of the timing of , "MB1" is established, and the game state shifts to the MB game state (MB1 game state).

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT4状態)において、「F_MB_S」は、押し順役でなく、内部当籤役として決定された場合に、停止操作順序、及び停止操作のタイミングにかかわらず、「MB2」が成立し、遊技状態がMB遊技状態(MB2遊技状態)に移行する。 In addition, in game states (more specifically, RT0 to RT4 states) excluding the MB game state, when "F_MB_S" is determined as an internal winning combination instead of a pushing order, the stop operation order and the stop operation are determined. Regardless of the timing of , "MB2" is established, and the game state shifts to the MB game state (MB2 game state).

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT4状態。もっとも、上述したようにMB遊技状態を含んでもよい)において、「F_RB」は、押し順役でなく、内部当籤役として決定された場合に、「F_RB」が持越役となってその当籤状態が持ち越されるとともに、RT状態がRT5状態に移行し、停止操作のタイミングが適切なタイミングであれば、「RB」が成立し、遊技状態がRB遊技状態に移行する。一方、停止操作のタイミングが適切なタイミングでなければ、その単位遊技では「取りこぼし」が発生する。なお、「F_RB」が持ち越されている状態でリプレイ役又は小役が内部当籤役として決定された場合(下記の「F_RB+F_通常リプ」が内部当籤役として決定された場合も同様)には、ボーナス役である「F_RB」よりもリプレイ役及び小役のほうが優先的に停止制御されるため、停止操作のタイミングが適切なタイミングであっても、「RB」を成立させることができるのは、他の役が重複して当籤していない遊技に限られる。 In addition, in the game state excluding the MB game state (more specifically, the RT0 to RT4 state, although the MB game state may be included as described above), "F_RB" is not the winning hand but the internal winning hand. , "F_RB" becomes a carryover hand and the winning state is carried over, the RT state shifts to the RT5 state, and if the timing of the stop operation is appropriate, "RB" is established. Then, the game state shifts to the RB game state. On the other hand, if the timing of the stop operation is not appropriate, the unit game will be "lost". In addition, if a replay hand or a small hand is determined as an internal winning hand while "F_RB" is carried over (similarly when "F_RB+F_Normal Rep" below is determined as an internal winning hand), a bonus Since the replay combination and the minor combination are controlled to be stopped with priority over the combination "F_RB", even if the timing of the stop operation is appropriate, the "RB" can only be established by other players. It is limited to the game in which the combination of 's' is not won in duplicate.

また、MB遊技状態を除く遊技状態(より詳細には、RT0~RT4状態。もっとも、上述したようにMB遊技状態を含んでもよい)において、「F_RB+F_通常リプ」は、押し順役でなく、内部当籤役として決定された場合に、「F_RB」が持越役となってその当籤状態が持ち越されるとともに、RT状態がRT5状態に移行し、その単位遊技では、停止操作順序、及び停止操作のタイミングにかかわらず、当籤している「通常リプ」のうちいずれかが成立する。 In addition, in the game state excluding the MB game state (more specifically, the RT0 to RT4 state. However, as described above, the MB game state may be included), "F_RB + F_Normal Rep" is not a push order, but an internal When it is determined as a winning combination, "F_RB" becomes a carryover combination and the winning state is carried over, the RT state shifts to the RT5 state, and in the unit game, the stop operation order and the timing of the stop operation. Regardless, one of the winning "normal replies" will be established.

なお、本実施形態では、リプレイ役又は小役とボーナス役とが重複して内部当籤役として決定される場合(ボーナス役が持ち越されている場合を含む)、ボーナス役よりもリプレイ役又は小役を優先的に成立させる停止制御が行われるが、リプレイ役又は小役よりもボーナス役を優先的に成立させる停止制御が行われるようにしてもよい。 In the present embodiment, when a replay combination or a minor combination and a bonus combination are overlapped and determined as an internal winning combination (including a case where the bonus combination is carried over), the replay combination or the minor combination is more likely than the bonus combination. However, the stop control may be performed to preferentially establish a bonus combination rather than a replay combination or a minor combination.

図24に示すように、MB遊技状態において、「F_RT2移行_123」、「F_RT2移行_132」、「F_RT2移行_213」、「F_RT2移行_231」、「F_RT2移行_312」、「F_RT3移行_132」、「F_RT3移行_213」、「F_RT3移行_231」、「F_RT3移行_312」、及び「F_RT3移行_321」は、押し順役でなく、内部当籤役として決定された場合に、停止操作順序、及び停止操作のタイミングにかかわらず、「10枚(通常)」が成立し、10枚のメダルが払い出される。リプレイ役に当籤していない場合(図24中、「下記以外」)も同様である。 As shown in FIG. 24, in the MB game state, "F_RT2 transition_123", "F_RT2 transition_132", "F_RT2 transition_213", "F_RT2 transition_231", "F_RT2 transition_312", "F_RT3 transition_132", "F_RT3 Transition_213", "F_RT3 Transition_231", "F_RT3 Transition_312", and "F_RT3 Transition_321" are determined as an internal winning combination instead of a pushing hand, and the stop operation order and the timing of the stop operation. Regardless, "10 (Normal)" is established and 10 medals are paid out. The same is true when the replay combination is not won (“Other than below” in FIG. 24).

また、MB遊技状態において、「F_7リプ_ALL」、「F_CD_チャンスリプ」、「F_C_チャンスリプ」、「F_通常リプ」、「F_ARTリプ」、「F_RT2移行_321」、「F_RT3移行_123」、「F_確7リプB_2nd」、「F_確7リプB_3rd」、「F_7リプ_123」~「F_7リプ_321」、及び「F_チャンスリプ_123」~「F_チャンスリプ_321」は、押し順役でなく、内部当籤役として決定された場合に、停止操作順序、及び停止操作のタイミングにかかわらず、「10枚(レア:上下段ベル相当)」が成立し、10枚のメダルが払い出される。 In addition, in the MB game state, "F_7 Lip _ALL", "F_CD_ Chance Lip", "F_C_ Chance Lip", "F_Normal Lip", "F_ART Lip", "F_RT2 Transition_321", "F_RT3 Transition_123", "F_ K7 Lip B_2nd”, “F_K7 Lip B_3rd”, “F_7 Lip_123” ~ “F_7 Lip_321”, and “F_Chance Lip_123” ~ “F_Chance Lip_321” are internal prizes, not runners-up. When a winning combination is determined, regardless of the stop operation order and the timing of the stop operation, "10 (rare: equivalent to upper and lower bells)" is established, and 10 medals are paid out.

また、MB遊技状態において、「F_CU_ベルリプ」及び「F_確7リプB_1st」は、押し順役でなく、内部当籤役として決定された場合に、停止操作順序、及び停止操作のタイミングにかかわらず、「10枚(レア:中段ベル相当)」が成立し、10枚のメダルが払い出される。 Also, in the MB gaming state, when "F_CU_Belllip" and "F_Takoku7lip B_1st" are determined as an internal winning combination instead of a pushing order, regardless of the stop operation order and the timing of the stop operation, "10 (rare: equivalent to middle bell)" is established, and 10 medals are paid out.

また、MB遊技状態において、「F_RT4移行_123」は、押し順役であり、停止操作順序が「打順1」であれば、停止操作のタイミングにかかわらず、「9枚」が成立し、9枚のメダルが払い出される。一方、停止操作順序が「打順1」以外であれば、停止操作のタイミングにかかわらず、「10枚(通常)」が成立し、10枚のメダルが払い出される。 Further, in the MB gaming state, "F_RT4 transition_123" is a pushing order, and if the stop operation order is "batting order 1", regardless of the timing of the stop operation, "9 cards" is established, and 9 cards medals are paid out. On the other hand, if the stop operation order is other than "batting order 1", regardless of the timing of the stop operation, "10 (normal)" is established and 10 medals are paid out.

また、MB遊技状態において、「F_RT4移行_132」は、押し順役であり、停止操作順序が「打順2」であれば、停止操作のタイミングにかかわらず、「9枚」が成立し、9枚のメダルが払い出される。一方、停止操作順序が「打順2」以外であれば、停止操作のタイミングにかかわらず、「10枚(通常)」が成立し、10枚のメダルが払い出される。 Further, in the MB gaming state, "F_RT4 transition_132" is the pushing order, and if the stop operation order is "batting order 2", regardless of the timing of the stop operation, "9 cards" is established, and 9 cards medals are paid out. On the other hand, if the stop operation order is other than "batting order 2", regardless of the timing of the stop operation, "10 (normal)" is established and 10 medals are paid out.

また、MB遊技状態において、「F_RT4移行_213」は、押し順役であり、停止操作順序が「打順3」であれば、停止操作のタイミングにかかわらず、「9枚」が成立し、9枚のメダルが払い出される。一方、停止操作順序が「打順3」以外であれば、停止操作のタイミングにかかわらず、「10枚(通常)」が成立し、10枚のメダルが払い出される。 In addition, in the MB gaming state, "F_RT4 transition_213" is a pushing order, and if the stop operation order is "batting order 3", regardless of the timing of the stop operation, "9 cards" is established, and 9 cards medals are paid out. On the other hand, if the stop operation order is other than "batting order 3", regardless of the timing of the stop operation, "10 (normal)" is established and 10 medals are paid out.

また、MB遊技状態において、「F_RT4移行_231」は、押し順役であり、停止操作順序が「打順4」であれば、停止操作のタイミングにかかわらず、「9枚」が成立し、9枚のメダルが払い出される。一方、停止操作順序が「打順4」以外であれば、停止操作のタイミングにかかわらず、「10枚(通常)」が成立し、10枚のメダルが払い出される。 In addition, in the MB gaming state, "F_RT4 shift_231" is the pushing order, and if the stop operation order is "batting order 4", regardless of the timing of the stop operation, "9 cards" is established, and 9 cards medals are paid out. On the other hand, if the order of the stop operation is other than the "4th batting order", regardless of the timing of the stop operation, "10 (normal)" is established and 10 medals are paid out.

また、MB遊技状態において、「F_RT4移行_312」は、押し順役であり、停止操作順序が「打順5」であれば、停止操作のタイミングにかかわらず、「9枚」が成立し、9枚のメダルが払い出される。一方、停止操作順序が「打順5」以外であれば、停止操作のタイミングにかかわらず、「10枚(通常)」が成立し、10枚のメダルが払い出される。 In addition, in the MB gaming state, "F_RT4 transition_312" is a pushing order, and if the stop operation order is "batting order 5", regardless of the timing of the stop operation, "9 cards" is established, and 9 cards medals are paid out. On the other hand, if the order of the stop operation is other than "5", regardless of the timing of the stop operation, "10 (normal)" is established and 10 medals are paid out.

また、MB遊技状態において、「F_RT4移行_321」は、押し順役であり、停止操作順序が「打順6」であれば、停止操作のタイミングにかかわらず、「9枚」が成立し、9枚のメダルが払い出される。一方、停止操作順序が「打順6」以外であれば、停止操作のタイミングにかかわらず、「10枚(通常)」が成立し、10枚のメダルが払い出される。 Further, in the MB gaming state, "F_RT4 transition_321" is a pushing order, and if the stop operation order is "batting order 6", regardless of the timing of the stop operation, "9" is established, and 9 medals are paid out. On the other hand, if the stop operation order is other than the "batting order 6", regardless of the timing of the stop operation, "10 (normal)" is established and 10 medals are paid out.

また、MB遊技状態において、「F_7リプA_1st」、「F_7リプB_1st」、及び「F_確7リプA_1st」は、押し順役であり、停止操作順序が「打順1」及び「打順2」(すなわち、左リール3Lを第1停止)であれば、停止操作のタイミングにかかわらず、「9枚」が成立し、9枚のメダルが払い出される。一方、停止操作順序が「打順1」及び「打順2」以外であれば、停止操作のタイミングにかかわらず、「10枚(通常)」が成立し、10枚のメダルが払い出される。 Also, in the MB gaming state, "F_7 Lip A_1st", "F_7 Lip B_1st", and "F_Koku 7 Lip A_1st" are the pushing order, and the stop operation order is "batting order 1" and "batting order 2" (that is, , the first stop of the left reel 3L), regardless of the timing of the stop operation, "9 coins" is established and 9 medals are paid out. On the other hand, if the stop operation order is other than "batting order 1" and "batting order 2", regardless of the timing of the stop operation, "10 (normal)" is established and 10 medals are paid out.

また、MB遊技状態において、「F_7リプA_2nd」、「F_7リプB_2nd」、及び「F_確7リプA_2nd」は、押し順役であり、停止操作順序が「打順3」及び「打順4」(すなわち、中リール3Cを第1停止)であれば、停止操作のタイミングにかかわらず、「9枚」が成立し、9枚のメダルが払い出される。一方、停止操作順序が「打順3」及び「打順4」以外であれば、停止操作のタイミングにかかわらず、「10枚(通常)」が成立し、10枚のメダルが払い出される。 Also, in the MB gaming state, "F_7 Lip A_2nd", "F_7 Lip B_2nd", and "F_Koku 7 Lip A_2nd" are pushing order, and the stop operation order is "batting order 3" and "batting order 4" (that is, , the first stop of the middle reel 3C), regardless of the timing of the stop operation, "9 coins" is established and 9 medals are paid out. On the other hand, if the stop operation order is other than "batting order 3" and "batting order 4", regardless of the timing of the stop operation, "10 (normal)" is established and 10 medals are paid out.

また、MB遊技状態において、「F_7リプA_3rd」、「F_7リプB_3rd」、及び「F_確7リプA_3rd」は、押し順役であり、停止操作順序が「打順5」及び「打順6」(すなわち、右リール3Rを第1停止)であれば、停止操作のタイミングにかかわらず、「9枚」が成立し、9枚のメダルが払い出される。一方、停止操作順序が「打順5」及び「打順6」以外であれば、停止操作のタイミングにかかわらず、「10枚(通常)」が成立し、10枚のメダルが払い出される。 In addition, in the MB gaming state, "F_7 Lip A_3rd", "F_7 Lip B_3rd", and "F_Koku 7 Lip A_3rd" are pushing order, and the stop operation order is "batting order 5" and "batting order 6" (i.e. , the first stop of the right reel 3R), regardless of the timing of the stop operation, "9 coins" is established and 9 medals are paid out. On the other hand, if the stop operation order is other than "batting order 5" and "batting order 6", regardless of the timing of the stop operation, "10 (normal)" is established and 10 medals are paid out.

ここで、MB遊技状態においては、常に、10枚のメダルが払い出される押し順が遊技者にとって有利であるとも考えられるが、本実施形態では、MB遊技状態が、MB1遊技状態においては「149」枚を超えるメダルの払出、MB2遊技状態においては「9枚」を超えるメダルの払出により終了するように構成されているため、MB1遊技状態においては終了までのいずれか1回の遊技で、MB2遊技状態においては1回目の遊技で、9枚のメダルが払い出された場合には、MB遊技状態における遊技を1回多く行うことができ、さらに10枚のメダルの払い出しをうけることができるようになる。 Here, in the MB game state, it can be considered that the pressing order in which 10 medals are paid out is always advantageous for the player. Since it is configured to end when more than 9 medals are paid out in the MB2 game state, in the MB1 game state, the MB2 game can be played in any one game until the end. In the state, when nine medals are paid out in the first game, one more game can be played in the MB game state, and ten medals can be paid out. Become.

したがって、MB1遊技状態においては終了までのいずれか1回の遊技で、MB2遊技状態においては1回目の遊技で、上述した押し順役が内部当籤役として決定された場合には、9枚のメダルが払い出されることとなる押し順が遊技者にとって有利な停止操作の情報となり、MB1遊技状態においてはその他の遊技で、MB2遊技状態においては2回目の遊技で、上述した押し順役が内部当籤役として決定された場合には、10枚のメダルが払い出されることとなる押し順が遊技者にとって有利な停止操作の情報となる。 Therefore, in any one game until the end in the MB1 gaming state, and in the first game in the MB2 gaming state, when the above-described push-up combination is determined as the internal winning combination, nine medals are awarded. is paid out becomes information of a stop operation that is advantageous to the player, and in other games in the MB1 gaming state, and in the second game in the MB2 gaming state, the above-described pushing order is the internal winning role. , the pressing order in which 10 medals are paid out becomes information of the stop operation advantageous to the player.

なお、本実施形態では、MB遊技状態において、9枚のメダルが払い出される場合、及び10枚のメダルが払い出される場合のいずれ場合にも、停止操作のタイミングが適切なタイミングであるか否かは要求されないように構成しているが、遊技の技術介入性を高めてより遊技の健全さを担保し得るように、停止操作のタイミングが適切なタイミングである場合には、9枚、あるいは10枚のメダルが払い出されるが、停止操作のタイミングが適切なタイミングでない場合には、9枚、あるいは10枚のメダルが払い出されないように構成することもできる。 It should be noted that in the present embodiment, whether or not the timing of the stop operation is appropriate in both the case where 9 medals are paid out and the case where 10 medals are paid out in the MB gaming state is determined. Although it is configured so as not to be required, if the timing of the stop operation is appropriate timing so as to enhance the technical intervention of the game and ensure the soundness of the game, 9 or 10 cards medals are paid out, but if the timing of the stop operation is not appropriate, 9 or 10 medals may not be paid out.

また、本実施形態では、MB遊技状態において、リプレイ役と小役とが重複して内部当籤役として決定される場合、リプレイ役よりも小役を優先的に成立させる停止制御が行われるように構成しているが、小役よりもリプレイ役を優先的に成立させる停止制御が行われるように構成することもできる。 In addition, in the present embodiment, when a replay combination and a minor combination are overlapped and determined as an internal winning combination in the MB gaming state, stop control is performed to establish the minor combination with priority over the replay combination. However, it is also possible to perform a stop control to establish a replay combination with priority over a minor combination.

以上、図22~図24を参照して説明したように、押し順役には、遊技者にとって有利となる押し順が一義的に規定されている。本実施形態では、後述のRUSH準備状態、RUSH状態、ART状態、バトル状態、及び引き戻し状態において、原則として、遊技者にとって有利となる押し順を示す停止操作の情報が報知される。すなわち、ボーナス当籤状態であるRT5状態、及びボーナス状態であるRB遊技状態以外の遊技状態においては、RT状態がより有利なRT状態に移行し、あるいは、その有利なRT状態が維持されるように、また、遊技者がより多くのメダルの払い出しをうけることができるように、停止操作の情報として、停止操作順序などが報知される。 As described above with reference to FIGS. 22 to 24, the order of pushing which is advantageous for the player is univocally defined for the order of pushing. In this embodiment, as a general rule, stop operation information indicating an advantageous pressing order for the player is notified in the RUSH preparation state, RUSH state, ART state, battle state, and pullback state, which will be described later. That is, in a game state other than the RT5 state which is a bonus winning state and the RB game state which is a bonus state, the RT state is shifted to a more advantageous RT state, or the advantageous RT state is maintained. In addition, as the stop operation information, the stop operation order and the like are notified so that the player can receive more medals to be paid out.

なお、本実施形態では、遊技者にとって有利となる停止操作の情報は、主制御基板71により制御される指示モニタ、及び副制御基板72により制御される他の手段(例えば、表示装置11)によって報知される。 In this embodiment, the information of the stop operation that is advantageous to the player is displayed by the instruction monitor controlled by the main control board 71 and other means (for example, the display device 11) controlled by the sub control board 72. be notified.

例えば、「打順1」及び「打順2」が、遊技者にとって有利となる押し順である場合には、指示モニタには数値「1」が表示され、表示装置11には押し順「1--」が表示され、「打順3」及び「打順4」が、遊技者にとって有利となる押し順である場合には、指示モニタには数値「2」が表示され、表示装置11には押し順「-1-」が表示され、「打順5」及び「打順6」が、遊技者にとって有利となる押し順である場合には、指示モニタには数値「3」が表示され、表示装置11には押し順「--1」が表示される。 For example, when "batting order 1" and "batting order 2" are pushing orders that are advantageous to the player, the numerical value "1" is displayed on the instruction monitor, and the pushing order "1--" is displayed on the display device 11. is displayed, and if the "hitting order 3" and "hitting order 4" are the pushing orders that are advantageous to the player, the instruction monitor displays the numerical value "2" and the display device 11 displays the pushing order " -1-” is displayed, and if “hitting order 5” and “hitting order 6” are advantageous to the player, the indication monitor displays the numerical value “3”, and the display device 11 displays the numerical value “3”. Press order "--1" is displayed.

また、例えば、「打順1」が、遊技者にとって有利となる押し順である場合には、指示モニタには数値「4」が表示され、表示装置11には押し順「123」が表示され、「打順2」が、遊技者にとって有利となる押し順である場合には、指示モニタには数値「5」が表示され、表示装置11には押し順「132」が表示され、「打順3」が、遊技者にとって有利となる押し順である場合には、指示モニタには数値「6」が表示され、表示装置11には押し順「213」が表示され、「打順4」が、遊技者にとって有利となる押し順である場合には、指示モニタには数値「7」が表示され、表示装置11には押し順「312」が表示され、「打順5」が、遊技者にとって有利となる押し順である場合には、指示モニタには数値「8」が表示され、表示装置11には押し順「231」が表示され、「打順6」が、遊技者にとって有利となる押し順である場合には、指示モニタには数値「9」が表示され、表示装置11には押し順「321」が表示される。 Further, for example, when "hitting order 1" is the pushing order that is advantageous for the player, the numerical value "4" is displayed on the instruction monitor, and the pushing order "123" is displayed on the display device 11. If the "hitting order 2" is the pushing order that is advantageous to the player, the indication monitor displays the numerical value "5", the display device 11 displays the pushing order "132", and the "hitting order 3". However, if the pressing order is advantageous to the player, the numerical value "6" is displayed on the instruction monitor, the pressing order "213" is displayed on the display device 11, and "hitting order 4" is displayed for the player. If the pressing order is advantageous for the player, the numerical value "7" is displayed on the instruction monitor, the pressing order "312" is displayed on the display device 11, and the "hitting order 5" is advantageous for the player. If it is the pressing order, the numerical value "8" is displayed on the instruction monitor, the pressing order "231" is displayed on the display device 11, and the "batting order 6" is the pressing order that is advantageous to the player. In this case, the instruction monitor displays the numerical value "9", and the display device 11 displays the pressing sequence "321".

もちろん、遊技者にとって有利となる押し順が報知される態様は、上述したもの限られず、遊技者が有利となる押し順を認識できる態様であれば、どのような態様で報知してもよい。例えば、指示モニタ及び/又は表示装置11に替えて、あるいはこれとともに、サブ表示装置18、LED群85、あるいは、スピーカ群84などを用いて遊技者が有利となる押し順を報知することもできる。 Of course, the manner in which the pushing order that is advantageous to the player is notified is not limited to the above-described manner, and any manner may be used as long as the manner allows the player to recognize the advantageous pushing order. For example, instead of or in combination with the instruction monitor and/or display device 11, the sub-display device 18, the LED group 85, or the speaker group 84 may be used to inform the player of the pressing order that is advantageous to the player. .

なお、遊技者にとって不利益が生じない限り、遊技性や演出効果を高めることを目的として、遊技者にとって有利となる押し順以外の押し順が、指示モニタ及び/又は表示装置11よって報知されるようにすることもできる。 As long as there is no disadvantage for the player, the instruction monitor and/or the display device 11 informs the player of the pushing order other than the pushing order that is advantageous to the player, for the purpose of enhancing game playability and presentation effects. You can also make

ここで、本実施形態のパチスロ1におけるリールの停止制御(停止図柄位置の決定手法)について簡単に説明する。本実施形態では、ストップスイッチにより停止操作が検出された後、該当するリールの回転が190msec以内(MB遊技状態における特定のリール(例えば、右リール3R)については75msec以内)に停止するようにリールの停止制御が行われる。具体的には、停止操作が検出されたときの該当リールに応じた図柄カウンタの値に、滑り駒数「0」~「4」(MB遊技状態における特定のリールについては「0」又は「1」)のうちの何れかを加算し、得られた値に対応する図柄位置を、リールの回転が停止する図柄位置(以下、「停止予定位置」という)として決定する。なお、停止操作が検出されたときの該当リールに応じた図柄カウンタの値に対応する図柄位置は、リールの回転の停止が開始される図柄位置(以下、「停止開始位置」という)である。 Here, a brief description will be given of reel stop control (method for determining stop symbol positions) in the pachi-slot machine 1 of the present embodiment. In this embodiment, after the stop operation is detected by the stop switch, the rotation of the relevant reel stops within 190 msec (within 75 msec for a specific reel (for example, the right reel 3R) in the MB game state). stop control is performed. Specifically, the value of the symbol counter corresponding to the relevant reel when the stop operation is detected, the number of sliding pieces "0" to "4" ("0" or "1" for a specific reel in the MB gaming state) ”), and the symbol position corresponding to the obtained value is determined as the symbol position where the rotation of the reel is to be stopped (hereinafter referred to as “predicted stop position”). The symbol position corresponding to the value of the symbol counter corresponding to the relevant reel when the stop operation is detected is the symbol position at which the rotation of the reel starts to stop (hereinafter referred to as "stop start position").

すなわち、滑り駒数は、ストップスイッチにより停止操作が検出されてから該当するリールの回転が停止するまでのリールの回転量である。言い換えれば、ストップスイッチにより停止操作が検出されてから該当するリールの回転が停止するまでの期間において、リール表示窓4の該当するリールの中段領域を通過する図柄の数である。これは、ストップスイッチにより停止操作が検出されてから更新された図柄カウンタの値により把握される。 That is, the number of sliding symbols is the rotation amount of the reel from when the stop operation is detected by the stop switch until the rotation of the corresponding reel stops. In other words, it is the number of symbols that pass through the middle area of the relevant reel in the reel display window 4 during the period from when the stop operation is detected by the stop switch until the rotation of the relevant reel stops. This is grasped by the value of the pattern counter updated after the stop operation is detected by the stop switch.

図示しない停止テーブルを参照すると、各リールの停止開始位置に応じて滑り駒数が取得される。なお、本実施形態では、停止テーブルに基づいて滑り駒数が取得されるが、これは仮のものであり、取得した滑り駒数が直ちにリールの停止予定位置が決定されるものではない。本実施形態では、停止テーブルに基づいて取得された滑り駒数(以下、「滑り駒数決定データ」という)より適切な滑り駒数が存在する場合には、図示しない引込優先順位テーブルを参照して滑り駒数を変更する。そして、滑り駒数決定データは、停止開始位置から最大滑り駒数である4個先(MB遊技状態における特定のリールについては1個先)の図柄位置までの各図柄について、優先順位の比較を行う際の検索順序を決定するために参照される。 By referring to a stop table (not shown), the number of sliding symbols is acquired according to the stop start position of each reel. In this embodiment, the number of sliding symbols is acquired based on the stop table, but this is a provisional number, and the acquired number of sliding symbols does not immediately determine the planned stop position of the reel. In this embodiment, if there is a more appropriate number of sliding symbols than the number of sliding symbols acquired based on the stop table (hereinafter referred to as "number of sliding symbols determination data"), a pull-in priority table (not shown) is referred to. to change the number of sliding pieces. Then, the sliding symbol number determination data compares the priority of each symbol from the stop start position to the symbol position of 4 symbols ahead (1 symbol ahead for a specific reel in the MB game state), which is the maximum number of sliding symbols. It is referenced to determine the search order when doing.

<メインRAMに設けられている格納領域の構成>
次に、図25~図30を参照して、メインRAM103に設けられる各種格納領域の構成について説明する。
<Structure of Storage Area Provided in Main RAM>
Next, configurations of various storage areas provided in the main RAM 103 will be described with reference to FIGS. 25 to 30. FIG.

[当り要求フラグ格納領域及び入賞作動フラグ格納領域]
まず、図25を参照して、当り要求フラグ格納領域(内部当籤役格納領域)及び入賞作動フラグ格納領域(表示役格納領域)の構成について説明する。なお、本実施形態では、当り要求フラグ格納領域(フラグデータ格納領域、当籤フラグデータ格納領域)と、入賞作動フラグ格納領域(入賞フラグデータ格納領域)とは、互いに同じ構成を有する。
[Winning request flag storage area and winning operation flag storage area]
First, with reference to FIG. 25, the configuration of the win request flag storage area (internal winning combination storage area) and the winning actuation flag storage area (display combination storage area) will be described. In this embodiment, the winning request flag storage area (flag data storage area, winning flag data storage area) and the winning operation flag storage area (winning flag data storage area) have the same configuration.

本実施形態では、当り要求フラグ格納領域は、それぞれ1バイトのデータにより表される当り要求フラグ格納領域1~37で構成され、入賞作動フラグ格納領域は、それぞれ1バイトのデータにより表される入賞作動格納領域1~37で構成される。なお、当り要求フラグ格納領域及び入賞作動フラグ格納領域の各格納領域に格納されるデータは、図25中の「データ」欄の1バイトデータのみであるが、図25では、説明の便宜上、各格納領域のビットに対応付けられた、各リールの図柄組合せを示す「コンビネーション」(図中では、左リール3Lの図柄、中リール3Cの図柄及び右リール3Rの図柄の順で記載)、及びその内容(図17~図21参照)も併せて記載する。 In this embodiment, the winning request flag storage area is composed of winning request flag storage areas 1 to 37 each represented by 1-byte data, and the winning operation flag storage area is a winning operation represented by 1-byte data. It consists of working storage areas 1-37. The data stored in each of the win request flag storage area and the winning operation flag storage area is only 1-byte data in the "data" column in FIG. "Combination" indicating the symbol combination of each reel associated with the bit of the storage area (in the figure, the symbol of the left reel 3L, the symbol of the middle reel 3C, and the symbol of the right reel 3R are described in this order), and The contents (see FIGS. 17 to 21) are also described.

当り要求フラグ格納領域1~37のそれぞれにおいて、所定のビットに「1」が格納されているとき、その所定のビットに対応する内部当籤役が内部当籤したことを示す。また、入賞作動格納領域1~37のそれぞれにおいて、所定のビットに「1」が格納されているとき、その所定のビットに対応する表示役(入賞作動フラグ)が入賞作動(成立)したことを示す。すなわち、所定のビットに「1」が格納されているとき、その所定のビットに対応する図柄組合せが有効ライン上に表示されたことを示す。 When "1" is stored in a predetermined bit in each of the win request flag storage areas 1 to 37, it indicates that the internal winning combination corresponding to the predetermined bit has been won. In addition, when "1" is stored in a predetermined bit in each of the winning operation storage areas 1 to 37, it is indicated that the display combination (winning operation flag) corresponding to the predetermined bit has been operated (established). show. That is, when "1" is stored in a predetermined bit, it indicates that the symbol combination corresponding to the predetermined bit is displayed on the active line.

なお、当り要求フラグ格納領域及び入賞作動フラグ格納領域では、各格納領域内の一つのビット(フラグ)に対して、複数の図柄組合せ(コンビネーション)が割り当てられるものを含んでもよい。 The winning request flag storage area and the winning operation flag storage area may include those in which a plurality of symbol combinations are assigned to one bit (flag) in each storage area.

[持越役格納領域]
次に、図26を参照して、持越役格納領域の構成について説明する。本実施形態では、持越役格納領域は、1バイトのデータ格納領域で構成される。
[Storage area for carryover combination]
Next, referring to FIG. 26, the configuration of the carryover combination storing area will be described. In the present embodiment, the carryover combination storage area is composed of a 1-byte data storage area.

内部抽籤の結果、内部当籤役「F_RB」が決定されたときには、その内部当籤役(ボーナス役)は、持越役として持越役格納領域に格納される。持越役格納領域に格納された持越役は、対応する図柄組合せが有効ライン上に表示されるまでクリアされずに保持される。また、持越役格納領域に持越役が格納されている間、内部抽籤によって決定された内部当籤役に加えて、持越役が当り要求フラグ格納領域に格納される。 As a result of the internal lottery, when the internal winning combination "F_RB" is determined, the internal winning combination (bonus combination) is stored in the carryover combination storage area as the carryover combination. The carryover combination stored in the carryover combination storage area is held without being cleared until the corresponding symbol combination is displayed on the activated line. Further, while the carryover combination is stored in the carryover combination storage area, the carryover combination is stored in the winning request flag storage area in addition to the internal winning combination determined by the internal lottery.

[遊技状態フラグ格納領域]
次に、図27を参照して、遊技状態フラグ格納領域の構成について説明する。遊技状態フラグ格納領域は、1バイトのデータ格納領域で構成される。本実施形態では、図27に示すように、遊技状態フラグ格納領域の各ビットに対して固有のボーナスの種別又はRTの種別が割り当てられる。
[Game state flag storage area]
Next, referring to FIG. 27, the configuration of the game state flag storage area will be described. The game state flag storage area is composed of a 1-byte data storage area. In this embodiment, as shown in FIG. 27, a unique bonus type or RT type is assigned to each bit of the gaming state flag storage area.

遊技状態フラグ格納領域において、所定のビットに「1」が格納されているとき、その所定のビットに該当するボーナスゲーム又はRTの作動が行われていることを示す。例えば、遊技状態フラグ格納領域のビット0に「1」が格納されているときには、レギュラーボーナス「RB」の作動が行われており、遊技状態がRB遊技状態であることを示す。また、例えば、遊技状態フラグ格納領域のビット6に「1」が格納されているときは、遊技状態がRT4状態であることを示す。 When "1" is stored in a predetermined bit in the gaming state flag storage area, it indicates that the bonus game or RT corresponding to the predetermined bit is being operated. For example, when "1" is stored in the bit 0 of the game state flag storage area, it indicates that the regular bonus "RB" is activated and the game state is the RB game state. Further, for example, when "1" is stored in the bit 6 of the game state flag storage area, it indicates that the game state is the RT4 state.

[作動ストップボタン格納領域]
次に、図28を参照して、作動ストップボタン格納領域の構成について説明する。作動ストップボタン格納領域は、1バイトのデータ格納領域で構成され、1バイトからなる作動ストップボタンフラグを格納する。作動ストップボタンフラグにおいて、各ビットには、ストップボタンの操作状態が割り当てられる。
[Operation stop button storage area]
Next, referring to FIG. 28, the configuration of the operation stop button storage area will be described. The operation stop button storage area consists of a 1-byte data storage area, and stores an operation stop button flag consisting of 1 byte. In the active stop button flag, each bit is assigned the operating state of the stop button.

例えば、左ストップボタン17Lが今回押されたストップボタン、つまり、作動ストップボタンである場合には、作動ストップボタン格納領域のビット0に「1」が格納される。また、例えば、左ストップボタン17Lが未だに押されていないストップボタン、つまり、有効ストップボタンである場合には、ビット4に「1」が格納される。メインCPU101は、作動ストップボタン格納領域に格納されているデータに基づいて、今回押されたストップボタンと未だに押されていないストップボタンとを識別する。 For example, if the left stop button 17L is the stop button pressed this time, that is, the operation stop button, "1" is stored in bit 0 of the operation stop button storage area. Further, for example, if the left stop button 17L is a stop button that has not been pressed yet, that is, if it is a valid stop button, bit 4 stores "1". The main CPU 101 identifies the stop button that has been pushed this time and the stop buttons that have not been pushed yet, based on the data stored in the operation stop button storage area.

[押下順序格納領域]
次に、図29を参照して、押下順序格納領域の構成について説明する。押下順序格納領域は、1バイトのデータ格納領域で構成され、1バイトからなる押下順序フラグを格納する。
[Press order storage area]
Next, referring to FIG. 29, the configuration of the pressing order storage area will be described. The pressing order storage area consists of a 1-byte data storage area, and stores a 1-byte pressing order flag.

押下順序フラグにおいて、各ビットには、ストップボタンの押下順序の種別が割り当てられる。例えば、ストップボタンの押下順序が「左、中、右」である場合には、押下順序格納領域のビット0に「1」が格納される。 In the pressing order flag, each bit is assigned a type of pressing order of the stop button. For example, when the order of pressing the stop button is "left, middle, right", "1" is stored in bit 0 of the pressing order storage area.

[図柄コード格納領域]
次に、図30を参照して、図柄コード格納領域の構成について説明する。本実施形態では、図柄コード格納領域は、それぞれ1バイトのデータにより表される図柄コード格納領域1~37で構成される。なお、図柄コード格納領域は、当り要求フラグ格納領域及び入賞作動フラグ格納領域(図25参照)と同様の構成となる。
[Design code storage area]
Next, referring to FIG. 30, the configuration of the pattern code storage area will be described. In this embodiment, the pattern code storage area is composed of pattern code storage areas 1 to 37 each represented by 1-byte data. The symbol code storage area has the same configuration as the win request flag storage area and the winning operation flag storage area (see FIG. 25).

図柄コード格納領域では、有効ライン上に停止可能な図柄組合せ(コンビネーション)に対応するビットに「1」が格納される。なお、全てのリールが停止後、図柄コード格納領域1~37には、表示役(入賞作動フラグ)に対応する図柄コードが格納される。 In the symbol code storage area, "1" is stored in bits corresponding to symbol combinations that can be stopped on the active line. After all the reels are stopped, the symbol codes corresponding to the display combination (winning operation flag) are stored in the symbol code storage areas 1-37.

[報知(ART)機能の作動の有無を考慮した全体の遊技の流れ]
本実施形態では、主制御回路90(メインCPU101)により、遊技者にとって有利な停止操作の情報を報知する機能(ART機能)の作動の有無が決定される。それゆえ、本実施形態では、主制御回路90(メインCPU101)が、ART機能の作動/非作動状態に関する各種制御状態を管理する。図13は、ART機能の作動/非作動状態に関する各種制御状態の遷移について説明する図であり、これを参照して、本実施形態におけるパチスロの全体の遊技の流れ(すなわち、遊技性)を説明する。
[Overall game flow considering whether or not the notification (ART) function is activated]
In the present embodiment, the main control circuit 90 (main CPU 101) determines whether or not to operate a function (ART function) that notifies information about a stop operation that is advantageous to the player. Therefore, in this embodiment, the main control circuit 90 (main CPU 101) manages various control states regarding the operating/non-operating state of the ART function. FIG. 13 is a diagram for explaining the transition of various control states regarding the operating/non-operating state of the ART function. With reference to this diagram, the flow of the entire pachislot game (that is, gameplay) in this embodiment will be explained. do.

本実施形態では、基本的な制御状態として、ART機能が作動している状態(すなわち、遊技者にとって有利な停止操作の情報が報知される制御状態)と、ART機能が作動していない状態(すなわち、遊技者にとって有利な停止操作の情報が報知されない制御状態であり、遊技者にとって不利な不利状態)と、に大別することができる。 In this embodiment, the basic control states are a state in which the ART function is activated (that is, a control state in which information on a stop operation that is advantageous for the player is notified) and a state in which the ART function is not activated ( That is, it can be broadly classified into a control state in which information on a stop operation that is advantageous to the player is not reported, and a disadvantageous state that is disadvantageous to the player.

また、本実施形態では、ART機能が作動している状態として、RUSH準備状態(RT0~RT3)、RUSH状態(RT4)、ART状態(RT3)、バトル状態(RT3)、及び引き戻し状態(RT3)の制御状態が規定され、ART機能が作動していない状態として、通常状態(RT1)及び前兆状態(RT1)の制御状態が規定される。 In addition, in this embodiment, the states in which the ART function is operating are the RUSH preparation state (RT0 to RT3), RUSH state (RT4), ART state (RT3), battle state (RT3), and withdrawal state (RT3). are defined, and normal state (RT1) and precursor state (RT1) control states are defined as states in which the ART function is not operating.

なお、本実施形態では、メインCPU101及びサブCPU201により行われ得る後述の各種制御は、原則として、単位遊技が開始されてから当該単位遊技が終了するまでの任意タイミングで行われる。例えば、内部当籤役を参照して各種の抽籤(決定)を行う場合には、開始操作が行われ、内部当籤役が決定されたときに各種制御が行われ、表示される図柄の組合せ(成立役)を参照して各種の抽籤(決定)を行う場合には、第1~第3停止操作が行われ、表示される図柄の組合せが確定したときに各種制御が行われる。もっとも、後述の各種制御が行われるタイミングはこれに限られるものではなく、例えば、単位遊技間をまたいだタイミングで行われるようにすることもできる。 In the present embodiment, various controls described later that can be performed by the main CPU 101 and the sub CPU 201 are, in principle, performed at arbitrary timings from the start of a unit game to the end of the unit game. For example, when performing various types of lottery (decision) with reference to the internal winning combination, a start operation is performed, and when the internal winning combination is determined, various controls are performed, and combinations of displayed symbols (establishment When various lotteries (decisions) are made with reference to the winning combination, the first to third stop operations are performed, and when the combination of symbols to be displayed is determined, various controls are performed. However, the timing at which various controls to be described later are performed is not limited to this, and can be performed, for example, at timings straddling unit games.

(通常状態)
設定値の変更(更新)が行われたとき、あるいは、その他の初期化条件が成立したとき、遊技状態が初期遊技状態(RT0)に移行し、その初期遊技状態(RT0)において、「RT1移行図柄」が成立してRT1状態に移行すると、この通常状態(RT1)が開始する。また、ART状態(RT3)又は引き戻し状態(RT3)が終了し、「RT1移行図柄」又は「RT1移行リプ」が成立してRT1状態に移行すると、この通常状態(RT1)が開始する。通常状態(RT1)は、遊技者にとって最も不利な遊技状態であり、遊技者は、通常、この通常状態(RT1)から遊技を開始することとなる。
(Normal state)
When the setting value is changed (updated), or when other initialization conditions are satisfied, the game state shifts to the initial game state (RT0), and in the initial game state (RT0), "RT1 transition When the "symbol" is established and the state shifts to the RT1 state, the normal state (RT1) starts. Further, when the ART state (RT3) or the pullback state (RT3) ends and the "RT1 shift pattern" or "RT1 shift reply" is established and shifts to the RT1 state, this normal state (RT1) starts. The normal state (RT1) is the most disadvantageous game state for the player, and the player usually starts the game from this normal state (RT1).

なお、ART機能が作動していない場合であって、初期遊技状態(RT0)にあるときも、制御状態としては通常状態として管理するようにしてもよい。また、通常状態においても、偶発的に他のRT状態(例えば、RT2~RT4状態)に移行する場合があるが、この場合にも制御状態としては通常状態として管理するようにすればよい。 Even when the ART function is not activated and the game is in the initial game state (RT0), the control state may be managed as a normal state. Also, even in the normal state, there are cases where the state is accidentally shifted to another RT state (for example, the RT2 to RT4 states).

通常状態(RT1)では、モード移行抽籤が行われるとともに、RUSH状態への移行抽籤が行われ、RUSH状態への移行抽籤に当籤した場合(RUSH当籤)、前兆状態(RT1)及びRUSH準備状態(RT0~RT3)を経由してRUSH状態(RT4)に移行する。なお、通常状態で行われる各種の抽籤(付与決定)や制御の内容については、図32~図36を参照して後で詳説する。 In the normal state (RT1), a mode transition lottery is performed, and a RUSH state transition lottery is performed. RT0 to RT3) to the RUSH state (RT4). Details of various lotteries (determination of grants) and control performed in the normal state will be described later in detail with reference to FIGS.

また、RUSH状態移行の確定契機が成立した場合(確定契機成立)、RUSH準備状態(RT0~RT3)に移行する。ここで、RUSH状態移行の確定契機とは、例えば、上述した「F_RB」に当籤し、それに基づくRB遊技状態が終了したこと、並びに、上述した「F_7リプ_ALL」及び「F_7リプ_123」~「F_7リプ_321」に当籤し、それに基づいて「7揃いリプ」が成立したこと、を示すものである。すなわち、「F_RB」及び「F_7リプ_ALL」はRUSH状態に移行する(すなわち、ART機能が作動する)確定役となっている。なお、これは他の制御状態でも同様であり、例えば、すでにART機能が作動している状態において、RUSH状態移行の確定契機が成立した場合、RUSH状態に移行することが付与される権利、すなわち、有利状態を延長することが決定される権利(RUSHストック)が追加的に付与される。 In addition, when the confirmation trigger for the RUSH state transition is established (establishment trigger establishment), the state shifts to the RUSH preparation state (RT0 to RT3). Here, the confirmation trigger for the RUSH state transition is, for example, winning the above-mentioned "F_RB" and ending the RB game state based on it, and the above-mentioned "F_7 Lip_ALL" and "F_7 Lip_123" to " F_7 Lip_321” was won, and based on that, the “7 Matching Lip” was established. In other words, "F_RB" and "F_7 Lip_ALL" are determinants of shifting to the RUSH state (that is, the ART function is activated). This is the same for other control states. For example, when the ART function is already in operation, when the RUSH state transition determination trigger is met, the right to transition to the RUSH state, that is, , the right to extend the advantage (RUSH stock) is additionally granted.

なお、「F_7リプ_123」~「F_7リプ_321」に当籤した場合には、所定確率(例えば、1/2の確率)で、全ナビ(すなわち、「7揃いリプ」が成立することとなる停止操作順序の全てが報知される)又は第1停止ナビ(すなわち、「7揃いリプ」が成立することとなる停止操作順序の一部(第1停止操作の停止操作順序のみ)が報知される)が行われるようになっている。 In addition, if "F_7 Lip _123" to "F_7 Lip _321" are won, with a predetermined probability (for example, 1/2 probability), all navigation (that is, "7 Matching Lip" will be established) The entire operation order is notified) or the first stop navigation (that is, a part of the stop operation order (only the stop operation order of the first stop operation) in which the "7-matched reply" is established is notified) is to be carried out.

(前兆状態)
通常状態(RT1)において、RUSH状態への移行抽籤に当籤した場合(RUSH当籤)、前兆状態(RT1)に移行する。前兆状態(RT1)は、ART機能が作動することは決定されているものの、未だART機能が作動していない待機状態である。この前兆状態(RT1)は、RUSH当籤時に決定された前兆ゲーム数分の遊技を行うまで継続し、この前兆ゲーム数分の遊技を行うと(前兆ゲーム数消化)、RUSH準備状態(RT0~RT3)に移行する(なお、偶発的にRT状態が遷移していない限り、原則として、RUSH準備状態(RT1)に移行する)。
(precursor state)
In the normal state (RT1), when the lottery for transition to the RUSH state is won (RUSH win), the state shifts to the precursor state (RT1). The precursor state (RT1) is a standby state in which it has been determined that the ART function will work, but the ART function has not yet worked. This precursor state (RT1) continues until the number of precursor games determined at the time of RUSH winning is played. ) (In principle, the state shifts to the RUSH preparation state (RT1) unless the RT state has changed accidentally).

なお、上述したRUSH状態移行の確定契機した場合にも、この前兆状態を経由してRUSH準備状態に移行するようにしてもよい。また、RUSH状態への移行抽籤に当籤していない場合であっても、所定確率(例えば、後述の通常モード昇格時の1/2)で偽の前兆状態に移行するようにしてもよい。この場合も同様に、偽の前兆状態の移行時に決定された前兆ゲーム数分の遊技を行うまで継続し、この前兆ゲーム数分の遊技を行うと(前兆ゲーム数消化)、再度通常状態(RT1)に移行するようにすればよい。このようにすれば、RUSH状態への移行抽籤に当籤していない場合であっても、遊技の興趣を持続させることができる。 It should be noted that, even when the above-described RUSH state transition is decided, the transition to the RUSH preparation state may be made via this premonitory state. In addition, even if the lottery for transition to the RUSH state is not won, the transition to the false precursor state may be made with a predetermined probability (for example, 1/2 of normal mode promotion described later). In this case as well, it continues until the number of precursor games determined at the time of transition to the false precursor state is played. ). In this way, even if the lottery for transition to the RUSH state is not won, the interest in the game can be maintained.

前兆状態(RT1)では、前兆ゲーム数を消化してRUSH準備状態に移行するまで、すでに当籤しているRUSH状態の有利さの度合いを変動させるRUSH種別の昇格抽籤が行われる。なお、前兆状態で行われる各種の抽籤(付与決定)や制御の内容については、図37及び図38を参照して後で詳説する。 In the premonitory state (RT1), a RUSH type promotion lottery that changes the degree of advantage of the already won RUSH state is performed until the number of premonitory games is completed and the game is shifted to the RUSH preparation state. Details of various lotteries (determination of granting) and control performed in the precursor state will be described later with reference to FIGS. 37 and 38. FIG.

(RUSH準備状態)
前兆状態(RT1)において、前兆ゲーム数を消化した場合(前兆ゲーム数消化)、原則として、RUSH準備状態(RT1)に移行する。また、前兆状態において、偶発的にRT状態が遷移していた場合には、RUSH準備状態(RT2・RT3)に移行する。また、このとき、すでにRT状態がRT4状態であれば、直ちにRUSH状態(RT4)に移行する。また、全ての状態において、RB遊技状態が終了した場合(確定契機成立)、RUSH準備状態(RT0)に移行する。また、通常状態(RT1~RT3)又は前兆状態(RT1~RT3)において、「7揃いリプ」が成立した場合(確定契機成立)、RUSH準備状態(RT1~RT3)に移行する。RUSH準備状態(RT0~RT3)は、ART機能のうちAT機能は作動しているものの、未だRT機能が作動していない準備状態である。あるいは、RUSH準備状態(RT0~RT3)は、ART機能は作動しているものの、未だART状態の遊技期間が付与されていない準備状態であるともいい得る。
(RUSH ready state)
In the precursor state (RT1), when the number of precursor games is completed (the number of precursor games is completed), as a general rule, the game shifts to the RUSH preparation state (RT1). Also, in the precursor state, if the RT state has changed accidentally, the state shifts to the RUSH preparation state (RT2/RT3). Also, at this time, if the RT state is already the RT4 state, the state immediately shifts to the RUSH state (RT4). In addition, in all states, when the RB game state is completed (confirmation opportunity established), the state shifts to the RUSH preparation state (RT0). In addition, in the normal state (RT1-RT3) or the precursor state (RT1-RT3), when the "7 matching reply" is established (confirmation opportunity established), it shifts to the RUSH preparation state (RT1-RT3). The RUSH ready state (RT0 to RT3) is a ready state in which the AT function of the ART functions is operating, but the RT function is not yet operating. Alternatively, the RUSH preparatory state (RT0 to RT3) can be said to be a preparatory state in which the ART function is activated but the ART state game period has not yet been provided.

RUSH準備状態(RT0~RT3)は、停止操作の情報(押し順)が報知され、「RT4移行リプ」が成立してRT4状態に移行すると終了する(RT4移行リプ成立)。また、「RT4移行リプ」が成立し得る遊技において、停止操作の情報(押し順)は報知されたが、報知された押し順にしたがって停止操作が行われず、「RT4移行リプ」が成立しなかった場合にも終了する(押し順ミス発生)。 The RUSH preparation state (RT0 to RT3) is terminated when stop operation information (push order) is notified and the "RT4 shift reply" is established and the state shifts to the RT4 state (RT4 shift reply is established). In addition, in a game in which the "RT4 shift reply" could be established, the stop operation information (pressing order) was notified, but the stop operation was not performed according to the notified pushing order, and the "RT4 shift reply" was not established. (Occurrence of error in pressing order).

また、RUSH準備状態(RT0~RT3)では、RUSH状態に移行するまで、すでに当籤しているRUSH状態の有利さの度合いを変動させるRUSH種別の昇格抽籤が行われる。また、RUSH状態に移行するときに、RUSH種別に基づいて、RUSH状態の有利さの度合いを具体的に決定するための各種の抽籤が行われる。なお、RUSH準備状態で行われる各種の抽籤(付与決定)や制御の内容、並びに、実行される演出の内容については、図39~図41を参照して後で詳説する。 In addition, in the RUSH preparation state (RT0 to RT3), a promotion lottery for the RUSH type that changes the degree of advantage of the already won RUSH state is performed until the transition to the RUSH state. Also, when shifting to the RUSH state, various lotteries are performed for specifically determining the degree of advantage of the RUSH state based on the RUSH type. The contents of various lotteries (determination of grants) and controls performed in the RUSH preparation state, and the contents of effects to be executed will be described later in detail with reference to FIGS.

(RUSH状態)
RUSH準備状態(RT0~RT3)(より詳細には、RUSH準備状態(RT3))において、「RT4移行リプ」が成立してRT4状態に移行した場合(RT4移行リプ成立)には、RUSH状態(RT4)に移行する。また、上述した押し順ミスが発生した場合には、RUSH状態(RT1)又はRUSH状態(RT3)に移行する。RUSH状態(RT4)は、ART機能が作動し、このART機能の基本的な継続期間(ART状態の遊技期間)を付与する付与状態である。
(RUSH state)
In the RUSH preparation state (RT0 to RT3) (more specifically, in the RUSH preparation state (RT3)), when the "RT4 transition reply" is established and the state is shifted to the RT4 state (RT4 transition reply is established), the RUSH state ( RT4). Further, when the pressing order error described above occurs, the state shifts to the RUSH state (RT1) or the RUSH state (RT3). The RUSH state (RT4) is a grant state in which the ART function is activated and the basic duration of the ART function (gaming period of the ART state) is granted.

なお、本実施形態では、RUSH状態として、通常RUSH状態(RT4)と特別RUSH状態(RT4)がある。両者はともに、後述の報知期間(すなわち、報知回数が1以上である期間)中に、停止操作の情報(押し順)が報知されたことに基づいて「7揃いリプ」が成立する度に、ART期間(ART状態の遊技期間)が付与される点で共通する。 In addition, in this embodiment, there are a normal RUSH state (RT4) and a special RUSH state (RT4) as the RUSH state. Both of them are based on the notification of stop operation information (push order) during the notification period described later (that is, the period in which the number of notifications is 1 or more). They are common in that an ART period (game period in ART state) is provided.

もっとも、通常RUSH状態(RT4)は、報知期間が終了すると、他の特典が付与されることなく、「7揃いリプ」も「RT3移行リプ」も成立し得る遊技において、「RT3移行リプ」が成立することとなる停止操作の情報(押し順)が報知され、その報知にしたがって「RT3移行リプ」が成立してRT3状態に移行した場合に終了する(RUSH終了)のに対し、特別RUSH状態(RT4)は、報知期間であるか否かにかかわらず、所定期間(本実施形態では、9ゲーム)継続する毎に、さらに、RUSHストックが付与され得るという点において異なる。もっとも、特別RUSH状態(RT4)においても、報知期間の終了後は、「7揃いリプ」も「RT3移行リプ」も成立し得る遊技において、「RT3移行リプ」が成立することとなる停止操作の情報(押し順)が報知され、その報知にしたがって「RT3移行リプ」が成立してRT3状態に移行した場合には終了する(RUSH終了)。 However, in the normal RUSH state (RT4), when the notification period ends, other benefits are not given, and in games where both "7 matching reply" and "RT3 transition reply" can be established, "RT3 transition reply" is Information (push order) of the stop operation that will be established is notified, and according to the notification, "RT3 transition reply" is established and ends when transitioned to RT3 state (RUSH end), whereas special RUSH state (RT4) is different in that the RUSH stock can be further awarded each time a predetermined period (9 games in this embodiment) continues, regardless of whether it is the notification period. However, even in the special RUSH state (RT4), after the end of the notification period, in a game in which both the "7 matching reply" and the "RT3 transition reply" can be established, the "RT3 transition reply" will be established. Information (push order) is notified, and when the "RT3 shift reply" is established according to the notification and the state is shifted to RT3, the process ends (RUSH end).

すなわち、特別RUSH状態(RT4)は、例えば報知期間でない場合にも、所定期間継続させることができれば、その度にRUSHストックが付与されるという点において、通常RUSH状態(RT4)よりも有利な付与状態となっており、RUSH状態として、特別RUSH状態(RT4)が選択された場合には、通常RUSH状態(RT4)が選択された場合よりもART期間が付与される(あるいは、延長される)期待度が高くなっている。なお、RUSH状態で行われる各種の抽籤(付与決定)や制御の内容、並びに、実行される演出の内容については、図42~図44を参照して後で詳説する。 That is, the special RUSH state (RT4) is more advantageous than the normal RUSH state (RT4) in that if it can be continued for a predetermined period even if it is not the notification period, the RUSH stock is given each time. state, and when the special RUSH state (RT4) is selected as the RUSH state, the ART period is given (or extended) than when the normal RUSH state (RT4) is selected Expectations are high. The contents of various lotteries (decision to give) and controls performed in the RUSH state, and the contents of effects to be executed will be described in detail later with reference to FIGS. 42 to 44. FIG.

(ART状態)
RUSH状態(RT4)において、報知期間が終了し、「RT3移行リプ」が成立してRT3状態に移行した場合(RUSH終了)に、ART状態(RT3)に移行する。また、バトル状態(RT3)において、バトル状態の終了条件を満たした場合(バトル終了)に、ART状態(RT3)に移行する。ART状態(RT3)は、付与されたART期間において、ART機能が作動する有利状態(ARTの実行状態)である。
(ART state)
In the RUSH state (RT4), when the notification period ends and the "RT3 shift reply" is established and the state shifts to the RT3 state (RUSH end), the state shifts to the ART state (RT3). In addition, in the battle state (RT3), when the end condition of the battle state is satisfied (battle end), the state shifts to the ART state (RT3). The ART state (RT3) is an advantageous state (ART execution state) in which the ART function operates during the given ART period.

ART状態(RT3)において、付与されたART期間の遊技を消化したとき(ART終了)、RUSHストックがあれば(RUSHストック有)、再度(より詳細には、RUSH状態(RT3)を経由して)RUSH状態(RT4)に移行する。なお、この場合、RUSH準備状態(RT3)を経由して、RUSH状態(RT4)に移行するようにしてもよい。 In the ART state (RT3), when the given ART period game is consumed (ART end), if there is a RUSH stock (RUSH stock), again (more specifically, via the RUSH state (RT3) ) transition to the RUSH state (RT4). In this case, the RUSH preparation state (RT3) may be transferred to the RUSH state (RT4).

また、ART状態(RT3)において、付与されたART期間の遊技を消化したとき(ART終了)、RUSHストックはないが(RUSHストック無)、CZストック(後述のスフィア)があれば(CZストック有)、引き戻し状態(RT3)に移行する。また、RUSHストックもなく(RUSHストック無)、CZストック(後述のスフィア)もない(CZストック無)場合には、ART機能が非作動となるため、結果として「RT1移行図柄」又は「RT1移行リプ」が成立し、通常状態(RT1)に移行する。 Also, in the ART state (RT3), when the given ART period game is completed (ART end), there is no RUSH stock (no RUSH stock), but if there is a CZ stock (sphere described later) (with CZ stock ), and shifts to the pullback state (RT3). Also, if there is no RUSH stock (no RUSH stock) and no CZ stock (sphere described later) (no CZ stock), the ART function will be inactive, resulting in "RT1 transition pattern" or "RT1 transition "Rep" is established, and the state shifts to the normal state (RT1).

ART状態(RT3)では、バトル状態への移行抽籤が行われ、バトル状態の移行抽籤に当籤した場合、前兆ゲームを経由してバトル状態に移行する(バトル開始)。また、スフィア付与抽籤が行われ、スフィア付与抽籤に当籤した場合、スフィアが付与される。ここで、スフィアは、ART状態(RT3)中には、RUSHストックが付与されるか否かを決定するための分割権利(ポイント)として機能し、ART状態(RT3)中において、所定数(本実施形態では、3ポイント)獲得すると、RUSHストックが付与される。 In the ART state (RT3), a lottery for transition to the battle state is performed, and if the lottery for transition to the battle state is won, the state is shifted to the battle state via the precursor game (battle start). Also, a lottery for giving spheres is performed, and when the lottery for giving spheres is won, spheres are given. Here, during ART state (RT3), the sphere functions as a division right (points) for determining whether or not RUSH stock is granted, and during ART state (RT3), a predetermined number (this In an embodiment, earning 3 points) awards RUSH stock.

また、スフィアは、ART状態(RT3)終了時には、引き戻し状態に移行させ、あるいは引き戻し状態を延長させるための権利、要するに、RUSH状態に再度移行するか否かが抽籤され得る権利、すなわち、有利状態を延長するか否かが抽籤される抽籤権利(CZストック)として機能し、この抽籤に当籤すると、再度RUSH状態に復帰することができるようになっている。 In addition, when the ART state (RT3) ends, Sphere has the right to shift to the pullback state or extend the pullback state. It functions as a lottery right (CZ stock) in which whether or not to extend the period is determined by lottery, and if the lottery is won, the RUSH state can be restored again.

このように、本実施形態において、スフィア(有利状態を延長するか否かが抽籤される権利)は、RUSHストック(有利状態を延長することが決定される権利)を上位の特典(上位特典)としたときに、下位の特典(下位特典)として位置づけられるものとなっている。なお、ART状態で行われる各種の抽籤(付与決定)や制御の内容については、図45~図47を参照して後で詳説する。 Thus, in the present embodiment, Sphere (the right to decide whether or not to extend the advantageous state by lottery) converts the RUSH stock (the right to decide to extend the advantageous state) to a higher privilege (higher privilege) , it is positioned as a lower privilege (lower privilege). Details of various lotteries (determination of grants) and control performed in the ART state will be described later in detail with reference to FIGS.

(バトル状態)
ART状態(RT3)において、バトル状態の移行抽籤に当籤した場合(バトル開始)、バトル状態(RT3)に移行する。バトル状態(RT3)は、ART期間を直接的に延長するか否かが決定されるとともに、RUSHストック(上位特典)及び/又はスフィア(下位特典)が付与されるか否が決定される、上乗せ状態である。なお、バトル状態(RT3)において、バトル状態の終了条件を満たした場合(バトル終了)には、ART状態(RT3)に移行する。
(battle state)
In the ART state (RT3), when the battle state transition lottery is won (battle start), the state shifts to the battle state (RT3). In the battle state (RT3), it is determined whether or not to directly extend the ART period, and it is determined whether RUSH stock (higher privilege) and / or Sphere (lower privilege) is granted. state. In the battle state (RT3), when the conditions for ending the battle state are satisfied (battle end), the game moves to the ART state (RT3).

なお、バトル状態(RT3)では、基本的に、所定期間(本実施形態では、8ゲーム)にわたって、味方キャラクタと敵キャラクタのバトル演出が行われるとともに、ダメージ抽籤が行われ、当該抽籤の結果蓄積されたダメージ(付与ポイント)が所定条件を満たすもの(本実施形態では、規定ポイントとして10ポイント以上)となったときに、その蓄積されたダメージ(付与ポイント)に応じて、上述した特典が付与されるものとなっている。なお、バトル状態で行われる各種の抽籤(付与決定)や制御の内容、並びに、実行される演出の内容については、図48~図53を参照して後で詳説する。 In the battle state (RT3), basically, a battle effect between friendly characters and enemy characters is performed for a predetermined period (eight games in this embodiment), damage lottery is performed, and the results of the lottery are accumulated. When the applied damage (given points) satisfies a predetermined condition (in this embodiment, 10 points or more as prescribed points), the above-mentioned benefits are given according to the accumulated damage (given points). It is supposed to be The contents of various lotteries (determination of awards) and controls performed in the battle state, and the contents of effects to be executed will be described later in detail with reference to FIGS.

(引き戻し状態)
ART状態(RT3)において、付与されたART期間の遊技を消化したとき(ART終了)、RUSHストックはないが(RUSHストック無)、CZストック(後述のスフィア)があれば(CZストック有)、引き戻し状態(RT3)に移行する。引き戻し状態(RT3)は、ART期間の経過後に、再度有利状態を再開することができるか否かを決定するチャレンジ状態である。
(pulled back state)
In the ART state (RT3), when the given ART period game is completed (ART end), there is no RUSH stock (no RUSH stock), but if there is a CZ stock (sphere described later) (with CZ stock), It shifts to the pullback state (RT3). The pullback state (RT3) is a challenge state that determines whether or not the advantageous state can be resumed again after the ART period has elapsed.

引き戻し状態(RT3)において、RUSH状態への移行抽籤(引き戻し抽籤)に当籤した場合(引き戻し成功)には、RUSH準備状態(RT3)に移行するが、RUSH状態への移行抽籤(引き戻し抽籤)に当籤することなく、引き戻し状態の終了条件を満たした場合(引き戻し失敗)には、ART機能が非作動となるため、結果として「RT1移行図柄」又は「RT1移行リプ」が成立し、通常状態(RT1)に移行する。 In the pullback state (RT3), if the lottery for transition to the RUSH state (pullback lottery) is won (successful pullback), the state transitions to the RUSH preparation state (RT3), but the lottery for transition to the RUSH state (pullback lottery) is entered. If the end condition of the pullback state is satisfied without winning (pullback failure), the ART function will be deactivated, and as a result, the "RT1 transition pattern" or "RT1 transition pattern" will be established, and the normal state ( Move to RT1).

また、引き戻し状態(RT3)は、スフィア(CZストック)1つあたり3ゲームの間継続する。例えば、スフィア(CZストック)が2つある状態で引き戻し状態(RT3)に移行した場合には、引き戻し状態(RT3)が6ゲームの間継続することとなる。なお、引き戻し状態で行われる各種の抽籤(付与決定)や制御の内容については、図54及び図55を参照して後で詳説する。 Also, the withdrawal state (RT3) continues for three games per sphere (CZ stock). For example, if there are two spheres (CZ stock) and the state is shifted to the pullback state (RT3), the pullback state (RT3) will continue for six games. Details of various lotteries (determination of granting) and control performed in the pulled-back state will be described later with reference to FIGS.

また、本実施形態では、引き戻し状態(RT3)は、RUSHストックはなく、CZストックがあるときに移行するものとしているが、これに限られず、例えば、RUSHストックもCZストックもあるときに、所定確率(例えば、1/2)や所定条件が満たされているとき(例えば、RUSHストックはあるが、その旨が遊技者に報知されていないとき。すなわち、RUSHストックを潜在的に保持しているとき)にも、引き戻し状態(RT3)に移行するものとしてもよい。この場合、引き戻し状態(RT3)は、RUSH準備状態(RT3)に移行する前兆状態として機能させることができる。 Further, in the present embodiment, the pullback state (RT3) is assumed to be shifted when there is no RUSH stock and there is CZ stock, but the present invention is not limited to this. When the probability (for example, 1/2) or a predetermined condition is satisfied (for example, when there is a RUSH stock, but the player is not notified to that effect. That is, when the RUSH stock is potentially held (time) may also shift to the pullback state (RT3). In this case, the pullback state (RT3) can function as a precursor state to transition to the RUSH preparation state (RT3).

以上、説明したように、本実施形態では、通常状態(不利状態)において、RUSH状態(付与状態)に移行することが決定されると、前兆状態を介して、あるいは直接的にRUSH準備状態(準備状態)に移行し、その後、RUSH状態(付与状態)においてART状態(有利状態)の遊技期間が付与され、付与された遊技期間にわたってART状態(有利状態)が実行される。また、ART状態(有利状態)において、バトル状態(上乗せ状態)に移行することが決定されると、バトル状態ではART状態(有利状態)の遊技期間が延長されるか否かが決定される。また、ART状態(有利状態)が終了するときに、RUSHストック(有利状態を延長することが決定される権利)が付与されていれば、再度RUSH状態(付与状態)に移行し、CZストック(有利状態を延長するか否かが抽籤される権利)が付与されていれば、引き戻し状態(チャレンジ状態)において、再度有利状態を再開させることができるか否かが決定される。本実施形態では、このように、上述した各種の制御状態を設定することで、その遊技性を高めることとしている。 As described above, in the present embodiment, in the normal state (disadvantage state), when it is determined to shift to the RUSH state (given state), via the precursor state or directly RUSH preparation state ( preparation state), after that, a game period of ART state (advantageous state) is given in the RUSH state (given state), and the ART state (advantageous state) is executed over the given game period. Further, when it is determined to shift to the battle state (additional state) in the ART state (advantageous state), it is determined in the battle state whether or not the game period of the ART state (advantageous state) is extended. Also, when the ART state (advantageous state) ends, if the RUSH stock (the right to extend the advantageous state) is granted, it will move to the RUSH state (granted state) again, and the CZ stock ( If the right to draw a lottery to determine whether or not to extend the advantageous state is granted, it is determined in the pullback state (challenge state) whether or not the advantageous state can be resumed again. In this embodiment, by setting the above-described various control states in this way, the playability is enhanced.

もっとも、本実施形態のパチスロ1における遊技性は上述したものに限られない。例えば、本実施形態では、ART状態(RT3)では、原則として、RUSH状態(RT4)に移行しないものとしているが、ART状態(RT3)において、RUSHストックが付与された場合には、直ちに(あるいは、その前兆状態を介して)ART状態(RT3)からRUSH状態(RT4)に移行させるものとしてもよい。 However, the playability of the pachi-slot machine 1 of this embodiment is not limited to the above. For example, in the present embodiment, in principle, the ART state (RT3) does not transition to the RUSH state (RT4), but when the RUSH stock is given in the ART state (RT3), immediately (or , via its precursor state) to transition from the ART state (RT3) to the RUSH state (RT4).

また、例えば、本実施形態では、通常状態(RT1)では、原則として、バトル状態(RT3)や引き戻し状態(RT3)に移行しないものとしているが、通常状態(RT1)においても移行抽籤を行い、その移行抽籤に当籤したときには、その前兆状態を介して(あるいは、直ちに)バトル状態(RT3)や引き戻し状態(RT3)に移行させるものとしてもよい。この場合、バトル状態(RT3)や引き戻し状態(RT3)において、RUSH当籤となった場合には、いわゆる「初当り」として、RUSH準備状態(RT3)に移行させ、RUSH当籤とならなかった場合には、通常状態(RT1)に移行させるようにすればよい。すなわち、バトル状態(RT3)や引き戻し状態(RT3)を、有利状態への移行の期待度が高いチャンスゾーンとして機能させるようにしてもよい。 Also, for example, in the present embodiment, in principle, in the normal state (RT1), the transition to the battle state (RT3) or the withdrawal state (RT3) does not occur. When the transition lottery is won, the state may be shifted to the battle state (RT3) or the withdrawal state (RT3) via (or immediately) the precursor state. In this case, in the battle state (RT3) or pullback state (RT3), if it becomes RUSH winning, as a so-called "first hit", it is shifted to the RUSH preparation state (RT3), and if it is not RUSH winning should be shifted to the normal state (RT1). That is, the battle state (RT3) and the pullback state (RT3) may function as chance zones in which there is a high degree of expectation for transition to an advantageous state.

また、本実施形態では、有利状態(より詳細には、「ART状態」)における遊技期間の管理の手法として、ゲーム数(すなわち、遊技者にとって有利な停止操作の情報が報知され得る遊技回数)を採用し、また、当該ゲーム数は、バトル状態を除き、原則として、RUSH状態において付与されるものとしているが、ART状態においても、例えば、内部当籤役に基づく上乗せ抽籤を行って、直接的に当該ゲーム数の上乗せが行われるようにしてもよい。 In addition, in the present embodiment, as a method of managing the game period in the advantageous state (more specifically, "ART state"), the number of games (that is, the number of games in which the information of the stop operation that is advantageous to the player can be notified) In principle, the number of games is awarded in the RUSH state, except for the battle state. The number of games may be added to the number of games.

また、本実施形態では、一旦有利状態(より詳細には、「ART状態」)に移行した場合には、有利状態を延長することが決定される権利(RUSHストック)は、原則として、バトル状態において付与されるものとしているが、ART状態においても、例えば、内部当籤役に基づく上乗せ抽籤を行って、直接的に当該RUSHストックの上乗せが行われるようにしてもよい。 In addition, in this embodiment, once the transition to an advantageous state (more specifically, "ART state"), the right (RUSH stock) determined to extend the advantageous state is, in principle, the battle state However, even in the ART state, for example, an additional lottery based on an internal winning combination may be performed to directly add the RUSH stock.

また、有利状態における遊技期間の管理の手法としても、その他の種々の手法を採用することができる。例えば、セット数で(すなわち、予め定められたゲーム数を1単位として)管理するようにしてもよいし、差枚数(すなわち、払出枚数から投入枚数を減じた純増枚数)によって管理するようにしてもよいし、押し順役(例えば、6択ベル)の報知回数(すなわち、実際にメダルの払出に係る遊技者にとって有利な停止操作の情報が報知された回数)によって管理するようにしてもよい。これらの場合、上乗せが発生する場合には、その差枚数や報知回数が上乗せされるようにすればよい。 Also, various other methods can be adopted as the method of managing the game period in the advantageous state. For example, it may be managed by the number of sets (that is, a predetermined number of games as one unit), or by the difference number (that is, the net increase number obtained by subtracting the number of insertions from the number of payouts). Alternatively, it may be managed by the number of notification times (for example, 6-choice bell) notification (that is, the number of notification times of stop operation information that is advantageous for the player who actually pays out medals). . In these cases, if there is an increase, the difference in the number of sheets or the number of notifications may be added.

また、有利状態を延長する(上乗せする、継続する)、とは、上述したゲーム数、RUSHストックやCZストックの上乗せ、差枚数や報知回数の上乗せに限られず、有利状態の継続確率(継続率)を高めることであってもよい。例えば、ART状態終了毎に、継続抽籤(終了抽籤)が行われるようにした場合、その継続確率を高めるようにすることで、実質的に上乗せとなるようにすることもできる。 In addition, extending (adding, continuing) the advantageous state is not limited to the above-mentioned number of games, adding RUSH stock or CZ stock, adding the difference number or the number of times of notification, but the continuation probability of the advantageous state (continuation rate ) may be increased. For example, when a continuation lottery (termination lottery) is performed each time the ART state ends, by increasing the continuation probability, it is possible to substantially increase the continuation lottery.

また、例えば、上述したART機能が作動している状態及びボーナス状態を一連の有利区間として管理し、有利区間の継続回数が所定の遊技回数(例えば、1500ゲーム)となった場合には、未だART期間、RUSHストック、CZストックが残存する場合であっても、強制的にART機能が作動している状態を終了させて、ART機能が作動していない状態(例えば、通常状態)に移行させるようにしてもよい。すなわち、遊技者にとって有利な有利区間の継続に一定の制限(リミッタ)を設けるようにしてもよい。このように構成することで、遊技者が過度に遊技にのめりこんでしまうことを防止することができる。 Also, for example, the state in which the ART function is activated and the bonus state described above are managed as a series of advantageous intervals, and when the number of consecutive advantageous intervals reaches a predetermined number of games (for example, 1500 games), Even if the ART period, RUSH stock, and CZ stock remain, the state in which the ART function is activated is forcibly terminated, and the state in which the ART function is not activated (for example, normal state) is entered. You may do so. That is, a fixed limit (limiter) may be provided for the continuation of the advantageous section that is advantageous to the player. By configuring in this way, it is possible to prevent the player from becoming excessively absorbed in the game.

また、本実施形態では、ART機能に関する抽籤が主制御回路90側で行われるようになっている。したがって、そのART機能に関する抽籤に際して、制御負担を低減するため、ART機能に関する抽籤(後述の図32~図55参照)に用いられる内部当籤役が決定された場合には、これらの内部当籤役をグループ化する情報(グループ化情報)を生成し(すなわち、内部当籤役に係る情報を圧縮し)、その生成されたグループ化情報に基づいてART機能に関する抽籤を行うようにしてもよい。 Further, in this embodiment, the lottery for the ART function is performed on the main control circuit 90 side. Therefore, in order to reduce the control load in the lottery related to the ART function, when the internal winning combinations used in the lottery related to the ART function (see FIGS. 32 to 55 to be described later) are determined, these internal winning combinations are used. Grouping information (grouping information) may be generated (that is, information relating to internal winning combinations may be compressed), and lottery relating to ART functions may be performed based on the generated grouping information.

[通常状態の遊技の流れ]
次に、図32~図36を参照して、上述した通常状態における遊技の流れについて説明する。図32は、通常状態の遊技の流れを説明する図であり、メインCPU101が行う各種制御の概要について説明する図である。また、図33~図36は、メインCPU101が通常状態において各種制御を行う際に参照する、メインROM102に記憶されている各種データテーブル(抽籤テーブル)の一例を示す図である。
[Normal game flow]
Next, with reference to FIGS. 32 to 36, the game flow in the normal state described above will be described. FIG. 32 is a diagram for explaining the flow of a game in a normal state, and is a diagram for explaining an overview of various controls performed by the main CPU 101. As shown in FIG. 33 to 36 are diagrams showing examples of various data tables (lottery tables) stored in the main ROM 102, which the main CPU 101 refers to when performing various controls in the normal state.

図32に示すように、通常状態において、メインCPU101は、現在の通常モードと乱数値とに基づいて、RUSH(ART)移行抽籤を行う。具体的には、図33に示す、RUSH移行抽籤テーブルを参照して、RUSH状態に移行するか否かを決定する。 As shown in FIG. 32, in the normal state, the main CPU 101 performs a RUSH (ART) transition lottery based on the current normal mode and the random number value. Specifically, referring to the RUSH transition lottery table shown in FIG. 33, it is determined whether or not to transition to the RUSH state.

なお、本実施形態では、通常モードとして、通常モード「0」~「4」が規定されている。このうち、RUSH(ART)移行抽籤によってRUSH状態に移行することが決定され得るのは、通常モード「3」及び「4」の場合のみであり、通常モード「0」~「2」の場合には、上述した確定契機が成立するまで、RUSH状態に移行することが決定される場合はない。すなわち、通常モード「3」及び「4」は、相対的に有利なモード(抽籤状態)であり、通常モード「0」~「2」は、相対的に不利なモード(抽籤状態)である。 In this embodiment, normal modes "0" to "4" are defined as normal modes. Of these, it is only in the normal modes "3" and "4" that it is possible to decide to shift to the RUSH state by the RUSH (ART) transition lottery, and in the case of the normal modes "0" to "2" is not decided to shift to the RUSH state until the above-mentioned confirmation trigger is established. That is, normal modes "3" and "4" are relatively advantageous modes (lottery status), and normal modes "0" to "2" are relatively disadvantageous modes (lottery status).

メインCPU101は、RUSH(ART)移行抽籤に当籤した場合(RUSH当籤)には、現在の通常モードと乱数値とに基づいて、RUSH種別抽籤を行う。具体的には、図33に示す、RUSH種別抽籤テーブルを参照して、RUSH種別を決定する。 When the main CPU 101 wins the RUSH (ART) transition lottery (RUSH winning), the main CPU 101 performs a RUSH type lottery based on the current normal mode and the random number value. Specifically, the RUSH type is determined with reference to the RUSH type lottery table shown in FIG.

なお、本実施形態では、RUSH種別として、RUSH種別「1」~「4」が規定されている。RUSH種別は、RUSH状態における有利さの度合い(すなわち、付与されるART期間)を変動させるもの、すなわち、有利状態(ART状態)の価値を決定するものである。後述するように、RUSH種別「2」が、付与されるART期間の期待度(有利状態の価値)が最も低く、RUSH種別「3」、RUSH種別「1」、RUSH種別「4」の順に、付与されるART期間の期待度(有利状態の価値)が高くなるように設定されている(後述の図40参照)。また、RUSH種別抽籤におけるRUSH種別の決定に際しては、RUSH種別「1」は決定されず、上述した確定契機成立に基づくRUSH状態の移行の際に決定されるものとなっている。 In this embodiment, RUSH types "1" to "4" are defined as RUSH types. The RUSH type varies the degree of advantage (that is, the ART period granted) in the RUSH state, that is, determines the value of the advantage state (ART state). As will be described later, RUSH type “2” has the lowest expected degree of ART period to be granted (value of advantageous state), RUSH type “3”, RUSH type “1”, RUSH type “4” in that order, It is set so that the degree of expectation of the given ART period (the value of an advantageous state) is high (see FIG. 40 described later). Also, when determining the RUSH type in the RUSH type lottery, the RUSH type "1" is not determined, but is determined when the RUSH state is shifted based on the establishment of the above-described confirmation trigger.

メインCPU101は、RUSH種別抽籤の結果、RUSH種別を決定した場合には、決定したRUSH種別と乱数値とに基づいて、前兆ゲーム数抽籤を行う。具体的には、図33に示す、前兆ゲーム数抽籤テーブルを参照して、前兆ゲーム数を決定する。そして、メインCPU101は、制御状態を前兆状態に移す。 When the RUSH type is determined as a result of the RUSH type lottery, the main CPU 101 performs a predictive game number lottery based on the determined RUSH type and the random number value. Specifically, the number of precursor games is determined by referring to the number of precursor games lottery table shown in FIG. Then, the main CPU 101 shifts the control state to the precursor state.

なお、本実施形態では、前兆ゲーム数として、「超短」、「短」、「中」、及び「長」が規定されている。これらは、前兆状態の遊技期間(すなわち、前兆ゲーム数)を示すものである。例えば、「超短」は、前兆ゲーム数が0~5ゲームのうちいずれかが決定されることを示し、「短」は、前兆ゲーム数が6~20ゲームのうちいずれかが決定されることを示し、「中」は、前兆ゲーム数が21~32ゲームのうちいずれかが決定されることを示し、「長」は、前兆ゲーム数が33~50ゲームのうちいずれかが決定されることを示すものである。前兆ゲーム数の決定の際には、これらのゲーム数の範囲内で予め定められた特定の前兆ゲーム数が決定されるようにしてもよいし、さらに抽籤を行って、これらのゲーム数の範囲内から一の前兆ゲーム数が決定されるようにしてもよい。 In the present embodiment, "ultra-short", "short", "medium", and "long" are defined as the number of precursor games. These indicate the playing period of the precursor state (that is, the number of precursor games). For example, "ultra-short" indicates that the number of precursor games is determined from 0 to 5 games, and "short" indicates that the number of precursor games is determined from 6 to 20 games. , "Medium" indicates that the number of precursor games is determined from 21 to 32 games, and "Long" indicates that the number of precursor games is determined from 33 to 50 games. is shown. When determining the number of precursory games, a predetermined specific number of precursory games may be determined within the range of these numbers of games, or a lottery may be conducted to determine the number of precursory games within the range of these number of games. One precursor game number may be determined from within.

また、本実施形態では、相対的に有利なRUSH種別が決定された場合のほうが、相対的に不利なRUSH種別が決定された場合よりも、長い前兆ゲーム数が決定されやすくなっている。すなわち、前兆状態における遊技期間が長いほど、RUSH状態において付与される特典の期待度が高まるようになっている。また、後述するように、前兆状態の遊技期間が長いほど、RUSH種別が昇格する期待度も高まるようになっている。 Further, in the present embodiment, when a relatively advantageous RUSH type is determined, it is easier to determine a longer predictive game number than when a relatively disadvantageous RUSH type is determined. That is, the longer the game period in the premonitory state, the higher the degree of expectation for the benefit given in the RUSH state. Further, as will be described later, the longer the game period in which the premonitory state is present, the higher the degree of expectation that the RUSH type will be promoted.

メインCPU101は、RUSH(ART)移行抽籤に当籤しなかった場合(RUSH非当籤)には、後述の特定モード中であるか否かと、現在の通常モードと内部当籤役と乱数値に基づいて、通常モード移行抽選を行う。具体的には、図34又は図35に示す、通常モード移行抽籤テーブルを参照して、移行先の通常モード(移行せずを含む)を決定する。 If the RUSH (ART) transition lottery is not won (RUSH non-winning), the main CPU 101 determines whether the specific mode is in progress, based on the current normal mode, the internal winning combination, and the random number. A normal mode transition lottery will be held. Specifically, the normal mode transition lottery table shown in FIG. 34 or 35 is referenced to determine the normal mode to be transitioned to (including no transition).

なお、本実施形態では、特定モード中である場合、特定モード中でない場合(非特定モード)と比較して、通常モードが相対的に有利な通常モードに移行しやすく(すなわち、昇格しやすく)、また、通常モードが相対的に不利な通常モードに移行しない(すなわち、転落しない)ようになっている(図34及び図35参照)。すなわち、特定モードは、有利状態付与のためのモード(抽籤状態)の昇格を優遇するためのモード(優遇状態)である。 Note that, in this embodiment, when in the specific mode, compared to when not in the specific mode (non-specific mode), it is easier to shift to the normal mode where the normal mode is relatively advantageous (i.e., easier to be promoted). Also, the normal mode does not shift to a relatively disadvantageous normal mode (that is, does not fall) (see FIGS. 34 and 35). That is, the specific mode is a mode (preferred state) for preferentially promoting a mode (lottery state) for imparting an advantageous state.

メインCPU101は、通常モード移行抽籤の結果、通常モードが移行した場合(すなわち、現在の通常モードと移行先の通常モードとが異なる通常モードとなった場合)には、移行先の通常モードを現在の通常モードとしてセットし、通常状態における処理を終了する。なお、「通常モードが移行した場合」とは、通常モードが昇格した場合のみを示すものであってもよい。また、通常モードが移行した場合であっても、後述の特定モード移行抽籤を行うようにしてもよい。 When the normal mode is shifted as a result of the normal mode transition lottery (that is, when the current normal mode is different from the transition destination normal mode), the main CPU 101 changes the transition destination normal mode to the current normal mode. is set as the normal mode, and the processing in the normal state is terminated. Note that "when the normal mode is shifted" may indicate only when the normal mode is upgraded. Further, even when the normal mode is shifted, a specific mode shift lottery, which will be described later, may be performed.

メインCPU101は、通常モード移行抽籤の結果、通常モードが移行しなかった場合(すなわち、通常モード移行せずの場合)には、特定モード中でなければ、現在の通常モードと内部当籤役と乱数値に基づいて、特定モード移行抽籤を行う。具体的には、図36に示す、特定モード移行抽籤テーブルを参照して、特定モードに移行するか否かを決定する。なお、特定モード中であっても、特定モード移行抽籤を行うようにしてもよい。この場合、特定モードに移行することを決定した場合には、同様に、後述の特定モードゲーム数抽籤を行って、抽籤の結果付与された特定モードゲーム数によって特定モードが延長されるようにすればよい。 As a result of the normal mode transition lottery, if the normal mode does not transition (that is, if the normal mode does not transition), the main CPU 101 determines the current normal mode, the internal winning combination, and the random Based on the numerical value, a specific mode transition lottery is performed. Specifically, a specific mode transition lottery table shown in FIG. 36 is referenced to determine whether or not to transition to the specific mode. Note that the specific mode transition lottery may be performed even during the specific mode. In this case, when it is decided to shift to the specific mode, similarly, a lottery for the number of specific mode games, which will be described later, is performed, and the specific mode is extended according to the number of specific mode games given as a result of the lottery. Just do it.

なお、本実施形態では、現在の通常モードが最も有利な通常モード「4」である場合を除き、原則として、現在の通常モードにおける有利状態移行の期待度が低いほど(すなわち、通常モードが低いほど)、特定モードに移行しやすくなっている。これにより、現在の通常モードが、有利状態移行の期待度が低いものであっても遊技者の期待感を維持すること可能となる。また、特定モードに移行した際には、有利状態移行の期待度が最も高い通常モード「4」である可能性もあることから、現在の通常モード(抽籤状態)が有利なものである可能性を示唆することも可能となる。いずれにしろ、有利状態移行に関する遊技者の期待感を高め、遊技の興趣を向上させることができる。 In addition, in this embodiment, except when the current normal mode is the most advantageous normal mode "4", in principle, the lower the expectation of the advantageous state transition in the current normal mode (that is, the lower the normal mode the more), the easier it is to shift to a specific mode. As a result, even if the current normal mode has a low degree of expectation for transition to an advantageous state, it is possible to maintain the player's sense of expectation. Also, when transitioning to a specific mode, there is a possibility that the normal mode "4", which has the highest degree of expectation for transitioning to an advantageous state, is the current normal mode (lottery state) that is advantageous. It is also possible to suggest In any case, it is possible to heighten the player's expectation regarding the transition to the advantageous state and improve the amusement of the game.

また、図示は省略するが、本実施形態では、サブCPU201が、特定モード中(優遇状態)は非特定モード(非優遇状態)とは異なる演出を行うようになっている。これにより、遊技者に対して特定モード中(優遇状態)であることが示唆される。 Also, although not shown, in the present embodiment, the sub CPU 201 performs different effects during the specific mode (preferred state) than in the non-specific mode (non-preferred state). This suggests to the player that the specific mode is in progress (preferred state).

メインCPU101は、特定モード移行抽籤の結果、特定モードが移行することを決定した場合には、特定モードゲーム数抽籤を行う。具体的には、乱数値に基づいて、例えば、3/4の確率で特定モードゲーム数「短」を決定し、1/4の確率で特定モードゲーム数「長」を決定する。特定モードゲーム数「短」は、例えば、特定モードの継続期間を10ゲームとし、特定モードゲーム数「長」は、例えば、特定モードの継続期間を50ゲームとすることができる。そして、メインCPU101は、通常状態における処理を終了する。また、メインCPU101は、特定モード移行抽籤の結果、特定モードが移行することを決定しない場合にも、通常状態における処理を終了する。 When the main CPU 101 determines to shift to the specific mode as a result of the specific mode transition lottery, the main CPU 101 performs a specific mode game count lottery. Specifically, based on the random number value, for example, the number of specific mode games "short" is determined with a probability of 3/4, and the number of specific mode games "long" with a probability of 1/4. The number of specific mode games “short” can be set to 10 games for the duration of the specific mode, and the number of specific mode games “long” can be set to 50 games for the duration of the specific mode, for example. Then, the main CPU 101 ends the processing in the normal state. Further, the main CPU 101 also ends the processing in the normal state when it is not decided to shift to the specific mode as a result of the specific mode transition lottery.

通常状態において、メインCPU101は、RUSH当籤となった場合、制御状態を前兆状態に移行させ、また、上述した確定契機成立となった場合、制御状態をRUSH準備状態に移行させる。一方、他の制御状態への移行がない場合には、上述した通常状態における処理(図32参照)を繰り返し行うことで、通常状態における遊技を制御している。 In the normal state, the main CPU 101 shifts the control state to the premonitory state when the RUSH win is won, and shifts the control state to the RUSH preparation state when the above-described confirmation trigger is established. On the other hand, when there is no transition to another control state, the game in the normal state is controlled by repeating the processing in the normal state described above (see FIG. 32).

このように、本実施形態では、遊技者にとって有利な有利状態(例えば、ART状態)に関する複数の抽籤状態(例えば、通常モード)の移行制御が優遇される優遇状態(例えば、特定モード)に制御される場合があり、また、この優遇状態では、抽籤状態の移行制御が優遇されるのみならず、非優遇状態(例えば、非特定モード)と同様に、現在の抽籤状態に基づいて、有利状態が付与されるか否かが決定されるように構成されている。したがって、有利状態に関する複数の抽籤状態を有する遊技機において、その遊技の興趣を向上させることができる。 As described above, in the present embodiment, a plurality of lottery states (for example, normal mode) relating to an advantageous state (for example, ART state) advantageous to the player are controlled to be preferentially treated (for example, specific mode). In addition, in this preferential state, not only is the transition control of the lottery state preferential, but also, similar to the non-preferential state (for example, non-specific mode), based on the current lottery state, the advantageous state is configured to determine whether or not is given. Therefore, in a gaming machine having a plurality of lottery states related to advantageous states, it is possible to improve the interest of the game.

また、本実施形態では、遊技者にとって有利な有利状態(例えば、ART状態)に関する複数の抽籤状態(例えば、通常モード)の移行制御が優遇される優遇状態(例えば、特定モード)に制御される場合があり、また、この優遇状態では、抽籤状態の移行制御が優遇されるのみならず、非優遇状態(例えば、非特定モード)と同様に、現在の抽籤状態に基づいて、有利状態が付与されるか否かが決定されるように構成されている。そして、下位抽籤状態(例えば、通常モード「0」~「2」)では、特定役(例えば、「F_RB」)に当籤しなければ有利状態は付与されないが、上位抽籤状態(例えば、通常モード「3」及び「4」)では、特定役に当籤しなくとも有利状態が付与される場合があるように構成されている。したがって、有利状態に関する複数の抽籤状態を有する遊技機において、その遊技の興趣を向上させることができる。 In addition, in the present embodiment, transition control of a plurality of lottery states (eg, normal mode) relating to an advantageous state (eg, ART state) advantageous to the player is controlled to a preferential treatment state (eg, specific mode). In addition, in this preferential state, not only is the transition control of the lottery state preferential, but like the non-preferential state (for example, non-specific mode), the advantageous state is granted based on the current lottery state. It is configured to determine whether or not In the lower lottery state (for example, normal mode "0" to "2"), an advantageous state is not granted unless a specific role (for example, "F_RB") is won, but in the higher lottery state (for example, normal mode " 3' and '4') are configured so that an advantageous state may be given even if a special combination is not won. Therefore, in a gaming machine having a plurality of lottery states related to advantageous states, it is possible to improve the interest of the game.

また、本実施形態では、遊技者にとって有利な有利状態(例えば、ART状態)に関する複数の抽籤状態(例えば、通常モード)の移行制御が優遇される優遇状態(例えば、特定モード)に制御される場合があり、また、この優遇状態では、抽籤状態の移行制御が優遇されるのみならず、非優遇状態(例えば、非特定モード)と同様に、現在の抽籤状態に基づいて、有利状態が付与されるか否かが決定されるように構成されている。そして、優遇状態では、抽籤状態がより有利となる場合はあるが、より不利となる場合はないように構成されている。したがって、有利状態に関する複数の抽籤状態を有する遊技機において、その遊技の興趣を向上させることができる。 In addition, in the present embodiment, transition control of a plurality of lottery states (eg, normal mode) relating to an advantageous state (eg, ART state) advantageous to the player is controlled to a preferential treatment state (eg, specific mode). In addition, in this preferential state, not only is the transition control of the lottery state preferential, but like the non-preferential state (for example, non-specific mode), the advantageous state is granted based on the current lottery state. It is configured to determine whether or not In the preferential state, the lottery state may be more advantageous, but not more disadvantageous. Therefore, in a gaming machine having a plurality of lottery states related to advantageous states, it is possible to improve the interest of the game.

また、本実施形態では、非優遇状態において、抽籤状態の移行制御が行われない場合に、優遇状態に移行させるか否かが決定されるように構成されている。したがって、抽籤状態が移行しない場合であっても、それによって遊技の興趣が低下してしまうことを抑制することができる。 In addition, in the present embodiment, it is configured to determine whether or not to transition to the preferential state when the lottery state transition control is not performed in the non-preferential state. Therefore, even if the lottery state does not change, it is possible to prevent the game from becoming less interesting.

[前兆状態の遊技の流れ]
次に、図37及び図38を参照して、上述した前兆状態における遊技の流れについて説明する。図37は、前兆状態の遊技の流れを説明する図であり、メインCPU101が行う各種制御の概要について説明する図である。また、図38は、メインCPU101が前兆状態において各種制御を行う際に参照する、メインROM102に記憶されている各種データテーブル(抽籤テーブル)の一例を示す図である。
[Flow of game in premonitory state]
Next, with reference to FIGS. 37 and 38, the flow of the game in the aforementioned premonitory state will be described. FIG. 37 is a diagram for explaining the flow of the game in the premonitory state, and is a diagram for explaining an overview of various controls performed by the main CPU 101. As shown in FIG. FIG. 38 is a diagram showing an example of various data tables (lottery tables) stored in the main ROM 102, which the main CPU 101 refers to when performing various controls in the precursor state.

図37に示すように、前兆状態において、メインCPU101は、現在のRUSH種別と内部当籤役と乱数値とに基づいて、RUSH種別昇格抽籤を行う。具体的には、図38に示す、RUSH種別昇格抽籤テーブルを参照して、昇格先のRUSH種別(昇格せずを含む)を決定する。 As shown in FIG. 37, in the precursor state, the main CPU 101 conducts a RUSH type promotion lottery based on the current RUSH type, internal winning combination, and random number value. Specifically, the RUSH type promotion lottery table shown in FIG. 38 is referenced to determine the RUSH type (including not promoted) of the promotion destination.

メインCPU101は、RUSH種別昇格抽籤に当籤しなかった場合(RUSH種別昇格非当籤)には、前兆ゲーム数を更新し(すなわち、前兆ゲーム数を1減算し)、前兆ゲーム数を消化した場合(すなわち、前兆ゲーム数が0となる場合)には、制御状態をRUSH準備状態に移す。一方、前兆ゲーム数を消化していない場合(すなわち、前兆ゲーム数が未だ1以上である場合)には、前兆状態における処理を終了する。 When the RUSH type promotion lottery is not won (RUSH type promotion non-winning), the main CPU 101 updates the number of precursor games (that is, subtracts 1 from the number of precursor games), and when the number of precursor games is exhausted ( That is, when the number of precursor games is 0), the control state is shifted to the RUSH preparation state. On the other hand, if the number of precursor games has not been completed (that is, if the number of precursor games is still 1 or more), the processing in the precursor state is terminated.

メインCPU101は、RUSH種別昇格抽籤に当籤した場合(RUSH種別昇格当籤)には、現在のRUSH種別を昇格先のRUSH種別に更新し、また、前兆ゲーム数を更新し(すなわち、前兆ゲーム数を1減算し)、前兆ゲーム数を消化した場合(すなわち、前兆ゲーム数が0となる場合)には、制御状態をRUSH準備状態に移す。一方、前兆ゲーム数を消化していない場合(すなわち、前兆ゲーム数が未だ1以上である場合)には、前兆状態における処理を終了する。 When the main CPU 101 wins the RUSH type promotion lottery (RUSH type promotion lottery), the main CPU 101 updates the current RUSH type to the RUSH type of the promotion destination, and also updates the number of precursor games (that is, the number of precursor games is changed to 1), and when the number of precursor games has been completed (that is, when the number of precursor games becomes 0), the control state is shifted to the RUSH preparation state. On the other hand, if the number of precursor games has not been completed (that is, if the number of precursor games is still 1 or more), the processing in the precursor state is terminated.

上述したように、前兆状態は、RUSH当籤時に決定された前兆ゲーム数の間継続するものとなっている。それゆえ、決定された前兆ゲーム数が長いほど、RUSH種別の昇格に関する期待度が高くなる。また、決定されたRUSH種別が相対的に有利なものであるほど、長い前兆ゲーム数が決定されやすくなっている。それゆえ、決定された前兆ゲーム数が長いほど、RUSH種別自体の期待度も高くなる。 As described above, the precursory state continues for the number of precursory games determined when the RUSH is won. Therefore, the longer the number of precursor games determined, the higher the expectations regarding promotion of the RUSH type. In addition, the more advantageous the determined RUSH type is, the easier it is to determine a long predictive game number. Therefore, the longer the number of precursor games determined, the higher the expectation of the RUSH type itself.

なお、図示は省略するが、本実施形態では、サブCPU201が、前兆状態において、その期待度を示唆するため、複数の演出ステージ(前兆演出状態)による演出を行うようになっている。例えば、演出ステージとして、演出ステージ「1」~「3」を設定し、演出ステージ「1」が最も期待度が低く、演出ステージ「3」が最も期待度が高くなるように設定する。ここで、演出ステージの「期待度が高い(低い)」とは、偽の前兆状態を含む前兆状態において、RUSHに当籤していることの期待度が高い(低い)ことを示すものであってもよいし、RUSHに当籤していることを前提として、決定されているRUSH種別の期待度が高い(低い)ことを示すものであってもよいし、前兆ゲーム数の長短を示すものであってもよい。 Although illustration is omitted, in the present embodiment, the sub CPU 201 performs effects in a plurality of production stages (predictive production states) in order to suggest the degree of expectation in the precursory state. For example, production stages "1" to "3" are set as the production stages, with production stage "1" having the lowest degree of expectation and production stage "3" having the highest degree of expectation. Here, the “high (low) expectation” of the production stage indicates that the expectation of winning the RUSH is high (low) in the precursory state including the false precursory state. Alternatively, on the premise that the RUSH has been won, it may indicate that the degree of expectation for the determined RUSH type is high (low), or it may indicate the length of the number of precursor games. may

サブCPU201は、前兆状態(あるいは、偽の前兆状態)が開始するとき(あるいは、その中途であってもよい)に、複数の演出ステージの中から一の演出ステージを決定する(前兆状態の中途にあるときには、決定された演出ステージを昇格させるか否かを決定する)。 The sub CPU 201 determines one production stage from a plurality of production stages when the precursory state (or the false precursory state) starts (or may be in the middle of the precursory state). , it is determined whether or not to promote the determined production stage).

上述したように、このとき、RUSHに当籤しているか否かによって抽籤により演出ステージを決定する(あるいは、昇格させる)ようにしてもよいし、決定されているRUSH種別に応じて抽籤により演出ステージを決定する(あるいは、昇格させる)ようにしてもよいし、決定されている前兆ゲーム数に応じて抽籤により演出ステージを決定する(あるいは、昇格させる)ようにしてもよい。あるいは、これらを複合的に判断し、演出ステージを決定する(あるいは、昇格させる)ようにしてもよい。 As described above, at this time, the production stage may be determined (or promoted) by lottery depending on whether or not the RUSH is won, or the production stage may be determined by lottery according to the determined RUSH type. may be determined (or promoted), or the production stage may be determined (or promoted) by lottery according to the number of precursor games that have been determined. Alternatively, these may be judged in combination to decide (or promote) the performance stage.

また、演出ステージの期待度であるが、演出ステージ「1」が決定されているときには、真の前兆状態であるか偽の前兆状態であるかが不明な状態となり、演出ステージ「2」が決定されているときには、真の前兆状態であることは明らかである(すなわち、RUSH状態に移行することは確定している)ものの、RUSH種別の期待度が不明な状態となり、演出ステージ「3」が決定されているときには、真の前兆状態であり(すなわち、RUSH状態に移行することは確定しており)、また、RUSH種別の期待度が高い状態(例えば、RUSH種別が「2」以外)であることが明らかな状態となるように、演出ステージの期待度が対応付けされ、それにしたがって演出ステージが選択されるようにしてもよい。 As for the degree of expectation of the production stage, when the production stage "1" is determined, it becomes unclear whether it is a true precursor state or a false precursor state, and the production stage "2" is decided. When it is, it is clear that it is a true precursor state (that is, the transition to the RUSH state is confirmed), but the degree of expectation for the RUSH type is unknown, and the production stage "3" is changed. When it is determined, it is a true precursor state (that is, it is decided to shift to the RUSH state), and in a state where the expectation of the RUSH type is high (for example, the RUSH type is other than "2") The degree of expectation of the production stage may be associated so that a certain state is clear, and the production stage may be selected accordingly.

前兆状態において、メインCPU101は、前兆ゲーム数消化となった場合、制御状態をRUSH準備状態に移行させる。一方、他の制御状態への移行がない場合には、上述した前兆状態における処理(図38参照)を繰り返し行うことで、前兆状態における遊技を制御している。 In the precursor state, the main CPU 101 shifts the control state to the RUSH preparation state when the number of precursor games is completed. On the other hand, when there is no transition to another control state, the game in the precursor state is controlled by repeating the above-described processing in the precursor state (see FIG. 38).

[RUSH準備状態の遊技の流れ]
次に、図39~図41を参照して、上述したRUSH準備状態における遊技の流れについて説明する。図39は、RUSH準備状態の遊技の流れを説明する図であり、メインCPU101及びサブCPU201が行う各種制御の概要について説明する図である。また、図40は、メインCPU101がRUSH準備状態において各種制御を行う際に参照する、メインROM102に記憶されている各種データテーブル(抽籤テーブル)の一例を示す図であり、図41は、サブCPU201がRUSH準備状態において行う演出制御の一例を示す図である。
[Flow of game in RUSH preparation state]
Next, with reference to FIGS. 39 to 41, the game flow in the RUSH preparation state described above will be described. FIG. 39 is a diagram for explaining the flow of the game in the RUSH preparation state, and is a diagram for explaining an outline of various controls performed by the main CPU 101 and the sub CPU 201. As shown in FIG. 40 is a diagram showing an example of various data tables (lottery tables) stored in the main ROM 102, which the main CPU 101 refers to when performing various controls in the RUSH preparation state, and FIG. is a diagram showing an example of effect control performed in the RUSH preparation state.

図39に示すように、RUSH準備状態において、サブCPU201は、前兆ゲーム数が0となって前兆状態からRUSH準備状態に移行するときに、RUSH準備状態に移行すること、すなわち、RUSHに当籤していたことを告知する当籤告知を行うか否かの告知抽籤を行う。 As shown in FIG. 39, in the RUSH preparation state, the sub CPU 201 shifts to the RUSH preparation state when the number of precursor games becomes 0 and transitions from the precursor state to the RUSH preparation state, that is, when the RUSH is won. A notification lottery is performed as to whether or not to perform a winning notification to notify that the player was in the game.

なお、この告知抽籤に際しては、例えば、前兆状態においてすでに演出ステージ「3」が選択されていた場合には、必ず当籤告知が行われるようにしてもよい。すなわち、例えば、前兆状態においてすでにRUSH状態に移行することが確定的に報知されている場合には、後述の特殊前兆を行うことなく当籤告知が行われるようにしてもよい。 Incidentally, at the time of this notification lottery, for example, if the production stage "3" has already been selected in the premonitory state, the winning notification may always be performed. That is, for example, when it has already been definitely announced that the game will shift to the RUSH state in the precursor state, the winning announcement may be made without performing the special precursor described later.

また、例えば、単に現在のRUSH種別に応じた確率で、当籤告知が行われるか否かが決定されるようにしてもよい。具体的には、現在のRUSH種別が相対的に期待度の高いもの(例えば、RUSH種別「3」又は「4」)である場合には、現在のRUSH種別が相対的に期待度の低いもの(例えば、RUSH種別「2」)である場合よりも、当籤告知が行われることが決定される確率が低くなるように、告知抽籤が行われるようにしてもよい。すなわち、当籤告知が行われないということは、演出上は、前兆状態が擬似的に継続している(見た目上、前兆状態の演出ステージによる演出表示が継続している)こととなる。それゆえ、前兆状態が長いほどRUSH状態において付与される特典(ART期間)の期待度が高いという法則性に基づく演出を、前兆状態に引き続いてRUSH準備状態においても行うことができる。 Further, for example, it may be determined whether or not the winning announcement is performed, simply with a probability according to the current RUSH type. Specifically, if the current RUSH type is relatively expected (for example, RUSH type "3" or "4"), the current RUSH type is relatively expected (For example, the announcement lottery may be performed so that the probability of determining that the announcement of the winning will be made is lower than in the case of the RUSH type "2"). That is, the fact that the winning announcement is not performed means that the precursory state continues in a pseudo manner (visually, the presentation of the precursory state production stage continues). Therefore, an effect based on the rule that the longer the precursory state is, the higher the expectation of the privilege (ART period) given in the RUSH state is, can be performed in the RUSH preparation state following the precursory state.

また、例えば、現在のRUSH種別と演出ステージとの関係に応じた確率で、当籤告知が行われるか否かが決定されるようにしてもよい。具体的には、現在のRUSH種別が相対的に期待度の高いもの(例えば、RUSH種別「3」又は「4」)であるが、現在の演出ステージが相対的に期待度の低いもの(例えば、演出ステージ「1」)である場合には、現在の演出ステージが相対的に期待度の高いもの(例えば、演出ステージ「2」又は「3」)である場合よりも、当籤告知が行われることが決定される確率が低くなるように、告知抽籤が行われるようにしてもよい。すなわち、RUSH種別の期待度と演出ステージの期待度との間にギャップが生じている場合には、当籤告知が行われにくく、後述の特殊前兆が行われやすくすればよい。 Further, for example, it may be determined whether or not the winning announcement is performed with a probability according to the relationship between the current RUSH type and the production stage. Specifically, the current RUSH type has a relatively high degree of expectation (for example, RUSH type "3" or "4"), but the current production stage has a relatively low degree of expectation (for example, , production stage "1"), the winning announcement is made more than when the current production stage has a relatively high degree of expectation (for example, production stage "2" or "3"). An announcement lottery may be performed so that the probability of the fact being determined is low. That is, when there is a gap between the degree of expectation of the RUSH type and the degree of expectation of the production stage, it is sufficient that the winning announcement is less likely to be performed and the later-described special precursor is more likely to be performed.

サブCPU201は、告知抽籤の結果、当籤告知を行うことを決定した場合(告知当籤)には、液晶図柄揃いによる当籤告知を行う。一方、サブCPU201は、告知抽籤の結果、当籤告知を行うことを決定しない場合(告知非当籤)には、特殊前兆を行う。特殊前兆は、RUSH準備状態(すなわち、有利状態に移行することが確定している状態)においても、擬似的な前兆状態としての演出を行うものであり、その一例を図41に示す。 When the sub CPU 201 determines to announce the winning as a result of the announcement lottery (announced winning), the sub CPU 201 announces the winning by matching liquid crystal symbols. On the other hand, when the sub CPU 201 does not decide to announce the winning as a result of the announcement lottery (no announcement), the sub CPU 201 performs a special sign. The special portent is a pseudo portent state that is produced even in the RUSH preparation state (that is, a state in which the transition to an advantageous state is confirmed), and an example of which is shown in FIG.

図41に示すように、本実施形態では、少なくとも、通常状態及び前兆状態において、表示装置11内で複数の装飾図柄(例えば、装飾図柄「1」~「9」)が複数列(例えば、3列)に変動表示及び停止表示され、これにより、現在の通常モードを示唆したり、あるいは、前兆状態における演出ステージの期待度を示唆したりする演出が行われるようになっている。 As shown in FIG. 41, in this embodiment, at least in the normal state and the precursor state, a plurality of decorative patterns (eg, decorative patterns “1” to “9”) are arranged in multiple rows (eg, 3 row) are displayed in a variable and stationary manner, thereby suggesting the current normal mode, or suggesting the degree of expectation of the production stage in the premonitory state.

ここで、液晶図柄揃いによる当籤告知を行う場合(図41中、当籤告知ありの場合)には、前兆ゲーム数が0となったときに、複数の装飾図柄が特定の表示態様(例えば、同じ装飾図柄の3つ揃い)で停止表示され、これにより、RUSH状態(より詳細には、その準備状態であるRUSH準備状態)に移行することが確定的に報知される。そして、移行したRUSH準備状態では、遊技者にとって有利な停止操作の手順の報知が開始されるとともに、表示装置11上では、前兆状態における演出ステージの表示から、RUSH準備状態における演出表示に遷移する。 Here, when a winning announcement is made by matching the liquid crystal symbols (in FIG. 41, when there is a winning announcement), when the number of precursor games becomes 0, a plurality of decorative symbols are displayed in a specific display mode (for example, the same (three sets of decorative symbols) are stopped and displayed, thereby deterministically notifying that the game will shift to the RUSH state (more specifically, the RUSH preparation state, which is the preparation state thereof). Then, in the shifted RUSH preparation state, notification of a stop operation procedure advantageous to the player is started, and on the display device 11, the display of the production stage in the premonitory state is changed to the production display in the RUSH preparation state. .

一方、当籤告知を行わず特殊前兆を行う場合(図41中、当籤告知なしの場合)には、前兆ゲーム数が0となったときにも、複数の装飾図柄が特定の表示態様で停止表示されず、前兆状態における演出ステージの表示のままRUSH準備状態に移行する。すなわち、表示装置11上では、擬似的に前兆状態が継続することとなる。もっとも、制御状態はRUSH準備状態であることから、押し順役に当籤した場合には、遊技者にとって有利な停止操作の手順の報知は行われる。それゆえ、この場合には、RUSH状態(より詳細には、その準備状態であるRUSH準備状態)に移行することは報知されていないが、遊技者にとって有利な停止操作の手順の報知は行われるという特殊な演出状態(特殊前兆)が発生することになる。これにより、前兆状態の遊技性を多様なものとし、また、有利状態移行に関する報知を多様なものとすることができ、遊技の興趣を向上させることができる。 On the other hand, when a special sign is given without a winning announcement (no winning announcement in FIG. 41), a plurality of decorative symbols are stopped and displayed in a specific display mode even when the number of precursor games becomes 0. Instead, the display of the production stage in the premonitory state is changed to the RUSH preparation state. That is, the precursory state continues on the display device 11 in a pseudo manner. However, since the control state is the RUSH preparation state, when the winning hand is won, the stop operation procedure that is advantageous to the player is notified. Therefore, in this case, the transition to the RUSH state (more specifically, the RUSH preparation state, which is its preparation state) is not notified, but the procedure of the stop operation advantageous to the player is notified. A special production state (special sign) is generated. As a result, it is possible to diversify the playability of the portent state and to diversify the notification regarding the transition to the advantageous state, thereby improving the amusement of the game.

なお、特殊前兆中には、上記に加え、前兆状態における演出ステージを昇格させる演出を行うようにしてもよい。具体的には、サブCPU201は、特殊前兆中における現在の演出ステージと現在のRUSH種別と乱数値とに基づいて、演出ステージ昇格抽籤を行い、その結果に応じて、適宜演出ステージを昇格させるようにすればよい。この演出ステージ昇格抽籤は、RUSH準備状態が終了するまで単位遊技毎に行われるようにしてもよいし、所定ゲーム数(例えば、3ゲーム)毎に行われるようにしてもよい。また、演出ステージ昇格抽籤に際しては、後述のRUSH種別昇格抽籤の抽籤結果も考慮されるようにすればよい。 During the special omen, in addition to the above, an effect for promoting the effect stage in the omen state may be performed. Specifically, the sub CPU 201 performs a lottery for promotion of the production stage based on the current production stage in the special omen, the current RUSH type, and the random value, and appropriately promotes the production stage according to the result. should be This production stage promotion lottery may be performed for each unit game until the RUSH preparation state ends, or may be performed for each predetermined number of games (for example, three games). In addition, in the production stage promotion lottery, the lottery result of the RUSH type promotion lottery, which will be described later, may also be taken into consideration.

例えば、サブCPU201は、現在の演出ステージが「1」であるとき、現在のRUSH種別が「3」であれば、1/8の確率で演出ステージを昇格させて演出ステージを「2」とすることを決定し、現在のRUSH種別が「4」であれば、1/2の確率で演出ステージを昇格させて演出ステージを「2」とすることを決定する。また、現在の演出ステージが「2」であるとき、現在のRUSH種別が「3」であれば、1/16の確率で演出ステージを昇格させて演出ステージを「3」とすることを決定し、現在のRUSH種別が「4」であれば、1/4の確率で演出ステージを昇格させて演出ステージを「3」とすることを決定する。 For example, when the current production stage is "1", if the current RUSH type is "3", the sub CPU 201 promotes the production stage with a probability of 1/8 to make the production stage "2". If the current RUSH type is "4", it is determined that the production stage is promoted with a probability of 1/2 to make the production stage "2". Also, when the current production stage is "2", if the current RUSH type is "3", the production stage is promoted with a probability of 1/16 to set the production stage to "3". , if the current RUSH type is "4", the production stage is promoted with a probability of 1/4, and the production stage is determined to be "3".

また、例えば、サブCPU201は、現在の演出ステージが「1」であるとき、現在のRUSH種別が「3」であれば、1/8の確率で演出ステージを昇格させて演出ステージを「2」とすることを決定し、1/16の確率で演出ステージを昇格させて演出ステージを「3」とすることを決定し、現在のRUSH種別が「4」であれば、1/2の確率で演出ステージを昇格させて演出ステージを「2」とすることを決定し、1/4の確率で演出ステージを昇格させて演出ステージを「3」とすることを決定する。 Further, for example, when the current production stage is "1", if the current RUSH type is "3", the sub CPU 201 promotes the production stage with a probability of 1/8 to raise the production stage to "2". Decide to promote the production stage with a probability of 1/16 and decide to set the production stage to "3", and if the current RUSH type is "4", with a probability of 1/2 It decides to upgrade the production stage to set the production stage to "2", and decides to upgrade the production stage to set the production stage to "3" with a probability of 1/4.

すなわち、演出ステージを昇格させるのは、段階的であってもよいし、非段階的であってもよい。また、演出ステージを昇格させるか否かは、特殊前兆が開始するとき(すなわち、前兆ゲーム数が0となったときに告知非当籤であったとき)に、予め決定しておくようにしてもよい。あるいは、RUSH準備状態が所定期間(例えば、10ゲーム)継続する毎に、演出ステージを昇格させるようにしてもよい。 That is, the production stage may be promoted stepwise or non-stepwise. Further, whether or not to promote the production stage may be determined in advance when the special omen starts (that is, when the number of omen games becomes 0 and the notification is not won). good. Alternatively, the production stage may be promoted every time the RUSH preparation state continues for a predetermined period (for example, 10 games).

メインCPU101は、RUSH準備状態において、現在のRUSH種別と内部当籤役と乱数値とに基づいて、RUSH種別昇格抽籤を行う。具体的には、図38に示した、RUSH種別昇格抽籤テーブルを参照して、昇格先のRUSH種別(昇格せずを含む)を決定する。 In the RUSH preparation state, the main CPU 101 performs a RUSH type promotion lottery based on the current RUSH type, internal winning combination and random number. Specifically, the RUSH type promotion lottery table shown in FIG. 38 is referenced to determine the RUSH type (including not promoted) of the promotion destination.

メインCPU101は、RUSH種別昇格抽籤に当籤した場合(RUSH種別昇格当籤)には、現在のRUSH種別を昇格先のRUSH種別に更新する。RUSH種別昇格抽籤に当籤しなかった場合(RUSH種別昇格非当籤)には、現在のRUSH種別を保持する。そして、メインCPU101は、押し順役に当籤した場合、押し順を報知する。 When the RUSH type promotion lottery is won (RUSH type promotion winning), the main CPU 101 updates the current RUSH type to the RUSH type of the promotion destination. When the RUSH type promotion lottery is not won (RUSH type promotion non-winning), the current RUSH type is retained. Then, the main CPU 101 notifies the pushing order when the pushing order is won.

具体的には、当籤した押し順役の種類に応じて、遊技者にとって有利な停止操作の手順(図22~図24参照)を示す指示情報(ナビデータ)を、指示モニタに表示する制御を行うとともに、サブCPU201側で認識可能となるように指示情報(ナビデータ)を含む情報(コマンド)を送信する(他の制御状態における押し順報知も同様)。RUSH準備状態では、RT状態をRT4状態へと移行させるための停止操作の手順が報知されるとともに、より多くのメダルの払い出しを受け得る停止操作の手順が報知される。また、上述したように、「F_7リプ_123」~「F_7リプ_321」に当籤した場合には、所定確率で、全ナビ又は第1停止ナビとなる停止操作の手順が報知される場合がある。また、同様に、「F_チャンスリプ_123」~「F_チャンスリプ_321」に当籤した場合には、所定確率で、全ナビ又は第1停止ナビとなる停止操作の手順が報知される場合がある。すなわち、上述した各種データテーブル(抽籤テーブル)及び後述の各種データテーブル(抽籤テーブル)において、内部当籤役の欄に「チャンスリプ」と記されている場合には、「F_チャンスリプ_123」~「F_チャンスリプ_321」に当籤した場合に、停止操作の手順が適切であったため、結果として「チャンスリプ」が成立した場合を含み、停止操作の手順が適切でなかったため、結果として「チャンスリプ」が成立しなかった場合を含まない。 Specifically, according to the type of winning winning combination, instruction information (navigation data) indicating the procedure of the stop operation (see FIGS. 22 to 24) advantageous to the player is displayed on the instruction monitor. At the same time, information (commands) including instruction information (navigation data) is transmitted so that it can be recognized by the sub CPU 201 side (the same applies to notification of the pressing order in other control states). In the RUSH preparation state, a stop operation procedure for shifting from the RT state to the RT4 state is notified, and a stop operation procedure that allows more medals to be paid out is notified. Also, as described above, when "F_7 reply_123" to "F_7 reply_321" are won, there is a case where the stop operation procedure for all navigation or first stop navigation is notified with a predetermined probability. Similarly, when "F_chancelip_123" to "F_chancelip_321" are won, there is a case where the stop operation procedure for all navigation or first stop navigation is notified with a predetermined probability. That is, in the various data tables (lottery tables) described above and the various data tables (lottery tables) described later, if "Chance Lip" is written in the column of the internal winning combination, "F_Chance Lip_123" to " F_Chance Lip_321" was won, and the stop operation procedure was appropriate, and as a result, the "Chance Lip" was established. does not include cases where

メインCPU101は、押し順が報知され得る遊技において、停止操作が行われた結果、「RT4移行リプ」が成立し得ない遊技において、「RT4移行リプ」が成立しなかった場合(RT4移行リプ未成立、押し順ミス未発生)、RUSH準備状態における処理を終了する。 In a game in which the pressing order can be notified, as a result of the stop operation, the main CPU 101 determines whether the "RT4 transition reply" has not been established (RT4 transition reply has not been established) in a game in which the "RT4 transition reply" cannot be established. Established, pressing order error not occurred), the process in the RUSH preparation state is terminated.

メインCPU101は、押し順が報知され得る遊技において、停止操作が行われた結果、「RT4移行リプ」が成立した場合(RT4移行リプ成立)、及び「RT4移行リプ」が成立し得る遊技において、報知された押し順にしたがわず「RT4移行リプ」が成立しなかった場合(押し順ミス発生)、乱数値に基づいて、RUSH状態振分抽籤を行う。具体的には、図40に示す、RUSH状態振分抽籤テーブルを参照して、移行先のRUSH状態を、通常RUSH状態及び特別RUSH状態のいずれの状態とするかを決定する。 The main CPU 101, in a game in which the pressing order can be notified, when the "RT4 transition reply" is established as a result of the stop operation (RT4 transition reply is established), and in the game in which the "RT4 transition reply" is established, If the notified push order is not followed and the "RT4 shift reply" is not established (a push order error occurs), a RUSH state distribution lottery is performed based on a random number value. Specifically, referring to the RUSH state distribution lottery table shown in FIG. 40, it is determined whether the RUSH state of the transition destination is the normal RUSH state or the special RUSH state.

メインCPU101は、RUSH状態振分抽籤の結果決定されたRUSH状態と現在のRUSH種別と乱数値とに基づいて、保障報知期間抽籤を行う。具体的には、図40に示す、保障報知期間抽籤テーブルを参照して、RUSH状態における「7揃いリプ」成立のための停止操作の手順が報知される回数の保障回数である、保障報知期間を決定する。 The main CPU 101 performs a guarantee notification period lottery based on the RUSH state determined as a result of the RUSH state distribution lottery, the current RUSH type, and the random value. Specifically, referring to the guaranteed notification period lottery table shown in FIG. 40, the guaranteed notification period is the number of times the stop operation procedure for the establishment of "7 matching replies" in the RUSH state is notified. to decide.

メインCPU101は、RUSH状態振分抽籤の結果決定されたRUSH状態と現在のRUSH種別と乱数値とに基づいて、追加報知期間決定率抽籤を行う。具体的には、図40に示す、追加報知期間決定率抽籤テーブルを参照して、RUSH状態における「7揃いリプ」成立のための停止操作の手順が報知される回数を追加する(すなわち、報知期間を延長する)ための抽籤が行われる際に参照される、保障報知期間決定率を決定する。そして、メインCPU101は、制御状態をRUSH状態(通常RUSH状態又は特別RUSH状態)に移す。 The main CPU 101 performs an additional notification period determination rate lottery based on the RUSH state determined as a result of the RUSH state distribution lottery, the current RUSH type, and the random number value. Specifically, referring to the additional notification period determination rate lottery table shown in FIG. It determines the guarantee notification period determination rate referred to when a lottery for extending the period is performed. Then, the main CPU 101 shifts the control state to the RUSH state (normal RUSH state or special RUSH state).

なお、追加報知期間決定率「極低」は、例えば、追加報知期間決定率が1~5%程度の確率であることを示し、追加報知期間決定率「高」は、例えば、追加報知期間決定率が75~89%程度の確率であることを示し、追加報知期間決定率「極高」は、例えば、追加報知期間決定率が90~95%程度の確率であることを示すものである。それゆえ、追加報知期間決定率「極低」が決定された場合には、追加的に報知期間が付与される可能性が低く、追加報知期間決定率「高」又は「極高」が決定された場合には、追加的に報知期間が付与される可能性が高くなっている。 In addition, the additional notification period determination rate "extremely low" indicates, for example, that the additional notification period determination rate is about 1 to 5% probability, and the additional notification period determination rate "high" indicates, for example, the additional notification period determination rate. It indicates that the rate is about 75-89% probability, and the additional notification period determination rate "extremely high" indicates, for example, that the additional notification period determination rate is about 90-95% probability. Therefore, if the additional notification period determination rate “very low” is determined, it is unlikely that an additional notification period will be granted, and the additional notification period determination rate “high” or “extremely high” is determined. If so, there is a high possibility that an additional notice period will be given.

RUSH準備状態において、メインCPU101は、RT4移行リプ成立となった場合、あるいは、押し順ミス発生となった場合、制御状態をRUSH状態(通常RUSH状態又は特別RUSH状態)に移行させる。一方、他の制御状態への移行がない場合には、上述したRUSH準備状態における処理(図39参照)を繰り返し行うことで、RUSH準備状態における遊技を制御している。 In the RUSH preparation state, the main CPU 101 shifts the control state to the RUSH state (normal RUSH state or special RUSH state) when the transition to RT4 is established or when a pressing order error occurs. On the other hand, when there is no transition to another control state, the game in the RUSH preparation state is controlled by repeating the processing in the RUSH preparation state described above (see FIG. 39).

このように、本実施形態では、遊技者にとって有利な有利状態(例えば、ART状態)の価値(例えば、RUSH種別)が低い場合には、前兆状態において第1の前兆演出が決定されやすく、価値が高い場合には、前兆状態において第2の前兆演出が決定されやすくなっているが、有利状態の価値が高い場合であって、第1の前兆演出が行われる場合には、さらに、前兆状態終了後の準備状態(例えば、RUSH準備状態)において特殊前兆演出(例えば、特殊前兆)が行われるように構成されている。すなわち、相対的に期待度の低い前兆演出が行われる場合であっても、準備状態において特殊前兆演出が行われた場合には、有利状態の価値が高いことを期待させることが可能となり、また、特殊前兆演出を含め、前兆演出自体の興趣も飛躍的に向上させることができる。したがって、有利状態の前兆状態における演出に関し、その興趣を向上させることができる。 As described above, in the present embodiment, when the value (eg, RUSH type) of an advantageous state (eg, ART state) that is advantageous to the player is low, the first predictive effect is likely to be determined in the predictive state, and the value is high, the second portent effect is more likely to be determined in the portent state. It is configured such that a special portent effect (eg, special portent) is performed in a preparatory state (eg, RUSH preparatory state) after completion. That is, even when the predictive effect with a relatively low degree of expectation is performed, if the special predictive effect is performed in the preparation state, it is possible to expect that the value of the advantageous state is high, and , the interest of the omen performance itself including the special omen performance can be dramatically improved. Therefore, it is possible to improve the interest in the production in the premonitory state of the advantageous state.

また、本実施形態では、遊技者にとって有利な有利状態(例えば、ART状態)の価値(例えば、RUSH種別)が低い場合には、前兆状態において第1の前兆演出が決定されやすく、価値が高い場合には、前兆状態において第2の前兆演出が決定されやすくなっているが、有利状態の価値が高い場合であって、第1の前兆演出が行われる場合には、有利状態移行の告知演出が行われなければ、さらに、前兆状態終了後の準備状態(例えば、RUSH準備状態)において特殊前兆演出(例えば、特殊前兆)が行われるように構成されている。すなわち、相対的に期待度の低い前兆演出が行われる場合であっても、告知演出が行われずに、準備状態において特殊前兆演出が行われた場合には、有利状態の価値が高いことを期待させることが可能となり、また、特殊前兆演出を含め、前兆演出自体の興趣も飛躍的に向上させることができる。したがって、有利状態の前兆状態における演出に関し、その興趣を向上させることができる。 Further, in the present embodiment, when the value (eg, RUSH type) of an advantageous state (eg, ART state) that is advantageous to the player is low, the first predictive effect is likely to be determined in the predictive state, and the value is high. In this case, the second predictive effect is likely to be determined in the predictive state, but when the value of the advantageous state is high and the first predictive effect is performed, the notification effect of the transition to the advantageous state is performed. is not performed, a special portent effect (eg, special portent) is performed in a preparation state (eg, RUSH preparation state) after the portent state ends. In other words, even if a sign effect with a relatively low degree of expectation is performed, if the special sign effect is performed in the preparation state without the notification effect being performed, it is expected that the value of the advantageous state is high. In addition, it is possible to dramatically improve the interest of the omen performance itself including the special omen performance. Therefore, it is possible to improve the interest in the production in the premonitory state of the advantageous state.

また、本実施形態では、遊技者にとって有利な有利状態(例えば、ART状態)の価値(例えば、RUSH種別)が低い場合には、前兆状態において第1の前兆演出が決定されやすく、価値が高い場合には、前兆状態において第2の前兆演出が決定されやすくなっているが、有利状態の価値が高い場合であって、第1の前兆演出が行われる場合には、さらに、前兆状態終了後の準備状態(例えば、RUSH準備状態)において、当該準備状態が終了するまで特殊前兆演出(例えば、特殊前兆)が行われるように構成されている。すなわち、相対的に期待度の低い前兆演出が行われる場合であっても、準備状態において特殊前兆演出が行われた場合には、有利状態の価値が高いことを期待させることが可能となり、また、特殊前兆演出を含め、前兆演出自体の興趣も飛躍的に向上させることができる。
したがって、有利状態の前兆状態における演出に関し、その興趣を向上させることができる。
Further, in the present embodiment, when the value (eg, RUSH type) of an advantageous state (eg, ART state) that is advantageous to the player is low, the first predictive effect is likely to be determined in the predictive state, and the value is high. In this case, the second predictive effect is likely to be determined in the predictive state. (for example, RUSH preparation state), a special precursor effect (for example, special precursor) is performed until the preparation state ends. That is, even when the predictive effect with a relatively low degree of expectation is performed, if the special predictive effect is performed in the preparation state, it is possible to expect that the value of the advantageous state is high, and , the interest of the omen performance itself including the special omen performance can be dramatically improved.
Therefore, it is possible to improve the interest in the production in the premonitory state of the advantageous state.

また、本実施形態では、有利状態の準備状態において、遊技者にとって有利な停止操作の手順の報知は開始されるが、演出上は前兆状態のままである場合が生じるように構成されている。すなわち、遊技者に対して、前兆状態において突如有利な停止操作の手順の報知が開始されたかのような驚きを与えることができるようになっている。したがって、遊技者にとって有利な停止操作の手順が報知される有利状態の開始前に行われる演出に関し、その興趣を向上させることができる。 In addition, in this embodiment, in the preparatory state of the advantageous state, notification of the procedure of the stop operation that is advantageous to the player is started, but in terms of presentation, there may be cases where the premonitory state remains. That is, it is possible to give the player a surprise as if notification of a procedure for an advantageous stop operation was suddenly started in the premonitory state. Therefore, it is possible to enhance the interest of the effect performed before the start of the advantageous state in which the procedure of the stop operation that is advantageous for the player is announced.

[RUSH状態の遊技の流れ]
次に、図42~図44を参照して、上述したRUSH状態における遊技の流れについて説明する。図42は、通常RUSH状態の遊技の流れを説明する図であり、メインCPU101及びサブCPU201が行う各種制御の概要について説明する図である。また、図43は、特別RUSH状態の遊技の流れを説明する図であり、メインCPU101及びサブCPU201が行う各種制御の概要について説明する図である。また、図44は、サブCPU201がRUSH状態において行う演出制御の一例を示す図である。
[Flow of game in RUSH state]
Next, with reference to FIGS. 42 to 44, the game flow in the RUSH state described above will be described. FIG. 42 is a diagram for explaining the flow of a game in the normal RUSH state, and is a diagram for explaining an outline of various controls performed by the main CPU 101 and the sub CPU 201. As shown in FIG. FIG. 43 is a diagram for explaining the flow of the game in the special RUSH state, and is a diagram for explaining an outline of various controls performed by the main CPU 101 and the sub CPU 201. As shown in FIG. Moreover, FIG. 44 is a figure which shows an example of the production|presentation control which sub CPU201 performs in a RUSH state.

(通常RUSH状態)
図42に示すように、メインCPU101は、通常RUSH状態が開始したとき(通常RUSH状態開始時)、又は通常RUSH状態において追加報知期間抽籤の当籤が継続している場合(追加報知期間抽籤継続)には、RUSH準備状態において決定された追加報知期間決定率(「極低」~「極高」のいずれか)と乱数値とに基づいて、追加報知期間抽籤を行う。
(Normal RUSH state)
As shown in FIG. 42, when the normal RUSH state starts (when the normal RUSH state starts), or when the winning of the additional notification period lottery continues in the normal RUSH state (additional notification period lottery continues) In, additional notification period lottery is performed based on the additional notification period determination rate (either "extremely low" to "extremely high") and the random value determined in the RUSH preparation state.

メインCPU101は、追加報知期間抽籤に当籤した場合(追加報知期間抽籤継続)には、RUSH状態における報知回数を1回追加する(すなわち、報知期間を所定期間延長する、報知期間を増加させる)。なお、この場合、追加される報知回数をさらに抽籤によって決定するようにしてもよいし、追加報知期間抽籤の段階で何回追加するのかを予め決定するようにしてもよい。すなわち、追加される報知回数は複数回であってもよい。 When the additional notification period lottery is won (continuation of the additional notification period lottery), the main CPU 101 adds one notification number in the RUSH state (that is, extends the notification period for a predetermined period or increases the notification period). In this case, the number of times of notification to be added may be further determined by lottery, or the number of times to be added may be determined in advance at the stage of lottery during the additional notification period. That is, the number of times of notification to be added may be plural times.

サブCPU201は、追加報知期間抽籤に当籤した場合(追加報知期間抽籤継続)には、乱数値に基づいて、ランプ点灯抽籤を行う。具体的には、ランプ群21を、所定期間(例えば、約1秒間)所定の表示態様で点灯させる(ランプ点灯演出を行う)か否かを抽籤により決定する。なお、ランプ群21に替えて、あるいはこれとともに、サブ表示装置18の所定箇所において、所定期間(例えば、約1秒間)所定の表示態様の表示を行うようにしてもよい。また、表示装置11の所定箇所において、所定期間(例えば、約1秒間)所定の表示態様の表示を行うようにしてもよい。また、スピーカ65L,65Rから、所定期間(例えば、約1秒間)所定の音が出力されるようにしてもよい。このランプ点灯演出は、追加報知期間抽籤の当籤が継続していることを報知するための演出であり、その一例を図44に示す。 When the additional notification period lottery is won (continuation of the additional notification period lottery), the sub CPU 201 performs a lamp lighting lottery based on the random number value. Specifically, it is determined by lottery whether or not the lamp group 21 is to be lit in a predetermined display mode (performing a lamp lighting effect) for a predetermined period of time (for example, about one second). Instead of the lamp group 21, or together with it, a predetermined display mode may be displayed at a predetermined location of the sub-display device 18 for a predetermined period (for example, about 1 second). In addition, at a predetermined location of the display device 11, a predetermined display mode may be displayed for a predetermined period (for example, about 1 second). A predetermined sound may be output from the speakers 65L and 65R for a predetermined period (for example, about one second). This lamp lighting effect is a effect for notifying that the winning of the additional notification period lottery is continuing, and an example thereof is shown in FIG.

図44に示すランプ点灯演出の例では、通常RUSH状態(後述の特別RUSH状態も同様)において、RUSH状態の開始時(1ゲーム目)から6ゲーム目まで追加報知期間抽籤の当籤が継続していることを示しており、また、6ゲーム目において、ランプ点灯抽籤に当籤し、ランプ点灯演出が行われたことを示している。ここで、RUSH状態の開始時(1ゲーム目)には、RUSH状態が開始したこと(すなわち、追加報知期間抽籤が開始されたこと)を示す開始報知は行われるものの、1~5ゲーム目までは、追加報知期間抽籤の当籤が継続していることを示す継続報知は行われていないため、この間に、7揃いリプ成立となる押し順が報知された場合、保障報知期間であるから押し順が報知されたのか、それとも報知期間が追加されて押し順が報知されたのかは、遊技者は認識することができない。 In the example of the lamp lighting effect shown in FIG. 44, in the normal RUSH state (the same applies to the special RUSH state described later), the winning of the additional notification period lottery continues from the start of the RUSH state (first game) to the sixth game. Also, in the sixth game, the lamp lighting lottery was won and the lamp lighting effect was performed. Here, at the start of the RUSH state (first game), although the start notification indicating that the RUSH state has started (that is, that the additional notification period lottery has started) is performed, the first to fifth games , there is no continuation notification indicating that the winning of the lottery is continuing during the additional notification period. The player cannot recognize whether the press order is notified or whether the notification period is added and the pressing order is notified.

これに対し、6ゲーム目では、ランプ点灯演出(すなわち、継続報知)が行われることで、追加報知期間抽籤の当籤が継続していることが報知されている。これにより、遊技者は、追加報知期間抽籤の当籤が継続していることをはじめて認識することができる。また、例えば、1回の追加報知期間抽籤の当籤につき、1回の報知期間が追加される場合には、遊技者は合計6回の報知期間が追加されたことを認識することができる。また、例えば、1回の追加報知期間抽籤の当籤につき、複数回の報知期間が追加され得る場合には、遊技者は少なくとも6回以上の報知期間が追加されたことを認識することができる。 On the other hand, in the sixth game, the fact that the winning of the additional notification period lottery is continuing is reported by performing the lamp lighting effect (that is, the continuation notification). Thereby, the player can recognize for the first time that the winning of the additional notification period lottery is continuing. Also, for example, if one notification period is added for one additional notification period lottery, the player can recognize that a total of six notification periods have been added. Also, for example, when a plurality of notification periods can be added for one additional notification period lottery, the player can recognize that at least six or more notification periods have been added.

なお、ランプ点灯抽籤に用いられる要素は、適宜設定することができる。例えば、追加報知期間抽籤の当籤が継続していることを前提に、単位遊技毎に所定確率(例えば、1/8)の確率でランプ点灯演出を行うか否かを決定するようにしてもよいし、所定期間(例えば3ゲーム)毎に同様の確率でランプ点灯演出を行うか否かを決定するようにしてもよい。 Elements used for the lamp lighting lottery can be set as appropriate. For example, on the premise that the lottery in the additional notification period lottery continues, it may be determined whether or not to perform the lamp lighting effect with a probability of a predetermined probability (for example, 1/8) for each unit game. Then, whether or not to perform the lamp lighting effect may be determined with the same probability every predetermined period (for example, three games).

また、例えば、RUSH準備状態において決定された追加報知期間決定率に応じて、異なる確率でランプ点灯演出を行うか否かを決定するようにしてもよい。この場合、例えば、追加報知期間決定率が「極高」の場合のみ所定確率(例えば、1/8)の確率でランプ点灯演出を行うか否かを決定するようにしてもよい。このようにすれば、ランプ点灯演出が行われたときには、追加報知期間抽籤の当籤が継続していること、及び追加された報知期間の回数のみならず、追加報知期間決定率が最も有利であることも報知することができ、遊技者の期待感をさらに向上させることができる。 Also, for example, depending on the additional notification period determination rate determined in the RUSH preparation state, it may be determined whether or not to perform the lamp lighting effect with different probabilities. In this case, for example, only when the additional notification period determination rate is "extremely high", it may be determined whether or not to perform the lamp lighting effect with a probability of a predetermined probability (for example, 1/8). In this way, when the lamp lighting effect is performed, it is most advantageous not only that the winning of the additional notification period lottery continues and the number of added notification periods but also the additional notification period determination rate. This can also be notified, and the expectation of the player can be further improved.

また、この場合、例えば、追加報知期間決定率が「高」又は「極高」の場合よりも、追加報知期間決定率が「極低」の場合のほうが、高い確率(例えば、前者の場合には1/16、後者の場合には1/2)でランプ点灯演出を行うか否かを決定するようにしてもよい。このようにすれば、追加報知期間決定率が不利な場合には報知されやすくして不利な場合の補填とすることができ、また、ランプ点灯演出が行われない場合であっても、追加報知期間決定率が有利である可能性も残ることから、遊技者の期待感を維持することができる。 Also, in this case, for example, the probability that the additional notification period determination rate is "extremely low" is higher than the case where the additional notification period determination rate is "high" or "extremely high" (for example, in the former case 1/16 in the case of the latter, and 1/2 in the latter case). In this way, when the additional notification period determination rate is disadvantageous, it is easy to be notified and it is possible to compensate for the disadvantageous case, and even when the lamp lighting effect is not performed, additional notification Since there is still a possibility that the period decision rate is advantageous, it is possible to maintain the player's sense of expectation.

また、例えば、RUSH種別に応じて、異なる確率でランプ点灯演出を行うか否かを決定するようにしてもよいし、実際に決定された保障報知回数に応じて、異なる確率でランプ点灯演出を行うか否かを決定するようにしてもよい。この場合も同様に、有利なRUSH種別、あるいは有利な保障報知回数が決定されている場合のほうが、ランプ点灯演出が行われやすくしてもよいし、不利なRUSH種別、あるいは不利な保障報知回数が決定されている場合のほうが、ランプ点灯演出が行われやすくしてもよい。 Further, for example, depending on the type of RUSH, it may be determined whether or not to perform lamp lighting effects with different probabilities, or depending on the actually determined number of times of security notification, lamp lighting effects may be performed with different probabilities. You may make it decide whether to perform. In this case as well, when the advantageous RUSH type or the number of advantageous security alerts is determined, the lamp lighting effect may be more likely to be performed, or the disadvantageous RUSH type or the number of disadvantageous security alerts. is determined, the lamp lighting effect may be performed more easily.

メインCPU101は、上述した追加報知期間抽籤の結果をふまえ、その単位遊技における内部当籤役、及び残存する報知回数(付与されている保障報知期間を含む)を参照する。そして、RT4状態における「7リプ」(「F_7リプA_1st」~「F_確7リプB_3rd」)に当籤していない場合(7リプ非当籤)には、押し順役であればその他押し順報知を行い、押し順役でなければそのまま、通常RUSH状態における処理を終了する。その他押し順報知では、例えば、より多くのメダルの払い出しを受け得る停止操作の手順が報知される。 The main CPU 101 refers to the internal winning combination in the unit game and the number of remaining notifications (including the guaranteed notification period given) based on the results of the above-described additional notification period lottery. And if "7 Lip" ("F_7 Lip A_1st" to "F_Takashi 7 Lip B_3rd") in the RT4 state is not won (7 Lip non-winning), if it is a push order, other push order notifications If it is not the first player, the process in the normal RUSH state ends. In other push order information, for example, a stop operation procedure that allows more medals to be paid out is notified.

また、RT4状態における「7リプ」(「F_7リプA_1st」~「F_確7リプB_3rd」)に当籤している場合(7リプ当籤)であって、報知回数が1以上である場合(すなわち、報知期間中である場合)には、「7揃いリプ」成立のための停止操作の手順を報知する。そして、「7揃いリプ」成立のための停止操作の手順が報知されたことに基づいて、ART期間付与抽籤を行う。なお、ART期間付与抽籤は、実際に「7揃いリプ」が成立したことに基づいて行われるようにしてもよい(すなわち、「7揃いリプ」成立のための停止操作の手順が報知されたが、「7揃いリプ」が成立しなかった場合には、ART期間が付与されないようにしてもよい)。 Also, when "7 Lip" ("F_7 Lip A_1st" to "F_Takashi 7 Lip B_3rd") in the RT4 state is won (7 Lip Winning), and the number of notifications is 1 or more (that is, If it is during the notification period), the procedure of the stop operation for establishing the "7 matching reply" is notified. Then, based on the notification of the procedure of the stop operation for establishing the "7-matched reply", a lottery for granting the ART period is performed. In addition, the lottery for giving the ART period may be performed based on the actual establishment of the "7 Matching Lip" (that is, although the procedure for the stop operation for the establishment of the "7 Matching Lip" was announced, , the ART period may not be given if the "7 matching reply" is not established).

また、ART期間付与抽籤は、具体的には、乱数値に基づいて、基本ART期間(例えば、30ゲーム)及び特別ART期間(例えば、100ゲーム)のいずれかを付与する。
例えば、255/256の確率で基本ART期間を付与し、1/256の確率で特別ART期間を付与する。なお、単に抽籤結果に応じて、30~100ゲームの間のうちのいずれかのゲーム数を、ART期間として付与するようにしてもよい。
Further, in the ART period grant lottery, specifically, either a basic ART period (eg, 30 games) or a special ART period (eg, 100 games) is granted based on a random number.
For example, a basic ART period is granted with a probability of 255/256, and a special ART period is granted with a probability of 1/256. It should be noted that any number of games between 30 and 100 games may be given as the ART period simply according to the lottery result.

また、ART期間付与抽籤においては、上述したように、直接的にゲーム数としてのART期間を付与するようにしてもよいし、例えば、RUSH種別の付与などと同様に、間接的にART期間が付与され得る一種の付与権利を付与するようにしてもよい。すなわち、通常RUSH状態(後述の特別RUSH状態も同様)における「ART期間の付与」とは、結果として遊技者にART期間が付与されればよく、ART期間に関する権利が付与されるもの全てを含む。 In addition, in the ART period provision lottery, as described above, the ART period may be directly given as the number of games, or for example, the ART period may be indirectly given in the same way as the RUSH type is given. A type of grant right that can be granted may be granted. That is, the ``grant of the ART period'' in the normal RUSH state (the same applies to the special RUSH state described later) means that the ART period is granted to the player as a result, and includes all rights related to the ART period. .

メインCPU101は、ART期間付与抽籤が行われたことに基づいて、報知回数を1減算する(すなわち、報知期間を減少させる)。そして、通常RUSH状態における処理を終了する。 The main CPU 101 subtracts 1 from the notification count (that is, decreases the notification period) based on the fact that the lottery for giving ART period has been performed. Then, the processing in the normal RUSH state ends.

また、RT4状態における「7リプ」(「F_7リプA_1st」~「F_確7リプB_3rd」)に当籤している場合(7リプ当籤)であって、報知回数が0である場合(すなわち、報知期間中でない場合)には、「RT3移行リプ」成立のための停止操作の手順を報知する。そして、「RT3移行リプ」成立のための停止操作の手順が報知されたことに基づいて、制御状態をART状態に移す。 In addition, when "7 Lip" ("F_7 Lip A_1st" to "F_Takashi 7 Lip B_3rd") in the RT4 state is won (7 Lip Winning), and the number of times of notification is 0 (that is, when notification If it is not during the period), the procedure of the stop operation for establishment of "RT3 transition reply" is notified. Then, the control state is shifted to the ART state based on notification of the stop operation procedure for establishment of the "RT3 shift reply".

通常RUSH状態において、メインCPU101は、報知期間でないときであってRT4状態における「7リプ」に当籤したときに、RT3移行リプ成立となった場合、制御状態をART状態に移行させる。一方、他の制御状態への移行がない場合には、上述した通常RUSH状態における処理(図42参照)を繰り返し行うことで、通常RUSH状態における遊技を制御している。 In the normal RUSH state, the main CPU 101 shifts the control state to the ART state when the RT3 shift reply is established when the "7 reply" in the RT4 state is won during the non-notification period. On the other hand, when there is no transition to another control state, the game in the normal RUSH state is controlled by repeating the above-described processing in the normal RUSH state (see FIG. 42).

(特別RUSH状態)
特別RUSH状態における遊技の流れは、基本的には通常RUSH状態におけるものと同様であるため、以下では、通常RUSH状態とは異なる部分についてのみ説明する。
(Special RUSH state)
Since the game flow in the special RUSH state is basically the same as that in the normal RUSH state, only the parts different from the normal RUSH state will be described below.

図43に示すように、メインCPU101は、RT4状態における「7リプ」(「F_7リプA_1st」~「F_確7リプB_3rd」)に当籤していない場合(7リプ非当籤)には、その他押し順報知を行い、また、RT4状態における「7リプ」(「F_7リプA_1st」~「F_確7リプB_3rd」)に当籤している場合(7リプ当籤)であって、報知回数が1以上である場合(すなわち、報知期間中である場合)には、「7揃いリプ」成立のための停止操作の手順を報知し、「7揃いリプ」成立のための停止操作の手順が報知されたことに基づいて、ART期間付与抽籤を行い、その後、継続回数を1加算する(すなわち、特別RUSH状態の継続期間を計数する)。 As shown in FIG. 43, the main CPU 101, when the "7 reply" ("F_7 reply A_1st" to "F_Toku 7 reply B_3rd") in the RT4 state has not been won (7 reply not won), Forward notification is performed, and when "7 replies" ("F_7 replies A_1st" to "F_definite 7 replies B_3rd") in the RT4 state are won (7 replies), and the number of times of notification is 1 or more In some cases (that is, during the notification period), the procedure for the stop operation for establishing the "7-matched reply" is notified, and the procedure for the stop operation for the establishment of the "7-matched reply" is notified. Based on, ART period grant lottery is performed, and then 1 is added to the number of continuations (that is, the duration of the special RUSH state is counted).

メインCPU101は、継続回数が9ゲームとなった場合(継続回数=9)、乱数値に基づいて、上乗せされるRUSH種別を決定するRUSH種別抽籤を行う。具体的には、後述の上乗せ時RUSH種別抽籤テーブルのテーブルA(後述の図51参照)を参照して、RUSH種別を決定する。 When the number of continuous games reaches 9 (number of continuous games=9), the main CPU 101 performs a RUSH type lottery to determine the RUSH type to be added based on a random number value. Specifically, the RUSH type is determined with reference to Table A (see FIG. 51 described later) of the RUSH type lottery table for adding on later described.

なお、継続回数が9ゲームとなった場合に付与される特典は、RUSH種別の付与に限られない。上述したように、間接的にART期間が付与され得る一種の付与権利を付与するようにしてもよいし、例えば、ART期間の付与と同様に、直接的にゲーム数としてのART期間を付与するようにしてもよい。すなわち、特別RUSH状態における「RUSH種別抽籤」とは、結果として遊技者にART期間が追加的に付与されればよく、ART期間に関する権利が付与されるもの全てを含む。 In addition, the privilege provided when the number of continuous games reaches 9 is not limited to the provision of the RUSH type. As described above, it is possible to grant a kind of granting right that can indirectly grant the ART period, or for example, to directly grant the ART period as the number of games, similar to granting the ART period You may do so. That is, the "RUSH type lottery" in the special RUSH state may result in additional ART period being granted to the player, and includes all rights related to ART period.

メインCPU101は、RUSH種別抽籤の結果決定されたRUSH種別を、RUSHストックとして追加的に記憶する。これにより、ART期間が終了したときに、再度RUSH状態へと移行することが可能となる(図31参照)。また、RUSHストックが追加されたことにともなって、継続回数をクリアし(初期化し)、特別RUSH状態における処理を終了する。 The main CPU 101 additionally stores the RUSH type determined as a result of the RUSH type lottery as a RUSH stock. Thereby, when the ART period ends, it becomes possible to shift to the RUSH state again (see FIG. 31). Also, along with the addition of the RUSH stock, the number of continuations is cleared (initialized), and the processing in the special RUSH state ends.

すなわち、継続回数が9ゲームとなってRUSHストックが付与され、継続回数が一旦クリアされても特別RUSH状態は引き続き継続する。そして、特別RUSH状態が継続する限り、継続回数が再び加算されていき、再び継続回数が9ゲームとなった場合には、さらにRUSHストックが付与される。ここで、特別RUSH状態では、その終了条件としての遊技回数などは設定されていないことから、9ゲーム継続する毎にRUSHストックを付与し続けることが可能となっている。したがって、特別RUSH状態では、RT4状態における「7リプ」以外の内部当籤役(例えば、押し順小役)は、特別RUSH状態の延長可能役であり、これの延長可能役に当籤することは遊技者にとって有利であるともいえ、RT4状態における「7リプ」以外の内部当籤役に当籤した遊技においても、遊技の興趣を高めることができる遊技性が実現されている。 That is, the RUSH stock is provided when the number of continuous games reaches 9, and the special RUSH state continues even if the number of continuous games is once cleared. Then, as long as the special RUSH state continues, the number of continuations is added again, and when the number of continuations reaches nine games again, the RUSH stock is further provided. Here, in the special RUSH state, since the number of games played is not set as an end condition, it is possible to continue giving RUSH stock every time 9 games are continued. Therefore, in the special RUSH state, an internal winning combination other than "7 RIP" in the RT4 state (for example, a small winning combination in push order) is an extendable combination in the special RUSH state, and winning this extendable combination is a game. Even in a game in which an internal winning combination other than "7 RIP" in the RT4 state is won, a game property capable of enhancing the interest of the game is realized.

なお、図43において図示は省略しているが、サブCPU201は、特別RUSH状態における遊技が1回進行する(継続回数が1加算される)毎に、9ゲームで完結する物語性のある演出を1回ずつ進行させる、進行示唆演出を行う。また、進行示唆演出は、例えば、継続回数が「1」であれば「1/9」との表示が行われ、継続回数が「2」であれば「2/9」との表示が行われるなど、現在の継続回数に対応するゲーム数と、目標となるゲーム数とが同時に把握可能な表示が行われるものであってもよい。そして、継続回数が「9」となったときに、直接的又は間接的に、遊技者にとって有利となる権利(RUSHストック)が付与されることが報知されるものとすればよい。すなわち、進行示唆演出は、特別RUSH状態における継続回数の進行度合いが示唆されるとともに、継続回数が所定回数(9ゲーム)に到達することは何らかの意味を持つものであることが示唆される、種々の演出を採用することができる。 Although not shown in FIG. 43, the sub CPU 201 creates a narrative effect that completes 9 games each time a game in the special RUSH state progresses (the number of continuations is incremented by 1). A progress suggesting production is performed to progress one by one. Further, as for the progress suggesting effect, for example, if the number of continuations is '1', '1/9' is displayed, and if the number of continuations is '2', '2/9' is displayed. For example, the number of games corresponding to the current number of continuations and the target number of games may be displayed at the same time. Then, when the number of continuations reaches "9", it may be notified directly or indirectly that a right (RUSH stock) that is advantageous to the player will be granted. That is, the progress suggesting effect suggests the degree of progress of the number of continuations in the special RUSH state, and suggests that reaching a predetermined number of times (9 games) has some meaning. can be adopted.

また、図43において図示は省略しているが、継続回数が9ゲームとなる前に、報知回数が0となり、「RT3移行リプ」成立のための停止操作の手順が報知され、制御状態がART状態に移行することとなった場合には、その中途の継続回数は、次回の特別RUSH状態への移行まで保持され、次回の特別RUSH状態では、継続回数の計数がその中途の継続回数から再開される。例えば、今回の特別RUSH状態における継続回数が5ゲームであった場合、次回の特別RUSH状態が開始されるときには、この継続回数の初期値が5ゲームとなり、この次回の特別RUSH状態を4ゲーム継続させることができれば、継続回数が9ゲームとなって、RUSHストックが追加的に付与(上乗せ)されるようになっている。それゆえ、特別RUSH状態における継続期間が、RUSHストックが追加的に付与(上乗せ)され得る期間に達することなく、特別RUSH状態が終了した場合であっても、次回の特別RUSH状態における期待感を維持させ、遊技の興趣が減退してしまうことを防止することができる。 Also, although not shown in FIG. 43, before the number of continuous games reaches 9, the notification count becomes 0, the stop operation procedure for establishment of "RT3 shift reply" is notified, and the control state is ART. When it is decided to shift to the state, the number of continuations in the middle is held until the transition to the next special RUSH state, and in the next special RUSH state, the counting of the number of continuations is restarted from the number of continuations in the middle. be done. For example, if the number of continuations in the current special RUSH state is 5 games, when the next special RUSH state starts, the initial value of the continuation number will be 5 games, and the next special RUSH state will be continued for 4 games. If it can be done, the number of continuous games will be 9, and the RUSH stock will be additionally provided (added). Therefore, even if the duration of the special RUSH state does not reach the period during which the RUSH stock can be additionally given (added), even if the special RUSH state ends, the expectation in the next special RUSH state It is possible to prevent the decline of the interest in the game by maintaining it.

ここで、中途の継続回数が保持されるのは、次回の特別RUSH状態への移行までとしているが、特別RUSH状態においてRUSHストックが追加的に付与(上乗せ)されるまで保持されるようにすることもできる。すなわち、次回の特別RUSH状態においても、特別RUSH状態における継続期間が、RUSHストックが追加的に付与(上乗せ)され得る期間に達することなく、特別RUSH状態が終了した場合には、さらにその結果をふまえた中途の継続回数を保持し、次々回以降の特別RUSH状態において、継続回数の計数がその中途の継続回数から再開されるようにしてもよい。 Here, the number of intermediate continuations is held until the next transition to the special RUSH state, but it is held until the RUSH stock is additionally given (added) in the special RUSH state. can also That is, even in the next special RUSH state, if the special RUSH state ends without the duration in the special RUSH state reaching the period in which the RUSH stock can be additionally given (added), the result will be further The intermediate number of continuations is held based on the number of continuations, and in the special RUSH state after the next time, the counting of the number of continuations may be resumed from the intermediate number of continuations.

なお、保持された中途の継続回数は、一連の有利状態が終了したとき(すなわち、ART状態が終了し、RUSHストックもCZストックもなく通常状態に移行したとき、あるいは、引き戻し状態において、引き戻し失敗となって通常状態に移行したとき)に、クリア(初期化)されるようにしてもよいし、設定変更や初期化条件が成立したとき(図13参照)に、クリア(初期化)されるようにしてもよい。また、特別RUSH状態においてRUSHストックが追加的に付与(上乗せ)されるまで、他の契機によってはクリア(初期化)されないようにしてもよい。 It should be noted that the number of intermediate continuations held is when a series of advantageous states ends (that is, when the ART state ends and there is no RUSH stock or CZ stock and the state transitions to the normal state, or in the pullback state, the pullback failure It may be cleared (initialized) when the You may do so. Also, it may not be cleared (initialized) by other triggers until the RUSH stock is additionally given (added) in the special RUSH state.

特別RUSH状態において、メインCPU101は、報知期間でないときであってRT4状態における「7リプ」に当籤したときに、RT3移行リプ成立となった場合、制御状態をART状態に移行させる。一方、他の制御状態への移行がない場合には、上述した特別RUSH状態における処理(図43参照)を繰り返し行うことで、特別RUSH状態における遊技を制御している。 In the special RUSH state, the main CPU 101 shifts the control state to the ART state when the RT3 shift reply is established when the "7 reply" in the RT4 state is won while it is not the notification period. On the other hand, when there is no transition to another control state, the game in the special RUSH state is controlled by repeating the above-described processing in the special RUSH state (see FIG. 43).

このように、本実施形態では、複数の異なる契機によって報知期間の付与(例えば、保障報知期間の付与、及び追加報知期間の付与)が行われ、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、RUSH状態)において、報知期間であれば、特定の報知が行われることに応じて、当該権利が付与されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 Thus, in the present embodiment, the notification period is given by a plurality of different triggers (for example, the security notification period is given and the additional notification period is given), and the advantageous state (for example, the ART state) regarding the game period In a specific state (for example, RUSH state) in which a right can be granted, if it is during the notification period, the right is granted when a specific notification is made. Therefore, it is possible to diversify the playability related to the continuation of the advantageous state, and to improve the amusement of the game.

また、本実施形態では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、特別RUSH状態)において、特定役(例えば、RT4における「7リプ」)に当籤したときに、報知期間であれば、特定の報知が行われることに応じて、当該権利が付与される一方、報知期間でなければ、特定の報知が行われずに特定状態が終了するが、報知期間でなくとも、所定役(例えば、RT4における「7リプ」以外)に当籤した場合には、特定状態が継続する。そして、特定状態が所定期間(例えば、9ゲーム間)継続した場合には、別途当該権利が付与されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 Further, in the present embodiment, in a specific state (for example, special RUSH state) in which a right can be granted for a gaming period in an advantageous state (for example, ART state), a specific combination (for example, "7 Lip" in RT4) is won. If it is during the notification period, the right is granted in response to the specific notification being made, while if it is not during the notification period, the specific state ends without the specific notification being made, but the notification period Even if it is not, when a predetermined combination (for example, other than "7 RIP" in RT4) is won, the specific state continues. Then, when the specific state continues for a predetermined period of time (for example, nine games), the right is granted separately. Therefore, it is possible to diversify the playability related to the continuation of the advantageous state, and to improve the amusement of the game.

また、本実施形態では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、特別RUSH状態)において、特定役(例えば、RT4における「7リプ」)に当籤したときに、報知期間であれば、特定の報知が行われることに応じて、当該権利が付与される一方、報知期間でなければ、特定の報知が行われずに特定状態が終了するが、報知期間でなくとも、所定役(例えば、RT4における「7リプ」以外)に当籤した場合には、特定状態が継続する。そして、特定状態が所定期間(例えば、9ゲーム間)継続した場合には、別途当該権利が付与されるように構成されている。また、特定状態が所定期間継続せずに終了した場合であっても、その中途の継続期間が次回の特定状態まで保持され、次回の特定状態では、保持された中途の継続期間から所定期間が再開されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 Further, in the present embodiment, in a specific state (for example, special RUSH state) in which a right can be granted for a gaming period in an advantageous state (for example, ART state), a specific combination (for example, "7 Lip" in RT4) is won. If it is during the notification period, the right is granted in response to the specific notification being made, while if it is not during the notification period, the specific state ends without the specific notification being made, but the notification period Even if it is not, when a predetermined combination (for example, other than "7 RIP" in RT4) is won, the specific state continues. Then, when the specific state continues for a predetermined period of time (for example, nine games), the right is granted separately. In addition, even if the specific state ends without continuing for a predetermined period, the intermediate duration is retained until the next specific state, and in the next specific state, the predetermined period from the retained intermediate continuation period. configured to resume. Therefore, it is possible to diversify the playability related to the continuation of the advantageous state, and to improve the amusement of the game.

また、本実施形態では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、RUSH状態)において、所定契機毎に所定の抽籤(例えば、追加報知期間抽籤)が行われ、当籤した場合には所定の権利(例えば、報知回数)が付与されるとともに所定の抽籤も継続する一方、当籤しない場合には所定の権利は付与されずに所定の抽籤が終了する。そして、所定の抽籤の開始は報知されるが、所定の抽籤の継続は、当該報知を行うことが決定された場合のみ報知されるように構成されている。すなわち、当該報知が行われた場合には、遊技者は所定の抽籤が継続していることを認識でき、また、当該報知が行われない場合でも、所定の抽籤が継続している場合があることから、遊技者に期待感を抱かせて遊技を行わせることができる。したがって、有利状態の継続に関して行われる演出を工夫して、遊技の興趣を向上させることができる。 In addition, in the present embodiment, in a specific state (eg, RUSH state) in which rights related to the gaming period in an advantageous state (eg, ART state) can be granted, a predetermined lottery (eg, additional notification period lottery) is held for each predetermined trigger. When the lottery is won, a predetermined right (for example, the number of notifications) is granted and the predetermined lottery is continued, while when the lottery is not won, the predetermined right is not granted and the predetermined lottery is terminated. The start of the predetermined lottery is notified, but the continuation of the predetermined lottery is notified only when it is determined to perform the notification. That is, when the notification is made, the player can recognize that the predetermined lottery is continuing, and even when the notification is not performed, the predetermined lottery may continue. Therefore, the player can play the game with anticipation. Therefore, it is possible to improve the amusement of the game by devising an effect that is performed regarding the continuation of the advantageous state.

また、本実施形態では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、RUSH状態)において、遊技毎に所定の抽籤(例えば、追加報知期間抽籤)が行われ、当籤した場合には所定の権利(例えば、報知回数)が付与されるとともに所定の抽籤も継続する一方、当籤しない場合には所定の権利は付与されずに所定の抽籤が終了する。そして、所定の抽籤の開始は報知されるが、所定の抽籤の継続は、当該報知を行うことが決定された遊技でのみ報知されるように構成されている。すなわち、当該報知が行われた場合には、遊技者は所定の抽籤が継続していることを認識でき、また、当該報知が行われない場合でも、所定の抽籤が継続している場合があることから、遊技者に期待感を抱かせて遊技を行わせることができる。したがって、有利状態の継続に関して行われる演出を工夫して、遊技の興趣を向上させることができる。 Further, in the present embodiment, a predetermined lottery (for example, additional notification period lottery) is performed for each game in a specific state (for example, RUSH state) in which rights related to the game period in an advantageous state (for example, ART state) can be granted. If the player wins the lottery, the predetermined right (for example, the number of notifications) is granted and the predetermined lottery continues. The start of the predetermined lottery is notified, but the continuation of the predetermined lottery is notified only in the game for which the notification is determined. That is, when the notification is made, the player can recognize that the predetermined lottery is continuing, and even when the notification is not performed, the predetermined lottery may continue. Therefore, the player can play the game with anticipation. Therefore, it is possible to improve the amusement of the game by devising an effect that is performed regarding the continuation of the advantageous state.

また、本実施形態では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、RUSH状態)において、遊技毎に所定の抽籤(例えば、追加報知期間抽籤)が行われ、当籤した場合には特定報知が1回行われることとなる所定の権利(例えば、報知回数)が付与されるとともに所定の抽籤も継続する一方、当籤しない場合には所定の権利は付与されずに所定の抽籤が終了する。なお、特定状態では、特定報知が行われることに応じて特定の権利(例えば、ART期間)が付与される。そして、所定の抽籤の開始は報知されるが、所定の抽籤の継続は、当該報知を行うことが決定された場合のみ報知されるように構成されている。すなわち、当該報知が行われた場合には、遊技者は所定の抽籤が継続していること及び特定報知が行われ得る回数を認識でき、また、当該報知が行われない場合でも、所定の抽籤が継続している場合があることから、遊技者に期待感を抱かせて遊技を行わせることができる。したがって、有利状態の継続に関して行われる演出を工夫して、遊技の興趣を向上させることができる。 Further, in the present embodiment, a predetermined lottery (for example, additional notification period lottery) is performed for each game in a specific state (for example, RUSH state) in which rights related to the game period in an advantageous state (for example, ART state) can be granted. If the player wins the lottery, the specified right (e.g., the number of notifications) to be given once is granted, and the specified lottery continues. A predetermined lottery ends without In the specific state, a specific right (for example, ART period) is granted in accordance with the specific notification. The start of the predetermined lottery is notified, but the continuation of the predetermined lottery is notified only when it is determined to perform the notification. That is, when the notification is performed, the player can recognize that the predetermined lottery is continuing and the number of times the specific notification can be performed, and even when the notification is not performed, the predetermined lottery may continue, it is possible to make the player play the game with a sense of anticipation. Therefore, it is possible to improve the amusement of the game by devising an effect that is performed regarding the continuation of the advantageous state.

[ART状態の遊技の流れ]
次に、図45~図47を参照して、上述したART状態における遊技の流れについて説明する。図45は、ART状態の遊技の流れを説明する図であり、メインCPU101及びサブCPU201が行う各種制御の概要について説明する図である。また、図46は、メインCPU101がART状態において各種制御を行う際に参照する、メインROM102に記憶されている各種データテーブル(抽籤テーブル)の一例を示す図であり、図47は、サブCPU201がART状態において行う演出制御の一例を示す図である。
[Flow of game in ART state]
Next, with reference to FIGS. 45 to 47, the game flow in the ART state described above will be described. FIG. 45 is a diagram for explaining the flow of the game in the ART state, and is a diagram for explaining an overview of various controls performed by the main CPU 101 and the sub CPU 201. FIG. 46 is a diagram showing an example of various data tables (lottery tables) stored in the main ROM 102, which the main CPU 101 refers to when performing various controls in the ART state. FIG. It is a figure which shows an example of the production|presentation control performed in ART state.

図45に示すように、メインCPU101は、内部当籤役と乱数値とに基づいて、スフィア付与抽籤を行う。具体的には、図46に示す、スフィア付与抽籤テーブルを参照して、スフィアの付与の有無を決定する。上述したように、スフィアは、ART状態(RT3)中には、RUSHストックが付与されるか否かを決定するための分割権利(ポイント)として機能し、ART状態(RT3)終了時には、引き戻し状態に移行させ、あるいは引き戻し状態を延長させるための権利(CZストック)として機能するものである。 As shown in FIG. 45, the main CPU 101 performs lottery with spheres based on the internal winning combination and the random number. Specifically, whether or not to give spheres is determined by referring to the lottery table for giving spheres shown in FIG. As mentioned above, the spheres act as split rights (points) during the ART state (RT3) to determine whether or not RUSH stock is granted, and at the end of the ART state (RT3), the pullback state , or as a right (CZ stock) to extend the withdrawal state.

メインCPU101は、スフィア付与抽籤の結果、スフィアが3ポイントとなった場合(スフィア=3)には、乱数値に基づいて、上乗せされるRUSH種別を決定するRUSH種別抽籤を行う。具体的には、後述の上乗せ時RUSH種別抽籤テーブルのテーブルA(後述の図51参照)を参照して、RUSH種別を決定する。 The main CPU 101 performs a RUSH type lottery to determine the RUSH type to be added based on a random number value when the sphere has 3 points (sphere=3) as a result of the sphere grant lottery. Specifically, the RUSH type is determined with reference to Table A (see FIG. 51 described later) of the RUSH type lottery table for adding on later described.

メインCPU101は、RUSH種別抽籤の結果決定されたRUSH種別を、RUSHストックとして追加的に記憶する。これにより、ART期間が終了したときに、再度RUSH状態へと移行することが可能となる(図31参照)。また、RUSHストックが追加されたことにともなって、スフィアをクリアする(初期化する)。 The main CPU 101 additionally stores the RUSH type determined as a result of the RUSH type lottery as a RUSH stock. Thereby, when the ART period ends, it becomes possible to shift to the RUSH state again (see FIG. 31). Also, the sphere is cleared (initialized) with the addition of the RUSH stock.

サブCPU201は、スフィアが3ポイントとなってRUSHストックが上乗せされた場合、スフィア変換演出を行う。このスフィア変換演出は、ART期間に関する権利(この場合は、RUSHストック)が付与されたことを報知するための演出であり、その一例を図47に示す。 The sub CPU 201 performs a sphere conversion effect when the sphere becomes 3 points and the RUSH stock is added. This sphere conversion effect is a effect for notifying that the right (in this case, RUSH stock) regarding the ART period has been granted, and an example thereof is shown in FIG.

図47に示すように、ART状態(バトル状態における獲得結果を含む)において、遊技者がスフィアを3個獲得すると、表示装置11上では、その旨が報知されるとともに、それらのスフィアが合成されて、RUSHストックが獲得されたことが報知されるようになっている(スフィア3→RUSH1)。すなわち、下位特典が上位特典に変換されて報知される。これにより、遊技者はRUSHストックが上乗せされたことを認識することができる。 As shown in FIG. 47, when the player acquires three spheres in the ART state (including the acquisition result in the battle state), the display device 11 notifies the effect and synthesizes the spheres. Sphere 3 → RUSH 1). That is, the low-ranking privilege is converted into the high-ranking privilege and notified. This allows the player to recognize that the RUSH stock has been added.

一方、図47に示すように、上述した流れの演出は、ART状態(バトル状態における獲得結果を含む)において、直接的にRUSHストックを獲得した場合にも行われる(RUSH1→スフィア3)。すなわち、上位特典が直接的に付与された場合であっても、演出上では、一度下位特典に変換され、その下位特典が変換されることによって上位特典が付与されたことが報知されるようになっている。 On the other hand, as shown in FIG. 47, the flow effect described above is performed even when RUSH stock is directly acquired in the ART state (including acquisition results in the battle state) (RUSH1→Sphere 3). That is, even if a higher privilege is directly granted, it is converted to a lower privilege once in the production, and the fact that the higher privilege has been granted is notified by converting the lower privilege. It's becoming

本実施形態では、ART状態において、そのART期間が終了するまでの間に、スフィア(下位特典)を集め、RUSHストック(上位特典)に変換されることで有利状態を継続させる(あるいは、引き戻しによって再度RUSH状態に移行させる)ことが遊技性の一つとなっているため、スフィア獲得に対する遊技者の関心は高いものとなる。そこで、上位特典が直接的に付与された場合であっても、演出上では、一度下位特典に変換し、あたかも下位特典が複数獲得されて上位特典が付与されたかのような演出を行うことで、有利状態における報知を多彩なものとしている。 In this embodiment, in the ART state, until the ART period ends, collect spheres (lower benefits) and convert them into RUSH stocks (upper benefits) to continue the advantageous state (or by pulling back Since shifting to the RUSH state again) is one of the game features, the player's interest in acquiring spheres is high. Therefore, even if a high-ranking privilege is granted directly, it is converted into a low-ranking privilege once in the production, and by performing a production as if multiple low-ranking privileges were acquired and a high-ranking privilege was granted, Notification in an advantageous state is made various.

なお、図示は省略しているが、ART状態では、現在のスフィアの個数(ポイント数、分割権利数)は、サブ表示装置18に常時表示されるものとなっている。もっとも、現在のスフィアの個数を表示する表示態様はこれに限られるものではない。例えば、表示装置11の所定領域において、現在のスフィアの個数を常時表示するものとしてもよいし、図示しない専用のスフィアランプを設け、現在のスフィアの個数を常時表示するものとしてもよい。 Although not shown, in the ART state, the current number of spheres (number of points, number of divided rights) is always displayed on the sub-display device 18 . However, the display mode for displaying the current number of spheres is not limited to this. For example, the current number of spheres may be constantly displayed in a predetermined area of the display device 11, or a dedicated sphere lamp (not shown) may be provided to constantly display the current number of spheres.

メインCPU101は、内部当籤役と乱数値とに基づいて、バトル移行抽籤を行う。具体的には、図46に示す、バトル移行抽籤テーブルを参照して、バトル状態への移行の有無、及び移行する場合のバトル状態の種別(パターン)を決定する。 The main CPU 101 performs a battle transition lottery based on the internal winning combination and the random number. Specifically, referring to the battle transition lottery table shown in FIG. 46, the presence or absence of transition to the battle state and the type (pattern) of the battle state in the case of transition are determined.

メインCPU101は、バトル移行抽籤の結果、バトル状態に移行することを決定した場合(バトル当籤)には、乱数値に基づいて、前兆ゲーム数抽籤を行う。なお、この前兆ゲーム数抽籤では、5ゲーム以内の前兆ゲーム数のうちいずれかの前兆ゲーム数が決定される。ただし、残りのART期間を超える前兆ゲーム数が決定される場合はない。例えば、残りのART期間が0ゲームであれば、前兆ゲーム数は0ゲームとなる。 When the main CPU 101 determines to shift to the battle state as a result of the battle transition lottery (battle winning), the main CPU 101 performs the number of precursor games lottery based on the random number value. In this number-of-prediction-game lottery, one of the number of premonition games within five games is determined. However, there is no case where the number of precursor games exceeding the remaining ART period is determined. For example, if the remaining ART period is 0 games, the number of precursor games is 0 games.

メインCPU101は、バトル移行抽籤の結果、バトル状態として「通常パターン1」又は「通常パターン2」に移行することが決定されている場合であって、前回以前のバトル状態において「特殊パターン」が選択され、かつ、上乗せが発生する(特典が付与される)ことなくバトル状態が終了したことに基づいて、「特殊パターン」が保持されている場合には、バトル状態を「特殊パターン」に書き換える。すなわち、持ち越されていた「特殊パターン」を持ち越されていた状態から再開させる。 The main CPU 101 selects the "special pattern" in the battle state before the previous time when it is decided to shift to the "normal pattern 1" or "normal pattern 2" as the battle state as a result of the battle transition lottery. In addition, based on the fact that the battle state is ended without generating an addition (a privilege is granted), if the 'special pattern' is held, the battle state is rewritten to the 'special pattern'. That is, the carried over "special pattern" is restarted from the carried over state.

メインCPU101は、押し順を報知する。ART状態では、RT状態をRT3状態に維持するための停止操作の手順が報知されるとともに、より多くのメダルの払い出しを受け得る停止操作の手順が報知される。また、上述したように、「F_7リプ_123」~「F_7リプ_321」に当籤した場合には、所定確率で、全ナビ又は第1停止ナビとなる停止操作の手順が報知される場合がある。また、同様に、「F_チャンスリプ_123」~「F_チャンスリプ_321」に当籤した場合には、所定確率で、全ナビ又は第1停止ナビとなる停止操作の手順が報知される場合がある。 The main CPU 101 notifies the pressing order. In the ART state, a stop operation procedure for maintaining the RT state in the RT3 state is reported, and a stop operation procedure that allows more medals to be paid out is reported. Also, as described above, when "F_7 reply_123" to "F_7 reply_321" are won, there is a case where the stop operation procedure for all navigation or first stop navigation is notified with a predetermined probability. Similarly, when "F_chancelip_123" to "F_chancelip_321" are won, there is a case where the stop operation procedure for all navigation or first stop navigation is notified with a predetermined probability.

メインCPU101は、バトル移行抽籤の結果、バトル状態に移行することを決定した場合(バトル当籤)には、制御状態をバトル状態に移す。 When the main CPU 101 determines to shift to the battle state as a result of the battle transition lottery (battle winning), the main CPU 101 shifts the control state to the battle state.

メインCPU101は、バトル移行抽籤の結果、バトル状態に移行することを決定していない場合(バトル非当籤)であって、ART期間中である場合(ART期間未消化)には、ART状態における処理を終了する。 If the main CPU 101 has not decided to shift to the battle state as a result of the battle transition lottery (battle non-winning) and is in the ART period (ART period has not been completed), the main CPU 101 performs processing in the ART state. exit.

メインCPU101は、ART期間が終了した場合(ART期間消化)には、RUSHストックが1以上であれば、制御状態をRUSH状態に移す。また、スフィア(CZストック)が1以上であれば、制御状態を引き戻し状態に移す。また、RUSHストックもスフィア(CZストック)も0であれば、有利状態を終了させ、制御状態を通常状態に移す。 When the ART period ends (the ART period expires), the main CPU 101 shifts the control state to the RUSH state if the RUSH stock is 1 or more. Also, if the sphere (CZ stock) is 1 or more, the control state is shifted to the pullback state. If both the RUSH stock and the Sphere (CZ stock) are 0, the advantageous state is terminated and the control state is shifted to the normal state.

ART状態において、メインCPU101は、ART期間消化となった場合であって、RUSHストックが1以上ある場合、制御状態をRUSH状態に移行させ、CZストックが1以上ある場合、制御状態を引き戻し状態に移行させ、RUSHストックもCZストックも0である場合、制御状態を通常状態に移行させる。また、バトル当籤となった場合、制御状態をバトル状態に移行させる。一方、他の制御状態への移行がない場合には、上述したART状態における処理(図45参照)を繰り返し行うことで、ART状態における遊技を制御している。 In the ART state, the main CPU 101 shifts the control state to the RUSH state when the ART period has expired and the RUSH stock is 1 or more, and when the CZ stock is 1 or more, the control state is changed to the pullback state. If both the RUSH stock and the CZ stock are 0, the control state is shifted to the normal state. Further, when the battle win is achieved, the control state is shifted to the battle state. On the other hand, when there is no transition to another control state, the game in the ART state is controlled by repeating the processing in the ART state described above (see FIG. 45).

このように、本実施形態では、有利状態(例えば、ART状態)の遊技期間に関する権利として、有利状態の遊技期間を延長するか否かの抽籤が行われ得る第1の権利(例えば、下位特典であるCZストック)と、有利状態の遊技期間を延長することを決定する第2の権利(例えば、上位特典であるRUSHストック)とがあり、第1の権利数が所定数(例えば、3つ)となった場合に、第2の権利が付与されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 As described above, in the present embodiment, as a right relating to the gaming period in an advantageous state (for example, ART state), the first right (for example, the lower privilege CZ stock), and a second right (for example, RUSH stock, which is a higher privilege) to decide to extend the gaming period in an advantageous state, and the first right number is a predetermined number (for example, three ), the second right is granted. Therefore, it is possible to diversify the playability related to the continuation of the advantageous state, and to improve the amusement of the game.

また、本実施形態では、有利状態(例えば、ART状態)の遊技期間に関する権利として、有利状態の遊技期間を延長するか否かの抽籤が行われ得る第1の権利(例えば、下位特典であるCZストック)と、有利状態の遊技期間を延長することを決定する第2の権利(例えば、上位特典であるRUSHストック)とがあり、第1の権利数が所定数(例えば、3つ)となった場合、及び他の付与条件を満たした場合に、第2の権利が付与されるが、このとき、遊技者には第1の権利数が所定数増加したことが報知されるように構成されている。すなわち、上位特典が付与された場合であっても、それを下位特典に変換して報知するようになっている。したがって、有利状態の継続に関する遊技性を多彩なものすることができ、遊技の興趣を向上させることができる。また、遊技性に基づく特典付与の法則性を利用して、興趣の高い報知を行うことができる。 In addition, in the present embodiment, as a right relating to the gaming period in an advantageous state (for example, ART state), a first right (for example, a lower privilege) in which a lottery can be performed as to whether or not to extend the gaming period in an advantageous state CZ stock), and a second right (for example, RUSH stock, which is a higher privilege) to decide to extend the gaming period in an advantageous state, and the first number of rights is a predetermined number (for example, three). The second right is granted when the second right is granted and when other granting conditions are satisfied, but at this time, the player is notified that the number of first rights has increased by a predetermined number. It is In other words, even if a higher privilege is granted, it is converted into a lower privilege and notified. Therefore, it is possible to diversify the game characteristics related to the continuation of the advantageous state, and to improve the amusement of the game. In addition, it is possible to make a highly interesting notification by using the rule of granting a privilege based on the playability.

また、本実施形態では、有利状態(例えば、ART状態)の遊技期間に関する権利として、有利状態の遊技期間を延長するか否かの抽籤が行われ得る第1の権利(例えば、下位特典であるCZストック)と、有利状態の遊技期間を延長することを決定する第2の権利(例えば、上位特典であるRUSHストック)とがあり、第1の権利数が所定数(例えば、3つ)となった場合に、第2の権利が付与される。そして、有利状態では、第1の権利数が報知されるように構成されている。すなわち、上位特典に変換され得る下位特典の数が遊技者に示されるようになっている。したがって、有利状態の継続に関する遊技性を多彩なものすることができ、遊技の興趣を向上させることができる。また、遊技性に基づく特典付与の法則性を利用して、興趣の高い報知を行うことができる。 In addition, in the present embodiment, as a right relating to the gaming period in an advantageous state (for example, ART state), a first right (for example, a lower privilege) in which a lottery can be performed as to whether or not to extend the gaming period in an advantageous state CZ stock), and a second right (for example, RUSH stock, which is a higher privilege) to decide to extend the gaming period in an advantageous state, and the first number of rights is a predetermined number (for example, three). If so, a second right is granted. Then, in an advantageous state, the first right number is notified. That is, the player is shown the number of low-level benefits that can be converted into high-level benefits. Therefore, it is possible to diversify the game characteristics related to the continuation of the advantageous state, and to improve the amusement of the game. In addition, it is possible to make a highly interesting notification by using the rule of granting a privilege based on the playability.

また、本実施形態では、第1の権利数が所定数にならずに、有利状態の遊技期間が経過した場合であっても、第1の権利数に応じた期間で、有利状態の引き戻し抽籤が行われるように構成されている。すなわち、第2の権利(上位特典)が付与されない場合であっても、付与された第1の権利(下位特典)が無駄となることがないようになっている。したがって、有利状態の遊技期間を延長することが決定されていない場合であっても、それによって遊技の興趣が低下してしまうことを抑制し、遊技者の期待感を維持することができる。 Further, in the present embodiment, even if the first right number does not reach the predetermined number and the advantageous state gaming period elapses, the advantageous state pullback lottery is held for a period corresponding to the first right number. is configured to take place. That is, even if the second right (higher privilege) is not granted, the granted first right (lower privilege) is not wasted. Therefore, even if it is not decided to extend the game period of the advantageous state, it is possible to prevent the interest of the game from being lowered and to maintain the expectation of the player.

[バトル状態の遊技の流れ]
次に、図48~図53を参照して、上述したバトル状態における遊技の流れについて説明する。図48は、バトル状態の遊技の流れを説明する図であり、メインCPU101及びサブCPU201が行う各種制御の概要について説明する図である。また、図49~51は、メインCPU101がバトル状態において各種制御を行う際に参照する、メインROM102に記憶されている各種データテーブル(抽籤テーブル)の一例を示す図であり、図52及び図53は、サブCPU201がバトル状態において行う演出制御の一例を示す図である。
[Flow of game in battle state]
Next, with reference to FIGS. 48 to 53, the game flow in the battle state described above will be described. FIG. 48 is a diagram for explaining the flow of a game in a battle state, and is a diagram for explaining an outline of various controls performed by the main CPU 101 and the sub CPU 201. FIG. 49 to 51 are diagrams showing examples of various data tables (lottery tables) stored in the main ROM 102, which the main CPU 101 refers to when performing various controls in the battle state, and FIGS. 52 and 53. 4 is a diagram showing an example of effect control performed by the sub CPU 201 in a battle state. FIG.

図48に示すように、メインCPU101は、バトル状態が開始されるとき(バトル開始時)、又はバトル状態が継続したとき(バトル継続時)に、乱数値に基づいて、マップ抽籤を行う。具体的には、図49に示す、バトルマップ抽籤テーブルを参照して、バトルマップを決定する。 As shown in FIG. 48, the main CPU 101 performs a map lottery based on random numbers when the battle state starts (at the start of battle) or when the battle state continues (at the time of continuation of battle). Specifically, the battle map is determined by referring to the battle map lottery table shown in FIG.

バトルマップは、図49に示すように、所定期間(本実施形態では、8ゲーム)継続するバトル状態における単位遊技毎に、ダメージ(ポイント)が付与される期待度(有利さの度合い)を予め定めるものである。例えば、ダメージ期待度「低」が規定される遊技では、ダメージ期待度「高」が規定される遊技よりもポイントが付与されにくく、あるいは、付与されるポイントが少なくなるように抽籤値が規定される。それゆえ、ダメージ期待度「高」が規定される遊技が多いバトルマップ(例えば、バトルマップ「8」)が決定された場合のほうが、ダメージ期待度「低」が規定される遊技が多いバトルマップ(例えば、バトルマップ「0」)が決定された場合よりも、バトル状態において付与されたポイントが規定ポイント以上となる(すなわち、上乗せが発生する(特典が付与される))期待度が高くなる。 As shown in FIG. 49, the battle map pre-determines the degree of expectation (degree of advantage) at which damage (points) is given for each unit game in a battle state that continues for a predetermined period (eight games in this embodiment). It is determined. For example, in a game in which a damage expectation level of "low" is defined, points are less likely to be awarded than in a game in which a damage expectation level of "high" is defined, or a lottery value is defined so that fewer points are awarded. be. Therefore, when a battle map (for example, battle map "8") with many games that define a damage expectation of "high" is determined, a battle map with many games that define a damage expectation of "low" is determined. (For example, when the battle map "0") is determined, the points given in the battle state are more than the specified points (that is, the addition occurs (the privilege is given)) The degree of expectation is higher. .

なお、決定されたバトルマップにおいて、バトル状態中のどの遊技がダメージ期待度「高」として規定されているのかは、表示装置11上に示されるようになっている(図52及び図53参照)。 In the determined battle map, which game in the battle state is defined as having a "high" degree of damage expectation is shown on the display device 11 (see FIGS. 52 and 53). .

メインCPU101は、押し順を報知する。バトル状態では、RT状態をRT3状態に維持するための停止操作の手順が報知されるとともに、より多くのメダルの払い出しを受け得る停止操作の手順が報知される。また、上述したように、「F_7リプ_123」~「F_7リプ_321」に当籤した場合には、所定確率で、全ナビ又は第1停止ナビとなる停止操作の手順が報知される場合がある。また、同様に、「F_チャンスリプ_123」~「F_チャンスリプ_321」に当籤した場合には、所定確率で、全ナビ又は第1停止ナビとなる停止操作の手順が報知される場合がある。なお、バトル状態では、ART期間が減少しない(すなわち、付与されているゲーム数が減算されない)ため、バトル状態の移行そのものが有利状態の遊技期間の延長であるともいい得る。 The main CPU 101 notifies the pressing order. In the battle state, a stop operation procedure for maintaining the RT state at the RT3 state is notified, and a stop operation procedure that allows more medals to be paid out is notified. Also, as described above, when "F_7 reply_123" to "F_7 reply_321" are won, there is a case where the stop operation procedure for all navigation or first stop navigation is notified with a predetermined probability. Similarly, when "F_chancelip_123" to "F_chancelip_321" are won, there is a case where the stop operation procedure for all navigation or first stop navigation is notified with a predetermined probability. In the battle state, the ART period does not decrease (that is, the number of games given is not subtracted), so the transition to the battle state itself can be said to be an extension of the advantageous state game period.

メインCPU101は、その遊技におけるダメージ期待度と内部当籤役と乱数値とに基づいて、ダメージ抽籤(すなわち、付与ポイント抽籤)を行う。具体的には、図50に示す、ダメージ抽籤テーブルを参照して、ダメージ(付与ポイント)を決定する。なお、図50は、ダメージ期待度「低」のときのダメージ抽籤テーブルを示しており、ダメージ期待度「高」のときのダメージ抽籤テーブルは図示を省略しているが、図50に示すものよりも付与ポイントの期待度が高く(ポイントが付与されやすく)なるように抽籤値が規定されるものとする。そして、メインCPU101は、ダメージ抽籤の結果、付与されたダメージ(ポイント)を累積的に記憶する。 The main CPU 101 conducts a damage lottery (that is, award point lottery) based on the degree of damage expectation, the internal winning combination, and the random number in the game. Specifically, the damage lottery table shown in FIG. 50 is referred to determine the damage (given points). FIG. 50 shows the damage lottery table when the damage expectation is "low", and the damage lottery table when the damage expectation is "high" is omitted. Also, the lottery value is defined so that the degree of expectation for the given points is high (points are easily given). Then, the main CPU 101 cumulatively stores the given damage (points) as a result of the damage lottery.

メインCPU101は、バトル期間(バトル開始、あるいはバトル継続から8ゲーム)が経過していない場合(バトル期間未消化)、バトル状態における処理を終了する。 If the battle period (eight games from the start of the battle or the continuation of the battle) has not elapsed (the battle period has not been completed), the main CPU 101 ends the processing in the battle state.

メインCPU101は、バトル期間が経過し(バトル期間消化)、そのとき付与されているポイントが規定ポイント(本実施形態では、10ポイント以上)に達している場合(規定ポイント到達)には、規定ポイントと乱数値とに基づいて、延長されるART期間(上乗せされるARTゲーム数)を決定するART期間上乗せ付与抽籤を行う。具体的には、図51に示す、ART期間上乗せ付与抽籤テーブルを参照して、延長されるART期間(上乗せされるARTゲーム数)を決定する。 When the battle period has passed (the battle period has expired) and the points awarded at that time have reached the prescribed points (10 points or more in this embodiment) (reached the prescribed points), the main CPU 101 ART period addition lottery for determining the ART period to be extended (the number of ART games to be added) is performed based on the ART period and the random number. Specifically, the ART period addition lottery table shown in FIG. 51 is referenced to determine the ART period to be extended (the number of ART games to be added).

ここで、図51に示すART期間上乗せ付与抽籤テーブルでは、規定ポイント(すなわち、バトル状態において付与されたポイントの累計)が「10」以上「15」未満(すなわち、「10」~「14」の範囲)であるときと、「15」以上「20」未満(すなわち、「15」~「19」の範囲)であるときと、「20」であるときと、で権利付与に関する有利度合い(この例では、ART期間の付与内容)が異なる場合があるようになっている。具体的には、付与されたポイントの累計が、「10」~「14」の範囲にある場合よりも「15」~「19」の範囲にある場合のほうが権利付与に関する有利度合いが高まり(すなわち、より多くのART期間が付与されやすく)、「10」~「14」の範囲、及び「15」~「19」にある場合よりも「20」の範囲にある場合のほうが権利付与に関する有利度合いが高まる(すなわち、より多くのART期間が付与されやすい)ようになっている。 Here, in the ART period extra grant lottery table shown in FIG. 51, the prescribed points (that is, the total number of points granted in the battle state) range), when it is “15” or more and less than “20” (i.e., the range of “15” to “19”), and when it is “20”. Now, the contents of the ART period) may differ. Specifically, when the cumulative number of granted points is in the range of "15" to "19" than in the range of "10" to "14", the degree of advantage in granting rights is higher (i.e. , more ART periods are likely to be granted), the range of “10” to “14”, and the degree of advantage in entitlement in the range of “20” than in the range of “15” to “19” increases (that is, more ART periods are likely to be given).

なお、本実施形態では、規定ポイントの最大値を「20」としているが、「20」を超える任意の値(例えば、「99」)までポイントが累計されるようにしてもよい。この場合、規定ポイントが「20」以上であって当該任意の値までの範囲(例えば、「20」~「99」の範囲)であるときには、図51中の「20」の欄が参照されて、ART期間が決定されるようにすればよい。図51に示す後述のスフィア・RUSH上乗せ付与抽籤テーブルおいても同様である。 In this embodiment, the maximum value of prescribed points is "20", but points may be accumulated up to an arbitrary value exceeding "20" (for example, "99"). In this case, when the specified points are "20" or more and are in the range up to the arbitrary value (for example, the range of "20" to "99"), the column of "20" in FIG. 51 is referred. , the ART period is determined. The same applies to the later-described Sphere/RUSH addition lottery table shown in FIG.

メインCPU101は、ART期間上乗せ付与抽籤の結果と規定ポイントと乱数値とに基づいて、追加的に付与される特典(上乗せされるスフィア及び/又はRUSHストック)の種別を決定するスフィア・RUSH上乗せ付与抽籤を行う。具体的には、図51に示す、スフィア・RUSH上乗せ付与抽籤テーブルを参照して、延長されるART期間(上乗せされるARTゲーム数)を決定する。追加的に付与される特典の種別を決定する。 The main CPU 101 determines the type of additional benefits (spheres and/or RUSH stocks to be added) based on the result of the lottery for additional grants during the ART period, the specified points, and the random number. A lottery will be held. Specifically, the ART period to be extended (the number of ART games to be added) is determined by referring to the Sphere/RUSH addition lottery table shown in FIG. Determine the type of privilege to be additionally given.

ここで、図51に示すスフィア・RUSH上乗せ付与抽籤テーブルでは、規定ポイント(すなわち、バトル状態において付与されたポイントの累計)が「10」以上「15」未満(すなわち、「10」~「14」の範囲)、及び「15」以上「20」未満(すなわち、「15」~「19」の範囲)であるときと、「20」であるときと、で権利付与に関する有利度合い(この例では、上位特典たるRUSHストック及び/又は下位特典たるスフィアの付与内容)が異なる場合があるようになっている。具体的には、付与されたポイントの累計が、「10」~「14」の範囲、及び「15」~「19」にある場合よりも「20」の範囲にある場合のほうが権利付与に関する有利度合いが高まる(すなわち、上位特典が付与されやすい)ようになっている。もっとも、上述のART期間上乗せ付与抽籤テーブルでは、「10」~「14」の範囲にある場合よりも「15」~「19」の範囲にある場合のほうがARTゲーム数「50」又は「100」が決定されやすくなっていることから、実質的には、「10」~「14」の範囲にある場合よりも「15」~「19」の範囲にある場合のほうが権利付与に関する有利度合いが高まる(すなわち、上位特典が付与されやすい)ようになっている。なお、上述のART期間上乗せ付与抽籤テーブルと同様に、付与されたポイントに応じて順次権利付与に関する有利度合いが高まるように抽籤値が設定されるようにしてもよい。 Here, in the Sphere/RUSH extra award lottery table shown in FIG. range), and when it is “15” or more and less than “20” (i.e., the range of “15” to “19”) and when it is “20”, the degree of advantage in granting rights (in this example, Granted contents of RUSH stock as a higher privilege and / or Sphere as a lower privilege) may be different. Specifically, when the cumulative number of granted points is in the range of "10" to "14" and in the range of "15" to "19", it is more advantageous in granting rights. The degree is increased (that is, higher privilege is likely to be given). However, in the above-mentioned ART period extra grant lottery table, the number of ART games "50" or "100" is more in the range of "15" to "19" than in the range of "10" to "14" is more likely to be determined, in practice, the degree of advantage in granting rights is higher in the range of "15" to "19" than in the range of "10" to "14". (That is, a higher privilege is likely to be given). As in the above-described ART period additional grant lottery table, the lottery value may be set so that the degree of advantage in sequential granting of rights increases according to the awarded points.

また、権利付与に関する有利度合いを異ならせる手法は、図51に示す、ART期間上乗せ付与抽籤テーブル、あるいはスフィア・RUSH上乗せ付与抽籤テーブルを用いた手法に限られない。付与されたポイントが多い場合には、結果として、相対的に権利付与に関する有利度合いが高まり、付与されたポイントが少ない場合には、結果として、相対的に権利付与に関する有利度合いが低まるのであれば、他の種々の手法を採用することができる。 Further, the method of differentiating the degree of advantage regarding right grant is not limited to the method using the lottery table for adding ART period or the lottery table for adding Sphere/RUSH shown in FIG. If a large number of points are granted, the degree of advantage in granting rights will increase as a result, and if the number of points granted is small, the degree of advantage in granting rights will decrease as a result. For example, various other techniques can be adopted.

また、権利付与に関する有利度合いを異ならせるポイントの範囲は、必ずしも連続した数値範囲である必要はなく、また、ポイントが多くなるのにしたがって順次権利付与に関する有利度合いが高まるものに限られない。例えば、規定ポイント「10」を含む所定の数値範囲(例えば、「10」~「12」の範囲)にある場合よりも、規定ポイント「15」を含む所定の数値範囲(例えば、「15」~「17」の範囲)にある場合のほうが権利付与に関する有利度合いが高まり、また、これらの範囲にある場合よりも規定ポイント「20」を含む所定の数値範囲(例えば、「20」~「99」の範囲)にある場合のほうが権利付与に関する有利度合いが高まるようにしてもよい。この場合、例えば、規定ポイント「13」~「14」の範囲、「18」~「19」の範囲では、「10」~「12」の範囲にある場合よりも権利付与に関する有利度合いが低まるようにすることもできる。このようにすれば、さらに権利付与の有利度合いを変化させることができ、また、バトル状態における遊技毎の緊張感を高めて、より興趣を向上させることができる。 Further, the range of points that differentiate the degree of advantage regarding granting rights does not necessarily have to be a continuous numerical range, and the degree of advantage regarding granting rights does not necessarily increase as the number of points increases. For example, a predetermined numerical range containing the prescribed point "15" (for example, "15" to "17" range), the degree of advantage in granting rights is higher, and a predetermined numerical range including the prescribed point "20" (for example, "20" to "99") than in these ranges range), the degree of advantage in granting rights may be increased. In this case, for example, in the range of defined points "13" to "14" and in the range of "18" to "19", the degree of advantage in granting rights is lower than in the range of "10" to "12". You can also make In this way, it is possible to further change the degree of advantage in granting rights, and to increase the tension in each game in the battle state, thereby further enhancing the interest.

メインCPU101は、スフィア・RUSH上乗せ付与抽籤の結果、RUSHストックを上乗せすることを決定した場合には、そのとき指定されたテーブル(すなわち、テーブルA又はテーブルB)と乱数値とに基づいて、RUSH種別抽籤を行う。具体的には、図51に示す、上乗せ時RUSH種別抽籤テーブルを参照して、上乗せされるRUSH種別を決定する。そして、バトル状態を終了させ、制御状態をART状態に移す。 When the main CPU 101 determines to add the RUSH stock as a result of the Sphere/RUSH add-on lottery, the main CPU 101 selects the RUSH A lottery will be held for each category. Specifically, the RUSH type to be added is determined with reference to the RUSH type lottery table at the time of addition shown in FIG. Then, the battle state is terminated and the control state is shifted to the ART state.

メインCPU101は、バトル期間が経過し(バトル期間消化)、そのとき付与されているポイントが規定ポイント(本実施形態では、10ポイント以上)に達していない場合(規定ポイント未達)には、バトル状態のパターン種別(すなわち、「通常パターン1」、「通常パターン2」、及び「特殊パターン」)と乱数値とに基づいて、バトル状態を継続させるか否かを決定するバトル継続抽籤を行う。例えば、「通常パターン1」又は「特殊パターン」である場合には、1/10の確率でバトル状態を継続することを決定し、「通常パターン2」である場合には、1/2の確率でバトル状態を継続することを決定する。なお、バトル継続抽籤が行われるタイミングは、バトル状態が開始するときであってもよい。 When the battle period has passed (the battle period has expired) and the points awarded at that time have not reached the specified points (10 points or more in this embodiment) (the specified points have not been reached), the main CPU 101 starts the battle. A battle continuation lottery for determining whether or not to continue the battle state is performed based on the state pattern types (that is, "normal pattern 1," "normal pattern 2," and "special pattern") and random numbers. For example, in the case of "normal pattern 1" or "special pattern", it is decided to continue the battle state with a probability of 1/10, and in the case of "normal pattern 2", the probability is 1/2. to decide to continue the battle state. The timing at which the battle continuation lottery is performed may be when the battle state starts.

メインCPU101は、バトル継続抽籤の結果、バトル状態を継続する(延長する)ことを決定した場合(バトル継続)には、バトル状態における処理を終了する。 When the main CPU 101 determines to continue (extend) the battle state (continue battle) as a result of the battle continuation lottery, the main CPU 101 ends the processing in the battle state.

メインCPU101は、バトル継続抽籤の結果、バトル状態を継続する(延長する)ことを決定しない場合(バトル終了)には、「特殊パターン」であれば、上述したように、次回のバトル状態において「特殊パターン」を再開させるため、その旨の情報を保持するとともに、ダメージ(付与ポイント)も次回のバトル状態に持ち越すため、規定ポイントの中途まで付与されたポイントに関する情報も保持する。これにより、次回のバトル状態では、付与ポイントが持ち越された状態で、「特殊パターン」が再開される。 As a result of the battle continuation lottery, if the main CPU 101 does not decide to continue (extend) the battle state (end of the battle), if it is a "special pattern", as described above, in the next battle state, the main CPU 101 performs " In order to restart the "special pattern", information to that effect is retained, and in order to carry over the damage (given points) to the next battle state, information regarding the points given halfway through the prescribed points is also held. As a result, in the next battle state, the "special pattern" is restarted with the given points carried over.

なお、例えば、保持される(すなわち、持ち越す)のはダメージ(付与ポイント)のみで、バトル状態の種別(すなわち、パターン)については、再度バトル移行抽籤(図45参照)の抽籤結果によって決定されるようにしてもよい。また、例えば、保持される(すなわち、持ち越す)のはバトル状態の種別(すなわち、パターン)のみで、ダメージ(付与ポイント)については、保持されない(すなわち、持ち越されない)ようにしてもよい。この場合、「特殊パターン」は、最も有利状態の遊技期間に関する権利が付与されやすいバトル状態の種別であることが好適である。 It should be noted that, for example, only the damage (given points) is retained (that is, carried over), and the type of battle state (that is, pattern) is again determined by the lottery result of the battle transition lottery (see FIG. 45). You may do so. Also, for example, only the type of battle state (ie, pattern) is retained (ie, carried over), and the damage (given points) may not be retained (ie, not carried over). In this case, the "special pattern" is preferably the type of battle state in which the rights relating to the most advantageous gaming period are likely to be granted.

バトル状態において、メインCPU101は、バトル期間消化となった場合であって、付与ポイントが規定ポイント未達でありバトル終了となった場合、及び付与ポイントが規定ポイント到達となりバトル終了となった場合、制御状態をART状態に移行させる。一方、他の制御状態への移行がない場合には、上述したバトル状態における処理(図48参照)を繰り返し行うことで、バトル状態における遊技を制御している。 In the battle state, the main CPU 101, when the battle period has expired and the battle ends because the number of assigned points has not reached the specified number of points, or when the number of assigned points reaches the specified number of points and the battle ends, Transition the control state to the ART state. On the other hand, when there is no transition to another control state, the game in the battle state is controlled by repeating the processing in the battle state described above (see FIG. 48).

次に、図52及び図53を参照して、バトル状態における演出表示の一例について説明する。 Next, an example of the effect display in the battle state will be described with reference to FIGS. 52 and 53. FIG.

図52は、バトル状態において、ダメージ(付与ポイント)が規定ポイントに到達し、さらに、規定ポイントの最大値(本実施形態では、20)に到達した状態を示す演出表示の一例である。 FIG. 52 is an example of an effect display showing a state in which the damage (given points) reaches the prescribed points and further reaches the maximum prescribed points (20 in this embodiment) in the battle state.

バトル状態においては、例えば、上述したバトルマップに対応する表示(すなわち、8ゲーム分のダメージ期待度を示唆する8マス分の表示)と、現在のダメージ(付与ポイント)に対応する表示(すなわち、バトル演出上、敵キャラクタのHP(敵HP)として表示される10マス分の表示)と、敵キャラクタの種別表示(すなわち、「通常パターン1」、「通常パターン2」、又は「特殊パターン」に対応する表示)と、が行われ、バトル状態が進行するのにしたがって、バトルマップに対応する表示の表示内容や現在のダメージ(付与ポイント)に対応する表示内容が適宜変化するようになっている。 In the battle state, for example, a display corresponding to the battle map described above (i.e., a display of 8 squares suggesting the degree of damage expectation for 8 games) and a display corresponding to the current damage (points given) (i.e., In the battle production, the display of 10 squares displayed as the HP of the enemy character (enemy HP)) and the type display of the enemy character (that is, "normal pattern 1", "normal pattern 2", or "special pattern") Corresponding display) and are performed, and as the battle progresses, the display contents of the display corresponding to the battle map and the display contents corresponding to the current damage (given points) change as appropriate. .

図52に示すように、この一例では、バトルマップ「0」が選択されており、バトル状態4ゲーム目で、5のダメージを与え(5ポイントが付与され)、バトル状態5ゲーム目で、さらに5のダメージを与え(5ポイントが付与され)、規定ポイントの最小値10に到達している。また、バトル状態7ゲーム目で、さらに5のダメージを与え(5ポイントが付与され)、バトル状態8ゲーム目で、さらに5のダメージを与え(5ポイントが付与され)、バトル状態が終了するときに、規定ポイントの最大値20に到達していることが示されている。 As shown in FIG. 52, in this example, the battle map "0" is selected, 5 damage is given (5 points are awarded) in the fourth game in the battle state, and further damage is given in the fifth game in the battle state. You have done 5 damage (5 points awarded) and have reached the minimum 10 stipulated points. Also, in the 7th battle state game, 5 more damage is given (5 points are given), in the 8th battle state game, 5 more damage is given (5 points are given), and when the battle state ends shows that the maximum value of 20 defined points has been reached.

また、図53は、バトル状態において、ダメージ(付与ポイント)が規定ポイントに到達しなかった場合であって、「通常パターン」が選択されている場合と、「特殊パターン」が選択されている場合のそれぞれを示す演出表示の一例である。 In addition, FIG. 53 shows the case where the damage (given points) does not reach the specified point in the battle state, and the case where the "normal pattern" is selected and the case where the "special pattern" is selected. It is an example of the effect display showing each of.

図53に示すように、「通常パターン」(図53中、「敵1」)が選択されている場合に、規定ポイントに到達しないままバトル状態が終了した場合には、次回のバトル状態には、「特殊パターン」であることも付与ポイントも持ち越されないため、次回のバトル状態では、また新たに0ポイントから規定ポイントに到達させなければならない。 As shown in FIG. 53, when the "normal pattern" ("enemy 1" in FIG. 53) is selected and the battle state ends without reaching the prescribed points, the next battle state , Neither the fact that it is a "special pattern" nor the given points are carried over, so in the next battle state, it is necessary to newly reach the specified points from 0 points.

一方、図53に示すように、「特殊パターン」(図53中、「敵2」)が選択されている場合に、規定ポイントに到達しないままバトル状態が終了した場合には、次回のバトル状態には、「特殊パターン」であること、及び付与ポイントも持ち越されるため、次回のバトル状態では、また再開したポイントから規定ポイントに到達させればよいことになる。なお、図53の例では、最初の「特殊パターン」によるバトル状態でダメージ(付与ポイント)が3ポイントであり、この3ポイントが次回の「特殊パターン」によるバトル状態で持ち越されていることが示されている。 On the other hand, as shown in FIG. 53, when the "special pattern" ("enemy 2" in FIG. 53) is selected and the battle state ends without reaching the specified points, the next battle state Since it is a "special pattern" and given points are also carried over, in the next battle state, it is sufficient to reach the specified points from the restarted points again. Note that in the example of FIG. 53, the damage (given points) is 3 points in the first "special pattern" battle state, and these 3 points are carried over to the next "special pattern" battle state. It is

このように、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイント以上となった場合に当該権利が付与されるとともに、規定ポイント以上のどの範囲内であるかに応じて当該権利の付与に関する有利度合いが異なる場合がある。具体的には、付与されたポイントが、第2の値(例えば、「15」)以上となった場合には、第1の値(例えば、「10」)以上かつ第2の値未満となった場合よりも、当該権利の付与に関する有利度合いが高まるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 In this way, in a specific state (for example, battle state) in which the rights related to the gaming period of the advantageous state (for example, ART state) can be granted, the points awarded within a predetermined period (for example, 8 games) are equal to or greater than the prescribed points. In addition, the degree of advantage in granting the right may differ depending on the range above the specified points. Specifically, when the awarded points are equal to or greater than a second value (eg, "15"), they are equal to or greater than the first value (eg, "10") and less than the second value. It is structured so that the degree of advantage in granting the right is higher than in the case where the right is granted. Therefore, it is possible to diversify the playability related to the continuation of the advantageous state, and to improve the amusement of the game.

また、本実施形態では、付与されたポイントが規定ポイント以上のどの範囲内であるかに応じて、権利付与に関する有利度合いが異なる場合はあるものの、規定ポイント以上となった場合には当該権利が必ず付与されるように構成されている。したがって、遊技者の権利付与に対する期待感を損なうことなく、特定状態における遊技性を多彩なものとすることができる。 In addition, in the present embodiment, although the degree of advantage in granting rights may differ depending on the range of the given points above the prescribed points, if the points are equal to or above the prescribed points, the rights will be granted. It is configured to always be granted. Therefore, it is possible to provide a variety of playability in the specific state without impairing the player's expectation for the granting of rights.

また、本実施形態では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイント以上となった場合に当該権利が付与されるとともに、規定ポイント以上のどの範囲内であるかに応じて当該権利の付与に関する有利度合いが異なる場合がある。具体的には、所定期間が終了するときに、付与されているポイントが、第3の値(例えば、「20」)以上となっている場合には、第3の値未満となっている場合よりも、当該権利の付与に関する有利度合いが高まるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 In addition, in the present embodiment, points awarded within a predetermined period (e.g., 8 games) are stipulated in a specific state (e.g., battle state) in which rights related to the gaming period in an advantageous state (e.g., ART state) can be granted. The right is granted when the point is equal to or higher, and the degree of advantage in granting the right may differ depending on the range of the specified point or higher. Specifically, when the given points are equal to or greater than a third value (for example, "20") at the end of the predetermined period, the points are less than the third value. It is configured so that the degree of advantage in granting the right is higher than in the case of Therefore, it is possible to diversify the playability related to the continuation of the advantageous state, and to improve the amusement of the game.

また、本実施形態では、付与されたポイントが規定ポイント以上のどの範囲内であるかに応じて、権利付与に関する有利度合いが順次高まるように構成されている。したがって、特定状態における権利付与に関する期待感を順次高めることができ、遊技の興趣を向上させることができる。 Further, in the present embodiment, the degree of advantage in granting the right is gradually increased according to the range of the given points above the prescribed points. Therefore, it is possible to gradually increase the expectation for the granting of the right in the specific state, and to improve the interest of the game.

また、本実施形態では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイント以上となった場合に当該権利が付与されるとともに、規定ポイント以上のどの範囲内であるかに応じて当該権利の付与に関する有利度合いが異なる場合がある。また、特定状態では、ポイントが付与されやすい遊技(例えば、ダメージ期待度「高」)であるか、ポイントが付与されにくい遊技(例えば、ダメージ期待度「低」)であるかかが予め決定され、そのいずれの遊技であるかが報知されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 In addition, in the present embodiment, points awarded within a predetermined period (e.g., 8 games) are stipulated in a specific state (e.g., battle state) in which rights related to the gaming period in an advantageous state (e.g., ART state) can be granted. The right is granted when the point is equal to or higher, and the degree of advantage in granting the right may differ depending on the range of the specified point or higher. In addition, in the specific state, it is determined in advance whether the game is a game in which points are likely to be awarded (for example, damage expectation "high") or a game in which points are difficult to be awarded (for example, damage expectation is "low"). , is configured to notify which game it is. Therefore, it is possible to diversify the playability related to the continuation of the advantageous state, and to improve the amusement of the game.

また、本実施形態では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイントとなった場合には、当該権利が付与される一方、付与されたポイントが規定ポイントとならなかった場合には、当該権利は付与されないが、この場合、第2特定状態(例えば、「特殊パターン」)であれば、付与されたポイントが次回以降の特定状態に持ち越されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 In addition, in the present embodiment, points awarded within a predetermined period (e.g., 8 games) are stipulated in a specific state (e.g., battle state) in which rights related to the gaming period in an advantageous state (e.g., ART state) can be granted. If the points are awarded, the rights are granted. If the points awarded are not the specified points, the rights are not granted. pattern”), the given points are carried over to the next specific state. Therefore, it is possible to diversify the playability related to the continuation of the advantageous state, and to improve the amusement of the game.

また、本実施形態では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイントとなった場合には、当該権利が付与される一方、付与されたポイントが規定ポイントとならなかった場合には、当該権利は付与されないが、この場合、第2特定状態(例えば、「特殊パターン」)であれば、次に特定状態を開始するときに、第2特定状態が前回の続きから行えるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 In addition, in the present embodiment, points awarded within a predetermined period (e.g., 8 games) are stipulated in a specific state (e.g., battle state) in which rights related to the gaming period in an advantageous state (e.g., ART state) can be granted. If the points are awarded, the rights are granted. If the points awarded are not the specified points, the rights are not granted. pattern"), when the specific state is started next time, the second specific state can be performed from the continuation of the previous time. Therefore, it is possible to diversify the playability related to the continuation of the advantageous state, and to improve the amusement of the game.

また、本実施形態では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイント以上となった場合には、当該権利が付与される一方、付与されたポイントが規定ポイントとならなかった場合には、当該権利は付与されないが、この場合、第2特定状態(例えば、「特殊パターン」)であれば、付与されたポイントが次回以降の特定状態に持ち越されるように構成されている。そして、特定状態では、付与されたポイントが多いほど、より有利な内容の当該権利が付与され得るように構成されている。すなわち、一旦、特定状態において当該権利が付与されなかった場合であっても、付与されたポイントが持ち越されていれば、次回以降の特定状態では、より有利な内容の当該権利が付与される期待度が高まることになる。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 In addition, in the present embodiment, points awarded within a predetermined period (e.g., 8 games) are stipulated in a specific state (e.g., battle state) in which rights related to the gaming period in an advantageous state (e.g., ART state) can be granted. If the points are equal to or higher than the points, the rights are granted, but if the points that are granted are not the specified points, the rights are not granted. special pattern”), the given points are carried over to the next specific state. In the specific state, the more points given, the more advantageous the right can be given. In other words, even if the right is not granted in a specific state once, if the granted points are carried over, it is expected that the right will be granted with a more advantageous content in the next and subsequent specific states. degree will increase. Therefore, it is possible to diversify the playability related to the continuation of the advantageous state, and to improve the amusement of the game.

[引き戻し状態の遊技の流れ]
次に、図54及び図55を参照して、上述した引き戻し状態における遊技の流れについて説明する。図54は、引き戻し状態の遊技の流れを説明する図であり、メインCPU101が行う各種制御の概要について説明する図である。また、図55は、メインCPU101が引き戻し状態において各種制御を行う際に参照する、メインROM102に記憶されている各種データテーブル(抽籤テーブル)の一例を示す図である。
[Game Flow in Retracted State]
Next, with reference to FIGS. 54 and 55, the game flow in the pullback state described above will be described. FIG. 54 is a diagram for explaining the flow of the game in the pullback state, and is a diagram for explaining an outline of various controls performed by the main CPU 101. FIG. FIG. 55 is a diagram showing an example of various data tables (lottery tables) stored in the main ROM 102, which the main CPU 101 refers to when performing various controls in the pullback state.

図54に示すように、メインCPU101は、押し順を報知する。引き戻し状態では、RT状態をRT3状態に維持するための停止操作の手順が報知されるとともに、より多くのメダルの払い出しを受け得る停止操作の手順が報知される。また、上述したように、「F_7リプ_123」~「F_7リプ_321」に当籤した場合には、所定確率で、全ナビ又は第1停止ナビとなる停止操作の手順が報知される場合がある。また、同様に、「F_チャンスリプ_123」~「F_チャンスリプ_321」に当籤した場合には、所定確率で、全ナビ又は第1停止ナビとなる停止操作の手順が報知される場合がある。なお、上述したように引き戻し状態は、スフィア1つあたり3ゲーム分継続するため、引き戻し状態の移行そのものが有利状態の遊技期間の延長であるともいい得る。 As shown in FIG. 54, the main CPU 101 notifies the pressing order. In the pullback state, a stop operation procedure for maintaining the RT state at the RT3 state is notified, and a stop operation procedure that allows more medals to be paid out is notified. Also, as described above, when "F_7 reply_123" to "F_7 reply_321" are won, there is a case where the stop operation procedure for all navigation or first stop navigation is notified with a predetermined probability. Similarly, when "F_chancelip_123" to "F_chancelip_321" are won, there is a case where the stop operation procedure for all navigation or first stop navigation is notified with a predetermined probability. As described above, the pullback state continues for three games per sphere, so it can be said that the transition to the pullback state itself is an extension of the game period in the advantageous state.

メインCPU101は、内部当籤役と乱数値とに基づいて、再度RUSH状態に復帰させるか否かを決定するRUSH(ART)引き戻し抽籤を行う。具体的には、図55に示す、RUSH引き戻し抽籤テーブルを参照して、再度RUSH状態に復帰させるか否か、及び復帰させる場合のRUSH種別を決定する。なお、図55に示す、RUSH引き戻し抽籤テーブルにおいて、「その他レア役」とは、「F_CD_チャンスリプ」、「F_C_チャンスリプ」、「F_チャンスリプ_123」~「F_チャンスリプ_321」(「チャンスリプ」成立時)、「F_T_レアベル」、「F_B_レアベル」(10枚(レレア:上下段相当)を含む)、「F_1枚役A」、及び「F_1枚役B」などを示すものである。 The main CPU 101 performs a RUSH (ART) pullback lottery for determining whether or not to return to the RUSH state again based on the internal winning combination and the random value. Specifically, referring to the RUSH pullback lottery table shown in FIG. 55, it determines whether or not to return to the RUSH state again and the RUSH type in the case of returning. In addition, in the RUSH withdrawal lottery table shown in FIG. ' is established), 'F_T_level', 'F_B_level' (including 10 cards (Rerea: corresponding to the upper and lower stages)), 'F_1-card role A', and 'F_1-card role B'.

メインCPU101は、RUSH(ART)引き戻し抽籤に当籤した場合(RUSH当籤)には、制御状態をRUSH準備状態に移す。なお、このとき、抽籤に用いられなかったスフィアがある場合には、それを次のART状態に持ち越せるようにしてもよいし、スフィアを0クリア(初期化)するようにしてもよい。 When the RUSH (ART) pullback lottery is won (RUSH winning), the main CPU 101 shifts the control state to the RUSH preparation state. At this time, if there is a sphere that has not been used in the lottery, it may be carried over to the next ART state, or the sphere may be cleared to 0 (initialized).

メインCPU101は、RUSH(ART)引き戻し抽籤に当籤しなかった場合(RUSH非当籤)には、引き戻しゲーム数を1減算する(引き戻し期間を減少させる)。このとき、引き戻しゲーム数が0となっていなければ、引き戻し状態における処理を終了する。 When the RUSH (ART) withdrawal lottery is not won (RUSH non-winning), the main CPU 101 subtracts 1 from the number of withdrawal games (reduces the withdrawal period). At this time, if the number of pullback games is not 0, the processing in the pullback state is terminated.

メインCPU101は、引き戻しゲーム数が0となった場合(引き戻しゲーム数=0)であって、スフィアも0である場合(スフィアなし)には、引き戻し状態を終了し、制御状態を通常状態に移す。 When the number of pullback games becomes 0 (the number of pullback games=0) and the number of spheres is also 0 (no sphere), the main CPU 101 ends the pullback state and shifts the control state to the normal state. .

メインCPU101は、引き戻しゲーム数が0となった場合(引き戻しゲーム数=0)であって、スフィアが未だ1以上である場合(スフィアあり)には、スフィアを1減算し、引き戻しゲーム(本実施形態では、3ゲーム)を再セットし、引き戻し状態における処理を終了する。 When the number of pull-back games becomes 0 (the number of pull-back games = 0) and the number of spheres is still 1 or more (there are spheres), the main CPU 101 subtracts 1 from the spheres and In the form, 3 games) are reset and the processing in the withdrawal state ends.

なお、本実施形態では、引き戻し状態における継続期間を、スフィア1つあたり3ゲームとしているが、これに限られない。例えば、スフィア1つあたりのゲーム数を抽籤により決定するようにしてもよい。例えば、スフィア1つがある場合、継続期間抽籤を行い、3~10ゲームの範囲内で継続期間を決定するようにしてもよい。 Note that in the present embodiment, the duration of the pullback state is three games per sphere, but it is not limited to this. For example, the number of games per sphere may be determined by lottery. For example, if there is one sphere, a lottery may be held for the duration to determine the duration within the range of 3 to 10 games.

引き戻し状態において、メインCPU101は、RUSH当籤となった場合、制御状態をRUSH状態に移行させ、引き戻しゲーム数が0(引き戻し期間消化)となった場合であって、CZストックが0となった場合、制御状態を通常状態に移行させる。一方、他の制御状態への移行がない場合には、上述した引き戻し状態における処理(図54参照)を繰り返し行うことで、引き戻し状態における遊技を制御している。 In the pullback state, the main CPU 101 shifts the control state to the RUSH state when the RUSH win is achieved, and when the number of pullback games becomes 0 (the pullback period is completed) and the CZ stock becomes 0. , to shift the control state to the normal state. On the other hand, when there is no transition to another control state, the game in the pull-back state is controlled by repeating the processing in the pull-back state described above (see FIG. 54).

<主制御回路の動作説明>
次に、図56~図125を参照して、主制御回路90のメインCPU101が、プログラムを用いて実行する各種処理の内容について説明する。
<Description of the operation of the main control circuit>
Next, contents of various processes executed by the main CPU 101 of the main control circuit 90 using programs will be described with reference to FIGS. 56 to 125. FIG.

[電源投入(リセット割込)時処理]
まず、メインCPU101の制御により行われるパチスロ1の電源投入(リセット割込)時処理を、図56及び図57を参照して説明する。図56は、電源投入(リセット割込)時処理の手順を示すフローチャートであり、図57A~57Cは、それぞれ、該フローチャート中のS2、S7及びS8、並びに、S13の処理を実行するためのソースプログラムの一例を示す図である。なお、図56に示す電源投入(リセット割込)時処理は、電源管理回路93が、マイクロプロセッサ91に電源電圧の供給が開始されたことを検知した際に、リセット信号をマイクロプロセッサ91の「XSRST」端子に出力し、それにより、マイクロプロセッサ91の割込みコントローラ112からメインCPU101に出力される割込要求信号に基づいて、実行される。
[Processing at power-on (reset interrupt)]
First, the power-on (reset interrupt) processing of the pachi-slot machine 1 under the control of the main CPU 101 will be described with reference to FIGS. 56 and 57. FIG. FIG. 56 is a flow chart showing the procedure of processing at power-on (reset interrupt), and FIGS. It is a figure which shows an example of a program. The power-on (reset interrupt) processing shown in FIG. XSRST” terminal, and thereby executed based on an interrupt request signal output from the interrupt controller 112 of the microprocessor 91 to the main CPU 101 .

まず、メインCPU101は、電源監視ポート(電源監視手段)がオン状態であるか否かを判別する(S1)。 First, the main CPU 101 determines whether or not the power monitoring port (power monitoring means) is on (S1).

S1において、メインCPU101が、電源監視ポートがオン状態であると判別したとき(S1がYES判定の場合)、メインCPU101は、S1の処理を繰り返す。なお、ここでいう、電源監視ポートがオン状態とは、メインCPU101に供給されている電源電圧(DC+5V)が安定していない状態のことである。 In S1, when the main CPU 101 determines that the power monitoring port is on (if YES in S1), the main CPU 101 repeats the processing of S1. It should be noted that the state in which the power monitoring port is on means that the power supply voltage (DC +5 V) supplied to the main CPU 101 is not stable.

一方、S1において、メインCPU101が、電源監視ポートがオン状態でないと判別したとき(S1がNO判定の場合)、メインCPU101は、タイマー回路113(PTC)の初期化処理を行う(S2)。この処理では、メインCPU101は、タイマー回路113の初期設定を行う。具体的には、メインCPU101は、タイマー用プリスケーラレジスタ(不図示)に分周比をセットし、タイマー用制御レジスタ(不図示)に割り込み可等の設定を行い、タイマー用カウンタ(不図示)の初期カウント値を設定する。 On the other hand, when the main CPU 101 determines in S1 that the power monitoring port is not in the ON state (NO in S1), the main CPU 101 initializes the timer circuit 113 (PTC) (S2). In this process, the main CPU 101 initializes the timer circuit 113 . Specifically, the main CPU 101 sets a frequency dividing ratio in a timer prescaler register (not shown), sets a timer control register (not shown) to enable interrupts, and sets a timer counter (not shown). Sets the initial count value.

次いで、メインCPU101は、主制御回路90及び副制御回路200間用の第1シリアル通信回路114(SCU1)の初期化処理、及び、第2インターフェースボード用の第2シリアル通信回路115(SCU2)の初期化処理を行う(S3)。次いで、メインCPU101は、乱数回路110(RDG)の初期化処理を行う(S4)。次いで、メインCPU101は、メインRAM103の書き込みテストを行う(S5)。 Next, the main CPU 101 initializes the first serial communication circuit 114 (SCU1) between the main control circuit 90 and the sub control circuit 200, and initializes the second serial communication circuit 115 (SCU2) for the second interface board. An initialization process is performed (S3). Next, the main CPU 101 initializes the random number circuit 110 (RDG) (S4). Next, the main CPU 101 performs a writing test of the main RAM 103 (S5).

次いで、メインCPU101は、書き込みテストの結果、メインRAM103への書き込みが正常に行われたか否かを判別する(S6)。 Next, the main CPU 101 determines whether writing to the main RAM 103 has been performed normally as a result of the write test (S6).

S6において、メインCPU101が、メインRAM103への書き込みが正常に行われなかったと判別したとき(S6がNO判定の場合)、メインCPU101は、後述のS13の処理を行う。一方、S6において、メインCPU101が、メインRAM103への書き込みが正常に行われたと判別したとき(S6がYES判定の場合)、メインCPU101は、タイマー回路113のタイマー用制御レジスタ(不図示)の状態を取得する(S7)。 In S6, when the main CPU 101 determines that the writing to the main RAM 103 has not been performed normally (if the determination in S6 is NO), the main CPU 101 performs the processing of S13, which will be described later. On the other hand, when the main CPU 101 determines in S6 that writing to the main RAM 103 has been performed normally (if determined as YES in S6), the main CPU 101 determines the state of the timer control register (not shown) of the timer circuit 113. (S7).

次いで、メインCPU101は、取得したタイマー用制御レジスタの状態に基づいて、現在の状態が割込処理の発生タイミングであるか否かを判別する(S8)。具体的には、メインCPU101は、取得したタイマー用制御レジスタの状態に基づいて、タイマーカウント開始後から1.1172ms経過したか否かを判別する。 Next, the main CPU 101 determines whether or not the current state is timing for interrupt processing based on the obtained state of the timer control register (S8). Specifically, the main CPU 101 determines whether or not 1.1172 ms has elapsed since the start of the timer count, based on the acquired state of the timer control register.

なお、本実施形態では、S2のタイマー回路113の初期化処理によりタイマー時間1.1172msがセットされると、CPU内蔵タイマーのカウント処理が開始される。その後、タイマー用制御レジスタ(不図示)の情報を読み込むことによりタイマー回路113のステータスを取得することができる。そして、本実施形態では、タイマー用制御レジスタに、現在の状態が割込処理の発生タイミングであるか否か(タイマー割込状態であるか否か)を判別(参照)可能なビット(判別ビット)が設けられる。 Note that, in this embodiment, when the timer time of 1.1172 ms is set by the initialization processing of the timer circuit 113 in S2, the count processing of the CPU built-in timer is started. After that, the status of the timer circuit 113 can be acquired by reading the information in the timer control register (not shown). In this embodiment, a bit (discrimination bit ) is provided.

それゆえ、上記S7の処理では、メインCPU101は、タイマー用制御レジスタ(不図示)の情報を読み込み、上記S8の処理では、メインCPU101は、タイマー用制御レジスタ内の判別ビットのオン/オフ状態(「1」/「0」)を参照することにより、現在の状態が割込処理の発生タイミングであるか否かを判別する。なお、タイマー回路113によるカウント開始から1.1172ms経過したとき(タイマー回路113のカウント値が0であれば)、該判別ビットはオン状態となる。 Therefore, in the process of S7, the main CPU 101 reads the information of the timer control register (not shown), and in the process of S8, the main CPU 101 reads the ON/OFF state of the discrimination bit in the timer control register ( By referring to "1"/"0"), it is determined whether or not the current state is the generation timing of interrupt processing. When 1.1172 ms has elapsed since the timer circuit 113 started counting (if the count value of the timer circuit 113 is 0), the determination bit is turned on.

S8において、メインCPU101が、現在の状態が割込処理の発生タイミングでないと判別したとき(S8がNO判定の場合)、メインCPU101は、処理をS7の処理に戻し、S7以降の処理を繰り返す。 In S8, when the main CPU 101 determines that the current state is not the time to generate the interrupt process (NO determination in S8), the main CPU 101 returns the process to S7, and repeats the processes after S7.

一方、S8において、メインCPU101が、現在の状態が割込処理の発生タイミングであると判別したとき(S8がYES判定の場合)、メインCPU101は、サムチェック処理(規定外)を行う(S9)。この処理では、メインCPU101は、メインRAM103のサムチェック処理を行うが、この処理の作業は、メインRAM103内の規定外作業領域(図12C参照)で行われる。また、このサムチェック処理で用いられるプログラムはメインROM102内の規定外エリアに格納されている(図12B参照)。なお、サムチェック処理の詳細については、後述の図71及び図72を参照しながら後で説明する。 On the other hand, when the main CPU 101 determines in S8 that the current state is the time to generate an interrupt process (if the determination in S8 is YES), the main CPU 101 performs a sum check process (outside the rules) (S9). . In this process, the main CPU 101 performs sum check processing of the main RAM 103, and this processing work is performed in the non-regular work area (see FIG. 12C) in the main RAM 103. FIG. A program used in this sum check process is stored in the non-regular area in the main ROM 102 (see FIG. 12B). Details of the sum check process will be described later with reference to FIGS. 71 and 72 described later.

また、S8において、メインCPU101が、現在の状態が割込処理の発生タイミングであると判別したとき(S8がYES判定の場合)には、メインCPU101は、S9の処理の前に、後述の割込処理(後述の図113参照)を実行する。そして、この割込処理により、主制御回路90(主制御基板71)から副制御回路200(副制御基板72)には、無操作コマンドが送信される。 In addition, when the main CPU 101 determines in S8 that the current state is the time to generate an interrupt process (if the determination in S8 is YES), the main CPU 101 performs an interrupt process, which will be described later, before the process in S9. load processing (see FIG. 113, which will be described later). By this interrupt processing, a no-operation command is transmitted from the main control circuit 90 (main control board 71) to the sub-control circuit 200 (sub-control board 72).

S9の処理後、メインCPU101は、設定用鍵型スイッチ54がオン状態であるか否かを判別する(S10)。 After the processing of S9, the main CPU 101 determines whether or not the setting key-type switch 54 is in the ON state (S10).

S10において、メインCPU101が、設定用鍵型スイッチ54がオン状態であると判別したとき(S10がYES判定の場合)、メインCPU101は、後述のS15の処理を行う。一方、S10において、メインCPU101が、設定用鍵型スイッチ54がオン状態でないと判別したとき(S10がNO判定の場合)、メインCPU101は、S9のサムチェック処理の結果に基づいて、サムチェック判定結果が正常であったか否かを判別する(S11)。 In S10, when the main CPU 101 determines that the setting key-shaped switch 54 is in the ON state (if the determination in S10 is YES), the main CPU 101 performs the processing of S15, which will be described later. On the other hand, when the main CPU 101 determines in S10 that the setting key-type switch 54 is not in the ON state (if the determination in S10 is NO), the main CPU 101 performs sum check determination based on the result of the sum check processing in S9. It is determined whether or not the result is normal (S11).

S11において、メインCPU101が、サムチェック判定結果が正常でないと判別したとき(S11がNO判定の場合)、メインCPU101は、後述のS13の処理を行う。一方、S11において、メインCPU101が、サムチェック判定結果が正常であると判別したとき(S11がYES判定の場合)、メインCPU101は、遊技復帰処理を行う(S12)。この処理では、メインCPU101は、遊技の状態を電断検知前の状態に戻す処理を行う。なお、遊技復帰処理の詳細については、後述の図58を参照しながら後で説明する。 In S11, when the main CPU 101 determines that the sum check determination result is not normal (when the determination in S11 is NO), the main CPU 101 performs the processing of S13, which will be described later. On the other hand, when the main CPU 101 determines in S11 that the sum check determination result is normal (when S11 determines YES), the main CPU 101 performs game return processing (S12). In this process, the main CPU 101 performs a process of returning the game state to the state before the power interruption was detected. Details of the game return processing will be described later with reference to FIG. 58 described later.

S6又はS11がNO判定の場合、メインCPU101は、情報表示器6(7セグLED表示器)に、エラー発生を意味する文字列「rr」を表示する(S13)。その後、メインCPU101は、WDTのクリア処理を繰り返す(S14)。 If the determination in S6 or S11 is NO, the main CPU 101 displays the character string "rr" indicating the occurrence of an error on the information display 6 (7-segment LED display) (S13). After that, the main CPU 101 repeats the WDT clearing process (S14).

ここで再度、S10の処理に戻って、S10がYES判定の場合、メインCPU101は、設定変更確認処理を行う(S15)。この処理では、メインCPU101は、主に、設定変更開始時における設定変更コマンドの生成格納処理を行う。なお、設定変更確認処理の詳細については、後述の図60を参照しながら後で説明する。 Here, returning to the processing of S10 again, if the determination in S10 is YES, the main CPU 101 performs setting change confirmation processing (S15). In this processing, the main CPU 101 mainly performs processing for generating and storing a setting change command at the start of setting change. Details of the setting change confirmation process will be described later with reference to FIG. 60 described later.

次いで、メインCPU101は、RAM初期化処理を行う(S16)。この処理では、メインCPU101は、図12Cに示すメインRAM103の遊技用RAM領域内の「RAM異常時又は設定変更開始時」のアドレスを、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用RAM領域の最終アドレスまでの情報を消去(クリア)する。そして、S16の処理後、メインCPU101は、後述のメイン処理(後述の図74参照)を開始する。 Next, the main CPU 101 performs RAM initialization processing (S16). In this process, the main CPU 101 sets the address of "at the time of RAM abnormality or setting change start" in the game RAM area of the main RAM 103 shown in FIG. Erases (clears) information up to the final address of the RAM area for use. Then, after the process of S16, the main CPU 101 starts the main process (see FIG. 74, which will be described later).

本実施形態では、上述のようにして電源投入(リセット割込)時処理が行われる。そして、上述した電源投入(リセット割込)時処理中のS2の処理は、メインCPU101が、図57Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the power-on (reset interrupt) processing is performed as described above. The processing of S2 during the power-on (reset interrupt) time processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 57A.

図57Aのソースプログラムでは、CPUクロックとして10MHz(供給クロックは20MHz)が設定され、プリスケーラレジスタ設定値として228が設定され、初期カウント値として49が設定される。この結果、割り込み処理のタイマー時間(実行周期)として、1.1172ms(=1/(10MHz/288)×49)が算出される。 In the source program of FIG. 57A, 10 MHz is set as the CPU clock (20 MHz as the supplied clock), 228 is set as the prescaler register set value, and 49 is set as the initial count value. As a result, 1.1172 ms (=1/(10 MHz/288)×49) is calculated as the timer time (execution cycle) of interrupt processing.

また、上述した電源投入(リセット割込)時処理中のS7及びS8の処理は、メインCPU101が、図57Bのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。具体的には、S7のタイマー用制御レジスタの状態の取得処理は、図57B中の「LD」命令により実行され、S8の判定処理は、図57B中の「JBIT」命令により実行される。そして、タイマー回路113によるカウント開始から1.1172ms経過するまで、図57B中の「LD」命令及び図57B中の「JBIT」命令が繰り返し行われ、タイマー回路113によるカウント開始から1.1172ms経過すると、タイマー回路113から割込みコントローラ112を介してメインCPU101に割込要求信号が出力される。メインCPU101は、この割込要求信号の入力を契機として、電源復帰後の最初の1.1172ms周期の割込処理を開始する。 The processing of S7 and S8 during the power-on (reset interrupt) processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 57B. Specifically, the acquisition processing of the state of the timer control register in S7 is executed by the "LD" instruction in FIG. 57B, and the determination processing in S8 is executed by the "JBIT" instruction in FIG. 57B. The "LD" instruction in FIG. 57B and the "JBIT" instruction in FIG. 57B are repeated until 1.1172 ms has passed since the timer circuit 113 started counting. , an interrupt request signal is output from the timer circuit 113 to the main CPU 101 via the interrupt controller 112 . Triggered by the input of this interrupt request signal, the main CPU 101 starts interrupt processing for the first period of 1.1172 ms after power is restored.

なお、この電源復帰直後(電源投入時の初期化後)の最初の1.1172ms周期の割込処理では、遊技動作に関するコマンドはセットされていないので、主制御回路90から副制御回路200には無操作コマンドが送信される。このように電源復帰直後に割込処理を許可することにより、電源復帰後、最短時間で無操作コマンドが送信され、主制御回路90及び副制御回路200間の通信接続を確立することができ、主制御回路90及び副制御回路200間の通信動作を安定化させることができる。 It should be noted that, in the interrupt processing of the first 1.1172 ms period immediately after the power is restored (after the initialization at the time of power-on), since the command related to the game operation is not set, from the main control circuit 90 to the sub-control circuit 200 No operation command is sent. By permitting interrupt processing immediately after power is restored in this manner, a no-operation command can be transmitted in the shortest time after power is restored, and a communication connection can be established between the main control circuit 90 and the sub-control circuit 200. Communication operation between the main control circuit 90 and the sub-control circuit 200 can be stabilized.

また、この通信動作で送信される無操作コマンドを構成する通信パラメータ1~5には、電源復帰時に、それぞれLレジスタ、Hレジスタ、Eレジスタ、Dレジスタ及びCレジスタに格納されているデータがセットされる。それゆえ、本実施形態では、電源復帰後の最初の割込処理で送信される無操作コマンドの通信パラメータ1~5にそれぞれセットされるデータを、電源復帰毎に異ならせる(不定にする)ことができる。すなわち、電源復帰直後(電源投入時の初期化後)の割込処理で送信される無操作コマンドのサム値(BCC)を、電源復帰毎に異ならせることができる。この場合、ゴト等の不正行為を抑制することができる。 When the power is restored, the data stored in the L, H, E, D, and C registers are set to the communication parameters 1 to 5 that constitute the no-operation command transmitted in this communication operation. be done. Therefore, in the present embodiment, the data set in the communication parameters 1 to 5 of the no-operation command transmitted in the first interrupt process after the power is restored are changed (undefined) each time the power is restored. can be done. That is, the sum value (BCC) of the no-operation command transmitted in interrupt processing immediately after power is restored (after initialization when power is turned on) can be made different for each power restoration. In this case, fraudulent acts such as goto can be suppressed.

また、上述した電源投入(リセット割込)時処理中のS13の処理(割込み禁止処理)は、メインCPU101が、図57Cのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。そして、エラーコード「rr」を、情報表示器6内の2桁の7セグLEDに表示する際の制御は、図57Cに示すように、一つのソースコード「LDW HL,100H*cZCHRAR+cBX_PAYSEG」により実行され、2桁の7セグLEDへの7セグコモン出力データの出力動作と7セグカソード出力データの出力動作とが同時に行われる。 The processing of S13 (interrupt prohibition processing) during the above-described power-on (reset interrupt) processing is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 57C. . The control for displaying the error code "rr" on the 2-digit 7-segment LED in the information display 6 is executed by one source code "LDW HL, 100H*cZCHRAR+cBX_PAYSEG" as shown in FIG. 57C. 7-segment common output data and 7-segment cathode output data to the 2-digit 7-segment LED are simultaneously performed.

すなわち、本実施形態のパチスロ1では、2桁の7セグLEDをダイナミック点灯制御する際に、7セグコモン出力データと、7セグカソード出力データとが同時に出力される。この場合、ソースプログラム上において、7セグLEDのダイナミック点灯制御に必要な命令コード数を減らすことができ、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。それゆえ、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 That is, in the pachi-slot machine 1 of the present embodiment, the 7-segment common output data and the 7-segment cathode output data are simultaneously output when the two-digit 7-segment LED is dynamically lit. In this case, the number of instruction codes required for the dynamic lighting control of the 7-segment LED can be reduced on the source program, and the capacity of the source program (used capacity of the main ROM 102) can be reduced. Therefore, in the present embodiment, it is possible to secure (increase) the free space in the main ROM 102, and to utilize the increased free space to enhance the game playability.

なお、ここでいう、「7セグコモン出力データ」は、7セグLEDをダイナミック制御する際に、7セグLEDのコモン(共通)端子に出力されるLED駆動データであり、「7セグカソード出力データ」は、7セグLEDをダイナミック点灯制御する際に、7セグLEDの各カソード端子に出力されるLED駆動データである。 The "7-segment common output data" referred to here is LED drive data output to the common terminal of the 7-segment LED when dynamically controlling the 7-segment LED, and the "7-segment cathode output data" is , LED drive data output to each cathode terminal of the 7-segment LED when performing dynamic lighting control of the 7-segment LED.

[遊技復帰処理]
次に、図58及び図59を参照して、電源投入(リセット割込)時処理(図36参照)中のS12で行う遊技復帰処理について説明する。なお、図58は、遊技復帰処理の手順を示すフローチャートであり、図59は、該フローチャート中のS25~S32の処理を実行するためのソースプログラムの一例を示す図である。
[Game return processing]
Next, referring to FIGS. 58 and 59, the game return processing performed at S12 during the power-on (reset interrupt) processing (see FIG. 36) will be described. FIG. 58 is a flow chart showing the procedure of game return processing, and FIG. 59 is a diagram showing an example of a source program for executing the processing of S25 to S32 in the flow chart.

まず、メインCPU101は、スタックポインタ(SP)に、電断時のスタックポインタをセットする(S21)。次いで、メインCPU101は、入力ポートの1割込処理前のオンエッジデータ、及び、現在セットされているオンエッジデータをクリア(オフ)する(S22)。次いで、メインCPU101は、出力ポートのバックアップデータを出力ポートにセットする(S23)。次いで、メインCPU101は、入力ポートのデータを読み込み、該データを、入力ポートの現在及び1割込処理前のデータ格納領域に保存する(S24)。 First, the main CPU 101 sets the stack pointer (SP) to the stack pointer at the time of power failure (S21). Next, the main CPU 101 clears (turns off) the on-edge data of the input port before one interrupt process and the currently set on-edge data (S22). Next, the main CPU 101 sets the backup data of the output port to the output port (S23). Next, the main CPU 101 reads the data of the input port and stores the data in the data storage areas of the input port at present and before one interrupt processing (S24).

次いで、メインCPU101は、回胴制御データ格納領域のアドレスをセットする(S25)。次いで、メインCPU101は、チェックするリール数(本実施形態では「3」)をセットする(S26)。 Next, the main CPU 101 sets the address of the reel control data storage area (S25). Next, the main CPU 101 sets the number of reels to be checked ("3" in this embodiment) (S26).

次いで、メインCPU101は、セットされた回胴制御データ格納領域のアドレスに基づいて、所定のリールのリール制御管理情報(電断発生時の表示列の変動制御に関するデータ)を取得する(S27)。なお、リール制御管理情報(表示列の変動制御管理情報)は、各リールの制御状態(回転状況)に関する情報であり、電断時には、バックアップされて保存される。 Next, the main CPU 101 acquires reel control management information (data relating to variation control of display rows when power failure occurs) of a predetermined reel based on the set address of the reel control data storage area (S27). The reel control management information (variation control management information for display rows) is information about the control state (rotational state) of each reel, and is backed up and saved when power is cut off.

次いで、メインCPU101は、リール制御管理情報がリールの加速中、定速待ち又は定速中の回転状況に対応する情報であるか否かを判別する(S28)。 Next, the main CPU 101 determines whether or not the reel control management information is information corresponding to the rotation status of the reels during acceleration, waiting for a constant speed, or during constant speed (S28).

S28において、メインCPU101が、S28の条件を満たさないと判別したとき(S28がNO判定の場合)、メインCPU101は、後述のS31の処理を行う。一方、S28において、メインCPU101が、S28の条件を満たすと判別したとき(S28がYES判定の場合)、メインCPU101は、回胴制御データ(リール制御管理情報)をクリアする(S29)。この処理により、遊技復帰後、リールの回転制御が加速処理から開始される。次いで、メインCPU101は、リールの作動タイミング値(回胴制御データの実行開始タイミング「1」)をセットする(S30)。なお、リールの作動タイミングに「1」がセットされると、リール制御処理(後述の図113中のS903参照)内で、励磁変更タイミングとなるため、メインCPU101は、リールの回転制御を加速処理から開始する。 In S28, when the main CPU 101 determines that the condition of S28 is not satisfied (when the determination in S28 is NO), the main CPU 101 performs the processing of S31, which will be described later. On the other hand, when the main CPU 101 determines in S28 that the condition of S28 is satisfied (when S28 determines YES), the main CPU 101 clears the reel control data (reel control management information) (S29). By this process, after returning to the game, reel rotation control is started from the acceleration process. Next, the main CPU 101 sets a reel operation timing value (execution start timing "1" of reel control data) (S30). When the reel operation timing is set to "1", it becomes the excitation change timing in the reel control process (see S903 in FIG. 113 to be described later). start from.

S30の処理後又はS28がNO判定の場合、メインCPU101は、リール数の値を1減算する(S31)。次いで、メインCPU101は、減算後のリール数の値が「0」であるか否かを判別する(S32)。 After the process of S30 or when the determination in S28 is NO, the main CPU 101 subtracts 1 from the number of reels (S31). Next, the main CPU 101 determines whether or not the value of the number of reels after subtraction is "0" (S32).

S32において、メインCPU101が、減算後のリール数の値が「0」でないと判別したとき(S32がNO判定の場合)、メインCPU101は、チェック対象のリールを変えて、処理をS27の処理に戻し、S27以降の処理を繰り返す。 In S32, when the main CPU 101 determines that the value of the number of reels after subtraction is not "0" (when the determination in S32 is NO), the main CPU 101 changes the reel to be checked, and shifts the process to the process of S27. Returning, the processing after S27 is repeated.

一方、S32において、メインCPU101が、減算後のリール数の値が「0」であると判別したとき(S32がYES判定の場合)、メインCPU101は、RAM初期化処理を行う(S33)。この処理では、メインCPU101は、図12Cに示すメインRAM103の遊技用RAM領域内の「電源復帰時」のアドレスを、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用RAM領域の最終アドレスまでの情報を消去(クリア)する。 On the other hand, when the main CPU 101 determines in S32 that the value of the number of reels after subtraction is "0" (if determined as YES in S32), the main CPU 101 performs RAM initialization processing (S33). In this process, the main CPU 101 sets the address of "when the power is restored" in the game RAM area of the main RAM 103 shown in FIG. Erase (clear) the information up to the address.

次いで、メインCPU101は、電断検知時に退避させた全てのレジスタのデータを全てのレジスタに復帰させる(S34)。そして、S34の処理後、メインCPU101は、遊技復帰処理を終了し、処理を電断検知時の処理に戻す。 Next, the main CPU 101 restores to all the registers the data saved when the power failure was detected (S34). Then, after the process of S34, the main CPU 101 ends the game return process, and returns the process to the process at the time of power failure detection.

なお、メインCPU101は、この遊技復帰処理において、副制御回路200に送信する遊技復帰コマンドのデータを生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域(後述の図67B参照)に保存し、通信データ格納領域に保存された遊技復帰コマンドが、後述の図113で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信されるようにしてもよい。この場合、遊技復帰コマンドは、電断復帰前の状態に復帰すること等を特定する各パラメータを含んで構成されるようにすればよい。 In this game return process, the main CPU 101 generates game return command data to be transmitted to the sub-control circuit 200, and stores the command data in a communication data storage area provided in the main RAM 103 (see FIG. 67B described later). The game return command saved and saved in the communication data storage area is transmitted from the main control circuit 90 to the sub control circuit 200 by communication data transmission processing in the interrupt processing described later with reference to FIG. good too. In this case, the game return command may be configured to include parameters for specifying, for example, returning to the state before power failure recovery.

本実施形態では、上述のようにして遊技復帰処理が行われる。本実施形態の遊技復帰処理では、上述のように、電断発生時の各ポートの入出力状態を電源復帰時に担保するとともに、電断時にリール回転中の場合には、電源復帰時にリール制御管理情報を取得してリールの再回転開始に必要な処理も行う(S25~S32の処理参照)。それゆえ、本実施形態では、回胴回転中の電断から復帰したときであっても、安定して、リールの再回転制御を行うことができ、遊技者に不快感を与えることが無くなる。 In this embodiment, the game return processing is performed as described above. In the game return processing of the present embodiment, as described above, the input/output state of each port at the time of power failure is secured when the power is restored, and if the reels are rotating at the time of the power failure, the reel control management is performed when the power is restored. It acquires information and performs the processing necessary to start the re-rotation of the reel (see the processing of S25 to S32). Therefore, in this embodiment, even when power is restored during rotation of the reel, the re-rotation of the reels can be stably controlled, and the player will not feel uncomfortable.

また、上述した遊技復帰処理中のS25~S32の処理は、メインCPU101が、図59のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。なお、上述のように、本実施形態のパチスロ1で用いられている遊技機用セキュリティ機能付きのマイクロプロセッサ91では、メインCPU101専用の各種命令コードが設けられている。例えば、図59中の「LDQ」命令(所定の読み出し命令)は、メインCPU101専用命令コードの一つである。 Further, the processing of S25 to S32 during the game return processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. As described above, the microprocessor 91 with the game machine security function used in the pachislot machine 1 of the present embodiment is provided with various instruction codes dedicated to the main CPU 101 . For example, the “LDQ” instruction (predetermined readout instruction) in FIG. 59 is one of the main CPU 101 dedicated instruction codes.

ソースプログラム上において、例えば、ソースコード「LDQ HL,k」が実行されると、Qレジスタの内容(格納データ)と、1バイトの整数k(直値)とで指定されたアドレスが、HLレジスタにロードされる。この際、Qレジスタの内容が指定先アドレスの上位側のアドレス値となり、整数k(直値)が指定先アドレスの下位側のアドレス値となる。それゆえ、図59中のソースコード「LDQ HL,.LOW.wR1_CTRL」が実行されると、Qレジスタの内容(回胴制御データ格納領域のアドレスの上位側のアドレス値)と、整数値「.LOW.wR1_CTRL」(回胴制御データ格納領域のアドレスの下位側のアドレス値)とで指定されるアドレス(回胴制御データ格納領域のアドレス)が、HLレジスタにロードされる。なお、「.LOW.」は、実際の命令ではなく、擬似命令と呼ばれるものである。この疑似命令の機能では、「.LOW.」に続いて規定される格納領域のアドレスの下位側アドレスのみが有効にされる。また、疑似命令は、実際のROMに格納される命令ではなく、ソースファイルをROMに格納するための形式に変換する際に、変換プログラム(アセンブラ)が参照するための命令である。 For example, when the source code "LDQ HL, k" is executed on the source program, the address specified by the contents of the Q register (stored data) and the 1-byte integer k (immediate value) is transferred to the HL register. is loaded into At this time, the contents of the Q register become the upper side address value of the designated destination address, and the integer k (direct value) becomes the lower side address value of the designated destination address. Therefore, when the source code "LDQ HL,.LOW.wR1_CTRL" in FIG. 59 is executed, the contents of the Q register (address value on the upper side of the address of the reel control data storage area) and the integer value ". LOW.wR1_CTRL" (address value on the lower side of the address of the reel control data storage area) (the address of the reel control data storage area) is loaded into the HL register. Note that ".LOW." is not an actual instruction but a pseudo-instruction. In the function of this pseudo-instruction, only the lower side address of the storage area address defined following ".LOW." is validated. Pseudo-instructions are not instructions to be actually stored in ROM, but instructions to be referenced by a conversion program (assembler) when converting a source file into a format for storage in ROM.

上述のように、本実施形態では、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用命令コードを使用することにより、直値により、メインROM102、メインRAM103やメモリマップI/Oにアクセスすることができる。この場合、ソースプログラム上において、アドレス設定に係る命令コードを省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in this embodiment, by using the main CPU 101 dedicated instruction code that specifies the address using the Q register (extension register), the main ROM 102, the main RAM 103, and the memory map I/O can be directly processed. can access. In this case, the instruction code for address setting can be omitted from the source program, and the capacity of the source program (used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to enhance game playability.

[設定変更確認処理]
次に、図60及び図61を参照して、電源投入(リセット割込)時処理(図56参照)中のS15で行う設定変更確認処理について説明する。なお、図60は、設定変更確認処理の手順を示すフローチャートであり、図61Aは、該フローチャート中のS44~S47の処理を実行するためのソースプログラムの一例を示す図であり、図61Bは、該フローチャート中のS57の処理を実行するためのソースプログラムの一例を示す図である。
[Setting change confirmation process]
Next, referring to FIGS. 60 and 61, the setting change confirmation process performed at S15 during the power-on (reset interrupt) process (see FIG. 56) will be described. FIG. 60 is a flowchart showing the procedure of the setting change confirmation process, FIG. 61A is a diagram showing an example of a source program for executing the processes of S44 to S47 in the flowchart, and FIG. FIG. 10 is a diagram showing an example of a source program for executing the process of S57 in the flowchart; FIG.

まず、メインCPU101は、メインRAM103内の規定外RAM領域の初期化処理を行う(S41)。次いで、メインCPU101は、1割り込み待ち処理を行う(S42)。この処理では、メインCPU101は、割込処理による無操作コマンドの副制御回路200への送信処理が終了するまで待機する。 First, the main CPU 101 initializes the non-regular RAM area in the main RAM 103 (S41). Next, the main CPU 101 performs 1-interrupt wait processing (S42). In this process, the main CPU 101 waits until the process of transmitting the no-operation command to the sub-control circuit 200 by the interrupt process is completed.

次いで、メインCPU101は、RAM初期化処理を行う(S43)。この処理では、メインCPU101は、図12Cに示すメインRAM103の遊技用RAM領域内の「RAM異常時又は設定変更開始時」のアドレスを、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用RAM領域の最終アドレスまでの情報を消去(クリア)する。 Next, the main CPU 101 performs RAM initialization processing (S43). In this process, the main CPU 101 sets the address of "at the time of RAM abnormality or setting change start" in the game RAM area of the main RAM 103 shown in FIG. Erases (clears) information up to the final address of the RAM area for use.

次いで、メインCPU101は、設定用鍵型スイッチ54がオン状態であるか否かを判別する(S44)。なお、設定用鍵型スイッチ54に差し込まれる設定キー(不図示)は、パチスロ1の設定(設定値1~6)を操作するための操作キーであり、設定キーがオンされていると、設定用鍵型スイッチ54がオン状態となる。 Next, the main CPU 101 determines whether or not the setting key-shaped switch 54 is on (S44). A setting key (not shown) inserted into the setting key-shaped switch 54 is an operation key for operating the settings (setting values 1 to 6) of the pachislot 1. When the setting key is turned on, the setting The key-type switch 54 is turned on.

S44において、メインCPU101が、設定用鍵型スイッチ54がオン状態でないと判別したとき(S44がNO判定の場合)、メインCPU101は、設定変更確認処理を終了し、処理を電源投入(リセット割込)時処理(図56参照)のS16の処理に移す。
一方、S44において、メインCPU101が、設定用鍵型スイッチ54がオン状態であると判別したとき(S44がYES判定の場合)、メインCPU101は、メダル受付禁止の処理を行う(S45)。この処理により、セレクタ66(図7参照)のソレノイドの駆動が行われず、投入されたメダルがメダル払出口24(図2参照)から排出される。
In S44, when the main CPU 101 determines that the setting key-shaped switch 54 is not in the ON state (if the determination in S44 is NO), the main CPU 101 ends the setting change confirmation process, and turns on the power (reset interrupt). ) to the process of S16 of the time process (see FIG. 56).
On the other hand, when the main CPU 101 determines in S44 that the setting key-shaped switch 54 is in the ON state (if the determination in S44 is YES), the main CPU 101 performs medal reception prohibition processing (S45). By this processing, the solenoid of the selector 66 (see FIG. 7) is not driven, and the inserted medals are ejected from the medal payout opening 24 (see FIG. 2).

次いで、メインCPU101は、Lレジスタに設定変更開始又は設定確認開始の情報(005H:第1の値)をセットし、設定変更コマンド(設定変更/設定確認開始)の生成格納処理を行う(S46)。この処理では、メインCPU101は、設定変更処理又は設定確認処理の開始時に主制御回路90から副制御回路200に送信される設定変更コマンドデータ(第1のコマンドデータ)を生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域に保存する。なお、設定変更コマンド生成格納処理の詳細については、後述の図62を参照しながら後で説明する。また、通信データ格納領域に保存された設定変更コマンド(設定変更/設定確認開始)は、後述の図113で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。 Next, the main CPU 101 sets the setting change start or setting confirmation start information (005H: first value) in the L register, and performs generation and storage processing of a setting change command (setting change/setting confirmation start) (S46). . In this process, the main CPU 101 generates setting change command data (first command data) to be transmitted from the main control circuit 90 to the sub control circuit 200 at the start of setting change processing or setting confirmation processing, and transmits the command data. It saves in a communication data storage area provided in the main RAM 103 . Details of the setting change command generation and storage processing will be described later with reference to FIG. 62 described later. Also, the setting change command (setting change/setting confirmation start) saved in the communication data storage area is transmitted from the main control circuit 90 to the sub control circuit 200 by the communication data transmission processing in the interrupt processing described later with reference to FIG. sent to.

次いで、メインCPU101は、エラーカウントリレーをオン状態にセットする(S47)。次いで、メインCPU101は、設定変更及び設定確認のいずれが行われたかを判別する(S48)。 Next, the main CPU 101 turns on the error count relay (S47). Next, the main CPU 101 determines which of setting change and setting confirmation has been performed (S48).

S48において、メインCPU101が、設定変更が行われていない(設定確認が行われた)と判別したとき(S48がNO判定の場合)、メインCPU101は、後述のS55の処理を行う。 When the main CPU 101 determines in S48 that the setting has not been changed (the setting has been confirmed) (if the determination in S48 is NO), the main CPU 101 performs the processing of S55, which will be described later.

一方、S48において、メインCPU101が、設定変更が行われた(設定確認が行われていない)と判別したとき(S48がYES判定の場合)、メインCPU101は、設定値の更新処理を行う(S49)。次いで、メインCPU101は、設定値の7セグ表示設定処理を行う(S50)。この処理により、更新後の設定値が情報表示器6内の7セグLEDで表示可能になる。 On the other hand, when the main CPU 101 determines in S48 that the setting has been changed (the setting has not been confirmed) (if the determination in S48 is YES), the main CPU 101 updates the setting value (S49). ). Next, the main CPU 101 performs a 7-segment display setting process for setting values (S50). By this processing, the set value after updating can be displayed on the 7-segment LED in the information display device 6 .

次いで、メインCPU101は、リセットスイッチ76がオン状態であるか否かを判別する(S51)。 Next, the main CPU 101 determines whether or not the reset switch 76 is on (S51).

S51において、メインCPU101が、リセットスイッチ76がオン状態であると判別したとき(S51がYES判定の場合)、メインCPU101は、処理をS49の処理に戻し、S49以降の処理を繰り返す。一方、S51において、メインCPU101が、リセットスイッチ76がオン状態でないと判別したとき(S51がNO判定の場合)、メインCPU101は、スタートスイッチ79がオン状態であるか否かを判別する(S52)。 In S51, when the main CPU 101 determines that the reset switch 76 is on (if determined as YES in S51), the main CPU 101 returns to the process of S49, and repeats the processes after S49. On the other hand, when the main CPU 101 determines in S51 that the reset switch 76 is not on (NO in S51), the main CPU 101 determines whether the start switch 79 is on (S52). .

S52において、メインCPU101が、スタートスイッチ79がオン状態でないと判別したとき(S52がNO判定の場合)、メインCPU101は、処理をS51の処理に戻し、S51以降の処理を繰り返す。一方、S52において、メインCPU101が、スタートスイッチ79がオン状態であると判別したとき(S52がYES判定の場合)、メインCPU101は、メインRAM103に設けられた設定値格納領域(不図示)に設定値を格納する(S53)。 In S52, when the main CPU 101 determines that the start switch 79 is not on (NO in S52), the main CPU 101 returns to the process of S51, and repeats the processes after S51. On the other hand, when the main CPU 101 determines in S52 that the start switch 79 is in the ON state (if the determination in S52 is YES), the main CPU 101 sets a set value storage area (not shown) provided in the main RAM 103. Store the value (S53).

次いで、メインCPU101は、設定用鍵型スイッチ54がオフ状態であるか否かを判別する(S54)。 Next, the main CPU 101 determines whether or not the setting key-shaped switch 54 is in the OFF state (S54).

S54において、メインCPU101が、設定用鍵型スイッチ54がオフ状態でないと判別したとき(S54がNO判定の場合)、メインCPU101は、S54の処理を繰り返す。一方、S54において、メインCPU101が、設定用鍵型スイッチ54がオフ状態であると判別したとき(S54がYES判定の場合)、メインCPU101は、後述のS55の処理を行う。 In S54, when the main CPU 101 determines that the setting key-shaped switch 54 is not in the off state (when the determination in S54 is NO), the main CPU 101 repeats the processing of S54. On the other hand, when the main CPU 101 determines in S54 that the setting key-shaped switch 54 is in the OFF state (if the determination in S54 is YES), the main CPU 101 performs the processing of S55, which will be described later.

S48がNO判定の場合又はS54がYES判定の場合、メインCPU101は、設定変更及び設定確認のいずれが行われたか否かを判別する(S55)。 If the determination in S48 is NO or if the determination in S54 is YES, the main CPU 101 determines whether setting change or setting confirmation has been performed (S55).

S55において、メインCPU101が、設定変更が行われていない(設定確認が行われた)と判別したとき(S55がNO判定の場合)、メインCPU101は、後述のS57の処理を行う。一方、S55において、メインCPU101が、設定変更が行われた(設定確認が行われていない)と判別したとき(S55がYES判定の場合)、メインCPU101は、RAM初期化処理を行う(S56)。この処理では、メインCPU101は、図12Cに示すメインRAM103の遊技用RAM領域内の図示しない「設定変更終了時」のアドレス(設定値格納領域の次のアドレス)を、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用RAM領域の最終アドレスまでの情報を消去(クリア)する。 In S55, when the main CPU 101 determines that the setting has not been changed (the setting has been confirmed) (NO determination in S55), the main CPU 101 performs the processing of S57, which will be described later. On the other hand, when the main CPU 101 determines in S55 that the setting has been changed (the setting has not been confirmed) (if the determination in S55 is YES), the main CPU 101 performs RAM initialization processing (S56). . In this process, the main CPU 101 uses the address (the address next to the set value storage area) of the "end of setting change" (not shown) in the game RAM area of the main RAM 103 shown in FIG. Then, the information from the top address to the last address of the game RAM area is erased (cleared).

S56の処理後又はS55がNO判定の場合、メインCPU101は、Lレジスタに設定変更終了又は設定確認終了の情報(004H:第2の値)をセットし、設定変更コマンド(設定変更/設定確認終了)の生成格納処理を行う(S57)。この処理では、メインCPU101は、設定変更処理又は設定確認処理の終了時に主制御回路90から副制御回路200に送信される設定変更コマンドデータ(第2のコマンドデータ)を生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域に保存する。なお、設定変更コマンド生成格納処理の詳細については、後述の図62を参照しながら後で説明する。また、通信データ格納領域に保存された設定変更コマンド(設定変更/設定確認終了)は、後述の図113で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。そして、S57の処理後、メインCPU101は、設定変更確認処理を終了し、処理を電源投入(リセット割込)時処理(図56参照)のS16の処理に移す。 After the process of S56 or when the determination in S55 is NO, the main CPU 101 sets the setting change end or setting confirmation end information (004H: second value) in the L register, and issues a setting change command (setting change/setting confirmation end). ) is generated and stored (S57). In this process, the main CPU 101 generates setting change command data (second command data) to be transmitted from the main control circuit 90 to the sub control circuit 200 at the end of the setting change process or setting confirmation process, and transmits the command data. It saves in a communication data storage area provided in the main RAM 103 . Details of the setting change command generation and storage processing will be described later with reference to FIG. 62 described later. Also, the setting change command (setting change/setting confirmation end) saved in the communication data storage area is transmitted from the main control circuit 90 to the sub control circuit 200 by the communication data transmission processing in the interrupt processing described later with reference to FIG. sent to. After the process of S57, the main CPU 101 ends the setting change confirmation process, and shifts the process to the process of S16 of the power-on (reset interrupt) process (see FIG. 56).

本実施形態では、上述のようにして、設定変更確認処理が行われる。上述した設定変更確認処理中のS44~S47の処理は、メインCPU101が、図61Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、例えば、S44の設定キーの状態判定処理は、図61A中のソースコード「BITQ 7,(.LOW.(wIBUF+4))」により実行され、S47のエラーカウントリレーをオン状態にセットする処理は、図61A中のソースコード「SETQ 1,(.LOW.wECRREQ)」により実行される。 In this embodiment, the setting change confirmation process is performed as described above. The processing of S44 to S47 in the setting change confirmation processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 61A. Among them, for example, the setting key state determination processing of S44 is executed by the source code "BITQ 7, (.LOW. (wIBUF+4))" in FIG. The processing is performed by the source code "SETQ 1, (.LOW.wECRREQ)" in FIG. 61A.

「BITQ」命令及び「SETQ」命令はともに、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用命令コードである。 Both the "BITQ" instruction and the "SETQ" instruction are dedicated instruction codes for the main CPU 101 that specify addresses using the Q register (extended register).

ソースプログラム上において、例えば、ソースコード「BITQ b,(k)」が実行されると、Qレジスタの格納データ(上位側アドレス値)と、1バイトの整数値k(直値:下位側アドレス値)とで指定されるアドレスのメモリのビットbがチェックされ、該ビットbに「1」が格納されていれば、フラグ・レジスタFのゼロフラグ(ビット6:図11参照)に「0」がセットされ、該ビットbに「0」が格納されていれば、フラグ・レジスタFのゼロフラグ(所定のビット領域)に「1」がセットされる。それゆえ、図61A中のソースコード「BITQ 7,(.LOW.(wIBUF+4)」が実行されると、Qレジスタの格納データと、整数値「.LOW.(wIBUF+4)」とで指定されるアドレスのメモリのビット7がチェックされ、該ビット7に「1」が格納されていれば、フラグ・レジスタFのゼロフラグに「0」がセットされ、該ビット7に「0」が格納されていれば、フラグ・レジスタFのゼロフラグに「1」がセットされる。 For example, when the source code "BITQ b, (k)" is executed on the source program, the data stored in the Q register (upper side address value) and the 1-byte integer value k (immediate value: lower side address value ) is checked, and if "1" is stored in the bit b, the zero flag (bit 6: see FIG. 11) of the flag register F is set to "0". If "0" is stored in the bit b, the zero flag (predetermined bit area) of the flag register F is set to "1". Therefore, when the source code "BITQ 7, (.LOW.(wIBUF+4)" in FIG. 61A is executed, the address specified by the data stored in the Q register and the integer value ".LOW.(wIBUF+4)" If "1" is stored in bit 7, the zero flag of flag register F is set to "0", and if "0" is stored in bit 7, , the zero flag of the flag register F is set to "1".

また、ソースプログラム上において、例えば、ソースコード「SETQ b,(k)」が実行されると、Qレジスタの格納データ(上位側アドレス値)と、1バイトの整数値k(直値:下位側アドレス値)とで指定されるアドレスのメモリのビットbに「1」がセットされる。それゆえ、図61A中のソースコード「SETQ 1,(.LOW.wECRREQ)」が実行されると、Qレジスタの格納データと、整数値「.LOW.wECRREQ」とで指定されるアドレスのメモリのビット1に「1」がセットされる。 Further, when the source code "SETQ b, (k)" is executed, for example, on the source program, the data stored in the Q register (upper side address value) and the 1-byte integer value k (immediate value: lower side "1" is set to the bit b of the memory at the address specified by the address value). Therefore, when the source code "SETQ 1, (.LOW.wECRREQ)" in FIG. 61A is executed, the data stored in the Q register and the memory at the address specified by the integer value ".LOW.wECRREQ" Bit 1 is set to "1".

すなわち、本実施形態の設定変更確認処理では、上述のようなQレジスタ(拡張レジスタ)を用いた各種メインCPU101専用命令コードが使用されており、これらのメインCPU101専用命令コードの使用により、直値で、メインROM102、メインRAM103やメモリマップI/Oにアクセスすることができる。この場合、アドレス設定に係る命令コードを省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102の空き容量を増やすことが可能となるとともに、処理の高速化も図ることができる。 That is, in the setting change confirmation process of this embodiment, various instruction codes dedicated to the main CPU 101 using the Q register (extension register) as described above are used. , the main ROM 102, main RAM 103, and memory map I/O can be accessed. In this case, the instruction code for address setting can be omitted, and the capacity of the source program (used capacity of the main ROM 102) can be reduced accordingly. As a result, in this embodiment, it is possible to increase the free space of the main ROM 102 and to speed up the processing.

また、上述した設定変更確認処理中のS46の設定変更/設定確認開始時に行う設定変更コマンド(初期化コマンド)の生成格納処理は、メインCPU101が図61A中の「CALLF」命令を実行することにより行われ、上述したS57の設定変更/設定確認終了時に行う設定変更コマンド(初期化コマンド)の生成格納処理は、メインCPU101が図61B中の「CALLF」命令を実行することにより行われる。なお、「CALLF」命令もまた、メインCPU101専用命令コードである。 The setting change command (initialization command) generation and storage processing performed at the start of setting change/setting confirmation in S46 during the setting change confirmation processing described above is performed by the main CPU 101 executing the "CALLF" instruction in FIG. 61A. The generation and storage of the setting change command (initialization command) performed at the end of the setting change/setting confirmation in S57 is performed by the main CPU 101 executing the "CALLF" instruction in FIG. 61B. The "CALLF" instruction is also a main CPU 101 dedicated instruction code.

ソースプログラム上において、例えば、ソースコード「CALLF mn」が実行されると、現在のPCレジスタ(プログラム・カウンタPC:図11参照)の値(格納データ)がスタックポインタ(SP)で指定されているメモリに保存され、スタックポインタが-2更新され、「mn」がPCレジスタに格納されて、「mn」で指定されているアドレスに処理がジャンプする。ただし、「CALLF」命令は、2バイト命令であり、ジャンプできるアドレス範囲は、0000H~11FFHの範囲となる。それゆえ、例えば、図61A中のソースコード「CALLF SB_PCINIT_00」が実行されると、現在のPCレジスタの値がスタックポインタ(SP)で指定されているメモリに保存され、スタックポインタが-2更新され、「SB_PCINIT_00」のアドレスがPCレジスタに格納されて、「SB_PCINIT_00」で指定されているアドレスに処理がジャンプする。 For example, when the source code "CALLF mn" is executed on the source program, the current value (stored data) of the PC register (program counter PC: see FIG. 11) is specified by the stack pointer (SP). It is stored in memory, the stack pointer is updated by -2, "mn" is stored in the PC register, and the process jumps to the address specified by "mn". However, the "CALLF" instruction is a 2-byte instruction, and the jumpable address range is 0000H to 11FFH. Therefore, for example, when the source code "CALLF SB_PCINIT_00" in FIG. 61A is executed, the current PC register value is saved in the memory specified by the stack pointer (SP), and the stack pointer is updated by -2. , "SB_PCINIT_00" is stored in the PC register, and the process jumps to the address specified by "SB_PCINIT_00".

なお、本実施形態では、「CALLF」命令と同種の命令コードとして、「CALL」命令と呼ばれる命令コードも用意されている。そして、ソースプログラム上において、例えば、ソースコード「CALL mn」が実行されると、「CALLF」命令と同様に、現在のPCレジスタ(プログラム・カウンタPC:図11参照)の値(格納データ)がスタックポインタ(SP)で指定されているメモリに保存され、スタックポインタが-2更新され、「mn」がPCレジスタに格納されて、「mn」で指定されているアドレスに処理がジャンプする。ただし、「CALL」命令は、3バイト命令であり、ジャンプできるアドレス範囲が、「CALLF」命令のそれと異なり、ジャンプできるアドレス範囲は、0000H~FFFFHの範囲である。なお、「CALLF」命令は、「CALL」命令に比べてバイト数の少ない命令コードであるので、ソースプログラムの容量(メインROM102の使用容量)を低減することができるとともに、処理の効率化も図ることができる。 Note that in this embodiment, an instruction code called a "CALL" instruction is also prepared as an instruction code of the same kind as the "CALLF" instruction. Then, for example, when the source code "CALL mn" is executed on the source program, the current value (stored data) of the PC register (program counter PC: see FIG. 11) is changed to The data is saved in the memory specified by the stack pointer (SP), the stack pointer is updated by -2, "mn" is stored in the PC register, and the process jumps to the address specified by "mn". However, the "CALL" instruction is a 3-byte instruction, and differs from the "CALLF" instruction in the jumpable address range, which is the range from 0000H to FFFFH. Since the "CALLF" instruction is an instruction code with a smaller number of bytes than the "CALL" instruction, it is possible to reduce the capacity of the source program (used capacity of the main ROM 102) and improve the efficiency of processing. be able to.

また、本実施形態の設定変更確認処理では、図61A及び61Bに示すように、S46の「CALLF」命令で指定するジャンプ先のアドレス「SB_PCINIT_00」は、S57の「CALLF」命令で指定するジャンプ先のアドレスと同じである。すなわち、本実施形態では、設定変更時(遊技機起動時)、設定確認開始時(通常動作中)及び設定確認終了時に副制御回路200に送信する設定変更コマンド(初期化コマンド)の生成格納処理を実行するためのソースプログラムが、互いに同じであり、S46及びS57の両処理において用いられる、設定変更コマンド生成格納処理のソースプログラムが共有化(モジュール化)されている。 Further, in the setting change confirmation processing of this embodiment, as shown in FIGS. 61A and 61B, the jump destination address "SB_PCINIT_00" specified by the "CALLF" instruction of S46 is the jump destination specified by the "CALLF" instruction of S57. is the same as the address of That is, in the present embodiment, a setting change command (initialization command) to be transmitted to the sub control circuit 200 at the time of setting change (when the game machine is started), at the start of setting confirmation (during normal operation), and at the end of setting confirmation is generated and stored. are the same, and the source program for the setting change command generation and storage process, which is used in both the processes of S46 and S57, is shared (modularized).

この場合、S46及びS57の両処理において、それぞれ別個に設定変更コマンド生成格納処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 In this case, since it is not necessary to separately provide a source program for the setting change command generation and storage process in both the processes of S46 and S57, the capacity of the source program (the capacity of the main ROM 102 used) can be reduced accordingly. . As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to enhance game playability.

[設定変更コマンド生成格納処理]
次に、図62及び図63を参照して、設定変更確認処理(図60参照)中のS46及びS57で行う設定変更コマンド生成格納処理について説明する。なお、図62は、設定変更コマンド生成格納処理の手順を示すフローチャートであり、図63は、設定変更コマンド生成格納処理を実行するためのソースプログラムの一例を示す図である。
[Setting change command generation and storage processing]
Next, referring to FIGS. 62 and 63, the setting change command generation and storage processing performed in S46 and S57 during the setting change confirmation processing (see FIG. 60) will be described. FIG. 62 is a flowchart showing the procedure of setting change command generation and storage processing, and FIG. 63 is a diagram showing an example of a source program for executing the setting change command generation and storage processing.

まず、メインCPU101は、設定値(1~6)の情報をEレジスタにセットする(S61)。次いで、メインCPU101は、RT状態の情報をCレジスタにセットする(S62)。次いで、メインCPU101は、設定変更コマンドのコマンド種別情報(02H)をAレジスタにセットする(S63)。 First, the main CPU 101 sets information of set values (1 to 6) in the E register (S61). Next, the main CPU 101 sets RT state information in the C register (S62). Next, the main CPU 101 sets the command type information (02H) of the setting change command in the A register (S63).

次いで、メインCPU101は、通信データ格納処理を行う(S64)。この処理では、メインCPU101は、S61~S63で各レジスタにセットされた情報と、S46又はS57(図60参照)でDレジスタにセットされた情報(設定ステータスである設定変更開始/設定変更終了/設定確認開始/設定確認終了)とを用いて、設定変更コマンドデータを生成し、該生成されたコマンドデータを通信データ格納領域に保存する。なお、通信データ格納処理の詳細については、後述の図64を参照しながら後で説明する。 Next, the main CPU 101 performs communication data storage processing (S64). In this process, the main CPU 101 receives the information set in each register in S61 to S63 and the information set in the D register in S46 or S57 (see FIG. 60) (setting change start/setting change end/setting status). Setting confirmation start/setting confirmation end) is used to generate setting change command data, and the generated command data is stored in the communication data storage area. The details of the communication data storage process will be described later with reference to FIG. 64, which will be described later.

S64の処理後、メインCPU101は、設定変更コマンド生成格納処理を終了する。
なお、設定変更確認処理(図60参照)中のS46で行う設定変更コマンド生成格納処理を終了する際には、メインCPU101は、S64の処理後、処理を設定変更確認処理(図60参照)のS47の処理に移す。また、設定変更確認処理(図60参照)中のS57で行う設定変更コマンド生成格納処理を終了する際には、メインCPU101は、S64の処理後、設定変更コマンド生成格納処理を終了するとともに、設定変更確認処理(図60参照)も終了する。
After the process of S64, the main CPU 101 ends the setting change command generation and storage process.
When terminating the setting change command generation and storage process performed in S46 during the setting change confirmation process (see FIG. 60), the main CPU 101 performs the setting change confirmation process (see FIG. 60) after the process of S64. The process proceeds to S47. Further, when ending the setting change command generation and storage processing performed in S57 during the setting change confirmation processing (see FIG. 60), the main CPU 101 ends the setting change command generation and storage processing after the processing of S64, and also terminates the setting change command generation and storage processing. The change confirmation process (see FIG. 60) also ends.

本実施形態では、上述のようにして設定変更コマンド生成格納処理が行われる。なお、上述した設定変更コマンド生成格納処理は、メインCPU101が、図63のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the setting change command generation and storage processing is performed as described above. The setting change command generation and storage processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG.

上述のように、設定変更コマンド生成格納処理では、設定変更コマンド生成格納処理が実行される直前に設定ステータスが通信パラメータ4としてDレジスタに格納され、設定変更コマンド生成格納処理の実行中に設定値が通信パラメータ3としてEレジスタに格納され、RT情報が通信パラメータ5としてCレジスタに格納される。すなわち、設定変更コマンド(初期化コマンド)を構成する通信パラメータ1~5のうち、通信パラメータ3~5は副制御回路200側で使用(解析)される通信パラメータ(使用パラメータ)であり、これらの通信パラメータには新たな情報がセットされる。一方、設定変更コマンド(初期化コマンド)を構成するその他の通信パラメータ1及び2は、副制御回路200側で使用(解析)されない通信パラメータ(未使用パラメータ)であり、通信パラメータ1及び2に対しては、現時点でLレジスタ及びHレジスタにそれぞれ格納されている値がセットされる。それゆえ、設定変更コマンド(初期化コマンド)送信時における通信パラメータ1及び2の値は不定値となる。この場合、設定変更コマンドのサム値(BCC)を送信毎に不定値にすることができ、ゴト等の不正行為を抑制することができる。 As described above, in the setting change command generation and storage process, the setting status is stored in the D register as the communication parameter 4 immediately before the setting change command generation and storage process is executed. is stored as the communication parameter 3 in the E register, and the RT information is stored as the communication parameter 5 in the C register. That is, among the communication parameters 1 to 5 constituting the setting change command (initialization command), the communication parameters 3 to 5 are communication parameters (use parameters) used (analyzed) on the sub control circuit 200 side, and these New information is set in the communication parameters. On the other hand, other communication parameters 1 and 2 that constitute the setting change command (initialization command) are communication parameters (unused parameters) that are not used (analyzed) by the sub-control circuit 200 side. , the values currently stored in the L and H registers are set. Therefore, the values of the communication parameters 1 and 2 are undefined when the setting change command (initialization command) is transmitted. In this case, the sum value (BCC) of the setting change command can be set to an indefinite value for each transmission, thereby suppressing fraudulent actions such as goto.

[通信データ格納処理]
次に、図64及び図65を参照して、例えば、設定変更コマンド生成格納処理(図62参照)中のS64で行う通信データ格納処理について説明する。なお、通信データ格納処理は、設定変更コマンド生成時だけでなく、他のコマンド生成時にも実行される。図64は、通信データ格納処理の手順を示すフローチャートであり、図65は、通信データ格納処理中のS71~S76の処理を実行するためのソースプログラムの一例を示す図である。
[Communication data storage processing]
Next, with reference to FIGS. 64 and 65, for example, communication data storage processing performed at S64 in the setting change command generation and storage processing (see FIG. 62) will be described. Note that the communication data storage process is executed not only when the setting change command is generated, but also when other commands are generated. FIG. 64 is a flow chart showing the procedure of the communication data storage process, and FIG. 65 is a diagram showing an example of a source program for executing the processes of S71 to S76 during the communication data storage process.

まず、メインCPU101は、Aレジスタにセットされているデータを通信コマンド種別のデータとして、メインRAM103内の通信データ一時格納領域(不図示)に格納する(S71)。次いで、メインCPU101は、Hレジスタ及びLレジスタにセットされているデータを、それぞれ通信コマンドのパラメータ1及び2として、メインRAM103内の通信データ一時格納領域(所定の格納領域)に格納する(S72)。 First, the main CPU 101 stores data set in the A register in a communication data temporary storage area (not shown) in the main RAM 103 as communication command type data (S71). Next, the main CPU 101 stores the data set in the H register and L register in the communication data temporary storage area (predetermined storage area) in the main RAM 103 as parameters 1 and 2 of the communication command, respectively (S72). .

次いで、メインCPU101は、Dレジスタ及びEレジスタにセットされているデータを、それぞれ通信コマンドのパラメータ3及び4として、メインRAM103内の通信データ一時格納領域に格納する(S73)。次いで、メインCPU101は、Bレジスタ及びCレジスタにセットされているデータを、それぞれ通信コマンドのパラメータ5及びRT状態のデータとして、メインRAM103内の通信データ一時格納領域に格納する(S74)。 Next, the main CPU 101 stores the data set in the D register and E register in the communication data temporary storage area in the main RAM 103 as parameters 3 and 4 of the communication command, respectively (S73). Next, the main CPU 101 stores the data set in the B and C registers in the communication data temporary storage area in the main RAM 103 as parameter 5 of the communication command and RT state data, respectively (S74).

次いで、メインCPU101は、Aレジスタ~Lレジスタにセットされているデータ値から通信コマンドのBCCデータ(サム値)を生成する(S75)。次いで、メインCPU101は、生成したBCCデータをメインRAM103内の通信データ一時格納領域に格納する(S76)。 Next, the main CPU 101 generates BCC data (sum value) of the communication command from the data values set in the A to L registers (S75). Next, the main CPU 101 stores the generated BCC data in the communication data temporary storage area in the main RAM 103 (S76).

S76の処理後、メインCPU101は、メインRAM103内の通信データ格納領域に空きがあるか否かを判別する(S77)。なお、本実施形態では、通信データ格納領域に最大9個のコマンドデータが格納可能である(後述の図67B参照)。 After the process of S76, the main CPU 101 determines whether or not there is an empty communication data storage area in the main RAM 103 (S77). In this embodiment, up to nine command data can be stored in the communication data storage area (see FIG. 67B described later).

S77において、メインCPU101が、通信データ格納領域に空きがないと判別したとき(S77がNO判定の場合)、メインCPU101は、通信データ格納処理を終了するとともに、例えば、設定変更コマンド生成格納処理(図62参照)も終了する。 In S77, when the main CPU 101 determines that there is no space in the communication data storage area (if the determination in S77 is NO), the main CPU 101 terminates the communication data storage process and, for example, executes the setting change command generation storage process ( (see FIG. 62) is also terminated.

一方、S77において、メインCPU101が、通信データ格納領域に空きがあると判別したとき(S77がYES判定の場合)、メインCPU101は、上述したS71~S76の処理により通信データ一時格納領域に格納された通信データを通信コマンドデータとして、通信データ格納領域に格納する(S78)。 On the other hand, when the main CPU 101 determines in S77 that there is space in the communication data storage area (if the determination in S77 is YES), the main CPU 101 stores data in the communication data temporary storage area through the above-described processing of S71 to S76. The received communication data is stored in the communication data storage area as communication command data (S78).

次いで、メインCPU101は、通信データポインタ更新処理を行う(S79)。この処理では、メインCPU101は、主に、通信データ格納領域内における通信データの格納アドレスを示す通信データポインタの更新処理を行う。なお、通信データポインタ更新処理の詳細については、後述の図66を参照しながら後で説明する。 Next, the main CPU 101 performs communication data pointer update processing (S79). In this process, the main CPU 101 mainly updates the communication data pointer indicating the storage address of the communication data in the communication data storage area. Details of the communication data pointer update process will be described later with reference to FIG. 66, which will be described later.

そして、S79の処理後、メインCPU101は、通信データ格納処理を終了するとともに、例えば、設定変更コマンド生成格納処理(図62参照)も終了する。 After the processing of S79, the main CPU 101 terminates the communication data storage processing and, for example, also terminates the setting change command generation and storage processing (see FIG. 62).

本実施形態では、上述のようにして通信データ格納処理が行われる。なお、上述した通信データ格納処理中のS71~S76の処理は、メインCPU101が、図65のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。そして、この一連の処理において、コマンドデータに含まれる、通信コマンドの種別データ、各種通信パラメータ、遊技状態フラグデータ及びBCCデータの格納処理は、図65に示すように、ソースプログラム上では、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用命令コードである、「LDQ」命令を用いて実行される。 In this embodiment, the communication data storage process is performed as described above. The processing of S71 to S76 during the communication data storage processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. In this series of processing, the storage processing of the communication command type data, various communication parameters, game state flag data and BCC data included in the command data is stored in the Q register on the source program as shown in FIG. It is executed using the “LDQ” instruction, which is an instruction code dedicated to the main CPU 101 that specifies addresses using (extended registers).

具体的には、ソースコード「LDQ (.LOW.(wPDT_TMP+0)),A」の実行により、Aレジスタに格納された通信コマンドの種別データが、Qレジスタの格納データ(上位側アドレス値)と1バイトの整数値「.LOW.(wPDT_TMP+0)」(下位側アドレス値)とで指定されたアドレスの通信データ一時格納領域に格納される。また、ソースコード「LDQ (.LOW.(wPDT_TMP+1)),HL」の実行により、Lレジスタに格納された通信パラメータ1が、Qレジスタの格納データと1バイトの整数値「.LOW.(wPDT_TMP+1)」とで指定されたアドレスの通信データ一時格納領域に格納され、Hレジスタに格納された通信パラメータ2が、その次のアドレスの通信データ一時格納領域に格納される。また、ソースコード「LDQ (.LOW.(wPDT_TMP+3)),DE」の実行により、Eレジスタに格納された通信パラメータ3が、Qレジスタの格納データと1バイトの整数値「.LOW.(wPDT_TMP+3)」とで指定されたアドレスの通信データ一時格納領域に格納され、Dレジスタに格納された通信パラメータ4が、その次のアドレスの通信データ一時格納領域に格納される。そして、ソースコード「LDQ (.LOW.(wPDT_TMP+5)),BC」の実行により、Cレジスタに格納された通信パラメータ5が、Qレジスタの格納データと1バイトの整数値「.LOW.(wPDT_TMP+5)」とで指定されたアドレスの通信データ一時格納領域に格納され、Bレジスタに格納された遊技状態フラグデータが、その次のアドレスの通信データ一時格納領域に格納される。 Specifically, by executing the source code “LDQ (.LOW.(wPDT_TMP+0)),A”, the type data of the communication command stored in the A register is changed to the data stored in the Q register (upper address value) and 1 It is stored in the communication data temporary storage area at the address specified by the byte integer value ".LOW.(wPDT_TMP+0)" (lower side address value). Also, by executing the source code "LDQ (.LOW.(wPDT_TMP+1)), HL", the communication parameter 1 stored in the L register becomes the data stored in the Q register and the 1-byte integer value ".LOW.(wPDT_TMP+1) , and the communication parameter 2 stored in the H register is stored in the communication data temporary storage area at the next address. Also, by executing the source code "LDQ (.LOW.(wPDT_TMP+3)), DE", the communication parameter 3 stored in the E register becomes the data stored in the Q register and the 1-byte integer value ".LOW.(wPDT_TMP+3) , and the communication parameter 4 stored in the D register is stored in the communication data temporary storage area at the next address. Then, by executing the source code "LDQ (.LOW.(wPDT_TMP+5)), BC", the communication parameter 5 stored in the C register becomes the data stored in the Q register and the 1-byte integer value ".LOW.(wPDT_TMP+5) , and the gaming state flag data stored in the B register is stored in the communication data temporary storage area at the next address.

さらに、通信データ格納処理でセットされたコマンドデータのサム値となるBCCデータは、一連のソースコード「ADD(加算命令コード) A,H」~「ADD A,B」の実行により算出され、Aレジスタに格納される。そして、ソースコード「LDQ (.LOW.(wPDT_TMP+7)),A」の実行により、Aレジスタに格納されたBCCデータが、Qレジスタの格納データと1バイトの整数値「.LOW.(wPDT_TMP+7)」とで指定されたアドレスの通信データ一時格納領域に格納される。 Furthermore, the BCC data, which is the sum value of the command data set in the communication data storage process, is calculated by executing a series of source codes "ADD (addition instruction code) A, H" to "ADD A, B". Stored in a register. Then, by executing the source code "LDQ (.LOW.(wPDT_TMP+7)),A", the BCC data stored in the A register is combined with the data stored in the Q register and the 1-byte integer value ".LOW.(wPDT_TMP+7)". is stored in the communication data temporary storage area at the address specified by and.

上述のように、本実施形態では、1パケット(8バイト)の通信データ(コマンドデータ)を作成する際に、各種パラメータをレジスタから転送して通信データ一時格納領域(通信バッファ)に格納する。このようなコマンドデータの作成手法では、コマンド生成時に各レジスタに格納されているデータがそのままコマンドデータの各種パラメータとして通信データ一時格納領域に格納される。それゆえ、未使用パラメータを含むコマンドデータを作成した時には、作成時毎に、未使用パラメータの値が不定値となる。この場合、同じ種別のコマンドデータあり、かつ、使用パラメータの値が同一であっても、コマンド作成毎に、コマンドデータのサム値(BCCデータ)が可変可能となる。また、本実施形態では、誤り符号の一つであるサム値の計算をADD(加算命令コード)により算出したが、加算命令コードに換えて、SUB(減算命令コード)、XOR(排他的論理和命令コード)により誤り符号を算出しても同様の効果が得られる。さらに、メインCPU101専用命令である、MUL(乗算命令コード)又はDIV(除算命令コード)を使用して誤り符号を算出しても同様の効果が得られる。 As described above, in this embodiment, when creating one packet (8 bytes) of communication data (command data), various parameters are transferred from the register and stored in the communication data temporary storage area (communication buffer). In such a method of creating command data, the data stored in each register at the time of command generation is stored as is in the communication data temporary storage area as various parameters of the command data. Therefore, when command data including unused parameters is created, the value of the unused parameter becomes an undefined value each time the command data is created. In this case, even if there are command data of the same type and the values of the used parameters are the same, the sum value (BCC data) of the command data can be changed for each command creation. In the present embodiment, the sum value, which is one of the error codes, is calculated by ADD (addition instruction code). A similar effect can be obtained by calculating an error code using an instruction code). Furthermore, the same effect can be obtained by calculating the error code using MUL (multiplication instruction code) or DIV (division instruction code), which are dedicated instructions for the main CPU 101 .

それゆえ、本実施形態では、未使用パラメータを不定値とすることにより、通信データの解析を困難にしてゴト等の不正行為を抑止することができるとともに、不必要なゴト対策処理を加える必要がないため、ゴト対策処理の追加による、主制御回路90のプログラム容量の圧迫を抑制することができる。 Therefore, in this embodiment, by setting the unused parameter to an indefinite value, it is possible to make it difficult to analyze the communication data and deter fraudulent acts such as gossip. Therefore, it is possible to suppress the pressure on the program capacity of the main control circuit 90 due to the addition of the anti-goto processing.

[通信データポインタ更新処理]
次に、図66及び図67を参照して、通信データ格納処理(図64参照)中のS79で行う通信データポインタ更新処理について説明する。なお、図66は、通信データポインタ更新処理の手順を示すフローチャートであり、図67Aは、通信データポインタ更新処理を実行するためのソースプログラムの一例を示す図であり、図67Bは、通信データポインタ更新処理のソースプログラム上で実際にセットされる通信データ格納領域の構成を示す図である。
[Communication data pointer update process]
Next, with reference to FIGS. 66 and 67, the communication data pointer update processing performed at S79 during the communication data storage processing (see FIG. 64) will be described. FIG. 66 is a flowchart showing the procedure of the communication data pointer update process, FIG. 67A is a diagram showing an example of a source program for executing the communication data pointer update process, and FIG. FIG. 10 is a diagram showing the structure of a communication data storage area actually set on a source program for update processing;

まず、メインCPU101は、現在、セットされている通信データポインタの値を取得する(S81)。 First, the main CPU 101 acquires the value of the currently set communication data pointer (S81).

次いで、メインCPU101は、通信データポインタの値を1パケット分(8バイト)加算更新する(S82)。なお、この処理において、更新後の通信データポインタの値が、通信データ格納領域(図67B参照)の上限サイズ以上となる場合には、メインCPU101は、更新後の通信データポインタの値を「0」にセットし、これにより、通信データ格納領域に格納されているコマンドデータを全て無効にする(破棄した状態と同様の状態にする)。 Next, the main CPU 101 adds and updates the value of the communication data pointer by one packet (8 bytes) (S82). In this process, if the value of the communication data pointer after updating is greater than or equal to the upper limit size of the communication data storage area (see FIG. 67B), the main CPU 101 sets the value of the communication data pointer after updating to "0". ”, thereby invalidating all the command data stored in the communication data storage area (similar to the discarded state).

本実施形態では、1回の送信動作で送信されるデータ量(1パケット)は8バイトである。すなわち、本実施形態では、一つの送信動作で一つのコマンドデータを送信することができる。また、本実施形態では、通信データ格納領域に最大9個のコマンドデータを格納可能であるので(図67B参照)、通信データ格納領域の上限サイズは、72バイト(=8バイト×9)となる。それゆえ、本実施形態では、通信データポインタの範囲を「0」~「71」とし、S82の処理において、更新後(通信データポインタを+8更新した場合)の通信データポインタの値が「71(上限値)」を超えるような値となる場合には、更新後の通信データポインタの値を「0」にセットして(通信データの格納先のアドレスを先頭アドレスに戻して)、通信データ格納領域に格納されているコマンドデータを全て無効にする(破棄した状態と同様の状態にする)。なお、通信データポインタの値を「0」にセットすると、次にコマンドデータを通信データ格納領域に格納する場合には、通信データ格納領域の先頭アドレスから格納されるので、その前に格納されていたコマンドデータは新たなコマンドデータで上書きされることになる。それゆえ、本実施形態では、通信データポインタの値が「71(上限値)」を超えた場合に、通信データ格納領域を初期化(クリア)する必要はない。 In this embodiment, the amount of data (one packet) transmitted in one transmission operation is 8 bytes. That is, in this embodiment, one command data can be transmitted by one transmission operation. Also, in this embodiment, since up to 9 command data can be stored in the communication data storage area (see FIG. 67B), the upper limit size of the communication data storage area is 72 bytes (=8 bytes×9). . Therefore, in the present embodiment, the range of the communication data pointer is set to "0" to "71", and in the process of S82, the value of the communication data pointer after updating (when the communication data pointer is updated by +8) is "71 ( If the value exceeds the upper limit), the value of the communication data pointer after updating is set to "0" (the address of the communication data storage destination is returned to the top address), and the communication data is stored. Invalidates all command data stored in the area (same state as discarded). If the value of the communication data pointer is set to "0", the next time the command data is stored in the communication data storage area, it will be stored from the top address of the communication data storage area. The new command data will overwrite the new command data. Therefore, in this embodiment, there is no need to initialize (clear) the communication data storage area when the value of the communication data pointer exceeds "71 (upper limit)".

そして、S82の処理後、メインCPU101は、通信データポインタ更新処理を終了するとともに、通信データ格納処理(図64参照)も終了する。 After the process of S82, the main CPU 101 terminates the communication data pointer update process and also terminates the communication data storage process (see FIG. 64).

本実施形態では、上述のようにして通信データポインタ更新処理が行われる。そして、上述した通信データポインタ更新処理は、メインCPU101が、図67Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、S82の通信データポインタの更新処理は、図67A中の「ADD」命令及び「ICPLD」命令(所定の更新命令)により実行されるが、この「ICPLD」命令もまた、メインCPU101専用命令コードである。 In this embodiment, the communication data pointer update process is performed as described above. The communication data pointer updating process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 67A. Among them, the update processing of the communication data pointer in S82 is executed by the "ADD" instruction and the "ICPLD" instruction (predetermined update instruction) in FIG. It is an instruction code.

ソースプログラム上において、例えば、ソースコード「ICPLD A,n」が実行されると、Aレジスタの内容(格納データ)と整数nとが比較され、Aレジスタの内容が整数n未満である場合には、Aレジスタの内容に「1」が加算され、Aレジスタの内容が整数n以上である場合には、Aレジスタに「0」がセットされる。 On the source program, for example, when the source code "ICPLD A,n" is executed, the content of the A register (stored data) is compared with the integer n, and if the content of the A register is less than the integer n , "1" is added to the content of the A register, and if the content of the A register is greater than or equal to the integer n, "0" is set to the A register.

それゆえ、S82の通信データポインタの更新処理を実行する場合、図67Aのソースプログラム上では、まず、ソースコード「ADD A,7」が実行され、Aレジスタの内容(更新前の通信データポインタの値)に「7」が加算され、該加算結果がAレジスタに格納される。次いで、ソースコード「ICPLD A,71」が実行され、Aレジスタの内容(7加算後の通信データポインタの値)と整数「71」とを比較し、Aレジスタの内容が整数「71」未満である場合には、Aレジスタの内容に「1」を加算し、Aレジスタの内容が整数「71」以上である場合には、Aレジスタに「0」をセットする。すなわち、S82の処理において、通信データポインタの値を+7更新したときに、更新後の通信データポインタの値が上限値「71」を超えるような場合には、通信データポインタをゼロクリアする処理(通信データの格納アドレスを通信データ格納領域の先頭アドレスに戻す処理)が行われる。一方、更新後の通信データポインタの値が上限値「71」を超えない場合には、「ICPLD」命令でさらに通信データポインタに「1」を加算することにより、トータルで通信データポインタの値を+8更新する。 Therefore, when executing the process of updating the communication data pointer in S82, the source code "ADD A, 7" is first executed on the source program of FIG. value) is added with "7", and the addition result is stored in the A register. Next, the source code "ICPLD A, 71" is executed to compare the contents of the A register (the value of the communication data pointer after adding 7) to the integer "71" and determine if the contents of the A register are less than the integer "71". If there is, add "1" to the contents of the A register, and if the contents of the A register are greater than or equal to the integer "71", set the A register to "0". That is, in the process of S82, when the value of the communication data pointer is updated by +7 and the value of the communication data pointer after updating exceeds the upper limit value "71", the process of clearing the communication data pointer to zero (communication A process of returning the data storage address to the start address of the communication data storage area) is performed. On the other hand, if the value of the communication data pointer after updating does not exceed the upper limit value "71", the "ICPLD" instruction is used to add "1" to the communication data pointer, thereby increasing the total value of the communication data pointer. +8 updates.

上述のように、本実施形態では、通信データポインタ更新処理において、一つの「ICPLD」命令コード(送信バッファの上限判定命令と、判断分岐命令とが一体になっている命令コード)により、通信データポインタの更新(1加算)処理、更新後の通信データポインタの判定チェック処理及び通信データポインタのクリア処理をまとめて実行することができる。この場合、各処理を別個に実行するための命令コードを設ける必要がなくなる。例えば、更新後の通信データポインタの値がその上限値「71」を超えるか否かの判断分岐命令コードを省略することができる。 As described above, in this embodiment, in communication data pointer update processing, communication data The pointer update (addition of 1) process, the communication data pointer determination check process after the update, and the communication data pointer clear process can be performed collectively. In this case, there is no need to provide instruction codes for executing each process separately. For example, it is possible to omit the judgment branch instruction code for determining whether or not the updated communication data pointer value exceeds the upper limit value of "71".

それゆえ、通信データポインタ更新処理等において、メインCPU101専用の「ICPLD」命令コードを用いることにより、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 Therefore, by using the "ICPLD" instruction code dedicated to the main CPU 101 in the communication data pointer updating process, etc., the capacity of the source program (capacity used in the main ROM 102) can be reduced. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to enhance game playability.

[電断時(外部)処理]
次に、メインCPU101の制御により行われるパチスロ1の電断時(外部)処理を、図68を参照して説明する。図68は、電断時(外部)処理の手順を示すフローチャートである。なお、図68に示す電断時(外部)処理は、電源管理回路93が、マイクロプロセッサ91に供給される電源電圧の低下(電断)を検知した際に、電断検知信号をマイクロプロセッサ91の「XINT」端子に出力し、これにより、マイクロプロセッサ91の割込みコントローラ112からメインCPU101に出力される割込要求信号に基づいて、実行される。
[Power failure (external) processing]
Next, with reference to FIG. 68, a description will be given of (external) processing when the pachi-slot machine 1 is turned off under the control of the main CPU 101. FIG. FIG. 68 is a flow chart showing the procedure of (external) processing at the time of power failure. 68, when the power management circuit 93 detects a drop in the power supply voltage (power failure) supplied to the microprocessor 91, the power failure detection signal , and is executed based on an interrupt request signal output from the interrupt controller 112 of the microprocessor 91 to the main CPU 101 .

まず、メインCPU101は、全てのレジスタにセットされているデータを退避させる(S91)。次いで、メインCPU101は、電断検知ポートにセットされているデータを読み込む(S92)。 First, the main CPU 101 saves data set in all registers (S91). Next, the main CPU 101 reads the data set in the power interruption detection port (S92).

次いで、メインCPU101は、電断検知ポートがオン状態であるか否かを判別する(S93)。 Next, the main CPU 101 determines whether or not the power interruption detection port is in the ON state (S93).

S93において、メインCPU101が、電断検知ポートがオン状態でないと判別したとき(S93がNO判定の場合)、メインCPU101は、割込処理許可をセットする(S94)。そして、S94の処理後、メインCPU101は、電断時(外部)処理を終了する。なお、S93がNO判定である場合に行われるこれらの処理は、電源管理回路93が瞬間的に電断を検知した場合等に発生する瞬停対策の処理に対応する。 In S93, when the main CPU 101 determines that the power failure detection port is not in the ON state (when the determination in S93 is NO), the main CPU 101 sets interrupt processing permission (S94). After the process of S94, the main CPU 101 terminates the power failure (external) process. It should be noted that these processes that are performed when the determination in S93 is NO correspond to the processes for countermeasures against momentary power failure that occur when the power supply management circuit 93 detects an instantaneous power failure.

一方、S93において、メインCPU101が、電断検知ポートがオン状態であると判別したとき(S93がYES判定の場合)、メインCPU101は、メダル投入不可を設定し、ホッパー装置51の停止を設定する(S95)。 On the other hand, when the main CPU 101 determines in S93 that the power interruption detection port is in the ON state (if the determination in S93 is YES), the main CPU 101 sets medal insertion prohibition and sets the hopper device 51 to stop. (S95).

次いで、メインCPU101は、現在セットされているスタックポインタ(SP)の値をメインRAM103内の遊技用RAM領域のスタックエリアに保存する(S96)。 Next, the main CPU 101 saves the currently set value of the stack pointer (SP) in the stack area of the game RAM area in the main RAM 103 (S96).

次いで、メインCPU101は、メインRAM103のチェックサム生成処理を行う(S97)。なお、この処理は、メインRAM103内の規定外作業領域(図12C参照)で行われる。また、このチェックサム生成処理で用いられるプログラムはメインROM102内の規定外エリアに格納されている(図12B参照)。なお、チェックサム生成処理の詳細については、後述の図69を参照しながら後で説明する。 Next, the main CPU 101 performs checksum generation processing for the main RAM 103 (S97). Note that this processing is performed in the non-regular work area (see FIG. 12C) in the main RAM 103 . A program used in this checksum generation process is stored in the non-regulation area in the main ROM 102 (see FIG. 12B). Details of the checksum generation process will be described later with reference to FIG. 69 described later.

次いで、メインCPU101は、メインRAM103へのアクセス禁止を設定する(S98)。そして、S98の処理後、電源が停止するまで(電源電圧が、メインCPU101が動作できない電圧に達するまで)無限ループ処理が行われる。 Next, the main CPU 101 sets prohibition of access to the main RAM 103 (S98). After the processing of S98, infinite loop processing is performed until the power supply is stopped (until the power supply voltage reaches a voltage at which the main CPU 101 cannot operate).

[チェックサム生成処理(規定外)]
次に、図69及び図70を参照して、電断時(外部)処理(図68参照)中のS97で行うチェックサム生成処理について説明する。なお、図69は、チェックサム生成処理の手順を示すフローチャートであり、図70Aは、チェックサム生成処理を実行するためのソースプログラムの一例を示す図であり、図70Bは、チェックサム生成処理で実行されるスタックポインタの更新動作及びメインRAM103からレジスタへのデータの読み出し動作の様子を示す図である。
[Checksum generation process (non-standard)]
Next, with reference to FIGS. 69 and 70, the checksum generation processing performed in S97 during the power failure (external) processing (see FIG. 68) will be described. FIG. 69 is a flowchart showing the procedure of checksum generation processing, FIG. 70A is a diagram showing an example of a source program for executing the checksum generation processing, and FIG. FIG. 10 is a diagram showing how a stack pointer update operation and a data read operation from the main RAM 103 to a register are executed;

まず、メインCPU101は、現在のスタックポインタ(SP)の値(遊技用RAM領域のスタックエリアの使用中アドレス)をメインRAM103の規定外RAM領域の規定外スタックエリアに保存する(S101)。次いで、メインCPU101は、スタックポインタに規定外スタックエリアのアドレスをセットする(S102)。次いで、メインCPU101は、RAMアドレス(規定外スタックエリアのアドレス)の上位側のアドレス値(F0H)をQレジスタにセットする(S103)。次いで、メインCPU101は、電断発生フラグを設定する(S104)。 First, the main CPU 101 saves the current value of the stack pointer (SP) (the in-use address of the stack area of the game RAM area) in the non-standard stack area of the non-standard RAM area of the main RAM 103 (S101). Next, the main CPU 101 sets the stack pointer to the address of the non-standard stack area (S102). Next, the main CPU 101 sets the upper address value (F0H) of the RAM address (address of the non-standard stack area) to the Q register (S103). Next, the main CPU 101 sets a power interruption occurrence flag (S104).

次いで、メインCPU101は、スタックポインタに、遊技用RAM領域内のサム値の計算開始アドレスをセットし、サム算出カウンタに、サム値の算出対象格納領域のバイト数を「2」で除算した値をセットする(S105)。なお、サム算出カウンタは、サム値算出の終了契機を判定するためのカウンタであり、メインRAM103に設けられる。そして、S105で設定されたサム算出カウンタが「0」になれば、メインRAM103の遊技用RAM領域のサム値算出処理を終了する。 Next, the main CPU 101 sets the sum value calculation start address in the game RAM area in the stack pointer, and sets the value obtained by dividing the number of bytes of the sum value calculation target storage area by "2" in the sum calculation counter. set (S105). The sum calculation counter is provided in the main RAM 103 and is a counter for determining when to end the calculation of the sum value. Then, when the sum calculation counter set in S105 becomes "0", the sum value calculation processing of the game RAM area of the main RAM 103 is terminated.

次いで、メインCPU101は、HLレジスタを0クリア(値「0」をセット)する(S106)。この処理により、サム値の初期値「0」がセットされる。 Next, the main CPU 101 clears the HL register to 0 (sets a value of "0") (S106). By this processing, the initial sum value "0" is set.

次いで、メインCPU101は、「POP命令」(特定の命令)と呼ばれる命令コード(図70A中に記載のソースコード「POP DE」)を実行し、スタックポインタ(SP)にセットされたメインRAM103の格納領域のアドレスから2バイト分の領域のデータ(保存値)をDEレジスタに読み出す(S107)。 Next, the main CPU 101 executes an instruction code called a "POP instruction" (specific instruction) (source code "POP DE" shown in FIG. 70A), and stores the main RAM 103 set in the stack pointer (SP). 2-byte data (stored value) of the area from the area address is read to the DE register (S107).

なお、「POP」命令が実行されると、スタックポインタで指定されたアドレスの1バイト領域に保存されているデータ(メモリ内容)が、ペアレジスタの下位側のレジスタにロードされ、スタックポインタで指定されたアドレスを1更新したアドレスの1バイト領域に保存されているデータ(メモリ内容)が、ペアレジスタの上位側のレジスタにロードされる。また、「POP」命令が実行されると、スタックポインタ(SP)にセットされたアドレスに対して2バイト分のアドレス更新処理(アドレスを「2」加算する処理)が行われる。 When the "POP" instruction is executed, the data (memory content) stored in the 1-byte area of the address specified by the stack pointer is loaded into the register on the lower side of the pair register and The data (memory content) stored in the 1-byte area of the address that is updated by 1 is loaded into the register on the upper side of the pair register. Further, when the "POP" instruction is executed, the address set in the stack pointer (SP) is updated by 2 bytes (the process of adding "2" to the address).

それゆえ、S107の処理では、スタックポインタで指定されたアドレスに保存されているデータ(メモリ内容)がEレジスタにロードされ、スタックポインタで指定されたアドレスに「1」を加算したアドレスに保存されているデータ(メモリ内容)がDレジスタにロードされる。 Therefore, in the process of S107, the data (memory content) stored at the address designated by the stack pointer is loaded into the E register and stored at the address obtained by adding "1" to the address designated by the stack pointer. The stored data (memory content) is loaded into the D register.

図70Bには、「POP」命令実行時における、DEレジスタへのデータの読み込み動作、及び、スタックポインタにセットされるアドレスの更新動作の様子を示す。サム値の算出開始時に、スタックポインタ(SP)にセットされているアドレスが「F010h」である場合には、アドレス「F010h」に保存されているデータ(メモリ内容)がEレジスタにロードされ、アドレス「F011h」に保存されているデータ(メモリ内容)がDレジスタにロードされる。また、この際、スタックポインタ(SP)にセットされているアドレスに2加算する更新処理が行われ、スタックポインタ(SP)にセットされているアドレスが「F010h」から「F012h」に変更される。次いで、再度、「POP」命令が実行されると、アドレス「F012h」に保存されているデータ(メモリ内容)がEレジスタにロードされ、アドレス「F013h」に保存されているデータ(メモリ内容)がDレジスタにロードされる。また、この際、スタックポインタ(SP)にセットされているアドレスの更新処理が行われ、スタックポインタ(SP)にセットされているアドレスが「F012h」から「F014h」に変更される。その後、「POP」命令が実行される度に上述した、DEレジスタへのデータの読み込み動作及びスタックポンタにセットされるアドレスの更新動作が繰り返される。 FIG. 70B shows how data is read into the DE register and the address set in the stack pointer is updated when the "POP" instruction is executed. If the address set in the stack pointer (SP) is "F010h" at the start of calculation of the sum value, the data (memory content) stored at address "F010h" is loaded into the E register, and the address The data (memory content) stored in "F011h" is loaded into the D register. At this time, update processing is performed to add 2 to the address set in the stack pointer (SP), and the address set in the stack pointer (SP) is changed from "F010h" to "F012h". Next, when the "POP" instruction is executed again, the data (memory content) stored at address "F012h" is loaded into the E register, and the data (memory content) stored at address "F013h" is loaded. Loaded into the D register. At this time, the address set in the stack pointer (SP) is updated, and the address set in the stack pointer (SP) is changed from "F012h" to "F014h". After that, every time the "POP" instruction is executed, the operation of reading data into the DE register and the operation of updating the address set in the stack pointer are repeated.

S107の処理後、メインCPU101は、サム値の算出処理を行う(S108)。具体的には、メインCPU101は、HLレジスタに格納されている値にDEレジスタに格納されている値を加算し、該加算された値をサム値としてHLレジスタに格納する。 After the process of S107, the main CPU 101 performs sum value calculation processing (S108). Specifically, the main CPU 101 adds the value stored in the DE register to the value stored in the HL register, and stores the added value in the HL register as a sum value.

次いで、メインCPU101は、サム算出カウンタの値を1減算する(S109)。次いで、メインCPU101は、更新後のサム算出カウンタの値が「0」であるか否かを判別する(S110)。 Next, the main CPU 101 subtracts 1 from the value of the sum calculation counter (S109). Next, the main CPU 101 determines whether or not the value of the updated sum calculation counter is "0" (S110).

S110において、メインCPU101が、サム算出カウンタの値が「0」でないと判別したとき(S110がNO判定の場合)、メインCPU101は、処理をS107の処理に戻し、S107以降の処理を繰り返す。すなわち、メインRAM103の遊技用RAM領域のサム値算出処理が終了するまで、S107~S110の処理が繰り返される。 In S110, when the main CPU 101 determines that the value of the sum calculation counter is not "0" (NO determination in S110), the main CPU 101 returns the processing to S107, and repeats the processing after S107. That is, the processes of S107 to S110 are repeated until the sum value calculation process of the game RAM area of the main RAM 103 is completed.

一方、S110において、メインCPU101が、サム算出カウンタの値が「0」であると判別したとき(S110がYES判定の場合)、メインCPU101は、DEレジスタに、メインRAM103内の規定外RAM領域のサム値の計算開始アドレスをセットし、サム算出カウンタに、規定外用サムカウント値をセットする(S111)。なお、規定外用サムカウント値は、規定外用格納領域のバイト数となる。それゆえ、S111で設定されたサム算出カウンタが「0」になれば、メインRAM103の規定外RAM領域のサム値算出処理、すなわち、メインRAM103全体のサム値算出処理が終了する。 On the other hand, when the main CPU 101 determines in S110 that the value of the sum calculation counter is "0" (if the determination in S110 is YES), the main CPU 101 stores the non-standard RAM area in the main RAM 103 in the DE register. A sum value calculation start address is set, and a non-standard sum count value is set in a sum calculation counter (S111). Note that the non-standard sum count value is the number of bytes in the non-standard storage area. Therefore, when the sum calculation counter set in S111 becomes "0", the sum value calculation processing of the non-specified RAM area of the main RAM 103, that is, the sum value calculation processing of the entire main RAM 103 ends.

次いで、メインCPU101は、DEレジスタにセットされた規定外RAM領域のアドレスから1バイト分の領域のデータ(保存値)をAレジスタに読み出す(S112)。 Next, the main CPU 101 reads the data (saved value) of 1-byte area from the address of the non-specified RAM area set in the DE register to the A register (S112).

次いで、メインCPU101は、サム値の算出処理を行う(S113)。具体的には、メインCPU101は、HLレジスタに格納されている値にAレジスタに格納されている値を加算し、該加算された値をサム値としてHLレジスタに格納する。 Next, the main CPU 101 performs sum value calculation processing (S113). Specifically, the main CPU 101 adds the value stored in the A register to the value stored in the HL register, and stores the added value in the HL register as a sum value.

次いで、メインCPU101は、DEレジスタに格納されているアドレスを1加算し、サム算出カウンタの値を1減算する(S114)。次いで、メインCPU101は、更新後のサム算出カウンタの値が「0」であるか否かを判別する(S115)。 Next, the main CPU 101 adds 1 to the address stored in the DE register and subtracts 1 from the value of the sum calculation counter (S114). Next, the main CPU 101 determines whether or not the value of the updated sum calculation counter is "0" (S115).

S115において、メインCPU101が、サム算出カウンタの値が「0」でないと判別したとき(S115がNO判定の場合)、メインCPU101は、処理をS112の処理に戻し、S112以降の処理を繰り返す。すなわち、メインRAM103の規定外RAM領域のサム値を遊技用RAM領域のサム値に加算する処理が終了するまで、S112~S115の処理が繰り返される。 In S115, when the main CPU 101 determines that the value of the sum calculation counter is not "0" (NO determination in S115), the main CPU 101 returns to the process of S112, and repeats the processes after S112. That is, the processes of S112 to S115 are repeated until the process of adding the sum value of the non-regular RAM area of the main RAM 103 to the sum value of the game RAM area is completed.

一方、S115において、メインCPU101が、サム算出カウンタの値が「0」であると判別したとき(S115がYES判定の場合)、メインCPU101は、HLレジスタに格納されている値を電断発生時のサム値として、メインRAM103内のサム値格納領域(不図示)に保存する(S116)。次いで、メインCPU101は、S101で規定外スタックエリアに保存されたスタックポインタ(SP)の値をスタックポインタにセットする(S117)。そして、S117の処理後、メインCPU101は、チェックサム生成処理を終了し、処理を電断時(外部)処理(図68参照)のS98の処理に移す。 On the other hand, when the main CPU 101 determines in S115 that the value of the sum calculation counter is "0" (if the determination in S115 is YES), the main CPU 101 changes the value stored in the HL register is stored in a sum value storage area (not shown) in the main RAM 103 as a sum value of (S116). Next, the main CPU 101 sets the value of the stack pointer (SP) saved in the non-standard stack area in S101 to the stack pointer (S117). After the process of S117, the main CPU 101 ends the checksum generation process, and shifts the process to the process of S98 of the power failure (external) process (see FIG. 68).

本実施形態では、上述のようにしてチェックサム生成処理が行われる。そして、上述したチェックサム生成処理は、メインCPU101が、図70Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。上述のように、本実施形態では、電断発生時のメインRAM103のチェックサムは、加算式で算出される。この際、遊技用RAM領域のサム値算出では、2バイト単位で加算処理(図70A中のソースコード「ADD HL,DE」参照)が行われ、規定外RAM領域では、1バイト単位で加算処理(図70A中のソースコード「ADDWB HL,A」参照)が行われる。 In this embodiment, the checksum generation process is performed as described above. The checksum generation process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 70A. As described above, in this embodiment, the checksum of the main RAM 103 at the time of power failure is calculated using an addition formula. At this time, in the sum value calculation of the game RAM area, addition processing is performed in units of 2 bytes (see the source code "ADD HL, DE" in FIG. 70A), and in the non-standard RAM area, addition processing is performed in units of 1 byte. (See source code "ADDWB HL, A" in FIG. 70A).

[サムチェック処理(規定外)]
次に、図71~図73を参照して、電源投入時処理(図56参照)中のS9で行うサムチェック処理について説明する。なお、図71及び図72は、サムチェック処理の手順を示すフローチャートであり、図73は、サムチェック処理中のS122~S132の処理を実行するためのソースプログラムの一例を示す図である。
[Sum check processing (non-standard)]
Next, with reference to FIGS. 71 to 73, the sum check process performed at S9 during the power-on process (see FIG. 56) will be described. 71 and 72 are flow charts showing the procedure of the sum check process, and FIG. 73 is a diagram showing an example of a source program for executing the processes of S122 to S132 during the sum check process.

まず、メインCPU101は、現在のスタックポインタ(SP)の値を規定外スタックエリアに保存する(S121)。次いで、メインCPU101は、スタックポインタにサム値格納領域のアドレスをセットし、サム算出カウンタに、サム値の算出対象格納領域のバイト数を「2」で除算した値をセットする(S122)。なお、ここでセットされるサム算出カウンタは、サム値算出(サム値の減算処理)の終了契機を判定するためのカウンタであり、メインRAM103に設けられる。次いで、メインCPU101は、サム値格納領域からサム値(チェックサム)を取得する(S123)。この処理により、電断発生時に生成されたチェックサム(減算前の初期値)がHLレジスタに格納される。 First, the main CPU 101 saves the current value of the stack pointer (SP) in the non-standard stack area (S121). Next, the main CPU 101 sets the address of the sum value storage area in the stack pointer, and sets the value obtained by dividing the number of bytes of the sum value calculation target storage area by "2" in the sum calculation counter (S122). It should be noted that the sum calculation counter set here is a counter for determining the trigger for ending the sum value calculation (sum value subtraction processing), and is provided in the main RAM 103 . Next, the main CPU 101 acquires the sum value (checksum) from the sum value storage area (S123). By this processing, the checksum (initial value before subtraction) generated when power failure occurs is stored in the HL register.

次いで、メインCPU101は、「POP」命令を実行し、スタックポインタ(SP)にセットされたメインRAM103の格納領域のアドレスから2バイト分の領域のデータ(保存値)をDEレジスタに読み出す(S124)。なお、この際、「POP」命令の実行により、スタックポインタで指定されたアドレスの1バイト領域に保存されているデータ(メモリ内容)が、Eレジスタにロードされ、スタックポインタで指定されたアドレスを1更新したアドレスの1バイト領域に保存されているデータ(メモリ内容)が、Dレジスタにロードされる(図70B参照)。また、「POP」命令が実行されると、スタックポインタ(SP)にセットされたアドレスに対して2バイト分のアドレス更新処理(アドレスを2加算する処理)が行われる。 Next, the main CPU 101 executes the "POP" instruction, and reads the data (saved value) of the 2-byte area from the address of the storage area of the main RAM 103 set in the stack pointer (SP) to the DE register (S124). . At this time, by executing the "POP" instruction, the data (memory content) stored in the 1-byte area at the address specified by the stack pointer is loaded into the E register, and the address specified by the stack pointer is loaded. The data (memory content) stored in the 1-byte area of the address updated by 1 is loaded into the D register (see FIG. 70B). Further, when the "POP" instruction is executed, the address set in the stack pointer (SP) is updated by 2 bytes (the process of adding 2 to the address).

次いで、メインCPU101は、サム値の算出(減算)処理を行う(S125)。具体的には、メインCPU101は、HLレジスタに格納されている値(サム値の初期値又は前回の減算処理後のサム値)からDEレジスタに格納されている値を減算し、該減算された値をサム値としてHLレジスタに格納する。 Next, the main CPU 101 performs sum value calculation (subtraction) processing (S125). Specifically, the main CPU 101 subtracts the value stored in the DE register from the value stored in the HL register (the initial value of the sum value or the sum value after the previous subtraction process), and Store the value in the HL register as the sum value.

次いで、メインCPU101は、サム算出カウンタの値を1減算する(S126)。次いで、メインCPU101は、更新後のサム算出カウンタの値が「0」であるか否かを判別する(S127)。 Next, the main CPU 101 subtracts 1 from the value of the sum calculation counter (S126). Next, the main CPU 101 determines whether or not the value of the sum calculation counter after updating is "0" (S127).

S127において、メインCPU101が、サム算出カウンタの値が「0」でないと判別したとき(S127がNO判定の場合)、メインCPU101は、処理をS124の処理に戻し、S124以降の処理を繰り返す。すなわち、メインRAM103の遊技用RAM領域の全域に渡ってサム値の減算処理が終了するまで、S124~S127の処理が繰り返される。 In S127, when the main CPU 101 determines that the value of the sum calculation counter is not "0" (NO determination in S127), the main CPU 101 returns the process to S124, and repeats the processes after S124. That is, the processes of S124 to S127 are repeated until the sum value subtraction process is completed over the entire area of the game RAM area of the main RAM 103 .

一方、S127において、メインCPU101が、サム算出カウンタの値が「0」であると判別したとき(S127がYES判定の場合)、メインCPU101は、DEレジスタに、メインRAM103内の規定外RAM領域のサム値の計算開始アドレスをセットし、サム算出カウンタに、規定外用サムカウント値をセットする(S128)。なお、規定外用サムカウント値は、規定外RAM領域のバイト数となる。 On the other hand, when the main CPU 101 determines in S127 that the value of the sum calculation counter is "0" (if the determination in S127 is YES), the main CPU 101 stores the unregulated RAM area in the main RAM 103 in the DE register. The sum value calculation start address is set, and the non-standard sum count value is set in the sum calculation counter (S128). The non-standard sum count value is the number of bytes in the non-standard RAM area.

次いで、メインCPU101は、DEレジスタにセットされた規定外RAM領域のアドレスから1バイト分の領域のデータ(保存値)をAレジスタに読み出す(S129)。 Next, the main CPU 101 reads the data (saved value) of 1-byte area from the address of the non-specified RAM area set in the DE register to the A register (S129).

次いで、メインCPU101は、サム値の算出(減算)処理を行う(S130)。具体的には、メインCPU101は、HLレジスタに格納されている値からAレジスタに格納されている値を減算し、該減算された値をサム値としてHLレジスタに格納する。 Next, the main CPU 101 performs sum value calculation (subtraction) processing (S130). Specifically, the main CPU 101 subtracts the value stored in the A register from the value stored in the HL register, and stores the subtracted value in the HL register as a sum value.

次いで、メインCPU101は、DEレジスタに格納されているアドレスを1加算し、サム算出カウンタの値を1減算する(S131)。次いで、メインCPU101は、更新後のサム算出カウンタの値が「0」であるか否かを判別する(S132)。 Next, the main CPU 101 adds 1 to the address stored in the DE register and subtracts 1 from the value of the sum calculation counter (S131). Next, the main CPU 101 determines whether or not the value of the updated sum calculation counter is "0" (S132).

S132において、メインCPU101が、サム算出カウンタの値が「0」でないと判別したとき(S132がNO判定の場合)、メインCPU101は、処理をS129の処理に戻し、S129以降の処理を繰り返す。すなわち、メインRAM103の規定外RAM領域の全域に渡ってサム値の減算処理が終了するまで、S129~S132の処理が繰り返される。 When the main CPU 101 determines in S132 that the value of the sum calculation counter is not "0" (NO in S132), the main CPU 101 returns the process to S129, and repeats the processes from S129. That is, the processes of S129 to S132 are repeated until the sum value subtraction process is completed over the entire area of the non-specified RAM area of the main RAM 103 .

一方、S132において、メインCPU101が、サム算出カウンタの値が「0」であると判別したとき(S132がYES判定の場合)、メインCPU101は、サムチェック処理の判定結果に「サム異常」をセットする(S133)。次いで、メインCPU101は、算出されたサム値が「0」であるか否かを判別する(S134)。 On the other hand, when the main CPU 101 determines in S132 that the value of the sum calculation counter is "0" (if the determination in S132 is YES), the main CPU 101 sets "abnormal sum" to the determination result of the sum check process. (S133). Next, the main CPU 101 determines whether or not the calculated sum value is "0" (S134).

なお、この処理では、メインCPU101は、フラグ・レジスタFのゼロフラグ(ビット6)の状態(1/0)を参照して、サム値が「0」であるか否かを判別する。本実施形態では、S128でセットされたサム算出カウンタの値が「0」になった時点、すなわち、メインRAM103の全域に渡ってサム値の減算処理が終了した時点において、サム値が「0」である場合には、フラグ・レジスタFのゼロフラグには「1」がセットされ、サム値が「0」でない場合には、フラグ・レジスタFのゼロフラグには「0」がセットされている。それゆえ、S134の処理の時点において、フラグ・レジスタFのゼロフラグに「1(オン状態)」がセットされていれば、メインCPU101はサム値が「0」であると判定する。 In this process, the main CPU 101 refers to the state (1/0) of the zero flag (bit 6) of the flag register F to determine whether or not the sum value is "0". In this embodiment, when the value of the sum calculation counter set in S128 becomes "0", that is, when the sum value subtraction process is completed over the entire area of the main RAM 103, the sum value is "0". , the zero flag of the flag register F is set to "1", and if the sum value is not "0", the zero flag of the flag register F is set to "0". Therefore, if the zero flag of the flag register F is set to "1 (on state)" at the time of processing of S134, the main CPU 101 determines that the sum value is "0".

S134において、メインCPU101が、算出されたサム値が「0」でないと判別したとき(S134がNO判定の場合)、メインCPU101は、後述のS139の処理を行う。一方、S134において、メインCPU101が、算出されたサム値が「0」であると判別したとき(S134がYES判定の場合)、メインCPU101は、判定結果に「電断異常」をセットする(S135)。 When the main CPU 101 determines in S134 that the calculated sum value is not "0" (when the determination in S134 is NO), the main CPU 101 performs the processing of S139, which will be described later. On the other hand, when the main CPU 101 determines in S134 that the calculated sum value is "0" (if the determination in S134 is YES), the main CPU 101 sets the determination result to "power failure" (S135 ).

次いで、メインCPU101は、電断発生フラグを取得する(S136)。次いで、メインCPU101は、電断発生フラグが電断なしの状態(オフ状態)であるか否かを判別する(S137)。 Next, the main CPU 101 acquires a power interruption occurrence flag (S136). Next, the main CPU 101 determines whether or not the power interruption occurrence flag is in the state of no power interruption (off state) (S137).

S137において、メインCPU101が、電断発生フラグが電断なしの状態であると判別したとき(S137がYES判定の場合)、メインCPU101は、後述のS139の処理を行う。一方、S137において、メインCPU101が、電断発生フラグが電断なしの状態でないと判別したとき(S137がNO判定の場合)、メインCPU101は、判定結果に「正常」をセットする(S138)。 In S137, when the main CPU 101 determines that the power failure occurrence flag indicates that there is no power failure (when S137 determines YES), the main CPU 101 performs the processing of S139, which will be described later. On the other hand, when the main CPU 101 determines in S137 that the power failure occurrence flag is not in the state of no power failure (NO determination in S137), the main CPU 101 sets the determination result to "normal" (S138).

S138の処理後、S134がNO判定の場合、又は、S137がYES判定の場合、メインCPU101は、サムチェック判定結果に判定結果を保存し、電断発生フラグをクリア(オフ)する(S139)。次いで、メインCPU101は、S121で規定外スタックエリアに保存されたスタックポインタ(SP)の値をスタックポインタにセットする(S140)。そして、S140の処理後、メインCPU101は、サムチェック処理を終了し、処理を電源投入時処理(図56参照)のS10の処理に移す。 After the process of S138, if the determination in S134 is NO or if the determination in S137 is YES, the main CPU 101 saves the determination result in the sum check determination result, and clears (turns off) the power failure occurrence flag (S139). Next, the main CPU 101 sets the value of the stack pointer (SP) saved in the non-standard stack area in S121 to the stack pointer (S140). After the process of S140, the main CPU 101 ends the sum check process, and shifts the process to the process of S10 of the power-on process (see FIG. 56).

本実施形態では、上述のようにしてサムチェック処理が行われる。そして、上述したサムチェック処理中のS122~S132の処理は、メインCPU101が、図73のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, sum check processing is performed as described above. The processing of S122 to S132 during the sum check processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG.

上述のように、本実施形態における、メインRAM103のサムチョックの判定処理では、まず、電断発生時に生成されたチェックサムの値を、電源復帰時のメインRAM103に格納されたデータで順次減算する。この際、遊技用RAM領域では、2バイト単位で減算処理(図73中のソースコード「SUB HL,DE」参照)が行われ、規定外RAM領域では、1バイト単位で減算処理(図73中のソースコード「SUBWB HL,A」参照)が行われる。次いで、最終的な減算結果が「0」であるか否か(ゼロフラグがオン状態であるか否か)に基づいて、異常の発生の有無を判定する。そして、減算結果が「0」である場合(ゼロフラグがオン状態である場合)には、正常と判定され、減算結果が「0」でない場合(ゼロフラグがオフ状態である場合)には、異常と判定される。 As described above, in the thumbchock determination process of the main RAM 103 in this embodiment, first, the checksum value generated when power failure occurs is sequentially subtracted from the data stored in the main RAM 103 when power is restored. At this time, in the game RAM area, subtraction processing is performed in units of 2 bytes (see the source code "SUB HL, DE" in FIG. 73), and in the non-standard RAM area, subtraction processing is performed in units of 1 byte (see FIG. 73). source code "SUBWB HL, A") is executed. Next, based on whether or not the final subtraction result is "0" (whether or not the zero flag is on), it is determined whether or not an abnormality has occurred. If the subtraction result is "0" (zero flag is on), it is determined to be normal, and if the subtraction result is not "0" (zero flag is off), it is determined to be abnormal. be judged.

すなわち、本実施形態では、電断発生時のチェックサムの生成処理は加算方式で行われ、電源復帰時のチェックサムの判定処理は減算方式で行われる。そして、チェックサムの最終的な減算結果に基づいて、正常/異常の判定が行われる。このようなチェックサムの生成処理及び判定処理を行った場合、電源復帰時に再度チェックサムを生成して、該チェックサムを電断発生時のチェックサムと照合する処理が不要となる。この場合、ソースプログラム上において、照合命令コードを省略することができ、ソースプログラムの容量を低減することができる。この結果、本実施形態では、メインROM102において、照合命令コードの省略分に対応する空き容量を確保することができ、増えた空き容量を活用して、遊技性を高めることが可能になる。なお、上述の電断発生時のチェックサムの生成処理、及び、電源復帰時のチェックサムの判定処理で実行される「POP」命令は、スタックポインタ(SP)操作専用命令であり、ソースコード「POP DE」以外にもソースコード「POP HL」、「POP AF」等が存在する。 That is, in this embodiment, the checksum generation process at the time of power failure is performed by the addition method, and the checksum determination process at the time of power restoration is performed by the subtraction method. Then, normality/abnormality determination is made based on the final subtraction result of the checksum. When such checksum generation processing and determination processing are performed, there is no need to generate a checksum again when the power is restored and compare the checksum with the checksum at the time of power failure. In this case, the collation instruction code can be omitted from the source program, and the capacity of the source program can be reduced. As a result, in the present embodiment, it is possible to secure free space corresponding to the omission of the collation instruction code in the main ROM 102, and it is possible to utilize the increased free space to enhance game playability. Note that the "POP" instruction executed in the above-described checksum generation processing when power failure occurs and checksum determination processing when power is restored is a stack pointer (SP) dedicated instruction, and the source code " Besides "POP DE", there are source codes such as "POP HL" and "POP AF".

[メインCPUの制御によるパチスロのメイン処理]
次に、図74を参照して、メインCPU101の制御により実行されるパチスロ1のメイン処理(主要動作処理)について説明する。なお、図74は、メイン処理の手順を示すフローチャート(以下、メインフローという)である。
[Pachislot main processing controlled by main CPU]
Next, referring to FIG. 74, the main processing (main operation processing) of pachi-slot 1 executed under the control of main CPU 101 will be described. FIG. 74 is a flowchart (hereinafter referred to as main flow) showing the procedure of main processing.

まず、メインCPU101は、RAM初期化処理を行う(S201)。この処理では、メインCPU101は、図12Cに示すメインRAM103の遊技用RAM領域内の「一遊技終了時」のアドレスを、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用RAM領域の最終アドレスまでの情報を消去(クリア)する。なお、この範囲の格納領域は、例えば、内部当籤役格納領域や表示役格納領域などの1回の単位遊技(ゲーム)ごとにデータの消去が必要な格納領域である。 First, the main CPU 101 performs RAM initialization processing (S201). In this process, the main CPU 101 sets the address of "at the end of one game" in the game RAM area of the main RAM 103 shown in FIG. Erases (clears) information up to the final address. The storage area in this range is, for example, a storage area such as an internal winning combination storage area or a display combination storage area that requires erasing of data for each unit game (game).

次いで、メインCPU101は、メダル受付・スタートチェック処理を行う(S202)。この処理では、メインCPU101は、メダルセンサ(不図示)やスタートスイッチ79などの入力チェック処理等を行う。なお、メダル受付・スタートチェック処理の詳細については、後述の図75を参照しながら後で説明する。 Next, the main CPU 101 performs medal acceptance/start check processing (S202). In this processing, the main CPU 101 performs input check processing of the medal sensor (not shown), the start switch 79, and the like. Details of the medal reception/start check process will be described later with reference to FIG. 75 described later.

次いで、メインCPU101は、乱数取得処理を行う(S203)。この処理では、メインCPU101は、内部当籤役抽籤用の乱数値(0~65535:ハードラッチ乱数となる乱数回路110の乱数レジスタ0の値)やART関連の各種抽籤で用いられる演出用乱数値(0~65535:ソフトラッチ乱数となる乱数回路110の乱数レジスタ1~3の各値、0~255:ソフトラッチ乱数となる乱数回路110の乱数レジスタ4~7の各値)などを抽出し、該抽出した各種乱数値をメインRAM103に設けられた乱数値格納領域(不図示)に格納する。なお、乱数取得処理の詳細については、後述の図83を参照しながら後で説明する。 Next, the main CPU 101 performs random number acquisition processing (S203). In this process, the main CPU 101 generates a random number for the internal winning combination lottery (0 to 65535: the value of the random number register 0 of the random number circuit 110 that becomes a hard latch random number) and a random number for effect used in various lotteries related to ART ( 0 to 65535: each value of the random number registers 1 to 3 of the random number circuit 110 that becomes the soft latch random number, 0 to 255: each value of the random number registers 4 to 7 of the random number circuit 110 that becomes the soft latch random number), etc. Various extracted random numbers are stored in a random number storage area (not shown) provided in the main RAM 103 . The details of the random number acquisition process will be described later with reference to FIG. 83 described later.

次いで、メインCPU101は、内部抽籤処理を行う(S204)。この処理では、メインCPU101は、S203で抽出した乱数値(ハードラッチ乱数)に基づいた抽籤により内部当籤役の決定処理を行う。なお、内部抽籤処理の詳細については、後述の図84を参照しながら後で説明する。 Next, the main CPU 101 performs internal lottery processing (S204). In this process, the main CPU 101 performs a lottery process based on the random number (hard latch random number) extracted in S203 to determine the internal winning combination. Details of the internal lottery process will be described later with reference to FIG. 84 described later.

次いで、メインCPU101は、図柄設定処理を行う(S205)。この処理では、メインCPU101は、例えば、当り要求フラグステータス(フラグステータス情報)から内部当籤役を生成する処理、当り要求フラグデータの展開処理、当り要求フラグデータを当り要求フラグ格納領域を格納する処理等を行う。すなわち、メインCPU101は、複数の予め定められた図柄の組合せ(図17~図21参照)のうち、今回の単位遊技において、有効ライン上に停止表示することが許可される図柄の組合せを設定する処理を行う。 Next, the main CPU 101 performs symbol setting processing (S205). In this process, the main CPU 101 performs, for example, a process of generating an internal winning combination from the win request flag status (flag status information), a process of expanding the win request flag data, and a process of storing the win request flag data in the win request flag storage area. etc. That is, the main CPU 101 sets a combination of symbols that are permitted to be stopped and displayed on the active line in the current unit game, among a plurality of predetermined combinations of symbols (see FIGS. 17 to 21). process.

なお、詳細な制御は省略するが、メインCPU101は、S205の図柄設定処理において、ボーナス役(本実施形態では、RB)がすでに持越役格納領域(図26参照)に格納されている場合には、当該ボーナス役(本実施形態では、RB)を含めて、今回の単位遊技において、有効ライン上に停止表示することが許可される図柄の組合せを設定し、ボーナス役(本実施形態では、RB)が内部当籤役として決定された場合には、当該ボーナス役(本実施形態では、RB)を持越役として持越役格納領域(図26参照)に格納する処理を行う。また、この場合、この処理において、RT状態としてRT5状態をセットするようにしてもよい。 Although detailed control is omitted, the main CPU 101, in the symbol setting process of S205, when the bonus combination (in this embodiment, RB) is already stored in the carryover combination storage area (see FIG. 26), , including the bonus combination (RB in this embodiment), a combination of symbols that are allowed to be stopped and displayed on the activated line in the current unit game is set, and a bonus combination (RB in this embodiment) is set. ) is determined as the internal winning combination, the bonus combination (RB in this embodiment) is stored in the carryover combination storage area (see FIG. 26) as the carryover combination. In this case, the RT5 state may be set as the RT state in this process.

次いで、メインCPU101は、スタートコマンド生成格納処理を行う(S206)。
この処理では、メインCPU101は、副制御回路200に送信するスタートコマンドのデータを生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域(図67B参照)に保存する。通信データ格納領域に保存されたスタートコマンドは、後述の図113で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。なお、スタートコマンドは、遊技状態、内部当籤役、制御状態、その他ART機能に関する各種の情報等を特定する各パラメータを含んで構成される。
Next, the main CPU 101 performs start command generation and storage processing (S206).
In this process, the main CPU 101 generates start command data to be transmitted to the sub-control circuit 200, and stores the command data in the communication data storage area provided in the main RAM 103 (see FIG. 67B). The start command stored in the communication data storage area is transmitted from the main control circuit 90 to the sub control circuit 200 by communication data transmission processing in interrupt processing described later with reference to FIG. 113 . The start command includes various parameters specifying the game state, the internal winning combination, the control state, and various other information related to the ART function.

次いで、メインCPU101は、第2インターフェースボード制御処理を行う(S207)。なお、第2インターフェースボード制御処理は、メインRAM103の規定外用作業領域で実行される。第2インターフェースボード制御処理の詳細については、後述の図86を参照しながら後で説明する。 Next, the main CPU 101 performs second interface board control processing (S207). It should be noted that the second interface board control processing is executed in the non-regular work area of the main RAM 103 . Details of the second interface board control processing will be described later with reference to FIG. 86 described later.

次いで、メインCPU101は、状態別制御処理を行う(S208)。この処理では、メインCPU101は、主に、遊技の進行を管理する各種制御状態(図31~図55参照)に応じて、遊技開始時(すなわち、開始操作が行われ、当該単位遊技における内部当籤役等が確定したとき)に必要な上述した各種制御を行うための遊技開始時処理(スタート処理)を行う。 Next, the main CPU 101 performs state-specific control processing (S208). In this process, the main CPU 101 mainly controls the internal winning in the unit game at the start of the game (that is, when the start operation is performed, according to various control states (see FIGS. 31 to 55) for managing the progress of the game. A game start process (start process) is performed for performing the above-described various controls required when a winning combination or the like is determined.

次いで、メインCPU101は、リール停止初期設定処理を行う(S209)。この処理では、メインCPU101は、リール停止初期設定テーブル(不図示)を参照し、内部当籤役及び遊技状態に基づいて、引込優先順位テーブル選択テーブル番号、引込優先順位テーブル番号、停止テーブル番号を取得する処理や、ストップボタン未作動カウンタに「3」を格納する処理などを行う。 Next, the main CPU 101 performs reel stop initialization processing (S209). In this process, the main CPU 101 refers to a reel stop initial setting table (not shown), and acquires an attraction priority table selection table number, an attraction priority table number, and a stop table number based on the internal winning combination and game state. and store "3" in the stop button non-actuated counter.

次いで、メインCPU101は、リール回転開始処理を行う(S210)。この処理では、メインCPU101は、全リールの回転開始を要求する。そして、全リールの回転開始が要求されると、一定の周期(1.1172msec)で実行される後述の割込処理(後述の図113参照)により、3つのステッピングモータ(不図示)の駆動が制御され、左リール3L、中リール3C及び右リール3Rの回転が開始される。次いで、各リールは、その回転速度が定速度に達するまで加速制御され、その後、該定速度が維持されるように制御される。 Next, the main CPU 101 performs reel rotation start processing (S210). In this process, the main CPU 101 requests the start of rotation of all reels. When the start of rotation of all reels is requested, three stepping motors (not shown) are driven by an interrupt process (see FIG. 113, which will be described later) executed at a constant cycle (1.1172 msec). The rotation of the left reel 3L, middle reel 3C and right reel 3R is started. Next, each reel is controlled to accelerate until its rotational speed reaches a constant speed, and then controlled to maintain the constant speed.

次いで、メインCPU101は、リール回転開始コマンド生成格納処理を行う(S211)。この処理では、メインCPU101は、副制御回路200に送信するリール回転開始コマンドのデータを生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域(図67B参照)に保存する。通信データ格納領域に保存されたリール回転開始コマンドは、後述の図113で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。なお、リール回転開始コマンドは、リールの回転開始動作開始されたことを示すパラメータを含んで構成される。 Next, the main CPU 101 performs reel rotation start command generation and storage processing (S211). In this process, the main CPU 101 generates reel rotation start command data to be transmitted to the sub-control circuit 200, and stores the command data in the communication data storage area provided in the main RAM 103 (see FIG. 67B). The reel rotation start command stored in the communication data storage area is transmitted from the main control circuit 90 to the sub control circuit 200 by communication data transmission processing in interrupt processing described later with reference to FIG. 113 . The reel rotation start command includes a parameter indicating that the reel rotation start operation has been started.

次いで、メインCPU101は、引込優先順位格納処理を行う(S212)。この処理では、メインCPU101は、引込優先順位データを取得して、引込優先順位データ格納領域に格納する。なお、引込優先順位格納処理の詳細については、後述の図88を参照しながら後で説明する。 Next, the main CPU 101 performs attraction priority storage processing (S212). In this process, the main CPU 101 acquires the attraction priority data and stores it in the attraction priority data storage area. Details of the attraction priority order storing process will be described later with reference to FIG. 88 described later.

次いで、メインCPU101は、リール停止制御処理を行う(S213)。この処理では、メインCPU101は、左ストップボタン17L、中ストップボタン17C及び右ストップボタン17Rがそれぞれ押されたタイミングと内部当籤役とに基づいて該当するリールの回転の停止制御を行う。なお、リール停止制御処理の詳細については、後述の図96を参照しながら後で説明する。 Next, the main CPU 101 performs reel stop control processing (S213). In this process, the main CPU 101 performs control to stop rotation of the corresponding reel based on the timing at which the left stop button 17L, the middle stop button 17C and the right stop button 17R are pressed and the internal winning combination. The details of the reel stop control process will be described later with reference to FIG. 96, which will be described later.

次いで、メインCPU101は、入賞検索処理を行う(S214)。この処理では、メインCPU101は、図柄コード格納領域(図30参照)のデータを入賞作動フラグ格納領域(図25参照)に格納する。また、この処理では、メインCPU101は、有効ラインに表示役が表示されたか(すなわち、図17~図21に示した複数の予め定められた図柄の組合せのうちいずれの図柄の組合せが有効ラインに表示されたか)否かを判定し、その判定結果に基づいて、メダルの払出枚数をセットする。なお、入賞検索処理の詳細については、後述の図103を参照しながら後で説明する。 Next, the main CPU 101 performs winning search processing (S214). In this process, the main CPU 101 stores the data in the symbol code storage area (see FIG. 30) in the winning operation flag storage area (see FIG. 25). Also, in this process, the main CPU 101 determines whether a display combination is displayed on the activated line (that is, which combination of symbols among the plurality of predetermined symbol combinations shown in FIGS. 17 to 21 is displayed on the activated line). display), and based on the result of the determination, the number of medals to be paid out is set. Details of the winning search process will be described later with reference to FIG. 103 described later.

次いで、メインCPU101は、イリーガルヒットチェック処理を行う(S215)。
この処理では、メインCPU101は、当り要求フラグ(内部当籤役)と入賞作動フラグ(表示役)とを合成し、その合成結果に基づいてイリーガルヒットエラーの有無を判定する。なお、イリーガルヒットチェック処理の詳細については、後述の図105を参照しながら後で説明する。
Next, the main CPU 101 performs illegal hit check processing (S215).
In this process, the main CPU 101 synthesizes the win request flag (internal winning combination) and the winning action flag (display combination), and determines whether or not there is an illegal hit error based on the result of the combination. Details of the illegal hit check process will be described later with reference to FIG. 105 described later.

次いで、メインCPU101は、入賞チェック・メダル払出処理を行う(S216)。
この処理では、メインCPU101は、入賞作動コマンドの生成処理を行う。また、この処理では、メインCPU101は、S214において決定された表示役の払出枚数に基づいて、ホッパー装置51の駆動やクレジット枚数の更新を行い、メダルの払い出し処理を行う。なお、入賞チェック・メダル払出処理の詳細については、後述の図107を参照しながら後で説明する。
Next, the main CPU 101 performs winning check/medal payout processing (S216).
In this process, the main CPU 101 performs a process of generating a winning operation command. Also, in this process, the main CPU 101 drives the hopper device 51 and updates the number of credits based on the number of payouts for the display combination determined in S214, and pays out medals. The details of the winning check/medal payout process will be described later with reference to FIG. 107 described later.

次いで、メインCPU101は、ボーナスチェック処理を行う(S217)。この処理では、メインCPU101は、ボーナス状態の作動及び終了を制御する。なお、ボーナスチェック処理の詳細については、後述の図111を参照しながら後で説明する。 Next, the main CPU 101 performs bonus check processing (S217). In this process, the main CPU 101 controls activation and termination of the bonus state. The details of the bonus check process will be described later with reference to FIG. 111, which will be described later.

次いで、メインCPU101は、RTチェック処理を行う(S218)。この処理では、メインCPU101は、有効ライン上に停止表示された図柄組合せ等に基づいてRT状態の移行制御を行う。なお、RTチェック処理の詳細については、後述の図112を参照しながら後で説明する。 Next, the main CPU 101 performs RT check processing (S218). In this process, the main CPU 101 performs RT state transition control based on the combination of symbols stopped and displayed on the active line. Details of the RT check process will be described later with reference to FIG. 112 described later.

次いで、メインCPU101は、遊技終了時状態別制御処理を行う(S219)。この処理では、メインCPU101は、遊技の進行を管理する各種制御状態(図31~図55参照)に応じて、遊技終了時(すなわち、全てのリールが停止して表示される図柄の組合せ等が確定したとき)に必要な上述した各種制御を行うための遊技終了時処理(すなわち、全停止後の処理)を行う。そして、S219の処理後(一遊技終了後)、メインCPU101は、処理をS201の処理に戻す。 Next, the main CPU 101 performs a state-specific control process at the end of the game (S219). In this process, the main CPU 101 determines the combination of symbols to be displayed when the game ends (that is, when all the reels are stopped) according to various control states (see FIGS. 31 to 55) for managing the progress of the game. When the game is confirmed), the game end processing (that is, the processing after the complete stop) for performing the above-described various necessary controls is performed. Then, after the process of S219 (after one game is finished), the main CPU 101 returns the process to the process of S201.

[メダル受付・スタートチェック処理]
次に、図75及び図76を参照して、メインフロー(図74参照)中のS202で行うメダル受付・スタートチェック処理について説明する。なお、図75は、メダル受付・スタートチェック処理の手順を示すフローチャートであり、図76は、メダル受付・スタートチェック処理中のS231~S233の処理を実行するためのソースプログラムの一例を示す図である。
[Medal reception/start check processing]
Next, referring to FIGS. 75 and 76, the medal acceptance/start check process performed at S202 in the main flow (see FIG. 74) will be described. FIG. 75 is a flow chart showing the procedure of the medal reception/start check process, and FIG. 76 is a diagram showing an example of a source program for executing the processes of S231 to S233 during the medal reception/start check process. be.

まず、メインCPU101は、自動投入メダルカウンタの値が「0」であるか否か(自動投入要求はあるか否か)を判別する(S221)。なお、この処理において、自動投入メダルカウンタが「1」以上であるときは、メインCPU101は、自動投入要求があると判別する。また、自動投入メダルカウンタは、前回の単位遊技において再遊技(リプレイ)に係る表示役が成立したか否かを識別するためのデータである。再遊技に係る表示役が成立したときには、前回の単位遊技において投入された枚数分のメダルが自動投入メダルカウンタに自動的に投入される。 First, the main CPU 101 determines whether or not the value of the automatic insertion medal counter is "0" (whether or not there is an automatic insertion request) (S221). In this process, when the automatic insertion medal counter is "1" or more, the main CPU 101 determines that there is an automatic insertion request. Further, the automatically inserted medal counter is data for identifying whether or not a display combination relating to replay has been established in the previous unit game. When a display combination related to the replay is established, the medals of the number inserted in the previous unit game are automatically inserted into the automatic insertion medal counter.

S221において、メインCPU101が、自動投入メダルカウンタの値が「0」であると判別したとき(S221がYES判定の場合)、メインCPU101は、後述のS225の処理を行う。 In S221, when the main CPU 101 determines that the value of the automatically inserted medal counter is "0" (if determined as YES in S221), the main CPU 101 performs the processing of S225, which will be described later.

一方、S221において、メインCPU101が、自動投入メダルカウンタの値が「0」でないと判別したとき(S221がNO判定の場合)、メインCPU101は、メダル投入処理を行う(S222)。この処理では、メインCPU101は、メダル投入コマンドの生成格納処理やメダル投入枚数のLED点灯制御処理などを行う。なお、メダル投入処理の詳細については、後述の図77を参照しながら後で説明する。 On the other hand, when the main CPU 101 determines in S221 that the value of the automatically inserted medal counter is not "0" (NO determination in S221), the main CPU 101 performs medal insertion processing (S222). In this process, the main CPU 101 performs processing for generating and storing medal insertion commands, LED lighting control processing for the number of inserted medals, and the like. The details of the medal insertion process will be described later with reference to FIG. 77 which will be described later.

次いで、メインCPU101は、自動投入メダルカウンタの値を1減算する(S223)。次いで、減算後の自動投入メダルカウンタの値が「0」であるか否かを判別する(S224)。 Next, the main CPU 101 subtracts 1 from the value of the automatically inserted medal counter (S223). Next, it is determined whether or not the value of the automatically inserted medal counter after subtraction is "0" (S224).

S224において、メインCPU101が、自動投入メダルカウンタの値が「0」でないと判別したとき(S224がNO判定の場合)、メインCPU101は、処理をS222の処理に戻し、S222以降の処理を繰り返す。 In S224, when the main CPU 101 determines that the value of the automatically inserted medal counter is not "0" (NO determination in S224), the main CPU 101 returns the processing to S222, and repeats the processing after S222.

一方、S224において、メインCPU101が、自動投入メダルカウンタの値が「0」であると判別したとき(S224がYES判定の場合)、又は、S221がYES判定の場合、メインCPU101は、メダル補助収納庫スイッチチェック処理を行う(S225)。この処理では、メインCPU101は、メダル補助収納庫スイッチ75のオン/オフ状態に基づいて、メダル補助収納庫52がメダルで満杯になっているか否かを検出する。 On the other hand, when the main CPU 101 determines in S224 that the value of the automatically inserted medal counter is "0" (if the determination in S224 is YES), or if the determination in S221 is YES, the main CPU 101 assists medal storage. A storage switch check process is performed (S225). In this process, the main CPU 101 detects whether or not the auxiliary medal storage box 52 is full of medals based on the on/off state of the auxiliary medal storage box switch 75 .

次いで、メインCPU101は、メダル投入状態チェック処理を行う(S226)。次いで、メインCPU101は、メダル投入状態チェック処理の結果に基づいて、メダル投入可能な状態であるか否かを判別する(S227)。 Next, the main CPU 101 performs medal insertion state check processing (S226). Next, the main CPU 101 determines whether or not it is possible to insert medals based on the result of the medal insertion state check process (S227).

S227において、メインCPU101が、メダル投入可能な状態でないと判別したとき(S227がNO判定の場合)、メインCPU101は、後述のS231の処理を行う。 When the main CPU 101 determines in S227 that medals cannot be inserted (if the determination in S227 is NO), the main CPU 101 performs the processing of S231, which will be described later.

一方、S227において、メインCPU101が、メダル投入可能な状態であると判別したとき(S227がYES判定の場合)、メインCPU101は、メダル投入チェック処理を行う(S228)。この処理では、メインCPU101は、例えば、メダルセンサ入力状態に基づいて、メダルが正常に通過したか否かの判定処理や、規定数を超えてメダル投入が行われた場合に該メダルをクレジットする処理などを行う。なお、メダル投入チェック処理の詳細については、後述の図79を参照しながら後で説明する。 On the other hand, when the main CPU 101 determines in S227 that medals can be inserted (if determined as YES in S227), the main CPU 101 performs medal insertion check processing (S228). In this process, for example, the main CPU 101 determines whether or not the medals have passed normally based on the input state of the medal sensor, and credits the medals when the number of medals inserted exceeds a specified number. processing, etc. The details of the medal insertion check process will be described later with reference to FIG. 79 which will be described later.

次いで、メインCPU101は、メダル投入チェック処理の結果に基づいて、メダル投入又はクレジット可能な状態であるか否かを判別する(S229)。 Next, the main CPU 101 determines whether or not it is possible to insert medals or credit based on the result of the medal insertion check process (S229).

S229において、メインCPU101が、メダル投入又はクレジット可能な状態であると判別したとき(S229がYES判定の場合)、メインCPU101は、後述のS231の処理を行う。一方、S229において、メインCPU101が、メダル投入又はクレジット可能な状態でないと判別したとき(S229がNO判定の場合)、メインCPU101は、メダル受付禁止の処理を行う(S230)。この処理により、セレクタ66(図4参照)のソレノイドの駆動が行われず、投入されたメダルがメダル払出口24から排出される。 When the main CPU 101 determines in S229 that medals can be inserted or credit is possible (if determined as YES in S229), the main CPU 101 performs the processing of S231, which will be described later. On the other hand, when the main CPU 101 determines in S229 that medal insertion or credit is not possible (NO determination in S229), the main CPU 101 performs medal acceptance prohibition processing (S230). By this process, the solenoid of the selector 66 (see FIG. 4) is not driven, and the inserted medals are ejected from the medal payout opening 24 .

S230の処理後、S227がNO判定の場合、又は、S229がYES判定の場合、メインCPU101は、現在のメダルの投入枚数が遊技可能開始枚数であるか否かを判別する(S231)。なお、本実施形態では、遊技状態にかかわらず遊技開始可能枚数は3枚に設定されている。 After the processing of S230, if the determination in S227 is NO, or if the determination in S229 is YES, the main CPU 101 determines whether or not the current number of inserted medals is the playable start number (S231). In this embodiment, the number of cards that can be played is set to three regardless of the game state.

S231において、メインCPU101が、現在のメダルの投入枚数が遊技可能開始枚数であると判別したとき(S231がYES判定の場合)、メインCPU101は、後述のS234の処理を行う。一方、S231において、メインCPU101が、現在のメダルの投入枚数が遊技可能開始枚数でないと判別したとき(S231がNO判定の場合)、メインCPU101は、メダル投入があるか否かを判別する(S232)。 In S231, when the main CPU 101 determines that the current number of inserted medals is the game start number (if the determination in S231 is YES), the main CPU 101 performs the processing of S234, which will be described later. On the other hand, when the main CPU 101 determines in S231 that the current number of inserted medals is not the number of games that can be played (NO determination in S231), the main CPU 101 determines whether or not medals have been inserted (S232). ).

S232において、メインCPU101が、メダル投入があると判別したとき(S232がYES判定の場合)、メインCPU101は、処理をS226に戻し、S226以降の処理を繰り返す。一方、S232において、メインCPU101が、メダル投入がないと判別したとき(S232がNO判定の場合)、メインCPU101は、図60で説明した設定変更確認処理を行う(S233)。この処理では、メインCPU101は、設定確認開始時の設定変更コマンドの生成格納処理などを行う。 In S232, when the main CPU 101 determines that medals have been inserted (when S232 determines YES), the main CPU 101 returns the processing to S226, and repeats the processing from S226. On the other hand, when the main CPU 101 determines in S232 that medals have not been inserted (when the determination in S232 is NO), the main CPU 101 performs the setting change confirmation process described with reference to FIG. 60 (S233). In this process, the main CPU 101 performs a process of generating and storing a setting change command at the start of setting confirmation.

S233の処理後又はS231がYES判定の場合、メインCPU101は、スタートスイッチ79がオン状態であるか否かを判別する(S234)。 After the process of S233 or when the determination in S231 is YES, the main CPU 101 determines whether or not the start switch 79 is on (S234).

S234において、メインCPU101が、スタートスイッチ79がオン状態でないと判別したとき(S234がNO判定の場合)、メインCPU101は、処理をS226に戻し、S226以降の処理を繰り返す。 In S234, when the main CPU 101 determines that the start switch 79 is not in the ON state (NO determination in S234), the main CPU 101 returns the process to S226, and repeats the processes from S226.

一方、S234において、メインCPU101が、スタートスイッチ79がオン状態であると判別したとき(S234がYES判定の場合)、メインCPU101は、メダル受付禁止の処理を行う(S235)。この処理により、セレクタ66(図4参照)のソレノイドの駆動が行われず、投入されたメダルがメダル払出口24から排出される。そして、S235の処理後、メインCPU101は、メダル受付・スタートチェック処理を終了し、処理をメインフロー(図74参照)のS203に移す。 On the other hand, when the main CPU 101 determines in S234 that the start switch 79 is in the ON state (when the determination in S234 is YES), the main CPU 101 performs medal reception prohibition processing (S235). By this process, the solenoid of the selector 66 (see FIG. 4) is not driven, and the inserted medals are ejected from the medal payout opening 24 . After the process of S235, the main CPU 101 ends the medal acceptance/start check process, and shifts the process to S203 of the main flow (see FIG. 74).

本実施形態では、上述のようにしてメダル受付・スタートチェック処理が行われる。そして、上述したメダル受付・スタートチェック処理中のS231~S233の処理は、メインCPU101が、図76のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中でも、S233の処理では、メインCPU101専用命令コードである「CALLF」命令により、処理を設定変更確認処理の実行プログラムのアドレス「SB_WVSC_00」にジャンプさせ、図60及び図61で説明した設定変更確認処理を行う。 In the present embodiment, medal reception/start check processing is performed as described above. The processing of S231 to S233 in the above-described medal reception/start check processing is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. Among them, in the process of S233, the process is jumped to the address "SB_WVSC_00" of the execution program of the setting change confirmation process by the "CALLF" instruction, which is the instruction code dedicated to the main CPU 101, and the setting change confirmation explained in FIGS. 60 and 61 is executed. process.

そして、上述したメダル受付・スタートチェック処理中のS233の処理、すなわち、設定変更確認処理は、遊技状態に関係なく実行される。それゆえ、本実施形態では、遊技状態に関係なく、すなわち、遊技状態がボーナス状態(特賞作動状態)であっても、設定値及びホールメニュー(各種履歴データ(エラー、電断履歴等))を確認することができ、ゴト等の不正行為を抑制することができる。 Then, the process of S233 during the above-described medal reception/start check process, that is, the setting change confirmation process is executed regardless of the game state. Therefore, in this embodiment, regardless of the game state, that is, even if the game state is a bonus state (special prize operation state), the set value and hall menu (various history data (error, power failure history, etc.)) Therefore, it is possible to suppress fraudulent acts such as goto.

[メダル投入処理]
次に、図77及び図78を参照して、メダル受付・スタートチェック処理(図75参照)中のS222で行うメダル投入処理について説明する。なお、図77は、メダル投入処理の手順を示すフローチャートであり、図78は、メダル投入処理を実行するためのソースプログラムの一例を示す図である。
[Medal insertion process]
Next, referring to FIGS. 77 and 78, the medal insertion process performed at S222 during the medal reception/start check process (see FIG. 75) will be described. 77 is a flow chart showing the procedure of the medal insertion process, and FIG. 78 is a diagram showing an example of a source program for executing the medal insertion process.

まず、メインCPU101は、メダルカウンタの値に「1」を加算する(S241)。
なお、メダルカウンタは、メダルの投入枚数をカウント(計数)するためのカウンタであり、メインRAM103に設けられる。
First, the main CPU 101 adds "1" to the value of the medal counter (S241).
Note that the medal counter is a counter for counting the number of inserted medals, and is provided in the main RAM 103 .

次いで、メインCPU101は、メダル投入コマンド生成格納処理を行う(S242)。この処理では、メインCPU101は、副制御回路200に送信するメダル投入コマンドのデータを生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域(図67B参照)に保存する。通信データ格納領域に保存されたメダル投入コマンドは、後述の図113で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。すなわち、メダル投入コマンドは、メダルが1枚投入される度に、主制御回路90から副制御回路200に送信される。なお、メダル投入コマンドは、投入枚数等を特定するためのパラメータを含んで構成される。 Next, the main CPU 101 performs medal insertion command generation and storage processing (S242). In this process, the main CPU 101 generates medal insertion command data to be transmitted to the sub-control circuit 200, and stores the command data in the communication data storage area provided in the main RAM 103 (see FIG. 67B). The medal insertion command stored in the communication data storage area is transmitted from the main control circuit 90 to the sub control circuit 200 by communication data transmission processing in interrupt processing described later with reference to FIG. 113 . That is, the medal insertion command is transmitted from the main control circuit 90 to the sub-control circuit 200 each time one medal is inserted. Note that the medal insertion command includes parameters for specifying the number of inserted medals and the like.

次いで、メインCPU101は、LED82(図7参照)に含まれるメダル投入枚数表示用の第1~第3LEDを消灯させる(S243)。次いで、メインCPU101は、メダル投入枚数(メダルカウンタの値)に基づいて、該メダル投入枚数に対応するLED点灯データ(点灯制御データ)を算出する(S244)。この処理において、例えば、メダル投入枚数が1枚である場合には、メダル投入枚数表示用の第1LEDのみを点灯させるLED点灯データが算出され、また、例えば、メダル投入枚数が3枚である場合には、メダル投入枚数表示用の第1~第3LEDの全てを点灯させるLED点灯データが算出される。なお、このLED点灯データの算出手法については、後で詳述する。 Next, the main CPU 101 extinguishes the first to third LEDs for displaying the number of inserted medals included in the LED 82 (see FIG. 7) (S243). Next, the main CPU 101 calculates LED lighting data (lighting control data) corresponding to the number of inserted medals (value of the medal counter) based on the number of inserted medals (S244). In this process, for example, when the number of inserted medals is one, LED lighting data for lighting only the first LED for displaying the number of inserted medals is calculated. , LED lighting data for lighting all of the first to third LEDs for displaying the number of inserted medals is calculated. A method for calculating the LED lighting data will be described in detail later.

次いで、メインCPU101は、算出されたLED点灯データを用いて、対応するメダル投入枚数表示用のLEDを点灯させる(S245)。そして、S245の処理後、メインCPU101は、メダル投入処理を終了し、処理をメダル受付・スタートチェック処理(図75参照)のS223に移す。 Next, the main CPU 101 uses the calculated LED lighting data to light the corresponding LED for displaying the number of inserted medals (S245). After the process of S245, the main CPU 101 ends the medal insertion process, and shifts the process to S223 of the medal reception/start check process (see FIG. 75).

本実施形態では、上述のようにしてメダル投入処理が行われる。なお、上述したメダル投入処理は、メインCPU101が、図78のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中でS244の処理では、メダル投入枚数表示用のLED点灯データがテーブルを参照したループ処理でなく、演算処理により生成される。この演算処理は、メインCPU101が図78に示すソースプログラム中のソースコード「LD A,L」~「OR L」を順次実行することにより行われる。 In this embodiment, the medal insertion process is performed as described above. The medal insertion process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. Among them, in the process of S244, the LED lighting data for displaying the number of inserted medals is generated not by the loop process referring to the table but by the arithmetic process. This arithmetic processing is performed by the main CPU 101 sequentially executing the source codes "LD A, L" to "OR L" in the source program shown in FIG.

この演算処理では、まず、ソースコード「LD A,L」の実行により、Lレジスタに格納されたメダル投入枚数のデータがAレジスタに格納される。例えば、メダル投入枚数が3枚である場合には、「00000011B」(10進数で「3」)がAレジスタに格納される。なお、本実施形態において、1バイトデータを「********B」と記すが、最後の文字「B」は、文字「B」の前に示された「0」又は「1」がビットデータであることを意味する。 In this arithmetic processing, first, the data of the number of inserted medals stored in the L register is stored in the A register by executing the source code "LD A, L". For example, when the number of inserted medals is 3, "00000011B" (decimal "3") is stored in the A register. In this embodiment, 1-byte data is written as "****B", but the last character "B" is the "0" or "1" shown before the character "B". ” means that it is bit data.

次いで、ソースコード「ADD A,A」の実行により、Aレジスタに格納されたデータにAレジスタに格納されたデータが加算され、該加算結果がAレジスタに格納される。
例えば、この「ADD」命令の実行前の時点でAレジスタに格納されているデータが「00000011B」である場合(メダル投入枚数が3枚である場合)、この「ADD」命令により、加算結果となる「00000110B」がAレジスタに格納される。
Next, by executing the source code "ADD A, A", the data stored in the A register is added to the data stored in the A register, and the addition result is stored in the A register.
For example, if the data stored in the A register before execution of this "ADD" command is "00000011B" (when the number of inserted medals is three), this "ADD" command will result in the addition and "00000110B" is stored in the A register.

次いで、ソースコード「DEC A」の実行により、Aレジスタに格納されているデータが1減算され、該減算結果がAレジスタに格納される。例えば、この「DEC」命令の実行前の時点でAレジスタに格納されているデータが「00000110B」である場合、この「DEC」命令により、減算結果となる「00000101B」がAレジスタに格納される。 Next, by executing the source code "DEC A", 1 is subtracted from the data stored in the A register, and the subtraction result is stored in the A register. For example, if the data stored in the A register before execution of the "DEC" instruction is "00000110B", the "DEC" instruction causes the subtraction result "00000101B" to be stored in the A register. .

次いで、ソースコード「OR L」の実行により、Lレジスタに格納されているデータ(メダル投入枚数)とAレジスタに格納されているデータとの論理和演算が行われ、該演算結果がAレジスタに格納される。例えば、この「OR」命令の実行前の時点でAレジスタに格納されているデータが「00000101B」であり、Lレジスタに格納されているデータが「00000011B」である場合(メダル投入枚数が3枚である場合)、この「OR」命令により、両データの論理和演算の結果となる「00000111B」がAレジスタに格納される。そして、「OR」命令の実行によりAレジスタに格納されたデータが、メダル投入枚数表示用のLED点灯データ(メダル投入LEDの点灯状態を示すデータ)となる。 Next, by executing the source code "OR L", the data stored in the L register (number of medals inserted) and the data stored in the A register are ORed, and the result of the operation is stored in the A register. Stored. For example, if the data stored in the A register is "00000101B" and the data stored in the L register is "00000011B" before the "OR" command is executed (the number of inserted medals is 3). ), this "OR" instruction stores "00000111B", which is the result of the OR operation of both data, in the A register. Then, the data stored in the A register by executing the "OR" command becomes the LED lighting data for displaying the number of inserted medals (data indicating the lighting state of the inserted medal LED).

例えば、メダル投入枚数が3枚である場合には、上述のように、S244のメダル投入枚数表示用のLED点灯データの算出処理により、最終的な算出結果「00000111B」がメダル投入枚数表示用のLED点灯データとなる。そして、本実施形態では、最終的に算出されたLED点灯データのビット0の「1/0」が1枚目のメダル投入枚数表示用のLED(第1LED)への出力ポートの「オン/オフ」状態に対応し、ビット1の「1/0」が2枚目のメダル投入枚数表示用のLED(第2LED)への出力ポートの「オン/オフ」状態に対応し、ビット2の「1/0」が3枚目のメダル投入枚数表示用のLED(第3LED)への出力ポートの「オン/オフ」状態に対応する。それゆえ、メダル投入枚数が3枚である場合には、上述のように、LED点灯データとして「00000111B」が生成されるので、メダル投入枚数表示用の第1~第3LEDの全ての出力ポートがオン状態にセットされ、メダル投入枚数表示用の第1~第3LEDが全て点灯状態となる。 For example, when the number of inserted medals is three, as described above, the final calculation result "00000111B" for displaying the number of inserted medals is obtained by the calculation processing of the LED lighting data for displaying the number of inserted medals in S244. It becomes LED lighting data. In this embodiment, "1/0" of bit 0 of the finally calculated LED lighting data is "on/off" of the output port to the LED (first LED) for displaying the number of inserted medals for the first sheet. ” state, bit 1 “1/0” corresponds to the “on/off” state of the output port to the LED (second LED) for displaying the number of inserted medals for the second medal, and bit 2 “1”. /0” corresponds to the “on/off” state of the output port to the LED for displaying the number of inserted medals (third LED). Therefore, when the number of inserted medals is three, as described above, "00000111B" is generated as the LED lighting data, so that all the output ports of the first to third LEDs for displaying the number of inserted medals are turned on. It is set to the ON state, and the first to third LEDs for displaying the number of inserted medals are all turned on.

上述のようにしてメダル投入枚数表示用のLED点灯データを演算処理により生成した場合、メダル投入枚数表示用のLED点灯データを生成する際に参照するテーブルデータが不要となるのでメインROM102のテーブル領域の空き容量を増やすことができるとともに、プログラムの容量増を最小限に抑えることができる。すなわち、本実施形態の上述したメダル投入処理では、メダル投入LED表示の処理を効率化することができるとともに、メインROM102の空き容量を確保し(増やし)、該増えた空き領域を活用して、遊技性を高めることが可能になる。 When the LED lighting data for displaying the number of inserted medals is generated by arithmetic processing as described above, the table data to be referred to when generating the LED lighting data for displaying the number of inserted medals is unnecessary. It is possible to increase the free space of the program and minimize the increase in the capacity of the program. That is, in the above-described medal insertion process of the present embodiment, it is possible to improve the efficiency of the medal insertion LED display process, secure (increase) the free space of the main ROM 102, and utilize the increased free space. It becomes possible to enhance playability.

[メダル投入チェック処理]
次に、図79及び図80を参照して、メダル受付・スタートチェック処理(図75参照)中のS228で行うメダル投入チェック処理について説明する。なお、図79は、メダル投入チェック処理の手順を示すフローチャートであり、図80は、メダル投入チェック処理中のS255~S258の処理を実行するためのソースプログラムの一例を示す図である。
[Medal insertion check process]
Next, referring to FIGS. 79 and 80, the medal insertion check process performed at S228 during the medal reception/start check process (see FIG. 75) will be described. 79 is a flow chart showing the procedure of the medal insertion check process, and FIG. 80 is a diagram showing an example of a source program for executing the processes of S255 to S258 during the medal insertion check process.

まず、メインCPU101は、再遊技中であるか否かを判別する(S251)。 First, the main CPU 101 determines whether or not the game is being played again (S251).

S251において、メインCPU101が、再遊技中であると判別したとき(S251がYES判定の場合)、メインCPU101は、メダル投入チェック処理を終了し、処理をメダル受付・スタートチェック処理(図75参照)のS229に移す。 In S251, when the main CPU 101 determines that the game is being played again (if determined as YES in S251), the main CPU 101 ends the medal insertion check process, and proceeds to the medal acceptance/start check process (see FIG. 75). to S229.

一方、S251において、メインCPU101が、再遊技中でないと判別したとき(S251がNO判定の場合)、メインCPU101は、メダル受付許可を行う(S252)。この処理では、セレクタ66(図4参照)のソレノイドの駆動が行われ、メダル投入口24から投入されたメダルが受け入れられる。受け入れられたメダルは計数されてからホッパー装置51へ案内される。 On the other hand, when the main CPU 101 determines in S251 that the game is not being played again (if the determination in S251 is NO), the main CPU 101 permits receipt of medals (S252). In this process, the solenoid of the selector 66 (see FIG. 4) is driven, and medals inserted from the medal slot 24 are accepted. The accepted medals are counted and then guided to the hopper device 51 .

次いで、メインCPU101は、ベットボタンチェック処理を行う(S253)。この処理では、メインCPU101は、BETスイッチ77のオン/オフ状態に基づいて、ベットボタン(MAXベットボタン15a又は1ベットボタン15b)の操作が行われたか否かを判別する。次いで、メインCPU101は、S253のベットボタンチェック処理の結果に基づいて、ベット動作が完了したか否かを判別する(S254)。 Next, the main CPU 101 performs bet button check processing (S253). In this process, the main CPU 101 determines whether or not the bet button (MAX bet button 15a or 1 bet button 15b) has been operated based on the on/off state of the BET switch 77 . Next, the main CPU 101 determines whether or not the bet operation is completed based on the result of the bet button check process of S253 (S254).

S254において、メインCPU101が、ベット動作が完了したと判別したとき(S254がYES判定の場合)、メインCPU101は、メダル投入チェック処理を終了し、処理をメダル受付・スタートチェック処理(図75参照)のS229に移す。 In S254, when the main CPU 101 determines that the betting operation is completed (if determined as YES in S254), the main CPU 101 ends the medal insertion check process, and proceeds to the medal acceptance/start check process (see FIG. 75). to S229.

一方、S254において、メインCPU101が、ベット動作が完了していないと判別したとき(S254がNO判定の場合)、メインCPU101は、現処理時のメダルセンサ入力状態(遊技媒体の受付状態)と、前回処理時のメダルセンサ入力状態とを取得する(S255)。なお、メダルセンサ入力状態は、メダル投入口24に受け入れられたメダルのセレクタ66内の通過状況を示す情報であり、セレクタ66に入口及び出口に設けられた各メダルセンサ(不図示)の検知結果により生成される。 On the other hand, when the main CPU 101 determines in S254 that the betting operation has not been completed (when the determination in S254 is NO), the main CPU 101 changes the medal sensor input state (game media acceptance state) during the current process, The medal sensor input state at the time of the previous processing is acquired (S255). The medal sensor input state is information indicating the passing status of the medal received in the medal insertion slot 24 in the selector 66, and is the detection result of each medal sensor (not shown) provided at the entrance and exit of the selector 66. Generated by

本実施形態では、メダルセンサ入力状態は、1バイト(8ビット)のデータで表され、セレクタ66の出口にメダルの通過方向に並んで設けられた上流側の第1メダルセンサ(不図示)の検知結果がビット0の情報(「0」又は「1」)に対応し、下流側の第2メダルセンサ(不図示)の検知結果がビット1の情報(「0」又は「1」)に対応する。第1メダルセンサによりメダルの通過が検知された場合には、ビット0に「1」がセットされ、第2メダルセンサによりメダルの通過が検知された場合には、ビット1に「1」がセットされる。それゆえ、メダルセンサ入力状態「00000000B」は、メダル通過前又は通過後(通過時)の状態を示し、メダルセンサ入力状態「00000001B」は、メダル通過開始時の状態を示し、メダルセンサ入力状態「00000011B」は、メダル通過中の状態を示し、メダルセンサ入力状態「00000010B」は、メダル通過完了直前の状態を示す。 In this embodiment, the input state of the medal sensor is represented by 1-byte (8-bit) data, and the first medal sensor (not shown) on the upstream side provided side by side in the passage direction of the medals at the exit of the selector 66 The detection result corresponds to bit 0 information (“0” or “1”), and the detection result of the downstream second medal sensor (not shown) corresponds to bit 1 information (“0” or “1”). do. When the passage of medals is detected by the first medal sensor, bit 0 is set to "1", and when the passage of medals is detected by the second medal sensor, bit 1 is set to "1". be done. Therefore, the medal sensor input state "00000000B" indicates the state before or after passing the medal (at the time of passage), and the medal sensor input state "00000001B" indicates the state at the start of passage of the medal. 00000011B" indicates the state during medal passage, and the medal sensor input state "00000010B" indicates the state immediately before completion of passage of medals.

次いで、メインCPU101は、現処理時のメダルセンサ入力状態が前回処理時のメダルセンサ入力状態から変化したか否かを判別する(S256)。 Next, the main CPU 101 determines whether or not the medal sensor input state during the current process has changed from the medal sensor input state during the previous process (S256).

S256において、メインCPU101が、現処理時のメダルセンサ入力状態が前回処理時のメダルセンサ入力状態から変化していないと判別したとき(S256がNO判定の場合)、メインCPU101は、後述のS261の処理を行う。 In S256, when the main CPU 101 determines that the medal sensor input state during the current process has not changed from the medal sensor input state during the previous process (if the determination in S256 is NO), the main CPU 101 executes the process of S261, which will be described later. process.

一方、S256において、メインCPU101が、現処理時のメダルセンサ入力状態が前回処理時のメダルセンサ入力状態から変化したと判別したとき(S256がYES判定の場合)、メインCPU101は、前回処理時のメダルセンサ入力状態に基づいて、演算処理により、現処理時で得られるメダルセンサ入力状態の正常値(正常変化値)を生成する(S257)。 On the other hand, when the main CPU 101 determines in S256 that the medal sensor input state during the current process has changed from the medal sensor input state during the previous process (if the determination is YES in S256), the main CPU 101 determines that the medal sensor input state during the previous process Based on the medal sensor input state, a normal value (normal change value) of the medal sensor input state obtained at the time of the current processing is generated by arithmetic processing (S257).

なお、この処理において、前回処理時のメダルセンサ入力状態が「00000000B」である場合(第1及び第2メダルセンサがともにメダル未検知である場合)には、メダルセンサ入力状態の正常変化値として「00000001B」(第1メダルセンサがメダル検知であり、第2メダルセンサがメダル未検知である場合)が生成され、前回処理時のメダルセンサ入力状態が「00000001B」である場合には、メダルセンサ入力状態の正常変化値として「00000011B」(第1及び第2メダルセンサがともにメダル検知である場合)が生成される。また、この処理において、前回処理時のメダルセンサ入力状態が「00000011B」である場合には、メダルセンサ入力状態の正常変化値として「00000010B」(第1メダルセンサがメダル未検知であり、第2メダルセンサがメダル検知である場合)が生成され、前回処理時のメダルセンサ入力状態が「00000010B」である場合には、メダルセンサ入力状態の正常変化値として「00000000B」(第1及び第2メダルセンサがともにメダル未検知である場合)が生成される。なお、メダルセンサ入力状態の正常変化値の生成(算出)手法については後で詳述する。 In this process, when the medal sensor input state at the time of the previous processing is "00000000B" (when both the first and second medal sensors have not detected medals), the normal change value of the medal sensor input state is "00000001B" (when the first medal sensor has detected medals and the second medal sensor has not detected medals) is generated, and when the medal sensor input state at the time of the previous processing is "00000001B", the medal sensor "00000011B" (when both the first and second medal sensors detect medals) is generated as the normal change value of the input state. Also, in this process, when the medal sensor input state at the time of the previous process is "00000011B", the normal change value of the medal sensor input state is "00000010B" (the first medal sensor has not detected medals, the second If the medal sensor detects medals) is generated, and if the medal sensor input state at the time of the previous process is "00000010B", "00000000B" (the first and second medal If both sensors are medal undetected) is generated. A method of generating (calculating) the normal change value of the medal sensor input state will be described in detail later.

次いで、メインCPU101は、現処理時のメダルセンサ入力状態がS257で生成された正常変化値と同じであるか否かを判別する(S258)。なお、この判定処理では、メダル逆行エラーの発生の有無が判定され、S258の判定条件が満たされない場合には、メインCPU101は、メダル逆行エラーが発生したと判定する。 Next, the main CPU 101 determines whether or not the medal sensor input state during the current process is the same as the normal change value generated in S257 (S258). In this determination process, it is determined whether or not a medal retrograde error has occurred. If the determination condition of S258 is not satisfied, the main CPU 101 determines that a medal retrograde error has occurred.

S258において、メインCPU101が、現処理時のメダルセンサ入力状態がS257で生成された正常変化値と同じでないと判別したとき(S258がNO判定の場合)、メインCPU101は、後述のS262の処理を行う。 When the main CPU 101 determines in S258 that the medal sensor input state during the current process is not the same as the normal change value generated in S257 (if the determination in S258 is NO), the main CPU 101 executes the process of S262, which will be described later. conduct.

一方、S258において、メインCPU101が、現処理時のメダルセンサ入力状態がS257で生成された正常変化値と同じであると判別したとき(S258がYES判定の場合)、メインCPU101は、現処理時のメダルセンサ入力状態がメダル通過時の状態(「00000000B」)であるか否かを判別する(S259)。S259において、メインCPU101が、現処理時のメダルセンサ入力状態がメダル通過時の状態であると判別したとき(S259がYES判定の場合)、メインCPU101は、後述のS263の処理を行う。 On the other hand, when the main CPU 101 determines in S258 that the medal sensor input state during the current process is the same as the normal change value generated in S257 (if the determination in S258 is YES), the main CPU 101 (S259). In S259, when the main CPU 101 determines that the medal sensor input state at the time of the current processing is the medal passing state (if the determination in S259 is YES), the main CPU 101 performs the processing of S263 which will be described later.

S259において、メインCPU101が、現処理時のメダルセンサ入力状態がメダル通過時の状態でないと判別したとき(S259がNO判定の場合)、メインCPU101は、メダル通過チェックタイマーをセットする(S260)。この処理でメダル通過チェックタイマーにセットされる時間は、メダルがセレクタ66を通過したか否かを判別可能な時間であれば、任意の時間に設定することができる。また、この処理でセットされるタイマー値は、例えば、現処理時のメダルセンサ入力状態に応じて変化させてもよい。 In S259, when the main CPU 101 determines that the medal sensor input state during the current process is not the medal passing state (NO determination in S259), the main CPU 101 sets a medal passing check timer (S260). The time set in the medal passage check timer in this process can be set to any time as long as it is possible to determine whether or not the medal has passed through the selector 66 . Also, the timer value set in this process may be changed according to, for example, the medal sensor input state during the current process.

S260の処理後又はS256がNO判定の場合、メインCPU101は、現処理時のメダルセンサ入力状態がメダル通過中の状態(「00000011B」)であり、かつ、メダル通過チェックタイマーが停止しているか否かを判別する(S261)。この判定処理では、メダル通過エラー(投入メダル通過時間エラー)の発生の有無が判定され、S261の判定条件が満たされた場合、メインCPU101は、メダル通過エラーが発生したと判定する。 After the processing of S260 or when the determination in S256 is NO, the main CPU 101 determines whether the medal sensor input state at the time of the current processing is the medal passing state (“00000011B”) and whether the medal passage check timer is stopped. (S261). In this determination process, it is determined whether or not a medal passing error (inserted medal passing time error) has occurred. If the determination condition of S261 is satisfied, the main CPU 101 determines that a medal passing error has occurred.

S261において、メインCPU101が、S261の判定条件が満たされないと判別したとき(S261がNO判定の場合)、メインCPU101は、処理をS253の処理に戻し、S253以降の処理を繰り返す。 In S261, when the main CPU 101 determines that the determination condition of S261 is not satisfied (NO in S261), the main CPU 101 returns the processing to S253, and repeats the processing after S253.

一方、S261において、メインCPU101が、S261の判定条件が満たされると判別したとき(S261がYES判定の場合)、又は、S258がNO判定の場合、すなわち、メダル通過エラー又はメダル逆行エラーが発生したと判定された場合、メインCPU101は、エラー処理を行う(S262)。この処理では、メインCPU101は、例えば、エラーコマンド生成格納処理等のエラー発生時の各種処理を行う。なお、エラー処理の詳細については、後述の図81を参照しながら後で説明する。そして、S262の処理後、メインCPU101は、処理をS253の処理に戻し、S253以降の処理を繰り返す。 On the other hand, in S261, when the main CPU 101 determines that the determination condition of S261 is satisfied (when S261 determines YES), or when S258 determines NO, that is, a medal passing error or a medal retrograde error occurs. If so, the main CPU 101 performs error processing (S262). In this process, the main CPU 101 performs various processes when an error occurs, such as an error command generation and storage process. Details of error processing will be described later with reference to FIG. 81 described later. After the process of S262, the main CPU 101 returns the process to the process of S253, and repeats the processes after S253.

ここで再度、S259の処理に戻って、S259がYES判定の場合、メインCPU101は、規定数(本実施形態では3枚)のメダルが投入済みの状態であるか否かを判別する(S263)。 Here, returning to the process of S259 again, if the determination in S259 is YES, the main CPU 101 determines whether or not the specified number of medals (three medals in this embodiment) has been inserted (S263). .

S263において、メインCPU101が、規定数のメダルが投入済みの状態でないと判別したとき(S263がNO判定の場合)、メインCPU101は、図77で説明したメダル投入処理を行う(S264)。そして、S264の処理後、メインCPU101は、処理をS253の処理に戻し、S253以降の処理を繰り返す。 When the main CPU 101 determines in S263 that the specified number of medals have not been inserted (if the determination in S263 is NO), the main CPU 101 performs the medal insertion process described with reference to FIG. 77 (S264). After the process of S264, the main CPU 101 returns the process to the process of S253, and repeats the processes after S253.

一方、S263において、メインCPU101が、規定数のメダルが投入済みの状態であると判別したとき(S263がYES判定の場合)、メインCPU101は、クレジットカウンタの値に「1」を加算する(S265)。次いで、メインCPU101は、メダル投入コマンド生成格納処理を行う(S266)。この処理では、メインCPU101は、副制御回路200に送信するメダル投入コマンドのデータを生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域(図67B参照)に保存する。通信データ格納領域に保存されたメダル投入コマンドは、後述の図113で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。 On the other hand, when the main CPU 101 determines in S263 that the prescribed number of medals have been inserted (if determined as YES in S263), the main CPU 101 adds "1" to the value of the credit counter (S265). ). Next, the main CPU 101 performs medal insertion command generation and storage processing (S266). In this process, the main CPU 101 generates medal insertion command data to be transmitted to the sub-control circuit 200, and stores the command data in the communication data storage area provided in the main RAM 103 (see FIG. 67B). The medal insertion command stored in the communication data storage area is transmitted from the main control circuit 90 to the sub control circuit 200 by communication data transmission processing in interrupt processing described later with reference to FIG. 113 .

次いで、メインCPU101は、クレジットカウンタの値に基づいて、メダルのクレジット枚数が上限値(本実施形態では50枚)であるか否かを判別する(S267)。 Next, the main CPU 101 determines whether or not the number of medal credits is the upper limit (50 in this embodiment) based on the value of the credit counter (S267).

S267において、メインCPU101が、メダルのクレジット枚数が上限値でないと判別したとき(S267がNO判定の場合)、メインCPU101は、処理をS253の処理に戻し、S253以降の処理を繰り返す。一方、S267において、メインCPU101が、メダルのクレジット枚数が上限値であると判別したとき(S267がYES判定の場合)、メインCPU101は、メダル投入チェック処理を終了し、処理をメダル受付・スタートチェック処理(図75参照)のS229に移す。 In S267, when the main CPU 101 determines that the credit number of medals is not the upper limit value (NO determination in S267), the main CPU 101 returns the processing to S253, and repeats the processing after S253. On the other hand, when the main CPU 101 determines in S267 that the number of medal credits is the upper limit (if the determination in S267 is YES), the main CPU 101 terminates the medal insertion check process, and continues the medal reception/start check process. Move to S229 of the process (see FIG. 75).

本実施形態では、上述のようにしてメダル投入チェック処理が行われる。そして、上述したメダル投入チェック処理中のS255~S258の処理は、メインCPU101が、図80のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、S257のメダルセンサ入力状態の正常変化値の生成処理は、テーブルを参照して取得する処理ではなく、演算処理により行われる。具体的には、正常変化値の生成処理は、メインCPU101が図80に示すソースプログラム中のソースコード「RLA」及び「AND cBX_MDINSW」をこの順で実行することにより行われる。 In this embodiment, the medal insertion check process is performed as described above. The processing of S255 to S258 in the medal insertion check processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. Among them, the process of generating the normal change value of the input state of the medal sensor in S257 is performed not by the process of referring to the table but by the arithmetic process. Specifically, the normal change value generation process is performed by the main CPU 101 executing the source code "RLA" and "AND cBX_MDINSW" in the source program shown in FIG. 80 in this order.

「RLA」命令は、Aレジスタに格納された1バイトのデータを、左(ビット0からビット7に向かう方向)に1回(1ビット分)シフトさせる命令コードである。図80に示す例では、「RLA」命令より前に実行されるソースコード「LD A,B」によりAレジスタに格納された前回のメダルセンサ入力状態を示す1バイトのデータが、「RLA」命令により、左に1回シフトされる。この際、ビット0に新たに格納されるビットデータは、「RLA」命令より前に実行されるソースコード「CP cBX_MDISW2」の実行結果に基づいて決定される。 The "RLA" instruction is an instruction code that shifts 1-byte data stored in the A register to the left (in the direction from bit 0 to bit 7) once (by 1 bit). In the example shown in FIG. 80, the 1-byte data indicating the previous medal sensor input state stored in the A register by the source code "LD A, B" executed before the "RLA" instruction is processed by the "RLA" instruction. is shifted left once. At this time, the bit data newly stored in bit 0 is determined based on the execution result of the source code "CP cBX_MDISW2" executed before the "RLA" instruction.

「CP」命令は比較動作を実行する命令コードである。また、「cBX_MDISW2」は、1バイトのデータであり、本実施形態では「00000010B」である。ソースコード「CP cBX_MDISW2」が実行されると、Aレジスタに格納された前回のメダルセンサ入力状態を示す1バイトのデータが、「cBX_MDISW2(00000010B)」と比較される。 The "CP" instruction is the instruction code that performs the compare operation. "cBX_MDISW2" is 1-byte data, which is "00000010B" in this embodiment. When the source code "CP cBX_MDISW2" is executed, the 1-byte data indicating the previous medal sensor input state stored in the A register is compared with "cBX_MDISW2 (00000010B)".

そして、ソースコード「CP cBX_MDISW2」を実行した結果、前回のメダルセンサ入力状態を示す1バイトのデータが「cBX_MDISW2(00000010B)」未満であるという結果が得られた場合にはフラグレジスタFのキャリーフラグ(図11参照)に「1」がセットされ、「RLA」命令の実行時に、Aレジスタのビット0にフラグレジスタFのキャリーフラグの「1」が格納される。一方、ソースコード「CP cBX_MDISW2」を実行した結果、前回のメダルセンサ入力状態を示す1バイトのデータが「cBX_MDISW2(00000010B)」以上であるという結果が得られた場合にはフラグレジスタFのキャリーフラグ(図11参照)に「0」がセットされ、「RLA」命令の実行時により、Aレジスタのビット0にフラグレジスタFのキャリーフラグの「0」が格納される。 Then, as a result of executing the source code "CP cBX_MDISW2", if the 1-byte data indicating the previous medal sensor input state is less than "cBX_MDISW2 (00000010B)", the carry flag of the flag register F is obtained. (see FIG. 11) is set to "1", and "1" of the carry flag of the flag register F is stored in bit 0 of the A register when the "RLA" instruction is executed. On the other hand, as a result of executing the source code "CP cBX_MDISW2", if the 1-byte data indicating the previous medal sensor input state is greater than or equal to "cBX_MDISW2 (00000010B)", the carry flag of the flag register F is obtained. (see FIG. 11) is set to "0", and "0" of the carry flag of the flag register F is stored in bit 0 of the A register when the "RLA" instruction is executed.

それゆえ、例えば、前回のメダルセンサ入力状態を示す1バイトのデータが「00000000B(メダル通過前又は通過後(通過時)の状態)」(<「cBX_MDISW2」)であれば、「RLA」命令の実行により、「00000001B」が生成され、前回のメダルセンサ入力状態を示す1バイトのデータが「00000001B(メダル通過開始時の状態)」(<「cBX_MDISW2」)であれば、「RLA」命令の実行により、「00000011B」が生成される。一方、例えば、前回のメダルセンサ入力状態を示す1バイトのデータが「00000011B(メダル通過中の状態)」(>「cBX_MDISW2」)であれば、「RLA」命令の実行により、「00000110B」が生成され、前回のメダルセンサ入力状態を示す1バイトのデータが「00000010B(メダル通過完了直前の状態)」(=「cBX_MDISW2」)であれば、「RLA」命令の実行により、「00000100B」が生成される。 Therefore, for example, if the 1-byte data indicating the previous medal sensor input state is "00000000B (state before or after medal passing (when passing))" (<"cBX_MDISW2"), the "RLA" command By execution, "00000001B" is generated, and if the 1-byte data indicating the previous medal sensor input state is "00000001B (state at the start of medal passage)" (<"cBX_MDISW2"), the "RLA" command is executed. generates "00000011B". On the other hand, for example, if the 1-byte data indicating the previous medal sensor input state is "00000011B (state of medal passing)" (>"cBX_MDISW2"), "00000110B" is generated by executing the "RLA" command. If the 1-byte data indicating the previous medal sensor input state is "00000010B (state immediately before completion of medal passage)" (= "cBX_MDISW2"), "00000100B" is generated by executing the "RLA" command. be.

次いで、ソースコード「AND cBX_MDINSW」が実行されると、「RLA」命令の実行により生成された1バイトデータ(Aレジスタの格納データ)が、1バイトのデータ「cBX_MDINSW」と論理積され、メダルセンサ入力状態の正常変化値が算出される。なお、1バイトのデータ「cBX_MDISW」は、本実施形態では「00000011B」である。それゆえ、ソースコード「AND cBX_MDINSW」が実行されれば、Aレジスタの格納データ中のビット0及びビット1のデータだけがマスクされ、その他のビットデータが「0」になる。 Next, when the source code "AND cBX_MDINSW" is executed, the 1-byte data (stored data in the A register) generated by executing the "RLA" instruction is ANDed with the 1-byte data "cBX_MDINSW", and the medal sensor A normal change value of the input state is calculated. Note that the 1-byte data "cBX_MDISW" is "00000011B" in this embodiment. Therefore, when the source code 'AND cBX_MDINSW' is executed, only the data of bit 0 and bit 1 in the data stored in the A register are masked, and the other bit data becomes '0'.

その結果、例えば、前回のメダルセンサ入力状態を示す1バイトのデータが「00000000B(メダル通過前の状態)」であれば、メダルセンサ入力状態の正常変化値として「00000001B(メダル通過開始時の状態)」が生成され、前回のメダルセンサ入力状態を示す1バイトのデータが「00000001B(メダル通過開始時の状態)」であれば、メダルセンサ入力状態の正常変化値として「00000011B(メダル通過中の状態)」が生成される。一方、例えば、前回のメダルセンサ入力状態を示す1バイトのデータが「00000011B(メダル通過中の状態)」であれば、メダルセンサ入力状態の正常変化値として「00000010B(メダル通過完了直前の状態)」が生成され、前回のメダルセンサ入力状態を示す1バイトのデータが「00000010B」(メダル通過完了直前の状態)であれば、メダルセンサ入力状態の正常変化値として「00000000B(メダル通過後(通過時)の状態)」が生成される。 As a result, for example, if the 1-byte data indicating the previous medal sensor input state is "00000000B (state before medal passage)", the normal change value of the medal sensor input state is "00000001B (state at the start of medal passage)". )” is generated, and if the 1-byte data indicating the previous medal sensor input state is “00000001B (the state at the start of medal passage)”, the normal change value of the medal sensor input state is “00000011B (the medal is being passed)”. state)” is generated. On the other hand, for example, if the 1-byte data indicating the previous medal sensor input state is "00000011B (state in which medals are passing)", the normal change value of the medal sensor input state is "00000010B (state immediately before completion of medal passage)". is generated, and if the 1-byte data indicating the previous medal sensor input state is "00000010B" (the state immediately before the medal has passed), the normal change value of the medal sensor input state is "00000000B (after the medal has passed (passed) time) state)” is generated.

上述のようにして、メダルセンサ入力状態の変化態様の検知処理をテーブル参照処理から演算処理に変更することにより、メインROM102のテーブル格納領域の空き容量を増やすことができるとともに、プログラムの容量増を最小限に抑えることができる。それゆえ、上述した手法を採用することにより、メダル投入センサ状態の検知処理を効率化することができるとともに、メインROM102において増えた空き容量を活用して、遊技性を高めることが可能となる。 As described above, by changing the detection processing of the change state of the medal sensor input state from the table reference processing to the arithmetic processing, it is possible to increase the free space of the table storage area of the main ROM 102 and increase the capacity of the program. can be minimized. Therefore, by adopting the above-described method, it is possible to improve the efficiency of the processing for detecting the state of the medal insertion sensor, and to utilize the increased free space in the main ROM 102 to enhance the game playability.

[エラー処理]
次に、図81及び図82を参照して、例えば、メダル投入チェック処理(図79参照)中のS262で行うエラー処理について説明する。図81は、エラー処理の手順を示すフローチャートであり、図82は、エラー処理のソースプログラム上で、実際に参照されるエラーテーブルの構成の一例を示す図である。
[Error handling]
Next, referring to FIGS. 81 and 82, for example, error processing performed at S262 during the medal insertion check processing (see FIG. 79) will be described. FIG. 81 is a flow chart showing the procedure of error processing, and FIG. 82 is a diagram showing an example of the configuration of an error table that is actually referred to on the source program for error processing.

なお、図82に示すエラーテーブルでは、エラー要因の種別を示すポートのオン/オフ状態を表す1バイトデータ(図82中の例えばアドレス「dERR_HE」に格納されている1バイトデータ等)毎に、エラー表示データ(図82中の例えばアドレス「dERR_HE+1」及び「dERR_HE+2」に格納されている1バイトデータ等)が規定される。このエラー表示データは、情報表示器6に含まれる2桁の7セグLED(払出枚数表示用及びエラー表示用兼用)に出力される。 Note that in the error table shown in FIG. 82, for each 1-byte data representing the on/off state of a port indicating the type of error cause (for example, 1-byte data stored at address "dERR_HE" in FIG. 82), Error indication data (for example, 1-byte data stored at addresses "dERR_HE+1" and "dERR_HE+2" in FIG. 82) are defined. This error display data is output to a two-digit 7-segment LED (both for displaying the number of payouts and for displaying an error) included in the information display device 6 .

まず、メインCPU101は、メダルソレノイドのオフ処理を行う(S271)。具体的には、メインCPU101は、セレクタ66(図7参照)のソレノイドの駆動を停止する。次いで、メインCPU101は、メダルの払出枚数表示データの退避処理を行う(S272)。 First, the main CPU 101 turns off the medal solenoid (S271). Specifically, the main CPU 101 stops driving the solenoid of the selector 66 (see FIG. 7). Next, the main CPU 101 saves the payout number display data of medals (S272).

次いで、メインCPU101は、エラーテーブルのセット処理を行う(S273)。この処理により、図82に示すエラーテーブルの先頭アドレスがソースプログラム上にセットされる。 Next, the main CPU 101 performs error table setting processing (S273). By this processing, the head address of the error table shown in FIG. 82 is set on the source program.

次いで、メインCPU101は、エラー要因を取得する(S274)。なお、この処理で取得されるエラー要因は、現在処理中のエラー処理を読み出した処理に応じて変化する。なお、本実施形態で対象とするエラー要因としては、図82に示すように、「ホッパーエンプティエラー」、「ホッパージャムエラー」、「投入メダル通過カウントエラー」、「投入メダル通過チェックエラー」、「投入メダル通過チェックエラー」、「投入メダル通過時間エラー」、「投入メダル逆行エラー」、「投入メダル補助収納庫満杯エラー」、「イリーガルヒットエラー」が規定される。例えば、メダル投入チェック処理中のS258の処理後にエラー処理が読み出された場合には、この処理において、エラー要因として図82中の「投入メダル逆行エラー(Cr)」が取得される。また、例えば、メダル投入チェック処理中のS261の処理後にエラー処理が読み出された場合には、この処理において、エラー要因として図82中の「投入メダル通過時間エラー(CE)」が取得される。 Next, the main CPU 101 acquires the error factor (S274). It should be noted that the error factor acquired in this process changes according to the process that reads out the error process currently being processed. As shown in FIG. 82, the error factors targeted in this embodiment include "hopper empty error", "hopper jam error", "inserted medal passage count error", "inserted medal passage check error", " ``Introduced medal passage check error'', ``Introduced medal passage time error'', ``Introduced medal retrograde error'', ``Introduced medal auxiliary storage box full error'', and ``Illegal hit error'' are defined. For example, when an error process is read out after the process of S258 during the medal insertion check process, "inserted medal reverse error (Cr)" in FIG. 82 is acquired as an error factor in this process. Further, for example, when an error process is read out after the process of S261 during the medal insertion check process, "inserted medal passage time error (CE)" in FIG. 82 is acquired as an error factor in this process. .

次いで、メインCPU101は、エラーテーブルとエラー要因とから、エラー表示データを取得する(S275)。例えば、エラー要因が「投入メダル逆行エラー(Cr)」である場合、この処理において、2桁の7セグLEDのうち、上位桁の7セグLEDに出力するエラー表示データとして、図82に示すエラーテーブル中のアドレス「dERR_CR+1」に格納されている1バイトデータ「01001110B」が取得され、下位桁の7セグLEDに出力するエラー表示データとして、アドレス「dERR_CR+2」に格納されている1バイトデータ「00001001B」が取得される。この場合、2桁の7セグLEDには、「Cr」の2文字がエラー情報として表示される。 Next, the main CPU 101 acquires error display data from the error table and the cause of the error (S275). For example, if the error factor is a "throwing medal retrograde error (Cr)", in this process, the error display data shown in FIG. The 1-byte data "01001110B" stored at the address "dERR_CR+1" in the table is obtained, and the 1-byte data "00001001B" stored at the address "dERR_CR+2" is used as the error display data to be output to the lower digit 7-segment LED. ” is obtained. In this case, two characters of "Cr" are displayed as error information on the two-digit seven-segment LED.

次いで、メインCPU101は、エラーコマンド(発生)生成格納処理を行う(S276)。この処理では、メインCPU101は、副制御回路200に送信する、エラー発生時のエラーコマンドのデータを生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域(図67B参照)に保存する。通信データ格納領域に保存されたエラー発生時のエラーコマンドは、後述の図113で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。なお、エラー発生時のエラーコマンドには、エラー発生を示すパラメータを含んで構成される。 Next, the main CPU 101 performs error command (occurrence) generation and storage processing (S276). In this process, the main CPU 101 generates error command data to be sent to the sub-control circuit 200 when an error occurs, and saves the command data in the communication data storage area provided in the main RAM 103 (see FIG. 67B). . The error command saved in the communication data storage area when an error occurs is transmitted from the main control circuit 90 to the sub control circuit 200 by communication data transmission processing in interrupt processing described later with reference to FIG. 113 . The error command when an error occurs includes a parameter indicating the occurrence of the error.

次いで、メインCPU101は、1割込時間(1.1172ms)の待機処理を行う(S277)。次いで、メインCPU101は、エラーが解除されたか否かを判別する(S278)。 Next, the main CPU 101 performs standby processing for one interrupt time (1.1172 ms) (S277). Next, the main CPU 101 determines whether or not the error has been resolved (S278).

S278において、メインCPU101が、エラーが解除されていないと判別したとき(S278がNO判定の場合)、メインCPU101は、処理をS277の処理に戻し、S277以降の処理を繰り返す。 In S278, when the main CPU 101 determines that the error has not been cleared (NO determination in S278), the main CPU 101 returns the process to S277, and repeats the processes after S277.

一方、S278において、メインCPU101が、エラーが解除されたと判別したとき(S278がYES判定の場合)、メインCPU101は、エラー要因のクリア処理を行う(S279)。なお、この処理は、メインRAM103の規定外作業領域で行われる。
次いで、メインCPU101は、S272で退避させたメダルの払出枚数表示データの復帰処理を行う(S280)。
On the other hand, when the main CPU 101 determines in S278 that the error has been cleared (if the determination in S278 is YES), the main CPU 101 clears the cause of the error (S279). Note that this processing is performed in the non-regular work area of the main RAM 103 .
Next, the main CPU 101 performs restoration processing of the display data of the number of medals to be paid out that was saved in S272 (S280).

次いで、メインCPU101は、エラーコマンド(解除)生成格納処理を行う(S281)。この処理では、メインCPU101は、副制御回路200に送信する、エラー解除時のエラーコマンドのデータを生成し、該コマンドデータをメインRAM103に設けられた通信データ格納領域(図67B参照)に保存する。通信データ格納領域に保存されたエラー解除時のエラーコマンドは、後述の図113で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。なお、エラー解除時のエラーコマンドには、エラー解除を示すパラメータを含んで構成される。そして、S281の処理後、メインCPU101は、エラー処理を終了し、処理を例えばメダル投入チェック処理(図79参照)中のS253に移す。なお、エラー解除では、発生したエラー要因が解除され、リセットスイッチ76が押下されることにより、エラー状態が解除される。 Next, the main CPU 101 performs error command (cancel) generation and storage processing (S281). In this process, the main CPU 101 generates error command data to be sent to the sub-control circuit 200 when the error is cleared, and saves the command data in the communication data storage area provided in the main RAM 103 (see FIG. 67B). . The error command saved in the communication data storage area and used to clear the error is transmitted from the main control circuit 90 to the sub control circuit 200 by communication data transmission processing in interrupt processing described later with reference to FIG. 113 . The error command for error cancellation includes a parameter indicating error cancellation. After the processing of S281, the main CPU 101 ends the error processing, and shifts the processing to S253 during the medal insertion check processing (see FIG. 79), for example. In error cancellation, the cause of the error that has occurred is cancelled, and the error state is canceled by pressing the reset switch 76 .

[乱数取得処理]
次に、図83を参照して、メインフロー(図74参照)中のS203で行う乱数取得処理について説明する。なお、図83は、乱数取得処理の手順を示すフローチャートである。
[Random number acquisition process]
Next, with reference to FIG. 83, random number acquisition processing performed in S203 in the main flow (see FIG. 74) will be described. Note that FIG. 83 is a flow chart showing the procedure of the random number acquisition process.

まず、メインCPU101は、乱数回路の乱数レジスタ0のハードラッチ乱数(0~65535)を取得し、取得した乱数値を内部当籤役抽籤用の乱数値として、メインRAM103内の乱数値格納領域(不図示)に保存する(S291)。 First, the main CPU 101 acquires a hard latch random number (0 to 65535) in the random number register 0 of the random number circuit, and uses the acquired random number as a random number for the internal winning combination lottery. shown) (S291).

次いで、メインCPU101は、乱数回路の乱数レジスタ1~7のソフトラッチ乱数(本実施形態では、0~65535:MB中ロック演出実行の抽籤処理で用いられる演出用乱数値、0~255:ART関連の抽籤処理で用いられる演出用乱数値)を生成するためのソフトラッチ乱数取得レジスタのセット処理を行う(S292)。次いで、メインCPU101は、ソフトラッチ乱数の取得個数(例えば、7)をセットする(S293)。 Next, the main CPU 101 generates soft-latch random numbers in the random number registers 1 to 7 of the random number circuit (0 to 65535: random numbers for effect used in the lottery process for executing the MB lock effect execution, 0 to 255: ART-related (S292). Next, the main CPU 101 sets the number of soft latch random numbers to be acquired (eg, 7) (S293).

次いで、メインCPU101は、取得個数分のソフトラッチ乱数を一括で取得し、取得個数分のソフトラッチ乱数を乱数値格納領域に保存する(S294)。なお、この際、乱数回路110の乱数レジスタ1から取得されるソフトラッチ乱数(演出用乱数値、2バイト乱数値)は、乱数値格納領域内において、乱数回路の乱数レジスタ0から取得されるハードラッチ乱数(内部当籤役抽籤用の乱数値)が格納された領域とは異なる領域に保存される。そして、S294の処理後、メインCPU101は、乱数取得処理を終了し、処理をメインフロー(図74参照)のS204に移す。なお、本実施形態では、複数個の2バイト乱数及び1バイト乱数を格納可能とするために、メインRAM103の所定の格納領域が乱数格納領域として割り当てられている。 Next, the main CPU 101 collectively acquires the soft latch random numbers for the acquired number, and stores the soft latch random numbers for the acquired number in the random value storage area (S294). At this time, the soft-latch random number (staging random number, 2-byte random number) obtained from the random number register 1 of the random number circuit 110 is stored in the random number storage area by the hard latch obtained from the random number register 0 of the random number circuit. It is saved in an area different from the area where the latch random number (random number for internal winning combination lottery) is stored. After the process of S294, the main CPU 101 ends the random number acquisition process, and shifts the process to S204 of the main flow (see FIG. 74). In this embodiment, a predetermined storage area of the main RAM 103 is allocated as a random number storage area so that a plurality of 2-byte random numbers and 1-byte random numbers can be stored.

[内部抽籤処理]
次に、図84及び図85を参照して、メインフロー(図74参照)中のS204で行う内部抽籤処理について説明する。なお、図84は、内部抽籤処理の手順を示すフローチャートであり、図85Aは、内部抽籤処理中のS302~S305の処理を実行するためのソースプログラムの一例を示す図であり、図85Bは、内部抽籤処理中のS308~S309の処理を実行するためのソースプログラムの一例を示す図である。
[Internal lottery process]
Next, the internal lottery process performed at S204 in the main flow (see FIG. 74) will be described with reference to FIGS. 84 and 85. FIG. 84 is a flowchart showing the procedure of the internal lottery process, FIG. 85A is a diagram showing an example of a source program for executing the processes of S302 to S305 during the internal lottery process, and FIG. FIG. 10 is a diagram showing an example of a source program for executing the processes of S308 and S309 during the internal lottery process;

まず、メインCPU101は、設定値・メダル投入枚数チェック処理を行う(S301)。この処理では、メインCPU101は、現遊技の設定値(1~6のいずれか)及びメダル投入枚数(本実施形態では3枚)のチェック処理を行う。 First, the main CPU 101 performs setting value/number of inserted medal check processing (S301). In this process, the main CPU 101 checks the current game set value (one of 1 to 6) and the number of inserted medals (three in this embodiment).

次いで、メインCPU101は、一般遊技中用の内部抽籤テーブル及び抽籤回数(本実施形態では67回)をセットする(S302)。この処理では、図15及び図16に示した内部抽籤テーブル(RT0~RT5)中の「当籤番号」の値(当り要求フラグステータス)がCレジスタにセットされ、「判定データ」(不図示:アドレスの参照先を判定するためのデータ)の値がAレジスタにセットされる。 Next, the main CPU 101 sets the internal lottery table for the normal game and the number of lotteries (67 times in this embodiment) (S302). In this process, the "winning number" value (win request flag status) in the internal lottery tables (RT0 to RT5) shown in FIGS. ) is set in the A register.

次いで、メインCPU101は、RB作動中であるか否かを判別する(S303)。すなわち、メインCPU101は、BB遊技状態(BB作動中)であるか否かを判別する。
S303において、メインCPU101が、RB作動中でないと判別したとき(S303がNO判定の場合)、メインCPU101は、後述のS305の処理を行う。
Next, the main CPU 101 determines whether or not RB is in operation (S303). That is, the main CPU 101 determines whether or not it is in the BB game state (BB is in operation).
In S303, when the main CPU 101 determines that RB is not in operation (NO in S303), the main CPU 101 performs the processing of S305, which will be described later.

一方、S303において、メインCPU101が、RB作動中であると判別したとき(S303がYES判定の場合)、メインCPU101は、RB中用の内部抽籤テーブル(本実施形態では図15及び図16に示した内部抽籤テーブルにおける「RB中」の列が示すテーブル)及び抽籤回数(本実施形態では一般遊技中と同様に71回)をセットする(S304)。この処理では、S302でセットされた一般遊技中用の内部抽籤テーブル及び抽籤回数をRB中用の内部抽籤テーブル及び抽籤回数で上書きする。なお、図15及び図16に示した内部抽籤テーブルでは、説明の便宜のため、一般遊技中用の内部抽籤テーブルとRB中の内部抽籤テーブルとを同様の構成としているが、各々の遊技状態において必要な内部当籤役のみが抽籤されるように異なる構成としてもよい。 On the other hand, when the main CPU 101 determines in S303 that the RB is in operation (if determined as YES in S303), the main CPU 101 displays the internal lottery table for RB (shown in FIGS. 15 and 16 in this embodiment). In the internal lottery table shown in the row of "in RB") and the number of lotteries (in this embodiment, 71 times as in the general game) are set (S304). In this process, the internal lottery table and the number of lotteries for the normal game set in S302 are overwritten with the internal lottery table and the number of lotteries for the mid-RB. In the internal lottery tables shown in FIGS. 15 and 16, for convenience of explanation, the internal lottery tables for general game and the internal lottery tables for RB have the same structure. A different configuration may be adopted so that only necessary internal winning combinations are drawn.

S304の処理後又はS303がNO判定の場合、メインCPU101は、セットされている内部抽籤テーブルから抽籤対象役の判定データを取得し、抽籤テーブルアドレスを更新する(S305)。 After the process of S304 or when the determination in S303 is NO, the main CPU 101 acquires the determination data of the lottery target combination from the set internal lottery table, and updates the lottery table address (S305).

次いで、メインCPU101は、判定データがRT状態別データであるか否かを判別する(S306)。この処理では、メインCPU101は、現在取得されている抽籤対象役がRT状態に応じて抽籤値が変化する内部当籤役であるか否かを判別する。例えば、メインCPU101は、現在取得されている抽籤対象役の判定データに規定されているアドレスが、RT状態別抽籤値選択テーブル(不図示)内のアドレスであるか否かを判別する。 Next, the main CPU 101 determines whether or not the determination data is RT state-specific data (S306). In this process, the main CPU 101 determines whether or not the currently acquired lottery target combination is an internal winning combination in which the lottery value changes according to the RT state. For example, the main CPU 101 determines whether or not the address specified in the determination data of the currently acquired lottery target combination is an address in the RT state-based lottery value selection table (not shown).

例えば、図15及び図16に示した内部抽籤テーブルにおいて内部当籤役「F_通常リプ」に対応付けられている判定データは、RT状態別抽籤値選択テーブル(不図示)内の内部当籤役「F_通常リプ」のアドレスが規定されているので、内部当籤役「F_通常リプ」に対応付けられている判定データは、RT状態別データに対応する。それゆえ、現在取得されている抽籤対象役が内部当籤役「F_通常リプ」である場合には、S306の処理において、メインCPU101は、判定データがRT状態別データであると判定する。 For example, in the internal lottery tables shown in FIGS. 15 and 16, the determination data associated with the internal winning combination "F_Normal" is the internal winning combination "F_Normal" in the RT state-based lottery value selection table (not shown). Since the address of "Normal Rep" is defined, the judgment data associated with the internal winning combination "F_Normal Rep" corresponds to the RT state-specific data. Therefore, when the currently acquired lottery target combination is the internal winning combination "F_Normal Rep", the main CPU 101 determines that the determination data is the RT state-specific data in the process of S306.

S306において、メインCPU101が、判定データがRT状態別データでないと判別したとき(S306がNO判定の場合)、メインCPU101は、後述のS308の処理を行う。一方、S306において、メインCPU101が、判定データがRT状態別データであると判別したとき(S306がYES判定の場合)、メインCPU101は、判定データに基づいて、RT状態別抽籤値選択テーブル(不図示)から選択データを取得し、該取得した選択データを判定データにセットする(S307)。 In S306, when the main CPU 101 determines that the determination data is not RT state-specific data (NO in S306), the main CPU 101 performs the processing of S308, which will be described later. On the other hand, when the main CPU 101 determines in S306 that the determination data is data by RT state (if determined as YES in S306), the main CPU 101 selects the lottery value selection table by RT state (not applicable) based on the determination data. ), and sets the acquired selection data as determination data (S307).

S307の処理後又はS306がNO判定の場合、メインCPU101は、抽籤対象役の判定データが設定別データであるか否かを判別する(S308)。この処理では、メインCPU101は、現在取得されている抽籤対象役が、設定値に応じて抽籤値が変化する内部当籤役であるか否かを判別する。例えば、メインCPU101は、現在取得されている抽籤対象役の判定データに規定されているアドレスが、設定別内部抽籤値テーブル(不図示)内のアドレスであるか否かを判別する。 After the process of S307 or when the determination in S306 is NO, the main CPU 101 determines whether or not the determination data for the lottery target combination is the setting-specific data (S308). In this process, the main CPU 101 determines whether or not the currently acquired lottery target combination is an internal lottery combination whose lottery value changes according to the set value. For example, the main CPU 101 determines whether or not the address specified in the determination data of the currently acquired lottery target combination is an address in the internal lottery value table by setting (not shown).

例えば、図15及び図16に示した内部抽籤テーブルにおいて内部当籤役「F_共通ベル」が、設定値が高いほど抽籤値が高くなるように規定されている場合、この内部当籤役「F_共通ベル」に対応付けられている判定データは、設定別抽籤値選択テーブル(不図示)内の内部当籤役「F_共通ベル」のアドレスが規定されているので、内部当籤役「F_共通ベル」に対応付けられている判定データは、設定別データに対応する。それゆえ、現在取得されている抽籤対象役が内部当籤役「F_共通ベル」である場合には、S308の処理において、メインCPU101は、判定データが設定別データであると判定する。 For example, in the internal lottery table shown in FIGS. 15 and 16, if the internal lottery combination "F_Common Bell" is specified such that the higher the set value, the higher the lottery value, the internal lottery combination "F_Common Bell" ” corresponds to the internal winning combination “F_Common Bell” because the address of the internal winning combination “F_Common Bell” is defined in the setting-specific lottery value selection table (not shown). The attached determination data corresponds to the setting-specific data. Therefore, when the currently obtained lottery target combination is the internal winning combination "F_common bell", the main CPU 101 determines that the determination data is the setting-specific data in the process of S308.

S308において、メインCPU101が、判定データが設定別データでないと判別したとき(S308がNO判定の場合)、メインCPU101は、後述のS310の処理を行う。一方、S308において、メインCPU101が、判定データが設定別データであると判別したとき(S308がYES判定の場合)、メインCPU101は、判定データに設定値データ(0~5のいずれか)を加算し、該加算した値を判定データにセットする(S309)。なお、この処理で判定データに加算される設定値データは、設定値に対応付けられたデータであるが、設定値そのものの値ではなく、設定値データ「0」~「5」は、それぞれ「設定1」~「設定6」に対応するデータである。 In S308, when the main CPU 101 determines that the determination data is not the setting-specific data (NO determination in S308), the main CPU 101 performs the processing of S310, which will be described later. On the other hand, when the main CPU 101 determines in S308 that the determination data is setting-specific data (when S308 determines YES), the main CPU 101 adds the set value data (any of 0 to 5) to the determination data. and the added value is set as judgment data (S309). The setting value data added to the determination data in this process is data associated with the setting value, but the setting value data "0" to "5" are not the values of the setting values themselves. This is data corresponding to setting 1” to “setting 6”.

S309の処理後又はS308がNO判定の場合、メインCPU101は、セットされている判定データに基づいて、抽籤対象役の抽籤値が格納された領域のアドレスを算出し、該アドレスに格納された抽籤値を取得する(S310)。 After the process of S309 or when the determination in S308 is NO, the main CPU 101 calculates the address of the area in which the lottery value of the lottery target combination is stored based on the set determination data, and the lottery value stored at that address. A value is acquired (S310).

例えば、メインCPU101は、抽籤対象役が、その抽籤値がRT状態及び設定値のいずれによっても変動しない内部当籤役(例えば、「F_C_レアベル」)である場合には、判定データが示すアドレスから抽籤値「66」を取得する。 For example, when the lottery target combination is an internal lottery combination whose lottery value does not change depending on the RT state or set value (for example, "F_C_level"), the main CPU 101 performs lottery from the address indicated by the determination data. Get the value "66".

また、例えば、メインCPU101は、抽籤対象役が、その抽籤値がRT状態によって変動する内部当籤役(例えば、「F_通常リプ」)である場合には、判定データが示すアドレスから、RT0状態(RT0)である場合には抽籤値「7912」を取得し、RT5状態(RT5)である場合には抽籤値「6」を取得し、その他のRT状態(RT1~RT4)である場合には抽籤値「0」を取得する。 Further, for example, when the lottery target combination is an internal winning combination whose lottery value varies depending on the RT state (for example, "F_Normal Rep"), the main CPU 101 selects the RT0 state ( RT0), the lottery value “7912” is obtained, when the RT5 state (RT5), the lottery value “6” is obtained, and when it is another RT state (RT1 to RT4), the lottery Get the value "0".

また、例えば、メインCPU101は、抽籤対象役が、その抽籤値が設定値によって変動する内部当籤役(例えば、「F_共通ベル」)である場合には、判定データが示すアドレスから、設定値「1」~「6」に応じた抽籤値を取得する。この際、設定値に対応する抽籤値の取得は、判定データに設定値データを加算(S309の処理)して求められたアドレスを指定することにより取得される。 Further, for example, when the lottery target combination is an internal winning combination whose lottery value varies depending on the set value (for example, "F_common bell"), the main CPU 101 selects the set value " Acquire the lottery value corresponding to 1” to “6”. At this time, the lottery value corresponding to the setting value is acquired by specifying the address obtained by adding the setting value data to the judgment data (processing of S309).

また、例えば、メインCPU101は、抽籤対象役が、その抽籤値がRT状態及び設定値の両方によって変動する内部当籤役の場合には、RT状態別内部抽籤値テーブル及び設定別内部抽籤値テーブルの両方を参照して、抽籤値が取得される(S306~S309参照)。 Further, for example, when the lottery target combination is an internal lottery combination whose lottery value varies depending on both the RT state and the set value, the main CPU 101 stores the internal lottery value table by RT state and the internal lottery value table by setting. A lottery value is acquired by referring to both (see S306 to S309).

次いで、メインCPU101は、乱数格納領域に格納された内部当籤役抽籤用の乱数値(0~65535のいずれか)を取得する(S311)。 Next, the main CPU 101 obtains a random number value (one of 0 to 65535) for the internal winning combination lottery stored in the random number storage area (S311).

次いで、メインCPU101は、抽籤実行処理を行う(S312)。この処理では、メインCPU101は、S310で取得された抽籤値に、S311で取得された乱数値を加算し、その加算結果を抽籤結果(抽籤対象役の当籤/非当籤)とする。なお、この抽籤実行処理において、抽籤値と乱数値との和が65535を超えた場合(オーバーフローした場合)、抽籤対象役が当籤した(抽籤対象役が内部当籤役として決定された)と判定される。 Next, the main CPU 101 performs lottery execution processing (S312). In this process, the main CPU 101 adds the random number value obtained in S311 to the lottery value obtained in S310, and sets the addition result as the lottery result (won/non-won of the lottery target role). In this lottery execution process, if the sum of the lottery value and the random value exceeds 65535 (when overflow occurs), it is determined that the lottery target combination has won (the lottery target combination has been determined as an internal winning combination). be.

次いで、メインCPU101は、乱数値に抽籤値を加算した値(抽籤実行後の乱数値)を新たな乱数値として、乱数格納領域に保存する(S313)。次いで、メインCPU101は、抽籤実行処理で当籤したか否か(オーバーフローが発生したか否か)を判別する(S314)。 Next, the main CPU 101 saves a value obtained by adding the lottery value to the random value (random value after execution of the lottery) as a new random value in the random number storage area (S313). Next, the main CPU 101 determines whether or not the lottery is won in the lottery execution process (whether or not an overflow has occurred) (S314).

S314において、メインCPU101が、抽籤実行処理で当籤したと判別したとき(S314がYES判定の場合)、メインCPU101は、内部抽籤テーブルを参照して当籤した内部当籤役に対応する当り要求フラグステータス(「当籤番号」の値)を取得する(S315)。例えば、一般遊技中において、抽籤対象役が「F_通常リプ」であるときの抽籤実行処理で当籤した場合、S315の処理では、当り要求フラグステータスとして「5」が取得される。そして、S315の処理後、メインCPU101は、後述のS319の処理を行う。 In S314, when the main CPU 101 determines that the lottery execution process wins (if determined as YES in S314), the main CPU 101 refers to the internal lottery table and displays the winning request flag status ( (S315). For example, in the general game, if the player wins in the lottery execution process when the lottery target role is "F_Normal Rep", "5" is obtained as the win request flag status in the process of S315. After the process of S315, the main CPU 101 performs the process of S319, which will be described later.

一方、S314において、メインCPU101が、抽籤実行処理で当籤していないと判別したとき(S314がNO判定の場合)、メインCPU101は、内部抽籤テーブルにおいて抽籤対象役を次の役に更新し、抽籤回数を1減算する(S316)。次いで、メインCPU101は、減算後の抽籤回数が「0」であるか否かを判別する(S317)。 On the other hand, when the main CPU 101 determines in S314 that the lottery has not been won in the lottery execution process (when the determination in S314 is NO), the main CPU 101 updates the lottery target combination to the next combination in the internal lottery table, and performs the lottery. The number of times is subtracted by 1 (S316). Next, the main CPU 101 determines whether or not the number of lotteries after the subtraction is "0" (S317).

S317において、メインCPU101が、減算後の抽籤回数が「0」でないと判別したとき(S317がNO判定の場合)、メインCPU101は、処理をS305の処理に戻し、S305以降の処理を繰り返す。 In S317, when the main CPU 101 determines that the number of times of lottery after the subtraction is not "0" (NO determination in S317), the main CPU 101 returns the process to the process of S305, and repeats the processes after S305.

一方、S317において、メインCPU101が、減算後の抽籤回数が「0」であると判別したとき(S317がYES判定の場合)、すなわち、内部当籤役が「はずれ」である場合、メインCPU101は、ハズレステータスをセットする(S318)。なお、「ハズレステータス」は、当籤番号が「0」となる当り要求フラグステータスに対応する。
そして、S318の処理後、メインCPU101は、後述のS319の処理を行う。
On the other hand, when the main CPU 101 determines in S317 that the number of lotteries after the subtraction is "0" (when S317 determines YES), that is, when the internal winning combination is "lost", the main CPU 101 A lost status is set (S318). The "losing status" corresponds to the winning request flag status in which the winning number is "0".
After the process of S318, the main CPU 101 performs the process of S319, which will be described later.

次いで、メインCPU101は、CB作動中(CB遊技状態)であるか否かを判別する(S319)。すなわち、メインCPU101は、MB遊技状態(MB作動中)であるか否かを判別する。S319において、メインCPU101が、CB作動中でないと判別したとき(S319がNO判定の場合)、メインCPU101は、内部抽籤処理を終了し、処理をメインフロー(図74参照)のS205に移す。 Next, the main CPU 101 determines whether or not CB is in operation (CB gaming state) (S319). That is, the main CPU 101 determines whether or not it is in the MB gaming state (MB is in operation). In S319, when the main CPU 101 determines that the CB is not in operation (NO determination in S319), the main CPU 101 ends the internal lottery process, and shifts the process to S205 of the main flow (see FIG. 74).

一方、S319において、メインCPU101が、CB作動中であると判別したとき(S319がYES判定の場合)、メインCPU101は、当り要求フラグ格納領域(内部当籤役格納領域)の全小役のビットをオンとする処理を行う(S320)。すなわち、CB作動中においては、メインCPU101は、内部抽籤処理の結果にかかわらず、全ての小役を当籤させる処理を行う。具体的には、メインCPU101は、当り要求フラグ格納領域(内部当籤役格納領域)において、NML1(C_1枚A_1st_A_1)~NML136(S_MB9_G_4)に対応するビットに「1」を格納する処理を行う。そして、S320の処理後、メインCPU101は、内部抽籤処理を終了し、処理をメインフロー(図74参照)のS205に移す。 On the other hand, in S319, when the main CPU 101 determines that the CB is in operation (if determined as YES in S319), the main CPU 101 stores all minor combination bits in the win request flag storage area (internal winning combination storage area). Processing to turn on is performed (S320). That is, during the CB operation, the main CPU 101 performs the process of winning all minor winning combinations regardless of the result of the internal lottery process. Specifically, the main CPU 101 stores “1” in the bits corresponding to NML1 (C_1 card A_1st_A_1) to NML136 (S_MB9_G_4) in the win request flag storage area (internal winning combination storage area). After the process of S320, the main CPU 101 ends the internal lottery process and shifts the process to S205 of the main flow (see FIG. 74).

本実施形態では、上述のようにして内部抽籤処理が行われる。なお、上述した内部抽籤処理中のS302~S305の処理は、メインCPU101が、図85Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中でも、S305の判定データの取得処理は、図85A中のソースコード「LDIN AC,(HL)」により実行される。 In this embodiment, internal lottery processing is performed as described above. The processes of S302 to S305 in the internal lottery process described above are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 85A. Among them, the determination data acquisition process of S305 is executed by the source code "LDIN AC, (HL)" in FIG. 85A.

ソースプログラム上において、例えば、ソースコード「LDIN ss,(HL)」が実行されると、HLレジスタ(ペアレジスタ)にセットされたアドレス及び該アドレスに「1」を加算したアドレスで指定されるメモリの内容(データ)が、ss(BC、DE、AC、AE又はBD)ペアレジスタにロードされるとともに、HLレジスタにセットされているアドレスが+2更新(2加算)される。それゆえ、図85A中のソースコード「LDIN AC,(HL)」が実行されると、HLレジスタ(ペアレジスタ)にセットされたアドレス及び該アドレスに1加算したアドレスで指定されるメモリの内容(データ)が、ACレジスタにロードされるとともに、HLレジスタにセットされているアドレスが+2更新(2加算)される。なお、S305の判定データの取得処理では、上述のように、この「LDIN」命令(所定の読み出し命令)により、Aレジスタに、判定データが格納され、Cレジスタに当り要求フラグステータスが格納される。 For example, when the source code "LDIN ss, (HL)" is executed on the source program, the memory specified by the address set in the HL register (pair register) and the address obtained by adding "1" to the address are loaded into the ss (BC, DE, AC, AE or BD) pair register, and the address set in the HL register is updated by +2 (added by 2). Therefore, when the source code "LDIN AC, (HL)" in FIG. 85A is executed, the memory contents ( data) is loaded into the AC register, and the address set in the HL register is updated by +2 (added by 2). In the determination data acquisition process of S305, as described above, the "LDIN" instruction (predetermined readout instruction) stores the determination data in the A register, and stores the hit request flag status in the C register. .

上述のように、内部抽籤処理中のS305の判定データの取得処理では、一つの命令コード(「LDIN」命令)により、データのロード処理及びアドレスの更新処理の両方を行うことができる。この場合、ソースプログラム上において、アドレス設定に係る命令コードを省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in the determination data acquisition process of S305 during the internal lottery process, both the data load process and the address update process can be performed with one instruction code (“LDIN” instruction). In this case, the instruction code for address setting can be omitted from the source program, and the capacity of the source program (used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to enhance game playability.

また、上述した内部抽籤処理中のS308及びS309の処理は、メインCPU101が、図85Bのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、S309の設定値データ(0~5のいずれか)の加算処理は、メインCPU101が図85B中のソースコード「MUL A,6」及び「ADDQ A,(.LOW.wWAVENUM)」をこの順で実行することにより行われる。なお、「MUL」命令及び「ADDQ」命令はともに、メインCPU101専用命令コードであり、「ADDQ」命令は、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用命令コードである。 The processes of S308 and S309 in the internal lottery process described above are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 85B. Among them, the addition processing of the set value data (any one of 0 to 5) in S309 is performed by the main CPU 101 executing the source code "MUL A, 6" and "ADDQ A, (.LOW.wWAVENUM)" in FIG. 85B. This is done by executing in this order. Both the "MUL" instruction and the "ADDQ" instruction are instruction codes dedicated to the main CPU 101, and the "ADDQ" instruction is an instruction code dedicated to the main CPU 101 that performs addressing using the Q register (extended register).

ソースプログラム上において、例えば、ソースコード「MUL A,n」が実行されると、Aレジスタの格納データと、1バイトの整数nとを乗算し、その乗算結果をAレジスタに格納する。それゆえ、図85B中のソースコード「MUL A,6」では、Aレジスタの内容(格納データ)に、1バイトの整数6が乗算され、その乗算結果がAレジスタに格納される。なお、この乗算処理は、マイクロプロセッサ91に含まれる演算回路107(図9参照)により実行される。すなわち、本実施形態のパチスロ1では、ソースプログラム上における乗算処理及び除算処理を実行するための演算専用回路(演算回路107)が設けられているので、乗算処理及び除算処理の効率化を図ることができる。 For example, when the source code "MUL A,n" is executed on the source program, the data stored in the A register is multiplied by a 1-byte integer n, and the multiplication result is stored in the A register. Therefore, in the source code "MUL A, 6" in FIG. 85B, the contents of the A register (stored data) are multiplied by a 1-byte integer 6, and the multiplication result is stored in the A register. This multiplication processing is executed by an arithmetic circuit 107 (see FIG. 9) included in the microprocessor 91. FIG. That is, in the pachi-slot machine 1 of the present embodiment, an arithmetic dedicated circuit (arithmetic circuit 107) for executing multiplication processing and division processing on the source program is provided. can be done.

また、ソースプログラム上において、例えば、ソースコード「ADDQ r,(k)」が実行されると、Qレジスタの格納データ(上位側アドレス値)及び1バイトの整数k(直値:下位側アドレス値)で指定されたアドレスのメモリの内容(格納データ)に、rレジスタ(A、B、C、D、E、H又はLレジスタ)の格納データが加算され、該加算結果がrレジスタに格納される。それゆえ、図85B中のソースコード「ADDQ A,(.LOW.wWAVENUM)」が実行されると、Qレジスタの格納データ及び1バイトの整数値「.LOW.wWAVENUM」で指定されたアドレスのメモリの内容(設定値データ)にAレジスタの内容(格納データ)が加算され、該加算結果がAレジスタに格納される。 Also, for example, when the source code "ADDQ r, (k)" is executed on the source program, the data stored in the Q register (upper side address value) and the 1-byte integer k (immediate value: lower side address value ) is added to the contents (stored data) of the memory at the address designated by the r register (A, B, C, D, E, H or L registers), and the addition result is stored in the r register. be. Therefore, when the source code "ADDQ A, (.LOW.wWAVENUM)" in FIG. 85B is executed, the data stored in the Q register and the memory address specified by the 1-byte integer value ".LOW. The content of the A register (stored data) is added to the content of the A register (set value data), and the addition result is stored in the A register.

すなわち、図85Bに示す例では、S309の設定値の加算処理において、抽籤テーブル選択用相対値に係数「6」を乗算して、その乗算値に設定値データを加算することにより、抽籤対象役の抽籤値が格納された抽籤テーブルのアドレスを算出している。 That is, in the example shown in FIG. 85B , in the setting value addition processing of S309, the lottery table selection relative value is multiplied by a coefficient “6”, and the set value data is added to the multiplied value to obtain the lottery target role. The address of the lottery table storing the lottery value of is calculated.

上述のように、本実施形態では、内部抽籤処理において、Qレジスタ(拡張レジスタ)を用いたメインCPU101専用命令コード(「ADDQ」命令)が用いられており、この命令コードを用いれば、直値により、メインROM102、メインRAM103やメモリマップI/Oにアクセスすることができる。それゆえ、内部抽籤処理のソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in the present embodiment, the main CPU 101 dedicated instruction code (“ADDQ” instruction) using the Q register (extended register) is used in the internal lottery process. can access the main ROM 102, main RAM 103, and memory map I/O. Therefore, instructions related to address setting can be omitted from the source program of the internal lottery process, and the capacity of the source program (used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to enhance game playability.

[第2インターフェースボード制御処理(規定外)]
次に、図86を参照して、メインフロー(図74参照)中のS207で行う第2インターフェースボード制御処理について説明する。図86は、第2インターフェースボード制御処理の手順を示すフローチャートである。なお、この処理は、メインRAM103内の規定外作業領域(図12C参照)で行われる。また、この第2インターフェースボード制御処理で用いられるプログラムはメインROM102内の規定外エリアに格納されている(図12B参照)。
[Second interface board control processing (non-regulation)]
Next, referring to FIG. 86, the second interface board control processing performed at S207 in the main flow (see FIG. 74) will be described. FIG. 86 is a flow chart showing the procedure of the second interface board control process. Note that this processing is performed in the non-regular work area (see FIG. 12C) in the main RAM 103 . Also, the program used in this second interface board control process is stored in the unregulated area in the main ROM 102 (see FIG. 12B).

まず、メインCPU101は、スタックポインタ(SP)にセットされているメインRAM103内のスタックエリアのアドレスデータを退避させる(S361)。次いで、メインCPU101は、メインRAM103内の規定外スタックエリアのアドレスデータをスタックポインタ(SP)にセットする(S362)。 First, the main CPU 101 saves the address data of the stack area in the main RAM 103 set in the stack pointer (SP) (S361). Next, the main CPU 101 sets the address data of the unregulated stack area in the main RAM 103 to the stack pointer (SP) (S362).

次いで、メインCPU101は、ナビデータを取得する(S363)。次いで、メインCPU101は、ナビ変換テーブルをメインRAM103内の規定外作業領域にセットする(S364)。 Next, the main CPU 101 acquires navigation data (S363). Next, the main CPU 101 sets the navigation conversion table in the non-regular work area in the main RAM 103 (S364).

次いで、メインCPU101は、ナビ変換テーブルを参照して第2インターフェース用押し順番号を取得する(S365)。次いで、メインCPU101は、取得した第2インターフェース用押し順番号を、規定外作業領域に設けられた規定外押し順番号格納領域(不図示)に格納する(S366)。次いで、メインCPU101は、規定外作業領域に設けられた押下位置テーブル選択カウンタの値に「0」をセットする(S367)。 Next, the main CPU 101 refers to the navigation conversion table and obtains the second interface push order number (S365). Next, the main CPU 101 stores the obtained second interface push order number in a non-regular push order number storage area (not shown) provided in the non-regular work area (S366). Next, the main CPU 101 sets "0" to the value of the pressed position table selection counter provided in the non-regular work area (S367).

次いで、メインCPU101は、取得したナビデータが押し順ナビ(押し順役用のナビデータ)であるか否かを判別する(S368)。S368において、メインCPU101が、取得したナビデータが押し順ナビであると判別したとき(S368がYES判定の場合)、メインCPU101は、後述のS372の処理を行う。 Next, the main CPU 101 determines whether or not the acquired navigation data is push order navigation (navi data for push order role) (S368). In S368, when the main CPU 101 determines that the acquired navigation data is push order navigation (if determined as YES in S368), the main CPU 101 performs the processing of S372, which will be described later.

一方、S368において、メインCPU101が、取得したナビデータが押し順ナビでないと判別したとき(S368がNO判定の場合)、メインCPU101は、取得したナビデータが1枚役A停止操作用のナビデータであるか否かを判別する(S369)。 On the other hand, when the main CPU 101 determines in S368 that the acquired navigation data is not the push order navigation (if the determination in S368 is NO), the main CPU 101 determines that the acquired navigation data is the navigation data for the one-hand A stop operation. (S369).

S369において、メインCPU101が、取得したナビデータが1枚役A停止操作用のナビデータであると判別したとき(S369がYES判定の場合)、メインCPU101は、後述のS371の処理を行う。一方、S369において、メインCPU101が、取得したナビデータが1枚役A停止操作用のナビデータでないと判別したとき(S369がNO判定の場合)、メインCPU101は、押下位置テーブル選択カウンタの値に「1」を加算する(S370)。S370において、押下位置テーブル選択カウンタの値に「1」を加算する処理は、押下位置テーブル(不図示)から1枚役Bの押下位置を取得するために行われる処理である。 In S369, when the main CPU 101 determines that the acquired navigation data is the navigation data for the single hand A stop operation (if determined as YES in S369), the main CPU 101 performs the processing of S371, which will be described later. On the other hand, when the main CPU 101 determines in S369 that the acquired navigation data is not the navigation data for the 1-hand A stop operation (NO determination in S369), the main CPU 101 sets the value of the pressed position table selection counter to "1" is added (S370). In S370, the process of adding "1" to the value of the pressed position table selection counter is a process performed to acquire the pressed position of the single hand B from the pressed position table (not shown).

S370の処理後又はS369がYES判定の場合、メインCPU101は、押下位置テーブル選択カウンタの値に「1」を加算する(S371)。S371において、押下位置テーブル選択カウンタの値に「1」を加算する処理は、押下位置テーブル(不図示)から1枚役A又は1枚役Bの押下位置を取得するために行われる処理である。 After the process of S370 or if the determination in S369 is YES, the main CPU 101 adds "1" to the value of the pressed position table selection counter (S371). In S371, the process of adding "1" to the value of the pressed position table selection counter is a process performed to acquire the pressed position of the one-card hand A or one-card hand B from the pressed position table (not shown). .

S371の処理後又はS368がYES判定の場合、メインCPU101は、押下位置テーブル選択カウンタの値に基づいて、押下位置テーブル(不図示)を選択する(S372)。次いで、メインCPU101は、選択した押下位置テーブルを参照して、3リール分(左リール3L、中リール3C及び右リール3R)の押下位置データを取得する(S373)。次いで、メインCPU101は、取得した押下位置データを規定外作業領域に設けられた規定外押下位置格納領域(不図示)に格納する(S374)。S367~S371の処理により、ナビデータが押し順ナビであれば、押下位置テーブル選択カウンタの値は「0」となり、ナビデータが1枚役A停止操作用のナビデータであれば、押下位置テーブル選択カウンタの値は「1」となり、ナビデータが1枚役B停止操作用のナビデータであれば、押下位置テーブル選択カウンタの値は「2」となる。すなわち、ナビデータに基づいて、押下位置データが取得される。 After the process of S371 or when the determination in S368 is YES, the main CPU 101 selects a pressed position table (not shown) based on the value of the pressed position table selection counter (S372). Next, the main CPU 101 refers to the selected pressed position table and obtains pressed position data for three reels (left reel 3L, middle reel 3C and right reel 3R) (S373). Next, the main CPU 101 stores the acquired pressed position data in a nonstandard pressed position storage area (not shown) provided in the nonstandard pressed position storage area (S374). By the processing of S367 to S371, if the navigation data is push order navigation, the value of the pressing position table selection counter becomes "0", and if the navigation data is navigation data for single hand A stop operation, pressing position table The value of the selection counter is "1", and if the navigation data is for the single hand B stop operation, the value of the pressed position table selection counter is "2". That is, the pressed position data is acquired based on the navigation data.

なお、S369及びS371の処理は、押下位置の報知が必要となる内部当籤役が複数設けられている場合の処理であり、押下位置の報知が必要となる内部当籤役が一つしか設けられていない場合には、S369及びS371の処理は不要となる。また、図86では、上述したように、ART機能が作動している状態において1枚役A及び1枚役Bの押下位置が報知され得るようにしているが、これらの内部当籤役は成立・非成立での利益差が少ないため、押下位置を報知しないようにしてもよい。また、これに替えて、あるいはこれとともに、ボーナス役としての「RB」が成立可能な遊技においては、その押下位置を報知するため、「RB」に対応する押下位置データを取得して、「RB」を成立させ得る押下位置の報知が行われるようにしてもよい。 Note that the processing of S369 and S371 is processing in the case where a plurality of internal winning combinations requiring notification of the pressed position are provided, and only one internal winning combination requiring notification of the pressed position is provided. If not, the processing of S369 and S371 becomes unnecessary. In addition, in FIG. 86, as described above, in the state where the ART function is activated, the pressing positions of the one-card combination A and the one-card combination B can be notified. Since there is little profit difference in non-establishment, the pressed position may not be reported. Alternatively, or together with this, in a game in which "RB" can be established as a bonus combination, in order to notify the pressed position, the pressed position data corresponding to "RB" is acquired and "RB ” may be notified of the pressed position.

次いで、メインCPU101は、第2インターフェースボード出力処理を行う(S375)。なお、第2インターフェースボード出力処理の詳細については、後述の図87を参照しながら後で説明する。 Next, the main CPU 101 performs second interface board output processing (S375). Details of the second interface board output processing will be described later with reference to FIG. 87 described later.

次いで、メインCPU101は、全レジスタの復帰処理を行う(S376)。次いで、メインCPU101は、S361で退避させたスタックエリアのアドレスデータをスタックポインタ(SP)にセットする(S377)。そして、S377の処理後、メインCPU101は、第2インターフェースボード制御処理を終了し、処理をメインフロー(図74参照)のS208に移す。 Next, the main CPU 101 performs restoration processing for all registers (S376). Next, the main CPU 101 sets the address data of the stack area saved in S361 to the stack pointer (SP) (S377). After the process of S377, the main CPU 101 ends the second interface board control process, and shifts the process to S208 of the main flow (see FIG. 74).

[第2インターフェースボード出力処理]
次に、図87を参照して、第2インターフェースボード制御処理(図86参照)中のS375で行う第2インターフェースボード出力処理について説明する。図87は、第2インターフェースボード出力処理の手順を示すフローチャートである。なお、この第2インターフェースボード出力処理は、メインRAM103の規定外作業領域で行われる。
[Second interface board output processing]
Next, referring to FIG. 87, the second interface board output processing performed at S375 in the second interface board control processing (see FIG. 86) will be described. FIG. 87 is a flow chart showing the procedure of the second interface board output process. Note that this second interface board output processing is performed in the non-specified work area of the main RAM 103 .

まず、メインCPU101は、第2インターフェース用シリアル回線(第2シリアル通信回路115:SCU2)を介して送信動作が行われているか否かを判別する(S381)。S381において、メインCPU101が、第2インターフェース用シリアル回線を介して送信動作が行われていると判別したとき(S381がYES判定の場合)、メインCPU101は、第2インターフェースボード出力処理を終了し、処理を第2インターフェースボード制御処理(図86参照)のS376に移す。 First, the main CPU 101 determines whether or not a transmission operation is being performed via the second interface serial line (second serial communication circuit 115: SCU2) (S381). When the main CPU 101 determines in S381 that the transmission operation is being performed via the serial line for the second interface (if the determination in S381 is YES), the main CPU 101 terminates the second interface board output process, The process moves to S376 of the second interface board control process (see FIG. 86).

一方、S381において、メインCPU101が、第2インターフェース用シリアル回線を介して送信動作が行われていないと判別したとき(S381がNO判定の場合)、メインCPU101は、規定外作業領域に設けられたループカウンタの値に「3」(リールの個数)をセットし、シリアル通信用サム値に初期値「1」をセットする(S382)。
次いで、メインCPU101は、第2インターフェース用シリアル回線(第2シリアル通信回路115:SCU2)を介して、送信開始データを送信する(S383)。
On the other hand, when the main CPU 101 determines in S381 that the transmission operation is not being performed via the serial line for the second interface (if the determination in S381 is NO), the main CPU 101 is placed in the non-regular work area. The value of the loop counter is set to "3" (the number of reels), and the sum value for serial communication is set to the initial value of "1" (S382).
Next, the main CPU 101 transmits transmission start data via the second interface serial line (second serial communication circuit 115: SCU2) (S383).

次いで、メインCPU101は、所定のリール(回胴)の規定外押下位置格納領域を参照し、所定のリールの押下位置データを取得する(S384)。次いで、メインCPU101は、参照する規定外押下位置格納領域を次の対象リール(回胴)のそれに更新する(S385)。 Next, the main CPU 101 refers to the non-standard depression position storage area of a predetermined reel (rotating drum), and obtains the depression position data of the predetermined reel (S384). Next, the main CPU 101 updates the referenced non-standard pressed position storage area to that of the next target reel (rotating reel) (S385).

次いで、メインCPU101は、パルス変換データ(不図示)及び取得した押下位置データに基づいて、押下位置データ(図柄位置)に対応するパルス数データを取得する(S386)。なお、押下位置データ(図柄位置)とパルス数データとの対応関係の詳細については省略するが、例えば、取得した押下位置データ(図柄位置)が「3」(左リール3Lでは図柄「ベル」)である場合には、パルス数データとして「38」が取得され、押下位置データ(図柄位置)が「10」(左リール3Lでは図柄「チェリー1」)である場合には、パルス数データとして「155」が取得され、取得した押下位置データ(図柄位置)が「12」(左リール3Lでは図柄「白7-1」)である場合には、パルス数データとして「189」が取得される。 Next, the main CPU 101 acquires pulse number data corresponding to the pressed position data (symbol position) based on the pulse conversion data (not shown) and the acquired pressed position data (S386). Although the details of the correspondence relationship between the pressed position data (symbol position) and the pulse number data are omitted, for example, the acquired pressed position data (symbol position) is "3" (symbol "bell" for the left reel 3L). , "38" is acquired as the pulse number data, and if the pressed position data (symbol position) is "10" (symbol "cherry 1" for the left reel 3L), " 155” is acquired and the acquired pressed position data (symbol position) is “12” (symbol “White 7-1” for the left reel 3L), “189” is acquired as the pulse number data.

次いで、メインCPU101は、取得したパルス数データを第2インターフェース用シリアル回線(第2シリアル通信回路115:SCU2)を介して送信する(S387)。
次いで、メインCPU101は、シリアル通信用サム値にパルス数データを加算する(S388)。次いで、メインCPU101は、ループカウンタの値を1減算する(S389)。
Next, the main CPU 101 transmits the acquired pulse number data via the second interface serial line (second serial communication circuit 115: SCU2) (S387).
Next, the main CPU 101 adds pulse number data to the sum value for serial communication (S388). Next, the main CPU 101 subtracts 1 from the value of the loop counter (S389).

次いで、メインCPU101は、ループカウンタの値が「0」であるか否かを判別する(S390)。S390において、メインCPU101が、ループカウンタの値が「0」でないと判別したとき(S390がNO判定の場合)、メインCPU101は、対象リールを次のリールに変更するとともに、処理をS384に戻し、S384以降の処理を繰り返す。 Next, the main CPU 101 determines whether or not the value of the loop counter is "0" (S390). In S390, when the main CPU 101 determines that the value of the loop counter is not "0" (if the determination in S390 is NO), the main CPU 101 changes the target reel to the next reel, returns the process to S384, The processing after S384 is repeated.

一方、S390において、メインCPU101が、ループカウンタの値が「0」であると判別したとき(S390がYES判定の場合)、メインCPU101は、シリアル通信用サム値を第2インターフェース用シリアル回線(第2シリアル通信回路115:SCU2)を介して送信する(S391)。そして、S391の処理後、メインCPU101は、第2インターフェースボード出力処理を終了し、処理を第2インターフェースボード制御処理(図86参照)のS376に移す。 On the other hand, when the main CPU 101 determines in S390 that the value of the loop counter is "0" (if the determination in S390 is YES), the main CPU 101 sets the sum value for serial communication to the serial line for the second interface (the serial line for the second interface). 2 serial communication circuit 115: SCU2) (S391). After the process of S391, the main CPU 101 ends the second interface board output process, and shifts the process to S376 of the second interface board control process (see FIG. 86).

[引込優先順位格納処理]
次に、図88及び図89を参照して、メインフロー(図74参照)中のS212で行う引込優先順位格納処理について説明する。図88は、引込優先順位格納処理の手順を示すフローチャートである。また、図89は、引込優先順位格納処理中の後述のS625及びS626の処理を実行するためのソースプログラムの一例を示す図である。
[Attraction priority storage process]
Next, referring to FIGS. 88 and 89, the attraction priority ranking storage process performed at S212 in the main flow (see FIG. 74) will be described. FIG. 88 is a flow chart showing the procedure of attraction priority storage processing. FIG. 89 is a diagram showing an example of a source program for executing the processes of S625 and S626, which will be described later, during the attraction priority storage process.

まず、メインCPU101は、検索リール数に「3」をセットする(S621)。次いで、メインCPU101は、引込優先順位テーブル選択処理を行う(S622)。この処理では、内部当籤役及び作動ストップボタンに基づいて、引込優先順位テーブル(不図示)が選択される。 First, the main CPU 101 sets the number of search reels to "3" (S621). Next, the main CPU 101 performs attraction priority table selection processing (S622). In this process, an attraction priority table (not shown) is selected based on the internal winning combination and the operation stop button.

次いで、メインCPU101は、引込優先順位格納領域選択処理を行う(S623)。
この処理では、検索対象のリールの引込優先順位データ格納領域が選択される。次いで、メインCPU101は、図柄チェック数(回数)として「20」をセットする(S624)。
Next, the main CPU 101 performs attraction priority storage area selection processing (S623).
In this process, the attraction priority data storage area of the reel to be searched is selected. Next, the main CPU 101 sets "20" as the number of symbol checks (number of times) (S624).

次いで、メインCPU101は、図柄コード取得処理を行う(S625)。この処理では、図柄チェック数に対応した入賞作動フラグ格納領域及び図柄コード格納領域を参照して、図柄コードを取得する。なお、図柄コード取得処理の詳細については、後述の図90を参照しながら後で説明する。 Next, the main CPU 101 performs symbol code acquisition processing (S625). In this process, the symbol code is obtained by referring to the winning operation flag storage area and the symbol code storage area corresponding to the number of symbol checks. The details of the pattern code acquisition process will be described later with reference to FIG. 90 which will be described later.

次いで、メインCPU101は、論理積演算処理を行う(S626)。この処理では、メインCPU101は、入賞作動フラグデータの生成処理を行う。論理積演算処理の詳細については、後述の図92を参照しながら後で説明する。 Next, the main CPU 101 performs AND operation processing (S626). In this process, the main CPU 101 performs a process of generating winning operation flag data. The details of the AND operation processing will be described later with reference to FIG. 92, which will be described later.

次いで、メインCPU101は、引込優先順位取得処理を行う(S627)。この処理では、メインCPU101は、入賞作動フラグ(表示役)格納領域(図25参照)内においてビットが「1」にセットされており、かつ、当り要求フラグ格納領域でビットが「1」にされている役について、引込優先順位テーブル(不図示)を参照して、引込優先順位データを取得する。なお、引込優先順位取得処理の詳細については、後述の図93及び図94を参照しながら後で説明する。 Next, the main CPU 101 performs attraction priority acquisition processing (S627). In this process, the main CPU 101 confirms that the bit is set to "1" in the winning operation flag (display combination) storage area (see FIG. 25) and the bit is set to "1" in the winning request flag storage area. For the winning combination, an attraction priority table (not shown) is referenced to obtain attraction priority data. Details of the attraction priority acquisition process will be described later with reference to FIGS. 93 and 94 described later.

次いで、メインCPU101は、取得した引込優先順位データをメインRAM103内の引込優先順位データ格納領域(不図示)に格納する(S628)。この際、引込優先順位データは、各優先順位の値と、格納領域のビットとが対応するように引込優先順位データ格納領域に格納される。 Next, the main CPU 101 stores the acquired attraction priority data in an attraction priority data storage area (not shown) in the main RAM 103 (S628). At this time, the attraction priority data is stored in the attraction priority data storage area so that each priority value corresponds to the bit of the storage area.

なお、引込優先順位データ格納領域には、メインリールの種類毎に優先順位データの格納領域が設けられる。各引込優先順位データ格納領域には、対応するメインリールの各図柄位置「0」~「19」に応じて決定された引込優先順位データが格納される。本実施形態では、この引込優先順位データ格納領域を参照することにより、停止テーブルに基づいて決定された滑り駒数の他に、より適切な滑り駒数が存在するか否かを検索する。 In the attraction priority data storage area, a priority data storage area is provided for each type of main reel. Each attraction priority data storage area stores attraction priority data determined according to each symbol position "0" to "19" of the corresponding main reel. In this embodiment, by referring to this attraction priority data storage area, it is searched whether or not there is a more appropriate number of sliding symbols in addition to the number of sliding symbols determined based on the stop table.

引込優先順位データ格納領域に格納される優先順位引込データの内容は、引込優先順位データを決定する際に参照された引込優先順位テーブル内の引込優先順位テーブル番号の種類によって異なる。また、引込優先順位データは、その値が大きいほど優先順位が高いことを表す。引込優先順位データを参照することにより、メインリールの周面に配された各図柄間における優先順位の相対的な評価が可能となる。すなわち、引込優先順位データとして最も大きい値が決定されている図柄が最も優先順位の高い図柄となる。したがって、引込優先順位データは、メインリールの周面に配された各図柄間の順位を示すものともいえる。なお、引込優先順位データの値が等しい図柄が複数存在する場合には、優先順序テーブルが規定する優先順序に従って一つの図柄が決定される。 The contents of the priority attraction data stored in the attraction priority data storage area differ depending on the type of attraction priority table number in the attraction priority table referred to when determining the attraction priority data. Also, the attraction priority data indicates that the higher the value, the higher the priority. By referring to the attraction priority data, it is possible to evaluate the relative priority among the symbols arranged on the peripheral surface of the main reel. In other words, the symbol for which the largest value is determined as the attraction priority data becomes the symbol with the highest priority. Therefore, the attraction priority data can be said to indicate the order of the symbols arranged on the peripheral surface of the main reel. If there are a plurality of symbols with the same attraction priority data value, one symbol is determined according to the priority order defined by the priority order table.

次いで、メインCPU101は、引込優先順位格納領域の更新処理を行う(S629)。この処理では、メインCPU101は、次のチェック図柄の引込優先順位データ格納領域をセットする。次いで、メインCPU101は、図柄チェック数を1減算する(S630)。次いで、メインCPU101は、図柄チェック数が「0」であるか否かを判別する(S631)。 Next, the main CPU 101 updates the attraction priority storage area (S629). In this process, the main CPU 101 sets the attraction priority data storage area for the next check symbol. Next, the main CPU 101 subtracts 1 from the symbol check number (S630). Next, the main CPU 101 determines whether or not the symbol check number is "0" (S631).

S631において、メインCPU101が、図柄チェック数が「0」でないと判別したとき(S631がNO判定の場合)、メインCPU101は、処理をS625の処理に戻し、S625以降の処理を繰り返す。一方、S631において、メインCPU101が、図柄チェック数が「0」であると判別したとき(S631がYES判定の場合)、メインCPU101は、検索対象リールの変更処理を行う(S632)。 In S631, when the main CPU 101 determines that the number of symbol checks is not "0" (NO determination in S631), the main CPU 101 returns the process to S625, and repeats the processes after S625. On the other hand, when the main CPU 101 determines in S631 that the number of symbol checks is "0" (if determined as YES in S631), the main CPU 101 performs processing for changing reels to be searched (S632).

次いで、メインCPU101は、検索リール数を1減算する(S633)。次いで、メインCPU101は、検索リール数が「0」であるか否か、すなわち、全てのメインリールに対して上述した一連の処理が行われたか否かを判別する(S634)。 Next, the main CPU 101 subtracts 1 from the search reel number (S633). Next, the main CPU 101 determines whether or not the search reel number is "0", that is, whether or not the series of processes described above has been performed for all the main reels (S634).

S634において、メインCPU101が、検索リール数が「0」でないと判別したとき(S634がNO判定の場合)、メインCPU101は、処理をS622の処理に戻し、S622以降の処理を繰り返す。一方、S634において、メインCPU101が、検索リール数が「0」であると判別したとき(S634がYES判定の場合)、メインCPU101は、引込優先順位格納処理を終了し、処理をメインフロー(図74参照)のS213に移す。 In S634, when the main CPU 101 determines that the number of search reels is not "0" (NO determination in S634), the main CPU 101 returns the processing to S622, and repeats the processing after S622. On the other hand, when the main CPU 101 determines in S634 that the number of searched reels is "0" (if the determination in S634 is YES), the main CPU 101 ends the attraction priority ranking storage process, and returns to the main flow (Fig. 74) to S213.

本実施形態では、上述のようにして引込優先順位格納処理が行われる。上述した引込優先順位格納処理中のS625及びS626の処理は、メインCPU101が、図89のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the attraction priority ranking storage process is performed as described above. The processing of S625 and S626 in the attraction priority storage processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG.

その中で、S626の論理積演算処理は、メインCPU101が図89中のソースコード「CALLF SB_DAND_00」を実行することにより行われる。「CALLF」命令は、上述のようにメインCPU101専用の2バイト命令コードであり、図89中のソースコード「CALLF SB_DAND_00」が実行されると、「SB_DAND_00」で指定されているアドレスに、処理をジャンプさせ、論理積演算処理が開始される。 Among them, the AND operation processing of S626 is performed by the main CPU 101 executing the source code "CALLF SB_DAND_00" in FIG. The "CALLF" instruction is a 2-byte instruction code dedicated to the main CPU 101 as described above, and when the source code "CALLF SB_DAND_00" in FIG. A jump is made, and logical product operation processing is started.

[図柄コード取得処理]
次に、図90及び図91を参照して、引込優先順位格納処理(図88参照)中のS625で行う図柄コード取得処理について説明する。図90は、図柄コード取得処理の手順を示すフローチャートであり、図91は、図柄コード取得処理を実行するためのソースプログラムの一例を示す図である。
[Pattern code acquisition process]
Next, with reference to FIGS. 90 and 91, the symbol code acquisition process performed at S625 during the attraction priority storage process (see FIG. 88) will be described. FIG. 90 is a flow chart showing the procedure of the symbol code acquisition process, and FIG. 91 is a diagram showing an example of a source program for executing the symbol code acquisition process.

まず、メインCPU101は、入賞作動フラグ格納領域のクリア処理を行う(S641)。この処理では、メインCPU101は、入賞作動フラグ格納領域(図25参照)内の全ての格納領域に「0」をセットする。次いで、メインCPU101は、第1リール図柄配置テーブル(図14参照)をセットする(S642)。 First, the main CPU 101 clears the winning operation flag storage area (S641). In this process, the main CPU 101 sets "0" to all the storage areas within the winning operation flag storage area (see FIG. 25). Next, the main CPU 101 sets the first reel symbol arrangement table (see FIG. 14) (S642).

次いで、メインCPU101は、第1リール(左リール3L)の停止時であるか否かを判別する(S643)。 Next, the main CPU 101 determines whether or not the first reel (left reel 3L) is stopped (S643).

S643において、メインCPU101が、第1リール(左リール3L)の停止時であると判別したとき(S643がYES判定の場合)、メインCPU101は、後述のS647の処理を行う。一方、S643において、メインCPU101が、第1リール(左リール3L)の停止時でないと判別したとき(S643がNO判定の場合)、メインCPU101は、第2リール図柄配置テーブル(図14参照)をセットする(S644)。この処理では、S642の処理でセットされた第1リール図柄配置テーブルが、第2リール図柄配置テーブルで上書きされる。 In S643, when the main CPU 101 determines that the first reel (left reel 3L) is stopped (if determined as YES in S643), the main CPU 101 performs the processing of S647, which will be described later. On the other hand, when the main CPU 101 determines in S643 that the first reel (left reel 3L) is not stopped (if the determination in S643 is NO), the main CPU 101 changes the second reel symbol arrangement table (see FIG. 14). set (S644). In this process, the first reel symbol arrangement table set in the process of S642 is overwritten with the second reel symbol arrangement table.

次いで、メインCPU101は、第2リール(中リール3C)の停止時であるか否かを判別する(S645)。 Next, the main CPU 101 determines whether or not the second reel (middle reel 3C) is stopped (S645).

S645において、メインCPU101が、第2リール(中リール3C)の停止時であると判別したとき(S645がYES判定の場合)、メインCPU101は、後述のS647の処理を行う。一方、S645において、メインCPU101が、第2リール(中リール3C)の停止時でないと判別したとき(S645がNO判定の場合)、メインCPU101は、第3リール図柄配置テーブル(図14参照)をセットする(S646)。この処理では、S644の処理でセットされた第2リール図柄配置テーブルが、第3リール図柄配置テーブルで上書きされる。 When the main CPU 101 determines in S645 that the second reel (middle reel 3C) is stopped (if determined as YES in S645), the main CPU 101 performs the processing of S647, which will be described later. On the other hand, when the main CPU 101 determines in S645 that the second reel (middle reel 3C) is not stopped (if the determination in S645 is NO), the main CPU 101 changes the third reel symbol arrangement table (see FIG. 14). set (S646). In this process, the second reel symbol arrangement table set in the process of S644 is overwritten with the third reel symbol arrangement table.

S646の処理後、又は、S643或いはS645がYES判定の場合、メインCPU101は、停止制御対象のリールに対する停止操作実行時の図柄チェック処理を行い、図柄チェック処理により取得された図柄に対応する図柄対応入賞作動テーブル(不図示)を取得する(S647)。図柄対応入賞作動テーブル(不図示)は、停止した図柄に応じて停止表示され得る入賞作動フラグ(表示役)を示すデータが格納されるものである。例えば、第1リール(左リール3L)停止時であり、停止操作時に有効ライン上に位置する図柄が「赤BAR」である場合(図17~図21参照)、「REP33,95,98~101」、及び「NML89,93~96,108~112,133~136」を示すデータが格納された図柄対応入賞作動テーブルの先頭アドレスを取得する。 After the process of S646, or when the determination in S643 or S645 is YES, the main CPU 101 performs a symbol check process at the time of execution of the stop operation on the reel to be stopped, and performs symbol correspondence corresponding to the symbol acquired by the symbol check process. A winning operation table (not shown) is acquired (S647). The symbol-based winning operation table (not shown) stores data indicating a winning operation flag (display combination) that can be stop-displayed according to the stopped symbol. For example, when the first reel (left reel 3L) is stopped and the symbol positioned on the effective line at the time of the stop operation is a "red BAR" (see FIGS. 17 to 21), "REP 33, 95, 98 to 101 ”, and “NML89, 93-96, 108-112, 133-136” are stored.

次いで、メインCPU101は、入賞作動フラグ格納領域をセットする(S648)。
次いで、メインCPU101は、圧縮データ格納処理を行う(S649)。この処理では、メインCPU101は、主に、図柄対応入賞作動テーブルに格納された入賞可能な入賞作動フラグデータを、入賞作動フラグ格納領域内の対応する格納領域に転送(展開)する処理を行う。
Next, the main CPU 101 sets a winning operation flag storage area (S648).
Next, the main CPU 101 performs compressed data storage processing (S649). In this process, the main CPU 101 mainly transfers (expands) the winning operation flag data that can be won, which is stored in the symbol-based winning operation table, to the corresponding storage area in the winning operation flag storage area.

S649の処理後、メインCPU101は、圧縮データ格納処理により更新された入賞作動フラグ格納領域をセットし、図柄コード格納領域をセットし、入賞作動フラグ格納領域のデータ長(本実施形態では7バイト)をセットする(S650)。そして、S650の処理後、メインCPU101は、図柄コード取得処理を終了し、処理を引込優先順位格納処理(図88参照)のS626に移す。 After the process of S649, the main CPU 101 sets the winning operation flag storage area updated by the compressed data storage process, sets the symbol code storage area, and sets the data length of the winning operation flag storage area (7 bytes in this embodiment). is set (S650). After the process of S650, the main CPU 101 ends the symbol code acquisition process, and shifts the process to S626 of the attraction priority storage process (see FIG. 88).

本実施形態では、上述のようにして図柄コード取得処理が行われる。なお、上述した図柄コード取得処理は、メインCPU101が、図91のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中でも、S649の圧縮データ格納処理は、メインCPU101が図91中のソースコード「CALLF SB_BTEP_00」を実行することにより行われる。 In this embodiment, the symbol code acquisition process is performed as described above. The symbol code acquisition process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. Among them, the compressed data storage processing of S649 is performed by the main CPU 101 executing the source code "CALLF SB_BTEP_00" in FIG.

「CALLF」命令は、上述のようにメインCPU101専用の2バイト命令コードであり、図91中のソースコード「CALLF SB_BTEP_00」が実行されると、「SB_BTEP_00」で指定されているアドレスに、処理をジャンプさせ、圧縮データ格納処理が開始される。そして、この圧縮データ格納処理では、上述のように、各リールの図柄対応入賞作動フラグテーブルに格納された入賞作動フラグデータ(圧縮データ)が、入賞作動フラグ格納領域に展開(コピー)される。 The "CALLF" instruction is a 2-byte instruction code dedicated to the main CPU 101 as described above, and when the source code "CALLF SB_BTEP_00" in FIG. A jump is made, and compressed data storage processing is started. In this compressed data storage process, as described above, the winning actuation flag data (compressed data) stored in the symbol-corresponding winning actuation flag table of each reel is expanded (copied) to the winning actuation flag storage area.

なお、本実施形態では、上述した図柄コード取得処理中のS647~S649で説明した処理手順で入賞に係るデータの圧縮・展開処理を行い、かつ、その処理の中で上述したメインCPU101専用命令コードを用いることにより、入賞に係るデータの圧縮・展開処理の効率化を図ることができるとともに、限られたメインRAM103の容量を有効活用することができる。 In the present embodiment, the data compression/decompression process is performed according to the process procedure described in S647 to S649 during the symbol code acquisition process, and during that process, the main CPU 101 dedicated instruction code By using , it is possible to improve the efficiency of the compression/decompression process of the data related to the winning, and to effectively utilize the limited capacity of the main RAM 103 .

また、本実施形態では、図柄コード取得処理中のS649の圧縮データ格納処理において、「CALLF」命令で指定するジャンプ先のアドレス「SB_BTEP_00」は、図柄設定処理(図74のS205参照)内で実行される圧縮データ格納処理(不図示)において、「CALLF」命令で指定するジャンプ先のアドレスと同じとなるように構成している。すなわち、本実施形態では、図柄コード取得処理で行う圧縮データ格納処理を実行するためのソースプログラムが、図柄設定処理で行う圧縮データ格納処理を実行するためのソースプログラムと同じであり、圧縮データ格納処理のソースプログラムが共有化(モジュール化)されている。それゆえ、それぞれ別個に圧縮データ格納処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 Also, in this embodiment, in the compressed data storage process of S649 during the symbol code acquisition process, the jump destination address "SB_BTEP_00" specified by the "CALLF" instruction is executed in the symbol setting process (see S205 in FIG. 74). In the stored compressed data processing (not shown), it is configured to be the same as the jump destination address specified by the "CALLF" instruction. That is, in the present embodiment, the source program for executing the compressed data storage process performed in the symbol code acquisition process is the same as the source program for executing the compressed data storage process performed in the symbol setting process. The processing source program is shared (modularized). Therefore, since it is not necessary to separately provide a source program for the compressed data storage process, the capacity of the source program (used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to enhance game playability.

[論理積演算処理]
次に、図92を参照して、例えば、引込優先順位格納処理(図88参照)中のS626で行う論理積演算処理について説明する。図92は、論理積演算処理の手順を示すフローチャートである。なお、図92に示す論理積演算処理は、引込優先順位格納処理(図88参照)中のS626だけでなく、後述の引込優先順位取得処理(後述の図93及び図94参照)中のS687においても実行される。
[Logical product operation processing]
Next, with reference to FIG. 92, for example, the AND operation processing performed at S626 during the attraction priority storage processing (see FIG. 88) will be described. FIG. 92 is a flow chart showing the procedure of the AND operation processing. Note that the logical product operation process shown in FIG. 92 is performed not only at S626 during the attraction priority storage process (see FIG. 88), but also at S687 during the attraction priority acquisition process (see FIGS. 93 and 94 described later). is also executed.

引込優先順位格納処理(図88参照)中のS626で実行される論理積演算処理において、論理積演算される2つのデータは、上述した図柄コード取得処理中のS650でセットされた入賞作動フラグ格納領域のデータ、及び、図柄コード格納領域のデータである。
そして、前者のデータが後述の「論理積先データ」に対応し、後者のデータが後述の「論理積元データ」に対応する。また、この場合、上述した図柄コード取得処理中のS650でセットされたデータ長(37バイト)のバイト数「37」が後述の「論理積回数」に対応する。
In the AND operation process executed at S626 during the attraction priority storage process (see FIG. 88), the two data to be ANDed are stored in the winning operation flag set at S650 during the symbol code acquisition process described above. These are area data and pattern code storage area data.
The former data corresponds to "logical product target data" described later, and the latter data corresponds to "logical product source data" described later. Also, in this case, the number of bytes "37" of the data length (37 bytes) set in S650 during the pattern code acquisition process corresponds to the "number of logical products" described later.

一方、後述の引込優先順位取得処理(後述の図93及び図94参照)中のS687で実行される論理積演算処理において、論理積演算される2つのデータは、当り(引込)要求フラグ格納領域のデータ、及び、入賞作動フラグ格納領域のデータである。そして、前者のデータが後述の「論理積先データ」に対応し、後者のデータが後述の「論理積元データ」に対応する。また、この場合、後述の図95B中に記載のRT作動組み合わせ表示フラグのデータ長(4バイト)のバイト数「4」が後述の「論理積回数」に対応する。なお、当り要求フラグ格納領域及び入賞作動フラグ格納領域のデータ長であるバイト数「37」を後述の「論理積回数」に対応させるようにしてもよい。 On the other hand, in the logical product operation processing executed in S687 in the attraction priority order acquisition processing (see FIGS. 93 and 94 described later), the two data to be logically operated are stored in the win (attraction) request flag storage area. and the data of the winning operation flag storage area. The former data corresponds to "logical product target data" described later, and the latter data corresponds to "logical product source data" described later. In this case, the number of bytes "4" of the data length (4 bytes) of the RT operation combination display flag described later in FIG. 95B corresponds to the "number of logical products" described later. The number of bytes "37", which is the data length of the win request flag storage area and the winning operation flag storage area, may be made to correspond to the "number of logical products" described later.

まず、メインCPU101は、論理積元データ(例えば、図柄コード格納領域のデータ)を取得する(S661)。次いで、メインCPU101は、論理積元データと論理積先データ(例えば、入賞作動フラグ格納領域のデータ)との論理積演算を行い、その演算結果を論理積先データとして保存する(S662)。 First, the main CPU 101 acquires logical product source data (for example, data in the pattern code storage area) (S661). Next, the main CPU 101 performs a logical product operation on the logical product source data and the logical product destination data (for example, the data in the winning operation flag storage area), and stores the operation result as the logical product destination data (S662).

次いで、メインCPU101は、取得する論理積元データのアドレスを1加算する(S663)。次いで、メインCPU101は、参照する論理積先データのアドレスを1加算する(S664)。 Next, the main CPU 101 adds 1 to the address of the logical product source data to be obtained (S663). Next, the main CPU 101 adds 1 to the address of the logical product destination data to be referenced (S664).

次いで、メインCPU101は、論理積回数を1減算する(S665)。次いで、メインCPU101は、論理積回数が「0」であるか否かを判別する(S666)。 Next, the main CPU 101 subtracts 1 from the number of ANDs (S665). Next, the main CPU 101 determines whether or not the number of logical products is "0" (S666).

S666において、メインCPU101が、論理積回数が「0」でないと判別したとき(S666がNO判定の場合)、メインCPU101は、処理をS661の処理に戻し、S661以降の処理を繰り返す。一方、S666において、メインCPU101が、論理積回数が「0」であると判別したとき(S666がYES判定の場合)、メインCPU101は、論理積演算処理を終了し、処理を例えば引込優先順位格納処理(図88参照)のS627に移す。 In S666, when the main CPU 101 determines that the number of ANDs is not "0" (NO determination in S666), the main CPU 101 returns the process to S661, and repeats the processes after S661. On the other hand, when the main CPU 101 determines in S666 that the number of logical products is "0" (if the determination in S666 is YES), the main CPU 101 ends the logical product operation processing, and performs the processing, for example, storing the attraction priority order. The process moves to S627 of the process (see FIG. 88).

[引込優先順位取得処理]
次に、図93~図95を参照して、引込優先順位格納処理(図88参照)中のS627で行う引込優先順位取得処理について説明する。なお、図93及び図94は、引込優先順位取得処理の手順を示すフローチャートである。図95Aは、引込優先順位取得処理中の後述のS680~S683の処理を実行するためのソースプログラムの一例を示す図であり、図95Bは、引込優先順位取得処理中の後述のS686の処理を実行するためのソースプログラムの一例を示す図である。
[Priority Acquisition Processing]
Next, with reference to FIGS. 93 to 95, the attraction priority acquisition process performed at S627 during the attraction priority storage process (see FIG. 88) will be described. 93 and 94 are flowcharts showing the procedure of the attraction priority acquisition process. FIG. 95A is a diagram showing an example of a source program for executing the processing of S680 to S683 described later during the attraction priority acquisition process, and FIG. FIG. 4 is a diagram showing an example of a source program for execution; FIG.

まず、メインCPU101は、右リール3R(特定の表示列)のチェック時であるか否かを判別する(S671)。 First, the main CPU 101 determines whether or not it is time to check the right reel 3R (specific display row) (S671).

S671において、メインCPU101が、右リール3Rのチェック時でないと判別したとき(S671がNO判定の場合)、メインCPU101は、後述のS674の処理を行う。一方、S671において、メインCPU101が、右リール3Rのチェック時であると判別したとき(S671がYES判定の場合)、メインCPU101は、内部当籤役に係る図柄組合せ(入賞役)に「ANY役」(所定の図柄の組合せ)が含まれるか否かを判別する(S672)。ここで、「ANY役」とは、少なくとも右リール3Rの停止図柄に関係なく入賞が確定する役(少なくとも右リール3Rの停止図柄が任意の図柄である入賞役)のことをいう。なお、本実施形態では、「ANY役」は設けられていない。 In S671, when the main CPU 101 determines that it is not the time to check the right reel 3R (when the determination in S671 is NO), the main CPU 101 performs the processing of S674, which will be described later. On the other hand, in S671, when the main CPU 101 determines that it is time to check the right reel 3R (if the determination in S671 is YES), the main CPU 101 selects "ANY combination" as the symbol combination (winning combination) related to the internal winning combination. It is determined whether or not (combination of predetermined symbols) is included (S672). Here, "ANY combination" refers to a winning combination in which the winning is determined regardless of at least the stopped symbol on the right reel 3R (at least the winning combination in which the stopped symbol on the right reel 3R is an arbitrary symbol). Note that the "ANY role" is not provided in this embodiment.

S672において、メインCPU101が、内部当籤役に係る図柄組合せに「ANY役」が含まれないと判別したとき(S672がNO判定の場合)、メインCPU101は、後述のS674の処理を行う。一方、S672において、メインCPU101が、内部当籤役に係る図柄組合せに「ANY役」が含まれると判別したとき(S672がYES判定の場合)、メインCPU101は、入賞作動フラグ格納領域内の「ANY役」に対応する格納領域をマスクする(S673)。具体的には、メインCPU101は、入賞作動フラグ格納領域内の「ANY役」に対応するビットに「1」をセットする。 In S672, when the main CPU 101 determines that the symbol combination related to the internal winning combination does not include the "ANY combination" (NO determination in S672), the main CPU 101 performs the processing of S674, which will be described later. On the other hand, when the main CPU 101 determines in S672 that the symbol combination related to the internal winning combination includes the "ANY combination" (if the determination in S672 is YES), the main CPU 101 stores the "ANY combination" in the winning actuation flag storage area. The storage area corresponding to the winning combination is masked (S673). Specifically, the main CPU 101 sets "1" to the bit corresponding to the "ANY combination" in the winning operation flag storage area.

S673の処理後、又は、S671或いはS672がNO判定の場合、メインCPU101は、入賞作動フラグ格納領域(図25参照)のアドレスとして、その最後尾の格納領域のアドレスに「1」を加算したアドレスをセットし、停止禁止データをセットし、入賞作動フラグデータ長(入賞作動フラグ格納領域のデータ長:本実施形態では、7バイト)をセットする(S674)。次いで、メインCPU101は、ストックボタン作動カウンタの値、及び、ストップボタン作動状態を取得する(S675)。なお、ストップボタン作動カウンタは、停止操作が検出されているストップボタンの数を管理するためのカウンタである。また、ストップボタン作動状態は、作動ストップボタン格納領域(図28参照)を参照することにより取得される。 After the processing of S673, or when the determination in S671 or S672 is NO, the main CPU 101 adds "1" to the address of the last storage area as the address of the winning operation flag storage area (see FIG. 25). is set, stop prohibition data is set, and the winning operation flag data length (the data length of the winning operation flag storage area: 7 bytes in this embodiment) is set (S674). Next, the main CPU 101 acquires the value of the stock button actuation counter and the stop button actuation state (S675). The stop button actuation counter is a counter for managing the number of stop buttons for which stop operations have been detected. Also, the stop button operating state is acquired by referring to the operation stop button storage area (see FIG. 28).

次いで、メインCPU101は、セットされている入賞作動フラグ格納領域のアドレスを1減算(-1更新)する(S676)。次いで、メインCPU101は、セットされている入賞作動フラグ格納領域とそれに対応する当り要求フラグ格納領域(図25参照)とから当り要求フラグデータを生成し、該生成された当り要求フラグデータに基づいて禁止入賞作動位置を生成する(S677)。 Next, the main CPU 101 subtracts 1 from the set winning operation flag storage area address (renews it by 1) (S676). Next, the main CPU 101 generates winning request flag data from the set winning operation flag storage area and the corresponding winning request flag storing area (see FIG. 25), and based on the generated winning request flag data. A prohibited winning operation position is generated (S677).

次いで、メインCPU101は、停止操作位置が禁止入賞作動位置であるか否かを判別する(S678)。 Next, the main CPU 101 determines whether or not the stop operation position is the prohibited winning operation position (S678).

S678において、メインCPU101が、停止操作位置が禁止入賞作動位置でないと判別したとき(S678がNO判定の場合)、メインCPU101は、後述のS684の処理を行う。一方、S678において、メインCPU101が、停止操作位置が禁止入賞作動位置であると判別したとき(S678がYES判定の場合)、メインCPU101は、ストップボタン作動カウンタの値が第3停止の値であるか否かを判別する(S679)。 In S678, when the main CPU 101 determines that the stop operation position is not the prohibited winning operation position (if the determination in S678 is NO), the main CPU 101 performs the processing of S684, which will be described later. On the other hand, when the main CPU 101 determines in S678 that the stop operation position is the prohibited winning operation position (if the determination in S678 is YES), the main CPU 101 determines that the value of the stop button actuation counter is the third stop value. It is determined whether or not (S679).

S679において、メインCPU101が、ストップボタン作動カウンタの値が第3停止の値であると判別したとき(S679がYES判定の場合)、メインCPU101は、後述のS705の処理を行う。一方、S679において、メインCPU101が、ストップボタン作動カウンタの値が第3停止の値でないと判別したとき(S679がNO判定の場合)、メインCPU101は、ストップボタン作動カウンタの値が第2停止の値であるか否かを判別する(S680)。 When the main CPU 101 determines in S679 that the value of the stop button actuation counter is the third stop value (if YES in S679), the main CPU 101 performs the processing of S705, which will be described later. On the other hand, when the main CPU 101 determines in S679 that the value of the stop button actuation counter is not the value for the third stop (if the determination in S679 is NO), the main CPU 101 determines that the value of the stop button actuation counter is not the value for the second stop. It is determined whether or not it is a value (S680).

S680において、メインCPU101が、ストップボタン作動カウンタの値が第2停止の値でないと判別したとき(S680がNO判定の場合)、メインCPU101は、後述のS684の処理を行う。一方、S680において、メインCPU101が、ストップボタン作動カウンタの値が第2停止の値であると判別したとき(S680がYES判定の場合)、メインCPU101は、右リール3Rの停止後であるか否かを判別する(S681)。 When the main CPU 101 determines in S680 that the value of the stop button actuation counter is not the second stop value (NO determination in S680), the main CPU 101 performs the processing of S684, which will be described later. On the other hand, when the main CPU 101 determines in S680 that the value of the stop button actuation counter is the second stop value (if YES in S680), the main CPU 101 determines whether the right reel 3R has stopped. (S681).

S681において、メインCPU101が、右リール3Rの停止後であると判別したとき(S681がYES判定の場合)、メインCPU101は、後述のS684の処理を行う。一方、S681において、メインCPU101が、右リール3Rの停止後でないと判別したとき(S681がNO判定の場合)、メインCPU101は、当り要求フラグが「ANY役」の干渉を受ける可能性があるフラグでないか否か(内部当籤役に係る図柄組合せ(入賞役)に「ANY役」が含まれないか否か)を判別する(S682)。 In S681, when the main CPU 101 determines that the right reel 3R has stopped (if determined as YES in S681), the main CPU 101 performs the processing of S684, which will be described later. On the other hand, when the main CPU 101 determines in S681 that the right reel 3R has not stopped yet (if the determination in S681 is NO), the main CPU 101 sets the win request flag as a flag indicating that there is a possibility of being interfered by "ANY combination". (whether or not the symbol combination (winning combination) related to the internal winning combination does not include the "ANY combination") (S682).

S682において、メインCPU101が、当り要求フラグが「ANY役」の干渉を受ける可能性があるフラグでないと判別したとき(S682がYES判定の場合)、メインCPU101は、後述のS684の処理を行う。一方、S682において、メインCPU101が、当り要求フラグが「ANY役」の干渉を受ける可能性があるフラグであると判別したとき(S682がNO判定の場合)、メインCPU101は、現チェックが「ANY役」を含む当り要求フラグのチェック時であるか否かを判別する(S683)。 In S682, when the main CPU 101 determines that the win request flag is not a flag that may cause interference of the "ANY combination" (if YES in S682), the main CPU 101 performs the processing of S684, which will be described later. On the other hand, when the main CPU 101 determines in S682 that the win request flag is a flag that may be subject to interference in the "ANY role" (if the determination in S682 is NO), the main CPU 101 determines that the current check is "ANY It is determined whether or not it is time to check the winning request flag including "hand" (S683).

S683において、メインCPU101が、現チェックが「ANY役」を含む当り要求フラグのチェック時であると判別したとき(S683がYES判定の場合)、メインCPU101は、後述のS705の処理を行う。 In S683, when the main CPU 101 determines that the current check is the time of checking the win request flag including the "ANY combination" (if the determination in S683 is YES), the main CPU 101 performs the processing of S705, which will be described later.

一方、S683において、メインCPU101が、現チェックが「ANY役」を含む当り要求フラグのチェック時でないと判別したとき(S683がNO判定の場合)、S678或いはS680がNO判定の場合、又は、S681或いはS682がYES判定の場合、メインCPU101は、入賞作動フラグデータ長を1減算する(S684)。次いで、メインCPU101は、入賞作動フラグデータ長が「0」であるか否かを判別する(S685)。 On the other hand, in S683, when the main CPU 101 determines that the current check is not the time of checking the winning request flag including the "ANY combination" (when S683 determines NO), when S678 or S680 determines NO, or when S681 Alternatively, if the determination in S682 is YES, the main CPU 101 subtracts 1 from the winning operation flag data length (S684). Next, the main CPU 101 determines whether or not the winning operation flag data length is "0" (S685).

S685において、メインCPU101が、入賞作動フラグデータ長が「0」でないと判別したとき(S685がNO判定の場合)、メインCPU101は、処理をS676の処理に戻し、S676以降の処理を繰り返す。 In S685, when the main CPU 101 determines that the winning operation flag data length is not "0" (NO determination in S685), the main CPU 101 returns the processing to S676, and repeats the processing after S676.

一方、S685において、メインCPU101が、入賞作動フラグデータ長が「0」であると判別したとき(S685がYES判定の場合)、メインCPU101は、停止制御用引込要求フラグ設定処理を行う(S686)。この処理は、メインCPU101により、図95Bのソースプログラムで規定されている各処理が順次実行されることにより行われる。それゆえ、この処理の中では、図92で説明した論理積演算処理が行われる。なお、S686の処理内で実行される論理積演算処理では、上述のように、当り(引込)要求フラグ格納領域のデータが「論理積先データ」にセットされ、入賞作動フラグ格納領域のデータが「論理積元データ」にセットされ、「論理積回数」には、RT作動組み合わせ表示フラグのデータ長(4バイト)のバイト数「4」がセットされる。RT作動組み合わせ表示フラグは、入賞作動フラグ格納領域において、RT移行に係る図柄組合せが規定された格納領域のことであり、本実施形態では、図17~図21に示すように格納領域1~4のみとなる。なお、「論理積回数」には、上述したように当り要求フラグ格納領域及び入賞作動フラグ格納領域のデータ長(37バイト)であるバイト数「37」がセットされるようにしてもよい。 On the other hand, when the main CPU 101 determines in S685 that the winning actuation flag data length is "0" (if the determination in S685 is YES), the main CPU 101 performs stop control pull-in request flag setting processing (S686). . This process is performed by the main CPU 101 sequentially executing each process specified in the source program of FIG. 95B. Therefore, in this process, the AND operation process described with reference to FIG. 92 is performed. In addition, in the AND operation process executed in the process of S686, as described above, the data in the win (pull-in) request flag storage area is set to the "AND destination data", and the data in the winning operation flag storage area is set. "Logical product source data" is set, and the number of bytes "4" of the data length (4 bytes) of the RT operation combination display flag is set to "number of logical products". The RT operation combination display flag is a storage area in the winning operation flag storage area in which the symbol combination related to the RT shift is defined. only. As described above, the number of bytes "37", which is the data length (37 bytes) of the win request flag storage area and the winning operation flag storage area, may be set in the "number of ANDs".

次いで、メインCPU101は、引込優先順位テーブルアドレス格納領域(不図示)を参照して、引込優先順位テーブル(不図示)を取得する(S687)。 Next, the main CPU 101 refers to the attraction priority table address storage area (not shown) and obtains the attraction priority table (not shown) (S687).

次いで、メインCPU101は、現在セットされているアドレスに格納されている引込優先順位テーブルのデータが、エンドコード(000H)であるか否かを判別する(S688)。 Next, the main CPU 101 determines whether or not the data in the attraction priority table stored at the currently set address is the end code (000H) (S688).

S688において、メインCPU101が、現在セットされているアドレスに格納されている引込優先順位テーブルのデータが、エンドコードであると判別したとき(S688がYES判定の場合)、メインCPU101は、後述のS705の処理を行う。一方、S688において、メインCPU101が、現在セットされているアドレスに格納されている引込優先順位テーブルのデータが、エンドコードでないと判別したとき(S688がNO判定の場合)、メインCPU101は、入賞作動フラグ格納領域をセットする(S689)。 In S688, when the main CPU 101 determines that the data in the attraction priority table stored at the currently set address is the end code (if YES in S688), the main CPU 101 proceeds to S705, which will be described later. process. On the other hand, when the main CPU 101 determines in S688 that the data in the attraction priority table stored at the currently set address is not the end code (if the determination in S688 is NO), the main CPU 101 performs the winning operation. A flag storage area is set (S689).

次いで、メインCPU101は、現在セットされているアドレスに基づいて、引込優先順位テーブルから引込優先順位データを取得する(S690)。次いで、メインCPU101は、引込優先順位テーブルのブロックカウンタをセットする(S691)。本実施形態では、この処理において、メインCPU101は、引込優先順位テーブルのブロックカウンタの値に「2」をセットする。 Next, the main CPU 101 acquires attraction priority data from the attraction priority table based on the currently set address (S690). Next, the main CPU 101 sets the block counter of the attraction priority table (S691). In this embodiment, in this process, the main CPU 101 sets the value of the block counter in the attraction priority table to "2".

次いで、メインCPU101は、引込優先順位テーブルのチェック回数をセットし、参照する引込優先順位テーブルのアドレスを1加算(+1更新)する(S692)。本実施形態では、この処理において、メインCPU101は、引込優先順位テーブルのチェック回数に、一例として「8」をセットしている。なお、引込優先順位テーブルのチェック回数は、引込優先順位テーブルに規定されているチェックデータのビット数に応じて任意設定することができる。 Next, the main CPU 101 sets the number of times the attraction priority table is checked, and adds 1 to the referred attraction priority table address (updates +1) (S692). In this embodiment, in this process, the main CPU 101 sets the number of times the attraction priority table is checked to, for example, "8". The number of times the attraction priority table is checked can be arbitrarily set according to the number of bits of check data defined in the attraction priority table.

次いで、メインCPU101は、更新された引込優先順位テーブルのアドレスに基づいて、チェックデータを取得し、チェックデータからチェックビットを抽出する(S693)。 Next, the main CPU 101 acquires the check data based on the updated address of the attraction priority table and extracts the check bit from the check data (S693).

次いで、メインCPU101は、抽出されたチェックビットの値が「1」であるか否かを判別する(S694)。 Next, the main CPU 101 determines whether the value of the extracted check bit is "1" (S694).

S694において、メインCPU101が、抽出されたチェックビットの値が「1」でないと判別したとき(S694がNO判定の場合)、メインCPU101は、後述のS699の処理を行う。一方、S694において、メインCPU101が、抽出されたチェックビットの値が「1」であると判別したとき(S694がYES判定の場合)、メインCPU101は、参照する引込優先順位テーブルのアドレスを1加算(+1更新)し、更新後のアドレスに基づいて、引込優先順位テーブルから判定データを取得する(S695)。 In S694, when the main CPU 101 determines that the value of the extracted check bit is not "1" (NO determination in S694), the main CPU 101 performs the processing of S699, which will be described later. On the other hand, when the main CPU 101 determines in S694 that the value of the extracted check bit is "1" (if the determination in S694 is YES), the main CPU 101 adds 1 to the address of the attraction priority table to be referred to. (+1 update), and determination data is obtained from the attraction priority table based on the updated address (S695).

次いで、メインCPU101は、S695で取得した判定データに基づいて、現在取得されている入賞作動フラグデータが判定対象であるか否かを判別する(S696)。この処理では、メインCPU101は、現在取得されている入賞作動フラグデータと、判定データとを比較し、前者が後者に対応するものである否かを判定し、前者が後者に対応するものである場合には、現在取得されている入賞作動フラグデータが判定対象であると判定する。 Next, the main CPU 101 determines whether or not the currently acquired winning actuation flag data is to be determined based on the determination data acquired in S695 (S696). In this process, the main CPU 101 compares the currently acquired prize-winning operation flag data with the determination data, determines whether the former corresponds to the latter, and determines whether the former corresponds to the latter. In this case, it is determined that the currently acquired winning actuation flag data is to be determined.

S696において、メインCPU101が、入賞作動フラグデータが判定対象でないと判別したとき(S696がNO判定の場合)、メインCPU101は、後述のS699の処理を行う。一方、S696において、メインCPU101が、入賞作動フラグデータが判定対象であると判別したとき(S696がYES判定の場合)、メインCPU101は、引込優先順位データの更新処理を行う(S697)。この処理では、メインCPU101は、S697で取得した判定データに対応付けられた引込優先順位データで、現在セットされている引込優先順位データを更新(上書き)する。 In S696, when the main CPU 101 determines that the winning actuation flag data is not subject to determination (if NO in S696), the main CPU 101 performs the processing of S699, which will be described later. On the other hand, when the main CPU 101 determines in S696 that the winning actuation flag data is to be determined (if determined as YES in S696), the main CPU 101 updates the attraction priority data (S697). In this process, the main CPU 101 updates (overwrites) the currently set attraction priority data with the attraction priority data associated with the determination data acquired in S697.

次いで、メインCPU101は、チェックデータの更新処理を行う(S698)。この処理では、メインCPU101は、チェックデータを1ビットだけ右方向(ビット7からビット0に向かう方向)にシフトする。なお、この処理において、シフト後のチェックデータのビット7には、「0」がセットされる。 Next, the main CPU 101 performs check data update processing (S698). In this process, the main CPU 101 shifts the check data rightward by 1 bit (in the direction from bit 7 to bit 0). In this process, bit 7 of the shifted check data is set to "0".

S698の処理後、又は、S694或いはS696がNO判定の場合、メインCPU101は、チェックデータにチェック対象のビット(「1」がセットされているビット)があるか否かを判別する(S699)。 After the process of S698, or when the determination in S694 or S696 is NO, the main CPU 101 determines whether or not there is a bit to be checked (a bit set to "1") in the check data (S699).

S699において、メインCPU101が、チェックデータにチェック対象のビットがないと判別したとき(S699がNO判定の場合)、メインCPU101は、後述のS702の処理を行う。一方、S699において、メインCPU101が、チェックデータにチェック対象のビットがあると判別したとき(S699がYES判定の場合)、メインCPU101は、チェックする入賞作動フラグ格納領域のアドレスを1加算(+1更新)し、チェック回数を1減算する(S700)。 When the main CPU 101 determines in S699 that there is no bit to be checked in the check data (NO in S699), the main CPU 101 performs the processing of S702, which will be described later. On the other hand, when the main CPU 101 determines in S699 that there is a bit to be checked in the check data (if the determination in S699 is YES), the main CPU 101 adds 1 (updates +1) to the address of the winning operation flag storage area to be checked. ) and subtracts 1 from the number of checks (S700).

次いで、メインCPU101は、チェック回数が「0」であるか否かを判別する(S701)。S701において、メインCPU101が、チェック回数が「0」でないと判別したとき(S701がNO判定の場合)、メインCPU101は、処理をS698の処理に戻し、S698以降の処理を繰り返す。 Next, the main CPU 101 determines whether or not the number of checks is "0" (S701). In S701, when the main CPU 101 determines that the number of checks is not "0" (NO determination in S701), the main CPU 101 returns the process to S698, and repeats the processes after S698.

一方、S701において、メインCPU101が、チェック回数が「0」であると判別したとき(S701がYES判定の場合)、メインCPU101は、現在参照している入賞作動フラグ格納領域のアドレスにチェック回数の初期値「8」を加算して入賞作動フラグ格納領域のアドレスを更新し、ブロックカウンタの値を1減算する(S702)。次いで、メインCPU101は、ブロックカウンタの値が「0」であるか否かを判別する(S703)。 On the other hand, when the main CPU 101 determines in S701 that the number of checks is "0" (if the determination in S701 is YES), the main CPU 101 stores the number of checks in the address of the winning operation flag storage area currently being referred to. The initial value "8" is added to update the address of the winning operation flag storage area, and the value of the block counter is subtracted by 1 (S702). Next, the main CPU 101 determines whether or not the value of the block counter is "0" (S703).

S703において、メインCPU101が、ブロックカウンタの値が「0」でないと判別したとき(S703がNO判定の場合)、メインCPU101は、処理をS692の処理に戻し、S692以降の処理を繰り返す。 In S703, when the main CPU 101 determines that the value of the block counter is not "0" (NO determination in S703), the main CPU 101 returns the process to S692, and repeats the processes after S692.

一方、S703において、メインCPU101が、ブロックカウンタの値が「0」であると判別したとき(S703がYES判定の場合)、メインCPU101は、参照する引込優先順位テーブルのアドレスを1加算(+1更新)する(S704)。そして、S704の処理後、メインCPU101は、処理をS688の処理に戻し、S688以降の処理を繰り返す。 On the other hand, when the main CPU 101 determines in S703 that the value of the block counter is "0" (if the determination in S703 is YES), the main CPU 101 adds 1 to the address of the attraction priority table to be referred to (updates +1). ) (S704). After the processing of S704, the main CPU 101 returns the processing to the processing of S688, and repeats the processing from S688.

ここで再度、S679、S683又はS688の処理に戻って、S679、S683又はS688がYES判定の場合、メインCPU101は、この時点でセットされている引込順位データを、最終的な引込優先順位データとしてセットする(S705)。なお、S679又はS683がYES判定の場合、メインCPU101は、最終的な引込優先順位データとして「0(00H)」をセットする。この場合、引込優先順位データ「0(00H)」にはエンドコードが割り付けられているので、引込データ無し(停止禁止)がセットされる。そして、S705の処理後、メインCPU101は、引込優先順位取得処理を終了し、処理を引込優先順位格納処理(図88参照)のS628に移す。 Here again, returning to the processing of S679, S683 or S688, if the determination in S679, S683 or S688 is YES, the main CPU 101 uses the attraction-in ranking data set at this time as the final attraction-in-priority data. set (S705). If S679 or S683 is determined to be YES, the main CPU 101 sets "0 (00H)" as final attraction priority data. In this case, since the end code is assigned to the attraction priority data "0 (00H)", no attraction data (stop prohibited) is set. After the process of S705, the main CPU 101 ends the attraction priority acquisition process and shifts the process to S628 of the attraction priority storage process (see FIG. 88).

本実施形態では、上述のようにして引込優先順位取得処理が行われる。なお、上述した引込優先順位取得処理中のS680~S683の「ANY役」の引込優先対応処理は、メインCPU101が、図95Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、例えば、S683の判定処理は、ソースプログラム上において、「JCP」命令(所定の判定命令)により実行される。なお、「JCP」命令は、比較命令相当の動作を実行する命令であり、メインCPU101専用命令コードである。 In this embodiment, the attraction priority order acquisition process is performed as described above. It should be noted that the main CPU 101 sequentially executes each source code defined in the source program of FIG. will be Among them, for example, the judgment processing of S683 is executed by a “JCP” instruction (predetermined judgment instruction) on the source program. The “JCP” instruction is an instruction for executing an operation equivalent to a comparison instruction, and is an instruction code dedicated to the main CPU 101 .

ソースプログラム上において、例えば、ソースコード「JCP cc,A,n,e」が実行されると、Aレジスタの内容(格納データ)と、整数nとを比較し、その比較結果が、ccの条件となれば、処理をeで指定されるアドレスにジャンプさせる。なお、「JCP」命令の「ccの条件」には、フラグ・レジスタF内のキャリーフラグの状態及びゼロフラグの状態の一方が指定される(図11参照)。例えば、ccに「C」が指定されていれば、ccの条件はキャリーフラグが「1」(オン状態)であることを意味し、ccに「NC」が指定されていれば、ccの条件はキャリーフラグが「0」(オフ状態)であることを意味する。また、例えば、ccに「Z」が指定されていれば、ccの条件はゼロフラグが「1」(オン状態)であることを意味し、ccに「NZ」が指定されていれば、ccの条件はゼロフラグが「0」(オフ状態)であることを意味する。 For example, when the source code "JCP cc, A, n, e" is executed on the source program, the content of the A register (stored data) is compared with the integer n, and the result of the comparison is the condition of cc. If so, the process jumps to the address specified by e. It should be noted that either the state of the carry flag or the state of the zero flag in the flag register F is designated as the "condition of cc" of the "JCP" instruction (see FIG. 11). For example, if "C" is specified for cc, the condition for cc means that the carry flag is "1" (on state), and if "NC" is specified for cc, the condition for cc is means that the carry flag is "0" (off state). Also, for example, if "Z" is specified for cc, the condition of cc means that the zero flag is "1" (on state), and if "NZ" is specified for cc, The condition means that the zero flag is "0" (off state).

「ANY役」の引込優先対応処理のソースプログラム上において、図95Aに示すように、「JCP」命令を用いた場合、アドレス設定に係る命令を省略することができる(アドレス設定に係る命令を別途設ける必要がなくなる)ので、「ANY役」の引込優先対応処理の処理効率を高めることができるとともに、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。 As shown in FIG. 95A, if the "JCP" instruction is used on the source program of the attraction priority handling process for the "ANY role", the instruction related to address setting can be omitted (the instruction related to address setting can be omitted). Therefore, it is possible to improve the processing efficiency of the "ANY role" attracting priority handling process and reduce the capacity of the source program (used capacity of the main ROM 102).

また、上述した引込優先順位取得処理中のS686の停止制御用引込要求フラグ設定処理は、メインCPU101が、図95Bのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。S686の停止制御用引込要求フラグ設定処理では、図95Bに示すように、メインCPU101専用命令コードである、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令、及び、「CALLF」命令が利用される。 The stop control attraction request flag setting process of S686 during the attraction priority acquisition process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 95B. In the stop control pull-in request flag setting process of S686, as shown in FIG. command is used.

それゆえ、S686の停止制御用引込要求フラグ設定処理において、Qレジスタ(拡張レジスタ)を用いた「LDQ」命令を用いることにより、直値により、メインROM102、メインRAM103やメモリマップI/Oにアクセスすることができる。この場合、ソースプログラム上において、アドレス設定に係る命令を省略することができ、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。また、「CALLF」命令は、上述のように、2バイトの命令コードである。それゆえ、停止制御用引込要求フラグ設定処理において、これらのメインCPU101専用命令コードを使用することにより、処理の効率化を図ることができ、限られたメインRAM103の容量を有効活用することができる。 Therefore, in the stop control pull-in request flag setting process of S686, by using the "LDQ" instruction using the Q register (extension register), the main ROM 102, the main RAM 103 and the memory map I/O are directly accessed. can do. In this case, it is possible to omit an instruction related to address setting in the source program, and reduce the capacity of the source program (capacity used in the main ROM 102). Also, the "CALLF" instruction is a 2-byte instruction code as described above. Therefore, by using these dedicated instruction codes for the main CPU 101 in the stop control pull-in request flag setting process, the efficiency of the process can be improved, and the limited capacity of the main RAM 103 can be effectively utilized. .

さらに、本実施形態では、優先引込順位取得処理中のS686の停止制御用引込要求フラグ設定処理において、「CALLF」命令で指定するジャンプ先の論理積演算処理のアドレス「SB_DAND_00」は、上記図88で説明した引込優先順位格納処理中のS626の論理積演算処理において「CALLF」命令で指定するジャンプ先のアドレスと同じである(図89参照)。すなわち、本実施形態では、優先引込順位取得処理中のS686の停止制御用引込要求フラグ設定処理で行う論理積演算処理を実行するためのソースプログラムが、引込優先順位格納処理中のS626で行う論理積演算処理を実行するためのソースプログラムと同じであり、S686及びS626の両処理において、論理積演算処理のソースプログラムが共有化(モジュール化)されている。この場合、S686及びS626の両処理において、それぞれ別個に論理積演算処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 Furthermore, in the present embodiment, in the stop control pull-in request flag setting process of S686 during the priority pull-in order acquisition process, the address "SB_DAND_00" of the jump destination logical product operation process specified by the "CALLF" instruction is the address shown in FIG. This is the same as the jump destination address designated by the "CALLF" instruction in the AND operation processing of S626 during the attraction priority storage processing described in 1 (see FIG. 89). That is, in the present embodiment, the source program for executing the AND operation processing performed in the stop control attraction request flag setting processing of S686 during the priority attraction ranking acquisition processing is the logic performed in S626 during the attraction priority storage processing. It is the same as the source program for executing the product operation processing, and the source program for the logical product operation processing is shared (modularized) in both the processing of S686 and S626. In this case, since there is no need to separately provide a source program for the AND operation processing in both the processing of S686 and S626, the capacity of the source program (used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to enhance game playability.

上述のように、本実施形態の優先引込順位取得処理中の上記各種処理では、上述したメインCPU101専用の各種命令コードが適宜用いられ、対応する処理の効率化及びソースプログラムの容量の削減を実現している。その結果、本実施形態では、主制御回路90のプログラム処理速度の効率化と容量の削減とを図ることができ、削減した容量に対応する空き領域を活用して、遊技性を高めることが可能となる。 As described above, various instruction codes dedicated to the main CPU 101 described above are appropriately used in the above-described various processes during the priority attraction ranking acquisition process of the present embodiment, thereby improving the efficiency of the corresponding processes and reducing the size of the source program. is doing. As a result, in the present embodiment, it is possible to improve the efficiency of the program processing speed of the main control circuit 90 and reduce the capacity, and utilize the free space corresponding to the reduced capacity to enhance the game playability. becomes.

[リール停止制御処理]
次に、図96~図98を参照して、メインフロー(図74参照)中のS213で行うリール停止制御処理について説明する。なお、図96は、リール停止制御処理の手順を示すフローチャートである。図97は、リール停止制御処理中の後述のS711~S716の処理を実行するためのソースプログラムの一例を示す図であり、図98は、リール停止制御処理中の後述のS726の処理を実行するためのソースプログラムの一例を示す図である。
[Reel stop control process]
Next, referring to FIGS. 96 to 98, the reel stop control process performed at S213 in the main flow (see FIG. 74) will be described. Note that FIG. 96 is a flow chart showing the procedure of the reel stop control process. FIG. 97 is a diagram showing an example of a source program for executing the processes of S711 to S716 described later during the reel stop control process, and FIG. 98 shows the process of S726 described later during the reel stop control process. FIG. 4 is a diagram showing an example of a source program for;

まず、メインCPU101は、リール停止可能信号OFF処理を行う(S711)。この処理では、メインCPU101は、主に、リール停止可能信号OFFデータのポート出力処理を行う。また、この処理は、メインRAM103の規定外作業領域を使用して行われる。なお、リール停止可能信号OFF処理の詳細については、後述の図99を参照しながら後で説明する。 First, the main CPU 101 performs reel stop possible signal OFF processing (S711). In this processing, the main CPU 101 mainly performs port output processing of reel stop possible signal OFF data. Also, this processing is performed using the non-regular work area of the main RAM 103 . Details of the reel stop possible signal OFF processing will be described later with reference to FIG. 99 described later.

次いで、メインCPU101は、全リールの回転速度が所定の一定速度に到達したか否か(「定速」になったか否か)を判別する(S712)。S712において、メインCPU101が、全リールの回転速度が「定速」になっていないと判別したとき(S712がNO判定の場合)、メインCPU101は、S712の処理を繰り返す。 Next, the main CPU 101 determines whether or not the rotational speeds of all the reels have reached a predetermined constant speed (whether or not they have reached a "constant speed") (S712). When the main CPU 101 determines in S712 that the rotation speeds of all the reels are not "constant speed" (NO determination in S712), the main CPU 101 repeats the processing of S712.

一方、S712において、メインCPU101が、全リールの回転速度が「定速」になったと判別したとき(S712がYES判定の場合)、メインCPU101は、リール停止可能信号ON処理を行う(S713)。この処理では、メインCPU101は、主に、リール停止可能信号ONデータのポート出力処理を行う。また、この処理は、メインRAM103の規定外作業領域を使用して行われる。なお、リール停止可能信号ON処理の詳細については、後述の図100を参照しながら後で説明する。 On the other hand, when the main CPU 101 determines in S712 that the rotational speeds of all reels have become "constant speed" (if determined as YES in S712), the main CPU 101 performs reel stop possible signal ON processing (S713). In this processing, the main CPU 101 mainly performs port output processing of reel stop enable signal ON data. Also, this processing is performed using the non-regular work area of the main RAM 103 . Details of the reel stop enable signal ON process will be described later with reference to FIG. 100 described later.

次いで、メインCPU101は、有効なストップボタンが押されたか否かを判別する(S714)。 Next, the main CPU 101 determines whether or not a valid stop button has been pressed (S714).

S714において、メインCPU101が、有効なストップボタンが押されていないと判別したとき(S714がNO判定の場合)、メインCPU101は、処理をS713の処理に戻し、S713以降の処理を繰り返す。一方、S714において、メインCPU101が、有効なストップボタンが押されたと判別したとき(S714がYES判定の場合)、メインCPU101は、作動ストップボタン格納領域(図28参照)を更新し、ストップボタン未作動カウンタの値を1減算する(S715)。 In S714, when the main CPU 101 determines that an effective stop button has not been pressed (NO determination in S714), the main CPU 101 returns the process to S713, and repeats the processes after S713. On the other hand, when the main CPU 101 determines in S714 that a valid stop button has been pressed (if the determination in S714 is YES), the main CPU 101 updates the operation stop button storage area (see FIG. 28), 1 is subtracted from the value of the operation counter (S715).

次いで、メインCPU101は、作動ストップボタンから検索対象リールを決定する(S716)。また、この処理では、検索対象リールのリール制御管理情報が格納される回胴制御データ格納領域のアドレス(先頭アドレス)セット処理も行われる(図97中のソースコード「LDQ IX,wR1_CTRL-(wR2_CTRL-wR1_CTRL)」参照)。 Next, the main CPU 101 determines a search target reel from the operation stop button (S716). In this process, an address (head address) setting process of the reel control data storage area in which the reel control management information of the search target reel is stored is also performed (source code "LDQ IX, wR1_CTRL-(wR2_CTRL -wR1_CTRL)”).

次いで、メインCPU101は、リール停止可能信号OFF処理を行う(S717)。
この処理は、上記S711と同様に、メインRAM103の規定外作業領域を使用して行われる。なお、リール停止可能信号OFF処理の詳細については、後述の図99を参照しながら後で説明する。次いで、メインCPU101は、図柄カウンタの値に基づいて停止開始位置をメインRAM103に格納する(S718)。
Next, the main CPU 101 performs reel stop possible signal OFF processing (S717).
This process is performed using the non-regular work area of the main RAM 103, as in S711 above. Details of the reel stop possible signal OFF processing will be described later with reference to FIG. 99 described later. Next, the main CPU 101 stores the stop start position in the main RAM 103 based on the value of the symbol counter (S718).

次いで、メインCPU101は、リール停止選択処理を行う(S719)。詳細な説明は省略するが、この処理では、メインCPU101は、滑り駒数の選択処理を行う。 Next, the main CPU 101 performs reel stop selection processing (S719). Although detailed description is omitted, in this process, the main CPU 101 performs a process of selecting the number of sliding symbols.

次いで、メインCPU101は、停止開始位置と、S719で決定された滑り駒数とに基づいて停止予定位置を決定し、該決定した停止予定位置をメインRAM103に格納する(S720)。この処理では、メインCPU101は、停止開始位置に滑り駒数を加算し、その加算結果を停止予定位置とする。 Next, the main CPU 101 determines the expected stop position based on the stop start position and the number of sliding symbols determined in S719, and stores the determined expected stop position in the main RAM 103 (S720). In this process, the main CPU 101 adds the number of sliding symbols to the stop start position, and sets the addition result as the expected stop position.

次いで、メインCPU101は、図柄コード格納処理を実行する(S721)。この処理では、停止予定位置に対応する図柄コードが図柄コード格納領域に格納される。次いで、メインCPU101は、制御対象のリールが最終停止(第3停止)のリールであるか否かを判別する(S722)。この処理では、メインCPU101は、ストップボタン未作動カウンタの値に基づいて、制御対象のリールが最終停止(第3停止)のリールであるか否かを判別し、ストップボタン未作動カウンタの値が「0」であるときには、制御対象のリールが最終停止のリールであると判定する。 Next, the main CPU 101 executes pattern code storage processing (S721). In this process, the symbol code corresponding to the planned stop position is stored in the symbol code storage area. Next, the main CPU 101 determines whether or not the reel to be controlled is the final stop (third stop) reel (S722). In this process, the main CPU 101 determines whether or not the reel to be controlled is the final stop (third stop) reel based on the value of the stop button non-actuated counter. When it is "0", it is determined that the reel to be controlled is the last stop reel.

S722において、メインCPU101が、制御対象のリールが最終停止のリールでないと判別したとき(S722がNO判定の場合)、メインCPU101は、制御変更処理を行う(S723)。この処理では、特定の停止位置にあった場合に、リールの停止に用いる停止情報群が更新される。次いで、メインCPU101は、図88で説明した引込優先順位格納処理を行う(S724)。 When the main CPU 101 determines in S722 that the reel to be controlled is not the reel to be finally stopped (NO in S722), the main CPU 101 performs control change processing (S723). In this processing, the stop information group used for stopping the reel is updated when the reel is at a specific stop position. Next, the main CPU 101 performs the attraction priority storing process described with reference to FIG. 88 (S724).

次いで、メインCPU101は、停止間隔残時間待機処理を行う(S725)。この処理では、メインCPU101は、予め設定された所定のリール停止間隔時間が経過するまで、待機処理を行う。そして、S725の処理後、メインCPU101は、処理をS711の処理に戻し、S711以降の処理を繰り返す。 Next, the main CPU 101 performs stop interval remaining time standby processing (S725). In this process, the main CPU 101 performs a standby process until a preset predetermined reel stop interval time elapses. After the processing of S725, the main CPU 101 returns the processing to the processing of S711, and repeats the processing from S711.

ここで再度、S722の処理に戻って、S722において、メインCPU101が、制御対象のリールが最終停止のリールであると判別したとき(S722がYES判定の場合)、メインCPU101は、全リールの励磁が停止状態であるか否かを判別する(S726)。S726において、メインCPU101が、全リールの励磁が停止状態でないと判別したとき(S726がNO判定の場合)、メインCPU101は、S726の処理を繰り返す。 Here, returning to the process of S722 again, when the main CPU 101 determines in S722 that the reel to be controlled is the reel to be finally stopped (if the determination in S722 is YES), the main CPU 101 excites all reels. is stopped (S726). In S726, when the main CPU 101 determines that the excitation of all reels is not in a stopped state (when the determination in S726 is NO), the main CPU 101 repeats the processing of S726.

一方、S726において、メインCPU101が、全リールの励磁が停止状態であると判別したとき(S726がYES判定の場合)、メインCPU101は、第3停止操作されたストップボタンがオン状態のままである(ストップボタンが放されていない)か否かを判別する(S727)。S727において、メインCPU101が、第3停止操作されたストップボタンがオン状態のままであると判別したとき(S727がYES判定の場合)、メインCPU101は、S727の処理を繰り返す。一方、S727において、メインCPU101が、第3停止操作されたストップボタンがオン状態のままでないと判別したとき(S727がNO判定の場合)、メインCPU101は、リール停止制御処理を終了し、処理をメインフロー(図74参照)のS214に移す。 On the other hand, when the main CPU 101 determines in S726 that the excitation of all the reels is in the stopped state (if the determination in S726 is YES), the main CPU 101 keeps the stop button that has undergone the third stop operation in the ON state. It is determined whether or not (the stop button has not been released) (S727). In S727, when the main CPU 101 determines that the third stop button is still ON (if YES in S727), the main CPU 101 repeats the process of S727. On the other hand, when the main CPU 101 determines in S727 that the stop button operated for the third stop is not in the ON state (when the determination in S727 is NO), the main CPU 101 terminates the reel stop control process and continues the process. The process moves to S214 of the main flow (see FIG. 74).

本実施形態では、上述のようにしてリール停止制御処理が行われる。なお、上述したリール停止制御処理中のS711~S716の処理は、メインCPU101が、図97のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。図97に示すように、本実施形態のリール停止制御処理のソースプログラムでは、メインCPU101専用命令コードである、例えば、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令や、「CALLF」命令が用いられる。 In this embodiment, the reel stop control process is performed as described above. The processing of S711 to S716 during the reel stop control processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. As shown in FIG. 97, in the source program of the reel stop control process of the present embodiment, an instruction code dedicated to the main CPU 101, such as an "LDQ" instruction for addressing using a Q register (extended register), an " CALLF" instruction is used.

それゆえ、リール停止制御処理において、このようなメインCPU101専用命令コードを用いることにより、リール制御処理のソースプログラムの容量を削減することができるともに、リール停止制御処理の処理効率を向上させることができる。すなわち、本実施形態では、主制御回路90におけるプログラム処理速度の効率化と容量の削減とを行うことが可能となり、削減した容量に応じて増加したメインROM102の空き領域を活用して、遊技性を高めることが可能となる。 Therefore, by using such a dedicated instruction code for the main CPU 101 in the reel stop control process, the capacity of the source program for the reel control process can be reduced and the processing efficiency of the reel stop control process can be improved. can. That is, in the present embodiment, it is possible to improve the efficiency of the program processing speed and reduce the capacity in the main control circuit 90, and utilize the free space of the main ROM 102 increased according to the reduced capacity. can be increased.

また、上述したリール停止制御処理中のS726の判定処理は、メインCPU101が、図98のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。この処理は、図98に示すように、ソースコード上では、「LDQ」命令、「ORQ」命令(所定の論理和演算命令)を用いて実行される。 The determination process of S726 during the reel stop control process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. As shown in FIG. 98, this processing is executed using the "LDQ" instruction and the "ORQ" instruction (predetermined OR operation instruction) on the source code.

なお、「ORQ」命令は、論理和演算を行う命令コードであり、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用命令コードである。そして、ソースプログラム上において、例えば、ソースコード「ORQ (k)」が実行されると、Qレジスタの格納データ(上位側アドレス値)及び1バイトの整数k(直値:下位側アドレス値)で指定されたアドレスのメモリの内容(格納データ)と、Aレジスタの内容(格納データ)との論理和演算が行われ、その演算結果がAレジスタに記憶される。 The "ORQ" instruction is an instruction code for performing a logical sum operation, and is an instruction code dedicated to the main CPU 101 for specifying an address using the Q register (extended register). Then, on the source program, for example, when the source code "ORQ (k)" is executed, the data stored in the Q register (upper side address value) and the 1-byte integer k (direct value: lower side address value) A logical OR operation is performed on the contents (stored data) of the memory at the designated address and the contents (stored data) of the A register, and the result of the operation is stored in the A register.

それゆえ、リール停止制御処理中のS726の判定処理において、まず、図98中のソースコード「LDQ A,(.LOW.wR1_TIM)」が実行されると、Qレジスタの格納データと、整数値「.LOW.wR1_TIM」とで指定されるアドレスのメモリの内容(第1リールの励磁タイマー値)がAレジスタにロードされる。なお、本実施形態では、メインRAM103内における第1リールの励磁タイマー値が格納された領域のアドレスは、「F032h」である。そして、上述したS726の判定処理では、LDQ命令実行時に予めQレジスタに、アドレス「wR1_TIM(F032h)」の上位側アドレス値「F0h」がセットされ、kの値(直値)には、下位側アドレス値(「.LOW.wR2_TIM」=32h)が代入される。 Therefore, in the determination process of S726 during the reel stop control process, first, when the source code "LDQ A, (.LOW.wR1_TIM)" in FIG. 98 is executed, the data stored in the Q register and the integer value " .LOW.wR1_TIM" (the excitation timer value of the first reel) is loaded into the A register. In this embodiment, the address of the area storing the excitation timer value of the first reel in the main RAM 103 is "F032h". In the determination process of S726 described above, when the LDQ instruction is executed, the higher side address value "F0h" of the address "wR1_TIM (F032h)" is set in the Q register in advance, and the value of k (immediate value) is set to the lower side address value "F0h". The address value (“.LOW.wR2_TIM”=32h) is substituted.

次いで、図98中のソースコード「ORQ (.LOW.wR2_TIM)」が実行されると、Qレジスタの格納データ(F0h)と、第2リールの励磁タイマー値が格納された領域のアドレス「wR2_TIM(F03Dh)」の下位側アドレス値(3Dh)で指定されたアドレスのメモリの内容(第2リールの励磁タイマー値)と、Aレジスタの内容(第1リールの励磁タイマー値)との論理和演算が行われ、その演算結果(第1リールの励磁タイマー値と第2リールの励磁タイマー値との合成結果)がAレジスタに記憶される。次いで、図98中のソースコード「ORQ (.LOW.wR3_TIM)」が実行されると、Qレジスタの格納データ(F0h)と、第3リールの励磁タイマー値が格納された領域のアドレス「wR3_TIM(F048h)」の下位側アドレス値(48h)で指定されたアドレスのメモリの内容(第3リールの励磁タイマー値)と、Aレジスタの内容(第1リールの励磁タイマー値と第2リールの励磁タイマー値との合成結果)との論理和演算が行われ、その演算結果(第1~第3リールの励磁タイマー値の合成結果)がAレジスタに記憶される。 Next, when the source code "ORQ (.LOW.wR2_TIM)" in FIG. 98 is executed, the data (F0h) stored in the Q register and the address "wR2_TIM ( F03Dh)", the contents of the memory at the address specified by the lower address value (3Dh) (excitation timer value of the second reel) and the contents of the A register (excitation timer value of the first reel) are ORed. The calculation result (combined result of the excitation timer value of the first reel and the excitation timer value of the second reel) is stored in the A register. Next, when the source code "ORQ (.LOW.wR3_TIM)" in FIG. 98 is executed, the data (F0h) stored in the Q register and the address "wR3_TIM ( F048h)", the contents of the memory at the address specified by the lower address value (48h) (excitation timer value of the third reel) and the contents of the A register (excitation timer value of the first reel and excitation timer value of the second reel). A logical OR operation is performed with the result of synthesis with the value), and the result of the operation (result of synthesis of the excitation timer values of the first to third reels) is stored in the A register.

上述のように、本実施形態では、リール(回胴)の停止状態のチェック処理において、Qレジスタ(拡張レジスタ)を用いた各種メインCPU101専用命令コードが用いられる。それゆえ、これらのメインCPU101専用命令コードを用いることにより、直値により、メインROM102、メインRAM103やメモリマップI/Oにアクセスすることができ、ソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in the present embodiment, various instruction codes dedicated to the main CPU 101 using the Q register (extension register) are used in the process of checking the stopped state of the reel (spindle). Therefore, by using these dedicated instruction codes for the main CPU 101, it is possible to directly access the main ROM 102, main RAM 103, and memory map I/O. As a result, the capacity of the source program (used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to enhance game playability.

上述のように、本実施形態のリール停止制御処理中の上記各種処理では、上述したメインCPU101専用の各種命令コードが適宜用いられ、対応する処理の効率化及びソースプログラムの容量の削減を実現している。その結果、本実施形態では、主制御回路90のプログラム処理速度の効率化と容量の削減とを図ることができ、削減した容量に対応する空き領域を活用して、遊技性を高めることが可能となる。 As described above, in the various processes during the reel stop control process of the present embodiment, various instruction codes dedicated to the main CPU 101 are appropriately used, and the efficiency of the corresponding processes and the reduction of the capacity of the source program are realized. ing. As a result, in the present embodiment, it is possible to improve the efficiency of the program processing speed of the main control circuit 90 and reduce the capacity, and utilize the free space corresponding to the reduced capacity to enhance the game playability. becomes.

[リール停止可能信号OFF処理]
次に、図99を参照して、リール停止制御処理(図96参照)中のS711又はS717で行うリール停止可能信号OFF処理について説明する。なお、図99は、リール停止可能信号OFF処理の手順を示すフローチャートである。
[Reel stop possible signal OFF processing]
Next, referring to FIG. 99, the reel stop possible signal OFF processing performed at S711 or S717 during the reel stop control processing (see FIG. 96) will be described. Note that FIG. 99 is a flow chart showing the procedure of the reel stop possible signal OFF processing.

まず、メインCPU101は、スタックポインタ(SP)にセットされているメインRAM103のスタックエリア(図12C参照)のアドレスを退避させる(S731)。次いで、メインCPU101は、スタックポインタ(SP)に規定外スタックエリアのアドレスをセットする(S732)。 First, the main CPU 101 saves the address of the stack area (see FIG. 12C) of the main RAM 103 set in the stack pointer (SP) (S731). Next, the main CPU 101 sets the stack pointer (SP) to the address of the non-standard stack area (S732).

次いで、メインCPU101は、全てのレジスタにセットされているデータを退避させる(S733)。次いで、メインCPU101は、リール停止可能信号OFFデータのセット処理を行う(S734)。 Next, the main CPU 101 saves the data set in all registers (S733). Next, the main CPU 101 performs reel stop possible signal OFF data set processing (S734).

次いで、メインCPU101は、規定外ポート出力処理を行う(S735)。この処理では、メインCPU101は、リール停止可能信号OFFデータに基づいて、後述のOFF出力データ(出力オフモードデータ)の生成及び出力処理を行う。なお、この処理は、メインRAM103の規定外作業領域を使用して行われる。規定外ポート出力処理の詳細については、後述の図101を参照しながら後で説明する。 Next, the main CPU 101 performs non-regular port output processing (S735). In this process, the main CPU 101 generates and outputs OFF output data (output OFF mode data), which will be described later, based on the reel stop enable signal OFF data. Note that this processing is performed using the non-standard work area of the main RAM 103 . The details of the non-regular port output processing will be described later with reference to FIG. 101 described later.

次いで、メインCPU101は、S733で退避させた全レジスタのデータを復帰させる(S736)。次いで、メインCPU101は、S731で退避させたスタックエリアのアドレスをスタックポインタ(SP)にセットする(S737)。 Next, the main CPU 101 restores the data of all the registers saved in S733 (S736). Next, the main CPU 101 sets the address of the stack area saved in S731 to the stack pointer (SP) (S737).

そして、S737の処理後、メインCPU101は、リール停止可能信号OFF処理を終了する。この際、実行したリール停止可能信号OFF処理がリール停止制御処理(図96参照)中のS711の処理である場合には、メインCPU101は、処理をリール停止制御処理中のS712の処理に移す。一方、実行したリール停止可能信号OFF処理がリール停止制御処理(図96参照)中のS717の処理である場合には、メインCPU101は、処理をリール停止制御処理中のS718の処理に移す。 After the process of S737, the main CPU 101 ends the reel stop possible signal OFF process. At this time, if the executed reel stop possible signal OFF process is the process of S711 during the reel stop control process (see FIG. 96), the main CPU 101 shifts the process to the process of S712 during the reel stop control process. On the other hand, when the executed reel stop possible signal OFF process is the process of S717 during the reel stop control process (see FIG. 96), the main CPU 101 shifts the process to the process of S718 during the reel stop control process.

[リール停止可能信号ON処理]
次に、図100を参照して、リール停止制御処理(図96参照)中のS713で行うリール停止可能信号ON処理について説明する。なお、図100は、リール停止可能信号ON処理の手順を示すフローチャートである。
[Reel stop possible signal ON processing]
Next, referring to FIG. 100, the reel stop possible signal ON process performed at S713 during the reel stop control process (see FIG. 96) will be described. FIG. 100 is a flow chart showing the procedure of the reel stop possible signal ON process.

まず、メインCPU101は、スタックポインタ(SP)にセットされているメインRAM103のスタックエリア(図12C参照)のアドレスを退避させる(S741)。次いで、メインCPU101は、スタックポインタ(SP)に規定外スタックエリアのアドレスをセットする(S742)。 First, the main CPU 101 saves the address of the stack area (see FIG. 12C) of the main RAM 103 set in the stack pointer (SP) (S741). Next, the main CPU 101 sets the stack pointer (SP) to the address of the non-standard stack area (S742).

次いで、メインCPU101は、全てのレジスタにセットされているデータを退避させる(S743)。次いで、メインCPU101は、作動ストップボタン格納領域(図28参照)を参照し、ストップボタン状態を取得する(S744)。次いで、メインCPU101は、リール停止可能信号ONデータのセット処理を行う(S745)。 Next, the main CPU 101 saves the data set in all registers (S743). Next, the main CPU 101 refers to the operation stop button storage area (see FIG. 28) and acquires the stop button state (S744). Next, the main CPU 101 performs processing for setting reel stop enable signal ON data (S745).

次いで、メインCPU101は、規定外ポート出力処理を行う(S746)。この処理では、メインCPU101は、リール停止可能信号ONデータに基づいて、後述のON出力データ(出力オンモードデータ)の生成及び出力処理を行う。なお、この処理は、メインRAM103の規定外作業領域を使用して行われる。規定外ポート出力処理の詳細については、後述の図101を参照しながら後で説明する。 Next, the main CPU 101 performs non-regular port output processing (S746). In this process, the main CPU 101 generates and outputs ON output data (output ON mode data), which will be described later, based on the reel stop enable signal ON data. Note that this processing is performed using the non-standard work area of the main RAM 103 . The details of the non-regular port output processing will be described later with reference to FIG. 101 described later.

次いで、メインCPU101は、S743で退避させた全レジスタのデータを復帰させる(S747)。次いで、メインCPU101は、S741で退避させたスタックエリアのアドレスをスタックポインタ(SP)にセットする(S748)。そして、S748の処理後、メインCPU101は、リール停止可能信号ON処理を終了し、処理をリール停止制御処理(図96参照)中のS714の処理に移す。 Next, the main CPU 101 restores the data of all the registers saved in S743 (S747). Next, the main CPU 101 sets the address of the stack area saved in S741 to the stack pointer (SP) (S748). After the process of S748, the main CPU 101 ends the reel stop possible signal ON process, and shifts the process to the process of S714 in the reel stop control process (see FIG. 96).

[規定外ポート出力処理]
次に、図101及び図102を参照して、リール停止可能信号OFF処理(図99参照)中のS735及びリール停止可能信号ON処理(図100参照)中のS746で行う規定外ポート出力処理について説明する。なお、図101は、規定外ポート出力処理の手順を示すフローチャートである。また、図102は、規定外ポート出力処理を実行するためのソースプログラムの一例を示す図である。
[Unspecified port output processing]
Next, referring to FIGS. 101 and 102, the non-regular port output processing performed at S735 during reel stop possible signal OFF processing (see FIG. 99) and at S746 during reel stop possible signal ON processing (see FIG. 100) explain. FIG. 101 is a flow chart showing the procedure of the non-regular port output process. FIG. 102 is a diagram showing an example of a source program for executing non-regular port output processing.

まず、メインCPU101は、ポート出力設定がON出力モードであるか否かを判別する(S751)。この処理において、メインCPU101は、リール停止可能信号ONデータがセットされている場合には、ポート出力設定がON出力モードであると判定し、リール停止可能信号OFFデータがセットされている場合には、ポート出力設定がON出力モードでないと判定する。 First, the main CPU 101 determines whether or not the port output setting is the ON output mode (S751). In this process, the main CPU 101 determines that the port output setting is the ON output mode when the reel stop enable signal ON data is set, and determines that the reel stop enable signal OFF data is set. , the port output setting is not ON output mode.

S751において、メインCPU101が、ポート出力設定がON出力モードであると判別したとき(S751がYES判定の場合)、メインCPU101は、後述のS753の処理を行う。一方、S751において、メインCPU101が、ポート出力設定がON出力モードでないと判別したとき(S751がNO判定の場合)、メインCPU101は、OFF出力データ(出力オフモードデータ)の生成処理を行う(S752)。この処理では、現在、出力オン状態となっているポート(ビット)のうち、オフ状態にしたいポート(ビット)をオフ状態にするとともに、現在、出力オフ状態となっているポート(ビット)をオフ状態に維持するためのOFF出力データが生成される。 In S751, when the main CPU 101 determines that the port output setting is the ON output mode (if YES in S751), the main CPU 101 performs the processing of S753, which will be described later. On the other hand, when the main CPU 101 determines in S751 that the port output setting is not the ON output mode (NO in S751), the main CPU 101 performs processing for generating OFF output data (output OFF mode data) (S752). ). In this processing, among the ports (bits) that are currently in the output-on state, the ports (bits) that should be turned off are turned off, and the ports (bits) that are currently in the output-off state are turned off. OFF output data is generated to maintain the state.

S752の処理後又はS751がNO判定の場合、メインCPU101は、ON出力データ(出力オンモードデータ)の生成処理を行う(S753)。この処理では、現在、出力オフ状態となっているポート(ビット)のうち、オン状態にしたいポート(ビット)をオン状態にするとともに、現在、出力オン状態となっているポート(ビット)をオン状態に維持するためのON出力データが生成される。次いで、メインCPU101は、生成された出力データを指定ポートから出力する(S754)。 After the process of S752 or when the determination in S751 is NO, the main CPU 101 performs a process of generating ON output data (output ON mode data) (S753). In this processing, among the ports (bits) that are currently in the output off state, the ports (bits) that you want to turn on are turned on, and the ports (bits) that are currently in the output on state are turned on. ON output data is generated to maintain the state. Next, the main CPU 101 outputs the generated output data from the specified port (S754).

そして、S754の処理後、メインCPU101は、規定外ポート出力処理を終了する。この際、実行した規定外ポート出力処理がリール停止可能信号OFF処理(図99参照)中のS735の処理である場合には、メインCPU101は、処理をリール停止可能信号OFF処理中のS736の処理に移す。一方、実行した規定外ポート出力処理がリール停止可能信号ON処理(図100参照)中のS746の処理である場合には、メインCPU101は、処理をリール停止可能信号ON処理中のS747の処理に移す。 After the process of S754, the main CPU 101 terminates the non-specified port output process. At this time, if the executed out-of-spec port output processing is the processing of S735 during the reel stop possible signal OFF processing (see FIG. 99), the main CPU 101 performs the processing of S736 during the reel stop possible signal OFF processing. to On the other hand, if the executed out-of-spec port output process is the process of S746 during the reel stop possible signal ON process (see FIG. 100), the main CPU 101 shifts the process to the process of S747 during the reel stop possible signal ON process. Transfer.

本実施形態では、上述のようにして規定外ポート出力処理が行われる。そして、上述した規定外ポート出力処理は、メインCPU101が、図102のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the non-specified port output processing is performed as described above. The above-described non-specified port output processing is performed by the main CPU 101 sequentially executing each source code specified in the source program of FIG.

その中で、上述した規定外ポート出力処理中のS752のOFF出力データの生成処理は、図102中のソースコード「XOR (HL)」及び「AND (HL)」をこの順で実行することに行われる。また、上述した規定外ポート出力処理中のS753のON出力データの生成処理は、図102中のソースコード「OR (HL)」を実行することに行われる。 Among them, the process of generating OFF output data in S752 during the above-mentioned non-specified port output process is to execute the source code "XOR (HL)" and "AND (HL)" in FIG. 102 in this order. done. The process of generating ON output data in S753 during the above-described non-specified port output process is performed by executing the source code "OR (HL)" in FIG.

ソースプログラム上において、このような各出力データの生成処理を行うことにより、S752のOFF出力データの生成処理後に、S753のON出力データの生成処理が行われてもS752で生成されたOFF出力データは変化しない。 By performing such output data generation processing on the source program, even if the ON output data generation processing of S753 is performed after the OFF output data generation processing of S752, the OFF output data generated in S752 does not change.

例えば、ポート出力設定がOFF出力モードであり、今回の処理でオフ状態にしたい規定外ポートを示す出力データが「00010111」(「1」がオフ状態にしたいビット)であり、現在、規定外ポートに出力されている出力データ(バックアップデータ)が「01010011」(「1」が現在、オン状態のビット)である場合、バックアップデータのビット0、ビット1及びビット5のデータを「1」から「0」にするためのOFF出力データが生成される。この場合、まず、図102中のソースコード「XOR (HL)」が実行されると、出力データ「00010111」と、バックアップデータ「01010011」との排他的論理和演算が行われ、演算結果として「01000100」が得られる。次いで、図102中のソースコード「AND (HL)」が実行されると、演算結果「01000100」とバックアップデータ「01010011」との論理積演算が行われ、演算結果「01000000」がOFF出力データとして生成される。 For example, the port output setting is the OFF output mode, the output data indicating the non-standard port to be turned off in this process is "00010111" ("1" is the bit to be turned off), and the current non-standard port If the output data (backup data) being output to is "01010011" ("1" is the currently ON bit), the data of bits 0, 1 and 5 of the backup data are changed from "1" to " 0” is generated. In this case, first, when the source code "XOR (HL)" in FIG. 01000100" is obtained. Next, when the source code "AND (HL)" in FIG. 102 is executed, the AND operation of the operation result "01000100" and the backup data "01010011" is performed, and the operation result "01000000" is used as the OFF output data. generated.

その後、S753のON出力データの生成処理が(図102中のソースコード「OR (HL)」)が実行されると、演算結果「01000000」(OFF出力データ)と、今回の処理でオン状態にしたい規定外ポートを示す出力データ「00000000」(ポート出力設定がOFF出力モードであるので、出力データの各ビットには「0」がセットされる)との論理和演算が行われ、演算結果として「01000000」が得られ、OFF出力データは変化しない。定性的には、ポート出力設定がOFF出力モードである場合、S753のON出力データの生成処理では、OFF出力データにおいて出力オン状態となっているポート(ビット)をオン状態に維持するための出力データが生成されるので、S752のOFF出力データの生成処理後に、S753のON出力データの生成処理が行われてもS752で生成されたOFF出力データは変化しない。 After that, when the ON output data generation process of S753 (the source code "OR (HL)" in FIG. 102) is executed, the calculation result "01000000" (OFF output data) and the ON state by this process. A logical OR operation is performed with the output data "00000000" (port output setting is OFF output mode, so each bit of the output data is set to "0") indicating the non-specified port to be used, and the operation result is "01000000" is obtained and the OFF output data does not change. Qualitatively, when the port output setting is the OFF output mode, in the process of generating ON output data in S753, the output for maintaining the port (bit) in the output ON state in the OFF output data is turned ON. Since the data is generated, even if the ON output data generation process of S753 is performed after the OFF output data generation process of S752, the OFF output data generated in S752 does not change.

[入賞検索処理]
次に、図103及び図104を参照して、メインフロー(図74参照)中のS214で行う入賞検索処理について説明する。なお、図103は、入賞検索処理の手順を示すフローチャートである。また、図104は、入賞検索処理を実行するためのソースプログラムの一例を示す図である。
[Winning search process]
Next, with reference to FIGS. 103 and 104, the winning search processing performed at S214 in the main flow (see FIG. 74) will be described. Note that FIG. 103 is a flowchart showing the procedure of the winning search process. Also, FIG. 104 is a diagram showing an example of a source program for executing the prize search process.

まず、メインCPU101は、図柄コード格納領域(図30参照)に格納された各格納領域のデータを、入賞作動フラグ格納領域(図25参照)の対応する格納領域に転送して保存する(S761)。そして、この処理終了時点では、DEレジスタに入賞作動フラグ格納領域の最後尾のアドレスがセットされる。 First, the main CPU 101 transfers and saves the data of each storage area stored in the symbol code storage area (see FIG. 30) to the corresponding storage area of the winning operation flag storage area (see FIG. 25) (S761). . At the end of this process, the last address of the win operation flag storage area is set in the DE register.

次いで、メインCPU101は、払出枚数データテーブル(不図示)のアドレスをHLレジスタにセットする(S762)。次いで、メインCPU101は、払出枚数テーブル数を入賞検索カウンタの初期値とし、該初期値をBレジスタにセットする(S763)。 Next, the main CPU 101 sets the address of the payout number data table (not shown) in the HL register (S762). Next, the main CPU 101 sets the payout number table number as the initial value of the prize search counter, and sets the initial value in the B register (S763).

次いで、メインCPU101は、HLレジスタにセットされたアドレスに基づいて、メダルの払出枚数(本実施形態では、14枚、13枚、9枚、7枚、3枚及び1枚のいずれか)のデータをCレジスタにセットし、判定対象データをAレジスタにセットし、HLレジスタにセットされているアドレスに「2」を加算(+2更新)する(S764)。 Next, the main CPU 101 generates data on the number of medals to be paid out (14, 13, 9, 7, 3, or 1 in this embodiment) based on the address set in the HL register. is set in the C register, data to be judged is set in the A register, and "2" is added (updated by +2) to the address set in the HL register (S764).

次いで、メインCPU101は、Cレジスタにセットされたメダルの払出枚数のデータから判定ビットの値を抽出する(S765)。この判定ビットは入賞検索の判定対象ブロックであるか否かを示す情報である。次いで、メインCPU101は、抽出した判定ビットの値に基づいて、判定対象ブロックであるか否かを判別する(S766)。この処理において、メインCPU101は、抽出した判定ビットの値が「1」である場合に、判定対象ブロックであると判定する。 Next, the main CPU 101 extracts the value of the determination bit from the data of the number of medals to be paid out set in the C register (S765). This determination bit is information indicating whether or not the block is a target block for winning search. Next, the main CPU 101 determines whether or not the block is a determination target block based on the value of the extracted determination bit (S766). In this process, the main CPU 101 determines that the block is a determination target block when the value of the extracted determination bit is "1".

S766において、メインCPU101が、判定対象ブロックでないと判別したとき(S766がNO判定の場合)、メインCPU101は、後述のS768の処理を行う。一方、S766において、メインCPU101が、判定対象ブロックであると判別したとき(S766がYES判定の場合)、メインCPU101は、DEレジスタにセットされている入賞作動フラグ格納領域のアドレスを1減算(-1更新)する(S767)。 In S766, when the main CPU 101 determines that the block is not the determination target block (when S766 determines NO), the main CPU 101 performs the processing of S768, which will be described later. On the other hand, when the main CPU 101 determines in S766 that the block is the determination target block (if the determination in S766 is YES), the main CPU 101 subtracts 1 (- 1 update) (S767).

S767の処理後又はS766がNO判定の場合、メインCPU101は、DEレジスタにセットされた入賞作動フラグ格納領域のアドレスで指定される格納領域のデータを判定データとして抽出する(S768)。 After the process of S767 or when the determination in S766 is NO, the main CPU 101 extracts the data in the storage area specified by the address of the winning operation flag storage area set in the DE register as determination data (S768).

次いで、メインCPU101は、S764でAレジスタにセットされた判定対象データと、S768で抽出した判定データとに基づいて、判定の結果が入賞であるか否かを判別する(S769)。この処理において、メインCPU101は、S764でAレジスタにセットされた判定対象データが、S768で抽出した判定データと同じであれば、判定の結果が入賞であると判定する。 Next, the main CPU 101 determines whether or not the determination result is winning based on the determination target data set in the A register at S764 and the determination data extracted at S768 (S769). In this process, the main CPU 101 determines that the determination result is winning if the determination target data set in the A register in S764 is the same as the determination data extracted in S768.

S769において、メインCPU101が、判定の結果が入賞でないと判別したとき(S769がNO判定の場合)、メインCPU101は、後述のS776の処理を行う。一方、S769において、メインCPU101が、判定の結果が入賞であると判別したとき(S769がYES判定の場合)、メインCPU101は、現遊技が3枚遊技(メダルのベット枚数が3枚である遊技)であるか否かを判別する(S770)。 In S769, when the main CPU 101 determines that the result of the determination is that the prize is not won (when the determination in S769 is NO), the main CPU 101 performs the processing of S776, which will be described later. On the other hand, when the main CPU 101 determines in S769 that the result of the determination is a prize (if the determination in S769 is YES), the main CPU 101 determines that the current game is a three-coin game (a game in which three medals are bet). ) (S770).

S770において、メインCPU101が、現遊技が3枚遊技であると判別したとき(S770がYES判定の場合)、メインCPU101は、後述のS772の処理を行う。
一方、S770において、メインCPU101が、現遊技が3枚遊技でないと判別したとき(S770がNO判定の場合)、メインCPU101は、2枚遊技(メダルのベット枚数が2枚である遊技)の払出枚数(2枚)をCレジスタにセットする(S771)。なお、本実施形態では、遊技開始可能枚数は3枚であるため、S770の処理は必ずYES判定となる。
In S770, when the main CPU 101 determines that the current game is the 3-card game (when S770 determines YES), the main CPU 101 performs the processing of S772 which will be described later.
On the other hand, in S770, when the main CPU 101 determines that the current game is not a 3-coin game (when S770 is NO), the main CPU 101 pays out a 2-coin game (a game in which the number of medals bet is 2). The number of sheets (2 sheets) is set in the C register (S771). In this embodiment, since the number of cards that can be played is 3, the determination of S770 is always YES.

S771の処理後又はS770がYES判定の場合、メインCPU101は、払出枚数の更新処理を行う(S772)。具体的には、メインCPU101は、現在の入賞枚数カウンタの値に、Cレジスタにセットされたメダルの払出枚数を加算し、加算後の値を払出枚数にセットする。 After the process of S771 or when the determination in S770 is YES, the main CPU 101 performs a payout number update process (S772). Specifically, the main CPU 101 adds the number of payout medals set in the C register to the current value of the winning number counter, and sets the value after the addition as the number of payout medals.

次いで、メインCPU101は、払出枚数の値が最大払出枚数「10」未満であるか否かを判別する(S773)。 Next, the main CPU 101 determines whether or not the value of the number of payouts is less than the maximum number of payouts "10" (S773).

S773において、メインCPU101が、払出枚数の値が最大払出枚数「10」未満であると判別したとき(S773がYES判定の場合)、メインCPU101は、後述のS775の処理を行う。一方、S773において、メインCPU101が、払出枚数の値が最大払出枚数「10」未満でないと判別したとき(S773がNO判定の場合)、メインCPU101は、払出枚数に最大払出枚数「10」をセットする(S774)。 In S773, when the main CPU 101 determines that the value of the number of payouts is less than the maximum number of payouts "10" (when the determination in S773 is YES), the main CPU 101 performs the processing of S775, which will be described later. On the other hand, when the main CPU 101 determines in S773 that the value of the number of payouts is not less than the maximum number of payouts "10" (if the determination in S773 is NO), the main CPU 101 sets the number of payouts to the maximum number of payouts "10". (S774).

S774の処理後又はS773がYES判定の場合、メインCPU101は、払出枚数を入賞枚数カウンタに保存する(S775)。 After the process of S774 or when the determination in S773 is YES, the main CPU 101 saves the number of payouts in the winning number counter (S775).

S775の処理後又はS769がNO判定の場合、メインCPU101は、他の入賞があるか否かを判別する(S776)。S776において、メインCPU101が、他の入賞があると判別したとき(S776がYES判定の場合)、メインCPU101は、処理をS769の処理に戻し、S769以降の処理を繰り返す。 After the process of S775 or when the determination in S769 is NO, the main CPU 101 determines whether or not there is another winning (S776). In S776, when the main CPU 101 determines that there is another winning (if determined as YES in S776), the main CPU 101 returns the processing to S769, and repeats the processing from S769.

一方、S776において、メインCPU101が、他の入賞がないと判別したとき(S776がNO判定の場合)、メインCPU101は、入賞検索カウンタの値を1減算(-1更新)する(S777)。なお、本実施形態のように、有効ラインが1本である場合には、複数の小役が重複して入賞することがないので、S776の処理は必ずNO判定となる。 On the other hand, when the main CPU 101 determines in S776 that there is no other winning (if determined as NO in S776), the main CPU 101 subtracts 1 from the value of the winning search counter (renews by -1) (S777). It should be noted that, as in the present embodiment, when there is only one activated line, a plurality of small wins will not be won in duplicate, so the processing of S776 will always result in a NO determination.

次いで、メインCPU101は、入賞検索カウンタの値が「0」であるか否かを判別する(S778)。 Next, the main CPU 101 determines whether or not the value of the winning search counter is "0" (S778).

S778において、メインCPU101が、入賞検索カウンタの値が「0」でないと判別したとき(S778がNO判定の場合)、メインCPU101は、処理をS764の処理に戻し、S764以降の処理を繰り返す。一方、S778において、メインCPU101が、入賞検索カウンタの値が「0」であると判別したとき(S778がYES判定の場合)、メインCPU101は、入賞検索処理を終了し、処理をメインフロー(図74参照)中のS215の処理に移す。 In S778, when the main CPU 101 determines that the value of the winning search counter is not "0" (NO determination in S778), the main CPU 101 returns the process to S764, and repeats the processes after S764. On the other hand, when the main CPU 101 determines in S778 that the value of the winning search counter is "0" (if the determination in S778 is YES), the main CPU 101 terminates the winning search process and returns to the main flow (FIG. 74) to the process of S215.

本実施形態では、上述のようにして入賞検索処理が行われる。そして、上述した入賞検索処理は、メインCPU101が、図104のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中でも、S764の払出枚数及び判定対象データのセット処理は、メインCPU101がソースコード「LDIN AC,(HL)」を実行することにより行われる。 In this embodiment, the winning search process is performed as described above. The winning search process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. Among them, the processing of setting the payout number and determination target data in S764 is performed by the main CPU 101 executing the source code "LDIN AC, (HL)".

ソースプログラム上において、例えば、ソースコード「LDIN ss,(HL)」が実行されると、HLレジスタ(ペアレジスタ)にセットされたアドレス及び該アドレスに1加算したアドレスで指定されるメモリの内容(データ)がss(BC、DE、AC、AE又はBD)ペアレジスタにロードされるとともに、HLレジスタにセットされているアドレスが+2更新(2加算)される。それゆえ、図104中のソースコード「LDIN AC,(HL)」が実行されると、HLレジスタ(ペアレジスタ)にセットされたアドレス及び該アドレスに1加算したアドレスで指定されるメモリの内容(払出枚数及び判定対象データ)が、ACレジスタにロードされるとともに、HLレジスタにセットされているアドレスが+2更新(2加算)される。なお、S764の処理では、この「LDIN」命令により、Aレジスタに払出枚数のデータが格納され、Cレジスタに判定対象データが格納され、HLレジスタにセットされているアドレスが+2更新される。 For example, when the source code "LDIN ss, (HL)" is executed on the source program, the memory contents ( data) is loaded into the ss (BC, DE, AC, AE or BD) pair register, and the address set in the HL register is updated by +2 (added by 2). Therefore, when the source code "LDIN AC, (HL)" in FIG. 104 is executed, the memory contents ( The payout number and determination object data) are loaded into the AC register, and the address set in the HL register is updated by +2 (added by 2). In the process of S764, the "LDIN" command stores the payout number data in the A register, stores the determination target data in the C register, and updates the address set in the HL register by +2.

上述のように、本実施形態の入賞検索処理では、一つの「LDIN」命令により、データのロード処理及びアドレスの更新処理の両方を行うことができる。この場合、ソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in the winning search process of the present embodiment, both the data load process and the address update process can be performed by one "LDIN" instruction. In this case, instructions related to address setting can be omitted from the source program, and the capacity of the source program (used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to enhance game playability.

また、上述した入賞検索処理中のS770の判定処理で参照するメダルカウンタの値の取得処理、S772の処理で参照する入賞枚数カウンタの値の取得処理、及び、S775の処理で行う入賞枚数カウンタの保存(更新)処理はいずれも、図104に示すように、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令(メインCPU101専用命令コード)により実行される。それゆえ、本実施形態の入賞検索処理では、「LDQ」命令を用いることにより、直値により、メインROM102、メインRAM103やメモリマップI/Oにアクセスすることができるので、ソースプログラム上において、アドレス設定に係る命令を省略することができ(アドレス設定に係る命令を別途設ける必要がなくなる)、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 In addition, processing for acquiring the value of the medal counter referred to in the determination processing of S770 during the above-described winning search processing, processing of acquiring the value of the winning number counter referred to in the processing of S772, and processing of acquiring the value of the winning number counter performed in the processing of S775 All of the save (update) processing is executed by an "LDQ" instruction (main CPU 101 dedicated instruction code) that specifies an address using the Q register (extended register), as shown in FIG. Therefore, in the winning search process of the present embodiment, it is possible to directly access the main ROM 102, the main RAM 103 and the memory map I/O by using the "LDQ" instruction. Instructions for setting can be omitted (there is no need to separately provide an instruction for address setting), and the capacity of the source program (used capacity of main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to enhance game playability.

また、上述した入賞検索処理中のS769の判定処理は、図104に示すように、ソースプログラム上において、「JSLAA」命令(所定の判定命令)により実行される。なお、「JSLAA」命令は、左シフト(SLA)命令相当の動作を実行する命令である。 Further, the judgment processing of S769 during the prize search processing described above is executed by a "JSLAA" instruction (predetermined judgment instruction) on the source program, as shown in FIG. Note that the "JSLAA" instruction is an instruction that executes an operation equivalent to a left shift (SLA) instruction.

ソースプログラム上において、例えば、ソースコード「JSLAA cc,e」が実行されると、ccの条件が成立すれば、処理をeで指定されるアドレスにジャンプさせる。
なお、「JSLAA」命令で規定される「ccの条件」には、フラグ・レジスタF内のキャリーフラグの状態が指定される。例えば、ccに「C」が指定されていれば、ccの条件はキャリーフラグが「1」(オン状態)であることを意味し、ccに「NC」が指定されていれば、ccの条件はキャリーフラグが「0」(オフ状態)であることを意味する。
それゆえ、図104中のソースコード「JSLAA NC,MN_CKLN_06」では、キャリーフラグが「0」(オフ状態)であれば、「MN_CKLN_06」で指定されるアドレスに処理がジャンプする。
For example, when the source code "JSLAA cc,e" is executed on the source program, the process jumps to the address specified by e if the condition of cc is satisfied.
Note that the state of the carry flag in the flag register F is specified in the "cc condition" defined by the "JSLAA" instruction. For example, if "C" is specified for cc, the condition for cc means that the carry flag is "1" (on state), and if "NC" is specified for cc, the condition for cc is means that the carry flag is "0" (off state).
Therefore, in the source code "JSLAA NC, MN_CKLN_06" in FIG. 104, if the carry flag is "0" (off state), the process jumps to the address specified by "MN_CKLN_06".

また、上述した入賞検索処理中のS770及びS773の判定処理は、図104に示すように、ソースプログラム上において、「JCP」命令により実行される。なお、「JCP」命令は、上述のように、比較命令相当の動作を実行する命令であり、メインCPU101専用命令コードである。 Further, the judgment processing of S770 and S773 during the prize search processing described above is executed by the "JCP" instruction on the source program as shown in FIG. The "JCP" instruction is an instruction code dedicated to the main CPU 101 for executing an operation equivalent to a comparison instruction, as described above.

それゆえ、入賞検索処理のソースプログラム上において、上述した「JSLAA」命令及び「JCP」命令を用いた場合、アドレス設定に係る命令を省略することができ(アドレス設定に係る命令を別途設ける必要がなくなる)、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 Therefore, when the above-mentioned "JSLAA" instruction and "JCP" instruction are used on the source program of the prize search process, the instruction related to address setting can be omitted (there is no need to separately provide an instruction related to address setting). ), the capacity of the source program (used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to enhance game playability.

[イリーガルヒットチェック処理]
次に、図105及び図106を参照して、メインフロー(図74参照)中のS215で行うイリーガルヒットチェック処理について説明する。なお、図105は、イリーガルヒットチェック処理の手順を示すフローチャートである。また、図106は、イリーガルヒットチェック処理を実行するためのソースプログラムの一例を示す図である。なお、イリーガルヒットとは、内部抽籤処理(図84参照)で抽籤され、図柄設定処理で当り要求フラグ格納領域に格納された内部当籤役に基づいて、左リール3L、中リール3C及び右リール3Rにおいて成立しえない図柄の組合せ(すなわち、停止表示されることが許可されていない図柄の組合せ)が有効ライン上に停止(図柄組合せ不成立)したことを示す用語である。
[Illegal hit check processing]
Next, the illegal hit check processing performed at S215 in the main flow (see FIG. 74) will be described with reference to FIGS. 105 and 106. FIG. FIG. 105 is a flow chart showing the procedure of illegal hit check processing. FIG. 106 is a diagram showing an example of a source program for executing illegal hit check processing. It should be noted that the illegal hit means the left reel 3L, middle reel 3C and right reel 3R based on the internal winning combination stored in the winning request flag storage area in the symbol setting process, which is determined by the internal lottery process (see FIG. 84). It is a term indicating that a combination of symbols that cannot be established in (that is, a combination of symbols that are not permitted to be stopped) has stopped on the active line (symbol combination has not been established).

まず、メインCPU101は、入賞作動フラグ格納領域(図25参照)のアドレスをセットする(S781)。次いで、メインCPU101は、入賞作動フラグ格納領域のサイズ(バイト数、本実施形態では「37」)を、チェックカウンタの値にセットする(S782)。 First, the main CPU 101 sets the address of the winning operation flag storage area (see FIG. 25) (S781). Next, the main CPU 101 sets the size of the winning operation flag storage area (the number of bytes, "37" in this embodiment) to the value of the check counter (S782).

次いで、メインCPU101は、現在セットされている入賞作動フラグ格納領域のアドレスに基づいて、該アドレスに対応する当り要求フラグ格納領域(内部当籤役格納領域)内の格納領域に格納された内部当籤役のデータ(当り要求フラグデータ)を取得する(S783)。次いで、メインCPU101は、現在セットされている入賞作動フラグ格納領域のアドレスに格納された入賞役のデータ(入賞作動フラグデータ)と、内部当籤役のデータ(当り要求フラグデータ)とを合成する(S784)。 Next, based on the currently set address of the prize operation flag storage area, the main CPU 101 selects the internal winning combination stored in the storage area in the win request flag storage area (internal winning combination storage area) corresponding to the address. data (win request flag data) is acquired (S783). Next, the main CPU 101 synthesizes the winning combination data (winning operation flag data) stored at the address of the currently set winning operation flag storage area with the internal winning combination data (win request flag data) ( S784).

なお、この合成処理では、まず、メインCPU101は、入賞役のデータ(入賞作動フラグデータ)と内部当籤役のデータ(当り要求フラグデータ)との排他的論理和を求める(図106に示すソースプログラム中のソースコード「XOR (HL)」)。次いで、メインCPU101は、求められた排他的論理和の算出結果と入賞役のデータ(入賞作動フラグデータ)との論理積を求め(図106に示すソースプログラム中のソースコード「AND (HL)」)、論理積の算出結果を合成結果とする。なお、イリーガルヒットエラーが発生していない場合、この合成結果の値は「0」となる。 In this synthesizing process, the main CPU 101 first obtains the exclusive OR of the winning combination data (winning operation flag data) and the internal winning combination data (win request flag data) (source program shown in FIG. 106). source code “XOR (HL)”). Next, the main CPU 101 obtains the AND of the obtained exclusive OR calculation result and the winning combination data (winning operation flag data) (source code "AND (HL)" in the source program shown in FIG. 106). ), and the calculation result of the logical AND is used as the synthesis result. Note that if no illegal hit error occurs, the value of this synthesis result is "0".

次いで、メインCPU101は、S784の合成処理の結果に基づいて、イリーガルヒットエラーが発生しているか否かを判別する(S785)。 Next, the main CPU 101 determines whether or not an illegal hit error has occurred based on the result of the synthesis processing of S784 (S785).

S785において、メインCPU101が、イリーガルヒットエラーが発生していないと判別したとき(S785がNO判定の場合)、メインCPU101は、参照する入賞作動フラグ格納領域のアドレスを+1更新する(S786)。次いで、メインCPU101は、チェックカウンタの値を1減算する(S787)。次いで、メインCPU101は、チェックカウンタの値が「0」であるか否かを判別する(S788)。 When the main CPU 101 determines in S785 that an illegal hit error has not occurred (NO determination in S785), the main CPU 101 updates the address of the winning operation flag storage area to be referred to by +1 (S786). Next, the main CPU 101 subtracts 1 from the value of the check counter (S787). Next, the main CPU 101 determines whether or not the value of the check counter is "0" (S788).

S788において、メインCPU101が、チェックカウンタの値が「0」でないと判別したとき(S788がNO判定の場合)、メインCPU101は、処理をS783の処理に戻し、S783以降の処理を繰り返す。一方、S788において、メインCPU101が、チェックカウンタの値が「0」であると判別したとき(S788がYES判定の場合)、メインCPU101は、イリーガルヒットチェック処理を終了し、処理をメインフロー(図74参照)中のS216の処理に移す。 In S788, when the main CPU 101 determines that the value of the check counter is not "0" (NO judgment in S788), the main CPU 101 returns the process to S783, and repeats the processes after S783. On the other hand, when the main CPU 101 determines in S788 that the value of the check counter is "0" (if the determination in S788 is YES), the main CPU 101 terminates the illegal hit check process and returns to the main flow (Fig. 74) to the process of S216.

ここで再度、S785の処理に戻って、S785において、メインCPU101が、イリーガルヒットエラーが発生していると判別したとき(S785がYES判定の場合)、メインCPU101は、図81で説明したエラー処理を行う(S789)。この処理により、情報表示器6に含まれる2桁の7セグLED(払出枚数表示用及びエラー表示用兼用)に、イリーガルヒットエラーの発生を示す2文字「EE」をエラー情報として表示するためのエラー表示データが出力される。なお、イリーガルヒットエラーの発生状態(エラー状態)は、リセットスイッチ76(図7参照)を押下することにより解除される。 Here, returning to the processing of S785 again, when the main CPU 101 determines in S785 that an illegal hit error has occurred (if the determination in S785 is YES), the main CPU 101 performs the error processing described with reference to FIG. (S789). By this process, the 2-digit 7-segment LED (both for displaying the number of payouts and for displaying an error) included in the information display device 6 is used to display the two characters "EE" indicating the occurrence of an illegal hit error as error information. Error indication data is output. The illegal hit error occurrence state (error state) is released by pressing the reset switch 76 (see FIG. 7).

次いで、メインCPU101は、入賞枚数カウンタの値及び当り要求フラグ格納領域のデータをクリアする(S790)。そして、S790の処理後、メインCPU101は、イリーガルヒットチェック処理を終了し、処理をメインフロー(図74参照)中のS216の処理に移す。 Next, the main CPU 101 clears the value of the number-of-wins counter and the data in the win request flag storage area (S790). After the process of S790, the main CPU 101 ends the illegal hit check process, and shifts the process to the process of S216 in the main flow (see FIG. 74).

本実施形態では、上述のようにしてイリーガルヒットチェック処理が行われる。そして、上述したイリーガルヒットチェック処理は、メインCPU101が、図106のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, illegal hit check processing is performed as described above. The illegal hit check processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG.

なお、本実施形態では、図25に示すように、入賞作動フラグ格納領域(表示役格納領域)の構成が当り要求フラグ格納領域(内部当籤役格納領域)のそれと同じであるので、入賞作動フラグ格納領域の役と内部当籤役との合成処理時にメインRAM103に配置される当り要求フラグ格納領域と入賞作動フラグ格納領域とを同一構成にすることができる。それゆえ、本実施形態のイリーガルヒットチェック処理におけるS784の演算結果(入賞役のデータと内部当籤役のデータとを合成結果)は、上述のように、ソースプログラム上において、入賞役のデータと内部当籤役のデータとを単純に論理積(「AND」命令で実行する)することにより求められる。その結果、本実施形態では、イリーガルヒットチェック処理を効率化及び簡略化することができ、主制御プログラムの空き容量を確保する(増やす)ことができ、増えた空き容量を使用して遊技性を高めることが可能になる。 In the present embodiment, as shown in FIG. 25, the prize operation flag storage area (display combination storage area) has the same configuration as the winning request flag storage area (internal winning combination storage area). The win request flag storage area and the winning operation flag storage area arranged in the main RAM 103 at the time of synthesizing the combination of the combination of the storage area and the internal winning combination can be made to have the same configuration. Therefore, the calculation result of S784 in the illegal hit check process of the present embodiment (the result of synthesizing the data of the winning combination and the data of the internal winning combination) is the winning combination data and the internal It is obtained by simply performing a logical AND (executed with an "AND" command) with the data of the winning combination. As a result, in the present embodiment, the illegal hit check process can be streamlined and simplified, the free space of the main control program can be secured (increased), and the increased free space can be used to enhance the game. can be increased.

[入賞チェック・メダル払出処理]
次に、図107及び図108を参照して、メインフロー(図74参照)中のS216で行う入賞チェック・メダル払出処理について説明する。なお、図107は、入賞チェック・メダル払出処理の手順を示すフローチャートである。また、図108は、入賞チェック・メダル払出処理中の後述のS804~S808の処理を実行するためのソースプログラムの一例を示す図である。
[Award check/Medal payout process]
Next, with reference to FIGS. 107 and 108, the winning check/medal payout process performed at S216 in the main flow (see FIG. 74) will be described. FIG. 107 is a flow chart showing the procedure of the winning check/medal payout process. FIG. 108 is a diagram showing an example of a source program for executing the processes of S804 to S808, which will be described later, during the winning check/medal payout process.

まず、メインCPU101は、入賞作動コマンド生成処理を行う(S801)。この処理では、メインCPU101は、副制御回路200に送信する入賞作動コマンドに含まれる、種別データおよび各種通信パラメータを生成する。なお、入賞作動コマンドは、入賞作動フラグ(表示役)等を特定するパラメータを含んで構成される。 First, the main CPU 101 performs a winning actuation command generation process (S801). In this process, the main CPU 101 generates the type data and various communication parameters included in the winning actuation command to be transmitted to the sub-control circuit 200 . The winning operation command includes parameters for specifying a winning operation flag (display combination) and the like.

次いで、メインCPU101は、図64で説明した通信データ格納処理を行う(S802)。この処理により、入賞作動コマンドデータがメインRAM103に設けられた通信データ格納領域(図67B参照)に保存される。なお、入賞作動コマンドは、後述の図100で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。 Next, the main CPU 101 performs the communication data storage process described with reference to FIG. 64 (S802). By this process, the winning actuation command data is stored in the communication data storage area (see FIG. 67B) provided in the main RAM 103 . The prize-winning operation command is transmitted from the main control circuit 90 to the sub-control circuit 200 by communication data transmission processing in interrupt processing described later with reference to FIG.

次いで、メインCPU101は、入賞枚数カウンタの値が「0」であるか否かを判別する(S803)。S803において、メインCPU101が、入賞枚数カウンタの値が「0」であると判別したとき(S803がYES判定の場合)、メインCPU101は、入賞チェック・メダル払出処理を終了し、処理をメインフロー(図74参照)中のS217の処理に移す。 Next, the main CPU 101 determines whether or not the value of the winning number counter is "0" (S803). In S803, when the main CPU 101 determines that the value of the number-of-winning-wins counter is "0" (if the determination in S803 is YES), the main CPU 101 ends the winning check/medal payout process, and returns to the main flow ( (See FIG. 74).

一方、S803において、メインCPU101が、入賞枚数カウンタの値が「0」でないと判別したとき(S803がNO判定の場合)、メインCPU101は、メダルのクレジット枚数(貯留枚数)がその上限枚数(本実施形態では50枚)以上であるか否かを判別する(S804)。 On the other hand, when the main CPU 101 determines in S803 that the value of the winning number counter is not "0" (if the determination in S803 is NO), the main CPU 101 determines that the number of medal credits (stored number) is In the embodiment, it is determined whether the number of sheets is 50 or more (S804).

S804において、メインCPU101が、メダルのクレジット枚数がその上限枚数以上でないと判別したとき(S804がNO判定の場合)、メインCPU101は、クレジットカウンタの値に「1」を加算(+1更新)する(S805)。加算されたクレジットカウンタの値は、情報表示器6に含まれる貯留枚数表示用の2桁の7セグLED(不図示)により表示される。次いで、メインCPU101は、メダル払出枚数チェック処理を行う(S806)。なお、メダル払出枚数チェック処理の詳細については、後述の図109を参照しながら後で説明する。 In S804, when the main CPU 101 determines that the number of medal credits is not equal to or greater than the upper limit number of medals (if the determination in S804 is NO), the main CPU 101 adds "1" to the value of the credit counter (updates +1). S805). The added value of the credit counter is displayed by a 2-digit 7-segment LED (not shown) included in the information display 6 for displaying the number of accumulated coins. Next, the main CPU 101 performs medal payout number check processing (S806). The details of the medal payout number check process will be described later with reference to FIG. 109 described later.

次いで、メインCPU101は、メダルの払い出しが終了したか否かを判別する(S807)。S807において、メインCPU101が、メダルの払い出しが終了したと判別したとき(S807がYES判定の場合)、メインCPU101は、入賞チェック・メダル払出処理を終了し、処理をメインフロー(図74参照)中のS217の処理に移す。 Next, the main CPU 101 determines whether or not the payout of medals has ended (S807). In S807, when the main CPU 101 determines that the payout of medals has ended (if the determination in S807 is YES), the main CPU 101 ends the winning check/medal payout process, and the main flow (see FIG. 74) is in progress. to the processing of S217.

一方、S807において、メインCPU101が、メダルの払い出しが終了していないと判別したとき(S807がNO判定の場合)、メインCPU101は、払出間隔待機処理を行う(S808)。この処理では、メインCPU101は、予め設定されたメダル払出間隔時間(本実施形態では60.33msec:後述の図113で説明する割込処理(1.1172msec周期)の54周期分)が経過するまでウェイトする。そして、S808の処理後、メインCPU101は、処理をS803の処理に戻し、S803以降の処理を繰り返す。 On the other hand, when the main CPU 101 determines in S807 that the payout of medals has not ended (when the determination in S807 is NO), the main CPU 101 performs payout interval standby processing (S808). In this process, the main CPU 101 waits until a preset medal payout interval time (60.33 msec in this embodiment: 54 cycles of interrupt processing (1.1172 msec cycle) described later with reference to FIG. 113) has passed. weight. After the process of S808, the main CPU 101 returns the process to the process of S803, and repeats the processes after S803.

ここで再度、S804の処理に戻って、S804において、メインCPU101が、メダルのクレジット枚数がその上限枚数(50枚)以上であると判別したとき(S804がYES判定の場合)、メインCPU101は、メダルの払出処理を行う(S809)。この処理により、メダルが1枚、払い出される。そして、S809の処理後、メインCPU101は、入賞チェック・メダル払出処理を終了し、処理をメインフロー(図74参照)中のS217の処理に移す。 Here, returning to the processing of S804 again, when the main CPU 101 determines in S804 that the number of medal credits is equal to or greater than the upper limit number (50) (if determined as YES in S804), the main CPU 101 A medal payout process is performed (S809). By this processing, one medal is paid out. After the process of S809, the main CPU 101 ends the winning check/medal payout process, and shifts the process to the process of S217 in the main flow (see FIG. 74).

本実施形態では、上述のようにして入賞チェック・メダル払出処理が行われる。なお、上述した入賞チェック・メダル払出処理中のS804~S808の処理は、メインCPU101が、図108のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the winning check/medal payout process is performed as described above. The processing of S804 to S808 in the winning check/medal payout processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG.

なお、本実施形態では、クレジットカウンタの更新(+1)後、払出動作を継続する場合、メインCPU101は、S808の処理で60.33ms間のウェイト(払出間隔待ち)処理を行うが、この処理は、ソースプログラム上では、メインCPU101がソースコード「LD BC,cTM_PAYC」及び「RST SB_W1BC_00」をこの順で実行することにより実現されている。このように、入賞チェック・メダル払出処理において、クレジットカウンタの更新(+1)後、払出動作を継続するときに60.33ms間のウェイト(払出間隔待ち)を行った場合、無駄な待ち時間を減らすことができ、遊技者の精神的負担を軽減することができる。 In this embodiment, when the payout operation is continued after the credit counter is updated (+1), the main CPU 101 waits for 60.33 ms (payout interval wait) in the processing of S808. , on the source program, the main CPU 101 executes the source code "LD BC, cTM_PAYC" and "RST SB_W1BC_00" in this order. In this way, in the winning check/medal payout process, after the credit counter is updated (+1), when the payout operation is continued, if a wait of 60.33 ms (payout interval wait) is performed, wasteful waiting time is reduced. It is possible to reduce the mental burden on the player.

[メダル払出枚数チェック処理]
次に、図109及び図110を参照して、入賞チェック・メダル払出処理(図107参照)中のS806で行うメダル払出枚数チェック処理について説明する。なお、図109は、メダル払出枚数チェック処理の手順を示すフローチャートである。また、図110Aは、メダル払出枚数チェック処理中の後述のS811~S814の処理を実行するためのソースプログラムの一例を示す図であり、図110Bは、メダル払出枚数チェック処理中の後述のS816及びS817の処理を実行するためのソースプログラムの一例を示す図である。
[Medal payout check process]
Next, referring to FIGS. 109 and 110, the payout medal count check process performed at S806 in the winning check/medal payout process (see FIG. 107) will be described. Note that FIG. 109 is a flow chart showing the procedure of the process of checking the number of medals to be paid out. Also, FIG. 110A is a diagram showing an example of a source program for executing the processes of S811 to S814 described later during the medal payout number check process, and FIG. FIG. 10 is a diagram showing an example of a source program for executing the process of S817; FIG.

まず、メインCPU101は、メダルOUTカウンタの値に「1」を加算(+1更新)する(S811)。なお、メダルOUTカウンタは、メダルの払出回数を計数するためのカウンタである。次いで、メインCPU101は、払出枚数カウンタの値に「1」を加算(+1更新)する(S812)。なお、払出枚数カウンタは、メダルの払出枚数を計数するためのカウンタである。 First, the main CPU 101 adds "1" (updates +1) to the value of the medal OUT counter (S811). The medal OUT counter is a counter for counting the number of times medals are paid out. Next, the main CPU 101 adds "1" (updates +1) to the value of the payout number counter (S812). The payout number counter is a counter for counting the number of payout medals.

次いで、メインCPU101は、払出枚数7SEG表示処理を行う(S813)。この処理では、メインCPU101は、払出枚数カウンタの値を、情報表示器6に含まれる払出枚数表示用の2桁の7セグLED(不図示)により表示させる制御処理を行う。 Next, the main CPU 101 performs payout number 7SEG display processing (S813). In this process, the main CPU 101 performs control processing for displaying the value of the payout number counter by a 2-digit 7-segment LED (not shown) for displaying the number of payouts included in the information display device 6 .

次いで、メインCPU101は、役連終了枚数カウンタの更新処理を行う(S814)。なお、役連終了枚数カウンタは、入賞役に対応するメダルの払出枚数の残り枚数を計数するためのカウンタである。この処理では、メインCPU101は、役連終了枚数カウンタの値とその下限値「0」とを比較し、役連終了枚数カウンタの値が下限値「0」より大きい場合には、役連終了枚数カウンタの値を1減算(-1更新)し、役連終了枚数カウンタの値が下限値「0」以下である場合には、役連終了枚数カウンタの値を「0」に保持する。 Next, the main CPU 101 performs a process of updating the winning combination end number counter (S814). Note that the combination end number counter is a counter for counting the remaining number of payout medals corresponding to the winning combination. In this process, the main CPU 101 compares the value of the winning combination end number counter with its lower limit value "0", and if the value of the winning combination end number counter is greater than the lower limit value "0", The value of the counter is decremented by 1 (updated by -1), and if the value of the winning combination end number counter is equal to or lower than the lower limit value "0", the value of the winning combination end number counter is held at "0".

次いで、メインCPU101は、入賞枚数カウンタの値を1減算(-1更新)する(S815)。 Next, the main CPU 101 subtracts 1 from the winning number counter (renews by 1) (S815).

次いで、メインCPU101は、クレジット情報コマンド生成処理を行う(S816)。この処理では、メインCPU101は、副制御回路200に送信するクレジット情報コマンドに含まれる、種別データ及び各種通信パラメータを生成する。なお、クレジット情報コマンドは、メダルのクレジット枚数を特定するパラメータを含んで構成される。 Next, the main CPU 101 performs credit information command generation processing (S816). In this process, the main CPU 101 generates type data and various communication parameters included in the credit information command to be sent to the sub control circuit 200 . The credit information command includes a parameter specifying the number of medal credits.

次いで、メインCPU101は、図64で説明した通信データ格納処理を行う(S817)。この処理により、クレジット情報コマンドデータがメインRAM103に設けられた通信データ格納領域(図67B参照)に保存される。なお、クレジット情報コマンドは、後述の図113で説明する割込処理内の通信データ送信処理により、主制御回路90から副制御回路200に送信される。そして、S817の処理後、メインCPU101は、メダル払出枚数チェック処理を終了し、処理を入賞チェック・メダル払出処理(図107参照)中のS807の処理に移す。 Next, the main CPU 101 performs the communication data storage process described with reference to FIG. 64 (S817). By this processing, the credit information command data is stored in the communication data storage area (see FIG. 67B) provided in the main RAM 103. FIG. The credit information command is transmitted from the main control circuit 90 to the sub-control circuit 200 by communication data transmission processing in interrupt processing described later with reference to FIG. 113 . After the process of S817, the main CPU 101 ends the medal payout number check process, and shifts the process to the process of S807 in the winning check/medal payout process (see FIG. 107).

本実施形態では、上述のようにしてメダル払出枚数チェック処理が行われる。なお、上述したメダル払出枚数チェック処理中のS811~S814の処理は、メインCPU101が、図110Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、S814の役連終了枚数カウンタの更新処理は、図110A中の「DCPLD」命令(所定の更新命令)により実行される。なお、「DCPLD」命令は、メインCPU101専用命令コードである。 In this embodiment, the medal payout number check process is performed as described above. The processes of S811 to S814 in the medal payout count check process described above are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 110A. Among them, the process of updating the winning combination end number counter in S814 is executed by the "DCPLD" command (predetermined update command) in FIG. 110A. The "DCPLD" instruction is an instruction code dedicated to the main CPU 101. FIG.

ソースプログラム上において、例えば、ソースコード「DCPLD (HL),n」が実行されると、HLレジスタで指定されたアドレスのメモリの内容(格納データ)と整数nとが比較され、メモリの内容が整数nより大きい場合には、メモリの内容が1減算され、メモリの内容が整数n以下である場合には、HLレジスタで指定されたアドレスのメモリに整数nが格納される。それゆえ、図110A中のソースコード「DCPLD (HL),0」が実行されると、HLレジスタで指定されたアドレスのメモリの内容(役連終了枚数カウンタの値)と整数0(下限値)とが比較され、メモリの内容(役連終了枚数カウンタの値)が整数0より大きい場合には、メモリの内容が1減算され、メモリの内容が整数0以下である場合には、メモリの内容(役連終了枚数カウンタの値)に「0」がセットされる。すなわち、現時点の役連終了枚数カウンタの値が「0」より大きい場合には、役連終了枚数カウンタの更新処理が行われ、現時点の役連終了枚数カウンタの値が「0」以下であれば、役連終了枚数カウンタの値を「0」に保持する処理が行われる。 For example, when the source code "DCPLD (HL), n" is executed on the source program, the memory contents (stored data) at the address specified by the HL register are compared with the integer n, and the memory contents are If the value is larger than the integer n, 1 is subtracted from the contents of the memory, and if the value of the memory is less than the integer n, the integer n is stored in the memory at the address specified by the HL register. Therefore, when the source code "DCPLD (HL), 0" in FIG. 110A is executed, the contents of the memory at the address specified by the HL register (the value of the consecutive end number counter) and the integer 0 (lower limit value) is compared, and if the contents of the memory (the value of the counter for the number of consecutive winnings) is greater than the integer 0, the contents of the memory are subtracted by 1, and if the contents of the memory are less than the integer 0, the contents of the memory "0" is set to (the value of the winning combination end number counter). That is, if the value of the current winning combination end number counter is greater than "0", the update processing of the winning combination ending number counter is performed, and if the value of the current combination ending number counter is less than or equal to "0" , the value of the winning series end number counter is held at "0".

上述のように、メダル払出枚数チェック処理中のS814の処理では、一つの「DCPLD」命令(枚数管理カウンタの下限判定命令と、判断分岐命令が一体になっている命令)により、役連終了枚数カウンタの更新(減算)処理及び連終了枚数カウンタの値を「0」に保持する処理の両方を実行することができる。この場合、両処理を別個に実行するための命令コードを設ける必要がなくなる。例えば、連終了枚数カウンタの値が「0」であるか否かを判別するための判断分岐命令コードを省略することができる。それゆえ、本実施形態のメダル払出枚数チェック処理では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in the process of S814 during the medal payout number check process, one "DCPLD" instruction (instruction combining the lower limit judgment instruction of the number management counter and the judgment branch instruction) is executed. Both updating (decrementing) processing of the counter and processing of holding the value of the continuous end number counter at "0" can be executed. In this case, there is no need to provide instruction codes for executing both processes separately. For example, it is possible to omit the judgment branch instruction code for determining whether or not the value of the continuous end number counter is "0". Therefore, in the process of checking the number of tokens to be paid out according to the present embodiment, the capacity of the source program (capacity used in the main ROM 102) can be reduced, and the free capacity in the main ROM 102 can be secured (increased). It is possible to enhance the game playability by utilizing the free space.

また、上述したメダル払出枚数チェック処理中のS816及びS817の処理は、メインCPU101が、図110Bのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 Further, the processing of S816 and S817 during the medal payout number check processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 110B.

その中で、S816の処理では、図110Bに示すように、クレジット情報コマンドの通信パラメータ1にはLレジスタを介して払出枚数カウンタの値がセットされ、通信パラメータ5にはCレジスタを介してクレジットカウンタの値がセットされる。しかしながら、クレジット情報コマンドを構成するその他の通信パラメータ2~4には、現時点においてHレジスタ、Eレジスタ及びDレジスタにそれぞれ格納されている値(不定値)がセットされる。それゆえ、クレジット情報コマンド送信時における通信パラメータ2~4の値は不定値となる。その結果、本実施形態では、クレジット情報コマンドのサム値(BCC)を送信毎に不定値にすることができ、ゴト等の不正行為を抑制することができる。 Among them, in the process of S816, as shown in FIG. 110B, the communication parameter 1 of the credit information command is set to the value of the payout number counter via the L register, and the communication parameter 5 is set to the credit via the C register. A counter value is set. However, other communication parameters 2 to 4 constituting the credit information command are set to the values (undefined values) currently stored in the H register, E register and D register, respectively. Therefore, the values of the communication parameters 2 to 4 are undefined when the credit information command is sent. As a result, in the present embodiment, the sum value (BCC) of the credit information command can be set to an indefinite value for each transmission, and fraudulent acts such as fraud can be suppressed.

[ボーナスチェック処理]
次に、図111を参照して、メインフロー(図74参照)中のS217で行うボーナスチェック処理について説明する。なお、図111は、ボーナスチェック処理の手順を示すフローチャートである。
[Bonus check process]
Next, referring to FIG. 111, the bonus check processing performed at S217 in the main flow (see FIG. 74) will be described. Note that FIG. 111 is a flow chart showing the procedure of the bonus check process.

まず、メインCPU101は、現在の遊技状態がRB遊技状態であるか否かを判別する(S821)。S821において、メインCPU101が、現在の遊技状態がRB遊技状態でないと判別したとき(S821がNO判定の場合)、メインCPU101は、後述のS825の処理を行う。 First, the main CPU 101 determines whether or not the current gaming state is the RB gaming state (S821). In S821, when the main CPU 101 determines that the current gaming state is not the RB gaming state (if the determination in S821 is NO), the main CPU 101 performs the processing of S825, which will be described later.

一方、S821において、メインCPU101が、現在の遊技状態がRB遊技状態であると判別したとき(S821がYES判定の場合)、メインCPU101は、入賞回数(入賞回数カウンタ)及び遊技可能回数(遊技可能回数カウンタ)を更新(1減算)する(S822)。すなわち、メインCPU101は、RB遊技状態において、小役の入賞が発生した場合には、入賞回数カウンタを1減算し、遊技が行われた場合には、遊技可能回数カウンタを1減算する。なお、本実施形態では、これらのカウンタの初期値は「8」である。 On the other hand, when the main CPU 101 determines in S821 that the current gaming state is the RB gaming state (when S821 determines YES), the main CPU 101 displays the number of wins (win count counter) and the number of possible games (game possible). counter) is updated (decremented by 1) (S822). That is, in the RB gaming state, the main CPU 101 subtracts 1 from the winning number counter when a small winning combination is won, and subtracts 1 from the possible game number counter when a game is played. Note that the initial values of these counters are "8" in this embodiment.

次いで、メインCPU101は、入賞回数(入賞回数カウンタ)又は遊技可能回数(遊技可能回数カウンタ)は「0」であるか否かを判別する(S823)。すなわち、メインCPU101は、RB遊技状態の終了条件を満たしたか否かを判別する。S823において、メインCPU101が、入賞回数(入賞回数カウンタ)又は遊技可能回数(遊技可能回数カウンタ)は「0」でないと判別したとき(S823がNO判定の場合)、メインCPU101は、ボーナスチェック処理を終了し、処理をメインフロー(図74参照)中のS218の処理に移す。 Next, the main CPU 101 determines whether or not the number of wins (win count counter) or the number of possible games (allowable game number counter) is "0" (S823). That is, the main CPU 101 determines whether or not the condition for ending the RB gaming state is satisfied. In S823, when the main CPU 101 determines that the number of wins (win count counter) or the number of possible games (the number of possible games counter) is not "0" (if the determination in S823 is NO), the main CPU 101 executes bonus check processing. Terminates and transfers the process to the process of S218 in the main flow (see FIG. 74).

一方、S823において、メインCPU101が、入賞回数(入賞回数カウンタ)又は遊技可能回数(遊技可能回数カウンタ)は「0」であると判別したとき(S823がYES判定の場合)、メインCPU101は、RB終了時処理を行う(S824)。この処理では、メインCPU101は、遊技状態フラグ格納領域(図27参照)のビット0をオフ(「0」クリア)し、遊技状態フラグ格納領域(図27参照)ビット3~ビット7を全てオフ状態にセットする(すなわち、RT状態をRT0状態とする)。そして、S824の処理後、ボーナスチェック処理を終了し、処理をメインフロー(図74参照)中のS218の処理に移す。 On the other hand, when the main CPU 101 determines in S823 that the number of wins (win count counter) or the number of possible games (the number of possible games counter) is "0" (if the determination in S823 is YES), the main CPU 101 returns the RB End processing is performed (S824). In this process, the main CPU 101 turns off (clears to "0") bit 0 of the gaming state flag storage area (see FIG. 27), and turns off bits 3 to 7 of the gaming state flag storage area (see FIG. 27). (ie, make the RT state the RT0 state). After the processing of S824, the bonus check processing is ended, and the processing is shifted to the processing of S218 in the main flow (see FIG. 74).

S821において、メインCPU101が、現在の遊技状態がRB遊技状態でないと判別したとき(S821がNO判定の場合)、メインCPU101は、現在の遊技状態がMB遊技状態であるか否かを判別する(S825)。S825において、メインCPU101が、現在の遊技状態がMB遊技状態でないと判別したとき(S825がNO判定の場合)、メインCPU101は、後述のS829の処理を行う。 In S821, when the main CPU 101 determines that the current gaming state is not the RB gaming state (NO in S821), the main CPU 101 determines whether the current gaming state is the MB gaming state ( S825). In S825, when the main CPU 101 determines that the current gaming state is not the MB gaming state (when S825 determines NO), the main CPU 101 performs the processing of S829, which will be described later.

一方、S825において、メインCPU101が、現在の遊技状態がMB遊技状態であると判別したとき(S825がYES判定の場合)、メインCPU101は、ボーナス状態(本実施形態では、MB遊技状態)中に払い出し可能なメダルの枚数を計数するためのボーナス中払出枚数カウンタの値から、入賞チェック・メダル払出処理において払い出されたメダルの払出枚数を減算する(S826)。 On the other hand, in S825, when the main CPU 101 determines that the current gaming state is the MB gaming state (when S825 determines YES), the main CPU 101 determines that during the bonus state (in this embodiment, the MB gaming state) The payout number of medals paid out in the winning check/medal payout process is subtracted from the value of the bonus payout counter for counting the number of payable medals (S826).

次いで、メインCPU101は、ボーナス中払出枚数カウンタの値が「0」未満であるか否かを判別する(S827)。S827において、メインCPU101が、ボーナス中払出枚数カウンタの値が「0」未満でないと判別したとき(S827がNO判定の場合)、現在の遊技状態がMB遊技状態であればCB遊技状態(CB作動中)を維持し、ボーナスチェック処理を終了し、処理をメインフロー(図74参照)中のS218の処理に移す。 Next, the main CPU 101 determines whether or not the value of the bonus payout number counter is less than "0" (S827). In S827, when the main CPU 101 determines that the value of the bonus-during payout counter is not less than "0" (NO in S827), if the current gaming state is the MB gaming state, the CB gaming state (CB operation middle) is maintained, the bonus check process is terminated, and the process proceeds to the process of S218 in the main flow (see FIG. 74).

一方、S827において、メインCPU101が、ボーナス中払出枚数カウンタの値が「0」未満であると判別したとき(S827がYES判定の場合)、メインCPU101は、MB終了時処理を行う(S828)。この処理では、メインCPU101は、遊技状態フラグ格納領域(図27参照)のビット1及びビット2をオフ(「0」クリア)する。
そして、S828の処理後、ボーナスチェック処理を終了し、処理をメインフロー(図74参照)中のS218の処理に移す。
On the other hand, when the main CPU 101 determines in S827 that the value of the bonus payout number counter is less than "0" (YES in S827), the main CPU 101 performs MB end processing (S828). In this process, the main CPU 101 turns off (clears to "0") bits 1 and 2 of the gaming state flag storage area (see FIG. 27).
After the processing of S828, the bonus check processing is ended, and the processing is shifted to the processing of S218 in the main flow (see FIG. 74).

S825において、メインCPU101が、現在の遊技状態がMB遊技状態でないと判別したとき(S825がNO判定の場合)、メインCPU101は、RBが成立したか否かを判別する(S829)。すなわち、メインCPU101は、現遊技において、RBの図柄組合せ(「C_RB」の図柄組合せ)が表示されたか否かを判別する。S829において、メインCPU101が、RBが成立しなかったと判別したとき(S829がNO判定の場合)、メインCPU101は、後述のS831の処理を行う。 In S825, when the main CPU 101 determines that the current gaming state is not the MB gaming state (NO determination in S825), the main CPU 101 determines whether or not RB is established (S829). That is, the main CPU 101 determines whether or not the RB symbol combination (“C_RB” symbol combination) is displayed in the current game. In S829, when the main CPU 101 determines that RB is not established (when the determination in S829 is NO), the main CPU 101 performs the processing of S831, which will be described later.

一方、S829において、メインCPU101が、RBが成立したと判別したとき(S829がYES判定の場合)、メインCPU101は、RB開始時処理を行う(S830)。この処理では、メインCPU101は、持越役格納領域(図26参照)のビット0をオフ(「0」クリア)するとともに、遊技状態フラグ格納領域(図27参照)のビット0をオン(「1」を格納)し、入賞回数カウンタ及び遊技可能回数カウンタの値に「8」をセットする。そして、S830の処理後、ボーナスチェック処理を終了し、処理をメインフロー(図74参照)中のS218の処理に移す。 On the other hand, when the main CPU 101 determines in S829 that RB has been established (if determined as YES in S829), the main CPU 101 performs RB start processing (S830). In this process, the main CPU 101 turns off (clears to "0") bit 0 of the carryover combination storing area (see FIG. 26) and turns on ("1") bit 0 of the gaming state flag storing area (see FIG. 27). is stored), and "8" is set to the winning number counter and the possible game number counter. After the processing of S830, the bonus check processing is ended, and the processing is shifted to the processing of S218 in the main flow (see FIG. 74).

一方、S829において、メインCPU101が、RBが成立しなかったと判別したとき(S829がNO判定の場合)、メインCPU101は、MBが成立したか否かを判別する(S831)。すなわち、メインCPU101は、現遊技において、MBの図柄組合せ(「C_MB_L」、「C_MB_S_1」、又は「C_MB_S_2」の図柄組合せ)が表示されたか否かを判別する。S831において、メインCPU101が、MBが成立しなかったと判別したとき(S831がNO判定の場合)、メインCPU101は、ボーナスチェック処理を終了し、処理をメインフロー(図74参照)中のS218の処理に移す。 On the other hand, when the main CPU 101 determines in S829 that RB has not been established (NO in S829), the main CPU 101 determines whether or not MB has been established (S831). That is, the main CPU 101 determines whether or not the MB symbol combination ("C_MB_L", "C_MB_S_1" or "C_MB_S_2" symbol combination) is displayed in the current game. In S831, when the main CPU 101 determines that the MB has not been established (if the determination in S831 is NO), the main CPU 101 ends the bonus check process, and proceeds to the process of S218 in the main flow (see FIG. 74). to

一方、S831において、メインCPU101が、MBが成立したと判別したとき(S831がYES判定の場合)、メインCPU101は、MB開始時処理を行う(S832)。この処理では、メインCPU101は、遊技状態フラグ格納領域(図27参照)のビット1及びビット2をオン(「1」を格納)し、「MB1」の成立時であれば、ボーナス中払出枚数カウンタの値に「149」をセットし、「MB2」の成立時であれば、ボーナス中払出枚数カウンタの値に「9」をセットする。そして、S832の処理後、ボーナスチェック処理を終了し、処理をメインフロー(図74参照)中のS218の処理に移す。
なお、このボーナス中払出枚数カウンタの値は、本実施形態の一例を示すものであり、この値は適宜変動させて設定することができる。
On the other hand, when the main CPU 101 determines in S831 that the MB has been established (if the determination in S831 is YES), the main CPU 101 performs MB start processing (S832). In this process, the main CPU 101 turns on (stores "1") bits 1 and 2 of the gaming state flag storage area (see FIG. 27), and if "MB1" is established, the bonus payout number counter is set to "149", and if "MB2" is established, the value of the payout number counter during bonus is set to "9". After the processing of S832, the bonus check processing is ended, and the processing is shifted to the processing of S218 in the main flow (see FIG. 74).
It should be noted that the value of the counter for the number of coins to be paid out during the bonus shows an example of the present embodiment, and this value can be changed and set as appropriate.

[RTチェック処理]
次に、図112を参照して、メインフロー(図74参照)中のS218で行うRTチェック処理について説明する。なお、図112は、RTチェック処理の手順を示すフローチャートである。
[RT check processing]
Next, with reference to FIG. 112, the RT check processing performed at S218 in the main flow (see FIG. 74) will be described. Note that FIG. 112 is a flowchart showing the procedure of the RT check process.

まず、メインCPU101は、現在の遊技状態がボーナス状態であるか否かを判別する(S841)。すなわち、メインCPU101は、現在の遊技状態がRB遊技状態又はMB遊技状態であるか否かを判別する。S841において、メインCPU101が、現在の遊技状態がボーナス状態であると判別したとき(S841がYES判定の場合)、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図74参照)中のS219の処理に移す。 First, the main CPU 101 determines whether or not the current gaming state is the bonus state (S841). That is, the main CPU 101 determines whether the current gaming state is the RB gaming state or the MB gaming state. In S841, when the main CPU 101 determines that the current gaming state is the bonus state (if determined as YES in S841), the main CPU 101 terminates the RT check process and proceeds to the main flow (see FIG. 74). to the processing of S219.

一方、S841において、メインCPU101が、現在の遊技状態がボーナス状態でないと判別したとき(S841がNO判定の場合)、メインCPU101は、RT状態がRT5状態であるか否かを判別する(S842)。S842において、メインCPU101が、RT状態がRT5状態であると判別したとき(S842がYES判定の場合)、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図74参照)中のS219の処理に移す。 On the other hand, when the main CPU 101 determines in S841 that the current gaming state is not the bonus state (NO determination in S841), the main CPU 101 determines whether the RT state is the RT5 state (S842). . In S842, when the main CPU 101 determines that the RT state is the RT5 state (if determined as YES in S842), the main CPU 101 ends the RT check processing, and returns the processing to S219 in the main flow (see FIG. 74). process.

一方、S842において、メインCPU101が、RT状態がRT5状態でないと判別したとき(S842がNO判定の場合)、メインCPU101は、RBに当籤したか否かを判別する(S843)。すなわち、メインCPU101は、今回の遊技でRBが内部当籤役として決定されたか否かを判別する。S843において、メインCPU101が、RBに当籤したと判別したとき(S843がYES判定の場合)、メインCPU101は、RT5状態フラグをオン状態にセットする(S844)。この処理により、RT状態が他のRT状態である場合には、そのRT状態からRT5状態に移行する。そして、S844の処理後、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図74参照)中のS219の処理に移す。なお、上述したように、例えば、RBが内部当籤役として決定されたときには、内部抽籤処理(図74のS204参照)や図柄設定処理(図74のS205参照)の処理内において、RT5状態フラグをオン状態にセットする処理が行われるようにしてもよい。 On the other hand, when the main CPU 101 determines in S842 that the RT state is not the RT5 state (NO determination in S842), the main CPU 101 determines whether or not RB is won (S843). That is, the main CPU 101 determines whether or not RB is determined as an internal winning combination in the current game. In S843, when the main CPU 101 determines that RB has been won (if determined as YES in S843), the main CPU 101 sets the RT5 state flag to the ON state (S844). By this processing, when the RT state is another RT state, the RT state is shifted to the RT5 state. After the process of S844, the main CPU 101 ends the RT check process, and shifts the process to the process of S219 in the main flow (see FIG. 74). As described above, for example, when RB is determined as the internal winning combination, the RT5 state flag is set in the internal lottery process (see S204 in FIG. 74) and the symbol setting process (see S205 in FIG. 74). A process for setting the ON state may be performed.

一方、S843において、メインCPU101が、RBに当籤していないと判別したとき(S843がNO判定の場合)、メインCPU101は、「RT1移行図柄」が成立したか否かを判別する(S845)。すなわち、メインCPU101は、「HZR1」~「HZR28」の図柄の組合せのうちいずれかの図柄の組合せが有効ラインに表示されたか否かを判別する。S845において、メインCPU101が、「RT1移行図柄」が成立したと判別したとき(S845がYES判定の場合)、メインCPU101は、後述のS847の処理を行う。 On the other hand, when the main CPU 101 determines in S843 that the RB has not been won (NO determination in S843), the main CPU 101 determines whether or not the "RT1 transition symbol" has been established (S845). That is, the main CPU 101 determines whether or not any combination of symbols among the combinations of symbols “HZR1” to “HZR28” is displayed on the active line. In S845, when the main CPU 101 determines that the "RT1 transition symbol" has been established (if determined as YES in S845), the main CPU 101 performs the processing of S847, which will be described later.

一方、S845において、メインCPU101が、「RT1移行図柄」が成立しなかったと判別したとき(S845がNO判定の場合)、メインCPU101は、「RT1移行リプ」が成立したか否かを判別する(S846)。すなわち、メインCPU101は、「REP9」~「REP33」の図柄の組合せのうちいずれかの図柄の組合せが有効ラインに表示されたか否かを判別する。S846において、メインCPU101が、「RT1移行リプ」が成立しなかったと判別したとき(S846がNO判定の場合)、メインCPU101は、後述のS848の処理を行う。 On the other hand, when the main CPU 101 determines in S845 that the "RT1 shift pattern" has not been established (if the determination in S845 is NO), the main CPU 101 determines whether or not the "RT1 shift reply" has been established ( S846). That is, the main CPU 101 determines whether or not any combination of symbols among the combinations of symbols “REP9” to “REP33” is displayed on the active line. In S846, when the main CPU 101 determines that the "RT1 shift reply" has not been established (when the determination in S846 is NO), the main CPU 101 performs the processing of S848, which will be described later.

S845において、メインCPU101が、「RT1移行図柄」が成立したと判別したとき(S845がYES判定の場合)、及び、S846において、メインCPU101が、「RT1移行リプ」が成立したと判別したとき(S846がYES判定の場合)、メインCPU101は、RT1状態フラグをオン状態にセットする(S847)。この処理により、RT状態が他のRT状態である場合には、そのRT状態からRT1状態に移行する。そして、S847の処理後、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図74参照)中のS219の処理に移す。 In S845, when the main CPU 101 determines that the "RT1 shift pattern" has been established (when S845 determines YES), and in S846, when the main CPU 101 determines that the "RT1 shift reply" has been established ( If S846 determines YES), the main CPU 101 sets the RT1 state flag to ON state (S847). By this processing, when the RT state is another RT state, the RT state is shifted to the RT1 state. After the process of S847, the main CPU 101 ends the RT check process, and shifts the process to the process of S219 in the main flow (see FIG. 74).

ここで再度、S846の処理に戻って、S846がNO判定の場合、メインCPU101は、「RT2移行リプ」が成立したか否かを判別する(S848)。すなわち、メインCPU101は、「REP34」~「REP65」図柄の組合せのうちいずれかの図柄の組合せが有効ラインに表示されたか否かを判別する。S848において、メインCPU101が、「RT2移行リプ」が成立しなかったと判別したとき(S848がNO判定の場合)、メインCPU101は、後述のS850の処理を行う。 Here, returning to the process of S846 again, if the determination in S846 is NO, the main CPU 101 determines whether or not the "RT2 transition reply" has been established (S848). That is, the main CPU 101 determines whether or not any combination of symbols among the combinations of symbols “REP34” to “REP65” is displayed on the active line. When the main CPU 101 determines in S848 that the "RT2 transfer reply" has not been established (when the determination in S848 is NO), the main CPU 101 performs the processing of S850, which will be described later.

一方、S848において、メインCPU101が、「RT2移行リプ」が成立したと判別したとき(S848がYES判定の場合)、メインCPU101は、RT2状態フラグをオン状態にセットする(S849)。この処理により、RT状態が他のRT状態である場合には、そのRT状態からRT2状態に移行する。そして、S849の処理後、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図74参照)中のS219の処理に移す。 On the other hand, when the main CPU 101 determines in S848 that the "RT2 shift reply" has been established (if the determination in S848 is YES), the main CPU 101 sets the RT2 status flag to the ON state (S849). By this processing, when the RT state is another RT state, the RT state is shifted to the RT2 state. After the process of S849, the main CPU 101 ends the RT check process, and shifts the process to the process of S219 in the main flow (see FIG. 74).

ここで再度、S848の処理に戻って、S848がNO判定の場合、メインCPU101は、「RT3移行リプ」が成立したか否かを判別する(S850)。すなわち、メインCPU101は、「REP66」~「REP73」の図柄の組合せのうちいずれかの図柄の組合せが有効ラインに表示されたか否かを判別する。S850において、メインCPU101が、「RT3移行リプ」が成立しなかったと判別したとき(S850がNO判定の場合)、メインCPU101は、後述のS852の処理を行う。 Here, returning to the process of S848 again, if the determination in S848 is NO, the main CPU 101 determines whether or not the "RT3 shift reply" has been established (S850). That is, the main CPU 101 determines whether or not any of the combination of symbols "REP66" to "REP73" is displayed on the active line. In S850, when the main CPU 101 determines that the "RT3 shift reply" has not been established (when the determination in S850 is NO), the main CPU 101 performs the processing of S852, which will be described later.

一方、S850において、メインCPU101が、「RT3移行リプ」が成立したと判別したとき(S850がYES判定の場合)、メインCPU101は、RT3状態フラグをオン状態にセットする(S851)。この処理により、RT状態が他のRT状態である場合には、そのRT状態からRT3状態に移行する。そして、S851の処理後、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図74参照)中のS219の処理に移す。 On the other hand, when the main CPU 101 determines in S850 that the "RT3 shift reply" has been established (if the determination in S850 is YES), the main CPU 101 sets the RT3 state flag to the ON state (S851). By this processing, when the RT state is another RT state, the RT state is shifted to the RT3 state. After the process of S851, the main CPU 101 ends the RT check process and shifts the process to the process of S219 in the main flow (see FIG. 74).

ここで再度、S850の処理に戻って、S850がNO判定の場合、メインCPU101は、「RT4移行リプ」が成立したか否かを判別する(S852)。すなわち、メインCPU101は、「REP74」の図柄の組合せが有効ラインに表示されたか否かを判別する。S852において、メインCPU101が、「RT4移行リプ」が成立しなかったと判別したとき(S852がNO判定の場合)、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図74参照)中のS219の処理に移す。 Here, returning to the process of S850 again, if the determination in S850 is NO, the main CPU 101 determines whether or not the "RT4 transfer reply" has been established (S852). That is, the main CPU 101 determines whether or not the "REP74" symbol combination is displayed on the active line. In S852, when the main CPU 101 determines that the "RT4 shift reply" has not been established (when the determination in S852 is NO), the main CPU 101 ends the RT check processing, and proceeds to the main flow (see FIG. 74). to the processing of S219.

一方、S852において、メインCPU101が、「RT4移行リプ」が成立したと判別したとき(S852がYES判定の場合)、メインCPU101は、RT4状態フラグをオン状態にセットする(S853)。この処理により、RT状態が他のRT状態である場合には、そのRT状態からRT4状態に移行する。そして、S853の処理後、メインCPU101は、RTチェック処理を終了し、処理をメインフロー(図74参照)中のS219の処理に移す。 On the other hand, when the main CPU 101 determines in S852 that the "transition to RT4 reply" has been established (if determined as YES in S852), the main CPU 101 sets the RT4 status flag to the ON state (S853). By this processing, when the RT state is another RT state, the RT state is shifted to the RT4 state. After the process of S853, the main CPU 101 ends the RT check process and shifts the process to the process of S219 in the main flow (see FIG. 74).

[メインCPUの制御による割込処理(1.1172msec)]
次に、図113を参照して、1.1172msec周期で、メインCPU101が行う割込処理について説明する。なお、図113は、割込処理の手順を示すフローチャートである。1.1172msec周期で繰り返し実行される割込処理は、タイマー回路113(PTC)の初期化処理(図56中のS2参照)で設定されたタイマー回路113のタイムアウト信号の出力タイミングに基づいて発生する割込みコントローラ112からの割込要求信号がメインCPU101に入力された際に実行される処理である。
[Interrupt processing under control of main CPU (1.1172 msec)]
Next, referring to FIG. 113, interrupt processing performed by the main CPU 101 at a cycle of 1.1172 msec will be described. Note that FIG. 113 is a flowchart showing the procedure of interrupt processing. 1. The interrupt process that is repeatedly executed at a cycle of 1172 msec occurs based on the output timing of the timeout signal of the timer circuit 113 set in the initialization process (see S2 in FIG. 56) of the timer circuit 113 (PTC). This processing is executed when an interrupt request signal from the interrupt controller 112 is input to the main CPU 101 .

まず、メインCPU101は、レジスタの退避処理を行う(S901)。次いで、メインCPU101は、入力ポートチェック処理を行う(S902)。この処理では、ストップスイッチ等の各種スイッチから入力される信号がチェックされる。 First, the main CPU 101 saves a register (S901). Next, the main CPU 101 performs input port check processing (S902). In this process, signals input from various switches such as a stop switch are checked.

次いで、メインCPU101は、リール制御処理を行う(S903)。この処理では、メインCPU101は、全リールの回転開始が要求されたときに、左リール3L、中リール3C及び右リール3Rの回転を開始し、その後、各リールが一定速度で回転するように、3つのステッピングモータを駆動制御する。また、滑り駒数が決定されたときは、メインCPU101は、該当するリールの図柄カウンタを滑り駒数分だけ更新する。そして、メインCPU101は、更新された図柄カウンタが停止予定位置に対応する値に一致する(停止予定位置の図柄が表示窓の有効ライン上の領域に到達する)のを待って、該当するリールの回転の減速及び停止が行われるように、対応するステッピングモータを駆動制御する。 Next, the main CPU 101 performs reel control processing (S903). In this process, the main CPU 101 starts rotating the left reel 3L, the middle reel 3C and the right reel 3R when the start of rotation of all reels is requested, and then rotates the reels at a constant speed. It drives and controls three stepping motors. Also, when the number of sliding symbols is determined, the main CPU 101 updates the symbol counter of the corresponding reel by the number of sliding symbols. Then, the main CPU 101 waits for the updated symbol counter to match the value corresponding to the expected stop position (the symbol at the expected stop position reaches the area on the effective line of the display window), and then the corresponding reel. The corresponding stepping motor is driven and controlled so that the rotation is decelerated and stopped.

次いで、メインCPU101は、通信データ送信処理を行う(S904)。この処理では、主に、通信データ格納領域に格納された各種コマンドを主制御回路90の第1シリアル通信回路114(図9参照)を介して副制御回路200に送信する。メインCPU101は、副制御回路200にコマンドを送信した後、通信データポインタを1パケット分減算更新し(不図示)、通信データ格納領域の送信済みのコマンドデータをクリアする。なお、通信データ格納領域に複数のコマンドデータが格納されている場合には、格納された古い順で、コマンドデータを副制御回路200に送信する。また、通信データ格納領域にコマンドデータが格納されていない場合、すなわち、通信データポインタの値が「0」である場合には、無操作コマンドを生成して副制御回路200に送信する。次いで、メインCPU101は、投入メダル通過チェック処理を行う(S905)。この処理では、メインCPU101は、メダルセンサ(不図示)の検出結果(メダルセンサ入力状態)に基づいて、投入メダルがセレクタ66を通過したか否かのチェック処理を行う。次いで、メインCPU101は、WDTのリスタート処理を行う(S906)。 Next, the main CPU 101 performs communication data transmission processing (S904). In this process, mainly various commands stored in the communication data storage area are transmitted to the sub control circuit 200 via the first serial communication circuit 114 (see FIG. 9) of the main control circuit 90. FIG. After transmitting the command to the sub-control circuit 200, the main CPU 101 updates the communication data pointer by subtracting one packet (not shown), and clears the transmitted command data in the communication data storage area. When a plurality of command data are stored in the communication data storage area, the command data are transmitted to the sub-control circuit 200 in order of oldest stored. If no command data is stored in the communication data storage area, that is, if the value of the communication data pointer is "0", a no-operation command is generated and sent to the sub-control circuit 200. Next, the main CPU 101 performs inserted medal passage check processing (S905). In this process, the main CPU 101 checks whether or not inserted medals have passed through the selector 66 based on the detection result (medal sensor input state) of the medal sensor (not shown). Next, the main CPU 101 performs WDT restart processing (S906).

次いで、メインCPU101は、7セグLED駆動処理を行う(S907)。この処理では、メインCPU101は、情報表示器6に含まれる各種7セグLEDを駆動制御して、例えば、メダルの払出枚数やクレジット枚数、ストップボタンの押し順データなどを表示する。なお、7セグLED駆動処理の詳細については、後述の図114を参照しながら後で説明する。 Next, the main CPU 101 performs 7-segment LED drive processing (S907). In this process, the main CPU 101 drives and controls various 7-segment LEDs included in the information display device 6 to display, for example, the number of medals to be paid out, the number of credits, data on the pressing order of the stop button, and the like. Details of the 7-segment LED driving process will be described later with reference to FIG. 114 described later.

次いで、メインCPU101は、タイマー更新処理を行う(S908)。この処理では、メインCPU101は、セットされた各種タイマーのカウント(減算)処理を行う。なお、タイマー更新処理の詳細については、後述の図119を参照しながら後で説明する。 Next, the main CPU 101 performs timer update processing (S908). In this process, the main CPU 101 counts (subtracts) various timers that have been set. Details of the timer update process will be described later with reference to FIG. 119 described later.

次いで、メインCPU101は、エラー検知処理を行う(S909)。次いで、メインCPU101は、ドア開閉チェック処理を行う(S910)。ドア開閉チェック処理では、メインCPU101は、ドア開閉監視スイッチ67のオン(ドア閉)/オフ(ドア開)状態をチェックすることにより、フロントドア2b(図2参照)の開閉状態をチェックする。 Next, the main CPU 101 performs error detection processing (S909). Next, the main CPU 101 performs door open/close check processing (S910). In the door open/close check process, the main CPU 101 checks the open/closed state of the front door 2b (see FIG. 2) by checking the ON (door closed)/OFF (door open) state of the door open/close monitoring switch 67 .

次いで、メインCPU101は、試射試験信号制御処理を行う(S911)。この処理では、第2インターフェースボート等を介して試験機に各種試験信号の出力する際の制御処理が行われる。また、この処理は、メインRAM103の規定外作業領域(図12C参照)を用いて実行される。なお、本実施形態では、この処理は、試射試験時以外のとき(パチスロ1が遊技店に設置された後)にも行われるが、この時には、主制御基板71が第2インターフェースボート等を介して試験機に接続されていないので、各種試験信号は生成されても出力はされない。試射試験信号制御処理の詳細については、後述の図121を参照しながら後で説明する。 Next, the main CPU 101 performs test-firing test signal control processing (S911). In this processing, control processing is performed when various test signals are output to the testing machine via the second interface port or the like. Also, this process is executed using the non-standard work area (see FIG. 12C) of the main RAM 103 . In the present embodiment, this process is also performed at times other than the trial shooting test (after the pachislot machine 1 is installed in the amusement arcade). Since it is not connected to the tester, even if various test signals are generated, they are not output. Details of the test-fire test signal control process will be described later with reference to FIG. 121 described later.

次いで、メインCPU101は、レジスタの復帰処理を行う(S912)。そして、S912の処理後、メインCPU101は、割込処理を終了する。 Next, the main CPU 101 performs register restoration processing (S912). After the process of S912, the main CPU 101 terminates the interrupt process.

[7セグLED駆動処理]
次に、図114及び図115を参照して、割込処理(図113参照)中のS907で行う7セグLED駆動処理について説明する。なお、図114は、7セグLED駆動処理の手順を示すフローチャートである。また、図115Aは、7セグLED駆動処理中の後述のS923~S925の処理を実行するためのソースプログラムの一例を示す図であり、図115Bは、7セグLED駆動処理中の後述のS931~S936の処理を実行するためのソースプログラムの一例を示す図である。
[7-segment LED drive processing]
Next, with reference to FIGS. 114 and 115, the 7-segment LED drive processing performed in S907 during the interrupt processing (see FIG. 113) will be described. Note that FIG. 114 is a flowchart showing the procedure of the 7-segment LED driving process. FIG. 115A is a diagram showing an example of a source program for executing the processes of S923 to S925 described later during the 7-segment LED driving process, and FIG. FIG. 13 is a diagram showing an example of a source program for executing the process of S936; FIG.

まず、メインCPU101は、割込カウンタの値に「1」を加算(+1更新)する(S921)。次いで、メインCPU101は、割込カウンタの値が奇数であるか否かを判別する(S922)。 First, the main CPU 101 adds "1" (updates +1) to the value of the interrupt counter (S921). Next, the main CPU 101 determines whether or not the value of the interrupt counter is an odd number (S922).

S922において、メインCPU101が、割込カウンタの値が奇数でないと判別したとき(S922がNO判定の場合)、メインCPU101は、7セグLED駆動処理を終了し、処理を割込処理(図113参照)中のS908の処理に移す。すなわち、本実施形態では、2回の割込周期毎に、7セグLED駆動処理が行われる。なお、本実施形態では、7セグLED駆動処理を割込みカウンタの値が偶数の場合に実行する例を説明したが、本発明はこれに限定されず、割込みカウンタの値が奇数の場合に7セグLED駆動処理を実行してもよいし、また、任意の整数で割込みカウンタの値を除算したときの商又は余りを用いて、7セグLED駆動処理の実行タイミングを決定してもよい。 In S922, when the main CPU 101 determines that the value of the interrupt counter is not an odd number (if the determination in S922 is NO), the main CPU 101 ends the 7-segment LED driving process, and the process is interrupted (see FIG. 113). ) to the process of S908. That is, in this embodiment, the 7-segment LED driving process is performed every two interrupt cycles. In this embodiment, an example in which the 7-segment LED driving process is executed when the interrupt counter value is an even number has been described, but the present invention is not limited to this. The LED driving process may be executed, or the execution timing of the 7-segment LED driving process may be determined using the quotient or remainder when the value of the interrupt counter is divided by an arbitrary integer.

一方、S922において、メインCPU101が、割込カウンタの値が奇数であると判別したとき(S922がYES判定の場合)、メインCPU101は、ナビデータ格納領域からナビデータを取得する(S923)。次いで、メインCPU101は、7セグLEDの各カソードに出力される押し順表示データを格納するための押し順表示データ格納領域のアドレスをセットする(S924)。 On the other hand, when the main CPU 101 determines in S922 that the interrupt counter value is an odd number (YES in S922), the main CPU 101 acquires navigation data from the navigation data storage area (S923). Next, the main CPU 101 sets the address of the pushing order display data storage area for storing the pushing order display data output to each cathode of the 7-segment LED (S924).

次いで、メインCPU101は、7セグ表示データ生成処理を行う(S925)。この処理では、メインCPU101は、ナビデータに基づいて、押し順表示データ(7セグ表示データ)を作成し、生成された押し順表示データを押し順表示データ格納領域に格納する。なお、7セグ表示データ生成処理の詳細については、後述の図116を参照しながら後で説明する。 Next, the main CPU 101 performs 7-segment display data generation processing (S925). In this process, the main CPU 101 creates push order display data (7-segment display data) based on the navigation data, and stores the generated push order display data in the push order display data storage area. Details of the 7-segment display data generation process will be described later with reference to FIG. 116 described later.

次いで、メインCPU101は、クレジットカウンタの値を取得する(S926)。次いで、メインCPU101は、7セグLEDの各カソードに出力されるクレジット表示データを格納するためのクレジット表示データ格納領域のアドレスをセットする(S927)。 Next, the main CPU 101 acquires the value of the credit counter (S926). Next, the main CPU 101 sets the address of the credit display data storage area for storing the credit display data output to each cathode of the 7-segment LED (S927).

次いで、メインCPU101は、7セグ表示データ生成処理を行う(S928)。この処理では、メインCPU101は、クレジットカウンタの値に基づいて、クレジット表示データ(7セグ表示データ)を生成し、生成されたクレジット表示データをクレジット表示データ格納領域に格納する。なお、7セグ表示データ生成処理の詳細については、後述の図116を参照しながら後で説明する。 Next, the main CPU 101 performs 7-segment display data generation processing (S928). In this process, the main CPU 101 generates credit display data (7-segment display data) based on the value of the credit counter, and stores the generated credit display data in the credit display data storage area. Details of the 7-segment display data generation process will be described later with reference to FIG. 116 described later.

次いで、メインCPU101は、後述の7セグコモンカウンタの値を格納するための7セグコモンカウンタ格納領域のアドレスをセットする(S929)。次いで、メインCPU101は、7セグコモンカウンタの値に「1」を加算(+1更新)する(S930)。
なお、この処理において、更新後の7セグコモンカウンタの値が「8」となった場合には、メインCPU101は、7セグコモンカウンタの値に「0」をセットする。本実施形態では、7セグLEDをダイナミック制御するため、8回周期で7セグコモンカウンタの値が更新される。
Next, the main CPU 101 sets the address of the 7-segment common counter storage area for storing the value of the 7-segment common counter described later (S929). Next, the main CPU 101 adds "1" (updates +1) to the value of the 7-segment common counter (S930).
In this process, if the value of the 7-segment common counter after updating becomes "8", the main CPU 101 sets the value of the 7-segment common counter to "0". In this embodiment, the 7-segment LED is dynamically controlled, so the value of the 7-segment common counter is updated every eight cycles.

次いで、メインCPU101は、7セグコモンカウンタの値に基づいて、コモン選択データを作成し、対象のカソードデータ格納領域(押し順表示データ格納領域又はクレジット表示データ格納領域内の対象格納領域)のアドレスをセットする(S931)。次いで、メインCPU101は、7セグLEDのカソードにクリアデータを出力する(S932)。この処理は、7セグLEDを一旦消灯して、残像の影響を無くすために行われる。 Next, the main CPU 101 creates common selection data based on the value of the 7-segment common counter, and addresses the target cathode data storage area (the push order display data storage area or the target storage area within the credit display data storage area). is set (S931). Next, the main CPU 101 outputs clear data to the cathode of the 7-segment LED (S932). This process is performed to temporarily turn off the 7-segment LED to eliminate the influence of afterimages.

次いで、メインCPU101は、対象のカソードデータ格納領域から7セグカソード出力データを取得してセットする(S933)。次いで、メインCPU101は、7セグコモンバックアップデータとコモン選択データとから、7セグコモン出力データを生成する(S934)。 Next, the main CPU 101 acquires and sets the 7-segment cathode output data from the target cathode data storage area (S933). Next, the main CPU 101 generates 7-segment common output data from the 7-segment common backup data and common selection data (S934).

次いで、メインCPU101は、7セグコモンバックアップデータ及び7セグカソードバックアップデータにそれぞれ7セグコモン出力データ及び7セグカソード出力データを保存する(S935)。次いで、メインCPU101は、7セグカソード出力データ及び7セグコモン出力データを出力する(S936)。そして、S936の処理後、メインCPU101は、7セグLED駆動処理を終了し、処理を割込処理(図113参照)中のS908の処理に移す。 Next, the main CPU 101 stores the 7-segment common output data and the 7-segment cathode output data in the 7-segment common backup data and the 7-segment cathode backup data, respectively (S935). Next, the main CPU 101 outputs 7-segment cathode output data and 7-segment common output data (S936). After the process of S936, the main CPU 101 ends the 7-segment LED drive process, and shifts the process to the process of S908 in the interrupt process (see FIG. 113).

本実施形態では、上述のようにして7セグLED駆動処理が行われる。なお、上述した7セグLED駆動処理中のS923~S925の処理は、メインCPU101が、図115Aのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。また、上述した7セグLED駆動処理中のS931~S936の処理は、メインCPU101が、図115Bのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the 7-segment LED driving process is performed as described above. The processing of S923 to S925 in the 7-segment LED drive processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 115A. Further, the processing of S931 to S936 in the 7-segment LED drive processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 115B.

その中で、S936の各7セグ出力データの出力処理は、図115Bに示すように、一つのソースコード「LD (cPA_SEGCOM),BC」により実行される。それゆえ、本実施形態の7セグLED駆動処理では、2桁の7セグLEDをダイナミック点灯制御する際に、7セグコモン出力(選択)データと、7セグカソード出力データとが同時に出力される。すなわち、指示モニタで押し順ナビを実施する際の7セグLEDをダイナミック点灯制御、及び、2桁の7セグLEDでクレジット情報を表示する際の7セグLEDをダイナミック点灯制御では、7セグコモン出力(選択)データと、7セグカソード出力データとが同時に出力される。 Among them, the output processing of each 7-segment output data in S936 is executed by one source code "LD (cPA_SEGCOM), BC" as shown in FIG. 115B. Therefore, in the 7-segment LED driving process of the present embodiment, the 7-segment common output (selection) data and the 7-segment cathode output data are simultaneously output when dynamic lighting control is performed on the 2-digit 7-segment LED. That is, the dynamic lighting control of the 7-segment LED when performing push order navigation on the instruction monitor, and the dynamic lighting control of the 7-segment LED when displaying credit information with the 2-digit 7-segment LED are controlled by the 7-segment common output ( Selection) data and 7-segment cathode output data are output at the same time.

この場合、ソースプログラム上において、7セグLEDのダイナミック点灯制御に必要な命令コード数を減らすことができる。それゆえ、本実施形態では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。また、本実施形態では、7セグLED駆動処理を行う7セグ駆動回路(不図示)をカソードコモン回路で構成し、カソードで制御する例を説明したが、本発明はこれに限定されず、7セグ駆動回路をアノードコモン回路で構成し、アノードで7セグLEDの制御を行ってもよい。 In this case, the number of instruction codes required for dynamic lighting control of the 7-segment LED can be reduced on the source program. Therefore, in the present embodiment, it is possible to reduce the capacity of the source program (capacity used by the main ROM 102), secure (increase) free space in the main ROM 102, and utilize the increased free space. Therefore, it becomes possible to enhance the playability. In addition, in the present embodiment, an example in which a 7-segment driving circuit (not shown) that performs 7-segment LED driving processing is configured by a cathode common circuit and is controlled by a cathode has been described, but the present invention is not limited to this. The segment drive circuit may be composed of an anode common circuit, and the anode may control the 7 segment LED.

また、上述した7セグLED駆動処理中のS923のナビデータの取得処理及びS924の押し表示データ格納領域のアドレスセット処理はいずれも、図115Aに示すように、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令(メインCPU101専用命令コード)により実行される。それゆえ、本実施形態の7セグLED駆動処理では、「LDQ」命令を用いることにより、直値により、メインROM102、メインRAM103やメモリマップI/Oにアクセスすることができるので、ソースプログラム上において、アドレス設定に係る命令を省略することができ(アドレス設定に係る命令を別途設ける必要がなくなる)、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 In addition, both the navigation data acquisition process of S923 and the address setting process of the push display data storage area of S924 during the 7-segment LED driving process described above use a Q register (extended register) as shown in FIG. 115A. It is executed by an "LDQ" instruction (main CPU 101 dedicated instruction code) for addressing. Therefore, in the 7-segment LED driving process of the present embodiment, the main ROM 102, the main RAM 103, and the memory map I/O can be directly accessed by using the "LDQ" instruction. , the address setting instruction can be omitted (there is no need to separately provide an address setting instruction), and the capacity of the source program (used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to enhance game playability.

[7セグ表示データ生成処理]
次に、図116~図118を参照して、7セグLED駆動処理(図114参照)中のS925及びS928で行う7セグ表示データ生成処理について説明する。なお、図116は、7セグ表示データ生成処理の手順を示すフローチャートである。図117は、7セグ表示データ生成処理を実行するためのソースプログラムの一例を示す図である。また、図118は、7セグ表示データ生成処理のソースプログラム上で、実際に参照される7セグカソードテーブルの構成の一例を示す図である。
[7-segment display data generation processing]
Next, referring to FIGS. 116 to 118, the 7-segment display data generation processing performed in S925 and S928 in the 7-segment LED drive processing (see FIG. 114) will be described. Note that FIG. 116 is a flowchart showing the procedure of the 7-segment display data generation process. FIG. 117 is a diagram showing an example of a source program for executing 7-segment display data generation processing. Also, FIG. 118 is a diagram showing an example of the configuration of a 7-segment cathode table that is actually referred to on the source program for the 7-segment display data generation process.

なお、7セグLED駆動処理(図114参照)中のS925で行われる7セグ表示データ生成処理で生成される後述の「表示データ」は押し順表示データに対応し、7セグLED駆動処理(図114参照)中のS928で行われる7セグ表示データ生成処理で生成される後述の「表示データ」はクレジット表示データに対応する。 The "display data" generated in the 7-segment display data generation process performed in S925 in the 7-segment LED drive process (see FIG. 114) corresponds to the push order display data, and the 7-segment LED drive process (see FIG. 114) 114) corresponds to credit display data.

まず、メインCPU101は、カソードデータ格納領域にセットされた表示データを「10」で除算し、その除算結果の商の値を、2桁の7セグLEDの上位桁の表示データとして取得し、除算結果の余の値を下位桁の表示データとして取得する(S941)。次いで、メインCPU101は、取得した上位桁の表示データに基づいて、上位桁表示を行うか否かを判別する(S942)。 First, the main CPU 101 divides the display data set in the cathode data storage area by "10", acquires the quotient value of the division result as the display data of the upper digits of the two-digit 7-segment LED, and divides the display data. The remaining value of the result is obtained as display data for the lower digit (S941). Next, the main CPU 101 determines whether to display the upper digits based on the acquired display data of the upper digits (S942).

S942において、メインCPU101が、上位桁表示を行うと判別したとき(S942がYES判定の場合)、メインCPU101は、後述のS944の処理を行う。一方、S942において、メインCPU101が、上位桁表示を行わないと判別したとき(S942がNO判定の場合)、メインCPU101は、上位桁の表示無しをセットする(S943)。 When the main CPU 101 determines in S942 that the upper digits are to be displayed (if the determination in S942 is YES), the main CPU 101 performs the processing of S944, which will be described later. On the other hand, when the main CPU 101 determines in S942 that the upper digits are not to be displayed (if the determination in S942 is NO), the main CPU 101 sets no display of the upper digits (S943).

S943の処理後又はS942がYES判定の場合、メインCPU101は、7セグカソードテーブル(図118参照)を参照して、上位桁の表示データを取得する(S944)。次いで、メインCPU101は、上位桁の表示データ格納領域(不図示)に取得した上位桁の表示データを保存する(S945)。 After the process of S943 or when the determination in S942 is YES, the main CPU 101 refers to the 7-segment cathode table (see FIG. 118) and acquires the display data of the upper digits (S944). Next, the main CPU 101 stores the acquired upper digit display data in an upper digit display data storage area (not shown) (S945).

次いで、メインCPU101は、7セグカソードテーブル(図118参照)を参照して、下位桁の表示データを取得する(S946)。次いで、メインCPU101は、下位桁の表示データ格納領域(不図示)に取得した下位桁の表示データを保存する(S947)。 Next, the main CPU 101 refers to the 7-segment cathode table (see FIG. 118) and acquires display data for lower digits (S946). Next, the main CPU 101 stores the acquired display data of the lower digits in the display data storage area (not shown) of the lower digits (S947).

そして、S947の処理後、メインCPU101は、7セグ表示データ生成処理を終了する。この際、実行した7セグ表示データ生成処理が7セグLED駆動処理(図114参照)中のS925の処理である場合には、メインCPU101は、処理を7セグLED駆動処理中のS926の処理に移す。一方、実行した7セグ表示データ生成処理が7セグLED駆動処理(図114参照)中のS928の処理である場合には、メインCPU101は、処理を7セグLED駆動処理中のS929の処理に移す。 After the process of S947, the main CPU 101 terminates the 7-segment display data generation process. At this time, if the executed 7-segment display data generation processing is the processing of S925 during the 7-segment LED driving processing (see FIG. 114), the main CPU 101 shifts the processing to S926 during the 7-segment LED driving processing. Transfer. On the other hand, if the executed 7-segment display data generation processing is the processing of S928 during the 7-segment LED driving processing (see FIG. 114), the main CPU 101 shifts the processing to the processing of S929 during the 7-segment LED driving processing. .

本実施形態では、上述のようにして7セグ表示データ生成処理が行われる。なお、上述した7セグ表示データ生成処理は、メインCPU101が、図117のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the 7-segment display data generation process is performed as described above. The 7-segment display data generation process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG.

[タイマー更新処理]
次に、図119及び図120を参照して、割込処理(図113参照)中のS908で行うタイマー更新処理について説明する。なお、図119は、タイマー更新処理の手順を示すフローチャートである。また、図120は、タイマー更新処理中の後述のS951~S954の処理を実行するためのソースプログラムの一例を示す図である。
[Timer update process]
Next, the timer update processing performed in S908 during the interrupt processing (see FIG. 113) will be described with reference to FIGS. 119 and 120. FIG. Note that FIG. 119 is a flowchart showing the procedure of timer update processing. Also, FIG. 120 is a diagram showing an example of a source program for executing the processes of S951 to S954 described later during the timer update process.

まず、メインCPU101は、HLレジスタに2バイトタイマー格納領域(不図示)の更新開始アドレスをセットし、Bレジスタに2バイトタイマー数をセットする(S951)。 First, the main CPU 101 sets an update start address of a 2-byte timer storage area (not shown) in the HL register, and sets the number of 2-byte timers in the B register (S951).

次いで、メインCPU101は、2バイトタイマー数とその下限値「0」とを比較し、2バイトタイマー数が下限値「0」より大きい場合には、2バイトタイマー数を1減算(-1更新)し、2バイトタイマー数が下限値「0」以下である場合には、2バイトタイマー数を「0」に保持する(S952)。さらに、S952の処理では、メインCPU101は、HLレジスタにセットされている2バイトタイマー格納領域の更新開始アドレスを2減算(-2更新)する。 Next, the main CPU 101 compares the number of 2-byte timers with the lower limit "0", and if the number of 2-byte timers is greater than the lower limit "0", subtracts 1 from the number of 2-byte timers (renews -1). If the number of 2-byte timers is equal to or less than the lower limit "0", the number of 2-byte timers is held at "0" (S952). Further, in the process of S952, the main CPU 101 subtracts 2 from the update start address of the 2-byte timer storage area set in the HL register (updates by 2).

次いで、メインCPU101は、Bレジスタにセットされた2バイトタイマー数を1減算(-1更新)する(S953)。次いで、メインCPU101は、Bレジスタにセットされた2バイトタイマー数が「0」であるか否かを判別する(S954)。 Next, the main CPU 101 subtracts 1 from the 2-byte timer number set in the B register (renews it by 1) (S953). Next, the main CPU 101 determines whether or not the number of 2-byte timers set in the B register is "0" (S954).

S954において、メインCPU101が、Bレジスタにセットされた2バイトタイマー数が「0」でないと判別したとき(S954がNO判定の場合)、メインCPU101は、処理をS952の処理に戻し、S952以降の処理を繰り返す。 In S954, when the main CPU 101 determines that the number of 2-byte timers set in the B register is not "0" (when the determination in S954 is NO), the main CPU 101 returns the process to the process of S952, and performs the processes after S952. Repeat process.

一方、S954において、メインCPU101が、Bレジスタにセットされた2バイトタイマー数が「0」であると判別したとき(S954がYES判定の場合)、メインCPU101は、HLレジスタに1バイトタイマー格納領域の更新開始アドレスをセットし、Bレジスタに1バイトタイマー数をセットする(S955)。 On the other hand, when the main CPU 101 determines in S954 that the number of 2-byte timers set in the B register is "0" (if determined as YES in S954), the main CPU 101 stores a 1-byte timer storage area in the HL register. update start address is set, and the number of 1-byte timers is set in the B register (S955).

次いで、メインCPU101は、1バイトタイマー数とその下限値「0」とを比較し、1バイトタイマー数が下限値「0」より大きい場合には、1バイトタイマー数を1減算(-1更新)し、1バイトタイマー数が下限値「0」以下である場合には、1バイトタイマー数を「0」に保持する(S956)。さらに、S956の処理では、メインCPU101は、HLレジスタにセットされている1バイトタイマー格納領域の更新開始アドレスを1減算(-1更新)する。 Next, the main CPU 101 compares the number of 1-byte timers with the lower limit "0", and if the number of 1-byte timers is greater than the lower limit "0", subtracts 1 from the number of 1-byte timers (renews -1). If the number of 1-byte timers is equal to or less than the lower limit "0", the number of 1-byte timers is held at "0" (S956). Further, in the process of S956, the main CPU 101 subtracts 1 from the update start address of the 1-byte timer storage area set in the HL register (updates by -1).

次いで、メインCPU101は、Bレジスタにセットされた1バイトタイマー数を1減算(-1更新)する(S957)。次いで、メインCPU101は、Bレジスタにセットされた1バイトタイマー数が「0」であるか否かを判別する(S958)。 Next, the main CPU 101 subtracts 1 from the 1-byte timer number set in the B register (renews it by 1) (S957). Next, the main CPU 101 determines whether or not the number of 1-byte timers set in the B register is "0" (S958).

S958において、メインCPU101が、Bレジスタにセットされた1バイトタイマー数が「0」でないと判別したとき(S958がNO判定の場合)、メインCPU101は、処理をS956の処理に戻し、S956以降の処理を繰り返す。 In S958, when the main CPU 101 determines that the number of 1-byte timers set in the B register is not "0" (when the determination in S958 is NO), the main CPU 101 returns the processing to S956, and performs the processing after S956. Repeat process.

一方、S958において、メインCPU101が、Bレジスタにセットされた1バイトタイマー数が「0」であると判別したとき(S958がYES判定の場合)、メインCPU101は、電磁カウンタ制御処理を行う(S959)。この処理では、メダルのIN/OUTを示す信号を外部集中端子板47に出力する際の出力制御処理が行われる。そして、S959の処理後、メインCPU101は、タイマー更新処理を終了し、処理を割込処理(図113参照)中のS909の処理に移す。 On the other hand, when the main CPU 101 determines in S958 that the number of 1-byte timers set in the B register is "0" (if the determination in S958 is YES), the main CPU 101 performs electromagnetic counter control processing (S959 ). In this process, an output control process is performed when a signal indicating IN/OUT of medals is output to the external centralized terminal board 47 . After the process of S959, the main CPU 101 ends the timer update process, and shifts the process to the process of S909 during the interrupt process (see FIG. 113).

本実施形態では、上述のようにしてタイマー更新処理が行われる。なお、上述したタイマー更新処理中のS951~S954の処理(2バイトタイマーの更新処理)は、メインCPU101が、図120のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the timer update process is performed as described above. The processes of S951 to S954 (2-byte timer update process) in the timer update process described above are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG.

その中で、S952の処理(2バイトタイマーの更新処理)は、図120中の「DCPWLD」命令(所定の更新命令)により実行される。なお、「DCPWLD」命令は、メインCPU101専用命令コードである。 Among them, the process of S952 (2-byte timer update process) is executed by the "DCPWLD" instruction (predetermined update instruction) in FIG. The "DCPWLD" instruction is an instruction code dedicated to the main CPU 101. FIG.

ソースプログラム上において、例えば、ソースコード「DCPWLD (HL),n」が実行されると、HLレジスタで指定されたアドレスから2バイト分のメモリの内容(格納データ)と整数nとが比較され、2バイト分のメモリの内容が整数nより大きい場合には、2バイト分のメモリの内容が1減算され、2バイト分のメモリの内容が整数n以下である場合には、HLレジスタで指定されたアドレスから2バイト分のメモリに整数nが格納される。 For example, when the source code "DCPWLD (HL), n" is executed on the source program, the memory contents (stored data) of 2 bytes from the address specified by the HL register are compared with the integer n, If the 2-byte memory content is greater than the integer n, 1 is subtracted from the 2-byte memory content, and if the 2-byte memory content is less than the integer n, the HL register specifies The integer n is stored in the memory for 2 bytes from the address obtained.

それゆえ、図120中のソースコード「DCPWLD (HL),0」では、HLレジスタで指定されたアドレスから2バイト分のメモリの内容(2バイトタイマー数)と整数「0」(下限値)とが比較され、2バイト分のメモリの内容が整数「0」より大きい場合には、2バイト分のメモリの内容が1減算され、2バイト分のメモリの内容が整数「0」以下である場合には、2バイト分のメモリの内容に「0」がセットされる。すなわち、現時点の2バイトタイマー数が「0」より大きい場合には、2バイトタイマーの更新処理が行われ、現時点の2バイトタイマー数が「0」以下であれば、2バイトタイマー数が「0」に保持される。 Therefore, in the source code "DCPWLD (HL), 0" in FIG. are compared, and if the 2-byte memory contents are greater than the integer "0", 1 is subtracted from the 2-byte memory contents, and if the 2-byte memory contents are less than the integer "0" , "0" is set to the contents of the memory for 2 bytes. That is, if the current number of 2-byte timers is greater than "0", the 2-byte timers are updated. ”.

上述のように、本実施形態のタイマー更新処理では、メインCPU101専用命令コードである「DCPWLD」命令により、タイマー数の更新(減算)処理及びタイマー数を「0」に保持する処理の両方を実行することができる。この場合、両処理を別個に実行するための命令コードを設ける必要がなくなる。また、タイマー数が「0」であるか否かを判別するための判断分岐命令コードも省略することができる。それゆえ、本実施形態では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。なお、本実施形態では、2バイトタイマーの更新処理においてのみ「DCPWLD」命令を使用する例を説明したが、本発明はこれに限定されず、1バイトタイマーの更新処理においても「DCPWLD」命令を使用してもよい。 As described above, in the timer update process of this embodiment, both the process of updating (subtracting) the number of timers and the process of holding the number of timers at "0" are executed by the "DCPWLD" instruction, which is the instruction code dedicated to the main CPU 101. can do. In this case, there is no need to provide instruction codes for executing both processes separately. Also, the judgment branch instruction code for determining whether the timer count is "0" can be omitted. Therefore, in the present embodiment, it is possible to reduce the capacity of the source program (capacity used by the main ROM 102), secure (increase) free space in the main ROM 102, and utilize the increased free space. Therefore, it becomes possible to enhance the playability. In this embodiment, an example in which the "DCPWLD" instruction is used only in updating the 2-byte timer has been described. may be used.

[試射試験信号制御処理(規定外)]
次に、図121を参照して、割込処理(図113参照)中のS911で行う試射試験信号制御処理について説明する。なお、図121は、試射試験信号制御処理の手順を示すフローチャートである。
[Trial test signal control processing (non-regulation)]
Next, with reference to FIG. 121, the test-firing test signal control processing performed at S911 during the interrupt processing (see FIG. 113) will be described. Note that FIG. 121 is a flow chart showing the procedure of the test-firing test signal control process.

まず、メインCPU101は、メインRAM103のスタックエリアのアドレスを退避させる(S961)。次いで、メインCPU101は、スタックポインタ(SP)に規定外スタックエリアのアドレスをセットする(S962)。次いで、メインCPU101は、全レジスタのデータを退避させる(S963)。 First, the main CPU 101 saves the address of the stack area of the main RAM 103 (S961). Next, the main CPU 101 sets the stack pointer (SP) to the address of the non-standard stack area (S962). Next, the main CPU 101 saves data in all registers (S963).

次いで、メインCPU101は、回胴制動信号生成処理を行う(S964)。この処理では、メインCPU101は、第2インターフェースボート等を介して試験機に出力される、各リールの回転制御信号(駆動信号)の生成及び出力処理を行う。なお、回胴制動信号生成処理の詳細については、後述の図122を参照しながら後で説明する。 Next, the main CPU 101 performs a reel braking signal generation process (S964). In this process, the main CPU 101 generates and outputs a rotation control signal (driving signal) for each reel, which is output to the testing machine via the second interface board or the like. The details of the reel braking signal generation process will be described later with reference to FIG. 122 described later.

次いで、メインCPU101は、特賞信号制御処理を行う(S965)。この処理では、メインCPU101は、試験機に出力される、ボーナス(特賞)のON/OFF信号(試験信号)の出力処理を行う。なお、特賞信号制御処理の詳細については、後述の図123を参照しながら後で説明する。 Next, the main CPU 101 performs special prize signal control processing (S965). In this processing, the main CPU 101 performs processing for outputting a bonus (special prize) ON/OFF signal (test signal) to be output to the testing machine. Details of the prize signal control process will be described later with reference to FIG. 123 described later.

次いで、メインCPU101は、条件装置信号制御処理を行う(S966)。この処理では、メインCPU101は、条件装置信号制御フラグの状態に対応する制御信号の出力処理を行う。なお、条件装置信号制御処理の詳細については、後述の図124及び図125を参照しながら後で説明する。 Next, the main CPU 101 performs condition device signal control processing (S966). In this process, the main CPU 101 outputs a control signal corresponding to the state of the condition device signal control flag. Details of the condition device signal control process will be described later with reference to FIGS. 124 and 125 described later.

次いで、メインCPU101は、S963の処理で退避させた全レジスタのデータの復帰処理を行う(S967)。次いで、メインCPU101は、S961の処理で退避させたスタックエリアのアドレスをスタックポインタ(SP)にセットする(S968)。そして、S968の処理後、メインCPU101は、試射試験信号制御処理を終了し、処理を割込処理(図113参照)中のS912の処理に移す。 Next, the main CPU 101 restores the data of all registers saved in the process of S963 (S967). Next, the main CPU 101 sets the address of the stack area saved in the process of S961 to the stack pointer (SP) (S968). After the process of S968, the main CPU 101 ends the test-firing test signal control process, and shifts the process to the process of S912 in the interrupt process (see FIG. 113).

[回胴制動信号生成処理]
次に、図122を参照して、試射試験信号制御処理(図121参照)中のS964で行う回胴制動信号生成処理について説明する。なお、図122は、回胴制動信号生成処理の手順を示すフローチャートである。
[Rotating drum braking signal generation process]
Next, with reference to FIG. 122, the parabolic braking signal generation processing performed at S964 in the test firing test signal control processing (see FIG. 121) will be described. Note that FIG. 122 is a flow chart showing the procedure of the reel braking signal generation process.

まず、メインCPU101は、規定外作業領域に回胴制御データ格納領域(不図示)をセットする(S971)。次いで、メインCPU101は、リール数に「3」をセットし、回胴制御信号及びその生成状態(1バイトデータ)をクリアする(S972)。 First, the main CPU 101 sets a reel control data storage area (not shown) in the unspecified work area (S971). Next, the main CPU 101 sets the number of reels to "3" and clears the reel control signal and its generation state (1-byte data) (S972).

次いで、メインCPU101は、回胴制御データが「停止中未満」のデータであるか否かを判別する(S973)。なお、ここでいう「停止中未満」の回胴制御データとは、リールを停止するための回胴制御データ以外の回胴制御データ、すなわち、リールを回転駆動するための回胴制御データ(加速準備、加速中、定速待ち、定速中及び停止開始位置待ちのいずれかの状態)のことである。 Next, the main CPU 101 determines whether or not the reel control data is "less than stopped" data (S973). The reel control data "less than stopped" here means reel control data other than the reel control data for stopping the reel, that is, the reel control data for rotationally driving the reel (acceleration Preparing, accelerating, waiting for constant speed, during constant speed, and waiting for stop start position).

S973において、メインCPU101が、回胴制御データが「停止中未満」のデータであると判別したとき(S973がYES判定の場合)、メインCPU101は、後述のS975の処理を行う。一方、S973において、メインCPU101が、回胴制御データが「停止中未満」のデータでないと判別したとき(S973がNO判定の場合)、メインCPU101は、回胴制御データが「静定ホールド制御終了」のデータであるか否かを判別する(S974)。なお、ここでいう「静定ホールド制御終了」の回胴制御データとは、リールの全相全停止状態を示す回胴制御データのことである。 In S973, when the main CPU 101 determines that the drum control data is "less than stopped" data (if YES in S973), the main CPU 101 performs the processing of S975, which will be described later. On the other hand, in S973, when the main CPU 101 determines that the drum control data is not "less than stopped" data (NO determination in S973), the main CPU 101 determines that the drum control data is "finished static hold control." '' (S974). The reel control data for "finishing the static hold control" referred to here is the reel control data indicating the all-phase all-stop state of the reel.

S974において、メインCPU101が、回胴制御データが「静定ホールド制御終了」のデータであると判別したとき(S974がYES判定の場合)、メインCPU101は、後述のS976の処理を行う。一方、S974において、メインCPU101が、回胴制御データが「静定ホールド制御終了」のデータでないと判別したとき(S974がNO判定の場合)、又は、S973がYES判定の場合、メインCPU101は、回胴制御信号の生成状態(1バイトデータ)のビット3をオン状態(「1」)にする(S975)。 In S974, when the main CPU 101 determines that the drum control data is data indicating "end of static hold control" (if YES in S974), the main CPU 101 performs the processing of S976, which will be described later. On the other hand, when the main CPU 101 determines in S974 that the drum control data is not the data of "end of static hold control" (NO determination in S974) or YES determination in S973, the main CPU 101 Bit 3 of the drum control signal generation state (1-byte data) is turned on ("1") (S975).

S975の処理後又はS974がNO判定の場合、メインCPU101は、生成状態の各ビットのデータを1ビット分、右(ビット7からビット0に向かう方向)にシフトする(S976)。次いで、メインCPU101は、回胴制御データ格納領域のアドレスを次の制御対象のリールのアドレスに更新する(S977)。 After the process of S975 or when the determination in S974 is NO, the main CPU 101 shifts the data of each bit in the generated state to the right (in the direction from bit 7 to bit 0) by one bit (S976). Next, the main CPU 101 updates the address of the reel control data storage area to the address of the reel to be controlled next (S977).

次いで、メインCPU101は、リール数を1減算する(S978)。次いで、メインCPU101は、リール数が「0」であるか否かを判別する(S979)。 Next, the main CPU 101 subtracts 1 from the number of reels (S978). Next, the main CPU 101 determines whether or not the number of reels is "0" (S979).

S979において、メインCPU101が、リール数が「0」でないと判別したとき(S979がNO判定の場合)、メインCPU101は、処理をS973の処理に戻し、S973以降の処理を繰り返す。 In S979, when the main CPU 101 determines that the number of reels is not "0" (NO determination in S979), the main CPU 101 returns the process to S973, and repeats the processes after S973.

一方、S979において、メインCPU101が、リール数が「0」であると判別したとき(S979がYES判定の場合)、メインCPU101は、生成状態のデータを回胴制動信号出力ポートを介して試験機用第1インターフェースボード301(図7参照)へ出力する(S980)。そして、S980の処理後、メインCPU101は、回胴制動信号生成処理を終了し、処理を試射試験信号制御処理(図121参照)中のS965の処理に移す。 On the other hand, when the main CPU 101 determines in S979 that the number of reels is "0" (if the determination in S979 is YES), the main CPU 101 sends the generated state data to the testing machine via the reel braking signal output port. output to the first interface board 301 (see FIG. 7) (S980). Then, after the process of S980, the main CPU 101 ends the barrel braking signal generation process, and shifts the process to the process of S965 in the test firing test signal control process (see FIG. 121).

[特賞信号制御処理]
次に、図123を参照して、試射試験信号制御処理(図121参照)中のS965で行う特賞信号制御処理について説明する。なお、図123は、特賞信号制御処理の手順を示すフローチャートである。
[Grand Prize Signal Control Processing]
Next, with reference to FIG. 123, the special prize signal control processing performed at S965 in the test firing test signal control processing (see FIG. 121) will be described. Note that FIG. 123 is a flowchart showing the procedure of the prize signal control process.

まず、メインCPU101は、遊技状態フラグ格納領域(図27参照)を参照して、遊技状態フラグを取得する(S991)。次いで、メインCPU101は、遊技状態がRB遊技状態であるか否かを判別する(S992)。 First, the main CPU 101 acquires the game state flag by referring to the game state flag storage area (see FIG. 27) (S991). Next, the main CPU 101 determines whether or not the gaming state is the RB gaming state (S992).

S992において、メインCPU101が、遊技状態がRB遊技状態であると判別したとき(S992がYES判定の場合)、メインCPU101は、試験信号用のRB中信号ポートからON信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S993)。一方、S992において、メインCPU101が、遊技状態がRB遊技状態でないと判別したとき(S992がNO判定の場合)、メインCPU101は、試験信号用のRB中信号ポートからOFF信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S994)。 In S992, when the main CPU 101 determines that the gaming state is the RB gaming state (if the determination in S992 is YES), the main CPU 101 transmits an ON signal from the RB medium signal port for the test signal to the first interface for testing machine. Output to the board 301 (see FIG. 7) (S993). On the other hand, when the main CPU 101 determines in S992 that the gaming state is not the RB gaming state (if the determination in S992 is NO), the main CPU 101 transmits an OFF signal from the RB medium signal port for the test signal. Output to the interface board 301 (see FIG. 7) (S994).

S993又はS994の処理後、メインCPU101は、遊技状態フラグ格納領域(図27参照)を参照して、遊技状態がMB遊技状態であるか否かを判別する(S995)。 After the processing of S993 or S994, the main CPU 101 refers to the game state flag storage area (see FIG. 27) and determines whether or not the game state is the MB game state (S995).

S995において、メインCPU101が、遊技状態がMB遊技状態であると判別したとき(S995がYES判定の場合)、メインCPU101は、試験信号用のMB中信号ポートからON信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S996)。一方、S995において、メインCPU101が、遊技状態がMB遊技状態でないと判別したとき(S995がNO判定の場合)、メインCPU101は、試験信号用のMB中信号ポートからOFF信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S997)。 In S995, when the main CPU 101 determines that the gaming state is the MB gaming state (when S995 determines YES), the main CPU 101 transmits an ON signal from the MB medium signal port for the test signal to the first interface for testing machine. Output to the board 301 (see FIG. 7) (S996). On the other hand, in S995, when the main CPU 101 determines that the gaming state is not the MB gaming state (if the determination in S995 is NO), the main CPU 101 transmits an OFF signal from the MB medium signal port for the test signal. Output to the interface board 301 (see FIG. 7) (S997).

そして、S996又はS997の処理後、メインCPU101は、特賞信号制御処理を終了し、処理を試射試験信号制御処理(図121参照)中のS966の処理に移す。 After the process of S996 or S997, the main CPU 101 ends the special prize signal control process, and shifts the process to the process of S966 in the test firing test signal control process (see FIG. 121).

なお、本実施形態では、MB遊技状態として、MB1遊技状態及びMB2遊技状態を設けている。ここで、MB中信号ポートからの信号は、MB1遊技状態にあるときのみ出力されるようにしてもよいし、MB1遊技状態にあるとき、及びMB2遊技状態にあるときの双方で出力されるようにしてもよい。 In addition, in this embodiment, the MB1 game state and the MB2 game state are provided as the MB game state. Here, the signal from the MB medium signal port may be output only when the MB1 game state is in effect, or may be output in both the MB1 game state and the MB2 game state. can be

[条件装置信号制御処理]
次に、図124及び図125を参照して、試射試験信号制御処理(図121参照)中のS966で行う条件装置信号制御処理について説明する。なお、図124及び図125は、条件装置信号制御処理の手順を示すフローチャートである。
[Condition device signal control processing]
Next, with reference to FIGS. 124 and 125, the condition device signal control process performed at S966 in the test firing test signal control process (see FIG. 121) will be described. 124 and 125 are flowcharts showing the procedure of the condition device signal control process.

まず、メインCPU101は、条件装置信号制御フラグが初期状態であるか否かを判別する(S1001)。S1001において、メインCPU101が、条件装置信号制御フラグが初期状態であると判別したとき(S1001がYES判定の場合)、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図121参照)中のS967の処理に移す。 First, the main CPU 101 determines whether or not the condition device signal control flag is in the initial state (S1001). In S1001, when the main CPU 101 determines that the condition device signal control flag is in the initial state (if the determination in S1001 is YES), the main CPU 101 ends the condition device signal control process, and shifts the process to the test firing test signal control process. (Refer to FIG. 121) to the process of S967.

一方、S1001において、メインCPU101が、条件装置信号制御フラグが初期状態でないと判別したとき(S1001がNO判定の場合)、メインCPU101は、条件装置信号制御フラグが再遊技状態識別信号のオン状態を示すものであるか否かを判別する(S1002)。 On the other hand, in S1001, when the main CPU 101 determines that the conditional device signal control flag is not in the initial state (if the determination in S1001 is NO), the main CPU 101 determines that the conditional device signal control flag indicates the ON state of the replay state identification signal. It is determined whether or not it indicates (S1002).

S1002において、メインCPU101が、条件装置信号制御フラグが再遊技状態識別信号のオン状態を示すものであると判別したとき(S1002がYES判定の場合)、メインCPU101は、条件装置信号制御状態に役物条件装置信号のオン状態をセットする(S1003)。次いで、メインCPU101は、条件装置1~6信号ポートからRT状態の情報を試験機用第1インターフェースボード301(図7参照)へ出力する(S1004)。そして、S1004の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図121参照)中のS967の処理に移す。 In S1002, when the main CPU 101 determines that the condition device signal control flag indicates the ON state of the replay state identification signal (if YES in S1002), the main CPU 101 activates the condition device signal control state. The ON state of the physical condition device signal is set (S1003). Next, the main CPU 101 outputs the RT state information from the condition devices 1 to 6 signal ports to the first tester interface board 301 (see FIG. 7) (S1004). After the processing of S1004, the main CPU 101 ends the condition device signal control processing, and shifts the processing to the processing of S967 in the test firing test signal control processing (see FIG. 121).

一方、S1002において、メインCPU101が、条件装置信号制御フラグが再遊技状態識別信号のオン状態を示すものでないと判別したとき(S1002がNO判定の場合)、メインCPU101は、条件装置信号制御フラグが再遊技状態識別信号のオフ状態を示すものであるか否かを判別する(S1005)。 On the other hand, when the main CPU 101 determines in S1002 that the condition device signal control flag does not indicate the ON state of the re-gaming state identification signal (if the determination in S1002 is NO), the main CPU 101 determines that the condition device signal control flag is It is determined whether or not the replay state identification signal indicates the OFF state (S1005).

S1005において、メインCPU101が、条件装置信号制御フラグが再遊技状態識別信号のオフ状態を示すものであると判別したとき(S1005がYES判定の場合)、メインCPU101は、条件装置1~8信号ポートからOFF信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S1006)。そして、S1006の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図121参照)中のS967の処理に移す。 In S1005, when the main CPU 101 determines that the condition device signal control flag indicates the OFF state of the replay state identification signal (when S1005 determines YES), the main CPU 101 connects the condition device 1 to 8 signal ports. output an OFF signal to the first tester interface board 301 (see FIG. 7) (S1006). After the processing of S1006, the main CPU 101 ends the condition device signal control processing, and shifts the processing to the processing of S967 in the test firing test signal control processing (see FIG. 121).

一方、S1005において、メインCPU101が、条件装置信号制御フラグが再遊技状態識別信号のオフ状態を示すものでないと判別したとき(S1005がNO判定の場合)、メインCPU101は、条件装置信号制御状態が役物条件装置信号のオン状態であるか否かを判別する(S1007)。 On the other hand, in S1005, when the main CPU 101 determines that the condition device signal control flag does not indicate the OFF state of the replay state identification signal (NO in S1005), the main CPU 101 determines that the condition device signal control state is It is determined whether or not the accessory condition device signal is on (S1007).

S1007において、メインCPU101が、条件装置信号制御状態が役物条件装置信号のオン状態であると判別したとき(S1007がYES判定の場合)、メインCPU101は、条件装置1~8信号ポートから特賞当籤番号の情報を試験機用第1インターフェースボード301(図7参照)へ出力し、この際、条件装置8信号ポートからON信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S1008)。次いで、メインCPU101は、条件装置信号出力待ちタイマーに所定の待ち時間(本実施形態では、24.58ms)をセットする(S1009)。次いで、メインCPU101は、条件装置信号制御状態に条件装置信号出力待ちの状態をセットする(S1010)。
そして、S1010の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図121参照)中のS967の処理に移す。
In S1007, when the main CPU 101 determines that the conditional device signal control state is the ON state of the role product conditional device signal (when S1007 determines YES), the main CPU 101 receives the special prize from the conditional devices 1 to 8 signal ports. The number information is output to the first interface board for testing machine 301 (see FIG. 7), and at this time, the ON signal is output from the condition device 8 signal port to the first interface board for testing machine 301 (see FIG. 7) ( S1008). Next, the main CPU 101 sets a predetermined wait time (24.58 ms in this embodiment) to the condition device signal output wait timer (S1009). Next, the main CPU 101 sets the state of waiting for output of the conditional device signal in the conditional device signal control state (S1010).
After the processing of S1010, the main CPU 101 ends the condition device signal control processing, and shifts the processing to the processing of S967 in the test firing test signal control processing (see FIG. 121).

一方、S1007において、メインCPU101が、条件装置信号制御状態が役物条件装置信号のオン状態でないと判別したとき(S1007がNO判定の場合)、メインCPU101は、条件装置信号制御状態が条件装置信号出力待ちの状態であるか否かを判別する(S1011)。 On the other hand, in S1007, when the main CPU 101 determines that the conditional device signal control state is not the on state of the accessory conditional device signal (if the determination in S1007 is NO), the main CPU 101 determines that the conditional device signal control state is the conditional device signal. It is determined whether or not it is in an output waiting state (S1011).

S1011において、メインCPU101が、条件装置信号制御状態が条件装置信号出力待ちの状態であると判別したとき(S1011がYES判定の場合)、メインCPU101は、条件装置信号出力待ちタイマーの値が「0」であるか否かを判別する(S1012)。 In S1011, when the main CPU 101 determines that the condition device signal control state is the state of waiting for the condition device signal output (if the determination in S1011 is YES), the main CPU 101 sets the value of the condition device signal output waiting timer to "0". ” (S1012).

S1012において、メインCPU101が、条件装置信号出力待ちタイマーの値が「0」でないと判別したとき(S1012がNO判定の場合)、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図121参照)中のS967の処理に移す。一方、S1012において、メインCPU101が、条件装置信号出力待ちタイマーの値が「0」であると判別したとき(S1012がYES判定の場合)、メインCPU101は、条件装置信号制御状態に小役条件装置信号のオン状態又は条件装置信号のオフ状態をセットする(S1013)。そして、S1013の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図121参照)中のS967の処理に移す。 In S1012, when the main CPU 101 determines that the value of the conditional device signal output wait timer is not "0" (if the determination in S1012 is NO), the main CPU 101 ends the conditional device signal control process, and performs the test firing test. The process proceeds to S967 in the signal control process (see FIG. 121). On the other hand, in S1012, when the main CPU 101 determines that the value of the condition device signal output waiting timer is "0" (if determined as YES in S1012), the main CPU 101 changes the condition device signal control state to the minor winning condition device. The ON state of the signal or the OFF state of the condition device signal is set (S1013). After the processing of S1013, the main CPU 101 ends the condition device signal control processing, and shifts the processing to the processing of S967 in the test firing test signal control processing (see FIG. 121).

ここで再度、S1011の処理に戻って、S1011において、メインCPU101が、条件装置信号制御状態が条件装置信号出力待ちの状態でないと判別したとき(S1011がNO判定の場合)、メインCPU101は、条件装置信号制御状態が小役条件装置信号のオン状態であるか否かを判別する(S1014)。 Here again, returning to the processing of S1011, when the main CPU 101 determines in S1011 that the condition device signal control state is not the state of waiting for the condition device signal output (if the determination in S1011 is NO), the main CPU 101 sets the condition It is determined whether or not the device signal control state is the ON state of the minor win condition device signal (S1014).

S1014において、メインCPU101が、条件装置信号制御状態が小役条件装置信号のオン状態であると判別したとき(S1014がYES判定の場合)、メインCPU101は、条件装置1~8信号ポートから小役当籤番号(例えば、当籤番号(図15及び図16参照)のうち小役を含むものとして予め規定された当籤番号)の情報を試験機用第1インターフェースボード301(図7参照)へ出力し、この際、条件装置7信号ポートからON信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S1015)。次いで、条件装置信号出力待ちタイマーに所定の待ち時間(本実施形態では、24.58ms)をセットする(S1016)。次いで、メインCPU101は、条件装置信号制御状態に条件装置信号出力待ちの状態をセットする(S1017)。そして、S1017の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図121参照)中のS967の処理に移す。 In S1014, when the main CPU 101 determines that the conditional device signal control state is the ON state of the minor combination conditional device signal (if determined as YES in S1014), the main CPU 101 selects the minor combination from the conditional devices 1 to 8 signal ports. outputting information on a winning number (for example, a winning number predetermined as including a minor winning combination among winning numbers (see FIGS. 15 and 16)) to the first interface board 301 for testing machine (see FIG. 7); At this time, an ON signal is output from the condition device 7 signal port to the first tester interface board 301 (see FIG. 7) (S1015). Next, a predetermined waiting time (24.58 ms in this embodiment) is set in the condition device signal output waiting timer (S1016). Next, the main CPU 101 sets the state of waiting for output of the conditional device signal to the conditional device signal control state (S1017). After the processing of S1017, the main CPU 101 ends the condition device signal control processing, and shifts the processing to the processing of S967 in the test firing test signal control processing (see FIG. 121).

一方、S1014において、メインCPU101が、条件装置信号制御状態が小役条件装置信号のオン状態でないと判別したとき(S1014がNO判定の場合)、メインCPU101は、条件装置1~8信号ポートからOFF信号を試験機用第1インターフェースボード301(図7参照)へ出力する(S1018)。そして、S1018の処理後、メインCPU101は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理(図121参照)中のS967の処理に移す。 On the other hand, in S1014, when the main CPU 101 determines that the conditional device signal control state is not the ON state of the minor winning conditional device signal (when the determination in S1014 is NO), the main CPU 101 turns OFF the conditional device 1 to 8 signal ports. The signal is output to the tester first interface board 301 (see FIG. 7) (S1018). After the processing of S1018, the main CPU 101 ends the condition device signal control processing, and shifts the processing to the processing of S967 in the test firing test signal control processing (see FIG. 121).

<副制御回路の動作説明>
次に、図126~図132を参照して、副制御回路200のサブCPU201が、プログラムを用いて実行する各種処理の内容について説明する。
<Description of the operation of the sub-control circuit>
Next, with reference to FIGS. 126 to 132, the contents of various processes executed by the sub CPU 201 of the sub control circuit 200 using programs will be described.

[サブCPUの電源投入処理]
最初に、図126を参照して、サブCPU201の電源投入処理について説明する。なお、図126は、電源投入処理の手順を示すフローチャートである。
[Sub CPU power-on processing]
First, power-on processing of the sub CPU 201 will be described with reference to FIG. Note that FIG. 126 is a flowchart showing the procedure of power-on processing.

まず、サブCPU201の電源が投入されると、サブCPU初期設定処理が実行される(S1101)。この処理では、例えば、サブCPU201の初期化処理、接続デバイス(IC(Integrated Circuit)、LSI(Large-scale Integration)等)の初期化処理、メモリ(DRAM)の初期化処理、OS(Operating System)の初期化処理等が行われる。 First, when the power of the sub CPU 201 is turned on, sub CPU initialization processing is executed (S1101). In this processing, for example, initialization processing of the sub CPU 201, initialization processing of connected devices (IC (Integrated Circuit), LSI (Large-scale Integration), etc.), initialization processing of memory (DRAM), OS (Operating System) is initialized.

次いで、サブCPU201は、サブタスクの起動要求として、役物制御タスクの起動要求を行う(S1102)。ここでいう「役物」とは、物理的動作によって演出を行う演出装置を意味し、本実施形態でも当該演出装置を設け、当該演出装置を用いた演出を実行可能とする場合には、この役物制御タスクによって当該演出装置の動作が制御される。役物制御タスクは、例えば、サブCPUの電源投入処理において、サブCPU201による役物制御タスクの起動要求に応答してOSから役物制御タスク要求が発生すると実行される。 Next, the sub CPU 201 requests activation of the role product control task as a subtask activation request (S1102). Here, the "character" means a production device that performs production by physical action. The operation of the effect device is controlled by the character control task. The role product control task is executed, for example, when a role product control task request is generated from the OS in response to a request for activation of the role product control task by the sub CPU 201 in power-on processing of the sub CPU.

次いで、サブCPU201は、上述したランプ制御タスクの起動要求を行う(S1103)。次いで、サブCPU201は、上述したサウンド制御タスクの起動要求を行う(S1104)。 Next, the sub CPU 201 requests activation of the above-described lamp control task (S1103). Next, the sub CPU 201 requests activation of the sound control task described above (S1104).

次いで、サブCPU201は、上述した主基板通信タスクの起動要求を行う(S1105)。主基板通信タスクは、例えば、サブCPUの電源投入処理において、サブCPU201による主基板通信タスクの起動要求に応答してOSから主基板通信タスク要求が発生すると実行される。なお、主基板通信タスクの詳細については、後述の図128を参照しながら後で説明する。 Next, the sub CPU 201 requests activation of the main board communication task described above (S1105). The main board communication task is executed, for example, when a main board communication task request is generated from the OS in response to a main board communication task activation request from the sub CPU 201 in power-on processing of the sub CPU. Details of the main board communication task will be described later with reference to FIG. 128 described below.

次いで、サブCPU201は、上述したアニメタスクの起動要求を行う(S1106)。アニメタスクは、例えば、サブCPUの電源投入処理において、サブCPU201によるアニメタスクの起動要求に応答してOSからアニメタスク要求が発生すると実行される。また、アニメタスクは、表示装置11(プロジェクタ機構211)及び/又はサブ表示装置18の画像表示動作を制御するため、例えば、処理時間を含めて33msecの周期で繰り返される。 Next, the sub CPU 201 requests activation of the animation task described above (S1106). The animation task is executed, for example, when an animation task request is generated from the OS in response to an animation task activation request from the sub CPU 201 in power-on processing of the sub CPU. Also, since the animation task controls the image display operation of the display device 11 (projector mechanism 211) and/or the sub-display device 18, it is repeated at a cycle of 33 msec including the processing time, for example.

次いで、サブCPU201は、バックアップ復旧処理を行う(S1107)。この処理では、サブCPU201は、SRAM(static RAM)に保存されている各種遊技データ(遊技状態のデータ、付与されているART期間、RUSHストック数、CZストック数等)や、各種履歴データを作業用のDARM(dynamic RAM)にコピーする。この処理により、パチスロ1における演出内容を電断前の状態に復帰させることができる。そして、S1107の処理後、サブCPU201は、電源投入処理を終了する。 Next, the sub CPU 201 performs backup recovery processing (S1107). In this process, the sub CPU 201 processes various game data (game state data, granted ART period, RUSH stock number, CZ stock number, etc.) stored in SRAM (static RAM) and various history data. copy to DARM (dynamic RAM) for By this processing, the contents of the performance in the pachi-slot machine 1 can be restored to the state before the power cutoff. After the process of S1107, the sub CPU 201 terminates the power-on process.

[サブCPUの電断割込処理]
次に、図127を参照して、サブCPU201の電断割込処理について説明する。この処理は、例えば、電断等の異常が発生した際に実行される割込処理である。なお、図127は、電断割込処理の手順を示すフローチャートである。
[Power interruption interrupt processing of sub CPU]
Next, power interruption interrupt processing of the sub CPU 201 will be described with reference to FIG. This processing is, for example, interrupt processing that is executed when an abnormality such as a power failure occurs. Note that FIG. 127 is a flow chart showing the procedure of the power interruption interrupt process.

電断(電源電圧の低下)が発生すると、サブCPU201は、バックアップ作成処理を行う(S1111)。この処理では、サブCPU201は、電断検知時にDRAMからSRAMに保持対象の各種データをコピーする。すなわち、サブCPU201は、上述したバックアップ復旧処理(電源投入処理中のS1107)と逆の処理を行う。この処理により、データが破壊されていても、正しいデータがバックアップデータとして保存される。 When a power failure (drop in power supply voltage) occurs, the sub CPU 201 performs backup creation processing (S1111). In this process, the sub CPU 201 copies various data to be held from the DRAM to the SRAM when power failure is detected. That is, the sub CPU 201 performs a process opposite to the backup restoration process described above (S1107 during the power-on process). With this processing, correct data is saved as backup data even if the data is destroyed.

[主基板通信タスク]
次に、図128を参照して、サブCPU201により実行される主基板通信タスクについて説明する。なお、図128は、主基板通信タスクの手順を示すフローチャートである。
[Main board communication task]
Next, with reference to FIG. 128, the main board communication task executed by sub CPU 201 will be described. Note that FIG. 128 is a flow chart showing the procedure of the main board communication task.

まず、サブCPU201は、主制御回路90から送信されたコマンドの受信チェックを行い、コマンド登録データを取得する(S1121)。次いで、サブCPU201は、受信したコマンドの種別を抽出する(S1122)。なお、本実施形態では、コマンドデータは8バイトのデータで構成され、先頭の1バイト目のデータがコマンドの種別を示す。 First, the sub CPU 201 performs a reception check for a command transmitted from the main control circuit 90 and acquires command registration data (S1121). Next, the sub CPU 201 extracts the received command type (S1122). In this embodiment, the command data is composed of 8-byte data, and the first byte data indicates the command type.

次いで、サブCPU201は、コマンドの種別が規定の種別であるか否かを判別する(S1123)。 Next, the sub CPU 201 determines whether or not the command type is the specified type (S1123).

本実施形態では、コマンド種別は、予め定められた複数種類のコードのいずれかに対応付けられており、遊技が正常動作している場合には、コマンド種別は、規定内のコードのいずれかになる。それゆえ、S1123の処理では、受信したコマンドの種別が規定内のコードのいずれかであれば、サブCPU201は、コマンド種別が有効(規定の種別)であると判定する。一方、コマンド種別が規定外のコードであれば、サブCPU201は、遊技中に何らかの異常(不正行為も含む)が発生したと判断し、コマンド種別が無効であると判定する。 In this embodiment, the command type is associated with one of a plurality of predetermined codes, and when the game is operating normally, the command type is one of the specified codes. Become. Therefore, in the process of S1123, if the type of the received command is one of the specified codes, the sub CPU 201 determines that the command type is valid (specified type). On the other hand, if the command type is an unregulated code, the sub CPU 201 determines that some kind of abnormality (including cheating) has occurred during the game, and determines that the command type is invalid.

S1123において、サブCPU201が、コマンドの種別が規定の種別でないと判別したとき(S1123がNO判定の場合)、サブCPU201は、処理をS1121に戻し、S1121以降の処理を繰り返す。一方、S1123において、サブCPU201が、コマンドの種別が規定の種別であると判別したとき(S1123がYES判定の場合)、サブCPU201は、受信したコマンドに基づいて、メッセージキューにメッセージを格納する(S1124)。なお、メッセージキューとは、プロセス間で情報を交換するための機構である。そして、S1124の処理後、サブCPU201は、処理をS1121に戻し、S1121以降の処理を繰り返す。 In S1123, when the sub CPU 201 determines that the command type is not the prescribed type (NO in S1123), the sub CPU 201 returns the process to S1121, and repeats the processes after S1121. On the other hand, when the sub CPU 201 determines in S1123 that the type of the command is the specified type (if determined as YES in S1123), the sub CPU 201 stores the message in the message queue based on the received command ( S1124). A message queue is a mechanism for exchanging information between processes. After the processing of S1124, the sub CPU 201 returns the processing to S1121 and repeats the processing from S1121.

なお、図示は省略しているが、サブCPU201は、メッセージキューにメッセージ(すなわち、受信したコマンドの各パラメータに含まれる情報)が格納されると、そのメッセージを取り出し(すなわち、受信したコマンドの各パラメータに含まれる情報を取得し)、そのコマンド種別及びコマンドの内容に応じた処理(各種コマンド受信時処理)を実行する。例えば、後述の図129、図131及び図132の処理は、そのコマンド受信時処理の一例を示すものである。 Although not shown, when a message (that is, information included in each parameter of the received command) is stored in the message queue, the sub CPU 201 retrieves the message (that is, each parameter of the received command). information contained in the parameter), and executes processing according to the command type and command content (various command reception processing). For example, the processes shown in FIGS. 129, 131 and 132, which will be described later, show an example of the command reception process.

[サブ側ナビ制御処理]
次に、図129を参照して、サブ側ナビ制御処理について説明する。なお、図129は、サブ側ナビ制御処理の手順を示すフローチャートである。
[Sub-side navigation control processing]
Next, sub-side navigation control processing will be described with reference to FIG. Note that FIG. 129 is a flow chart showing the procedure of the sub-side navigation control process.

まず、サブCPU201は、ナビデータを取得したか否かを判定する(S1131)。
サブCPU201は、主制御基板71から受信したスタートコマンドデータの中から主制御基板71で決定されたナビデータを取得する。それゆえ、S1131の処理では、サブCPU201は、受信したスタートコマンドデータの中にナビデータが含まれていたか否かを判定する。
First, the sub CPU 201 determines whether or not navigation data has been acquired (S1131).
The sub CPU 201 acquires the navigation data determined by the main control board 71 from the start command data received from the main control board 71 . Therefore, in the process of S1131, the sub CPU 201 determines whether the received start command data includes navigation data.

なお、本実施形態では、スタートコマンドデータの中に決定されたナビデータを含ませるようにしているが、ナビデータの送信の態様はこれに限られるものではない。例えば、メインCPU101が、ナビデータの送信が必要な特定状態(例えば、ART機能が作動している状態)においてのみ、少なくともナビデータが含まれる特定状態コマンドデータを生成・格納し、サブCPU201は、その特定状態コマンドデータの中にナビデータが含まれていたか否かを判定するようにしてもよい。 In this embodiment, the determined navigation data is included in the start command data, but the mode of transmission of the navigation data is not limited to this. For example, the main CPU 101 generates and stores specific state command data containing at least navigation data only in a specific state in which navigation data needs to be transmitted (for example, when the ART function is operating), and the sub CPU 201 It may be determined whether navigation data is included in the specific state command data.

S1131において、サブCPU201が、ナビデータを取得したと判別したとき(S1131がYES判定の場合)、サブCPU201は、ナビデータに応じたサブ側ナビデータをセットする(S1132)。例えば、サブCPU201がナビデータ「4」を取得した場合、サブ側ナビデータとして押し順「左、中、右」を報知するためのナビデータが、この処理でセットされる。この結果、メイン側及びサブ側の双方において停止操作の内容を報知することができる。そして、S1132の処理後、サブCPU201は、サブ側ナビ制御処理を終了する。 When the sub CPU 201 determines in S1131 that the navigation data has been obtained (YES in S1131), the sub CPU 201 sets sub side navigation data corresponding to the navigation data (S1132). For example, when the sub CPU 201 acquires navigation data "4", navigation data for notifying the pressing order "left, middle, right" is set in this process as sub side navigation data. As a result, the details of the stop operation can be notified on both the main side and the sub side. After the process of S1132, the sub CPU 201 ends the sub-side navigation control process.

一方、S1131において、サブCPU201が、ナビデータを取得していないと判別したとき(S1101がNO判定の場合)、サブCPU201は、ナビ(停止操作の報知)の必要があるか否かを判定する(S1133)。S1133において、サブCPU201が、ナビの必要がないと判別したとき(S1133がNO判定の場合)、サブCPU201は、サブ側ナビ制御処理を終了する。 On the other hand, when the sub CPU 201 determines in S1131 that the navigation data has not been obtained (NO determination in S1101), the sub CPU 201 determines whether or not navigation (notification of stop operation) is necessary. (S1133). In S1133, when the sub CPU 201 determines that there is no need for navigation (when the determination in S1133 is NO), the sub CPU 201 terminates the sub side navigation control process.

一方、S1133において、サブCPU201が、ナビの必要があると判別したとき(S1133がYES判定の場合)、サブCPU201は、各種抽籤結果などに応じたサブ側ナビデータをセットする(S1134)。例えば、サブCPU201は、ART機能が作動している状態(ART機能が作動していない状態であってもよい)であって、押し順役でない内部当籤役が決定されている場合などに、演出効果を高めるために、サブ側単独で停止操作の内容を報知する演出データを決定することができる。そして、S1134の処理後、サブCPU201は、サブ側ナビ制御処理を終了する。 On the other hand, when the sub CPU 201 determines in S1133 that navigation is necessary (if determined as YES in S1133), the sub CPU 201 sets sub side navigation data according to various lottery results (S1134). For example, when the ART function is in operation (it may be in a state in which the ART function is not in operation) and an internal winning combination that is not the winning combination has been determined, the sub CPU 201 performs a production process. In order to enhance the effect, the sub-side alone can determine the effect data for notifying the content of the stop operation. After the process of S1134, the sub CPU 201 ends the sub-side navigation control process.

[遊技者登録処理]
次に、図130を参照して、遊技者登録処理について説明する。なお、図130は、遊技者登録処理の手順を示すフローチャートである。
[Player registration process]
Next, referring to FIG. 130, player registration processing will be described. Note that FIG. 130 is a flow chart showing the procedure of the player registration process.

まず、サブCPU201は、登録操作を受け付けたか否かを判別する(S1141)。
例えば、サブ表示装置18のメニュー画面222(図5B参照)において登録ボタン222bの操作を受け付け、その場合に表示される登録画面(不図示)において所定の操作を受け付けると、サブCPU201は、登録操作を受け付けたと判定する。
First, the sub CPU 201 determines whether or not a registration operation has been accepted (S1141).
For example, when an operation of the registration button 222b is received on the menu screen 222 (see FIG. 5B) of the sub display device 18, and a predetermined operation is received on the registration screen (not shown) displayed in that case, the sub CPU 201 performs the registration operation. is determined to have been accepted.

S1141において、サブCPU201が、登録操作を受け付けたと判別したとき(S1141がYES判定の場合)、サブCPU201は、遊技者登録状態をセットする(S1142)。なお、遊技者登録状態がセットされている状況では、サブCPU201は、サブ表示装置18に遊技情報画面223,224,225(図5C~5E参照)が表示可能となるようにサブ表示装置18の表示画面を制御する。そして、S1142の処理後、サブCPU201は、遊技者登録処理を終了する。 In S1141, when the sub CPU 201 determines that the registration operation has been received (if determined as YES in S1141), the sub CPU 201 sets the player registration state (S1142). In addition, when the player registration state is set, the sub CPU 201 controls the sub display device 18 so that the game information screens 223, 224, and 225 (see FIGS. 5C to 5E) can be displayed on the sub display device 18. Control the display screen. After the process of S1142, the sub CPU 201 ends the player registration process.

一方、S1141において、サブCPU201が、登録操作を受け付けていないと判別したとき(S1141がNO判定の場合)、サブCPU201は、登録削除操作を受け付けたか否かを判別する(S1143)。例えば、サブ表示装置18の登録画面において特定の操作を受け付けると、サブCPU201は、登録削除操作を受け付けたと判定する。 On the other hand, when the sub CPU 201 determines in S1141 that the registration operation has not been received (NO in S1141), the sub CPU 201 determines whether or not the registration deletion operation has been received (S1143). For example, when a specific operation is received on the registration screen of the sub display device 18, the sub CPU 201 determines that a registration deletion operation has been received.

S1143において、サブCPU201が、登録削除操作を受け付けていないと判別したとき(S1113がNO判定の場合)、サブCPU201は、遊技者登録処理を終了する。 When the sub CPU 201 determines in S1143 that the registration deletion operation has not been accepted (if the determination in S1113 is NO), the sub CPU 201 ends the player registration process.

一方、S1143において、サブCPU201が、登録削除操作を受け付けたと判別したとき(S1143がYES判定の場合)、サブCPU201は、遊技者登録状態をクリアする(S1144)。なお、遊技者登録状態がクリアされている状況では、サブCPU201は、サブ表示装置18に遊技情報画面223,224,225(図5C~5E参照)が表示不可能となるようにサブ表示装置18の表示画面を制御する。そして、S1144の処理後、サブCPU201は、遊技者登録処理を終了する。 On the other hand, when the sub CPU 201 determines in S1143 that the registration deletion operation has been accepted (if determined as YES in S1143), the sub CPU 201 clears the player registration state (S1144). In addition, in a situation where the player registration state is cleared, the sub CPU 201 controls the sub display device 18 so that the game information screens 223, 224, and 225 (see FIGS. 5C to 5E) cannot be displayed on the sub display device 18. to control the display screen. After the process of S1144, the sub CPU 201 ends the player registration process.

[履歴管理処理]
次に、図131を参照して、履歴管理処理について説明する。なお、図131は、履歴管理処理の手順を示すフローチャートである。
[History management process]
Next, history management processing will be described with reference to FIG. Note that FIG. 131 is a flowchart showing the procedure of history management processing.

まず、サブCPU201は、主制御基板71から受信した各種コマンドデータから遊技結果を取得する(S1151)。例えば、サブCPU201は、この処理において、スタートコマンドデータから内部当籤役として決定された役の種類を把握することができる。
また、例えば、サブCPU201は、この処理において、入賞作動コマンドデータから表示された図柄組合せ(すなわち、内部当籤役として決定された役の入賞の有無)を把握することができる。さらに、例えば、サブCPU201は、この処理において、スタートコマンドデータなどから現在の遊技状態や遊技状態の移行状況を把握することができる。
First, the sub CPU 201 acquires game results from various command data received from the main control board 71 (S1151). For example, in this process, the sub CPU 201 can grasp the type of combination determined as the internal winning combination from the start command data.
Also, for example, in this process, the sub CPU 201 can grasp the displayed symbol combination (that is, whether or not the combination determined as the internal winning combination wins) from the winning actuation command data. Furthermore, for example, in this process, the sub CPU 201 can grasp the current game state and the transition state of the game state from the start command data or the like.

次いで、サブCPU201は、取得した遊技結果に基づいて、遊技履歴の更新処理を行う(S1152)。この処理により、サブCPU201は、各種コマンドデータから取得した遊技結果に基づいて、例えば、ゲーム数(遊技回数)、ボーナス回数、ART回数など(図5参照)の様々な遊技履歴を管理することができる。そして、S1152の処理後、サブCPU201は、履歴管理処理を終了する。 Next, the sub CPU 201 updates the game history based on the obtained game result (S1152). Through this process, the sub CPU 201 can manage various game histories such as the number of games (number of games played), the number of bonuses, the number of ARTs (see FIG. 5), etc. based on the game results obtained from various command data. can. After the process of S1152, the sub CPU 201 terminates the history management process.

[演出制御処理]
次に、図132を参照して、演出制御処理について説明する。なお、図132は、演出制御処理の手順を示すフローチャートである。
[Production control processing]
Next, with reference to Drawing 132, production control processing is explained. In addition, FIG. 132 is a flowchart which shows the procedure of production|presentation control processing.

まず、サブCPU201は、受信したコマンドから各パラメータの情報を取得し、遊技情報を更新する(S1161)。例えば、サブCPU201は、現在の遊技状態の情報と1遊技前の遊技状態の情報を比較し、遊技状態に変化があれば、その旨の遊技情報を格納する。また、例えば、サブCPU201は、現在の制御状態の情報と1遊技前の制御状態の情報を比較し、制御状態に変化があれば、その旨の遊技情報を格納する。また、例えば、サブCPU201は、現在のモード(例えば、通常モードや特定モード)の情報と1遊技前のモードの情報を比較し、モードに変化があれば、その旨の遊技情報を格納する。 First, the sub CPU 201 acquires information on each parameter from the received command and updates the game information (S1161). For example, the sub CPU 201 compares the information on the current game state with the information on the game state one game before, and if there is a change in the game state, stores the game information to that effect. Also, for example, the sub CPU 201 compares the information of the current control state with the information of the control state one game before, and if there is a change in the control state, stores the game information to that effect. Also, for example, the sub CPU 201 compares the information of the current mode (for example, normal mode or specific mode) with the information of the mode one game before, and if there is a change in the mode, stores game information to that effect.

次いで、サブCPU201は、更新した遊技情報に基づいて、演出決定タイミングであるか否かを判別する(S1162)。すなわち、サブCPU201は、例えば、図31~図55を用いて説明した、演出制御に関する抽籤(あるいは、決定)を行うタイミングであるか否かを判別する。S1162において、サブCPU201が、演出決定タイミングであると判別したとき(S1162がYES判定の場合)、サブCPU201は、演出決定処理を行う(S1163)。この処理では、サブCPU201は、上述した演出制御に関する各種の抽籤(あるいは、決定)を行い、その結果に応じた演出データを登録する。
そして、S1163の処理後、サブCPU201は、演出制御処理を終了する。
Next, the sub CPU 201 determines whether or not it is the effect determination timing based on the updated game information (S1162). That is, the sub CPU 201 determines whether or not it is time to perform the lottery (or determination) regarding the effect control, which has been described with reference to FIGS. 31 to 55, for example. In S1162, when the sub CPU 201 determines that it is the effect determination timing (if determined as YES in S1162), the sub CPU 201 performs effect determination processing (S1163). In this process, the sub CPU 201 performs various lotteries (or determinations) regarding the above-described effect control, and registers effect data according to the results.
After the process of S1163, the sub CPU 201 ends the effect control process.

一方、S1162において、サブCPU201が、演出決定タイミングでないと判別したとき(S1162がNO判定の場合)、サブCPU201は、登録されている演出データに基づいて、演出実行タイミングであるか否かを判別する(S1164)。S1164において、サブCPU201が、演出実行タイミングであると判別したとき(S1164がYES判定の場合)、サブCPU201は、演出実行処理を行う(S1165)。この処理では、サブCPU201は、登録されている演出データ(すなわち、決定された演出)にしたがって各種演出装置による演出の実行を制御する。そして、S1165の処理後、サブCPU201は、演出制御処理を終了する。また、S1164において、サブCPU201が、演出実行タイミングでないと判別したとき(S1164がNO判定の場合)にも、サブCPU201は、演出制御処理を終了する。 On the other hand, when the sub CPU 201 determines in S1162 that it is not the production decision timing (if the determination in S1162 is NO), the sub CPU 201 determines whether it is the production execution timing based on the registered production data. (S1164). In S1164, when the sub CPU 201 determines that it is the effect execution timing (if determined as YES in S1164), the sub CPU 201 performs effect execution processing (S1165). In this process, the sub CPU 201 controls execution of effects by various effect devices according to the registered effect data (that is, the determined effect). After the process of S1165, the sub CPU 201 ends the effect control process. Also, when the sub CPU 201 determines in S1164 that it is not the production execution timing (when S1164 determines NO), the sub CPU 201 ends the production control process.

ここまで、本実施形態に係る遊技機について説明した。そして、本実施形態からは、一例として、少なくとも以下に示すような技術的思想(すなわち、本実施形態に係る発明)が把握できる。もっとも、これらの技術的思想は、本実施形態に記載されたものに限定されず、種々の変更、変形を行うことができる。また、複数の技術的思想(その一部分、すなわち、本実施形態に係る発明の構成のうちの一部の構成を含む)を組み合わせて他の技術的思想とすることもできるし、或る技術的思想の一部を用いて他の技術的思想とすることもできる。また、或る技術的思想において、従属的に記載された技術的思想は、独立した技術的思想とすることもできるし、他の技術的思想において従属させることもできる。 So far, the gaming machine according to the present embodiment has been described. From this embodiment, as an example, at least the following technical idea (that is, the invention according to this embodiment) can be grasped. However, these technical ideas are not limited to those described in this embodiment, and various changes and modifications can be made. In addition, it is possible to combine a plurality of technical ideas (a part thereof, that is, including a part of the configuration of the configuration of the invention according to the present embodiment) into another technical idea. A part of the idea can be used as another technical idea. In addition, a technical idea described as dependent on a certain technical idea can be an independent technical idea, or can be dependent on another technical idea.

なお、本実施形態では、遊技機としてパチスロを例に挙げて説明しているが、これは本実施形態に係る発明を限定することを意図したものではない。例えば、本実施形態で説明した、停止操作が行われた場合のリール制御に係る構成や設定変更及び確認に係る構成などパチスロ特有の構成を有する場合を除き、本実施形態に係る発明は全て、「パチンコ」と呼ばれる遊技機にも適用可能である。例えば、チェックサムの生成及び判定処理、メインCPU101専用命令コードを使用した各種処理(Qレジスタを用いたアドレスの指定処理、ソフトタイマーの更新処理、7セグLED駆動処理、通信データの生成格納処理等)、規定外ROM領域及び規定外RAM領域を使用した各種処理などの特徴は、パチンコにおいても好適である。 In this embodiment, pachislot is used as an example of a gaming machine, but this is not intended to limit the invention according to this embodiment. For example, except for the case of having a configuration peculiar to pachislot, such as a configuration related to reel control and a configuration related to setting change and confirmation when a stop operation is performed, as described in this embodiment, the invention according to this embodiment is all It can also be applied to a game machine called "Pachinko". For example, checksum generation and determination processing, various processing using the main CPU 101 dedicated instruction code (address designation processing using the Q register, software timer update processing, 7-segment LED drive processing, communication data generation and storage processing, etc. ), various processing using the non-standard ROM area and non-standard RAM area, etc. are also suitable for pachinko.

すなわち、本実施形態に係る発明は、所定の変動開始条件が成立したこと(例えば、遊技球が始動領域を通過したこと)に基づいて、内部抽籤(当りか否かの決定)を行うとともに、可変表示を開始し(識別情報を変動表示し)、所定の変動終了条件が成立したこと(例えば、変動時間が終了したこと)に基づいて、可変表示を停止し(識別情報を停止表示し)、所定の表示結果が導出されたことに基づいて、特別遊技状態(当り遊技状態)に移行させることが可能なパチンコ、これらの遊技の進行を制御する遊技制御手段を備えるパチンコ、また、演出表示を行う演出表示手段と、演出表示手段を制御する演出表示制御手段と、を備え、演出表示手段に、可変表示に応じた装飾図柄の変動表示及び停止表示を行うとともに、その他の演出表示を行うパチンコに適用することができる。 That is, the invention according to the present embodiment performs an internal lottery (determines whether or not it is a hit) based on the establishment of a predetermined fluctuation start condition (for example, the game ball has passed through the start area), The variable display is started (the identification information is variably displayed), and the variable display is stopped (the identification information is stopped and displayed) when a predetermined variation end condition is met (for example, the variable time is over). , a pachinko machine capable of shifting to a special game state (win game state) based on the derivation of a predetermined display result, a pachinko machine equipped with game control means for controlling the progress of these games, and an effect display. and an effect display control means for controlling the effect display means, the effect display means performs variable display and stop display of decorative patterns according to the variable display, and performs other effect displays. It can be applied to pachinko.

また、同様に、遊技媒体として遊技球を用いるスロットマシン、遊技媒体を封入し遊技価値の付与を電子的に行う封入式遊技機、複数のメーカーで共通して利用及び管理可能な管理枠を用い、その管理枠に遊技盤を搭載可能な管理式遊技機と呼ばれる遊技機等、その他の遊技機にも適用することができる。 Similarly, slot machines that use game balls as game media, sealed game machines that enclose game media and electronically add game values, and management frameworks that can be used and managed in common by multiple manufacturers are used. , a game machine called a management type game machine in which a game board can be mounted in the management frame, and other game machines.

また、例えば、本実施形態において示した、メインCPU101、又はサブCPU201の制御により管理される各種のカウンタ及び各種のタイマーは、本実施形態に係る発明の趣旨を逸脱しない範囲において、その管理態様を適宜変更することができる。例えば、「加算」により管理される各種のカウンタ及び各種のタイマーは、「減算」により管理されることとしてもよいし、「減算」により管理される各種のカウンタ及び各種のタイマーは、「加算」により管理されることとしてもよい。この場合、例えば、「~以上」であるか否かの判別は、「~以下」であるか否かの判別と読み替え、「~を超える」か否かの判別は、「~未満」か否かの判別と読み替え、所定の値となったか否かの判別は、「0」となったか否かの判別と読み替えるものとする。 Further, for example, the various counters and various timers managed by the control of the main CPU 101 or the sub CPU 201 shown in the present embodiment can be managed in any manner within the scope of the invention according to the present embodiment. It can be changed as appropriate. For example, various counters and various timers managed by "addition" may be managed by "subtraction", and various counters and various timers managed by "subtraction" may be managed by "addition". It may be managed by In this case, for example, the determination of whether it is "more than" is read as the determination of "less than", and the determination of whether it is "greater than" is read as whether it is "less than". The determination of whether or not the value has reached a predetermined value is read as the determination of whether or not the value has become "0".

また、例えば、本実施形態において示した、メインCPU101の制御により管理される各種のカウンタ、各種のフラグ及び各種のタイマー等の各種のデータは、本実施形態に係る発明の趣旨を逸脱しない範囲において、サブCPU201の制御により管理されることとしてもよく、サブCPU201の制御により管理される各種のデータは、本実施形態に係る発明の趣旨を逸脱しない範囲において、メインCPU101の制御により管理されることとしてもよい。 Further, for example, various data such as various counters, various flags, and various timers managed by the control of the main CPU 101 shown in this embodiment can be used without departing from the gist of the invention according to this embodiment. , may be managed under the control of the sub CPU 201, and various data managed under the control of the sub CPU 201 may be managed under the control of the main CPU 101 within the scope of the invention according to the present embodiment. may be

また、例えば、本実施形態において示した、メインCPU101の制御により管理される各種の遊技状態及び各種の制御状態等の内部的な状態は、本実施形態に係る発明の趣旨を逸脱しない範囲において、サブCPU201の制御により管理されることとしてもよく、サブCPU201の制御により管理される各種の演出に関する状態は、本実施形態に係る発明の趣旨を逸脱しない範囲において、メインCPU101の制御により管理されることとしてもよい。 Further, for example, the internal states such as various game states and various control states managed by the control of the main CPU 101 shown in this embodiment are within the scope of the invention according to this embodiment. It may be managed by the control of the sub CPU 201, and the states related to various effects managed by the control of the sub CPU 201 are managed by the control of the main CPU 101 within the scope of the invention according to the present embodiment. You can do it.

[RUSH状態における遊技性]
本実施形態のパチスロ1では、複数の異なる契機によって報知期間の付与(例えば、保障報知期間の付与、及び追加報知期間の付与)が行われ、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、RUSH状態)において、報知期間であれば、特定の報知が行われることに応じて、当該権利が付与されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。
[Playability in RUSH state]
In the pachi-slot machine 1 of the present embodiment, a notice period is given by a plurality of different triggers (for example, a security notice period is given and an additional notice period is given). is granted in a specific state (for example, RUSH state), the right is granted in response to a specific notification during the notification period. Therefore, it is possible to diversify the game characteristics related to the continuation of the advantageous state, and to improve the amusement of the game.

また、本実施形態のパチスロ1では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、特別RUSH状態)において、特定役(例えば、RT4における「7リプ」)に当籤したときに、報知期間であれば、特定の報知が行われることに応じて、当該権利が付与される一方、報知期間でなければ、特定の報知が行われずに特定状態が終了するが、報知期間でなくとも、所定役(例えば、RT4における「7リプ」以外)に当籤した場合には、特定状態が継続する。そして、特定状態が所定期間(例えば、9ゲーム間)継続した場合には、別途当該権利が付与されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 In addition, in the pachislot 1 of the present embodiment, in a specific state (for example, special RUSH state) in which the right regarding the gaming period in an advantageous state (for example, ART state) can be granted, a specific role (for example, "7 RIP" in RT4) If it is during the notification period, the right will be granted in response to the specific notification being made, but if it is not during the notification period, the specific state will end without the specific notification being performed. , Even if it is not the notification period, if a predetermined combination (for example, other than "7 RIP" in RT4) is won, the specific state continues. Then, when the specific state continues for a predetermined period of time (for example, nine games), the right is granted separately. Therefore, it is possible to diversify the playability related to the continuation of the advantageous state, and to improve the amusement of the game.

また、本実施形態のパチスロ1では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、特別RUSH状態)において、特定役(例えば、RT4における「7リプ」)に当籤したときに、報知期間であれば、特定の報知が行われることに応じて、当該権利が付与される一方、報知期間でなければ、特定の報知が行われずに特定状態が終了するが、報知期間でなくとも、所定役(例えば、RT4における「7リプ」以外)に当籤した場合には、特定状態が継続する。そして、特定状態が所定期間(例えば、9ゲーム間)継続した場合には、別途当該権利が付与されるように構成されている。また、特定状態が所定期間継続せずに終了した場合であっても、その中途の継続期間が次回の特定状態まで保持され、次回の特定状態では、保持された中途の継続期間から所定期間が再開されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 In addition, in the pachislot 1 of the present embodiment, in a specific state (for example, special RUSH state) in which the right regarding the gaming period in an advantageous state (for example, ART state) can be granted, a specific role (for example, "7 RIP" in RT4) If it is during the notification period, the right will be granted in response to the specific notification being made, but if it is not during the notification period, the specific state will end without the specific notification being performed. , even if it is not the notification period, if a predetermined combination (for example, other than "7 reply" in RT4) is won, the specific state continues. Then, when the specific state continues for a predetermined period of time (for example, nine games), the right is granted separately. In addition, even if the specific state ends without continuing for a predetermined period, the intermediate duration is retained until the next specific state, and in the next specific state, the predetermined period from the retained intermediate continuation period. configured to resume. Therefore, it is possible to diversify the game characteristics related to the continuation of the advantageous state, and to improve the amusement of the game.

また、本実施形態のパチスロ1では、特定状態が所定期間継続する毎に、遊技期間に関する権利が付与されるように構成されていることから、特定状態が継続した期間に応じて、複数の権利が付与される場合がある。すなわち、報知期間でなくとも、例えば、所定役が当籤し続けて特定状態が継続し続けた場合には、多くの当該権利を得ることができる場合がある。したがって、特定状態における権利付与の期待感をさらに向上させることができる。 Further, in the pachi-slot machine 1 of the present embodiment, each time the specific state continues for a predetermined period, a right related to the game period is granted. may be given. That is, even if it is not the notification period, for example, if the predetermined combination continues to be won and the specific state continues, there are cases where many rights can be obtained. Therefore, it is possible to further improve the expectation of the granting of rights in the specific state.

なお、特定状態(RUSH状態)において付与可能な有利状態の遊技期間に関する権利(ART期間に関する権利)は、上述したものに限られず、その他直接的又は間接的に有利状態の遊技期間を適宜延長し得る特典全てを適用することができる。また、特定状態において付与可能な当該権利の一部又は全部を、有利状態の遊技期間に関しないが遊技者にとって有益となり得る権利(特典)とすることもできる。 In addition, the right related to the advantageous state gaming period (right related to the ART period) that can be granted in the specific state (RUSH state) is not limited to the above-mentioned, and other directly or indirectly extending the advantageous state gaming period appropriately. You can apply all the benefits you get. Also, some or all of the rights that can be granted in a specific state can be rights (privileges) that are not related to the playing period of the advantageous state but can be beneficial to the player.

また、特定状態における報知期間は、特定の手順が実際に報知される回数であってもよいし、特定の手順が報知され得る遊技回数であってもよいし、特定の手順が報知され得る時間であってもよい。また、特定状態における所定期間(本実施形態では、9ゲーム)は、特定役(本実施形態では、当籤番号「25」~「36」、すなわち、RT4における「7リプ」)に当籤した遊技を除いて計数されるようにしてもよい。この場合、所定期間は、報知期間の平均付与期間や、特定役と特定役以外の内部当籤役との当籤確率の比率などを比較考量して、適宜設定すればよい。 Further, the notification period in the specific state may be the number of times the specific procedure is actually notified, the number of times the specific procedure may be notified, or the time during which the specific procedure may be notified. may be In addition, for a predetermined period of time (9 games in this embodiment) in a specific state, a game that wins a specific combination (winning numbers "25" to "36" in this embodiment, that is, "7 Rip" in RT4) is played. You may make it count except. In this case, the predetermined period may be appropriately set by comparing the average grant period of the notification period, the winning probability ratio between the special combination and the internal winning combination other than the special combination, and the like.

すなわち、これらの技術的思想は、有利状態の価値(例えば、有利状態の遊技期間)を決定可能な特定状態(RUSH状態)において、複数の要素(図42及び図43参照)に基づいて、決定される有利状態の価値を変動させ得るようにして、有利状態の継続に関する遊技性を多彩なものとすることができる形態全てを包含するものである。 That is, these technical ideas are determined based on a plurality of factors (see FIGS. 42 and 43) in a specific state (RUSH state) in which the value of an advantageous state (for example, the game period of an advantageous state) can be determined. It includes all forms that can vary the value of the advantageous state that is obtained, and that can diversify the game characteristics related to the continuation of the advantageous state.

[通常状態における遊技性]
本実施形態のパチスロ1では、遊技者にとって有利な有利状態(例えば、ART状態)に関する複数の抽籤状態(例えば、通常モード)の移行制御が優遇される優遇状態(例えば、特定モード)に制御される場合があり、また、この優遇状態では、抽籤状態の移行制御が優遇されるのみならず、非優遇状態(例えば、非特定モード)と同様に、現在の抽籤状態に基づいて、有利状態が付与されるか否かが決定されるように構成されている。したがって、有利状態に関する複数の抽籤状態を有する遊技機において、その遊技の興趣を向上させることができる。
[Playability in normal state]
In the pachi-slot machine 1 of the present embodiment, transition control of a plurality of lottery states (eg, normal mode) relating to an advantageous state (eg, ART state) advantageous to the player is controlled to a preferential treatment state (eg, specific mode). In addition, in this preferential state, not only is the transition control of the lottery state preferential, but similar to the non-preferential state (for example, non-specific mode), the advantageous state is changed based on the current lottery state. It is configured to determine whether or not it is granted. Therefore, in a gaming machine having a plurality of lottery states related to advantageous states, it is possible to improve the interest in the game.

また、本実施形態のパチスロ1では、遊技者にとって有利な有利状態(例えば、ART状態)に関する複数の抽籤状態(例えば、通常モード)の移行制御が優遇される優遇状態(例えば、特定モード)に制御される場合があり、また、この優遇状態では、抽籤状態の移行制御が優遇されるのみならず、非優遇状態(例えば、非特定モード)と同様に、現在の抽籤状態に基づいて、有利状態が付与されるか否かが決定されるように構成されている。そして、下位抽籤状態(例えば、通常モード「0」~「2」)では、特定役(例えば、「F_RB」)に当籤しなければ有利状態は付与されないが、上位抽籤状態(例えば、通常モード「3」及び「4」)では、特定役に当籤しなくとも有利状態が付与される場合があるように構成されている。したがって、有利状態に関する複数の抽籤状態を有する遊技機において、その遊技の興趣を向上させることができる。 Further, in the pachi-slot 1 of the present embodiment, a preferential state (eg, a specific mode) in which transition control of a plurality of lottery states (eg, normal mode) relating to an advantageous state (eg, ART state) advantageous to the player is preferentially treated. Also, in this favored state, not only is the lottery state transition control favored, but similar to the non-favored state (e.g., non-specific mode), the advantageous state is based on the current lottery state. It is configured to determine whether a state is granted or not. In the lower lottery state (for example, normal mode "0" to "2"), an advantageous state is not granted unless a specific role (for example, "F_RB") is won, but in the higher lottery state (for example, normal mode " 3' and '4') are configured so that an advantageous state may be given even if a special combination is not won. Therefore, in a gaming machine having a plurality of lottery states related to advantageous states, it is possible to improve the interest of the game.

また、本実施形態のパチスロ1では、遊技者にとって有利な有利状態(例えば、ART状態)に関する複数の抽籤状態(例えば、通常モード)の移行制御が優遇される優遇状態(例えば、特定モード)に制御される場合があり、また、この優遇状態では、抽籤状態の移行制御が優遇されるのみならず、非優遇状態(例えば、非特定モード)と同様に、現在の抽籤状態に基づいて、有利状態が付与されるか否かが決定されるように構成されている。そして、優遇状態では、抽籤状態がより有利となる場合はあるが、より不利となる場合はないように構成されている。したがって、有利状態に関する複数の抽籤状態を有する遊技機において、その遊技の興趣を向上させることができる。 Further, in the pachi-slot 1 of the present embodiment, a preferential state (eg, a specific mode) in which transition control of a plurality of lottery states (eg, normal mode) relating to an advantageous state (eg, ART state) advantageous to the player is preferentially treated. Also, in this favored state, not only is the lottery state transition control favored, but similar to the non-favored state (e.g., non-specific mode), the advantageous state is based on the current lottery state. It is configured to determine whether a state is granted or not. In the preferential state, the lottery state may be more advantageous, but not more disadvantageous. Therefore, in a gaming machine having a plurality of lottery states related to advantageous states, it is possible to improve the interest of the game.

また、本実施形態のパチスロ1では、非優遇状態において、抽籤状態の移行制御が行われない場合に、優遇状態に移行させるか否かが決定されるように構成されている。したがって、抽籤状態が移行しない場合であっても、それによって遊技の興趣が低下してしまうことを抑制することができる。 In addition, the pachi-slot machine 1 of the present embodiment is configured to determine whether or not to transition to the preferential state when the lottery state transition control is not performed in the non-preferred state. Therefore, even if the lottery state does not change, it is possible to prevent the game from becoming less interesting.

なお、本実施形態では、優遇状態を通常状態におけるモードの1つとして説明しているが、制御状態(あるいは、遊技状態)として優遇状態を設けるようにしてもよい。また、優遇状態が開始する条件は上述したものに限られず、適宜設定することができる。例えば、特定役に当籤したとき、特定役が成立したとき、あるいは、特定のロック演出が実行されるときに優遇状態を開始させるものとしてもよい。また、優遇状態が終了する条件も上述したものに限られず、適宜設定することができる。例えば、特定役に当籤したとき、特定役が成立したとき、あるいは、特定のロック演出が実行されるときに優遇状態を終了させるものとしてもよい。また、有利状態が付与されることが決定されるまで優遇状態を継続させるものとしてもよい。 In this embodiment, the preferential state is explained as one mode in the normal state, but the preferential state may be provided as a control state (or game state). Also, the conditions for starting the preferential treatment state are not limited to those described above, and can be set as appropriate. For example, the preferential treatment may be started when a specific combination is won, when a specific combination is established, or when a specific lock effect is executed. Moreover, the conditions for ending the preferential treatment are not limited to those described above, and can be set as appropriate. For example, the preferential treatment state may be terminated when a specific combination is won, when a specific combination is established, or when a specific lock effect is executed. Alternatively, the preferential treatment may be continued until it is determined that the advantage status is to be granted.

また、優遇状態において優遇される対象は、通常モードの移行に限られない。例えば、RUSH当籤となる確率を直接的に優遇するものであってもよい。また、例えば、RUSH当籤となったときに、RUSH種別としてより有利なものが選択される確率を優遇するものであってもよい。 In addition, the target of preferential treatment in the preferential state is not limited to transition to the normal mode. For example, it may directly give preferential treatment to the probability of RUSH winning. Further, for example, when the RUSH winning is achieved, the probability that a more advantageous RUSH type is selected may be preferentially treated.

すなわち、これらの技術的思想は、通常状態における何らかの抽籤に関し、その当籤確率(あるいは、非当籤確率)が通常よりも優遇される優遇状態を設け、この優遇状態を所定の開始条件にしたがって開始させ、所定の終了条件にしたがって終了させるようにすることで、通常状態における興趣を高め、また、有利状態よりも不利な通常状態における期待感を維持することができる形態全てを包含するものである。 That is, these technical ideas relate to some kind of lottery in a normal state, and provide a preferential state in which the winning probability (or non-winning probability) is treated more favorably than usual, and start this preferential state according to a predetermined start condition. , and end according to a predetermined end condition to increase interest in a normal state and to maintain a sense of expectation in a normal state that is more disadvantageous than an advantageous state.

[バトル状態における遊技性]
本実施形態のパチスロ1では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイント以上となった場合に当該権利が付与されるとともに、規定ポイント以上のどの範囲内であるかに応じて当該権利の付与に関する有利度合いが異なる場合がある。具体的には、付与されたポイントが、第2の値(例えば、「15」)以上となった場合には、第1の値(例えば、「10」)以上かつ第2の値未満となった場合よりも、当該権利の付与に関する有利度合いが高まるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。
[Playability in battle state]
In the pachi-slot machine 1 of the present embodiment, in a specific state (eg, battle state) in which the rights related to the gaming period in an advantageous state (eg, ART state) can be granted, points awarded within a predetermined period (eg, 8 games) The right is granted when the specified points or more are reached, and the degree of advantage in granting the right may differ depending on the range of the specified points or more. Specifically, when the awarded points are equal to or greater than a second value (eg, "15"), they are equal to or greater than the first value (eg, "10") and less than the second value. It is structured so that the degree of advantage in granting the right is higher than in the case where the right is granted. Therefore, it is possible to diversify the game characteristics related to the continuation of the advantageous state, and to improve the amusement of the game.

また、本実施形態のパチスロ1では、付与されたポイントが規定ポイント以上のどの範囲内であるかに応じて、権利付与に関する有利度合いが異なる場合はあるものの、規定ポイント以上となった場合には当該権利が必ず付与されるように構成されている。したがって、遊技者の権利付与に対する期待感を損なうことなく、特定状態における遊技性を多彩なものとすることができる。 In addition, in the pachislot machine 1 of the present embodiment, although the degree of advantage in granting rights may differ depending on the range of points awarded above the specified points, if the points are equal to or above the specified points It is structured so that the right is always granted. Therefore, it is possible to provide a variety of playability in the specific state without impairing the player's expectation for the granting of rights.

また、本実施形態のパチスロ1では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイント以上となった場合に当該権利が付与されるとともに、規定ポイント以上のどの範囲内であるかに応じて当該権利の付与に関する有利度合いが異なる場合がある。具体的には、所定期間が終了するときに、付与されているポイントが、第3の値(例えば、「20」)以上となっている場合には、第3の値未満となっている場合よりも、当該権利の付与に関する有利度合いが高まるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 Further, in the pachi-slot 1 of the present embodiment, in a specific state (for example, battle state) in which the right regarding the gaming period in an advantageous state (for example, ART state) can be granted, within a predetermined period (for example, 8 games) The right is granted when the points are equal to or higher than the specified points, and the degree of advantage in granting the right may differ depending on the range of the specified points or higher. Specifically, when the given points are equal to or greater than a third value (for example, "20") at the end of the predetermined period, the points are less than the third value. It is configured so that the degree of advantage in granting the right is higher than in the case of Therefore, it is possible to diversify the playability related to the continuation of the advantageous state, and to improve the amusement of the game.

また、本実施形態のパチスロ1では、付与されたポイントが規定ポイント以上のどの範囲内であるかに応じて、権利付与に関する有利度合いが順次高まるように構成されている。したがって、特定状態における権利付与に関する期待感を順次高めることができ、遊技の興趣を向上させることができる。 Moreover, the pachi-slot machine 1 of the present embodiment is configured such that the degree of advantage in granting rights increases in accordance with the extent to which the awarded points are greater than or equal to the specified points. Therefore, it is possible to gradually increase the expectation for the granting of the right in the specific state, and to improve the interest of the game.

また、本実施形態のパチスロ1では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイント以上となった場合に当該権利が付与されるとともに、規定ポイント以上のどの範囲内であるかに応じて当該権利の付与に関する有利度合いが異なる場合がある。また、特定状態では、ポイントが付与されやすい遊技(例えば、ダメージ期待度「高」)であるか、ポイントが付与されにくい遊技(例えば、ダメージ期待度「低」)であるかかが予め決定され、そのいずれの遊技であるかが報知されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 Further, in the pachi-slot 1 of the present embodiment, in a specific state (for example, battle state) in which the right regarding the gaming period in an advantageous state (for example, ART state) can be granted, within a predetermined period (for example, 8 games) The right is granted when the points are equal to or higher than the specified points, and the degree of advantage in granting the right may differ depending on the range of the specified points or higher. In addition, in the specific state, it is determined in advance whether the game is a game in which points are likely to be awarded (for example, damage expectation "high") or a game in which points are difficult to be awarded (for example, damage expectation is "low"). , is configured to notify which game it is. Therefore, it is possible to diversify the playability related to the continuation of the advantageous state, and to improve the amusement of the game.

また、本実施形態のパチスロ1では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイントとなった場合には、当該権利が付与される一方、付与されたポイントが規定ポイントとならなかった場合には、当該権利は付与されないが、この場合、第2特定状態(例えば、「特殊パターン」)であれば、付与されたポイントが次回以降の特定状態に持ち越されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 Further, in the pachi-slot 1 of the present embodiment, in a specific state (for example, battle state) in which the right regarding the gaming period in an advantageous state (for example, ART state) can be granted, within a predetermined period (for example, 8 games) If the points become the stipulated points, the rights are granted. , “special pattern”), the given points are carried over to the next specific state. Therefore, it is possible to diversify the playability related to the continuation of the advantageous state, and to improve the amusement of the game.

また、本実施形態のパチスロ1では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイントとなった場合には、当該権利が付与される一方、付与されたポイントが規定ポイントとならなかった場合には、当該権利は付与されないが、この場合、第2特定状態(例えば、「特殊パターン」)であれば、次に特定状態を開始するときに、第2特定状態が前回の続きから行えるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 Further, in the pachi-slot 1 of the present embodiment, in a specific state (for example, battle state) in which the right regarding the gaming period in an advantageous state (for example, ART state) can be granted, within a predetermined period (for example, 8 games) If the points become the stipulated points, the rights are granted. , "special pattern"), the second specific state can be continued from the last time when the specific state is started next time. Therefore, it is possible to diversify the playability related to the continuation of the advantageous state, and to improve the amusement of the game.

また、本実施形態のパチスロ1では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイント以上となった場合には、当該権利が付与される一方、付与されたポイントが規定ポイントとならなかった場合には、当該権利は付与されないが、この場合、第2特定状態(例えば、「特殊パターン」)であれば、付与されたポイントが次回以降の特定状態に持ち越されるように構成されている。そして、特定状態では、付与されたポイントが多いほど、より有利な内容の当該権利が付与され得るように構成されている。すなわち、一旦、特定状態において当該権利が付与されなかった場合であっても、付与されたポイントが持ち越されていれば、次回以降の特定状態では、より有利な内容の当該権利が付与される期待度が高まることになる。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 Further, in the pachi-slot 1 of the present embodiment, in a specific state (for example, battle state) in which the right regarding the gaming period in an advantageous state (for example, ART state) can be granted, within a predetermined period (for example, 8 games) If the points are equal to or higher than the specified points, the rights are granted, but if the points granted are not the specified points, the rights are not granted, but in this case, the second specific state ( For example, if it is a "special pattern"), the given points are carried over to the next specific state. In the specific state, the more points given, the more advantageous the right can be given. In other words, even if the right is not granted in a specific state once, if the granted points are carried over, it is expected that the right will be granted with a more advantageous content in the next and subsequent specific states. degree will increase. Therefore, it is possible to diversify the playability related to the continuation of the advantageous state, and to improve the amusement of the game.

なお、本実施形態では、バトル状態において、ポイント(得点、点数、その他特典付与の可能性を示す全てのパラメータを含む)を集め、規定ポイント以上となった場合に、有利状態(例えば、ART状態)の遊技期間に関する権利(例えば、ART期間、スフィア、RUSHストック)が付与されるようになっているが、ポイントを集める(ポイントが付与される)手法は、これに限られない。例えば、バトル状態において、初期ポイントから付与ポイントを減算していき、負の値以下となった場合に、当該権利が付与されるようにしてもよいし、バトル状態において、課題(例えば、8ゲーム以内にチャンスリプを成立させる、8ゲーム以内にMBを当籤させる、など)を提示し、提示された課題をクリアできた場合に、その課題の難易度に応じて当該権利が付与されるようにしてもよい。 In this embodiment, in the battle state, points (scores, points, and other parameters indicating the possibility of granting other benefits) are collected, and when the specified points or more are reached, an advantageous state (for example, ART state ) (for example, ART period, Sphere, RUSH stock) are granted, but the method of collecting points (giving points) is not limited to this. For example, in the battle state, the given points may be subtracted from the initial points, and if the value is less than a negative value, the right may be granted. Establish a chance slip within 8 games, win an MB within 8 games, etc.), and if you can clear the presented task, the right will be granted according to the difficulty of the task. may

また、本実施形態では、バトル状態は、原則として、予め定められた期間(8ゲーム)継続するものとなっているが、バトル状態を継続させるか否かの手法はこれに限られない。例えば、バトル状態において、ポイントを付与するかわりに、バトル状態の遊技期間を付与するものとし(もっとも、保障期間として、例えば、3ゲームは別途付与される)、バトル状態の遊技期間が付与され、バトル状態の遊技期間が延長された結果、規定期間(例えば、10ゲーム)以上にわたってバトル状態が継続した場合に、バトル状態が継続した期間に応じて当該権利が付与されるようにしてもよい。この場合、所定期間の最大値を20ゲーム(本実施形態における、20ポイントに相当)とし、所定期間が最大値となった場合には、最も有利な特典が付与され得るようにすればよい。また、バトル状態が「特殊パターン」であるときには、このバトル状態中のゲーム数が持ち越されるようにすればよい。このようにすれば、バトル状態においても遊技者にとって有利な停止操作の手順が報知されることから、実質的に有利状態に延長をも行うことができ、さらに遊技性を多様なものとすることができる。 In addition, in this embodiment, the battle state continues for a predetermined period (eight games) in principle, but the method of determining whether to continue the battle state is not limited to this. For example, in the battle state, instead of giving points, the game period in the battle state is given (however, as a guarantee period, for example, 3 games are given separately), the game period in the battle state is given, When the game period of the battle state is extended and the battle state continues for a prescribed period (for example, 10 games) or longer, the right may be granted according to the period during which the battle state continues. In this case, the maximum value for the predetermined period is set to 20 games (equivalent to 20 points in this embodiment), and when the predetermined period reaches the maximum value, the most advantageous privilege may be granted. Also, when the battle state is a "special pattern", the number of games played during this battle state may be carried over. In this way, even in a battle state, the procedure of the stop operation that is advantageous for the player is notified, so that the state can be substantially extended to an advantageous state, and furthermore, the game property is diversified. can be done.

また、特定状態(バトル状態)において付与可能な有利状態の遊技期間に関する権利(ART期間に関する権利)は、上述したものに限られず、その他直接的又は間接的に有利状態の遊技期間を適宜延長し得る特典全てを適用することができる。また、特定状態において付与可能な当該権利の一部又は全部を、有利状態の遊技期間に関しないが遊技者にとって有益となり得る権利(特典)とすることもできる。 In addition, the rights related to the game period in an advantageous state that can be granted in a specific state (battle state) (rights related to the ART period) are not limited to the above, You can apply all the benefits you get. Also, some or all of the rights that can be granted in a specific state can be rights (privileges) that are not related to the playing period of the advantageous state but can be beneficial to the player.

すなわち、これらの技術的思想は、有利状態の価値(例えば、有利状態の遊技期間)を決定可能な特定状態(バトル状態)において、所定の条件を達成したか否か(例えば、規定ポイント以上となったか否か)、及びその達成度合い(付与ポイント数)に応じて、決定される有利状態の価値を変動させ得るようにして、有利状態の継続に関する遊技性を多彩なものとすることができる形態全てを包含するものである。 That is, these technical ideas are based on whether or not a predetermined condition is achieved (for example, a specified point or more) in a specific state (battle state) in which the value of the advantageous state (for example, the game period of the advantageous state) can be determined. or not) and the degree of achievement (the number of points granted), the value of the determined advantageous state can be varied, thereby making it possible to diversify the game characteristics related to the continuation of the advantageous state. All forms are included.

[ART状態における遊技性]
本実施形態のパチスロ1では、有利状態(例えば、ART状態)の遊技期間に関する権利として、有利状態の遊技期間を延長するか否かの抽籤が行われ得る第1の権利(例えば、下位特典であるCZストック)と、有利状態の遊技期間を延長することを決定する第2の権利(例えば、上位特典であるRUSHストック)とがあり、第1の権利数が所定数(例えば、3つ)となった場合に、第2の権利が付与されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。
[Playability in ART state]
In the pachi-slot 1 of the present embodiment, as a right related to the gaming period in an advantageous state (for example, ART state), a first right (for example, a lower privilege) that can be drawn by lottery as to whether or not to extend the gaming period in an advantageous state a certain CZ stock), and a second right (for example, RUSH stock, which is a higher privilege) that decides to extend the gaming period in an advantageous state, and the number of the first right is a predetermined number (for example, three) It is configured such that the second right is granted when Therefore, it is possible to diversify the playability related to the continuation of the advantageous state, and to improve the amusement of the game.

また、本実施形態のパチスロ1では、有利状態(例えば、ART状態)の遊技期間に関する権利として、有利状態の遊技期間を延長するか否かの抽籤が行われ得る第1の権利(例えば、下位特典であるCZストック)と、有利状態の遊技期間を延長することを決定する第2の権利(例えば、上位特典であるRUSHストック)とがあり、第1の権利数が所定数(例えば、3つ)となった場合、及び他の付与条件を満たした場合に、第2の権利が付与されるが、このとき、遊技者には第1の権利数が所定数増加したことが報知されるように構成されている。すなわち、上位特典が付与された場合であっても、それを下位特典に変換して報知するようになっている。したがって、有利状態の継続に関する遊技性を多彩なものすることができ、遊技の興趣を向上させることができる。また、遊技性に基づく特典付与の法則性を利用して、興趣の高い報知を行うことができる。 In addition, in the pachi-slot machine 1 of the present embodiment, as a right relating to the gaming period in an advantageous state (for example, ART state), there is a first right (for example, a low-level CZ stock, which is a privilege), and a second right (for example, RUSH stock, which is a higher privilege) to decide to extend the gaming period in an advantageous state, and the first right number is a predetermined number (for example, 3 ), and when other granting conditions are met, the second right is granted, but at this time, the player is notified that the number of first rights has increased by a predetermined number. is configured as In other words, even if a higher privilege is granted, it is converted into a lower privilege and notified. Therefore, it is possible to diversify the game characteristics related to the continuation of the advantageous state, and to improve the amusement of the game. In addition, it is possible to make a highly interesting notification by using the rule of granting a privilege based on the playability.

また、本実施形態のパチスロ1では、有利状態(例えば、ART状態)の遊技期間に関する権利として、有利状態の遊技期間を延長するか否かの抽籤が行われ得る第1の権利(例えば、下位特典であるCZストック)と、有利状態の遊技期間を延長することを決定する第2の権利(例えば、上位特典であるRUSHストック)とがあり、第1の権利数が所定数(例えば、3つ)となった場合に、第2の権利が付与される。そして、有利状態では、第1の権利数が報知されるように構成されている。すなわち、上位特典に変換され得る下位特典の数が遊技者に示されるようになっている。したがって、有利状態の継続に関する遊技性を多彩なものすることができ、遊技の興趣を向上させることができる。また、遊技性に基づく特典付与の法則性を利用して、興趣の高い報知を行うことができる。 In addition, in the pachi-slot machine 1 of the present embodiment, as a right relating to the gaming period in an advantageous state (for example, ART state), there is a first right (for example, a low-level CZ stock, which is a privilege), and a second right (for example, RUSH stock, which is a higher privilege) to decide to extend the gaming period in an advantageous state, and the first right number is a predetermined number (for example, 3 ), a second right is granted. Then, in an advantageous state, the first right number is notified. That is, the player is shown the number of low-level benefits that can be converted into high-level benefits. Therefore, it is possible to diversify the game characteristics related to the continuation of the advantageous state, and to improve the amusement of the game. In addition, it is possible to make a highly interesting notification by using the rule of granting a privilege based on the playability.

また、本実施形態のパチスロ1では、第1の権利数が所定数にならずに、有利状態の遊技期間が経過した場合であっても、第1の権利数に応じた期間で、有利状態の引き戻し抽籤が行われるように構成されている。すなわち、第2の権利(上位特典)が付与されない場合であっても、付与された第1の権利(下位特典)が無駄となることがないようになっている。したがって、有利状態の遊技期間を延長することが決定されていない場合であっても、それによって遊技の興趣が低下してしまうことを抑制し、遊技者の期待感を維持することができる。 In addition, in the pachi-slot machine 1 of the present embodiment, even if the first number of rights does not reach the predetermined number and the gaming period of the advantageous state has passed, the player can continue to play in the advantageous state for a period corresponding to the first number of rights. is configured to perform a pull-back lottery. That is, even if the second right (higher privilege) is not granted, the granted first right (lower privilege) is not wasted. Therefore, even if it is not decided to extend the game period of the advantageous state, it is possible to prevent the interest of the game from being lowered and to maintain the expectation of the player.

なお、本実施形態では、少なくとも、ART状態、あるいはバトル状態において、第1の権利(下位特典)及び第2の特典(上位特典)が付与可能となっているが、これに限られず、その他の制御状態においても、第1の権利(下位特典)及び/又は第2の特典(上位特典)が付与可能としてもよい。例えば、通常状態において、ART状態と同様に第1の権利(下位特典)を付与可能とした場合、通常状態において第1の権利数が所定数(例えば、3つ)となったときに第2の権利(上位特典)を付与して、前兆状態に移行させるようにすればよい。このようにすれば、通常状態においても、第1の権利(下位特典)の付与度合いによって期待感を維持させ、遊技の興趣が低下してしまうことを抑制することができる。 In addition, in the present embodiment, at least in the ART state or battle state, the first right (lower privilege) and the second privilege (higher privilege) can be granted, but not limited to this, other Even in the controlled state, the first right (lower privilege) and/or the second privilege (higher privilege) may be granted. For example, in the normal state, if the first right (lower privilege) can be granted in the same way as in the ART state, when the number of first rights in the normal state reaches a predetermined number (for example, three), the second right right (upper privilege) to shift to the premonitory state. In this way, even in the normal state, it is possible to maintain the sense of anticipation by the granting degree of the first right (lower privilege), and to suppress the decline in interest in the game.

また、例えば、前兆状態、RUSH準備状態、及びRUSH状態のうち、いずれかの状態において、ART状態と同様に第1の権利(下位特典)を付与可能とした場合、その状態で第1の権利(下位特典)が付与されれば、それを引き継いでART状態を開始させることができる。また、第1の権利数が所定数(例えば、3つ)となって第2の権利(上位特典)が付与されれば、ART状態が延長されることが確定した状態でART状態を開始させることができる。それゆえ、ART状態が開始するときの期待感を変動させることができ、有利状態の継続に関する遊技性を多彩なものとすることができる。 Further, for example, in any of the precursor state, RUSH preparation state, and RUSH state, if the first right (lower privilege) can be granted in the same manner as in the ART state, the first right If (lower privilege) is granted, it can be taken over and the ART state can be started. Further, when the number of first rights reaches a predetermined number (for example, three) and the second right (upper privilege) is granted, the ART state is started in a state in which it is confirmed that the ART state is extended. be able to. Therefore, it is possible to change the expectation when the ART state starts, and it is possible to diversify the game characteristics related to the continuation of the advantageous state.

また、例えば、引き戻し状態において、ART状態と同様に第1の権利(下位特典)を付与可能とした場合、その状態で第1の権利(下位特典)が付与されれば、引き戻し状態を延長させることができる場合があり、また、第1の権利(下位特典)が消費される前に、第1の権利数が所定数(例えば、3つ)となって第2の権利(上位特典)が付与されれば、ART状態に復帰させることができる場合がある。それゆえ、引き戻し状態における遊技性を多彩なものとすることができるとともに、引き戻し状態における遊技の興趣を向上させることができる。 Also, for example, in the pullback state, if the first right (lower privilege) can be granted in the same way as in the ART state, if the first right (lower privilege) is granted in that state, the pullback state is extended. Also, before the first right (lower privilege) is consumed, the first right number reaches a predetermined number (for example, 3) and the second right (higher privilege) If granted, it may be possible to return to the ART state. Therefore, it is possible to make the game in the pulled-back state diversified, and to improve the interest of the game in the pulled-back state.

また、本実施形態では、第1の権利(下位特典)によって第2の権利(上位特典)が付与され得る第1の権利数は、予め定められた所定数(本実施形態では、3つ)となっているが、これに限られず、例えば、ART状態毎に変動させるようにしてもよい(この場合、パラメータとしてはRUSH種別を用いた抽籤を行えればよい)。 Further, in the present embodiment, the number of first rights to which the second right (higher privilege) can be granted by the first right (lower privilege) is a predetermined number (three in this embodiment). However, it is not limited to this, and for example, it may be varied for each ART state (in this case, lottery using RUSH type as a parameter may be performed).

また、本実施形態では、下位特典の一例を、有利状態の遊技期間を延長するか否かの抽籤が行われ得る権利とし、上位特典の一例を、有利状態の遊技期間を延長することを決定する権利としているが、これらの特典には、下位と上位の関係にあるその他の特典全てを適用することができる。 Further, in the present embodiment, an example of a lower privilege is the right to draw a lottery as to whether or not to extend the gaming period in an advantageous state, and an example of a higher privilege is determining to extend the gaming period in an advantageous state. However, these benefits may be applied to all other benefits in a subordinate and superior relationship.

すなわち、これらの技術的思想は、遊技者に付与される特典として、少なくとも、相対的に価値の低い特典(下位特典)と、相対的に価値の高い特典(上位特典)と、を有し、下位特典が上位特典に変換され得るようにすることで、その遊技性を多彩なものとすることができる形態全てを包含するものである。 That is, these technical ideas have at least relatively low-value benefits (low-level benefits) and relatively high-value benefits (high-level benefits) as benefits granted to players, It includes all forms that can diversify the game characteristics by enabling conversion of low-ranking benefits to high-ranking benefits.

また、これらの技術的思想は、遊技者に付与される特典として、少なくとも、相対的に価値の低い特典(下位特典)と、相対的に価値の高い特典(上位特典)と、を有し、上位特典が付与された場合に、下位特典に変換して報知され得るようにすることで、遊技性に基づく特典付与の法則性を利用して、興趣の高い報知を行うことができる形態全てを包含するものである。 In addition, these technical ideas have at least relatively low-value benefits (low-level benefits) and relatively high-value benefits (high-level benefits) as benefits given to players, When a high-level privilege is granted, it can be converted into a low-level privilege and notified, so that all forms in which highly interesting information can be performed using the rule of privilege grant based on game characteristics It includes.

また、これらの技術的思想は、下位特典が上位特典に変換され得るか否かにかかわらず、単に、上位特典が付与された場合に、下位特典に変換して報知され得るものであってもよい。すなわち、上位特典が付与された場合の報知そのものを、興趣の高いものとするための技術的思想であってもよい。 In addition, these technical ideas apply regardless of whether or not lower-level benefits can be converted into higher-level benefits, and even if high-level benefits can be converted into low-level benefits and announced. good. In other words, it may be a technical idea for making the notification itself when a higher privilege is given more interesting.

例えば、パチンコにおいて、例えば、ラウンド数が5ラウンドである大当り遊技状態(下位特典)と、ラウンド数が15ラウンドである大当り遊技状態(上位特典)とが設けられている場合であって、下位特典が付与される場合には「5R×1回」との報知を行い、上位特典が付与する場合には「5R×3回」との報知を行う。そして、この場合、確変遊技状態において付与された大当り遊技状態の累積は、「5R×○○回」として表示され得るようにすればよい。このようにすれば、確変遊技状態において獲得された遊技媒体数の概算を感得しやすくすることができるとともに、単に、各々の特典が付与された回数を表示するよりも興趣の高い報知を行うことができる。 For example, in pachinko, for example, a jackpot game state (lower privilege) in which the number of rounds is 5 and a jackpot game state (higher privilege) in which the number of rounds is 15 are provided, and a lower privilege is provided. is given, "5R x 1 time" is reported, and when a higher privilege is given, "5R x 3 times" is reported. In this case, the accumulation of the jackpot game state given in the variable probability game state may be displayed as "5R×○○ times". In this way, it is possible to easily perceive the rough calculation of the number of game media acquired in the variable probability game state, and at the same time, it is possible to perform more interesting notification than simply displaying the number of times each privilege is given. be able to.

[ランプ点灯演出]
本実施形態のパチスロ1では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、RUSH状態)において、所定契機毎に所定の抽籤(例えば、追加報知期間抽籤)が行われ、当籤した場合には所定の権利(例えば、報知回数)が付与されるとともに所定の抽籤も継続する一方、当籤しない場合には所定の権利は付与されずに所定の抽籤が終了する。そして、所定の抽籤の開始は報知されるが、所定の抽籤の継続は、当該報知を行うことが決定された場合のみ報知されるように構成されている。すなわち、当該報知が行われた場合には、遊技者は所定の抽籤が継続していることを認識でき、また、当該報知が行われない場合でも、所定の抽籤が継続している場合があることから、遊技者に期待感を抱かせて遊技を行わせることができる。したがって、有利状態の継続に関して行われる演出を工夫して、遊技の興趣を向上させることができる。
[Lamp lighting effect]
In the pachi-slot machine 1 of the present embodiment, in a specific state (eg, RUSH state) in which rights related to the gaming period in an advantageous state (eg, ART state) can be granted, a predetermined lottery (eg, additional notification period lottery) is held at each predetermined opportunity. is performed, and if the winner wins, the specified right (for example, the number of notifications) is granted and the specified lottery continues. . The start of the predetermined lottery is notified, but the continuation of the predetermined lottery is notified only when it is determined to perform the notification. That is, when the notification is made, the player can recognize that the predetermined lottery is continuing, and even when the notification is not performed, the predetermined lottery may continue. Therefore, the player can play the game with anticipation. Therefore, it is possible to improve the amusement of the game by devising an effect that is performed regarding the continuation of the advantageous state.

また、本実施形態のパチスロ1では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、RUSH状態)において、遊技毎に所定の抽籤(例えば、追加報知期間抽籤)が行われ、当籤した場合には所定の権利(例えば、報知回数)が付与されるとともに所定の抽籤も継続する一方、当籤しない場合には所定の権利は付与されずに所定の抽籤が終了する。そして、所定の抽籤の開始は報知されるが、所定の抽籤の継続は、当該報知を行うことが決定された遊技でのみ報知されるように構成されている。すなわち、当該報知が行われた場合には、遊技者は所定の抽籤が継続していることを認識でき、また、当該報知が行われない場合でも、所定の抽籤が継続している場合があることから、遊技者に期待感を抱かせて遊技を行わせることができる。したがって、有利状態の継続に関して行われる演出を工夫して、遊技の興趣を向上させることができる。 In addition, in the pachi-slot machine 1 of the present embodiment, in a specific state (eg, RUSH state) in which rights related to the gaming period in an advantageous state (eg, ART state) can be granted, a predetermined lottery (eg, additional notification period lottery) is held for each game. ) is performed, and if the winner wins, the specified right (e.g., the number of notifications) is granted and the specified lottery continues. do. The start of the predetermined lottery is notified, but the continuation of the predetermined lottery is notified only in the game for which the notification is determined. That is, when the notification is made, the player can recognize that the predetermined lottery is continuing, and even when the notification is not performed, the predetermined lottery may continue. Therefore, the player can play the game with anticipation. Therefore, it is possible to improve the amusement of the game by devising an effect that is performed regarding the continuation of the advantageous state.

また、本実施形態のパチスロ1では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、RUSH状態)において、遊技毎に所定の抽籤(例えば、追加報知期間抽籤)が行われ、当籤した場合には特定報知が1回行われることとなる所定の権利(例えば、報知回数)が付与されるとともに所定の抽籤も継続する一方、当籤しない場合には所定の権利は付与されずに所定の抽籤が終了する。なお、特定状態では、特定報知が行われることに応じて特定の権利(例えば、ART期間)が付与される。そして、所定の抽籤の開始は報知されるが、所定の抽籤の継続は、当該報知を行うことが決定された場合のみ報知されるように構成されている。すなわち、当該報知が行われた場合には、遊技者は所定の抽籤が継続していること及び特定報知が行われ得る回数を認識でき、また、当該報知が行われない場合でも、所定の抽籤が継続している場合があることから、遊技者に期待感を抱かせて遊技を行わせることができる。したがって、有利状態の継続に関して行われる演出を工夫して、遊技の興趣を向上させることができる。 In addition, in the pachi-slot machine 1 of the present embodiment, in a specific state (eg, RUSH state) in which rights related to the gaming period in an advantageous state (eg, ART state) can be granted, a predetermined lottery (eg, additional notification period lottery) is held for each game. ) is performed, and if the winner wins, the specified right (for example, the number of notifications) that the specific notification will be performed once is granted, and the specified lottery continues, while if the winner does not win, the specified right is not granted, and the predetermined lottery ends. In the specific state, a specific right (for example, ART period) is granted in accordance with the specific notification. The start of the predetermined lottery is notified, but the continuation of the predetermined lottery is notified only when it is determined to perform the notification. That is, when the notification is performed, the player can recognize that the predetermined lottery is continuing and the number of times the specific notification can be performed, and even when the notification is not performed, the predetermined lottery may continue, it is possible to make the player play the game with a sense of anticipation. Therefore, it is possible to improve the amusement of the game by devising an effect that is performed regarding the continuation of the advantageous state.

なお、本実施形態では、所定の抽籤(いわゆるループ抽籤)の一例を、RUSH状態における追加報知期間抽籤として説明しているが、当該ランプ点灯演出の仕様は、その他のループ抽籤が行われるときにも適用することができる。例えば、本実施形態のいずかの制御状態において、スフィアを付与するための抽籤が行われ、当該抽籤に当籤した場合、ループ抽籤を行い、ループ抽籤に非当籤となるまで、スフィアを1ずつ付与することを可能とした場合、そのスフィアが1ずつ付与される状態において、当該ランプ点灯演出を行うようにすることもできる。 In the present embodiment, an example of a predetermined lottery (so-called loop lottery) is described as an additional notification period lottery in the RUSH state. can also be applied. For example, in one of the control states of the present embodiment, a lottery is held to give spheres, and if the lottery is won, a loop lottery is performed, and the spheres are incremented one by one until the loop lottery is not won. If it is possible to give it, the lamp lighting effect can be performed in a state where the sphere is given one by one.

また、例えば、本実施形態のいずかの制御状態において、RUSHストックを付与するための抽籤が行われ、当該抽籤に当籤した場合、ループ抽籤を行い、ループ抽籤に非当籤となるまで、RUSHストックを1ずつ付与することを可能とした場合、そのRUSHストックが1ずつ付与される状態において、当該ランプ点灯演出を行うようにすることもできる。 Further, for example, in one of the control states of the present embodiment, a lottery for giving RUSH stock is performed, and when the lottery is won, a loop lottery is performed, and until the loop lottery is not won, the RUSH When the stock can be given one by one, the lamp lighting effect can be performed in a state where the RUSH stock is given one by one.

また、単に、遊技者にとって相対的に有利な状態を終了させるか否かを決定する終了抽籤(本実施形態の他の例として、例えば、優遇状態が毎遊技終了抽籤によって終了するか否かが決定される場合の当該終了抽籤)が、ループ抽籤よって行われる場合に、当該ランプ点灯演出によって、その有利な状態の終了(転落)が免れたことを報知するものであってもよい。この場合、本実施形態では、RUSH状態、バトル状態、あるいは、引き戻し状態がループ抽籤によって終了するか否かが決定される仕様とすることもできる。また、その他パチスロで行われ得る全てのループ抽籤にも適用することができるし、パチンコで行われ得る全てのループ抽籤(例えば、確変遊技状態の転落抽籤)にも適用することができる。 In addition, an end lottery that simply determines whether or not to end a state relatively advantageous to the player (as another example of the present embodiment, for example, whether or not the favorable state ends by each game end lottery) If the end lottery in the case of being determined) is performed by loop lottery, it may be notified that the end (fall) of the advantageous state is avoided by the lamp lighting effect. In this case, in this embodiment, it is possible to have a specification in which whether or not the RUSH state, the battle state, or the withdrawal state ends is determined by a loop lottery. In addition, it can be applied to all loop lotteries that can be performed in other pachislot machines, and can also be applied to all loop lotteries that can be performed in pachinko (for example, a falling lottery in a variable probability game state).

すなわち、これらの技術的思想は、遊技者に対して有利な何らかの特典が付与されるか否か(あるいは、有利な状態を終了するか否か)の決定に際して、ループ抽籤が行われる場合、当該ループ抽籤の結果を報知することで、遊技の興趣を向上させることができる形態全てを包含するものである。 That is, these technical ideas are applied when a loop lottery is conducted in determining whether or not to grant some advantageous privilege to the player (or whether or not to end the advantageous state). It includes all forms that can improve the interest of the game by announcing the result of the loop lottery.

[特殊前兆演出]
本実施形態のパチスロ1では、遊技者にとって有利な有利状態(例えば、ART状態)の価値(例えば、RUSH種別)が低い場合には、前兆状態において第1の前兆演出が決定されやすく、価値が高い場合には、前兆状態において第2の前兆演出が決定されやすくなっているが、有利状態の価値が高い場合であって、第1の前兆演出が行われる場合には、さらに、前兆状態終了後の準備状態(例えば、RUSH準備状態)において特殊前兆演出(例えば、特殊前兆)が行われるように構成されている。すなわち、相対的に期待度の低い前兆演出が行われる場合であっても、準備状態において特殊前兆演出が行われた場合には、有利状態の価値が高いことを期待させることが可能となり、また、特殊前兆演出を含め、前兆演出自体の興趣も飛躍的に向上させることができる。したがって、有利状態の前兆状態における演出に関し、その興趣を向上させることができる。
[Special omen effect]
In pachi-slot 1 of the present embodiment, when the value (eg, RUSH type) of an advantageous state (eg, ART state) that is advantageous to the player is low, the first precursor effect is likely to be determined in the precursor state, and the value is low. When the value is high, the second portent effect is likely to be determined in the portent state, but when the value of the advantageous state is high and the first portent effect is performed, the portent state ends. It is configured such that a special portent effect (eg, special portent) is performed in the subsequent preparation state (eg, RUSH preparation state). That is, even when the predictive effect with a relatively low degree of expectation is performed, if the special predictive effect is performed in the preparation state, it is possible to expect that the value of the advantageous state is high, and , the interest of the omen performance itself including the special omen performance can be dramatically improved. Therefore, it is possible to improve the interest in the production in the premonitory state of the advantageous state.

また、本実施形態のパチスロ1では、遊技者にとって有利な有利状態(例えば、ART状態)の価値(例えば、RUSH種別)が低い場合には、前兆状態において第1の前兆演出が決定されやすく、価値が高い場合には、前兆状態において第2の前兆演出が決定されやすくなっているが、有利状態の価値が高い場合であって、第1の前兆演出が行われる場合には、有利状態移行の告知演出が行われなければ、さらに、前兆状態終了後の準備状態(例えば、RUSH準備状態)において特殊前兆演出(例えば、特殊前兆)が行われるように構成されている。すなわち、相対的に期待度の低い前兆演出が行われる場合であっても、告知演出が行われずに、準備状態において特殊前兆演出が行われた場合には、有利状態の価値が高いことを期待させることが可能となり、また、特殊前兆演出を含め、前兆演出自体の興趣も飛躍的に向上させることができる。したがって、有利状態の前兆状態における演出に関し、その興趣を向上させることができる。 In addition, in the pachi-slot machine 1 of the present embodiment, when the value (eg, RUSH type) of an advantageous state (eg, ART state) that is advantageous to the player is low, the first predictive effect is likely to be determined in the predictive state, When the value is high, the second predictive performance is likely to be determined in the predictive state, but when the value of the advantageous state is high and the first predictive performance is performed, the transition to the advantageous state is made. is not performed, a special portent effect (for example, special portent) is performed in a preparation state (for example, RUSH preparation state) after the end of the portent state. In other words, even if a sign effect with a relatively low degree of expectation is performed, if the special sign effect is performed in the preparation state without the notification effect being performed, it is expected that the value of the advantageous state is high. In addition, it is possible to dramatically improve the interest of the omen performance itself including the special omen performance. Therefore, it is possible to improve the interest in the production in the premonitory state of the advantageous state.

また、本実施形態のパチスロ1では、遊技者にとって有利な有利状態(例えば、ART状態)の価値(例えば、RUSH種別)が低い場合には、前兆状態において第1の前兆演出が決定されやすく、価値が高い場合には、前兆状態において第2の前兆演出が決定されやすくなっているが、有利状態の価値が高い場合であって、第1の前兆演出が行われる場合には、さらに、前兆状態終了後の準備状態(例えば、RUSH準備状態)において、当該準備状態が終了するまで特殊前兆演出(例えば、特殊前兆)が行われるように構成されている。すなわち、相対的に期待度の低い前兆演出が行われる場合であっても、準備状態において特殊前兆演出が行われた場合には、有利状態の価値が高いことを期待させることが可能となり、また、特殊前兆演出を含め、前兆演出自体の興趣も飛躍的に向上させることができる。したがって、有利状態の前兆状態における演出に関し、その興趣を向上させることができる。 In addition, in the pachi-slot machine 1 of the present embodiment, when the value (eg, RUSH type) of an advantageous state (eg, ART state) that is advantageous to the player is low, the first predictive effect is likely to be determined in the predictive state, When the value is high, the second precursor effect is more likely to be determined in the precursor state. In the preparatory state after the end of the state (for example, RUSH preparatory state), a special precursor effect (for example, special precursor) is performed until the preparatory state is finished. That is, even when the predictive effect with a relatively low degree of expectation is performed, if the special predictive effect is performed in the preparation state, it is possible to expect that the value of the advantageous state is high, and , the interest of the omen performance itself including the special omen performance can be dramatically improved. Therefore, it is possible to improve the interest in the production in the premonitory state of the advantageous state.

また、本実施形態のパチスロ1では、有利状態の準備状態において、遊技者にとって有利な停止操作の手順の報知は開始されるが、演出上は前兆状態のままである場合が生じるように構成されている。すなわち、遊技者に対して、前兆状態において突如有利な停止操作の手順の報知が開始されたかのような驚きを与えることができるようになっている。したがって、遊技者にとって有利な停止操作の手順が報知される有利状態の開始前に行われる演出に関し、その興趣を向上させることができる。 Further, in the pachi-slot machine 1 of the present embodiment, in the preparatory state for the advantageous state, notification of the stop operation procedure, which is advantageous to the player, is started, but the performance may remain in the premonitory state. ing. That is, it is possible to give the player a surprise as if notification of a procedure for an advantageous stop operation was suddenly started in the premonitory state. Therefore, it is possible to enhance the interest of the effect performed before the start of the advantageous state in which the procedure of the stop operation that is advantageous for the player is announced.

なお、特殊前兆演出中は、本実施形態で述べたように、例えば、演出ステージの昇格抽籤などを行うことでより積極的に興趣を向上させるようにしてもよいし、単に、前兆状態における演出がRUSH準備状態においても引き継がれ、この引き継がれた状態で押し順報知が開始されることで、演出と制御状態との間で違和感を生じさせ、この違和感よって期待感を高めて興趣を向上させるようにしてもよい。 It should be noted that, as described in the present embodiment, during the special omen production, for example, a promotion stage lottery may be performed to actively improve the interest, or simply the production in the omen state may be performed. is taken over even in the RUSH preparation state, and by starting the push order notification in this taken-over state, a sense of incongruity is generated between the performance and the control state, and the sense of incompatibility increases the expectation and improves the amusement. You may do so.

また、特殊前兆演出中は、原則として、前兆状態での演出と関連する演出が行われるが、前兆状態では行われ得ない演出が行われるようにしてもよい。例えば、特殊前兆演出でのみ用いられる演出ステージ「4」を設け、RUSH種別に応じた確率で、演出ステージ「4」に移行させるか否かが決定されるようにしてもよい。 Further, during the special portent effect, in principle, an effect related to the effect in the portent state is performed, but an effect that cannot be performed in the portent state may be performed. For example, an effect stage "4" that is used only in the special omen effect may be provided, and whether or not to shift to the effect stage "4" may be determined with a probability according to the RUSH type.

また、例えば、RUSH準備状態を設けることなくRUSH状態が開始される仕様である場合や、RUSH準備状態が短期間で終了してしまった場合などでは、RUSH状態においても特殊前兆演出が行われるようにすることもできる。この場合を含め、特殊前兆演出は、実行され得る期間(例えば、前兆状態終了後5ゲーム)を予め定めておくようにすることもできる。 Also, for example, if the specification is to start the RUSH state without providing the RUSH preparation state, or if the RUSH preparation state ends in a short period of time, a special precursor effect will be performed even in the RUSH state. can also be Including this case, the period during which the special portent effect can be executed (for example, 5 games after the portent state ends) can be determined in advance.

すなわち、この技術的思想は、有利状態の前兆状態を行うことができる遊技機において、前兆状態の終了後も前兆状態に関連する演出を行うことで、有利状態の前兆状態における演出に関し、その興趣を向上させることができる形態全てを包含するものである。 That is, in a game machine capable of performing a precursory state of an advantageous state, the technical idea is to perform an effect related to the precursory state even after the termination of the precursory state, so that the effect in the precursory state of the advantageous state is enhanced. is intended to include all forms that can improve the

[遊技履歴の表示機能]
本実施形態のパチスロ1では、表示装置11(プロジェクタ機構211及び表示ユニット212)とは別にサブ表示装置18を設け、このサブ表示装置18により遊技者に役立つ様々な情報を表示する。例えば、図5A~5Eに示すように、概要遊技履歴を表すトップ画面221、パチスロ1に対する様々な操作が可能なメニュー画面222、詳細遊技履歴を表す遊技情報画面223,224,225をサブ表示装置18に表示することができる。
[Play history display function]
In the pachi-slot machine 1 of this embodiment, a sub-display device 18 is provided separately from the display device 11 (the projector mechanism 211 and the display unit 212), and the sub-display device 18 displays various useful information for the player. For example, as shown in FIGS. 5A to 5E, a top screen 221 representing a general gaming history, a menu screen 222 enabling various operations for pachislot 1, and game information screens 223, 224, and 225 representing detailed gaming history are displayed on the sub display device. 18 can be displayed.

また、本実施形態のパチスロ1は、サブ表示装置18を介して、遊技を行う遊技者を登録可能にする機能、及び、登録された遊技者に対して固有のサービスを提供する機能を備える。例えば、本実施形態では、遊技者の登録を受け付けていない場合には、詳細遊技履歴を表す遊技情報画面223,224,225をサブ表示装置18に表示不可能にするが、遊技者の登録を受け付けている場合には、詳細遊技履歴を表す遊技情報画面223,224,225をサブ表示装置18に表示可能にする。より詳細な遊技履歴を確認できるようにすることは、遊技者の利便性の向上につながるので、本実施形態では、遊技者の登録を受け付けている場合に、利便性を向上させることができる。 The pachi-slot machine 1 of this embodiment also has a function of enabling registration of players who play the game via the sub-display device 18 and a function of providing unique services to the registered players. For example, in the present embodiment, if the player registration is not accepted, the game information screens 223, 224, and 225 showing the detailed game history cannot be displayed on the sub-display device 18, but the player registration is disabled. When it is accepted, game information screens 223, 224 and 225 showing the detailed game history can be displayed on the sub-display device 18.例文帳に追加Being able to check a more detailed game history leads to improved convenience for the player, so in the present embodiment, convenience can be improved when the registration of the player is accepted.

また、本実施形態のパチスロ1では、サブ表示装置18は、演出を行う表示装置11とは別体に設けられる。サブ表示装置18は、液晶中継基板87を介して副制御基板72(サブCPU201)により制御される。また、表示装置11を構成する表示ユニット212は、役物中継基板(不図示)を介して副制御基板72(サブCPU201)により制御される。それゆえ、本実施形態では、サブ表示装置18を、表示装置11とは別個に制御することができる。具体的には、遊技中(すなわち、表示装置11による演出の実行中)であっても、サブ表示装置18の表示画面を切り替えることができる。それゆえ、遊技中であっても、表示装置11により実行されている演出を邪魔することなく、サブ表示装置18の表示を切り替えることにより、遊技者は様々な情報を取得することができる。 In addition, in the pachi-slot machine 1 of the present embodiment, the sub-display device 18 is provided separately from the display device 11 that performs effects. The sub-display device 18 is controlled by the sub-control board 72 (sub-CPU 201 ) through the liquid crystal relay board 87 . Also, the display unit 212 constituting the display device 11 is controlled by the sub-control board 72 (sub-CPU 201) via a role item relay board (not shown). Therefore, in this embodiment, the sub-display device 18 can be controlled separately from the display device 11 . Specifically, the display screen of the sub-display device 18 can be switched even during a game (that is, during execution of an effect by the display device 11). Therefore, even during the game, the player can obtain various information by switching the display of the sub-display device 18 without interfering with the performance executed by the display device 11.例文帳に追加

また、本実施形態のパチスロ1の表示装置11では、プロジェクタ機構211からの照射光の照射により映像を出現させる複数のスクリーン機構(表示ユニット212)を切り替えることにより、平面状の映像表示を用いた演出、奥行き感(立体感)のある映像表示を用いた演出、及び、湾曲した映像表示を用いた演出を実行する場合、演出効果を著しく高めることができる。しかしながら、このような情報の表示形態は、演出中に遊技履歴などの演出とは関係ない情報を表示することには適さない。それゆえ、本実施形態のパチスロ1では、表示装置11とは別個に設けられたサブ表示装置18に演出とは関係ない情報を表示することができるので、演出効果を損なうことなく、かつ、遊技履歴などの各種情報を適切に表示することができる。 In addition, in the display device 11 of the pachi-slot machine 1 of the present embodiment, by switching a plurality of screen mechanisms (display units 212) that make images appear by irradiating light from the projector mechanism 211, planar image display is used. When performing a presentation, a presentation using video display with a sense of depth (three-dimensional effect), and a presentation using curved video display, the presentation effect can be remarkably enhanced. However, such a display form of information is not suitable for displaying information irrelevant to the effect, such as game history, during the effect. Therefore, in the pachi-slot machine 1 of the present embodiment, it is possible to display information irrelevant to the performance on the sub-display device 18 provided separately from the display device 11. Various information such as history can be displayed appropriately.

ところで、一般的なパチスロでは、遊技者側から見て、台座部13の右側にメダル投入口14が設けられ、台座部13の左側にベットボタン15a,15bやスタートレバー16が設けられる。それゆえ、通常、遊技を進行させる際、遊技者は台座部13の右側又は左側(側方)の操作部を操作することになる。 By the way, in a general pachislot machine, the medal slot 14 is provided on the right side of the pedestal 13 when viewed from the player side, and the bet buttons 15a and 15b and the start lever 16 are provided on the left side of the pedestal 13. Therefore, the player usually operates the operation section on the right side or the left side (lateral side) of the pedestal section 13 when proceeding with the game.

それに対して、本実施形態のパチスロ1では、台座部13から略垂直に立設する面の側方(左側)にサブ表示装置18を設け、このサブ表示装置18の画面上にサブ表示装置18の表示画面を切り替えるためのタッチセンサ19が設けられる。それゆえ、本実施形態では、遊技中に遊技者の手が位置する場所にサブ表示装置18やその表示を制御する入力装置(タッチセンサ19)が設けられることになるので、遊技者の操作性を向上させることができる。特に、本実施形態のように、タッチセンサ19付きのサブ表示装置18を、台座部13の水平面から立設する面に設けた場合には、遊技者は、台座部13に自身の手を置きながら、サブ表示装置18を操作することができる。この場合、遊技者の操作性が向上するだけでなく、操作に伴う遊技者の疲労も軽減することができ、この結果、稼働率の向上も期待することができる。 On the other hand, in the pachi-slot machine 1 of the present embodiment, the sub-display device 18 is provided on the side (left side) of the surface that stands substantially vertically from the pedestal portion 13, and the sub-display device 18 is displayed on the screen of the sub-display device 18. A touch sensor 19 for switching the display screen is provided. Therefore, in the present embodiment, the sub-display device 18 and the input device (touch sensor 19) for controlling the display are provided at the place where the player's hand is positioned during the game, thereby improving the operability of the player. can be improved. In particular, when the sub-display device 18 with the touch sensor 19 is provided on the surface of the pedestal 13 standing up from the horizontal surface, as in the present embodiment, the player places his or her hand on the pedestal 13. while the sub-display device 18 can be operated. In this case, it is possible not only to improve the operability of the player, but also to reduce the player's fatigue caused by the operation. As a result, an improvement in the operating rate can be expected.

[規定外ROM領域及び規定外RAM領域]
本実施形態のパチスロ1では、図12Bに示すように、遊技者により実施される遊技の遊技性に直接関与しない各種処理(遊技性に影響を与えない各種処理)に使用される各種プログラム及び各種データ(テーブル)を、メインROM102内において、遊技用ROM領域とは異なるアドレスに配置された規定外ROM領域に格納する。
[Non-standard ROM area and non-standard RAM area]
In the pachi-slot machine 1 of this embodiment, as shown in FIG. Data (table) is stored in a non-standard ROM area arranged at an address different from that of the game ROM area in the main ROM 102 .

このようなメインROM102の構成では、従来の規則上では、プログラム等の配置不可とされていたROM領域(規定外ROM領域)に、遊技者が実際に行う遊技そのものに不要なプログラム及びデータを配置することができる。それゆえ、本実施形態では、主制御基板71のメインROM102内において、遊技用ROM領域の容量の圧迫を回避することができるとともに、メインROM102内におけるプログラム及びテーブルの拡張性を高めることができる。 In such a configuration of the main ROM 102, programs and data unnecessary for the actual game played by the player are placed in the ROM area (unregulated ROM area), in which the placement of programs, etc., was prohibited under the conventional rules. can do. Therefore, in this embodiment, in the main ROM 102 of the main control board 71, pressure on the capacity of the game ROM area can be avoided, and expandability of programs and tables in the main ROM 102 can be enhanced.

[電源投入(リセット割込)時処理]
本実施形態のパチスロ1の電源投入(リセット割込)時処理では、図36に示すように、電源復帰直後(サムチェック前)に最初の1.1172ms周期の割込処理を行い(S7及びS8)、主制御回路90から副制御回路200に無操作コマンドが送信される。このように電源復帰直後に割込処理を許可することにより、電源復帰後、最短時間で無操作コマンドが送信され、主制御回路90及び副制御回路200間の通信接続を確立することができ、主制御回路90及び副制御回路200間の通信動作を安定化させることができる。
[Processing at power-on (reset interrupt)]
In the power-on (reset interrupt) processing of the pachi-slot machine 1 of the present embodiment, as shown in FIG. ), a no-operation command is transmitted from the main control circuit 90 to the sub-control circuit 200 . By permitting interrupt processing immediately after power is restored in this manner, a no-operation command can be transmitted in the shortest time after power is restored, and a communication connection can be established between the main control circuit 90 and the sub-control circuit 200. Communication operation between the main control circuit 90 and the sub-control circuit 200 can be stabilized.

また、電源復帰直後に送信される無操作コマンドを構成する通信パラメータ1~5には、電源復帰時に、それぞれLレジスタ、Hレジスタ、Eレジスタ、Dレジスタ及びCレジスタに格納されているデータがセットされる。それゆえ、本実施形態では、電源復帰直後の割込処理で送信される無操作コマンドのサム値(BCC)を、電源復帰毎に異ならせることができ、ゴト等の不正行為を抑制することができる。 When the power is restored, the data stored in the L, H, E, D, and C registers are set to the communication parameters 1 to 5 that constitute the no-operation command that is sent immediately after the power is restored. be done. Therefore, in the present embodiment, the sum value (BCC) of the no-operation command transmitted in the interrupt processing immediately after the power is restored can be changed each time the power is restored, thereby suppressing illegal acts such as goto. can.

さらに、電源投入(リセット割込)時処理中のS13の処理において行われる、エラーコード「rr」を情報表示器6内の2桁の7セグLEDに表示する際の制御は、一つの「LDW」命令(所定の読み出し命令)により実行され、2桁の7セグLEDへの7セグコモン出力(選択)データの出力動作と7セグカソード出力データの出力動作とが同時に行われる(図37C参照)。すなわち、本実施形態のパチスロ1では、電源投入(リセット割込)時処理において、2桁の7セグLEDをダイナミック点灯制御する際に、7セグコモン出力(選択)データと、7セグカソード出力データとが同時に出力される。 Furthermore, the control for displaying the error code "rr" on the 2-digit 7-segment LED in the information display 6, which is performed in the process of S13 during the power-on (reset interrupt) process, is performed by one "LDW ' command (predetermined readout command), and the output operation of the 7-segment common output (selection) data to the 2-digit 7-segment LED and the output operation of the 7-segment cathode output data are performed simultaneously (see FIG. 37C). That is, in the pachi-slot machine 1 of the present embodiment, the 7-segment common output (selection) data and the 7-segment cathode output data are combined when dynamic lighting control is performed on the 2-digit 7-segment LED in the power-on (reset interrupt) process. output at the same time.

この場合、ソースプログラム上において、7セグLEDのダイナミック点灯制御に必要な命令コード数を減らすことができる。それゆえ、本実施形態では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In this case, the number of instruction codes required for dynamic lighting control of the 7-segment LED can be reduced on the source program. Therefore, in the present embodiment, it is possible to reduce the capacity of the source program (capacity used by the main ROM 102), secure (increase) free space in the main ROM 102, and utilize the increased free space. Therefore, the playability can be enhanced.

[遊技復帰処理]
本実施形態のパチスロ1の遊技復帰処理では、図38に示すように、電断発生時の各ポートの入出力状態を電源復帰時に担保するとともに、電断時に回胴回転中の場合には、電源復帰時にリール制御管理情報を取得してリールの再回転開始に必要な処理も行う(S25~S32参照)。それゆえ、本実施形態では、リール回転中の電断から復帰したときであっても、安定して、リールの再回転制御を行うことが可能となり、遊技者に不快感を与えることが無くなる。
[Game return processing]
In the pachi-slot 1 game return processing of this embodiment, as shown in FIG. When the power is restored, the reel control management information is acquired, and the necessary processing for starting the re-rotation of the reels is also performed (see S25 to S32). Therefore, in the present embodiment, even when power is restored during rotation of the reels, it is possible to stably control the re-rotation of the reels, and the player does not feel uncomfortable.

また、本実施形態のパチスロ1は、上述のように、遊技機用のセキュリティ機能付きマイクロプロセッサ91を備える。そして、このマイクロプロセッサ91には、ソースプログラム上において規定可能な該マイクロプロセッサ91に特有の命令コード(メインCPU101専用命令コード)が各種設けられており、このメインCPU101専用命令コードを各種処理において用いることにより、処理の効率化やプログラム容量の削減などを可能にしている。 In addition, the pachi-slot machine 1 of this embodiment includes the microprocessor 91 with a security function for gaming machines, as described above. The microprocessor 91 is provided with various instruction codes specific to the microprocessor 91 (main CPU 101 dedicated instruction codes) that can be defined on the source program, and the main CPU 101 dedicated instruction codes are used in various processes. This makes it possible to improve processing efficiency and reduce program capacity.

例えば、遊技復帰処理では、図38に示すように、ソースプログラム上において、メインCPU101専用命令コードの一つである「LDQ」命令が用いられる。「LDQ」命令は、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う命令コードであり、上述のように、直値でメインROM102、メインRAM103やメモリマップI/Oにアクセスすることができる。この場合、アドレス設定に係る命令コードを省略することができ、その分、遊技復帰処理のソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 For example, in the game return process, as shown in FIG. 38, the "LDQ" instruction, which is one of the instruction codes dedicated to the main CPU 101, is used on the source program. The "LDQ" instruction is an instruction code that specifies an address using the Q register (extended register), and can directly access the main ROM 102, main RAM 103 and memory map I/O as described above. In this case, the instruction code for setting the address can be omitted, and the capacity of the source program for the game return process (used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance game playability.

[設定変更確認処理]
本実施形態のパチスロ1の設定変更確認処理では、図41Aに示すように、ソースプログラム上において、メインCPU101専用命令コードである、「BITQ」命令及び「SETQ」命令(所定の命令)が用いられる。「BITQ」命令及び「SETQ」命令はいずれも、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う命令コードであり、これらの命令コードを使用した場合、上述のように、直値でメインRAM103やメモリマップI/Oにアクセスすることができる。この場合、アドレス設定に係る命令コードを省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102の空き容量を増やすことが可能となるとともに、処理の高速化も図ることができる。
[Setting change confirmation process]
In the setting change confirmation process of the pachi-slot machine 1 of the present embodiment, as shown in FIG. 41A, the "BITQ" instruction and the "SETQ" instruction (predetermined instruction), which are the instruction codes dedicated to the main CPU 101, are used on the source program. . Both the "BITQ" instruction and the "SETQ" instruction are instruction codes for specifying addresses using the Q register (extension register). and memory mapped I/O. In this case, the instruction code for address setting can be omitted, and the capacity of the source program (used capacity of the main ROM 102) can be reduced accordingly. As a result, in this embodiment, it is possible to increase the free space of the main ROM 102 and to speed up the processing.

また、設定変更確認処理中のS46の設定変更/設定確認開始時及びS57の設定変更/設定確認終了時で行う設定変更コマンド(初期化コマンド)の生成格納処理は、図41A及び41Bに示すように、ソースプログラム上において、メインCPU101専用命令コードである「CALLF」命令により実行される。そして、S46の「CALLF」命令で指定するジャンプ先のアドレスは、S57の「CALLF」命令で指定するジャンプ先のアドレスと同じである。すなわち、本実施形態では、設定変更時(遊技機起動時)、設定確認開始時(通常動作中)及び設定確認終了時に副制御回路200に送信する設定変更コマンド(初期化コマンド)の生成格納処理を実行するためのソースプログラムが、互いに同じであり、S46及びS57の両処理において、そのソースプログラムが共有化(モジュール化)されている。 41A and 41B show the generation and storage processing of the setting change command (initialization command) performed at the start of setting change/setting confirmation in S46 during the setting change confirmation process and at the end of setting change/setting confirmation in S57. Second, it is executed by the "CALLF" instruction, which is the instruction code dedicated to the main CPU 101, on the source program. The jump destination address specified by the "CALLF" instruction in S46 is the same as the jump destination address specified by the "CALLF" instruction in S57. That is, in the present embodiment, a setting change command (initialization command) to be transmitted to the sub control circuit 200 at the time of setting change (when the game machine is started), at the start of setting confirmation (during normal operation), and at the end of setting confirmation is generated and stored. are the same, and the source program is shared (modularized) in both the processes of S46 and S57.

この場合、S46及びS57の両処理において、それぞれ別個に設定変更コマンドの生成格納処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In this case, since it is not necessary to separately provide a source program for generating and storing the setting change command in both the processes of S46 and S57, the capacity of the source program (the capacity of the main ROM 102 used) can be reduced accordingly. can. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance game playability.

[設定変更コマンド生成格納処理]
本実施形態のパチスロ1の設定変更コマンド生成格納処理では、図42に示すように、設定値が通信パラメータ3としてEレジスタに格納され、RT情報が通信パラメータ5としてCレジスタに格納される。すなわち、設定変更コマンド(初期化コマンド)を構成する通信パラメータ1~5のうち、通信パラメータ3及び5は副制御回路200側で使用(解析)される通信パラメータ(使用パラメータ)であり、これらの通信パラメータには新たな情報がセットされる。一方、設定変更コマンド(初期化コマンド)を構成するその他の通信パラメータ1,2及び4は、副制御回路200側で使用(解析)されない通信パラメータ(未使用パラメータ)であり、通信パラメータ1,2及び4に対しては、現時点でLレジスタ、Hレジスタ及びDレジスタにそれぞれ格納されている値がセットされる。それゆえ、設定変更コマンド(初期化コマンド)送信時における通信パラメータ1,2及び4の値は不定値となる。この場合、設定変更コマンドのサム値(BCC)を送信毎に不定値にすることができ、ゴト等の不正行為を抑制することができる。
[Setting change command generation and storage processing]
In the process of generating and storing a setting change command for Pachi-slot 1 of the present embodiment, as shown in FIG. 42, the setting value is stored as communication parameter 3 in the E register, and the RT information is stored as communication parameter 5 in the C register. That is, among the communication parameters 1 to 5 constituting the setting change command (initialization command), the communication parameters 3 and 5 are communication parameters (use parameters) used (analyzed) on the sub control circuit 200 side, and these New information is set in the communication parameters. On the other hand, the other communication parameters 1, 2 and 4 constituting the setting change command (initialization command) are communication parameters (unused parameters) that are not used (analyzed) by the sub-control circuit 200 side. and 4, the values currently stored in the L, H and D registers are set. Therefore, the values of the communication parameters 1, 2 and 4 are undefined when the setting change command (initialization command) is transmitted. In this case, the sum value (BCC) of the setting change command can be set to an indefinite value each time it is sent, thereby suppressing fraudulent actions such as goto.

[通信データ格納処理]
本実施形態のパチスロ1の通信データ格納処理では、図44に示すように、Aレジスタに格納されたデータが通信コマンドの種別データとしてセットされ、Lレジスタ、Hレジスタ、Eレジスタ、Dレジスタ及びCレジスタに格納されたデータがそれぞれ通信コマンドの通信パラメータ1~5としてセットされ、Bレジスタに格納されたデータが通信コマンドの遊技状態フラグデータとしてセットされる。すなわち、本実施形態では、1パケット(8バイト)の通信データ(コマンドデータ)を作成する際に、各種パラメータをレジスタから転送して通信データ一時格納領域(通信バッファ)に格納する。
[Communication data storage processing]
In the communication data storage process of the pachi-slot machine 1 of this embodiment, as shown in FIG. 44, the data stored in the A register is set as communication command type data, and the L register, H register, E register, D register and C register are set. The data stored in the registers are set as communication parameters 1 to 5 of the communication command, respectively, and the data stored in the B register are set as the game state flag data of the communication command. That is, in this embodiment, when creating one packet (8 bytes) of communication data (command data), various parameters are transferred from a register and stored in a communication data temporary storage area (communication buffer).

この場合、未使用パラメータを含むコマンドデータを作成した時には、作成時毎に、未使用パラメータの値が不定値となる。すなわち、未使用パラメータを含むコマンドデータでは、同じ種別のコマンドデータあり、かつ、使用パラメータの値が同一であっても、コマンド作成毎に、コマンドデータのサム値(BCCデータ)が可変可能となる。それゆえ、本実施形態では、未使用パラメータを不定値とすることにより、通信データの解析を困難にしてゴト等の不正行為を抑止することができるとともに、不必要なゴト対策処理を加える必要がないため、ゴト対策処理の追加による、主制御回路90のプログラム容量の圧迫を抑制することができる。 In this case, when command data including unused parameters is created, the value of the unused parameter becomes an undefined value each time the command data is created. That is, in command data including unused parameters, even if there is command data of the same type and the value of the used parameter is the same, the sum value (BCC data) of the command data can be varied each time the command is created. . Therefore, in this embodiment, by setting the unused parameter to an indefinite value, it is possible to make it difficult to analyze the communication data and deter fraudulent acts such as gossip. Therefore, it is possible to suppress the pressure on the program capacity of the main control circuit 90 due to the addition of the anti-goto processing.

[通信データポインタ更新処理]
本実施形態のパチスロ1の通信データポインタ更新処理では、図47Aに示すように、ソースプログラム上において、メインCPU101専用命令コードである、「ICPLD」命令が用いられる。
[Communication data pointer update process]
In the communication data pointer update process of the pachi-slot machine 1 of this embodiment, as shown in FIG. 47A, an "ICPLD" instruction, which is an instruction code dedicated to the main CPU 101, is used on the source program.

通信データポインタ更新処理において、「ICPLD」命令は、送信バッファの上限判定命令と、判断分岐命令とが一体になっている命令コードであるので、各命令処理を別個に実行するための命令コードを設ける必要がなくなる。それゆえ、「ICPLD」命令を用いることにより、通信データポインタ更新処理のソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In the communication data pointer update process, the "ICPLD" instruction is an instruction code that integrates a transmission buffer upper limit determination instruction and a decision branch instruction. no longer need to be set. Therefore, by using the "ICPLD" instruction, it is possible to reduce the capacity of the source program for the communication data pointer update process (capacity used in the main ROM 102). As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance game playability.

[チェックサム生成処理及びサムチェック処理]
本実施形態のパチスロ1において、電断時に行われるチェックサム生成処理(規定外)では、図49に示すように、メインRAM103のデータを順次加算することにより、チェックサムが算出される。一方、電源投入時(電源復帰時)に行われるサムチェック処理(規定外)では、図51に示すように、電断発生時に生成されたチェックサムの値を、電源復帰時のメインRAM103に格納されたデータで順次減算し、最終的な減算結果が「0」であるか否かに基づいて、異常の発生の有無を判定する。すなわち、本実施形態では、電断発生時のチェックサムの生成処理は加算方式で行われ、電源復帰時のチェックサムの判定処理は減算方式で行われる。
[Checksum generation processing and sum check processing]
In the pachi-slot machine 1 of this embodiment, in the checksum generation process (unspecified) performed when power is cut off, the checksum is calculated by sequentially adding the data in the main RAM 103, as shown in FIG. On the other hand, in the sum check process (unspecified) performed when the power is turned on (when the power is restored), as shown in FIG. Subtraction is sequentially performed on the obtained data, and whether or not an abnormality has occurred is determined based on whether or not the final subtraction result is "0". That is, in this embodiment, the checksum generation process at the time of power failure is performed by the addition method, and the checksum determination process at the time of power restoration is performed by the subtraction method.

このようなチェックサムの生成処理及び判定処理を採用した場合、電源復帰時に再度チェックサムを生成して、該チェックサムを電断発生時のチェックサムと照合する処理が不要となる。この場合、ソースプログラム上において、照合命令コードを省略することができ、ソースプログラムの容量を低減することができる。この結果、本実施形態では、メインROM102において、照合命令コードの省略分に対応する空き容量を確保する(増やす)ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 When such checksum generation processing and determination processing are employed, it is not necessary to generate a checksum again when the power is restored and to collate the checksum with the checksum at the time of power failure. In this case, the collation instruction code can be omitted from the source program, and the capacity of the source program can be reduced. As a result, in the present embodiment, it is possible to secure (increase) free space in the main ROM 102 corresponding to the omission of the collation instruction code, and it is possible to utilize the increased free space to enhance the game playability. Become.

[メダル受付・スタートチェック処理]
本実施形態のパチスロ1のメダル受付・スタートチェック処理では、図55に示すように、設定変更確認処理(S233の処理)が行われるが、この処理は、遊技状態に関係なく実行される。それゆえ、本実施形態では、遊技状態がボーナス状態(特賞作動状態)であっても、設定値及びホールメニュー(各種履歴データ(エラー、電断履歴等))を確認することができ、ゴト等の不正行為を抑制することができる。
[Medal reception/start check processing]
As shown in FIG. 55, in the medal reception/start check process of Pachi-Slot 1 of the present embodiment, the setting change confirmation process (the process of S233) is performed, but this process is executed regardless of the gaming state. Therefore, in this embodiment, even if the game state is the bonus state (special prize operation state), it is possible to check the set values and the hall menu (various history data (error, power failure history, etc.)). fraud can be curbed.

[メダル投入処理]
本実施形態のパチスロ1のメダル投入処理では、図57に示すように、S244の処理において、メダル投入枚数表示用のLED点灯データが、テーブルを参照したループ処理でなく、演算処理により生成される。具体的には、図58に示すソースプログラム中の一連のソースコード「LD A,L」~「OR L」が順次実行されるにより、メダル投入枚数表示用のLED点灯データが生成される。
[Medal insertion process]
In the process of inserting medals for pachi-slot 1 according to the present embodiment, as shown in FIG. 57, in the process of S244, the LED lighting data for displaying the number of inserted medals is generated by arithmetic processing instead of loop processing referring to a table. . Specifically, a series of source codes "LD A, L" to "OR L" in the source program shown in FIG. 58 are sequentially executed to generate LED lighting data for displaying the number of inserted medals.

メダル投入枚数表示用のLED点灯データを演算処理により生成した場合、メインROM102のテーブル領域の空き容量を増やすことができるとともに、プログラムの容量増を最小限に抑えることができる。すなわち、本実施形態のメダル投入処理では、メダル投入LED表示の処理を効率化することができるとともに、メインROM102の空き容量を確保し(増やし)、増えた空き領域を活用して、遊技性を高めることができる。 When the LED lighting data for displaying the number of inserted medals is generated by arithmetic processing, it is possible to increase the free space of the table area of the main ROM 102 and to minimize the increase in program capacity. That is, in the medal insertion process of the present embodiment, it is possible to improve the efficiency of the medal insertion LED display process, secure (increase) the free space of the main ROM 102, and utilize the increased free space to improve the gaming performance. can be enhanced.

[メダル投入チェック処理]
本実施形態のパチスロ1のメダル投入チェック処理(図59参照)において、S257のメダルセンサ入力状態の正常変化値の生成処理は、テーブルを参照して取得する処理ではなく、演算処理により行われる。具体的には、図60に示すソースプログラム中のソースコード「RLA」及び「AND cBX_MDINSW」が順次実行されることにより、メダルセンサ入力状態正常変化値が算出される。
[Medal insertion check process]
In the medal insertion check process (see FIG. 59) of the pachi-slot machine 1 of the present embodiment, the process of generating the normal change value of the medal sensor input state in S257 is performed not by referring to a table but by arithmetic processing. Specifically, the medal sensor input state normal change value is calculated by sequentially executing the source code "RLA" and "AND cBX_MDINSW" in the source program shown in FIG.

メダルセンサ入力状態の変化態様の検知処理をテーブル参照処理から演算処理に変更することにより、メインROM102のテーブル格納領域の空き容量を増やすことができるとともに、プログラムの容量増を最小限に抑えることができる。それゆえ、上述した処理手法を採用することにより、メダル投入センサ状態の変化態様の検知処理を効率化することができるとともに、メインROM102において増えた空き容量を活用して、遊技性を高めることができる。 By changing the detection processing of the change state of the medal sensor input state from the table reference processing to the arithmetic processing, it is possible to increase the free space of the table storage area of the main ROM 102 and to minimize the increase in the capacity of the program. can. Therefore, by adopting the above-described processing method, it is possible to improve the efficiency of the processing for detecting changes in the state of the medal insertion sensor, and to utilize the increased free space in the main ROM 102 to enhance the game playability. can.

[内部抽籤処理]
本実施形態のパチスロ1の内部抽籤処理(図64参照)において、S305の判定データの取得処理は、図65A中のソースコード「LDIN AC,(HL)」により実行される。この「LDIN」命令の実行により、S305の処理では、Aレジスタに、判定データが格納され、Cレジスタに当り要求フラグステータスが格納される。また、「LDIN」命令の実行により、HLレジスタにセットされているアドレスが+2更新(2加算)される。
[Internal lottery process]
In the internal lottery process of pachi-slot 1 of the present embodiment (see FIG. 64), the determination data acquisition process of S305 is executed by the source code "LDIN AC, (HL)" in FIG. 65A. By executing this "LDIN" instruction, in the processing of S305, the determination data is stored in the A register, and the hit request flag status is stored in the C register. Also, by executing the "LDIN" instruction, the address set in the HL register is updated by +2 (added by 2).

すなわち、内部抽籤処理中のS305の判定データの取得処理では、一つの命令コード(「LDIN」命令)により、データのロード処理及びアドレスの更新処理の両方を行うことができる。この場合、ソースプログラム上において、アドレス設定に係る命令コードを省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 That is, in the determination data acquisition process of S305 during the internal lottery process, both the data load process and the address update process can be performed with one instruction code (“LDIN” instruction). In this case, the instruction code for address setting can be omitted from the source program, and the capacity of the source program (used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance game playability.

また、内部抽籤処理のS309の設定値データ(0~5のいずれか)の加算処理は、メインCPU101が図65B中のソースコード「MUL A,6」及びを「ADDQ A,(.LOW.wWAVENUM)」をこの順で実行することにより行われる。 Further, the addition processing of the set value data (one of 0 to 5) in S309 of the internal lottery processing is performed by the main CPU 101 replacing the source code "MUL A, 6" and "ADDQ A, (.LOW.wWAVENUM )” in this order.

「MUL」命令は、メインCPU101専用の乗算処理の命令コードであり、この命令の実行は、マイクロプロセッサ91に含まれる演算回路107(図9参照)により実行される。すなわち、本実施形態のパチスロ1では、ソースプログラム上における乗算処理及び除算処理を実行するための演算専用回路(演算回路107)が設けられているので、乗算処理及び除算処理の効率化を図ることができる。 The “MUL” instruction is an instruction code for multiplication processing dedicated to the main CPU 101 , and the execution of this instruction is executed by the arithmetic circuit 107 (see FIG. 9) included in the microprocessor 91 . That is, in the pachi-slot machine 1 of the present embodiment, an arithmetic dedicated circuit (arithmetic circuit 107) for executing multiplication processing and division processing on the source program is provided. can be done.

また、「ADDQ」命令(所定の加算命令)は、メインCPU101専用命令コードであり、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う命令コードである。そして、この「ADDQ」命令を用いれば、直値により、メインROM102、メインRAM103やメモリマップI/Oにアクセスすることができる。それゆえ、「ADDQ」命令の使用により、内部抽籤処理のソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 An "ADDQ" instruction (predetermined addition instruction) is an instruction code dedicated to the main CPU 101, and is an instruction code for specifying an address using the Q register (extended register). By using this "ADDQ" instruction, it is possible to directly access the main ROM 102, the main RAM 103 and the memory map I/O. Therefore, by using the "ADDQ" instruction, it is possible to omit the instruction related to address setting on the source program of the internal lottery process, thereby reducing the capacity of the source program (used capacity of the main ROM 102). can be done. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance game playability.

[図柄コード取得処理]
本実施形態のパチスロ1の図柄コード取得処理(図75参照)では、S647~S649で説明した処理手順で入賞に係るデータの圧縮・展開処理を行い、かつ、その処理の中のメインCPU101専用命令コード(「CALLF」命令等)を用いることにより、入賞に係るデータの圧縮・展開処理の効率化を図ることができるとともに、限られたメインRAM103の容量を有効活用することができる。
[Pattern code acquisition process]
In the pachi-slot 1 pattern code acquisition process (see FIG. 75) of the present embodiment, the data compression/decompression process is performed according to the process procedure described in S647 to S649. By using a code (“CALLF” command, etc.), it is possible to improve the efficiency of the compression/decompression processing of the data relating to the winning, and to effectively utilize the limited capacity of the main RAM 103 .

また、本実施形態では、図柄コード取得処理中のS649の圧縮データ格納処理において、「CALLF」命令で指定するジャンプ先のアドレスは、図柄設定処理(図54のS205参照)内で実行される圧縮データ格納処理(不図示)において、「CALLF」命令で指定するジャンプ先のアドレスと同じである。すなわち、本実施形態では、図柄コード取得処理及び図柄設定処理の両処理において、圧縮データ格納処理を実行するためのソースプログラムが共有化(モジュール化)されている。この場合、各処理において、それぞれ別個に圧縮データ格納処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。
この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。
Further, in this embodiment, in the compressed data storage process of S649 during the symbol code acquisition process, the jump destination address specified by the "CALLF" instruction is the compressed data executed in the symbol setting process (see S205 in FIG. 54). It is the same as the jump destination address specified by the "CALLF" instruction in the data storage process (not shown). That is, in this embodiment, the source program for executing the compressed data storage process is shared (modularized) in both the symbol code acquisition process and the symbol setting process. In this case, since there is no need to provide a separate source program for the compressed data storage process for each process, the capacity of the source program (used capacity of the main ROM 102) can be reduced accordingly.
As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance game playability.

[引込優先順位取得処理]
本実施形態のパチスロ1の引込優先順位取得処理(図78及び図79参照)において、「ANY役」の引込優先対応処理中のS683の判定処理は、ソースプログラム上において、メインCPU101専用命令コードである「JCP」命令(比較命令)により実行される(図80A参照)。
[Attraction Priority Acquisition Processing]
In the pachi-slot 1 attraction priority acquisition process (see FIGS. 78 and 79) of the present embodiment, the determination process of S683 during the attraction priority handling process for the "ANY role" is performed by the main CPU 101 dedicated instruction code on the source program. Executed by a certain "JCP" instruction (compare instruction) (see Figure 80A).

「ANY役」の引込優先対応処理のソースプログラム上において、「JCP」命令を用いた場合、上述のように、アドレス設定に係る命令を省略することができので、「ANY役」の引込優先対応処理の処理効率を高めることができるとともに、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。 If the "JCP" instruction is used in the source program for the "ANY role" attraction priority handling process, the instruction related to the address setting can be omitted as described above, so the "ANY role" attraction priority correspondence The processing efficiency of processing can be improved, and the capacity of the source program (capacity used in the main ROM 102) can be reduced.

また、引込優先順位取得処理中のS686の停止制御用引込要求フラグ設定処理では、ソースプログラム上において、図80Bに示すように、メインCPU101専用命令コードである、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令、及び、「CALLF」命令が利用される。 In addition, in the stop control attraction request flag setting process of S686 during the attraction priority acquisition process, as shown in FIG. "LDQ" and "CALLF" instructions for addressing are used.

それゆえ、S686の停止制御用引込要求フラグ設定処理では、「LDQ」命令を用いることにより、ソースプログラム上において、アドレス設定に係る命令を省略することができ、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。また、「CALLF」命令は、上述のように、2バイトの命令コードである。それゆえ、停止制御用引込要求フラグ設定処理において、これらのメインCPU101専用命令コードを使用することにより、処理の効率化を図ることができ、限られたメインRAM103の容量を有効活用することができる。 Therefore, in the stop control pull-in request flag setting process of S686, by using the "LDQ" instruction, instructions related to address setting can be omitted on the source program, and the capacity of the source program (use of the main ROM 102) can be reduced. capacity) can be reduced. Also, the "CALLF" instruction is a 2-byte instruction code as described above. Therefore, by using these dedicated instruction codes for the main CPU 101 in the stop control pull-in request flag setting process, the efficiency of the process can be improved, and the limited capacity of the main RAM 103 can be effectively utilized. .

さらに、本実施形態では、優先引込順位取得処理中のS686の停止制御用引込要求フラグ設定処理において、「CALLF」命令で指定するジャンプ先の論理積演算処理のアドレスは、引込優先順位格納処理(図73参照)中のS626の論理積演算処理において「CALLF」命令で指定するジャンプ先のアドレスと同じである(図74参照)。すなわち、本実施形態では、優先引込順位取得処理及び引込優先順位格納処理の両処理において、論理積演算処理を実行するためのソースプログラムが共有化(モジュール化)されている。 Furthermore, in the present embodiment, in the stop control attraction request flag setting processing of S686 during the priority attraction ranking acquisition processing, the address of the logical AND operation processing of the jump destination specified by the "CALLF" instruction is the attraction priority ranking storage processing ( 73) is the same as the jump destination address specified by the "CALLF" instruction in the AND operation processing of S626 (see FIG. 74). That is, in the present embodiment, the source program for executing the AND operation process is shared (modularized) in both the priority attraction ranking acquisition process and the attraction priority ranking storage process.

この場合、優先引込順位取得処理及び引込優先順位格納処理の両処理において、それぞれ別個に論理積演算処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In this case, since there is no need to separately provide a source program for AND operation processing in both the priority attraction ranking acquisition process and the attraction priority ranking storage process, the capacity of the source program (capacity used in the main ROM 102) is eliminated. can be reduced. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance game playability.

[リール停止制御処理]
本実施形態のパチスロ1のリール停止制御処理(図81参照)において、S711~S715の処理では、図82に示すように、ソースプログラム上において、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令、及び、「CALLF」命令が利用される。
[Reel stop control process]
In the reel stop control processing (see FIG. 81) of the pachi-slot 1 of the present embodiment, in the processing of S711 to S715, as shown in FIG. "LDQ" and "CALLF" instructions are used.

それゆえ、本実施形態では、これらのメインCPU101専用命令コードを用いることにより、リール制御処理のソースプログラムの容量を削減することができるともに、リール停止制御処理の処理効率を向上させることができる。すなわち、本実施形態では、主制御回路90におけるプログラム処理速度の効率化と容量の削減を行うことが可能となり、削減した容量に応じて増加したメインROM102の空き領域を活用して、遊技性を高めることができる。 Therefore, in this embodiment, by using these dedicated instruction codes for the main CPU 101, it is possible to reduce the capacity of the source program for the reel control process and improve the processing efficiency of the reel stop control process. That is, in the present embodiment, it is possible to improve the efficiency of the program processing speed and reduce the capacity of the main control circuit 90, and utilize the free space of the main ROM 102, which has been increased according to the reduced capacity, to improve the gaming performance. can be enhanced.

また、リール停止制御処理中のS726の判定処理(リール(回胴)の停止状態のチェック処理)では、図83に示すように、ソースプログラム上において、「LDQ」命令及び「ORQ」命令(Qレジスタ(拡張レジスタ)を用いてアドレス指定を行うメインCPU101専用命令コード)が用いられる。 In addition, in the determination processing of S726 during the reel stop control processing (reel stop state check processing), as shown in FIG. A dedicated instruction code for the main CPU 101 that specifies an address using a register (extended register) is used.

それゆえ、本実施形態では、リール停止制御処理のソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 Therefore, in the present embodiment, instructions related to address setting can be omitted from the source program of the reel stop control process, and the capacity of the source program (used capacity of the main ROM 102) can be reduced accordingly. . As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance game playability.

[入賞検索処理]
本実施形態のパチスロ1の入賞検索処理(図88参照)において、S764の払出枚数及び判定対象データのセット処理では、図89に示すように、ソースプログラム上において、「LDIN」命令が用いられる。
[Winning search process]
In the pachi-slot 1 win search process (see FIG. 88) of the present embodiment, in the process of setting the number of payouts and determination target data in S764, an "LDIN" command is used on the source program as shown in FIG.

それゆえ、本実施形態の入賞検索処理では、一つの「LDIN」命令により、データのロード処理及びアドレスの更新処理の両方を行うことができる。この場合、入賞検索処理のソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。
この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。
Therefore, in the prize search process of this embodiment, both the data load process and the address update process can be performed by one "LDIN" command. In this case, an instruction for address setting can be omitted from the source program of the prize search process, and the capacity of the source program (used capacity of the main ROM 102) can be reduced accordingly.
As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance game playability.

また、入賞検索処理中のS770の判定処理で参照するメダルカウンタの値の取得処理、S772の処理で参照する入賞枚数カウンタの値の取得処理、及び、S775の処理で行う入賞枚数カウンタの保存(更新)処理では、いずれも、図89に示すように、Qレジスタ(拡張レジスタ)を用いてアドレス指定を行う「LDQ」命令が用いられる。それゆえ、本実施形態の入賞検索処理では、ソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In addition, processing for acquiring the value of the medal counter referred to in the determination processing of S770 during the winning search processing, processing of acquiring the value of the winning number counter referred to in the processing of S772, and storing the winning number counter performed in the processing of S775 ( In both update) processes, as shown in FIG. 89, an "LDQ" instruction is used to specify an address using a Q register (extension register). Therefore, in the winning search process of the present embodiment, instructions related to address setting can be omitted from the source program, and the capacity of the source program (used capacity of the main ROM 102) can be reduced accordingly. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance game playability.

さらに、入賞検索処理中のS769の判定処理では、図89に示すように、ソースプログラム上において、「JSLAA」命令が用いられ、S770及びS773の判定処理では、「JCP」命令が用いられる。入賞検索処理のソースプログラム上において、「JSLAA」命令及び「JCP」命令を用いた場合、上述のように、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量(メインROM102の使用容量)を低減することができる。この結果、本実施形態では、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 Furthermore, as shown in FIG. 89, in the determination process of S769 during the prize search process, the "JSLAA" command is used on the source program, and the "JCP" command is used in the determination processes of S770 and S773. When the "JSLAA" instruction and the "JCP" instruction are used on the source program for the prize search process, the instruction related to address setting can be omitted as described above, and the capacity of the source program (main ROM 102 capacity) can be reduced. As a result, in the present embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance game playability.

[イリーガルヒットチェック処理]
本実施形態では、図22に示すように、入賞作動フラグ格納領域(表示役格納領域)の構成が当り要求フラグ格納領域(内部当籤役格納領域)のそれと同じである。それゆえ、本実施形態のイリーガルヒットチェック処理におけるS784の演算処理では、ソースプログラム(図91参照)上において、入賞役のデータと内部当籤役のデータとを単純に論理積(「AND」命令で実行する)するだけで、入賞役のデータと内部当籤役のデータとの合成結果を得ることができる。
[Illegal hit check processing]
In this embodiment, as shown in FIG. 22, the configuration of the winning operation flag storage area (display combination storage area) is the same as that of the winning request flag storage area (internal winning combination storage area). Therefore, in the arithmetic processing of S784 in the illegal hit check processing of the present embodiment, the data of the winning combination and the data of the internal winning combination are simply ANDed (using the "AND" instruction) on the source program (see FIG. 91). execution), it is possible to obtain the result of combining the data of the winning combination and the data of the internal winning combination.

それゆえ、本実施形態では、イリーガルヒットチェック処理を効率化及び簡略化することができ、その結果、主制御プログラムの空き容量を確保することができ、該空き容量を使用して遊技性を高めることができる。 Therefore, in the present embodiment, the illegal hit check process can be streamlined and simplified, and as a result, the free space of the main control program can be secured, and the free space can be used to enhance the gameplay. be able to.

[入賞チェック・メダル払出処理]
本実施形態のパチスロ1の入賞チェック・メダル払出処理(図92参照)では、クレジットカウンタの更新(+1)後、払出動作を継続する場合、S808の処理において、60.33ms間のウェイト(払出間隔待ち)処理が行われる。この場合、無駄な待ち時間を減らすことができ、遊技者の精神的負担を軽減することができる。
[Award check/Medal payout process]
In the pachi-slot 1 winning check/medal payout process (see FIG. 92) of the present embodiment, if the payout operation is continued after the credit counter is updated (+1), a wait of 60.33 ms (payout interval wait) processing is performed. In this case, useless waiting time can be reduced, and the mental burden on the player can be reduced.

[メダル払出枚数チェック処理]
本実施形態のパチスロ1のメダル払出枚数チェック処理(図94参照)中のS814の役連終了枚数カウンタの更新処理では、図95Aに示すように、ソースプログラム上において、メインCPU101専用命令コードである「DCPLD」命令が用いられる。
[Medal payout check process]
In the process of updating the counter of the number of consecutive winning combinations at S814 in the process of checking the number of medals to be paid out for Pachi-Slot 1 (see FIG. 94) of the present embodiment, as shown in FIG. A "DCPLD" instruction is used.

S814の処理において、「DCPLD」命令は、枚数管理カウンタの下限判定命令と、判断分岐命令とが一体になった命令コードでなるので、役連終了枚数カウンタの更新(減算)処理及び連終了枚数カウンタの値を「0」に保持する処理の両方を実行することができる。この場合、両処理を別個に実行するための命令コードを設ける必要がなくなる。
それゆえ、本実施形態のメダル払出枚数チェック処理では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。
In the processing of S814, the "DCPLD" instruction is an instruction code that combines the lower limit judgment instruction of the number management counter and the judgment branch instruction, so the update (subtraction) processing of the consecutive end number counter and the consecutive end number counter are performed. Both processes that keep the value of the counter at "0" can be performed. In this case, there is no need to provide instruction codes for executing both processes separately.
Therefore, in the process of checking the number of tokens to be paid out according to the present embodiment, the capacity of the source program (capacity used in the main ROM 102) can be reduced, and the free capacity in the main ROM 102 can be secured (increased). The unused space can be utilized to enhance game playability.

また、メダル払出枚数チェック処理中のS816の処理では、図95Bに示すように、クレジット情報コマンドの通信パラメータ1には払出枚数カウンタの値がセットされ、通信パラメータ5にはクレジットカウンタの値がセットされる。しかしながら、クレジット情報コマンドを構成するその他の通信パラメータ2~4(未使用パラメータ)には、現時点においてHレジスタ、Eレジスタ及びDレジスタにそれぞれ格納されている値がセットされる。それゆえ、クレジット情報コマンド送信時における通信パラメータ2~4の値は不定値となる。その結果、本実施形態では、クレジット情報コマンドのサム値(BCC)を送信毎に不定値にすることができ、ゴト等の不正行為を抑制することができる。 In addition, in the processing of S816 during the medal payout count check processing, as shown in FIG. 95B, the value of the payout count counter is set in the communication parameter 1 of the credit information command, and the value of the credit counter is set in the communication parameter 5. be done. However, other communication parameters 2 to 4 (unused parameters) constituting the credit information command are set to the values currently stored in the H, E, and D registers, respectively. Therefore, the values of the communication parameters 2 to 4 are undefined when the credit information command is sent. As a result, in the present embodiment, the sum value (BCC) of the credit information command can be set to an indefinite value for each transmission, and fraudulent acts such as fraud can be suppressed.

[7セグLED駆動処理]
本実施形態のパチスロ1の7セグLED駆動処理(図101参照)中のS936で行われる7セグコモン出力(選択)データ及び7セグカソード出力データの出力処理は、図102Bに示すように、一つのソースコード「LD (cPA_SEGCOM),BC」により実行される。すなわち、本実施形態では、7セグLED駆動処理において、2桁の7セグLEDをダイナミック点灯制御する際に、7セグコモン出力データと、7セグカソード出力データとが同時に出力される。この出力制御は、情報表示器6内の指示モニタに押し順表示データを表示する際にも行われる。
[7-segment LED drive processing]
The output processing of the 7-segment common output (selection) data and the 7-segment cathode output data performed in S936 in the 7-segment LED drive processing (see FIG. 101) of the pachi-slot 1 of the present embodiment is performed by one source as shown in FIG. 102B. Executed by the code "LD(cPA_SEGCOM), BC". That is, in the present embodiment, in the 7-segment LED driving process, the 7-segment common output data and the 7-segment cathode output data are simultaneously output when dynamic lighting control is performed on the 2-digit 7-segment LED. This output control is also performed when the pushing order display data is displayed on the instruction monitor in the information display device 6 .

この場合、7セグLED駆動処理のソースプログラム上において、7セグLEDのダイナミック点灯制御に必要な命令コード数を減らすことができる。それゆえ、本実施形態では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In this case, the number of instruction codes required for dynamic lighting control of the 7-segment LED can be reduced on the source program for the 7-segment LED driving process. Therefore, in the present embodiment, it is possible to reduce the capacity of the source program (capacity used by the main ROM 102), secure (increase) free space in the main ROM 102, and utilize the increased free space. Therefore, the playability can be enhanced.

[タイマー更新処理]
本実施形態のパチスロ1のタイマー更新処理(図106参照)中のS952の処理(2バイトタイマーの更新処理)では、図107に示すように、ソースプログラム上において、メインCPU101専用命令コードである「DCPWLD」命令が用いられる。
[Timer update process]
In the process of S952 (2-byte timer update process) in the timer update process (see FIG. 106) of the pachi-slot machine 1 of the present embodiment, as shown in FIG. DCPWLD" instruction is used.

タイマー更新処理において、「DCPWLD」命令を実行した場合、上述のように、タイマー数(2バイトタイマー数)の更新(減算)処理及びタイマー数を「0」に保持する処理の両方を実行することができる。この場合、両処理を別個に実行するための命令コードを設ける必要がなくなる。それゆえ、本実施形態では、ソースプログラムの容量(メインROM102の使用容量)を低減することができ、メインROM102において、空き容量を確保する(増大させる)ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In the timer update process, when the "DCPWLD" instruction is executed, both the process of updating (subtracting) the number of timers (number of 2-byte timers) and the process of holding the number of timers at "0" are executed as described above. can be done. In this case, there is no need to provide instruction codes for executing both processes separately. Therefore, in the present embodiment, it is possible to reduce the capacity of the source program (capacity used by the main ROM 102), secure (increase) free space in the main ROM 102, and utilize the increased free space. Therefore, the playability can be enhanced.

<付記(本実施形態に係る発明のまとめ)>
[第1~第12の発明の遊技機]
従来の遊技機において、遊技者にとって有利な有利状態(例えば、ART)中の単位遊技毎に、当該有利状態を継続させるか否かの上乗せ抽籤を行い、この上乗せ抽籤に当籤すると、当籤したセット数の分だけ当該有利状態を継続させるものが知られている(例えば、特開2013-17520号公報参照)。
<Appendix (summary of the invention according to the present embodiment)>
[Gaming machines of the first to twelfth inventions]
In a conventional gaming machine, for each unit game in an advantageous state (for example, ART) advantageous to a player, an additional lottery is conducted to determine whether or not to continue the advantageous state, and when the additional lottery is won, the winning set is won. It is known to continue the advantageous state by the number (for example, see Japanese Patent Application Laid-Open No. 2013-17520).

しかしながら、特開2013-17520号公報に示す遊技機では、上乗せ抽籤に当籤したか否かによって有利状態が継続するか否か決定されるため、有利状態の継続に関する遊技性が単調となってしまうという問題があった。 However, in the gaming machine disclosed in Japanese Unexamined Patent Application Publication No. 2013-17520, it is determined whether or not the advantageous state continues depending on whether or not the additional lottery is won. There was a problem.

第1~第12の発明は、このような背景のもとになされたものであり、有利状態の継続に関する遊技性を多彩なものとすることで、遊技の興趣を向上させることができる遊技機を提供することを目的とする。 The first to twelfth inventions have been made under such a background, and are capable of improving the interest of the game by diversifying the game characteristics related to the continuation of the advantageous state. intended to provide

上記目的達成のため、本実施形態の遊技機によれば、以下の第1~第3の発明の遊技機を提供することができる。 In order to achieve the above object, according to the gaming machine of the present embodiment, it is possible to provide gaming machines of the following first to third inventions.

第1の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な停止操作の手順を報知する報知手段(例えば、表示装置11)と、
前記報知手段による報知が行われる有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の遊技期間に関する権利を付与可能な特定状態(例えば、RUSH状態)を制御する特定状態制御手段(例えば、メインCPU101)と、を備え、
前記内部当籤役決定手段は、前記特定状態において、内部当籤役として特定役(例えば、RT4における「7リプ」)を決定可能であり、
前記特定役は、特定の手順で停止操作が行われた場合、特定の図柄の組合せ(例えば、「7揃いリプ」)が表示可能であり、前記特定の手順とは異なる手順で停止操作が行われた場合、前記特定の図柄の組合せが表示されない内部当籤役であり、
前記特定状態制御手段は、
前記特定状態において、前記特定役が内部当籤役として決定された場合、
報知期間であれば、前記報知手段によって前記特定の手順を報知し、前記権利を付与可能であり、
前記報知期間でなければ、前記報知手段によって前記特定の手順を報知せず、前記権利を付与せず、
前記報知期間を予め付与する第1報知期間付与手段(例えば、メインCPU101による保障報知期間の付与)と、
前記特定状態において遊技毎に抽籤を行い、抽籤に非当籤となるまで、前記報知期間を付与する第2報知期間付与手段(例えば、メインCPU101による追加報知期間の付与)と、をさらに備えたことを特徴とすることができる。
The gaming machine of the first invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display rows,
internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
Symbol variation start control means (for example, reel rotation start processing by the main CPU 101) for starting variation display of symbols when a start operation is performed by the player;
When the player performs a stop operation, symbol variation stop control means (for example, reel stop control processing by the main CPU 101) for stopping the symbol variation display based on the internal winning combination determined by the internal winning combination determination means. When,
Notification means (for example, the display device 11) for notifying the procedure of the stop operation that is advantageous for the player;
Advantageous state control means (for example, main CPU 101) for controlling an advantageous state (for example, ART state) to be notified by the notifying means;
a specific state control means (e.g., main CPU 101) for controlling a specific state (e.g., RUSH state) that can grant rights related to the gaming period of the advantageous state;
The internal winning combination determination means is capable of determining a specific combination (for example, "7 Lip" in RT4) as an internal winning combination in the specific state,
When the stop operation is performed in a specific procedure, the specific combination can display a specific combination of symbols (for example, "7 matching lips"), and the stop operation is performed in a procedure different from the specific procedure. is an internal winning combination in which the combination of the specific symbols is not displayed,
The specific state control means is
In the specific state, when the specific combination is determined as an internal winning combination,
If it is a notification period, the notification means can notify the specific procedure and grant the right,
If it is not the notification period, the notification means does not notify the specific procedure and does not grant the right,
a first notification period provision means for preliminarily providing the notification period (for example, provision of a security notification period by the main CPU 101);
a second notification period providing means (for example, addition of an additional notification period by the main CPU 101) that performs a lottery for each game in the specific state and provides the notification period until the lottery is not won. can be characterized by

上記構成の遊技機では、複数の異なる契機によって報知期間の付与(例えば、保障報知期間の付与、及び追加報知期間の付与)が行われ、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、RUSH状態)において、報知期間であれば、特定の報知が行われることに応じて、当該権利が付与されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 In the gaming machine with the above configuration, the notification period is given by a plurality of different triggers (for example, the security notification period is given and the additional notification period is given), and the right regarding the game period in an advantageous state (for example, the ART state) is granted. In a grantable specific state (for example, RUSH state), if it is a notification period, the right is granted when a specific notification is made. Therefore, it is possible to diversify the playability related to the continuation of the advantageous state, and to improve the amusement of the game.

また、第2の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な停止操作の手順を報知する報知手段(例えば、表示装置11)と、
前記報知手段による報知が行われる有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の遊技期間に関する権利を付与可能な特定状態(例えば、特別RUSH状態)を制御する特定状態制御手段(例えば、メインCPU101)と、を備え、
前記内部当籤役決定手段は、前記特定状態において、内部当籤役として特定役(例えば、RT4における「7リプ」)を決定可能であり、
前記特定役は、特定の手順で停止操作が行われた場合、特定の図柄の組合せ(例えば、「7揃いリプ」)が表示可能であり、前記特定の手順とは異なる手順で停止操作が行われた場合、所定の図柄の組合せ(例えば、「RT3移行リプ」)が表示される内部当籤役であり、
前記特定状態制御手段は、
前記特定状態において、前記特定役が内部当籤役として決定された場合、
報知期間であれば、前記報知手段によって前記特定の手順を報知し、前記特定の図柄の組合せが表示されたときに前記権利を付与可能であり、
前記報知期間でなければ、前記報知手段によって前記特定の手順を報知せず、前記所定の図柄の組合せが表示されたときに前記特定状態を終了させ、
前記特定状態において、前記特定役とは異なる所定役(例えば、RT4における「7リプ」以外)が内部当籤役として決定された場合、前記報知期間であるか否かにかかわらず、前記特定状態を継続させ、
前記特定状態が所定期間(例えば、9ゲーム間)継続した場合、さらに前記権利を付与可能であることを特徴とすることができる。
In addition, the gaming machine of the second invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display rows,
internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
Symbol variation start control means (for example, reel rotation start processing by the main CPU 101) for starting variation display of symbols when a start operation is performed by the player;
When the player performs a stop operation, symbol variation stop control means (for example, reel stop control processing by the main CPU 101) for stopping the symbol variation display based on the internal winning combination determined by the internal winning combination determination means. When,
Notification means (for example, the display device 11) for notifying the procedure of the stop operation that is advantageous for the player;
Advantageous state control means (for example, main CPU 101) for controlling an advantageous state (for example, ART state) to be notified by the notifying means;
a specific state control means (e.g., main CPU 101) that controls a specific state (e.g., special RUSH state) that can grant rights related to the gaming period of the advantageous state;
The internal winning combination determination means is capable of determining a specific combination (for example, "7 Lip" in RT4) as an internal winning combination in the specific state,
When the stop operation is performed in a specific procedure, the specific combination can display a specific combination of symbols (for example, "7 matching lips"), and the stop operation is performed in a procedure different from the specific procedure. is an internal winning combination in which a combination of predetermined symbols (for example, "RT3 transfer letter") is displayed,
The specific state control means is
In the specific state, when the specific combination is determined as an internal winning combination,
If it is a notification period, the specific procedure is notified by the notification means, and the right can be granted when the combination of the specific symbols is displayed,
If it is not the notification period, the specific procedure is not notified by the notification means, and the specific state is terminated when the combination of the predetermined symbols is displayed;
In the specific state, if a predetermined combination different from the specific combination (for example, other than "7 RIP" in RT4) is determined as an internal winning combination, regardless of whether it is the notification period or not, the specific state is changed. let it continue
The right can be further granted when the specific state continues for a predetermined period (for example, nine games).

上記構成の遊技機では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、特別RUSH状態)において、特定役(例えば、RT4における「7リプ」)に当籤したときに、報知期間であれば、特定の報知が行われることに応じて、当該権利が付与される一方、報知期間でなければ、特定の報知が行われずに特定状態が終了するが、報知期間でなくとも、所定役(例えば、RT4における「7リプ」以外)に当籤した場合には、特定状態が継続する。そして、特定状態が所定期間(例えば、9ゲーム間)継続した場合には、別途当該権利が付与されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 In the gaming machine with the above configuration, in a specific state (for example, special RUSH state) in which a right can be granted for the gaming period in an advantageous state (for example, ART state), a specific combination (for example, "7 Lip" in RT4) is won. If it is during the notification period, the right is granted in response to the specific notification being made, while if it is not during the notification period, the specific state ends without the specific notification being made, but the notification period Even if it is not, when a predetermined combination (for example, other than "7 RIP" in RT4) is won, the specific state continues. Then, when the specific state continues for a predetermined period of time (for example, nine games), the right is granted separately. Therefore, it is possible to diversify the playability related to the continuation of the advantageous state, and to improve the amusement of the game.

また、第3の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な停止操作の手順を報知する報知手段(例えば、表示装置11)と、
前記報知手段による報知が行われる有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の遊技期間に関する権利を付与可能な特定状態(例えば、特別RUSH状態)を制御する特定状態制御手段(例えば、メインCPU101)と、を備え、
前記内部当籤役決定手段は、前記特定状態において、内部当籤役として特定役(例えば、RT4における「7リプ」)を決定可能であり、
前記特定役は、特定の手順で停止操作が行われた場合、特定の図柄の組合せ(例えば、「7揃いリプ」)が表示可能であり、前記特定の手順とは異なる手順で停止操作が行われた場合、所定の図柄の組合せ(例えば、「RT3移行リプ」)が表示される内部当籤役であり、
前記特定状態において、前記特定役が内部当籤役として決定された場合、
報知期間であれば、前記報知手段によって前記特定の手順を報知し、前記特定の図柄の組合せが表示されたときに前記権利を付与可能であり、
前記報知期間でなければ、前記報知手段によって前記特定の手順を報知せず、前記所定の図柄の組合せが表示されたときに前記特定状態を終了させ、
前記特定状態において、前記特定役とは異なる所定役(例えば、RT4における「7リプ」以外)が内部当籤役として決定された場合、前記報知期間であるか否かにかかわらず、前記特定状態を継続させ、
前記特定状態が所定期間(例えば、9ゲーム間)継続した場合、さらに前記権利を付与可能であり、
前記特定状態が前記所定期間継続せずに終了した場合、その中途の継続期間を、次回の前記特定状態まで保持し、次回の前記特定状態では、保持された中途の継続期間から前記所定期間が再開されることを特徴とすることができる。
In addition, the gaming machine of the third invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display rows,
internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
Symbol variation start control means (for example, reel rotation start processing by the main CPU 101) for starting variation display of symbols when a start operation is performed by the player;
When the player performs a stop operation, symbol variation stop control means (for example, reel stop control processing by the main CPU 101) for stopping the symbol variation display based on the internal winning combination determined by the internal winning combination determination means. When,
Notification means (for example, the display device 11) for notifying the procedure of the stop operation that is advantageous for the player;
Advantageous state control means (for example, main CPU 101) for controlling an advantageous state (for example, ART state) to be notified by the notifying means;
a specific state control means (e.g., main CPU 101) that controls a specific state (e.g., special RUSH state) that can grant rights related to the gaming period of the advantageous state;
The internal winning combination determination means is capable of determining a specific combination (for example, "7 Lip" in RT4) as an internal winning combination in the specific state,
When the stop operation is performed in a specific procedure, the specific combination can display a specific combination of symbols (for example, "7 matching lips"), and the stop operation is performed in a procedure different from the specific procedure. is an internal winning combination in which a combination of predetermined symbols (for example, "RT3 transfer letter") is displayed,
In the specific state, when the specific combination is determined as an internal winning combination,
If it is a notification period, the specific procedure is notified by the notification means, and the right can be granted when the combination of the specific symbols is displayed,
If it is not the notification period, the specific procedure is not notified by the notification means, and the specific state is terminated when the combination of the predetermined symbols is displayed;
In the specific state, if a predetermined combination different from the specific combination (for example, other than "7 RIP" in RT4) is determined as an internal winning combination, regardless of whether it is the notification period or not, the specific state is changed. let it continue
When the specific state continues for a predetermined period (for example, 9 games), the right can be further granted,
When the specific state ends without continuing for the predetermined period, the intermediate duration is maintained until the next specific state, and in the next specific state, the predetermined period is extended from the retained intermediate duration. It can be characterized as restarted.

上記構成の遊技機では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、特別RUSH状態)において、特定役(例えば、RT4における「7リプ」)に当籤したときに、報知期間であれば、特定の報知が行われることに応じて、当該権利が付与される一方、報知期間でなければ、特定の報知が行われずに特定状態が終了するが、報知期間でなくとも、所定役(例えば、RT4における「7リプ」以外)に当籤した場合には、特定状態が継続する。そして、特定状態が所定期間(例えば、9ゲーム間)継続した場合には、別途当該権利が付与されるように構成されている。また、特定状態が所定期間継続せずに終了した場合であっても、その中途の継続期間が次回の特定状態まで保持され、次回の特定状態では、保持された中途の継続期間から所定期間が再開されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 In the gaming machine with the above configuration, in a specific state (for example, special RUSH state) in which a right can be granted for the gaming period in an advantageous state (for example, ART state), a specific combination (for example, "7 Lip" in RT4) is won. If it is during the notification period, the right is granted in response to the specific notification being made, while if it is not during the notification period, the specific state ends without the specific notification being made, but the notification period Even if it is not, when a predetermined combination (for example, other than "7 RIP" in RT4) is won, the specific state continues. Then, when the specific state continues for a predetermined period of time (for example, nine games), the right is granted separately. In addition, even if the specific state ends without continuing for a predetermined period, the intermediate duration is retained until the next specific state, and in the next specific state, the predetermined period from the retained intermediate continuation period. configured to resume. Therefore, it is possible to diversify the playability related to the continuation of the advantageous state, and to improve the amusement of the game.

また、第2又は第3の発明の遊技機において、
前記特定状態が前記所定期間継続した後、さらに前記特定状態が前記所定期間継続した場合、さらに前記権利を付与可能であることを特徴とすることができる。
Also, in the gaming machine of the second or third invention,
After the specific state continues for the predetermined period, the right can be further granted when the specific state continues for the predetermined period.

上記構成の遊技機では、特定状態が所定期間継続する毎に、遊技期間に関する権利が付与されるように構成されていることから、特定状態が継続した期間に応じて、複数の権利が付与される場合がある。すなわち、報知期間でなくとも、例えば、所定役が当籤し続けて特定状態が継続し続けた場合には、多くの当該権利を得ることができる場合がある。したがって、特定状態における権利付与の期待感をさらに向上させることができる。 In the gaming machine with the above configuration, each time the specific state continues for a predetermined period, a right related to the game period is granted. may occur. That is, even if it is not the notification period, for example, if the predetermined combination continues to be won and the specific state continues, there are cases where many rights can be obtained. Therefore, it is possible to further improve the expectation of the granting of rights in the specific state.

また、上記目的達成のため、本実施形態の遊技機によれば、以下の第4~第6の発明の遊技機を提供することができる。 Further, in order to achieve the above object, according to the gaming machine of the present embodiment, it is possible to provide gaming machines of the following fourth to sixth inventions.

第4の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の遊技期間に関する権利を付与可能な特定状態(例えば、バトル状態)を制御する特定状態制御手段(例えば、メインCPU101)と、を備え、
前記特定状態制御手段は、
所定期間(例えば、8ゲーム)、前記特定状態に制御することが可能であり、
前記所定期間内において、ポイントを付与可能であり、
前記所定期間内において付与されたポイントが第1の値(例えば、「10」)以上となった場合に、前記権利を付与可能であり、
前記権利を付与するときに、前記所定期間内において付与されたポイントが前記第1の値より大きい第2の値(例えば、「15」)以上である場合には、前記所定期間内において付与されたポイントが前記第1の値以上かつ前記第2の値未満である場合よりも、前記権利の付与に関する有利度合いが高まる、ことを特徴とすることができる。
The gaming machine of the fourth invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display rows,
internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
Symbol variation start control means (for example, reel rotation start processing by the main CPU 101) for starting variation display of symbols when a start operation is performed by the player;
When the player performs a stop operation, symbol variation stop control means (for example, reel stop control processing by the main CPU 101) for stopping the symbol variation display based on the internal winning combination determined by the internal winning combination determination means. When,
Advantageous state control means (for example, main CPU 101) for controlling an advantageous state (for example, ART state) advantageous to the player;
a specific state control means (e.g., main CPU 101) that controls a specific state (e.g., battle state) that can grant rights related to the gaming period of the advantageous state;
The specific state control means is
It is possible to control to the specific state for a predetermined period (e.g., 8 games),
Within the predetermined period, points can be given,
The right can be granted when the points granted within the predetermined period become equal to or greater than a first value (e.g., "10");
When the right is granted, if the points granted within the predetermined period are equal to or greater than a second value (e.g., "15") larger than the first value, the points are granted within the predetermined period. It can be characterized in that the degree of advantage in granting the right is higher than when the points obtained are equal to or greater than the first value and less than the second value.

上記構成の遊技機では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイント以上となった場合に当該権利が付与されるとともに、規定ポイント以上のどの範囲内であるかに応じて当該権利の付与に関する有利度合いが異なる場合がある。具体的には、付与されたポイントが、第2の値(例えば、「15」)以上となった場合には、第1の値(例えば、「10」)以上かつ第2の値未満となった場合よりも、当該権利の付与に関する有利度合いが高まるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 In the gaming machine with the above configuration, points awarded within a predetermined period (e.g., 8 games) are stipulated in a specific state (e.g., battle state) in which rights related to the gaming period in an advantageous state (e.g., ART state) can be granted. The right is granted when the point is equal to or higher, and the degree of advantage in granting the right may differ depending on the range of the specified point or higher. Specifically, when the awarded points are equal to or greater than a second value (eg, "15"), they are equal to or greater than the first value (eg, "10") and less than the second value. It is structured so that the degree of advantage in granting the right is higher than in the case where the right is granted. Therefore, it is possible to diversify the playability related to the continuation of the advantageous state, and to improve the amusement of the game.

また、第4の発明の遊技機において、
前記所定期間は、所定数の単位遊技(例えば、8ゲーム)を実行した場合、又は前記所定数の単位遊技を実行する前に前記第2の値より大きい第3の値(例えば、「20」)以上のポイントが付与された場合に終了するものであり、
前記所定期間内において付与されたポイントが前記第1の値以上となった場合に、前記権利が必ず付与されることを特徴とすることができる。
Also, in the gaming machine of the fourth invention,
The predetermined period is set to a third value greater than the second value (eg, "20") when a predetermined number of unit games (eg, 8 games) are executed, or before the predetermined number of unit games are executed. ) will end when more points are awarded,
It is possible to be characterized in that the right is always granted when the number of points granted within the predetermined period is greater than or equal to the first value.

上記構成の遊技機では、付与されたポイントが規定ポイント以上のどの範囲内であるかに応じて、権利付与に関する有利度合いが異なる場合はあるものの、規定ポイント以上となった場合には当該権利が必ず付与されるように構成されている。したがって、遊技者の権利付与に対する期待感を損なうことなく、特定状態における遊技性を多彩なものとすることができる。 With the above-configured gaming machine, although the degree of advantage in granting rights may differ depending on the range of points granted above the prescribed points, the right will not be granted if the awarded points are above the prescribed points. It is configured to always be granted. Therefore, it is possible to provide a variety of playability in the specific state without impairing the player's expectation for the granting of rights.

また、第5の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の遊技期間に関する権利を付与可能な特定状態(例えば、バトル状態)を制御する特定状態制御手段(例えば、メインCPU101)と、を備え、
前記特定状態制御手段は、
所定期間(例えば、8ゲーム)、前記特定状態に制御することが可能であり、
前記所定期間内における遊技毎に、ポイントを付与可能であり、
前記所定期間内において付与されたポイントが第1の値(例えば、「10」)以上となった場合、前記所定期間が終了するときに前記権利を付与可能であり、
前記権利を付与するときに、前記所定期間内において付与されたポイントに応じて、前記権利の付与に関する有利度合いが異なる場合があり、
前記ポイントは、前記第1の値と、前記第1の値より大きい第2の値(例えば、「15」)と、前記第2の値より大きい第3の値(例えば、「20」)と、を含む所定範囲内で加算可能なものであり、
前記所定期間内において付与されたポイントが前記第3の値以上となった場合には、前記第3の値未満で前記所定期間が終了するときよりも前記権利の付与に関する有利度合いが高まる、ことを特徴とすることができる。
In addition, the gaming machine of the fifth invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display rows,
internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
Symbol variation start control means (for example, reel rotation start processing by the main CPU 101) for starting variation display of symbols when a start operation is performed by the player;
When the player performs a stop operation, symbol variation stop control means (for example, reel stop control processing by the main CPU 101) for stopping the symbol variation display based on the internal winning combination determined by the internal winning combination determination means. When,
Advantageous state control means (for example, main CPU 101) for controlling an advantageous state (for example, ART state) advantageous to the player;
a specific state control means (e.g., main CPU 101) that controls a specific state (e.g., battle state) that can grant rights related to the gaming period of the advantageous state;
The specific state control means is
It is possible to control to the specific state for a predetermined period (e.g., 8 games),
A point can be given for each game within the predetermined period,
When the points granted within the predetermined period become equal to or greater than a first value (for example, "10"), the right can be granted when the predetermined period ends,
When granting the right, the degree of advantage in granting the right may differ depending on the points granted within the predetermined period,
The points are the first value, a second value greater than the first value (eg, "15"), and a third value greater than the second value (eg, "20"). , which can be added within a predetermined range including
When the points awarded within the predetermined period are equal to or greater than the third value, the degree of advantage in granting the right is higher than when the predetermined period ends when the point is less than the third value. can be characterized by

上記構成の遊技機では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイント以上となった場合に当該権利が付与されるとともに、規定ポイント以上のどの範囲内であるかに応じて当該権利の付与に関する有利度合いが異なる場合がある。具体的には、所定期間が終了するときに、付与されているポイントが、第3の値(例えば、「20」)以上となっている場合には、第3の値未満となっている場合よりも、当該権利の付与に関する有利度合いが高まるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 In the gaming machine with the above configuration, points awarded within a predetermined period (e.g., 8 games) are stipulated in a specific state (e.g., battle state) in which rights related to the gaming period in an advantageous state (e.g., ART state) can be granted. The right is granted when the point is equal to or higher, and the degree of advantage in granting the right may differ depending on the range of the specified point or higher. Specifically, when the given points are equal to or greater than a third value (for example, "20") at the end of the predetermined period, the points are less than the third value. It is configured so that the degree of advantage in granting the right is higher than in the case of Therefore, it is possible to diversify the playability related to the continuation of the advantageous state, and to improve the amusement of the game.

また、第5の発明の遊技機において、
前記権利を付与可能な前記所定範囲には、前記第1の値が含まれかつ前記第2の値及び前記第3の値が含まれない第1の範囲と、前記第2の値が含まれかつ前記第1の値及び前記第3の値が含まれない第2の範囲と、前記第3の値が含まれかつ前記第1の値及び前記第2の値が含まれない第3の範囲と、が含まれ、
前記権利を付与するときに、
前記所定期間内において付与されたポイントが前記第1の範囲である場合よりも前記第2の範囲である場合のほうが前記権利の付与に関する有利度合いが高まり、
前記所定期間内において付与されたポイントが前記第2の範囲である場合よりも前記第3の範囲である場合のほうが前記権利の付与に関する有利度合いが高まる、ことを特徴とすることができる。
Further, in the gaming machine of the fifth invention,
The predetermined range to which the right can be granted includes a first range that includes the first value and excludes the second value and the third value, and the second value. and a second range that does not include the first value and the third value, and a third range that includes the third value and does not include the first value and the second value and includes
When granting said rights,
When the points granted within the predetermined period are in the second range than in the first range, the degree of advantage in granting the right is higher,
The degree of advantage in granting the right is higher when the points granted within the predetermined period are within the third range than when they are within the second range.

上記構成の遊技機では、付与されたポイントが規定ポイント以上のどの範囲内であるかに応じて、権利付与に関する有利度合いが順次高まるように構成されている。したがって、特定状態における権利付与に関する期待感を順次高めることができ、遊技の興趣を向上させることができる。 The gaming machine with the above configuration is configured such that the degree of advantage in granting the right increases in accordance with the range of the awarded points above the prescribed points. Therefore, it is possible to gradually increase the expectation for the granting of the right in the specific state, and to improve the interest of the game.

また、第6の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の遊技期間に関する権利を付与可能な特定状態(例えば、バトル状態)を制御する特定状態制御手段(例えば、メインCPU101)と、を備え、
前記特定状態制御手段は、
所定期間(例えば、8ゲーム)、前記特定状態に制御することが可能であり、
前記所定期間内における遊技毎に、ポイントを付与可能であり、
前記所定期間内において付与されたポイントが規定ポイント以上となった場合、前記所定期間が終了するときに前記権利を付与可能であり、
前記権利を付与するときに、前記所定期間内において付与されたポイントに応じて、前記権利の付与に関する有利度合いが異なる場合があり、
前記所定期間内における遊技毎に、ポイントが付与されやすい付与有利遊技(例えば、ダメージ期待度「高」)であるか、ポイントが付与されにくい付与不利遊技(例えば、ダメージ期待度「低」)であるか、を予め決定可能であり、
前記特定状態における現在の遊技が、前記付与有利遊技であるか、前記付与不利遊技であるか、を遊技者に報知可能な特定報知手段(例えば、表示装置11)をさらに備えたことを特徴とすることができる。
In addition, the gaming machine of the sixth invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display rows,
internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
Symbol variation start control means (for example, reel rotation start processing by the main CPU 101) for starting variation display of symbols when a start operation is performed by the player;
When the player performs a stop operation, symbol variation stop control means (for example, reel stop control processing by the main CPU 101) for stopping the symbol variation display based on the internal winning combination determined by the internal winning combination determination means. When,
Advantageous state control means (for example, main CPU 101) for controlling an advantageous state (for example, ART state) advantageous to the player;
a specific state control means (e.g., main CPU 101) that controls a specific state (e.g., battle state) that can grant rights related to the gaming period of the advantageous state;
The specific state control means is
It is possible to control to the specific state for a predetermined period (e.g., 8 games),
A point can be given for each game within the predetermined period,
When the points granted within the predetermined period are equal to or more than the specified points, the right can be granted when the predetermined period ends,
When granting the right, the degree of advantage in granting the right may differ depending on the points granted within the predetermined period,
For each game within the predetermined period, it is an advantageous game in which points are likely to be awarded (for example, damage expectation "high") or an imparting unfavorable game in which points are difficult to be awarded (for example, damage expectation is "low"). can be determined in advance whether there is
The present game in the specific state is further provided with specific notification means (for example, a display device 11) capable of informing the player whether the game is the given advantageous game or the given disadvantageous game. can do.

上記構成の遊技機では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイント以上となった場合に当該権利が付与されるとともに、規定ポイント以上のどの範囲内であるかに応じて当該権利の付与に関する有利度合いが異なる場合がある。また、特定状態では、ポイントが付与されやすい遊技(例えば、ダメージ期待度「高」)であるか、ポイントが付与されにくい遊技(例えば、ダメージ期待度「低」)であるかかが予め決定され、そのいずれの遊技であるかが報知されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 In the gaming machine with the above configuration, points awarded within a predetermined period (e.g., 8 games) are stipulated in a specific state (e.g., battle state) in which rights related to the gaming period in an advantageous state (e.g., ART state) can be granted. The right is granted when the point is equal to or higher, and the degree of advantage in granting the right may differ depending on the range of the specified point or higher. In addition, in the specific state, it is determined in advance whether the game is a game in which points are likely to be awarded (for example, damage expectation "high") or a game in which points are difficult to be awarded (for example, damage expectation is "low"). , is configured to notify which game it is. Therefore, it is possible to diversify the playability related to the continuation of the advantageous state, and to improve the amusement of the game.

また、上記目的達成のため、本実施形態の遊技機によれば、以下の第7~第9の発明の遊技機を提供することができる。 Further, in order to achieve the above object, according to the gaming machine of the present embodiment, it is possible to provide gaming machines of the following seventh to ninth inventions.

第7の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の遊技期間に関する権利を付与可能な特定状態(例えば、バトル状態)を制御する特定状態制御手段(例えば、メインCPU101)と、を備え、
前記特定状態制御手段は、
所定期間(例えば、8ゲーム)、前記特定状態に制御することが可能であり、
前記所定期間内において、ポイントを付与可能であり、
前記所定期間内において付与されたポイントが規定ポイントとなった場合に、前記権利を付与可能であり、
前記特定状態として、第1特定状態(例えば、「通常パターン」)又は第2特定状態(例えば、「特殊パターン」)に制御可能であり、
前記所定期間内において付与されたポイントが前記規定ポイントとならずに前記特定状態が終了する場合、前記第1特定状態であれば、前記所定期間内において付与されたポイントを持ち越さず、前記第2特定状態であれば、前記所定期間内において付与されたポイントを持ち越す、ことを特徴とすることができる。
The gaming machine of the seventh invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display rows,
internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
Symbol variation start control means (for example, reel rotation start processing by the main CPU 101) for starting variation display of symbols when a start operation is performed by the player;
When the player performs a stop operation, symbol variation stop control means (for example, reel stop control processing by the main CPU 101) for stopping the symbol variation display based on the internal winning combination determined by the internal winning combination determination means. When,
Advantageous state control means (for example, main CPU 101) for controlling an advantageous state (for example, ART state) advantageous to the player;
a specific state control means (e.g., main CPU 101) that controls a specific state (e.g., battle state) that can grant rights related to the gaming period of the advantageous state;
The specific state control means is
It is possible to control to the specific state for a predetermined period (e.g., 8 games),
Within the predetermined period, points can be given,
The right can be granted when the points granted within the predetermined period become the specified points,
The specific state can be controlled to a first specific state (e.g., "normal pattern") or a second specific state (e.g., "special pattern"),
When the specific state ends without the points awarded within the predetermined period becoming the specified points, if the first specific state, the points awarded within the predetermined period are not carried over, and the second If it is a specific state, it can be characterized by carrying over the points granted within the predetermined period.

上記構成の遊技機では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイントとなった場合には、当該権利が付与される一方、付与されたポイントが規定ポイントとならなかった場合には、当該権利は付与されないが、この場合、第2特定状態(例えば、「特殊パターン」)であれば、付与されたポイントが次回以降の特定状態に持ち越されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 In the gaming machine with the above configuration, points awarded within a predetermined period (e.g., 8 games) are stipulated in a specific state (e.g., battle state) in which rights related to the gaming period in an advantageous state (e.g., ART state) can be granted. If the points are awarded, the rights are granted. If the points awarded are not the specified points, the rights are not granted. pattern”), the given points are carried over to the next specific state. Therefore, it is possible to diversify the playability related to the continuation of the advantageous state, and to improve the amusement of the game.

また、第8の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の遊技期間に関する権利を付与可能な特定状態(例えば、バトル状態)を制御する特定状態制御手段(例えば、メインCPU101)と、を備え、
前記特定状態制御手段は、
所定期間(例えば、8ゲーム)、前記特定状態に制御することが可能であり、
前記所定期間内において、ポイントを付与可能であり、
前記所定期間内において付与されたポイントが規定ポイントとなった場合に、前記権利を付与可能であり、
前記特定状態として、第1特定状態(例えば、「通常パターン」)又は第2特定状態(例えば、「特殊パターン」)に制御可能であり、
前記所定期間内において付与されたポイントが前記規定ポイントとならずに前記特定状態が終了する場合、前記第1特定状態であれば、前記所定期間内において付与されたポイントを持ち越さず、前記第2特定状態であれば、前記所定期間内において付与されたポイントを持ち越し、
前記第2特定状態が終了して、次に前記特定状態を開始する場合には、前記第2特定状態に制御し、当該第2特定状態を持ち越したポイントから再開させる、ことを特徴とすることができる。
In addition, the gaming machine of the eighth invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display rows,
internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
Symbol variation start control means (for example, reel rotation start processing by the main CPU 101) for starting variation display of symbols when a start operation is performed by the player;
When the player performs a stop operation, symbol variation stop control means (for example, reel stop control processing by the main CPU 101) for stopping the symbol variation display based on the internal winning combination determined by the internal winning combination determination means. When,
Advantageous state control means (for example, main CPU 101) for controlling an advantageous state (for example, ART state) advantageous to the player;
a specific state control means (e.g., main CPU 101) for controlling a specific state (e.g., battle state) in which rights related to the gaming period of the advantageous state can be granted;
The specific state control means is
It is possible to control to the specific state for a predetermined period (e.g., 8 games),
Within the predetermined period, points can be given,
The right can be granted when the points granted within the predetermined period become the specified points,
The specific state can be controlled to a first specific state (e.g., "normal pattern") or a second specific state (e.g., "special pattern"),
When the specific state ends without the points awarded within the predetermined period becoming the specified points, if it is the first specific state, the points awarded within the predetermined period are not carried over and the second If it is in a specific state, carry over the points granted within the predetermined period,
When the second specific state ends and the specific state is started next, the control is performed to the second specific state, and the second specific state is restarted from the carryover point. can be done.

上記構成の遊技機では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイントとなった場合には、当該権利が付与される一方、付与されたポイントが規定ポイントとならなかった場合には、当該権利は付与されないが、この場合、第2特定状態(例えば、「特殊パターン」)であれば、次に特定状態を開始するときに、第2特定状態が前回の続きから行えるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 In the gaming machine with the above configuration, points awarded within a predetermined period (e.g., 8 games) are stipulated in a specific state (e.g., battle state) in which rights related to the gaming period in an advantageous state (e.g., ART state) can be granted. If the points are awarded, the rights are granted. If the points awarded are not the specified points, the rights are not granted. pattern"), when the specific state is started next time, the second specific state can be performed from the continuation of the previous time. Therefore, it is possible to diversify the playability related to the continuation of the advantageous state, and to improve the amusement of the game.

また、第9の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の遊技期間に関する権利を付与可能な特定状態(例えば、バトル状態)を制御する特定状態制御手段(例えば、メインCPU101)と、を備え、
前記特定状態制御手段は、
所定期間(例えば、8ゲーム)、前記特定状態に制御することが可能であり、
前記所定期間内における遊技毎に、ポイントを付与可能であり、
前記所定期間内において付与されたポイントが規定ポイント以上となった場合、前記所定期間が終了するときに前記権利を付与可能であり、
前記権利を付与する場合に、前記所定期間内において付与されたポイントに応じて、前記権利の内容を変動させ、
前記所定期間内において付与されたポイントが前記規定ポイントの最大値となった場合には、遊技者にとって最も有利な前記権利を付与可能とし、
前記特定状態として、第1特定状態(例えば、「通常パターン」)又は第2特定状態(例えば、「特殊パターン」)に制御可能であり、
前記所定期間内において付与されたポイントが前記規定ポイントとならずに前記特定状態が終了する場合、前記第1特定状態であれば、前記所定期間内において付与されたポイントを持ち越さず、前記第2特定状態であれば、前記所定期間内において付与されたポイントを持ち越す、ことを特徴とすることができる。
In addition, the gaming machine of the ninth invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display rows,
internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
Symbol variation start control means (for example, reel rotation start processing by the main CPU 101) for starting variation display of symbols when a start operation is performed by the player;
When the player performs a stop operation, symbol variation stop control means (for example, reel stop control processing by the main CPU 101) for stopping the symbol variation display based on the internal winning combination determined by the internal winning combination determination means. When,
Advantageous state control means (for example, main CPU 101) for controlling an advantageous state (for example, ART state) advantageous to the player;
a specific state control means (e.g., main CPU 101) that controls a specific state (e.g., battle state) that can grant rights related to the gaming period of the advantageous state;
The specific state control means is
It is possible to control to the specific state for a predetermined period (e.g., 8 games),
A point can be given for each game within the predetermined period,
When the points granted within the predetermined period are equal to or more than the specified points, the right can be granted when the predetermined period ends,
when granting the right, varying the content of the right according to the points granted within the predetermined period;
When the number of points granted within the predetermined period reaches the maximum value of the prescribed points, the most advantageous rights for the player can be granted,
The specific state can be controlled to a first specific state (e.g., "normal pattern") or a second specific state (e.g., "special pattern"),
When the specific state ends without the points awarded within the predetermined period becoming the specified points, if the first specific state, the points awarded within the predetermined period are not carried over, and the second If it is a specific state, it can be characterized by carrying over the points granted within the predetermined period.

上記構成の遊技機では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、バトル状態)において、所定期間(例えば、8ゲーム)内において付与されたポイントが規定ポイント以上となった場合には、当該権利が付与される一方、付与されたポイントが規定ポイントとならなかった場合には、当該権利は付与されないが、この場合、第2特定状態(例えば、「特殊パターン」)であれば、付与されたポイントが次回以降の特定状態に持ち越されるように構成されている。そして、特定状態では、付与されたポイントが多いほど、より有利な内容の当該権利が付与され得るように構成されている。すなわち、一旦、特定状態において当該権利が付与されなかった場合であっても、付与されたポイントが持ち越されていれば、次回以降の特定状態では、より有利な内容の当該権利が付与される期待度が高まることになる。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 In the gaming machine with the above configuration, points awarded within a predetermined period (e.g., 8 games) are stipulated in a specific state (e.g., battle state) in which rights related to the gaming period in an advantageous state (e.g., ART state) can be granted. If the points are equal to or higher than the points, the rights are granted, but if the points that are granted are not the specified points, the rights are not granted. special pattern”), the given points are carried over to the next specific state. In the specific state, the more points given, the more advantageous the right can be given. In other words, even if the right is not granted in a specific state once, if the granted points are carried over, it is expected that the right will be granted with a more advantageous content in the next and subsequent specific states. degree will increase. Therefore, it is possible to diversify the playability related to the continuation of the advantageous state, and to improve the amusement of the game.

また、上記目的達成のため、本実施形態の遊技機によれば、以下の第10~第12の発明の遊技機を提供することができる。 Further, in order to achieve the above object, according to the gaming machine of the present embodiment, it is possible to provide gaming machines of the following tenth to twelfth inventions.

第10の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の遊技期間に関する権利を付与可能な権利付与手段(例えば、メインCPU101)と、を備え、
前記権利付与手段は、
前記有利状態の遊技期間を延長するか否かの抽籤が行われ得る第1の権利(例えば、下位特典であるCZストック)と、
前記有利状態の遊技期間を延長することを決定する第2の権利(例えば、上位特典であるRUSHストック)と、を付与可能であり、
前記第1の権利数が所定数(例えば、3つ)となった場合に、前記第2の権利を付与可能である、ことを特徴とすることができる。
The gaming machine of the tenth invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display rows,
internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
Symbol variation start control means (for example, reel rotation start processing by the main CPU 101) for starting variation display of symbols when a start operation is performed by the player;
When the player performs a stop operation, symbol variation stop control means (for example, reel stop control processing by the main CPU 101) for stopping the symbol variation display based on the internal winning combination determined by the internal winning combination determination means. When,
Advantageous state control means (for example, main CPU 101) for controlling an advantageous state (for example, ART state) advantageous to the player;
a right granting means (for example, the main CPU 101) capable of granting a right relating to the advantageous gaming period;
The entitlement means includes:
A first right (for example, CZ stock, which is a lower privilege) for which a lottery can be performed as to whether or not to extend the gaming period of the advantageous state;
A second right (for example, a RUSH stock that is a higher privilege) to decide to extend the advantageous gaming period, and
The second right can be granted when the number of the first rights reaches a predetermined number (for example, three).

上記構成の遊技機では、有利状態(例えば、ART状態)の遊技期間に関する権利として、有利状態の遊技期間を延長するか否かの抽籤が行われ得る第1の権利(例えば、下位特典であるCZストック)と、有利状態の遊技期間を延長することを決定する第2の権利(例えば、上位特典であるRUSHストック)とがあり、第1の権利数が所定数(例えば、3つ)となった場合に、第2の権利が付与されるように構成されている。したがって、有利状態の継続に関する遊技性を多彩なものとすることができ、遊技の興趣を向上させることができる。 In the gaming machine with the above configuration, the first right (for example, a lower privilege) for which a lottery can be held as to whether or not to extend the gaming period in an advantageous state (for example, ART state) as a right related to the gaming period in an advantageous state (for example, ART state) CZ stock), and a second right (for example, RUSH stock, which is a higher privilege) to decide to extend the gaming period in an advantageous state, and the first number of rights is a predetermined number (for example, three). It is configured such that the second right is granted when the Therefore, it is possible to diversify the playability related to the continuation of the advantageous state, and to improve the amusement of the game.

また、第11の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の遊技期間に関する権利を付与可能な権利付与手段(例えば、メインCPU101)と、を備え、
前記権利付与手段は、
前記有利状態の遊技期間を延長するか否かの抽籤が行われ得る第1の権利(例えば、下位特典であるCZストック)と、
前記有利状態の遊技期間を延長することを決定する第2の権利(例えば、上位特典であるRUSHストック)と、を付与可能であり、
前記第1の権利数が所定数(例えば、3つ)となった場合に、前記第2の権利を付与可能であるとともに、他の付与条件を満たした場合にも、前記第2の権利を付与可能であり、
前記権利付与手段により前記第2の権利が付与された場合に、前記第1の権利数が前記所定数増加したことを報知可能な付与報知手段(例えば、表示装置11)をさらに備えたことを特徴とすることができる。
In addition, the gaming machine of the eleventh invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display rows,
internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
Symbol variation start control means (for example, reel rotation start processing by the main CPU 101) for starting variation display of symbols when a start operation is performed by the player;
When the player performs a stop operation, symbol variation stop control means (for example, reel stop control processing by the main CPU 101) for stopping the symbol variation display based on the internal winning combination determined by the internal winning combination determination means. When,
Advantageous state control means (for example, main CPU 101) for controlling an advantageous state (for example, ART state) advantageous to the player;
a right granting means (for example, the main CPU 101) capable of granting a right relating to the advantageous gaming period;
The entitlement means includes:
A first right (for example, CZ stock, which is a lower privilege) for which a lottery can be performed as to whether or not to extend the gaming period of the advantageous state;
A second right (for example, a RUSH stock that is a higher privilege) to decide to extend the advantageous gaming period, and
The second right can be granted when the number of the first rights reaches a predetermined number (for example, three), and the second right can be granted even when other granting conditions are satisfied. is grantable and
The apparatus further comprises grant notification means (e.g., display device 11) capable of reporting that the number of first rights has increased by the predetermined number when the second right is granted by the right granting means. can be characterized.

上記構成の遊技機では、有利状態(例えば、ART状態)の遊技期間に関する権利として、有利状態の遊技期間を延長するか否かの抽籤が行われ得る第1の権利(例えば、下位特典であるCZストック)と、有利状態の遊技期間を延長することを決定する第2の権利(例えば、上位特典であるRUSHストック)とがあり、第1の権利数が所定数(例えば、3つ)となった場合、及び他の付与条件を満たした場合に、第2の権利が付与されるが、このとき、遊技者には第1の権利数が所定数増加したことが報知されるように構成されている。すなわち、上位特典が付与された場合であっても、それを下位特典に変換して報知するようになっている。したがって、有利状態の継続に関する遊技性を多彩なものすることができ、遊技の興趣を向上させることができる。また、遊技性に基づく特典付与の法則性を利用して、興趣の高い報知を行うことができる。 In the gaming machine with the above configuration, the first right (for example, a lower privilege) for which a lottery can be held as to whether or not to extend the gaming period in an advantageous state (for example, ART state) as a right related to the gaming period in an advantageous state (for example, ART state) CZ stock), and a second right (for example, RUSH stock, which is a higher privilege) to decide to extend the gaming period in an advantageous state, and the first number of rights is a predetermined number (for example, three). The second right is granted when the second right is granted and when other granting conditions are satisfied, but at this time, the player is notified that the number of first rights has increased by a predetermined number. It is In other words, even if a higher privilege is granted, it is converted into a lower privilege and notified. Therefore, it is possible to diversify the game characteristics related to the continuation of the advantageous state, and to improve the amusement of the game. In addition, it is possible to make a highly interesting notification by using the rule of granting a privilege based on the playability.

また、第12の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の遊技期間に関する権利を付与可能な権利付与手段(例えば、メインCPU101)と、を備え、
前記権利付与手段は、
前記有利状態の遊技期間を延長するか否かの抽籤が行われ得る第1の権利(例えば、下位特典であるCZストック)と、
前記有利状態の遊技期間を延長することを決定する第2の権利(例えば、上位特典であるRUSHストック)と、を付与可能であり、
前記第1の権利数が所定数(例えば、3つ)となった場合に、前記第2の権利を付与可能であり、
前記有利状態において、前記第1の権利数を報知する付与状態報知手段(例えば、サブ表示装置18)をさらに備えたことを特徴とすることができる。
In addition, the gaming machine of the twelfth invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display rows,
internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
Symbol variation start control means (for example, reel rotation start processing by the main CPU 101) for starting variation display of symbols when a start operation is performed by the player;
When the player performs a stop operation, symbol variation stop control means (for example, reel stop control processing by the main CPU 101) for stopping the symbol variation display based on the internal winning combination determined by the internal winning combination determination means. When,
Advantageous state control means (for example, main CPU 101) for controlling an advantageous state (for example, ART state) advantageous to the player;
a right granting means (for example, the main CPU 101) capable of granting a right relating to the advantageous gaming period;
The entitlement means includes:
A first right (for example, CZ stock, which is a lower privilege) for which a lottery can be performed as to whether or not to extend the gaming period of the advantageous state;
A second right (for example, a RUSH stock that is a higher privilege) to decide to extend the advantageous gaming period, and
the second right can be granted when the number of the first rights reaches a predetermined number (for example, three);
It can be characterized by further comprising provision state notification means (for example, sub-display device 18) for notifying the first right number in the advantageous state.

上記構成の遊技機では、有利状態(例えば、ART状態)の遊技期間に関する権利として、有利状態の遊技期間を延長するか否かの抽籤が行われ得る第1の権利(例えば、下位特典であるCZストック)と、有利状態の遊技期間を延長することを決定する第2の権利(例えば、上位特典であるRUSHストック)とがあり、第1の権利数が所定数(例えば、3つ)となった場合に、第2の権利が付与される。そして、有利状態では、第1の権利数が報知されるように構成されている。すなわち、上位特典に変換され得る下位特典の数が遊技者に示されるようになっている。したがって、有利状態の継続に関する遊技性を多彩なものすることができ、遊技の興趣を向上させることができる。また、遊技性に基づく特典付与の法則性を利用して、興趣の高い報知を行うことができる。 In the gaming machine with the above configuration, the first right (for example, a lower privilege) for which a lottery can be held as to whether or not to extend the gaming period in an advantageous state (for example, ART state) as a right related to the gaming period in an advantageous state (for example, ART state) CZ stock), and a second right (for example, RUSH stock, which is a higher privilege) to decide to extend the gaming period in an advantageous state, and the first number of rights is a predetermined number (for example, three). If so, a second right is granted. Then, in an advantageous state, the first right number is notified. That is, the player is shown the number of low-level benefits that can be converted into high-level benefits. Therefore, it is possible to diversify the game characteristics related to the continuation of the advantageous state, and to improve the amusement of the game. In addition, it is possible to make a highly interesting notification by using the rule of granting a privilege based on the playability.

また、第10~第12の発明の遊技機において、
前記有利状態制御手段は、
前記有利状態の遊技期間を経過したときに、
前記第2の権利が付与されている場合には、前記有利状態の遊技期間を付与可能な特定状態(例えば、RUSH状態)に移行可能な状態とし、
前記第1の権利が付与されている場合には、前記第1の権利数に応じた期間、前記特定状態に移行可能な状態とするか否かの抽籤が行われ得る特殊状態(例えば、引き戻し状態)に移行可能な状態とする、ことを特徴とすることができる。
In addition, in the gaming machine of the tenth to twelfth inventions,
The advantageous state control means is
When the game period of the advantageous state has passed,
When the second right has been granted, the game period of the advantageous state can be shifted to a specific state (for example, RUSH state) that can be granted,
When the first right is granted, a special state (for example, pullback state).

上記構成の遊技機では、第1の権利数が所定数にならずに、有利状態の遊技期間が経過した場合であっても、第1の権利数に応じた期間で、有利状態の引き戻し抽籤が行われるように構成されている。すなわち、第2の権利(上位特典)が付与されない場合であっても、付与された第1の権利(下位特典)が無駄となることがないようになっている。したがって、有利状態の遊技期間を延長することが決定されていない場合であっても、それによって遊技の興趣が低下してしまうことを抑制し、遊技者の期待感を維持することができる。 In the gaming machine with the above configuration, even if the first right number does not reach the predetermined number and the advantageous state gaming period elapses, the advantageous state pull-back lottery is held during the period corresponding to the first right number. is configured to take place. That is, even if the second right (higher privilege) is not granted, the granted first right (lower privilege) is not wasted. Therefore, even if it is not decided to extend the game period of the advantageous state, it is possible to prevent the interest of the game from being lowered and to maintain the expectation of the player.

[第13~第15の発明の遊技機]
従来の遊技機において、遊技者にとって有利な有利状態(例えば、ボーナスゲーム)の移行確率が異なる複数のモードを有するものが知られている(例えば、特開2005-287880号公報参照)。
[Gaming machines of the 13th to 15th inventions]
Among conventional gaming machines, there is known one that has a plurality of modes with different transition probabilities to an advantageous state (for example, bonus game) that is advantageous to the player (see, for example, Japanese Patent Application Laid-Open No. 2005-287880).

しかしながら、このような複数のモード(抽籤状態)を用いた遊技性には、さらなる改良の余地があるものと考えられる。 However, it is considered that there is room for further improvement in the gaming performance using such multiple modes (lottery state).

第13~第15の発明は、このような背景のもとになされたものであり、有利状態に関する複数の抽籤状態を有する遊技機において、その遊技の興趣を向上させることができる遊技機を提供することを目的とする。 The thirteenth to fifteenth inventions have been made under such a background, and provide a gaming machine capable of enhancing the interest of a game in a gaming machine having a plurality of lottery states related to advantageous states. intended to

上記目的達成のため、本実施形態の遊技機によれば、以下の第13~第15の発明の遊技機を提供することができる。 In order to achieve the above object, according to the gaming machine of the present embodiment, it is possible to provide gaming machines of the following thirteenth to fifteenth inventions.

第13の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)に関する複数の抽籤状態(例えば、通常モード)を有し、所定の移行条件に基づいて複数の前記抽籤状態の間を移行制御可能な抽籤状態制御手段(例えば、メインCPU101)と、
前記抽籤状態制御手段による前記抽籤状態の移行制御が優遇される優遇状態(例えば、特定モード)と、当該優遇状態でない非優遇状態(例えば、非特定モード)と、を有し、特定の移行条件に基づいて前記優遇状態と前記非優遇状態との間を移行制御可能な優遇状態制御手段(例えば、メインCPU101)と、
前記優遇状態であるか前記非優遇状態であるかにかかわらず、前記抽籤状態制御手段により移行制御された前記抽籤状態に基づいて、前記有利状態を付与するか否かを決定可能な有利状態付与決定手段(例えば、メインCPU101)と、を備えたことを特徴とすることができる。
The gaming machine of the thirteenth invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display rows,
internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
Symbol variation start control means (for example, reel rotation start processing by the main CPU 101) for starting variation display of symbols when a start operation is performed by the player;
When the player performs a stop operation, symbol variation stop control means (for example, reel stop control processing by the main CPU 101) for stopping the symbol variation display based on the internal winning combination determined by the internal winning combination determination means. When,
A lottery state control that has a plurality of lottery states (for example, normal mode) related to an advantageous state (for example, ART state) that is advantageous to a player, and that allows transition control between the plurality of lottery states based on predetermined transition conditions. means (for example, main CPU 101);
A preferential state (e.g., specific mode) in which the lottery state transition control by the lottery state control means is favored, and a non-preferred state (e.g., non-specific mode) that is not in the preferential state, and a specific transition condition Preferential state control means (for example, main CPU 101) capable of transition control between the preferential state and the non-preferred state based on
Regardless of whether the favorable state or the non-preferred state, based on the lottery state transition-controlled by the lottery state control means, it is possible to determine whether to grant the advantageous state. and determining means (for example, main CPU 101).

上記構成の遊技機では、遊技者にとって有利な有利状態(例えば、ART状態)に関する複数の抽籤状態(例えば、通常モード)の移行制御が優遇される優遇状態(例えば、特定モード)に制御される場合があり、また、この優遇状態では、抽籤状態の移行制御が優遇されるのみならず、非優遇状態(例えば、非特定モード)と同様に、現在の抽籤状態に基づいて、有利状態が付与されるか否かが決定されるように構成されている。したがって、有利状態に関する複数の抽籤状態を有する遊技機において、その遊技の興趣を向上させることができる。 In the gaming machine with the above configuration, transition control of a plurality of lottery states (eg, normal mode) relating to an advantageous state (eg, ART state) advantageous to the player is controlled to a preferential treatment state (eg, specific mode). In addition, in this preferential state, not only is the transition control of the lottery state preferential, but like the non-preferential state (for example, non-specific mode), the advantageous state is granted based on the current lottery state. It is configured to determine whether or not Therefore, in a gaming machine having a plurality of lottery states related to advantageous states, it is possible to improve the interest of the game.

また、第14の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)に関する複数の抽籤状態(例えば、通常モード)を有し、所定の移行条件に基づいて複数の前記抽籤状態の間を移行制御可能な抽籤状態制御手段(例えば、メインCPU101)と、
前記抽籤状態制御手段による前記抽籤状態の移行制御が優遇される優遇状態(例えば、特定モード)と、当該優遇状態でない非優遇状態(例えば、非特定モード)と、を有し、特定の移行条件に基づいて前記優遇状態と前記非優遇状態との間を移行制御可能な優遇状態制御手段(例えば、メインCPU101)と、
前記優遇状態であるか前記非優遇状態であるかにかかわらず、前記抽籤状態制御手段により移行制御された前記抽籤状態に基づいて、前記有利状態を付与するか否かを決定可能な有利状態付与決定手段(例えば、メインCPU101)と、を備え、
前記有利状態付与決定手段は、
前記抽籤状態制御手段により移行された前記抽籤状態が、下位抽籤状態(例えば、通常モード「0」~「2」)である場合には、特定役(例えば、「F_RB」)が内部当籤役として決定された場合に前記有利状態を付与することを決定可能であり、
前記抽籤状態制御手段により移行された前記抽籤状態が、上位抽籤状態(例えば、通常モード「3」及び「4」)である場合には、前記特定役以外が内部当籤役として決定された場合にも前記有利状態を付与することを決定可能であることを特徴とすることができる。
In addition, the game machine of the fourteenth invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display rows,
internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
Symbol variation start control means (for example, reel rotation start processing by the main CPU 101) for starting variation display of symbols when a start operation is performed by the player;
When the player performs a stop operation, symbol variation stop control means (for example, reel stop control processing by the main CPU 101) for stopping the symbol variation display based on the internal winning combination determined by the internal winning combination determination means. When,
A lottery state control that has a plurality of lottery states (for example, normal mode) related to an advantageous state (for example, ART state) that is advantageous to a player, and that allows transition control between the plurality of lottery states based on predetermined transition conditions. means (for example, main CPU 101);
A preferential state (e.g., specific mode) in which the lottery state transition control by the lottery state control means is favored, and a non-preferred state (e.g., non-specific mode) that is not in the preferential state, and a specific transition condition Preferential state control means (for example, main CPU 101) capable of transition control between the preferential state and the non-preferred state based on
Regardless of whether the favorable state or the non-preferred state, based on the lottery state transition-controlled by the lottery state control means, it is possible to determine whether to grant the advantageous state. A determining means (for example, the main CPU 101),
The advantageous state provision determination means is
When the lottery state shifted by the lottery state control means is a lower lottery state (for example, normal mode "0" to "2"), a specific combination (for example, "F_RB") is selected as an internal winning combination. determinable to grant the advantageous state if determined;
When the lottery state shifted by the lottery state control means is a higher lottery state (for example, normal mode "3" and "4"), when a combination other than the specific combination is determined as an internal winning combination can also decide to grant said advantage.

上記構成の遊技機では、遊技者にとって有利な有利状態(例えば、ART状態)に関する複数の抽籤状態(例えば、通常モード)の移行制御が優遇される優遇状態(例えば、特定モード)に制御される場合があり、また、この優遇状態では、抽籤状態の移行制御が優遇されるのみならず、非優遇状態(例えば、非特定モード)と同様に、現在の抽籤状態に基づいて、有利状態が付与されるか否かが決定されるように構成されている。そして、下位抽籤状態(例えば、通常モード「0」~「2」)では、特定役(例えば、「F_RB」)に当籤しなければ有利状態は付与されないが、上位抽籤状態(例えば、通常モード「3」及び「4」)では、特定役に当籤しなくとも有利状態が付与される場合があるように構成されている。したがって、有利状態に関する複数の抽籤状態を有する遊技機において、その遊技の興趣を向上させることができる。 In the gaming machine with the above configuration, transition control of a plurality of lottery states (eg, normal mode) relating to an advantageous state (eg, ART state) advantageous to the player is controlled to a preferential treatment state (eg, specific mode). In addition, in this preferential state, not only is the transition control of the lottery state preferential, but like the non-preferential state (for example, non-specific mode), the advantageous state is granted based on the current lottery state. It is configured to determine whether or not In the lower lottery state (for example, normal mode "0" to "2"), an advantageous state is not granted unless a specific role (for example, "F_RB") is won, but in the higher lottery state (for example, normal mode " 3' and '4') are configured so that an advantageous state may be given even if a special combination is not won. Therefore, in a gaming machine having a plurality of lottery states related to advantageous states, it is possible to improve the interest of the game.

また、第15の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)に関する複数の抽籤状態(例えば、通常モード)を有し、所定の移行条件に基づいて複数の前記抽籤状態の間を移行制御可能な抽籤状態制御手段(例えば、メインCPU101)と、
前記抽籤状態制御手段による前記抽籤状態の移行制御が優遇される優遇状態(例えば、特定モード)と、当該優遇状態でない非優遇状態(例えば、非特定モード)と、を有し、特定の移行条件に基づいて前記優遇状態と前記非優遇状態との間を移行制御可能な優遇状態制御手段(例えば、メインCPU101)と、
前記優遇状態であるか前記非優遇状態であるかにかかわらず、前記抽籤状態制御手段により移行制御された前記抽籤状態に基づいて、前記有利状態を付与するか否かを決定可能な有利状態付与決定手段(例えば、メインCPU101)と、を備え、
前記抽籤状態制御手段は、
前記非優遇状態においては、前記抽籤状態をより有利な前記抽籤状態に移行させることを決定可能とし、前記抽籤状態をより不利な前記抽籤状態に移行させることも決定可能とし、
前記優遇状態においては、前記抽籤状態をより有利な前記抽籤状態に移行させることを決定可能とし、前記抽籤状態をより不利な前記抽籤状態に移行させることを決定可能としない、ことを特徴とすることができる。
In addition, the game machine of the fifteenth invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display rows,
internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
Symbol variation start control means (for example, reel rotation start processing by the main CPU 101) for starting variation display of symbols when a start operation is performed by the player;
When the player performs a stop operation, symbol variation stop control means (for example, reel stop control processing by the main CPU 101) for stopping the symbol variation display based on the internal winning combination determined by the internal winning combination determination means. When,
A lottery state control that has a plurality of lottery states (for example, normal mode) related to an advantageous state (for example, ART state) that is advantageous to a player, and that allows transition control between the plurality of lottery states based on predetermined transition conditions. means (for example, main CPU 101);
A preferential state (e.g., specific mode) in which the lottery state transition control by the lottery state control means is favored, and a non-preferred state (e.g., non-specific mode) that is not in the preferential state, and a specific transition condition Preferential state control means (for example, main CPU 101) capable of transition control between the preferential state and the non-preferred state based on
Regardless of whether the favorable state or the non-preferred state, based on the lottery state transition-controlled by the lottery state control means, it is possible to determine whether to grant the advantageous state. A determining means (for example, the main CPU 101),
The lottery state control means includes:
In the non-preferred state, it is possible to decide to shift the lottery state to a more advantageous lottery state, and it is also possible to decide to shift the lottery state to a more disadvantageous lottery state,
In the preferential state, it is possible to decide to shift the lottery state to a more advantageous lottery state, and it is not possible to decide to shift the lottery state to a more disadvantageous lottery state. be able to.

上記構成の遊技機では、遊技者にとって有利な有利状態(例えば、ART状態)に関する複数の抽籤状態(例えば、通常モード)の移行制御が優遇される優遇状態(例えば、特定モード)に制御される場合があり、また、この優遇状態では、抽籤状態の移行制御が優遇されるのみならず、非優遇状態(例えば、非特定モード)と同様に、現在の抽籤状態に基づいて、有利状態が付与されるか否かが決定されるように構成されている。そして、優遇状態では、抽籤状態がより有利となる場合はあるが、より不利となる場合はないように構成されている。したがって、有利状態に関する複数の抽籤状態を有する遊技機において、その遊技の興趣を向上させることができる。 In the gaming machine with the above configuration, transition control of a plurality of lottery states (eg, normal mode) relating to an advantageous state (eg, ART state) advantageous to the player is controlled to a preferential treatment state (eg, specific mode). In addition, in this preferential state, not only is the transition control of the lottery state preferential, but like the non-preferential state (for example, non-specific mode), the advantageous state is granted based on the current lottery state. It is configured to determine whether or not In the preferential state, the lottery state may be more advantageous, but not more disadvantageous. Therefore, in a gaming machine having a plurality of lottery states related to advantageous states, it is possible to improve the interest of the game.

また、第13~第15の発明の遊技機において、
前記優遇状態制御手段は、前記非優遇状態において、前記抽籤状態制御手段が前記抽籤状態を移行させることを決定しない場合に、前記優遇状態に移行させるか否かを決定可能であることを特徴とすることができる。
Further, in the gaming machines of the thirteenth to fifteenth inventions,
The preferential state control means can determine whether or not to shift to the preferential state when the lottery state control means does not decide to shift the lottery state in the non-preferential state. can do.

上記構成の遊技機では、非優遇状態において、抽籤状態の移行制御が行われない場合に、優遇状態に移行させるか否かが決定されるように構成されている。したがって、抽籤状態が移行しない場合であっても、それによって遊技の興趣が低下してしまうことを抑制することができる。 The gaming machine having the above configuration is configured to determine whether or not to transition to the preferential state when the lottery state transition control is not performed in the non-preferred state. Therefore, even if the lottery state does not change, it is possible to prevent the game from becoming less interesting.

[第16~第18の発明の遊技機]
従来の遊技機において、遊技者にとって有利な有利状態(例えば、ART)中の単位遊技毎に、当該有利状態を継続させるか否かの上乗せ抽籤を行い、この上乗せ抽籤に当籤すると、当籤したセット数の分だけ当該有利状態を継続させるものが知られている(例えば、特開2013-17520号公報参照)。
[Gaming machines of 16th to 18th inventions]
In a conventional gaming machine, for each unit game in an advantageous state (for example, ART) advantageous to a player, an additional lottery is conducted to determine whether or not to continue the advantageous state, and when the additional lottery is won, the winning set is won. It is known to continue the advantageous state by the number (for example, see Japanese Patent Application Laid-Open No. 2013-17520).

しかしながら、特開2013-17520号公報に示す遊技機では、上乗せ抽籤に当籤したか否かによって有利状態が継続するか否か決定されるため、有利状態の継続に関する遊技性が単調となり、また、有利状態の継続に関して行われる演出についても改良の余地があるものと考えられる。 However, in the gaming machine disclosed in Japanese Unexamined Patent Application Publication No. 2013-17520, it is determined whether or not the advantageous state continues depending on whether or not the additional lottery is won. It is considered that there is room for improvement in the performance performed regarding the continuation of the advantageous state.

第16~第18の発明は、このような背景のもとになされたものであり、有利状態の継続に関して行われる演出を工夫して、遊技の興趣を向上させることができる遊技機を提供することを目的とする。 The 16th to 18th inventions have been made under such a background, and provide a game machine capable of improving the interest of a game by devising a performance performed regarding the continuation of an advantageous state. for the purpose.

上記目的達成のため、本実施形態の遊技機によれば、以下の第16~第18の発明の遊技機を提供することができる。 In order to achieve the above object, according to the gaming machine of the present embodiment, it is possible to provide gaming machines of the following 16th to 18th inventions.

第16の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の遊技期間に関する権利を付与可能な特定状態(例えば、RUSH状態)を制御する特定状態制御手段(例えば、メインCPU101)と、を備え、
前記特定状態制御手段は、
前記特定状態において所定契機毎に所定の抽籤(例えば、追加報知期間抽籤)を行い、
前記所定の抽籤に当籤した場合には、所定の権利(例えば、報知回数)を付与するとともに、前記所定の抽籤を継続し、
前記所定の抽籤に当籤しない場合には、前記所定の権利を付与せず、前記所定の抽籤を終了し、
前記所定の抽籤が開始されたことを報知可能な開始報知手段(例えば、表示装置11)と、
前記所定の抽籤に当籤した場合に継続報知を行うか否かを決定し、当該継続報知を行うことを決定した場合に当該継続報知を行う継続報知手段(例えば、ランプ群21)と、をさらに備えたことを特徴とすることができる。
The gaming machine of the sixteenth invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display rows,
internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
Symbol variation start control means (for example, reel rotation start processing by the main CPU 101) for starting variation display of symbols when a start operation is performed by the player;
When the player performs a stop operation, symbol variation stop control means (for example, reel stop control processing by the main CPU 101) for stopping the symbol variation display based on the internal winning combination determined by the internal winning combination determination means. When,
Advantageous state control means (for example, main CPU 101) for controlling an advantageous state (for example, ART state) advantageous to the player;
a specific state control means (e.g., main CPU 101) for controlling a specific state (e.g., RUSH state) that can grant rights related to the gaming period of the advantageous state;
The specific state control means is
A predetermined lottery (for example, an additional notification period lottery) is performed at each predetermined opportunity in the specific state,
When the predetermined lottery is won, a predetermined right (for example, the number of notifications) is granted, and the predetermined lottery is continued,
If the predetermined lottery is not won, the predetermined lottery is terminated without granting the predetermined right,
a start notifying means (for example, a display device 11) capable of notifying that the predetermined lottery has started;
Continuous notification means (e.g., lamp group 21) that determines whether or not to perform continuous notification when the predetermined lottery is won, and performs the continuous notification when it is determined to perform the continuous notification. It can be characterized by having

上記構成の遊技機では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、RUSH状態)において、所定契機毎に所定の抽籤(例えば、追加報知期間抽籤)が行われ、当籤した場合には所定の権利(例えば、報知回数)が付与されるとともに所定の抽籤も継続する一方、当籤しない場合には所定の権利は付与されずに所定の抽籤が終了する。そして、所定の抽籤の開始は報知されるが、所定の抽籤の継続は、当該報知を行うことが決定された場合のみ報知されるように構成されている。すなわち、当該報知が行われた場合には、遊技者は所定の抽籤が継続していることを認識でき、また、当該報知が行われない場合でも、所定の抽籤が継続している場合があることから、遊技者に期待感を抱かせて遊技を行わせることができる。したがって、有利状態の継続に関して行われる演出を工夫して、遊技の興趣を向上させることができる。 In the gaming machine with the above configuration, in a specific state (eg, RUSH state) in which rights related to the gaming period in an advantageous state (eg, ART state) can be granted, a predetermined lottery (eg, additional notification period lottery) is held at each predetermined opportunity. When the lottery is won, a predetermined right (for example, the number of notifications) is granted and the predetermined lottery is continued, while when the lottery is not won, the predetermined right is not granted and the predetermined lottery is terminated. The start of the predetermined lottery is notified, but the continuation of the predetermined lottery is notified only when it is determined to perform the notification. That is, when the notification is made, the player can recognize that the predetermined lottery is continuing, and even when the notification is not performed, the predetermined lottery may continue. Therefore, the player can play the game with anticipation. Therefore, it is possible to improve the amusement of the game by devising an effect that is performed regarding the continuation of the advantageous state.

また、第17の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の遊技期間に関する権利を付与可能な特定状態(例えば、RUSH状態)を制御する特定状態制御手段(例えば、メインCPU101)と、を備え、
前記特定状態制御手段は、
前記特定状態において遊技毎に所定の抽籤(例えば、追加報知期間抽籤)を行い、
前記所定の抽籤に当籤した場合には、所定の権利(例えば、報知回数)を付与するとともに、前記所定の抽籤を継続し、
前記所定の抽籤に当籤しない場合には、前記所定の権利を付与せず、前記所定の抽籤を終了し、
前記所定の抽籤が開始されたことを報知可能な開始報知手段(例えば、表示装置11)と、
前記所定の抽籤に当籤した遊技毎に継続報知を行うか否かを決定し、当該継続報知を行うことを決定した場合に当該遊技において当該継続報知を行う継続報知手段(例えば、ランプ群21)と、をさらに備えたことを特徴とすることができる。
In addition, the game machine of the seventeenth invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display rows,
internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
Symbol variation start control means (for example, reel rotation start processing by the main CPU 101) for starting variation display of symbols when a start operation is performed by the player;
When the player performs a stop operation, symbol variation stop control means (for example, reel stop control processing by the main CPU 101) for stopping the symbol variation display based on the internal winning combination determined by the internal winning combination determination means. When,
Advantageous state control means (for example, main CPU 101) for controlling an advantageous state (for example, ART state) advantageous to the player;
a specific state control means (e.g., main CPU 101) for controlling a specific state (e.g., RUSH state) that can grant rights related to the gaming period of the advantageous state;
The specific state control means is
A predetermined lottery (for example, an additional notification period lottery) is performed for each game in the specific state,
When the predetermined lottery is won, a predetermined right (for example, the number of notifications) is granted, and the predetermined lottery is continued,
If the predetermined lottery is not won, the predetermined lottery is terminated without granting the predetermined right,
a start notifying means (for example, a display device 11) capable of notifying that the predetermined lottery has started;
Continuation notification means (e.g., lamp group 21) for determining whether or not to perform continuation notification for each game in which the predetermined lottery is won, and performing the continuation notification in the game when it is determined to perform the continuation notification And, it can be characterized by further comprising.

上記構成の遊技機では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、RUSH状態)において、遊技毎に所定の抽籤(例えば、追加報知期間抽籤)が行われ、当籤した場合には所定の権利(例えば、報知回数)が付与されるとともに所定の抽籤も継続する一方、当籤しない場合には所定の権利は付与されずに所定の抽籤が終了する。そして、所定の抽籤の開始は報知されるが、所定の抽籤の継続は、当該報知を行うことが決定された遊技でのみ報知されるように構成されている。すなわち、当該報知が行われた場合には、遊技者は所定の抽籤が継続していることを認識でき、また、当該報知が行われない場合でも、所定の抽籤が継続している場合があることから、遊技者に期待感を抱かせて遊技を行わせることができる。したがって、有利状態の継続に関して行われる演出を工夫して、遊技の興趣を向上させることができる。 In the gaming machine with the above configuration, a predetermined lottery (for example, an additional notification period lottery) is performed for each game in a specific state (for example, RUSH state) in which rights related to the game period in an advantageous state (for example, ART state) can be granted. If the player wins the lottery, the predetermined right (for example, the number of notifications) is granted and the predetermined lottery continues. The start of the predetermined lottery is notified, but the continuation of the predetermined lottery is notified only in the game for which the notification is determined. That is, when the notification is made, the player can recognize that the predetermined lottery is continuing, and even when the notification is not performed, the predetermined lottery may continue. Therefore, the player can play the game with anticipation. Therefore, it is possible to improve the amusement of the game by devising an effect that is performed regarding the continuation of the advantageous state.

また、第18の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の遊技期間に関する権利を付与可能な特定状態(例えば、RUSH状態)を制御する特定状態制御手段(例えば、メインCPU101)と、を備え、
前記特定状態制御手段は、
前記特定状態において遊技毎に所定の抽籤(例えば、追加報知期間抽籤)を行い、
前記所定の抽籤に当籤した場合には、所定の権利(例えば、報知回数)を付与するとともに、前記所定の抽籤を継続し、
前記所定の抽籤に当籤しない場合には、前記所定の権利を付与せず、前記所定の抽籤を終了し、
前記所定の抽籤が開始されたことを報知可能な開始報知手段(例えば、表示装置11)と、
前記所定の抽籤に当籤した場合に継続報知を行うか否かを決定し、当該継続報知を行うことを決定した場合に当該継続報知を行う継続報知手段(例えば、ランプ群21)と、をさらに備え、
前記所定の権利は、前記特定状態において、前記内部当籤役決定手段が特定役(例えば、RT4における「7リプ」)を決定した場合に、特定の手順で停止操作を行うことを報知する特定報知が1回行われる権利であり、
前記特定状態制御手段は、前記特定状態において、前記内部当籤役決定手段が前記特定役を決定した場合、前記特定報知が行われることに応じて、特定の権利(例えば、ART期間)を付与可能であることを特徴とすることができる。
In addition, the game machine of the eighteenth invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display rows,
internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
Symbol variation start control means (for example, reel rotation start processing by the main CPU 101) for starting variation display of symbols when a start operation is performed by the player;
When the player performs a stop operation, symbol variation stop control means (for example, reel stop control processing by the main CPU 101) for stopping the symbol variation display based on the internal winning combination determined by the internal winning combination determination means. When,
Advantageous state control means (for example, main CPU 101) for controlling an advantageous state (for example, ART state) advantageous to the player;
a specific state control means (e.g., main CPU 101) for controlling a specific state (e.g., RUSH state) that can grant rights related to the gaming period of the advantageous state;
The specific state control means is
A predetermined lottery (for example, an additional notification period lottery) is performed for each game in the specific state,
When the predetermined lottery is won, a predetermined right (for example, the number of notifications) is granted, and the predetermined lottery is continued,
If the predetermined lottery is not won, the predetermined lottery is terminated without granting the predetermined right,
a start notifying means (for example, a display device 11) capable of notifying that the predetermined lottery has started;
Continuous notification means (e.g., lamp group 21) that determines whether or not to perform continuous notification when the predetermined lottery is won, and performs the continuous notification when it is determined to perform the continuous notification. prepared,
The predetermined right is a specific notification for notifying that a stop operation is performed in a specific procedure when the internal winning combination determination means determines a specific combination (for example, "7 reply" in RT4) in the specific state. is the right to be performed once, and
The specific state control means can grant a specific right (for example, ART period) in response to the specific notification when the internal winning combination determination means determines the specific combination in the specific state. It can be characterized as

上記構成の遊技機では、有利状態(例えば、ART状態)の遊技期間に関する権利が付与可能な特定状態(例えば、RUSH状態)において、遊技毎に所定の抽籤(例えば、追加報知期間抽籤)が行われ、当籤した場合には特定報知が1回行われることとなる所定の権利(例えば、報知回数)が付与されるとともに所定の抽籤も継続する一方、当籤しない場合には所定の権利は付与されずに所定の抽籤が終了する。なお、特定状態では、特定報知が行われることに応じて特定の権利(例えば、ART期間)が付与される。そして、所定の抽籤の開始は報知されるが、所定の抽籤の継続は、当該報知を行うことが決定された場合のみ報知されるように構成されている。すなわち、当該報知が行われた場合には、遊技者は所定の抽籤が継続していること及び特定報知が行われ得る回数を認識でき、また、当該報知が行われない場合でも、所定の抽籤が継続している場合があることから、遊技者に期待感を抱かせて遊技を行わせることができる。したがって、有利状態の継続に関して行われる演出を工夫して、遊技の興趣を向上させることができる。 In the gaming machine with the above configuration, a predetermined lottery (for example, an additional notification period lottery) is performed for each game in a specific state (for example, RUSH state) in which rights related to the game period in an advantageous state (for example, ART state) can be granted. If the player wins the lottery, the specified right (e.g., the number of notifications) to be given once is granted, and the specified lottery continues. A predetermined lottery ends without In the specific state, a specific right (for example, ART period) is granted in accordance with the specific notification. The start of the predetermined lottery is notified, but the continuation of the predetermined lottery is notified only when it is determined to perform the notification. That is, when the notification is performed, the player can recognize that the predetermined lottery is continuing and the number of times the specific notification can be performed, and even when the notification is not performed, the predetermined lottery may continue, it is possible to make the player play the game with a sense of anticipation. Therefore, it is possible to improve the amusement of the game by devising an effect that is performed regarding the continuation of the advantageous state.

[第19~第21の発明の遊技機]
従来の遊技機において、遊技者にとって有利な有利状態(例えば、ボーナスゲーム)の前兆状態を発生可能なものが知られている(例えば、特開2009-261548号公報参照)。
[Gaming machines of 19th to 21st inventions]
Among conventional gaming machines, there is known one that can generate a premonitory state of an advantageous state (for example, a bonus game) that is advantageous to the player (see, for example, Japanese Unexamined Patent Application Publication No. 2009-261548).

しかしながら、このような前兆状態における演出には、さらなる改良の余地があるものと考えられる。 However, it is considered that there is room for further improvement in the production in such an omen state.

第19~第21の発明は、このような背景のもとになされたものであり、有利状態の前兆状態における演出に関し、その興趣を向上させることができる遊技機を提供することを目的とする。 The 19th to 21st inventions have been made under such a background, and it is an object of the present invention to provide a game machine capable of improving the interest in the performance in the premonitory state of an advantageous state. .

上記目的達成のため、本実施形態の遊技機によれば、以下の第19~第21の発明の遊技機を提供することができる。 In order to achieve the above object, according to the gaming machine of the present embodiment, it is possible to provide gaming machines of the following 19th to 21st inventions.

第19の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の価値(例えば、RUSH種別)を決定可能な価値決定手段(例えば、メインCPU101)と、
前記有利状態制御手段により前記有利状態に制御されることが決定されると、前兆状態に制御可能な前兆状態制御手段(メインCPU101)と、
前記前兆状態が終了すると、準備状態(例えば、RUSH準備状態)に制御可能な準備状態制御手段(例えば、メインCPU101)と、
前記価値決定手段により決定された前記価値に基づいて、前記前兆状態における前兆演出(例えば、演出ステージ)を決定可能な前兆演出決定手段(例えば、サブCPU201)と、を備え、
前記有利状態制御手段は、前記準備状態が終了すると、前記有利状態に制御可能であり、
前記前兆演出決定手段は、
前記価値決定手段により決定された前記価値が低い場合には、第1の前兆演出(例えば、演出ステージ「1」)を決定しやすく、
前記価値決定手段により決定された前記価値が高い場合には、第2の前兆演出(例えば、演出ステージ「3」)を決定しやすく、
前記価値決定手段により決定された前記価値が高い場合であって、前記第1の前兆演出が決定された場合、さらに、前記準備状態において特殊前兆演出(例えば、特殊前兆)を行うことを決定可能である、ことを特徴とすることができる。
The gaming machine of the nineteenth invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display rows,
internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
Symbol variation start control means (for example, reel rotation start processing by the main CPU 101) for starting variation display of symbols when a start operation is performed by the player;
When the player performs a stop operation, symbol variation stop control means (for example, reel stop control processing by the main CPU 101) for stopping the symbol variation display based on the internal winning combination determined by the internal winning combination determination means. When,
Advantageous state control means (for example, main CPU 101) for controlling an advantageous state (for example, ART state) advantageous to the player;
a value determination means (eg, main CPU 101) capable of determining the value of the advantageous state (eg, RUSH type);
a portent state control means (main CPU 101) capable of controlling to a portent state when the advantageous state control means determines to be controlled to the advantageous state;
a ready state control means (for example, the main CPU 101) that can be controlled to a ready state (for example, a RUSH ready state) when the precursor state ends;
a precursor effect determination means (eg, sub CPU 201) capable of determining a precursor effect (eg, effect stage) in the precursor state based on the value determined by the value determination means;
The advantageous state control means is capable of controlling the advantageous state when the preparation state ends,
The foreshadow effect determining means is
when the value determined by the value determining means is low, it is easy to determine the first precursor effect (for example, effect stage "1");
when the value determined by the value determination means is high, it is easy to determine a second precursor effect (for example, effect stage "3");
When the value determined by the value determining means is high and the first predictive effect is determined, it is possible to further decide to perform a special predictive effect (for example, a special predictive effect) in the preparation state. It can be characterized as

上記構成の遊技機では、遊技者にとって有利な有利状態(例えば、ART状態)の価値(例えば、RUSH種別)が低い場合には、前兆状態において第1の前兆演出が決定されやすく、価値が高い場合には、前兆状態において第2の前兆演出が決定されやすくなっているが、有利状態の価値が高い場合であって、第1の前兆演出が行われる場合には、さらに、前兆状態終了後の準備状態(例えば、RUSH準備状態)において特殊前兆演出(例えば、特殊前兆)が行われるように構成されている。すなわち、相対的に期待度の低い前兆演出が行われる場合であっても、準備状態において特殊前兆演出が行われた場合には、有利状態の価値が高いことを期待させることが可能となり、また、特殊前兆演出を含め、前兆演出自体の興趣も飛躍的に向上させることができる。したがって、有利状態の前兆状態における演出に関し、その興趣を向上させることができる。 In the gaming machine with the above configuration, when the value (for example, RUSH type) of an advantageous state (for example, ART state) advantageous to the player is low, the first precursor effect is likely to be determined in the precursor state, and the value is high. In this case, the second predictive effect is likely to be determined in the predictive state. (for example, RUSH preparation state), a special sign effect (for example, special sign) is performed. That is, even when the predictive effect with a relatively low degree of expectation is performed, if the special predictive effect is performed in the preparation state, it is possible to expect that the value of the advantageous state is high, and , the interest of the omen performance itself including the special omen performance can be dramatically improved. Therefore, it is possible to improve the interest in the production in the premonitory state of the advantageous state.

また、第20の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の価値(例えば、RUSH種別)を決定可能な価値決定手段(例えば、メインCPU101)と、
前記有利状態制御手段により前記有利状態に制御されることが決定されると、前兆状態に制御可能な前兆状態制御手段(メインCPU101)と、
前記前兆状態が終了すると、準備状態(例えば、RUSH準備状態)に制御可能な準備状態制御手段(例えば、メインCPU101)と、
前記価値決定手段により決定された前記価値に基づいて、前記前兆状態における前兆演出(例えば、演出ステージ)を決定可能な前兆演出決定手段(例えば、サブCPU201)と、
前記準備状態が開始するときに、前記有利状態制御手段により前記有利状態に制御されることが決定されていることを告知する告知演出を行うか否かを決定可能な告知演出決定手段(例えば、サブCPU201)と、を備え、
前記有利状態制御手段は、前記準備状態が終了すると、前記有利状態に制御可能であり、
前記前兆演出決定手段は、
前記価値決定手段により決定された前記価値が低い場合には、第1の前兆演出(例えば、演出ステージ「1」)を決定しやすく、
前記価値決定手段により決定された前記価値が高い場合には、第2の前兆演出(例えば、演出ステージ「3」)を決定しやすく、
前記価値決定手段により決定された前記価値が高い場合であって、前記第1の前兆演出が決定された場合、前記告知演出が行われなければ、さらに、前記準備状態において特殊前兆演出(例えば、特殊前兆)を行うことを決定可能である、ことを特徴とすることができる。
In addition, the gaming machine of the twentieth invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display rows,
internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
Symbol variation start control means (for example, reel rotation start processing by the main CPU 101) for starting variation display of symbols when a start operation is performed by the player;
When the player performs a stop operation, symbol variation stop control means (for example, reel stop control processing by the main CPU 101) for stopping the symbol variation display based on the internal winning combination determined by the internal winning combination determination means. When,
Advantageous state control means (for example, main CPU 101) for controlling an advantageous state (for example, ART state) advantageous to the player;
a value determination means (eg, main CPU 101) capable of determining the value of the advantageous state (eg, RUSH type);
a portent state control means (main CPU 101) capable of controlling to a portent state when the advantageous state control means determines to be controlled to the advantageous state;
a ready state control means (for example, the main CPU 101) that can be controlled to a ready state (for example, a RUSH ready state) when the precursor state ends;
an omen effect determination means (for example, a sub CPU 201) capable of determining an omen effect (e.g., effect stage) in the omen state based on the value determined by the value determination means;
Notification effect determination means (for example, Sub CPU 201) and
The advantageous state control means is capable of controlling the advantageous state when the preparation state ends,
The foreshadow effect determining means is
when the value determined by the value determining means is low, it is easy to determine the first precursor effect (for example, effect stage "1");
when the value determined by the value determination means is high, it is easy to determine a second precursor effect (for example, effect stage "3");
When the value determined by the value determining means is high and the first precursor effect is determined, if the notification effect is not performed, a special precursor effect (for example, can be determined to perform a special omen).

上記構成の遊技機では、遊技者にとって有利な有利状態(例えば、ART状態)の価値(例えば、RUSH種別)が低い場合には、前兆状態において第1の前兆演出が決定されやすく、価値が高い場合には、前兆状態において第2の前兆演出が決定されやすくなっているが、有利状態の価値が高い場合であって、第1の前兆演出が行われる場合には、有利状態移行の告知演出が行われなければ、さらに、前兆状態終了後の準備状態(例えば、RUSH準備状態)において特殊前兆演出(例えば、特殊前兆)が行われるように構成されている。すなわち、相対的に期待度の低い前兆演出が行われる場合であっても、告知演出が行われずに、準備状態において特殊前兆演出が行われた場合には、有利状態の価値が高いことを期待させることが可能となり、また、特殊前兆演出を含め、前兆演出自体の興趣も飛躍的に向上させることができる。したがって、有利状態の前兆状態における演出に関し、その興趣を向上させることができる。 In the gaming machine with the above configuration, when the value (for example, RUSH type) of an advantageous state (for example, ART state) advantageous to the player is low, the first precursor effect is likely to be determined in the precursor state, and the value is high. In this case, the second predictive effect is likely to be determined in the predictive state, but when the value of the advantageous state is high and the first predictive effect is performed, the notification effect of the transition to the advantageous state is performed. is not performed, a special portent effect (eg, special portent) is performed in a preparation state (eg, RUSH preparation state) after the portent state ends. In other words, even if a sign effect with a relatively low degree of expectation is performed, if the special sign effect is performed in the preparation state without the notification effect being performed, it is expected that the value of the advantageous state is high. In addition, it is possible to dramatically improve the interest of the omen performance itself including the special omen performance. Therefore, it is possible to improve the interest in the production in the premonitory state of the advantageous state.

また、第21の発明の遊技機は、
複数の図柄を複数の表示列に変動表示する遊技機(例えば、パチスロ1)であって、
内部当籤役を決定する内部当籤役決定手段(例えば、メインCPU101による内部抽籤処理)と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段(例えば、メインCPU101によるリール回転開始処理)と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段(例えば、メインCPU101によるリール停止制御処理)と、
遊技者にとって有利な有利状態(例えば、ART状態)を制御する有利状態制御手段(例えば、メインCPU101)と、
前記有利状態の価値(例えば、RUSH種別)を決定可能な価値決定手段(例えば、メインCPU101)と、
前記有利状態制御手段により前記有利状態に制御されることが決定されると、前兆状態に制御可能な前兆状態制御手段(メインCPU101)と、
前記前兆状態が終了すると、準備状態(例えば、RUSH準備状態)に制御可能な準備状態制御手段(例えば、メインCPU101)と、
前記価値決定手段により決定された前記価値に基づいて、前記前兆状態における前兆演出(例えば、演出ステージ)を決定可能な前兆演出決定手段(例えば、サブCPU201)と、を備え、
前記有利状態制御手段は、前記準備状態が終了すると、前記有利状態に制御可能であり、
前記前兆演出決定手段は、
前記価値決定手段により決定された前記価値が低い場合には、第1の前兆演出(例えば、演出ステージ「1」)を決定しやすく、
前記価値決定手段により決定された前記価値が高い場合には、第2の前兆演出(例えば、演出ステージ「3」)を決定しやすく、
前記価値決定手段により決定された前記価値が高い場合であって、前記第1の前兆演出が決定された場合、さらに、前記準備状態において特殊前兆演出(例えば、特殊前兆)を行うことを決定可能であり、
前記特殊前兆演出は、前記準備状態が終了するまで行うことが可能であることを特徴とすることができる。
In addition, the gaming machine of the twenty-first invention is
A gaming machine (for example, Pachislot 1) that variably displays a plurality of symbols in a plurality of display rows,
internal winning combination determining means (for example, internal lottery processing by the main CPU 101) for determining an internal winning combination;
Symbol variation start control means (for example, reel rotation start processing by the main CPU 101) for starting variation display of symbols when a start operation is performed by the player;
When the player performs a stop operation, symbol variation stop control means (for example, reel stop control processing by the main CPU 101) for stopping the symbol variation display based on the internal winning combination determined by the internal winning combination determination means. When,
Advantageous state control means (for example, main CPU 101) for controlling an advantageous state (for example, ART state) advantageous to the player;
a value determination means (eg, main CPU 101) capable of determining the value of the advantageous state (eg, RUSH type);
a portent state control means (main CPU 101) capable of controlling to a portent state when the advantageous state control means determines to be controlled to the advantageous state;
a ready state control means (for example, the main CPU 101) that can be controlled to a ready state (for example, a RUSH ready state) when the precursor state ends;
a precursor effect determination means (eg, sub CPU 201) capable of determining a precursor effect (eg, effect stage) in the precursor state based on the value determined by the value determination means;
The advantageous state control means is capable of controlling the advantageous state when the preparation state ends,
The foreshadow effect determining means is
when the value determined by the value determining means is low, it is easy to determine the first precursor effect (for example, effect stage "1");
when the value determined by the value determination means is high, it is easy to determine a second precursor effect (for example, effect stage "3");
When the value determined by the value determining means is high and the first predictive effect is determined, it is possible to further decide to perform a special predictive effect (for example, a special predictive effect) in the preparation state. and
The special portent effect can be characterized in that it can be performed until the preparation state ends.

上記構成の遊技機では、遊技者にとって有利な有利状態(例えば、ART状態)の価値(例えば、RUSH種別)が低い場合には、前兆状態において第1の前兆演出が決定されやすく、価値が高い場合には、前兆状態において第2の前兆演出が決定されやすくなっているが、有利状態の価値が高い場合であって、第1の前兆演出が行われる場合には、さらに、前兆状態終了後の準備状態(例えば、RUSH準備状態)において、当該準備状態が終了するまで特殊前兆演出(例えば、特殊前兆)が行われるように構成されている。すなわち、相対的に期待度の低い前兆演出が行われる場合であっても、準備状態において特殊前兆演出が行われた場合には、有利状態の価値が高いことを期待させることが可能となり、また、特殊前兆演出を含め、前兆演出自体の興趣も飛躍的に向上させることができる。
したがって、有利状態の前兆状態における演出に関し、その興趣を向上させることができる。
In the gaming machine with the above configuration, when the value (for example, RUSH type) of an advantageous state (for example, ART state) advantageous to the player is low, the first precursor effect is likely to be determined in the precursor state, and the value is high. In this case, the second predictive effect is more likely to be determined in the predictive state. (for example, RUSH preparation state), a special precursor effect (for example, special precursor) is performed until the preparation state ends. That is, even when the predictive effect with a relatively low degree of expectation is performed, if the special predictive effect is performed in the preparation state, it is possible to expect that the value of the advantageous state is high, and , it is possible to dramatically improve the interest of the omen performance itself, including the special omen performance.
Therefore, it is possible to improve the interest in the production in the premonitory state of the advantageous state.

また、第19~第21の遊技機において、
遊技者にとって有利な停止操作の手順を報知する報知手段(例えば、表示装置11)をさらに備え、
前記有利状態は、前記報知手段による報知が行われる状態であり、
前記報知手段は、前記準備状態においても報知を行うことを特徴とすることができる。
Also, in the 19th to 21st game machines,
Furthermore, a notification means (for example, a display device 11) for notifying the procedure of the stop operation that is advantageous to the player is provided,
The advantageous state is a state in which notification is performed by the notification means,
The notification means may be characterized in that it performs notification even in the preparation state.

上記構成の遊技機では、有利状態の準備状態において、遊技者にとって有利な停止操作の手順の報知は開始されるが、演出上は前兆状態のままである場合が生じるように構成されている。すなわち、遊技者に対して、前兆状態において突如有利な停止操作の手順の報知が開始されたかのような驚きを与えることができるようになっている。したがって、遊技者にとって有利な停止操作の手順が報知される有利状態の開始前に行われる演出に関し、その興趣を向上させることができる。 In the gaming machine with the above configuration, in the preparatory state of the advantageous state, notification of the stop operation procedure, which is advantageous to the player, is started, but the performance may remain in the premonitory state. That is, it is possible to give the player a surprise as if notification of a procedure for an advantageous stop operation was suddenly started in the premonitory state. Therefore, it is possible to enhance the interest of the effect performed before the start of the advantageous state in which the procedure of the stop operation that is advantageous for the player is announced.

[第22の発明の遊技機]
従来の遊技機において、電断時にRAMに記憶されているデータのチェックサムを求め、電源復帰時に、電断時に求めたチェックサムの判定処理を行う遊技機が知られている(例えば、特開2009-011375号公報参照)。特開2009-011375号公報の遊技機では、電源復帰時のチェックサムの判定処理において、電源復帰時に求めたチェックサムが電断時に求めたチェックサムが一致しない場合にエラー報知が行われる。
[Gaming machine of the 22nd invention]
Among conventional game machines, there is known a game machine that obtains a checksum of data stored in a RAM when power is cut off, and performs determination processing of the checksum obtained when power is restored when power is restored. 2009-011375). In the game machine disclosed in Japanese Patent Application Laid-Open No. 2009-011375, in the process of determining the checksum when the power is restored, an error is reported when the checksum obtained when the power is restored does not match the checksum obtained when the power is cut off.

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する遊技性以外の処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, the program capacity of the main control circuit is limited to a small capacity by regulation as a limitation peculiar to the above-mentioned game machine. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been squeezed due to the complexity of the game, and there is a demand for reducing the capacity of the processing programs and tables managed by the main control circuit other than the game.

第22の発明は、上記課題を解決するためになされたものであり、その目的は、主制御回路で管理する遊技性以外の処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The 22nd invention is made to solve the above problems, and its object is to reduce the capacity of processing programs and tables other than game characteristics managed by the main control circuit, and reduce the capacity of the ROM of the main control circuit. To provide a game machine capable of increasing the free space and using the free space of a ROM corresponding to the increased capacity to enhance game performance.

上記課題を解決するために、第22の発明では、以下のような構成の遊技機を提供する。 In order to solve the above problems, the twenty-second invention provides a gaming machine having the following configuration.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、
電源電圧を供給する電源供給手段(例えば、電源基板53b及びスイッチングレギュレータ94)と、
前記電源電圧が予め定められた起動電圧値(例えば、10V)を上回った場合に、前記演算処理手段に起動信号を出力する起動手段(例えば、電源管理回路93のリセット信号の出力処理)と、
前記電源電圧が予め定められた停電電圧値(例えば、10.5V)を下回った場合に、前記演算処理手段に停電信号を出力する停電手段(例えば、電源管理回路93の電断検知信号の出力処理)と、を備え、
前記演算処理手段は、
演算処理の結果に対応するデータを格納するフラグレジスタ(例えば、フラグ・レジスタF)と、
前記停電手段が前記停電信号を出力したことを契機として、前記第2記憶手段内の所定格納領域(例えば、遊技用RAM領域)に記憶された全ての情報を累積加算してサム値を算出するサム値算出手段(例えば、チェックサム生成処理)と、
前記起動手段が前記起動信号を出力したことを契機として、直近の電断発生時に前記サム値算出手段により生成された前記サム値から、前記所定格納領域に記憶された情報を順次減算するサム値減算手段(例えば、サムチェック処理中のS122~S131)と、
前記所定格納領域に記憶された全ての情報に対して、前記サム値減算手段による減算処理が終了したときに、前記フラグレジスタ内の所定のビット領域(例えば、ゼロフラグ)にセットされた減算結果に対応するデータに基づいて、異常の発生の有無を判定するサム値判定手段(例えば、サムチェック処理中のS134)と、を有することを特徴とする遊技機。
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling game operations;
a first storage means (for example, main ROM 102) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored;
a second storage means (for example, main RAM 103) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored;
Power supply means for supplying power supply voltage (for example, power supply board 53b and switching regulator 94);
When the power supply voltage exceeds a predetermined starting voltage value (for example, 10 V), a starting means for outputting a starting signal to the arithmetic processing means (for example, processing for outputting a reset signal of the power management circuit 93);
When the power supply voltage falls below a predetermined power failure voltage value (for example, 10.5 V), a power failure means for outputting a power failure signal to the arithmetic processing means (for example, a power failure detection signal output from the power management circuit 93 processing) and
The arithmetic processing means is
a flag register (for example, flag register F) that stores data corresponding to the result of the arithmetic operation;
Triggered by the output of the power failure signal by the power failure means, all information stored in a predetermined storage area (for example, a game RAM area) in the second storage means is cumulatively added to calculate a sum value. Sum value calculation means (for example, checksum generation processing);
A sum value for sequentially subtracting the information stored in the predetermined storage area from the sum value generated by the sum value calculation means at the time of the most recent power interruption, triggered by the output of the start signal by the activation means. Subtracting means (for example, S122 to S131 during sum check processing);
When the subtraction process by the sum value subtraction means is completed for all the information stored in the predetermined storage area, the subtraction result set in the predetermined bit area (for example, zero flag) in the flag register A gaming machine, comprising sum value determination means (for example, S134 during sum check processing) for determining whether or not an abnormality has occurred based on corresponding data.

また、第22の発明の遊技機では、
前記サム値算出手段は、前記所定格納領域に記憶された情報を加算するときに、特定の命令(例えば、POP命令)を実行することにより、連続して記憶された2バイト分の情報を取得して加算するとともに、前記情報の読み出し開始アドレスの情報を2バイト分更新し、
前記サム値減算手段は、電断発生時に生成された前記サム値から前記所定格納領域に記憶された情報を減算するときに、前記特定の命令を実行することにより、連続して記憶された2バイト分の情報を取得して減算するとともに、前記情報の読み出し開始アドレスの情報を2バイト分更新するようにしてもよい。
Further, in the gaming machine of the twenty-second invention,
The sum value calculation means acquires 2 bytes of information stored continuously by executing a specific instruction (for example, a POP instruction) when adding the information stored in the predetermined storage area. and add, and update the information of the reading start address of the information by 2 bytes,
The sum value subtracting means subtracts the information stored in the predetermined storage area from the sum value generated at the time of occurrence of a power failure, by executing the specific instruction. Bytes of information may be acquired and subtracted, and the information of the read start address of the information may be updated by 2 bytes.

さらに、第22の発明の遊技機では、
前記演算処理手段は、前記第2記憶手段の前記所定格納領域のアドレスを設定可能なスタックポインタを有し、
前記サム値算出手段が前記所定格納領域に記憶された情報を加算するときに実行する前記特定の命令は、前記スタックポインタを操作するための専用命令(例えば、POP命令)であるようにしてもよい。
Furthermore, in the gaming machine of the twenty-second invention,
The arithmetic processing means has a stack pointer capable of setting an address of the predetermined storage area of the second storage means,
The specific instruction executed when the sum value calculating means adds the information stored in the predetermined storage area may be a dedicated instruction (for example, a POP instruction) for manipulating the stack pointer. good.

第22の発明の遊技機によれば、遊技性以外の処理プログラムやテーブルなどの容量を削減して主制御回路のROM(第1記憶手段)の空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the gaming machine of the 22nd invention, the capacity of processing programs and tables other than game play is reduced to increase the free space of the ROM (first storage means) of the main control circuit, and the increased capacity of the ROM is increased. The empty area can be used to enhance the game.

[第23~第26の発明の遊技機]
従来の遊技機において、スタックポインタを操作命令で使用して、数値データを処理する主制御装置が搭載された遊技機が提案されている(例えば、特開2005-237737号公報参照)。
[Gaming machines of the 23rd to 26th inventions]
Among conventional game machines, there has been proposed a game machine equipped with a main control device that processes numerical data using a stack pointer as an operation command (see, for example, Japanese Unexamined Patent Application Publication No. 2005-237737).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, the program capacity of the main control circuit is limited to a small capacity by regulation as a limitation peculiar to the above-mentioned game machine. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been under pressure due to the complexity of the game play, and there is a demand for reducing the capacity of the processing programs and tables managed by the main control circuit.

第23~第26の発明は、上記課題を解決するためになされたものであり、その目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The 23rd to 26th inventions are made to solve the above problems, and the purpose thereof is to reduce the capacity of processing programs and tables managed by the main control circuit, thereby reducing the ROM space of the main control circuit. To provide a game machine capable of enhancing game performance by increasing the capacity and utilizing the free area of a ROM corresponding to the increased capacity.

上記課題を解決するために、第23の発明では、以下のような構成の遊技機を提供する。 In order to solve the above problems, the twenty-third invention provides a gaming machine having the following configuration.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納される専用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第1記憶手段又は前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、を有し、
前記演算処理手段は、前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の命令(例えば、「BITQ」命令、「SETQ」命令、「LDQ」命令等)を実行可能であることを特徴とする遊技機。
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling game operations;
a first storage means (for example, main ROM 102) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored;
A second storage means (for example, main RAM 103) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored,
The arithmetic processing means is
a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
a dedicated register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
Data is stored when the arithmetic processing is executed by the arithmetic processing means, and an extension register (e.g., Q register ), and
The arithmetic processing means executes a predetermined instruction (for example, "BITQ" instruction, "SETQ" instruction, "LDQ" instruction, etc.) capable of specifying an address in the second storage means using the extension register. A gaming machine characterized by being able to

また、第23の発明の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 Further, in the gaming machine of the twenty-third aspect of the invention, part of the address that can be specified by the extension register may be an upper side address value that constitutes the address.

また、上記課題を解決するために、第24の発明では、以下のような構成の遊技機を提供する。 Further, in order to solve the above problems, the twenty-fourth invention provides a gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記停止制御手段による前記表示列の停止動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納される専用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第1記憶手段又は前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、を有し、
前記演算処理手段は、
前記表示列の停止状態をチェックする処理において、
前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行して、前記第2記憶手段に記憶されている所定の前記表示列の変動表示の状態を示す情報を読み出し、
次いで、前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の論理和演算命令(例えば、「ORQ」命令)を実行して、前記第2記憶手段に記憶されている他の一つの表示列の変動表示の状態を示す情報を読み出すとともに、当該情報と、前記所定の前記表示列の変動表示の状態を示す情報との論理和演算を行い、
その後、前記所定の論理和演算命令の実行を繰り返して、論理和演算の結果と、残りの各表示列の変動表示の状態を示す情報との論理和演算を繰り返し、全ての表示列に対する論理和演算が終了した際に得られる演算和演算の結果に基づいて、全ての表示列が停止状態にあるか否かを判定する、ことを特徴とする遊技機。
Insertion operation detection means (for example, BET switch 77) for detecting an operation of inserting game media;
a start operation detection means (for example, a start switch 79) for detecting a start operation by a player after the insertion operation is detected by the insertion operation detection means;
internal winning combination determination means (e.g., internal lottery processing) for determining an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
variable display means (for example, three reels 3L, 3C, and 3R) including a plurality of display rows and variably displaying symbols provided in each display row based on detection of a start operation by the start operation detection means;
stop operation detection means (for example, stop switch board 80) for detecting a stop operation by a player;
stop control means (for example, reel stop control processing) for stopping the variable display of symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
Arithmetic processing means (for example, the main CPU 101) that performs arithmetic processing for controlling the stop operation of the display row by the stop control means;
a first storage means (for example, main ROM 102) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored;
A second storage means (for example, main RAM 103) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored,
The arithmetic processing means is
a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
a dedicated register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
Data is stored when the arithmetic processing is executed by the arithmetic processing means, and an extension register (e.g., Q register ), and
The arithmetic processing means is
In the process of checking the stopped state of the display row,
Execution of a predetermined read instruction (e.g., "LDQ" instruction) capable of addressing in the second storage means using the extension register to read the predetermined readout stored in the second storage means. reading information indicating the state of the variable display of the display column;
Then, by executing a predetermined OR operation instruction (for example, an “ORQ” instruction) capable of addressing in the second storage means using the extension register, the reading out information indicating the state of the variable display of another one of the display columns, and performing a logical sum operation of the information and information indicating the state of the variable display of the predetermined display column;
Thereafter, the execution of the predetermined logical sum operation instruction is repeated, and the logical sum operation of the result of the logical sum operation and the information indicating the state of the variable display of the remaining display columns is repeated, and the logical sum is applied to all the display columns. A game machine characterized in that it is determined whether or not all display columns are in a stopped state based on the result of a sum operation obtained when the operation is completed.

また、第24の発明の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 Further, in the gaming machine of the twenty-fourth invention, part of the address that can be specified by the extension register may be an address value on the upper side that constitutes the address.

また、上記課題を解決するために、第25の発明では、以下のような構成の遊技機を提供する。 Moreover, in order to solve the above problems, the twenty-fifth invention provides a gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記内部当籤役決定手段による前記内部当籤役の決定動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納される専用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第1記憶手段又は前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、を有し、
前記内部当籤役決定手段により決定される前記内部当籤役には、特典付与に係る内部当籤役が決定される期待値を調整するための設定値に応じて当籤確率が変化する設定別内部当籤役が設けられ、
前記演算処理手段は、
前記内部当籤役を決定する処理において、
前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の加算命令(例えば、「ADDQ」命令)を実行することにより、抽籤対象となる前記設定別内部当籤役の設定値毎の抽籤値が格納された領域の先頭アドレスに現在の設定値を加算して、現在の設定値に対応付けられた前記設定別内部当籤役の抽籤値が格納されたアドレスを指定し、当該抽籤値を取得することを特徴とする遊技機。
Insertion operation detection means (for example, BET switch 77) for detecting an operation of inserting game media;
a start operation detection means (for example, a start switch 79) for detecting a start operation by a player after the insertion operation is detected by the insertion operation detection means;
internal winning combination determination means (e.g., internal lottery processing) for determining an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
variable display means (for example, three reels 3L, 3C, and 3R) including a plurality of display rows and variably displaying symbols provided in each display row based on detection of a start operation by the start operation detection means;
stop operation detection means (for example, stop switch board 80) for detecting a stop operation by a player;
stop control means (for example, reel stop control processing) for stopping the variable display of symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
Arithmetic processing means (for example, the main CPU 101) that performs arithmetic processing for controlling the operation of determining the internal winning combination by the internal winning combination determining means;
a first storage means (for example, main ROM 102) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored;
A second storage means (for example, main RAM 103) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored,
The arithmetic processing means is
a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
a dedicated register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
Data is stored when the arithmetic processing is executed by the arithmetic processing means, and an extension register (e.g., Q register ), and
For the internal winning combination determined by the internal winning combination determining means, an internal winning combination related to awarding of a privilege is determined. is provided,
The arithmetic processing means is
In the process of determining the internal winning combination,
By executing a predetermined addition instruction (e.g., "ADDQ" instruction) capable of specifying an address in the second storage means using the extension register, setting the internal winning combination for each setting to be a lottery target. adding the current set value to the head address of the area storing the lottery value for each value, and designating the address where the lottery value of the internal winning combination by setting associated with the current set value is stored; A gaming machine characterized by acquiring the lottery value.

また、第25の発明の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 Further, in the gaming machine of the twenty-fifth invention, part of the address that can be specified by the extension register may be an address value on the upper side that constitutes the address.

また、上記課題を解決するために、第26の発明では、以下のような構成の遊技機を提供する。 Also, in order to solve the above problems, the twenty-sixth invention provides a gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記停止制御手段により前記複数の表示列の変動表示が停止された場合に、前記複数の表示列に跨って設定された判定ライン上に、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが停止表示されたか否かを判定する特典付与判定手段(例えば、入賞検索処理)と、
前記特典付与判定手段による判定動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタを有し、
前記演算処理手段は、
前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが前記判定ライン上に停止表示されたか否かを判定する処理において、
所定の読み出し命令(例えば、「LDIN」命令)を実行して、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが前記判定ライン上に停止表示された場合に付与され得る前記遊技媒体の払出数のデータと、該払出数のデータに対応付けられた、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せの種別を示す判定データとを同時に取得することを特徴とする遊技機。
Insertion operation detection means (for example, BET switch 77) for detecting an operation of inserting game media;
a start operation detection means (for example, a start switch 79) for detecting a start operation by a player after the insertion operation is detected by the insertion operation detection means;
internal winning combination determination means (e.g., internal lottery processing) for determining an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
variable display means (for example, three reels 3L, 3C, and 3R) including a plurality of display rows and variably displaying symbols provided in each display row based on detection of a start operation by the start operation detection means;
stop operation detection means (for example, stop switch board 80) for detecting a stop operation by a player;
stop control means (for example, reel stop control processing) for stopping the variable display of symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
When the variable display of the plurality of display rows is stopped by the stop control means, a symbol corresponding to the internal winning combination related to the payout of the game medium is displayed on the determination line set across the plurality of display rows. privilege grant determination means (for example, winning search processing) that determines whether or not the combination of is stopped and displayed;
Arithmetic processing means (for example, the main CPU 101) that performs arithmetic processing for controlling the determination operation by the privilege provision determination means;
a first storage means (for example, main ROM 102) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored;
A second storage means (for example, main RAM 103) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored,
The arithmetic processing means is
a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
The arithmetic processing means is
In the process of determining whether or not a combination of symbols corresponding to the internal winning combination related to the payout of the game medium is stop-displayed on the determination line,
The game that can be awarded when a combination of symbols corresponding to an internal winning combination related to the payout of the game medium is stopped and displayed on the determination line by executing a predetermined read command (for example, an "LDIN" command). Data of the number of payouts of the medium and determination data corresponding to the data of the number of payouts and indicating the type of combination of symbols corresponding to the internal winning combination related to the payout of the game medium are obtained at the same time. game machine.

また、第26の発明の遊技機では、前記演算処理手段は、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが前記判定ライン上に停止表示されたか否かを判定する処理において、判定命令、処理のジャンプ先アドレスの指定命令及び処理のジャンプ動作命令を一つの命令で実行可能な所定の判定命令(例えば、「JSLAA」命令)を実行して、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが停止表示されたか否かを判定するようにしてもよい。 In the gaming machine according to the twenty-sixth aspect, in the process of determining whether or not the combination of symbols corresponding to the internal winning combination related to the payout of the game medium is stop-displayed on the determination line, , a determination command, a jump destination address designation command for processing, and a jump action command for processing, all of which can be executed by a single command (for example, a “JSLAA” command) to execute a predetermined determination command (for example, a “JSLAA” command), which is related to the payout of the game medium. It may be determined whether or not a combination of symbols corresponding to the internal winning combination has been stop-displayed.

第23~第26の発明の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROM(第1記憶手段)の空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the gaming machines of the 23rd to 26th inventions, the capacity of processing programs and tables managed by the main control circuit is reduced, the free space of the ROM (first storage means) of the main control circuit is increased, and the increased capacity is increased. It is possible to enhance the playability by utilizing the free area of the ROM corresponding to the capacity.

[第27及び第28の発明の遊技機]
従来の遊技機において、メイン制御部のRAMに記憶されているデータに異常が生じた場合に、RAM異常エラー状態に制御され、ゲームの進行が不能化されるとともに、設定変更モードに移行し、設定変更操作に基づいて設定値が新たに選択・設定されたときには、ゲームの進行の不能化状態を解除し、ゲームの進行が可能な状態にする遊技機が提案されている(例えば、特開2007-209810号公報参照)。
[Gaming machines of the 27th and 28th inventions]
In a conventional game machine, when an abnormality occurs in the data stored in the RAM of the main control unit, the RAM is controlled to an abnormal error state, the progress of the game is disabled, and the setting change mode is entered. A gaming machine has been proposed that, when a setting value is newly selected and set based on a setting change operation, cancels the state in which the progress of the game is disabled, and enables the progress of the game (for example, JP-A-2002-200013). 2007-209810).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, the program capacity of the main control circuit is limited to a small capacity by regulation as a limitation peculiar to the above-mentioned game machine. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been under pressure due to the complexity of the game play, and there is a demand for reducing the capacity of the processing programs and tables managed by the main control circuit.

第27及び第28の発明は、上記課題を解決するためになされたものであり、その目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The twenty-seventh and twenty-eighth inventions are made to solve the above-mentioned problems, and the purpose thereof is to reduce the capacity of processing programs and tables managed by the main control circuit, thereby reducing the ROM space of the main control circuit. To provide a game machine capable of enhancing game performance by increasing the capacity and utilizing the free area of a ROM corresponding to the increased capacity.

上記課題を解決するために、第27の発明では、以下のような構成の遊技機を提供する。 In order to solve the above problems, the twenty-seventh invention provides a gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記遊技動作に関するコマンドデータを送信するデータ送信手段(例えば、割込処理中のS904(通信データ送信処理))と、
特典付与に係る内部当籤役が決定される期待値を調整するための設定値の変更処理及び設定値の確認処理を実行可能な設定変更確認手段(例えば、設定変更確認処理)と、
前記設定変更確認手段による設定値の変更動作又は確認動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記設定値の変更処理又は設定値の確認処理の開始時において、第1のコマンドデータを生成する開始時コマンド生成手段(例えば、設定変更確認処理中のS43)と、
前記設定値の変更処理又は設定値の確認処理の終了時において、第2のコマンドデータを生成する終了時コマンド生成手段(例えば、設定変更確認処理中のS57)と、を有し、
前記開始時コマンド生成手段により実行される前記第1のコマンドデータの生成処理と、前記終了時コマンド生成手段により実行される前記第2のコマンドデータの生成処理とは、共有化されていることを特徴とする遊技機。
Insertion operation detection means (for example, BET switch 77) for detecting an operation of inserting game media;
a start operation detection means (for example, a start switch 79) for detecting a start operation by a player after the insertion operation is detected by the insertion operation detection means;
internal winning combination determination means (e.g., internal lottery processing) for determining an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
variable display means (for example, three reels 3L, 3C, and 3R) including a plurality of display rows and variably displaying symbols provided in each display row based on detection of a start operation by the start operation detection means;
stop operation detection means (for example, stop switch board 80) for detecting a stop operation by a player;
stop control means (for example, reel stop control processing) for stopping the variable display of symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
Data transmission means for transmitting command data related to the game operation (for example, S904 (communication data transmission processing) during interrupt processing);
setting change confirmation means (for example, setting change confirmation process) capable of executing a setting value change process and a setting value confirmation process for adjusting the expected value for determining the internal winning combination related to awarding;
Arithmetic processing means (for example, the main CPU 101) that performs arithmetic processing for controlling the setting value change operation or confirmation operation by the setting change confirmation means;
a first storage means (for example, main ROM 102) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored;
A second storage means (for example, main RAM 103) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored,
The arithmetic processing means is
at the time of starting the setting value change processing or the setting value confirmation processing, start-time command generating means for generating first command data (for example, S43 during the setting change confirmation processing);
an end-time command generation means (for example, S57 during setting change confirmation processing) for generating second command data at the end of the setting value change processing or the setting value confirmation processing,
The first command data generation process executed by the start time command generation means and the second command data generation process executed by the end command generation means are shared. Characteristic game machine.

また、第27の発明の遊技機では、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタを有し、
前記演算処理手段は、
前記第1のコマンドデータを生成する場合には、前記汎用レジスタの所定のレジスタ(例えば、Lレジスタ)に第1の値(例えば、「005H」)を設定して、前記生成処理を実行し、
前記第2のコマンドデータを生成する場合には、前記汎用レジスタの所定のレジスタに第2の値(例えば、「004H」)を設定して、前記生成処理を実行するようにしてもよい。
Further, in the gaming machine of the twenty-seventh invention,
The arithmetic processing means is
a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
The arithmetic processing means is
when generating the first command data, setting a first value (e.g., "005H") to a predetermined register (e.g., L register) of the general-purpose registers and executing the generation process;
When generating the second command data, a second value (for example, "004H") may be set in a predetermined register of the general-purpose registers to execute the generation process.

また、上記課題を解決するために、第28の発明では、以下のような構成の遊技機を提供する。 Moreover, in order to solve the above problems, the twenty-eighth invention provides a gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記遊技動作に関するコマンドデータを送信するデータ送信手段(例えば、割込処理中のS904(通信データ送信処理))と、
前記コマンドデータを作成する通信データ生成手段(例えば、設定変更コマンド生成格納処理及び通信データ格納処理)と、
特典付与に係る内部当籤役が決定される期待値を調整するための設定値の変更処理及び設定値の確認処理を実行可能な設定変更確認手段(例えば、設定変更確認処理)と、
前記通信データ生成手段によるコマンドデータの生成動作、及び、前記設定変更確認手段による設定値の変更動作又は確認動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記設定値の変更処理又は設定値の確認処理の開始時において、開始時コマンドデータを生成する開始時コマンド生成手段(例えば、設定変更確認処理中のS43)と、
前記設定値の変更処理又は設定値の確認処理の終了時において、終了時コマンドデータを生成する終了時コマンド生成手段(例えば、設定変更確認処理中のS57)と、を有し、
前記開始時コマンド生成手段により実行される前記開始時コマンドデータの生成処理と、前記終了時コマンド生成手段により実行される前記終了時コマンドデータの生成処理とは、共有化されており、
前記演算処理手段は、前記演算処理手段による前記演算処理の実行時に複数種のデータがそれぞれ格納される複数の汎用レジスタを有し、
前記演算処理手段は、
前記コマンドデータの生成処理において、
前記コマンドデータを構成する複数種の通信パラメータのうち、使用される通信パラメータを、前記複数の汎用レジスタのうちの対応する汎用レジスタにセットし、
前記汎用レジスタにセットされた使用される通信パラメータを、前記第2記憶手段内の所定の格納領域(例えば、通信データ一時格納領域)に格納し、
前記複数種の通信パラメータのうち、使用されない通信パラメータがある場合には、前記コマンドデータの生成時に当該未使用の通信パラメータに対応付けられた汎用レジスタに格納されているデータを通信パラメータとして前記所定の格納領域に格納し、
通信パラメータに対応付けられた前記汎用レジスタに格納されたデータに基づいて、前記コマンドデータのサム値を生成する、ことを特徴とする遊技機。
Insertion operation detection means (for example, BET switch 77) for detecting an operation of inserting game media;
a start operation detection means (for example, a start switch 79) for detecting a start operation by a player after the insertion operation is detected by the insertion operation detection means;
internal winning combination determination means (e.g., internal lottery processing) for determining an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
variable display means (for example, three reels 3L, 3C, and 3R) including a plurality of display rows and variably displaying symbols provided in each display row based on detection of a start operation by the start operation detection means;
stop operation detection means (for example, stop switch board 80) for detecting a stop operation by a player;
stop control means (for example, reel stop control processing) for stopping the variable display of symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
Data transmission means for transmitting command data related to the game operation (for example, S904 (communication data transmission processing) during interrupt processing);
communication data generation means for generating the command data (for example, setting change command generation and storage processing and communication data storage processing);
setting change confirmation means (for example, setting change confirmation process) capable of executing a setting value change process and a setting value confirmation process for adjusting the expected value for determining the internal winning combination related to awarding;
Arithmetic processing means (for example, the main CPU 101) that performs arithmetic processing for controlling the command data generation operation by the communication data generation means and the setting value change operation or confirmation operation by the setting change confirmation means;
a first storage means (for example, main ROM 102) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored;
A second storage means (for example, main RAM 103) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored,
The arithmetic processing means is
start-time command generation means for generating start-time command data at the start of the setting value change process or the setting value confirmation process (for example, S43 during the setting change confirmation process);
an end-time command generation means (for example, S57 during setting change confirmation processing) for generating end-time command data at the end of the setting value change processing or the setting value confirmation processing;
The start-time command data generation process executed by the start-time command generation means and the end-time command data generation process executed by the end-time command generation means are shared,
The arithmetic processing means has a plurality of general-purpose registers in which a plurality of types of data are respectively stored when the arithmetic processing is executed by the arithmetic processing means,
The arithmetic processing means is
In the command data generation process,
setting a communication parameter to be used among a plurality of types of communication parameters constituting the command data to a corresponding general-purpose register among the plurality of general-purpose registers;
storing the communication parameters to be used set in the general-purpose register in a predetermined storage area (for example, a communication data temporary storage area) in the second storage means;
If there is an unused communication parameter among the plurality of types of communication parameters, data stored in a general-purpose register associated with the unused communication parameter is used as the predetermined communication parameter when the command data is generated. store in the storage area of
A gaming machine, wherein a sum value of the command data is generated based on data stored in the general-purpose register associated with the communication parameter.

また、第28の発明の遊技機において、前記コマンドデータの生成処理では、前記汎用レジスタのアキュームレータに格納された値に、通信パラメータに対応付けられた前記汎用レジスタに格納された値を加算することにより、前記コマンドデータのサム値を生成し、該生成したサム値を前記所定の格納領域に格納するようにしてもよい。 In the gaming machine according to the twenty-eighth aspect of the invention, in the command data generating process, the value stored in the general-purpose register associated with the communication parameter is added to the value stored in the accumulator of the general-purpose register. may generate a sum value of the command data and store the generated sum value in the predetermined storage area.

第27及び第28の発明の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the game machines of the twenty-seventh and twenty-eighth inventions, the capacity of the processing programs and tables managed by the main control circuit is reduced to increase the free space of the ROM of the main control circuit, and the increased capacity of the ROM is stored. It is possible to enhance the playability by using the empty area.

[第29及び第30の発明の遊技機]
従来の遊技機において、遊技制御基板(主制御回路)から演出制御基板(副制御回路)にコマンドを送信する遊技機が知られている(例えば、特開2002-360766号公報参照)。
[Gaming machines of the 29th and 30th inventions]
Among conventional gaming machines, there is known a gaming machine that transmits a command from a game control board (main control circuit) to an effect control board (sub-control circuit) (see, for example, Japanese Unexamined Patent Application Publication No. 2002-360766).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, the program capacity of the main control circuit is limited to a small capacity by regulation as a limitation peculiar to the above-mentioned game machine. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been under pressure due to the complexity of the game play, and there is a demand for reducing the capacity of the processing programs and tables managed by the main control circuit.

第29及び第30の発明は、上記課題を解決するためになされたものであり、その発明の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The twenty-ninth and thirtieth inventions are made to solve the above problems, and an object of the invention is to reduce the capacity of processing programs, tables, etc. managed by the main control circuit so as to reduce the capacity of the main control circuit ROM. To provide a game machine capable of enhancing game performance by increasing the free space of a ROM and utilizing the free space of a ROM corresponding to the increased capacity.

上記課題を解決するために、第29の発明では、以下のような構成の遊技機を提供する。 In order to solve the above problems, the twenty-ninth invention provides a gaming machine having the following configuration.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、
遊技動作に関する通信データを送信するデータ送信手段(例えば、割込処理中のS904(通信データ送信処理))と、
前記通信データを作成して、該生成した通信データを前記第2記憶手段内の所定のアドレス範囲に設けられた通信データ格納領域に格納する通信データ生成格納手段(例えば、通信データ格納処理及び通信データポインタ更新処理)と、を備え、
前記通信データ生成格納手段は、
前記所定のアドレス範囲の先頭アドレスの格納領域から最後尾アドレスの格納領域に向かって順次、前記通信データを前記通信データ格納領域に格納する際に、更新命令、上限判定命令及び判断分岐命令を一つの命令で実行可能な所定の更新命令(例えば、「ICPLD」命令)を実行することにより、前記通信データ格納領域内のアドレス指定に関するパラメータである通信データポインタの現在の値と、前記最後尾アドレスに対応する前記通信データポインタの上限値とを比較するとともに、現在の前記通信データポインタが前記上限値未満であれば、前記通信データポインタを加算更新し、現在の前記通信データポインタが前記上限値以上であれば、前記通信データポインタを前記先頭アドレスに対応する前記通信データポインタの下限値に変更することを特徴とする遊技機。
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling game operations;
a first storage means (for example, main ROM 102) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored;
a second storage means (for example, main RAM 103) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored;
Data transmission means for transmitting communication data related to game operations (for example, S904 (communication data transmission processing) during interrupt processing);
Communication data generation and storage means for creating the communication data and storing the generated communication data in a communication data storage area provided in a predetermined address range in the second storage means data pointer update process) and
The communication data generating and storing means is
When the communication data is stored in the communication data storage area sequentially from the storage area of the head address of the predetermined address range toward the storage area of the last address, an update instruction, an upper limit judgment instruction, and a judgment branch instruction are executed in one step. By executing a predetermined update instruction (for example, "ICPLD" instruction) that can be executed with one instruction, the current value of the communication data pointer, which is a parameter for addressing in the communication data storage area, and the end address If the current communication data pointer is less than the upper limit value, the communication data pointer is added and updated so that the current communication data pointer is equal to the upper limit value. In the above, the gaming machine is characterized in that the communication data pointer is changed to the lower limit value of the communication data pointer corresponding to the top address.

また、第29の発明の遊技機では、前記通信データ生成格納手段は、前記通信データポインタを前記先頭アドレスに対応する前記通信データポインタの下限値に変更した場合に、前記通信データ格納領域に格納された前記通信データを無効にするようにしてもよい。 Further, in the gaming machine of the twenty-ninth invention, the communication data generating and storing means stores the communication data pointer in the communication data storage area when changing the communication data pointer to the lower limit value of the communication data pointer corresponding to the top address. The received communication data may be invalidated.

また、上記課題を解決するために、第30の発明では、以下のような構成の遊技機を提供する。 Further, in order to solve the above problems, the thirtieth invention provides a gaming machine having the following configuration.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
遊技動作の進行に関連する所定のデータの値の計数処理(例えば、メダル払出枚数チェック処理)において、
前記所定のデータの値を更新する際に、更新命令、下限判定命令及び判断分岐命令を一つの命令で実行可能な所定の更新命令(例えば、「DCPLD」命令)を実行することにより、現在の前記所定のデータの値と前記所定のデータの値の下限値とを比較するとともに、現在の前記所定のデータの値が前記所定のデータの値の下限値より大きければ、前記所定のデータの値を減算更新し、現在の前記所定のデータの値が前記所定のデータの値の下限値以下であれば、前記所定のデータの値を前記下限値に保持することを特徴とする遊技機。
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling game operations;
a first storage means (for example, main ROM 102) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored;
A second storage means (for example, main RAM 103) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored,
The arithmetic processing means is
In the process of counting the value of predetermined data related to the progress of the game action (for example, the process of checking the number of medals to be paid out),
When updating the value of the predetermined data, the current comparing the predetermined data value with a lower limit value of the predetermined data value, and if the current predetermined data value is greater than the lower limit value of the predetermined data value, the predetermined data value; is subtracted and updated, and if the current value of the predetermined data is equal to or less than the lower limit of the predetermined data, the value of the predetermined data is held at the lower limit.

また、第30の発明の遊技機では、前記所定のデータが、前記遊技媒体の払出数であるようにしてもよい。 Further, in the gaming machine of the thirtieth invention, the predetermined data may be the number of payouts of the game media.

第29及び第30の発明の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROM(第1記憶手段)の空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the gaming machines of the twenty-ninth and thirtieth inventions, the capacity of processing programs and tables managed by the main control circuit is reduced to increase the free space of the ROM (first storage means) of the main control circuit. It is possible to enhance the playability by utilizing the free area of the ROM corresponding to the capacity.

[第31の発明の遊技機]
従来の遊技機において、ソフトウエアによるタイマー減算処理で制御される遊技機が知られている(例えば、特開2004-041261号公報参照)。
[Gaming machine of the 31st invention]
Among conventional game machines, there is known a game machine that is controlled by timer subtraction processing by software (see, for example, Japanese Patent Application Laid-Open No. 2004-041261).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, the program capacity of the main control circuit is limited to a small capacity by regulation as a limitation peculiar to the above-mentioned game machine. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been under pressure due to the complexity of the game play, and there is a demand for reducing the capacity of the processing programs and tables managed by the main control circuit.

第31の発明は、上記課題を解決するためになされたものであり、その目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The thirty-first invention has been made to solve the above problems, and its object is to increase the free space of the ROM of the main control circuit by reducing the capacity of processing programs, tables, etc. managed by the main control circuit. 2. To provide a game machine capable of enhancing game playability by utilizing the free area of ROM corresponding to the increased capacity.

上記課題を解決するために、第31の発明では、以下のような構成の遊技機を提供する。 In order to solve the above problems, the thirty-first invention provides a gaming machine having the following configuration.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
ソフトタイマーのタイマー数の計数処理(例えば、タイマー更新処理)において、
更新命令、下限判定命令及び判断分岐命令を一つの命令で実行可能な所定の更新命令(例えば、「DCPWLD」命令)を実行することにより、現在の前記ソフトタイマーのタイマー数と前記タイマー数の下限値とを比較するとともに、現在の前記ソフトタイマーのタイマー数が前記下限値より大きければ、前記ソフトタイマーのタイマー数を減算更新し、現在の前記ソフトタイマーのタイマー数が前記下限値以下であれば、前記ソフトタイマーのタイマー数を前記下限値に保持することを特徴とする遊技機。
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling game operations;
a first storage means (for example, main ROM 102) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored;
A second storage means (for example, main RAM 103) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored,
The arithmetic processing means is
In the process of counting the number of timers of the soft timer (for example, timer update process),
By executing a predetermined update instruction (for example, "DCPWLD" instruction) that can execute an update instruction, a lower limit determination instruction, and a judgment branch instruction in one instruction, the current number of timers of the soft timer and the lower limit of the number of timers value, and if the current number of timers of the soft timer is greater than the lower limit, subtracting and updating the number of timers of the soft timer, and if the current number of timers of the soft timer is equal to or less than the lower limit , a gaming machine characterized in that the number of timers of said soft timer is held at said lower limit value.

第31の発明の遊技機では、前記ソフトタイマーが、2バイトのソフトタイマーであるようにしてもよい。 In the gaming machine of the thirty-first invention, the soft timer may be a 2-byte soft timer.

また、第31の発明の遊技機では、
前記演算処理手段は、一定の周期で処理を行う定周期処理手段(例えば、1.1172msec周期で繰り返し実行される割込処理)を有し、
前記ソフトタイマーによる前記タイマー数の計数処理は、前記定周期処理手段により実行され、
前記定周期処理手段が処理を行う周期と前記タイマー数とに基づいて、前記ソフトタイマーの経過時間が決定されるようにしてもよい。
Further, in the gaming machine of the 31st invention,
The arithmetic processing means has a fixed cycle processing means (for example, interrupt processing repeatedly executed at a cycle of 1.1172 msec) that performs processing at a constant cycle,
The counting process of the number of timers by the soft timer is executed by the fixed period processing means,
The elapsed time of the soft timer may be determined based on the period of processing by the periodic processing means and the number of timers.

さらに、第31の発明の遊技機では、前記定周期処理手段による処理は、前記演算処理手段に内蔵されたタイマー機能(例えば、タイマー回路113)が発生する割込信号に基づいて実行されるようにしてもよい。 Further, in the gaming machine of the thirty-first invention, the processing by the periodic processing means is executed based on an interrupt signal generated by a timer function (for example, a timer circuit 113) incorporated in the arithmetic processing means. can be

第31の発明の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROM(第1記憶手段)の空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することができる。 According to the gaming machine of the thirty-first invention, the capacity of processing programs and tables managed by the main control circuit is reduced to increase the free space of the ROM (first storage means) of the main control circuit, and the increased capacity It is possible to provide a game machine capable of enhancing game play by utilizing the empty area of the ROM.

[第32及び第33の発明の遊技機]
従来の遊技機において、主制御回路の制御により内部抽籤結果を7セグメントLEDで表示する遊技機が知られている(例えば、特開2008-237337号公報参照)。
[Gaming machines of the 32nd and 33rd inventions]
Among conventional gaming machines, there is known a gaming machine that displays an internal lottery result with a 7-segment LED under the control of a main control circuit (see, for example, Japanese Unexamined Patent Application Publication No. 2008-237337).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, the program capacity of the main control circuit is limited to a small capacity by regulation as a limitation peculiar to the above-mentioned game machine. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been under pressure due to the complexity of the game play, and there is a demand for reducing the capacity of the processing programs and tables managed by the main control circuit.

第32及び第33の発明は、上記課題を解決するためになされたものであり、その目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The 32nd and 33rd inventions are made to solve the above problems, and the purpose thereof is to reduce the capacity of processing programs, tables, etc. managed by the main control circuit, thereby reducing the ROM space of the main control circuit. To provide a game machine capable of enhancing game performance by increasing the capacity and utilizing the free area of a ROM corresponding to the increased capacity.

上記課題を解決するために、第32の発明では、以下のような構成の遊技機を提供する。 In order to solve the above problems, the thirty-second invention provides a gaming machine having the following configuration.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
遊技に関する特定の情報を報知する複数の7セグLEDと、
前記複数の7セグLEDを駆動する7セグLED駆動手段(例えば、7セグLED駆動処理)と、
前記7セグLED駆動手段による前記複数の7セグLEDの駆動動作の制御を行うLED駆動制御手段と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記LED駆動制御手段は、
前記複数の7セグLEDに対してダイナミック駆動制御を行い、所定の読み出し命令(例えば、「LDW」命令)を実行して、前記複数の7セグLEDに対してコモン選択データ及びカソードデータを同時に出力することを特徴とする遊技機。
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling game operations;
a plurality of 7-segment LEDs that notify specific information about games;
7-segment LED drive means (for example, 7-segment LED drive processing) for driving the plurality of 7-segment LEDs;
LED drive control means for controlling driving operation of the plurality of 7-segment LEDs by the 7-segment LED drive means;
a first storage means (for example, main ROM 102) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored;
A second storage means (for example, main RAM 103) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored,
The LED drive control means is
Dynamic drive control is performed on the plurality of 7-segment LEDs, a predetermined read command (for example, "LDW" command) is executed, and common selection data and cathode data are simultaneously output to the plurality of 7-segment LEDs. A gaming machine characterized by:

また、第32の発明の遊技機では、
前記演算処理手段は、一定の周期で処理を行う定周期処理手段(例えば、1.1172msec周期で繰り返し実行される割込処理)を有し、
前記定周期処理手段は、
前記定周期処理手段による処理の実行回数をカウントし、
前記カウントされた値が偶数である場合に、前記LED駆動制御手段による制御処理が実行されるようにしてもよい。
Further, in the gaming machine of the thirty-second invention,
The arithmetic processing means has a fixed cycle processing means (for example, interrupt processing repeatedly executed at a cycle of 1.1172 msec) that performs processing at a constant cycle,
The periodic processing means is
counting the number of times the process is executed by the periodic processing means;
The control process by the LED driving control means may be executed when the counted value is an even number.

また、上記課題を解決するために、第33の発明では、以下のような構成の遊技機を提供する。 Further, in order to solve the above problems, the thirty-third invention provides a gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記複数の表示列の変動表示の停止操作に関する情報を報知する複数の7セグLEDを含む指示表示器(例えば、指示モニタ)と、
前記複数の7セグLEDを駆動する7セグLED駆動手段(例えば、7セグLED駆動処理)と、
前記7セグLED駆動手段による前記複数の7セグLEDの駆動動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記複数の7セグLEDに対してダイナミック駆動制御を行い、所定の読み出し命令(例えば、「LDW」命令)を実行して、前記複数の7セグLEDに対してコモン選択データ及びカソードデータを同時に出力することを特徴とする遊技機。
Insertion operation detection means (for example, BET switch 77) for detecting an operation of inserting game media;
a start operation detection means (for example, a start switch 79) for detecting a start operation by a player after the insertion operation is detected by the insertion operation detection means;
internal winning combination determination means (e.g., internal lottery processing) for determining an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
variable display means (for example, three reels 3L, 3C, and 3R) including a plurality of display rows and variably displaying symbols provided in each display row based on detection of a start operation by the start operation detection means;
stop operation detection means (for example, stop switch board 80) for detecting a stop operation by a player;
stop control means (for example, reel stop control processing) for stopping the variable display of symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
an indication indicator (e.g., an indication monitor) including a plurality of 7-segment LEDs for notifying information regarding an operation to stop the variable display of the plurality of display rows;
7-segment LED drive means (for example, 7-segment LED drive processing) for driving the plurality of 7-segment LEDs;
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling the driving operation of the plurality of 7-segment LEDs by the 7-segment LED driving means;
a first storage means (for example, main ROM 102) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored;
A second storage means (for example, main RAM 103) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored,
The arithmetic processing means is
Dynamic drive control is performed on the plurality of 7-segment LEDs, a predetermined read command (for example, "LDW" command) is executed, and common selection data and cathode data are simultaneously output to the plurality of 7-segment LEDs. A gaming machine characterized by:

また、第33の発明の遊技機では、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、有し、
前記演算処理手段は、前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行することにより、前記第2記憶手段内に配置され且つ前記複数の表示列の変動表示の停止操作に関する情報を格納する停止操作指示情報格納領域(例えば、ナビデータ格納領域)のアドレスを指定するとともに、前記複数の表示列の変動表示の停止操作に関する情報を前記停止操作指示情報格納領域に格納するようにしてもよい。
Further, in the gaming machine of the thirty-third invention,
The arithmetic processing means is
a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
an extension register (e.g., Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and a part of the address in the second storage means can be designated by the stored data;
The arithmetic processing means executes a predetermined read instruction (for example, an "LDQ" instruction) capable of specifying an address in the second storage means by using the extension register to read data in the second storage means. and specifying the address of a stop operation instruction information storage area (for example, a navigation data storage area) for storing information related to the stop operation of the variable display of the plurality of display rows, and specifying the address of the variable display of the plurality of display rows. Information about the stop operation may be stored in the stop operation instruction information storage area.

第32及び第33の発明の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROM(第1記憶手段)の空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the game machines of the 32nd and 33rd inventions, the capacity of the processing programs and tables managed by the main control circuit is reduced to increase the free space of the ROM (first storage means) of the main control circuit. It is possible to enhance the playability by utilizing the free area of the ROM corresponding to the capacity.

[第34の発明の遊技機]
従来の遊技機において、遊技制御基板(主制御基板)が、リールユニットを制御する遊技機が知られている(例えば、特開2012-034914号公報参照)。
[Gaming machine of the thirty-fourth invention]
Among conventional gaming machines, there is known a gaming machine in which a game control board (main control board) controls a reel unit (see, for example, Japanese Unexamined Patent Application Publication No. 2012-034914).

ところで、リール(回胴)の回転制御において、リールの回転動作の安定感の欠如は、遊技者(特に熟練者)にとって不快感を与えることとなり、不快感から遊技の興趣が削がれる可能性がある。この場合、遊技店の不利益となるとともに、遊技機自体の販売にも影響を及ぼす恐れがある。 By the way, in the rotation control of the reel (rotating drum), the lack of stability in the rotation operation of the reel may cause discomfort to the player (especially skilled players), and the discomfort may reduce the interest in the game. There is In this case, there is a possibility that it will be disadvantageous for the game parlor and affect the sales of the game machine itself.

第34の発明は、上記課題を解決するためになされたものであり、その目的は、リールの回転動作の安定感の欠如を抑制し、遊技者に不快感を与えないようにすることが可能な遊技機を提供することである。 The thirty-fourth invention has been made to solve the above problems, and its object is to suppress the lack of a sense of stability in the spinning motion of the reels and to prevent the player from feeling uncomfortable. It is to provide a game machine that is

上記課題を解決するために、第34の発明では、以下のような構成の遊技機を提供する。 In order to solve the above problems, the thirty-fourth invention provides a gaming machine configured as follows.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、
前記第2記憶手段の所定の領域を初期化するための設定スイッチ(例えば、設定用鍵型スイッチ54)と、を備え、
前記演算処理手段は、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
電源復帰時に電断発生時の入力ポートの入力状態及び出力ポートの出力状態をセットするとともに、電断発生時に前記表示列が変動中であった場合には、前記第2記憶手段に格納された電断発生時の前記表示列の変動制御管理情報(例えば、リール制御管理情報)をクリアするとともに、前記表示列の変動制御管理情報に前記表示列の変動開始を指示する情報をセットする遊技復帰手段(例えば、遊技復帰処理)と、を有することを特徴とする遊技機。
Insertion operation detection means (for example, BET switch 77) for detecting an operation of inserting game media;
a start operation detection means (for example, a start switch 79) for detecting a start operation by a player after the insertion operation is detected by the insertion operation detection means;
variable display means (for example, three reels 3L, 3C, and 3R) including a plurality of display rows and variably displaying symbols provided in each display row based on detection of a start operation by the start operation detection means;
stop operation detection means (for example, stop switch board 80) for detecting a stop operation by a player;
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling game operations;
a first storage means (for example, main ROM 102) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored;
a second storage means (for example, main RAM 103) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored;
a setting switch (for example, setting key-type switch 54) for initializing a predetermined area of the second storage means,
The arithmetic processing means is
internal winning combination determination means (e.g., internal lottery processing) for determining an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
stop control means (for example, reel stop control processing) for stopping the variable display of symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
When the power is restored, the input state of the input port and the output state of the output port at the time of the power failure are set, and if the display row is changing at the time of the power failure, it is stored in the second storage means. Returning to the game by clearing the change control management information (e.g., reel control management information) of the display row at the time of power failure and setting information instructing the start of fluctuation of the display row to the change control management information of the display row. means (for example, game return processing); and

また、第34の発明の遊技機では、前記演算処理手段は、前記設定スイッチがオフ状態である場合には、前記遊技復帰手段による処理を実行し、前記設定スイッチがオン状態である場合には、前記遊技復帰手段による処理を実行することなく、前記第2記憶手段の所定の領域を初期化するようにしてもよい。 Further, in the gaming machine of the thirty-fourth invention, the arithmetic processing means executes the processing by the game return means when the setting switch is in the off state, and executes the processing by the game return means when the setting switch is in the on state. Alternatively, the predetermined area of the second storage means may be initialized without executing the processing by the game return means.

第34の発明の遊技機によれば、リールの回転動作(表示列の変動表示動作)の安定感の欠如を抑制し、遊技者に不快感を与えないようにすることができる。 According to the gaming machine of the thirty-fourth aspect of the invention, it is possible to suppress the lack of stability in the spinning motion of the reels (the variable display motion of the display rows) and prevent the player from feeling uncomfortable.

[第35の発明の遊技機]
従来の遊技機において、設定変更スイッチを操作することにより、設定値(1~6)を表示可能な遊技機が知られている(例えば、特開2008-245704号公報及び特開2013-042870号公報参照)。
[Gaming machine of the 35th invention]
Among conventional gaming machines, there is known a gaming machine capable of displaying set values (1 to 6) by operating a setting change switch (for example, JP-A-2008-245704 and JP-A-2013-042870). Gazette).

ところで、従来、例えばボーナス遊技中、ART遊技中等の、遊技者に有利な遊技状態で遊技が行われている最中では、設定値の確認が行えない遊技機が主流である。このような遊技機では、「ゴト」と呼ばれる不正行為直後にボーナス遊技やART遊技が開始された場合、その不正行為を確認することができず、遊技店に不利益を与えてしまう可能性がある。 By the way, conventionally, most gaming machines do not allow confirmation of set values while a game is being played in a game state advantageous to the player, such as during a bonus game or an ART game. In such a gaming machine, if a bonus game or an ART game is started immediately after a fraudulent act called "Goto", the fraudulent act cannot be confirmed, and there is a possibility that the game store will be disadvantaged. be.

第35の発明は、上記課題を解決するためになされたものであり、その目的は、遊技者に有利な遊技状態で遊技が行われている最中であっても、設定値等の情報を確認することができ、ゴト等の不正行為を抑止することが可能な遊技機を提供することである。 The thirty-fifth invention has been made to solve the above-mentioned problems, and its object is to provide information such as set values even during a game being played in a game state that is advantageous to the player. To provide a game machine capable of confirming and deterring fraudulent acts such as goto.

上記課題を解決するために、第35の発明では、以下のような構成の遊技機を提供する。 In order to solve the above problems, the thirty-fifth invention provides a gaming machine configured as follows.

遊技機本体内部の所定の位置に配置された設定スイッチと、
遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、
遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
前記内部当籤役決定手段により決定された内部当籤役に基づいて、遊技者にとって有利な遊技状態を実行する有利遊技手段(例えば、後述のボーナスゲーム)と、
前記設定スイッチの操作に応じて、内部当籤役が決定される確率に係る設定値を変更又は確認可能な設定変更確認手段(例えば、メダル受付・スタートチェック処理中のS233)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
遊技が開始可能であるか否かを判定する遊技開始判定手段(例えば、メダル受付・スタートチェック処理)と、を備え、
前記設定変更確認手段は、電源投入時に前記設定スイッチの操作に応じて、内部当籤役が決定される確率に係る設定値を変更可能であり、
前記遊技開始判定手段により遊技が開始可能であると判定され且つ前記設定スイッチを操作された場合には、遊技状態に関係なく、内部当籤役が決定される確率に係る設定値を前記設定変更確認手段による処理により確認可能にすることを特徴とする遊技機。
A setting switch arranged at a predetermined position inside the main body of the game machine;
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling game operations;
a first storage means (for example, main ROM 102) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored;
a second storage means (for example, main RAM 103) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored;
Insertion operation detection means (for example, BET switch 77) for detecting an operation of inserting game media;
a start operation detection means (for example, a start switch 79) for detecting a start operation by a player after the insertion operation is detected by the insertion operation detection means;
internal winning combination determination means (e.g., internal lottery processing) for determining an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
Advantageous game means (for example, a bonus game to be described later) for executing a game state advantageous to the player based on the internal winning combination determined by the internal winning combination determining means;
setting change confirmation means (for example, S233 during medal acceptance/start check processing) capable of changing or confirming a set value relating to the probability of determining an internal winning combination according to the operation of the setting switch;
variable display means (for example, three reels 3L, 3C, and 3R) including a plurality of display rows and variably displaying symbols provided in each display row based on detection of a start operation by the start operation detection means;
stop operation detection means (for example, stop switch board 80) for detecting a stop operation by a player;
stop control means (for example, reel stop control processing) for stopping the variable display of symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
A game start determination means (for example, medal reception/start check processing) that determines whether or not a game can be started,
The setting change confirmation means can change a setting value related to a probability that an internal winning combination is determined according to an operation of the setting switch when the power is turned on,
When it is determined by the game start determining means that the game can be started and the setting switch is operated, the set value related to the probability that the internal winning combination is determined is confirmed by the setting change regardless of the game state. A gaming machine characterized in that confirmation is made possible by processing by means.

また、第35の発明の遊技機では、前記設定変更確認手段は、前記設定スイッチが操作された状態で遊技機に電源投入された場合には、前記第2記憶手段の所定の記憶領域を初期化するとともに、前記設定値を変更し、該変更した前記設定値を前記第2記憶手段に格納するようにしてもよい。 Further, in the gaming machine of the thirty-fifth invention, the setting change confirmation means initializes the predetermined storage area of the second storage means when the gaming machine is powered on while the setting switch is operated. The setting value may be changed, and the changed setting value may be stored in the second storage means.

第35の発明の遊技機によれば、例えばボーナス遊技中、ART遊技中等の、遊技者に有利な遊技状態で遊技が行われている最中であっても、設定値等の情報を確認することができ、ゴト等の不正行為を抑止することができる。 According to the gaming machine of the thirty-fifth aspect of the invention, information such as set values can be confirmed even while a game is being played in a game state advantageous to the player, such as during a bonus game or an ART game. It is possible to deter fraudulent acts such as goto.

[第36及び第37の発明の遊技機]
従来の遊技機において、メダルの投入枚数を表示するための表示装置を備えた遊技機が知られている(例えば、特開1999-178983号公報参照)。
[Gaming machines of the 36th and 37th inventions]
Among conventional gaming machines, there is known a gaming machine equipped with a display device for displaying the number of inserted medals (see, for example, Japanese Patent Application Laid-Open No. 1999-178983).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, the program capacity of the main control circuit is limited to a small capacity by regulation as a limitation peculiar to the above-mentioned game machine. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been under pressure due to the complexity of the game play, and there is a demand for reducing the capacity of the processing programs and tables managed by the main control circuit.

第36及び第37の発明は、上記課題を解決するためになされたものであり、その目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The thirty-sixth and thirty-seventh inventions are made to solve the above-mentioned problems, and the purpose thereof is to reduce the capacity of processing programs and tables managed by the main control circuit, thereby reducing the ROM space of the main control circuit. To provide a game machine capable of enhancing game performance by increasing the capacity and utilizing the free area of a ROM corresponding to the increased capacity.

上記課題を解決するために、第36の発明では、以下のような構成の遊技機を提供する。 In order to solve the above problems, the thirty-sixth invention provides a gaming machine configured as follows.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記遊技媒体の受付状態(例えば、メダルセンサ入力状態)を検出する遊技媒体検出手段(例えば、メダルセンサ)と、
前記遊技媒体検出手段により検出されている現在の前記遊技媒体の受付状態の変化態様が正常であるか否かを、前回処理で検出された前記遊技媒体の受付状態に基づいて、演算処理により判別する遊技媒体受付状態判別手段(例えば、メダル投入チェック処理中のS255~S258)と、を備える遊技機。
Insertion operation detection means (for example, BET switch 77) for detecting an operation of inserting game media;
a start operation detection means (for example, a start switch 79) for detecting a start operation by a player after the insertion operation is detected by the insertion operation detection means;
internal winning combination determination means (e.g., internal lottery processing) for determining an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
variable display means (for example, three reels 3L, 3C, and 3R) including a plurality of display rows and variably displaying symbols provided in each display row based on detection of a start operation by the start operation detection means;
stop operation detection means (for example, stop switch board 80) for detecting a stop operation by a player;
stop control means (for example, reel stop control processing) for stopping the variable display of symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
a game medium detecting means (for example, a medal sensor) for detecting a reception state of the game medium (for example, a medal sensor input state);
Determining whether or not the current state of acceptance of the game medium detected by the game medium detecting means is normal or not by arithmetic processing based on the state of acceptance of the game medium detected in the previous process. game medium reception state determination means (for example, S255 to S258 during medal insertion check processing).

第36の発明の遊技機では、前記遊技媒体受付状態判別手段は、前回処理で検出された前記遊技媒体の受付状態に基づいて今回処理で検出され得る前記遊技媒体の受付状態の正常値を論理演算で算出し、前記正常値と、現在の前記遊技媒体の受付状態とを比較して、前記遊技媒体の受付状態の変化態様が正常であるか否かを判別するようにしてもよい。 In the gaming machine of the thirty-sixth invention, the game medium reception state determination means logically determines the normal value of the game medium reception state that can be detected in the current processing based on the game medium reception state detected in the previous processing. It may be determined whether or not the state of acceptance of the game media is normal by comparing the normal value with the current acceptance state of the game media.

また、第36の発明の遊技機では、前記遊技媒体受付状態判別手段は、1バイトの情報内の2ビットにより、前記遊技媒体の受付状態の変化態様が正常である否かを判別するようにしてもよい。 Further, in the gaming machine of the thirty-sixth invention, the game medium reception state determination means determines whether or not the change mode of the reception state of the game medium is normal based on 2 bits in the 1-byte information. may

上記課題を解決するために、第37の発明では、以下のような構成の遊技機を提供する。 In order to solve the above problems, the thirty-seventh invention provides a gaming machine configured as follows.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記遊技媒体の投入数を示す情報を、前記遊技媒体の投入数に対応する表示態様で報知する表示手段(例えば、第1LED~第3LED)と、
前記表示手段による報知動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101、メダル投入処理)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記遊技媒体の投入数を示す情報を前記遊技媒体の投入数に対応する表示態様で報知するための点灯制御データを、前記遊技媒体の投入数に基づいて論理演算処理により生成することを特徴とする遊技機。
Insertion operation detection means (for example, BET switch 77) for detecting an operation of inserting game media;
a start operation detection means (for example, a start switch 79) for detecting a start operation by a player after the insertion operation is detected by the insertion operation detection means;
internal winning combination determination means (e.g., internal lottery processing) for determining an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
variable display means (for example, three reels 3L, 3C, and 3R) including a plurality of display rows and variably displaying symbols provided in each display row based on detection of a start operation by the start operation detection means;
stop operation detection means (for example, stop switch board 80) for detecting a stop operation by a player;
stop control means (e.g., reel stop control processing) for stopping the variable display of symbols based on the determination result of the internal winning combination determination means and detection of a stop operation by the stop operation detection means;
display means (for example, first to third LEDs) for notifying information indicating the number of inserted game media in a display mode corresponding to the number of inserted game media;
Arithmetic processing means (for example, main CPU 101, medal insertion process) for performing arithmetic processing for controlling the notification operation by the display means;
a first storage means (for example, main ROM 102) storing information necessary for execution of the arithmetic processing by the arithmetic processing means;
A second storage means (for example, main RAM 103) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored,
The arithmetic processing means is
Lighting control data for notifying information indicating the number of inserted game media in a display mode corresponding to the number of inserted game media is generated by logical operation processing based on the number of inserted game media. game machine.

また、第37の発明の遊技機において、前記論理演算処理では、前記遊技媒体の点灯制御データは、1バイト内の情報の3ビットのデータから生成されるようにしてもよい。 In the gaming machine according to the thirty-seventh aspect of the invention, in the logic operation processing, the lighting control data for the game medium may be generated from 3-bit data of information within 1 byte.

第36及び第37の発明の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the game machines of the thirty-sixth and thirty-seventh inventions, the capacity of the processing programs and tables managed by the main control circuit is reduced to increase the free space of the ROM of the main control circuit, and the increased capacity of the ROM is stored. It is possible to enhance the playability by using the empty area.

[第38及び第39の発明の遊技機]
従来の遊技機において、メイン基板(主制御基板)とサブ基板(副制御基板)とが通信により接続され、メイン基板からサブ基板へコマンドが送信される遊技機が知られている(例えば、特許第5725590号公報参照)。
[Gaming machines of the 38th and 39th inventions]
Among conventional game machines, there is known a game machine in which a main board (main control board) and a sub-board (sub-control board) are connected by communication, and commands are transmitted from the main board to the sub-board (for example, patent See Japanese Patent No. 5725590).

ところで、従来、遊技に係る制御を行う主制御基板と演出に係る制御を行う副制御基板との間における通信は、主制御基板から副制御基板への一方向通信であり、また、電源投入時における主制御基板の起動時間と副制御基板のそれとの間には大きな隔たりがある。
それゆえ、電源投入時における主制御基板及び副制御基板間の通信接続が不安定になる恐れがある。
By the way, conventionally, the communication between the main control board that controls the game and the sub-control board that controls the effect is one-way communication from the main control board to the sub-control board. There is a large gap between the start-up time of the main control board and that of the sub-control board.
Therefore, the communication connection between the main control board and the sub control board may become unstable when the power is turned on.

第38及び第39の発明は、上記課題を解決するためになされたものであり、その目的は、電源投入時における主制御基板(主制御手段)及び副制御基板(副制御手段)間の通信を安定動作させることが可能な遊技機を提供することである。 The thirty-eighth and thirty-ninth inventions are made to solve the above problems, and their purpose is to provide communication between the main control board (main control means) and the sub control board (sub control means) when the power is turned on. To provide a game machine capable of stably operating

上記課題を解決するために、第38の発明では、以下のような構成の遊技機を提供する。 In order to solve the above problems, the thirty-eighth invention provides a gaming machine configured as follows.

遊技動作に関する通信データを送信する主制御手段(例えば、主制御回路90)を備え、
前記主制御手段は、
前記主制御手段による制御処理中に、所定周期で割込処理を実行し、割込処理実行時に、遊技動作に関する通信データが無い場合には、無操作コマンドを送信する割込処理実行手段(例えば、割込処理)と、
電源復帰時に所定の電源復帰処理を実行する電源復帰処理実行手段(例えば、電源投入時処理)と、を有し、
前記電源復帰処理実行手段は、前記電源復帰処理開始後、前記割込処理実行手段による前記割込処理の実行が可能になるまで待機する処理(例えば、電源投入時処理中のS7及びS8)を行い、
前記割込処理実行手段は、前記電源復帰処理実行手段による前記待機の終了時に、前記割込処理を実行して前記無操作コマンドを前記副制御手段に送信することを特徴とする遊技機。
Main control means (for example, main control circuit 90) for transmitting communication data related to game operations,
The main control means is
Interrupt processing execution means (for example, , interrupt processing) and
a power recovery process executing means (for example, power-on process) for executing a predetermined power recovery process when power is recovered;
After the power restoration process is started, the power restoration process execution means waits until the interruption process execution means can execute the interruption process (for example, S7 and S8 during the power-on process). do,
The game machine, wherein the interrupt process executing means executes the interrupt process and transmits the no-operation command to the sub-control means when the standby by the power recovery process executing means ends.

また、第38の発明の遊技機では、
前記主制御手段は、
前記所定周期を計測するタイマー回路(例えば、タイマー回路113)と、
前記タイマー回路のタイムアウト信号に基づいて前記割込処理を実行させるための割込信号を発生させる割込回路(例えば、割込みコントローラ112)と、を有し、
前記電源復帰処理実行手段は、
前記所定周期で前記タイムアウト信号を発生させるための初期設定を前記タイマー回路に設定した後、前記割込処理実行手段による前記割込処理の実行が可能になるまで待機する処理を行い、
前記待機の終了を、前記タイマー回路の前記タイムアウト信号の発生の有無に基づいて判断するようにしてもよい。
Further, in the gaming machine of the thirty-eighth invention,
The main control means is
a timer circuit (for example, a timer circuit 113) that measures the predetermined period;
an interrupt circuit (for example, an interrupt controller 112) that generates an interrupt signal for executing the interrupt process based on a timeout signal of the timer circuit;
The power recovery process execution means includes:
After setting an initial setting for generating the timeout signal at the predetermined cycle in the timer circuit, performing a process of waiting until execution of the interrupt process by the interrupt process execution means becomes possible,
The end of the standby may be determined based on whether or not the timer circuit generates the timeout signal.

また、上記課題を解決するために、第39の発明では、以下のような構成の遊技機を提供する。 Further, in order to solve the above problems, the thirty-ninth invention provides a gaming machine having the following configuration.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
遊技動作に関するコマンドデータを作成する通信データ生成手段(例えば、設定変更コマンド生成格納処理及び通信データ格納処理)と、
前記演算処理手段による制御処理中に、所定周期で割込処理を実行し、割込処理実行時に、遊技動作に関するコマンドデータが無い場合には、無操作コマンドを送信する割込処理実行手段(例えば、割込処理)と、
電源復帰時に所定の電源復帰処理を実行する電源復帰処理実行手段(例えば、電源投入時処理)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記電源復帰処理実行手段は、前記電源復帰処理開始後、前記割込処理実行手段による前記割込処理の実行が可能になるまで待機する処理(例えば、電源投入時処理中のS7及びS8)を行い、
前記割込処理実行手段は、前記電源復帰処理実行手段による前記待機の終了時に、前記割込処理を実行して前記無操作コマンドを送信し、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時に複数種のデータがそれぞれ格納される複数の汎用レジスタを有し、
前記コマンドデータは、コマンド種別と複数の通信パラメータとサム値とにより構成され、
複数の前記通信パラメータは、それぞれ複数の前記汎用レジスタに割り当てられ、
前記通信データ生成手段は、
前記コマンドデータの前記コマンド種別に応じて、前記通信パラメータに割り当てられた前記汎用レジスタに通信パラメータをセットした後、前記汎用レジスタにセットされた通信パラメータを、前記第2記憶手段内の所定の格納領域(例えば、通信データ一時格納領域)に格納し、
前記複数の通信パラメータのうち、前記コマンドデータの前記コマンド種別に基づいて使用されない通信パラメータがある場合にも、当該未使用の通信パラメータに対応付けられた汎用レジスタに格納されているデータを通信パラメータとして前記所定の格納領域に格納し、
前記コマンド種別と、通信パラメータに割り当てられた前記汎用レジスタに格納されているデータとに基づいて、前記コマンドデータのサム値を生成することを特徴とする遊技機。
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling game operations;
communication data generating means for creating command data related to game operations (for example, setting change command generation and storage processing and communication data storage processing);
During the control processing by the arithmetic processing means, interrupt processing is executed at a predetermined cycle, and if there is no command data related to the game operation during execution of the interrupt processing, interrupt processing executing means (for example, , interrupt processing) and
a power recovery process execution means (for example, power-on process) for executing a predetermined power recovery process when power is recovered;
a first storage means (for example, main ROM 102) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored;
A second storage means (for example, main RAM 103) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored,
After the power restoration process is started, the power restoration process execution means waits until the interruption process execution means can execute the interruption process (for example, S7 and S8 during the power-on process). do,
The interrupt process executing means executes the interrupt process and transmits the no-operation command at the end of the standby by the power recovery process executing means,
The arithmetic processing means is
having a plurality of general-purpose registers in which a plurality of types of data are respectively stored when the arithmetic processing is executed by the arithmetic processing means;
The command data is composed of a command type, a plurality of communication parameters and a sum value,
the plurality of communication parameters are assigned to the plurality of general-purpose registers, respectively;
The communication data generation means is
After setting the communication parameters in the general-purpose registers assigned to the communication parameters in accordance with the command type of the command data, the communication parameters set in the general-purpose registers are stored in a predetermined storage in the second storage means. store in an area (for example, communication data temporary storage area),
Even if there is a communication parameter that is not used based on the command type of the command data among the plurality of communication parameters, data stored in a general-purpose register associated with the unused communication parameter is used as the communication parameter. stored in the predetermined storage area as
A gaming machine, wherein a sum value of the command data is generated based on the command type and data stored in the general-purpose register assigned to the communication parameter.

また、第39の発明の遊技機では、
電源電圧の状態を監視する電源監視手段(例えば、電源監視ポート)を備え、
前記演算処理手段は、
前記電源電圧の状態が安定していない場合には、前記電源電圧の状態が安定するまで待機し、
前記電源電圧の状態が安定していることを条件に、前記演算処理手段のタイマー回路、シリアル通信回路及び乱数回路を初期化した後、前記第2記憶手段の所定の領域を使用して前記第2記憶手段が正常であるか否かを確認し、
前記第2記憶手段が正常であることを条件に、前記無操作コマンドを送信するようにしてもよい。
Further, in the gaming machine of the thirty-ninth invention,
Equipped with power monitoring means (e.g., power monitoring port) for monitoring the state of the power supply voltage,
The arithmetic processing means is
if the state of the power supply voltage is not stable, wait until the state of the power supply voltage stabilizes;
On condition that the state of the power supply voltage is stable, after initializing the timer circuit, the serial communication circuit and the random number circuit of the arithmetic processing means, the predetermined area of the second storage means is used to 2 Check whether the storage means is normal,
The no-operation command may be transmitted on condition that the second storage means is normal.

第38及び第39の発明の遊技機によれば、電源投入時における主制御基板及び副制御基板間の通信を安定動作させることができる。 According to the gaming machines of the thirty-eighth and thirty-ninth inventions, it is possible to stably operate the communication between the main control board and the sub-control board when the power is turned on.

[第40及び第41の発明の遊技機]
従来の遊技機において、内部当籤役と遊技者の停止操作とに基づきリール図柄の可変表示の停止制御を行い、図柄の組合せにより入賞判定を行い、入賞判定の結果に基づいてホッパー(メダル払出装置)を制御して、メダルの払出制御を行う遊技機が知られている(例えば、特開2008-119498号公報参照)。
[Gaming machines of the 40th and 41st inventions]
In a conventional gaming machine, the variable display of reel patterns is controlled to stop based on the internal winning combination and the player's stop operation, and the combination of symbols determines the winning of a prize. ) to control payout of medals (see, for example, JP-A-2008-119498).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, the program capacity of the main control circuit is limited to a small capacity by regulation as a limitation peculiar to the above-mentioned game machine. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been under pressure due to the complexity of the game play, and there is a demand for reducing the capacity of the processing programs and tables managed by the main control circuit.

第40及び第41の発明は、上記課題を解決するためになされたものであり、その目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The 40th and 41st inventions are made to solve the above problems, and the purpose thereof is to reduce the capacity of processing programs, tables, etc., managed by the main control circuit, thereby reducing the ROM space of the main control circuit. To provide a game machine capable of enhancing game performance by increasing the capacity and utilizing the free area of a ROM corresponding to the increased capacity.

上記課題を解決するために、第40の発明では、以下のような構成の遊技機を提供する。 In order to solve the above problems, the 40th invention provides a gaming machine configured as follows.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記停止制御手段による前記表示列の停止動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、
前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行することにより、前記停止操作検出手段による停止操作の検出結果を取得する停止操作検出結果取得手段(例えば、リール停止制御処理中のS714)と、
前記停止操作検出手段により所定の表示列に対する遊技者の停止操作が検出された場合に、前記所定の読み出し命令を実行することにより、前記第2記憶手段内に配置され且つ前記所定の表示列の変動表示の停止制御データを格納する停止制御データ格納領域のアドレスを指定する停止制御データ格納領域設定手段(例えば、図139中のソースコード「LDQ IX,wR1_CTRL-(wR2_CTRL-wR1_CTRL)」)と、を有することを特徴とする遊技機。
Insertion operation detection means (for example, BET switch 77) for detecting an operation of inserting game media;
a start operation detection means (for example, a start switch 79) for detecting a start operation by a player after the insertion operation is detected by the insertion operation detection means;
internal winning combination determination means (e.g., internal lottery processing) for determining an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
variable display means (for example, three reels 3L, 3C, and 3R) including a plurality of display rows and variably displaying symbols provided in each display row based on detection of a start operation by the start operation detection means;
stop operation detection means (for example, stop switch board 80) for detecting a stop operation by a player;
stop control means (for example, reel stop control processing) for stopping the variable display of symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
Arithmetic processing means (for example, the main CPU 101) that performs arithmetic processing for controlling the stop operation of the display row by the stop control means;
a first storage means (for example, main ROM 102) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored;
A second storage means (for example, main RAM 103) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored,
The arithmetic processing means is
a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
an extension register (e.g., Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and which can specify a part of the address in the second storage means by the stored data;
By executing a predetermined read instruction (for example, "LDQ" instruction) capable of specifying an address in the second storage means using the extension register, the detection result of the stop operation by the stop operation detection means is obtained. stop operation detection result acquisition means to be acquired (for example, S714 during reel stop control processing);
When the stop operation detection means detects the player's stop operation on the predetermined display row, the predetermined readout command is executed so that a stop control data storage area setting means (for example, source code "LDQ IX, wR1_CTRL-(wR2_CTRL-wR1_CTRL)" in FIG. 139) for specifying the address of the stop control data storage area for storing the stop control data for the variable display; A game machine characterized by having

また、第40の発明の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 Further, in the gaming machine of the 40th invention, part of the address that can be specified by the extension register may be an address value on the upper side that constitutes the address.

また、上記課題を解決するために、第41の発明では、以下のような構成の遊技機を提供する。 Also, in order to solve the above problems, the forty-first invention provides a gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記内部当籤役決定手段により複数種の内部当籤役が決定された場合に、前記複数種の内部当籤役にそれぞれ対応する複数種の図柄の組合せの中なら、前記複数の表示列に跨って設定された判定ライン上に、優先して停止表示させる図柄の組合せを決定する優先停止図柄決定手段(例えば、引込優先順位取得処理)と、
前記停止制御手段による前記表示列の停止動作、及び、前記優先停止図柄決定手段による停止表示させる図柄の組合せの決定動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、
前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行することにより、前記停止操作検出手段による停止操作の検出結果を取得する停止操作検出結果取得手段(例えば、リール停止制御処理中のS714)と、
前記停止操作検出手段により所定の表示列に対する遊技者の停止操作が検出された場合に、前記所定の読み出し命令を実行することにより、前記第2記憶手段内に配置され且前記所定の表示列の変動表示の停止制御データを格納する停止制御データ格納領域のアドレスを指定する停止制御データ格納領域設定手段(例えば、図139中のソースコード「LDQ IX,wR1_CTRL-(wR2_CTRL-wR1_CTRL)」)と、
前記優先停止図柄決定手段により、優先して、前記判定ライン上に停止表示させる図柄の組合せを決定する処理において、比較判定命令、処理のジャンプ先アドレスの指定命令及び処理のジャンプ動作命令を一つの命令で実行可能な所定の判定命令(例えば、「JCP」命令)を実行することにより、判定対象となる前記内部当籤役に対応する図柄の組合せに、現在判定対象中の特定の表示列(例えば、右リール3R)における前記判定ライン上の停止図柄が任意となる所定の図柄の組合せ(例えば、「ANY」役)が含まれるか否かを判定するとともに、判定対象となる前記内部当籤役に対応する図柄の組合せに前記所定の図柄の組合せが含まれると判定された場合に、判定対象となる前記内部当籤役に対応する図柄の組合せの停止表示を禁止する任意役対応処理手段(例えば、引込優先順位取得処理中のS683)と、を有することを特徴とする遊技機。
Insertion operation detection means (for example, BET switch 77) for detecting an operation of inserting game media;
a start operation detection means (for example, a start switch 79) for detecting a start operation by a player after the insertion operation is detected by the insertion operation detection means;
internal winning combination determination means (e.g., internal lottery processing) for determining an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
variable display means (for example, three reels 3L, 3C, and 3R) including a plurality of display rows and variably displaying symbols provided in each display row based on detection of a start operation by the start operation detection means;
stop operation detection means (for example, stop switch board 80) for detecting a stop operation by a player;
stop control means (for example, reel stop control processing) for stopping the variable display of symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
When a plurality of types of internal winning combinations are determined by the internal winning combination determination means, if a combination of a plurality of types of symbols respectively corresponding to the plurality of types of internal winning combinations is set across the plurality of display rows. Priority stop symbol determination means (for example, attraction priority order acquisition processing) for determining a combination of symbols to be preferentially stopped and displayed on the determined determination line;
Arithmetic processing means (e.g., main CPU 101) that performs arithmetic processing for controlling the stopping operation of the display row by the stop control means and the determining operation of the combination of symbols to be stopped and displayed by the priority stopping symbol determining means;
a first storage means (for example, main ROM 102) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored;
A second storage means (for example, main RAM 103) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored,
The arithmetic processing means is
a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
an extension register (e.g., Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and which can specify a part of the address in the second storage means by the stored data;
By executing a predetermined read instruction (for example, "LDQ" instruction) capable of specifying an address in the second storage means using the extension register, the detection result of the stop operation by the stop operation detection means is obtained. stop operation detection result acquisition means to be acquired (for example, S714 during reel stop control processing);
When the stop operation detection means detects the player's stop operation on the predetermined display row, the predetermined readout command is executed so that a stop control data storage area setting means (for example, source code "LDQ IX, wR1_CTRL-(wR2_CTRL-wR1_CTRL)" in FIG. 139) for specifying the address of the stop control data storage area for storing the stop control data for the variable display;
In the process of determining a combination of symbols to be preferentially stopped and displayed on the determination line by the priority stop symbol determination means, a comparison determination command, a jump destination address designation command for processing, and a jump operation command for processing are combined into one. By executing a predetermined judging instruction (for example, a “JCP” instruction) executable by an instruction, a specific display row currently being judged (for example, , right reel 3R) includes a predetermined symbol combination (for example, "ANY" combination) in which the stop symbols on the determination line are arbitrary, and determines whether or not the internal winning combination to be determined is included. Optional combination processing means (for example, S683) during attraction priority acquisition processing, and a gaming machine characterized by having.

また、第41の発明の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 Further, in the gaming machine of the forty-first invention, part of the address that can be specified by the extension register may be an address value on the upper side that constitutes the address.

第40及び第41の発明の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the game machines of the 40th and 41st inventions, the capacity of the processing programs and tables managed by the main control circuit is reduced to increase the free space of the ROM of the main control circuit, and the increased capacity of the ROM is stored. It is possible to enhance the playability by using the empty area.

[第42~第44の発明の遊技機]
従来の遊技機において、図柄の停止制御時に引込優先順位テーブルを使用して図柄の停止制御を行う遊技機が知られている(例えば、特開2007-175450号公報参照)。
[Gaming machines of the 42nd to 44th inventions]
Among conventional gaming machines, there is known a gaming machine that performs symbol stop control using a drawing priority table when symbol stop control is performed (see, for example, Japanese Unexamined Patent Application Publication No. 2007-175450).

ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のROMの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 By the way, conventionally, the program capacity of the main control circuit is limited to a small capacity by regulation as a limitation peculiar to the above-mentioned game machine. Furthermore, in recent years, the capacity of the ROM of the main control circuit has been under pressure due to the complexity of the game play, and there is a demand for reducing the capacity of the processing programs and tables managed by the main control circuit.

第42~第44の発明は、上記課題を解決するためになされたものであり、その目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The forty-second to forty-fourth inventions are made to solve the above problems, and the purpose thereof is to reduce the capacity of processing programs, tables, etc. managed by the main control circuit, thereby reducing the ROM space of the main control circuit. To provide a game machine capable of enhancing game performance by increasing the capacity and utilizing the free area of a ROM corresponding to the increased capacity.

上記課題を解決するために、第42の発明では、以下のような構成の遊技機を提供する。 In order to solve the above problems, the forty-second invention provides a gaming machine configured as follows.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記内部当籤役決定手段により複数種の内部当籤役が決定された場合に、前記複数種の内部当籤役にそれぞれ対応する複数種の図柄の組合せの中なら、前記複数の表示列に跨って設定された判定ライン上に、優先して停止表示させる図柄の組合せを決定する優先停止図柄決定手段(例えば、引込優先順位取得処理)と、
前記優先停止図柄決定手段による優先して停止表示させる図柄の組合せの決定動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、を有し、
前記優先停止図柄決定手段により、優先して停止表示させる図柄の組合せを決定する処理において、
前記演算処理手段は、
前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行することにより、前記第2記憶手段内に配置され且つ前記内部当籤役に対応する当籤フラグデータを格納する当籤フラグデータ格納領域(例えば、当り要求フラグ格納領域)のアドレスを指定する当籤フラグ格納領域指定手段(例えば、引込優先順位取得処理中のS686)と、
前記所定の読み出し命令を実行することにより、前記第2記憶手段内に配置され且つ前記判定ライン上に停止表示された図柄の組合せに対応する入賞フラグデータを格納する入賞フラグデータ格納領域(例えば、入賞作動フラグ格納領域)のアドレスを指定する入賞フラグ格納領域指定手段(例えば、引込優先順位取得処理中のS686)と、
前記当籤フラグデータとそれに対応する前記入賞フラグデータとの論理積演算を行う論理積演算手段(例えば、引込優先順位取得処理中のS686)と、を有することを特徴とする遊技機。
Insertion operation detection means (for example, BET switch 77) for detecting an operation of inserting game media;
a start operation detection means (for example, a start switch 79) for detecting a start operation by a player after the insertion operation is detected by the insertion operation detection means;
internal winning combination determination means (e.g., internal lottery processing) for determining an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
variable display means (for example, three reels 3L, 3C, and 3R) including a plurality of display rows and variably displaying symbols provided in each display row based on detection of a start operation by the start operation detection means;
stop operation detection means (for example, stop switch board 80) for detecting a stop operation by a player;
stop control means (for example, reel stop control processing) for stopping the variable display of symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
When a plurality of types of internal winning combinations are determined by the internal winning combination determination means, if a combination of a plurality of types of symbols respectively corresponding to the plurality of types of internal winning combinations is set across the plurality of display rows. Priority stop symbol determination means (for example, attraction priority order acquisition processing) for determining a combination of symbols to be preferentially stopped and displayed on the determined determination line;
Arithmetic processing means (for example, the main CPU 101) for performing arithmetic processing for controlling the operation of determining the combination of symbols to be preferentially stopped and displayed by the priority stop symbol determination means;
a first storage means (for example, main ROM 102) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored;
A second storage means (for example, main RAM 103) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored,
The arithmetic processing means is
a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
and an extension register (for example, Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and a part of the address in the second storage means can be designated by the stored data. ,
In the process of determining a combination of symbols to be preferentially stopped and displayed by the priority stop symbol determination means,
The arithmetic processing means is
A read instruction (e.g., an "LDQ" instruction) capable of addressing within said second storage means using said extension register results in a Winning flag storage area designating means (for example, S686 during attraction priority acquisition processing) for designating the address of a winning flag data storage area (for example, winning request flag storage area) for storing the winning flag data corresponding to the winning combination;
Winning flag data storage area (for example, Winning flag storage area specifying means (for example, S686 during attraction priority acquisition processing) for specifying the address of the winning operation flag storage area);
A game machine characterized by comprising logical product operation means (for example, S686 during attraction priority acquisition processing) for performing a logical product operation of the winning flag data and the corresponding winning flag data.

また、第42の発明の遊技機では、
前記優先停止図柄決定手段により、優先して停止表示させる図柄の組合せを決定する処理において、判定対象となる前記内部当籤役に対応する図柄の組合せに、現在判定対象中の特定の表示列(例えば、右リール3R)における前記判定ライン上の停止図柄が任意となる所定の図柄の組合せ(例えば、「ANY」役)が含まれる場合には、
前記演算処理手段は、前記当籤フラグ格納領域指定手段による前記当籤フラグデータ格納領域のアドレス指定処理、前記入賞フラグ格納領域指定手段による前記入賞フラグデータ格納領域のアドレス指定処理、及び、前記論理積演算手段による論理積演算処理が実行されないようにしてもよい。
Further, in the gaming machine of the 42nd invention,
In the process of determining a combination of symbols to be preferentially stopped and displayed by the priority stop symbol determination means, a specific display row currently being determined (for example, , right reel 3R) includes a combination of predetermined symbols (for example, "ANY" combination) in which the stop symbol on the determination line is arbitrary,
The arithmetic processing means performs address designation processing of the winning flag data storage area by the winning flag storage area designation means, address designation processing of the winning flag data storage area by the winning flag storage area designation means, and the AND operation. The logical AND operation processing by means may not be executed.

また、上記課題を解決するために、第43の発明では、以下のような構成の遊技機を提供する。 Further, in order to solve the above problems, the forty-third invention provides a gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記内部当籤役決定手段により複数種の内部当籤役が決定された場合に、前記複数種の内部当籤役にそれぞれ対応する複数種の図柄の組合せの中なら、前記複数の表示列に跨って設定された判定ライン上に、優先して停止表示させる図柄の組合せを決定する優先停止図柄決定手段(例えば、引込優先順位取得処理)と、
前記優先停止図柄決定手段による優先して停止表示させる図柄の組合せの決定動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第1記憶手段又は前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、を有し、
前記優先停止図柄決定手段により、優先して停止表示させる図柄の組合せを決定する処理において、
前記演算処理手段は、
前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行することにより、前記第2記憶手段内に配置され且つ前記内部当籤役に対応する当籤フラグデータを格納する当籤フラグデータ格納領域(例えば、当り要求フラグ格納領域)のアドレスを指定する当籤フラグ格納領域指定手段(例えば、引込優先順位取得処理中のS686)と、
前記所定の読み出し命令を実行することにより、前記第2記憶手段内に配置され且つ前記判定ライン上に停止表示された図柄の組合せに対応する入賞フラグデータを格納する入賞フラグデータ格納領域(例えば、入賞作動フラグ格納領域)のアドレスを指定する入賞フラグ格納領域指定手段(例えば、引込優先順位取得処理中のS686)と、
前記当籤フラグデータとそれに対応する前記入賞フラグデータとの論理積演算を行う論理積演算手段(例えば、引込優先順位取得処理中のS686)と、
前記所定の読み出し命令を実行することにより、前記複数種の図柄の組合せ間における、停止表示させる図柄の組合せの優先順位を規定したデータテーブルを取得する優先順位データテーブル取得手段(例えば、引込優先順位取得処理中のS687)と、を有することを特徴とする遊技機。
Insertion operation detection means (for example, BET switch 77) for detecting an operation of inserting game media;
a start operation detection means (for example, a start switch 79) for detecting a start operation by a player after the insertion operation is detected by the insertion operation detection means;
internal winning combination determination means (e.g., internal lottery processing) for determining an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
variable display means (for example, three reels 3L, 3C, and 3R) including a plurality of display rows and variably displaying symbols provided in each display row based on detection of a start operation by the start operation detection means;
stop operation detection means (for example, stop switch board 80) for detecting a stop operation by a player;
stop control means (for example, reel stop control processing) for stopping the variable display of symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
When a plurality of types of internal winning combinations are determined by the internal winning combination determination means, if a combination of a plurality of types of symbols respectively corresponding to the plurality of types of internal winning combinations is set across the plurality of display rows. Priority stop symbol determination means (for example, attraction priority order acquisition processing) for determining a combination of symbols to be preferentially stopped and displayed on the determined determination line;
Arithmetic processing means (for example, the main CPU 101) for performing arithmetic processing for controlling the operation of determining the combination of symbols to be preferentially stopped and displayed by the priority stop symbol determination means;
a first storage means (for example, main ROM 102) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored;
A second storage means (for example, main RAM 103) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored,
The arithmetic processing means is
a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
Data is stored when the arithmetic processing is executed by the arithmetic processing means, and an extension register (e.g., Q register ), and
In the process of determining a combination of symbols to be preferentially stopped and displayed by the priority stop symbol determination means,
The arithmetic processing means is
A read instruction (e.g., an "LDQ" instruction) capable of addressing within said second storage means using said extension register results in a Winning flag storage area designating means (for example, S686 during attraction priority acquisition processing) for designating the address of a winning flag data storage area (for example, winning request flag storage area) for storing the winning flag data corresponding to the winning combination;
Winning flag data storage area (for example, Winning flag storage area specifying means (for example, S686 during attraction priority acquisition processing) for specifying the address of the winning operation flag storage area);
AND operation means (for example, S686 during attraction priority acquisition processing) for performing AND operation of the winning flag data and the corresponding winning flag data;
By executing the predetermined read command, a priority data table obtaining means (for example, attraction priority S687) during acquisition processing, and a gaming machine characterized by having.

また、第43の発明の遊技機では、
前記優先停止図柄決定手段により、優先して停止表示させる図柄の組合せを決定する処理において、判定対象となる前記内部当籤役に対応する図柄の組合せに、現在判定対象中の特定の表示列(例えば、右リール3R)における前記判定ライン上の停止図柄が任意となる所定の図柄の組合せ(例えば、「ANY」役)が含まれる場合には、
前記演算処理手段は、前記当籤フラグ格納領域指定手段による前記当籤フラグデータ格納領域のアドレス指定処理、前記入賞フラグ格納領域指定手段による前記入賞フラグデータ格納領域のアドレス指定処理、及び、前記論理積演算手段による論理積演算処理が実行されないようにしてもよい。
Further, in the gaming machine of the forty-third invention,
In the process of determining a combination of symbols to be preferentially stopped and displayed by the priority stop symbol determination means, a specific display row currently being determined (for example, , right reel 3R) includes a combination of predetermined symbols (for example, "ANY" combination) in which the stop symbol on the determination line is arbitrary,
The arithmetic processing means performs address designation processing of the winning flag data storage area by the winning flag storage area designation means, address designation processing of the winning flag data storage area by the winning flag storage area designation means, and the AND operation. The logical AND operation processing by means may not be executed.

また、上記課題を解決するために、第44の発明では、以下のような構成の遊技機を提供する。 Further, in order to solve the above problems, the forty-fourth invention provides a gaming machine having the following configuration.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
イリーガルヒットエラーの発生の有無を判定するエラー検出手段(例えば、イリーガルヒットチェック処理)と、
前記エラー検出手段による判定動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタ(例えば、Qレジスタ)と、を有し、
前記エラー検出手段により、イリーガルヒットエラーの発生の有無を判定処理において、
前記演算処理手段は、
前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の読み出し命令(例えば、「LDQ」命令)を実行することにより、前記第2記憶手段内に配置され且つ前記複数の表示列に跨って設定された判定ライン上に停止表示された図柄の組合せに対応する入賞フラグデータを格納する入賞フラグデータ格納領域(例えば、入賞作動フラグ格納領域)のアドレスを指定する入賞フラグ格納領域指定手段(例えば、イリーガルヒットチェック処理中のS781)と、
前記入賞フラグデータ格納領域に格納された前記入賞フラグデータと、それに対応する前記内部当籤役を示す当籤フラグデータとの論理積演算を行う論理積演算手段(例えば、イリーガルヒットチェック処理中のS784)と、
前記論理積演算手段による演算結果に基づいて、イリーガルヒットエラーの発生の有無を判定するエラー判定手段(例えば、イリーガルヒットチェック処理中のS785)と、を有し、
前記当籤フラグデータが格納される当籤フラグデータ格納領域(例えば、当り要求フラグ格納領域)の構成が、前記入賞フラグデータ格納領域の構成と同一であることを特徴とする遊技機。
Insertion operation detection means (for example, BET switch 77) for detecting an operation of inserting game media;
a start operation detection means (for example, a start switch 79) for detecting a start operation by a player after the insertion operation is detected by the insertion operation detection means;
internal winning combination determination means (e.g., internal lottery processing) for determining an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
variable display means (for example, three reels 3L, 3C, and 3R) including a plurality of display rows and variably displaying symbols provided in each display row based on detection of a start operation by the start operation detection means;
stop operation detection means (for example, stop switch board 80) for detecting a stop operation by a player;
stop control means (for example, reel stop control processing) for stopping the variable display of symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
error detection means (for example, illegal hit check processing) for determining whether or not an illegal hit error has occurred;
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling the determination operation by the error detection means;
a first storage means (for example, main ROM 102) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored;
A second storage means (for example, main RAM 103) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored,
The arithmetic processing means is
a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
and an extension register (for example, Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and a part of the address in the second storage means can be designated by the stored data. ,
In the process of determining whether or not an illegal hit error has occurred by the error detection means,
The arithmetic processing means is
By executing a predetermined read instruction (e.g., an "LDQ" instruction) capable of addressing within said second storage means using said extension register, said plurality of A winning flag that specifies the address of a winning flag data storage area (for example, a winning operation flag storage area) that stores winning flag data corresponding to a combination of symbols stopped and displayed on the judgment line set across the display columns of Storage area specifying means (for example, S781 during illegal hit check processing);
Logical product operation means for performing a logical product operation between the winning flag data stored in the winning flag data storage area and the corresponding winning flag data indicating the internal winning combination (for example, S784 during illegal hit check processing) When,
error determination means (for example, S785 during illegal hit check processing) for determining whether or not an illegal hit error has occurred based on the result of calculation by the AND calculation means;
A gaming machine characterized in that a configuration of a winning flag data storage area (for example, a winning request flag storage area) in which the winning flag data is stored is the same as that of the winning flag data storage area.

また、第44の発明の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 Further, in the gaming machine of the forty-fourth invention, part of the address that can be specified by the extension register may be an address value on the upper side that constitutes the address.

さらに、第44の発明の遊技機では、
前記演算処理手段は、前記エラー検出手段により、イリーガルヒットエラーが有ると判定された場合には、エラー処理を行うエラー処理手段を有し、
前記エラー処理手段は、前記イリーガルヒットエラーを視認可能に報知するとともに、前記イリーガルヒットエラーが解除されるまで、遊技を停止するようにしてもよい。
Furthermore, in the gaming machine of the forty-fourth invention,
The arithmetic processing means has error processing means for performing error processing when the error detection means determines that there is an illegal hit error,
The error processing means may visibly notify the illegal hit error and stop the game until the illegal hit error is cleared.

第42~第44の発明の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のROMの空き容量を増やし、該増えた容量分のROMの空き領域を利用して遊技性を高めることができる。 According to the game machine of the 42nd to 44th inventions, the capacity of processing programs and tables managed by the main control circuit is reduced to increase the free space of the ROM of the main control circuit, and the increased capacity of the ROM is stored. It is possible to enhance the playability by using the empty area.

[第45の発明の遊技機]
従来の遊技機において、遊技制御基板(主制御基板)から演出制御基板(副制御基板)にコマンドデータを送信する遊技機が知られている(例えば、特開2013-027655号公報及び特開2014-033751号公報参照)。
[Gaming machine of the 45th invention]
In conventional gaming machines, there is known a gaming machine that transmits command data from a game control board (main control board) to an effect control board (sub-control board) (for example, JP-A-2013-027655 and JP-A-2014 -033751).

ところで、近年、遊技性の多様化に伴い、副制御回路による演出制御において遊技性に係る処理が増える傾向がある。そのため、主制御回路から副制御回路に送信される通信データを改ざんする、「ゴト」と呼ばれる不正行為が発生しており、遊技店に損害を与えている。それに対して、従来、例えば上記特開2014-033751号公報等で提案されているように、主制御回路において送信データにゴト防止処理を施す対策も実施されている。しかしながら、このようなゴト防止処理の追加により、主制御回路のプログラム容量が圧迫されるという課題が発生している。 By the way, in recent years, with the diversification of playability, there is a tendency that processing related to playability increases in effect control by the sub-control circuit. As a result, a fraudulent act called "goto", in which communication data transmitted from the main control circuit to the sub-control circuit is falsified, has occurred, causing damage to amusement arcades. In response to this, conventionally, as proposed in Japanese Unexamined Patent Application Publication No. 2014-033751, for example, countermeasures have been implemented in which transmission data is subjected to a goto prevention process in the main control circuit. However, the addition of such a goto prevention process poses a problem that the program capacity of the main control circuit is squeezed.

第45の発明は、上記課題を解決するためになされたものであり、その目的は、送信データに不正(ゴト)防止処理を施すことなく、不正行為を抑止するとともに、不正防止処理による主制御回路のプログラム容量の圧迫を無くすことが可能な遊技機を提供することである。 The forty-fifth invention has been made to solve the above problems, and its object is to deter fraud without applying fraud prevention processing to transmission data, and to control main control by fraud prevention processing. To provide a game machine capable of eliminating pressure on the program capacity of a circuit.

上記課題を解決するために、第45の発明では、以下のような構成の遊技機を提供する。 In order to solve the above problems, the forty-fifth invention provides a gaming machine configured as follows.

前記遊技動作に関する通信データを送信するデータ送信手段(例えば、主制御回路90)と、
前記通信データを作成する通信データ生成手段(例えば、通信データ格納処理)と、
前記通信データ生成手段による通信データの生成動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時に複数種のデータがそれぞれ格納される複数の汎用レジスタを有し、
前記演算処理手段は、
前記通信データ生成手段による通信データの生成処理において、
前記通信データを構成する複数種の通信パラメータをそれぞれ前記複数の汎用レジスタに割り当て、
前記通信データを構成する複数種の通信パラメータのうち、前記通信データの種別に基づいて通信パラメータを、前記複数の汎用レジスタのうちの対応する汎用レジスタにセットし、
前記汎用レジスタにセットされた通信パラメータを、前記第2記憶手段内の所定の格納領域(通信データ一時格納領域)に格納し、
前記複数種の通信パラメータのうち、通信データの生成時に未使用の通信パラメータに対応付けられた汎用レジスタに格納されているデータを通信パラメータとして前記所定の格納領域に格納し、
前記複数種の通信パラメータに応じて前記複数の汎用レジスタにセットされたデータに基づいて、前記通信データのサム値を生成することを特徴とする遊技機。
Data transmission means (for example, main control circuit 90) for transmitting communication data related to the game operation;
communication data generating means for generating the communication data (for example, communication data storage processing);
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling the operation of generating communication data by the communication data generating means;
a first storage means (for example, main ROM 102) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored;
A second storage means (for example, main RAM 103) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored,
The arithmetic processing means is
having a plurality of general-purpose registers in which a plurality of types of data are respectively stored when the arithmetic processing is executed by the arithmetic processing means;
The arithmetic processing means is
In the process of generating communication data by the communication data generating means,
Allocating a plurality of types of communication parameters constituting the communication data to the plurality of general-purpose registers, respectively;
setting a communication parameter based on a type of the communication data among a plurality of types of communication parameters constituting the communication data in a corresponding general-purpose register out of the plurality of general-purpose registers;
storing the communication parameter set in the general-purpose register in a predetermined storage area (communication data temporary storage area) in the second storage means;
storing, as communication parameters, data stored in general-purpose registers associated with unused communication parameters at the time of communication data generation in the predetermined storage area, among the plurality of types of communication parameters;
A gaming machine, wherein a sum value of the communication data is generated based on the data set in the plurality of general-purpose registers according to the plurality of types of communication parameters.

また、第45の発明の遊技機では、前記通信データ生成手段は、前記第2記憶手段内の所定の格納領域に空きが無い場合には、前記複数の汎用レジスタにセットされた前記通信パラメータを前記第2記憶手段内の所定の格納領域に格納することなく通信データの生成処理を終了するようにしてもよい。 In the gaming machine according to the forty-fifth aspect of the invention, when the predetermined storage area in the second storage means is full, the communication data generating means stores the communication parameters set in the plurality of general-purpose registers. The process of generating communication data may be terminated without storing the data in a predetermined storage area in the second storage means.

第45の発明の遊技機によれば、送信データ(通信データ)に不正防止処理を施すことなく、不正行為を抑止することができるとともに、不正防止処理による主制御回路のプログラム容量の圧迫も無くすことができる。 According to the gaming machine of the forty-fifth aspect of the invention, it is possible to deter fraud without subjecting transmission data (communication data) to anti-fraud processing, and eliminate pressure on the program capacity of the main control circuit due to anti-fraud processing. be able to.

[第46の発明の遊技機]
従来の遊技機において、主制御回路の制御により払い出されたメダルの枚数に応じて、クレジット数を更新する機能を備えた遊技機が知られている(例えば、特開2009-077977号公報参照)。
[Gaming machine of the 46th invention]
Among conventional gaming machines, there is known a gaming machine having a function of updating the number of credits according to the number of medals paid out under the control of a main control circuit (see, for example, Japanese Patent Application Laid-Open No. 2009-077977). ).

ところで、従来、ART中やボーナス中の遊技では、メダルの払い出しが発生する頻度が高くなるが、この際、メダル1枚単位の払出間隔は一律(一定)で制御されることが多い。この場合、メダル払出期間において無駄な待ち時間が発生する。それゆえ、例えば、ARTのように長時間の遊技では、遊技期間が無駄に長くなり、遊技者にとって精神的負担となる可能性がある。 By the way, conventionally, in a game during an ART or a bonus, medals are paid out more frequently. In this case, useless waiting time occurs during the medal payout period. Therefore, for example, in a long-time game such as ART, the game period becomes unnecessarily long, which may impose a mental burden on the player.

第46の発明は、上記課題を解決するためになされたものであり、その目的は、メダル払出期間において、無駄な待ち時間を減らし、遊技者の精神的負担を軽減することが可能な遊技機を提供することである。 The forty-sixth aspect of the invention has been made to solve the above-mentioned problems, and its object is to reduce useless waiting time during the medal payout period and reduce the mental burden on the player. is to provide

上記課題を解決するために、第46の発明では、以下のような構成の遊技機を提供する。 In order to solve the above problems, the forty-sixth invention provides a gaming machine configured as follows.

遊技媒体の投入操作を検出する投入操作検出手段(例えば、BETスイッチ77)と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段(例えば、スタートスイッチ79)と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段(例えば、内部抽籤処理)と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段(例えば、3つのリール3L,3C,3R)と、
遊技者による停止操作の検出を行う停止操作検出手段(例えば、ストップスイッチ基板80)と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段(例えば、リール停止制御処理)と、
前記停止制御手段により前記複数の表示列の変動表示が停止された場合に、前記複数の表示列に跨って設定された判定ライン上に、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが停止表示されたか否かを判定する特典付与判定手段(例えば、入賞検索処理)と、
前記特典付与判定手段により前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが前記判定ライン上に停止表示されたと判定された場合に、前記遊技媒体を払い出す遊技媒体払出手段(例えば、入賞チェック・メダル払出処理)と、
前記遊技媒体を貯留する遊技媒体貯留手段(例えば、クレジット機能)と、
前記遊技媒体払出手段による前記遊技媒体の払出動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、を備え、
前記演算処理手段は、
前記特典付与判定手段により前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが前記判定ライン上に停止表示されたと判定され、且つ、前記遊技媒体貯留手段に貯留されている前記遊技媒体の貯留数がその上限値未満である場合には、前記遊技媒体の貯留数に1を加算する遊技媒体加算手段(例えば、入賞チェック・メダル払出処理中のS805)と、
前記遊技媒体加算手段により前記遊技媒体の貯留数に前記遊技媒体が1加算された後、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが停止表示された際に付与される前記遊技媒体の全払出数の払い出しが終了したか否かを判定する払出終了判定手段(例えば、入賞チェック・メダル払出処理中のS807)と、
前記払出終了判定手段により前記遊技媒体の全払出数の払い出しが終了していないと判定された場合に、所定期間、遊技に関する操作が無効になるウェイトを発生させるウェイト発生手段(例えば、入賞チェック・メダル払出処理中のS808)と、を有することを特徴とする遊技機。
Insertion operation detection means (for example, BET switch 77) for detecting an operation of inserting game media;
a start operation detection means (for example, a start switch 79) for detecting a start operation by a player after the insertion operation is detected by the insertion operation detection means;
internal winning combination determination means (e.g., internal lottery processing) for determining an internal winning combination with a predetermined probability based on the detection of the starting operation by the starting operation detection means;
variable display means (for example, three reels 3L, 3C, and 3R) including a plurality of display rows and variably displaying symbols provided in each display row based on detection of a start operation by the start operation detection means;
stop operation detection means (for example, stop switch board 80) for detecting a stop operation by a player;
stop control means (for example, reel stop control processing) for stopping the variable display of symbols based on the determination result of the internal winning combination determination means and the detection of the stop operation by the stop operation detection means;
When the variable display of the plurality of display rows is stopped by the stop control means, a symbol corresponding to the internal winning combination related to the payout of the game medium is displayed on the determination line set across the plurality of display rows. privilege grant determination means (for example, winning search processing) that determines whether or not the combination of is stopped and displayed;
Game medium payout means (for example, , winning check and medal payout processing) and
game medium storage means (for example, credit function) for storing the game medium;
an arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling the game medium payout operation by the game medium payout means;
The arithmetic processing means is
The game medium stored in the game medium storage means is determined by the privilege provision determination means to have been stopped and displayed on the determination line by the combination of symbols corresponding to the internal winning combination related to the payout of the game media. game media addition means for adding 1 to the number of stored game media (for example, S805 during winning check/medal payout processing) when the number of stored game media is less than the upper limit;
After the game media addition means adds 1 to the number of stored game media, the game media are given when the combination of symbols corresponding to the internal winning combination related to the payout of the game media is stopped and displayed. Payout end determination means (for example, S807 during winning check/medal payout processing) for determining whether or not all payouts of game media have been paid out;
When the payout end determination means determines that the payout of the total number of game media has not been completed, wait generation means (for example, winning check/ S808) during medal payout processing; and

また、第46の発明の遊技機では、
前記演算処理手段は、所定周期で割込処理を実行する割込処理実行手段を有し、
前記ウェイト発生手段による遊技に関する操作が無効となる前記ウェイトでは、前記割込処理実行手段による割込処理が予め定められた回数実行されるようにしてもよい。
Further, in the gaming machine of the forty-sixth invention,
The arithmetic processing means has interrupt processing execution means for executing interrupt processing in a predetermined cycle,
In the wait in which the operation related to the game by the wait generation means is invalid, the interruption process by the interruption process execution means may be executed a predetermined number of times.

第46の発明の遊技機によれば、メダル(遊技媒体)払出期間において、無駄な待ち時間を減らし、遊技者の精神的負担を軽減することができる。 According to the gaming machine of the forty-sixth aspect of the invention, it is possible to reduce unnecessary waiting time during the medal (game medium) payout period and reduce the mental burden on the player.

[第47の発明の遊技機]
従来の遊技機では、主制御基板に搭載されたROM内の決まった領域にプログラム及びテーブルがそれぞれ配置されている(例えば、特開2012-110635号公報参照)。
[Gaming machine of the 47th invention]
In a conventional game machine, programs and tables are arranged in predetermined areas in a ROM mounted on a main control board (see, for example, Japanese Unexamined Patent Application Publication No. 2012-110635).

ところで、上記特開2012-110635号公報に記載の遊技機のように、主制御基板のROMに配置可能なプログラム及びテーブルは、遊技機業界の規則上、制限されており、主制御基板のROM内におけるプログラム及びテーブルの拡張性は著しく乏しい。 By the way, as in the game machine described in JP-A-2012-110635, the programs and tables that can be placed in the ROM of the main control board are restricted by the rules of the game machine industry, and the ROM of the main control board The scalability of programs and tables within is extremely poor.

第47の発明は、上記課題を解決するためになされたものであり、その目的は、主制御基板のROM内におけるプログラム及びテーブルの拡張性を高めることが可能な遊技機を提供することである。 The forty-seventh aspect of the invention has been made to solve the above problems, and its object is to provide a gaming machine capable of enhancing the expandability of the programs and tables in the ROM of the main control board. .

上記課題を解決するために、第47の発明では、以下のような構成の遊技機を提供する。 In order to solve the above problems, the forty-seventh invention provides a gaming machine configured as follows.

遊技動作を制御するための演算処理を行う演算処理手段(例えば、メインCPU101)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段(例えば、メインROM102)と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段(例えば、メインRAM103)と、を備え、
前記第1記憶手段には、遊技者により実施される遊技の遊技性に関与する処理の実行に必要な情報が記憶された遊技用記憶領域(例えば、遊技用ROM領域)と、前記遊技用記憶領域とは異なる領域に配置され且つ遊技者により実施される遊技の遊技性に関与しない処理の実行に必要な情報が記憶された規定外記憶領域(例えば、規定外ROM領域)とが設けられていることを特徴とする遊技機。
Arithmetic processing means (for example, main CPU 101) that performs arithmetic processing for controlling game operations;
a first storage means (for example, main ROM 102) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored;
A second storage means (for example, main RAM 103) in which information necessary for execution of the arithmetic processing by the arithmetic processing means is stored,
The first storage means includes a game storage area (for example, a game ROM area) in which information necessary for execution of processing related to the game playability of the game played by the player is stored, and the game storage area. A non-standard storage area (for example, a non-standard ROM area) is provided, which is arranged in a different area from the area and stores information necessary for executing processing that is not related to the game playability of the game played by the player. A game machine characterized by

また、第47の発明の遊技機では、
前記第2記憶手段には、
遊技者により実施される遊技の遊技性に関与する処理の実行に必要な情報が一時的に記憶される遊技用作業領域及び遊技用スタック領域を含む遊技用一時記憶領域(例えば、遊技用RAM領域)と、
前記遊技用一時記憶領域とは異なる領域に配置され、且つ、遊技者により実施される遊技の遊技性に関与しない処理の実行に必要な情報が一時的に記憶される規定外作業領域及び規定外スタック領域を含む規定外一時記憶領域(例えば、規定外RAM領域)と、が設けられているようにしてもよい。
Further, in the gaming machine of the forty-seventh invention,
In the second storage means,
A game temporary storage area (for example, a game RAM area) including a game work area and a game stack area in which information necessary for the execution of processing related to the game playability of the game performed by the player is temporarily stored )When,
A non-standard work area and a non-standard work area which are arranged in an area different from the temporary storage area for games and temporarily store information necessary for executing processing that is not related to the game playability of the game performed by the player. A non-standard temporary storage area (for example, a non-standard RAM area) including a stack area may be provided.

さらに、第47の発明の遊技機では、
前記演算処理手段は、
専用レジスタとしてスタックポインタを有し、
前記演算処理手段は、
前記第1記憶手段の前記規定外記憶領域に記憶されたプログラムを実行する場合には、前記スタックポインタに前記第2記憶手段の規定外スタック領域のアドレスを設定し、
前記第1記憶手段の前記規定外記憶領域に記憶されたプログアムを終了する場合には、前記規定外記憶領域に記憶されたプログラムを実行するときに退避させた前記第2記憶手段の前記遊技用スタック領域のアドレスを前記スタックポインタに設定して、前記第1記憶領域の前記遊技用記憶領域に記憶されたプログラムに戻すようにしてもよい。
Furthermore, in the gaming machine of the forty-seventh invention,
The arithmetic processing means is
has a stack pointer as a dedicated register,
The arithmetic processing means is
when executing the program stored in the non-standard storage area of the first storage means, setting the stack pointer to the address of the non-standard stack area of the second storage means;
When the program stored in the non-regular storage area of the first storage means is terminated, the game program stored in the second storage means saved when the program stored in the non-regular storage area is executed. The address of the stack area may be set in the stack pointer to return to the program stored in the game storage area of the first storage area.

第47の発明の遊技機によれば、主制御基板のROM内におけるプログラム及びテーブルの拡張性を高めることができる。 According to the gaming machine of the forty-seventh invention, the expandability of the programs and tables in the ROM of the main control board can be enhanced.

1…パチスロ、3L,3C,3R…リール、4…リール表示窓、6…情報表示器、11…表示装置、17L,17C,17R…ストップボタン、18…サブ表示装置、71…主制御基板、72…副制御基板、90…主制御回路、91…マイクロプロセッサ、101…メインCPU、102…メインROM、103…メインRAM、107…演算回路、114…第1シリアル通信回路、115…第2シリアル通信回路、200…副制御回路、201…サブCPU201、301…第1インターフェースボード、302…第2インターフェースボード
1 Pachislot 3L, 3C, 3R Reel 4 Reel display window 6 Information display 11 Display device 17L, 17C, 17R Stop button 18 Sub display device 71 Main control board 72...Sub control board 90...Main control circuit 91...Microprocessor 101...Main CPU 102...Main ROM 103...Main RAM 107...Arithmetic circuit 114...First serial communication circuit 115...Second serial Communication circuit 200... Sub control circuit 201... Sub CPU 201, 301... First interface board 302... Second interface board

Claims (1)

複数の図柄を複数の表示列に変動表示する遊技機であって、
内部当籤役を決定する内部当籤役決定手段と、
遊技者により開始操作が行われると、図柄の変動表示を開始する図柄変動開始制御手段と、
遊技者により停止操作が行われると、前記内部当籤役決定手段により決定された内部当籤役に基づいて、図柄の変動表示を停止する図柄変動停止制御手段と、
前記内部当籤役決定手段による前記内部当籤役の決定動作を制御するための演算処理を行う演算処理手段と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第1記憶手段と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第2記憶手段と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納される専用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、当該格納されたデータにより前記第1記憶手段又は前記第2記憶手段内のアドレスの一部を指定可能な拡張レジスタと、を有し、
前記内部当籤役決定手段により決定される前記内部当籤役には、設定値に応じて当籤確率が変化する設定別内部当籤役が設けられ、
前記演算処理手段は、
前記内部当籤役を決定する処理において、
前記拡張レジスタを用いて前記第2記憶手段内のアドレス指定を行うことができる所定の加算命令を実行することにより、抽籤対象となる前記設定別内部当籤役の設定値毎の抽籤値が格納された領域の先頭アドレスに現在の設定値を加算して、現在の設定値に対応付けられた前記設定別内部当籤役の抽籤値が格納されたアドレスを指定し、当該抽籤値を取得し、
抽籤対象となる前記設定別内部当籤役の設定値毎の抽籤値が格納された領域の先頭アドレスは、所定の乗算命令により、前記第2記憶手段内における当該領域の相対配置位置を示すデータと所定の係数とを乗算することにより得られ、
遊技者にとって有利な停止操作の情報が報知され得る有利状態に制御可能な有利状態制御手段と、
演出表示を行う演出表示手段と、をさらに備え、
前記演出表示手段は、
前記有利状態に制御される際に、所定の条件を満たす場合、前記有利状態への移行を告知する特定表示を行った後、前記有利状態が開始されるときから前記有利状態に対応する表示を行うことが可能であり、
前記有利状態に制御される際に、前記所定の条件とは異なる特定の条件を満たす場合、前記特定表示を行うことなく、前記有利状態が開始されてから所定期間を経た後に前記有利状態に対応する表示を行うことが可能であり、
前記有利状態に制御された場合、前記特定表示が行われたか否かにかかわらず前記有利な停止操作の情報を報知可能であることを特徴とする遊技機。
A gaming machine that variably displays a plurality of symbols in a plurality of display rows,
internal winning combination determination means for determining an internal winning combination;
Symbol variation start control means for starting variation display of symbols when a start operation is performed by a player;
symbol variation stop control means for stopping the variation display of symbols based on the internal winning combination determined by the internal winning combination determination means when the player performs a stop operation;
Arithmetic processing means for performing arithmetic processing for controlling the operation of determining the internal winning combination by the internal winning combination determining means;
a first storage means storing information necessary for execution of the arithmetic processing by the arithmetic processing means;
a second storage means for storing information necessary for execution of the arithmetic processing by the arithmetic processing means;
The arithmetic processing means is
a general-purpose register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
a dedicated register in which data is stored when the arithmetic processing is executed by the arithmetic processing means;
and an extension register in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and a part of the address in the first storage means or the second storage means can be specified by the stored data. ,
The internal winning combination determined by the internal winning combination determination means is provided with a set internal winning combination in which the winning probability changes according to a set value,
The arithmetic processing means is
In the process of determining the internal winning combination,
A lottery value for each set value of the internal lottery combination to be a lottery target is stored by executing a predetermined addition instruction capable of specifying an address in the second storage means using the extension register. adding the current set value to the head address of the area obtained, specifying the address where the lottery value of the internal winning combination by setting associated with the current set value is stored, and acquiring the lottery value;
The top address of the area storing the lottery value for each set value of the internal winning combination by setting to be the lottery is determined by a predetermined multiplication instruction as data indicating the relative arrangement position of the area in the second storage means. obtained by multiplying with a given coefficient,
Advantageous state control means capable of controlling to an advantageous state in which information of a stop operation that is advantageous to the player can be notified;
further comprising an effect display means for performing an effect display,
The effect display means is
When a predetermined condition is satisfied when being controlled to the advantageous state, after performing a specific display notifying the transition to the advantageous state, a display corresponding to the advantageous state is displayed from the time the advantageous state is started. it is possible to
When a specific condition different from the predetermined condition is satisfied when being controlled to the advantageous state, the specific display is not performed, and the advantageous state is dealt with after a predetermined period of time since the start of the advantageous state. It is possible to display to
A game machine characterized in that, when controlled to the advantageous state, the information of the advantageous stop operation can be notified regardless of whether or not the specific display is performed .
JP2021106281A 2017-05-23 2021-06-28 game machine Active JP7133066B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021106281A JP7133066B2 (en) 2017-05-23 2021-06-28 game machine

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017101439A JP6905866B2 (en) 2017-05-23 2017-05-23 Pachinko machine
JP2021106281A JP7133066B2 (en) 2017-05-23 2021-06-28 game machine

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017101439A Division JP6905866B2 (en) 2017-05-23 2017-05-23 Pachinko machine

Publications (2)

Publication Number Publication Date
JP2021142432A JP2021142432A (en) 2021-09-24
JP7133066B2 true JP7133066B2 (en) 2022-09-07

Family

ID=64662885

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017101439A Active JP6905866B2 (en) 2017-05-23 2017-05-23 Pachinko machine
JP2021106281A Active JP7133066B2 (en) 2017-05-23 2021-06-28 game machine

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017101439A Active JP6905866B2 (en) 2017-05-23 2017-05-23 Pachinko machine

Country Status (1)

Country Link
JP (2) JP6905866B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016026055A (en) 2015-11-04 2016-02-12 株式会社藤商事 Game machine
JP2016087429A (en) 2015-07-09 2016-05-23 株式会社オリンピア Game machine
JP6037592B1 (en) 2016-02-08 2016-12-07 サミー株式会社 Game machine
JP2016214739A (en) 2015-05-25 2016-12-22 山佐株式会社 Game machine
JP2017074417A (en) 2016-12-16 2017-04-20 京楽産業.株式会社 Game machine

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015208371A (en) * 2014-04-24 2015-11-24 ネット株式会社 Game machine
JP6124974B2 (en) * 2015-10-20 2017-05-10 株式会社ユニバーサルエンターテインメント Pachislot machines and slot machines

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016214739A (en) 2015-05-25 2016-12-22 山佐株式会社 Game machine
JP2016087429A (en) 2015-07-09 2016-05-23 株式会社オリンピア Game machine
JP2016026055A (en) 2015-11-04 2016-02-12 株式会社藤商事 Game machine
JP6037592B1 (en) 2016-02-08 2016-12-07 サミー株式会社 Game machine
JP2017074417A (en) 2016-12-16 2017-04-20 京楽産業.株式会社 Game machine

Also Published As

Publication number Publication date
JP6905866B2 (en) 2021-07-21
JP2021142432A (en) 2021-09-24
JP2018196460A (en) 2018-12-13

Similar Documents

Publication Publication Date Title
JP7153378B2 (en) game machine
JP7112556B2 (en) game machine
JP2023165836A (en) Game machine
JP7149650B2 (en) game machine
JP7149649B2 (en) game machine
JP7403849B2 (en) gaming machine
JP7403848B2 (en) gaming machine
JP7095143B2 (en) Pachinko machine
JP7133066B2 (en) game machine
JP7149659B2 (en) game machine
JP7185352B2 (en) game machine
JP7133065B2 (en) game machine
JP7112553B2 (en) game machine
JP7112555B2 (en) game machine
JP7112554B2 (en) game machine
JP7108069B2 (en) game machine
JP7108068B2 (en) game machine
JP7095142B2 (en) Pachinko machine
JP2018196456A (en) Game machine
JP2021151598A (en) Game machine
JP2018196458A (en) Game machine
JP2018196448A (en) Game machine
JP2018196459A (en) Game machine
JP2018196461A (en) Game machine
JP2018196447A (en) Game machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220826

R150 Certificate of patent or registration of utility model

Ref document number: 7133066

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150