JP7400382B2 - Electro-optical devices and electronic equipment - Google Patents
Electro-optical devices and electronic equipment Download PDFInfo
- Publication number
- JP7400382B2 JP7400382B2 JP2019208552A JP2019208552A JP7400382B2 JP 7400382 B2 JP7400382 B2 JP 7400382B2 JP 2019208552 A JP2019208552 A JP 2019208552A JP 2019208552 A JP2019208552 A JP 2019208552A JP 7400382 B2 JP7400382 B2 JP 7400382B2
- Authority
- JP
- Japan
- Prior art keywords
- spacer
- electro
- optical device
- substrate
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 125000006850 spacer group Chemical group 0.000 claims description 253
- 239000000758 substrate Substances 0.000 claims description 117
- 239000000463 material Substances 0.000 claims description 65
- 229910010272 inorganic material Inorganic materials 0.000 claims description 60
- 239000011147 inorganic material Substances 0.000 claims description 60
- 238000009423 ventilation Methods 0.000 claims description 49
- 238000007789 sealing Methods 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 229920005989 resin Polymers 0.000 claims description 7
- 239000011347 resin Substances 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 82
- 239000004973 liquid crystal related substance Substances 0.000 description 66
- 238000000034 method Methods 0.000 description 22
- 239000003990 capacitor Substances 0.000 description 15
- 230000006866 deterioration Effects 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 9
- 238000003860 storage Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 239000011247 coating layer Substances 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- -1 silicon dioxide Chemical compound 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- YDCWBDWPPAHSOR-UHFFFAOYSA-N C1CCC1.F.F.F.F.F.F.F.F Chemical compound C1CCC1.F.F.F.F.F.F.F.F YDCWBDWPPAHSOR-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- VMTCKFAPVIWNOF-UHFFFAOYSA-N methane tetrahydrofluoride Chemical compound C.F.F.F.F VMTCKFAPVIWNOF-UHFFFAOYSA-N 0.000 description 1
- 239000003094 microcapsule Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、電気光学装置および電子機器に関する。 The present invention relates to an electro-optical device and an electronic device.
プロジェクター等の電子機器には、一般的に、画素ごとに光学的特性を変更可能な液晶装置等の電気光学装置が用いられる。特許文献1には、上基板と、下基板と、これら2個の基板に挟持される液晶層とを有する液晶装置が開示される。2個の基板同士は、樹脂製のシール部材によって貼り合わされる。液晶層は、シール部材によって封止される。 2. Description of the Related Art Electronic devices such as projectors generally use electro-optical devices such as liquid crystal devices that can change optical characteristics for each pixel. Patent Document 1 discloses a liquid crystal device having an upper substrate, a lower substrate, and a liquid crystal layer sandwiched between these two substrates. The two substrates are bonded together using a resin sealing member. The liquid crystal layer is sealed with a seal member.
また、特許文献1に記載の液晶装置は、2個の基板間のギャップを調整するための柱状のスペーサーを有する。当該スペーサーは、表示領域内、シール部材の内部、またはシール部材よりも外側に配置される。 Furthermore, the liquid crystal device described in Patent Document 1 includes a columnar spacer for adjusting the gap between the two substrates. The spacer is arranged within the display area, inside the seal member, or outside the seal member.
表示領域内に柱状のスペーサーが配置されると、コントラストが低下するおそれがある。コントラストの低下を防ぐため、表示領域内に柱状のスペーサーを配置せずに、シール部材の外側、またはシール部材の内部に柱状のスペーサーを配置すると、基板の中央部が撓み易くなってしまう。このため、2個の基板間のギャップが変動してしまう。また、スペーサーが柱状であると、スペーサーの機械的強度が十分でなく、この結果、基板間のギャップの均一化を図ることが難しい。このようなことから、表示品質が低下するおそれがある。 If a columnar spacer is placed within the display area, there is a risk that the contrast will decrease. If a columnar spacer is not placed within the display area but placed outside or inside the sealing member in order to prevent a decrease in contrast, the center portion of the substrate will easily bend. As a result, the gap between the two substrates varies. Further, if the spacer is columnar, the mechanical strength of the spacer is insufficient, and as a result, it is difficult to make the gap between the substrates uniform. For this reason, there is a possibility that display quality may deteriorate.
本発明の電気光学装置の一態様は、第1基板と、前記第1基板と対向する第2基板と、前記第1基板と前記第2基板との間に配置された電気光学層と、樹脂材料を含み、前記第1基板と前記第2基板との間に配置され、平面視で前記電気光学層を囲む枠状のシール部材と、無機材料を含み、前記第1基板と前記第2基板との間の距離を規定する第1スペーサーと、を備え、前記第1基板は、電極と、前記電極と前記第1スペーサーとの間に配置された第1無機材料膜と、前記第1無機材料膜と前記第1スペーサーとの間に配置された第1遮光膜と、前記平面視で前記シール部材の内側に、前記シール部材と離間して配置された遮光性の見切部と、を有し、前記第1スペーサーは、前記平面視で前記シール部材と表示領域との間に、前記シール部材と離間して配置され、前記平面視で前記表示領域の外縁に沿うとともに前記見切部と重なる位置に配置されている。
One aspect of the electro-optical device of the present invention includes a first substrate, a second substrate facing the first substrate, an electro-optic layer disposed between the first substrate and the second substrate, and a resin. a frame-shaped sealing member containing a material, disposed between the first substrate and the second substrate, and surrounding the electro-optic layer in a plan view; and a frame-shaped sealing member containing an inorganic material, the first substrate and the second substrate. a first spacer that defines a distance between the electrode, the first inorganic material film disposed between the electrode and the first spacer, and the first inorganic material a first light-shielding film disposed between the material film and the first spacer; and a light-shielding partition disposed inside the sealing member in plan view and spaced apart from the sealing member . The first spacer is arranged between the sealing member and the display area in a plan view, spaced apart from the sealing member, and extends along an outer edge of the display area and overlaps with the parting part in the plan view. placed in position.
以下、添付図面を参照しながら本発明に係る好適な実施形態を説明する。なお、図面において各部の寸法または縮尺は実際と適宜に異なり、理解を容易にするために模式的に示す部分もある。また、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られない。 Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. In the drawings, the dimensions or scale of each part may differ from the actual size, and some parts are shown schematically to facilitate understanding. Further, the scope of the present invention is not limited to these forms unless there is a statement that specifically limits the present invention in the following description.
1.電気光学装置
本発明の電気光学装置の一例として、アクティブマトリクス方式の液晶装置を例に説明する。
1. Electro-Optical Device As an example of the electro-optical device of the present invention, an active matrix liquid crystal device will be described as an example.
1A.第1実施形態
1A-1.基本構成
図1は、第1実施形態に係る電気光学装置の断面図である。なお、図1では、対向基板4の図示を省略する。また、以下では、説明の便宜上、互いに直交するX軸、Y軸およびZ軸を適宜用いて説明する。また、X軸に沿う一方向をX1方向といい、X1方向とは反対の方向をX2方向という。同様に、Y軸に沿う一方向をY1方向といい、Y1方向とは反対の方向をY2方向という。Z軸に沿う一方向をZ1方向といい、Z1方向とは反対の方向をZ2方向という。
1A. First embodiment 1A-1. Basic Configuration FIG. 1 is a sectional view of an electro-optical device according to a first embodiment. Note that in FIG. 1, illustration of the
図1に示す電気光学装置100は、透過型の液晶装置である。図1に示すように、電気光学装置100は、透光性を有する素子基板2と、透光性を有する対向基板4と、第1スペーサー51と、第2スペーサー52と、枠状のシール部材8と、液晶層9とを有する。液晶層9は「電気光学層」の例示である。第1スペーサー51は、「スペーサー」の例示である。シール部材8は、素子基板2と対向基板4との間に配置される。液晶層9は、素子基板2、対向基板4およびシール部材8によって囲まれる領域内に配置される。素子基板2、液晶層9および対向基板4は、Z軸に沿って並ぶ。素子基板2と対向基板4との重なる方向は、Z1方向またはZ2方向と一致する。以下では、Z1方向またはZ2方向からみることを「平面視」と言う。
The electro-
本実施形態の電気光学装置100では、光は、例えば素子基板2に入射し、液晶層9を透過して対向基板4から出射される。なお、光は、対向基板4に入射し、液晶層9を透過して素子基板2から出射されてもよい。当該光は可視光である。「透光性」とは、可視光に対する透過性を意味し、好ましくは可視光の透過率が50%以上であることをいう。遮光性とは、可視光に対する遮光性を意味し、好ましくは、可視光の透過率が50%未満であることをいい、より好ましくは、10%以下であることをいう。
In the electro-
図1に示すように、素子基板2は、第1基材21と配線層22と複数の画素電極26と複数のダミー画素電極26dと第1配向膜29とを有する。第1基材21、配線層22、複数の画素電極26、および第1配向膜29は、この順に並ぶ。第1配向膜29が最も液晶層9側に位置する。画素電極26は「一対の電極」の一方の例示である。第1基材21および配線層22で構成される構造体は「一対の基板」の一方の例示である。なお、「一対の基板」の一方の例示は、これに限定されない。
As shown in FIG. 1, the
第1基材21は、透光性および絶縁性を有する平板で構成される。第1基材21の材料は、例えば、ガラスまたは石英である。図示はしないが、配線層22は、透光性および絶縁性を有する複数の絶縁膜を備える。各絶縁膜の材料は、例えば、酸化ケイ素および酸窒化ケイ素等のケイ素を含む無機材料である。また、配線層22には、複数のトランジスター23が配置される。各画素電極26は、透光性を有する。各画素電極26の材料は、例えば、ITO(Indium Tin Oxide)またはIZO(Indium Zinc Oxide)等の透明導電材料である。複数のダミー画素電極26dは、図示しないが、平面視で、複数の画素電極26を囲むように配置される。各ダミー画素電極26dは、画像の表示に寄与しない電極である。また、第1配向膜29は、素子基板2において最も液晶層9側に位置しており、液晶層9の液晶分子を配向させる。第1配向膜29の材料は、例えば、ポリイミドおよび酸化ケイ素である。
The
図1に示すように、対向基板4は、素子基板2に対して離間して配置される。対向基板4は、第2基材41と絶縁膜42と見切部43と共通電極44と第2配向膜46とを有する。第2基材41、絶縁膜42、共通電極44および第2配向膜46は、この順に並ぶ。第2配向膜46が最も液晶層9側に位置する。共通電極44は「一対の電極」の他方の例示である。第2基材41および絶縁膜42で構成される構造体は「一対の基板」の他方の例示である。なお、「一対の基板」の他方の例示は、これに限定されない。
As shown in FIG. 1, the
第2基材41の表面はX-Y平面に平行である。絶縁膜42、共通電極44および第2配向膜46のそれぞれは、平面視で第2基材41のほぼ全域と重なる。第2基材41は、透光性および絶縁性を有する平板で構成される。第2基材41の材料は、例えば、ガラスまたは石英である。絶縁膜42の材料は、例えば、酸化ケイ素等の透光性および絶縁性を有するケイ素系の無機材料である。絶縁膜42内には、枠状の見切部43が配置される。見切部43は、遮光性を有する金属材料等で構成される。共通電極44は、図示しない導通用電極を介して素子基板2に電気的に接続される。共通電極44には、例えば固定電位が印加される。共通電極44の材料は、例えば、ITOまたはIZO等の透明導電材料である。第2配向膜46は、液晶層9の液晶分子を配向させる。第2配向膜46の材料は、例えば、ポリイミドおよび酸化ケイ素である。
The surface of the
図1に示すように、第1スペーサー51は、共通電極44と素子基板2との間に配置される。同様に、第2スペーサー52は、共通電極44と素子基板2との間に配置される。第1スペーサー51および第2スペーサー52のそれぞれは、素子基板2と対向基板4との間の距離を規定する。
As shown in FIG. 1, the
シール部材8は、例えば、エポキシ樹脂等の各種の硬化性の樹脂材料を含む接着剤を用いて形成される。シール部材8は、ギャップ材を含んでもよい。当該ギャップ材は、例えば、ガラス等の無機材料で構成されるファイバー、またはガラス等の無機材料で構成されるビーズである。シール部材8は、素子基板2と対向基板4との間に配置され、素子基板2と対向基板4とを貼り合わせる。
The
液晶層9は、正または負の誘電異方性を有する液晶分子を含む。液晶層9は、液晶分子が第1配向膜29および第2配向膜46の双方に接するように素子基板2および対向基板4によって挟持される。液晶層9は、複数の画素電極26と共通電極44との間に配置され、電界に応じて光学的特性が変化する。具体的には、液晶層9が有する液晶分子の配向は、液晶層9に印加される電圧に応じて変化する。
図1に示す電気光学装置100は平面視での形状は、四角形であるが、これに限定されず、例えば円形であってもよい。また、電気光学装置100は、画像を表示する表示領域A10と、周辺領域A20とを有する。周辺領域A20は、図示しないが、平面視で表示領域A10を囲む。表示領域A10は、行列状に配列される複数の画素Pを有する。表示領域A10には、複数の画素電極26が配置される。複数の画素電極26は、複数の画素Pに1対1で配置される。前述の見切部43は、平面視で表示領域A10を囲む。見切部43によって、不要な迷光が表示領域A10に入射することを防ぐことができる。また、周辺領域A20は、ダミー画素領域A21を有する。ダミー画素領域A21には、複数のダミー画素電極26dが配置される。ダミー画素領域A21は、平面視で表示領域A10を囲む。
Although the electro-
1A-2.電気的な構成
図2は、素子基板2の電気的な構成を示す等価回路図である。図2に示すように、素子基板2は、複数のトランジスター23と、n本の走査線244と、m本のデータ線246と、n本の容量線245と、複数の蓄積容量240とを有する。また、素子基板2は、図示しないが、走査線駆動回路11およびデータ線駆動回路12を有する。n本の走査線244、m本のデータ線246、n本の容量線245、複数の蓄積容量240、走査線駆動回路11およびデータ線駆動回路12は、図1の配線層22に配置される。なお、nおよびmのそれぞれは2以上の整数である。また、複数のトランジスター23は、複数の画素電極26に1対1で配置される。各トランジスター23は、例えばスイッチング素子として機能するTFTである。各トランジスター23は、ゲート、ソースおよびドレインを含む。
1A-2. Electrical Configuration FIG. 2 is an equivalent circuit diagram showing the electrical configuration of the
n本の走査線244のそれぞれはX軸に沿って延在し、n本の走査線244はY軸に沿って等間隔で並ぶ。n本の走査線244のそれぞれは、全てのトランジスター23のうちの幾つかのトランジスター23のそれぞれのゲートに電気的に接続される。また、n本の走査線244は、走査線駆動回路11に電気的に接続される。1~n本の走査線244には、走査線駆動回路11から走査信号G1、G2、…、およびGnが線順次で供給される。
Each of the
m本のデータ線246のそれぞれはY軸に沿って延在し、m本のデータ線246はX軸に沿って等間隔で並ぶ。m本のデータ線246のそれぞれは、全てのトランジスター23のうちの幾つかのトランジスター23のそれぞれのソースに電気的に接続される。また、m本のデータ線246は、データ線駆動回路12に電気的に接続される。1~m本のデータ線246には、データ線駆動回路12から画像信号S1、S2、…、およびSmが並行に供給される。
Each of the m
n本の走査線244とm本のデータ線246とは、互いに絶縁され、平面視で格子状をなす。隣り合う2個の走査線244と隣り合う2個のデータ線246とで囲まれる領域が画素Pに対応する。各画素電極26には、対応するトランジスター23のドレインが電気的に接続される。
The
n本の容量線245のそれぞれはX軸に沿って延在し、n本の容量線245はY軸に沿って等間隔で並ぶ。また、n本の容量線245は、m本のデータ線246およびn本の走査線244と絶縁され、これらに対して離間して形成される。各容量線245には、例えばグランド電位等の固定電位が印加される。また、n本の容量線245のそれぞれは、全ての蓄積容量240のうちの幾つかの蓄積容量240に電気的に接続される。複数の蓄積容量240は、複数の画素電極26に1対1で電気的に接続される。また、複数の蓄積容量240は、複数のトランジスター23のドレインに1対1で電気的に接続される。各蓄積容量240は、画素電極26の電位を保持するための容量素子である。
Each of the n capacitive lines 245 extends along the X-axis, and the
走査信号G1、G2、…、およびGnが順次アクティブとなり、n本の走査線244が順次選択されると、選択される走査線244に接続されるトランジスター23がオン状態となる。すると、m本のデータ線246を介して表示すべき階調に応じた大きさの画像信号S1、S2、…、およびSmが、選択される走査線244に対応する画素Pに取り込まれ、画素電極26に印加される。これにより、各画素電極26と図1に示す共通電極44との間に形成される液晶容量に、表示すべき階調に応じた電圧が印加され、印加される電圧に応じて液晶分子の配向が変化する。また、蓄積容量240によって、印加される電圧が保持される。このような液晶分子の配向の変化によって光が変調され、階調表示が可能となる。
When the scanning signals G1, G2, . . . , and Gn are sequentially activated and
1A-3.第1スペーサー51、第2スペーサー52およびこれら近傍の構成
図3は、第1スペーサー51および第2スペーサー52を示す断面図である。図3に示すように、第1スペーサー51および第2スペーサー52のそれぞれは、共通電極44と第2配向膜46との間に配置される。また、対向基板4は、無機材料膜501aおよび501bと、遮光膜502aおよび502bと、コート層45とを有する。以下、各要素について説明する。
1A-3. Structure of the
図3に示すように、無機材料膜501aは、第1スペーサー51と共通電極44との間に配置される。無機材料膜501bは、第2スペーサー52と共通電極44との間に配置される。無機材料膜501aおよび501bのそれぞれは、共通電極44に接触する。無機材料膜501aおよび501bのそれぞれは、無機材料で構成される。具体的には、無機材料膜501aおよび501bの各材料は、共通電極44の材料とは異なる。具体的には、当該各材料としては、例えば、二酸化ケイ素等の酸化ケイ素、または酸窒化ケイ素が挙げられる。
As shown in FIG. 3, the
遮光膜502aは、無機材料膜501aと共通電極44との間に配置され、無機材料膜501aに接触する。遮光膜502bは、無機材料膜501bと共通電極44との間に配置され、無機材料膜501bに接触する。遮光膜502aおよび502bのそれぞれは、遮光性を有し、例えば無機材料で構成される。遮光膜502aおよび502bの各材料は、第1スペーサー51および第2スペーサー52の各材料と異なる。当該各材料としては、例えば、窒化チタン(TiN)等の金属、または窒化ケイ素(SiN)が挙げられる。また、遮光膜502aおよび502bの各材料が窒化ケイ素であることで、金属が液晶層9に侵入することによる液晶層9の劣化が抑制される。それゆえ、電気光学装置100の長寿命化を図ることができる。
The
また、前述の無機材料膜501aが存在することで、遮光膜502aは、共通電極44に接触しない。同様に、無機材料膜501bが存在することで、遮光膜502bは、共通電極44に接触しない。無機材料膜501aが前述のように酸化ケイ素または酸窒化ケイ素を含むことで、遮光膜502aが金属を含んでいても、遮光膜502aの影響によって画素電極26の結晶性が変わることが抑制することができる。無機材料膜501bについても同様である。
Further, due to the presence of the above-mentioned
コート層45は、共通電極44上に配置され、共通電極44に接触する。コート層45は、第1スペーサー51、および第2スペーサー52を覆う。また、コート層45は、無機材料膜501aおよび501bの各側壁および遮光膜502aおよび502bの各の側壁を覆う。コート層45の材料は、例えば、酸化ケイ素および酸窒化ケイ素等のケイ素を含む無機材料である。
コート層45上には、第2配向膜46が配置される。第2配向膜46は、コート層45に接触する。第2配向膜46は素子基板2に接触する。また、第2配向膜46の下層にコート層45が配置されることで、共通電極44のうち第2配向膜46で覆われてない部分が生じることが抑制される。よって、コート層45が存在することで、第2配向膜46の均一性を高めることができる。特に、コート層45の材料と第2配向膜46の材料が同一であることで、当該均一性の効果を高めることができる。また、コート層45が遮光膜502aおよび502bのそれぞれの側壁を覆うことで、遮光膜502aおよび502bのそれぞれが金属を含む場合でも、金属が液晶層9に侵入することによる液晶層9の劣化が抑制される。このため、電気光学装置100の長寿命化を図ることができる。
A
なお、無機材料膜501a、無機材料膜501b、遮光膜502a、遮光膜502b、およびコート層45のうちのいずれかは省略されてもよい。また、本実施形態では、コート層45および第2配向膜46は、複数の共通電極44上に少なくとも配置されていればよい。よって、コート層45および第1配向膜29は、第1スペーサー51および第2スペーサー52のそれぞれを覆ってなくてもよい。この場合、第1スペーサー51および第2スペーサー52のそれぞれは、素子基板2に直接的に接触してもよい。
Note that any one of the
図3に示すように、第1スペーサー51および第2スペーサー52のそれぞれは、共通電極44から素子基板2に向かってZ2方向に突出する。第1スペーサー51および第2スペーサー52のそれぞれは、素子基板2と対向基板4との間の距離を規定する。具体的には、第1スペーサー51および第2スペーサー52のそれぞれは、複数の画素電極26と共通電極44との間の距離を規定する。別の見方をすれば、第1スペーサー51および第2スペーサー52のそれぞれは、液晶層9の厚さを規定する。
As shown in FIG. 3, each of the
前述のように、第1スペーサー51および第2スペーサー52のそれぞれは、対向基板4に配置される。具体的には、第1スペーサー51および第2スペーサー52のそれぞれは、共通電極44とコート層45との間に配置される。第1スペーサー51が対向基板4に配置されることで、素子基板2に配置される場合に比べ、第1スペーサー51を簡単に形成でき、かつ素子基板2に含まれる複数の電極等に損傷が生じるおそれを低減することができる。なお、第2スペーサー52についても同様である。
As described above, each of the
第1スペーサー51は、無機材料を含む。特に、第1スペーサー51は、無機材料で構成されることが好ましく、樹脂材料を含まないことが好ましい。樹脂材料を含まないことで、液晶層9中に樹脂成分が侵入するおそれが回避される。このため、有機汚染による誤作動等の不具合の発生を防ぐことができる。また、第1スペーサー51が無機材料で構成されることで、有機材料で構成される場合に比べ、第1スペーサー51の寸法精度を高めることができ、かつ経時的な寸法変化を生じ難くすることができる。よって、長期にわたって、素子基板2と対向基板4との間の距離の安定化を図ることができる。
The
第2スペーサー52は、第1スペーサー51の材料と同材料であることが好ましい。よって、第2スペーサー52は無機材料を含むことが好ましい。同材料であることで、第1スペーサー51および第2スペーサー52を一括で簡単に形成することができる。また、第2スペーサー52が無機材料で構成されることで、第2スペーサー52の寸法精度を高めることができ、かつ経時的な寸法変化を生じ難くすることができる。
The
具体的には、第1スペーサー51の材料は、酸化ケイ素、または酸窒化ケイ素であることが好ましい。酸化ケイ素または酸窒化ケイ素を含むことで、例えばドライエッチングにより寸法精度の高い第1スペーサー51を容易に製造することができる。また、無機材料の中でも、酸化ケイ素であることがより好ましい。酸化ケイ素であることで、第1スペーサー51を、特に容易に、かつ寸法精度高く製造することができる。同様に、第2スペーサー52の材料は、酸化ケイ素、または酸窒化ケイ素であることが好ましく、酸化ケイ素であることがより好ましい。かかる材料であることで、第2スペーサー52を、特に容易に、かつ寸法精度高く製造することができる。
Specifically, the material of the
なお、第1スペーサー51および第2スペーサー52のそれぞれは、複数層で形成されてもよい。この場合、当該複数層は、互いに異なる材料であってもよいし、同一材料でもよい。よって、第1スペーサー51は、複数種の無機材料を含んでもよい。また、第2スペーサー52は、複数種の材料を含んでもよい。
Note that each of the
図4は、第1スペーサー51および第2スペーサー52を示す平面図である。図4では、便宜上、第1スペーサー51および第2スペーサー52のそれぞれに斜線パターンが付され、シール部材8にドットパターンが付されている。
FIG. 4 is a plan view showing the
図4に示すように、第1スペーサー51および第2スペーサー52のそれぞれは、平面視で表示領域A10の外縁に沿って延びる。図4は、第1スペーサー51および第2スペーサー52の各平面視での形状は、四角形の枠状である。なお、第1スペーサー51および第2スペーサー52のそれぞれは、例えば、四角形以外の多角形、または円形であってもよい。また、図示の例では、第1スペーサー51の平面視での形状、第2スペーサー52の平面視での形状、および表示領域A10の平面視での外縁の形状は、相似であるが、相似でなくてもよい。
As shown in FIG. 4, each of the
第1スペーサー51は、平面視で第2スペーサー52の内側に位置し、第2スペーサー52に対して離間する。第1スペーサー51および第2スペーサー52のそれぞれは、平面視で表示領域A10よりも外側に位置する。したがって、第1スペーサー51および第2スペーサー52のそれぞれは、図示はしないが、平面視で複数の画素電極26を囲む。また、図4に示す例では、第1スペーサー51および第2スペーサー52のそれぞれは、平面視でダミー画素領域A21よりも外側に位置する。なお、第1スペーサー51は、平面視でダミー画素領域A21と重なってもよい。
The
より具体的には、第1スペーサー51は、平面視で表示領域A10とシール部材8との間に配置される。一方、第2スペーサー52は、平面視でシール部材8の外側に配置される。かかる箇所に配置される第1スペーサー51が存在することで、第1スペーサー51が存在せずに、第2スペーサー52のみが存在する場合に比べ、対向基板4の中央または素子基板2の中央が撓むことが抑制される。第2スペーサー52よりも内側に第1スペーサー51が配置されるためである。よって、第1スペーサー51が存在することで、素子基板2と対向基板4との間の距離が変動することが抑制される。また、前述のように、第1スペーサー51および第2スペーサー52は、表示領域A10内に配置されていない。このため、第1スペーサー51および第2スペーサー52の存在によって、コントラストが低下するおそれが回避される。また、第1スペーサー51がシール部材8内に配置されていないので、シール部材8のシール機能の低下するおそれが回避される。このようなことから、表示品質の低下を抑制することができる。
More specifically, the
図4に示すように、第1スペーサー51はシール部材8に接触しておらず、第1スペーサー51とシール部材8との間には空間S11が存在する。一方、第2スペーサー52は、シール部材8に接触する。空間S11が存在することで、液晶層9とシール部材8との接触が抑制される。このため、液晶層9とシール部材8とが接触することにより、液晶層9の外周での光学特性の均一性が低下するおそれを抑制することができる。
As shown in FIG. 4, the
第1スペーサー51は、複数の部分に分断されている。具体的には、第1スペーサー51は、複数の壁部515を有する。各壁部515は、平面視で表示領域A10の外縁に沿って延びる壁状の部分である。複数の壁部515は、互いに離間し、平面視で表示領域A10の外縁に沿って並ぶ。また、各壁部515は、図4では図示しないが、共通電極44から素子基板2に向かって突出する。なお、図示しないが、前述の無機材料膜501aおよび遮光膜502aのそれぞれは、第1スペーサー51と同様に複数の部分に分断されている。
The
第1スペーサー51が平面視で表示領域A10の外縁に沿って延びる壁状の壁部515を有することで、第1スペーサー51が柱状の部材で構成される場合に比べ、第1スペーサー51の機械的な強度を高めることができる。このため、第1スペーサー51が存在せずに第2スペーサー52のみが存在する場合に比べ、対向基板4または素子基板2が経時的に撓むことが抑制される。よって、素子基板2と対向基板4との間の距離の経時的な変化を生じ難くすることができる。したがって、表示品質の低下を長期間抑制することができる。また、第1スペーサー51が存在するため、シール部材8は、ギャップ材を含んでいなくてもよい。
Since the
図4に示すように、第1スペーサー51には、複数の通気孔510が設けられる。各通気孔510は、液晶層9からシール部材8に向かって気体を流通させるオリフィスである。また、各通気孔510は、隣り合う2個の壁部515によって形成される隙間である。よって、複数の通気孔510は、第1スペーサー51を複数の壁部515に分断する隙間であるともいえる。複数の通気孔510は、互いに離間し、平面視で表示領域A10の外縁に沿って並ぶ。
As shown in FIG. 4, the
ここで、液晶層9は、素子基板2と対向基板4とを貼り合わせる際に、液晶材を素子基板2と対向基板4と間で押し広げることで形成される。このとき、気泡が混入せずに、当該液晶材が表示領域A10の隅々まで均質に広がることが望まれる。第1スペーサー51が複数の通気孔510を有することで、複数の通気孔510を有さない場合に比べ、表示領域A10の全域にわたって液晶材を効率良く広げることができる。このため、表示領域A10の全域にわたり均質な液晶層9を形成することができる。また、第1スペーサー51が複数の通気孔510を有するため、表示領域A10の中央から外縁に向かう液晶材の流れが第1スペーサー51によって阻害されることが抑制される。よって、いわゆる角シミの発生または悪化を抑制することができる。また、前述のように、空間S11が存在する。このため、液晶材を押し広げられることで、表示領域A10の外縁に到達した気泡が、シール部材8に侵入することが抑制される。この結果、シール特性が低下することが抑制される。
Here, the
複数の通気孔510は、複数の第1通気孔511と、複数の第2通気孔512とを有する。ここで、表示領域A10の平面視での外縁は、複数の角a1および複数の辺a2を有する。複数の第1通気孔511は、複数の角a1に1対1で対応して配置される。また、複数の第2通気孔512は、複数の辺a2に対応して配置される。具体的には、図示の例では、Y軸に沿った1個の辺a2に対して、5個の第2通気孔512が配置される。X軸に沿った1個の辺a2に対して、8個の第2通気孔512が配置される。なお、1個の辺a2に対して配置される第2通気孔512の数は、図示の例に限定されず、任意である。
The plurality of
第1スペーサー51が複数の第1通気孔511および複数の第2通気孔512を有することで、表示領域A10の中央から外縁に向かって液晶材を効率よく広げることができる。特に、複数の第1通気孔511が存在することで、表示領域A10の角a1に気泡が溜まることが抑制される。よって、角a1での表示品質の低下が抑制される。
Since the
なお、複数の通気孔510は、等間隔で並んでいてもよいし、等間隔で並んでいなくてもよい。また、前述の複数の壁部515は、等間隔で並んでいてもよいし、等間隔で並んでいなくてもよい。
Note that the plurality of
第1スペーサー51に対する複数の通気孔510の占める割合は、第1スペーサー51のうち複数の通気孔510を除く部分、すなわち複数の壁部515の占める割合よりも低い。このため、複数の通気孔510の占める割合が複数の壁部515の占める割合よりも高い場合に比べ、素子基板2と対向基板4との間の距離の経時的な寸法変化をより生じ難くすることができる。また、表示領域A10の中央から外縁に向かって液晶材をより効率よく広げることができる。
The ratio of the plurality of
具体的には、第1スペーサー51に対する複数の通気孔510の占める割合は、特に限定されないが、1%以上20%以下であることが好ましく、5%以上10%以下であることがより好ましい。かかる範囲内であることで、素子基板2と対向基板4との間の距離の経時的な寸法変化を特に生じ難くすることができ、かつ、液晶層9の均質性を特に高めることができる。
Specifically, the ratio of the plurality of
第1通気孔511の断面積は、第2通気孔512の断面積よりも大きい。別の見方をすれば、第1通気孔511を構成する2個の壁部515同士の離間距離は、第2通気孔512を構成する2個の壁部515同士の離間距離よりも大きい。第1通気孔511の断面積が第2通気孔512の断面積よりも大きいことで、小さい場合に比べ、表示領域A10の角a1に向かって液晶材を特に効率よく流動させることができる。よって、表示領域A10の角a1に気泡が溜まることがより抑制される。よって、角a1での表示品質の低下がより抑制される。
The cross-sectional area of the
なお、前述の「断面積」は、Z軸を含む面で切断した断面における面積である。また、複数の第1通気孔511の断面積は、互いに等しくてもよいし、互いに異なっていてもよい。同様に、複数の第2通気孔512の断面積は、互いに等しくてもよいし、互いに異なっていてもよい。また、複数の壁部515の平面視での面積は、互いに等しくてもよいし、互いに異なっていてもよい。
Note that the above-mentioned "cross-sectional area" is the area in a cross-section cut along a plane including the Z-axis. Further, the cross-sectional areas of the plurality of first ventilation holes 511 may be equal to each other or may be different from each other. Similarly, the cross-sectional areas of the plurality of second ventilation holes 512 may be equal to each other or may be different from each other. Furthermore, the areas of the plurality of
また、前述のように、第2スペーサー52は、平面視でシール部材8よりも外側に配置される。よって、第1スペーサー51と第2スペーサー52との間にシール部材8が配置される。また、第2スペーサー52は、平面視で表示領域A10の外縁に沿って延びる枠状をなす。かかる第2スペーサー52が存在することで、第2スペーサー52が存在しない場合に比べ、素子基板2と対向基板4との間の距離の経時的な化を特に生じ難くすることができる。また、第2スペーサー52がシール部材8の外側に配置されることで、外部の水分がシール部材8に侵入するおそれを抑制することができる。このため、シール部材8を介して表示領域A10に水分が侵入するおそれを抑制することができる。よって、当該水分の影響により電気光学装置100に不具合が生じることが抑制される。
Further, as described above, the
第2スペーサー52は、第1スペーサー51と異なり、貫通孔を有さない枠状である。第2スペーサー52に貫通孔が設けられていないことで、シール部材8に水分が侵入するおそれを特に効果的に抑制することができる。なお、第2スペーサー52は、貫通孔を有してもよい。
The
1A-4.第1スペーサー51および第2スペーサー52の製造方法
以下、第1スペーサー51および第2スペーサー52の製造方法と、第1スペーサー51または第2スペーサー52に関連する要素の製造方法を説明する。図5は、無機材料膜501x、遮光膜502xおよび絶縁層50xの形成方法について説明するための断面図である。
1A-4. Method of manufacturing
まず、図5に示すように、共通電極44上に、無機材料膜501xが形成される。共通電極44は、PVD(physical vapor deposition)法等により形成される。無機材料膜501xは、後の工程を経て、無機材料膜501aおよび502bとなる。無機材料膜501xの材料は、例えば、酸化ケイ素または酸窒化ケイ素である。無機材料膜501xは、例えば、プラズマCVD(chemical vapor deposition)法により形成される。
First, as shown in FIG. 5, an
次に、無機材料膜501x上に、遮光膜502xが形成される。遮光膜502xは、後の工程を経て、2個の遮光膜502aおよび502bとなる。遮光膜502xの材料は例えば、窒化チタン等の金属、または窒化ケイ素を含む。遮光膜502xは、例えば、スパッタリング法または蒸着法により形成される。
Next, a
次に、遮光膜502x上に、無機材料を含む絶縁層50xが形成される。絶縁層50xは、後の工程を経て、第1スペーサー51および第2スペーサー52となる。絶縁層50xは、例えばプラズマCVD法によりが形成される。具体的には、例えば、絶縁層50xは、酸化ケイ素、または酸窒化ケイ素であることが好ましく、酸化ケイ素であることがより好ましい。窒化ケイ素および酸窒化ケイ素を含むことで、寸法精度の高い第1スペーサー51および寸法精度の高い第2スペーサー52を容易に製造することができる。
Next, an insulating layer 50x containing an inorganic material is formed on the
図6は、第1スペーサー51および第2スペーサー52の形成方法を説明するための断面図である。次に、図5に示す絶縁層50xをドライエッチング等でパターニングすることにより、図6に示すように第1スペーサー51および第2スペーサー52が形成される。絶縁層50xが酸化ケイ素または酸窒化ケイ素を含む場合、当該ドライエッチングで用いられるエッチングガスとしては、例えば、四フッ化メタン(CF4)および八フッ化シクロブタン(C4F8)等のフルオロカーボン系ガスが挙げられる。また、ドライエッチングを用いることでウェットエッチングを用いる場合に比べ、第1スペーサー51および第2スペーサー52の各寸法精度を高めることができる。また、無機材料膜501xと異なる材料で構成される遮光膜502xが設けられることで、当該ドライエッチングにおいて共通電極44が損傷することを抑制することができる。
FIG. 6 is a cross-sectional view for explaining a method of forming the
かかる方法により、第1スペーサー51および第2スペーサー52を特に簡単かつ確実に製造することができる。また、第1スペーサー51および第2スペーサー52の製造において、共通電極44が損傷することを特に効果的に抑制することができる。
By this method, the
図7は、遮光膜502xの形成方法を説明するための断面図である。次に、図6に示す遮光膜502xの一部を除去することにより、図7に示すように、遮光膜502aおよび502bが形成される。当該除去では、例えばケミカルドライエッチングが用いられる。ケミカルドライエッチングを用いることで、共通電極44に損傷が生じることを抑制することができる。例えば、遮光膜502xが窒化チタンである場合、当該ケミカルドライエッチングでは、四フッ化メタン(CF4)および酸素(O2)を含むエッチングガスが用いられる。
FIG. 7 is a cross-sectional view for explaining a method of forming the
図8は、無機材料膜501aおよび501bの形成方法を説明するための断面図である。次に、図7に示す無機材料膜501xの一部を除去することにより、図8に示すように、501aおよび501bが形成される。当該除去では、例えばウェットエッチングが用いられる。ウェットエッチングを用いることでドライエッチングを用いる場合に比べて共通電極44に損傷が生じることを抑制することができる。当該ウェットエッチングでは、例えばBHF(バッファードフッ酸)、またはDHF(希フッ酸)等のフッ素系のエッチング液が用いられる。
FIG. 8 is a cross-sectional view for explaining a method of forming
また、図示はしないが、第1スペーサー51および第2スペーサー52のそれぞれが形成された後、第1スペーサー51および第2スペーサー52のそれぞれを覆うようにコート層45が形成される。コート層45は、例えばALD(Atomic Layer Deposition)法等により形成される。コート層45の形成では、適宜、蒸着源に対して共通電極44の表面が斜めに配置される。これにより、共通電極44の表面だけでなく、第1スペーサー51および第2スペーサー52の各表面にコート層45を好適に形成することができる。コート層45は、例えばケイ素を含む無機材料で形成される。特に、二酸化ケイ素等の酸化ケイ素で形成されることで、ALD法により、均質で充分に薄いコート層45を形成することができる。
Further, although not shown, after each of the
また、図示はしないが、コート層45が形成された後、コート層45上に、例えばCVD法またはALD法により酸化ケイ素等を含む膜が形成される。そして、当該膜にラビング処理が施されることにより第2配向膜46が形成される。コート層45上に第2配向膜46が形成されることで、コート層45が無い場合に比べ、共通電極44、第1スペーサー51および第2スペーサー52のそれぞれに対する第2配向膜46の密着性を高めることができる。密着性を高めるためには、コート層45と第2配向膜46とは同一の材料を含むことが特に好ましい。なお、第2配向膜46の形成においても、コート層45の形成と同様に、適宜、蒸着源に対して共通電極44の表面が斜めに配置される。
Although not shown, after the
第2配向膜46が形成された後、対向基板4は、例えば公知の技術を適宜用いて形成された素子基板2にシール部材8を介して貼り合わされる。この際、素子基板2、対向基板4およびシール部材8との間に液晶材が供給され、当該液晶材が素子基板2と対向基板4と間で押し広げる。これにより、液晶層9が形成される。このようにして、図1および図2に示す電気光学装置100を製造することができる。
After the
1B.第2実施形態
第2実施形態を説明する。なお、以下の各例示において機能が第1実施形態と同様である要素については、第1実施形態の説明で使用した符号を流用して各々の詳細な説明を適宜に省略する。
1B. Second Embodiment A second embodiment will be described. In each of the following examples, for elements whose functions are similar to those in the first embodiment, the reference numerals used in the description of the first embodiment will be used, and detailed descriptions of each will be omitted as appropriate.
図9は、第2実施形態に係る電気光学装置100Aの一部を示す断面図である。図10は、図9に示す第1スペーサー51、第2スペーサー52および第3スペーサー53を示す平面図である。図10では、便宜上、第3スペーサー53に斜線パターンが付される。電気光学装置100Aは、第3スペーサー53を有することが第1実施形態のおける電気光学装置100と異なる。
FIG. 9 is a cross-sectional view showing a part of an electro-
図9および図10に示す第3スペーサー53は、第2スペーサー52と、配置が異なる以外は同一である。よって、第3スペーサー53は、第1スペーサー51および第2スペーサー52とともに、素子基板2と対向基板4との間の距離を規定する。また、第3スペーサー53と共通電極44との間には、無機材料膜501cおよび遮光膜502cが配置される。無機材料膜501cは、無機材料膜501bと配置が異なる以外同一である。遮光膜502cは、遮光膜502bと配置が異なる以外同一である。
The
図10に示すように、第3スペーサー53は、第2スペーサー52と同様に、平面視で表示領域A10の外縁に沿って延びる。第3スペーサー53の平面視での形状は、第2スペーサー52の平面視での形状と同様に、四角形の枠状である。また、図示の例では、第3スペーサー53の平面視での形状、第2スペーサー52の平面視での形状、第1スペーサー51の平面視での形状、表示領域A10の平面視での外縁の形状は、相似であるが、相似でなくてもよい。
As shown in FIG. 10, like the
第3スペーサー53は、平面視で表示領域A10よりも外側に位置する。第3スペーサー53は、平面視で第1スペーサー51と第2スペーサー52との間に位置し、第1スペーサー51および第2スペーサー52のそれぞれと離間する。また、第3スペーサー53は、平面視で第1スペーサー51とシール部材8との間に位置する。かかる第3スペーサー53が存在することで、第3スペーサー53が存在しない場合に比べ、液晶層9とシール部材8との接触が抑制される。このため、液晶層9とシール部材8とが接触することにより、液晶層9の外周での光学特性の均一性が低下するおそれを抑制することができる。
The
また、第3スペーサー53と第1スペーサー51とは、空間S12を介して配置される。このため、表示領域A10の中央から外縁に向かって液晶材をより効率よく広げることができる。また、空間S12が存在することで、当該気泡がシール部材8に侵入し、この結果、シール特性が低下することが抑制される。
Further, the
第3スペーサー53は、シール部材8と接触する。第3スペーサー53は、第1スペーサー51とともにシール部材8の幅を規定する部材として機能する。
The
以上の第2実施形態の電気光学装置100Aによっても、第1実施形態の電気光学装置100と同様に、表示品質の低下を抑制することができる。
Similarly to the electro-
1C.変形例
以上に例示した実施形態は多様に変形され得る。前述の実施形態に適用され得る具体的な変形の態様を以下に例示する。以下の例示から任意に選択された2以上の態様は、相互に矛盾しない範囲で適宜に併合され得る。
1C. Modifications The embodiments illustrated above can be modified in various ways. Specific modifications that can be applied to the above-described embodiments are illustrated below. Two or more aspects arbitrarily selected from the examples below may be combined as appropriate to the extent that they do not contradict each other.
前述の第1実施形態では、第1スペーサー51は、シール部材8と接触していないが、第1スペーサー51は、シール部材8に接触してもよい。例えば、図11に示す例が挙げられる。図11は、変形例における第1スペーサー51とシール部材8との配置を示す平面図である。図11に示すように、シール部材8は、第1スペーサー51と第2スペーサー52とに接触する。第1スペーサー51および第2スペーサー52は、シール部材8の幅を規定する部材として機能する。なお、第1スペーサー51がシール部材8に接触する場合、シール部材8はギャップ材を含むことが好ましい。ギャップ材を含むことで、表示領域A10の外縁に到達した気泡が、複数の通気孔510を通過し、シール部材8に侵入することを抑制することができる。
In the first embodiment described above, the
前述の第1実施形態では、素子基板2の第2配向膜46との接触面は、平坦面であるが、平坦面でなくてもよい。例えば、図12に示す例が挙げられる。図12は、変形例における第1スペーサー51および第2スペーサー52を示す断面図である。素子基板2は、第1スペーサー51の一部が配置される凹部201と、第2スペーサー52の一部が配置される凹部202と、を有する。凹部201が存在することで、第1スペーサー51のX-Y平面におけるズレを抑制することができる。同様に、凹部202が存在することで、第2スペーサー52のX-Y平面におけるズレを抑制することができる。なお、図示はしないが、素子基板2は、第3スペーサー53の一部が配置される凹部を有してもよい。
In the first embodiment described above, the contact surface of the
前述の各実施形態では、第1スペーサー51は、複数の第1通気孔511と複数の第2通気孔512を有するが、複数の第1通気孔511または複数の第2通気孔512は省略されてもよい。
In each of the embodiments described above, the
前述の各実施形態では、第1スペーサー51は、複数の壁部515を有するが、複数の壁部515は一体であってもよい。つまり、第1スペーサー51は、1個の枠状の部材で構成されてもよい。この場合、例えば、第1スペーサー51は、分断されておらず、凹部で構成される複数の通気孔を有してもよい。当該凹部は、液晶層9からシール部材8に向かって気体を流通させるよう構成される。
In each of the embodiments described above, the
前述の各実施形態では、表示領域A10の外縁が有する各辺a2は、直線であるが、曲線であってもよい。 In each of the embodiments described above, each side a2 of the outer edge of the display area A10 is a straight line, but may be a curved line.
前述の各実施形態では、各第1通気孔511の断面積は、各第2通気孔512の断面積よりも大きいが、小さくてもよい。また、複数の第2通気孔512のうちのいくつかの断面積が、各第1通気孔511の断面積よりも小さく、複数の第2通気孔512のうちの残りが、各第1通気孔511の断面積よりも大きくてもよい。
In each of the embodiments described above, the cross-sectional area of each
前述の各実施形態では、第1スペーサー51に対する複数の通気孔510の占める割合は、複数の壁部515の占める割合よりも小さいが、大きくてもよい。
In each of the embodiments described above, the ratio of the plurality of
前述の各実施形態では、第2スペーサー52が存在するが、第2スペーサー52は省略されてもよい。
In each of the embodiments described above, the
前述の各実施形態では、第1スペーサー51、第2スペーサー52および第3スペーサー53のそれぞれは、対向基板4に配置されるが、素子基板2に配置されてもよい。
In each of the embodiments described above, the
前述の実施形態では、トランジスター23はTFTである場合を例に説明したが、トランジスター23はTFTに限定されず、例えば、MOSFET(metal-oxide-semiconductor field-effect transistor)であってもよい。
In the above embodiment, the
前述の実施形態では、アクティブマトリクス方式の電気光学装置100が例示されるが、これに限定されず、電気光学装置の駆動方式は、例えば、パッシブマトリクス方式等でもよい。
前述の実施形態では、一対の基板の基板面と略直交する方向の縦電界を液晶層9に印加して液晶分子の配向状態を制御する方式の電気光学装置100が例示されるが、これに限定されず、電気光学装置の方式としては、素子基板側に画素電極と共通電極とを配置して、一対の基板の基板面と略平行な方向の横電界(フリンジ電界も含む)を液晶層9に印加して液晶分子の配向状態を制御する方式であってもよい。
Although the electro-
In the embodiment described above, an electro-
2.電子機器
電気光学装置100は、各種電子機器に用いることができる。
2. Electronic Device The electro-
図13は、電子機器の一例であるパーソナルコンピューター2000を示す斜視図である。パーソナルコンピューター2000は、各種の画像を表示する電気光学装置100と、電源スイッチ2001およびキーボード2002が設置される本体部2010と、制御部2003と、を有する。制御部2003は、例えばプロセッサーおよびメモリーを含み、電気光学装置100の動作を制御する。
FIG. 13 is a perspective view showing a
図14は、電子機器の一例であるスマートフォン3000を示す平面図である。スマートフォン3000は、操作ボタン3001と、各種の画像を表示する電気光学装置100と、制御部3002と、を有する。操作ボタン3001の操作に応じて電気光学装置100に表示される画面内容が変更される。制御部3002は、例えばプロセッサーおよびメモリーを含み、電気光学装置100の動作を制御する。
FIG. 14 is a plan view showing a
図15は、電子機器の一例であるプロジェクターを示す模式図である。投射型表示装置4000は、例えば、3板式のプロジェクターである。電気光学装置1rは、赤色の表示色に対応する電気光学装置100であり、電気光学装置1gは、緑の表示色に対応する電気光学装置100であり、電気光学装置1bは、青色の表示色に対応する電気光学装置100である。すなわち、投射型表示装置4000は、赤、緑および青の表示色に各々対応する3個の電気光学装置1r、1g、1bを有する。制御部4005は、例えばプロセッサーおよびメモリーを含み、電気光学装置100の動作を制御する。
FIG. 15 is a schematic diagram showing a projector that is an example of an electronic device. The
照明光学系4001は、光源である照明装置4002からの出射光のうち赤色成分rを電気光学装置1rに供給し、緑色成分gを電気光学装置1gに供給し、青色成分bを電気光学装置1bに供給する。各電気光学装置1r、1g、1bは、照明光学系4001から供給される各単色光を表示画像に応じて変調するライトバルブ等の光変調器として機能する。投射光学系4003は、各電気光学装置1r、1g、1bからの出射光を合成して投射面4004に投射する。
The illumination
以上の電子機器は、前述の電気光学装置100と、制御部2003、3002または4005と、を備える。前述のように電気光学装置100によれば、表示品質の低下が抑制される。このため、パーソナルコンピューター2000、スマートフォン3000または投射型表示装置4000の表示品質を高めることができる。
The above electronic device includes the electro-
なお、本発明の電気光学装置が適用される電子機器としては、例示した機器に限定されず、例えば、PDA(Personal Digital Assistants)、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、車載用の表示器、電子手帳、電子ペーパー、電卓、ワードプロセッサー、ワークステーション、テレビ電話、およびPOS(Point of sale)端末等が挙げられる。さらに、本発明が適用される電子機器としては、プリンター、スキャナー、複写機、ビデオプレーヤー、またはタッチパネルを備えた機器等が挙げられる。 Note that electronic devices to which the electro-optical device of the present invention is applied are not limited to the exemplified devices, but include, for example, PDAs (Personal Digital Assistants), digital still cameras, televisions, video cameras, car navigation devices, and in-vehicle devices. Examples include displays, electronic notebooks, electronic paper, calculators, word processors, workstations, videophones, and POS (Point of Sale) terminals. Further, examples of electronic devices to which the present invention is applied include printers, scanners, copiers, video players, devices equipped with touch panels, and the like.
以上、好適な実施形態に基づいて本発明を説明したが、本発明は前述の実施形態に限定されない。また、本発明の各部の構成は、前述の実施形態の同様の機能を発揮する任意の構成に置換でき、また、任意の構成を付加できる。 Although the present invention has been described above based on the preferred embodiments, the present invention is not limited to the above-described embodiments. Further, the configuration of each part of the present invention can be replaced with any configuration that performs the same function as in the above-described embodiment, or any configuration can be added.
また、前述した説明では、本発明の電気光学装置の一例として液晶装置について説明したが、本発明の電気光学装置はこれに限定されない。例えば、本発明の電気光学装置は、イメージセンサー等にも適用することができる。また、着色された液体と当該液体に分散された白色の粒子とを含むマイクロカプセルを用いた電気泳動表示パネルに対しても前述の実施形態と同様に本発明が適用され得る。 Further, in the above description, a liquid crystal device was described as an example of the electro-optical device of the present invention, but the electro-optical device of the present invention is not limited to this. For example, the electro-optical device of the present invention can be applied to an image sensor, etc. Further, the present invention can also be applied to an electrophoretic display panel using microcapsules containing a colored liquid and white particles dispersed in the liquid, in the same manner as in the above-described embodiments.
2…素子基板、4…対向基板、8…シール部材、9…液晶層、11…走査線駆動回路、12…データ線駆動回路、21…第1基材、22…配線層、23…トランジスター、26…画素電極、26d…ダミー画素電極、29…第1配向膜、41…第2基材、42…絶縁膜、43…見切部、44…共通電極、45…コート層、46…第2配向膜、50x…絶縁層、51…第1スペーサー、52…第2スペーサー、53…第3スペーサー、100…電気光学装置、100A…電気光学装置、240…蓄積容量、244…走査線、245…容量線、246…データ線、501a…無機材料膜、501b…無機材料膜、501c…無機材料膜、501x…無機材料膜、502a…遮光膜、502b…遮光膜、502c…遮光膜、502x…遮光膜、510…通気孔、511…第1通気孔、512…第2通気孔、515…壁部、A10…表示領域、A20…周辺領域、A21…ダミー画素領域、P…画素、S11…空間、S12…空間、a1…角、a2…辺。 2...Element substrate, 4...Counter substrate, 8...Sealing member, 9...Liquid crystal layer, 11...Scanning line drive circuit, 12...Data line drive circuit, 21...First base material, 22...Wiring layer, 23...Transistor, 26... Pixel electrode, 26d... Dummy pixel electrode, 29... First alignment film, 41... Second base material, 42... Insulating film, 43... Parting part, 44... Common electrode, 45... Coating layer, 46... Second orientation Film, 50x...Insulating layer, 51...First spacer, 52...Second spacer, 53...Third spacer, 100...Electro-optical device, 100A...Electro-optical device, 240...Storage capacitor, 244...Scanning line, 245...Capacitor Line, 246...Data line, 501a...Inorganic material film, 501b...Inorganic material film, 501c...Inorganic material film, 501x...Inorganic material film, 502a... Light shielding film, 502b... Light shielding film, 502c... Light shielding film, 502x... Light shielding film , 510... ventilation hole, 511... first ventilation hole, 512... second ventilation hole, 515... wall, A10... display area, A20... peripheral area, A21... dummy pixel area, P... pixel, S11... space, S12 ...space, a1...corner, a2...side.
Claims (9)
前記第1基板と対向する第2基板と、
前記第1基板と前記第2基板との間に配置された電気光学層と、
樹脂材料を含み、前記第1基板と前記第2基板との間に配置され、平面視で前記電気光学層を囲む枠状のシール部材と、
無機材料を含み、前記第1基板と前記第2基板との間の距離を規定する第1スペーサーと、を備え、
前記第1基板は、電極と、前記電極と前記第1スペーサーとの間に配置された第1無機材料膜と、前記第1無機材料膜と前記第1スペーサーとの間に配置された第1遮光膜と、前記平面視で前記シール部材の内側に、前記シール部材と離間して配置された遮光性の見切部と、を有し、
前記第1スペーサーは、前記平面視で前記シール部材と表示領域との間に、前記シール部材と離間して配置され、前記平面視で前記表示領域の外縁に沿うとともに前記見切部と重なる位置に配置されていることを特徴とする電気光学装置。 a first substrate;
a second substrate facing the first substrate;
an electro-optic layer disposed between the first substrate and the second substrate;
a frame-shaped sealing member containing a resin material, disposed between the first substrate and the second substrate, and surrounding the electro-optic layer in plan view;
a first spacer containing an inorganic material and defining a distance between the first substrate and the second substrate,
The first substrate includes an electrode, a first inorganic material film disposed between the electrode and the first spacer, and a first inorganic material film disposed between the first inorganic material film and the first spacer. comprising a light-shielding film and a light-shielding parting portion disposed inside the sealing member in a plan view and spaced apart from the sealing member;
The first spacer is disposed between the seal member and the display area in a plan view, spaced apart from the seal member, and is located along an outer edge of the display area and overlaps with the parting part in the plan view. An electro-optical device characterized in that:
前記複数の通気孔は、前記角に対応して配置される第1通気孔と、前記辺に対応して配置される第2通気孔と、を有する請求項2に記載の電気光学装置。 The outer edge of the display area in plan view has a corner and a side,
3. The electro-optical device according to claim 2 , wherein the plurality of ventilation holes includes a first ventilation hole arranged corresponding to the corner and a second ventilation hole arranged corresponding to the side.
前記第1スペーサーと前記第2スペーサーとの間に前記シール部材が配置される請求項1から5のいずれか1項に記載の電気光学装置。 further comprising a second spacer extending along an outer edge of the display area in plan view,
The electro-optical device according to any one of claims 1 to 5 , wherein the sealing member is arranged between the first spacer and the second spacer.
前記第3スペーサーは、前記第1スペーサーと前記シール部材との間に配置され、
前記第1スペーサーと前記第3スペーサーとは、空間を介して配置される請求項6に記載の電気光学装置。 further comprising a third spacer extending along an outer edge of the display area in plan view,
the third spacer is arranged between the first spacer and the sealing member,
The electro-optical device according to claim 6 , wherein the first spacer and the third spacer are arranged with a space in between.
前記電気光学装置の動作を制御する制御部と、を有することを特徴とする電子機器。 The electro-optical device according to any one of claims 1 to 8 ,
An electronic device comprising: a control section that controls the operation of the electro-optical device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019208552A JP7400382B2 (en) | 2019-11-19 | 2019-11-19 | Electro-optical devices and electronic equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019208552A JP7400382B2 (en) | 2019-11-19 | 2019-11-19 | Electro-optical devices and electronic equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021081573A JP2021081573A (en) | 2021-05-27 |
JP7400382B2 true JP7400382B2 (en) | 2023-12-19 |
Family
ID=75964980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019208552A Active JP7400382B2 (en) | 2019-11-19 | 2019-11-19 | Electro-optical devices and electronic equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7400382B2 (en) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001318384A (en) | 2000-03-03 | 2001-11-16 | Semiconductor Energy Lab Co Ltd | Liquid crystal display device |
CN1410806A (en) | 2001-09-25 | 2003-04-16 | 瀚宇彩晶股份有限公司 | Manufacturing method of ODF liquid crystal surface plate |
JP2003315810A (en) | 2002-02-20 | 2003-11-06 | Hitachi Displays Ltd | Liquid crystal display panel |
US20050073637A1 (en) | 2003-10-01 | 2005-04-07 | Bing-Jei Liao | Liquid crystal display panel |
JP2005309446A (en) | 2004-04-23 | 2005-11-04 | Samsung Electronics Co Ltd | Bonding structure for flat panel display device, method of forming flat panel display device, and flat panel display device |
JP2006178301A (en) | 2004-12-24 | 2006-07-06 | Canon Inc | Liquid crystal display device and method of fabricating the same |
US20130169913A1 (en) | 2012-01-02 | 2013-07-04 | Samsung Electronics Co., Ltd. | Liquid crystal lens panel and method of manufacturing the same |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5831710A (en) * | 1997-02-06 | 1998-11-03 | International Business Machines Corporation | Liquid crystal display |
-
2019
- 2019-11-19 JP JP2019208552A patent/JP7400382B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001318384A (en) | 2000-03-03 | 2001-11-16 | Semiconductor Energy Lab Co Ltd | Liquid crystal display device |
CN1410806A (en) | 2001-09-25 | 2003-04-16 | 瀚宇彩晶股份有限公司 | Manufacturing method of ODF liquid crystal surface plate |
JP2003315810A (en) | 2002-02-20 | 2003-11-06 | Hitachi Displays Ltd | Liquid crystal display panel |
US20050073637A1 (en) | 2003-10-01 | 2005-04-07 | Bing-Jei Liao | Liquid crystal display panel |
JP2005309446A (en) | 2004-04-23 | 2005-11-04 | Samsung Electronics Co Ltd | Bonding structure for flat panel display device, method of forming flat panel display device, and flat panel display device |
JP2006178301A (en) | 2004-12-24 | 2006-07-06 | Canon Inc | Liquid crystal display device and method of fabricating the same |
US20130169913A1 (en) | 2012-01-02 | 2013-07-04 | Samsung Electronics Co., Ltd. | Liquid crystal lens panel and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP2021081573A (en) | 2021-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10042213B2 (en) | Display device including projections opposed to each other in a sealant | |
JP5488136B2 (en) | Electro-optical device, electronic device, and transistor | |
JP5287100B2 (en) | Electro-optical device and electronic apparatus | |
JP7552197B2 (en) | Electro-optical devices and electronic equipment | |
US11604377B2 (en) | Electro-optical device and electronic apparatus | |
JP7400382B2 (en) | Electro-optical devices and electronic equipment | |
JP2021033110A (en) | Electro-optical device manufacturing method, electro-optical device, and electronic apparatus | |
JP7342648B2 (en) | Electro-optical devices and electronic equipment | |
JP7415384B2 (en) | Electro-optical devices and electronic equipment | |
US11474391B2 (en) | Electro-optical device, manufacturing method for electro-optical device, and electronic apparatus | |
JP7342649B2 (en) | Electro-optical device, method for manufacturing electro-optical device, and electronic equipment | |
JP2022139567A (en) | Electro-optical device and electronic apparatus | |
JP6229295B2 (en) | Liquid crystal device, method for manufacturing liquid crystal device, and electronic apparatus | |
JP7302398B2 (en) | electro-optical devices and electronics | |
JP6996534B2 (en) | Manufacturing method of electro-optic equipment | |
US11640085B2 (en) | Liquid crystal device, manufacturing method of liquid crystal device, and electronic apparatus | |
JP2024108326A (en) | Electro-optical device and electronic device | |
JP2024108325A (en) | Electro-optical device and electronic device | |
JP6835115B2 (en) | Optical substrates, electronic devices, and methods for manufacturing optical substrates | |
JP2024064468A (en) | Electro-optic device, manufacturing method for electro-optic device, and electronic apparatus | |
JP2010039209A (en) | Electrooptical device and method for manufacturing the same, and electronic equipment | |
JP2021184028A (en) | Liquid crystal device and electronic apparatus | |
JP2012083959A (en) | Touch panel and image display device | |
JP2021184043A (en) | Electro-optic device and electronic apparatus | |
JP2024104965A (en) | Electro-optical device and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20200811 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210915 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20211102 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230627 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231017 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7400382 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |