JP7395822B2 - 電力変換装置および電力変換装置の制御方法 - Google Patents
電力変換装置および電力変換装置の制御方法 Download PDFInfo
- Publication number
- JP7395822B2 JP7395822B2 JP2018218480A JP2018218480A JP7395822B2 JP 7395822 B2 JP7395822 B2 JP 7395822B2 JP 2018218480 A JP2018218480 A JP 2018218480A JP 2018218480 A JP2018218480 A JP 2018218480A JP 7395822 B2 JP7395822 B2 JP 7395822B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- value
- zero
- voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 16
- 239000003990 capacitor Substances 0.000 claims description 142
- 238000006243 chemical reaction Methods 0.000 claims description 78
- 239000004065 semiconductor Substances 0.000 claims description 22
- 238000010586 diagram Methods 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 4
- 230000016507 interphase Effects 0.000 description 4
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Images
Landscapes
- Control Of Electrical Variables (AREA)
Description
図1~図5を参照して、本実施形態による電力変換装置100の構成について説明する。
電力変換装置100は、図1に示すように、交流電源101と、負荷102との間に接続されている。3相の交流電源101と電力変換装置100との間には、系統インピーダンスのリアクトル成分103が存在する。また、電力変換装置100と負荷102との間には、たとえば、変圧器104が設けられている。負荷102は、たとえば、アーク炉等である。
デルタ結線部11は、交流電源101と負荷102とを接続するU相用の配線101aに接続されている。デルタ結線部12は、交流電源101と負荷102とを接続するV相用の配線101bに接続されている。デルタ結線部13は、交流電源101と負荷102とを接続するW相用の配線101cに接続されている。デルタ結線点10と、デルタ結線部11、デルタ結線部12、および、デルタ結線部13の各々の間には、リアクトル100aが設けられている。配線101aに印加される電源電圧、配線101bに印加される電源電圧、および、配線101cに印加される電源電圧を、それぞれ、VSu、VSv、および、VSwと表記する。また、配線101aと配線101bとの間の線間電圧(電圧差)、配線101bと配線101cとの間の線間電圧、および、配線101cと配線101aとの間の線間電圧を、それぞれ、VSuv、VSvw、および、VSwuと表記する。
VSuv=VSu-VSv・・・(1)
VSvw=VSv-VSw・・・(2)
VSwu=VSw-VSu・・・(3)
Iu=Iuv-Iwu・・・(4)
Iv=Ivw-Iuv・・・(5)
Iw=Iwu-Ivw・・・(6)
Vuv=Vua+Vub+Vuc・・・(7)
Vvw=Vva+Vvb+Vvc・・・(8)
Vwu=Vwa+Vwb+Vwc・・・(9)
制御部20は、図3に示すように、電力制御部21と、相間バランス制御部22と、段間バランス制御部23と、電圧指令値生成部24とを含む。なお、電力制御部21と、相間バランス制御部22と、段間バランス制御部23と、電圧指令値生成部24との機能は、プログラムなどのソフトウェアにより実現することが可能である。なお、段間バランス制御部23は、特許請求の範囲の「調整部」の一例である。
本実施形態では、段間バランス制御部23は、図4および図5に示すように、変換部電流(Iuv、Ivw、Iwu)のうちのいずれかの実効値Ieが、少なくとも零(略零)となった場合(図5(b)参照)に、デルタ結線部11~13において基本周波数以外の周波数を有する零相電流IZHを循環させることにより、実効値Ieを大きくした状態(図5(c)参照)で、デルタ結線部11~13の各相における複数の直流コンデンサ1の電圧(VCuj、VCvj、VCwj)を均一化させる制御を行うように構成されている。ここで、基本周波数以外の周波数とは、たとえば、高調波であり、2倍波または3倍波等である。なお、図5(c)では、高調波の例として2倍波を図示しているが、この例には限られない。また、実効値Ieは、図5に示すように、変換部電流(Iuv、Ivw、Iwu)の最大値Ip(振幅)を√2により除算した値である。また、略零とは、所定の値Itよりも小さい値(絶対値)である。
VBuj *=K×(VCuave-VCuj)×Iuv+VZH *・・・(10)
VBvj *=K×(VCvave-VCvj)×Ivw+VZH *・・・(11)
VBwj *=K×(VCwave-VCwj)×Iwu+VZH *・・・(12)
次に、図6を参照して、本実施形態による電力変換装置100の制御方法について説明する。なお、電力変換装置100の制御処理は、制御部20(段間バランス制御部23)により実行される。
本実施形態では、以下のような効果を得ることができる。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更(変形例)が含まれる。
2 半導体スイッチ群
2a 半導体スイッチ
11、12、13 デルタ結線部(変換部、デルタ結線電力変換部)
11a、11b、11c、12a、12b、12c、13a、13b、13c コンバータセル
20 制御部
23 段間バランス制御部(調整部)
100 電力変換装置
Claims (6)
- コンデンサと、互いに直列接続された複数の半導体スイッチを有する半導体スイッチ群とが、並列接続された複数のコンバータセルが、互いに直列接続されて構成されている3相の変換部が、デルタ結線されて構成されているデルタ結線電力変換部と、
前記3相の変換部の各相に流入する電流である変換部電流のうちのいずれかの実効値が、略零となった場合、または、零よりも大きい値である所定の値以下となった場合に、デルタ結線された前記3相の変換部において基本周波数以外の周波数を有する零相電流を循環させることにより、前記実効値を大きくした状態で、前記3相の変換部の各相における複数の前記コンデンサの電圧を同相内において均一化させる制御を行う調整部を含む、制御部とを備える、電力変換装置。 - 前記調整部は、3相の前記変換部電流のうちのいずれかの前記実効値が、前記所定の値以下となった場合に、前記3相の変換部において前記零相電流を循環させる制御を行い、
前記所定の値は、前記調整部が正常に動作するために必要な最小の値である、請求項1に記載の電力変換装置。 - 前記調整部は、前記3相の前記変換部電流の全ての前記実効値が、前記所定の値よりも大きい場合に、前記3相の変換部において前記零相電流を循環させない制御を行う、請求項1または2に記載の電力変換装置。
- 前記調整部は、3相の前記変換部電流のうちのいずれかの前記実効値が、略零となった場合、または、前記所定の値以下となった場合に、前記3相の変換部の各相における前記複数のコンバータセルの各々の出力電圧に、前記基本周波数以外の周波数を有する零相電圧を重畳することにより、前記3相の変換部において前記零相電流を循環させる制御を行う、請求項1~3のいずれか1項に記載の電力変換装置。
- 前記調整部は、前記3相のうち第1相の3つの前記複数のコンデンサの電圧値の平均値に対する、前記第1相の3つの前記コンデンサのうちの第1コンデンサの前記コンデンサの電圧値の偏差と、前記第1相の前記変換部電流の電流値とを乗算した値に、前記基本周波数以外の周波数を有する零相電圧指令値を加算して得られる第1電圧指令値と、前記第1相の3つの前記コンデンサの電圧値の平均値に対する、前記第1相の前記3つのコンデンサのうちの第2コンデンサの前記コンデンサの電圧値の偏差と、前記第1相の前記変換部電流の電流値とを乗算した値に、前記基本周波数以外の周波数を有する前記零相電圧指令値を加算して得られる第2電圧指令値と、前記第1相の3つの前記コンデンサの電圧値の平均値に対する、前記第1相の前記3つのコンデンサのうちの第3コンデンサの前記コンデンサの電圧値の偏差と、前記第1相の前記変換部電流の電流値とを乗算した値に、前記基本周波数以外の周波数を有する前記零相電圧指令値を加算して得られる第3電圧指令値と、前記3相のうち前記第1相とは異なる第2相の3つの前記複数のコンデンサの電圧値の平均値に対する、前記第2相の3つの前記コンデンサのうちの第4コンデンサの前記コンデンサの電圧値の偏差と、前記第2相の前記変換部電流の電流値とを乗算した値に、前記基本周波数以外の周波数を有する前記零相電圧指令値を加算して得られる第4電圧指令値と、前記第2相の3つのコンデンサの電圧値の平均値に対する、前記第2相の3つの前記コンデンサのうちの第5コンデンサの前記コンデンサの電圧値の偏差と、前記第2相の前記変換部電流の電流値とを乗算した値に、前記基本周波数以外の周波数を有する前記零相電圧指令値を加算して得られる第5電圧指令値と、前記第2相の3つのコンデンサの電圧値の平均値に対する、前記第2相の3つの前記コンデンサのうちの第6コンデンサの前記コンデンサの電圧値の偏差と、前記第2相の前記変換部電流の電流値とを乗算した値に、前記基本周波数以外の周波数を有する前記零相電圧指令値を加算して得られる第6電圧指令値と、前記3相のうち前記第1相および前記第2相とは異なる第3相の3つの前記複数のコンデンサの電圧値の平均値に対する、前記第3相の3つの前記コンデンサのうちの第7コンデンサの前記コンデンサの電圧値の偏差と、前記第3相の前記変換部電流の電流値とを乗算した値に、前記基本周波数以外の周波数を有する前記零相電圧指令値を加算して得られる第7電圧指令値と、前記第3相の3つのコンデンサの電圧値の平均値に対する、前記第3相の3つの前記コンデンサのうちの第8コンデンサの前記コンデンサの電圧値の偏差と、前記第3相の前記変換部電流の電流値とを乗算した値に、前記基本周波数以外の周波数を有する前記零相電圧指令値を加算して得られる第8電圧指令値と、前記第3相の3つのコンデンサの電圧値の平均値に対する、前記第3相の3つの前記コンデンサのうちの第9コンデンサの前記コンデンサの電圧値の偏差と、前記第3相の前記変換部電流の電流値とを乗算した値に、前記基本周波数以外の周波数を有する前記零相電圧指令値を加算して得られる第9電圧指令値と、に基づいて、前記変換部を制御することによって、前記零相電圧を前記3相の変換部の各相における前記複数のコンバータセルの各々の前記出力電圧に重畳させて、前記3相の変換部において前記零相電流を循環させる制御を行う、請求項4に記載の電力変換装置。
- コンデンサと、互いに直列接続された複数の半導体スイッチを有する半導体スイッチ群とが、並列接続された複数のコンバータセルが、互いに直列接続されて構成され、デルタ結線された3相の変換部に流入する電流である変換部電流の実効値を取得し、
3相の前記変換部電流のうちのいずれかの前記実効値が、略零となった場合、または、零よりも大きい値である所定の値以下となった場合に、前記デルタ結線された3相の変換部において基本周波数以外の周波数を有する零相電流を循環させることにより、前記実効値を大きくした状態で、前記3相の変換部の各相における複数の前記コンデンサの電圧を同相内において均一化させる、電力変換装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018218480A JP7395822B2 (ja) | 2018-11-21 | 2018-11-21 | 電力変換装置および電力変換装置の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018218480A JP7395822B2 (ja) | 2018-11-21 | 2018-11-21 | 電力変換装置および電力変換装置の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020086781A JP2020086781A (ja) | 2020-06-04 |
JP7395822B2 true JP7395822B2 (ja) | 2023-12-12 |
Family
ID=70908227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018218480A Active JP7395822B2 (ja) | 2018-11-21 | 2018-11-21 | 電力変換装置および電力変換装置の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7395822B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012099176A1 (ja) | 2011-01-18 | 2012-07-26 | 国立大学法人東京工業大学 | 電力変換器およびその制御方法 |
JP2014233122A (ja) | 2013-05-28 | 2014-12-11 | 株式会社東芝 | 電力変換装置 |
JP2015108967A (ja) | 2013-12-04 | 2015-06-11 | 株式会社東芝 | 電力変換装置 |
JP2017163765A (ja) | 2016-03-11 | 2017-09-14 | 富士電機株式会社 | 電力変換器の制御装置 |
-
2018
- 2018-11-21 JP JP2018218480A patent/JP7395822B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012099176A1 (ja) | 2011-01-18 | 2012-07-26 | 国立大学法人東京工業大学 | 電力変換器およびその制御方法 |
JP2014233122A (ja) | 2013-05-28 | 2014-12-11 | 株式会社東芝 | 電力変換装置 |
JP2015108967A (ja) | 2013-12-04 | 2015-06-11 | 株式会社東芝 | 電力変換装置 |
JP2017163765A (ja) | 2016-03-11 | 2017-09-14 | 富士電機株式会社 | 電力変換器の制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2020086781A (ja) | 2020-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2693627B1 (en) | Apparatus and method for an adaptive level transition of an NPC-inverter within a transformerless uniterruptible power supply | |
Lee et al. | A novel carrier-based PWM method for Vienna rectifier with a variable power factor | |
JP5537235B2 (ja) | 電力変換装置 | |
US7952896B2 (en) | Power conversion architecture with zero common mode voltage | |
WO2011129222A1 (ja) | 電力変換装置 | |
KR102009512B1 (ko) | 3상 인버터의 옵셋 전압 생성 장치 및 방법 | |
Kumar et al. | Balanced submodule operation of modular multilevel converter-based induction motor drive for wide-speed range | |
US9755551B2 (en) | Power conversion device | |
WO2021186524A1 (ja) | 電力変換装置 | |
JP2018129963A (ja) | 電力変換器の制御装置 | |
Jung et al. | DC-link voltage balance control using fourth-phase for 3-phase 3-level NPC PWM converters with common-mode voltage reduction technique | |
Lak et al. | A common-mode voltage elimination method with active neutral point voltage balancing control for three-level T-type inverter | |
Nguyen et al. | Predictive nearest-level control algorithm for modular multilevel converters with reduced harmonic distortion | |
JP7298260B2 (ja) | 電力変換装置および電力変換装置の制御方法 | |
JP7395822B2 (ja) | 電力変換装置および電力変換装置の制御方法 | |
JP5953881B2 (ja) | 3レベル整流器の制御装置 | |
Espinoza et al. | Multi-level three-phase current source inverter based AC drive for high performance applications | |
JP2020014264A (ja) | モジュラー・マルチレベル・カスケード変換器 | |
Rubilar et al. | DC link voltage unbalance control in three-phase UPQCs based on NPC topologies | |
Bhanuchandar et al. | Modulated model predictive current control technique for three phase five level switched capacitor based ANPC grid connected inverter with front end-multilevel boost converter | |
Rao et al. | Three-Phase Four-Leg Four-Wire Topology in High Power Factor Converter addressing the problem of unbalanced source currents | |
Chebabhi et al. | Fuzzy logic controllers for three levels shunt active power filter compensated by three-levels stabilizing Space Vector Modulation to Fixed Switching Frequency and switching lasses under balanced and unbalanced load | |
Busquets-Monge et al. | Closed-loop control design for a three-level three-phase neutral-point-clamped inverter using the optimized nearest-three virtual-space-vector modulation | |
Yalla et al. | Active input current shaping with new MPC structured TP-TL-5L converter with reduced PSD count for renewable energy conversion | |
Suresh et al. | T2FLC based CHBMLI DSTATCOM for power quality Improvement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230516 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231031 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231113 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7395822 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |