JP7395368B2 - 電子機器 - Google Patents

Description

本発明の実施形態は、電子機器に関する。

近年、表示部及び撮像素子を同一面側に備えたスマートフォン等の電子機器が広く実用化されている。このような電子機器では、撮像素子が表示部の外側に設けられており、撮像素子を設置するためのスペースを確保する一方で、表示部の外側の額縁幅を縮小する要望が高まっている。
また、当該撮像素子にて鮮明な写真を撮影可能とすることが要望されている。

特開２０１７－４０９０８号公報

本実施形態は、鮮明な画像を撮影することが可能な電子機器を提供する。

一実施形態に係る電子機器は、撮像装置と、前記撮像装置に重畳する表示部を有する液晶パネルと、を備え、前記液晶パネルは、前記撮像装置と重畳する第１画素と、前記第１画素に設けられた開口部と、前記第１画素に隣接する第２画素と、前記第２画素に隣接する第３画素と、を備え、前記第３画素は、少なくとも第１色、第２色、第３色の着色層を有し、前記第２画素は、前記着色層を有さない、又は透明樹脂層を有する。

また、一実施形態に係る電子機器は、撮像装置と、前記撮像装置に重畳する表示部を有する有機ＥＬパネルと、を備え、前記有機ＥＬパネルは、前記撮像装置と重畳する第１画素と、前記第１画素に設けられた開口部と、前記第１画素に隣接する第２画素と、前記第２画素に隣接する第３画素と、を備え、前記第３画素は、少なくとも第１色、第２色、第３色の着色層を有し、前記第２画素は、透明樹脂層を有する。

図１は、実施形態１の電子機器１００の一構成例を示す分解斜視図である。 図２は、図１に示した電子機器１００の撮像装置１周辺の断面図である。 図３は、図２に示した液晶パネルＰＮＬの一構成例を示す平面図である。 図４は、図３に示した液晶パネルＰＮＬの拡大平面図である。 図５は、図４に示した画素ＰＰＸ、画素ＢＰＸ、画素ＬＰＸ、及び画素ＰＸの拡大平面図である。 図６は、図５に示したＡ－Ｂ線に沿った液晶素子ＬＣＤの断面図である。 図７（Ａ）（Ｂ）は、図５に示したＣ－Ｄ線に沿った液晶素子ＬＣＤの断面図である。 図８は、図５に示したＥ－Ｆ線に沿った液晶素子ＬＣＤの断面図である。 図９は、図５に示したＧ－Ｈ線に沿った液晶素子ＬＣＤの断面図である。 図１０は、開口部ＰＯＰの他の構成例を示す平面図である。 図１１は、副画素ＬＳＰの他の構成例を示す平面図である。 図１２は、画素ＬＰＸの断面図である。 図１３は、画素ＬＰＸ及び画素ＰＸにおいて、印加される電圧に対する輝度の関係性を示す図である。 図１４は、液晶パネルＰＮＬの他の構成例を示す図である。 図１５は、液晶パネルＰＮＬの他の構成例を示す図である。 図１６は、画素ＬＰＸの他の構成例を示す図である。 図１７は、画素レイアウトの他の構成例を示す平面図である。 図１８は、図１７に示した画素ＰＰＸ、画素ＢＰＸ、画素ＬＰＸ、及び副画素ＳＰ１を示す平面図である。 図１９は、本実施形態における画素レイアウトの他の構成例を示す平面図である。 図２０は、実施形態２の電子機器１００の構成を示す斜視図である。 図２１は、表示パネルＤＳＰの回路構成を示す平面図である。 図２２は、表示パネルＤＳＰの回路構成を示す平面図である。 図２３は、図２０に示した表示パネルＤＳＰの表示部ＤＡを示す断面を示す模式図である。 図２４は、有機ＥＬ素子ＯＬＥＤにおけるリセット動作、オフセットキャンセル動作、書き込み動作及び発光動作に関する各種信号の出力例を示すタイミングチャートである。 図２５は、画素レイアウトを示す平面図である。 図２６は、画素レイアウトを示す別の平面図である。 図２７は、画素ＬＰＸの他の構成例を示す断面図である。 図２８は、他の構成例の電圧Ｖｓｉｇを示す図である。 図２９は、表示パネルＤＳＰの他の構成例を示す図である。 図３０は、表示パネルＤＳＰの他の構成例を示す図である。 図３１は、画素ＬＰＸの他の構成例を示す図である。 図３２は、画素ＬＰＸの走査線Ｇ（制御配線ＳＳＧ）に印加される画素制御信号ＳＧの出力例を示すタイミングチャートである。 図３３は本実施形態の画素回路ＰＣの他の構成例を示す図である。

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
以下、図面を参照しながら一実施形態に係る電子機器について詳細に説明する。

本実施形態においては、第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していてもよい。第３方向Ｚの矢印の先端に向かう方向を上又は上方と定義し、第３方向Ｚの矢印の先端に向かう方向とは反対側の方向を下又は下方と定義する。

また、「第１部材の上方の第２部材」及び「第１部材の下方の第２部材」とした場合、第２部材は、第１部材に接していてもよく、又は第１部材から離れて位置していてもよい。後者の場合、第１部材と第２部材との間に、第３の部材が介在していてもよい。一方、「第１部材の上の第２部材」及び「第１部材の下の第２部材」とした場合、第２部材は第１部材に接している。
＜実施形態１＞
図１は、本実施形態の電子機器１００の一構成例を示す分解斜視図である。
電子機器１００は、液晶パネルＰＮＬと、照明装置ＩＬと、撮像装置１と、を備えている。

照明装置ＩＬは、導光板ＬＧ１と、光源ＥＭ１と、ケースＣＳと、を備えている。当該照明装置ＩＬは、例えば、図１において破線で簡略化して示す液晶パネルＰＮＬを照明するものである。

導光板ＬＧ１は、第１方向Ｘ及び第２方向Ｙによって規定されるＸ－Ｙ平面と平行な平板状に形成されている。導光板ＬＧ１は液晶パネルＰＮＬに対向している。導光板ＬＧ１は、側面ＳＡと、側面ＳＡの反対側の側面ＳＢと、開口部ＯＰ１と、を有している。側面ＳＡ及びＳＢはそれぞれ第１方向Ｘに沿って延出している。例えば、側面ＳＡ及びＳＢは、第１方向Ｘ及び第３方向Ｚによって規定されるＸ－Ｚ平面と平行な面である。

開口部ＯＰ１は、導光板ＬＧ１を第３方向Ｚに沿って貫通した貫通孔である。開口部ＯＰ１は、第２方向Ｙにおいて、側面ＳＡ及びＳＢとの間に位置し、側面ＳＡよりも側面ＳＢに近接している。なお、開口部ＯＰ１は、側面ＳＢから側面ＳＡに向かって窪んだ凹部あるいはノッチであってもよい。

複数の光源ＥＭ１は、第１方向Ｘに沿って間隔をおいて並んでいる。光源ＥＭ１の各々は、配線基板Ｆ１に実装され、配線基板Ｆ１と電気的に接続されている。光源ＥＭ１は、例えば、発光ダイオード（ＬＥＤ）であり、白色の照明光を出射する。光源ＥＭ１から出射される照明光は、側面ＳＡから導光板ＬＧ１へ入射し、側面ＳＡから側面ＳＢに向かって進行する。

ケースＣＳは、導光板ＬＧ１及び光源ＥＭ１を収容している。ケースＣＳは、側壁Ｗ１乃至Ｗ４と、底板ＢＰと、開口部ＯＰ２と、突部ＰＰと、を有している。側壁Ｗ１及びＷ２は、第１方向Ｘに沿って延出し、互いに対向している。側壁Ｗ３及びＷ４は、第２方向Ｙに沿って延出し、互いに対向している。

開口部ＯＰ２は、第３方向Ｚにおいて、開口部ＯＰ１に重畳している。突部ＰＰは、第３方向Ｚに沿って底板ＢＰから液晶パネルＰＮＬに向かって突出し、開口部ＯＰ２を囲むように設けられている。

撮像装置１は、第３方向Ｚにおいて、開口部ＯＰ２に重畳するように設けられている。撮像装置１は、配線基板Ｆ２に実装され、配線基板Ｆ２と電気的に接続されている。

液晶パネルＰＮＬは、導光板ＬＧ１に重畳するとともに、開口部ＯＰ１において、撮像装置１に重畳している。

図２は、図１に示した電子機器１００の撮像装置１周辺の断面図である。
なお図２に示す光学系２、カラーフィルタＣＦ、遮光層ＢＭＡ、遮光層ＢＭの位置関係については、ここでは述べず詳細は後述する。

図２に示すように、照明装置ＩＬは、さらに、反射シートＲＳ、拡散シートＳＳ、並びにプリズムシートＰＳ１及びＰＳ２を備えている。

反射シートＲＳ、導光板ＬＧ１、拡散シートＳＳ、プリズムシートＰＳ１、及び、プリズムシートＰＳ２は、第３方向Ｚに沿ってこの順に配置され、ケースＣＳに収容されている。ケースＣＳは、金属製のケースＣＳ１と、樹脂製の台座ＣＳ２とを備えている。台座ＣＳ２は、ケースＣＳ１とともに突部ＰＰを形成している。拡散シートＳＳ、プリズムシートＰＳ１、及びプリズムシートＰＳ２の各々は、開口部ＯＰ１に重畳する貫通孔を有している。反射シートＲＳは、開口部ＯＰ１に重畳する貫通孔を有している。突部ＰＰは、開口部ＯＰ１の内側に位置している。

偏光板ＰＬ１、液晶パネルＰＮＬ、偏光板ＰＬ２、及び、カバーガラスＣＧは、第３方向Ｚに沿ってこの順に配置され、第３方向Ｚに沿って進行する光に対して、光学的なスイッチ機能を備えた液晶素子ＬＣＤを構成している。粘着テープＴＰ１は、照明装置ＩＬと液晶素子ＬＣＤとを接着している。本実施形態において、粘着テープＴＰ１は、偏光板ＰＬ１と突部ＰＰ、及び、偏光板ＰＬ１とプリズムシートＰＳ２とを接着している。

液晶パネルＰＮＬは、基板主面に沿った横電界を利用する表示モード、基板主面の法線に沿った縦電界を利用する表示モード、基板主面に対して斜め方向に傾斜した傾斜電界を利用する表示モード、さらには、上記の横電界、縦電界、及び、傾斜電界を適宜組み合わせて利用する表示モードに対応したいずれの構成を備えていてもよい。ここでの基板主面とは、Ｘ－Ｙ平面に平行な面である。
液晶パネルＰＮＬは、画素を表示する表示部ＤＡと、表示部ＤＡを囲む非表示部ＮＤＡと、を備えている。液晶パネルＰＮＬは、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、液晶層ＬＣと、シールＳＥと、を備えている。シールＳＥは、非表示部ＮＤＡに位置し、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接着するとともに、液晶層ＬＣを封止している。

以下、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の主要部について説明する。第１基板ＳＵＢ１は、絶縁基板１０と、配向膜ＡＬ１と、を備えている。第２基板ＳＵＢ２は、絶縁基板２０と、カラーフィルタＣＦと、遮光層ＢＭＡと、透明層ＯＣと、配向膜ＡＬ２と、を備えている。

絶縁基板１０及び絶縁基板２０は、ガラス基板や可撓性の樹脂基板などの透明基板である。配向膜ＡＬ１及びＡＬ２は、液晶層ＬＣに接している。

カラーフィルタＣＦ、遮光層ＢＭＡ、及び、透明層ＯＣは、第３方向Ｚにおいて絶縁基板２０と液晶層ＬＣとの間に位置している。なお、図示した例では、カラーフィルタＣＦは、第２基板ＳＵＢ２に設けられたが、第１基板ＳＵＢ１に設けられてもよい。
カラーフィルタＣＦの詳細については、ここでは省略するが、カラーフィルタＣＦは、例えば、赤画素に配置される赤カラーフィルタ、緑画素に配置される緑カラーフィルタ、及び、青画素に配置される青カラーフィルタを備えている。また、カラーフィルタＣＦは、白画素に配置される透明樹脂層を備えている場合もある。透明層ＯＣは、カラーフィルタＣＦ及び遮光層ＢＭＡを覆っている。透明層ＯＣは、例えば、透明な有機絶縁層である。

遮光層ＢＭＡは、非表示部ＮＤＡに位置している。表示部ＤＡと非表示部ＮＤＡとの境界Ｌは、例えば、遮光層ＢＭＡの内端（表示部ＤＡ側の端部）によって規定される。シールＳＥは、遮光層ＢＭＡと重畳する位置に設けられている。

配向膜ＡＬ１及びＡＬ２は、表示部ＤＡ及び非表示部ＮＤＡにわたって設けられている。

撮像装置１は、ケースＣＳの開口部ＯＰ２に重畳するように設けられ、突部ＰＰに囲また内側に位置している。撮像装置１は、第３方向Ｚにおいて、カバーガラスＣＧ、偏光板ＰＬ２、液晶パネルＰＮＬ、及び、偏光板ＰＬ１に重畳している。

なお、撮像装置１のうち、一部、或いは、すべては、第３方向Ｚにおいて、液晶パネルＰＮＬの表示部ＤＡと重畳している。つまり、液晶パネルＰＮＬと撮像装置１とを有する電子機器１００において、電子機器１００の使用者からみて、撮像装置１が液晶パネルＰＮＬの奥側に設けられていればよい。

撮像装置１は、例えば、少なくとも一つのレンズを含む光学系２と、イメージセンサ（撮像素子）３と、ケース４と、を備えている。ケース４は、光学系２及びイメージセンサ３を収容している。光学系２は、液晶パネルＰＮＬとイメージセンサ３との間に位置している。イメージセンサ３は、カバーガラスＣＧ、偏光板ＰＬ２、液晶パネルＰＮＬ、及び、偏光板ＰＬ１を介して受光する。

例えば、撮像装置１は、カバーガラスＣＧ、偏光板ＰＬ２、表示部ＤＡ、偏光板ＰＬ１、及び、導光板ＬＧ２を介して透過した可視光（例えば、４００ｎｍ～７００ｎｍの範囲の光）を受光する。偏光板ＰＬ１の吸収軸及び偏光板ＰＬ２の吸収軸が互いに直交している場合、液晶素子ＬＣＤの液晶層ＬＣを透過する光の波長をλとした時、液晶層ＬＣのリタデーションがほぼゼロまたはλに相当する場合、液晶素子ＬＣＤの透過率が最小となる。

このため、撮像装置１で撮影する際には、液晶層ＬＣのリタデーションは、ゼロより大きくλより小さく設定される。リタデーションが約λ／２の場合には、液晶素子ＬＣＤの透過率は最大となる。

偏光板ＰＬ１は、絶縁基板１０に接着されている。偏光板ＰＬ２は、絶縁基板２０に接着されている。偏光板ＰＬ２は、透明接着層ＡＤによって、カバーガラスＣＧに接着されている。偏光板ＰＬ１及びＰＬ２は、必要に応じて位相差板、散乱層、反射防止層などを備えていてもよい。

また、液晶層ＬＣが外部からの電界等の影響を受けないようにするため、偏光板ＰＬ２と絶縁基板２０との間に透明導電膜を設ける場合がある。透明導電膜は、インジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）等の透明な酸化物導電体からなる。赤外線の透過率が問題とならない可視光用のカメラ１と重畳する箇所では、透明導電膜を形成してもよい。

また、偏光板ＰＬ１または偏光板ＰＬ２に、超複屈折フィルムを備えることも可能である。超複屈折フィルムは、直線偏光が入射したときに透過光を非偏光化（自然光化）することが知られており、被写体に偏光を発するものが含まれていても違和感なく撮影が可能となる。

例えば、撮像装置１の被写体に電子機器１００等が映り込んだ場合に、電子機器１００からは直線偏光が出射されているので、偏光板ＰＬ１及び偏光板ＰＬ２と、被写体となっている電子機器１００の偏光板との角度との関係で、撮像装置１に入射する被写体の電子機器１００の明るさが変化し、撮影時に違和感を生ずるおそれがある。しかしながら、偏光板ＰＬ１及び偏光板ＰＬ２に超複屈折フィルムを備えることで、違和感を生じさせる明るさの変化を抑えることが可能である。

図３は、図２に示した液晶パネルＰＮＬの一構成例を示す平面図である。図３において、液晶層ＬＣ及びシールＳＥは、異なる斜線で示している。撮像装置１の光学系２の外形を破線で示している。

図３に示すように、表示部ＤＡは、ノッチを含まない略四角形の領域であるが、４つの角が丸みを有していてもよく、四角形以外の多角形や円形であってもよい。表示部ＤＡは、シールＳＥで囲まれた内側に位置している。

液晶パネルＰＮＬは、第１方向Ｘに沿って延出した一対の短辺Ｅ１１及びＥ１２と、第２方向Ｙに沿って延出した一対の長辺Ｅ１３及びＥ１４と、を有している。液晶パネルＰＮＬは、表示部ＤＡにおいて、第１方向Ｘ及び第２方向Ｙにマトリクス状に配列された複数の画素ＰＸを備えている。表示部ＤＡにおける各画素ＰＸは、同一の回路構成を有している。

図３において拡大して示すように、各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣ等を備えている。スイッチング素子ＳＷは、例えばトランジスタ、より具体的には薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。走査線Ｇには、スイッチング素子ＳＷを制御するための制御信号が供給される。

信号線Ｓには、制御信号とは異なる信号として、映像信号が供給される。画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続されている。液晶層ＬＣは、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって駆動されている。容量ＣＰは、例えば、共通電極ＣＥと同電位の電極、及び、画素電極ＰＥと同電位の電極の間に形成される。

配線基板５は、第１基板ＳＵＢ１の延出部Ｅｘに実装され、電気的に接続されている。ＩＣチップ６は、配線基板５に実装され、配線基板５に電気的に接続されている。なお、ＩＣチップ６は、延出部Ｅｘに実装され、延出部Ｅｘに電気的に接続されていてもよい。ＩＣチップ６は、例えば、画像表示に必要な信号を出力するディスプレイドライバなどを内蔵している。配線基板５は、折り曲げ可能なフレキシブルプリント回路基板である。

第１基板ＳＵＢ１において、金属配線Ｍは、ＩＣチップ６に電気的に接続されている。金属配線Ｍは、表示部ＤＡと短辺Ｅ１１との間、表示部ＤＡと長辺Ｅ１４との間、及び、表示部ＤＡと短辺Ｅ１２との間に延出し、光学系２に重畳している。図示した例では、シールＳＥは金属配線Ｍに重畳している。

図４は、図３に示した液晶パネルＰＮＬの拡大平面図である。図４に示すように、表示部ＤＡは、光学系２に重畳する領域Ａ１を有している。

画素ＰＸは、副画素ＳＰ１乃至ＳＰ３を備えている。いずれの画素ＰＸにおいても、副画素ＳＰ１、副画素ＳＰ２、及び、副画素ＳＰ３は、同様に配列されている。第１方向Ｘにおいて、副画素ＳＰ１、副画素ＳＰ２、及び、副画素ＳＰ３は、この順に繰り返し並んでいる。

上記カラーフィルタＣＦは、着色層ＣＦＲ，ＣＦＧ，ＣＦＢを備えている。副画素ＳＰ１は、第１色の着色層ＣＦＲを備えている。副画素ＳＰ２は、第２色の着色層ＣＦＧを備えている。副画素ＳＰ３は、第３色の着色層ＣＦＢを備えている。第１色の着色層ＣＦＲ、第２色の着色層ＣＦＧ、第３色の着色層ＣＦＢは互いに異なる色である。

本実施形態においては、第１色は赤色（Ｒ）であり、第２色は緑色（Ｇ）であり、第３色は青色（Ｂ）でる。但し、第１色、第２色、及び、第３色に関しては、例示的に示したものであり、種々変形可能である。第１色、第２色、第３色のうちの何れかの色が赤色であり、別の色が緑色であり、残りの色が青色であればよい。また、一部の第３色が、例えば、白色（Ｗ）であってもよい。

画素ＰＰＸは、開口部ＯＰ１に対向しており、光学系２の中心ＯＸに重畳している。画素ＰＰＸは、着色層無しに構成されている。なお、カラーフィルタＣＦが透明樹脂層を有している場合、画素ＰＰＸは、透明樹脂層（着色層ＣＦＷとする）を備えていてもよい。

遮光層ＢＭは、画素ＰＰＸの一部に重畳している。図４において、画素ＰＰＸ以外の画素ＰＸと重畳する遮光層ＢＭの図示を省略している。遮光層ＢＭは、図２に示した非表示部ＮＤＡの遮光層ＢＭＡと一体的に形成されている。遮光層ＢＭは、開口部ＰＯＰを有している。図示した例では、開口部ＰＯＰの中心は光学系２の中心ＯＸに重畳している。平面視において、開口部ＰＯＰと光学系２とは、同心円である。開口部ＰＯＰは円形に形成されている。開口部ＰＯＰは真円に形成されることが望ましい。

なお、画素ＰＰＸは、表示に用いられないこともあり得るため、厳密には画素という呼称は正しくないが、本明細書では表示に寄与する画素と並んで、同じ透明導電膜を有する電極や、透明導電膜を有してなくても画素と同じ遮光層ＢＭに形成された開口を含めて画素と呼ぶ。

本実施形態において、第１方向Ｘにおける長さを幅とすると、画素ＰＰＸの幅は画素ＰＸの幅と略同等である。開口部ＰＯＰの直径と画素ＰＰＸの幅とは略同等である。図４においては、光学系２の直径は、開口部ＰＯＰの直径の略５倍に相当する。一例として、光学系２の直径は約３０００μｍ、開口部ＰＯＰの直径は約６００μｍである。

画素ＰＰＸに隣接して、遮光用の画素ＢＰＸが設けられている。ただし画素ＰＰＸに隣接する画素ＬＰＸの数は上記に限定されない。あるいは、画素ＰＰＸと隣接する方向の反対側に、画素ＢＰＸを隣接してさらなる画素ＢＰＸを設けてもよい。すなわち画素ＢＰＸは、複数行及び複数列配置してもよい。

画素ＢＰＸは、副画素ＢＳＰ１乃至ＢＳＰ３を備えている。画素ＰＸと同様に、いずれの画素ＢＰＸにおいても、副画素ＢＳＰ１、副画素ＢＳＰ２、及び、副画素ＢＳＰ３は、同様に配列されている。

副画素ＢＳＰ１乃至ＢＳＰ３は、遮光層ＢＭが構成されている。これにより、副画素ＢＳＰでは光学系２からの光が遮光される。

画素ＢＰＸに隣接して、照明用の画素ＬＰＸが設けられている。画素ＢＰＸに隣接する画素ＬＰＸの数は上記に限定されず、例えば第１方向Ｘ及び第２方向Ｙそれぞれに１個ずつ、すなわち４個の画素ＬＰＸを設けてもよい。あるいは、画素ＢＰＸと隣接していない側にさらなる画素ＬＰＸを設けてもよい。すなわち画素ＬＰＸは、複数行及び複数列配置してもよい。

画素ＬＰＸは、副画素ＬＳＰ１乃至ＬＳＰ３を備えている。画素ＰＸと同様に、いずれの画素ＬＰＸにおいても、副画素ＬＳＰ１、副画素ＬＳＰ２、及び、副画素ＬＳＰ３は、同様に配列されている。

副画素ＬＳＰ１乃至ＬＳＰ３は、着色層無しに構成されている。あるいは、副画素ＬＳＰ１乃至ＬＳＰ３は、カラーフィルタＣＦの代わりに透明樹脂層（着色層ＣＦＷ）を有していてもよい。いずれの場合でも、副画素ＬＳＰを通る光は白色光となる。

本実施形態では開口部ＰＯＰを有する画素ＰＰＸの周辺に、着色層無し又は透明樹脂層を有する画素ＬＰＸを設けている。開口部ＰＯＰの周辺からは、画素ＬＰＸから被写体に対して白色の照明光が照射される。これにより撮像装置１で撮像される被写体の照度が高くなり、撮像装置１にて鮮明な写真を撮影することが可能となる。

図５は、図４に示した画素ＰＰＸ、画素ＢＰＸ、画素ＬＰＸ、及び画素ＰＸの拡大平面図である。
図５に示すように、第２方向Ｙに対して時計回りに鋭角に交差する方向を方向Ｄ１と定義し、第２方向Ｙに対して反時計回りに鋭角に交差する方向を方向Ｄ２と定義する。なお、第２方向Ｙと方向Ｄ１とのなす角度θ１は、第２方向Ｙと方向Ｄ２とのなす角度θ２と実質的に同一である。

走査線Ｇ１乃至Ｇ４それぞれ第１方向Ｘに延出し、第２方向Ｙに間隔を置いて並んでいる。信号線Ｓ１乃至Ｓ４は、それぞれ第２方向Ｙに延出し、第１方向Ｘに間隔を置いて並んでいる。走査線Ｇ及び信号線Ｓは、それぞれ、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などの金属材料や、これらの金属材料を組み合わせた合金などによって形成されている。

走査線Ｇ及び信号線Ｓは、それぞれ、単層構造であってもよいし、多層構造であってもよい、なお、走査線Ｇ及び信号線Ｓは、必ずしも直線的に延出していなくてもよく、それらの一部が屈曲していてもよい。例えば、信号線Ｓは、その一部が屈曲していたとしても、第２方向Ｙに延出しているものとする。

画素ＰＸは、走査線Ｇ４と走査線Ｇ５との間、及び、信号線Ｓ１と信号線Ｓ４との間に位置している。各副画素ＳＰにおいて、半導体層ＳＣは走査線Ｇと２回交差し、スイッチング素子ＳＷはダブルゲート構造のＴＦＴ（薄膜トランジスタ）で構成されている。なお、スイッチング素子ＳＷは、半導体層ＳＣが走査線Ｇと１回交差しているシングルゲート構造のＴＦＴで構成されていてもよい。半導体層ＳＣは、接続位置Ｐ１で信号線Ｓに接続され、接続位置Ｐ２で画素電極ＰＥに接続されている。接続位置Ｐ２においては、中継電極が画素電極ＰＥと半導体層ＳＣとの間に介在するが、図５においては中継電極の図示を省略している。

画素電極ＰＥは、複数の線状電極ＢＲと、隣り合う線状電極ＢＲの間のスリットＳＬとを有している。図示した例では、線状電極ＢＲは、方向Ｄ１に沿って延出している。画素電極ＰＥは２本の線状電極ＢＲと１つのスリットＳＬとを有しているが、線状電極ＢＲ及びスリットＳＬの数はこの例に限らない。

各副画素ＳＰは、半導体層ＳＣが接続された信号線Ｓ及び走査線Ｇによって制御される。例えば、副画素ＳＰ１は走査線Ｇ５及び信号線Ｓ３によって制御され、副画素ＳＰ２は走査線Ｇ５及び信号線Ｓ２によって制御され、副画素ＳＰ３は走査線Ｇ５及び信号線Ｓ１によって制御されている。

画素ＬＰＸは、走査線Ｇ３と走査線Ｇ４との間、及び、信号線Ｓ１と信号線Ｓ４との間に位置している。図５における各副画素ＬＳＰの構成は、上記副画素ＳＰの構成と同様である。ただし各副画素ＬＳＰでは、副画素ＬＳＰ１は走査線Ｇ４及び信号線Ｓ３によって制御され、副画素ＬＳＰ２は走査線Ｇ４及び信号線Ｓ２によって制御され、副画素ＬＳＰ３は走査線Ｇ４及び信号線Ｓ１によって制御される。また各副画素ＬＳＰの線状電極ＢＲ及びスリットＳＬは、方向Ｄ２に沿って延出している。

画素ＢＰＸは、走査線Ｇ２と走査線Ｇ３との間、及び、信号線Ｓ１と信号線Ｓ４との間に位置している。図５における各副画素ＢＳＰの構成は、上記副画素ＢＳＰの構成と同様である。ただし各副画素ＢＳＰでは、副画素ＢＳＰ１は走査線Ｇ３及び信号線Ｓ３によって制御され、副画素ＬＳＰ２は走査線Ｇ３及び信号線Ｓ２によって制御され、副画素ＬＳＰ３は走査線Ｇ３及び信号線Ｓ１によって制御される。
なお図４に示すように画素ＢＰＸは遮光層ＢＭに覆われているため、画素ＢＰＸからの光は遮光され、表示には寄与しない。換言すると画素ＢＰＸは走査線及び信号線から信号が入力されても黒を表示する。
画素ＢＰＸは、信号を入力せず常にオフ状態で黒を表示してもよいし、オン状態であってもよい。また半導体層ＳＣを設けない、すなわちスイッチング素子ＳＷを設けず、走査線Ｇ及び信号線Ｓで制御しなくてもよい。スイッチング素子ＳＷを設けない場合でも、画素ＢＰＸは遮光層ＢＭにより黒を表示する。

画素ＰＰＸは、走査線Ｇ１と走査線Ｇ２との間、信号線Ｓ１と信号線Ｓ４との間に位置している。画素ＰＰＸは、画素電極ＰＰＥを備えている。画素電極ＰＰＥは、複数の線状電極ＰＢＲと、スリットＰＳＬとを有している。図示した例では、線状電極ＰＢＲは、方向Ｄ２に沿って延出している。画素電極ＰＰＥは６本の線状電極ＰＢＲと５つのスリットＰＳＬとを有しているが、線状電極ＰＢＲ及びスリットＰＳＬの数はこの例に限らない。

信号線Ｓ２は、平面視において、画素電極ＰＰＥと走査線Ｇ１との間、画素電極ＰＰＥと信号線Ｓ１との間、及び、画素電極ＰＰＥと走査線Ｇ２との間に延出している。信号線Ｓ３は、平面視において、画素電極ＰＰＥと走査線Ｇ１との間、画素電極ＰＰＥと信号線Ｓ４との間、及び、画素電極ＰＰＥと走査線Ｇ２との間に延出している。信号線Ｓ２及びＳ３は、開口部ＰＯＰを迂回して延出している。本実施形態において、信号線Ｓ２及びＳ３は、平面視において、画素電極ＰＰＥから離間している。

金属配線Ｍは、信号線Ｓ１に重畳し、信号線Ｓ１に沿って延出している。金属配線Ｍは、平面視において信号線Ｓ２と交差し、コンタクトホールＰＣＨを介して画素電極ＰＰＥと接続している。画素電極ＰＰＥは、走査線Ｇ及び信号線Ｓと接続していない。画素ＰＰＸは、金属配線Ｍによって制御されている。

遮光層ＢＭは、走査線Ｇ１乃至Ｇ４、信号線Ｓ１乃至Ｓ４、各副画素ＬＳＰ及び各副画素ＳＰの半導体層ＳＣに重畳している。遮光層ＢＭは、副画素ＬＳＰ１に位置する開口部ＬＯＰ１、副画素ＬＳＰ２に位置する開口部ＬＯＰ２、副画素ＬＳＰ３に位置するＬＯＰ３、並びに、副画素ＳＰ１に位置する開口部ＯＰＲ、副画素ＳＰ２に位置する開口部ＯＰＧ、副画素ＳＰ３に位置する開口部ＯＰＢを有している。
遮光層ＢＭは、副画素ＢＳＰ１乃至副画素ＢＳＰ３を覆っている。
また、遮光層ＢＭの開口部ＰＯＰは、画素電極ＰＰＥに重畳している。

開口部ＯＰＲに図４に示した第１色の着色層ＣＦＲが重畳し、開口部ＯＰＧに第２色の着色層ＣＦＧが重畳し、開口部ＯＰＢは、第３色の着色層ＣＦＢが重畳している。
一方、開口部ＬＯＰ１、開口部ＬＯＰ２、開口部ＬＯＰ３には、上述のように着色層（カラーフィルタＣＦ）は設けられない。あるいは、開口部ＬＯＰ１、開口部ＬＯＰ２、開口部ＬＯＰ３には、透明樹脂層（着色層ＣＦＷ）が設けられる。

図６は、図５に示したＡ－Ｂ線に沿った液晶素子ＬＣＤの断面図である。ここでは、偏光板ＰＬ１と偏光板ＰＬ２との間に、横電界を利用する表示モードに対応した液晶パネルＰＮＬを備えた液晶素子ＬＣＤについて説明する。

図６に示すように、第１基板ＳＵＢ１は、絶縁基板１０と配向膜ＡＬ１との間に、絶縁層１１乃至１５、信号線Ｓ１及びＳ２、共通電極ＣＥ、金属配線Ｍ、及び、画素電極ＰＰＥを備えている。絶縁層１１は、絶縁基板１０の上に位置している。絶縁層１２は、絶縁層１１の上に位置している。なお、図５に示した走査線Ｇ、半導体層ＳＣは、例えば、絶縁基板１０と絶縁層１１との間、または、絶縁層１１と絶縁層１２との間に位置している。信号線Ｓ１及びＳ２は、絶縁層１２の上に位置し、絶縁層１３によって覆われている。

金属配線Ｍは、絶縁層１３の上に位置し、絶縁層１４によって覆われている。共通電極ＣＥは、絶縁層１４の上に位置し、絶縁層１５によって覆われている。画素電極ＰＰＥは絶縁層１５の上に位置し、配向膜ＡＬ１によって覆われている。コンタクトホールＰＣＨは、絶縁層１４及び１５を貫通している。画素電極ＰＰＥは、絶縁層１５を介して、共通電極ＣＥと対向している。共通電極ＣＥ及び画素電極ＰＰＥは、ＩＴＯやＩＺＯなどの透明な導電材料によって形成された透明電極である。

第２基板ＳＵＢ２において、遮光層ＢＭは、金属配線Ｍの直上、及び、画素電極ＰＰＥの直上に位置している。カラーフィルタＣＦは、信号線Ｓ１の直上に位置している。

画素ＰＰＸにおいて遮光層ＢＭは透明層ＯＣに接している。画素ＢＰＸにおいて、遮光層ＢＭは透明層ＯＣに接している。画素ＬＰＸにおいて遮光層ＢＭは透明層ＯＣに接し、あるいはカラーフィルタＣＦの位置に配置される透明樹脂層に接している。画素ＰＸにおいて遮光層ＢＭはカラーフィルタＣＦに接している。絶縁基板２０は、開口部ＰＯＰにおいて、透明層ＯＣと接している。なお画素ＰＰＸ、画素ＢＰＸ、画素ＬＰＸ、画素ＰＸの断面構造の詳細については後述する。

駆動部ＤＲ１は、金属配線Ｍに対して電圧を印加して、液晶素子ＬＣＤの画素ＰＰＸにおける透過率を制御する。液晶素子ＬＣＤの透過率は、液晶層ＬＣに印加される電圧の大きさに応じて制御される。なお駆動部ＤＲ１はＩＣチップ６と電気的に接続されている。

例えば、画素ＰＰＸにおいて、金属配線Ｍを介して液晶層ＬＣに電圧が印加されていないオフ状態では、液晶層ＬＣに含まれる液晶分子ＬＭは、配向膜ＡＬ１及びＡＬ２の間で所定の方向に初期配向している。すなわち、画素ＰＰＸは最小透過率となり、黒を表示する。つまり、液晶素子ＬＣＤは、画素ＰＰＸにおいて、遮光機能を発揮する。

一方、液晶層ＬＣに金属配線Ｍを介して電圧が印加されたオン状態では、液晶分子ＬＭは、画素電極ＰＰＥと共通電極ＣＥとの間に形成された電界により初期配向方向とは異なる方向に配向し、その配向方向は電界によって制御される。液晶素子ＬＣＤは、オン状態の画素ＰＰＸにおいて、最大透過率の場合に、白を表示する、あるいは、透明状態となる。つまり、液晶素子ＬＣＤは、画素ＰＰＸにおいて、透光機能を発揮する。

図７（Ａ）及び（Ｂ）、図８、並びに図９は、それぞれ図５に示した画素ＬＰＸ、画素ＰＸ及び画素ＢＰＸを含む液晶素子ＬＣＤの断面図である。図７（Ａ）及び（Ｂ）は、図５に示したＣ－Ｄ線に沿った液晶素子ＬＣＤの断面図である。図８は、図５に示したＥ－Ｆ線に沿った液晶素子ＬＣＤの断面図である。図９は、図５に示したＧ－Ｈ線に沿った液晶素子ＬＣＤの断面図である。ここでは、絶縁層１２乃至１４、及び、信号線Ｓの図示を省略している。

図７（Ａ）及び（Ｂ）に示すように、第１基板ＳＵＢ１において、画素電極ＰＥは絶縁層１５の上に位置し、配向膜ＡＬ１によって覆われている。画素電極ＰＥは、ＩＴＯやＩＺＯなどの透明な導電材料によって形成された透明電極である。

図７（Ａ）に示すように、画素ＬＰＸでは、第２基板ＳＵＢ２において、画素電極ＰＥに対向する位置には、着色層は配置されていない。図７（Ｂ）に示すように、第２基板ＳＵＢ２において、画素電極ＰＥに対向して、着色層の代わりに透明樹脂層である着色層ＣＦＷが設けられている。

液晶素子ＬＣＤを駆動する駆動部ＤＲ２は、例えば、図３に示した走査線Ｇと電気的に接続された走査線駆動回路、及び、信号線Ｓと電気的に接続された信号線駆動回路を含んでいる。駆動部ＤＲ２は、表示部ＤＡの各画素ＬＰＸに対して、照射光を照射するための必要な信号を出力し、液晶素子ＬＣＤの透過率を制御する。なお駆動部ＤＲ２はＩＣチップ６と電気的に接続されている。

液晶層ＬＣに電圧が印加されていないオフ状態では、図１に示した光源ＥＭ１から画素ＬＰＸに導光された光は、偏光板ＰＬ１及び偏光板ＰＬ２によって吸収される。このため、液晶素子ＬＣＤは、オフ状態の画素ＬＰＸにおいて、照射光は照射されない。

一方、液晶層ＬＣに電圧が印加されたオン状態では、画素ＬＰＸに導光された光の一部は、偏光板ＰＬ１及びＰＬ２を透過する。このため、液晶素子ＬＣＤは、オン状態の画素ＬＰＸにおいて、白色の照射光が照射される。
図８に示すように、画素ＰＸでは、第２基板ＳＵＢ２において、第２色の着色層ＣＦＧが、画素電極ＰＥに対向して設けられている。第１色の着色層ＣＦＲ及び第３色の着色層ＣＦＢも、それぞれ図示しない他の画素電極ＰＥと対向している。

駆動部ＤＲ２は、表示部ＤＡの各画素ＰＸに対して、画像表示に必要な信号を出力し、液晶素子ＬＣＤの透過率を制御する。液晶層ＬＣに電圧が印加されていないオフ状態では、図１に示した光源ＥＭ１から画素ＰＸに導光された光は、偏光板ＰＬ１及び偏光板ＰＬ２によって吸収される。このため、液晶素子ＬＣＤは、オフ状態の画素ＰＸにおいて、黒を表示する。
一方、液晶層ＬＣに電圧が印加されたオン状態では、画素ＰＸに導光された光の一部は、偏光板ＰＬ１及びＰＬ２を透過する。このため、液晶素子ＬＣＤは、オン状態の画素ＰＸにおいて、カラーフィルタＣＦに応じた色を表示する。
上記の例は、オフ状態で黒を表示する所謂ノーマリーブラックモードに相当するが、オン状態で黒を表示する（オフ状態で白を表示する）ノーマリーホワイトモードが適用されてもよい。

図９に示すように、画素ＢＰＸでは、第２基板ＳＵＢ２において、画素電極ＰＥに対向する位置には、遮光層ＢＭが配置されている。このように画素ＢＰＸは遮光層ＢＭで覆われているので、常に黒表示である。

なお遮光用の画素ＢＰＸは、上述のようにどんな信号が入力されても黒を表示する。すなわち、画素ＢＰＸに画素ＰＸと同じ信号を入力した場合においても黒を表示する。よって、画素ＢＰＸを独立に制御せず、画素ＰＸと同じ信号で画素ＢＰＸを制御してもよい。

このような液晶素子ＬＣＤは、画素ＰＰＸにおいて透光し、光学系２に重畳するその他の画素ＢＰＸ並びに画素ＰＸにおいて遮光することにより、カメラ１に入射する光量を調整するピンホールとして機能することができる。開口部ＰＯＰの直径に応じて、光学系２における収差の影響を低減することができ、鮮鋭度を向上することができ、さらには、焦点深度を大きくすることができる。カメラ１と被写体の距離が数ｃｍの場合にカメラ１の解像力が向上し、被写体と至近距離における鮮明な写真を撮影することができる。

被写体とカメラ１が近接した撮影の一例として、指紋認証のために指紋を撮影することができる。さらに、赤外線カメラも併設して、静脈の撮影を行うようにしてもよい。

上述した電子機器は、開口部ＰＯＰを有する画素ＰＰＸの周辺に、着色層無し又は透明樹脂層を有する画素ＬＰＸを有する。開口部の周辺から被写体に対して、画素ＬＰＸを介して白色の照射光が照射される。これにより撮像装置１で撮像される被写体の照度を高くすることができ、撮像装置１にて鮮明な写真を撮影することが可能となる。

＜構成例１＞
次に本実施形態の他の構成例について説明する。
図１０は、本実施形態における開口部ＰＯＰの他の構成例を示す平面図である。図１０に示した構成例では、図４に示した構成例と比較して、複数の開口部ＰＯＰ２を備えるという点で異なっている。

平面視において、図１０に示す画素ＰＰＸは、開口部ＰＯＰとして、画素ＰＰＸ内で均等に配置された複数の開口部ＰＯＰ２を有している。１つの開口部ＰＯＰ２は円形に形成されている。開口部ＰＯＰ２は真円に形成されることが望ましい。開口部ＰＯＰ２の直径は、図４に示す開口部ＰＯＰの直径より小さい。
また開口部ＰＯＰ２は、必ずしも光学系２の中心ＯＸに重畳していなくてもよいが、中心ＯＸに対して、点対称の位置に配置されることが好ましい。

複数の開口部ＰＯＰ２を設けることにより、撮像装置１の受光面に入射する光の光量が増大し、より鮮明な写真を撮影することが可能となる。

本構成例においても、上記実施形態と同様の効果が得られる。

＜構成例２＞
図１１は、本実施形態における副画素ＬＳＰの他の構成例を示す平面図である。図１１に示した構成例では、図５に示した構成例と比較して、画素ＬＰＸの副画素ＬＳＰが、画素ＰＸの副画素ＳＰより大きいという点で異なっている。

図１１に示す画素ＬＰＸは、１つの副画素ＬＳＰを有している。画素ＬＰＸは、走査線Ｇ３と走査線Ｇ４との間、及び、信号線Ｓ１と信号線Ｓ４との間に位置している。画素ＬＰＸ（副画素ＬＳＰ）は、走査線Ｇ４及び信号線Ｓ３によって制御される。

図１１に示す画素ＬＰＸは、５本の線状電極ＢＲと４つのスリットＳＬとを有しているが、線状電極ＢＲ及びスリットＳＬの数はこの例に限らない。

図１１に示す画素ＬＰＸ（副画素ＬＳＰ）は、画素ＰＸの副画素ＳＰと比較して、例えば第１方向Ｘにおける幅が約２．５倍であり、開口部ＬＯＰの大きさも開口部ＯＰと比較して約２．５倍となる。

図１１に示す画素ＬＰＸでは、第１方向Ｘにおける長さが長い例について説明したが、第２方向Ｙおける長さを長くしてもよい。さらに第１方向Ｘ及び第２方向Ｙの両方における長さを長くしてもよい。

また本構成例では、画素ＬＰＸから被写体に照射される照射光が単色光であってもよい。図１２に画素ＬＰＸの断面図を示す。

図１２に示す画素ＬＰＸは、カラーフィルタＣＦとして単色、例えば青色の着色層ＣＦＢを有する。この場合画素ＬＰＸから被写体に照射される照射光は青色光となる。ただし、着色層の色は青色に限定されず、撮像装置１の感度に応じて、その他の色、例えば赤色や緑色等を選択すればよい。

本構成例においても、上記実施形態と同様の効果が得られる。

＜構成例３＞
図１３は、本実施形態における画素ＬＰＸ及び画素ＰＸにおいて、印加される電圧に対する輝度の関係性を示す図である。図１３に示した構成例では、図３で示した構成例と比較して、画素ＬＰＸに印加される電圧が画素ＰＸに印加される電圧より大きいという点で異なっている。

本構成例において、画素ＬＰＸに印加される電圧及び画素ＰＸに印加される電圧とは、それぞれ画素ＬＰＸの信号線Ｓ及び画素ＰＸの信号線Ｓに印加される電圧Ｖｓｉｇ、つまり画像信号である。また、画素ＰＸは、電圧Ｖｓｉｇが電圧Ｖ０の時にオフ状態（輝度Ｌ０）、すなわち黒を表示し、電圧Ｖｓｉｇが最大電圧である電圧Ｖ１の時最大透過率に対する輝度Ｌ１、すなわち白を表示する。換言すると、本構成例の液晶素子ＬＣＤは、所謂ノーマリーブラックモードで駆動する。

一方、画素ＬＰＸに、画素ＰＸに印加される電圧Ｖ１より大きい電圧Ｖ２を印加することにより、画素ＰＸの輝度Ｌ１よりも高い輝度Ｌ２を得ることが可能となる。これにより、撮像装置１で撮像される被写体の照度をより高くすることができる。

もし画素ＰＸに電圧Ｖ２を印加しても、表示可能な階調を超えてしまう。しかしながら、画素ＬＰＸは照明用であり表示には寄与しないので、最大表示階調を超える電圧Ｖ２を印加することが可能である。これにより、より明るい照明光を得ることが可能である。

本構成例においても、上記実施形態と同様の効果が得られる。

＜構成例４＞
図１４は、本実施形態の液晶パネルＰＮＬの他の構成例を示す図である。図１４に示した構成例では、図３で示した構成例と比較して、被写体撮影期間に光源ＥＭ１の照射光の輝度を上げ、かつ、画素ＰＸに印加される電圧を画素ＬＰＸより小さくするという点で異なっている。

図１４（Ａ）及び（Ｂ）は、それぞれ被写体非撮影期間（表示のみ）及び被写体撮影期間の液晶パネルＰＮＬの構成を示す。図１４（Ａ）に示すように、光源ＥＭ１から輝度Ｌｉ１の照射光が液晶パネルＰＮＬの導光板ＬＧ１に入射する。画素ＰＸは、駆動部ＤＲ２から信号線Ｓを介して印加される電圧Ｖ３に応じて、入射光を変調し輝度Ｌ３の光を出射することにより画像表示を行う。

図１４（Ａ）において、画素ＬＰＸには駆動部ＤＲ２から電圧は印加されず、オフ状態である。

図１４（Ｂ）に示すように、光源ＥＭ１から輝度Ｌｉ２の照射光が液晶パネルＰＮＬの導光板ＬＧ１に入射する。このとき輝度Ｌｉ２は非撮影期間の輝度Ｌｉ１より大きい。

駆動部ＤＲ２は、信号線Ｓを介して、画素ＰＸに電圧Ｖ４、及び画素ＬＰＸに電圧Ｖ５を印加する。このとき電圧Ｖ４は電圧Ｖ３より小さい。また電圧Ｖ５は、非撮影期間に画素ＰＸに印加される電圧Ｖ３と等しい。画素ＰＸは、電圧Ｖ４に応じて入射光を変調し、輝度Ｌ４の光を出射することにより画像表示を行う。画素ＬＰＸは、電圧Ｖ５（＝電圧Ｖ３）に応じて入射光を変調し、輝度Ｌ５の光を出射する。電圧Ｖ４は電圧Ｖ５より小さいため、輝度Ｌ４は輝度Ｌ５より小さくなる。換言すると、撮影期間に画素ＬＰＸを介して被写体に照射される照射光は、画素ＰＸより表示される画像の輝度より大きくなる。

しかしながら、非撮影期間と撮影期間に表示される画像の輝度が変化することは好ましくない。そのため、画素ＰＸにおける被写体非撮影期間の輝度Ｌ３と被写体撮影期間の輝度Ｌ４が等しくなるように、駆動部ＤＲ２は電圧Ｖ４の大きさを決定する。

なお本構成例では、被写体非撮影期間に画素ＬＰＸをオフ状態にする例について述べたが、これに限定されない。非撮影期間であっても、画素ＰＸと同様に電圧Ｖ３を印加してオン状態としてもよい。

例えば、画素ＬＰＸとして着色層（カラーフィルタＣＦ）を有する画素である場合、画素ＰＸと同様に画素ＬＰＸを用いて画像を表示することが可能である。

本構成例においても、上記実施形態と同様の効果が得られる。

＜構成例５＞
図１５は、本実施形態の液晶パネルＰＮＬの他の構成例を示す図である。図１５に示す構成例では、図１３及び図１４に示した構成例と比較して、液晶パネルＰＮＬが被写体の近接又は接触を検出するセンサを有し、被写体が近接又は接触した場合のみ画素ＬＰＸの輝度を上げるという点で異なっている。

図１５は、被写体の近接又は接触を検出するセンサＳＥＮを有する液晶パネルＰＮＬの構成を示す。センサＳＥＮは、例えば静電容量方式タッチセンサ、光学式タッチセンサ、又は電磁誘導方式タッチセンサである。センサＳＥＮは、液晶パネルＰＮＬの内部に設けられていてもよいし、液晶パネルＰＮＬの外側に配置され、画素ＰＸ、画素ＬＰＸ、及び画素ＰＰＸに重畳するセンサであってもよい。

センサＳＥＮが、被写体ＦＮＧの被写体の近接又は接触を検出すると、上述のように駆動部ＤＲ２は、画素ＬＰＸの輝度が画素ＰＸの輝度より大きくなるように、電圧Ｖｓｉｇを印加する。

センサＳＥＮが、被写体ＦＮＧの被写体の近接又は接触を検出しない場合においては、画素ＬＰＸは図１４（Ａ）と同様に駆動される。すなわち駆動部ＤＲ２は、画素ＬＰＸに電圧は印加せずオフ状態とする。あるいは、駆動部ＤＲ２は、画素ＬＰＸに画素ＰＸと同様の電圧を印加して、通常の表示を行う。

センサＳＥＮを設けることにより、被写体ＦＮＧの被写体の近接又は接触時のみ、画素ＬＰＸから高輝度の照明光を出射することができる。つまり被写体ＦＮＧの近接又は接触しない状態での画像表示において、画素ＬＰＸから高輝度の照明光が出射されない。これにより液晶パネルＰＮＬの視認性がより向上する。

なお本構成例にでは、撮像装置１に代えて、光電変換素子等の受光素子を設けてもよい。受光素子を設けた場合であっても、画素ＬＰＸの輝度が大きくなるので、受光素子の感度が上昇する。

＜構成例６＞
図１６は、本実施形態の画素ＬＰＸの他の構成例を示す図である。図１６に示す構成例では、図５に示した構成例と比較して、複数の画素ＬＰＸを同一信号線及び同一走査線で駆動するという点で異なっている。

図１６に示す信号線Ｓは、円形状の信号線ＳＬ１と線状の信号線ＳＬ２を有している。信号線ＳＬ１は、平面視において開口部ＰＯＰと同心円状に配置されている。図１６に示す走査線Ｇは、円形状の走査線ＧＬ１と線状の走査線ＧＬ２を有している。走査線ＧＬ１は、平面視において開口部ＰＯＰと同心円状に配置されている。すなわち走査線ＧＬ１と信号線ＳＬ１は同心円状に配置される。走査線ＧＬ１及びＧＬ２、並びに、信号線ＳＬ１及びＧＬ２は、それぞれ他の走査線Ｇ及び他の信号線Ｓに接続されておらず、駆動部ＤＲ２により独立に駆動される。

複数の画素ＬＰＸのそれぞれは、開口部ＰＯＰと同心円状に配置されている。信号線ＳＬ１及び走査線ＧＬ１は、複数の画素ＬＰＸと電気的に接続されている。これにより当該複数の画素ＬＰＸを同時に駆動することが可能である。

なお図１６に示す走査線Ｇ及び信号線Ｓ、並びに、複数の画素ＬＰＸは円形状に配置されているが、形状はこれに限定されず、例えば四角形状に配置してもよい。
また開口部ＰＯＰと同心円状に配置された複数の画素ＬＰＸに隣接して、画素ＰＰＸとは反対側にさらなる複数の画素ＬＰＸを配置してもよい。さらに配置された画素ＬＰＸは、信号線ＳＬ１及び走査線ＧＬ１とは別の信号線Ｓ及び走査線Ｇにより駆動される。換言すると、複数の画素ＬＰＸは、開口部ＰＯＰに対して同心円状に、二重あるいはそれ以上配置してもよい。

本構成例においても、上記実施形態と同様の効果が得られる。

＜構成例７＞
図１７は、本実施形態における画素レイアウトの他の構成例を示す平面図である。
図１７に示す構成例は、透明樹脂層である着色層ＣＦＷを有する副画素ＳＰ４を有している点で、図４に示す構成例と異なっている。

図１７に示す構成例では、第１方向Ｘにおいて、副画素ＳＰ１及びＳＰ４が繰り返し並べられ、他方で副画素ＳＰ２及び副画素ＳＰ３が繰り返し並べられている。第２方向Ｙにおいて、副画素ＳＰ１及びＳＰ２が繰り返し並べられ、他方で副画素ＳＰ３及びＳＰ４が繰り返し並べられている。そして、同一種類の副画素が第１方向Ｘ及び第２方向Ｙに連続して並ぶことがないように、副画素ＳＰ１乃至ＳＰ４は、配列されている。

図１７に示す構成例において、画素ＰＰＸが位置する画素ＰＸにおいて、画素ＰＸは、副画素ＳＰ４無しに形成されている。画素ＰＰＸは、画素ＰＸのうち、本来、副画素ＳＰ４が配置される領域を専有している。換言すると、画素ＰＰＸは副画素ＳＰ１つ分の領域を占有している。

画素ＰＰＸに隣接して、遮光用の画素ＢＰＸが設けられている。なお本構成例において、画素ＢＰＸは副画素ＳＰ１つ分の領域を占有しているので、画素ＢＰＸを副画素ＢＳＰとも称する。画素ＢＰＸには、上述と同様遮光層ＢＭによって覆われている。

なお画素ＢＰＸは、画素ＰＰＸと隣接する方向の反対側に、画素ＢＰＸと隣接してさらなる画素ＢＰＸを設けてもよい。すなわち画素ＢＰＸ（副画素ＢＳＰ）は、複数行及び複数列配置してもよい。

画素ＢＰＸに隣接して、照明用の画素ＬＰＸが設けられている。なお本構成例において、画素ＬＰＸは副画素ＳＰ１つ分の領域を占有しているので、画素ＬＰＸを副画素ＬＳＰとも称する。画素ＬＰＸには、上述と同様カラーフィルタＣＦが設けられない、あるいは透明樹脂層（着色層ＣＦＷ）が設けられている。

なお画素ＬＰＸは、画素ＢＰＸと隣接する方向の反対側に、画素ＬＰＸを隣接してさらなる画素ＬＰＸを設けてもよい。すなわち画素ＬＰＸ（副画素ＬＳＰ）は、複数行及び複数列配置してもよい。

図１８は、図１７に示した画素ＰＰＸ、画素ＢＰＸ、画素ＬＰＸ、及び副画素ＳＰ１を示す平面図である。
図１７に示すように、画素ＢＰＸの画素電極ＰＥは信号線Ｓ２と信号線Ｓ３との間、画素ＬＰＸの画素電極ＰＥは信号線Ｓ３と信号線Ｓ４との間、副画素ＳＰ１の画素電極ＰＥは信号線Ｓ４と信号線Ｓ５との間に位置している。画素ＢＰＸ、画素ＬＰＸ、及び副画素ＳＰ１の画素電極ＰＥは、走査線Ｇ１と走査線Ｇ２との間に位置している。画素電極ＰＰＥは信号線Ｓ１と信号線Ｓ２との間、及び、走査線Ｇ１と走査線Ｇ２との間に位置している。

図示した例では、画素電極ＰＥ１は４本の線状電極ＢＲと３つのスリットＳＬを有し、画素電極ＰＰＥは４本の線状電極ＰＢＲと３つのスリットＰＳＬを有している。

本構成例においても、上記実施形態と同様の効果が得られる。

＜構成例８＞
図１９は、本実施形態における画素レイアウトの他の構成例を示す平面図である。
図１９に示す構成例は、照明用の画素ＬＰＸを有さないという点で、図１７に示す構成例と異なっている。

図１９に示すように、画素ＰＰＸに隣接して画素ＰＸ（副画素ＳＰ）が設けられている。本構成例において、画素ＰＰＸの周辺の副画素ＳＰから出射する光により、撮像装置１で撮像される被写体の照度をより高くすることができる。

また本構成例において、画素ＰＰＸ及び画素ＰＸとの間に、遮光用の画素ＢＰＸ（副画素ＢＳＰ）を設けてもよい。

本構成例においても、上記実施形態と同様の効果が得られる。

＜実施形態２＞
図２０は、本実施形態の電子機器１００の構成を示す斜視図である。本実施形態においては、表示装置が有機エレクトロルミネッセンス（ＥＬ：Electro-Luminescence）表示装
置である場合について説明する。

電子機器１００は、撮像装置１と、表示パネルＤＳＰと、配線基板ＰＢ１と、配線基板ＰＢ２と、支持部材ＳＵＳと、を備えている。表示パネルＤＳＰは、平板状の第１基板ＳＵＢ１と、第１基板ＳＵＢ１に対向配置された平板状の偏光板ＰＯＬと、を備えている。本実施形態において、表示パネルＤＳＰは、有機ＥＬパネルである。

表示パネルＤＳＰは、画像を表示する表示部ＤＡと、表示部ＤＡを囲む非表示部ＮＤＡと、を備えている。表示パネルＤＳＰは、表示部ＤＡにおいて、画素ＰＰＸ及び複数の画素ＰＸを備えている。複数の画素ＰＸは、第１方向Ｘ及び第２方向Ｙに並べられ、マトリクス状に設けられている。画素ＰＰＸは、図１と同様、撮像装置１の光学系２の中心ＯＸに重畳している。

第１基板ＳＵＢ１は、偏光板ＰＯＬと重なる領域よりも外側に位置したパッド領域ＭＴを有している。

配線基板ＰＢ１は、非表示部ＮＤＡにおいて、パッド領域ＭＴの上方に実装されている。図示した例では、配線基板ＰＢ１の第１方向Ｘに平行な側縁の長さは、第１基板ＳＵＢ１及び偏光板ＰＯＬの第１方向Ｘに平行な側縁の長さに比べて小さいが、同等であってもよい。表示パネルＤＳＰ及び配線基板ＰＢ１は、互いに電気的に接続されている。配線基板ＰＢ２は、配線基板ＰＢ１の下方に配置されている。配線基板ＰＢ１及び配線基板ＰＢ２は、例えば可撓性を有するフレキシブル基板である。なお図２０では２つの配線基板ＰＢ１及びＰＢ２を示したが、配線基板は１つだけであってもよい。

図２０に示される電子機器１００は、筐体に収容される際に折り曲げられる領域である折り曲げ領域ＢＡを有している。

支持部材ＳＵＳは、表示パネルＤＳＰの下方に位置し第１基板ＳＵＢ１に貼り付けられている。なお、支持部材ＳＵＳは、第３方向Ｚに折り曲げ領域ＢＡと重なる位置には配置されていない。なお電子機器１００を折り曲げる必要がない場合は、折り曲げ領域ＢＡ及び支持部材ＳＵＳを設けなくてもよい。

また配線基板ＰＢ１及びＰＢ２は、硬質材料によって形成されたリジッド部及びフレキシブル部を備えたリジッドフレキシブル基板であってもよい。また２つの配線基板ＰＢ１及びＰＢ２を設けず、１つの配線基板を設けてもよい。

図２１は、表示パネルＤＳＰの回路構成を示す平面図である。
図２１に示すように、表示パネルＤＳＰは、第１絶縁基板１１０と、第１絶縁基板１１０の上に配置された複数の有機ＥＬ素子ＯＬＥＤ、各種の配線、ゲートドライバＧＤ１，ＧＤ２、及び選択回路ＳＤと、を有している。

複数の有機ＥＬ素子ＯＬＥＤは、表示部ＤＡにてマトリクス状に配列されている。本実施形態において、有機ＥＬ素子ＯＬＥＤは、第１色を呈する有機ＥＬ素子ＯＬＥＤ１、第２色を呈する有機ＥＬ素子ＯＬＥＤ２、及び第３色を呈する有機ＥＬ素子ＯＬＥＤ３、第４色を呈する有機ＥＬ素子ＯＬＥＤ４を含んでいる。ここでは、第１色は赤色であり、第２色は緑色であり、第３色は青色であり、第４色は白色である。

有機ＥＬ素子ＯＬＥＤは、発光素子と、有機発光層に駆動電流を供給し有機発光層を駆動するための画素回路と、を含んでいる。上記画素回路は、後述する駆動トランジスタ及び各種のスイッチング素子などを含んでいる。

上記各種の配線は、表示部ＤＡにて延在し、非表示部ＮＤＡに引き出されている。図２１には、各種の配線の一部として、複数本の制御配線ＳＳＧと、複数本の画像信号線ＶＬと、を例示している。ゲートドライバＧＤ１，ＧＤ２、及び選択回路ＳＤは、非表示部ＮＤＡに位置している。表示部ＤＡにおいて、制御配線ＳＳＧ及び画像信号線ＶＬは、有機ＥＬ素子ＯＬＥＤに電気的に接続されている。制御配線ＳＳＧは、非表示部ＮＤＡにてゲートドライバＧＤ１，ＧＤ２に電気的に接続されている。画像信号線ＶＬは、非表示部ＮＤＡにて選択回路ＳＤに電気的に接続されている。
ゲートドライバＧＤ１，ＧＤ２、及び選択回路ＳＤには、パネルドライバＰＤＶから各種の信号や電圧が与えられる。

次に、図２２を参照して、表示パネルＤＳＰの回路構成について説明する。上記した複数の有機ＥＬ素子ＯＬＥＤは、同様に構成されている。そこで、図２２においては、複数の有機ＥＬ素子ＯＬＥＤのうちの１つの有機ＥＬ素子ＯＬＥＤを代表して説明する。

図２２に示すように、有機ＥＬ素子ＯＬＥＤは、発光素子ＥＬＭと、発光素子ＥＬＭに駆動電流を供給する画素回路ＰＣと、を有している。画素回路ＰＣは、後述する画素電極ＰＥに電気的に接続されている。画素回路ＰＣは、複数の素子として、駆動トランジスタＤＲＴ、画素トランジスタＳＳＴ、出力トランジスタＢＣＴ、保持容量Ｃｓ及び補助容量Ｃａｄを含んでいる。なお出力トランジスタＢＣＴは、後述するように複数の有機ＥＬ素子ＯＬＥＤで共有してもよい。

図２２に示す出力トランジスタＢＣＴは、有機ＥＬ素子ＯＬＥＤに対して１つ配置されている。ゲートドライバＧＤ１は、リセットトランジスタＲＳＴを含んでいる。図２２において、各トランジスタは、ＮｃｈＴＦＴである。また、図２２に示す素子容量Ｃｌｅｄは、発光素子ＥＬＭの内部容量であり、陽極と陰極との間の容量である。

なお、リセットトランジスタＲＳＴ、画素トランジスタＳＳＴ、及び出力トランジスタＢＣＴは、それぞれトランジスタで構成されていなくともよい。リセットトランジスタＲＳＴ、画素トランジスタＳＳＴ、及び出力トランジスタＢＣＴは、それぞれ、リセットスイッチ、画素スイッチ、及び出力スイッチとして機能するものであればよい。

以下の説明においては、トランジスタのソース電極及びドレイン電極の一方を第１電極、他方を第２電極とする。また、容量素子の一方の電極を第１電極、他方の電極を第２電極とする。

駆動トランジスタＤＲＴ、画素電極ＰＥ、及び発光素子ＥＬＭは、第１電源線ＶＤＤＬと第２電源線ＶＳＳＬとの間で直列に接続されている。第１電源線ＶＤＤＬは定電位に保持され、第２電源線ＶＳＳＬは第１電源線ＶＤＤＬの電位と異なる定電位に保持されている。本実施形態において、第１電源線ＶＤＤＬの電位ＰＶＤＤは、第２電源線ＶＳＳＬの電位ＰＶＳＳより高い。

駆動トランジスタＤＲＴの第１電極は、発光素子ＥＬＭの陽極、保持容量Ｃｓ、及び補助容量Ｃａｄに電気的に接続されている。駆動トランジスタＤＲＴは、発光素子ＥＬＭへの電流値を制御するように構成されている。駆動トランジスタＤＲＴの第２電極は、出力トランジスタＢＣＴの第１電極に電気的に接続されている。

画素トランジスタＳＳＴの第１電極は、駆動トランジスタＤＲＴのゲート電極、及び保持容量Ｃｓの第２電極に電気的に接続されている。画素トランジスタＳＳＴの第２電極は、画像信号線ＶＬに電気的に接続されている。

出力トランジスタＢＣＴの第２電極は、第１電源線ＶＤＤＬに電気的に接続されている。また、発光素子の陰極は、第２電源線ＶＳＳＬに電気的に接続されている。

リセットトランジスタＲＳＴはゲートドライバＧＤ１に設けられ、当該リセットトランジスタＲＳＴの第１電極は、リセット配線ＳＶに電気的に接続されている。当該リセットトランジスタＲＳＴの第２電極は、リセット電源線ＲＬに電気的に接続されている。

画像信号線ＶＬには、画像信号である電圧Ｖｓｉｇが供給され、リセット電源線ＲＬはリセット電源電位Ｖｒｓｔに設定される。なお、電圧Ｖｓｉｇは、有機ＥＬ素子ＯＬＥＤに書き込まれる信号である。

出力トランジスタＢＣＴのゲート電極は、制御配線ＳＢＧに電気的に接続されている。この制御配線ＳＢＧには、出力制御信号ＢＧが供給される。
画素トランジスタＳＳＴのゲート電極は、制御配線ＳＳＧに電気的に接続されている。この制御配線ＳＳＧには、画素制御信号ＳＧが供給される。
リセットトランジスタＲＳＴのゲート電極は、制御配線ＳＲＧに電気的に接続されている。この制御配線ＳＲＧには、リセット制御信号ＲＧが供給される。

図２２においては、上記の全てのトランジスタがＮｃｈＴＦＴであるものとして説明したが、例えば駆動トランジスタＤＲＴ以外のトランジスタはＰｃｈＴＦＴであってもよく、ＮｃｈＴＦＴ及びＰｃｈＴＦＴが混在していてもよい。
また、駆動トランジスタＤＲＴがＰｃｈＴＦＴであってもよい。その場合、本実施形態
とは逆向きに、発光素子ＥＬＭに電流が流れるように構成されていればよい。何れの場合においても、補助容量Ｃａｄは、発光素子ＥＬＭの電極のうち駆動トランジスタＤＲＴ側の第１電極に結合されていればよい。

なお、図２２において説明した回路構成は一例であり、他の構成であっても構わない。例えば図２２において説明した回路構成のうちの一部が省略されていてもよいし、他の構成が追加されても構わない。

図２３は、図２０に示した表示パネルＤＳＰの表示部ＤＡを示す断面を示す模式図である。
図２３に示すように、第１基板ＳＵＢ１は、第１絶縁基板１１０、トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３、トランジスタＴｒ４、光反射層ＲＦＬ、有機ＥＬ素子ＯＬＥＤ１、有機ＥＬ素子ＯＬＥＤ２、有機ＥＬ素子ＯＬＥＤ３、有機ＥＬ素子ＯＬＥＤ４、封止層ＳＬＩ、支持部材ＳＵＳなどを備えている。

第１絶縁基板１１０は、有機絶縁材料を用いて形成され、例えば、ポリイミドを用いて形成される。このため、第１絶縁基板１１０を、有機絶縁基板（樹脂基板）と称した方が適当な場合があり得る。又は、第１絶縁基板１１０を、絶縁層、有機絶縁層、又は樹脂層と称した方が適当な場合があり得る。第１絶縁基板１１０は、第１面１１０Ａと、第１面１１０Ａとは反対側の第２面１１０Ｂとを有している。第１絶縁基板１１０は、第１絶縁膜１１１によって覆われている。

トランジスタＴｒ１，Ｔｒ２，Ｔｒ３は、第１絶縁膜１１１の上方に形成されている。図示した例では、トランジスタＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４は、トップゲート型の薄膜トランジスタで構成されているが、ボトムゲート型の薄膜トランジスタで構成されていてもよい。なお図２２において、トランジスタＴｒ１乃至Ｔｒ４は、図２１の駆動トランジスタＤＲＴに相当する。
トランジスタＴｒ１、Ｔｒ２、Ｔｒ３，Ｔｒ４は、同一構成であるため、以下、トランジスタＴｒ１に注目してその構造をより詳細に説明する。トランジスタＴｒ１は、第１絶縁膜１１１の上に形成された半導体層ＳＣを備えている。半導体層ＳＣは、第２絶縁膜１１２によって覆われている。また、第２絶縁膜１１２は、第１絶縁膜１１１の上にも配置されている。

トランジスタＴｒ１のゲート電極ＷＧは、第２絶縁膜１１２の上に形成され、半導体層ＳＣの直上に位置している。ゲート電極ＷＧは、第３絶縁膜１１３によって覆われている。また、第３絶縁膜１１３は、第２絶縁膜１１２の上にも配置されている。
このような第１絶縁膜１１１、第２絶縁膜１１２、及び、第３絶縁膜１１３は、例えば、シリコン酸化物やシリコン窒化物等の無機系材料によって形成されている。

トランジスタＴｒ１のソース電極ＷＳ及びドレイン電極ＷＤは、第３絶縁膜１１３の上に形成されている。ソース電極ＷＳ及びドレイン電極ＷＤは、それぞれ第２絶縁膜１１２及び第３絶縁膜１１３を貫通するコンタクトホールを通して半導体層ＳＣと電気的に接続されている。トランジスタＴｒ１は、第４絶縁膜１１４によって覆われている。第４絶縁膜１１４は、第３絶縁膜１１３の上にも配置されている。このような第４絶縁膜１１４は、例えば、透明な樹脂等の有機系材料によって形成されている。

光反射層ＲＦＬは、第４絶縁膜１１４の上に配置されている。光反射層ＲＦＬは、アルミニウムや銀等の光反射率の高い金属材料で形成される。なお、光反射層ＲＦＬの表面（つまり、偏光板ＰＯＬ側の面）は、平坦面であってもよいし、光散乱性を付与するための凹凸面であってもよい。

有機ＥＬ層ＯＬ１乃至ＯＬ４は、第４絶縁膜１１４の上に形成されている。図示した例では、有機ＥＬ層ＯＬ１はトランジスタＴｒ１と電気的に接続され、有機ＥＬ層ＯＬ２はトランジスタＴｒ２と電気的に接続され、有機ＥＬ層ＯＬ３はトランジスタＴｒ３と電気的に接続され、有機ＥＬ層ＯＬ１はトランジスタＴｒ４と電気的に接続されている。有機ＥＬ層ＯＬ１有機ＥＬ層ＯＬ１乃至ＯＬ４は、何れも偏光板ＰＯＬの側に向かって光を放射するいわゆるトップエミッションタイプとして構成されている。
なお図２３では、有機ＥＬ層ＯＬ１及びトランジスタＴｒ１を合わせて有機ＥＬ素子ＯＬＥＤ１、有機ＥＬ層ＯＬ２及びトランジスタＴｒ２を合わせて有機ＥＬ素子ＯＬＥＤ２、有機ＥＬ層ＯＬ３及びトランジスタＴｒ３を合わせて有機ＥＬ素子ＯＬＥＤ３、有機ＥＬ層ＯＬ４及びトランジスタＴｒ４を合わせて有機ＥＬ素子ＯＬＥＤ４とする。また有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ４を特に区別する必要がない場合は、単に有機ＥＬ素子ＯＬＥＤと呼ぶ。

有機ＥＬ層ＯＬ１乃至ＯＬ４の有機発光層ＯＲＧは、白色光を放射する。放射された光は、有機ＥＬ層ＯＬ１乃至ＯＬ４上に設けられたカラーフィルタＣＦを通り、偏光板ＰＯＬの側に向かって光を放射する。

カラーフィルタＣＦは、第１色の着色層ＣＦＲ、第２色の着色層ＣＦＧ、第３色の着色層ＣＦＢ、第４色の着色層ＣＦＷを有している。本実施形態においては、第１色は赤色（Ｒ）であり、第２色は緑色（Ｇ）であり、第３色は青色（Ｂ）、第４色は白色（Ｗ）である。

有機ＥＬ層ＯＬ１乃至ＯＬ４から放射された白色光は、着色層ＣＦＲ、着色層ＣＦＧ、着色層ＣＦＢ、透明樹脂層である着色層ＣＦＷを通り、それぞれ赤色光、緑色光、青色光、白色光として上方に出射される。

撮像装置１に対向する画素ＰＰＸ及び照明用の画素ＬＰＸは、透明樹脂層である着色層ＣＦＷを有する構成、すなわち有機ＥＬ素子ＯＬＥＤ４と同様の構成を有している。

有機ＥＬ層ＯＬ１は、光反射層ＲＦＬの上に形成された画素電極ＰＥ１を備えている。画素電極ＰＥ１は、トランジスタＴｒ１のドレイン電極ＷＤとコンタクトし、トランジスタＴｒ１と電気的に接続されている。同様に、有機ＥＬ層ＯＬ２はトランジスタＴｒ２と電気的に接続された画素電極ＰＥ２を備え、有機ＥＬ層ＯＬ３はトランジスタＴｒ３と電気的に接続された画素電極ＰＥ３を備え、有機ＥＬ層ＯＬ４はトランジスタＴｒ４と電気的に接続された画素電極ＰＥ４を備えている。画素電極ＰＥ１，ＰＥ２，ＰＥ３，ＰＥ４は、例えば、ＩＴＯやＩＺＯ等の透明な導電材料によって形成されている。

第４絶縁膜１１４及び画素電極ＰＥの上には、隔壁絶縁層ＢＫが設けられている。隔壁絶縁層ＢＫには、画素電極ＰＥに対応した位置に開口部が設けられているか、或いは、画素電極ＰＥが形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層ＢＫは、画素電極ＰＥに対応した位置に開口部を有している。

有機ＥＬ層ＯＬ１乃至ＯＬ４は、さらに、有機発光層ＯＲＧ及び共通電極ＣＥを備えている。画素電極ＰＥ及び共通電極ＣＥのうち、一方が陽極であり、他方が陰極である。有機発光層ＯＲＧは、画素電極ＰＥ１乃至ＰＥ４上にそれぞれ位置している。また有機発光層ＯＲＧは、隣り合う隔壁絶縁層ＢＫとの間に位置している。上述のように有機発光層ＯＲＧは、白色光を発光する有機発光層である。
上述の発光素子ＥＬＭは、画素電極ＰＰＥ、有機発光層ＯＲＧ，及び共通電極ＣＥに相当する。

共通電極ＣＥは、有機発光層ＯＲＧ及び隔壁絶縁層ＢＫの上に位置している。共通電極ＣＥは、例えば、ＩＴＯやＩＺＯ等の透明な導電材料によって形成されている。図示した例では、有機ＥＬ層ＯＬ１乃至ＯＬ４は、それぞれ隔壁絶縁層ＢＫによって区画されている。なお、図示しないが、有機ＥＬ層ＯＬ１乃至ＯＬ４は、透明な封止膜によって封止されていることが望ましい。

なお、図２３と異なり、有機ＥＬ素子ＯＬＥＤは、第１絶縁基板１１０の側に向かって光を放射するいわゆるボトムエミッションタイプとして構成されてもよい。この場合、光反射層ＲＦＬの位置など、種々調整される。

封止層ＳＬＩは、有機ＥＬ層ＯＬ１乃至ＯＬ４の上を覆っている。封止層ＳＬＩは、第１絶縁基板１１０と封止層ＳＬＩとの間に配置された部材を封止するように形成されている。封止層ＳＬＩは、有機ＥＬ層ＯＬ１乃至ＯＬ４への酸素や水分の侵入を抑制し、有機ＥＬ層ＯＬ１乃至ＯＬ４の劣化を抑制する。なお、封止層ＳＬＩは、無機膜と有機膜の積層体から構成されていてもよい。

封止層ＳＬＩ上には、着色層ＣＦＲ、着色層ＣＦＧ、着色層ＣＦＢ、及び着色層ＣＦＷ、並びに、遮光層ＢＭＢが設けられている。遮光層ＢＭＢは、トランジスタＴｒ１乃至Ｔｒ４の上方に設けられている。着色層ＣＦＲは、隣り合う遮光層ＢＭＢとの間で、有機ＥＬ素子ＯＬＥＤ１の有機発光層ＯＲＧ上に設けられている。着色層ＣＦＧは、隣り合う遮光層ＢＭＢとの間で、有機ＥＬ素子ＯＬＥＤ２の有機発光層ＯＲＧ上に設けられている。着色層ＣＦＢは、隣り合う遮光層ＢＭＢとの間で、有機ＥＬ素子ＯＬＥＤ３の有機発光層ＯＲＧ上に設けられている。着色層ＣＦＷは、隣り合う遮光層ＢＭＢとの間で、有機ＥＬ素子ＯＬＥＤ４の有機発光層ＯＲＧ上に設けられている。

なお図示しないが、着色層ＣＦＲの端部と遮光層ＢＭＢの端部、着色層ＣＦＧと遮光層ＢＭＢの端部、着色層ＣＦＢと遮光層ＢＭＢの端部、及び着色層ＣＦＷと遮光層ＢＭＢの端部は、第３方向Ｚにおいてそれぞれ重畳していてもよい。

画素ＰＰＸ及び画素ＬＰＸは、上述したように透明樹脂層である着色層ＣＦＷを有する構成である。画素ＰＰＸの着色層ＣＦＷは、上述した開口部ＰＯＰに相当する。本実施形態の開口部ＰＯＰは、画素ＰＰＸに隣接する有機ＥＬ素子ＯＬＥＤの遮光層ＢＭＢ間に設けられた開口部であるといえる。

また図１０と同様に、画素ＰＰＸは開口部ＰＯＰとして、画素ＰＰＸ内で均等に配置された複数の開口部ＰＯＰを有していてもよい。

着色層ＣＦＲ、着色層ＣＦＧ、着色層ＣＦＢ、及び着色層ＣＦＷ、並びに、遮光層ＢＭＢ上には、第５絶縁膜１１５が設けられる。例えば、第５絶縁膜１１５としては、ポリイミド、アクリル等の樹脂材料によって形成されている。また、酸化シリコン層などの無機材料によって形成されていてもよい。

偏光板ＰＯＬは、第５絶縁膜１１５の上方に配置されている。本実施形態において、偏光板ＰＯＬは、第５絶縁膜１１５に接着層ＡＤ５によって接着されている。但し、本実施形態とは異なり、第５絶縁膜１１５と偏光板ＰＯＬとの間に、樹脂層や光学フィルムが設けられていてもよい。また、偏光板ＰＯＬの上方に、光学フィルムやガラス基板などの部材が設けられていてもよい。

このような表示パネルＤＳＰにおいては、有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ４のそれぞれが発光した際、それぞれの放射光は、偏光板ＰＯＬなどを透過して外部に出射される。これにより、カラー表示が実現される。
なお、図２１に示した画素ＰＸは、例えば、カラー画像を構成する最小単位であり、上記の有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ４を備えている。

なお図２３には白色光を照射する有機ＥＬ素子ＯＬＥＤ４を設ける構成について述べたが、これに限定されない。本実施形態の表示パネルＤＳＰは、有機ＥＬ素子ＯＬＥＤ４を設けず、有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３だけ有していてもよい。すなわち、本実施形態の表示パネルＤＳＰは、ＲＧＢの有機ＥＬ素子ＯＬＥＤで構成される表示パネルであってもよい。

ただし有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３を有する表示パネルであっても、画素ＰＰＸ及び画素ＬＰＸは、透明樹脂層である着色層ＣＦＷが設けられた有機ＥＬ素子である。

図２４は、有機ＥＬ素子ＯＬＥＤにおけるリセット動作、オフセットキャンセル動作、書き込み動作及び発光動作に関する各種信号の出力例を示すタイミングチャートである。ここでは、主に制御配線ＳＲＧ、制御配線ＳＢＧ、制御配線ＳＩＧ及び制御配線ＳＳＧに供給される信号について説明する。

なお、有機ＥＬ素子ＯＬＥＤにおけるリセット動作及びオフセットキャンセル動作は、当該有機ＥＬ素子ＯＬＥＤの２行単位で行われるものとする。図２３において、リセット動作及びオフセットキャンセル動作の対象となる２行の有機ＥＬ素子ＯＬＥＤ（以下、１行目及び２行目の有機ＥＬ素子ＯＬＥＤと表記）に電気的に接続されている制御配線に関し、制御配線ＳＲＧに与えられるリセット制御信号をＲＧ１２、制御配線ＳＢＧに与えられる出力制御信号をＢＧ１２として示している。

なお、１行目の有機ＥＬ素子ＯＬＥＤに電気的に接続される制御配線ＳＳＧに与えられる画素制御信号はＳＧ１、２行目の有機ＥＬ素子ＯＬＥＤに電気的に接続される制御配線ＳＳＧに与えられる画素制御信号はＳＧ２、として示している。

図２４では、１行目～２行目の有機ＥＬ素子ＯＬＥＤに対する各種の信号のタイミングを示しているが、例えば３行目以降の有機ＥＬ素子ＯＬＥＤについても同様である。

ここで画像信号の電圧Ｖｓｉｇの書き込み動作について説明する。
図２４に示すように、書き込み動作の場合、画素制御信号ＳＧをＬレベルからＨレベルに切り替える。

これによれば、画素トランジスタＳＳＴはオン状態に切り替えられる。この場合、画素トランジスタＳＳＴを通じて画像信号の電圧Ｖｓｉｇが駆動トランジスタＤＲＴのゲート電極に書き込まれる。

１行目の有機ＥＬ素子ＯＬＥＤに対する書き込みが完了した後は、同様にして２行目の有機ＥＬ素子ＯＬＥＤに対する書き込みが行われる。２行目の有機ＥＬ素子ＯＬＥＤに対する書き込みが行われる場合、１行目の有機ＥＬ素子ＯＬＥＤについては画素トランジスタＳＳＴをオフ状態とする。
次に、発光素子ＥＬＭを発光させる発光動作について説明する。
図２４に示すように、発光動作の場合、画素制御信号ＳＧをＨレベルからＬレベルに切り替える。これにより、画素トランジスタＳＳＴはオフ状態に切り替えられる。この場合、上記した書き込み動作によって書き込まれた駆動トランジスタＤＲＴのゲート電極の電位に応じて当該駆動トランジスタＤＲＴを通り、発光素子ＥＬＭに電流が流れ、当該発光素子ＥＬＭが点灯（発光）する。

図２５は、本実施形態における画素レイアウトを示す平面図である。
図２５は、実施形態１の図１７の副画素ＳＰ１乃至ＳＰ４を、有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ４に置き換えたものと同等である。よって図２５の説明は、図１７の説明を援用し、詳細は省略する。

図２６は、本実施形態における画素レイアウトを示す別の平面図である。図２６は、有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３を有する画素レイアウトを示している。
図２６において、第２方向Ｙに対して時計回りに鋭角θａに交差する方向を方向ＤＸと定義し、方向ＤＸと垂直の方向を方向ＤＹと定義する。

図２６において、有機ＥＬ素子ＯＬＥＤ１は方向ＤＸ及び方向ＤＹにおいて、有機ＥＬ素子ＯＬＥＤ２と隣接している。

有機ＥＬ素子ＯＬＥＤ２は、第１方向Ｘにおいて互いに隣接しており、第２方向Ｙのおいても互いに隣接している。有機ＥＬ素子ＯＬＥＤ２のうち、方向ＤＸにおいて有機ＥＬ素子ＯＬＥＤ１と隣接する有機ＥＬ素子ＯＬＥＤ２は、方向ＤＹにおいて有機ＥＬ素子ＯＬＥＤ３と隣接している。有機ＥＬ素子ＯＬＥＤ２のうち、方向ＤＸにおいて有機ＥＬ素子ＯＬＥＤ３と隣接する有機ＥＬ素子ＯＬＥＤ２は、方向ＤＹにおいて有機ＥＬ素子ＯＬＥＤ１と隣接している。
有機ＥＬ素子ＯＬＥＤ３は方向ＤＸ及び方向ＤＹにおいて、有機ＥＬ素子ＯＬＥＤ２と隣接している。

図２６において、画素ＰＰＸは、有機ＥＬ素子ＯＬＥＤ３のうちの１つが配置される領域を専有している。なお画素ＰＰＸは有機ＥＬ素子ＯＬＥＤ３が配置される領域ではなく、有機ＥＬ素子ＯＬＥＤ１のうちの１つが配置される領域又は有機ＥＬ素子ＯＬＥＤ２のうちの１つが配置される領域を占有していてもよい。

画素ＢＰＸは、方向ＤＸ及び方向ＤＹにおいて画素ＰＰＸに隣接して設けられている。なお図２３において、画素ＢＰＸを設けず、画素ＰＰＸと隣接して画素ＬＰＸを設けてもよい。なお図２６における画素ＢＰＸは、１つの有機ＥＬ素子ＯＬＥＤが配置される領域を占有している。

画素ＬＰＸは、方向ＤＸ及び方向ＤＹにおいて画素ＢＰＸに隣接して設けられている。画素ＬＰＸは、有機ＥＬ素子ＯＬＥＤ４と同様の構成を有している。すなわち、画素ＬＰＸには着色層ＣＦＷが設けられており、白色光を出射する。なお図２３における画素ＬＰＸは、１つの有機ＥＬ素子ＯＬＥＤが配置される領域を占有している。

本実施形態で説明した電子機器は、開口部を有する画素ＰＰＸの周辺に、透明樹脂層を有する画素ＬＰＸを有する。開口部の周辺から被写体に対して、画素ＬＰＸを介して白色の照射光が照射される。これにより撮像装置１で撮像される被写体の照度を高くすることができ、撮像装置１にて鮮明な写真を撮影することが可能となる。

＜構成例１＞
図２７は、本実施形態における画素ＬＰＸの他の構成例を示す断面図である。図２７に示した構成例では、図２３に示した構成例と比較して、画素ＬＰＸが有機ＥＬ素子ＯＬＥＤより大きいという点で異なっている。

図２７は、画素ＬＰＸと画素ＬＰＸに隣り合う有機ＥＬ素子ＯＬＥＤ１の断面構造を示している。図２７では、説明の簡略化のため有機ＥＬ素子ＯＬＥＤ１の画素電極ＰＥ１より下方の構造を省略している。また画素ＬＰＸの構成は有機ＥＬ素子ＯＬＥＤ４と同様である。

有機ＥＬ素子ＯＬＥＤ１及び画素ＬＰＸの有機発光層ＯＲＧは、隣り合う隔壁絶縁層ＢＫとの間に位置している。図２７に示すように、画素ＬＰＸの有機発光層ＯＲＧを挟持する隔壁絶縁層ＢＫの間隔は、有機ＥＬ素子ＯＬＥＤ１の有機発光層ＯＲＧを挟持する隔壁絶縁層ＢＫの間隔より長い。これにより、画素ＬＰＸの有機発光層ＯＲＧの面積比率を、画素ＬＰＸの有機発光層ＯＲＧより高くすることができる。すなわち画素ＬＰＸの大きさは、有機ＥＬ素子ＯＬＥＤより大きくすることが可能である。

本構成例においても、上記実施形態と同様の効果が得られる。

＜構成例２＞
図２８は、本実施形態における他の構成例の電圧Ｖｓｉｇを示す図である。図２８に示した構成例では、図２５に示した構成例と比較して、画素ＬＰＸに印加される電圧が有機ＥＬ素子ＯＬＥＤに印加される電圧より大きいという点で異なっている。

図２８は、有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３、並びに、画素ＬＰＸの出力例を示すタイミングチャートである。有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３、並びに、画素ＬＰＸには、発光期間ＰＤに画像信号である電圧Ｖｓｉｇが書き込まれる。
有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３は、非撮影期間ＮＦＤ（表示のみ）に電圧Ｖｓｉｇが印加されることにより画像表示を行う。有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３は、撮影期間ＴＦＤには電圧Ｖｓｉｇは印加されない。
画素ＬＰＸは、撮影期間ＴＦＤに電圧Ｖｓｉｇが印加されることにより、被写体への照射を行う。画素ＬＰＸは、非撮影期間ＮＦＤには電圧Ｖｓｉｇは印加されない。

本構成例では、実施形態１の構成例３と同様に、有機ＥＬ素子ＯＬＥＤの画素トランジスタＳＳＴに印加される電圧Ｖｓｉｇの電圧Ｖｓｉｇ１より、画素ＬＰＸの画素トランジスタＳＳＴに印加される電圧Ｖｓｉｇの電圧Ｖｓｉｇ２の方が大きい。これにより、画素ＬＰＸの駆動トランジスタＤＲＴのソース・ゲート間の電圧Ｖｇｓが、有機ＥＬ素子ＯＬＥＤより高くなる。よって駆動トランジスタＤＲＴを通り、発光素子ＥＬＭに電流の量が、画素ＬＰＸの方が有機ＥＬ素子ＯＬＥＤより多くなる。以上から画素ＬＰＸの発光量が大きくなり、撮像装置１で撮像される被写体の照度をより高くすることができる。

本構成例においても、上記実施形態と同様の効果が得られる。

＜構成例３＞
図２９は、本実施形態の表示パネルＤＳＰの他の構成例を示す図である。図２９に示す構成例では、図２５に示した構成例と比較して、表示パネルＤＳＰが被写体の近接又は接触を検出するセンサを有し、被写体が近接又は接触した場合のみ画素ＬＰＸの輝度を上げるという点で異なっている。

図２９は、被写体の近接又は接触を検出するセンサＳＥＮを有する表示パネルＤＳＰの構成を示す。センサＳＥＮは、図１５と同様に例えば静電容量方式タッチセンサ、光学式タッチセンサ、又は電磁誘導方式タッチセンサである。センサＳＥＮは、表示パネルＤＳＰの内部に設けられていてもよいし、表示パネルＤＳＰの外側に配置され、有機ＥＬ素子ＯＬＥＤ、画素ＬＰＸ、及び画素ＰＰＸに重畳するセンサであってもよい。

センサＳＥＮが、被写体ＦＮＧの近接又は接触を検出すると、上述のようにパネルドライバＰＤＶは、画素ＬＰＸの輝度（発光量）が画素ＰＸの輝度（発光量）より大きくなるように、電圧Ｖｓｉｇを印加する。

センサＳＥＮが、被写体ＦＮＧの被写体の近接又は接触を検出しない場合においては、パネルドライバＰＤＶは、画素ＬＰＸに電圧は印加せずオフ状態とする。あるいは、パネルドライバＰＤＶは、画素ＬＰＸに画素ＰＸと同様の電圧を印加して、通常の表示を行う。

センサＳＥＮを設けることにより、被写体ＦＮＧの被写体の近接又は接触時のみ、画素ＬＰＸから高輝度の照明光を出射することができる。つまり被写体ＦＮＧの被写体の近接又は接触しない状態での画像表示において、画素ＬＰＸから高輝度の照明光が出射されない。これにより表示パネルＤＳＰの視認性がより向上する。

なお本構成例にでは、撮像装置１に代えて、光電変換素子等の受光素子を設けてもよい。受光素子を設けた場合であっても、画素ＬＰＸの輝度が大きくなるので、受光素子の感度が上昇する。

本構成例においても、上記実施形態と同様の効果が得られる。

＜構成例４＞
図３０は、本実施形態の表示パネルＤＳＰの他の構成例を示す図である。図３０に示す構成例では、図２８に示した構成例と比較して、有機ＥＬ素子ＯＬＥＤの発光デューティ比を撮影期間の画素ＬＰＸより下げるという点で異なっている。

図３０に示す有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３、並びに、画素ＬＰＸの出力例を示すタイミングチャートである。

非撮影期間ＮＦＤにおいて、有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３には、発光期間ＰＤに画像信号である電圧Ｖｓｉｇ３が書き込まれる。
非撮影期間ＮＦＤにおいて、画素ＬＰＸには電圧Ｖｓｉｇは印加されない。

撮影期間ＴＦＤにおいて、画素ＬＰＸには、発光期間ＰＤに画像信号である電圧Ｖｓｉｇ４が書き込まれる。電圧Ｖｓｉｇ４は、電圧Ｖｓｉｇ３より大きい。これにより撮影期間に画素ＬＰＸを介して被写体に照射される照射光を、有機ＥＬ素子ＯＬＥＤにより表示される画像の輝度より大きくすることができる。

撮影期間ＴＦＤにおいて、有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３には、発光期間ＰＤより短い期間ＰＤＥに画像信号である電圧Ｖｓｉｇ４が書き込まれる。

有機ＥＬ素子（有機ＥＬ素子ＯＬＥＤ及び画素ＬＰＸ）の発光量は、電圧Ｖｓｉｇの印加期間と電圧の積に相当する。すなわち撮影期間ＴＦＤでの有機ＥＬ素子ＯＬＥＤでは、期間ＰＤＥと電圧Ｖｓｉｇ４の積（図３０の斜線部）が発光量に相当する。なお当該期間ＰＤＥは、有機ＥＬ素子ＯＬＥＤの電圧Ｖｓｉｇのパルス幅に相当し、期間ＰＤＥを発光期間ＰＤで割ったものが発光デューティ比に相当する。すなわち撮影期間ＴＦＤにおいては、有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３の発光デューティ比を、画素ＬＰＸの発光デューティ比より小さくする。

図１４と同様、非撮影期間ＮＦＤと撮影期間ＴＦＤに表示される画像の輝度が変化することは好ましくない。そのため、有機ＥＬ素子ＯＬＥＤにおける被写体非撮影期間の輝度（発光量）と被写体撮影期間の輝度が等しくなるように、パネルドライバＰＤＶは期間ＰＤＥの長さを決定する。
図３０においては、発光期間ＰＤと電圧Ｖｓｉｇ３の積が、期間ＰＤＥと電圧Ｖｓｉｇ４の積が等しくなるように、期間ＰＤＥの長さを決定すればよい。

なお本構成例では、電圧Ｖｓｉｇと発光期間ＰＤの両方を変化させる例について説明したが、これに限定されない。非撮影期間ＮＦＤと撮影期間ＴＦＤでの画像の輝度変化が許容できる範囲であれば、電圧Ｖｓｉｇは一定にして、発光期間のみを変えてもよい。

本構成例においても、上記実施形態と同様の効果が得られる。

＜構成例５＞
図３１は、本実施形態の画素ＬＰＸの他の構成例を示す図である。図３１に示す構成例では、図２１に示した構成例と比較して、複数の画素ＬＰＸを同一信号線及び同一走査線で駆動するという点で異なっている。

図３１に示す信号線Ｓは、円形状の信号線ＳＬ１１，ＳＬ１２，ＳＬ１３及び線状の信号線ＳＬ２１，ＳＬ２２，ＳＬ２３を有している。図３１に示す走査線Ｇは、円形状の走査線ＧＬ１１，ＧＬ１２，ＧＬ１３及び線状の走査線ＧＬ２１，ＧＬ２２，ＧＬ２３を有している。

なお信号線ＳＬ１１，ＳＬ１２，ＳＬ１３を区別する必要がなければ、単に信号線ＳＬ１と呼ぶ。信号線ＳＬ２１，ＳＬ２２，ＳＬ２３を区別する必要がなければ、単に信号線ＳＬ２と呼ぶ。走査線ＧＬ１１，ＧＬ１２，ＧＬ１３を区別する必要がなければ、単に走査線ＧＬ１と呼ぶ。走査線ＧＬ２１，ＧＬ２２，ＧＬ２３を区別する必要がなければ、単に走査線ＧＬ２と呼ぶ。

なお図３１に示す信号線Ｓは、図２１及び図２２に示す画像信号線ＶＬ、並びに、走査線Ｇは、図２１及び図２２に示す制御配線ＳＳＧに相当する。

円形状の信号線ＳＬ１１，ＳＬ１２，ＳＬ１３は、平面視において開口部ＰＯＰと同心円状に配置されており、その順に径が大きくなる。円形状の走査線ＧＬ１１，ＧＬ１２，ＧＬ１３は、平面視において開口部ＰＯＰと同心円状に配置されており、その順に径が大きくなる。すなわち走査線ＧＬ１と信号線ＳＬ１は同心円状に配置される。

線状の信号線ＳＬ２１は円形状の信号線ＳＬ１１に電気的に接続されている。線状の信号線ＳＬ２２は円形状の信号線ＳＬ１２に電気的に接続されている。線状の信号線ＳＬ２３は円形状の信号線ＳＬ１３に電気的に接続されている。
線状の走査線ＧＬ２１は円形状の走査線ＧＬ１１に電気的に接続されている。線状の走査線ＧＬ２２は円形状の走査線ＧＬ１２に電気的に接続されている。線状の走査線ＧＬ２３は円形状の走査線ＧＬ１３に電気的に接続されている。
なお走査線Ｇ同士又は信号線Ｓ同士が交差する領域は、絶縁層を介して別の配線層に電気的に接続することによって、交差する領域を乗り越えてもよい。

走査線ＧＬ１，ＧＬ２、並びに、信号線ＳＬ１，ＳＬ２は、それぞれ他の走査線Ｇ及び他の信号線Ｓに電気的に接続されておらず、パネルドライバＰＤＶにより独立に駆動される。

複数の画素ＬＰＸのそれぞれは、開口部ＰＯＰと同心円状に配置されている。画素ＬＰＸのうち画素ＬＰＸ１は、信号線ＳＬ１１及び走査線Ｇ１１に電気的に接続されている。これにより、複数の画素ＬＰＸ１を同時に駆動できる。
画素ＬＰＸのうち画素ＬＰＸ２は、信号線ＳＬ１２及び走査線Ｇ１２に電気的に接続されている。これにより、複数の画素ＬＰＸ２を同時に駆動できる。
画素ＬＰＸのうち画素ＬＰＸ３は、信号線ＳＬ１３及び走査線Ｇ１３に電気的に接続されている。これにより、複数の画素ＬＰＸ３を同時に駆動できる。
図３１に示すように、複数の画素ＬＰＸ１、複数の画素ＬＰＸ２、複数の画素ＬＰＸ３は、開口部ＰＯＰに対して同心円状に配置されている。

図３２は、画素ＬＰＸの走査線Ｇ（制御配線ＳＳＧ）に印加される画素制御信号ＳＧの出力例を示すタイミングチャートである。図３２中、画素ＬＰＸ１、ＬＰＸ２、ＬＰＸ３の画素制御信号ＳＧを、それぞれ画素制御信号ＳＧ１、ＳＧ２、ＳＧ３とする。

図３２に示すように、画素制御信号ＳＧ１、ＳＧ２、ＳＧ３のパルス波形は、同一のタイミングでＨレベルからＬレベルに切り替わり、同一のタイミングでＬレベルからＨレベルに切り替わる。このようにパネルドライバＰＤＶは、画素ＬＰＸ１、ＬＰＸ２、ＬＰＸ３の画素制御信号ＳＧを同期して印加する。

一方図２４に示すように、有機ＥＬ素子ＯＬＥＤの画素制御信号ＳＧは、行ごとに逐次シフトして印加される。

図３２に示すように、画素ＬＰＸの画素制御信号ＳＧを同一のタイミングで駆動することにより、図２１に示すゲートドライバＧＤ１，ＧＤ２に、画素ＬＰＸの画素制御信号ＳＧを逐次シフトして印加させるための回路、例えばシフトレジスタを設ける必要がない。よって表示パネルの回路構成をより簡素化することが可能である。

本構成例においても、上記実施形態と同様の効果が得られる。
＜構成例６＞
図３３は本実施形態の画素回路ＰＣの他の構成例を示す図である。図３３に示す構成例では、図２２に示した構成例と比較して、いくつかのトランジスタが省略されているという点で異なっている。

図３３（Ａ）乃至（Ｄ）に本構成例における画素ＬＰＸの画素回路ＰＣを示す。ただし図３３（Ａ）乃至（Ｄ）において、リセットトランジスタＲＳＴの出力信号はリセット信号ＲＳＴＧで示している。なおリセットトランジスタＲＳＴの出力信号とは、リセット配線ＳＶを介してリセットトランジスタＲＳＴの第１電極から出力される電圧に相当する。

図３３（Ａ）に示す画素回路ＰＣは、図２２に示す画素回路ＰＣと比較して、出力トランジスタＢＣＴが３つの画素ＬＰＸで共有される点で異なっている。図３３（Ａ）において、画像信号線ＶＬに印加される電圧Ｖｓｉｇ（画像信号）はＨレベルとし、画素制御信号ＳＧ並びに出力制御信号ＢＧもＨレベルとする。

駆動トランジスタＤＲＴのゲート電極の電位もＨレベルとなるので、当該駆動トランジスタＤＲＴを通り、発光素子ＥＬＭに電流が流れ、当該発光素子ＥＬＭが発光する。

図３３（Ａ）に示す画素回路ＰＣでは、出力トランジスタＢＣＴが３つの画素ＬＰＸで共有されているため、１つの画素ＬＰＸに含まれるトランジスタの数は２．３個である。

図３３（Ｂ）に示す画素回路ＰＣは、図２２に示す画素回路ＰＣと比較して、出力トランジスタＢＣＴ及び素子容量Ｃｌｅｄを有さないという点で異なっている。なお素子容量Ｃｌｅｄを有さないということは、陰極と陽極との間に機能するだけの容量が発生しないことを意味している。

図３３（Ｂ）において、画像信号である電圧ＶｓｉｇはＨレベルとし、画素制御信号ＳＧもＨレベルとする。

駆動トランジスタＤＲＴのゲート電極の電位もＨレベルとなるので、当該駆動トランジスタＤＲＴを通り、発光素子ＥＬＭに電流が流れ、当該発光素子ＥＬＭが発光する。

図３３（Ｂ）に示す画素回路ＰＣでは、１つの画素ＬＰＸに含まれるトランジスタの数は２個である。

図３３（Ｃ）に示す画素回路ＰＣは、図２２に示す画素回路ＰＣと比較して、出力トランジスタＢＣＴ、素子容量Ｃｌｅｄ、及び画素トランジスタＳＳＴを有さないという点で異なっている。

図３３（Ｃ）において、画像信号である電圧ＶｓｉｇはＨレベルとする。

駆動トランジスタＤＲＴのゲート電極の電位もＨレベルとなるので、当該駆動トランジスタＤＲＴを通り、発光素子ＥＬＭに電流が流れ、当該発光素子ＥＬＭが発光する。このとき、駆動トランジスタＤＲＴが直接第１電源線ＶＤＤＬに接続されているため、電位ＰＶＤＤに対応する電流が発光素子ＥＬＭに流れる。

図３３（Ｃ）に示す画素回路ＰＣでは、１つの画素ＬＰＸに含まれるトランジスタの数は１個である。

図３３（Ｄ）に示す画素回路ＰＣは、図２２に示す画素回路ＰＣと比較して、発光素子ＥＬＭに流れる電流を制御する素子を有さないという点で異なっている。

図３３（Ｄ）に示す画素回路ＰＣにおいて、発光素子ＥＬＭは外部から入力される信号により制御される。例えば、発光素子ＥＬＭはパネルドライバＰＤＶに直接接続され、パネルドライバＰＤＶから直接入力された信号によって制御されていてもよい。あるいはパネルドライバＰＤＶからさらに外部の駆動素子により制御されていてもよい。

図３３（Ａ）乃至（Ｄ）においては、上記の全てのトランジスタがＮｃｈＴＦＴであるものとして説明した。しかし図２２と同様に、例えば駆動トランジスタＤＲＴ以外のトランジスタはＰｃｈＴＦＴであってもよく、ＮｃｈＴＦＴ及びＰｃｈＴＦＴが混在していてもよい。
また、駆動トランジスタＤＲＴがＰｃｈＴＦＴであってもよい。その場合、本構成例とは逆向きに、発光素子ＥＬＭに電流が流れるように構成されていればよい。上述した信号の電位レベルも逆の極性、例えばＨレベルであればＬレベルに変えればよい。

本構成例においても、上記実施形態と同様の効果が得られる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

例えば、実施形態２においては、有機ＥＬ素子を用いる表示パネルについて主に説明した。かしながら、本実施形態に係る表示パネルは、有機ＥＬ素子に代えてマイクロＬＥＤ表示パネル等であってもよい。

なお上述した実施形態において、画素ＰＰＸ、画素ＬＰＸ、画素ＰＸはそれぞれ、第１画素、第２画素、第３画素に相当する。さらに、副画素ＬＳＰ、副画素ＳＰもそれぞれ、第２画素、第３画素に相当する場合がある。
有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ４は第３画素に相当する。ただし有機ＥＬ素子ＯＬＥＤ４のうち画素ＰＰＸ及び画素ＬＰＸとして機能するものは、それぞれ第１画素及び第２画素に相当する。

１…撮像装置、２…光学系、３…イメージセンサ、４…ケース、５…配線基板、６…ＩＣチップ、１０…絶縁基板、１１…絶縁層、１２…絶縁層、１３…絶縁層、１４…絶縁層、１５…絶縁層、２０…絶縁基板、１００…電子機器、１１０…第１絶縁基板、１１０Ａ…第１面、１１０Ｂ…第２面、１１１…第１絶縁膜、１１２…第２絶縁膜、１１３…第３絶縁膜、１１４…第４絶縁膜、１１５…第５絶縁膜、Ａ１…領域、ＡＤ…透明接着層、ＡＤ５…接着層、ＡＬ１…配向膜、ＡＬ２…配向膜、ＢＡ…領域、ＢＣＴ…出力トランジスタ、ＢＧ…出力制御信号、ＢＫ…隔壁絶縁層、ＢＭ…遮光層、ＢＭＡ…遮光層、ＢＭＢ…遮光層、ＢＰ…底板、ＢＰＸ…画素、ＢＲ…線状電極、ＢＳＰ…副画素、ＢＳＰ１…副画素、ＢＳＰ２…副画素、ＢＳＰ３…副画素、ＣＥ…共通電極、ＣＦ…カラーフィルタ、ＣＦＢ…着色層、ＣＦＧ…着色層、ＣＦＲ…着色層、ＣＦＷ…着色層、ＣＧ…カバーガラス、ＣＰ…容量、ＣＳ…ケース、ＣＳ１…ケース、ＣＳ２…台座、Ｃａｄ…補助容量、Ｃｌｅｄ…素子容量、Ｃｓ…保持容量、Ｄ１…方向、Ｄ２…方向、ＤＡ…表示部、ＤＲ１…駆動部、ＤＲ２…駆動部、ＤＲＴ…駆動トランジスタ、ＤＳＰ…表示パネル、ＤＸ…方向、ＤＹ…方向、Ｅ１１…短辺、Ｅ１２…短辺、Ｅ１３…長辺、Ｅ１４…長辺、ＥＬＭ…発光素子、ＥＭ１…光源、Ｅｘ…延出部、Ｆ１…配線基板、Ｆ２…配線基板、ＦＮＧ…被写体、Ｇ…走査線、Ｇ１…走査線、Ｇ２…走査線、Ｇ３…走査線、Ｇ４…走査線、Ｇ５…走査線、Ｇ１１…走査線、Ｇ１２…走査線、Ｇ１３…走査線、ＧＤ１…ゲートドライバ、ＧＬ１…走査線、ＧＬ２…走査線、ＧＬ１１…走査線、ＧＬ１２…走査線、ＧＬ１３…走査線、ＧＬ２１…走査線、ＧＬ２２…走査線、ＧＬ２３…走査線、ＩＬ…照明装置、Ｌ…境界、ＬＣ…液晶層、ＬＣＤ…液晶素子、ＬＧ１…導光板、ＬＧ２…導光板、ＬＭ…液晶分子、ＬＯＰ…開口部、ＬＯＰ１…開口部、ＬＯＰ２…開口部、ＬＯＰ３…開口部、ＬＰＸ…画素、ＬＰＸ１…画素、ＬＰＸ２…画素、ＬＰＸ３…画素、ＬＳＰ…副画素、ＬＳＰ１…副画素、ＬＳＰ２…副画素、ＬＳＰ３…副画素、Ｍ…金属配線、ＭＴ…パッド領域、ＮＤＡ…非表示部、ＮＦＤ…非撮影期間、ＯＣ…透明層、ＯＬ１…有機ＥＬ層、ＯＬ２…有機ＥＬ層、ＯＬ３…有機ＥＬ層、ＯＬ４…有機ＥＬ層、ＯＬＥＤ…有機ＥＬ素子、ＯＬＥＤ１…有機ＥＬ素子、ＯＬＥＤ２…有機ＥＬ素子、ＯＬＥＤ３…有機ＥＬ素子、ＯＬＥＤ４…有機ＥＬ素子、ＯＰ…開口部、ＯＰ１…開口部、ＯＰ２…開口部、ＯＰＢ…開口部、ＯＰＧ…開口部、ＯＰＲ…開口部、ＯＲＧ…有機発光層、ＯＸ…中心、Ｐ１…接続位置、Ｐ２…接続位置、ＰＢ１…配線基板、ＰＢ２…配線基板、ＰＢＲ…線状電極、ＰＣ…画素回路、ＰＣＨ…コンタクトホール、ＰＤ…発光期間、ＰＤＥ…期間、ＰＤＶ…パネルドライバ、ＰＥ…画素電極、ＰＥ１…画素電極、ＰＥ２…画素電極、ＰＥ３…画素電極、ＰＥ４…画素電極、ＰＬ１…偏光板、ＰＬ２…偏光板、ＰＮＬ…液晶パネル、ＰＯＬ…偏光板、ＰＯＰ…開口部、ＰＯＰ２…開口部、ＰＰ…突部、ＰＰＥ…画素電極、ＰＰＸ…画素、ＰＳ１…プリズムシート、ＰＳ２…プリズムシート、ＰＳＬ…スリット、ＰＶＤＤ…電位、ＰＶＳＳ…電位、ＰＸ…画素、ＲＦＬ…光反射層、ＲＧ…リセット制御信号、ＲＬ…リセット電源線、ＲＳ…反射シート、ＲＳＴ…リセットトランジスタ、ＲＳＴＧ…リセット信号、Ｓ…信号線、Ｓ１…信号線、Ｓ２…信号線、Ｓ３…信号線、Ｓ４…信号線、Ｓ５…信号線、ＳＡ…側面、ＳＢ…側面、ＳＢＧ…制御配線、ＳＣ…半導体層、ＳＤ…選択回路、ＳＥ…シール、ＳＥＮ…センサ、ＳＧ…画素制御信号、ＳＧ１…画素制御信号、ＳＩＧ…制御配線、ＳＬ…スリット、ＳＬ１…信号線、ＳＬ２…信号線、ＳＬ１１…信号線、ＳＬ１２…信号線、ＳＬ１３…信号線、ＳＬ２１…信号線、ＳＬ２２…信号線、ＳＬ２３…信号線、ＳＬＩ…封止層、ＳＰ…副画素、ＳＰ１…副画素、ＳＰ２…副画素、ＳＰ３…副画素、ＳＰ４…副画素、ＳＲＧ…制御配線、ＳＳ…拡散シート、ＳＳＧ…制御配線、ＳＳＴ…画素トランジスタ、ＳＵＢ１…第１基板、ＳＵＢ２…第２基板、ＳＵＳ…支持部材、ＳＶ…リセット配線、ＳＷ…スイッチング素子、ＴＦＤ…撮影期間、ＴＰ１…粘着テープ、Ｔｒ１…トランジスタ、Ｔｒ２…トランジスタ、Ｔｒ３…トランジスタ、Ｔｒ４…トランジスタ、ＶＤＤＬ…第１電源線、ＶＬ…画像信号線、ＶＳＳＬ…第２電源線、Ｖｇｓ…電圧、Ｖｒｓｔ…リセット電源電位、Ｖｓｉｇ…電圧、Ｗ１…側壁、Ｗ３…側壁、ＷＤ…ドレイン電極、ＷＧ…ゲート電極、ＷＳ…ソース電極、Ｘ…第１方向、Ｙ…第２方向、Ｚ…第３方向。

Claims (14)

1. 撮像装置と、
   前記撮像装置に重畳する表示部を有する液晶パネルと、を備え、
   前記液晶パネルは、
   複数の信号線と、
   複数の走査線と、
   複数のトランジスタと、
   前記撮像装置と重畳する第１画素と、
   前記第１画素に設けられた開口部と、
   前記第１画素に隣接する第２画素と、
   前記第２画素に隣接する第３画素と、
   を備え、
   前記複数のトランジスタはそれぞれ、前記複数の信号線のうちの１つ及び前記複数の走査線のうちの１つに電気的に接続され、
   前記第２画素及び前記第３画素はそれぞれ、前記複数のトランジスタのうちの１つを有し、
   前記信号線のうちの１つを介して前記第２画素のトランジスタに印加される画像信号は、前記信号線のうちの１つを介して前記第３画素のトランジスタに印加される画像信号より大きく、
   前記第３画素は、少なくとも第１色、第２色、第３色の着色層を有し、
   前記第２画素は、前記着色層を有さない、又は透明樹脂層を有する、電子機器。
2. さらに遮光層を備え、
   前記開口部は前記遮光層に設けられている、請求項１に記載の電子機器。
3. 前記第１画素に設けられた開口部は、複数の開口部を有する、請求項１又は２に記載の電子機器。
4. 前記第２画素の大きさは前記第３画素より大きい、請求項１乃至３のいずれか１項に記載の電子機器。
5. 前記液晶パネルを照明する照明装置をさらに備え、
   前記照明装置は、光源を有し、
   前記撮像装置による撮影期間では、前記光源の輝度が非撮影期間より小さく、かつ、前記第２画素のトランジスタに印加される画像信号は、前記第３画素のトランジスタに印加される画像信号より大きい、請求項１に記載の電子機器。
6. 前記液晶パネルは、複数の前記第２画素を有し、
   前記複数の第２画素それぞれのトランジスタは、同一の信号線及び同一の走査線に電気的に接続されている、請求項１乃至４のいずれか１項に記載の電子機器。
7. 前記複数の第２画素は、前記開口部と同心円に配置されている、請求項６に記載の電子機器。
8. 撮像装置と、
   前記撮像装置に重畳する表示部を有する液晶パネルと、
   前記液晶パネルの内部あるいは重畳して設けられ、被写体の近接又は接触を検出するセンサと、を備え、
   前記液晶パネルは、
   複数の信号線と、
   複数の走査線と、
   複数のトランジスタと、
   前記撮像装置と重畳する第１画素と、
   前記第１画素に設けられた開口部と、
   前記第１画素に隣接する第２画素と、
   前記第２画素に隣接する第３画素と、を備え、
   前記複数のトランジスタはそれぞれ、前記複数の信号線のうちの１つ及び前記複数の走査線のうちの１つに電気的に接続され、
   前記第２画素及び前記第３画素はそれぞれ、前記複数のトランジスタのうちの１つを有し、
   前記第３画素は、少なくとも第１色、第２色、第３色の着色層を有し、
   前記第２画素は、前記着色層を有さない、又は透明樹脂層を有し、
   前記センサが被写体の近接又は接触を検出すると、前記第２画素のトランジスタに、前記第３画素のトランジスタより大きい画像信号が印加される電子機器。
9. さらに遮光層を備え、
   前記開口部は前記遮光層に設けられている、請求項８に記載の電子機器。
10. 前記第１画素に設けられた開口部は、複数の開口部を有する、請求項８又は９に記載の電子機器。
11. 前記第２画素の大きさは前記第３画素より大きい、請求項８乃至１０のいずれか１項に記載の電子機器。
12. 撮像装置と、
    前記撮像装置に重畳する表示部を有する有機ＥＬパネルと、を備え、
    前記有機ＥＬパネルは、
    複数の信号線と、
    複数の走査線と、
    複数のトランジスタと、
    前記撮像装置と重畳する第１画素と、
    前記第１画素に設けられた開口部と、
    前記第１画素に隣接する第２画素と、
    前記第２画素に隣接する第３画素と、を備え、
    前記複数のトランジスタはそれぞれ、前記複数の信号線のうちの１つ及び前記複数の走査線のうちの１つに電気的に接続され、
    前記第２画素及び前記第３画素はそれぞれ、前記複数のトランジスタのうちの１つを有し、
    前記信号線のうちの１つを介して前記第２画素のトランジスタに印加される画像信号は、前記信号線のうちの１つを介して前記第３画素のトランジスタに印加される画像信号より大きく、
    前記第３画素は、少なくとも第１色、第２色、第３色の着色層を有し、
    前記第２画素は、透明樹脂層を有する、電子機器。
13. 前記撮像装置による撮影期間では、前記第３画素のトランジスタに印加される画像信号の発光デューティ比は、前記第２画素のトランジスタに印加される画像信号の発光デューティ比より小さい、請求項１２に記載の電子機器。
14. 撮像装置と、
    前記撮像装置に重畳する表示部を有する有機ＥＬパネルと、
    前記有機ＥＬパネルの内部あるいは重畳して設けられ、被写体の近接又は接触を検出するセンサと、を備え、
    前記有機ＥＬパネルは、
    複数の信号線と、
    複数の走査線と、
    複数のトランジスタと、
    前記撮像装置と重畳する第１画素と、
    前記第１画素に設けられた開口部と、
    前記第１画素に隣接する第２画素と、
    前記第２画素に隣接する第３画素と、を備え、
    前記複数のトランジスタはそれぞれ、前記複数の信号線のうちの１つ及び前記複数の走査線のうちの１つに電気的に接続され、
    前記第２画素及び前記第３画素はそれぞれ、前記複数のトランジスタのうちの１つを有し、
    前記第３画素は、少なくとも第１色、第２色、第３色の着色層を有し、
    前記第２画素は、透明樹脂層を有し、
    前記センサが被写体の近接又は接触を検出すると、前記第２画素のトランジスタに、前記第３画素のトランジスタより大きい画像信号が印加される、電子機器。

Images