JP7391682B2 - 改ざん防止カウンタ - Google Patents
改ざん防止カウンタ Download PDFInfo
- Publication number
- JP7391682B2 JP7391682B2 JP2020012601A JP2020012601A JP7391682B2 JP 7391682 B2 JP7391682 B2 JP 7391682B2 JP 2020012601 A JP2020012601 A JP 2020012601A JP 2020012601 A JP2020012601 A JP 2020012601A JP 7391682 B2 JP7391682 B2 JP 7391682B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- cells
- event
- counter value
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 70
- 230000008569 process Effects 0.000 claims description 11
- 230000004913 activation Effects 0.000 claims description 3
- 210000004027 cell Anatomy 0.000 description 396
- 238000010586 diagram Methods 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000012423 maintenance Methods 0.000 description 7
- 230000001965 increasing effect Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000014509 gene expression Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 210000004460 N cell Anatomy 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000009419 refurbishment Methods 0.000 description 1
- 238000012358 sourcing Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/002—Countermeasures against attacks on cryptographic mechanisms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
- G06F21/44—Program or device authentication
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
- H04L9/0869—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving random numbers or seeds
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Storage Device Security (AREA)
Description
Claims (13)
- イベント数を永続的に記録するための装置であって、
初期状態からプログラム状態へ書き換えられることによって、特定のイベントに関連付けられたカウンタ値を示すデータを永続的に符号化するよう構成された各セルを含むセルアレイと、
前記セルアレイにおけるセルのアドレス列を示す疑似ランダムな数列を、秘密暗号鍵を用いて生成するよう構成された数列生成器と、
イベントカウンタモジュールと、を備え、前記イベントカウンタモジュールは、
プログラム状態を有するセルのアドレスを前記アドレス列と比較して、前記セルアレイに対する改ざんイベントの発生の有無を判定し、
前記判定に基づいて、前記セルアレイの認証、又は、対抗策の実行のいずれかを行うよう構成されている、装置。 - 前記イベントカウンタモジュールは、前記プログラム状態を有するセルのアドレスが、前記アドレス列が示す有効カウンタ値に対応すると判定されると、改ざんイベントは発生していないと判定するよう構成されている、請求項1に記載の装置。
- 第1有効カウンタ値は、プログラム状態にある第1の組のセルによって表され、
第2有効カウンタ値は、プログラム状態にある前記第1の組のセルを含む、プログラム状態にある第2の組のセルによって表される、請求項2に記載の装置。 - 前記イベントカウンタモジュールは、
前記数列に含まれる第1の特定数に対応する第1の特定セルが初期状態であり、且つ、
前記数列において前記第1の特定数に後続する第2の特定数に対応する第2の特定セルがプログラム状態であると判定されると、改ざんイベントが発生したと判定するよう構成されている、請求項1~3のいずれかに記載の装置。 - 前記セルアレイの各セルは、ワンタイムプログラマブル・メモリセルである、請求項1~4のいずれかに記載の装置。
- 前記イベントカウンタモジュールは、改ざんイベントが発生していないと判定されると、
前記数列のうち、プログラム状態のセルに対応する最後の特定数であって、最新のカウンタ値に関連付けられた特定数を特定し、
次のカウンタ値のために書き込むべきセルの個数を特定し、
前記数列のうち、前記最後の特定数に後続する特定数を、前記セルの個数と同じだけ特定し、
前記セルアレイのうち、前記特定数がアドレスを示している少なくとも1つの特定セルを、前記初期状態から前記プログラム状態へ書き換えるよう構成されている、請求項1~5のいずれかに記載の装置。 - 前記イベントカウンタモジュールは、改ざんイベントが発生していないと判定されると、さらに、
前記数列のうち、プログラム状態のセルに対応する最後の特定数であって、最新のカウンタ値に関連付けられた特定数を特定し、
次のカウンタ値のために書き込むべきセルの個数を、前記秘密暗号鍵に基づく疑似ランダムな個数として特定し、
前記次のカウンタ値に対応する数の組として、前記数列において前記最後の特定数に後続する数を最初の数として連続する数の組を特定し、
前記セルアレイのうち、前記数の組における各数に対応するセルの組を、前記初期状態から前記プログラム状態へ書き換えるよう構成されている、請求項1~6のいずれかに記載の装置。 - 前記数の組のサイズは、前記数列又は第2の数列に符号化されている、請求項7に記載の装置。
- 前記サイズは、1、2、3又は4のうちの疑似ランダムな値である、請求項8に記載の装置。
- 前記特定のイベントは、フライトコンピュータの電源投入、又は、前記フライトコンピュータの起動のうちの少なくとも一方に関連付けられている、請求項1~9のいずれかに記載の装置。
- 前記特定のイベントは、自動車セキュリティシステムに関連付けられている、請求項1~9のいずれかに記載の装置。
- 前記セルアレイ、前記数列生成器、及び、前記イベントカウンタモジュールは、ダイに一体化されており、前記ダイは、さらに、プロセッサを備え、
前記対抗策は、外部メモリからのデータ削除、内部メモリからのデータ削除、又は、前記プロセッサの1つ以上の処理へのアクセス制限のうちの少なくとも1つを含む、請求項1~11のいずれかに記載の装置。 - イベント数を永続的に記録するための方法であって、当該方法は、請求項1~12のいずれかに記載の装置を実装するものであり、さらに、
初期状態からプログラム状態へ書き換えられることによって、特定のイベントに関連付けられたカウンタ値を示すデータを永続的に符号化するよう構成された各セルを含むセルアレイにおけるセルのアドレス列を示す疑似ランダムな数列を、秘密暗号鍵を用いて生成することと、
プログラム状態を有するセルのアドレスを前記アドレス列と比較して、前記セルアレイに対する改ざんイベントの発生の有無を判定することと、
前記判定に基づいて、
前記セルアレイの認証、又は、
対抗策の実行のいずれかを行うことと、を含む、方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/264,416 US11310028B2 (en) | 2019-01-31 | 2019-01-31 | Tamper resistant counters |
US16/264,416 | 2019-01-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020144851A JP2020144851A (ja) | 2020-09-10 |
JP7391682B2 true JP7391682B2 (ja) | 2023-12-05 |
Family
ID=69411239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020012601A Active JP7391682B2 (ja) | 2019-01-31 | 2020-01-29 | 改ざん防止カウンタ |
Country Status (4)
Country | Link |
---|---|
US (1) | US11310028B2 (ja) |
EP (1) | EP3690698B1 (ja) |
JP (1) | JP7391682B2 (ja) |
CA (1) | CA3070702A1 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120317344A1 (en) | 2009-12-18 | 2012-12-13 | St-Ericsson Sa | Method of and apparatus for storing data |
US20140254234A1 (en) | 2013-03-07 | 2014-09-11 | Jason G. Sandri | Random fuse sensing |
JP2014174997A (ja) | 2013-03-07 | 2014-09-22 | Intel Corp | オンダイのプログラム可能なヒューズ |
JP2017004293A (ja) | 2015-06-11 | 2017-01-05 | 株式会社リコー | セキュリティ制御装置、電子機器、セキュリティ制御方法及びセキュリティ制御プログラム |
WO2017194335A2 (en) | 2016-05-09 | 2017-11-16 | Intrinsic Id B.V. | Programming device arranged to obtain and store a random bit string in a memory device |
WO2017196461A1 (en) | 2016-05-10 | 2017-11-16 | Qualcomm Incorporated | Fuse-based anti-replay mechanism |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5980079A (ja) * | 1982-10-30 | 1984-05-09 | Pioneer Electronic Corp | Catv端末器の盗聴防止装置 |
KR100816154B1 (ko) * | 2007-01-23 | 2008-03-21 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 어드레스 스케쥴링 방법 |
US8583712B2 (en) | 2007-09-18 | 2013-11-12 | Seagate Technology Llc | Multi-bit sampling of oscillator jitter for random number generation |
US8676870B2 (en) | 2007-09-18 | 2014-03-18 | Seagate Technology Llc | Active test and alteration of sample times for a ring based random number generator |
US8583711B2 (en) | 2009-12-02 | 2013-11-12 | Seagate Technology Llc | Random number generation system with ring oscillators |
US8862902B2 (en) | 2011-04-29 | 2014-10-14 | Seagate Technology Llc | Cascaded data encryption dependent on attributes of physical memory |
US8843767B2 (en) | 2011-07-06 | 2014-09-23 | The Boeing Company | Secure memory transaction unit |
US9690922B2 (en) | 2014-07-28 | 2017-06-27 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System, apparatus, and method for anti-replay protection of data stored in a non-volatile memory device |
US9608807B2 (en) * | 2014-12-12 | 2017-03-28 | Gn Hearing A/S | Hearing device with communication protection and related method |
US10142103B2 (en) | 2015-12-07 | 2018-11-27 | The Boeing Company | Hardware assisted fast pseudorandom number generation |
US11112784B2 (en) * | 2016-05-09 | 2021-09-07 | Strong Force Iot Portfolio 2016, Llc | Methods and systems for communications in an industrial internet of things data collection environment with large data sets |
US10910079B2 (en) * | 2016-05-09 | 2021-02-02 | Intrinsic Id B.V. | Programming device arranged to obtain and store a random bit string in a memory device |
-
2019
- 2019-01-31 US US16/264,416 patent/US11310028B2/en active Active
-
2020
- 2020-01-29 JP JP2020012601A patent/JP7391682B2/ja active Active
- 2020-01-30 EP EP20154465.7A patent/EP3690698B1/en active Active
- 2020-01-30 CA CA3070702A patent/CA3070702A1/en active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120317344A1 (en) | 2009-12-18 | 2012-12-13 | St-Ericsson Sa | Method of and apparatus for storing data |
JP2013514573A (ja) | 2009-12-18 | 2013-04-25 | エスティー‐エリクソン(フランス)エスエーエス | データを格納するための方法及び装置 |
US20140254234A1 (en) | 2013-03-07 | 2014-09-11 | Jason G. Sandri | Random fuse sensing |
JP2014174997A (ja) | 2013-03-07 | 2014-09-22 | Intel Corp | オンダイのプログラム可能なヒューズ |
JP2017004293A (ja) | 2015-06-11 | 2017-01-05 | 株式会社リコー | セキュリティ制御装置、電子機器、セキュリティ制御方法及びセキュリティ制御プログラム |
WO2017194335A2 (en) | 2016-05-09 | 2017-11-16 | Intrinsic Id B.V. | Programming device arranged to obtain and store a random bit string in a memory device |
WO2017196461A1 (en) | 2016-05-10 | 2017-11-16 | Qualcomm Incorporated | Fuse-based anti-replay mechanism |
CN109074446A (zh) | 2016-05-10 | 2018-12-21 | 高通股份有限公司 | 熔丝防重放机制 |
Also Published As
Publication number | Publication date |
---|---|
US20200252196A1 (en) | 2020-08-06 |
CA3070702A1 (en) | 2020-07-31 |
EP3690698A1 (en) | 2020-08-05 |
US11310028B2 (en) | 2022-04-19 |
JP2020144851A (ja) | 2020-09-10 |
EP3690698B1 (en) | 2024-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101484331B1 (ko) | 데이터 저장 디바이스의 데이터 무결성 검증 | |
US11416417B2 (en) | Method and apparatus to generate zero content over garbage data when encryption parameters are changed | |
US11409872B2 (en) | Confirming a version of firmware loaded to a processor-based device | |
CN110045919A (zh) | 用于验证存储装置上的安全擦除操作的系统和方法 | |
CN101968834A (zh) | 电子产品的防抄板加密方法和装置 | |
US9298565B1 (en) | System and method for identification of memory | |
US11163912B2 (en) | Data attestation in memory | |
JP2022527069A (ja) | ランタイムコード実行検証 | |
US20200350012A1 (en) | Non-volatile memory device and method of writing to non-volatile memory device | |
WO2020197821A1 (en) | Validating data stored in memory using cryptographic hashes | |
US10897352B2 (en) | Cryptographic management of lifecycle states | |
US20190377693A1 (en) | Method to generate pattern data over garbage data when encryption parameters are changed | |
JP2018190386A (ja) | 安全な集積回路状態を管理する装置およびその方法 | |
EP3987423B1 (en) | Undefined lifecycle state identifier for managing security of an integrated circuit device | |
JP7391682B2 (ja) | 改ざん防止カウンタ | |
CN109241789A (zh) | 一种芯片标识方法 | |
EP3949249A1 (en) | Using memory as a block in a block chain | |
CN108345803B (zh) | 一种可信存储设备的数据存取方法及装置 | |
CN111125791B (zh) | 一种内存数据的加密方法、装置、cpu芯片及服务器 | |
TWI834551B (zh) | 記憶體裝置以及用於非揮發性記憶體的安全程式化的方法 | |
US20230057004A1 (en) | Secure Collection of Diagnostics Data about Integrated Circuit Memory Cells | |
CN104517650B (zh) | 使用唯一标识元件的安全存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221006 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231122 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7391682 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |