JP7391061B2 - Ｏｒゲートデバイス - Google Patents

Ｏｒゲートデバイス Download PDF

Info

Publication number
JP7391061B2
JP7391061B2 JP2021024628A JP2021024628A JP7391061B2 JP 7391061 B2 JP7391061 B2 JP 7391061B2 JP 2021024628 A JP2021024628 A JP 2021024628A JP 2021024628 A JP2021024628 A JP 2021024628A JP 7391061 B2 JP7391061 B2 JP 7391061B2
Authority
JP
Japan
Prior art keywords
arm
cruciform
structures
voltage
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021024628A
Other languages
English (en)
Other versions
JP2021141319A5 (ja
JP2021141319A (ja
Inventor
テオ・コーン・ホー
チョードゥリー・ナディム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JP2021141319A publication Critical patent/JP2021141319A/ja
Publication of JP2021141319A5 publication Critical patent/JP2021141319A5/ja
Application granted granted Critical
Publication of JP7391061B2 publication Critical patent/JP7391061B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using Schottky type FET MESFET
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computational Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)

Description

本開示は、半導体デバイスの分野に関し、特に、コンパクトなＯＲゲートデバイスなどのゲート制御型半導体デバイスの分野に関する。
ジョセフソン接合（ＪＪ）に基づく超伝導電子技術（ＳＣＥ）は、ムーアの法則を超える時間枠においていくつかの選択肢を提供する。単一磁束量子（ＳＦＱ）論理に基づくデジタル超伝導電子技術は、いくつかの論理ファミリーにおいてチップ当たり最大約１００万デバイスまでの集積レベルでＳＦＱ論理をさらに理解するために研究されている分野である。超伝導電子技術は、１９６０年代におけるその発端以来、スーパーコンピュータの選択肢として見られてきたが、「スーパーコンピュータ」という用語はデータセンターを含むように拡大している。量子情報処理（ＱＩＰ）は、量子計算および量子人工知能のような領域を含む急速に進化している領域である。量子コンピュータは、数字を因数分解するためのShorのアルゴリズムの発見以来、限られた領域における超強力なコンピュータと見なされてきた。
例えば、量子コンピュータは、データを処理するために、高い量子縮退レジームにおける原子の集合的な量子機械現象を使用する計算システムである。データが２つの確定状態（「０」または「１」）のうちの１つにおいてバイナリ桁（ビット）に符号化されるデジタルコンピュータとは異なり、量子計算は、データがキュービット（量子ビット）に符号化されることを必要とし、１つのキュービットは、「１」、「０」、または２つのキュービット状態の任意の量子重ね合わせを表し得る。一般に、Ｎ個のキュービットを有する量子コンピュータは、同時に、最大２Ｎ個の異なる状態の任意の重ね合わせにあることができ、すなわち、キュービットの対は、４つの状態の任意の量子重ね合わせにあることができ、３個のキュービットは、８つの状態の任意の重ね合わせにあることができる。ここで、大規模量子コンピュータは、デジタルコンピュータよりもはるかに迅速に特定の問題を解決することになり得る。量子コンピュータの動作において、計算は、キュービットを制御された初期状態にセットすることによって初期化される。これらのキュービットを操作することによって、量子アルゴリズムと呼ばれる、解決されるべき問題を表す量子論理ゲートの所定のシーケンスが実現される。Shorのアルゴリズム、Simonのアルゴリズムなどの量子アルゴリズムは、任意の可能な確率論的な古典的アルゴリズムよりも速く動作する。量子アルゴリズムは、ある既知の確率でのみ正しい解を与えるので、しばしば非決定論的である。計算は、キュービットの系を２Ｎ個の純粋な状態の１つに収める測定で終了され、各キュービットは純粋に「０」または「１」となる。
多数の異なる種類の量子コンピュータが開発されている。例えば、捕捉イオン量子コンピュータは、電磁場を使用して自由空間内にイオンまたは荷電原子粒子を閉じ込め、浮遊させることができる種類の量子コンピュータである。キュービットは、各イオンの安定した電子状態で保存され、量子情報は、トラップ内のイオンの集合的な量子化された動き（クーロン力を介して相互作用する）を介して処理および転送され得る。
ＵＳ５，７９３，０９１Ａは、楕円形イオントラップのアレイに基づく量子コンピュータアーキテクチャを開発した。各イオントラップは複数のイオンを含み、各イオンは物理キュービットを保存する。イオンに対する単一キュービット操作は、適切に時間調整されたレーザパルスを使用して実行される。単一のトラップ内のイオン間の２つのキュービットおよび量子通信動作は、捕捉されたイオンの集合フォノンモードによって媒介される。異なるトラップ内のイオン間の量子通信は、空洞内にトラップを配置し、光子共振器モードを使用して、指定された空間的に分離されたイオン間を媒介することによって達成される。しかしながら、ＵＳ５，７９３，０９１Ａのアーキテクチャは、さまざまな量子アルゴリズムを実行するのに必要な古典的な制御電子機器およびソフトウェアに対処していない。さらに、イオントラップの物理的位置は、共振器光子モードが量子情報をあるトラップから別のトラップに伝送することができるようなものである必要があり、分散型イオントラップはサポートされておらず、誤り訂正もそのアーキテクチャによっては対処されない。また、ＵＳ５，７９３，０９１Ａのアーキテクチャは、量子コンピュータのための完全なアーキテクチャに必要なすべての構成要素、すなわちローカル量子計算、分散型量子計算、古典的制御電子機器、古典的制御ソフトウェア、および誤り訂正を提供しない。
したがって、量子計算の増加にともない、キャリア凍結効果のために４Ｋ未満の温度で適切に動作しない従来の電子機器の問題を克服し、量子計算のための量子コンピュータ制御電子機器を改善する必要がある。
ＵＳ５，７９３，０９１Ａ
本発明は、半導体デバイスに関し、特に、コンパクトなＯＲゲートデバイスなどのゲート制御型半導体デバイスの分野に関する。
本開示のいくつかの実施形態は、ＩｎＡｌＮ／ＧａＮ材料であり得るＩＩＩ－Ｎヘテロ構造からなる半導体デバイスのためのエピタキシャル層を含む。ここで、本開示の局面にしたがって、インジウム濃度は、弾道電子を生成するのに必須である、より高い電子移動度を与えるＧａＮと格子整合するように調整され得る。例えば、ＯＲゲートは、第１の十字形構造の第３のアームと第２の十字形構造の第３のアームとによって互いに接続される２つの十字形構造を含むように構成することができる。
第１の十字形構造、すなわち、第１のコアとも称されるものは、第１のアームの電極と第２のアームの電極との間に印加される電圧を有し、高速電子／弾道電子を生成する（すなわち、ＧａＮの場合、これは、約２×１０７ｃｍ．ｓｅｃ－１であり得る）。次いで、これらの弾道電子は、第１の十字形構造の第３のアームに進行し、フィン形状構造が、フィンの周りを覆う酸化物およびゲート金属堆積とともに、二重スリットを有するように第３のアーム内に製造される。第３のアームは、電圧が印加される電極を含む。さらに、第３のアームは、上記のごとくの、そして第１の十字形構造と同様の形状である第２の十字形構造の第３のアームに接続されることができる。第３のアームの端部に位置するオーミックコンタクトＹは、第１の十字形構造の二重スリットから、ある距離で作製することができる。さらに、オーミックコンタクトＹは、第１の十字形構造についてコンダクタンス状態を検出するよう出力端子として機能することができる。
第２の十字形構造、すなわち第２のコアとも称されるものは、第１の十字形構造の、ある側、例えば右側に構造的に位置し得る。第２の十字形構造、すなわち第１の十字形構造と同様の構造も、高速電子／弾道電子を発生させるよう、第１のアームの電極と第２のアームの電極との間に印加される電圧を有する。次いで、これらの弾道電子は、第２の十字形構造の第３のアームに進行し、フィン形状構造は、フィンの周りを覆う酸化物およびゲート金属堆積とともに、二重スリットを有するように第３のアーム内に製造される。第３のアームは、電圧が印加される電極を含む。さらに、第２の十字形構造の第３のアームは、第１の十字形構造の第３のアームに接続され得る。オーミックコンタクトＹは、第２の十字形構造の二重スリットから、ある距離で作製することができる。ここで、オーミックコンタクトＹは、第２の十字形構造についてコンダクタンス状態を検出するよう出力端子として機能することができる。第３のアームの端部に位置するオーミックコンタクトＹは、第２の十字形構造の二重スリットから、ある距離で作製することができる。さらに、オーミックコンタクトＹは、第２の十字形構造に対するコンダクタンス状態を検出するよう出力端子として機能することができる。
第１および第２の十字形構造の両方のための第４のアームは、ＯＲゲートデバイスの動作には必要とされないが、第４のアームは、弾道電子があるかどうかが検出可能であるかどうかを判断するのに有用であり得る。弾道電子の検出は、第４のアームと第３のアームとの間の電圧を測定することによる。弾道電子の場合、第３のアームと第４のアームとの間で測定される電圧は、負であるか、そうでなければゼロとなる。
特に、ＯＲゲートは、各十字形構造の各第３のアームによって接続される各十字形構造、すなわち、第１および第２の十字形構ごとに、二重スリットフィン形状構造を有する。ここで、電子は、各十字形構造について、これら２つの二重スリットフィン形状構造のみを通過することができる。各十字形構造の各二重スリットフィン形状構造は、弾道電子が通過できる開口の幅が増減可能であり、開口の幅の量は空乏幅に依存する。この空乏幅は、各十字形構造に対して、フィンの周りを覆う各ゲートにバイアスを印加することによって制御することができる。空乏幅は、空乏幅の式ｄ＝α×ＶＧＳ ０．５によって決定され、パラメータαは、ゲート酸化膜厚、２－ＤＥＧ濃度、ＡｌＧａＮ厚のような障壁厚、フィン幅、および酸化物界面電荷密度に依存する。なお、開口幅はゲート電圧の関数である。
しかしながら、本開示によって克服される課題をよりよく理解するために、今日の従来の量子コンピュータ構成要素の従来の問題のいくつかに関する見解を得る必要がある。従来の量子コンピュータ構成要素で克服する最初の課題は、作業用量子コンピュータを得るために従来の電子装置を使用しなければならないことの要件を排除する量子コンピュータを開発することである。特に、本開示は、コンパクトなＯＲゲートを含む量子計算のための単一のデバイスを作成することによって、従来の電子機器の使用を克服するいくつかの実現例をなしており、この単一のデバイスは、本質的に、従来の電子装置の特徴を量子計算の構成要素と組み合わせ、すなわち、従来の電子機器を使用する必要がない。従来の電子構成要素を量子計算用構成要素と共に使用することを排除する少なくとも１つの理由は、従来の電子機器が１つの温度、すなわち室温で動作し、量子計算用構成要素が異なる温度、すなわちゼロ未満の温度で動作することである。
量子計算とともに使用される従来の電子機器は、キュービット制御および読み出し（すなわち、電気パルスの整形、増幅など）のために利用される。例えば、キュービット（または量子ビット）は、量子コンピュータにおける情報の基本的な入れ物であり、これは、従来のコンピュータにおける従来の基本的な情報の入れ物、すなわち「ビット」を置き換える。従来の電子部品は室温で動作し、一方、量子計算のほとんどのキュービットは絶対ゼロ近くで動作し、許容できない冷却負荷を避けるために、ミリケルビン（ｍＫ）動作温度で動作することができる電子機器をサポートする要件を形成する。従来の電子機器は、キャリア凍結効果のため、４Ｋ未満の温度で適切に機能しない。従来の電子機器は、従来の電子機器におけるドーパントのイオン化エネルギを低下させる温度効果に起因して、より低い温度限界では動作しない。ドーパントは、半導体結晶に添加されて、結晶中の「ｎ」領域と「ｐ」領域との間に電気的接合または境界を形成する不純物元素である。ｎ型領域とは、電気を伝導するための過剰の電子を含む領域である。ｐ型領域は、過剰の電子正孔またはアクセプタを含む。ドーパントは、通常、半導体においてイオン化し、キャリアを生成するのになんらかのエネルギを必要とする。このエネルギは通常熱的であり、温度が低すぎるとドーパントは十分にイオン化されず、キャリアが不十分となり、すなわち、キャリアの欠如は、電流の流れがほとんどない、または全くないことを意味する。結果は「凍結」と呼ばれる状態である。
半導体デバイスは、電荷キャリア（電子および正孔）の移動によって動作する。鍵となるのは、異なる電気的特性を有するｎ型領域、ｐ型領域、および真性領域（および絶縁体）の配置を通じて電荷キャリアの移動を制御することである。単純な例は、ｐｎ接合であり、これは、ｐｎ接合の２つの側面上の異なるドーピングの結果として、ｐｎ接合を横切る一方向のキャリア移動には有利であり得るが、反対方向のキャリア移動には有利ではない。これは、温度が半導体構成要素において最も重要なパラメータの１つであることを意味する。本開示において絶対スケールが言及される場合、それは、ケルビン温度で言及し、それは、３００Ｋまたは０Ｋなどとして記載され、度記号を伴わず、なぜならばそれは絶対温度であるからである。温度は、少なくとも固体およびその成分（原子、電子等）の平均エネルギがその温度によって測定されるため、非常に重要である。温度が高くなるほど、原子および電子によって利用可能な（熱）エネルギはより大きくなる。従来の「電子」デバイスの温度および動作に関して、温度は電子の挙動に重大な影響を及ぼし、すなわち、温度は電子デバイス構成要素の挙動に重大な影響を及ぼすにちがいないことを意味する。例えば、固体中の電子の平均運動エネルギは、室温において自由電子の平均速度が約１０７ｃｍ／秒であるように、固体の温度に線形に比例する。一方、絶対ゼロにおける自由電子の平均速度は、その電子の最低エネルギ状態に近い。したがって、電子機器が極低温でどのように機能することができるか、および電子機器が極めてエネルギ効率のよいレベルで動作する必要性を理解するために、多くの課題が存在する。
本開示の少なくとも１つの実現例は、従来の電子機器の必要性を排除し、本質的に、従来の電子機器の有用性を、ゼロ未満の温度で動作することができる単一のデバイスに組み合わせるＯＲゲートデバイスを構築することである。しかしながら、この実現は、従来の考察とは反対であり、なぜならば、今日の量子計算は、測定されたシンドローム結果に基づいて誤差を補正するのに必要な量子演算を計算するために、従来の電子部品、すなわち制御処理ユニットを介したかなりの量の古典的な情報処理を必要とするとともに、量子コンピュータの動作を遅らせるこの処理に多くの余計な時間を必要とするからである。例えば、ある初期実験は、従来のＯＲゲートを使用して量子計算回路を形成するために、多数のキュービットのスケーリングをサポートするキュービット間の相互作用の階層を有するモジュラー量子コンピュータアーキテクチャで始まる。しかしながら、この試験量子コンピュータが動作するために、この実験アーキテクチャは、制御プロセッサユニット（ＣＰＵ）が動作のフォールトトレランスのために効率的な誤り訂正機構およびインテリジェント符号化スキームを処理することを要求した。この試験方策は、量子計算の局面をもたらす結果となるよう単一温度で動作する単一デバイスを作成するという本開示の目標のいくつかを満たさなかったため、さらには試験されなかった。
さらなる実験から発見された本開示の別の実現例は、２つの動作温度を必要とする従来の量子計算用デバイスに類似した構成要素を動作させることの問題を回避し、代わりに、ゼロ未満の温度、すなわち、単一の動作温度で動作する構成要素（すなわち、ＯＲゲート）を有する単一のデバイスを有する有効な方法として、分極ベースのドーピングを利用することであり、なぜならば、キャリアはドーパントによって提供されないからである。分極ドーピングは、自由電子を生成するために使用される。この自由電子は、２つの異なる自発分極を有する２つの半導体材料の界面で生成される。提案される方法は、自由キャリアを生成するためにドーピングではなく分極を使用するので、自由キャリア密度は温度に依存しない。例えば、本開示のいくつかの実施形態は、分極ベースのドーピングを利用してゼロ未満の温度で自由電子を発生させるコンパクトなＯＲゲートを有する単一のデバイスを含み、自由電子は、ゲートまたは直列の２つのゲートを有するチャネルに入る。ゲートは、フィン構造のそれぞれの電極へのバイアス電圧の量に基づいて開閉する。電圧は、空乏幅を変化させるようゲートに印加され、空乏幅は、電子が通過している開口を変化させる。電子はゲートを通過し、そこで、第３のアームの端部に位置するセンサがコンダクタンスの量を検出し、オーミックコンタクトＹに電気的に接続されることができる。検出されたコンダクタンスは、ゲートバイアスを印加することに基づく、異なる大きさのオーダとすることができる。
本開示のいくつかの実施形態は、ＩＩＩ－Ｎヘテロ構造、好ましくはＩｎＡｌＮ／ＧａＮからなるエピタキシャル層を含むコンパクトなＯＲゲート構造を含む。ここで、インジウム濃度は、弾道電子を生成するのに必須である、より高い電子移動度を与えるために、ＧａＮと格子整合するように調製され得る。
本開示のいくつかの実施形態のＯＲ－ゲート構造は、高速電子／弾道電子を発生させるために、十字形構造の第１のアームと第２のアームとの間に印加される電圧も含む。次いで、これらの弾道電子は、第３のアームに進む。ここで、第３のアームには２つのフィン構造が作製されており、続いて、酸化物およびゲート金属堆積がフィンの周りを覆う。ゲートに電圧を印加して空乏幅を変化させることができ、それは、次いで、電子が２つのフィン構造を通過する開口を変化させる。
実用的な応用
量子計算のためのコンパクトなＯＲゲートのいくつかの利益および利点は、量子コンピュータが数回実行する時間量、その時間量が、解決するのに非常に困難な問題の結果に達するのに、従来のコンピュータを使用するよりも依然として指数関数的に速いことである。従来のコンピュータが同一の非常に困難な問題で動作するための単一の実行時間の時間量は、コンパクトなＯＲゲートを有する量子コンピュータが数回実行する時間量に等しいか、またはそれに対応する。今日の要求において解決する必要がある多くの複雑な問題に関して、コンパクトなＯＲゲートを用いた量子計算の必要性は、問題解決の複雑さにおけるこの「非常に困難な」指数関数的増大によって特徴付けられる。たとえば、コンパクトなＯＲゲートを有する本発明の実施形態は、したがって、非限定的な例によって、最適化問題、機械学習、大きなデータセットのサンプリング、予測などのためのより速い計算時間を提供することができる。さらに、コンパクトなＯＲゲートを有する本開示の実施形態は、本開示の量子計算属性を介して、これらの複雑な問題を解決する必要性の増加に対処することができる。
具体的には、コンパクトなＯＲゲートを有する量子コンピュータを独自なものにするものは、それらの動作、重ね合わせ、およびもつれにとって重要な量子力学の２つの原理を導入することに基づく。
重ね合わせは、電子のような量子物体が複数の「状態」に同時に存在する、直観に反した能力である。電子の場合、これらの状態のうちの１つは、原子中の最低エネルギ準位であり得、他方は、第１の励起準位であり得る。電子が、これらの２つの状態の重ね合わせで準備される場合、電子は、より下側の状態にあるいくらかの可能性と、より上側の状態にあるいくらかの可能性とを有する。測定は、この重ね合わせを破壊し、そのときだけ、それは下側状態または上側状態にあるといえる。
本開示のいくつかの実施形態は、量子計算ハードウェアのこの構成が制御電子機器（ＣＰＵ）ユニット上に構築され得るようにコンパクトなＯＲゲートを有するプラットフォームを提供する。この構成の少なくとも１つの局面は、ＣＰＵおよび量子計算のオンチップ集積を伴い、１つは室温での従来の電子機器用であり、もう１つはゼロ温度での量子計算用である、２つの別個の温度ゾーンを必要とする従来のシステムと比較して、量子計算処理全体を、より速くする結果となる。例えば、重ね合わせを理解することにより、量子演算における情報の基本成分であるキュービットを理解することができる。従来の計算では、ビットは、状態０および状態１に対応する、オフまたはオンであり得るトランジスタである。電子などのキュービットでは、０および１は、単に、上述の、より低いエネルギ準位およびより高いエネルギ準位のような状態に対応する。キュービットは、計算中に量子演算によって操作され得るさまざまな確率で重ね合わせ状態にあるそれらの能力によって、常に０状態または１状態になければならない古典的ビットと区別される。
もつれは、量子実体の形成および／または操作が、それらのうちのいずれも他を参照することなく記述することができないように行われる現象である。個々の正体は失われる。この概念は、もつれが長距離にわたってどのように持続できるかを考慮する場合に概念化することは非常に困難である。もつれた対の１つのメンバーに対する測定値は、そのパートナーに対する測定値を直ちに決定し、それは、あたかも情報が光の速度よりも速く移動することができるかのように見えるようにする。上述したように、いくつかの実施形態は、集積量子コンピュータのためにコンパクトなＯＲゲートを有するプラットフォームを提供し、この量子計算ハードウェアのすべてを制御電子機器（ＣＰＵ）ユニット上に構築することができ、このＣＰＵおよび量子計算のオンチップ集積は量子計算プロセス全体をより一層高速にする。
量子計算の１つの考え方は、量子計算がすべての考えられる回答を試して、問題を並列に解決しようとすることである。現実には、量子コンピュータは、キュービット間のもつれおよび重ね合わせに関連付けられる確率を利用して、ある確率（すなわち、正しい回答の確率）が増強され、他の確率（すなわち、誤った回答の確率）がゼロにまで押さえられるように、一連の演算（量子アルゴリズム）を実行する。計算の終わりに測定が行われるとき、正解を測定する確率は最大にされるべきである。量子コンピュータが確率およびもつれを活用する方法は、それらを古典的なコンピュータと非常に異ならせる方法である。上述したように、いくつかの実施形態は、集積量子コンピュータのためにコンパクトなＯＲゲートを有するプラットフォームを提供する。
量子計算が必要であるいくつかの理由は、Shorのアルゴリズムを大きな数に対して実行するのに十分に高度な量子コンピュータを開発する見込みであり得、すなわち、それは量子計算の分野を進展させるための主要な動因であった。例えば、十分な数のキュービットを有する量子コンピュータが量子ノイズおよび他の量子デコヒーレンス現象を被ることなく動作することができる場合、Shorのアルゴリズムを使用して、広く使用されるRivest-Shamir-Adleman（ＲＳＡ）スキームなどの公開鍵暗号スキームを破るすることができるかもしれず、すなわち、ＲＳＡ暗号は単純な考え方、すなわち素因数分解に基づいており、それは、メッセージを暗号化および復号化するために使用されるアルゴリズムである。上述したように、量子コンピュータは、最適化に関連する問題を含む特定の問題に最も役立つ可能性があり得、それは、防衛から金融取引まですべてにおいて重要な役割を果たし得る。上述したように、いくつかの実施形態は、上記の課題の多くに対処することができる集積量子コンピュータのためのコンパクトなＯＲゲートを有するプラットフォームを提供する。
計算またはシミュレーションに関連しないキュービットシステムのための複数の追加のアプリケーションも存在し、それらは、（１）従来のショットノイズ限界を超える検知を実現するよう環境に対するキュービットの極端な感度を利用する量子検知および計測、ならびに（２）大変革をもたらす情報共有方法に至り得る量子ネットワークおよび通信を含み得る。上述したように、いくつかの実施形態は、上記の課題のいくつかに対処することができる集積量子コンピュータのためのコンパクトなＯＲゲートを有するプラットフォームを提供する。
本開示の実施形態によれば、ＯＲゲートデバイスは２つの十字形構造を含み、各十字形構造はチャネルを含み、各チャネルの端部には、２つの十字形構造を接続するオーミックコンタクトＹがある。ここで、各十字形構造は、チャネルを形成するエピタキシャル層を含み、ＩｎＡｌＮ／ＧａＮなどのＩＩＩ－Ｎヘテロ構造を含む。ここで、ＩｎＡｌＮ／ＧａＮのＩｎ濃度の量は、ＧａＮと格子整合するように調整され、電子移動度をもたらして、弾道電子を発生させる。フィン構造は、チャネル内に位置し、チャネルの長手方向軸に対して横切るように形成されたゲートを含み、ゲートは、フィン構造にかかる電圧を使用して制御される。フィン構造は、エネルギ場構造を誘導するように形成され、エネルギ場構造は、ある量の該電圧によってシフトされることにより、弾道電子の流れが通過するゲートの開口を制御し、それは、次いで、空乏幅を変化させ、弾道電子に干渉を受けさせる。半導体デバイスは、ある量の該電圧を印加することによってオンされ、いかなる量の該電圧も印加しないことによってオフされる。
本開示の別の実施形態では、ＯＲゲートデバイスは、２つの十字形構造を含む。各十字形構造はチャネルを含み、各チャネルの端部には、２つの十字形構造を接続するオーミックコンタクトＹがある。オーミックコンタクトＹは、２つの十字形構造の各十字形構造についてコンダクタンス状態を検出するよう出力端子として機能する。ここで、各十字形構造は、チャネルを形成するエピタキシャル層を含み、ＩｎＡｌＮ／ＧａＮなどのＩＩＩ－Ｎヘテロ構造を含む。ここで、ＩｎＡｌＮ／ＧａＮのＩｎ濃度の量は、ＧａＮと格子整合するように調整され、電子移動度をもたらして、弾道電子を発生させる。フィン構造は、チャネル内に位置し、チャネルの長手方向軸に対して横切るように形成されたゲートを含み、ゲートは、フィン構造にかかる電圧を使用して制御される。フィン構造は、エネルギ場構造を誘導するように形成され、エネルギ場構造は、ある量の該電圧によってシフトされることにより、弾道電子の流れが通過するゲートの開口を制御し、それは、次いで、空乏幅を変化させ、弾道電子に干渉を受けさせる。少なくとも１つのセンサが、オーミックコンタクトＹ近くに位置決めされ、オーミックコンタクトＹに電気的に接続され、動作上、コンダクタンスの量を検出するよう構成される。前記半導体デバイスは、ある量の該電圧を印加することによってオンされ、いかなる量の該電圧も印加しないことによってオフされる。
本開示の別の実施形態によれば、ＯＲゲートデバイスは、２つの十字形構造を含む。各十字形構造は、第１のアームと、第２のアームと、第３のアームとを含む。第１および第２のアームからのチャネルが第３のアームのチャネルまで延びるようにされる。第１の電圧からの電流が、第１のアームの第１の電極から第２のアームの第２の電極に流れると、第１のアームおよび第２のアームのチャネルから第３のアームのチャネルに、第３のアームのチャネルを通って流れる弾道電子の流れが発生する。ＯＲゲートデバイスは、２つの十字形構造の各十字形構造の各第３のアームについて、第３のアームのチャネルの長手方向軸に対して横切るように、直列に位置決めされた少なくとも２つのフィン構造を含む。各フィン構造は、フィン構造の電極に印加される個々の電圧を使用して制御されるゲートを含む。フィン構造は、弾道電子の流れが通過するゲートの開口を制御するようある量の該電圧によってシフトされる電界構造を誘導するように形成される。オーミックコンタクトＹは、２つの十字形構造の各十字形構造に対して、第３のアームの端部に位置決めされ、オーミックコンタクトＹは、２つの十字形構造の各十字形構造についてコンダクタンス状態を検出するよう出力端子として機能するようにされる。少なくとも１つのセンサが、２つの十字形構造の各十字形構造について、各第３のアームの端部に位置決めされ、２つの十字形構造の少なくとも２つのフィン構造の電極に電圧が印加されると、少なくとも１つのセンサは弾道電子を検出する。ＯＲゲートデバイスは、２つの十字形構造の少なくとも２つのフィン構造の両方の電極にある量の電圧を印加することによってオンにされ、２つの十字形構造の少なくとも２つのフィン構造のいずれかの電極にいかなる量の電圧も印加しないことによってオフにされる。
本開示の別の実施形態によれば、ＯＲゲートデバイスは、２つの十字形構造を含む。各十字形構造は、第１のアームと、第２のアームと、第３のアームとを含む。第１および第２のアームからのチャネルが第３のアームのチャネルまで延びるようにされる。第１の電圧からの電流が、第１のアームの第１の電極から第２のアームの第２の電極に流れると、第１のアームおよび第２のアームのチャネルから第３のアームのチャネルに、第３のアームのチャネルを通って流れる弾道電子の流れが発生する。第１の電圧および第２の電圧は、同一の接地端子に接続される。２つの十字形構造の各十字形構造の各第３のアームは、第３のアームのチャネルの長手方向軸に対して横切るように、直列に位置決めされた少なくとも２つのフィン構造を含む。各フィン構造は、フィン構造の電極に印加される個々の電圧を使用して制御されるゲートを含む。フィン構造は、弾道電子の流れが通過するゲートの開口を制御するようある量の該電圧によってシフトされる電界構造を誘導するように形成される。オーミックコンタクトＹは、２つの十字形構造の各十字形構造に対して、第３のアームの端部に位置決めされ、オーミックコンタクトＹは、２つの十字形構造の各十字形構造についてコンダクタンス状態を検出するよう出力端子として機能するようにされる。少なくとも１つのセンサが、２つの十字形構造の各十字形構造について、各第３のアームの端部に位置決めされる。２つの十字形構造の少なくとも２つのフィン構造の電極に電圧が印加されると、少なくとも１つのセンサは弾道電子を検出する。少なくとも１つのセンサは、動作上、コンダクタンスの量を検出するように構成される。ＯＲゲートデバイスは、２つの十字形構造の少なくとも２つのフィン構造の両方の電極にある量の電圧を印加することによってオンにされ、２つの十字形構造の少なくとも２つのフィン構造のいずれかの電極にいかなる量の電圧も印加しないことによってオフにされる。
本開示の別の実施形態によれば、ＯＲゲートデバイスは、２つの十字形構造を含む。各十字形構造は、第１のアームと、第２のアームと、第３のアームとを含む。第１および第２のアームからのチャネルが第３のアームのチャネルまで延びるようにされる。第１の電圧からの電流が、第１のアームの第１の電極から第２のアームの第２の電極に流れると、第１のアームおよび第２のアームのチャネルから第３のアームのチャネルに、第３のアームのチャネルを通って流れる弾道電子の流れが発生する。第１の電圧および第２の電圧は、同一の接地端子に接続される。２つの十字形構造の各十字形構造の各第３のアームは、第３のアームのチャネルの長手方向軸に対して横切るように、直列に位置決めされた少なくとも２つのフィン構造を含む。各フィン構造は、フィン構造の電極に印加される個々の電圧を使用して制御されるゲートを含み、フィン構造は、弾道電子の流れが通過するゲートの開口を制御するようある量の該電圧によってシフトされる電界構造を誘導するように形成される。オーミックコンタクトＹは、２つの十字形構造の各十字形構造に対して、第３のアームの端部に位置決めされ、オーミックコンタクトＹは、２つの十字形構造の各十字形構造についてコンダクタンス状態を検出するよう出力端子として機能するようにされる。少なくとも１つのセンサが、２つの十字形構造の各十字形構造について、各第３のアームの端部に位置決めされ、２つの十字形構造の少なくとも２つのフィン構造の電極に電圧が印加されると、少なくとも１つのセンサは弾道電子を検出する。少なくとも１つのセンサは、動作上、コンダクタンスの量を検出するように構成される。検出されたコンダクタンスの量は、ある大きさのオーダと関連付けられ、当該ある大きさのオーダは、２つの十字形構造の少なくとも２つのフィン構造のゲートに印加される電圧に応じて変化する。ＯＲゲートデバイスは、２つの十字形構造の少なくとも２つのフィン構造の両方の電極にある量の電圧を印加することによってオンにされ、２つの十字形構造の少なくとも２つのフィン構造のいずれかの電極にいかなる量の電圧も印加しないことによってオフにされる。
以下、添付の図面を参照してここに開示される実施形態について説明する。示される図面は、必ずしも尺度決めされておらず、概して、ここに開示される実施形態の原理を例示することに強調がおかれる。
２つの別個の動作温度ゾーンを必要とする、今日の従来の量子計算システムの問題および技術的制約をよりよく理解するために使用された従来の量子コンピュータアーキテクチャの局面とともに構築された実験的な従来の量子コンピュータシステムを示す概略図である。 本開示のいくつかの実施形態による、単一の温度で動作する単一のデバイスを必要とする量子計算の構成要素を示す概略図である。 本開示のいくつかの実施形態による、本開示のコンパクトなＯＲゲートの一実施形態の上面図の断面図を示す概略図である。 本開示のいくつかの実施形態による、コンパクトなＯＲゲートデバイスのための第１および第２の十字形構造のためのフィン形状構造の３Ｄ図を示す概略図である。 本開示のいくつかの実施形態による、コンパクトなＯＲゲートデバイスのための２つのフィン構造を示す、図２Ａの端部１から端部２までの長手方向断面を示す概略図である。 本開示のいくつかの実施形態による、コンパクトなＯＲゲートデバイスのための単一フィン構造を示す、図２Ａの端部１から端部２までの長手方向断面を示す概略図である。 本開示のいくつかの実施形態による、コンパクトなＯＲゲートデバイスのためのフィン構造のいくつかの材料組成を示す、図２Ａの端部１から端部２までの長手方向断面を示す概略図である。 本開示のいくつかの実施形態による、コンパクトなＯＲゲートデバイスのための、ゲートが閉じられた状態の単一のフィン構造を示す、図２Ａの端部１から端部２までの長手方向断面図を示す概略図である。 本開示のいくつかの実施形態による、コンパクトなＯＲゲートデバイスのための、ゲートが開かれた状態の単一のフィン構造を示す、図２Ａの端部１から端部２までの長手方向断面図を示す概略図である。 本開示のいくつかの実施形態による、空乏幅を変化させ、それが次いで、電子が通過する開口を変化させるよう、ゲートに印加される電圧を示すグラフであり、つまり、開口幅をゲート電圧の関数として示す、グラフの図である。 本開示のいくつかの実施形態による、真理値表を示す図である。 本開示のいくつかの実施形態による、入力電圧および出力電圧およびコンダクタンス状態を例示する表の図である。 本開示のいくつかの実施形態による、０１および１０入力状態に対する出力ｙにおける電子の干渉パターンを示すグラフの図である。 本開示のいくつかの実施形態による、コンパクトなＯＲゲートについての入力波形を示すグラフの図である。 本開示のいくつかの実施形態による、コンパクトなＯＲゲートについての入力波形を示すグラフの図である。 本開示のいくつかの実施形態による、コンパクトなＯＲゲートについての出力波形を示すグラフの図である。 本開示のいくつかの実施形態による、コンパクトなＯＲゲートのためのいくつかの方法動作ステップを示すブロック図である。
上記で識別された図面は、現在開示されている実施形態を記載しているが、議論に記載するように、他の実施形態も企図される。本開示は、限定ではなく例示として例示的な実施形態を提示する。当業者は、本開示の実施形態の原理の範囲および精神に含まれる多数の他の修正物および実施形態を考案することができる。
詳細な説明
図１Ａは、２つの別個の動作温度ゾーンを必要とする、今日の従来の量子計算システムの問題および技術的制約をよりよく理解するために使用された従来の量子コンピュータアーキテクチャの局面で構築された実験的な従来の量子コンピュータシステムを示す概略図である。
上述したように、従来の量子計算の構成要素は、従来の電子機器が１つの温度、すなわち室温で動作し、量子計算用構成要素がゼロ未満の温度で動作することを必要とする。例えば、今日の従来の量子計算アーキテクチャは、さまざまな量子アルゴリズムを実行するのに必要な古典的な制御電子機器およびソフトウェア制約に対処しておらず、そのような古典的なハードウェアおよびソフトウェアは、室温での動作温度を必要とする。特に、従来の量子計算と共に使用される従来の電子機器は、キュービット制御および読み出し（すなわち、電気パルスの整形、増幅など）のために利用される。ここで、従来の電子部品は室温で動作し、一方、量子演算のキュービットはほぼ絶対ゼロで動作する。これは、許容できない冷却負荷を避けるために、ミリケルビン（ｍＫ）動作温度で動作することができる電子機器をサポートする要件を生み出す。従来の電子機器は、キャリア凍結効果のため、４Ｋ未満の温度で適切に機能しない。従来の電子機器は、従来の電子機器におけるドーパントのイオン化エネルギを低下させる温度効果のため、より低い温度限界では動作しない。しかしながら、この実験的量子コンピュータシステム１００は、複雑な従来の量子計算アーキテクチャのより良い理解を把握し、単一の動作温度で動作する単一のデバイスをどのように設計して作成するかを把握するために、本開示の実施形態のいくつかを発展させるのに役立つように構築された。
実験的な量子コンピュータシステム１００は、ファイバを介して大きな距離にわたって柔軟な構成で基本論理ユニット（ＥＬＵ）１４を連結するスケーラブルなフォトニック相互接続ネットワーク１５を介して相互接続されたＥＬＵ４０を含むように構築された。
実験的な量子コンピュータシステム１００の従来の量子コンピュータアーキテクチャは、キュービットをホストし、各ＥＬＵ１４は、トラップされた原子イオンキュービットのモジュラーレジスタを含み、もつれ量子論理ゲートは、キュービット間の局所的クーロン相互作用を介して仲介される。各ＥＬＵ１４内の原子キュービットは、フォトニック量子チャネル３８に結合され、再構成可能な光クロスコネクトスイッチ４１および位置感応撮像装置５６を介して、異なるＥＬＵ１４間のキュービットが絡み合ってもよい。クロスコネクトスイッチは、入力ファイバ４４および出力ポート４８の出力ファイバ５０を含み、出力ファイバ５０は位置感応撮像装置２２に接続する。ビームスプリッタ（図示せず）が、スイッチ４１と位置感応撮像装置２２との間に位置決めされる。検出器５５、５７（すなわち、位置感応撮像装置２２の４行、および１行当たり４つの検出器）は、各々ビームスプリッタ（図示せず）上で干渉する２つのファイバ５８、５９からなり、２つの検出器５５、５７は、スイッチ４１のそれぞれの出力ポート４８に接続される。スイッチ４１は、任意の入力ファイバ４４から任意の出力ファイバ４８への間の光路を与える。
従来の中央処理ユニット（ＣＰＵ）２４は、処理され計算されるべき入力データ２を受け取り、実験的量子コンピュータシステム１００の動作を、入力データ２の量子計算のための再構成可能な回路スキームの実現のための量子アルゴリズム１８に従って（すなわち、従来の電子機器を使用して）、出力６として示される計算の結果を生成する目的で（すなわち、従来の電子機器を使用して）、スケジュールされた動作を実行するように制御する。従来の故障誤差（または許容差）機構１６は、ＥＬＵ１４、ならびにスイッチ４１、およびＣＰＵ１２、および量子アルゴリズム１８によってサポートされるスケジューリングスキーム（図示せず）に作動的に結合される。また、ゲート４０をＥＭＵ内に位置させることができ、別のゲート４２を２つのＥＭＵの間に位置させることができる。ここで、量子コンピュータ１００のベースユニットは、ローカルな対話を伴うキュービットメモリであるＥＬＵ１４の集まりである。
従来のレーザユニット２２は、レーザ２４、モードロックレーザ２６、共振レーザ２８を含み、レーザユニット２２は、従来の量子制御スキーム４に作動的に結合されて、システムのさまざまな動作段階でキュービットに印加されるために必要なレーザパルスを生成する。レーザユニット２２のレーザは、各々、コンピュータ動作の異なる段階で必要とされる特定の特性のレーザパルスを生成するように作動される。各キュービットの状態は、個々のキュービット状態検出のためにマルチチャネル光電子増倍管上に結像される状態依存蛍光をもたらすレーザユニット２２の共振レーザ２８のパルス３０を印加することによって、従来の測定ユニット２０において測定される。一定の状態依存の力がイオンキュービットに加えられると、複数の非整合モードは一般に、相互作用に続いてキュービットと絡み合ったままであり、それによって量子ゲート忠実度を劣化させる。
実験的な量子コンピュータシステム１００の従来の量子コンピュータアーキテクチャによってサポートされる計算プロセス全体において、システム１００は、計算問題がアルゴリズム１８と一致して従来のＣＰＵ１２によって発行される命令に従って解かれること必要とする。従来の電子機器（すなわち、ＣＰＵ１２、入力２、量子制御４、出力６、時分割多重化８、誤差許容１６、レーザシステム２２、測定システム２０、および従来の電荷結合デバイス（ＣＣＤ）撮像装置）２１に留意されたい。しかしながら、実験的量子コンピュータシステム１００のそれら従来の電子機器のすべては、動作温度が室温、すなわち第１の温度ゾーンである必要があり、一方、量子計算用構成要素は、ゼロ未満の温度、すなわち第２の温度ゾーンで動作する。
図１Ｂは、本開示のいくつかの実施形態による、単一の温度で動作する単一のデバイスを必要とする量子計算の構成要素を示す概略図である。最上層９２の窒化ニオビウム（ＮｂＮ）は、量子Ｑビットを製造するよう使用することができる。底部層９４は、本開示で提示されるような制御回路を製造し、Ｑビットを制御するのに使用することができるＩＩＩ族窒化物半導体層の組み合わせである。これは、コンパクトな量子コンピュータを作製するための３次元（３Ｄ）プラットフォームとすることができる。また、ＮｂＮは、ＩＩＩ族窒化物半導体層上に成長させると、１０Ｋを超える温度でも超伝導挙動を示す。したがって、提案されたプラットフォームは、量子コンピュータをより高い温度で動作可能にすることができる。これは、量子コンピュータをゼロＫ温度に近く維持することが非常に費用がかかるため、重要である。したがって、この観点から、本開示の提案される実施形態は、著しく低コストであり、量子コンピュータを製造するための実質的な利益を提供する。
図２Ａは、本開示のいくつかの実施形態による、本開示のコンパクトなＯＲゲートの一実施形態の上面図の断面図を示す概略図である。
コンパクトなＯＲゲートデバイスは、４つのアーム２１０（第１のアーム）、２１２（第２のアーム）、２１３（第４のアーム）、２１４（第３のアーム）を有する第１の十字形構造を含む。電圧２１５が、第１のアーム２１０と第２のアーム２１２との間において、電極Ｅ１ａおよびＥ２ａを通じて印加され、第１のアーム２１０から第２のアーム２１２への弾道電子ｅ－の流れを生成する。十分に高い速度を有する弾道電子ｅ－のみが、第３のアーム２１４に到達することができる。弾道電子ｅ－（高速電子）は、第３のアーム２１４を通過して、電極Ｅ３ａにより制御されるフィン（図２（Ｂ）参照）を通過して、オーミックコンタクトＹに電気的に接続されたセンサ（導電度センサ）２４１に到達する。弾道電子ｅ－はフィンを通過するが（図２Ｂ参照）、それは、ゲートを開閉させる印加電圧Ｅ３の量に依存し、（図２Ｂ参照）、これらの弾道電子ｅ－はパターン２４０Ａを生成する。
第１の十字形構造２１０は、第１のコアとも称され得る。さらに、オーミックコンタクトＹは、第１の十字形構造２１０の二重スリット（図２Ｂ参照）から距離Ｄ１で作製することができる。ここで、オーミックコンタクトＹは、第１の十字形構造２１０についてコンダクタンス状態を検出するよう出力端子ｙとして機能することができる。
第４のアーム２１３は、ＯＲゲートデバイスの動作には必要とされないが、第４のアーム２１３は、弾道電子があるかどうかが検出可能であるかどうかを判断するのに有用であり得る。弾道電子の検出は、第４アーム２１３の第４電極Ｅ４ａと第３のアーム２１４の第３電極Ｅ３ａとの間の印加電圧を測定することにより行われる。弾道電子の場合、第３のアーム２１４の第３の電極Ｅ３ａと第４のアーム２１３の第４の電極Ｅ４ａとの間で測定される電圧は、負であるか、そうでなければゼロとなる。
コンパクトなＯＲゲートデバイスは、４つのアーム２２１(第１のアーム)、２２２(第２のアーム)、２２３(第４のアーム)、２２４(第３のアーム)を有する第２の十字形構造を含む。電圧２２５が、第１のアーム２２１と第２のアーム２２２との間において、電極Ｅ１ｂおよびＥ２ｂを通じて印加され、第１のアーム２２１から第２のアーム２２２への弾道電子ｅ－の流れを生成する。十分に高い速度を有する弾道電子ｅ－のみが、第３のアーム２２４に到達することができる。弾道電子ｅ－(高速電子)は、第３のアーム２２４を通過して、電極Ｅ３ｂにより制御されるフィン(図２Ｂ参照)を通過して、センサ(導電度センサ)２４１に到達する。弾道電子ｅ－はフィンを通過するが(図２Ｂ参照)、それは、ゲートを開閉させる印加電圧Ｅ３ｂの量に依存し、(図２Ｂ参照)、これらの弾道電子ｅ－はパターン２４０Ｂを生成する。
第４のアーム２２３は、ＯＲゲートデバイスの動作には必要とされないが、第４のアーム２２３は、弾道電子ｅ－があるかどうかが検出可能であるかどうかを判断するのに有用であり得る。弾道電子ｅ－の検出は、第４アーム２２３の第４電極Ｅ４ｂと第３のアーム２２４の第３電極Ｅ３ｂとの間の印加電圧を測定することにより行われる。弾道電子ｅ－の場合、第３のアーム２２４の第３の電極Ｅ３ｂと第４のアーム２２３の第４の電極Ｅ４ｂとの間で測定される電圧は、負であるか、そうでなければゼロとなる。
第２の十字形構造２２０は、第２のコアとも称され、第１の十字形構造の、ある側、例えば右側に構造的に位置し得る。さらに、オーミックコンタクトＹが、第２の十字形構造２２０の二重スリット（図２Ｂ参照）から距離Ｄ２で作製され得る。ここで、オーミックコンタクトＹは、第２の十字形構造２２０についてコンダクタンス状態を検出するよう出力端子ｙとして機能することができる。
特に、ＯＲゲートは、第１の十字形構造２１０の第３のアーム２１４によって第２の十字形構造２２０の第３のアーム２２４に接続される、各十字形構造、すなわち第１の十字形構造２１０および第２の十字形構造２２０のための二重スリットフィン形状構造（図２Ｂ参照）を有する。例えば、弾道電子ｅ－は、各十字形構造２１０、２２０について、これら２つの二重スリットフィン形状構造のみを通過することができる。各十字形構造２１０，２２０の各二重スリットフィン形状構造は、弾道電子ｅ－が通過できる開口の幅が増減可能であり、開口の幅の量は空乏幅に依存する。この空乏幅は、各十字形構造２１０、２２０について、フィンの周りを覆う各ＯＲゲートにおいてバイアスを印加することによって制御することができる。空乏幅は、式：空乏幅ｄ＝α×ＶＧＳ ０．５によって決定され、パラメータαは、ゲート酸化膜厚、２－ＤＥＧ濃度、ＡｌＧａＮ厚のような障壁厚、フィン幅、および酸化物界面電荷密度に依存する。なお、開口幅はゲート電圧の関数である。
図２Ｂは、本開示のいくつかの実施形態による、ＯＲゲートデバイスの第１および第２の十字形構造のフィン形状構造の３Ｄ図を示す概略図である。ＯＲゲートデバイスは、２つの十字形構造を有し、図２Ｂは、第１の十字形構造２１１の第１のアーム２１１および第２の十字形構造の第２のアーム２２１を、ＩＩＩ－Ｎ半導体層２０２とともに示す。
図２Ｃは、本開示のいくつかの実施形態による、ＯＲゲートデバイスの２つのフィン構造を示す、図２Ａの端部１から端部２までの長手方向断面を示す概略図である。図２Ｃは、フィン２５４ａおよび２５４ｂ、ならびにフィン２５４ａと２５４ｂとの間の距離ｄ１を示す。フィン２５４ａ、２５４ｂは、酸化物２５２によって覆われている。この酸化物２５２は、Ａｌ２Ｏ３／ＨｆＯ２／ＳｉＯ２または任意の他の高ｋゲート誘電体からなる材料とすることができる。フィン２５４ａ、２５４ｂは、空乏幅または領域Ｈ１、Ｈ２、Ｈ３およびＨ４も示す。空乏領域は、フィン領域Ｈ１、Ｈ２、Ｈ３、Ｈ４の半導体とＥ３の金属２５０との仕事関数差に起因する。第３のアーム２１４に関して、第３のアーム２１４は、空気または第３のアーム２１４の幅でもある幅２１６を有する任意の酸化物もしくは絶縁体２１５などのパッシベーション層を含む。
図２Ｄは、本開示のいくつかの実施形態による、ＯＲゲートデバイスの単一フィン構造を示す、図２Ａの端部１から端部２までの長手方向断面を示す概略図である。フィンＦは、幅Ｂを有する。フィンＤの総幅は、フィンＦおよびゲートＡの周りを覆う酸化物２５２、ならびに第３の電極の金属２５０を含む。第３のアーム２１４の半導体層Ｉは、ＩＩＩ－Ｎなどの材料を含む。空乏幅Ｈ１、Ｈ２は、第３の電極の金属２５０と半導体層Ｉとの仕事関数の差に起因する。総空乏幅は高さＣを有する。
図２Ｅは、本開示のいくつかの実施形態による、ＯＲゲートデバイスのフィン構造のいくつかの材料組成を示す、図２Ａの端部１から端部２までの長手方向断面を示す概略図である。フィンＦは、第３のアーム２１４の２つのＩＩＩ－Ｎ層ＩＩＩ－Ｎ１およびＩＩＩ－Ｎ２を含むことができる。ＩＩＩ族窒化物ＩＩＩ－Ｎ１およびＩＩＩ－Ｎ２の界面２６０において自由電子を生成するために、ＩＩＩ－Ｎ１のバンドギャップ２６２は、ＩＩＩ－Ｎ２のバンドギャップ２６４よりも大きい。ＩＩＩ－Ｎ１のバンドギャップ２６２がＩＩＩ－Ｎ２のバンドギャップよりも大きい必要がある理由は、２つの半導体ＩＩＩ－Ｎ１とＩＩＩ－Ｎ２との間の分極差が正であるように、そしてＩＩ－Ｎ１２６２とＩＩＩ－Ｎ２２６４との界面に負の可動電子を集める正の不動電荷を補償するためである。これらの集められた負の可動電子は、２－ＤＥＧ（２次元電子ガス）としても知られている。
図３Ａは、本開示の実施形態による、ＯＲゲートデバイスの、ゲートが閉じられた状態での、単一のフィン構造を示す、図２Ａの端部１から端部２までの長手方向断面を示す概略図である。ゲート金属３５０は、低い仕事関数、例えば４ｅＶとすることができる。酸化物３５２の厚みは、約５～１０ｎｍとすることができ、ゼロゲートバイアス（ゲート閉鎖）において、空乏幅Ｎ１およびＮ２が、全フィン幅（図２ＣのＢ参照）を覆って、電子のためのゲートの閉鎖をもたらすうように、選択することができる。ゲートが閉じられる空乏幅の局面は、電子がフィンＦを通過するのを阻止する。
図３Ｂは、本開示のいくつかの実施形態による、ＯＲゲートデバイスの、ゲートが開かれた、単一フィン構造を示す、図２Ａの端部１から端部２までの長手方向断面を示す概略図である。５Ｖのゲート電圧が電極の金属３５０に印加される。空乏幅Ｎ１およびＮ２は低減され、それはゲートが開くことにつながり、電子はゲートを通過することができる。
図４は、本開示のいくつかの実施形態による、空乏幅を変化させ、それが次いで、電子が通過する開口を変化させるよう、ゲートに印加される電圧を示すグラフであり、つまり、開口幅をゲート電圧の関数として示す、グラフの図である。
図５Ａは、本開示のいくつかの実施形態による真理値表を示す表である。
図５Ｂは、本開示のいくつかの実施形態による、入力電圧および出力電圧ならびにコンダクタンス状態を例示する表である。
図５Ａおよび図５Ｂを参照すると、図５ＡはＯＲゲートの真理値表を示し、図５Ｂは対応する入力電圧および出力コンダクタンスレベルを示す。ＯＲゲートの動作原理は、以下のように説明できる：
入力論理レベル：００
入力１および入力２におけるゲートバイアスが０Ｖであるとき、開口幅がゼロであるため、弾道電子はフィンを通過できない。したがって、出力端子ｙにおける検出されたコンダクタンスは、非常に低く、出力において０状態を指す。
入力論理レベル：０１
入力１におけるゲートバイアスが０Ｖであり、入力２が５Ｖであるとき、ゼロ開口のため、弾道電子は第１の二重スリットのフィンを通過できない。しかしながら、これらの弾道電子は、第２の二重スリットのフィンを通過することができ、出力端子ｙにおいて検出され得る電子の干渉パターンを形成する。従って、出力論理レベルは１となる。
入力論理レベル：１０
入力１におけるゲートバイアスが５Ｖであり、入力２が０Ｖであるとき、第１の二重スリットのフィンを通過する弾道電子は、出力端子ｙにおいて検出され得る電子の干渉パターンを形成する。従って、出力論理レベルは１となる。しかし、第２の二重スリットは、開口幅がゼロであるため、電子の通過を許さない。
入力論理レベル：１１
入力１におけるゲートバイアスが５Ｖであり、入力２が５Ｖであるとき、弾道電子は、両方の二重スリットのフィンを通過し、出力端子ｙにおいて検出され得る電子の干渉パターンを形成することができる。従って、出力論理レベルは１となる。
図６は、本開示のいくつかの実施形態による、０１および１０および１１の入力状態に対する出力ｙにおける電子の干渉パターンを示すグラフである。５Ｖが電極Ｅ３ａおよびＥ３ｂの一方または両方に印加されると、弾道電子はフィンを通って流れ、出力端子ｙのセンサは、図６に示されるように、画面の中心で高コンダクタンス状態を生じる電子を検出するであろう。
図７Ａ、図７Ｂおよび図７Ｃは、本開示のいくつかの実施形態による、ＯＲゲートの入力波形、出力波形を示すグラフである。図７Ａおよび図７Ｂは、接地に対するＥ３ａ電極およびＥ３ｂ電極における印加バイアスを時間の関数として示している。入力端子について、５Ｖは１論理状態を表し、入力０Ｖは０論理状態を表す。そして、出力端子については、ｙにおいて電子が検出されると、出力論理状態は１となり、そうでなければ０となる。図７Ｃは、図７Ａおよび図７Ｂに示す入力状態に応答して、出力論理状態を時間の関数として示す。ＯＲゲートは、入力のいずれか／両方が１である場合、出力論理状態１を有するべきであり、そうでなければ、それは０である。図７Ｃでは、最初は、両方の入力が０であるので、出力論理状態は０である。そしてそれは、１に変化し、１２．５秒まで１のままであり、この間、入力電圧の少なくとも１つは５Ｖであった。したがって、反転されたデバイスは、ＯＲゲートとして動作する。
図８は、本開示のいくつかの実施形態による、コンパクトなＯＲゲートデバイスのための態様を製造するためのいくつかの方法動作ステップを示すブロック図である。
ステップ８０５は、エピ構造を成長させることから始まるコンパクトなＯＲゲートデバイスの製造を示す。プロセスは、Ｓｉ／サファイア／ＳｉＣ／ＧａＮウェハから開始される。ウェハのサイズは、２／４／６／１２インチとすることができる。
ステップ８１０は、ウェハがＧａＮウェハでない場合、ウェハ材料とＩＩＩ－Ｎ半導体との間の格子不整合に対処するためにバッファ層を成長させることを示す。
次に、ステップ８１５は、バッファ層上にＧａＮ半導体を成長させるのを示す。この層の厚みは、４５０ｎｍから数マイクロメートルの範囲とすることができる。理想的には、より厚いＧａＮの層を有することが望まれ、なぜならば、それはＩＩＩ－Ｎ層の欠陥密度を低減するのに役立ち、次いで最適なデバイス性能を得るのに役立つからである。
次いで、ステップ８２０は、ＧａＮ層の上にＩＩＩ－Ｎ層を成長させるのを示す。しかし、ＩＩＩ－Ｎ層のバンドギャップはＧａＮ層よりも高い必要がある。典型的には、この層の厚みは５ｎｍ～３０ｎｍであり得る。バッファ層、ＧａＮ層およびＩＩＩ－Ｎ層は、ＭＢＥ／ＭＯＣＶＤ／ＲＰＣＶＤ／ＰＬＤ／スパッタリングなどを含むがこれらに限定されない任意の成長方法によって成長させることができる。
ステップ８２５は、材料成長後、デバイスの製造がアームの形成から始まることを示す。アームは、ドライ異方性エッチング機構によって形成される。エッチングプロセス中、フォトレジスト／Ｅビームレジストソフトマスクまたは金属ハードマスクを使用することができる。
ステップ８３０は、典型的には、エッチングが、Ｃｌ２／ＢＣｌ３、／Ａｒガスを使用するＩＣＰ－ＲＩＥ方法を使用して行われることを示す。Ｎｉハードマスクは、Ｅビームリソによって形成され、その後、金属堆積およびリフトオフプロセスが続く。次いで、ドライ異方性エッチングを行い、第３のアームにフィンを形成する。
ステップ８３５は、Ｔｉ／Ａｌ／Ｎｉ／Ａｕベースのオーミックコンタクトが、フォトリソグラフィおよびリフトオフプロセスに続いて高温でアニールされることによって、アーム１およびアーム２に形成されるのを示す。これらのオーミックコンタクトは、Ｅ１電極およびＥ２電極として機能する。
ステップ８４０は、次いで、原子層描画法を用いて、まさにこの酸化物層を堆積させることを示す。酸化物層は、Ａｌ２Ｏ３、ＨｆＯ２、ドープトＨｆＯ２を含むが、これらに限定されない。
ステップ８４５は、Ｅ３電極がｅビームリソグラフィ、金属堆積およびリフトオフプロセスによって形成されることを示す。このステップでは、低仕事関数金属を堆積して、Ｅ３電極での印加されるバイアスを全く必要とすることなく、フィン領域における空乏化を容易にする。
ステップ８５０は、次いで、電子を検出するためのセンサが、第３のアームの縁部に配置されることを示す。
特徴
ＯＲゲートデバイスは２つの十字形構造を含み、各十字形構造はチャネルを含み、各チャネルの端部には、２つの十字形構造を接続するオーミックコンタクトＹがある。オーミックコンタクトＹは、２つの十字形構造の各十字形構造についてコンダクタンス状態を検出するよう出力端子として機能する。ここで、各十字形構造は、チャネルを形成するエピタキシャル層を含み、ＩｎＡｌＮ／ＧａＮなどのＩＩＩ－Ｎヘテロ構造を含む。ここで、ＩｎＡｌＮ／ＧａＮのＩｎ濃度の量は、ＧａＮと格子整合するように調整され、電子移動度をもたらして、弾道電子を発生させる。フィン構造は、チャネル内において、チャネルの端部から位置決めされて位置している。フィン構造は、チャネルの長手方向軸に対して横切るように形成されたゲートを含み、ゲートは、フィン構造にかかる電圧を使用して制御される。フィン構造は、エネルギ場構造を誘導するように形成され、エネルギ場構造は、ある量の該電圧によってシフトされることにより、弾道電子の流れが通過するゲートの開口を制御し、それは、次いで、空乏幅を変化させ、弾道電子に干渉を受けさせる。半導体デバイスは、ある量の該電圧を印加することによってオンされ、いかなる量の該電圧も印加しないことによってオフされる。以下の局面は、個々にまたは組み合わせて、以下に列挙される局面の１つまたは複数の組合せに基づいて１つまたは複数の実施形態を形成することが意図される。
本開示の局面にしたがって、弾道電子は、約２×１０７ｃｍ．ｓｅｃ－１のような高速で流れる。少なくとも１つのセンサは、動作上、コンダクタンスの量を検出するよう構成され、オーミックコンタクトＹと電気的に接続される。検出されたコンダクタンスの量は、ある大きさのオーダと関連付けられ、当該ある大きさのオーダは、２つの十字形構造の少なくとも２つのフィン構造のゲートに印加される電圧に応じて変化する。
ＯＲゲートデバイスは、２つの十字形構造を含む。各十字形構造は、第１のアームと、第２のアームと、第３のアームとを含む。第１および第２のアームからのチャネルが第３のアームのチャネルまで延びるようにされる。第１の電圧からの電流が、第１のアームの第１の電極から第２のアームの第２の電極に流れると、第１のアームおよび第２のアームのチャネルから第３のアームのチャネルに、第３のアームのチャネルを通って流れる弾道電子の流れが発生する。ＯＲゲートデバイスは、２つの十字形構造の各十字形構造の各第３のアームについて、第３のアームのチャネルの長手方向軸に対して横切るように、直列に位置決めされた少なくとも２つのフィン構造を含む。各フィン構造は、フィン構造の電極に印加される個々の電圧を使用して制御されるゲートを含む。フィン構造は、弾道電子の流れが通過するゲートの開口を制御するようある量の該電圧によってシフトされる電界構造を誘導するように形成される。オーミックコンタクトＹは、２つの十字形構造の各十字形構造に対して、第３のアームの端部に位置決めされ、オーミックコンタクトＹは、２つの十字形構造の各十字形構造についてコンダクタンス状態を検出するよう出力端子として機能するようにされる。少なくとも１つのセンサが、２つの十字形構造の各十字形構造について、各第３のアームの端部に位置決めされ、２つの十字形構造の少なくとも２つのフィン構造の電極に電圧が印加されると、少なくとも１つのセンサは弾道電子を検出する。ＯＲゲートデバイスは、２つの十字形構造の少なくとも２つのフィン構造の両方の電極にある量の電圧を印加することによってオンにされ、２つの十字形構造の少なくとも２つのフィン構造のいずれかの電極にいかなる量の電圧も印加しないことによってオフにされる。以下の局面は、個々にまたは組み合わせて、以下に列挙される局面の１つまたは複数の組合せに基づいて１つまたは複数の実施形態を形成することが意図される。
いくつかの局面によれば、２つの十字形構造の各十字形構造の第１および第２のアームは、第４のアームが第２のアームの上方を垂直軸に沿って延びる状態で、弾道電子の流れを発生させるよう、十字形構造として構成される。ある局面では、弾道電子は約２×１０７ｃｍ．ｓｅｃ－１のような高速で流れることとすることができる。ある局面では、少なくとも１つのセンサは、動作上、コンダクタンスの量を検出するよう構成され、オーミックコンタクトＹと電気的に接続されることができる。検出されたコンダクタンスの量は、ある大きさのオーダと関連付けられ、当該ある大きさのオーダは、２つの十字形構造の少なくとも２つのフィン構造のゲートに印加される電圧に応じて変化する。ある局面では、弾道電子の流れがエピタキシャル層によって生成され、エピタキシャル層は、第３のアームのチャネルを形成し、ＩｎＡｌＮ／ＧａＮを含み、所定量のインジウム濃度が、ＧａＮと格子整合するように調整され、より電子移動度をもたらすことができる。ある局面では、第１の電圧および第２の電圧は、同一の接地端子に接続されることができる。ある局面では、２つの十字形構造の少なくとも２つのフィン構造の各フィン構造は、横方向部分と、横方向部分と一体的に形成され、横方向部分の一部に沿って延在し、フィン構造をＵ字形断面を有するように形成する２つの直立部分とを有するＵ字形構造であり、Ｕ字形構造は、電極と、電極の内面に沿って覆う酸化物材料の層とを含む。
定義
本開示の局面に従い、および実験に基づいて、以下の定義が確立されているが、もちろん、各語句または用語の完全な定義ではない。ここで、与えられた定義は、実験からの学習に基づいて単なる例として与えられ、他の解釈、定義、および他の局面が関係し得る。しかしながら、提示される語句または用語を少なくとも単に基本的に、あらかじめ見ておくために、そのような定義が与えられている。
弾道電子または弾道伝導：メゾスコピック物理学では、弾道伝導（弾道輸送）は、散乱によって引き起こされるごくわずかな電気抵抗率を有する媒体中の電荷キャリア（通常、電子）の輸送である。散乱がないと、電子は、単に、非相関速度でニュートンの第２の運動法則に従う。一般に、材料に抵抗率があるのは、電子が、媒体中を移動する間に、結晶固体中の不純物、欠陥、イオンの熱揺らぎによって、または一般に、気体もしくは液体を構成する任意の自由に移動する原子／分子によって散乱されるからである。所与の粒子について、平均自由経路は、電子が、自由に、すなわちその運動量を変化させ得る衝突の前に移動できる平均長さである、と記述することができる。平均自由経路は、結晶中の不純物の数を減少させることによって、またはその温度を低下させることによって増加させることができる。電子の平均自由経路が、電子が移動する媒体の寸法よりも（はるかに）長い場合に、弾道輸送が観察される。電子は、壁との衝突時にのみその運動を変化させる。空気／真空中に吊り下げられたワイヤの場合、ワイヤの表面は、電子を反射し、それらが空き空間／外気に向かって出るのを防止する箱の役割を果たす。これは、媒体から電子を引き抜くために返されるエネルギがあるからである（仕事関数）。
例えば、金属ナノワイヤにおいて弾道輸送を観察することができ、これは、単に、ワイヤがナノメートル（１０－９メートル）のサイズであり、平均自由経路が金属におけるそれよりも長くなり得るためである。弾道伝導は、材料中の比較的長い距離にわたる電荷またはエネルギ運搬粒子の妨げられない流れである。通常、電子（または正孔）の輸送は、導電材料を平衡にしようとキャリア運動量を緩和する散乱事象によって支配される。したがって、材料における弾道輸送は、その材料がどのくらい弾道的に伝導性であるかによって決定される。弾道伝導は、材料にマイスナー効果がないため、超伝導性とは異なる。弾道導体は、駆動力がオフにされれば通電を停止するが、超伝導体では、駆動電源が切断された後に電流が流れ続けるであろう。弾道伝導は、典型的には、カーボンナノチューブまたはシリコンナノワイヤなどの準１Ｄ構造において、これらの材料における極度のサイズ量子化効果のため、観察される。弾道伝導は、電子（または正孔）に限定されず、フォノンにもあてはまる。弾道伝導が他の準粒子に拡張されることは理論的に可能であるが、これは実験的には検証されていない。
弾道伝導は、電子波動関数の量子機械的特性の使用を可能にする。弾道輸送は、波動力学の項においてコヒーレントである。二重スリット干渉、空間共振（および他の光学的またはマイクロ波様効果）のような現象は、ナノワイヤおよびナノチューブを含むシステムにおけるナノスケールの電子システムにおいて利用され得る。電気的接触抵抗またはＥＣＲの、広く遭遇される現象は、粗い界面を通って流れる電流が限られた数の接触点に制限され、生じる。これらの接触点のサイズおよび分布は、電気接触を形成する接触面のトポロジー構造によって支配される。特に、高いフラクタル次元を有する表面の場合、接触点は非常に小さい可能性がある。そのような場合、接触点の半径が電子の平均自由経路Δ（ラムダ）より小さい場合、抵抗はSharvinメカニズムによって支配され、電子は、
Figure 0007391061000001
によって記載されることができる抵抗でこれらの微小接触を通って弾道的に移動する。この項は、ρ１およびρ２が２つの接触面の固有抵抗率に対応する場合、Sharvin抵抗として知られる。弾道電子伝導をもたらす電気的接触は、Sharvin接触として知られている。接触点の半径が電子の平均自由経路よりも大きい場合、接触抵抗を古典的に扱うことができる。
空乏幅：半導体物理学において、空乏領域は、空乏層、空乏ゾーン、接合領域、空間電荷領域、または空間電荷層とも呼ばれ、可動電荷キャリアが拡散され、または電界によって強制除去された、導電性のドープト半導体材料内の絶縁領域である。空乏領域内に残る唯一の元素は、イオン化されたドナーまたはアクセプター不純物である。空乏領域がそのように名付けられるのは、それが、導電性領域から、すべての自由電荷キャリアを除去することによって、形成され、電流を運ぶものをまったく全く残さないからである。空乏領域を理解することは、現代の半導体エレクトロニクスを説明する鍵となり、ダイオード、バイポーラ接合トランジスタ、電界効果トランジスタ、および可変容量ダイオードは、いずれも空乏領域現象に依存する。空乏領域は、ｐｎ接合にわたって瞬間的に形成される。それは、ｐｎ接合が熱平衡状態にあるとき、または定常状態にあるとき、最も容易に説明され、これらのケースの両方において、系の特性は、時間的に変化せず、それらは、動的平衡と呼ばれてきた。電子および正孔は、インクが均一に分布するまで水中に拡散するように、領域に、それらのより低い濃度で、拡散する。定義上、Ｎ型半導体は、Ｐ型半導体と比較して（伝導帯において）自由電子が過剰であり、Ｐ型は、Ｎ型と比較して（価電子帯において）正孔が過剰である。したがって、Ｎドープト半導体とＰドープト半導体とで接合を形成すると、Ｎ側伝導帯の自由電子がＰ側伝導帯に移動し（拡散し）、Ｐ側価電子帯の正孔がＮ側価電子帯に移動する。移動後、拡散された電子は正孔と接触し、Ｐ側で再結合により除去される。同様に、拡散された正孔は、Ｎ側でそのように除去された自由電子と再結合される。正味の結果は、拡散された電子および正孔がなくなることである。接合界面に近いＮ側領域では、（１）Ｐ側に電子が拡散し、（２）Ｐ側から拡散された正孔に電子が再結合することで、伝導帯の自由電子がなくなる。界面に近いＰ側の領域における正孔も、同様の理由により、なくなる。結果として、多数電荷キャリア（Ｎ型半導体では自由電子、Ｐ型半導体では正孔）は、接合界面の周りの領域において空乏化されるので、この領域は、空乏領域または空乏ゾーンと呼ばれる。上述の多数電荷キャリア拡散により、空乏領域は帯電され、それのＮ側は正に帯電され、それのＰ側は負に帯電される。これは、電荷拡散に対抗する力を与える電界を生成する。電界が十分に強く、正孔および電子のさらなる拡散を止めると、空乏領域は平衡に達した。空乏領域にわたって電界を積分すると、いわゆる内蔵電圧（接合電圧または障壁電圧または接触電位とも呼ばれる）が求められる。物理的に言えば、半導体デバイスにおける電荷移動は、（１）電界による電荷キャリアドリフト、および（２）空間的に変化するキャリア濃度による電荷キャリア拡散によるものである。空乏領域のＰ側においては、正孔が電界によって導電率σでドリフトし、拡散定数Ｄで拡散する場合、正味電流密度は
Figure 0007391061000002
によって与えられ、式中、Ｅは電界であり、ｅは素電荷（１．６×１０－１９クーロン）であり、ｐは正孔密度（単位体積当たりの数）である。電界は、電界方向に沿って正孔をドリフトさせ、拡散のため正孔は濃度を減少させる方向に移動し、したがって、正孔のため、正の密度勾配に対して負の電流が生じる。（キャリアが電子である場合、正孔密度ｐは、電子密度ｎにより、負符号で置換され、場合によっては、電子および正孔の両方が含まれなければならない。）動的平衡におけるｐｎ接合空乏領域におけるように、２つの電流成分が均衡するとき、電流は、Ｄをσに関係付けるアインシュタインの関係式のため、ゼロである。
順方向バイアスに関する空乏幅、順方向バイアスは、（Ｎ側に関してＰ側に正の電圧を印加し、）空乏領域を狭くし、キャリア注入に対する障壁を低くする。より詳細には、多数キャリアは、バイアス場からいくらかのエネルギを得て、それらが当該領域内に入り、反対の電荷を中和することを可能にする。バイアスが大きくなるほど、より多くの中和（またはその領域におけるイオンのスクリーニング）が生じる。キャリアはイオンに再結合されることができるが、熱エネルギは、フェルミエネルギが近接すると、再結合されたキャリアを直ちに遷移させて戻す。バイアスが十分に強く空乏領域が非常に薄くなると、（接合界面を通る）電流の拡散成分が大きく増大し、ドリフト成分が減少する。この場合、正味電流はＰ側からＮ側に流れる。キャリア密度は大きく（それは印加されたバイアス電圧とともに指数関数的に変化する）、接合を導電性にし、大きな順方向電流を可能にする。この電流の数学的記述は、ショックレーダイオードの方程式によって与えられる。逆バイアス下の低電流および順バイアス下の大電流は整流の一例である。逆バイアス（Ｎ側に関してＰ側に負電圧を印加する）に関して、空乏領域にわたる電位降下（すなわち電圧）は増加する。本質的に、多数キャリアは接合部から押し出され、より多くの荷電イオンを残す。かくして、空乏領域が広くなり、その場がより強くなり、（接合界面を通る）電流のドリフト成分を増加させ、拡散成分を減少させる。この場合、Ｎ側からＰ側に正味電流が流れる。キャリア密度（ほとんどは少数キャリア）は小さく、非常に小さい逆飽和電流しか流れない。
干渉：粒子を、制御可能なゲートまたは二重スリット装置を通して、一度に１つずつ送ると、単一の粒子がスクリーン上に現れる。ここで、これらの粒子が１つずつ蓄積されると、干渉パターンが現れる。これは、波動と粒子の二重性を実証し、それは、すべての物質が波動特性および粒子特性の両方を示すことを示しており、粒子は、単一の位置で単一のパルスとして測定され、一方、波動は、スクリーン上の特定の場所で粒子を吸収する確率を表す。この現象は、光子および電子とともに起こるよう示されている。したがって、電子を用いた実験は、電子、陽子、中性子、および通常粒子と呼ばれるより大きな実体さえも、それにもかかわらず、それら自体の波動の性質および（それらの運動量に関連する）波長さえ有するという見解に確証的証拠を追加する。検出確率は、波動の振幅の二乗であり、古典的な波動を用いて計算することができる。粒子は、予測可能な順序でスクリーンに到着せず、したがって、すべての以前の粒子がスクリーン上においてどこに、どの順序で現れたかを知っても、将来の粒子がどこで検出されるかについては何もわからない。ある点で波動の打ち消しがある場合、それは粒子が消失することを意味せず、それは、他のどこかに現れる。量子力学の創生以来、一部の理論家は、仮に知られるようになったとしたら、標的との各個々の衝突の場所を説明するであろう追加の決定因子または「隠れた変数」を組み込む方法を探してきた。
干渉パターン：２つ以上の波が互いに干渉する場合に生じる全体的なパターンは、概して、強め合う干渉の領域および弱め合う干渉の領域を示す。
電子の波状性質：波は、物質の輸送なしでエネルギの輸送を伴う。結論として、波は、媒体を通って移動し、物質を輸送することなくエネルギをある場所（その源）から別の場所に輸送する外乱として記述することができる。波は、干渉回折などのような興味深い特性を示し、しばしば、波長によって特徴付けられる。電子の場合、電子の波長はその速度に依存し、以下の式λ＝ｈ／（ｍｖ）によって決定される。
自由粒子：例えば、自由粒子を考える。量子力学では、自由物質を波動関数で記述する。物質の粒子特性は、その位置および速度を測定すると明らかになる。この物質の波動特性は、干渉のようなその波動特性を測定すると明らかになる。波動と粒子の二重性特徴は、量子力学の定式化における座標および演算子の関係において組み込まれる。物質は自由である（いかなる相互作用の対象にもならない）ため、その量子状態は、任意の形状の波として表され、波動関数として空間にわたって延びることができる。粒子の位置および運動量は観測可能である。不確定性原理は、位置および運動量の両方を完全な精度で同時に測定することはできない、と述べている。しかしながら、移動する自由粒子の位置（のみ）は測定することができ、特定の位置ｘにおいては非常に大きく（ディラックのδ関数）他の場所では０である波動関数で位置の固有状態を形成することができる。そのような波動関数上で位置測定を実行する場合、結果として得られるｘは、１００％の確率で（すなわち、充分な確実性または完全な精度で）得られる。これは、位置の固有状態、または数学用語で述べられるように、一般化された位置固有状態（固有分布）と呼ばれる。粒子が位置の固有状態にある場合、その運動量は完全に未知である。一方、粒子が運動量の固有状態にある場合、その位置は完全に未知である。平面波形を有する運動量の固有状態においては、波長はｈ／ｐに等しく、ここでｈはプランク定数であり、ｐは固有状態の運動量である。
キュービット：キュービットまたは量子ビットは、ＱＣにおける情報の基本的な入れ物であり、従来のコンピュータにおけるビットを置き換える。キュービットは、同時に基底状態および励起状態の両方にあることができる。各キュービットの２つの論理状態は、何らかの好適な物理系の固有状態にマッピングされなければならない。最も単純な例は、スピンである。スピンキュービットは、電子的性質または核的性質のいずれかのスピン自由度に依存し、それは、非常に長時間にわたって１ビットの量子情報を保持することができる。光子の２つの異なる分極、単一の原子の周囲を軌道を描いて回る電子の２つのエネルギ状態など、キュービットの多くの他の例があることに留意されたい。量子コンピュータは、キュービットの２つの異なる特性のため、古典的なコンピュータとは基本的に異なる。第１の特性は、「量子重ね合わせ」または可能な構成の線形組合せである。２つ目は「量子もつれ」である。
コンダクタンス変動パターン：コンダクタンスは、半導体中の特定の点で利用可能な電子の数に依存する。より高い電子濃度はより高いコンダクタンスを示し、逆もまた同様である。
検出されたコンダクタンスの量は、ある大きさのオーダと関連付けられる：…半導体中に電子がないことは、コンダクタンスの顕著な低下につながり得る。
検出されたコンダクタンスレベルの量は、半導体デバイスのインバータとしての動作をもたらす：ゲート電圧が０Ｖ（入力論理状態０）であるとき、電子はフィンを通過し、出力端子ではそれは出力論理状態１を指す高コンダクタンス状態として検出される。同様に、入力電圧が５Ｖの場合（入力論理状態１）、それはフィンチャネルを空乏化する。出力端子では、電子は検出されず、低いコンダクタンスを示す。よって、入力状態が１の場合、出力論理状態は０となる。これにより、インバータの動作が完了される。
ヘテロ接合：ヘテロ接合は、類似しない結晶半導体の２つの層または２つの領域の間に生じる界面である。これらの半導体材料は、ホモ接合とは対照的に、不均等なバンドギャップを有する。いくつかの例を挙げると、半導体レーザ、太陽電池、およびトランジスタを含む多くの固体デバイス用途において電子エネルギバンドを設計することは有利であることが多い。デバイスにおいて複数のヘテロ接合を一緒に組み合わせることはヘテロ構造と呼ばれるが、これら２つの用語は一般に互換的に使用される。各材料が、不均等なバンドギャップを有する半導体である、という要件は、特に、電子特性が空間特性に依存する小さな長さスケールにおいては、いくらか緩い。ヘテロ接合の、より現代的な定義は、金属、絶縁、高速イオン伝導体および半導体材料の結晶構造ならびに非晶質構造を含む、任意の２つの固体材料間の界面である。
有効質量不整合（ヘテロ接合）：２つの異なる半導体でヘテロ接合を形成すると、バンド構造の違いにより、量子井戸を作製することができる。達成された量子井戸内の静的エネルギ準位を計算するために、ヘテロ接合にわたる有効質量の変動または不整合を理解することは、重要となる。ヘテロ接合において画定される量子井戸は、幅ｌＷを有する有限の井戸ポテンシャルとして取り扱うことができる。BenDaniel-Duke境界条件として知られる、量子井戸におけるエンベロープ関数の境界条件は、形成された量子井戸におけるエンベロープ関数が、
Figure 0007391061000003
が界面領域において両方とも連続的である境界条件を満たさなければならない。
製造（ヘテロ接合）：ヘテロ接合製造は、一般に、堆積厚みを正確に制御し、きれいに格子整合した急な界面を形成するために、分子線エピタキシー（ＭＢＥ）または化学気相成長（ＣＶＤ）技術の使用を必要とする。一般に、ヘテロ接合を製造するために２つのステップがある：
・２次元層状材料の調製。２Ｄ単層の合成は、主にトップダウン戦略およびボトムアップ戦略を含む。
・トップダウン：微小機械的剥離。簡単に見えるように、この技術は、グラフェン、ＭｏＳ２、ＷＳｅ２などの多くの一般的な２Ｄ材料に適用される高品質の２Ｄ結晶フレークを生み出すことができる。
・ボトムアップ：化学気相成長（ＣＶＤ）。この方法は、主に、より大きな膜を、より安定した品質で作製するために使用される。最も一般的な用途の１つは、前駆体としてＳおよびＭｏＯ３を使用してＭｏＳ２を成長させるためにそれを採用することである。
・ヘテロ構造アセンブリ。調製された単層を固定することによって、ファンデアワールスヘテロ接合（ｖｄＷＨ）を作製することができる。トップダウン手法およびボトムアップ手法の両方を適用することができる。
・トップダウン：剥離および再積層手法。第１の層は、基板上に取り付けられるべきである。第２の層は、湿式転写技術または乾式転写技術によって犠牲ポリマーを伴う透明なスタンプ上に転写することができる。シートの積層は、マイクロマニピュレータの下で正確に行うべきであり、次いで、ポリマースタンプを除去する。これは最も広く適用される方法である。
・ボトムアップ：ヘテロ構造層を互いの上に直接ＣＶＤ成長させる。成長条件は精密に制御する必要がある。例えば、グラフェン、ｈ－ＢＮおよびＴＭＤ ｖｄＷＨが、このようにして調製され得る。
エネルギバンド整列（ヘテロ接合）：半導体接合の挙動は、界面におけるエネルギバンドの整列に非常に依存する。半導体界面は、３種類のヘテロ接合、すなわち、図に見られるように、横断ギャップ（タイプＩ）、千鳥状ギャップ（タイプＩＩ）、または破断ギャップ（タイプＩＩＩ）に編成することができる。接合部から離れると、ポアソン方程式を解く通常の手順に基づいてバンド屈曲を計算することができる。バンド整列を予測するためにさまざまなモデルが存在する。
・最も単純な（および最小精度の）モデルは、真空半導体界面の特性（特に真空電子親和力）に基づいてバンド整列を予測するアンダーソンの法則である。主な制限は、化学結合の無視である。
・価電子帯はアニオン状態に関連するため、同じアニオンを有する材料は価電子帯オフセットが非常に小さいはずである、と推測する一般的なアニオン法則が提案された。しかしながら、これは、データを説明せず、異なるアニオンを有する２つの材料は、伝導帯オフセットよりも大きな価電子帯オフセットを有する傾向があるという傾向に関連する。
・Tersoffは、伝導帯オフセットがショットキー障壁高さの差によって与えられる、よりなじみのある金属－半導体接合に基づくギャップ状態モデルを提案した。このモデルは、２つの半導体間の界面に双極子層を含み、この双極子層は、一方の材料の伝導帯から他方の材料のギャップへの電子トンネリングから生じる（金属誘導ギャップ状態に類似する）。このモデルは、ＧａＡｓ／ＡｌＧａＡｓのような両方の材料が緊密に格子整合する系とよく一致する。
・６０：４０ルールは、半導体ＧａＡｓと合金半導体ＡｌｘＧａ１－ｘＡｓとの間の接合の特定のケースに対するヒューリスティックである。ＡｌｘＧａ１－ｘＡｓ側のｘが０から１まで変化するにつれて、比ΔＥＣ／ΔＥＶは６０／４０の値を維持する傾向がある。比較のために、アンダーソンの法則はＧａＡｓ／ＡｌＡｓ接合（ｘ＝１）についてΔＥＣ／ΔＥＶ＝０．７３／０．２７を予測する。
バンドオフセットを測定するための典型的な方法は、発光スペクトルにおいて励起子エネルギを測定することによってそれらを計算することによる。
実施形態
以下の説明は、例示的な実施形態のみを提供するものであり、本開示の範囲、適用可能性、または構成を制限することを意図していない。むしろ、例示的な実施形態の以下の説明は、１つまたは複数の例示的な実施形態を実施するための可能な説明を当業者に与えるであろう。特許請求の範囲に記載するように開示される主題の精神および範囲から逸脱することなく、要素の機能および構成において行われ得るさまざまな変更が企図される。
具体的な詳細が、以下の記載において、実施形態の充分な理解のために与えられる。しかしながら、当業者は、これらの具体的な詳細がなくても、実施形態を実践できることを理解することができる。例えば、開示される主題におけるシステム、プロセス、および他の要素は、実施形態を不必要な詳細で不明瞭にしないために、ブロック図の形態で構成要素として示され得る。他の例では、実施形態を不明瞭にすることを避けるために、周知のプロセス、構造、および技術は、不必要な詳細を伴わずに示される場合がある。さらに、さまざまな図面における同様の参照番号および名称は、同様の要素を示す。
加えて、個々の実施形態は、フローチャート、フロー図、データフロー図、構造図、またはブロック図として示されるプロセスとして説明され得る。フローチャートは、動作を順次プロセスとして説明し得るが、動作の多くは、並列にまたは同時に実行することができる。さらに、動作の順序は、配列が変更され得る。プロセスは、その動作が完了したときに終了され得るが、論じられていない、または図に含まれていない追加のステップを有する場合がある。さらに、特に説明されるプロセスにおけるすべての動作が、すべての実施形態において起こり得るわけではない。プロセスは、メソッド、関数、プロシージャ、サブルーチン、サブプログラムなどに対応し得る。プロセスが関数に対応する場合、関数の終了は、呼び出し関数またはｍａｉｎ関数へのその関数の復帰に対応することができる。
さらに、開示される主題の実施形態は、少なくとも部分的に、手動または自動のいずれかで実現され得る。手動または自動実現は、マシン、ハードウェア、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語、もしくはそれらの任意の組合せで、実行され得るか、または少なくとも支援され得る。ソフトウェア、ファームウェア、ミドルウェア、またはマイクロコードで実現される場合、必要なタスクを実行するプログラムコードまたはコードセグメントは、機械可読媒体に記憶され得る。プロセッサは必要なタスクを実行し得る。
さらに、本開示の実施形態および本明細書で説明される機能動作は、デジタル電子回路系、有形に具現化されたコンピュータソフトウェアもしくはファームウェア、本明細書で開示される構造およびそれらの構造的均等物を含むコンピュータハードウェア、またはそれらの１つもしくは複数の組合せにおいて実現され得る。さらに、本開示のいくつかの実施形態は、１つまたは複数のコンピュータプログラム、すなわち、データ処理装置によって実行するために、またはデータ処理装置の動作を制御するために、有形の非一時的なプログラム担体においてエンコードされたコンピュータプログラム命令の１つまたは複数のモジュールとして実現され得る。さらに、プログラム命令は、人工的に生成された伝搬信号、例えば、データ処理装置による実行のために好適な受信装置への送信のために情報をエンコードするよう生成される、機械により生成された電気信号、光信号、または電磁信号上にエンコードすることができる。コンピュータ記憶媒体は、機械可読記憶装置、機械可読記憶基板、ランダムもしくはシリアルアクセスメモリデバイス、またはそれらの１つもしくは複数の組合せとすることができる。
本開示の実施形態によれば、用語「データ処理装置」は、例として、プログラム可能なプロセッサ、コンピュータ、または複数のプロセッサもしくはコンピュータを含む、データを処理するためのすべての種類の装置、デバイス、およびマシンを包含することができる。装置は、専用論理回路、例えばＦＰＧＡ（フィールドプログラマブルゲートアレイ）またはＡＳＩＣ（特定用途向け集積回路）を含むことができる。装置は、ハードウェアに加えて、当該コンピュータプログラムのための実行環境を生成するコード、例えば、プロセッサファームウェア、プロトコルスタック、データベース管理システム、オペレーティングシステム、またはそれらの１つ以上の組合せを構成するコードを含むこともできる。
コンピュータプログラム（プログラム、ソフトウェア、ソフトウェアアプリケーション、モジュール、ソフトウェアモジュール、スクリプト、もしくはコードとも呼ばれ、または記載され得る）は、コンパイルもしくは解釈された言語、または宣言型言語もしくは手続き型言語を含む任意の形態のプログラミング言語で書くことができ、独立型プログラムとして、またはモジュール、コンポーネント、サブルーチン、もしくは計算環境での使用に適した他のユニットとして含む任意の形態で展開することができる。コンピュータプログラムは、ファイルシステム内のファイルに対応し得るが、対応する必要はない。プログラムは、他のプログラムまたはデータ、例えばマークアップ言語文書に格納された１つまたは複数のスクリプトを保持するファイルの一部、当該プログラムに専用の単一のファイル、または複数の統合されたファイル、例えば１つもしくは複数のモジュール、サブプログラム、もしくはコードの一部を格納するファイルに格納することができる。コンピュータプログラムは、１つのコンピュータ上、または１つのサイトに位置するかもしくは複数のサイトにわたって分散され通信ネットワークによって相互接続された複数のコンピュータ上で実行されるように展開されることができる。コンピュータプログラムの実行に適したコンピュータは、一例として、汎用マイクロプロセッサもしくは専用マイクロプロセッサもしくはその両方、または任意の他の種類の中央処理ユニットを含み、基づくことができる。一般に、中央処理ユニットは、読取専用メモリもしくはランダムアクセスメモリまたはその両方から命令およびデータを受信することになる。コンピュータの必須要素は、命令を実行するための中央処理ユニット、ならびに命令およびデータを記憶するための１つまたは複数のメモリデバイスである。一般に、コンピュータは、データを記憶するための１つもしくは複数の大容量記憶装置、例えば、磁気ディスク、光磁気ディスクもしくは光ディスクを含むか、またはそれらからデータを受信するかもしくはそれらにデータを転送するかもしくはその両方を行うように作動的に結合されることにもなる。しかしながら、コンピュータは、そのようなデバイスを有する必要はない。さらに、コンピュータは、数例を挙げると、別のデバイス、例えば、携帯電話、携帯情報端末（ＰＤＡ）、モバイルオーディオもしくはビデオプレーヤ、ゲームコンソール、全地球測位システム（ＧＰＳ）受信機、または携帯型記憶装置、例えばユニバーサルシリアルバス（ＵＳＢ）フラッシュドライブに組み込むことができる。
ユーザとの対話を提供するために、本明細書で説明される主題の実施形態は、ユーザに情報を表示するための表示装置、例えばＣＲＴ（陰極線管）またはＬＣＤ（液晶ディスプレイ）モニタ、ならびにユーザがコンピュータに入力を与えることができるキーボードおよびポインティングデバイス、例えばマウスまたはトラックボールを有するコンピュータ上で実現され得る。他の種類のデバイスも、ユーザとの対話を提供するために使用することができ、例えば、ユーザに提供されるフィードバックは、任意の形態の感覚フィードバック、例えば、視覚フィードバック、聴覚フィードバック、または触覚フィードバックとすることができ、ユーザからの入力は、音響入力、音声入力、または触覚入力を含む任意の形態で受信され得る。加えて、コンピュータは、ユーザによって使用されるデバイスにドキュメントを送信し、ユーザによって使用されるデバイスからドキュメントを受信すること、例えば、ユーザのクライアントデバイス上のウェブブラウザから受信された要求に応答して、ユーザのクライアントデバイス上のウェブブラウザにウェブページを送信することによって、ユーザと対話することができる。
本明細書で説明する主題の実施形態は、例えばデータサーバとしてバックエンドコンポーネントを含む、または例えばアプリケーションサーバなどのミドルウェアコンポーネントを含む、またはフロントエンドコンポーネント、例えばユーザが本明細書に記載される主題の実現例と対話できるグラフィカルユーザインターフェースもしくはウェブブラウザを有するクライアントコンピュータ、または１つもしくは複数のそのようなバックエンドコンポーネント、ミドルウェアコンポーネントもしくはフロントエンドコンポーネントの任意の組合せを含む計算システムにおいて実現され得る。システムの構成要素は、任意の形態または媒体のデジタルデータ通信、例えば通信ネットワークによって相互接続されることができる。通信ネットワークの例は、ローカルエリアネットワーク（「ＬＡＮ」）およびワイドエリアネットワーク（「ＷＡＮ」）、例えばインターネットを含む。
計算システムは、クライアントおよびサーバを含むことができる。クライアントおよびサーバは、一般に、互いに遠隔であり、典型的には、通信ネットワークを介して対話する。クライアントとサーバとの関係は、それぞれのコンピュータ上で実行され、互いにクライアント－サーバ関係を有するコンピュータプログラムによって生じる。
本開示は、いくつかの好ましい実施形態を参照して説明されてきたが、本開示の精神および範囲内で、さまざまな他の適応および修正を行うことができることを理解されたい。したがって、本開示の真の精神および範囲内にあるそのようなすべての変形および修正を網羅することが、特許請求の範囲の局面である。

Claims (15)

  1. ＯＲゲートデバイスであって、
    ２つの十字形構造を備え、各十字形構造はチャネルを含み、各チャネルの端部には、前記２つの十字形構造を接続するオーミックコンタクトＹがあり、前記各十字形構造は、
    前記チャネルを形成するエピタキシャル層を含み、ＩｎＡｌＮ／ＧａＮなどのＩＩＩ－Ｎヘテロ構造を含み、前記ＩｎＡｌＮ／ＧａＮのＩｎ濃度の量は、ＧａＮと格子整合するように調整され、電子移動度をもたらして、弾道電子を発生させ、前記各十字形構造はさらに、
    前記チャネル内に位置するフィン構造を含み、前記フィン構造は、
    前記チャネルの長手方向軸に対して横切るように形成されたゲートを含み、前記ゲートは、前記フィン構造にかかる電圧を使用して制御され、前記フィン構造は、エネルギ場構造を誘導するように形成され、前記エネルギ場構造は、ある量の前記電圧によってシフトされることにより、前記弾道電子の流れが通過する前記ゲートの開口を制御し、それは、次いで、空乏幅を変化させ、前記弾道電子に干渉を受けさせ、
    前記ＯＲゲートデバイスは、ある量の前記電圧を印加することによってオンされ、いかなる量の前記電圧も印加しないことによってオフされる、ＯＲゲートデバイス。
  2. ＯＲゲートデバイスであって、
    ２つの十字形構造を備え、各十字形構造はチャネルを含み、各チャネルの端部には、前記２つの十字形構造を接続するオーミックコンタクトＹがあり、前記オーミックコンタクトＹは、前記２つの十字形構造の各十字形構造についてコンダクタンス状態を検出するよう出力端子として機能し、前記各十字形構造は、
    前記チャネルを形成するエピタキシャル層を含み、ＩｎＡｌＮ／ＧａＮなどのＩＩＩ－Ｎヘテロ構造を含み、前記ＩｎＡｌＮ／ＧａＮのＩｎ濃度の量は、ＧａＮと格子整合するように調整され、電子移動度をもたらして、弾道電子を発生させ、前記各十字形構造はさらに、
    前記チャネル内に位置するフィン構造を含み、前記フィン構造は、
    前記チャネルの長手方向軸に対して横切るように形成されたゲートを含み、前記ゲートは、前記フィン構造にかかる電圧を使用して制御され、前記フィン構造は、エネルギ場構造を誘導するように形成され、前記エネルギ場構造は、ある量の前記電圧によってシフトされることにより、前記弾道電子の流れが通過する前記ゲートの開口を制御し、それは、次いで、空乏幅を変化させ、前記弾道電子に干渉を受けさせ、前記ＯＲゲートデバイスはさらに、
    前記オーミックコンタクトＹ近くに位置決めされ、前記オーミックコンタクトＹに電気的に接続され、動作上、コンダクタンスの量を検出するよう構成される少なくとも１つのセンサを備え、
    前記ＯＲゲートデバイスは、ある量の前記電圧を印加することによってオンされ、いかなる量の前記電圧も印加しないことによってオフされる、ＯＲゲートデバイス。
  3. ＯＲゲートデバイスであって、２つの十字形構造を含み、各十字形構造は、第１のアーム、第２のアームおよび第３のアームを含み、前記第１のアームおよび前記第２のアームからのチャネルが前記第３のアームのチャネルに延在し、第１の電圧からの電流が、前記第１のアームの第１の電極から前記第２のアームの第２の電極に流れると、前記第１のアームおよび前記第２のアームのチャネルから前記第３のアームのチャネルに、前記第３のアームのチャネルを通って流れる弾道電子の流れが発生し、
    前記２つの十字形構造の各十字形構造の各第３のアームは、前記第３のアームのチャネルの長手方向軸に対して横切るように、直列に位置決めされた少なくとも２つのフィン構造を含み、各フィン構造は、前記フィン構造の電極に印加される個々の電圧を使用して制御されるゲートを含み、前記フィン構造は、前記弾道電子の流れが通過する前記ゲートの開口を制御するようある量の前記電圧によってシフトされる電界構造を誘導するように形成され、
    オーミックコンタクトＹが、前記２つの十字形構造の各十字形構造に対して、前記各第３のアームの端部に位置決めされ、前記オーミックコンタクトＹは、前記２つの十字形構造の各十字形構造についてコンダクタンス状態を検出するよう出力端子として機能するようにされ、
    少なくとも１つのセンサが、前記２つの十字形構造の各十字形構造について、前記各第３のアームの端部に位置決めされ、前記２つの十字形構造の前記少なくとも２つのフィン構造の前記電極に電圧が印加されると、前記少なくとも１つのセンサは前記弾道電子を検出し、
    前記ＯＲゲートデバイスは、前記２つの十字形構造の前記少なくとも２つのフィン構造の両方の電極にある量の電圧を印加することによってオンにされ、前記２つの十字形構造の前記少なくとも２つのフィン構造の前記電極のいずれかにいかなる量の電圧も印加しないことによってオフにされる、ＯＲゲートデバイス。
  4. 前記２つの十字形構造の各十字形構造の前記第１のアームおよび前記第２のアームは、第４のアームが前記第２のアームの上方を垂直軸に沿って延びる状態で、前記弾道電子の流れを発生させるよう、十字形構造として構成される、請求項３に記載のＯＲゲートデバイス。
  5. 前記弾道電子は約２×１０７ｃｍ．ｓｅｃ－１のような高速で流れる、請求項３に記載のＯＲゲートデバイス。
  6. 前記少なくとも１つのセンサは、動作上、コンダクタンスの量を検出するように構成され、前記オーミックコンタクトＹに電気的に接続される、請求項３に記載のＯＲゲートデバイス。
  7. 前記検出されたコンダクタンスの量は、ある大きさのオーダと関連付けられ、前記ある大きさのオーダは、前記２つの十字形構造の前記少なくとも２つのフィン構造の前記ゲートに印加される電圧に応じて変化する、請求項６に記載のＯＲゲートデバイス。
  8. 前記弾道電子の流れはエピタキシャル層によって生成され、前記エピタキシャル層は、前記第３のアームのチャネルを形成し、ＩｎＡｌＮ／ＧａＮを含み、所定量のインジウム濃度が、ＧａＮと格子整合するように調整され、より電子移動度をもたらす、請求項３に記載のＯＲゲートデバイス。
  9. 前記第１の電圧および第２の電圧は、同一の接地端子に接続されている、請求項３に記載のＯＲゲートデバイス。
  10. 前記２つの十字形構造の前記少なくとも２つのフィン構造の各フィン構造は、横方向部分と、前記横方向部分と一体的に形成され、前記横方向部分の一部に沿って延在し、前記フィン構造をＵ字形断面を有するように形成する２つの直立部分とを有するＵ字形構造であり、前記Ｕ字形構造は、電極と、前記電極の内面に沿って覆う酸化物材料の層とを含む、請求項３に記載のＯＲゲートデバイス。
  11. ＯＲゲートデバイスであって、
    ２つの十字形構造を含み、各十字形構造は、第１のアーム、第２のアームおよび第３のアームを含み、前記第１のアームおよび前記第２のアームからのチャネルが前記第３のアームのチャネルに延在し、第１の電圧からの電流が、前記第１のアームの第１の電極から前記第２のアームの第２の電極に流れると、前記第１のアームおよび前記第２のアームのチャネルから前記第３のアームのチャネルに、前記第３のアームのチャネルを通って流れる弾道電子の流れが発生し、前記第１の電圧および第２の電圧は、同一の接地端子に接続され、
    前記２つの十字形構造の各十字形構造の各第３のアームは、前記第３のアームのチャネルの長手方向軸に対して横切るように、直列に位置決めされた少なくとも２つのフィン構造を含み、各フィン構造は、前記フィン構造の電極に印加される個々の電圧を使用して制御されるゲートを含み、前記フィン構造は、前記弾道電子の流れが通過する前記ゲートの開口を制御するようある量の前記電圧によってシフトされる電界構造を誘導するように形成され、
    オーミックコンタクトＹが、前記２つの十字形構造の各十字形構造に対して、前記各第３のアームの端部に位置決めされ、前記オーミックコンタクトＹは、前記２つの十字形構造の各十字形構造についてコンダクタンス状態を検出するよう出力端子として機能するようにされ、
    少なくとも１つのセンサが、前記２つの十字形構造の各十字形構造について、前記各第３のアームの端部に位置決めされ、前記２つの十字形構造の前記少なくとも２つのフィン構造の前記電極に電圧が印加されると、前記少なくとも１つのセンサは前記弾道電子を検出し、前記少なくとも１つのセンサは、動作上、コンダクタンスの量を検出するように構成され、
    前記ＯＲゲートデバイスは、前記２つの十字形構造の前記少なくとも２つのフィン構造の両方の電極にある量の電圧を印加することによってオンにされ、前記２つの十字形構造の前記少なくとも２つのフィン構造の前記電極のいずれかにいかなる量の電圧も印加しないことによってオフにされる、ＯＲゲートデバイス。
  12. 前記２つの十字形構造の各十字形構造の前記第１のアームおよび前記第２のアームは、第４のアームが前記第２のアームの上方を垂直軸に沿って延びる状態で、前記弾道電子の流れを発生させるよう、十字形構造として構成される、請求項１１に記載のＯＲゲートデバイス。
  13. 前記少なくとも１つのセンサは、動作上、コンダクタンスの量を検出するよう構成され、前記オーミックコンタクトＹと電気的に接続され、前記検出されたコンダクタンスの量は、ある大きさのオーダと関連付けられ、前記ある大きさのオーダは、前記２つの十字形構造の前記少なくとも２つのフィン構造の前記ゲートに印加される電圧に応じて変化する、請求項１１に記載のＯＲゲートデバイス。
  14. 前記弾道電子の流れはエピタキシャル層によって生成され、前記エピタキシャル層は、前記第３のアームのチャネルを形成し、ＩｎＡｌＮ／ＧａＮを含み、所定量のインジウム濃度が、ＧａＮと格子整合するように調整され、より高い電子移動度をもたらす、請求項１１に記載のＯＲゲートデバイス。
  15. ＯＲゲートデバイスであって、
    ２つの十字形構造を含み、各十字形構造は、第１のアーム、第２のアームおよび第３のアームを含み、前記第１のアームおよび前記第２のアームからのチャネルが前記第３のアームのチャネルに延在し、第１の電圧からの電流が、前記第１のアームの第１の電極から前記第２のアームの第２の電極に流れると、前記第１のアームおよび前記第２のアームのチャネルから前記第３のアームのチャネルに、前記第３のアームのチャネルを通って流れる弾道電子の流れが発生し、前記第１の電圧および第２の電圧は、同一の接地端子に接続され、
    前記２つの十字形構造の各十字形構造の各第３のアームは、前記第３のアームのチャネルの長手方向軸に対して横切るように、直列に位置決めされた少なくとも２つのフィン構造を含み、各フィン構造は、前記フィン構造の電極に印加される個々の電圧を使用して制御されるゲートを含み、前記フィン構造は、前記弾道電子の流れが通過する前記ゲートの開口を制御するようある量の前記電圧によってシフトされる電界構造を誘導するように形成され、
    オーミックコンタクトＹが、前記２つの十字形構造の各十字形構造に対して、前記各第３のアームの端部に位置決めされ、前記オーミックコンタクトＹは、前記２つの十字形構造の各十字形構造についてコンダクタンス状態を検出するよう出力端子として機能するようにされ、
    少なくとも１つのセンサが、前記２つの十字形構造の各十字形構造について、各第３のアームの端部に位置決めされ、前記２つの十字形構造の前記少なくとも２つのフィン構造の前記電極に電圧が印加されると、前記少なくとも１つのセンサは前記弾道電子を検出し、前記少なくとも１つのセンサは、動作上、コンダクタンスの量を検出するように構成され、前記検出されたコンダクタンスの量は、ある大きさのオーダと関連付けられ、前記ある大きさのオーダは、前記２つの十字形構造の前記少なくとも２つのフィン構造の前記ゲートに印加される電圧に応じて変化し、
    前記ＯＲゲートデバイスは、前記２つの十字形構造の前記少なくとも２つのフィン構造の両方の電極にある量の電圧を印加することによってオンにされ、前記２つの十字形構造の前記少なくとも２つのフィン構造の前記電極のいずれかにいかなる量の電圧も印加しないことによってオフにされる、ＯＲゲートデバイス。
JP2021024628A 2020-03-04 2021-02-18 Ｏｒゲートデバイス Active JP7391061B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/808,424 US11056583B1 (en) 2020-03-04 2020-03-04 OR gate based on electron interference
US16/808,424 2020-03-04

Publications (3)

Publication Number Publication Date
JP2021141319A JP2021141319A (ja) 2021-09-16
JP2021141319A5 JP2021141319A5 (ja) 2023-08-09
JP7391061B2 true JP7391061B2 (ja) 2023-12-04

Family

ID=76658213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021024628A Active JP7391061B2 (ja) 2020-03-04 2021-02-18 Ｏｒゲートデバイス

Country Status (2)

Country Link
US (1) US11056583B1 (ja)
JP (1) JP7391061B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11552186B2 (en) * 2020-03-04 2023-01-10 Mitsubishi Electric Research Laboratoriesm Inc. Inverter based on electron interference

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050260814A1 (en) 2004-05-24 2005-11-24 Cho Eun-Suk Nonvolatile memory cells having high control gate coupling ratios using grooved floating gates and methods of forming same
JP2011233594A (ja) 2010-04-23 2011-11-17 Panasonic Corp 半導体装置
JP2013080906A (ja) 2011-09-09 2013-05-02 Imec トンネルトランジスタ、トランジスタを含む論理ゲート、論理ゲートを使用するスタティックランダムアクセスメモリ、およびトンネルトランジスタの製造方法
US20190288101A1 (en) 2016-11-24 2019-09-19 Cambridge Enterprise Limited Gallium nitride transistor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7294563B2 (en) * 2000-08-10 2007-11-13 Applied Materials, Inc. Semiconductor on insulator vertical transistor fabrication and doping process
KR100663366B1 (ko) * 2005-10-26 2007-01-02 삼성전자주식회사 자기 정렬된 부유게이트를 갖는 플래시메모리소자의제조방법 및 관련된 소자
JP2016027608A (ja) * 2014-03-14 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
US9837425B2 (en) * 2016-04-19 2017-12-05 United Microelectronics Corp. Semiconductor device with split gate flash memory cell structure and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050260814A1 (en) 2004-05-24 2005-11-24 Cho Eun-Suk Nonvolatile memory cells having high control gate coupling ratios using grooved floating gates and methods of forming same
JP2011233594A (ja) 2010-04-23 2011-11-17 Panasonic Corp 半導体装置
JP2013080906A (ja) 2011-09-09 2013-05-02 Imec トンネルトランジスタ、トランジスタを含む論理ゲート、論理ゲートを使用するスタティックランダムアクセスメモリ、およびトンネルトランジスタの製造方法
US20190288101A1 (en) 2016-11-24 2019-09-19 Cambridge Enterprise Limited Gallium nitride transistor

Also Published As

Publication number Publication date
JP2021141319A (ja) 2021-09-16
US11056583B1 (en) 2021-07-06

Similar Documents

Publication Publication Date Title
Wan et al. Induced superconductivity in high-mobility two-dimensional electron gas in gallium arsenide heterostructures
Sistani et al. Room-temperature quantum ballistic transport in monolithic ultrascaled Al–Ge–Al nanowire heterostructures
Roddaro et al. Hot-electron effects in InAs nanowire Josephson junctions
JP2007519260A (ja) 金属トランジスターデバイス
JP7475302B2 (ja) ２次元電子ガスと２次元正孔ガスとの接合部に基づく半導体デバイス
Muhowski et al. n-type anode layer, high-power MWIR superlattice LED
JP7391061B2 (ja) Ｏｒゲートデバイス
Bate Nanoelectronics
JP7466478B2 (ja) Ａｎｄゲートデバイスおよび量子コンピュータ
JP7412609B2 (ja) 半導体デバイス
Sanders et al. Optically driven quantum-dot quantum computer
CN114667608B (zh) 用离子注入法制造的具有电荷感测的马约拉纳费米子量子计算器件
Giazotto et al. Josephson current in Nb/InAs/Nb highly transmissive ballistic junctions
Singh et al. Comparative simulation of GaAs and GaN based double barriers-resonant tunneling diode
Thorgrimsson et al. The effect of external electric fields on silicon with superconducting gallium nano-precipitates
Kelly New statistical analysis of tunnel diode barriers
M'Foukh Semi-empirical and ab-initio simulation of quantum transport in nanoscale devices
Božanić et al. Further Device Scaling: From Nanoelectronics to Future Technologies
Ragi et al. Modeling the electrical characteristics of Schottky contacts in low-dimensional heterostructure devices
Göransson Strain and Charge Transport in InAsP-InP and InP-InAs Core-Shell Nanowires
Ghatak et al. Dispersion relations of heavily doped quantum wells
Elferink Superconductivity in Ge/Si core-shell nanowire quantum dots
Hatefipour Observing Induced Superconductivity in Integer Quantum Hall Edge States
Lundström et al. Thermoelectric measurements on InAs nanowires with a ratchet-barrier
Batchuluun et al. Prediction of Optimal Thickness of InAs/InGaAs Quantum Well

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230801

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230801

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231121

R150 Certificate of patent or registration of utility model

Ref document number: 7391061

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150