JP7384928B2 - 可変深さデバイス構造を形成する方法 - Google Patents

可変深さデバイス構造を形成する方法 Download PDF

Info

Publication number
JP7384928B2
JP7384928B2 JP2021567794A JP2021567794A JP7384928B2 JP 7384928 B2 JP7384928 B2 JP 7384928B2 JP 2021567794 A JP2021567794 A JP 2021567794A JP 2021567794 A JP2021567794 A JP 2021567794A JP 7384928 B2 JP7384928 B2 JP 7384928B2
Authority
JP
Japan
Prior art keywords
resist
device material
etching
segments
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021567794A
Other languages
English (en)
Other versions
JP2022532589A (ja
Inventor
アンドレ ピー． ラボンテ，
ルドヴィーク ゴデット，
ティマーマン タイセン， ラトガー マイヤー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2022532589A publication Critical patent/JP2022532589A/ja
Application granted granted Critical
Publication of JP7384928B2 publication Critical patent/JP7384928B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/0075—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00 with means for altering, e.g. increasing, the depth of field or depth of focus
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/18—Diffraction gratings
    • G02B5/1847—Manufacturing methods
    • G02B5/1857—Manufacturing methods using exposure or etching means, e.g. holography, photolithography, exposure to electron or ion beams
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/29—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the position or the direction of light beams, i.e. deflection
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2041—Exposure; Apparatus therefor in the presence of a fluid, e.g. immersion; using fluid cooling means
    • G03F7/2043—Exposure; Apparatus therefor in the presence of a fluid, e.g. immersion; using fluid cooling means with the production of a chemical active agent from a fluid, e.g. an etching agent; with meterial deposition from the fluid phase, e.g. contamination resists
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G02B27/0172—Head mounted characterised by optical features
    • G02B2027/0174—Head mounted characterised by optical features holographic
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G02B27/0172—Head mounted characterised by optical features
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0005—Production of optical devices or components in so far as characterised by the lithographic processes or materials used therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)
  • Diffracting Gratings Or Hologram Optical Elements (AREA)

Description

[0001] 本開示の実施形態は、広くは、拡張現実、仮想現実、及び混合現実のための光学デバイスに関する。特に、本明細書で説明される実施形態は、光学デバイスの可変深さデバイス構造を形成することを提供する。
[0002] 仮想現実は、概して、ユーザが見かけ上の物理的存在を有する、コンピュータが生成したシミュレートされた環境であると考えられている。仮想現実体験は、３Dで生成され、ヘッドマウントディスプレイ（head-mounted display：HMD）（例えば、実際の環境に取って代わる仮想現実環境を表示するためのレンズとしてのニアアイディスプレイパネルを有する眼鏡又は他のウェアラブルディスプレイデバイス）で見ることができる。
[0003] しかし、拡張現実は、ユーザが眼鏡又は他のHMD装置のディスプレイレンズを通して周囲環境を未だ見ることができるが、表示のために生成され、環境の部分として現れる仮想物体の画像も見ることができる体験を可能にする。拡張現実は、音声入力や触覚入力などのような任意の種類の入力、ならびにユーザが体験する環境を強化又は拡張する仮想画像、グラフィックス、及び動画を含み得る。新たな技術として、拡張現実には多くの課題及び設計上の制約が存在する。
[0004] そのような課題の１つは、周囲環境に重ね合わされた仮想画像を表示することである。光学デバイスは、画像の重ね合わせを補助するために使用される。生成された光は、光が導波路から出るまで導波路を通って伝播される。導波路から出た光は、周囲環境に重ね合わされる。光学デバイスの製造は、困難であり得る。というのも、光学デバイスは、不均一な特性を有する傾向があるからである。したがって、光学デバイスを製造する改善された方法が、当該技術分野で必要とされている。
[0005] 本開示は、広くは、ディスプレイ装置又は他の用途で使用するためのデバイス構造を形成するための方法に関する。より具体的には、本開示は、エッチングプロセスを使用して生成されるデバイス構造内で使用するための可変深さ構造に関する。本明細書の方法はまた、ナノインプリントリソグラフィのためのマスターとして使用されるデバイス構造を形成してもよい。
[0006] 一実施形態では、デバイス構造を形成する方法が提供される。該方法は、デバイス材料の上にグレートーンレジスト（gray-tone resist）を形成することを含み、グレートーンレジストを形成することは、デバイス材料の上にレジスト材料を配置すること、グレートーンパターンを形成するためにレジスト材料を現像すること、及び周期的エッチングプロセスを実行することを含む。周期的エッチングプロセスは、レジスト材料に選択的なレジストエッチングプロセスを使用して、グレートーンパターンのレジストセグメントをエッチングすること、及び、デバイス材料に選択的なデバイスパターンエッチングプロセスを使用して、デバイス材料のデバイスセグメントをエッチングすることを含む。本方法はまた、グレートーンパターンの後続のレジストセグメントに対してレジストエッチングプロセスを繰り返すこと、及び、勾配を有するデバイス材料パターンを形成するために、後続のデバイスセグメントをエッチングすることも含む。本方法は、デバイス材料の上にハードマスクを配置すること、デバイス材料のセグメントを露出させるために、ハードマスクをパターニングすること、及び、勾配に対応する可変深さを有する複数のデバイス構造を形成するために、デバイス材料の露出されたセグメントをエッチングすることを更に含む。
[0007] 一実施形態では、デバイス構造を形成する方法が提供される。該方法は、基板の表面の上にデバイス材料層を配置すること、デバイス材料層の上にハードマスクを配置すること、デバイス材料層のセグメントを露出させるためにハードマスクをパターニングすること、及びハードマスクの上にグレートーンレジストを形成することを含む。グレートーンレジストを形成することは、ハードマスクの上にレジスト材料を配置すること、及び、グレートーンパターンを形成するためにレジスト材料を現像することを含む。該方法は、周期的エッチングプロセスを実行することを更に含み、周期的エッチングプロセスは、レジスト材料に選択的なレジストエッチングプロセスを使用して、グレートーンパターンのレジストセグメントをエッチングすること、及び、デバイス材料層のデバイス材料に選択的なデバイスエッチングプロセスを使用して、デバイス材料層の露出されたセグメントをエッチングすることを含む。該方法は、グレートーンパターンの後続のレジストセグメントに対してレジストエッチングプロセスを繰り返すこと、及び、可変深さを有する複数のデバイス構造を形成するために、デバイス材料層の後続の露出されたデバイスセグメントに対してデバイスエッチングプロセスを繰り返すことを更に含む。
[0008] 一実施形態では、デバイス構造を形成する方法が提供される。該方法は、基板の表面の上にハードマスクを配置すること、及び、基板のセグメントを露出させるために、ハードマスクをパターニングすることを含む。該方法は、ハードマスクの上にグレートーンレジストを形成することを更に含み、グレートーンレジストを形成することは、ハードマスクの上にレジスト材料を配置すること、グレートーンパターンを形成するためにレジスト材料を現像すること、及び周期的エッチングプロセスを実行することを含む。周期的エッチングプロセスは、レジスト材料に選択的なレジストエッチングプロセスを使用して、グレートーンパターンのレジストセグメントをエッチングすること、及び、基板材料に選択的なデバイスエッチングプロセスを使用して、基板の露出されたセグメントをエッチングすることを含む。該方法は、グレートーンパターンの後続のレジストセグメントに対してレジストエッチングプロセスを繰り返すこと、及び、基板内に複数の可変深さを有する複数のデバイス構造を形成するために、基板材料層の露出されたセグメントに対してデバイスエッチングプロセスを繰り返すことを更に含む。
[0009] 本開示の上記の特徴を詳細に理解することができるように、上記で簡単に要約した本開示のより具体的な説明を、実施形態を参照することによって行うことができ、その幾つかを添付の図面に示す。しかし、添付図面は例示的な実施形態のみを示すものであり、したがって、本開示の範囲を限定すると見なすべきではなく、その他の等しく有効な実施形態も許容され得ることに留意されたい。
[0010] 一実施形態による光学デバイスの前面図である。 [0011] 一実施形態によるデバイス構造を形成するための方法のフロー図である。 [0012] 図３Ａ～図３Ｋは、一実施形態による可変深さ構造の一部分の概略断面図である。 図３Ａ～図３Ｋは、一実施形態による可変深さ構造の一部分の概略断面図である。 図３Ａ～図３Ｋは、一実施形態による可変深さ構造の一部分の概略断面図である。 図３Ａ～図３Ｋは、一実施形態による可変深さ構造の一部分の概略断面図である。 図３Ａ～図３Ｋは、一実施形態による可変深さ構造の一部分の概略断面図である。 図３Ａ～図３Ｋは、一実施形態による可変深さ構造の一部分の概略断面図である。 図３Ａ～図３Ｋは、一実施形態による可変深さ構造の一部分の概略断面図である。 図３Ａ～図３Ｋは、一実施形態による可変深さ構造の一部分の概略断面図である。 図３Ａ～図３Ｋは、一実施形態による可変深さ構造の一部分の概略断面図である。 図３Ａ～図３Ｋは、一実施形態による可変深さ構造の一部分の概略断面図である。 図３Ａ～図３Ｋは、一実施形態による可変深さ構造の一部分の概略断面図である。 [0013] 図３Ｌ～図３Ｖは、一実施形態による可変深さ構造の一部分の概略断面図である。 図３Ｌ～図３Ｖは、一実施形態による可変深さ構造の一部分の概略断面図である。 図３Ｌ～図３Ｖは、一実施形態による可変深さ構造の一部分の概略断面図である。 図３Ｌ～図３Ｖは、一実施形態による可変深さ構造の一部分の概略断面図である。 図３Ｌ～図３Ｖは、一実施形態による可変深さ構造の一部分の概略断面図である。 図３Ｌ～図３Ｖは、一実施形態による可変深さ構造の一部分の概略断面図である。 図３Ｌ～図３Ｖは、一実施形態による可変深さ構造の一部分の概略断面図である。 図３Ｌ～図３Ｖは、一実施形態による可変深さ構造の一部分の概略断面図である。 図３Ｌ～図３Ｖは、一実施形態による可変深さ構造の一部分の概略断面図である。 図３Ｌ～図３Ｖは、一実施形態による可変深さ構造の一部分の概略断面図である。 図３Ｌ～図３Ｖは、一実施形態による可変深さ構造の一部分の概略断面図である。 [0014] 一実施形態による周期的エッチングサブ方法のフロー図である。 [0015] 図５Ａ～図５Ｆは、一実施形態による周期的エッチングサブ方法の最中の可変深さ構造の一部分の概略断面図である。 図５Ａ～図５Ｆは、一実施形態による周期的エッチングサブ方法の最中の可変深さ構造の一部分の概略断面図である。 図５Ａ～図５Ｆは、一実施形態による周期的エッチングサブ方法の最中の可変深さ構造の一部分の概略断面図である。 図５Ａ～図５Ｆは、一実施形態による周期的エッチングサブ方法の最中の可変深さ構造の一部分の概略断面図である。 図５Ａ～図５Ｆは、一実施形態による周期的エッチングサブ方法の最中の可変深さ構造の一部分の概略断面図である。 図５Ａ～図５Ｆは、一実施形態による周期的エッチングサブ方法の最中の可変深さ構造の一部分の概略断面図である。 [0016] 図５Ｇ～図５Ｌは、一実施形態による周期的エッチングサブ方法の最中の可変深さ構造の一部分の概略断面図である。 図５Ｇ～図５Ｌは、一実施形態による周期的エッチングサブ方法の最中の可変深さ構造の一部分の概略断面図である。 図５Ｇ～図５Ｌは、一実施形態による周期的エッチングサブ方法の最中の可変深さ構造の一部分の概略断面図である。 図５Ｇ～図５Ｌは、一実施形態による周期的エッチングサブ方法の最中の可変深さ構造の一部分の概略断面図である。 図５Ｇ～図５Ｌは、一実施形態による周期的エッチングサブ方法の最中の可変深さ構造の一部分の概略断面図である。 図５Ｇ～図５Ｌは、一実施形態による周期的エッチングサブ方法の最中の可変深さ構造の一部分の概略断面図である。 [0017] 一実施形態によるデバイス構造を形成するための方法のフロー図である。
[0018] 理解を容易にするために、可能な場合には、複数の図に共通する同一の要素を指し示すのに、同一の参照番号を使用した。一実施形態の要素及び特徴は、追加の記述がなくても、他の実施形態に有益に組み込むことができると考えられている。
[0019] 本明細書で説明される実施形態は、可変深さデバイス構造を有するデバイス構造を形成する方法に関する。これを実現するために、該方法は、可変深さ構造内に複数のチャネルを形成して、内部にデバイス構造を画定することを含む。可変深さ構造は、エッチングプロセスを使用して形成され、デバイス構造は、選択的エッチングプロセスを使用して形成される。本明細書で説明される方法を使用して、ナノインプリントリソグラフィのマスターとして機能するデバイス構造を生成することもできる。
[0020] 図１は、光学デバイス１００の前面図である。以下で説明される光学デバイス１００は、例示的な光学デバイスであることを理解されたい。一実施形態では、光学デバイス１００が、拡張現実導波コンバイナなどの導波コンバイナである。別の一実施形態では、光学デバイス１００が、メタサーフェスなどの平坦な光学デバイスである。光学デバイス１００は、複数のデバイス構造１０４を含む。デバイス構造１０４は、サブミクロン寸法、例えば、1μm未満の限界寸法などのナノサイズ寸法を有するナノ構造であってよい。一実施形態では、デバイス構造１０４の領域が、格子エリア１０２ａ及び１０２ｂなどのような１以上の格子１０２に対応する。一実施形態では、光学デバイス１００が、第１の格子エリア１０２ａ及び第２の格子エリア１０２ｂを含み、第１の格子エリア１０２ａと第２の格子エリア１０２ｂとの各々は、それぞれ、複数のデバイス構造１０４を含む。
[0021] 本明細書で説明される実施形態では、格子１０２の深さが、格子エリア１０２ａ及び１０２ｂにわたって変化し得る。幾つかの実施形態では、格子１０２の深さが、第１の格子エリア１０２ａにわたって及び第２の格子エリア１０２ｂにわたって、滑らかに変化してもよい。例示的な一実施形態では、深さが、複数の格子エリアのうちの１つにわたって、約１０nmから約４００nmの範囲であってよい。例示的な一実施形態では、格子エリア１０２ａが、所与の辺（side）で約２０mmから約５０mmの範囲であってよい。したがって、一実施例として、格子１０２の深さにおける変化の角度は、０．０００５度程度であってよい。
[0022] 本明細書で説明される実施形態では、デバイス構造１０４が、グレートーンエッチング及び／又はレーザーアブレーション技法を使用して生成され得る。本明細書で使用されるような選択的エッチング技法は、デバイス材料及び基板材料内に三次元微細構造を生成するために、又は任意選択的に、可変深さ構造プロセスの部分として、デバイス材料を覆う犠牲層内に可変深さ構造を生成するために使用される。光学デバイス構造１０４を生成するために、選択的エッチング技法を使用することによって、既存の方法よりも少ない処理動作及び高い可変深さ分解能が可能になる。
[0023] 図２は、格子エリア１０２ａ又は１０２ｂに対応する、可変深さデバイス構造を有する、図３Ａ～図３Ｋで示される、光学デバイス３００の一部分を形成するための方法２００のフロー図である。動作２０１では、図３Ａで示されているように、デバイス材料層３０４が基板３０１の表面の上に配置される。基板３０１は、基板３０１が所望の波長又は波長範囲の光を適切に透過することができ、光学デバイス３００用の適切な支持体として機能することができるという条件で、任意の適切な材料から形成され得る。本明細書で説明される他の実施形態と組み合わされ得る幾つかの実施形態では、基板３０１の材料が、１以上のシリコン（Si）、二酸化ケイ素（SiO2）、又はサファイア含有材料を含むが、これらに限定されない。本明細書で説明される他の実施形態と組み合わされ得る他の実施形態では、基板３０１の材料が、約１．７と約２．０との間の屈折率を有する材料を含むが、これに限定されない。本明細書で説明される他の実施形態と組み合わされ得る他の実施形態では、別個のデバイス材料層が必要とされないように、基板３０１の材料がデバイス材料としても機能する。
[0024] デバイス材料層３０４は、物理的気相堆積（PVD）、化学気相堆積（CVD）、プラズマCVD（PECVD）、流動性CVD（(FCVD）、原子層堆積（ALD）、又はスピンオンプロセスなどの１以上のプロセスによって、基板３０１の表面の上に配置され得る。本明細書で説明される他の実施形態と組み合わされ得る一実施形態では、デバイス材料層３０４のデバイス材料が、光学デバイス３００の複数のデバイス構造１０４の各々の調節される深さ及び傾斜角、並びに基板３０１の屈折率に基づいて選択される。本明細書で説明され得る他の実施形態と組み合わされ得る幾つかの実施形態では、デバイス材料層３０４が、１以上の窒化ケイ素（SiN）、酸炭化ケイ素（SiOC）、二酸化チタン（TiO2）、二酸化ケイ素（SiO2）、酸化バナジウム（IV）酸化物（VOx）、酸化アルミニウム（Al2O3）、酸化インジウム錫（ITO）、酸化亜鉛（ZnO）、五酸化タンタル（Ta2O5）、窒化ケイ素（Si3N4）、二酸化ジルコニウム（ZrO2）、又は炭窒化ケイ素（SiCN）含有材料を含むが、これらに限定されない。本明細書で説明される他の実施形態と組み合わされ得る幾つかの実施形態では、デバイス材料層３０４のデバイス材料が、約１．５と約２．６５との間の屈折率を有し得る。本明細書で説明される他の実施形態と組み合わされ得る他の実施形態では、デバイス材料層３０４のデバイス材料が、約３．５と約４．０との間の屈折率を有し得る。
[0025] 本明細書で説明される他の実施形態と組み合わされ得る幾つかの実施形態では、基板３０１とデバイス材料層３０４との間の基板３０１の表面上に、任意選択的に、エッチング停止層３０２が配置され得る。エッチング停止層３０２は、１以上のPVD、CVD、PECVD、FCVD、ALD、又はスピンオンプロセスによって配置され得る。エッチング停止層３０２は、とりわけ、エッチング停止層３０２が本明細書で説明されるエッチングプロセスに対する耐性を有するという条件で、任意の適切な材料、例えば窒化チタン（TiN）又は窒化タンタル（TaN）から形成されてもよい。本明細書で説明される他の実施形態と組み合わされ得る一実施形態では、エッチング停止層３０２が、不透明なエッチング停止層である。別の一実施形態では、エッチング停止層３０２が、透明なエッチング停止層である。
[0026] 動作２０２では、図３Ｂで示されているように、グレートーンレジスト３０６がデバイス材料層３０４の上に形成される。一実施形態では、グレートーンレジスト３０６を形成することが、デバイス材料層３０４の上にレジスト材料を配置すること、及びリソグラフィプロセスを利用してレジスト材料を現像することを含む。本明細書で説明される他の実施形態と組み合わされ得る一実施形態では、リソグラフィプロセスが、グレートーンリソグラフィプロセスである。リソグラフィプロセスは、グレートーンレジスト３０６のグレートーンパターン３０８を形成する。レジスト材料は、感光性ポリマー含有材料を含み得るが、これに限定されない。レジスト材料を現像することは、フォトリソグラフィやデジタルリソグラフィなどのようなリソグラフィプロセスを実行すること、又はレーザーアブレーションを実行することを含み得る。本明細書で説明される他の実施形態と組み合わされ得る幾つかの実施形態では、グレートーンレジスト３０６のグレートーンパターン３０８が、リソグラフィ又はレーザーアブレーションを使用してレジスト材料内に生成される任意の一次元、二次元、又は三次元の形状を含み得るが、これらに限定されない。本明細書で説明される他の実施形態と組み合わされ得る更に別の一実施形態では、図３Ｂで示されているように、グレートーンパターン３０８の表面３０９が傾斜している。図３Ｈから図３Ｋで示されているように、グレートーンレジスト３０６のグレートーンパターン３０８の形状は、基板３０１を横断するデバイス構造１０４の深さＤの可変深さを決定する。
[0027] この実施形態では、動作２０３で、周期的エッチングサブ方法４００が実行される。図４は、周期的エッチングサブ方法４００のフロー図である。図５Ａ～図５Ｆは、周期的エッチングサブ方法４００の最中の基板３０１の図３Ｂで示されているセクション３０３の概略断面図である。図５Ａ～図５Ｂで示されているように、動作４０１では、デバイス材料セグメント５０４を露出させるために、グレートーンレジスト３０６のレジストセグメント５０２が、デバイス材料層３０４に選択的なレジストエッチングプロセスを介してエッチングされる。本明細書で説明される他の実施形態と組み合わされ得る一実施形態では、材料層５０１が、デバイス材料層３０４である。本明細書で説明される他の実施形態と組み合わされ得る一実施形態では、材料層５０１が基板３０１であり、別個のデバイス材料層が必要とされないように、基板３０１はデバイス材料として機能するのに適切な材料特性を有する。本明細書で説明される他の実施形態と組み合わされ得る一実施形態では、基板３０１が、１以上の酸炭化ケイ素（SiOC）、二酸化チタン（TiO2）、二酸化ケイ素（SiO2）、酸化バナジウム（IV）（VOx）、酸化アルミニウム（Al2O3）、酸化インジウム錫（ITO）、酸化亜鉛（ZnO）、五酸化タンタル（Ta2O5）、窒化ケイ素（Si3N4）、二酸化ジルコニウム（ZrO2）、又は炭窒化ケイ素（SiCN）含有材料を含む。本明細書で説明される他の実施形態と組み合わされ得る幾つかの実施形態では、基板３０１が、約１．５と約２．６５との間、例えば１．７と２．０との間の屈折率を有し得る。本明細書で説明される他の実施形態と組み合わされ得る他の実施形態では、基板３０１が、約３．５と約４．０との間の屈折率を有し得る。
[0028] 動作４０２では、デバイス材料セグメント５０４が、デバイス材料エッチングプロセスによって部分的にエッチングされる。方法２００の実施形態では、デバイス材料エッチングプロセスが、グレートーンレジスト３０６の材料に選択的なデバイスパターンエッチングプロセスであり、デバイス材料セグメント５０４のデバイス材料の一部分５０６を除去する。図５Ｃで示されているように、除去された一部分５０６を有するデバイス材料セグメント５０４は、幅Ｗ及び高さＨを有する。動作４０３では、図５Ｄ～図５Ｆで示されているように、図３Ｂのグレートーンパターン３０８に対応する、後続のレジストセグメント５０３及び後続のデバイス材料セグメント５０５に対して、動作４０１及び４０２が繰り返される。本明細書で説明される他の実施形態と組み合わされ得る幾つかの実施形態では、レジストエッチングプロセスによってエッチングされるレジストセグメント５０２、５０３の各々が、第１の近接マスクによって露出され、デバイス材料エッチングプロセスによってエッチングされるデバイス材料セグメント５０４、５０５の各々は、第２の近接マスクによって露出される。任意選択的な動作４０４では、デバイス材料層３０４上に配置されたグレートーンレジスト３０６の残留レジスト材料が除去される。
[0029] レジストエッチングプロセスは、デバイス材料に選択的であり、すなわち、レジストエッチングプロセス中に、レジスト材料は、デバイス材料よりも高速で除去される。レジストエッチングプロセスは、イオン注入、イオンビームエッチング（IBE）、反応性イオンエッチング（RIE）、方向性RIE、プラズマエッチング、熱原子層エッチング、又はレーザーアブレーションのうちの少なくとも１つを含み得るが、これらに限定されない。本明細書で説明される他の実施形態と組み合わされ得る幾つかの実施形態では、レジストエッチングプロセスが、酸化エッチング化学反応を利用する。本明細書で説明される他の実施形態と組み合わされ得る幾つかの実施形態では、レジストエッチングプロセスが、還元エッチング化学反応を利用する。本明細書で説明される他の実施形態と組み合わされ得る一実施形態では、レジストエッチングプロセスが、１以上の酸素、窒素ガス（N2）、水素ガス（H2）、SiO2、又はアンモニア（NH3）含有ガスを利用する。１以上の酸素、N2、H2、SiO2、又はNH3含有ガスのエッチング化学反応は、約１０：１から約１０００：１のレジスト材料とデバイス材料との選択性を提供する。フッ素を添加した１以上の酸素、N2、H2、SiO2、又はNH3含有ガスのエッチング化学反応は、１：１より大きいレジスト材料とデバイス材料との選択性を提供する。本明細書で説明される他の実施形態と組み合わされ得る別の一実施形態では、HClなどの塩素含有ガスがエッチャントとして使用される。塩素含有ガスは、任意選択的に、水素含有ガス（例えば、H2）又は酸素含有ガス（例えば、O2）と共に、処理環境に供給される。塩素含有ガスのエッチング化学反応は、約１：１から約１０：１のレジスト材料とデバイス材料との選択性を提供する。
[0030] デバイスパターンエッチングプロセスは、レジスト材料に選択的であり、すなわち、デバイスパターンエッチングプロセス中に、デバイス材料は、レジスト材料よりも高速で除去される。デバイスパターンエッチングプロセスは、イオン注入、IBE、RIE、方向性RIE、プラズマエッチング、熱原子層エッチング、又はレーザーアブレーションのうちの少なくとも１つを含み得るが、これらに限定されない。本明細書で説明される他の実施形態と組み合わされ得る幾つかの実施形態では、デバイスパターンエッチングプロセスが、約１：１から約１０：１のレジスト材料とデバイス材料との選択性を有する。本明細書で説明される他の実施形態と組み合わされ得る幾つかの実施形態では、フルオロメタン（CH3F）、六フッ化硫黄（SF6）、テトラフルオロメタン（CF4）、フルオロフォーム（CHF3）、又は三フッ化窒素（NF3）などのようなフッ素含有ガスが、エッチャントとして使用される。フッ素含有ガスは、任意選択的に、メタン（CH4）及び／又はジクロロジフルオロメタン（CCl2F2）などのようなメタン含有ガスと共に、処理環境に供給される。
[0031] 図３Ｃで示されているように、デバイス材料セグメント５０４、５０５のデバイス材料の除去部分５０６を除去すると、可変深さ表面３１２を有するデバイス層パターン３１０が形成される。デバイス層パターン３１０の可変深さ表面３１２は、デバイス材料セグメント５０４、５０５の各々の幅Ｗ及び高さＨに対応する勾配を有する。本明細書で説明される他の実施形態と組み合わされ得る一実施形態では、デバイス材料セグメント５０４、５０５の各々の幅Ｗ及び高さＨが、実質的に同じである。本明細書で説明される他の実施形態と組み合わされ得る別の一実施形態では、少なくとも１つのデバイス材料セグメントの幅Ｗと高さＨのうちの少なくとも一方が、デバイス材料セグメント５０４、５０５とは異なる。可変深さ表面３１２の勾配は、方法２００によって形成されるデバイス構造１０４（図３Ｈ～図３Ｋで示されている）のピッチ３２６と一致してもよい。可変深さ表面３１２を、形成されるデバイス構造１０４のピッチ３２６と一致させることにより、連続勾配を有するデバイス構造１０４がもたらされる。
[0032] 動作２０４では、ハードマスク３１４が、デバイス材料層３０４の上に配置される。動作２０４の結果を図３Ｄで示している。ハードマスク３１４は、１以上の液体材料注入キャスティング、スピンオンコーティング、液体スプレーコーティング、ドライパウダーコーティング、スクリーン印刷、ドクターブレーディング、PVD、CVD、PECVD、FCVD、ALD、蒸着、又はスパッタリングプロセスによって、デバイス材料層３０４の上に配置することができる。本明細書で説明される他の実施形態と組み合わされ得る一実施形態では、ハードマスク３１４が、不透明であり、光学デバイス３００の一部分が形成された後で除去される。別の一実施形態では、ハードマスク３１４が透明である。本明細書で説明される他の実施形態と組み合わされ得る幾つかの実施形態では、ハードマスク３１４が、クロム（Cr）、銀（Ag）、Si3N4、SiO2、TiN、又は炭素（C）含有材料を含むが、これらに限定されない。ハードマスク３１４は、ハードマスク３１４の厚さが実質的に均一になるように堆積させることができる。更に他の実施形態では、ハードマスク３１４が、厚さがデバイス材料層３０４上の様々な点で約３０nmから約５０nmまで変化するように堆積させることができる。ハードマスク３１４は、ハードマスク３１４の傾斜が可変深さ表面３１２の傾斜と同様になるように堆積される。
[0033] 動作２０５では、有機平坦化層（OPL）３１６がハードマスク３１４の上に配置される。動作２０５の結果を図３Ｅで示している。ＯＰＬ３１６は、電磁（EM）放射線に暴露されたときに化学的に変質し、したがって、現像溶媒を使用して除去されるように構成された感光性材料を含む、感光性有機ポリマーを含み得る。ＯＰＬ３１６は、任意の有機ポリマーと、有機ポリマーの分子構造に結合することができる分子構造を有する光活性化合物とを含み得る。本明細書で説明される他の実施形態と組み合わされ得る一実施形態では、ＯＰＬ３１６が、スピンオンコーティングプロセスを使用して配置され得る。本明細書で説明される他の実施形態と組み合わされ得る別の一実施形態では、ＯＰＬ３１６が、ポリアクリレート樹脂、エポキシ樹脂、フェノール樹脂、ポリアミド樹脂、ポリイミド樹脂、不飽和ポリエステル樹脂、ポリフェニレンエーテル樹脂、ポリフェニレンスルフィド樹脂、又はベンゾシクロブテン（BCB）のうちの１以上を含み得るが、これらに限定されない。
[0034] 図３Ｅで示されているように、ＯＰＬ３１６は、実質的に平面的な上面が形成されるように、厚さが変化する。ＯＰＬ３１６は、傾斜した共形ハードマスク３１４とＯＰＬ３１６の実質的に平面的な上面との間の空間が完全に満たされ、傾斜した可変深さの表面３１２にわたって変化する厚さを有するように、厚さが変化する。
[0035] 図３Ｅ～図３Ｋを参照すると、動作２０６では、パターニングされたフォトレジスト３１８が、ＯＰＬ３１６の上に配置される。パターニングされたフォトレジスト３１８は、ＯＰＬ３１６上にフォトレジスト材料を配置し、フォトレジスト材料を現像することによって形成される。図３Ｇで示されているように、パターニングされたフォトレジスト３１８は、デバイス材料層３０４の露出されたセグメント３２１に対応する、図３Ｅで示されているハードマスクパターン３１５を画定する。図３Ｈ～図３Ｋで示されているように、エッチングされるデバイス材料層３０４の図３Ｇで示されているような露出されたセグメント３２１は、デバイス構造１０４の間の間隙３２４に対応する。本明細書で説明される他の実施形態と組み合わされ得る一実施形態では、フォトレジスト材料が、スピンオンコーティングプロセスを使用してＯＰＬ３１６上に配置され得る。本明細書で説明される他の実施形態と組み合わされ得る別の一実施形態では、パターニングされたフォトレジスト３１８が、感光性ポリマー含有材料を含み得るが、これに限定されない。フォトレジスト材料を現像することは、フォトリソグラフィやデジタルリソグラフィなどのようなリソグラフィプロセスを実行することを含み得る。
[0036] 動作２０７では、ハードマスクパターン３１５によって露出されたＯＰＬ３１６のＯＰＬ部分３１７が除去される。ＯＰＬ部分３１７を除去すると、デバイス構造１０４の間の間隙３２４に対応するハードマスクパターン３１５のネガティブハードマスク部分３１９が露出される。ＯＰＬ部分３１７は、IBE、RIE、方向性RIE、プラズマエッチング、ウェットエッチング、及び／又はリソグラフィによって除去され得る。動作２０７の結果を図３Ｆで示している。
[0037] 動作２０８では、ハードマスクパターン３１５のネガティブハードマスク部分３１９がエッチングされる。動作２０８の結果を図３Ｆで示している。ネガティブハードマスク部分３１９をエッチングすることにより、ハードマスクパターン３１５に対応するデバイス材料層３０４の露出されるセグメント３２１が露出される。本明細書で説明される他の実施形態と組み合わされ得る一実施形態では、ネガティブハードマスク部分３１９のエッチングが、IBE、RIE、方向性RIE、又はプラズマエッチングのうちの少なくとも１つを含み得るが、これらに限定されない。
[0038] 動作２０９では、パターニングされたフォトレジスト３１８及びＯＰＬ３１６が除去される。動作２０９の結果を図３Ｇで示している。ＯＰＬ３１６及びパターニングされたフォトレジスト３１８を剥がすと、一組のハードマスク部分３２０が得られる。
[0039] 動作２１０では、エッチングプロセスが実行される。本明細書で説明される他の実施形態と組み合わされ得る一実施形態では、傾斜エッチングプロセスが実行される。傾斜エッチングプロセスは、IBE、RIE、方向性RIE、又はレーザーアブレーションのうちの少なくとも１つを含み得るが、これらに限定されない。IBEによって生成されるイオンビームは、リボンビーム、スポットビーム、又はフル基板サイズビームのうちの少なくとも１つを含み得るが、これらに限定されない。傾斜エッチングプロセスを実行すると、デバイス材料層３０４の露出されたセグメント３２１がエッチングされて、複数のデバイス構造１０４が形成される。図３Ｈ及び図３Ｊで示されているように、傾斜エッチングプロセスは、デバイス構造１０４が、基板３０１の表面に対して傾斜角θを有するように、複数のデバイス構造１０４を形成する。本明細書で説明される他の実施形態と組み合わされ得る一実施形態では、デバイス構造１０４の各々の傾斜角θが実質的に同じである。本明細書で説明される他の実施形態と組み合わされ得る別の一実施形態では、複数のデバイス構造１０４のうちの少なくとも１つのデバイス構造の傾斜角θが異なっている。
[0040] 本明細書で説明される他の実施形態と組み合わされ得る別の一実施形態では、エッチングプロセスが、等方性（すなわち、垂直）エッチングプロセスを含む。等方性エッチングプロセスは、イオン注入、IBE、RIE、プラズマエッチング、熱原子層エッチング、又はレーザーアブレーションのうちの少なくとも１つを含み得るが、これらに限定されない。図３Ｉ及び図３Ｋで示されているように、等方性エッチングプロセスは、基板３０１の表面に対する傾斜角θが約９０度である複数のデバイス構造１０４を形成する。すなわち、デバイス構造１０４の各々は、基板３０１の表面に対して実質的に垂直である。
[0041] デバイス層パターン３１０は、基板３０１を横断する可変深さを有するように、デバイス構造１０４の深さＤを提供する。例えば、図３Ｈ～図３Ｋで示されているように、デバイス構造１０４の深さＤは、基板３０１を横断するＸ方向において減少する。本明細書で説明される他の実施形態と組み合わされ得る一実施形態では、デバイス構造１０４の深さＤの勾配が連続的である。本明細書で説明される他の実施形態と組み合わされ得る一実施形態では、デバイス構造１０４の深さＤの勾配が段階的である。上述されたように、デバイス構造１０４の深さＤを調節することにより、光学デバイス１００の格子１０２によって伝搬される光の制御が提供される。図３Ｊ及び図３Ｋで示されているように、任意選択的な動作２１１では、ハードマスク３１４が除去される。
[0042] 図６は、可変深さデバイス構造１０４を有する、図３Ｌ～図３Ｖで示されている、光学デバイス３００を形成するための方法６００のフロー図である。任意選択的な動作６０１では、エッチング停止層３０２が基板３０１の表面上に配置される。本明細書で説明される他の実施形態と組み合わされ得る幾つかの実施形態では、図３Ｓ及び図３Ｕで示されているように、デバイス構造１０４の深さＤが、基板３０１の少なくとも第１の部分３２７及び第２の部分３２９にわたってデバイス材料層の厚さＴ未満であるときに、エッチング停止層３０２は必要とされない。本明細書で説明される他の実施形態と組み合わされ得る幾つかの実施形態では、別個のデバイス材料層が必要とされないように、基板３０１が、上述の材料特性を有し、デバイス材料として機能するのに適している。
[0043] 動作６０２では、図３Ｌで示されているように、デバイス材料層３０４が、基板３０１の表面の上に配置される。動作６０３では、図３Ｍで示されているように、ハードマスク３１４が、デバイス材料層３０４の上に配置される。動作６０４では、ハードマスク３１４が、デバイス材料層３０４のセグメント３２１を露出させるためにパターニングされる。一実施例（図示せず）では、ハードマスク３１４が、デバイス材料層３０４上のハードマスク材料の層の上にＯＰＬを配置し、ＯＰＬの上にフォトレジストを配置し、ＯＰＬの部分を露出させるためにフォトレジストをパターニングし、ハードマスク材料の層の部分を露出させるためにＯＰＬの露出された部分を除去し、デバイス材料層３０４の露出されたセグメント３２１に対応するハードマスクパターン３１５を画定するために、ハードマスク材料の層の露出された部分を除去することによってパターニングされ得る。エッチングされるデバイス材料層３０４の露出されたセグメント３２１は、デバイス構造１０４の間の間隙３２４に対応する（図３Ｏ～図３Ｖで示されているように）。
[0044] 動作６０５では、図３Ｎで示されているように、グレートーンレジスト３０６が、ハードマスク３１４の上にグレートーンパターン３０８で形成される。本明細書で説明される他の実施形態と組み合わされ得る一実施形態では、図３Ｎで示されているように、グレートーンパターン３０８の表面３０９が傾斜している。図３Ｏ～図３Ｖで示されているように、グレートーンレジスト３０６のグレートーンパターン３０８の形状は、基板３０１を横断するデバイス構造１０４の深さＤの可変深さを決定する。動作６０６では、周期的エッチングサブ方法４００が実行される。図５Ｇ～図５Ｌは、方法６００の周期的エッチングサブ方法４００の最中の基板３０１の断面３０５（図３Ｎで示されている）の概略断面図である。動作４０１では、図５Ｇで示されているグレートーンレジスト３０６のレジストセグメント５０７が、デバイスセグメント５０８を露出させるために、レジスト材料に選択的なレジストエッチングプロセスによってエッチングされ、図５Ｈで示されているように、デバイスセグメント５０８は、ハードマスク３１４の露出された部分及びデバイス材料層３０４の露出された部分を含む。動作４０２では、露出されたデバイスセグメント５０８が、デバイス材料エッチングプロセスによってエッチングされる。図５Ｉで示されているように、周期的エッチングサブ方法４００の実施形態では、デバイス材料エッチングプロセスが、ハードマスク３１４の露出された部分を保存し、デバイスセグメント５０８のデバイス材料層３０４の露出された部分からデバイス材料を除去する、デバイス材料に対して選択的なエッチングプロセスである。動作４０３では、動作４０１及び４０２が、図３Ｎで示されているグレートーンパターン３０８に対応する図５Ｊ～図５Ｌで示されている後続のレジストセグメント５０７及び後続の露出されたデバイスセグメント５０９に対して繰り返される。本明細書で説明される他の実施形態と組み合わされ得る幾つかの実施形態では、レジストエッチングプロセスによってエッチングされるレジストセグメント５０７の各々が、第１の近接マスクによって露出され、デバイス材料エッチングプロセスによってエッチングされるデバイスセグメント５０８、５０９の各々が、第２の近接マスクによって露出される。
[0045] 周期的エッチングプロセスを実行することによって、デバイス材料層３０４の露出されたセグメント３２１をエッチングして、複数のデバイス構造１０４を形成する。グレートーンパターン３０８は、基板３０１を横断するデバイス構造１０４の可変深さＤを生成する。例えば、図３Ｏ～図３Ｒで示されているように、デバイス構造１０４の深さＤは、基板３０１を横断するＸ方向において減少する。本明細書で説明される他の実施形態と組み合わされ得る一実施形態では、図３Ｏ及び図３Ｑで示されているように、デバイス構造１０４の深さＤが、デバイス材料層３０４の厚さＴ未満である。本明細書で説明される他の実施形態と組み合わされ得る別の一実施形態では、図３Ｐ及び図３Ｒで示されているように、デバイス構造１０４の深さＤが、基板３０１の第１の部分３２７にわたる格子材料層の厚さＴと実質的に等しく、デバイス構造１０４の深さＤは、基板の第２の部分３２９にわたる格子材料層の厚さＴ未満である。任意選択的な動作４０４では、ハードマスク３１４上に配置されたグレートーンレジスト３０６の残留レジスト材料が除去される。
[0046] 本明細書で説明される他の実施形態と組み合わされ得る一実施形態では、デバイス材料エッチングプロセスが、等方性（すなわち、垂直）エッチングプロセスを含む。等方性エッチングプロセスは、イオン注入、IBE、RIE、プラズマエッチング、熱原子層エッチング、又はレーザーアブレーションのうちの少なくとも１つを含み得るが、これらに限定されない。図３Ｑ、図３Ｒ、図３Ｕ、及び図３Ｖで示されているように、等方性エッチングプロセスは、基板３０１の表面に対する傾斜角θが約９０度である、複数のデバイス構造１０４を形成する。すなわち、デバイス構造の各々は、基板３０１の表面に対して実質的に垂直である。本明細書で説明される他の実施形態と組み合わされ得る別の一実施形態では、デバイス材料エッチングプロセスが、傾斜エッチングプロセスを含む。傾斜エッチングプロセスは、IBE、RIE、方向性RIE、及びレーザーアブレーションのうちの少なくとも１つを含み得るが、これらに限定されない。傾斜エッチングプロセスは、基板３０１の表面に対する傾斜角θが約９０度より大きい又は未満である、複数のデバイス構造１０４を形成する。本明細書で説明される他の実施形態と組み合わされ得る一実施形態では、デバイス構造１０４の各々の傾斜角θが実質的に同じである。本明細書で説明される他の実施形態と組み合わされ得る別の一実施形態では、複数のデバイス構造１０４のうちの少なくとも１つのデバイス構造の傾斜角θが異なっている。
[0047] 本明細書で説明される他の実施形態と組み合わされ得る幾つかの実施形態では、周期的エッチングサブ方法４００のデバイス材料エッチングプロセスにおいて説明されたように、デバイス材料エッチングプロセスが、約１：１から約１０：１のレジスト材料とデバイス材料との選択性を有する。本明細書で説明される他の実施形態と組み合わされ得る幾つかの実施形態では、CH3F、SF6、CF4、CHF3、又はNF3などのようなフッ素含有ガスが、エッチャントとして使用される。フッ素含有ガスは、任意選択的に、CH4又はCCl2F2などのようなメタン含有ガスと共に、処理環境に供給される。IBEによって生成されるイオンビームは、リボンビーム、スポットビーム、及びフル基板サイズビームのうちの少なくとも１つを含み得るが、これらに限定されない。任意選択的な動作６０７では、図３Ｓ～図３Ｖで示されているように、残っているレジスト材料及びハードマスク３１４が除去される。
[0048] 要約すると、可変深さデバイス構造を有するデバイス構造を形成するための方法が、本明細書で説明される。該方法は、エッチング処理を使用して、デバイス材料層内に可変深さを有するデバイス構造を形成することを含む。周期的エッチサブ方法は、デバイス構造が可変深さを有するように、形成されるデバイス材料層のパターンを制御するために、グレートーンレジストとデバイス材料層とのエッチング速度の個別の調整可能性を提供する。グレートーンレジストとデバイス材料層とのエッチング速度は、レジスト材料及びデバイス構造材料の選択、並びに、レジストエッチングプロセスとデバイス材料エッチングプロセスとのエッチングプロセス及び化学反応の選択によって調整可能である。
[0049] 以上の説明は本開示の実施形態を対象としているが、本開示の基本的な範囲から逸脱せずに本開示の他の実施形態及び更なる実施形態が考案されてよく、本開示の範囲は、以下の特許請求の範囲によって規定される。

Claims (20)

  1. 方法において、
    デバイス材料の上にグレートーンレジストを形成することであって、
    前記デバイス材料の上にレジスト材料を配置すること、及び
    グレートーンパターンを形成するために、前記レジスト材料を現像することを含む、グレートーンレジストを形成すること、
    周期的エッチングプロセスを実行することであって、
    前記レジスト材料に選択的なレジストエッチングプロセスを使用して、前記グレートーンパターンのレジストセグメントをエッチングすること、
    前記デバイス材料に選択的なデバイスパターンエッチングプロセスを使用して、前記デバイス材料のデバイスセグメントをエッチングすること、及び
    前記グレートーンパターンの後続のレジストセグメントに対して前記レジストエッチングプロセスを繰り返し、後続のデバイスセグメントをエッチングし、勾配を有する上面を含むデバイス材料パターンを形成することを含む、周期的エッチングプロセスを実行すること、
    前記デバイス材料の勾配面上にハードマスクを配置すること、
    前記デバイス材料のセグメントを露出させるために、前記デバイス材料の前記勾配面上の前記ハードマスクをパターニングすること、並びに
    前記デバイス材料の露出されたセグメントをエッチングして、前記勾配に対応して異なる深さを有し且つ所定のピッチで配置された複数の光学デバイス構造を形成すること
    を含む、方法。
  2. 前記デバイス材料の前記露出されたセグメントをエッチングすることによって、前記デバイス材料の下面に対する傾斜角が９０度未満である又は９０度より大きい前記複数の光学デバイス構造を形成する、請求項１に記載の方法。
  3. 前記デバイス材料の前記露出されたセグメントをエッチングすることは、傾斜エッチングプロセスを含む、請求項２に記載の方法。
  4. 前記デバイス材料の前記露出されたセグメントをエッチングすることによって、前記デバイス材料の下面と実質的に垂直な前記複数の光学デバイス構造を形成する、請求項１に記載の方法。
  5. 前記デバイス材料の前記露出されたセグメントをエッチングすることは、等方性エッチングプロセスを含む、請求項４に記載の方法。
  6. エッチング停止層が、前記デバイス材料の下面に配置される、請求項１に記載の方法。
  7. 前記グレートーンパターンを形成することが、レーザーアブレーション又はリソグラフィプロセスを含む、請求項１に記載の方法。
  8. 前記レジスト材料と前記デバイス材料とのエッチング選択性が、約１０：１から約１０００：１である、請求項１に記載の方法。
  9. 前記デバイス材料と前記レジスト材料とのエッチング選択性が、約１：１から約１０：１である、請求項１に記載の方法。
  10. 前記デバイス材料が基板である、請求項１に記載の方法。
  11. 前記デバイス材料は、基板の上に形成されたデバイス材料層である、請求項１に記載の方法。
  12. 方法において、
    エッチング停止層を有する基板の表面の上にデバイス材料層を配置すること、
    前記デバイス材料層の上にハードマスクを配置し、前記デバイス材料層のセグメントを露出させるために、前記ハードマスクをパターニングすること、
    パターニングされた前記ハードマスクの上に、表面が傾斜しているグレートーンレジストを形成することであって、
    前記パターニングされたハードマスクの上にレジスト材料を配置すること、及び
    前記レジスト材料を現像して、表面が傾斜しているグレートーンパターンを形成することを含む、前記パターニングされたハードマスクの上に、表面が傾斜しているグレートーンレジストを形成すること、並びに
    周期的エッチングプロセスを実行することであって、
    前記レジスト材料に選択的なレジストエッチングプロセスを使用して、前記グレートーンパターンのレジストセグメントをエッチングすること、
    前記デバイス材料層のデバイス材料に選択的なデバイスエッチングプロセスを使用して、前記デバイス材料層の露出されたセグメントをエッチングすること、及び
    前記グレートーンパターンの後続のレジストセグメントに対して前記レジストエッチングプロセスを繰り返し、且つ前記デバイス材料層の後続の露出されたデバイスセグメントに対して前記デバイスエッチングプロセスを繰り返して、異なる深さを有し且つ所定のピッチで配置された複数の光学デバイス構造を形成することを含む、周期的エッチングプロセスを実行すること
    を含む、方法。
  13. 前記グレートーンパターンを形成することは、レーザーアブレーション又はリソグラフィプロセスを含む、請求項１２に記載の方法。
  14. 前記デバイスエッチングプロセスは、等方性エッチングプロセスを含み、前記デバイスエッチングプロセスによって、前記基板の前記表面に対して実質的に垂直な前記複数の光学デバイス構造を形成する、請求項１２に記載の方法。
  15. 前記複数の光学デバイス構造の深さが、前記デバイス材料の厚さ未満である、請求項１２に記載の方法。
  16. 前記レジスト材料と前記デバイス材料層のデバイス材料とのエッチング選択性が、約１０：１から約１０００：１である、請求項１２に記載の方法。
  17. 前記デバイス材料と前記レジスト材料とのエッチング選択性が、約１：１から約１０：１である、請求項１２に記載の方法。
  18. 前記デバイス材料層は、１以上の酸炭化ケイ素（SiOC）、二酸化チタン（TiO2）、二酸化ケイ素（SiO2）、酸化バナジウム（IV）（VOx）、酸化アルミニウム（Al2O3）、酸化インジウム錫（ITO）、酸化亜鉛（ZnO）、五酸化タンタル（Ta2O5）、窒化ケイ素（Si3N4）、二酸化ジルコニウム（ZrO2）、又は炭窒化ケイ素（SiCN）含有材料を含む、請求項１２に記載の方法。
  19. 方法において、
    基板の表面の上にハードマスクを配置し、前記基板のセグメントを露出させるために、前記ハードマスクをパターニングすること、
    パターニングされた前記ハードマスクの上に、表面が傾斜しているグレートーンレジストを形成することであって、
    前記パターニングされたハードマスクの上にレジスト材料を配置すること、及び
    レーザーアブレーションを用いて、前記レジスト材料を現像して、表面が傾斜しているグレートーンパターンを形成することを含む、パターニングされたハードマスクの上に、表面が傾斜しているグレートーンレジストを形成すること、並びに
    周期的エッチングプロセスを実行することであって、
    前記レジスト材料に選択的なレジストエッチングプロセスを使用して、前記グレートーンパターンのレジストセグメントをエッチングすること、
    基板材料に選択的なデバイスエッチングプロセスを使用して、前記基板の露出されたセグメントをエッチングすること、及び
    前記グレートーンパターンの後続のレジストセグメントに対して前記レジストエッチングプロセスを繰り返し、且つ基板材料層の露出されたセグメントに対して前記デバイスエッチングプロセスを繰り返して、異なる深さを有し且つ所定のピッチで配置された複数の光学デバイス構造を形成することを含む、周期的エッチングプロセスを実行すること
    を含む、方法。
  20. 残留レジスト材料を除去し、続いて前記デバイス材料の上に前記ハードマスクを配置することをさらに含む、請求項１に記載の方法。
JP2021567794A 2019-05-15 2020-05-13 可変深さデバイス構造を形成する方法 Active JP7384928B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962848477P 2019-05-15 2019-05-15
US62/848,477 2019-05-15
US201962881569P 2019-08-01 2019-08-01
US62/881,569 2019-08-01
PCT/US2020/032694 WO2020232136A1 (en) 2019-05-15 2020-05-13 Methods of forming variable-depth device structures

Publications (2)

Publication Number Publication Date
JP2022532589A JP2022532589A (ja) 2022-07-15
JP7384928B2 true JP7384928B2 (ja) 2023-11-21

Family

ID=73228098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021567794A Active JP7384928B2 (ja) 2019-05-15 2020-05-13 可変深さデバイス構造を形成する方法

Country Status (7)

Country Link
US (1) US11112694B2 (ja)
EP (1) EP3969959A4 (ja)
JP (1) JP7384928B2 (ja)
KR (1) KR20210155816A (ja)
CN (1) CN113874983A (ja)
TW (1) TWI833955B (ja)
WO (1) WO2020232136A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11662524B2 (en) * 2020-03-13 2023-05-30 Applied Materials, Inc. Forming variable depth structures with laser ablation
US11456205B2 (en) * 2020-05-11 2022-09-27 Applied Materials, Inc. Methods for variable etch depths
US20220082739A1 (en) * 2020-09-17 2022-03-17 Facebook Technologies, Llc Techniques for manufacturing variable etch depth gratings using gray-tone lithography
US11709423B2 (en) 2021-05-10 2023-07-25 Applied Materials, Inc. Methods of greytone imprint lithography to fabricate optical devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002189112A (ja) 2000-12-22 2002-07-05 Canon Inc 回折光学素子の製造方法、回折光学素子の製造方法によって製造したことを特徴とする回折光学素子製造用金型、回折光学素子、および該回折光学素子を有する光学系、光学機器、露光装置、デバイス製造方法、デバイス
JP2005004068A (ja) 2003-06-13 2005-01-06 Dainippon Printing Co Ltd スラント凹凸パターンの形成方法及びスラント凹凸パターンを有する基板
JP2005309441A (ja) 2004-04-23 2005-11-04 Schott Ag マスターを作製する方法、マスター、光学素子を作製する方法及び光学素子
JP2010085625A (ja) 2008-09-30 2010-04-15 Dainippon Printing Co Ltd ３次元パターン形成体の製造方法
US20180095201A1 (en) 2016-10-05 2018-04-05 Magic Leap, Inc. Fabricating non-uniform diffraction gratings

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03246510A (ja) * 1990-02-23 1991-11-01 Sharp Corp 回折格子光結合器の作成方法
US7643709B2 (en) * 2006-05-12 2010-01-05 Interuniversitair Microelektronica Centrum (Imec) Slanted segmented coupler
US7709341B2 (en) * 2006-06-02 2010-05-04 Micron Technology, Inc. Methods of shaping vertical single crystal silicon walls and resulting structures
JP2010102008A (ja) * 2008-10-22 2010-05-06 Fujinon Corp フォトマスク及び鋸歯型パターン製造方法
FR3009892A1 (fr) * 2013-08-20 2015-02-27 Segton Adt Ensemble opto-electronique forme d'une plateforme opto-phonique de traitement de la lumiere, de convertisseurs phoniques, et d'au moins un convertisseur lumiere-electricite pour former un capteur solaire
US20160033784A1 (en) 2014-07-30 2016-02-04 Tapani Levola Optical Components
US9885870B2 (en) 2016-04-25 2018-02-06 Microsoft Technology Licensing, Llc Diffractive optical elements with analog modulations and switching
WO2018039278A1 (en) * 2016-08-22 2018-03-01 Magic Leap, Inc. Multi-layer diffractive eyepiece
FI128629B (en) * 2017-06-02 2020-09-15 Dispelix Oy Method for making a master plate and a master plate
US10732351B2 (en) * 2018-04-23 2020-08-04 Facebook Technologies, Llc Gratings with variable depths formed using planarization for waveguide displays
US10976483B2 (en) * 2019-02-26 2021-04-13 Facebook Technologies, Llc Variable-etch-depth gratings

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002189112A (ja) 2000-12-22 2002-07-05 Canon Inc 回折光学素子の製造方法、回折光学素子の製造方法によって製造したことを特徴とする回折光学素子製造用金型、回折光学素子、および該回折光学素子を有する光学系、光学機器、露光装置、デバイス製造方法、デバイス
JP2005004068A (ja) 2003-06-13 2005-01-06 Dainippon Printing Co Ltd スラント凹凸パターンの形成方法及びスラント凹凸パターンを有する基板
JP2005309441A (ja) 2004-04-23 2005-11-04 Schott Ag マスターを作製する方法、マスター、光学素子を作製する方法及び光学素子
JP2010085625A (ja) 2008-09-30 2010-04-15 Dainippon Printing Co Ltd ３次元パターン形成体の製造方法
US20180095201A1 (en) 2016-10-05 2018-04-05 Magic Leap, Inc. Fabricating non-uniform diffraction gratings

Also Published As

Publication number Publication date
JP2022532589A (ja) 2022-07-15
TWI833955B (zh) 2024-03-01
US20200363719A1 (en) 2020-11-19
US11112694B2 (en) 2021-09-07
EP3969959A1 (en) 2022-03-23
WO2020232136A1 (en) 2020-11-19
CN113874983A (zh) 2021-12-31
EP3969959A4 (en) 2023-06-14
TW202101554A (zh) 2021-01-01
KR20210155816A (ko) 2021-12-23

Similar Documents

Publication Publication Date Title
JP7384928B2 (ja) 可変深さデバイス構造を形成する方法
CN112888986B (zh) 光栅元件及其形成方法
US5348616A (en) Method for patterning a mold
KR20190055180A (ko) 구조물들의 마이크로리소그래픽 제조
US20210382212A1 (en) Gradient encapsulation of waveguide gratings
JP7431250B2 (ja) マルチ深度光学デバイスのパターニング
JP2020505302A5 (ja)
JP7483711B2 (ja) 格子を形成する方法
US20230251430A1 (en) Forming variable depth structures with laser ablation
JP7196295B2 (ja) テーパー状の傾斜したフィンを作製するための制御されたハードマスク成形
US20230375774A1 (en) Method for roughness reduction in manufacturing optical device structures
JP2015032650A (ja) パターン形成方法及びインプリントモールドの製造方法
US20230408913A1 (en) Lithography method to form structures with slanted angle
KR102166765B1 (ko) 나노 와이어 그리드 편광 및 적외선 차단 일체형 광학 필터

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230307

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230605

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231109

R150 Certificate of patent or registration of utility model

Ref document number: 7384928

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150