JP7379716B2 - 表示パネル及び表示装置 - Google Patents

Description

本願は、表示の分野に関し、具体的には表示パネル及び表示装置に関する。

本願は、２０２０年１月６日に提出された出願番号が２０２０１０００８６４１．７であり、発明名称が「表示パネル及び表示装置」である中国特許出願の優先権を主張し、その全ての内容は引用により本願に組み込まれている。

電子機器の急速な発展に伴い、ユーザの画面占有率に対する要求がますます高くなり、電子機器のフルスクリーン表示が業界からますます注目されている。

従来の電子機器として、例えば携帯電話、タブレットコンピュータ等は、フロントカメラ、受話器及び赤外線感知素子等を集積する必要がある。従来の技術において、表示画面に溝（Ｎｏｔｃｈ）又は孔を設けることにより、外光がスクリーン上の溝又は孔によりスクリーンの下方に位置する感光素子に入ることができる。しかし、これらの電子機器はいずれも本当の意味でのフルスクリーンではなく、画面全体の各領域にいずれも表示することができず、例えばそのフロントカメラの対応領域には画面を表示することができない。

本願は、少なくとも一部の領域が光を透過可能であり且つ表示可能であり、感光アセンブリのアンダースクリーン集積を容易にすることを実現する表示パネル及び表示装置を提供する。

一側面では、本願の実施例は、第１の表示領域と、光透過率が第１の表示領域の光透過率よりも小さい第２の表示領域と、第１の表示領域と第２の表示領域との間に位置する遷移表示領域と、を有する表示パネルを提供し、表示パネルは、第１の表示領域に位置する第１の画素ユニットと、遷移表示領域に位置する第３の画素ユニットと、遷移表示領域に位置し、第１の画素ユニットに電気的に接続され、第１の画素ユニットの表示を駆動するための第１の画素回路ユニットと、遷移表示領域に位置し、第３の画素ユニットに電気的に接続され、第３の画素ユニットの表示を駆動するための第３の画素回路ユニットと、を含み、ここで、遷移表示領域は、複数のサブ領域に分けられ、各サブ領域は、一つの第３の画素ユニットの占める領域に対応し、各サブ領域は、対応する第３の画素ユニットに電気的に接続された第３の画素回路ユニット及び少なくとも一つの第１の画素回路ユニットを収容する。

他側面では、本願の実施例は、上記したいずれかの実施形態に係る表示パネルを含む表示装置を提供する。

本願の実施例に係る表示パネルによれば、第１の表示領域の光透過率は、第２の表示領域の光透過率よりも大きく、それにより表示パネルは、第１の表示領域の背面に感光アセンブリを集積することができ、例えばカメラの感光アセンブリのアンダースクリーン集積を実現することができると共に、第１の表示領域は、画面を表示することができ、表示パネルの表示面積を向上させ、表示装置のフルスクリーン設計を実現することができる。第１の画素ユニットの表示を駆動するための第１の画素回路ユニットは、遷移表示領域に位置し、それにより第１の表示領域内の配線構造を減少させ、さらに第１の表示領域の光透過率を向上させる。

遷移表示領域は、複数のサブ領域に分けられ、各サブ領域は、対応する第３の画素ユニットに電気的に接続された第３の画素回路ユニット及び少なくとも一つの第１の画素回路ユニットを収容する。遷移表示領域の各第３の画素回路ユニットは、対応して駆動される第３の画素ユニットの占める領域内に位置し、第３の画素回路ユニットと対応する第３の画素ユニットの位置が近いことで、両者の電気的接続を容易にし、長いリード線により両者の電気的接続を実現することを回避し、それにより遷移表示領域でより多くの配線空間を節約し、第１の画素回路ユニットと第１の画素ユニットとを接続するためのリード線の配置を容易にし、第１の画素回路ユニット、第３の画素回路ユニットの遷移表示領域での配線衝突の問題を回避することができる。遷移表示領域は、第１の画素回路ユニットと第１の画素ユニットとを接続するためのリード線を配置するためのより多くの空間を有して、さらにより多くの該リード線を配置することができ、第１の表示領域の画素密度を向上させるための駆動基盤を提供することができる。

本願の一つの実施例に係る表示パネルの平面概略図である。 図１におけるＰ領域の部分拡大概略図である。 図１におけるＱ領域の部分拡大概略図である。 図１におけるＱ領域の部分拡大概略図である。 図１におけるＱ領域の部分拡大概略図である。 図１におけるＲ領域の部分拡大概略図である。 図２におけるＭ－Ｍ方向の断面概略図である。 図３ａにおけるＮ－Ｎ方向の断面概略図である。 本願の一つの代替実施例に係る表示パネルの遷移表示領域の平面視での部分模式図である。 本願の一つの実施例に係る表示装置の平面概略図である。 図８におけるＺ?Ｚ方向の断面図を示している。

本願の目的、技術案及び利点をより明確にするために、以下に図面及び具体的な実施例を参照して、本願をさらに詳細に説明する。理解すべきことは、ここで説明された具体的な実施例は単に本願を説明するように構成され、本願を限定するものではない。当業者にとって、本願は、これらの具体的な細部のうちのいくつかの細部を必要とせずに実施することができる。

例えば、携帯電話及びタブレットコンピュータ等の電子機器において、表示パネルを設置する側にフロントカメラ、赤外線センサ、近接光センサ等の感光アセンブリを集積する必要がある。例えば、上記電子機器に光透過表示領域を設置し、感光アセンブリを光透過表示領域の背面に設置することができ、感光アセンブリが正常に動作することを保証する状況で、電子装置のフルスクリーン表示を実現することができる。

光透過表示領域の光透過率を向上させるために、光透過表示領域と非光透過表示領域との間に遷移表示領域を設置することができ、それにより本来光透過表示領域に位置する画素回路を遷移表示領域に設置することができる。しかしながら、遷移表示領域は、遷移表示領域のサブ画素の表示を駆動するための画素回路を配置する必要があり、また光透過表示領域のサブ画素の表示を駆動するための画素回路を配置する必要があり、遷移表示領域内の各画素回路の合理的なレイアウトに対するより高い要求がある。

上記問題を解決するために、本願の実施例は、表示パネル及び表示装置を提供し、以下に図面を参照して表示パネル及び表示装置の各実施例を説明する。

本願の実施例は、表示パネルを提供し、該表示パネルは、有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＯＬＥＤ）表示パネルであってもよい。

図１は、本願の一つの実施例に基づいて提供される表示パネルの平面概略図である。表示パネル１００は、第１の表示領域ＡＡ１と、第２の表示領域ＡＡ２と、第１の表示領域ＡＡ１と第２の表示領域ＡＡ２との間に位置する遷移表示領域ＴＡとを有する。いくつかの実施例において、表示パネル１００はさらに第１の表示領域ＡＡ１、第２の表示領域ＡＡ２を取り囲む非表示領域ＮＡを有する。第１の表示領域ＡＡ１の光透過率は、第２の表示領域ＡＡ２の光透過率よりも大きい。

本明細書において、第１の表示領域ＡＡ１の光透過率は１５％以上である。第１の表示領域ＡＡ１の光透過率が１５％よりも大きく、さらに４０％よりも大きく、さらにより高い光透過率を有することを確保するために、本実施例における表示パネル１００の第１の表示領域ＡＡ１の少なくとも一部の機能膜層の光透過率は、いずれも８０％よりも大きく、さらに少なくとも一部の機能膜層の光透過率は、いずれも９０％よりも大きい。

本願の実施例に係る表示パネル１００によれば、第１の表示領域ＡＡ１の光透過率は第２の表示領域ＡＡ２の光透過率よりも大きく、それにより表示パネル１００は第１の表示領域ＡＡ１の背面に感光アセンブリを集積することができ、例えばカメラの感光アセンブリのアンダースクリーン集積を実現すると共に、第１の表示領域ＡＡ１は画面を表示することができ、表示パネル１００の表示面積を向上させ、表示装置のフルスクリーン設計を実現することができる。

図２は、図１におけるＰ領域の部分拡大模式図である。図３ａ、図３ｂ及び図３ｃは、図１におけるＱ領域の部分拡大模式図であり、ここで遷移表示領域ＴＡの構造を明確に示すために、図３ａ、図３ｂ、図３ｃはそれぞれ異なる部分を略して示す。図４は、図１におけるＲ領域の部分拡大模式図である。

表示パネル１００は、第１の画素ユニットＰＵ１と、第２の画素ユニットと、第３の画素ユニットＰＵ３と、第１の画素回路ユニットＣＵ１と、第２の画素回路ユニットと、第３の画素回路ユニットＣＵ３とを含む。

第１の画素ユニットＰＵ１は、第１の表示領域ＡＡ１に位置する。第２の画素ユニットは第２の表示領域ＡＡ２に位置する。第３の画素ユニットＰＵ３は遷移表示領域ＴＡに位置する。

第１の画素回路ユニットＣＵ１は、遷移表示領域ＴＡに位置し、第１の画素回路ユニットＣＵ１は、第１の画素ユニットＰＵ１に電気的に接続され、第１の画素ユニットＰＵ１の表示を駆動するために用いられる。

第２の画素回路ユニットは、第２の表示領域ＡＡ２に位置し、第２の画素回路ユニットは第２の画素ユニットに電気的に接続され、第２の画素ユニットの表示を駆動するために用いられる。

第３の画素回路ユニットＣＵ３は、遷移表示領域ＴＡに位置し、第３の画素回路ユニットＣＵ３は、第３の画素ユニットＰＵ３に電気的に接続され、第３の画素ユニットＰＵ３の表示を駆動するために用いられる。

図３ａ、図３ｂ及び図３ｃに示すように、遷移表示領域ＴＡは、複数のサブ領域ＳＡに分けられ、図３ａ、図３ｂ及び図３ｃに破線で各サブ領域ＳＡの境界を示す。各サブ領域ＳＡは、一つの第３の画素ユニットＰＵ３の占める領域に対応する。ここで、各サブ領域ＳＡは対応する第３の画素ユニットＰＵ３に電気的に接続された第３の画素回路ユニットＣＵ３及び少なくとも一つの第１の画素回路ユニットＣＵ１を収容する。

遷移表示領域ＴＡの構造を明確に示すために、図３ａにおいてリード線構造を隠し、各サブ領域ＳＡ内に第３の画素ユニットＰＵ３、第３の画素回路ユニットＣＵ３及び第１の画素回路ユニットＣＵ１を有することを分かり易く示す。図３ｂにおいて、第１の画素回路ユニットＣＵ１を隠し、各サブ領域ＳＡ内の第３の画素回路ユニットＣＵ３と対応する第３の画素ユニットＰＵ３との電気的接続関係を分かり易く示す。図３ｂに示すように、第３の画素回路ユニットＣＵ３は、貫通孔及び少量のリード線により第３の画素ユニットＰＵ３に電気的に接続される。図３ｃにおいて、第３の画素ユニットＰＵ３を隠し、第１の画素回路ユニットＣＵ１と第３の画素回路ユニットＣＵ３との相対的な位置関係を分かり易く示す。

本願の実施例に係る表示パネル１００によれば、第１の画素ユニットＰＵ１の表示を駆動するための第１の画素回路ユニットＣＵ１は、遷移表示領域ＴＡに位置することで、第１の表示領域ＡＡ１内の配線構造を減少させ、さらに第１の表示領域ＡＡ１の光透過率を向上させる。

遷移表示領域ＴＡの各第３の画素回路ユニットＣＵ３は、対応して駆動される第３の画素ユニットＰＵ３が占める領域内に位置し、第３の画素回路ユニットＣＵ３と対応する第３の画素ユニットＰＵ３の位置が近いことで、両者の電気的接続を容易にし、長いリード線により両者の電気的接続を実現することを回避し、それにより遷移表示領域ＴＡでより多くの配線空間を節約し、第１の画素回路ユニットＣＵ１と第１の画素ユニットＰＵ１とを接続するためのリード線の配置を容易にし、第１の画素回路ユニットＣＵ１、第３の画素回路ユニットＣＵ３の遷移表示領域ＴＡでの配線衝突の問題を回避することができる。遷移表示領域ＴＡは、第１の画素回路ユニットＣＵ１及び第１の画素ユニットＰＵ１を接続するためのリード線を配置するためのより多くの空間を有し、さらにより多くの該リード線を配置することができ、第１の表示領域ＡＡ１の画素密度（Ｐｉｘｅｌｓ Ｐｅｒ Ｉｎｃｈ、ＰＰＩ）を向上させるための駆動基盤を提供することができる。

いくつかの実施例において、第１の表示領域ＡＡ１の画素密度と第２の表示領域ＡＡ２の画素密度が異なり、遷移表示領域ＴＡの画素密度は、第１の表示領域ＡＡ１又は第２の表示領域ＡＡ２の画素密度と同じであり、それにより表示パネル１００の表示の差異をある程度低減させ、表示パネル１００の表示の均一性を向上させる。

いくつかの実施例において、サブ領域ＳＡは、複数行、複数列に配列され、第３の画素回路ユニットＣＵ３は、複数行、複数列に配列される。図３ａ、図３ｂ及び図３ｃにおいて、第３の画素回路ユニットＣＵ３が配列する行方向は、例えば図における横方向であり、第３の画素回路ユニットＣＵ３が配列する列方向は、例えば図における縦方向である。他のいくつかの実施例において、第３の画素回路ユニットＣＵ３の配列する行方向、列方向は他の延伸方向であってもよく、行方向と列方向とは互いに交差する。理解されるように、いくつかの実施例において、上記行及び列は相互に交換することができる。

各行の第３の画素回路ユニットＣＵ３において、隣接する第３の画素回路ユニットＣＵ３の間に第１の間隔領域を有し、第１の画素回路ユニットＣＵ１は該第１の間隔領域に位置する。本実施例において、各行の第３の画素回路ユニットＣＵ３において、隣接する第３の画素回路ユニットＣＵ３ごとの間に第１の画素回路ユニットＣＵ１が設けられる。

いくつかの実施例において、隣接する行の第３の画素回路ユニットＣＵ３の間に第２の間隔領域を有し、第１の画素回路ユニットＣＵ１は第２の間隔領域に延びるリード線１７０により第１の画素ユニットＰＵ１の第１のサブ画素と電気的に接続される。各第２の間隔領域は第１の表示領域ＡＡ１の縁部まで延伸することができ、それによりリード線１７０は整列して配置され、且つ第２の間隔領域を介して第１の表示領域ＡＡ１内に延伸し、複数の第２の間隔領域の存在によりリード線１７０の配置可能な面積を向上させる。第１の表示領域ＡＡ１の画素密度が向上する場合、遷移表示領域ＴＡは依然としてより多くのリード線１７０を配置するためのより多くの空間を有して、より高い画素密度の光透過可能な第１の表示領域ＡＡ１の表示に対し駆動保障を提供する。

図５は、図２におけるＭ－Ｍ方向の断面概略図である。いくつかの実施例において、表示パネル１００は、基板１０１、基板１０１に位置するデバイス層１０２及びデバイス層１０２に位置する画素定義層１０３を含む。基板１０１は、ガラス、ポリイミド（Ｐｏｌｙｉｍｉｄｅ、ＰＩ）等の光透過材料で製造することができる。デバイス層１０２は、第１の画素回路ユニットＣＵ１と、第２の画素回路ユニットと、第３の画素回路ユニットＣＵ３とを含んでもよい。画素定義層１０３は、表示パネル１００の各サブ画素の少なくとも一部の構造を収容するための画素開口を含む。

いくつかの実施例において、各第１の画素ユニットＰＵ１は、複数の第１のサブ画素１１０を含む。各第１のサブ画素１１０は、第１の画素電極１１１と、第１の画素電極１１１に位置する第１の発光構造１１２と、第１の発光構造１１２に位置する第１の共通電極１１３とを含む。第１の画素電極１１１、第１の共通電極１１３の一方はアノード、他方はカソードである。本明細書では、第１の画素電極１１１がアノードであり、第１の共通電極１１３がカソードであることを例として説明する。

いくつかの実施例において、各第１の画素回路ユニットＣＵ１は、複数の第１の画素回路１４０を含み、各第１の画素回路１４０は、対応する第１のサブ画素１１０の第１の画素電極１１１と電気的に接続される。

画素定義層１０３の第１の表示領域ＡＡ１に位置する少なくとも一部の画素開口は、第１の発光構造１１２を収容するために用いられる。

いくつかの実施例において、第１の画素電極１１１は、光透過電極である。いくつかの実施例において、第１の画素電極１１１は、酸化インジウムスズ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ、ＩＴＯ）層又は酸化インジウム亜鉛（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ、ＩＺＯ）層を含む。いくつかの実施例において、第１の画素電極１１１は、反射電極であり、それにより形成された第１のサブ画素１１０の表示効果がより良い。反射電極は、第１の光透過導電層と、第１の光透過導電層に位置する反射層と、反射層に位置する第２の光透過導電層とを含む。ここで、第１の光透過導電層、第２の光透過導電層は、ＩＴＯ、ＩＺＯなどであってもよく、反射層は、金属層であってもよく、例えば銀材質で製造される。

第１の発光構造１１２は、発光層（Ｅｍｉｔｔｉｎｇ Ｌａｙｅｒ、ＥＭＬ）を含むことができ、ＥＭＬ発光の色の違いに基づいて、形成された第１のサブ画素１１０を色の違いに応じて複数種類に分けることができる。一例において、第１のサブ画素１１０は、赤色光を発する第１のサブ画素１１０、緑色光を発する第１のサブ画素１１０及び青色光を発する第１のサブ画素１１０を含み、当然のことながら、他の例においてこれらに限定されない。第１の発光構造１１２の設計需要に応じて、第１の発光構造１１２は、さらに正孔注入層（Ｈｏｌｅ Ｉｎｊｅｃｔ Ｌａｙｅｒ、ＨＩＬ）、正孔輸送層（Ｈｏｌｅ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ、ＨＴＬ）、電子注入層（Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔ Ｌａｙｅｒ、ＥＩＬ）又は電子輸送層（Ｅｌｅｃｔｒｏｎ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ、ＥＴＬ）のうちの少なくとも１つを含むことができる。

いくつかの実施例において、各第１のサブ画素１１０において、第１の画素電極１１１の数は二つ以上であり、第１の発光構造１１２の数は第１の画素電極１１１の数と同じであり且つ一対一に対応して設けられる。各第１のサブ画素１１０の全ての第１の画素電極１１１は互いに電気的に接続され、且つ同一の第１の画素回路１４０に電気的に接続される。各第１のサブ画素１１０における第１の画素電極１１１の数が二つ以上である場合、各第１のサブ画素１１０が含む第１の発光構造１１２の発光色は同じであることにより、各第１のサブ画素１１０の複数の第１の発光構造１１２が同一の第１の画素回路１４０により駆動して表示される。

いくつかの実施例において、基板１０１における各第１の画素電極１１１の正投影は一つの第１のパターンユニットで構成されるか又は二つ以上の第１のパターンユニットが接合されて構成され、第１のパターンユニットは円形、楕円形、ダンベル形、瓢箪形、矩形で構成されたグループから選択された少なくとも一つを含み、表示パネル１００の第１の表示領域ＡＡ１の光線に対する回折現象を減少させることができる。

いくつかの実施例において、基板１０１における各第１の発光構造１１２の正投影は一つの第２のパターンユニットで構成されるか又は二つ以上の第２のパターンユニットが接合されて構成され、第２のパターンユニットは円形、楕円形、ダンベル形、瓢箪形、矩形で構成されたグループから選択された少なくとも一つを含み、表示パネル１００の第１の表示領域ＡＡ１の光線に対する回折現象を減少させることができる。

いくつかの実施例において、各第２の画素ユニットは複数の第２のサブ画素を含む。各第２のサブ画素は、第２の画素電極と、第２の画素電極に位置する第２の発光構造と、第２の発光構造に位置する第２の共通電極とを含む。

いくつかの実施例において、各第２の画素回路ユニットは複数の第２の画素回路を含み、各第２の画素回路は対応する第２のサブ画素の第２の画素電極と電気的に接続される。

図６は、図３ａにおけるＮ－Ｎ方向の断面概略図である。いくつかの実施例において、各第３の画素ユニットＰＵ３は複数の第３のサブ画素１３０を含む。各第３のサブ画素１３０は第３の画素電極１３１、第３の画素電極１３１に位置する第３の発光構造１３２及び第３の発光構造１３２に位置する第３の共通電極１３３を含む。

いくつかの実施例において、各第３の画素回路ユニットＣＵ３は複数の第３の画素回路１６０を含み、各第３の画素回路１６０は対応する第３のサブ画素１３０の第３の画素電極１３１と電気的に接続される。

第２のサブ画素、第３のサブ画素１３０の層構造は第１のサブ画素１１０の層構造と類似し、ここで詳述しない。

いくつかの実施例において、各第３のサブ画素１３０において、第３の画素電極１３１の数は二つ以上であり、第３の発光構造１３２の数は第３の画素電極１３１の数と同じであり且つ一対一に対応して設けられる。各第３のサブ画素１３０の全ての第３の画素電極１３１は互いに電気的に接続され、且つ同一の第３の画素回路１６０と電気的に接続される。各第３のサブ画素１３０における第３の画素電極１３１の数が二つ以上である場合、各第３のサブ画素１３０が含む第３の発光構造１３２の発光色は同じであることにより、各第３のサブ画素１３０の複数の第３の発光構造１３２が同一の第３の画素回路１６０により表示駆動される。

例示的に、表示パネル１００は、さらに封止層及び封止層の上方に位置する偏光板及び蓋板を含むことができ、封止層の上方に蓋板を直接設置してもよく、偏光板を設置する必要がなく、又は少なくとも第１の表示領域ＡＡ１の封止層の上方に蓋板を直接設置し、偏光板を設置する必要がなく、偏光板が第１の表示領域ＡＡ１の下方に対応して設置された感光素子の光線の収集量に対し影響を与えることを回避し、当然のことながら、第１の表示領域ＡＡ１の封止層の上方に偏光板を設置してもよい。

上記実施例において、各サブ領域ＳＡに、対応する第３の画素ユニットＰＵ３に電気的に接続された第３の画素回路ユニットＣＵ３及び一つの第１の画素回路ユニットＣＵ１を収容することを例として説明したが、理解されるように、各サブ領域ＳＡに収容された第１の画素回路ユニットＣＵ１の数はこれらに限定されない。

図７は、本願の代替実施例が提供する表示パネルの遷移表示領域の平面視での部分模式図であり、図７において、第３の画素ユニットＰＵ３を隠し、第１の画素回路ユニットＣＵ１と第３の画素回路ユニットＣＵ３との相対的な位置関係を分かり易く示す。ここで、代替実施例が提供する表示パネルの部分構造は、上記した実施例が提供する表示パネルの構造と同じであり、ここで詳述しないが、以下は両者の相違点を説明する。

代替実施例が提供する表示パネルは、第１の画素ユニットと、第３の画素ユニットＰＵ３と、第１の画素回路ユニットＣＵ１と、第３の画素回路ユニットＣＵ３とを備えている。表示パネルの遷移表示領域ＴＡは、複数のサブ領域ＳＡに分けられ、各サブ領域ＳＡは一つの第３の画素ユニットＰＵ３が占める領域に対応する。

上記した実施例と異なり、代替実施例において、各サブ領域ＳＡは、対応する第３の画素ユニットＰＵ３に電気的に接続された第３の画素回路ユニットＣＵ３の他に、二つの第１の画素回路ユニットＣＵ１を収容する。

各第１の画素回路ユニットＣＵ１は、複数の第１の画素回路１４０を含み、各第１の画素回路１４０は対応する第１のサブ画素に電気的に接続される。各第３の画素回路ユニットＣＵ３は、複数の第３の画素回路１６０を含み、各第３の画素回路１６０は対応する第３のサブ画素に電気的に接続される。

サブ領域ＳＡは、複数行、複数列に配列され、第３の画素回路ユニットＣＵ３は複数行、複数列に配列される。ここで、各行の第３の画素回路ユニットＣＵ３において、隣接する第３の画素回路ユニットＣＵ３の間に第１の間隔領域があり、且つ隣接する二つの第３の画素回路ユニットＣＵ３ごとの間の第１の間隔領域内に二つの第１の画素回路ユニットＣＵ１が設けられる。隣接する行の第３の画素回路ユニットＣＵ３の間に第２の間隔領域を有し、第１の画素回路ユニットＣＵ１は第２の間隔領域に延びるリード線１７０により第１の表示領域の第１の画素ユニットと電気的に接続され、それにより第１の表示領域の第１の画素ユニットの表示を駆動する。

以上の実施例において、各サブ領域ＳＡ内に第１の画素回路ユニットＣＵ１を収容する数は例示に過ぎず、他のいくつかの実施例において、各サブ領域ＳＡに３つ、４つ、５つ等の他の数の第１の画素回路ユニットＣＵ１を収容することができる。各サブ領域ＳＡにおいて第１の画素回路ユニットＣＵ１、第３の画素回路ユニットＣＵ３の配列方式も上記の例に限定されず、第３の画素回路ユニットＣＵ３は各サブ領域ＳＡのエッジ領域に設けられてもよく、非エッジ領域に設けられてもよい。第３の画素回路ユニットＣＵ３は行方向において各サブ領域ＳＡの端部に位置してもよく、行方向において各サブ領域ＳＡの端部以外に位置してもよい。

また、各第１の画素回路ユニットＣＵ１が含む第１の画素回路１４０の数、各第３の画素回路ユニットＣＵ３が含む第３の画素回路１６０の数も上記の例に限定されず、各第１の画素ユニットＰＵ１が含む第１のサブ画素１１０の数、各第３の画素ユニットＰＵ３が含む第３のサブ画素１３０の数に基づいて対応して配置を行うことができる。

本願の実施例は、さらに表示装置を提供し、該表示装置は上記何れかの実施形態の表示パネル１００を含むことができる。以下は一つの実施例の表示装置を例として説明し、該実施例において、表示装置は上記実施例の表示パネル１００を含む。

図８は、本願の一つの実施例が提供する表示装置の平面模式図であり、図９は図８におけるＺ－Ｚ方向の断面図を示す。本実施例の表示装置において、表示パネル１００は上記のうちの一つの実施例の表示パネル１００であってもよく、表示パネル１００は第１の表示領域ＡＡ１、第２の表示領域ＡＡ２及び第１の表示領域ＡＡ１と第２の表示領域ＡＡ２との間に位置する遷移表示領域ＴＡを有する。いくつかの実施例において、表示パネル１００はさらに第１の表示領域ＡＡ１、第２の表示領域ＡＡ２を取り囲む非表示領域ＮＡを有する。第１の表示領域ＡＡ１の光透過率は、第２の表示領域ＡＡ２の光透過率よりも大きい。

表示パネル１００は、対向する第１の面Ｓ１及び第２の面Ｓ２を含み、ここで第１の面Ｓ１は表示面である。表示装置は感光アセンブリ２００をさらに含み、該感光アセンブリ２００は表示パネル１００の第２の面Ｓ２側に位置し、感光アセンブリ２００は第１の表示領域ＡＡ１の位置に対応する。

感光アセンブリ２００は、外部画像情報を収集するための画像収集装置であってもよい。本実施例において、感光アセンブリ２００は、相補型金属酸化物半導体（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、ＣＭＯＳ）画像収集装置であり、他のいくつかの実施例において、感光アセンブリ２００は、電荷結合素子（Ｃｈａｒｇｅ－Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ、ＣＣＤ）画像収集装置などの他の形式の画像収集装置であってもよい。理解されるように、感光アセンブリ２００は画像収集装置に限定されず、例えばいくつかの実施例において、感光アセンブリ２００は赤外線センサ、近接センサ、赤外線レンズ、投光感知素子、環境光センサ及びドットマトリクスプロジェクタなどの光センサであってもよい。また、表示装置は表示パネル１００の第２の面Ｓ２側にさらに例えば受話器、スピーカなどの他の部材を集積することができる。

本願の実施例に係る表示装置によれば、第１の表示領域ＡＡ１の光透過率は第２の表示領域ＡＡ２の光透過率よりも大きく、それにより表示パネル１００は第１の表示領域ＡＡ１の背面に感光アセンブリ２００を集積することができ、例えば画像収集装置の感光アセンブリ２００のアンダースクリーン集積を実現すると共に、第１の表示領域ＡＡ１は画面を表示することができ、表示パネル１００の表示面積を向上させ、表示装置のフルスクリーン設計を実現することができる。

表示パネル１００は、第１の画素ユニットＰＵ１と、第２の画素ユニットと、第３の画素ユニットＰＵ３と、第１の画素回路ユニットＣＵ１と、第２の画素回路ユニットと、第３の画素回路ユニットＣＵ３とを含む。第１の画素ユニットＰＵ１は第１の表示領域ＡＡ１に位置する。第２の画素ユニットは第２の表示領域ＡＡ２に位置する。第３の画素ユニットＰＵ３は遷移表示領域ＴＡに位置する。第１の画素回路ユニットＣＵ１は遷移表示領域ＴＡに位置し、第１の画素回路ユニットＣＵ１は第１の画素ユニットＰＵ１に電気的に接続され、第１の画素ユニットＰＵ１の表示を駆動するために用いられる。第２の画素回路ユニットは第２の表示領域ＡＡ２に位置し、第２の画素回路ユニットは第２の画素ユニットに電気的に接続され、第２の画素ユニットの表示を駆動するために用いられる。第３の画素回路ユニットＣＵ３は遷移表示領域ＴＡに位置し、第３の画素回路ユニットＣＵ３は第３の画素ユニットＰＵ３に電気的に接続され、第３の画素ユニットＰＵ３の表示を駆動するために用いられる。

本願の実施例に係る表示パネル１００によれば、第１の画素ユニットＰＵ１の表示を駆動するための第１の画素回路ユニットＣＵ１は遷移表示領域ＴＡに位置することで、第１の表示領域ＡＡ１内の配線構造を減少させ、さらに第１の表示領域ＡＡ１の光透過率を向上させる。

遷移表示領域ＴＡは、複数のサブ領域ＳＡに分けられ、各サブ領域ＳＡは対応する第３の画素ユニットＰＵ３に電気的に接続された第３の画素回路ユニットＣＵ３及び少なくとも一つの第１の画素回路ユニットＣＵ１を収容する。遷移表示領域ＴＡの各第３の画素回路ユニットＣＵ３は対応して駆動される第３の画素ユニットＰＵ３が占める領域内に位置し、第３の画素回路ユニットＣＵ３と対応する第３の画素ユニットＰＵ３の位置が近いことで、両者の電気的接続を容易にし、長いリード線により両者の電気的接続を実現することを回避し、それにより遷移表示領域ＴＡでより多くの配線空間を節約し、第１の画素回路ユニットＣＵ１と第１の画素ユニットＰＵ１とを接続するためのリード線の配置を容易にし、第１の画素回路ユニットＣＵ１、第３の画素回路ユニットＣＵ３の遷移表示領域ＴＡでの配線衝突の問題を回避することができる。遷移表示領域ＴＡは、より多くの空間を有して第１の画素回路ユニットＣＵ１及び第１の画素ユニットＰＵ１を接続するためのリード線を配置し、さらにより多くの該リード線を配置することができ、第１の表示領域ＡＡ１の画素密度を向上させるための駆動基盤を提供することができる。

本願のように前記実施例によれば、これらの実施例は全ての細部を詳述するものではなく、本願が前記具体的な実施例だけであることを制限するものではない。明らかに、以上の説明によれば、多くの修正及び変更を行うことができる。本明細書はこれらの実施例を選択して具体的に説明することで、本願の原理及び実際の応用をよりよく説明し、当業者が本願及び本願の基盤での修正使用をよく利用することができる。本願は特許請求の範囲及びその全ての範囲及び等価物により限定されるものである。

Claims (10)

1. 第１の表示領域と、光透過率が前記第１の表示領域の光透過率よりも小さい第２の表示領域と、前記第１の表示領域と前記第２の表示領域との間に位置する遷移表示領域と、
   前記第１の表示領域に位置する第１の画素ユニットと、
   前記遷移表示領域に位置する第３の画素ユニットと、
   前記遷移表示領域に位置し、前記第１の画素ユニットに電気的に接続され、前記第１の画素ユニットの表示を駆動するための第１の画素回路ユニットと、
   前記遷移表示領域に位置し、前記第３の画素ユニットに電気的に接続され、前記第３の画素ユニットの表示を駆動するための第３の画素回路ユニットと、
   を含み、
   ここで、前記遷移表示領域は、複数のサブ領域に分けられ、各前記サブ領域は一つの前記第３の画素ユニットの占める領域に対応し、各前記サブ領域は、対応する前記第３の画素ユニットに電気的に接続された前記第３の画素回路ユニット及び少なくとも一つの前記第１の画素回路ユニットを収容する表示パネル。
2. 前記サブ領域は、複数行、複数列に配列され、前記第３の画素回路ユニットは複数行、複数列に配列され、
   各行の前記第３の画素回路ユニットにおいて、隣接する前記第３の画素回路ユニットの間に第１の間隔領域を有し、前記第１の画素回路ユニットは前記第１の間隔領域に位置し、
   隣接する行の前記第３の画素回路ユニットの間に第２の間隔領域を有し、前記第１の画素回路ユニットは前記第２の間隔領域に延びるリード線により前記第１の画素ユニットに電気的に接続された請求項１に記載の表示パネル。
3. 各前記第１の画素ユニットは、複数の第１のサブ画素を含み、各前記第１のサブ画素は第１の画素電極と、前記第１の画素電極に位置する第１の発光構造と、前記第１の発光構造に位置する第１の共通電極とを含む、
   各前記第１の画素回路ユニットは、複数の第１の画素回路を含み、各前記第１の画素回路は対応する前記第１のサブ画素の前記第１の画素電極と電気的に接続された請求項１に記載の表示パネル。
4. 各前記第１のサブ画素において、前記第１の画素電極の数は、二つ以上であり、前記第１の発光構造の数は、前記第１の画素電極の数と同じであり、且つ一対一に対応して設けられ、各前記第１のサブ画素の全ての前記第１の画素電極は互いに電気的に接続され、且つ同一の前記第１の画素回路ユニットに電気的に接続された請求項３に記載の表示パネル。
5. 基板を含み、
   前記基板における各前記第１の画素電極の正投影は、一つの第１のパターンユニットで構成されるか又は二つ以上の第１のパターンユニットが接合されて構成され、前記第１のパターンユニットは、円形、楕円形、ダンベル形、瓢箪形、矩形で構成されたグループから選択された少なくとも一つを含み、
   前記基板における各前記第１の発光構造の正投影は、一つの第２のパターンユニットで構成されるか又は二つ以上の第２のパターンユニットが接合されて構成され、前記第２のパターンユニットは、円形、楕円形、ダンベル形、瓢箪形、矩形で構成されたグループから選択された少なくとも一つを含む請求項３に記載の表示パネル。
6. 前記第１の発光構造は、発光層を含み、
   前記第１の発光構造は、正孔注入層、正孔輸送層、電子注入層又は電子輸送層のうちの少なくとも１つをさらに含み、
   前記第１の画素電極は、光透過電極であり、又は、
   前記第１の画素電極は、反射電極であり、前記第１の画素電極は、第１の光透過導電層と、前記第１の光透過導電層上に位置する反射層と、前記反射層上に位置する第２の光透過導電層とを含む請求項３に記載の表示パネル。
7. 各前記第３の画素ユニットは、複数の第３のサブ画素を含み、各前記第３のサブ画素は、第３の画素電極と、前記第３の画素電極に位置する第３の発光構造と、前記第３の発光構造に位置する第３の共通電極を含み、
   各前記第３の画素回路ユニットは、複数の第３の画素回路を含み、各前記第３の画素回路は対応する前記第３のサブ画素の前記第３の画素電極と電気的に接続された請求項１に記載の表示パネル。
8. 各前記第３のサブ画素において、前記第３の画素電極の数は二つ以上であり、前記第３の発光構造の数は前記第３の画素電極の数と同じであり、且つ一対一に対応して設けられ、各前記第３のサブ画素の全ての前記第３の画素電極は互いに電気的に接続され、且つ同一の前記第３の画素回路に電気的に接続された請求項７に記載の表示パネル。
9. 前記第１の表示領域の画素密度と前記第２の表示領域の画素密度とは異なり、前記遷移表示領域の画素密度は、前記第１の表示領域又は前記第２の表示領域の画素密度と同じである請求項１に記載の表示パネル。
10. 請求項１～９のいずれか一項に記載の表示パネルを含み、
    前記表示パネルは、対向する第１の面及び第２の面を含み、前記第１の面は表示面であり、
    感光アセンブリをさらに含み、前記感光アセンブリは、前記表示パネルの前記第２の面側に位置し、前記第１の表示領域の位置に対応する表示装置。
    

Images