JP7373428B2 - Thin film transistors, oxide semiconductor thin films, and sputtering targets - Google Patents

Thin film transistors, oxide semiconductor thin films, and sputtering targets Download PDF

Info

Publication number
JP7373428B2
JP7373428B2 JP2020023589A JP2020023589A JP7373428B2 JP 7373428 B2 JP7373428 B2 JP 7373428B2 JP 2020023589 A JP2020023589 A JP 2020023589A JP 2020023589 A JP2020023589 A JP 2020023589A JP 7373428 B2 JP7373428 B2 JP 7373428B2
Authority
JP
Japan
Prior art keywords
thin film
oxide semiconductor
semiconductor thin
atomic ratio
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020023589A
Other languages
Japanese (ja)
Other versions
JP2021129047A (en
Inventor
功兵 西山
元隆 越智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP2020023589A priority Critical patent/JP7373428B2/en
Publication of JP2021129047A publication Critical patent/JP2021129047A/en
Application granted granted Critical
Publication of JP7373428B2 publication Critical patent/JP7373428B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、薄膜トランジスタ(Thin Film Transistor、TFT)、薄膜トランジスタ用の酸化物半導体薄膜、および酸化物半導体薄膜を形成するためのスパッタリングターゲットに関する。 The present invention relates to a thin film transistor (TFT), an oxide semiconductor thin film for the thin film transistor, and a sputtering target for forming the oxide semiconductor thin film.

酸化物半導体は、汎用のアモルファスシリコン(a-Si)に比べて移動度が高く、光学バンドギャップが大きく、低温で成膜できる。そのため、大型・高解像度・高速駆動が要求される次世代ディスプレイや、耐熱性の低い樹脂基板などへの適用が期待されている。例えば、上記酸化物半導体として、インジウム、ガリウム、亜鉛、および酸素からなるアモルファス酸化物半導体(In-Ga-Zn-O、以下「IGZO」と呼ぶ場合がある。)が汎用されている。 Oxide semiconductors have higher mobility and larger optical band gaps than general-purpose amorphous silicon (a-Si), and can be formed at low temperatures. Therefore, it is expected to be applied to next-generation displays that require large size, high resolution, and high-speed drive, as well as resin substrates with low heat resistance. For example, as the oxide semiconductor, an amorphous oxide semiconductor (In-Ga-Zn-O, hereinafter sometimes referred to as "IGZO") made of indium, gallium, zinc, and oxygen is widely used.

酸化物半導体を薄膜トランジスタの半導体層として用いる場合、薄膜トランジスタの静特性に優れていることが要求される。具体的には、(1)オン電流、即ち、ゲート電極とドレイン電極に正電圧をかけたときの最大ドレイン電流が高く、(2)オフ電流、即ち、ゲート電極に負電圧を、ドレイン電圧に正電圧を夫々かけたときのドレイン電流が低く、(3)S値(Subthreshold Swing)、即ち、ドレイン電流を1桁あげるのに必要なゲート電圧が低く、(4)しきい値電圧、即ち、ドレイン電極に正電圧をかけ、ゲート電圧に正負いずれかの電圧をかけたときにドレイン電流が流れ始める電圧が時間的に変化せずに安定であり、且つ(5)移動度が高いこと、などが要求される。 When using an oxide semiconductor as a semiconductor layer of a thin film transistor, the thin film transistor is required to have excellent static characteristics. Specifically, (1) the on-current, that is, the maximum drain current when applying a positive voltage to the gate electrode and the drain electrode, is high, and (2) the off-current, that is, the maximum drain current when applying a negative voltage to the gate electrode and the drain voltage, is high. The drain current when a positive voltage is applied is low, (3) the S value (subthreshold swing), that is, the gate voltage required to increase the drain current by one order of magnitude, is low, and (4) the threshold voltage, that is, The voltage at which the drain current begins to flow when a positive voltage is applied to the drain electrode and either positive or negative voltage is applied to the gate voltage is stable without changing over time, and (5) mobility is high, etc. is required.

更に酸化物半導体を用いたTFTには、光照射などの光ストレス印加前後のしきい値電圧の変化量が小さいこと、すなわち、光ストレス耐性に優れていることが要求される。例えば、光吸収が始まる青色帯を照射し続けたときに、TFTのゲート絶縁膜と酸化物半導体薄膜との界面にチャージがトラップされ、酸化物半導体薄膜内部の電荷の変化から、しきい値電圧が負側へ大幅に変化(シフト)し得る。これにより、TFTの静特性が変化することが指摘されている。また、液晶パネル駆動の際や、ゲート電極に負バイアスをかけて画素を点灯させる際などに液晶セルから漏れた光がTFTに照射されるが、この光がTFTにストレスを与えて、画像ムラやTFT特性劣化の原因となり得る。実際にTFTを使用する際、光照射ストレスにより静特性が変化すると、表示装置自体の信頼性低下を招く。 Further, a TFT using an oxide semiconductor is required to have a small amount of change in threshold voltage before and after applying optical stress such as light irradiation, that is, to have excellent optical stress resistance. For example, when we continue to irradiate the blue band where light absorption begins, charges are trapped at the interface between the gate insulating film of the TFT and the oxide semiconductor thin film, and changes in the charge inside the oxide semiconductor thin film cause the threshold voltage to can change (shift) significantly to the negative side. It has been pointed out that this changes the static characteristics of the TFT. In addition, light leaking from the liquid crystal cell is irradiated onto the TFT when driving the liquid crystal panel or turning on a pixel by applying a negative bias to the gate electrode, but this light puts stress on the TFT, causing image unevenness. This may cause deterioration of TFT characteristics. When a TFT is actually used, if its static characteristics change due to light irradiation stress, the reliability of the display device itself will deteriorate.

また、有機ELディスプレイにおいても同様に、発光層からの漏れ光が半導体層に照射され、しきい値電圧などの値がばらつくという問題が生じ得る。 Similarly, in an organic EL display, light leaking from a light emitting layer may be irradiated onto a semiconductor layer, causing a problem that values such as threshold voltage may vary.

このように特にしきい値電圧のシフトは、TFTを備えた液晶ディスプレイや有機ELディスプレイなどの表示装置自体の信頼性低下を招くため、光ストレス耐性の向上が強く切望されている。 In this way, a shift in the threshold voltage in particular causes a decrease in the reliability of the display device itself, such as a liquid crystal display or an organic EL display including a TFT, so there is a strong desire to improve the resistance to optical stress.

また、近年、酸化物半導体の更なる特性向上を目的として、IGZOに替えて、インジウム、ガリウムおよび錫を含むアモルファス酸化物半導体(In-Ga-Sn-O、以下「IGTO」と呼ぶ場合がある。)が開発されている。 In addition, in recent years, in order to further improve the characteristics of oxide semiconductors, an amorphous oxide semiconductor containing indium, gallium, and tin (In-Ga-Sn-O, hereinafter sometimes referred to as "IGTO") has been used instead of IGZO. ) has been developed.

例えば、特許文献1には、インジウム、ガリウムおよび錫の各元素の原子比を所定の範囲に制御した酸化物焼結体が開示されている。特許文献1では、半導体素子の作製の際のパターニング工程に適した酸化物半導体膜を成膜できるとしている。 For example, Patent Document 1 discloses an oxide sintered body in which the atomic ratio of each element of indium, gallium, and tin is controlled within a predetermined range. Patent Document 1 states that an oxide semiconductor film suitable for a patterning process in manufacturing a semiconductor element can be formed.

また、特許文献2には、インジウム、ガリウム、亜鉛および錫の各元素の原子比を所定の範囲に制御し、密度を5.5g/cm以上6.8g/cm以下にする酸化物焼結体が開示されている。特許文献2では、弗酸(無機酸系ウェットエッチング液)耐性の高い酸化物薄膜が得られ、トランジスタ特性が良好な薄膜トランジスタを作製できるとしている。 Furthermore, Patent Document 2 discloses that oxide sintering is performed to control the atomic ratio of each element of indium, gallium, zinc, and tin within a predetermined range, and to achieve a density of 5.5 g/cm 3 to 6.8 g/cm 3 . The body is disclosed. Patent Document 2 states that an oxide thin film with high resistance to hydrofluoric acid (an inorganic acid wet etching solution) can be obtained, and a thin film transistor with good transistor characteristics can be manufactured.

特開2017-165646号公報Japanese Patent Application Publication No. 2017-165646 特開2017-206430号公報JP2017-206430A

しかしながら、特許文献1および特許文献2では、光ストレス耐性について全く検討されていない。そのため、特許文献1および特許文献2に記載の酸化物半導体薄膜を用いた薄膜トランジスタでは、光ストレス耐性が不十分な場合があった。 However, in Patent Document 1 and Patent Document 2, light stress resistance is not considered at all. Therefore, the thin film transistors using the oxide semiconductor thin films described in Patent Documents 1 and 2 sometimes have insufficient optical stress resistance.

本発明は、このような状況に鑑みてなされたものであり、静特性と共に、光ストレス耐性にも優れた薄膜トランジスタ、薄膜トランジスタ用の酸化物半導体薄膜、および酸化物半導体薄膜を形成するためのスパッタリングターゲットを提供することを目的とするものである。 The present invention has been made in view of these circumstances, and provides a thin film transistor with excellent static properties and optical stress resistance, an oxide semiconductor thin film for thin film transistors, and a sputtering target for forming the oxide semiconductor thin film. The purpose is to provide the following.

本発明の態様1は、
In、Ga、SnおよびOから構成され、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(1)~(3)を満たし、大気雰囲気で350℃、1時間の熱処理前後の波長450nmの光透過率の変化量が絶対値で5%以下である酸化物半導体薄膜を含む、薄膜トランジスタである。
0.34≦In/(In+Ga+Sn)≦0.43 ・・・(1)
0.30≦Ga/(In+Ga+Sn)≦0.39 ・・・(2)
0.21≦Sn/(In+Ga+Sn)≦0.30 ・・・(3)
Aspect 1 of the present invention is
Consisting of In, Ga, Sn, and O, the atomic ratio of each metal element to the total of In, Ga, and Sn satisfies the following formulas (1) to (3), and is heat-treated at 350 ° C. for 1 hour in an air atmosphere. This is a thin film transistor including an oxide semiconductor thin film in which the amount of change in light transmittance at a wavelength of 450 nm before and after is 5% or less in absolute value.
0.34≦In/(In+Ga+Sn)≦0.43 (1)
0.30≦Ga/(In+Ga+Sn)≦0.39 (2)
0.21≦Sn/(In+Ga+Sn)≦0.30 (3)

本発明の態様2は、
前記原子数比が下記式(4)~(6)を満たし、前記光透過率の変化量が絶対値で2%以下である酸化物半導体薄膜を含む、態様1に記載の薄膜トランジスタである。
0.36≦In/(In+Ga+Sn)≦0.42 ・・・(4)
0.32≦Ga/(In+Ga+Sn)≦0.38 ・・・(5)
0.22≦Sn/(In+Ga+Sn)≦0.28 ・・・(6)
Aspect 2 of the present invention is
The thin film transistor according to aspect 1 includes an oxide semiconductor thin film in which the atomic ratio satisfies the following formulas (4) to (6) and the amount of change in the light transmittance is 2% or less in absolute value.
0.36≦In/(In+Ga+Sn)≦0.42 (4)
0.32≦Ga/(In+Ga+Sn)≦0.38 (5)
0.22≦Sn/(In+Ga+Sn)≦0.28 (6)

本発明の態様3は、
前記原子数比が下記式(7)~(9)を満たし、前記光透過率の変化量が絶対値で1%以下である酸化物半導体薄膜を含む、態様1に記載の薄膜トランジスタである。
0.38≦In/(In+Ga+Sn)≦0.41 ・・・(7)
0.34≦Ga/(In+Ga+Sn)≦0.37 ・・・(8)
0.23≦Sn/(In+Ga+Sn)≦0.26 ・・・(9)
Aspect 3 of the present invention is
The thin film transistor according to aspect 1 includes an oxide semiconductor thin film in which the atomic ratio satisfies the following formulas (7) to (9) and the amount of change in the light transmittance is 1% or less in absolute value.
0.38≦In/(In+Ga+Sn)≦0.41 (7)
0.34≦Ga/(In+Ga+Sn)≦0.37 (8)
0.23≦Sn/(In+Ga+Sn)≦0.26 (9)

本発明の態様4は、
In、Ga、SnおよびOから構成され、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(1)~(3)を満たし、大気雰囲気で350℃、1時間の熱処理前後の波長450nmの光透過率の変化量が絶対値で5%以下である、態様1に記載の薄膜トランジスタ用の酸化物半導体薄膜である。
0.34≦In/(In+Ga+Sn)≦0.43 ・・・(1)
0.30≦Ga/(In+Ga+Sn)≦0.39 ・・・(2)
0.21≦Sn/(In+Ga+Sn)≦0.30 ・・・(3)
Aspect 4 of the present invention is
Consisting of In, Ga, Sn, and O, the atomic ratio of each metal element to the total of In, Ga, and Sn satisfies the following formulas (1) to (3), and is heat-treated at 350 ° C. for 1 hour in an air atmosphere. The oxide semiconductor thin film for a thin film transistor according to Aspect 1, wherein the amount of change in light transmittance at a wavelength of 450 nm before and after is 5% or less in absolute value.
0.34≦In/(In+Ga+Sn)≦0.43 (1)
0.30≦Ga/(In+Ga+Sn)≦0.39 (2)
0.21≦Sn/(In+Ga+Sn)≦0.30 (3)

本発明の態様5は、
In、Ga、SnおよびOから構成され、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(4)~(6)を満たし、大気雰囲気で350℃、1時間の熱処理前後の波長450nmの光透過率の変化量が絶対値で2%以下である、態様2に記載の薄膜トランジスタ用の酸化物半導体薄膜である。
0.36≦In/(In+Ga+Sn)≦0.42 ・・・(4)
0.32≦Ga/(In+Ga+Sn)≦0.38 ・・・(5)
0.22≦Sn/(In+Ga+Sn)≦0.28 ・・・(6)
Aspect 5 of the present invention is
Consisting of In, Ga, Sn, and O, the atomic ratio of each metal element to the total of In, Ga, and Sn satisfies the following formulas (4) to (6), and is heat-treated at 350 ° C. for 1 hour in an air atmosphere. The oxide semiconductor thin film for a thin film transistor according to Aspect 2, wherein the amount of change in light transmittance at a wavelength of 450 nm before and after is 2% or less in absolute value.
0.36≦In/(In+Ga+Sn)≦0.42 (4)
0.32≦Ga/(In+Ga+Sn)≦0.38 (5)
0.22≦Sn/(In+Ga+Sn)≦0.28 (6)

本発明の態様6は、
In、Ga、SnおよびOから構成され、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(7)~(9)を満たし、大気雰囲気で350℃、1時間の熱処理前後の波長450nmの光透過率の変化量が絶対値で1%以下である、態様3に記載の薄膜トランジスタ用の酸化物半導体薄膜である。
0.38≦In/(In+Ga+Sn)≦0.41 ・・・(7)
0.34≦Ga/(In+Ga+Sn)≦0.37 ・・・(8)
0.23≦Sn/(In+Ga+Sn)≦0.26 ・・・(9)
Aspect 6 of the present invention is
Consisting of In, Ga, Sn, and O, the atomic ratio of each metal element to the total of In, Ga, and Sn satisfies the following formulas (7) to (9), and is heat-treated at 350 ° C. for 1 hour in an air atmosphere. The oxide semiconductor thin film for a thin film transistor according to Aspect 3, wherein the amount of change in light transmittance at a wavelength of 450 nm before and after is 1% or less in absolute value.
0.38≦In/(In+Ga+Sn)≦0.41 (7)
0.34≦Ga/(In+Ga+Sn)≦0.37 (8)
0.23≦Sn/(In+Ga+Sn)≦0.26 (9)

本発明の態様7は、
In、Ga、SnおよびOから構成され、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(1)~(3)を満たす、態様1または態様4に記載の酸化物半導体薄膜の形成に用いられる、スパッタリングターゲットである。
0.34≦In/(In+Ga+Sn)≦0.43 ・・・(1)
0.30≦Ga/(In+Ga+Sn)≦0.39 ・・・(2)
0.21≦Sn/(In+Ga+Sn)≦0.30 ・・・(3)
Aspect 7 of the present invention is
The oxide according to aspect 1 or aspect 4, which is composed of In, Ga, Sn, and O, and wherein the atomic ratio of each metal element to the total of In, Ga, and Sn satisfies the following formulas (1) to (3). A sputtering target used for forming semiconductor thin films.
0.34≦In/(In+Ga+Sn)≦0.43 (1)
0.30≦Ga/(In+Ga+Sn)≦0.39 (2)
0.21≦Sn/(In+Ga+Sn)≦0.30 (3)

本発明の態様8は、
In、Ga、SnおよびOから構成され、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(4)~(6)を満たす、態様2または態様5に記載の酸化物半導体薄膜の形成に用いられる、スパッタリングターゲットである。
0.36≦In/(In+Ga+Sn)≦0.42 ・・・(4)
0.32≦Ga/(In+Ga+Sn)≦0.38 ・・・(5)
0.22≦Sn/(In+Ga+Sn)≦0.28 ・・・(6)
Aspect 8 of the present invention is
The oxide according to aspect 2 or aspect 5, which is composed of In, Ga, Sn, and O, and wherein the atomic ratio of each metal element to the total of In, Ga, and Sn satisfies the following formulas (4) to (6). A sputtering target used for forming semiconductor thin films.
0.36≦In/(In+Ga+Sn)≦0.42 (4)
0.32≦Ga/(In+Ga+Sn)≦0.38 (5)
0.22≦Sn/(In+Ga+Sn)≦0.28 (6)

本発明の態様9は、
In、Ga、SnおよびOから構成され、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(7)~(9)を満たす、態様3または態様6に記載の酸化物半導体薄膜の形成に用いられる、スパッタリングターゲットである。
0.38≦In/(In+Ga+Sn)≦0.41 ・・・(7)
0.34≦Ga/(In+Ga+Sn)≦0.37 ・・・(8)
0.23≦Sn/(In+Ga+Sn)≦0.26 ・・・(9)
Aspect 9 of the present invention is
The oxide according to aspect 3 or aspect 6, which is composed of In, Ga, Sn, and O, and wherein the atomic ratio of each metal element to the total of In, Ga, and Sn satisfies the following formulas (7) to (9). A sputtering target used for forming semiconductor thin films.
0.38≦In/(In+Ga+Sn)≦0.41 (7)
0.34≦Ga/(In+Ga+Sn)≦0.37 (8)
0.23≦Sn/(In+Ga+Sn)≦0.26 (9)

本発明によれば、静特性と共に、光ストレス耐性にも優れた薄膜トランジスタ、薄膜トランジスタ用の酸化物半導体薄膜、および酸化物半導体薄膜を形成するためのスパッタリングターゲットを提供することができる。 According to the present invention, it is possible to provide a thin film transistor with excellent static properties and optical stress resistance, an oxide semiconductor thin film for the thin film transistor, and a sputtering target for forming the oxide semiconductor thin film.

図1は、本発明の実施形態に係る薄膜トランジスタの概略断面図である。FIG. 1 is a schematic cross-sectional view of a thin film transistor according to an embodiment of the present invention. 図2は、本発明の実施例に係る薄膜トランジスタの概略断面図である。FIG. 2 is a schematic cross-sectional view of a thin film transistor according to an embodiment of the present invention.

本発明者らは、金属元素としてIn、GaおよびSnを含む酸化物を薄膜トランジスタの半導体層に用いたときに、静特性に加えて、光ストレス耐性にも優れたTFTの実現のために検討を重ねてきた。その結果、In-Ga-Sn-O系酸化物半導体薄膜におけるそれぞれの金属元素の原子数比と、大気雰囲気で350℃、1時間の熱処理をしたときの波長450nmでの光透過率変化の絶対値と、を適切に制御することで、所期の目的が達成されることを見出し、本発明を完成した。 The present inventors have conducted studies to realize TFTs with excellent optical stress resistance in addition to static characteristics when using oxides containing In, Ga, and Sn as metal elements in the semiconductor layer of thin film transistors. I've been piling it up. As a result, we determined the atomic ratio of each metal element in the In-Ga-Sn-O-based oxide semiconductor thin film and the absolute change in light transmittance at a wavelength of 450 nm when heat treated at 350°C for 1 hour in the air. The present invention was completed based on the discovery that the intended purpose could be achieved by appropriately controlling the values.

すなわち、本発明の実施形態に係る薄膜トランジスタは、In、Ga、SnおよびOから構成され、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(1)~(3)を満たし、大気雰囲気で350℃、1時間の熱処理前後の波長450nmの光透過率の変化量が絶対値で5%以下である酸化物半導体薄膜を含むところに特徴がある。
0.34≦In/(In+Ga+Sn)≦0.43 ・・・(1)
0.30≦Ga/(In+Ga+Sn)≦0.39 ・・・(2)
0.21≦Sn/(In+Ga+Sn)≦0.30 ・・・(3)
That is, the thin film transistor according to the embodiment of the present invention is composed of In, Ga, Sn, and O, and the atomic ratio of each metal element to the total of In, Ga, and Sn satisfies the following formulas (1) to (3). It is characterized in that it includes an oxide semiconductor thin film whose absolute value of light transmittance at a wavelength of 450 nm changes by 5% or less before and after heat treatment at 350° C. for 1 hour in an air atmosphere.
0.34≦In/(In+Ga+Sn)≦0.43 (1)
0.30≦Ga/(In+Ga+Sn)≦0.39 (2)
0.21≦Sn/(In+Ga+Sn)≦0.30 (3)

組成が上記式(1)~(3)の全てを満たすと共に、上記大気雰囲気で350℃、1時間の熱処理前後の波長450nmの光透過率の変化量が絶対値で5%以下の酸化物半導体薄膜を用いることにより、形成される薄膜トランジスタの静特性と光ストレス耐性とを共に向上させることができる。 An oxide semiconductor whose composition satisfies all of the above formulas (1) to (3), and whose absolute value of change in light transmittance at a wavelength of 450 nm is 5% or less before and after heat treatment at 350° C. for 1 hour in the above air atmosphere. By using a thin film, both the static characteristics and optical stress resistance of the formed thin film transistor can be improved.

また、本発明の実施形態に係る薄膜トランジスタは、上記原子数比が下記式(4)~(6)を満たし、上記光透過率の変化量が絶対値で2%以下である酸化物半導体薄膜を含むことが好ましい。
0.36≦In/(In+Ga+Sn)≦0.42 ・・・(4)
0.32≦Ga/(In+Ga+Sn)≦0.38 ・・・(5)
0.22≦Sn/(In+Ga+Sn)≦0.28 ・・・(6)
Further, the thin film transistor according to the embodiment of the present invention includes an oxide semiconductor thin film in which the above atomic ratio satisfies the following formulas (4) to (6) and the above change in light transmittance is 2% or less in absolute value. It is preferable to include.
0.36≦In/(In+Ga+Sn)≦0.42 (4)
0.32≦Ga/(In+Ga+Sn)≦0.38 (5)
0.22≦Sn/(In+Ga+Sn)≦0.28 (6)

また、本発明の実施形態に係る薄膜トランジスタは、上記原子数比が下記式(7)~(9)を満たし、上記光透過率の変化量が絶対値で1%以下である酸化物半導体薄膜を含むことがさらに好ましい。
0.38≦In/(In+Ga+Sn)≦0.41 ・・・(7)
0.34≦Ga/(In+Ga+Sn)≦0.37 ・・・(8)
0.23≦Sn/(In+Ga+Sn)≦0.26 ・・・(9)
Further, the thin film transistor according to the embodiment of the present invention includes an oxide semiconductor thin film in which the above atomic ratio satisfies the following formulas (7) to (9) and the above change in light transmittance is 1% or less in absolute value. It is even more preferable to include.
0.38≦In/(In+Ga+Sn)≦0.41 (7)
0.34≦Ga/(In+Ga+Sn)≦0.37 (8)
0.23≦Sn/(In+Ga+Sn)≦0.26 (9)

本明細書の式(1)~(9)における上記Inとは、酸素を除く全金属元素、即ちIn、GaおよびSnの合計に対するInの含有量を意味する。同様に、式(1)~(9)における前記Ga、前記Snはそれぞれ、酸素(O)を除く全金属元素、即ちIn、GaおよびSnの合計に対するGa、Snの各含有量を意味する。以下では、上記「In/(In+Ga+Sn)」を「In原子数比」、上記「Ga/(In+Ga+Sn)」を「Ga原子数比」、上記「Sn/(In+Ga+Sn)」を「Sn原子数比」ということがある。 In the formulas (1) to (9) of this specification, the above In refers to the content of In relative to the total of all metal elements excluding oxygen, ie, In, Ga, and Sn. Similarly, the above Ga and the above Sn in formulas (1) to (9) respectively mean the respective contents of Ga and Sn relative to the total of all metal elements excluding oxygen (O), that is, In, Ga, and Sn. In the following, the above "In/(In+Ga+Sn)" will be referred to as the "In atomic ratio", the above "Ga/(In+Ga+Sn)" will be referred to as the "Ga atomic ratio", and the above "Sn/(In+Ga+Sn)" will be referred to as the "Sn atomic ratio". There is a thing.

以下、本発明の実施形態に係る薄膜トランジスタについて詳細に説明する。 Hereinafter, thin film transistors according to embodiments of the present invention will be described in detail.

[1.酸化物半導体薄膜]
まず、本発明の実施形態に係る薄膜トランジスタが備える酸化物半導体薄膜について説明する。本発明の実施形態に係る酸化物半導体薄膜は、上記の通り、In、Ga,SnおよびOから構成されるアモルファス酸化物からなり、上記式(1)~(3)を満足するものである。
[1. Oxide semiconductor thin film]
First, an oxide semiconductor thin film included in a thin film transistor according to an embodiment of the present invention will be described. As described above, the oxide semiconductor thin film according to the embodiment of the present invention is made of an amorphous oxide composed of In, Ga, Sn, and O, and satisfies the above formulas (1) to (3).

上記酸化物を構成する金属元素のうち、Inは電気伝導性の向上、Gaは酸素欠損の低減およびキャリア密度の制御、Snはウェットエッチング耐性の向上に寄与していると考えられる。また、In、GaおよびSnの各々は、光透過率にも寄与する。 Among the metal elements constituting the oxide, In is thought to contribute to improving electrical conductivity, Ga to reducing oxygen vacancies and controlling carrier density, and Sn to improving wet etching resistance. Furthermore, each of In, Ga, and Sn also contributes to light transmittance.

以下、上記式(1)~(9)で表されるIn原子数比、Ga原子数比、Sn原子数比の各範囲を規定した理由について説明する。 The reason for defining each range of the In atomic ratio, Ga atomic ratio, and Sn atomic ratio expressed by the above formulas (1) to (9) will be explained below.

・In原子数比について
上記式(1)、(4)および(7)で示したIn原子数比についてまず説明する。このIn原子数比が大きくなるほど、即ち、金属元素に占めるIn量が多くなるほど、酸化物半導体薄膜の導電性が向上するため電界効果移動度は増加する。該作用を有効に発揮させるには、上記In原子数比を0.34以上とする必要がある。上記In原子数比は、好ましくは0.36以上、より好ましくは0.38以上である。但し、In原子数比が大き過ぎると、キャリア密度が増加しすぎてしきい値電圧が低下する。また、In原子数比が大き過ぎると、In酸化物が酸化物半導体薄膜に多量に含まれることになる。当該In酸化物は、酸素欠損を起こし易く、該酸素欠損により光吸収が促進され、所定の光透過率が低下し得る。そのため、In原子数比は、0.43以下とする。In原子数比は、好ましくは0.42以下、より好ましくは0.41以下である。
- Regarding the In atomic ratio The In atomic ratio shown in the above formulas (1), (4), and (7) will be explained first. As the In atomic ratio increases, that is, as the amount of In in the metal element increases, the conductivity of the oxide semiconductor thin film improves, and the field effect mobility increases. In order to effectively exhibit this effect, the In atomic ratio needs to be 0.34 or more. The above In atomic ratio is preferably 0.36 or more, more preferably 0.38 or more. However, if the In atomic ratio is too large, the carrier density will increase too much and the threshold voltage will decrease. Furthermore, if the In atomic ratio is too large, a large amount of In oxide will be included in the oxide semiconductor thin film. The In oxide is likely to cause oxygen vacancies, and the oxygen vacancies may promote light absorption and reduce a given light transmittance. Therefore, the In atomic ratio is set to 0.43 or less. The In atomic ratio is preferably 0.42 or less, more preferably 0.41 or less.

・Ga原子数比について
次に上記式(2)、(5)および(8)で示したGa原子数比について説明する。Ga原子数比が大きいほど、酸化物半導体薄膜の電気的安定性が向上し、キャリアの過剰発生を抑制する効果を発揮する。また、Ga酸化物は酸素欠損を起こしにくく、さらに上記In酸化物等に含まれる酸素欠損を補填する効果も有する。そのため、Ga原子数比が大きいほど、光透過率を高めることができ、その結果、光透過率の変動抑制効果も発揮する。上記作用を更に有効に発揮させるには、Ga原子数比を0.30以上とする必要がある。上記Ga原子数比は、好ましくは0.32以上、より好ましくは0.34以上である。但し、Ga原子数比が大き過ぎると、酸化物半導体薄膜の導電性が低下して電界効果移動度が低下しやすくなる。よってGa原子数比は、0.39以下とする。Ga原子数比は、好ましくは0.38以下、より好ましくは0.37以下である。
- Regarding the Ga atomic ratio Next, the Ga atomic ratio shown in the above formulas (2), (5), and (8) will be explained. As the Ga atomic ratio increases, the electrical stability of the oxide semiconductor thin film improves, and the effect of suppressing excessive generation of carriers is exhibited. Further, Ga oxide is less likely to cause oxygen vacancies, and further has the effect of compensating for oxygen vacancies contained in the above-mentioned In oxides and the like. Therefore, the larger the Ga atomic ratio, the higher the light transmittance, and as a result, the effect of suppressing fluctuations in the light transmittance is also exhibited. In order to exhibit the above effect more effectively, the Ga atomic ratio needs to be 0.30 or more. The Ga atomic ratio is preferably 0.32 or more, more preferably 0.34 or more. However, if the Ga atomic ratio is too large, the conductivity of the oxide semiconductor thin film decreases and the field effect mobility tends to decrease. Therefore, the Ga atomic ratio is set to 0.39 or less. The Ga atomic ratio is preferably 0.38 or less, more preferably 0.37 or less.

・Sn原子数比について
上記式(3)、(6)および(9)で示したSn原子数比について説明する。Sn原子数比が大きいほど、酸化物半導体薄膜の酸系エッチング液に対する耐性は向上する。該作用を更に有効に発揮させるには、Sn原子数比を0.21以上とする必要がある。Sn原子数比は、好ましくは0.22以上、より好ましくは0.23以上である。一方、Sn原子数比が大き過ぎると、酸化物半導体薄膜の電界効果移動度が低下すると共に、酸系エッチング液に対する耐性が必要以上に高まり、酸化物半導体薄膜自体の加工が困難になる。また、Snは、水素等と結合して、該結合により光吸収を促進して、所定の光透過率を低下し得る。よってSn原子数比は0.30以下とする。Sn原子数比は、好ましくは0.28以下、より好ましくは0.26以下である。
- Regarding the Sn atomic ratio The Sn atomic ratio shown in the above formulas (3), (6), and (9) will be explained. As the Sn atomic ratio increases, the resistance of the oxide semiconductor thin film to acid-based etching solutions improves. In order to exhibit this effect more effectively, the Sn atomic ratio needs to be 0.21 or more. The Sn atomic ratio is preferably 0.22 or more, more preferably 0.23 or more. On the other hand, if the Sn atomic ratio is too large, the field effect mobility of the oxide semiconductor thin film decreases, and the resistance to acid-based etching solutions increases more than necessary, making it difficult to process the oxide semiconductor thin film itself. Further, Sn can bond with hydrogen or the like, promote light absorption through the bond, and reduce a predetermined light transmittance. Therefore, the Sn atomic ratio is set to 0.30 or less. The Sn atomic ratio is preferably 0.28 or less, more preferably 0.26 or less.

本発明の1つの実施形態において、酸化物半導体薄膜には、不可避的不純物が含まれてもよい。不可避的不純物は、原料、資材又は製造設備等の状況によって持ち込まれ得る。不可避的不純物としては、例えば、Zn、Al、Pb、Si、Fe、Ni、Ti、Mg、Cr及びZr等が挙げられる。不可避的不純物の含有量は、酸化物半導体薄膜の質量に対して、好ましくは1質量%以下、より好ましくは500質量ppm以下である。 In one embodiment of the present invention, the oxide semiconductor thin film may contain unavoidable impurities. Unavoidable impurities may be introduced due to circumstances such as raw materials, materials, or manufacturing equipment. Examples of unavoidable impurities include Zn, Al, Pb, Si, Fe, Ni, Ti, Mg, Cr, and Zr. The content of unavoidable impurities is preferably 1% by mass or less, more preferably 500 mass ppm or less, based on the mass of the oxide semiconductor thin film.

次に、大気雰囲気で350℃、1時間の熱処理前後の波長450nmの光透過率の変化量を規定した理由について説明する。 Next, the reason why the amount of change in light transmittance at a wavelength of 450 nm was specified before and after heat treatment at 350° C. for 1 hour in an air atmosphere will be explained.

本発明者らは、光ストレス耐性により確実に優れたTFTを得るべく、酸化物半導体薄膜に着目して検討を行った。本発明者らは、これまで、上記成分組成を満たす酸化物半導体薄膜の形成直後にプレアニールを施すことによって、酸化物半導体薄膜の特性が改善されると考えていた。しかしながら、上記プレアニールを施した酸化物半導体薄膜をTFTに用いても、光ストレス耐性にばらつきがあることが判明した。そこで、上記プレアニールを施しても光ストレス耐性に劣る酸化物半導体薄膜に焦点を当てて検討した。 The present inventors conducted studies focusing on oxide semiconductor thin films in order to obtain TFTs that are reliably superior in optical stress resistance. The present inventors have hitherto believed that the characteristics of the oxide semiconductor thin film can be improved by performing pre-annealing immediately after forming the oxide semiconductor thin film that satisfies the above-described component composition. However, it has been found that even when the pre-annealed oxide semiconductor thin film is used in a TFT, there are variations in optical stress resistance. Therefore, the study focused on oxide semiconductor thin films that have poor optical stress resistance even after the above-mentioned pre-annealing.

まず、上記光ストレス耐性は、酸化物半導体薄膜中の酸素欠損や水素との結合による欠陥が起因していると考えられる。これらの欠陥の程度は、波長450nmの光透過率(以下、単に「光透過率」という)で評価が可能であり、欠陥が多いほど光透過率が低下する。上記プレアニールを施すことによって、いずれの酸化物半導体薄膜も欠陥量が減少し、高い光透過率を示す。 First, the above-mentioned optical stress resistance is considered to be caused by defects caused by oxygen vacancies or bonds with hydrogen in the oxide semiconductor thin film. The degree of these defects can be evaluated by the light transmittance at a wavelength of 450 nm (hereinafter simply referred to as "light transmittance"), and the more defects there are, the lower the light transmittance is. By performing the above pre-annealing, the amount of defects in each oxide semiconductor thin film is reduced and exhibits high light transmittance.

しかしながら、光ストレス耐性に劣る酸化物半導体薄膜について確認したところ、上記プレアニール前の光透過率が低いものであった。つまり、プレアニールによる光透過率の改善効果が大きいものであった。この酸化物半導体薄膜は、プレアニールを施すことによって欠陥が一部解消されて高い光透過率を示したが、本来欠陥量が多いため、プレアニール後も残存する欠陥により光ストレス耐性が劣ったと考えられる。換言すれば、優れた光ストレス耐性に寄与する酸化物半導体薄膜は、プレアニール前後で光透過率の変化量が小さいものであることを本発明者らは突き止めた。 However, when an oxide semiconductor thin film having poor optical stress resistance was checked, it was found that the light transmittance before the above-mentioned pre-annealing was low. In other words, the effect of pre-annealing on improving the light transmittance was large. This oxide semiconductor thin film exhibited high light transmittance as some of the defects were eliminated by pre-annealing, but since it originally had a large amount of defects, it is thought that the defects remaining even after pre-annealing resulted in poor optical stress resistance. . In other words, the present inventors have found that an oxide semiconductor thin film that contributes to excellent optical stress resistance has a small amount of change in light transmittance before and after pre-annealing.

本発明者らは、上記考察に基づいて鋭意検討したところ、大気雰囲気で350℃、1時間の熱処理前後の波長450nmの光透過率の変化量を絶対値で5%以下とすれば、光ストレス耐性を向上させることができることを見出した。また、当該光透過率の変化量を絶対値で5%以下とすれば、TFT製造時やディスプレイパネル製造時の熱プロセスによるTFT特性への影響を抑制することができ、TFTを安定的に歩留まりよく製造できるという効果も期待される。当該光透過率の変化量は、好ましくは絶対値で2%以下、より好ましくは絶対値で1%以下である。なお、「大気雰囲気で350℃、1時間の熱処理」は、酸化物半導体薄膜成膜後のプレアニール条件を模擬している。また、所望のTFT静特性を得るため、プレアニール後の酸化物半導体薄膜の光透過率は、80%以上であることが好ましく、85%以上であることがより好ましい。 The present inventors conducted extensive studies based on the above considerations, and found that if the absolute value of the change in light transmittance at a wavelength of 450 nm before and after heat treatment at 350°C for 1 hour in the air is 5% or less, optical stress It has been found that resistance can be improved. In addition, if the amount of change in the light transmittance is 5% or less in absolute value, it is possible to suppress the influence on TFT characteristics due to thermal processes during TFT manufacturing and display panel manufacturing, and to maintain a stable yield of TFTs. It is also expected that it will be easier to manufacture. The amount of change in the light transmittance is preferably 2% or less in absolute value, more preferably 1% or less in absolute value. Note that "heat treatment at 350° C. for 1 hour in an air atmosphere" simulates pre-annealing conditions after forming an oxide semiconductor thin film. Further, in order to obtain desired TFT static characteristics, the light transmittance of the oxide semiconductor thin film after pre-annealing is preferably 80% or more, more preferably 85% or more.

以上、本発明に用いられる酸化物半導体薄膜について説明した。 The oxide semiconductor thin film used in the present invention has been described above.

[1-1.酸化物半導体薄膜の製造方法]
上記酸化物半導体薄膜は、スパッタリング法の他、塗布法などの成膜法によって形成することもできる。好ましくはスパッタリング法にてスパッタリングターゲットを用いて成膜することである。以下、上記スパッタリングターゲットを単に「ターゲット」ということがある。スパッタリング法によれば、成分や膜厚の膜面内均一性に優れた薄膜を容易に形成することができる。
[1-1. Method for manufacturing oxide semiconductor thin film]
The above-mentioned oxide semiconductor thin film can also be formed by a film forming method such as a coating method in addition to a sputtering method. Preferably, the film is formed by a sputtering method using a sputtering target. Hereinafter, the sputtering target may be simply referred to as a "target". According to the sputtering method, a thin film with excellent in-plane uniformity of components and film thickness can be easily formed.

ターゲットを用いてスパッタリング法で成膜する場合、スパッタリング成膜時に薄膜中から離脱する酸素を補間し、酸化物半導体薄膜の密度をできるだけ高くするには、成膜時のガス圧、酸素の分圧、スパッタリングターゲットへの投入パワー、基板温度、スパッタリングターゲットと基板との距離であるT-S間距離などを適切に制御することが好ましい。 When forming a film using a sputtering method using a target, in order to interpolate the oxygen released from the thin film during sputtering film formation and increase the density of the oxide semiconductor thin film as much as possible, the gas pressure and oxygen partial pressure during film formation must be adjusted. It is preferable to appropriately control the power input to the sputtering target, the substrate temperature, the T-S distance, which is the distance between the sputtering target and the substrate, etc.

具体的には、例えば、下記スパッタリング条件で成膜することが好ましい。 Specifically, for example, it is preferable to form a film under the following sputtering conditions.

成膜時の好ましいガス圧は、おおむね1~10mTorrである。このように、スパッタの放電が安定する程度にガス圧を低くすると、スパッタ原子同士の散乱がなくなって緻密な、即ち高密度な膜を成膜できると考えられる。 The preferred gas pressure during film formation is approximately 1 to 10 mTorr. It is considered that when the gas pressure is lowered to such an extent that the sputtering discharge is stabilized, scattering of sputtered atoms is eliminated and a dense, ie, high-density film can be formed.

酸素添加量は、酸化物半導体薄膜が半導体として動作を示すよう、スパッタリング装置、ターゲットの組成、薄膜トランジスタ作製プロセスなどに応じて、適切に制御すればよい。また、熱処理前後の光透過率の変化量を絶対値で5%以下に抑制するため、添加流量比(100×O/(Ar+O))を好ましくは1%以上、より好ましくは4%以上にすることが推奨される。 The amount of oxygen added may be appropriately controlled depending on the sputtering apparatus, the composition of the target, the thin film transistor manufacturing process, etc. so that the oxide semiconductor thin film behaves as a semiconductor. In addition, in order to suppress the amount of change in light transmittance before and after heat treatment to 5% or less in absolute value, the addition flow rate ratio (100 x O 2 / (Ar + O 2 )) is preferably 1% or more, more preferably 4% or more. It is recommended to do so.

成膜時の基板温度は、おおむね室温~200℃の範囲内に制御することが推奨される。 It is recommended that the substrate temperature during film formation be controlled within the range of approximately room temperature to 200°C.

更に酸化物半導体薄膜中の欠陥量は、成膜後の熱処理(プレアニール)条件によっても影響を受ける。よって、プレアニール条件を適切に制御することが好ましい。プレアニール条件は、例えば、大気雰囲気(大気圧)下にて、おおむね、250~400℃で10分~3時間行うことが推奨される。上記熱処理として、具体的に例えば、後述するプレアニール処理、即ち、酸化物半導体薄膜の成膜後であって、ソース・ドレイン電極形成前に行う熱処理が挙げられる。 Furthermore, the amount of defects in the oxide semiconductor thin film is also affected by the conditions of heat treatment (pre-annealing) after film formation. Therefore, it is preferable to appropriately control the pre-annealing conditions. As for the pre-annealing conditions, it is recommended to carry out the pre-annealing under an atmospheric atmosphere (atmospheric pressure) at approximately 250 to 400° C. for 10 minutes to 3 hours. A specific example of the above-mentioned heat treatment is a pre-annealing treatment described below, that is, a heat treatment performed after the formation of the oxide semiconductor thin film and before the formation of the source/drain electrodes.

酸化物半導体薄膜の好ましい膜厚は、10nm以上、更には20nm以上とすることができ、200nm以下、更には100nm以下、更には90nm以下、更には80nm以下とすることができる。 The preferred thickness of the oxide semiconductor thin film can be 10 nm or more, more preferably 20 nm or more, and can be 200 nm or less, further 100 nm or less, further 90 nm or less, and further still 80 nm or less.

[2.スパッタリングターゲット]
スパッタリング法に用いられるターゲットとして、前述した元素を含み、所望の酸化物半導体薄膜と同一組成のスパッタリングターゲットを用いることが好ましい。これにより、組成ズレが少なく、所望の成分組成の酸化物半導体薄膜を形成することができる。具体的には金属元素としてIn、GaおよびSnを含む酸化物からなり、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(1)~(3)を満たすスパッタリングターゲットを用いることが推奨される。
0.34≦In/(In+Ga+Sn)≦0.43 ・・・(1)
0.30≦Ga/(In+Ga+Sn)≦0.39 ・・・(2)
0.21≦Sn/(In+Ga+Sn)≦0.30 ・・・(3)
[2. Sputtering target]
As a target used in the sputtering method, it is preferable to use a sputtering target that contains the above-mentioned elements and has the same composition as the desired oxide semiconductor thin film. Thereby, an oxide semiconductor thin film having a desired component composition can be formed with little compositional deviation. Specifically, a sputtering target is made of an oxide containing In, Ga, and Sn as metal elements, and the atomic ratio of each metal element to the total of In, Ga, and Sn satisfies the following formulas (1) to (3). Recommended to use.
0.34≦In/(In+Ga+Sn)≦0.43 (1)
0.30≦Ga/(In+Ga+Sn)≦0.39 (2)
0.21≦Sn/(In+Ga+Sn)≦0.30 (3)

好ましくは、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(4)~(6)を満たすスパッタリングターゲットを用いることが推奨される。
0.36≦In/(In+Ga+Sn)≦0.42 ・・・(4)
0.32≦Ga/(In+Ga+Sn)≦0.38 ・・・(5)
0.22≦Sn/(In+Ga+Sn)≦0.28 ・・・(6)
Preferably, it is recommended to use a sputtering target in which the atomic ratio of each metal element to the total of In, Ga, and Sn satisfies the following formulas (4) to (6).
0.36≦In/(In+Ga+Sn)≦0.42 (4)
0.32≦Ga/(In+Ga+Sn)≦0.38 (5)
0.22≦Sn/(In+Ga+Sn)≦0.28 (6)

より好ましくは、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(7)~(9)を満たすスパッタリングターゲットを用いることが推奨される。
0.38≦In/(In+Ga+Sn)≦0.41 ・・・(7)
0.34≦Ga/(In+Ga+Sn)≦0.37 ・・・(8)
0.23≦Sn/(In+Ga+Sn)≦0.26 ・・・(9)
More preferably, it is recommended to use a sputtering target in which the atomic ratio of each metal element to the total of In, Ga, and Sn satisfies the following formulas (7) to (9).
0.38≦In/(In+Ga+Sn)≦0.41 (7)
0.34≦Ga/(In+Ga+Sn)≦0.37 (8)
0.23≦Sn/(In+Ga+Sn)≦0.26 (9)

本発明の1つの実施形態において、スパッタリングターゲットには、不可避的不純物が含まれてもよい。不可避的不純物は、原料、資材又は製造設備等の状況によって持ち込まれ得る。不可避的不純物としては、例えば、Zn、Al、Pb、Si、Fe、Ni、Ti、Mg、Cr及びZr等が挙げられる。不可避的不純物の含有量は、スパッタリングターゲットの質量に対して、好ましくは1質量%以下、より好ましくは500質量ppm以下である。 In one embodiment of the invention, the sputtering target may contain unavoidable impurities. Unavoidable impurities may be introduced due to circumstances such as raw materials, materials, or manufacturing equipment. Examples of unavoidable impurities include Zn, Al, Pb, Si, Fe, Ni, Ti, Mg, Cr, and Zr. The content of unavoidable impurities is preferably 1% by mass or less, more preferably 500 mass ppm or less, based on the mass of the sputtering target.

あるいは、組成の異なるターゲットを同時放電するコンビナトリアルスパッタ法を用いて成膜しても良い。例えばIn、Ga、SnOなど、In、Ga、およびSnの各元素の酸化物ターゲット、または上記元素の少なくとも2種以上を含む混合物の酸化物ターゲットを用いることもできる。また、In等の元素を含む純金属ターゲットや合金ターゲットを、単数または複数用い、雰囲気ガスとして酸素を供給しながら成膜することも挙げられる。例えば、上記Oを除くIn、Ga、およびSnが上記(1)~(3)、(4)~(6)、または(7)~(9)を満たす合金ターゲットを用い、雰囲気ガスとして酸素を供給しながら成膜することが挙げられる。 Alternatively, a film may be formed using a combinatorial sputtering method in which targets having different compositions are discharged simultaneously. For example, oxide targets of each of the elements In, Ga, and Sn, such as In 2 O 3 , Ga 2 O 3 , and SnO 2 , or oxide targets of a mixture containing at least two of the above elements can also be used. Another method is to use one or more pure metal targets or alloy targets containing an element such as In, and to form a film while supplying oxygen as an atmospheric gas. For example, using an alloy target in which In, Ga, and Sn, excluding O, satisfy the above (1) to (3), (4) to (6), or (7) to (9), oxygen is used as the atmospheric gas. An example of this is to form a film while supplying it.

上記ターゲットは、例えば粉末焼結法によって製造することができる。 The target can be manufactured, for example, by a powder sintering method.

[3.薄膜トランジスタ]
次に、上記酸化物半導体薄膜を薄膜トランジスタの半導体層として備えた薄膜トランジスタについて説明する。薄膜トランジスタは、基板上に、ゲート電極、ゲート絶縁膜、ソース・ドレイン電極、上記の酸化物半導体薄膜および保護膜を少なくとも有していれば良く、その構成は通常用いられるものであれば特に限定されない。
[3. Thin film transistor]
Next, a thin film transistor including the above oxide semiconductor thin film as a semiconductor layer of the thin film transistor will be described. The thin film transistor only needs to have at least a gate electrode, a gate insulating film, a source/drain electrode, the above-mentioned oxide semiconductor thin film, and a protective film on a substrate, and its structure is not particularly limited as long as it is a commonly used one. .

[3-1.薄膜トランジスタの製造方法]
以下、図1を参照しながら、本発明の実施形態に係る薄膜トランジスタの製造方法の好ましい実施形態を説明する。図1は、本発明の実施形態に係る薄膜トランジスタの概略断面図である。なお、図1および以下の製造方法は、本発明の好ましい実施形態の一例を示すものであり、これに限定する趣旨ではない。例えば図1には、ボトムゲート型構造の薄膜トランジスタを示しているがこれに限定されず、酸化物半導体薄膜の上にゲート絶縁膜とゲート電極を順に備えるトップゲート型の薄膜トランジスタであってもよい。また、図2および後述する実施例のように、酸化物半導体薄膜上にESL(Etch-Stop Layer)保護膜を備えた薄膜トランジスタであってもよい。
[3-1. Manufacturing method of thin film transistor]
Hereinafter, a preferred embodiment of a method for manufacturing a thin film transistor according to an embodiment of the present invention will be described with reference to FIG. FIG. 1 is a schematic cross-sectional view of a thin film transistor according to an embodiment of the present invention. Note that FIG. 1 and the manufacturing method described below show an example of a preferred embodiment of the present invention, and are not intended to be limited thereto. For example, although FIG. 1 shows a thin film transistor with a bottom gate structure, the thin film transistor is not limited thereto, and may be a top gate thin film transistor in which a gate insulating film and a gate electrode are sequentially provided on an oxide semiconductor thin film. Further, as in FIG. 2 and an embodiment described later, a thin film transistor may be provided with an ESL (etch-stop layer) protective film on an oxide semiconductor thin film.

図1では、基板1上にゲート電極2およびゲート絶縁膜3が形成され、その上に酸化物半導体薄膜4が形成されている。酸化物半導体薄膜4上にはこの酸化物半導体薄膜4と電気的に接続しているソース・ドレイン電極5が形成されている。更には保護膜6が形成され、コンタクトホール7を介して透明導電膜(パッド)8がドレイン電極5に電気的に接続されている。 In FIG. 1, a gate electrode 2 and a gate insulating film 3 are formed on a substrate 1, and an oxide semiconductor thin film 4 is formed thereon. Source/drain electrodes 5 are formed on the oxide semiconductor thin film 4 and are electrically connected to the oxide semiconductor thin film 4. Furthermore, a protective film 6 is formed, and a transparent conductive film (pad) 8 is electrically connected to the drain electrode 5 via a contact hole 7 .

基板1上にゲート電極2およびゲート絶縁膜3を形成する方法は特に限定されず、通常用いられる方法を採用することができる。また、ゲート電極2およびゲート絶縁膜3の種類も特に限定されず、汎用されているものを用いることができる。例えばゲート電極2として、電気抵抗率の低い、純AlやAl合金のAl系金属や純CuやCu合金のCu系金属;耐熱性の高い、Mo、Cr、Tiなどの高融点金属やこれらの合金;を好ましく用いることができる。また、ゲート絶縁膜としては、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜などが代表的に例示される。ゲート絶縁膜として、その他、AlやYなどの酸化物や、これらを積層したものを用いることもできる。 The method of forming the gate electrode 2 and the gate insulating film 3 on the substrate 1 is not particularly limited, and a commonly used method can be adopted. Further, the types of the gate electrode 2 and the gate insulating film 3 are not particularly limited, and commonly used ones can be used. For example, as the gate electrode 2, an Al-based metal such as pure Al or an Al alloy, or a Cu-based metal such as pure Cu or a Cu alloy, which has a low electrical resistivity; a high-melting point metal such as Mo, Cr, or Ti, which has high heat resistance, or a metal such as these Alloys; can be preferably used. Furthermore, typical examples of the gate insulating film include a silicon oxide film, a silicon nitride film, a silicon oxynitride film, and the like. As the gate insulating film, oxides such as Al 2 O 3 and Y 2 O 3 or a stack of these can also be used.

次いで半導体層として、酸化物半導体薄膜4を形成する。酸化物半導体薄膜4は、酸化物半導体薄膜4と同組成のスパッタリングターゲットを用いたDCスパッタリング法またはRFスパッタリング法により酸化物薄膜を形成することが好ましい。また、下記のプレアニールによる光透過率の低下を抑えた酸化物半導体薄膜を得るには、上述した条件で酸化物半導体薄膜を成膜することが好ましい。あるいは、複数の種類のスパッタリングターゲットを用いたコンビナトリアルスパッタ法により成膜しても良い。 Next, an oxide semiconductor thin film 4 is formed as a semiconductor layer. The oxide semiconductor thin film 4 is preferably formed by a DC sputtering method or an RF sputtering method using a sputtering target having the same composition as the oxide semiconductor thin film 4. Further, in order to obtain an oxide semiconductor thin film in which a decrease in light transmittance due to pre-annealing described below is suppressed, it is preferable to form the oxide semiconductor thin film under the above-mentioned conditions. Alternatively, the film may be formed by a combinatorial sputtering method using a plurality of types of sputtering targets.

酸化物半導体薄膜を形成した後、ウェットエッチングによりパターニングを行う。上述したように、酸化物半導体薄膜の成膜後であってソース・ドレイン電極5の形成前には、酸化物半導体薄膜4の膜質改善のためにプレアニールを行うことが好ましい。プレアニールは、酸化物半導体薄膜のパターニングの前に行ってもよいし、パターニングの後に行ってもよい。これにより、トランジスタ特性のオン電流および電界効果移動度を高めることができ、結果としてトランジスタ性能の向上を図ることができる。 After forming the oxide semiconductor thin film, patterning is performed by wet etching. As described above, after the oxide semiconductor thin film is formed and before the source/drain electrodes 5 are formed, pre-annealing is preferably performed to improve the film quality of the oxide semiconductor thin film 4. Pre-annealing may be performed before or after patterning the oxide semiconductor thin film. Thereby, the on-current and field effect mobility of the transistor characteristics can be increased, and as a result, the transistor performance can be improved.

次いでソース・ドレイン電極5を形成する。ソース・ドレイン電極5の種類は特に限定されず、汎用されているものを用いることができる。例えば上記ゲート電極2と同様に、Mo等の高融点金属や該金属を含む合金;Al系金属;Cu系金属;等を用いることができる。 Next, source/drain electrodes 5 are formed. The type of source/drain electrodes 5 is not particularly limited, and commonly used ones can be used. For example, similarly to the gate electrode 2 described above, a high melting point metal such as Mo or an alloy containing the metal; an Al-based metal; a Cu-based metal; etc. can be used.

ソース・ドレイン電極5の形成方法としては、例えばマグネトロンスパッタリング法によって金属薄膜を成膜した後、フォトリソグラフィによりパターニングし、ウェットエッチングを行ってソース・ドレイン電極5を形成することができる。上記ウェットエッチングには、無機酸系エッチング液や過酸化水素系エッチング液を用いることができる。 As a method for forming the source/drain electrodes 5, for example, a metal thin film is formed by magnetron sputtering, patterned by photolithography, and wet etched to form the source/drain electrodes 5. For the wet etching, an inorganic acid etching solution or a hydrogen peroxide etching solution can be used.

ソース・ドレイン電極5形成後であって保護膜6の形成前に、酸化物表面のダメージ回復のため、必要に応じて熱処理(200℃~300℃)やNOプラズマ処理を施してもよい。 After forming the source/drain electrodes 5 and before forming the protective film 6, heat treatment (200° C. to 300° C.) or N 2 O plasma treatment may be performed as necessary to recover damage to the oxide surface. .

次に、酸化物半導体薄膜4の上に保護膜(パッシベーション絶縁膜)6をCVD(Chemical Vapor Deposition)法によって成膜する。保護膜6として、例えば上層をシリコン窒化膜、下層をシリコン酸化膜とした積層膜を使用することが挙げられる。これらに限らずシリコン酸窒化膜、そのほか、AlやYなどの酸化物や、これらを積層したものを用いることもできる。具体的には、保護膜6として、膜厚100nmのSiOx膜と膜厚150nmのSiNx膜を積層させた合計膜厚が250nmの積層膜を形成することが挙げられる。上記SiO膜の形成にはSiH、NおよびNOの混合ガスを用い、上記SiNx膜の形成にはSiH、N、NHの混合ガスを用い、いずれの場合も成膜条件として例えば、成膜パワー密度:0.32W/cm、成膜温度:200℃、成膜時のガス圧:133Paとすることが挙げられる。 Next, a protective film (passivation insulating film) 6 is formed on the oxide semiconductor thin film 4 by a CVD (Chemical Vapor Deposition) method. As the protective film 6, for example, a laminated film including a silicon nitride film as an upper layer and a silicon oxide film as a lower layer can be used. The material is not limited to these, and a silicon oxynitride film, as well as oxides such as Al 2 O 3 and Y 2 O 3 , or a stack of these may also be used. Specifically, as the protective film 6, a laminated film having a total thickness of 250 nm is formed by laminating a SiOx film with a thickness of 100 nm and an SiNx film with a thickness of 150 nm. A mixed gas of SiH 4 , N 2 and N 2 O is used to form the SiO 2 film, and a mixed gas of SiH 4 , N 2 and NH 3 is used to form the SiNx film. Examples of the conditions include a film formation power density of 0.32 W/cm 2 , a film formation temperature of 200° C., and a gas pressure during film formation of 133 Pa.

次に、常法に基づき、コンタクトホール7を介して透明導電膜(パッド)8をドレイン電極5に電気的に接続する。透明導電膜の種類は特に限定されず、通常用いられるものを使用することができる。例えば膜厚80nmのITO膜を、DCスパッタリング法を用い、キャリアガス:アルゴンおよび酸素ガスの混合ガス、成膜パワー:200W、ガス圧:5mTorrの条件で成膜することが挙げられる。パッド8に半導体試験装置(テスタ)等のプローブを当てることにより、薄膜トランジスタの電気的な測定を行うことができる。 Next, the transparent conductive film (pad) 8 is electrically connected to the drain electrode 5 via the contact hole 7 based on a conventional method. The type of transparent conductive film is not particularly limited, and commonly used ones can be used. For example, an ITO film having a thickness of 80 nm may be formed using a DC sputtering method under the conditions of carrier gas: a mixed gas of argon and oxygen gas, film forming power: 200 W, and gas pressure: 5 mTorr. By applying a probe such as a semiconductor testing device (tester) to the pad 8, electrical measurements of the thin film transistor can be performed.

以下、実施例を挙げて本発明をより具体的に説明するが、本発明は下記実施例によって制限されず、前・後記の趣旨に適合し得る範囲で変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。 Hereinafter, the present invention will be explained in more detail with reference to examples, but the present invention is not limited to the following examples, and can be practiced with modifications within the scope that fits the spirit of the preceding and following examples. All of them are included within the technical scope of the present invention.

即ち、下記の実験方法1では、ガラス上に酸化物半導体薄膜を想定した酸化物薄膜を形成し、該薄膜に下記の条件で熱処理を施して、熱処理前後の透過率の変化量を評価した。また、下記の実験方法2では、実験方法1の酸化物薄膜と同組成の酸化物半導体薄膜を半導体層として用いた薄膜トランジスタを作製し、静特性と光ストレス耐性とを評価した。 That is, in Experimental Method 1 below, an oxide thin film assuming an oxide semiconductor thin film was formed on glass, the thin film was heat-treated under the following conditions, and the amount of change in transmittance before and after the heat treatment was evaluated. In addition, in Experimental Method 2 below, a thin film transistor was fabricated using an oxide semiconductor thin film having the same composition as the oxide thin film of Experimental Method 1 as a semiconductor layer, and the static characteristics and optical stress resistance were evaluated.

(実験方法1:分光測定)
直径4インチ×厚さ0.7mmのガラス基板(コーニング社製の「EagleXG」)上に酸化物薄膜をスパッタリング法で成膜した。スパッタリング条件は下記の通りとした。

<スパッタリング条件>
・スパッタリング装置:アルバック社製「CS-200」
・基板温度:25℃(室温)
・酸化物薄膜の膜厚:300nm
・キャリアガス:Ar
・成膜パワー密度:2.55W/cm
・ガス圧:1mTorr
・酸素添加量:O/(Ar+O)=4%(体積比)

なお、スパッタリングターゲットのIn、GaおよびSnの各元素の原子数比は、酸化物薄膜の各元素の目標原子数比と同程度となるように、適宜調整した。
(Experimental method 1: Spectroscopic measurement)
An oxide thin film was formed by sputtering on a glass substrate ("EagleXG" manufactured by Corning Inc.) having a diameter of 4 inches and a thickness of 0.7 mm. The sputtering conditions were as follows.

<Sputtering conditions>
・Sputtering equipment: “CS-200” manufactured by ULVAC
・Substrate temperature: 25℃ (room temperature)
・Thickness of oxide thin film: 300nm
・Carrier gas: Ar
・Film forming power density: 2.55W/ cm2
・Gas pressure: 1mTorr
・Amount of oxygen added: O 2 / (Ar + O 2 ) = 4% (volume ratio)

In addition, the atomic ratio of each element of In, Ga, and Sn of a sputtering target was adjusted suitably so that it might be the same as the target atomic ratio of each element of an oxide thin film.

成膜した酸化物薄膜の波長450nmの透過率(以下、この透過率を「熱処理前透過率」という。)を測定した。透過率の測定は、日本分光(株)製紫外可視近赤外分光光度計「V-570」を用いて測定を行った。測定は透過モード非同期モードでS偏光を用いた。その入射角を5度とし、検出器の角度を0度に設定して測定した。続いて、大気雰囲気、大気圧下で350℃、1時間の熱処理を行った。この熱処理は、実験方法2における酸化物半導体薄膜の成膜後プレアニールを模擬している。続いて、熱処理した酸化物半導体薄膜の波長450nmの透過率(以下、この透過率を「熱処理後透過率」という。)を測定した。測定方法は、熱処理前に行った透過率測定と同様にした。熱処理後透過率から熱処理前透過率を減算した値の絶対値を、熱処理前後の透過率変化量の絶対値(以下、単に「透過率変化量」という場合がある。)とした。各サンプルの熱処理後透過率と透過率変化量とを表1に示した。透過率変化量が5%以下であるサンプルを合格とした。なお、表1では、本発明の実施形態の範囲から外れている数値には下線を付した。 The transmittance of the formed oxide thin film at a wavelength of 450 nm (hereinafter, this transmittance will be referred to as "transmittance before heat treatment") was measured. The transmittance was measured using an ultraviolet-visible near-infrared spectrophotometer "V-570" manufactured by JASCO Corporation. The measurement used S-polarized light in transmission mode asynchronous mode. The measurement was performed with the incident angle set at 5 degrees and the detector angle set at 0 degrees. Subsequently, heat treatment was performed at 350° C. for 1 hour in an atmospheric atmosphere and under atmospheric pressure. This heat treatment simulates the post-forming pre-annealing of the oxide semiconductor thin film in Experimental Method 2. Subsequently, the transmittance of the heat-treated oxide semiconductor thin film at a wavelength of 450 nm (hereinafter, this transmittance will be referred to as "transmittance after heat treatment") was measured. The measurement method was the same as the transmittance measurement performed before heat treatment. The absolute value of the value obtained by subtracting the transmittance before heat treatment from the transmittance after heat treatment was taken as the absolute value of the amount of change in transmittance before and after heat treatment (hereinafter sometimes simply referred to as "amount of change in transmittance"). Table 1 shows the transmittance and the amount of change in transmittance after heat treatment for each sample. Samples with a transmittance change of 5% or less were accepted. In Table 1, numerical values outside the range of the embodiments of the present invention are underlined.

また、成膜した酸化物薄膜の金属元素の各原子数比をICP(Inductively Coupled Plasma)発光分光法で測定した。当該測定は、ガラス基板上に酸化物半導体薄膜のみを上記と同様にしてスパッタリング法で形成した試料を別途用意して行った。当該測定は、リガク社製「CIROS MarkII」を用いて行った。各サンプルの測定結果は表1に示した。 Further, the atomic ratio of each metal element in the formed oxide thin film was measured by ICP (Inductively Coupled Plasma) emission spectroscopy. The measurement was performed by separately preparing a sample in which only an oxide semiconductor thin film was formed on a glass substrate by the sputtering method in the same manner as described above. The measurement was performed using "CIROS Mark II" manufactured by Rigaku Corporation. The measurement results for each sample are shown in Table 1.

(実験方法2:薄膜トランジスタの作製)
次に、図2を参照しながら、実験方法2を説明する。図2は、実験方法2で作製した薄膜トランジスタの概略断面図である。まず、ガラス基板1(コーニング社製の「EagleXG」、直径4インチ、厚さ0.7mm)を用意し、このガラス基板1の表面にMo薄膜を平均厚さが100nmとなるようにスパッタリング法により成膜した。成膜条件は、基板温度25℃(室温)、成膜パワー密度3.8W/cm、圧力0.266Pa、及びキャリアガスArとした。Mo薄膜を成膜後、パターニングによりゲート電極2を形成した。
(Experimental method 2: Fabrication of thin film transistor)
Next, experimental method 2 will be explained with reference to FIG. FIG. 2 is a schematic cross-sectional view of a thin film transistor manufactured by Experimental Method 2. First, a glass substrate 1 ("Eagle A film was formed. The film forming conditions were a substrate temperature of 25° C. (room temperature), a film forming power density of 3.8 W/cm 2 , a pressure of 0.266 Pa, and a carrier gas of Ar. After forming the Mo thin film, a gate electrode 2 was formed by patterning.

次に、ゲート絶縁膜として、平均厚さ250nmのシリコン酸化膜をCVD法により上記ゲート電極2を覆うように成膜した。原料ガスとしては、NOとSiHとの混合ガスを用いた。成膜条件は基板温度320℃、成膜パワー密度0.96W/cm、及び圧力133Paとした。 Next, as a gate insulating film, a silicon oxide film having an average thickness of 250 nm was formed to cover the gate electrode 2 by CVD. A mixed gas of N 2 O and SiH 4 was used as the raw material gas. The film forming conditions were a substrate temperature of 320° C., a film forming power density of 0.96 W/cm 2 , and a pressure of 133 Pa.

次に、ガラス基板1の表面側に酸化物半導体薄膜として、平均厚さ40nmのIn、Ga、Snを金属元素として含む酸化物半導体薄膜をスパッタリング法により形成した。スパッタリング法の各種条件は、実験方法1の酸化物薄膜の形成と同様にして行い、酸化物半導体薄膜を得た。そのため、酸化物半導体薄膜におけるIn、GaおよびSnの各原子数比は、対応する実験方法1の酸化物薄膜における各原子数比と同一である。 Next, an oxide semiconductor thin film containing In, Ga, and Sn as metal elements and having an average thickness of 40 nm was formed as an oxide semiconductor thin film on the front surface side of the glass substrate 1 by a sputtering method. Various conditions for the sputtering method were performed in the same manner as in the formation of the oxide thin film in Experimental Method 1, to obtain an oxide semiconductor thin film. Therefore, the atomic ratios of In, Ga, and Sn in the oxide semiconductor thin film are the same as the atomic ratios in the corresponding oxide thin film of Experimental Method 1.

得られた酸化物半導体薄膜をフォトリソグラフィ及びウェットエッチングによりパターニングを行い、酸化物半導体薄膜4を形成した。なお、ウエットエッチャントには、関東化学株式会社製の「ITO-07N」を用いた。 The obtained oxide semiconductor thin film was patterned by photolithography and wet etching to form an oxide semiconductor thin film 4. Note that "ITO-07N" manufactured by Kanto Kagaku Co., Ltd. was used as the wet etchant.

ここで、酸化物半導体薄膜4の膜質改善のためプレアニール処理を行った。プレアニール処理の条件は、大気雰囲気(大気圧)で350℃の環境下60分間とした。 Here, pre-annealing treatment was performed to improve the film quality of the oxide semiconductor thin film 4. The conditions for the pre-annealing treatment were 60 minutes at 350° C. in an air atmosphere (atmospheric pressure).

次に、ガラス基板1の表面側にシリコン酸化膜をCVD法により平均厚さが100nmとなるように成膜した。原料ガスとしては、NOとSiHとの混合ガスを用いた。成膜条件は基板温度230℃、成膜パワー密度0.32W/cm、及び圧力133Paとした。シリコン酸化膜を成膜後、パターニングによりESL保護膜9を形成した。 Next, a silicon oxide film was formed on the surface side of the glass substrate 1 by CVD to have an average thickness of 100 nm. A mixed gas of N 2 O and SiH 4 was used as the raw material gas. The film forming conditions were a substrate temperature of 230° C., a film forming power density of 0.32 W/cm 2 , and a pressure of 133 Pa. After forming the silicon oxide film, an ESL protective film 9 was formed by patterning.

次に、ガラス基板1の表面側にMo薄膜を平均厚さが200nmとなるように成膜した。成膜条件は基板温度25℃(室温)、成膜パワー密度を3.8W/cm、圧力を0.266Pa、及びキャリアガスをArとした。Mo薄膜を成膜後、パターニングにより、ソース電極及びドレイン電極5を形成した。 Next, a Mo thin film was formed on the surface side of the glass substrate 1 to have an average thickness of 200 nm. The film forming conditions were a substrate temperature of 25° C. (room temperature), a film forming power density of 3.8 W/cm 2 , a pressure of 0.266 Pa, and a carrier gas of Ar. After forming the Mo thin film, a source electrode and a drain electrode 5 were formed by patterning.

次に、ガラス基板1の表面側にシリコン酸化膜(平均厚さ100nm)とシリコン窒化膜(平均厚さ150nm)との2層構造のパッシベーション絶縁膜6をCVD法により形成した。原料ガスとしては、シリコン酸化膜の形成にはNOとSiHとの混合ガスを用い、シリコン窒化膜の形成には、NHとSiHとの混合ガスを用いた。成膜条件は基板温度150℃、成膜パワー密度0.32W/cm、及び圧力133Paとした。 Next, a passivation insulating film 6 having a two-layer structure of a silicon oxide film (average thickness: 100 nm) and a silicon nitride film (average thickness: 150 nm) was formed on the surface side of the glass substrate 1 by the CVD method. As the source gas, a mixed gas of N 2 O and SiH 4 was used to form the silicon oxide film, and a mixed gas of NH 3 and SiH 4 was used to form the silicon nitride film. The film forming conditions were a substrate temperature of 150° C., a film forming power density of 0.32 W/cm 2 , and a pressure of 133 Pa.

次に、フォトリソグラフィ及びドライエッチングによりコンタクトホールを形成し、ドレイン電極に電気的に接続するためのパッド8を設けた。 Next, a contact hole was formed by photolithography and dry etching, and a pad 8 for electrical connection to the drain electrode was provided.

次に、ポストアニール処理を行った。なお、ポストアニール処理の条件は、大気圧のN雰囲気で250℃の環境下30分間とした。 Next, a post-annealing process was performed. Note that the conditions for the post-annealing treatment were 30 minutes at 250° C. in an N 2 atmosphere at atmospheric pressure.

以上のようにして薄膜トランジスタを得た。なお、この薄膜トランジスタのチャネル長は20μm、チャネル幅は200μmとした。 A thin film transistor was obtained as described above. Note that the channel length of this thin film transistor was 20 μm, and the channel width was 200 μm.

得られた各TFTについて、トランジスタ特性として、電界効果移動度(μFE)、しきい値電圧(Vth)、S値、光照射と負バイアスによる光ストレス耐性(NBTIS、Bias Thermal Illumination Stress)を評価した。各種トランジスタ特性は、Keithley 4200SCSの半導体パラメータアナライザーを用いて測定した。 For each of the obtained TFTs, field effect mobility (μFE), threshold voltage (Vth), S value, resistance to optical stress due to light irradiation and negative bias (NBTIS, Bias Thermal Illumination Stress) were evaluated as transistor characteristics. . Various transistor characteristics were measured using a Keithley 4200SCS semiconductor parameter analyzer.

[静特性(μFE、Vth、S値)の評価]
静特性は、以下の測定条件で評価した。
・ドレイン電圧:10V
・ゲート電圧:-30V~30V(測定間隔:0.25V)
・基板温度:室温
[Evaluation of static characteristics (μFE, Vth, S value)]
Static characteristics were evaluated under the following measurement conditions.
・Drain voltage: 10V
・Gate voltage: -30V to 30V (measurement interval: 0.25V)
・Substrate temperature: room temperature

各サンプルの静特性の測定結果は、表1に示した。また、各静特性の判定基準は以下の通りとした。
(μFE)
・5cm/Vs以上:高移動度であり合格
・5cm/Vs未満:低移動度であり不合格
(Vth)
・0V以上:合格
・0V未満:不合格
(S値)
・1.0V/dec以下:合格
・1.0V/dec超:不合格
The measurement results of the static properties of each sample are shown in Table 1. In addition, the criteria for determining each static characteristic were as follows.
(μFE)
・5 cm 2 /Vs or more: high mobility and pass ・Less than 5 cm 2 /Vs: low mobility and fail (Vth)
・0V or more: Pass ・Less than 0V: Fail (S value)
・1.0V/dec or less: Pass ・More than 1.0V/dec: Fail

[光ストレス耐性の評価]
次に、上記TFTを用い、以下のようにして光ストレス耐性としてNBTISの評価を行った。光ストレス耐性は、ゲート電極に負バイアスをかけながら光を照射するストレス印加試験を行って評価した。ストレス印加条件は以下の通りである。
・ゲート電圧:-20V
・ソース/ドレイン電圧:10V
・基板温度:60℃
・光ストレス条件:
ストレス印加時間:2時間
光強度:25000NIT
光源:白色LED
[Evaluation of light stress tolerance]
Next, using the above TFT, NBTIS was evaluated as photo stress resistance in the following manner. Photo stress resistance was evaluated by performing a stress application test in which light was irradiated while applying a negative bias to the gate electrode. The stress application conditions are as follows.
・Gate voltage: -20V
・Source/drain voltage: 10V
・Substrate temperature: 60℃
・Light stress conditions:
Stress application time: 2 hours Light intensity: 25000NIT
Light source: white LED

ストレス印加前後のしきい値電圧(Vth)の差ΔVth(V)を測定した。各サンプルの測定結果は、表1にNBTISとして示した。ΔVthの判定基準は以下の通りとした。
・6.0V以下:光ストレス耐性に優れ合格
・6.0V超:光ストレス耐性に劣り不合格
The difference ΔVth (V) between threshold voltages (Vth) before and after stress application was measured. The measurement results for each sample are shown in Table 1 as NBTIS. The criteria for determining ΔVth were as follows.
・6.0V or less: Excellent resistance to light stress, passed ・Over 6.0V: Poor resistance to light stress, failed

表1の結果を考察する。サンプルNo.1~3は、本発明の実施形態で規定する要件を満足する酸化物半導体薄膜を用いた実施例である。サンプルNo.1~3は、静特性(μFE、Vth、S値)、および光ストレス耐性(NBTIS)の両方に優れていた。一方、サンプルNo.4は、本発明の実施形態で規定する要件を満足しない酸化物半導体薄膜を用いた比較例である。サンプルNo.4は、静特性に優れるものの、透過率変化量が大きかったため、光ストレス耐性に劣っていた。 Consider the results in Table 1. Sample No. Examples 1 to 3 are examples using an oxide semiconductor thin film that satisfies the requirements specified in the embodiments of the present invention. Sample No. Samples 1 to 3 were excellent in both static properties (μFE, Vth, S value) and light stress resistance (NBTIS). On the other hand, sample No. 4 is a comparative example using an oxide semiconductor thin film that does not satisfy the requirements specified in the embodiments of the present invention. Sample No. Although Sample No. 4 had excellent static characteristics, the amount of change in transmittance was large, so it was inferior in light stress resistance.

Figure 0007373428000001
Figure 0007373428000001

1 基板
2 ゲート電極
3 ゲート絶縁膜
4 酸化物半導体薄膜
5 ソース・ドレイン電極
6 保護膜
7 コンタクトホール
8 透明導電膜(パッド)
9 ESL保護膜
1 Substrate 2 Gate electrode 3 Gate insulating film 4 Oxide semiconductor thin film 5 Source/drain electrode 6 Protective film 7 Contact hole 8 Transparent conductive film (pad)
9 ESL protective film

Claims (9)

In、Ga、SnおよびOから構成され、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(1)~(3)を満たし、大気雰囲気で350℃、1時間の熱処理前後の波長450nmの光透過率の変化量が絶対値で5%以下である酸化物半導体薄膜を含む、薄膜トランジスタ。
0.34≦In/(In+Ga+Sn)≦0.43 ・・・(1)
0.30≦Ga/(In+Ga+Sn)≦0.39 ・・・(2)
0.21≦Sn/(In+Ga+Sn)≦0.30 ・・・(3)
Consisting of In, Ga, Sn, and O, the atomic ratio of each metal element to the total of In, Ga, and Sn satisfies the following formulas (1) to (3), and is heat-treated at 350 ° C. for 1 hour in an air atmosphere. A thin film transistor including an oxide semiconductor thin film in which the amount of change in light transmittance at a wavelength of 450 nm before and after is 5% or less in absolute value.
0.34≦In/(In+Ga+Sn)≦0.43 (1)
0.30≦Ga/(In+Ga+Sn)≦0.39 (2)
0.21≦Sn/(In+Ga+Sn)≦0.30 (3)
前記原子数比が下記式(4)~(6)を満たし、前記光透過率の変化量が絶対値で2%以下である酸化物半導体薄膜を含む、請求項1に記載の薄膜トランジスタ。
0.36≦In/(In+Ga+Sn)≦0.42 ・・・(4)
0.32≦Ga/(In+Ga+Sn)≦0.38 ・・・(5)
0.22≦Sn/(In+Ga+Sn)≦0.28 ・・・(6)
The thin film transistor according to claim 1, comprising an oxide semiconductor thin film in which the atomic ratio satisfies the following formulas (4) to (6) and the amount of change in the light transmittance is 2% or less in absolute value.
0.36≦In/(In+Ga+Sn)≦0.42 (4)
0.32≦Ga/(In+Ga+Sn)≦0.38 (5)
0.22≦Sn/(In+Ga+Sn)≦0.28 (6)
前記原子数比が下記式(7)~(9)を満たし、前記光透過率の変化量が絶対値で1%以下である酸化物半導体薄膜を含む、請求項1に記載の薄膜トランジスタ。
0.38≦In/(In+Ga+Sn)≦0.41 ・・・(7)
0.34≦Ga/(In+Ga+Sn)≦0.37 ・・・(8)
0.23≦Sn/(In+Ga+Sn)≦0.26 ・・・(9)
The thin film transistor according to claim 1, comprising an oxide semiconductor thin film in which the atomic ratio satisfies the following formulas (7) to (9) and the amount of change in the light transmittance is 1% or less in absolute value.
0.38≦In/(In+Ga+Sn)≦0.41 (7)
0.34≦Ga/(In+Ga+Sn)≦0.37 (8)
0.23≦Sn/(In+Ga+Sn)≦0.26 (9)
In、Ga、SnおよびOから構成され、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(1)~(3)を満たし、大気雰囲気で350℃、1時間の熱処理前後の波長450nmの光透過率の変化量が絶対値で5%以下である、請求項1に記載の薄膜トランジスタ用の酸化物半導体薄膜。
0.34≦In/(In+Ga+Sn)≦0.43 ・・・(1)
0.30≦Ga/(In+Ga+Sn)≦0.39 ・・・(2)
0.21≦Sn/(In+Ga+Sn)≦0.30 ・・・(3)
Consisting of In, Ga, Sn, and O, the atomic ratio of each metal element to the total of In, Ga, and Sn satisfies the following formulas (1) to (3), and is heat-treated at 350 ° C. for 1 hour in an air atmosphere. The oxide semiconductor thin film for a thin film transistor according to claim 1, wherein the amount of change in light transmittance at a wavelength of 450 nm before and after is 5% or less in absolute value.
0.34≦In/(In+Ga+Sn)≦0.43 (1)
0.30≦Ga/(In+Ga+Sn)≦0.39 (2)
0.21≦Sn/(In+Ga+Sn)≦0.30 (3)
In、Ga、SnおよびOから構成され、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(4)~(6)を満たし、大気雰囲気で350℃、1時間の熱処理前後の波長450nmの光透過率の変化量が絶対値で2%以下である、請求項2に記載の薄膜トランジスタ用の酸化物半導体薄膜。
0.36≦In/(In+Ga+Sn)≦0.42 ・・・(4)
0.32≦Ga/(In+Ga+Sn)≦0.38 ・・・(5)
0.22≦Sn/(In+Ga+Sn)≦0.28 ・・・(6)
Consisting of In, Ga, Sn, and O, the atomic ratio of each metal element to the total of In, Ga, and Sn satisfies the following formulas (4) to (6), and is heat-treated at 350 ° C. for 1 hour in an air atmosphere. 3. The oxide semiconductor thin film for a thin film transistor according to claim 2, wherein the amount of change in light transmittance at a wavelength of 450 nm before and after is 2% or less in absolute value.
0.36≦In/(In+Ga+Sn)≦0.42 (4)
0.32≦Ga/(In+Ga+Sn)≦0.38 (5)
0.22≦Sn/(In+Ga+Sn)≦0.28 (6)
In、Ga、SnおよびOから構成され、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(7)~(9)を満たし、大気雰囲気で350℃、1時間の熱処理前後の波長450nmの光透過率の変化量が絶対値で1%以下である、請求項3に記載の薄膜トランジスタ用の酸化物半導体薄膜。
0.38≦In/(In+Ga+Sn)≦0.41 ・・・(7)
0.34≦Ga/(In+Ga+Sn)≦0.37 ・・・(8)
0.23≦Sn/(In+Ga+Sn)≦0.26 ・・・(9)
Consisting of In, Ga, Sn, and O, the atomic ratio of each metal element to the total of In, Ga, and Sn satisfies the following formulas (7) to (9), and is heat-treated at 350 ° C. for 1 hour in an air atmosphere. 4. The oxide semiconductor thin film for a thin film transistor according to claim 3, wherein the amount of change in light transmittance at a wavelength of 450 nm before and after is 1% or less in absolute value.
0.38≦In/(In+Ga+Sn)≦0.41 (7)
0.34≦Ga/(In+Ga+Sn)≦0.37 (8)
0.23≦Sn/(In+Ga+Sn)≦0.26 (9)
In、Ga、SnおよびOから構成され、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(1)~(3)を満たす、請求項1または請求項4に記載の酸化物半導体薄膜の形成に用いられる、スパッタリングターゲット。
0.34≦In/(In+Ga+Sn)≦0.43 ・・・(1)
0.30≦Ga/(In+Ga+Sn)≦0.39 ・・・(2)
0.21≦Sn/(In+Ga+Sn)≦0.30 ・・・(3)
The metal element according to claim 1 or 4, which is composed of In, Ga, Sn, and O, and the atomic ratio of each metal element to the total of In, Ga, and Sn satisfies the following formulas (1) to (3). A sputtering target used to form oxide semiconductor thin films.
0.34≦In/(In+Ga+Sn)≦0.43 (1)
0.30≦Ga/(In+Ga+Sn)≦0.39 (2)
0.21≦Sn/(In+Ga+Sn)≦0.30 (3)
In、Ga、SnおよびOから構成され、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(4)~(6)を満たす、請求項2または請求項5に記載の酸化物半導体薄膜の形成に用いられる、スパッタリングターゲット。
0.36≦In/(In+Ga+Sn)≦0.42 ・・・(4)
0.32≦Ga/(In+Ga+Sn)≦0.38 ・・・(5)
0.22≦Sn/(In+Ga+Sn)≦0.28 ・・・(6)
The metal element according to claim 2 or 5, which is composed of In, Ga, Sn, and O, and the atomic ratio of each metal element to the total of In, Ga, and Sn satisfies the following formulas (4) to (6). A sputtering target used to form oxide semiconductor thin films.
0.36≦In/(In+Ga+Sn)≦0.42 (4)
0.32≦Ga/(In+Ga+Sn)≦0.38 (5)
0.22≦Sn/(In+Ga+Sn)≦0.28 (6)
In、Ga、SnおよびOから構成され、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(7)~(9)を満たす、請求項3または請求項6に記載の酸化物半導体薄膜の形成に用いられる、スパッタリングターゲット。
0.38≦In/(In+Ga+Sn)≦0.41 ・・・(7)
0.34≦Ga/(In+Ga+Sn)≦0.37 ・・・(8)
0.23≦Sn/(In+Ga+Sn)≦0.26 ・・・(9)
The metal element according to claim 3 or 6, which is composed of In, Ga, Sn, and O, and the atomic ratio of each metal element to the total of In, Ga, and Sn satisfies the following formulas (7) to (9). A sputtering target used to form oxide semiconductor thin films.
0.38≦In/(In+Ga+Sn)≦0.41 (7)
0.34≦Ga/(In+Ga+Sn)≦0.37 (8)
0.23≦Sn/(In+Ga+Sn)≦0.26 (9)
JP2020023589A 2020-02-14 2020-02-14 Thin film transistors, oxide semiconductor thin films, and sputtering targets Active JP7373428B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020023589A JP7373428B2 (en) 2020-02-14 2020-02-14 Thin film transistors, oxide semiconductor thin films, and sputtering targets

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020023589A JP7373428B2 (en) 2020-02-14 2020-02-14 Thin film transistors, oxide semiconductor thin films, and sputtering targets

Publications (2)

Publication Number Publication Date
JP2021129047A JP2021129047A (en) 2021-09-02
JP7373428B2 true JP7373428B2 (en) 2023-11-02

Family

ID=77488978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020023589A Active JP7373428B2 (en) 2020-02-14 2020-02-14 Thin film transistors, oxide semiconductor thin films, and sputtering targets

Country Status (1)

Country Link
JP (1) JP7373428B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016054171A (en) 2014-09-02 2016-04-14 株式会社神戸製鋼所 Oxide semiconductor thin film of thin film transistor, thin film transistor and sputtering target
WO2018155301A1 (en) 2017-02-22 2018-08-30 出光興産株式会社 Oxide semiconductor film, thin film transistor, oxide sintered body and sputtering target
JP2019064887A (en) 2017-10-04 2019-04-25 出光興産株式会社 Oxide sintered body, sputtering target, oxide semiconductor thin film, and thin film transistor
JP2019077599A (en) 2017-10-26 2019-05-23 出光興産株式会社 Oxide sintered body, sputtering target, oxide semiconductor thin film, and thin-film transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016054171A (en) 2014-09-02 2016-04-14 株式会社神戸製鋼所 Oxide semiconductor thin film of thin film transistor, thin film transistor and sputtering target
WO2018155301A1 (en) 2017-02-22 2018-08-30 出光興産株式会社 Oxide semiconductor film, thin film transistor, oxide sintered body and sputtering target
US20190378933A1 (en) 2017-02-22 2019-12-12 Idemitsu Kosan Co., Ltd. Oxide semiconductor film, thin film transistor, oxide sintered body and sputtering target
JP2019064887A (en) 2017-10-04 2019-04-25 出光興産株式会社 Oxide sintered body, sputtering target, oxide semiconductor thin film, and thin film transistor
JP2019077599A (en) 2017-10-26 2019-05-23 出光興産株式会社 Oxide sintered body, sputtering target, oxide semiconductor thin film, and thin-film transistor

Also Published As

Publication number Publication date
JP2021129047A (en) 2021-09-02

Similar Documents

Publication Publication Date Title
JP6043244B2 (en) Thin film transistor
JP6002088B2 (en) Thin film transistor
JP5723262B2 (en) Thin film transistor and sputtering target
US10468535B2 (en) Oxide for semiconductor layer of thin film transistor, sputtering target, and thin film transistor
WO2012091126A1 (en) Oxide for semiconductor layer of thin film transistor, sputtering target, and thin-film transistor
JP5718072B2 (en) Thin film transistor oxide for semiconductor layer and sputtering target, and thin film transistor
WO2011132644A1 (en) Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
WO2012070676A1 (en) Oxide for semiconductor layer of thin-film transistor, spattering target, and thin-film transistor
TWI514589B (en) Thin film transistor and display device
WO2013168748A1 (en) Thin-film transistor and display device
WO2012070675A1 (en) Oxide for semiconductor layer of thin-film transistor, spattering target, and thin-film transistor
WO2013180141A1 (en) Oxide for semiconductor layer in thin-film transistor, thin-film transistor, display device, and sputtering target
JP2013207100A (en) Thin-film transistor
JP7373428B2 (en) Thin film transistors, oxide semiconductor thin films, and sputtering targets
WO2016035503A1 (en) Thin film transistor
JP2016026389A (en) Oxide for semiconductor layer of thin film transistor, sputtering target, and thin film transistor
JP2022076351A (en) Thin film transistor including oxide semiconductor layer, and sputtering target

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231023

R151 Written notification of patent or utility model registration

Ref document number: 7373428

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151