JP7367464B2 - 電力変換装置および電力変換システム - Google Patents

Description

本発明は、電力を変換する電力変換装置および電力変換システムに関する。

電力変換装置には、複数のレグを設け、各レグにおける動作のタイミングずらすことによりインターリーブ動作を行うものがある（例えば、特許文献１，２および非特許文献１）。

特開２０１２－１９６８３号公報 特開２０１９－２２３９６号公報

L. Huber, B. T. Irving and M. M. Jovanovic, "Open-Loop Control Methods for Interleaved DCM/CCM Boundary Boost PFC Converters", IEEEtrans. Power Electron., vol. 23, no. 4, pp 1649-1657, July 2008.

電力変換装置では、効率が高いことが望まれており、また、電力変換装置のサイズを小さくすることが望まれている。

効率の向上および装置の小型化を実現することができる電力変換装置および電力変換システムを提供することが望ましい。

本発明の一実施の形態に係る第１の電力変換装置は、第１のインダクタと、第２のインダクタと、第１のスイッチペアと、第２のスイッチペアと、制御部とを備える。第１のインダクタは、第１の電源ノードと第１のノードとを結ぶ経路に設けられる。第２のインダクタは、第１の電源ノードと第２のノードとを結ぶ経路に設けられる。第１のスイッチペアは、第２の電源ノードと第１のノードとを結ぶ経路に設けられた第１のスイッチと、第３の電源ノードと第１のノードとを結ぶ経路に設けられた第２のスイッチとを有する。第２のスイッチペアは、第２の電源ノードと第２のノードとを結ぶ経路に設けられた第３のスイッチと、第３の電源ノードと第２のノードとを結ぶ経路に設けられた第４のスイッチとを有する。制御部は、第１の電源ノードから第１のノードに向かって流れる電流を正の電流とした場合における第１のインダクタに流れる第１の電流の電流値が第１のしきい値において減少から増加に転じ第２のしきい値において増加から減少に転じるように第１のスイッチおよび第２のスイッチの動作を制御可能であり、第１の電源ノードから第２のノードに向かって流れる電流を正の電流とした場合における第２のインダクタに流れる第２の電流の電流値が第３のしきい値において減少から増加に転じ第４のしきい値において増加から減少に転じるように第３のスイッチおよび第４のスイッチの動作を制御可能に構成される。上記制御部は、第１のスイッチペアの動作サイクルの時間長である第１のサイクル時間と、第２のスイッチペアの動作サイクルの時間長である第２のサイクル時間と、第１のスイッチペアの動作サイクルの第１の終了タイミング、および第２のスイッチペアの動作サイクルの第２の終了タイミングのタイミング差とに基づいて、タイミング差が所定のタイミング差になるように第３のしきい値および第４のしきい値のうちの一方を設定可能である。上記制御部は、第３のしきい値および第４のしきい値が、第２のスイッチペアがゼロボルトスイッチング動作を行うために超過すべき所定の電流値を挟むように、第３のしきい値および第４しきい値を設定可能である。
本発明の一実施の形態に係る第２の電力変換装置は、第１のインダクタと、第２のインダクタと、第１のスイッチペアと、第２のスイッチペアと、制御部とを備える。第１のインダクタは、第１の電源ノードと第１のノードとを結ぶ経路に設けられる。第２のインダクタは、第１の電源ノードと第２のノードとを結ぶ経路に設けられる。第１のスイッチペアは、第２の電源ノードと第１のノードとを結ぶ経路に設けられた第１のスイッチと、第３の電源ノードと第１のノードとを結ぶ経路に設けられた第２のスイッチとを有する。第２のスイッチペアは、第２の電源ノードと第２のノードとを結ぶ経路に設けられた第３のスイッチと、第３の電源ノードと第２のノードとを結ぶ経路に設けられた第４のスイッチとを有する。制御部は、第１の電源ノードから第１のノードに向かって流れる電流を正の電流とした場合における第１のインダクタに流れる第１の電流の電流値が第１のしきい値において減少から増加に転じ第２のしきい値において増加から減少に転じるように第１のスイッチおよび第２のスイッチの動作を制御可能であり、第１の電源ノードから第２のノードに向かって流れる電流を正の電流とした場合における第２のインダクタに流れる第２の電流の電流値が第３のしきい値において減少から増加に転じ第４のしきい値において増加から減少に転じるように第３のスイッチおよび第４のスイッチの動作を制御可能に構成される。上記制御部は、第１のスイッチペアの動作サイクルの時間長である第１のサイクル時間と、第２のスイッチペアの動作サイクルの時間長である第２のサイクル時間と、第１のスイッチペアの動作サイクルの第１の終了タイミング、および第２のスイッチペアの動作サイクルの第２の終了タイミングのタイミング差とに基づいて、タイミング差が所定のタイミング差になるように第３のしきい値および第４のしきい値のうちの一方を設定可能である。上記制御部は、第３のしきい値および第４のしきい値が、第２のスイッチペアがゼロボルトスイッチング動作を行うために超過すべき所定の電流値を挟むように、第３のしきい値および第４しきい値を設定可能である。上記制御部は、第１のサイクル時間、第２のサイクル時間、第１の電源ノードと第３の電源ノードの間の第１の電圧、および第２の電源ノードと第３の電源ノードの間の第２の電圧に基づいて、第１のインダクタの第１のインダクタンスおよび第２のインダクタの第２のインダクタンスを推定可能であり、第１のインダクタンスおよび第２のインダクタンスに基づいて第３のしきい値および第４のしきい値のうちの一方を設定可能である

本発明の一実施の形態に係る電力変換システムは、上記電力変換装置と、電力変換装置に電力を供給可能な電源とを備える。

本発明の一実施の形態に係る電力変換装置および電力変換システムによれば、第１のインダクタに流れる第１の電流の電流値が第１のしきい値において減少から増加に転じ第２のしきい値において増加から減少に転じるように第１のスイッチおよび第２のスイッチの動作を制御し、第２のインダクタに流れる第２の電流の電流値が第３のしきい値において減少から増加に転じ第４のしきい値において増加から減少に転じるように第３のスイッチおよび第４のスイッチの動作を制御し、第１のサイクル時間と、第２のサイクル時間と、タイミング差とに基づいて、そのタイミング差が所定のタイミング差になるように第３のしきい値および第４のしきい値のうちの一方を設定するようにしたので、効率の向上および装置の小型化を実現することができる。

本発明の一実施の形態に係る電力変換装置の一構成例を表す回路図である。 図１に示した電力変換装置の一動作例を表すタイミング波形図である。 図１に示したしきい値設定部の一構成例を表すブロック図である。 図１に示した電力変換装置の一動作例を表す他のタイミング波形図である。 図１に示した電力変換装置の一動作例を表す説明図である。 図１に示した電力変換装置の他の動作例を表す説明図である。 図１に示した電力変換装置の他の動作例を表す説明図である。 図１に示した電力変換装置の他の動作例を表す説明図である。 図１に示した電力変換装置の他の動作例を表す説明図である。 図１に示した電力変換装置の他の動作例を表す説明図である。 図１に示した電力変換装置の他の動作例を表す説明図である。 図１に示した電力変換装置の他の動作例を表す説明図である。 図１に示した電力変換装置の一動作例を表す他のタイミング波形図である。 図１に示した電力変換装置の一動作例を表す他のタイミング波形図である。 変形例に係るしきい値設定部の一構成例を表すブロック図である。 他の変形例に係る電力変換装置の一構成例を表す回路図である。 他の変形例に係る電力変換装置の一構成例を表す回路図である。 他の変形例に係る電力変換装置の一構成例を表す回路図である。 図１１に示した制御部の一構成例を表すブロック図である。 図１２に示したしきい値設定部の一構成例を表すブロック図である。 他の変形例に係る電力変換装置の一構成例を表す回路図である。 他の変形例に係る電力変換装置の一構成例を表す回路図である。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。

＜実施の形態＞
［構成例］
図１は、本発明の一実施の形態に係る電力変換装置（電力変換装置１）の一構成例を表すものである。この電力変換装置１は、直流電圧を昇圧するＤＣ／ＤＣ変換装置である。電力変換装置１は、入力端子Ｔ１１，Ｔ１２と、出力端子Ｔ２１，Ｔ２２とを備えている。入力端子Ｔ１１，Ｔ１２は直流電源ＰＤＣに接続され、出力端子Ｔ２１，Ｔ２２は負荷ＬＤに接続される。電力変換装置１は、直流電源ＰＤＣから供給された直流電力を変換し、変換された直流電力を負荷ＬＤに供給するように構成される。

電力変換装置１は、キャパシタ１８と、電圧検出部１１と、電流検出部１２Ｍ，１２Ｓと、インダクタ１３Ｍ，１３Ｓと、トランジスタＭＨ，ＭＬ，ＳＨ，ＳＬと、キャパシタ１５と、電圧検出部１６と、制御部２０とを備えている。

キャパシタ１８の一端は入力端子Ｔ１１に導かれた電源ノードＮ１に接続され、他端は入力端子Ｔ１２に導かれた電源ノードＮ３に接続される。

電圧検出部１１は、入力端子Ｔ１２での電圧を基準とした、入力端子Ｔ１１での電圧を電圧Ｖinとして検出するように構成される。電圧検出部１１の一端は電源ノードＮ１に接続され、他端は電源ノードＮ３に接続される。電圧検出部１１は、検出した電圧Ｖinに応じた信号を制御部２０に供給するようになっている。

電流検出部１２Ｍは、インダクタ１３Ｍに流れる電流を電流Ｉｍとして検出するように構成される。電流検出部１２Ｍの一端は電源ノードＮ１に接続され、他端はインダクタ１３Ｍの一端に接続される。電流Ｉｍは、電源ノードＮ１からトランジスタＭＨのソースおよびトランジスタＭＬのドレインに導かれたノードＮＭに向かって流れる場合に正になるように検出される。電流検出部１２Ｍは、検出した電流Ｉｍに応じた信号を制御部２０に供給するようになっている。

電流検出部１２Ｓは、インダクタ１３Ｓに流れる電流を電流Ｉｓとして検出するように構成される。電流検出部１２Ｓの一端は電源ノードＮ１に接続され、他端はインダクタ１３Ｓの一端に接続される。電流Ｉｓは、電源ノードＮ１からトランジスタＳＨのソースおよびトランジスタＳＬのドレインに導かれたノードＮＳに向かって流れる場合に正になるように検出される。電流検出部１２Ｓは、検出した電流Ｉｓに応じた信号を制御部２０に供給するようになっている。

インダクタ１３Ｍは、インダクタンスＬｍを有するチョークコイルであり、インダクタ１３Ｓは、インダクタンスＬｓを有するチョークコイルである。インダクタンスＬｍおよびインダクタンスＬｓは、互いにほぼ同じ値を有する。インダクタ１３Ｍの一端は電流検出部１２Ｍの他端に接続され、他端はノードＮＭに接続される。インダクタ１３Ｓの一端は電流検出部１２Ｓの他端に接続され、他端はノードＮＳに接続される。

トランジスタＭＨ，ＭＬ，ＳＨ，ＳＬは、制御部２０から供給されたゲート信号ＧＭＨ，ＧＭＬ，ＧＳＨ，ＧＳＬに基づいてそれぞれスイッチング動作を行うように構成される。トランジスタＭＨ，ＭＬ，ＳＨ，ＳＬのスイッチング周波数は、数百ｋＨｚである。トランジスタＭＨ，ＭＬ，ＳＨ，ＳＬは、例えばＮ型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を用いて構成される。ＭＯＳＦＥＴは、例えば、スーパージャンクションＭＯＳＦＥＴであってもよい。

トランジスタＭＨは、電源ノードＮ２とノードＮＭとの間の経路に設けられ、オン状態になることにより電源ノードＮ２をノードＮＭに接続するように構成される。トランジスタＭＨのドレインは電源ノードＮ２に接続され、ゲートにはゲート信号ＧＭＨが供給され、ソースはノードＮＭに接続される。トランジスタＭＬは、電源ノードＮ３とノードＮＭとの間の経路に設けられ、オン状態になることにより電源ノードＮ３をノードＮＭに接続するように構成される。トランジスタＭＬのドレインはノードＮＭに接続され、ゲートにはゲート信号ＧＭＬが供給され、ソースは電源ノードＮ３に接続される。トランジスタＭＨおよびトランジスタＭＬは、マスタレグ１４Ｍを構成する。

トランジスタＳＨは、電源ノードＮ２とノードＮＳとの間の経路に設けられ、オン状態になることにより電源ノードＮ２をノードＮＳに接続するように構成される。トランジスタＳＨのドレインは電源ノードＮ２に接続され、ゲートにはゲート信号ＧＳＨが供給され、ソースはノードＮＳに接続される。トランジスタＳＬは、電源ノードＮ３とノードＮＳとの間の経路に設けられ、オン状態になることにより電源ノードＮ３をノードＮＳに接続するように構成される。トランジスタＳＬのドレインはノードＮＳに接続され、ゲートにはゲート信号ＧＳＬが供給され、ソースは電源ノードＮ３に接続される。トランジスタＳＨおよびトランジスタＳＬは、スレーブレグ１４Ｓを構成する。

トランジスタＭＨ，ＭＬ，ＳＨ，ＳＬのそれぞれは、寄生ダイオードおよび寄生キャパシタを含んでいる。寄生ダイオードおよび寄生キャパシタは、トランジスタの寄生素子である。例えば、トランジスタＭＨでは、寄生ダイオードのアノードはトランジスタＭＨのソースに接続され、カソードはトランジスタＭＨのドレインに接続される。また、トランジスタＭＨでは、寄生キャパシタの一端はトランジスタＭＨのソースに接続され、他端はトランジスタＭＨのドレインに接続される。トランジスタＭＬ，ＳＨ，ＳＬについても同様である。なお、トランジスタＭＨ，ＭＬ，ＳＨ，ＳＬのそれぞれのドレイン・ソース間に、寄生素子ではない別のキャパシタをさらに接続してもよい。

キャパシタ１５の一端は電源ノードＮ２に接続され、他端は電源ノードＮ３に接続される。

電圧検出部１６は、出力端子Ｔ２２での電圧を基準とした、出力端子Ｔ２１での電圧を電圧Ｖoutとして検出するように構成される。電圧検出部１６の一端は出力端子Ｔ２１に導かれた電源ノードＮ２に接続され、他端は出力端子Ｔ２２に導かれた電源ノードＮ３に接続される。電圧検出部１６は、検出した電圧Ｖoutに応じた信号を制御部２０に供給するようになっている。

制御部２０は、電力変換装置１の動作を制御するように構成される。具体的には、制御部２０は、電圧検出部１１から供給された電圧Ｖinに応じた信号、電流検出部１２Ｍから供給された電流Ｉｍに応じた信号、電流検出部１２Ｓから供給された電流Ｉｓに応じた信号、および電圧検出部１６から供給された電圧Ｖoutに応じた信号に基づいて、４個のゲート信号ＧＭＨ，ＧＭＬ，ＧＳＨ，ＧＳＬを生成する。そして、制御部２０は、生成したゲート信号ＧＭＨ，ＧＭＬ，ＧＳＨ，ＧＳＬをトランジスタＭＨ，ＭＬ，ＳＨ，ＳＬにそれぞれ供給することにより、トランジスタＭＨ，ＭＬ，ＳＨ，ＳＬの動作を制御する。このようにして、制御部２０は、電力変換装置１が、直流電源ＰＤＣから供給された直流電力に基づいて、電圧がより高い直流電力に変換し、変換された直流電力を負荷ＬＤに供給するように制御する。制御部２０は、しきい値設定部３０と、コンパレータ２２～２５と、時間検出部２６と、ラッチ２７Ｍ，２７Ｓと、ゲート信号生成部２８Ｍ，２８Ｓとを有している。

しきい値設定部３０は、電圧検出部１１から供給された電圧Ｖinに応じた信号、電圧検出部１６から供給された電圧Ｖoutに応じた信号、時間検出部２６から供給されたサイクル時間Ｔｍ，Ｔｓ（後述）およびタイミング差ΔＴ（後述）についての情報に基づいて、４つの電流しきい値Ｉpk_m*，Ｉbtm_m*，Ｉpk_s*，Ｉbtm_s*を設定するように構成される。電流しきい値Ｉpk_m*および電流しきい値Ｉbtm_m*は、マスタレグ１４Ｍの動作に係るものであり、電流Ｉｍの上限値および下限値にそれぞれ対応している。また、電流しきい値Ｉpk_s*および電流しきい値Ｉbtm_s*は、スレーブレグ１４Ｓの動作に係るものであり、電流Ｉｓの上限値および下限値にそれぞれ対応している。

このしきい値設定部３０は、例えば、１または複数のマイクロコントローラを用いて構成される。しきい値設定部３０は、例えば、電圧検出部１１から供給された電圧Ｖinに応じた信号に基づいてＡＤ（Analog-to-Digital）変換を行うことにより、電圧Ｖinを示すデジタル値を求めるとともに、電圧検出部１６から供給された電圧Ｖoutに応じた信号に基づいてＡＤ変換を行うことにより、電圧Ｖoutを示すデジタル値を求める。しきい値設定部３０は、電圧Ｖinを示すデジタル値、電圧Ｖoutを示すデジタル値、サイクル時間Ｔｍ，Ｔｓおよびタイミング差ΔＴについての情報に基づいて演算処理を行うことにより４つの電流しきい値Ｉpk_m*，Ｉbtm_m*，Ｉpk_s*，Ｉbtm_s*を設定する。しきい値設定部３０は、これらの４つの電流しきい値Ｉpk_m*，Ｉbtm_m*，Ｉpk_s*，Ｉbtm_s*に基づいてＤＡ変換を行うことにより、電流しきい値Ｉpk_m*に応じた信号、電流しきい値Ｉbtm_m*に応じた信号、電流しきい値Ｉpk_s*に応じた信号、および電流しきい値Ｉbtm_s*に応じた信号を生成し、これらの４つの電流しきい値に応じた信号を、コンパレータ２２～２５にそれぞれ供給するようになっている。

コンパレータ２２は、電流しきい値Ｉbtm_m*に応じた信号と電流Ｉｍに応じた信号とを比較するように構成される。コンパレータ２２は、例えばアナログ回路により構成され、正入力端子には電流しきい値Ｉbtm_m*に応じた信号が供給され、負入力端子には電流Ｉｍに応じた信号が供給される。そして、コンパレータ２２は、比較結果に応じた信号ＣＰout1を出力端子から出力するようになっている。

コンパレータ２３は、電流Ｉｍに応じた信号と電流しきい値Ｉpk_m*に応じた信号とを比較するように構成される。コンパレータ２３は、例えばアナログ回路により構成され、正入力端子には電流Ｉｍに応じた信号が供給され、負入力端子には電流しきい値Ｉpk_m*に応じた信号が供給される。そして、コンパレータ２３は、比較結果に応じた信号ＣＰout2を出力端子から出力するようになっている。

コンパレータ２４は、電流しきい値Ｉbtm_s*に応じた信号と電流Ｉｓに応じた信号とを比較するように構成される。コンパレータ２４は、例えばアナログ回路により構成され、正入力端子には電流しきい値Ｉbtm_s*に応じた信号が供給され、負入力端子には電流Ｉｓに応じた信号が供給される。そして、コンパレータ２４は、比較結果に応じた信号ＣＰout3を出力端子から出力するようになっている。

コンパレータ２５は、電流Ｉｓに応じた信号と電流しきい値Ｉpk_s*に応じた信号とを比較するように構成される。コンパレータ２５は、例えばアナログ回路により構成され、正入力端子には電流Ｉｓに応じた信号が供給され、負入力端子には電流しきい値Ｉpk_s*に応じた信号が供給される。そして、コンパレータ２５は、比較結果に応じた信号ＣＰout4を出力端子から出力するようになっている。

時間検出部２６は、信号ＣＰout1および信号ＣＰout3に基づいて、例えばタイマを用いて、サイクル時間Ｔｍ，Ｔｓおよびタイミング差ΔＴを検出するように構成される。サイクル時間Ｔｍは、マスタレグ１４Ｍにおける動作サイクルの時間長であり、サイクル時間Ｔｓは、スレーブレグ１４Ｓにおける動作サイクルの時間長である。また、タイミング差ΔＴは、マスタレグ１４Ｍの動作サイクルの終了タイミングと、スレーブレグ１４Ｓの動作サイクルの終了タイミングとの間のタイミング差である。そして、時間検出部２６は、サイクル時間Ｔｍ，Ｔｓおよびタイミング差ΔＴについての情報をしきい値設定部３０に供給するようになっている。

ラッチ２７Ｍは、いわゆるＳＲ（Set-Reset）ラッチであり、セット入力端子Ｓには信号ＣＰout1が入力され、リセット入力端子Ｒには信号ＣＰout2が入力される。また、ラッチ２７Ｍは、出力端子Ｑから信号ＧＭＬ２を出力するとともに、出力端子ＱＢから信号ＧＭＨ２を出力するようになっている。信号ＧＭＨ２および信号ＧＭＬ２は、互いに反転した論理信号である。

ラッチ２７Ｓは、いわゆるＳＲラッチであり、セット入力端子Ｓには信号ＣＰout3が入力され、リセット入力端子Ｒには信号ＣＰout4が入力される。また、ラッチ２７Ｓは、出力端子Ｑから信号ＧＳＬ２を出力するとともに、出力端子ＱＢから信号ＧＳＨ２を出力するようになっている。信号ＧＳＨ２および信号ＧＳＬ２は、互いに反転した論理信号である。

ゲート信号生成部２８Ｍは、マスタレグ１４Ｍにおけるいわゆるデッドタイムを設定することにより、信号ＧＭＨ２に基づいてゲート信号ＧＭＨを生成するとともに、信号ＧＭＬ２に基づいてゲート信号ＧＭＬを生成するように構成される。

ゲート信号生成部２８Ｓは、スレーブレグ１４Ｓにおけるいわゆるデッドタイムを設定することにより、信号ＧＳＨ２に基づいてゲート信号ＧＳＨを生成するとともに、信号ＧＳＬ２に基づいてゲート信号ＧＳＬを生成するように構成される。

図２は、定常状態における電力変換装置１の一動作例を表すものであり、（Ａ）は電流Ｉｍの波形を示し、（Ｂ）は電流Ｉｓの波形を示し、（Ｃ）～（Ｆ）は信号ＣＰout1～ＣＰout4の波形をそれぞれ示し、（Ｇ）～（Ｊ）はゲート信号ＧＭＨ，ＧＭＬ，ＧＳＨ，ＧＳＬの波形をそれぞれ示す。なお、図２（Ｇ）～（Ｊ）では、説明の便宜上、ゲート信号ＧＭＨ，ＧＭＬ，ＧＳＨ，ＧＳＬにおけるデッドタイムの図示を省略している。

図２（Ａ）に示したように、電流Ｉｍは、電流しきい値Ｉbtm_m*と電流しきい値Ｉpk_m*との間で往復する。電流Ｉｍは、マスタレグ１４Ｍの各動作サイクルにおいて、電流しきい値Ｉbtm_m*から増加し始めて電流しきい値Ｉpk_m*に到達し、この電流しきい値Ｉpk_m*において増加から減少に転じ、この電流しきい値Ｉpk_m*から減少し始めて電流しきい値Ｉbtm_m*に到達し、この電流しきい値Ｉbtm_m*において減少から増加に転じる。

同様に、図２（Ｂ）に示したように、電流Ｉｓは、電流しきい値Ｉbtm_s*と電流しきい値Ｉpk_s*との間で往復する。電流Ｉｓは、スレーブレグ１４Ｓの各動作サイクルにおいて、電流しきい値Ｉbtm_s*から増加し始めて電流しきい値Ｉpk_s*に到達し、この電流しきい値Ｉpk_s*において増加から減少に転じ、この電流しきい値Ｉpk_s*から減少し始めて電流しきい値Ｉbtm_s*に到達、この電流しきい値Ｉbtm_s*において減少から増加に転じる。

例えば、タイミングｔ１において減少し始めた電流Ｉｍがタイミングｔ２において電流しきい値Ｉbtm_m*に到達すると、コンパレータ２２の出力信号である信号ＣＰout1は高レベルになる（図２（Ａ），（Ｃ））。これにより、ラッチ２７Ｍはセットされ、信号ＧＭＬ２が低レベルから高レベルに変化するとともに信号ＧＭＨ２が高レベルから低レベルに変化する。これに応じて、ゲート信号ＧＭＨが高レベルから低レベルに変化し、ゲート信号ＧＭＬが低レベルから高レベルに変化する（図２（Ｇ），（Ｈ））。これにより、トランジスタＭＨがオン状態からオフ状態になるとともに、トランジスタＭＬがオフ状態からオン状態になるので、電流Ｉｍは増加し始める（図２（Ａ））。その結果、コンパレータ２２の出力信号である信号ＣＰout1は低レベルに戻る（図２（Ｃ））。

このようにしてタイミングｔ２において増加し始めた電流Ｉｍが、タイミングｔ５において電流しきい値Ｉpk_m*に到達すると、コンパレータ２３の出力信号である信号ＣＰout2は高レベルになる（図２（Ａ），（Ｄ））。これにより、ラッチ２７Ｍはリセットされ、信号ＧＭＬ２が高レベルから低レベルに変化するとともに信号ＧＭＨ２が低レベルから高レベルに変化する。これに応じて、ゲート信号ＧＭＨが低レベルから高レベルに変化し、ゲート信号ＧＭＬが高レベルから低レベルに変化する（図２（Ｇ），（Ｈ））。これにより、トランジスタＭＨがオフ状態からオン状態になるとともに、トランジスタＭＬがオン状態からオフ状態になるので、電流Ｉｍは減少し始める（図２（Ａ））。その結果、コンパレータ２３の出力信号である信号ＣＰout2は低レベルに戻る（図２（Ｄ））。

このようにしてタイミングｔ５において減少し始めた電流Ｉｍは、タイミングｔ６において電流しきい値Ｉbtm_m*に到達する（図２（Ａ））。電力変換装置１は、このようなタイミングｔ２～ｔ６の動作を繰り返す。

以上、電流Ｉｍについて説明したが、電流Ｉｓについても同様である。すなわち、例えば、タイミングｔ３において減少し始めた電流Ｉｓが、タイミングｔ４において電流しきい値Ｉbtm_s*に到達すると、コンパレータ２４の出力信号である信号ＣＰout3は高レベルになる（図２（Ｂ），（Ｅ））。これにより、ラッチ２７Ｓはセットされ、信号ＧＳＬ２が低レベルから高レベルに変化するとともに信号ＧＳＨ２が高レベルから低レベルに変化する。これに応じて、ゲート信号ＧＳＨが高レベルから低レベルに変化し、ゲート信号ＧＳＬが低レベルから高レベルに変化する（図２（Ｉ），（Ｊ））。これにより、トランジスタＳＨがオン状態からオフ状態になるとともに、トランジスタＳＬがオフ状態からオン状態になるので、電流Ｉｓは増加し始める（図２（Ｂ））。その結果、コンパレータ２４の出力信号である信号ＣＰout3は低レベルに戻る（図２（Ｅ））。

このようにしてタイミングｔ４において増加し始めた電流Ｉｓが、タイミングｔ７において電流しきい値Ｉpk_s*に到達すると、コンパレータ２５の出力信号である信号ＣＰout4は高レベルになる（図２（Ｂ），（Ｆ））。これにより、ラッチ２７Ｓはリセットされ、信号ＧＳＬ２が高レベルから低レベルに変化するとともに信号ＧＳＨ２が低レベルから高レベルに変化する。これに応じて、ゲート信号ＧＳＨが低レベルから高レベルに変化し、ゲート信号ＧＳＬが高レベルから低レベルに変化する（図２（Ｉ），（Ｊ））。これにより、トランジスタＳＨがオフ状態からオン状態になるとともに、トランジスタＳＬがオン状態からオフ状態になるので、電流Ｉｓは減少し始める（図２（Ｂ））。その結果、コンパレータ２５の出力信号である信号ＣＰout4は低レベルに戻る（図２（Ｆ））。

このようにしてタイミングｔ７において減少し始めた電流Ｉｓは、タイミングｔ８において電流しきい値Ｉbtm_s*に到達する（図２（Ｂ））。電力変換装置１は、このようなタイミングｔ４～ｔ８の動作を繰り返す。

このように、マスタレグ１４Ｍの動作サイクルは、例えばタイミングｔ２において開始してタイミングｔ６において終了し、スレーブレグ１４Ｓの動作サイクルは、例えばタイミングｔ４において開始してタイミングｔ８において終了する。しきい値設定部３０は、マスタレグ１４Ｍの動作サイクルの終了タイミングと、スレーブレグ１４Ｓの動作サイクルの終了タイミングとのタイミング差ΔＴが、これらの動作サイクルの時間長の半分と等しくなるように、各動作サイクルにおける、スレーブレグ１４Ｓに係る電流しきい値Ｉpk_s*，Ｉbtm_s*を順次設定する。言い換えれば、しきい値設定部３０は、マスタレグ１４Ｍの動作サイクルと、スレーブレグ１４Ｓの動作サイクルとが、互いに１８０度分の位相だけずれるように、各動作サイクルにおける電流しきい値Ｉpk_s*，Ｉbtm_s*を順次設定する。これにより、電力変換装置１は、２相のインターリーブ動作を行うことができるようになっている。

図３は、しきい値設定部３０の一構成例を表すものである。図２において、“ｋ”は動作サイクルの番目の数を示し、“＊”は指令値を示し、“＾”は推定値を示す。しきい値設定部３０は、例えば、マスタレグ１４Ｍの“ｋ”番目の動作サイクルにおいて、マスタレグ１４Ｍの次の“ｋ＋１”番目の動作サイクルで使用すべき電流しきい値Ｉpk_m*[k+1]，Ｉbtm_m*[k+1]を算出し、その“ｋ＋１”番目の動作サイクルが開始したときに、算出した電流しきい値Ｉpk_m*[k+1]，Ｉbtm_m*[k+1]に応じた信号をコンパレータ２２，２３に供給する。同様に、しきい値設定部３０は、例えば、スレーブレグ１４Ｓの“ｋ”番目の動作サイクルにおいて、スレーブレグ１４Ｓの次の“ｋ＋１”番目の動作サイクルで使用すべき電流しきい値Ｉpk_s*[k+1]，Ｉbtm_s*[k+1]を算出し、その“ｋ＋１”番目の動作サイクルが開始したときに、算出した電流しきい値Ｉpk_s*[k+1]，Ｉbtm_s*[k+1]に応じた信号をコンパレータ２４，２５に供給する。しきい値設定部３０は、しきい値算出部３１Ｍ，３１Ｓを有している。

しきい値算出部３１Ｍは、電圧Ｖin，Ｖoutに基づいて、マスタレグ１４Ｍに係る電流しきい値Ｉpk_m*[k+1]，Ｉbtm_m*[k+1]を算出するように構成される。その際、しきい値算出部３１Ｍは、電流しきい値Ｉbtm_m*[k+1]が、マスタレグ１４Ｍにおけるしきい値Ｉcmdcより低い値になるように、しきい値Ｉbtm_m*[k+1]を算出するようになっている。ここで、マスタレグ１４Ｍにおけるしきい値Ｉcmdcは、例えば負の値であり、マスタレグ１４ＭがＺＶＳ（Zero Voltage Switching）動作を行うために超過すべき電流Ｉｍの値であり、インダクタンスＬｍなどによりあらかじめ決定される。

しきい値算出部３１Ｓは、電圧Ｖin，Ｖout、サイクル時間Ｔｍ，Ｔｓ、およびタイミング差ΔＴに基づいて、スレーブレグ１４Ｓに係る電流しきい値Ｉpk_s*[k+1]，Ｉbtm_s*[k+1]を算出するように構成される。その際、しきい値算出部３１Ｓは、電流しきい値Ｉbtm_s*[k+1]が、スレーブレグ１４Ｓにおけるしきい値Ｉcmdcより低い値になるように、電流しきい値Ｉbtm_s*[k+1]を算出するようになっている。ここで、スレーブレグ１４Ｓにおけるしきい値Ｉcmdcは、例えば負の値であり、スレーブレグ１４ＳがＺＶＳ動作を行うために超過すべき電流Ｉｓの値であり、インダクタンスＬｓなどによりあらかじめ決定される。しきい値算出部３１Ｓは、インダクタンス推定部３２と、しきい値推定部３３と、時間推定部３４と、インターリーブ制御部３５とを有している。

インダクタンス推定部３２は、電圧Ｖin，Ｖout、サイクル時間Ｔｍ[k-1]，Ｔｓ[k-1]、電流しきい値Ｉpk_m*[k-1]，Ｉbtm_m*[k-1]，Ｉpk_s*[k-1]，Ｉbtm_s*[k-1]，Ｉbtm_m*[k-2]，Ｉbtm_s*[k-2]に基づいて、インダクタンスＬｍの推定値である推定インダクタンスＬｍ^、およびインダクタンスＬｓの推定値である推定インダクタンスＬｓ^を算出するように構成される。ここで、サイクル時間Ｔｍ[k-1]は、マスタレグ１４Ｍの“ｋ－１”番目の動作サイクルにおけるサイクル時間Ｔｍであり、サイクル時間Ｔｓ[k-1]は、スレーブレグ１４Ｓの“ｋ－１”番目の動作サイクルにおけるサイクル時間Ｔｓである。電流しきい値Ｉpk_m*[k-1]，Ｉbtm_m*[k-1]は、マスタレグ１４Ｍの“ｋ－１”番目の動作サイクルにおける電流しきい値Ｉpk_m*，Ｉbtm_m*である。電流しきい値Ｉbtm_m*[k-2]は、マスタレグ１４Ｍの“ｋ－２”番目の動作サイクルにおける電流しきい値Ｉbtm_m*である。電流しきい値Ｉpk_s*[k-1]，Ｉbtm_s*[k-1]は、スレーブレグ１４Ｓの“ｋ－１”番目の動作サイクルにおける電流しきい値Ｉpk_s*，Ｉbtm_s*である。電流しきい値Ｉbtm_s*[k-2]は、スレーブレグ１４Ｓの“ｋ－２”番目の動作サイクルにおける電流しきい値Ｉbtm_s*である。

例えば、インダクタンス推定部３２は、例えば、電圧Ｖin，Ｖout、サイクル時間Ｔｍ[k-1]、電流しきい値Ｉpk_m*[k-1]，Ｉbtm_m*[k-1]，Ｉbtm_m*[k-2]に基づいて、推定インダクタンスＬｍ^を算出することができる。すなわち、例えば、図２（Ａ）に示したように、電流Ｉｍは、マスタレグ１４Ｍの各動作サイクルにおいて、電流しきい値Ｉbtm_m*から増加し始めて電流しきい値Ｉpk_m*に到達し、この電流しきい値Ｉpk_m*から減少し始めて電流しきい値Ｉbtm_m*に到達する。例えば、“ｋ－１”番目の動作サイクルでは、サイクル時間Ｔｍ[k-1]の間に、電流Ｉｍは、電流しきい値Ｉbtm_m*[k-2]から増加し始めて電流しきい値Ｉpk_m*[k-1]に到達し、その電流しきい値Ｉpk_m*[k-1]から減少し始めて電流しきい値Ｉbtm_m*[k-1]に到達する。この電流Ｉｍの増加率および減少率は、電圧Ｖin，ＶoutおよびインダクタンスＬｍにより定まる。よって、インダクタンス推定部３２は、電圧Ｖin，Ｖout、サイクル時間Ｔｍ[k-1]、電流しきい値Ｉpk_m*[k-1]，Ｉbtm_m*[k-1]，Ｉbtm_m*[k-2]に基づいて、インダクタンスＬｍを推定することにより、推定インダクタンスＬｍ^を算出することができる。

同様に、インダクタンス推定部３２は、例えば、電圧Ｖin，Ｖout、サイクル時間Ｔｓ[k-1]、電流しきい値Ｉpk_s*[k-1]，Ｉbtm_s*[k-1]，Ｉbtm_s*[k-2]に基づいて、推定インダクタンスＬｓ^を算出することができる。

しきい値推定部３３は、電流しきい値Ｉpk_m*[k]，Ｉbtm_m*[k]に基づいて、電流しきい値Ｉpk_m*[k+1]の推定値である推定しきい値Ｉpk_m^[k+1]、および電流しきい値Ｉbtm_m*[k+1]の推定値である推定しきい値Ｉbtm_m^[k+1]を算出するように構成される。ここで、電流しきい値Ｉpk_m*[k]，Ｉbtm_m*[k]は、マスタレグ１４Ｍの“ｋ”番目の動作サイクルにおける電流しきい値Ｉpk_m*，Ｉbtm_m*である。電流しきい値Ｉpk_m*[k+1]，Ｉbtm_m*[k+1]は、マスタレグ１４Ｍの“ｋ＋１”番目の動作サイクルにおける電流しきい値Ｉpk_m*，Ｉbtm_m*である。

例えば、しきい値推定部３３は、電流しきい値Ｉpk_m*[k]をそのまま推定しきい値Ｉpk_m^[k+1]として用いるとともに、電流しきい値Ｉbtm_m*[k]をそのまま推定しきい値Ｉbtm_m^[k+1]として用いてもよい。また、しきい値推定部３３は、電流しきい値Ｉpk_m*[k]，Ｉbtm_m*[k]に加え、さらに他のパラメータにも基づいて、推定しきい値Ｉpk_m^[k+1]，Ｉbtm_m^[k+1]を算出してもよい。

時間推定部３４は、電圧Ｖin，Ｖout、推定インダクタンスＬｍ^，Ｌｓ^、タイミング差ΔＴ[k-1]、電流しきい値Ｉpk_m*[k]，Ｉbtm_m*[k]，Ｉpk_s*[k]，Ｉbtm_s*[k]、および推定しきい値Ｉpk_m^[k+1]，Ｉbtm_m^[k+1]に基づいて、サイクル時間Ｔｍ[k]の推定値である推定サイクル時間Ｔｍ^[k]、サイクル時間Ｔｓ[k]の推定値である推定サイクル時間Ｔｓ^[k]、サイクル時間Ｔｍ[k+1]の推定値である推定サイクル時間Ｔｍ^[k+1]、およびタイミング差ΔＴ[k]の推定値である推定タイミング差ΔＴ^[k]を算出するように構成される。ここで、タイミング差ΔＴ[k-1]は、マスタレグ１４Ｍの“ｋ－１”番目の動作サイクルの終了タイミングと、スレーブレグ１４Ｓの“ｋ－１”番目の動作サイクルの終了タイミングとの間のタイミング差である。電流しきい値Ｉpk_s*[k]，Ｉbtm_s*[k]は、スレーブレグ１４Ｓの“ｋ”番目の動作サイクルにおける電流しきい値Ｉpk_s*，Ｉbtm_s*である。

例えば、時間推定部３４は、上述したインダクタンス推定部３２の算出原理と同様の算出原理を用いて、推定サイクル時間Ｔｍ^[k]，Ｔｓ^[k]，Ｔｍ^[k+1]および推定タイミング差ΔＴ^[k]を算出することができる。

インターリーブ制御部３５は、電圧Ｖin，Ｖout、推定サイクル時間Ｔｍ^[k]，Ｔｓ^[k]，Ｔｍ^[k+1]、および推定タイミング差ΔＴ^[k]に基づいて、マスタレグ１４Ｍの動作サイクルと、スレーブレグ１４Ｓの動作サイクルとが、互いに１８０度分の位相だけずれるように、電流しきい値Ｉpk_s*[k+1]，Ｉbtm_s*[k+1]を算出するように構成される。

ここで、インダクタ１３Ｍは、本開示における「第１のインダクタ」の一具体例に対応する。インダクタ１３Ｓは、本開示における「第２のインダクタ」の一具体例に対応する。トランジスタＭＨは、本開示における「第１のスイッチ」の一具体例に対応し、トランジスタＭＬは、本開示における「第２のスイッチ」の一具体例に対応する。マスタレグ１４Ｍは、本開示における「第１のスイッチペア」の一具体例に対応する。トランジスタＳＨは、本開示における「第３のスイッチ」の一具体例に対応し、トランジスタＳＬは、本開示における「第４のスイッチ」の一具体例に対応する。スレーブレグ１４Ｓは、本開示における「第２のスイッチペア」の一具体例に対応する。電源ノードＮ１は、本開示における「第１の電源ノード」の一具体例に対応し、電源ノードＮ２は、本開示における「第２の電源ノード」の一具体例に対応し、電源ノードＮ３は、本開示における「第３の電源ノード」の一具体例に対応する。ノードＮＭは、本開示における「第１のノード」の一具体例に対応する。ノードＮＳは、本開示における「第２のノード」の一具体例に対応する。入力端子Ｔ１１，Ｔ１２は、本開示における「第１の接続端子部」の一具体例に対応する。出力端子Ｔ２１，Ｔ２２は、本開示における「第２の接続端子部」の一具体例に対応する。制御部２０は、本開示における「制御部」の一具体例に対応する。コンパレータ２２は、本開示における「第１のコンパレータ」の一具体例に対応する。コンパレータ２３は、本開示における「第２のコンパレータ」の一具体例に対応する。コンパレータ２４は、本開示における「第３のコンパレータ」の一具体例に対応する。コンパレータ２５は、本開示における「第４のコンパレータ」の一具体例に対応する。

電流Ｉｍは、本開示における「第１の電流」の一具体例に対応する。電流Ｉｓは、本開示における「第２の電流」の一具体例に対応する。電流しきい値Ｉbtm_m*は、本開示における「第１のしきい値」の一具体例に対応し、電流しきい値Ｉpk_m*は、本開示における「第２のしきい値」の一具体例に対応し、電流しきい値Ｉbtm_s*は、本開示における「第３のしきい値」の一具体例に対応し、電流しきい値Ｉpk_s*は、本開示における「第４のしきい値」の一具体例に対応する。しきい値Ｉcmdcは、本開示における「所定の電流値」の一具体例に対応する。サイクル時間Ｔｍは、本開示における「第１のサイクル時間」の一具体例に対応し、サイクル時間Ｔｓは、本開示における「第２のサイクル時間」の一具体例に対応し、タイミング差ΔＴは、本開示における「タイミング差」の一具体例に対応する。電圧Ｖinは、本開示における「第１の電圧」の一具体例に対応する。電圧Ｖoutは、本開示における「第２の電圧」の一具体例に対応する。

［動作および作用］
続いて、本実施の形態の電力変換装置１の動作および作用について説明する。

（全体動作概要）
まず、図１を参照して、電力変換装置１の全体動作概要を説明する。電圧検出部１１は、電源ノードＮ３での電圧を基準とした、電源ノードＮ１での電圧を電圧Ｖinとして検出する。電流検出部１２Ｍは、インダクタ１３Ｍに流れる電流を電流Ｉｍとして検出する。電流検出部１２Ｓは、インダクタ１３Ｓに流れる電流を電流Ｉｓとして検出する。トランジスタＭＨ，ＭＬ，ＳＨ，ＳＬは、ゲート信号ＧＭＨ，ＧＭＬ，ＧＳＨ，ＧＳＬに基づいてそれぞれスイッチング動作を行う。電圧検出部１６は、電源ノードＮ３での電圧を基準とした、電源ノードＮ２での電圧を電圧Ｖoutとして検出する。制御部２０は、電圧検出部１１から供給された電圧Ｖinに応じた信号、電流検出部１２Ｍから供給された電流Ｉｍに応じた信号、電流検出部１２Ｓから供給された電流Ｉｓに応じた信号、および電圧検出部１６から供給された電圧Ｖoutに応じた信号に基づいて、４個のゲート信号ＧＭＨ，ＧＭＬ，ＧＳＨ，ＧＳＬを生成する。

（詳細動作）
まず、マスタレグ１４Ｍの動作について、詳細に説明する。

図４は、マスタレグ１４Ｍの一動作例を表すものであり、（Ａ）はゲート信号ＧＭＨの波形を示し、（Ｂ）はゲート信号ＧＭＬの波形を示し、（Ｃ）はノードＮＭの電圧ＶＮＭの波形を示し、（Ｄ）は電流Ｉｍの波形を示す。図４（Ａ），（Ｂ）には、デッドタイムＴｄを描いている。

図５Ａ～５Ｈは、マスタレグ１４Ｍの動作状態を表すものである。なお、図５Ａ～５Ｈでは、説明の便宜上、マスタレグ１４Ｍの動作を説明するために必要なもののみを図示しており、負荷ＬＤの代わりに直流電源ＰＤＣ２を接続している。図５Ａ～５Ｈでは、電源ノードＮ３を接地しており、トランジスタＭＨ，ＭＬを、オン状態またはオフ状態を示すスイッチを用いて描いている。

タイミングｔ１１～ｔ１２の期間Ｐ１では、図４に示したように、ゲート信号ＧＭＨは低レベルであり、ゲート信号ＧＭＬは高レベルである（図４（Ａ），（Ｂ））。よって、トランジスタＭＨはオフ状態であり、トランジスタＭＬはオン状態である。トランジスタＭＬがオン状態であるので、ノードＮＭの電圧は０Ｖである（図４（Ｃ））。すなわち、電源ノードＮ１の電圧ＶinはノードＮＭの電圧よりも高い。図５Ａに示したように、電流Ｉは、直流電源ＰＤＣ、インダクタ１３Ｍ、オン状態であるトランジスタＭＬ、直流電源ＰＤＣの順に流れる。このようにして、インダクタ１３Ｍに流れる電流Ｉｍは、０（ゼロ）から増加する（図４（Ｄ））。

そして、タイミングｔ１２において、ゲート信号ＧＭＬが高レベルから低レベルに変化することにより（図４（Ｂ））、トランジスタＭＬはオン状態からオフ状態に変化する。これにより、タイミングｔ１２～ｔ１３の期間Ｐ２において、図５Ｂに示したように、電流Ｉが、直流電源ＰＤＣ、インダクタ１３Ｍ、オフ状態であるトランジスタＭＬの寄生キャパシタ、直流電源ＰＤＣの順に流れるとともに、直流電源ＰＤＣ、インダクタ１３Ｍ、オフ状態であるトランジスタＭＨの寄生キャパシタ、直流電源ＰＤＣ２、直流電源ＰＤＣの順に流れる。このようにして、トランジスタＭＬの寄生キャパシタが充電されるとともに、トランジスタＭＨの寄生キャパシタが放電され、ノードＮＭの電圧ＶＮＭが上昇する（図４（Ｃ））。そして、この期間Ｐ２において、電流Ｉｍは減少し始める（図４（Ｄ））。

そして、タイミングｔ１３において、ノードＮＭの電圧が電圧Ｖoutよりも寄生ダイオードの順方向電圧分だけ高い電圧に到達すると、トランジスタＭＨの寄生ダイオードがオン状態になり、ノードＮＭの電圧ＶＮＭの上昇が停止する（図４（Ｃ））。これにより、タイミングｔ１３～ｔ１４の期間Ｐ３において、図５Ｃに示したように、電流Ｉは、直流電源ＰＤＣ、インダクタ１３Ｍ、オフ状態であるトランジスタＭＨの寄生ダイオード、直流電源ＰＤＣ２、直流電源ＰＤＣの順に流れる。電流Ｉｍは引き続き減少し続ける（図４（Ｄ））。

そして、タイミングｔ１４において、ゲート信号ＧＭＨが低レベルから高レベルに変化することにより（図４（Ａ））、トランジスタＭＨはオフ状態からオン状態に変化する。これにより、タイミングｔ１４～ｔ１５の期間Ｐ４において、図５Ｄに示したように、電流Ｉは、直流電源ＰＤＣ、インダクタ１３Ｍ、オン状態であるトランジスタＭＨ、直流電源ＰＤＣ２、直流電源ＰＤＣの順に流れる。電流Ｉｍは引き続き減少し続ける（図４（Ｄ））。このように、一つ前の期間Ｐ３において、トランジスタＭＨの寄生ダイオードをオン状態にし、この期間Ｐ４においてトランジスタＭＨをオン状態にすることにより、トランジスタＭＨをＺＶＳ動作させることができる。

そして、タイミングｔ１５において、電流Ｉｍが０（ゼロ）に到達し、減少し続ける（図４（Ｄ））。これにより、タイミングｔ１５～ｔ１６の期間Ｐ５において、図５Ｅに示したように、電流Ｉは、直流電源ＰＤＣ、直流電源ＰＤ２、オン状態であるトランジスタＭＨ、インダクタ１３Ｍ、直流電源ＰＤＣの順に流れる。

そして、タイミングｔ１６において、ゲート信号ＧＭＨが高レベルから低レベルに変化することにより（図４（Ａ））、トランジスタＭＨはオン状態からオフ状態に変化する。これにより、タイミングｔ１６～ｔ１７の期間Ｐ６において、図５Ｆに示したように、電流Ｉは、直流電源ＰＤＣ、オフ状態であるトランジスタＭＬの寄生キャパシタ、インダクタ１３Ｍ、直流電源ＰＤＣの順に流れるとともに、直流電源ＰＤＣ、直流電源ＰＤＣ２、オフ状態であるトランジスタＭＨの寄生キャパシタ、インダクタ１３Ｍ、直流電源ＰＤＣの順に流れる。このようにして、トランジスタＭＨの寄生キャパシタが充電されるとともに、トランジスタＭＬの寄生キャパシタが放電され、ノードＮＭの電圧ＶＮＭが下降する（図４（Ｃ））。そして、この期間Ｐ６において、電流Ｉｍは増加し始める（図４（Ｄ））。

そして、タイミングｔ１７において、ノードＮＭの電圧が０Ｖよりも寄生ダイオードの順方向電圧分だけ低い電圧に到達すると、トランジスタＭＬの寄生ダイオードがオン状態になり、ノードＮＭの電圧ＶＮＭの下降が停止する（図４（Ｃ））。これにより、タイミングｔ１７～ｔ１８の期間Ｐ７において、図５Ｇに示したように、電流Ｉは、直流電源ＰＤＣ、オフ状態であるトランジスタＭＬの寄生ダイオード、インダクタ１３Ｍ、直流電源ＰＤＣの順に流れる。電流Ｉｍは引き続き増加し続ける（図４（Ｄ））。

そして、タイミングｔ１８において、ゲート信号ＧＭＬが低レベルから高レベルに変化することにより（図４（Ｂ））、トランジスタＭＬはオフ状態からオン状態に変化する。これにより、タイミングｔ１８～ｔ１９の期間Ｐ８において、図５Ｈに示したように、電流Ｉは、直流電源ＰＤＣ、オン状態であるトランジスタＭＬ、インダクタ１３Ｍ、直流電源ＰＤＣの順に流れる。電流Ｉｍは引き続き増加し続ける（図４（Ｄ））。このように、一つ前の期間Ｐ７において、トランジスタＭＬの寄生ダイオードをオン状態にし、この期間Ｐ８においてトランジスタＭＬをオン状態にすることにより、トランジスタＭＬをＺＶＳ動作させることができる。

そして、タイミングｔ１９において、電流Ｉｍが０（ゼロ）に到達し、増加し続ける（図４（Ｄ））。これにより、期間Ｐ１（図５Ａ）と同様に、タイミングｔ１５～ｔ１６の期間Ｐ５において、電流Ｉは、直流電源ＰＤＣ、インダクタ１３Ｍ、オン状態であるトランジスタＭＬ、直流電源ＰＤＣの順に流れる。

マスタレグ１４Ｍは、このようなタイミングｔ１１～ｔ１９の動作を繰り返す。以上、マスタレグ１４Ｍの動作を例に説明したが、スレーブレグ１４Ｓの動作についても同様である。

このように、電力変換装置１では、トランジスタをオフ状態からオン状態に変化させる際、トランジスタの寄生ダイオードがオン状態である期間においてトランジスタをオン状態に変化させるようにしたので、ＺＶＳ動作を実現できるので、効率を高めることができる。

また、電力変換装置１では、トランジスタの寄生ダイオードのリカバリが生じないようにした。すなわち、仮に、期間Ｐ４のように、電流Ｉｍが正である期間において、トランジスタＭＨをオフ状態にするとともにトランジスタＭＬをオン状態にすると、トランジスタＭＨの寄生ダイオードに過渡的にリカバリ電流が流れ、損失が生じてしまう。電力変換装置１では、期間Ｐ５以降において、電流Ｉｍが負になってから、トランジスタＭＨをオフ状態にするとともにトランジスタＭＬをオン状態にしたので、トランジスタＭＨの寄生ダイオードにこのリカバリ電流が生じない。よって、電力変換装置１では、損失を抑えることができる。

次に、制御部２０の動作について詳細に説明する。

図６は、サイクル時間Ｔｍ，Ｔｓおよびタイミング差ΔＴの検出動作の一例を表すものであり、（Ａ）は電流Ｉｍの波形を示し、（Ｂ）は電流Ｉｓの波形を示し、（Ｃ）は信号ＣＰout1の波形を示し、（Ｄ）は信号ＣＰout3の波形を示す。

電流Ｉｍが減少して電流しきい値Ｉbtm_m*に到達すると、電流Ｉｍは減少から増加に転じるとともに信号ＣＰout1にパルスが生じる（図６（Ａ），（Ｃ））。同様に、電流Ｉｓが減少して電流しきい値Ｉbtm_s*に到達すると、電流Ｉｓは減少から増加に転じるとともに信号ＣＰout3にパルスが生じる（図６（Ｂ），（Ｄ））。時間検出部２６は、これらの信号ＣＰout1，ＣＰout3に基づいて、サイクル時間Ｔｍ，Ｔｓおよびタイミング差ΔＴを検出する。この図６では、“ｋ－１”番目の動作サイクルにおけるサイクル時間Ｔｍ[k-1]，Ｔｓ[k-1]およびタイミング差ΔＴ[k-1]、“ｋ”番目の動作サイクルにおけるサイクル時間Ｔｍ[k]，Ｔｓ[k]およびタイミング差ΔＴ[k]、“ｋ＋１”番目の動作サイクルにおけるサイクル時間Ｔｍ[k+1]，Ｔｓ[k+1]およびタイミング差ΔＴ[k+1]を図示している。そして、時間検出部２６は、サイクル時間Ｔｍ，Ｔｓおよびタイミング差ΔＴについての情報をしきい値設定部３０に供給する。

図７は、４つの電流しきい値Ｉpk_m*，Ｉbtm_m*，Ｉpk_s*，Ｉbtm_s*の設定動作の一例を表すものであり、（Ａ）は電流Ｉｍの波形を示し、（Ｂ）は電流Ｉｓの波形を示す。

しきい値設定部３０は、電圧検出部１１から供給された電圧Ｖinに応じた信号、電圧検出部１６から供給された電圧Ｖoutに応じた信号、時間検出部２６から供給されたサイクル時間Ｔｍ，Ｔｓおよびタイミング差ΔＴについての情報に基づいて、４つの電流しきい値Ｉpk_m*，Ｉbtm_m*，Ｉpk_s*，Ｉbtm_s*を設定する。この図６では、“ｋ－２”番目の動作サイクルにおける電流しきい値Ｉpk_m*[k-2]，Ｉbtm_m*[k-2]，Ｉpk_s*[k-2]，Ｉbtm_s*[k-2]、“ｋ－１”番目の動作サイクルにおける電流しきい値Ｉpk_m*[k-1]，Ｉbtm_m*[k-1]，Ｉpk_s*[k-1]，Ｉbtm_s*[k-1]、“ｋ”番目の動作サイクルにおける電流しきい値Ｉpk_m*[k]，Ｉbtm_m*[k]，Ｉpk_s*[k]，Ｉbtm_s*[k]、“ｋ＋１”番目の動作サイクルにおける電流しきい値Ｉpk_m*[k+1]，Ｉbtm_m*[k+1]，Ｉpk_s*[k+1]，Ｉbtm_s*[k+1]を図示している。

しきい値設定部３０は、例えば、マスタレグ１４Ｍの“ｋ－１”番目の動作サイクルにおいて、電圧Ｖin，Ｖoutに基づいて、マスタレグ１４Ｍの次の“ｋ”番目の動作サイクルで使用すべき電流しきい値Ｉpk_m*[k]，Ｉbtm_m*[k]を算出する。その際、しきい値設定部３０は、電流しきい値Ｉbtm_m*[k]が、マスタレグ１４Ｍにおけるしきい値Ｉcmdcより低い値になるように、しきい値Ｉbtm_m*[k]を算出する。そして、しきい値設定部３０は、図７（Ａ）に示したように、その“ｋ”番目の動作サイクルが開始したときに、算出した電流しきい値Ｉpk_m*[k]，Ｉbtm_m*[k]に応じた信号をコンパレータ２２，２３に供給する。

また、しきい値設定部３０は、例えば、スレーブレグ１４Ｓの“ｋ－１”番目の動作サイクルにおいて、電圧Ｖin，Ｖout、サイクル時間Ｔｍ[k-2]，Ｔｓ[k-2]、および時間ΔＴ[k-2]に基づいて、スレーブレグ１４Ｓの次の“ｋ”番目の動作サイクルで使用すべき電流しきい値Ｉpk_s*[k]，Ｉbtm_s*[k]を算出する。その際、しきい値設定部３０は、電流しきい値Ｉbtm_s*[k]が、スレーブレグ１４Ｓにおけるしきい値Ｉcmdcより低い値になるように、電流しきい値Ｉbtm_s*[k]を算出する。そして、しきい値設定部３０は、図７（Ｂ）に示したように、その“ｋ”番目の動作サイクルが開始したときに、算出した電流しきい値Ｉpk_s*[k]，Ｉbtm_s*[k]に応じた信号をコンパレータ２４，２５に供給する。

マスタレグ１４Ｍの“ｋ”番目の動作サイクルにおいて、電流Ｉｍは、電流しきい値Ｉbtm_m*[k-1]から増加し始めて電流しきい値Ｉpk_m*[k]に到達し、この電流しきい値Ｉpk_m*[k]から減少し始めて電流しきい値Ｉbtm_m[k]*に到達する。時間検出部２６は、信号ＣＰout1に基づいて、電流Ｉｍが、このように電流しきい値Ｉbtm_m*[k-1]から増加し始めてから電流しきい値Ｉbtm_m[k]*に到達するまでの時間をサイクル時間Ｔｍ[k]として検出する。

同様に、スレーブレグ１４Ｓの“ｋ”番目の動作サイクルにおいて、電流Ｉｓは、電流しきい値Ｉbtm_s*[k-1]から増加し始めて電流しきい値Ｉpk_s*[k]に到達し、この電流しきい値Ｉpk_ms[k]から減少し始めて電流しきい値Ｉbtm_s[k]*に到達する。時間検出部２６は、信号ＣＰout3に基づいて、電流Ｉｓが、このように電流しきい値Ｉbtm_s*[k-1]から増加し始めてから電流しきい値Ｉbtm_s[k]*に到達するまでの時間をサイクル時間Ｔｓ[k]として検出する。また、時間検出部２６は、信号ＣＰout1，ＣＰout3に基づいて、マスタレグ１４Ｍの“ｋ”番目の動作サイクルの終了タイミングと、スレーブレグ１４Ｓの“ｋ”番目の動作サイクルの終了タイミングとの間のタイミング差を、タイミング差ΔＴ[k]として検出する。

次に、しきい値設定部３０は、例えば、マスタレグ１４Ｍの“ｋ”番目の動作サイクルにおいて、電圧Ｖin，Ｖoutに基づいて、マスタレグ１４Ｍの次の“ｋ＋１”番目の動作サイクルで使用すべき電流しきい値Ｉpk_m*[k+1]，Ｉbtm_m*[k+1]を算出する。その際、しきい値設定部３０は、電流しきい値Ｉbtm_m*[k+1]が、スレーブレグ１４Ｓにおけるしきい値Ｉcmdcより低い値になるように、電流しきい値Ｉbtm_m*[k+1]を算出する。そして、しきい値設定部３０は、図７（Ａ）に示したように、その“ｋ＋１”番目の動作サイクルが開始したときに、算出した電流しきい値Ｉpk_m*[k+1]，Ｉbtm_m*[k+1]に応じた信号をコンパレータ２２，２３に供給する。

また、しきい値設定部３０は、例えば、スレーブレグ１４Ｓの“ｋ”番目の動作サイクルにおいて、電圧Ｖin，Ｖout、サイクル時間Ｔｍ[k-1]，Ｔｓ[k-1]、および時間ΔＴ[k-1]に基づいて、スレーブレグ１４Ｓの次の“ｋ＋１”番目の動作サイクルで使用すべき電流しきい値Ｉpk_s*[k+1]，Ｉbtm_s*[k+1]を算出する。その際、しきい値設定部３０は、電流しきい値Ｉbtm_s*[k+1]が、スレーブレグ１４Ｓにおけるしきい値Ｉcmdcより低い値になるように、電流しきい値Ｉbtm_s*[k+1]を算出する。そして、しきい値設定部３０は、図７（Ｂ）に示したように、その“ｋ＋１”番目の動作サイクルが開始したときに、算出した電流しきい値Ｉpk_s*[k+1]，Ｉbtm_s*[k+1]に応じた信号をコンパレータ２４，２５に供給する。

マスタレグ１４Ｍの“ｋ＋１”番目の動作サイクルにおいて、電流Ｉｍは、電流しきい値Ｉbtm_m*[k]から増加し始めて電流しきい値Ｉpk_m*[k+1]に到達し、この電流しきい値Ｉpk_m*[k+1]から減少し始めて電流しきい値Ｉbtm_m[k+1]*に到達する。時間検出部２６は、信号ＣＰout1に基づいて、電流Ｉｍが、このように電流しきい値Ｉbtm_m*[k]から増加し始めてから電流しきい値Ｉbtm_m[k+1]*に到達するまでの時間をサイクル時間Ｔｍ[k+1]として検出する。

同様に、スレーブレグ１４Ｓの“ｋ＋１”番目の動作サイクルにおいて、電流Ｉｓは、電流しきい値Ｉbtm_s*[k]から増加し始めて電流しきい値Ｉpk_s*[k+1]に到達し、この電流しきい値Ｉpk_ms[k+1]から減少し始めて電流しきい値Ｉbtm_s[k+1]*に到達する。時間検出部２６は、信号ＣＰout3に基づいて、電流Ｉｓが、このように電流しきい値Ｉbtm_s*[k]から増加し始めてから電流しきい値Ｉbtm_s[k+1]*に到達するまでの時間をサイクル時間Ｔｓ[k+1]として検出する。また、時間検出部２６は、信号ＣＰout1，ＣＰout3に基づいて、マスタレグ１４Ｍの“ｋ＋１”番目の動作サイクルの終了タイミングと、スレーブレグ１４Ｓの“ｋ＋１”番目の動作サイクルの終了タイミングとの間のタイミング差を、タイミング差ΔＴ[k+1]として検出する。

制御部２０は、このような動作を繰り返す。しきい値設定部３０は、タイミング差ΔＴが、これらの動作サイクルの時間長の半分と等しくなるように、各動作サイクルにおける、スレーブレグ１４Ｓに係る電流しきい値Ｉpk_s*，Ｉbtm_s*を順次設定する。言い換えれば、しきい値設定部３０は、マスタレグ１４Ｍの動作サイクルと、スレーブレグ１４Ｓの動作サイクルとが、互いに１８０度分の位相だけずれるように、各動作サイクルにおける電流しきい値Ｉpk_s*，Ｉbtm_s*を順次設定する。これにより、電力変換装置１は、２相のインターリーブ動作を行うことができる。

以上のように、電力変換装置１では、インダクタＬｍに流れる電流Ｉｍが電流しきい値Ｉbtm_m*において減少から増加に転じ電流しきい値Ｉpk_m*において増加から減少に転じるようにマスタレグ１４ＭのトランジスタＭＨ，ＭＬの動作を制御するとともに、インダクタＬｓに流れる電流Ｉｓが電流しきい値Ｉbtm_s*において減少から増加に転じ電流しきい値Ｉpk_s*において増加から減少に転じるようにスレーブレグ１４ＳのトランジスタＳＨ，ＳＬの動作を制御するようにした。そして、電力変換装置１では、マスタレグ１４Ｍの動作サイクルのサイクル時間Ｔｍ、スレーブレグ１４Ｓの動作サイクルのサイクル時間Ｔｓ、およびマスタレグ１４Ｍの動作サイクルの終了タイミングとスレーブレグ１４Ｓの動作サイクルの終了タイミングとのタイミング差ΔＴに基づいて、このタイミング差ΔＴがこれらの動作サイクルの時間長の半分と等しくなるように、スレーブレグ１４Ｓに係る電流しきい値Ｉpk_s*，Ｉbtm_s*を設定するようにした。これにより、電力変換装置１では、電流Ｉｍ，Ｉｓの電流範囲を、例えば、ＺＶＳ動作を実現できる電流範囲や、寄生ダイオードのリカバリが生じないような電流範囲に設定することができる。その結果、電力変換装置１では、効率を高めることができる。

また、電力変換装置１では、電流しきい値Ｉbtm_m*が、マスタレグ１４Ｍにおけるしきい値Ｉcmdcより低い値になるように、電流しきい値Ｉbtm_m*を設定するとともに、電流しきい値Ｉbtm_s*が、スレーブレグ１４Ｓにおけるしきい値Ｉcmdcより低い値になるように、電流しきい値Ｉbtm_s*を設定するようにした。すなわち、電流しきい値Ｉpk_m*および電流しきい値Ｉbtm_m*がマスタレグ１４Ｍにおけるしきい値Ｉcmdcを挟むにように、電流しきい値Ｉpk_m*，Ｉbtm_mを設定するとともに、電流しきい値Ｉpk_s*および電流しきい値Ｉbtm_s*がスレーブレグ１４Ｓにおけるしきい値Ｉcmdcを挟むにように、電流しきい値Ｉpk_s*，Ｉbtm_sを設定するようにした。これにより、電流Ｉｍは、マスタレグ１４Ｍにおけるしきい値Ｉcmdcを超過し、電流Ｉｓは、マスタレグ１４Ｍにおけるしきい値Ｉcmdcを超過するので、マスタレグ１４Ｍおよびスレーブレグ１４Ｓは、ともにＺＶＳ動作を行うことができるので、効率を高めることができる。

また、電力変換装置１では、マスタレグ１４Ｍの動作サイクルのサイクル時間Ｔｍ、スレーブレグ１４Ｓの動作サイクルのサイクル時間Ｔｓ、およびマスタレグ１４Ｍの動作サイクルの終了タイミングとスレーブレグ１４Ｓの動作サイクルの終了タイミングとのタイミング差ΔＴに基づいて、このタイミング差ΔＴがこれらの動作サイクルの時間長の半分と等しくなるように、スレーブレグ１４Ｓに係る電流しきい値Ｉpk_s*，Ｉbtm_s*を設定するようにした。これにより、電流Ｉｍおよび電流Ｉｓの合計電流に含まれるリップル電流を低減することができるので、キャパシタ１８に流れる電流を少なくすることができる。その結果、電力変換装置１では、キャパシタ１８を小型化することができるので、電力変換装置１を小型化することができる。

また、電力変換装置１では、推定インダクタンスＬｍ^，Ｌｓ^を算出するようにしたので、インダクタ１３Ｍ,１３Ｓに特性ばらつきがある場合でも、その特性ばらつきに応じた電流しきい値Ｉpk_s*，Ｉbtm_s*を設定することができる。これにより、マスタレグ１４Ｍの動作サイクルと、スレーブレグ１４Ｓの動作サイクルとが、互いに１８０度分の位相だけずれるように動作させることができるので、効果的にインターリーブ動作を行うことができるとともに、キャパシタ１８を小型化することができるので電力変換装置１を小型化することができる。

また、電力変換装置１では、電流Ｉｍと電流しきい値Ｉpk_m*，Ｉbtm_m*とを直接比較するとともに、電流Ｉｓと電流しきい値Ｉpk_s*，Ｉbtm_s*とを直接比較するようにした。これにより、電流Ｉｍの電流範囲を電流しきい値Ｉpk_m*，Ｉbtm_m*により直接的に制御するとともに、電流Ｉｓの電流範囲を電流しきい値Ｉpk_s*，Ｉbtm_s*により直接的に制御することができるので、マスタレグ１４Ｍおよびスレーブレグ１４Ｓが、より確実にＺＶＳ動作を行うように制御することができるため、効率を高めることができる。

また、電力変換装置１では、アナログ回路であるコンパレータ２２～２５を設け、コンパレータ２２，２３が電流Ｉｍと電流しきい値Ｉpk_m*，Ｉbtm_m*とを比較するとともに、コンパレータ２４，２５が電流Ｉｓと電流しきい値Ｉpk_s*，Ｉbtm_s*とを比較するようにした。これにより、例えば、電流Ｉｍ，ＩｓをＡＤ変換して処理を行う場合に比べて、短い応答時間で制御を行うことができる。

［効果］
以上のように本実施の形態では、インダクタＬｍに流れる電流が電流しきい値Ｉbtm_m*と電流しきい値Ｉpk_m*との間を往復するようにマスタレグのトランジスタの動作を制御するとともに、インダクタＬｓに流れる電流が電流しきい値Ｉbtm_s*と電流しきい値Ｉpk_s*との間を往復するようにスレーブレグのトランジスタの動作を制御するようにした。そして、マスタレグの動作サイクルのサイクル時間、スレーブレグの動作サイクルのサイクル時間、およびマスタレグの動作サイクルの終了タイミングとスレーブレグの動作サイクルの終了タイミングとのタイミング差に基づいて、このタイミング差がこれらの動作サイクルの時間長の半分と等しくなるように、スレーブレグに係る電流しきい値Ｉpk_s*，Ｉbtm_s*を設定するようにした。これにより、インダクタＬｍ，Ｌｓに流れる電流の範囲を、ＺＶＳ動作を実現できる電流範囲や、寄生ダイオードのリカバリが生じないような電流範囲に設定することができるので、効率を高めることができる。

本実施の形態では、電流しきい値Ｉbtm_m*が、マスタレグにおけるしきい値Ｉcmdcより低い値になるように、電流しきい値Ｉbtm_m*を設定するとともに、電流しきい値Ｉbtm_s*が、スレーブレグにおけるしきい値Ｉcmdcより低い値になるように、電流しきい値Ｉbtm_s*を設定するようにしたので、ＺＶＳ動作を実現できるため、効率を高めることができる。

本実施の形態では、マスタレグの動作サイクルのサイクル時間、スレーブレグの動作サイクルのサイクル時間、およびマスタレグの動作サイクルの終了タイミングとスレーブレグの動作サイクルの終了タイミングとのタイミング差に基づいて、このタイミング差がこれらの動作サイクルの時間長の半分と等しくなるように、スレーブレグに係る電流しきい値Ｉpk_s*，Ｉbtm_s*を設定するようにしたので、電力変換装置を小型化することができる。

本実施の形態では、推定インダクタンスＬｍ^，Ｌｓ^を算出するようにしたので、インダクタに特性ばらつきがある場合でも、その特性ばらつきに応じた電流しきい値Ｉpk_s*，Ｉbtm_s*を設定することができるので、効果的にインターリーブ動作を行うことができるとともに、電力変換装置を小型化することができる。

本実施の形態では、電流Ｉｍと電流しきい値Ｉpk_m*，Ｉbtm_m*とを直接比較するとともに、電流Ｉｓと電流しきい値Ｉpk_s*，Ｉbtm_s*とを直接比較するようにしたので、マスタレグおよびスレーブレグが、より確実にＺＶＳ動作を行うように制御することができるため、効率を高めることができる。

[変形例１]
上記実施の形態では、タイミング差ΔＴが動作サイクルの時間長の半分と等しくなるように、スレーブレグ１４Ｓに係る２つの電流しきい値Ｉpk_s*，Ｉbtm_s*の両方を設定するようにしたが、これに限定されるものではない。これに代えて、例えば、２つの電流しきい値Ｉpk_s*，Ｉbtm_s*のうちの一方を設定してもよい。以下に、２つの電流しきい値Ｉpk_s*，Ｉbtm_s*のうちの電流しきい値Ｉpk_s*を設定する例について、詳細に説明する。

図８は、本変形例に係るしきい値設定部３０Ａの一構成例を表すものである。しきい値設定部３０Ａは、しきい値算出部３１ＭＡと、しきい値算出部３１ＳＡとを有している。

しきい値算出部３１ＭＡは、電圧Ｖin，Ｖoutに基づいて、電流しきい値Ｉpk_m*[k+1]，Ｉbtm_m*[k+1]を算出するように構成される。その際、しきい値算出部３１ＭＡは、電流しきい値Ｉbtm_m*[k+1]が、マスタレグ１４Ｍおよびスレーブレグ１４Ｓにおけるしきい値Ｉcmdcより低い値になるように、しきい値Ｉbtm_m*[k+1]を算出するようになっている。しきい値設定部３０Ａでは、マスタレグ１４Ｍにおける電流しきい値Ｉbtm_m*[k+1]を、スレーブレグ１４Ｓにおける電流しきい値Ｉbtm_s*[k+1]としても用いるようになっている。

しきい値算出部３１ＳＡは、電圧Ｖin，Ｖout、サイクル時間Ｔｍ，Ｔｓ、およびタイミング差ΔＴに基づいて、スレーブレグ１４Ｓに係る電流しきい値Ｉpk_s*[k+1]を算出するように構成される。しきい値算出部３１ＳＡは、インターリーブ制御部３５Ａとを有している。インターリーブ制御部３５Ａは、電圧Ｖin，Ｖout、推定サイクル時間Ｔｍ^[k]，Ｔｓ^[k]，Ｔｍ^[k+1]、および推定タイミング差ΔＴ^[k]に基づいて、マスタレグ１４Ｍの動作サイクルと、スレーブレグ１４Ｓの動作サイクルとが、互いに１８０度分の位相だけずれるように、電流しきい値Ｉpk_s*[k+1]を算出するように構成される。

なお、この例では、タイミング差ΔＴが動作サイクルの時間長の半分と等しくなるように、２つの電流しきい値Ｉpk_s*，Ｉbtm_s*のうちの電流しきい値Ｉpk_s*を設定したが、これに限定されるものではなく、これに代えて、例えば、２つの電流しきい値Ｉpk_s*，Ｉbtm_s*のうちの電流しきい値Ｉbtm_s*を設定してもよい。

[変形例２]
上記実施の形態では、図１に示したように、電源ノードＮ１および電源ノードＮ３に直流電源ＰＤＣを接続したが、これに限定されるものではない。これに代えて、電源ノードＮ１および電源ノードＮ２に直流電源ＰＤＣを接続してもよい。以下に、本変形例について詳細に説明する。

図９は、本変形例に係る電力変換装置１Ｂの一構成例を表すものである。電力変換装置１Ｂは、入力端子Ｔ３１，Ｔ３２と、キャパシタ１８Ｂと、電圧検出部１１Ｂと、制御部２０Ｂとを備えている。入力端子Ｔ３１，Ｔ３２は直流電源ＰＤＣに接続される。キャパシタ１８Ｂの一端は、入力端子Ｔ３１に導かれた電源ノードＮ２に接続され、他端は、入力端子Ｔ３２に導かれた電源ノードＮ１に接続される。電圧検出部１１Ｂは、入力端子Ｔ３２での電圧を基準とした、入力端子Ｔ３１での電圧を電圧Ｖinとして検出するように構成される。電圧検出部１１Ｂの一端は電源ノードＮ２に接続され、他端は電源ノードＮ１に接続される。制御部２０Ｂは、上記実施の形態に係る制御部２０と同様に、電圧検出部１１Ｂから供給された電圧Ｖinに応じた信号、電流検出部１２Ｍから供給された電流Ｉｍに応じた信号、電流検出部１２Ｓから供給された電流Ｉｓに応じた信号、および電圧検出部１６から供給された電圧Ｖoutに応じた信号に基づいて、４個のゲート信号ＧＭＨ，ＧＭＬ，ＧＳＨ，ＧＳＬを生成することにより、トランジスタＭＨ，ＭＬ，ＳＨ，ＳＬの動作を制御するように構成される。

ここで、トランジスタＭＬは、本開示における「第１のスイッチ」の一具体例に対応し、トランジスタＭＨは、本開示における「第２のスイッチ」の一具体例に対応する。トランジスタＳＬは、本開示における「第３のスイッチ」の一具体例に対応し、トランジスタＳＨは、本開示における「第４のスイッチ」の一具体例に対応する。電源ノードＮ１は、本開示における「第１の電源ノード」の一具体例に対応し、電源ノードＮ３は、本開示における「第２の電源ノード」の一具体例に対応し、電源ノードＮ２は、本開示における「第３の電源ノード」の一具体例に対応する。入力端子Ｔ３１，Ｔ３２は、本開示における「第１の接続端子部」の一具体例に対応する。

[変形例３]
上記実施の形態では、図１に示したように、インダクタＬｍ，Ｌｓの後段にマスタレグ１４Ｍおよびスレーブレグ１４Ｓを配置したが、これに限定されるものではない。これに代えて、例えば、インダクタＬｍ，Ｌｓの前段にマスタレグ１４Ｍおよびスレーブレグ１４Ｓを配置してもよい。以下に、本変形例について詳細に説明する。

図１０は、本変形例に係る電力変換装置１Ｃの一構成例を表すものである。この電力変換装置１Ｃは、直流電圧を降圧するＤＣ／ＤＣ変換装置である。電力変換装置１Ｃは、入力端子Ｔ４１，Ｔ４２と、出力端子Ｔ５１，Ｔ５２とを備えている。入力端子Ｔ４１，Ｔ４２は直流電源ＰＤＣに接続され、出力端子Ｔ５１，Ｔ５２は負荷ＬＤに接続される。電力変換装置１Ｃは、直流電源ＰＤＣから供給された直流電力を変換し、変換された直流電力を負荷ＬＤに供給するように構成される。

電力変換装置１Ｃは、キャパシタ１８Ｃと、電圧検出部１１Ｃと、トランジスタＭＨ，ＭＬ，ＳＨ，ＳＬと、インダクタ１３Ｍ，１３Ｓと、電流検出部１２Ｍ，１２Ｓと、キャパシタ１５Ｃと、電圧検出部１６Ｃと、制御部２０Ｃとを備えている。

キャパシタ１８Ｃの一端は入力端子Ｔ４１に導かれた電源ノードＮ２に接続され、他端は入力端子Ｔ４２に導かれた電源ノードＮ３に接続される。

電圧検出部１１Ｃは、入力端子Ｔ４２での電圧を基準とした、入力端子Ｔ４１での電圧を電圧Ｖinとして検出するように構成される。電圧検出部１１Ｃの一端は電源ノードＮ２に接続され、他端は電源ノードＮ３に接続される。

トランジスタＭＨは、電源ノードＮ２とノードＮＭとの間の経路に設けられ、オン状態になることにより電源ノードＮ２をノードＮＭに接続するように構成される。トランジスタＭＨのドレインは電源ノードＮ２に接続され、ゲートにはゲート信号ＧＭＨが供給され、ソースはノードＮＭに接続される。トランジスタＭＬは、電源ノードＮ３とノードＮＭとの間の経路に設けられ、オン状態になることにより電源ノードＮ３をノードＮＭに接続するように構成される。トランジスタＭＬのドレインはノードＮＭに接続され、ゲートにはゲート信号ＧＭＬが供給され、ソースは電源ノードＮ３に接続される。トランジスタＭＨおよびトランジスタＭＬは、マスタレグ１４Ｍを構成する。

トランジスタＳＨは、電源ノードＮ２とノードＮＳとの間の経路に設けられ、オン状態になることにより電源ノードＮ２をノードＮＳに接続するように構成される。トランジスタＳＨのドレインは電源ノードＮ２に接続され、ゲートにはゲート信号ＧＳＨが供給され、ソースはノードＮＳに接続される。トランジスタＳＬは、電源ノードＮ３とノードＮＳとの間の経路に設けられ、オン状態になることにより電源ノードＮ３をノードＮＳに接続するように構成される。トランジスタＳＬのドレインはノードＮＳに接続され、ゲートにはゲート信号ＧＳＬが供給され、ソースは電源ノードＮ３に接続される。トランジスタＳＨおよびトランジスタＳＬは、スレーブレグ１４Ｓを構成する。

インダクタ１３Ｍの一端はノードＮＭに接続され、他端は電流検出部１２Ｍの一端に接続される。インダクタ１３Ｓの一端はノードＮＳに接続され、他端は電流検出部１２Ｓの一端に接続される。

電流検出部１２Ｍは、インダクタ１３Ｍに流れる電流を電流Ｉｍとして検出するように構成される。電流Ｉｍは、ノードＮＭから電源ノードＮ１に向かって流れる場合に正になるように検出される。電流検出部１２Ｓは、インダクタ１３Ｓに流れる電流を電流Ｉｓとして検出するように構成される。電流Ｉｓは、ノードＮＳから電源ノードＮ１に向かって流れる場合に正になるように検出される。

キャパシタ１５Ｃの一端は電源ノードＮ１に接続され、他端は電源ノードＮ３に接続される。

電圧検出部１６Ｃは、出力端子Ｔ５２での電圧を基準とした、出力端子Ｔ５１での電圧を電圧Ｖoutとして検出するように構成される。電圧検出部１６Ｃの一端は出力端子Ｔ５１に導かれた電源ノードＮ１に接続され、他端は出力端子Ｔ５２に導かれた電源ノードＮ３に接続される。

制御部２０Ｃは、上記実施の形態に係る制御部２０と同様に、電圧検出部１１Ｃから供給された電圧Ｖinに応じた信号、電流検出部１２Ｍから供給された電流Ｉｍに応じた信号、電流検出部１２Ｓから供給された電流Ｉｓに応じた信号、および電圧検出部１６Ｃから供給された電圧Ｖoutに応じた信号に基づいて、４個のゲート信号ＧＭＨ，ＧＭＬ，ＧＳＨ，ＧＳＬを生成することにより、トランジスタＭＨ，ＭＬ，ＳＨ，ＳＬの動作を制御するように構成される。

ここで、入力端子Ｔ４１，Ｔ４２は、本開示における「第１の接続端子部」の一具体例に対応する。出力端子Ｔ５１，Ｔ５２は、本開示における「第２の接続端子部」の一具体例に対応する。電圧Ｖoutは、本開示における「第１の電圧」の一具体例に対応する。電圧Ｖinは、本開示における「第２の電圧」の一具体例に対応する。

[変形例４]
上記実施の形態では、図１に示したように、マスタレグ１４Ｍおよび１つのスレーブレグ１４Ｓを設けたが、これに限定されるものではなく、これに代えて、例えば、複数のスレーブレグ１４Ｓを設けてもよい。以下に、２つのスレーブレグ１４Ｓを設ける例について詳細に説明する。

図１１は、本変形例に係る電力変換装置１Ｄの一構成例を表すものである。電力変換装置１Ｄは、キャパシタ１８と、電圧検出部１１と、電流検出部１２Ｍ，１２ＳＡ，１２ＳＢと、インダクタ１３Ｍ，１３ＳＡ，１３ＳＢと、トランジスタＭＨ，ＭＬ，ＳＨＡ，ＳＬＡ，ＳＨＢ，ＳＬＢと、キャパシタ１５と、電圧検出部１６と、制御部２０Ｄとを備えている。

電流検出部１２ＳＡは、インダクタ１３ＳＡに流れる電流を電流ＩｓＡとして検出するように構成される。電流ＩｓＡは、電源ノードＮ１からトランジスタＳＨＡのソースおよびトランジスタＳＬＡのドレインに導かれたノードＮＳＡに向かって流れる場合に正になるように検出される。電流検出部１２ＳＢは、インダクタ１３ＳＢに流れる電流を電流ＩｓＢとして検出するように構成される。電流ＩｓＡは、電源ノードＮ１からトランジスタＳＨＢのソースおよびトランジスタＳＬＢのドレインに導かれたノードＮＳＢに向かって流れる場合に正になるように検出される。

インダクタ１３ＳＡは、インダクタンスＬｓＡを有するチョークコイルであり、インダクタ１３ＳＢは、インダクタンスＬｓＢを有するチョークコイルである。インダクタンスＬｍ、インダクタンスＬｓＡ、およびインダクタンスＬｓＢは、互いにほぼ同じ値を有する。インダクタ１３ＳＡの一端は電流検出部１２ＳＡの他端に接続され、他端はノードＮＳＡに接続される。インダクタ１３ＳＢの一端は電流検出部１２ＳＢの他端に接続され、他端はノードＮＳＢに接続される。

トランジスタＳＨＡは、電源ノードＮ２とノードＮＳＡとの間の経路に設けられ、オン状態になることにより電源ノードＮ２をノードＮＳＡに接続するように構成される。トランジスタＳＨＡのドレインは電源ノードＮ２に接続され、ゲートにはゲート信号ＧＳＨＡが供給され、ソースはノードＮＳＡに接続される。トランジスタＳＬＡは、電源ノードＮ３とノードＮＳＡとの間の経路に設けられ、オン状態になることにより電源ノードＮ３をノードＮＳＡに接続するように構成される。トランジスタＳＬＡのドレインはノードＮＳＡに接続され、ゲートにはゲート信号ＧＳＬＡが供給され、ソースは電源ノードＮ３に接続される。トランジスタＳＨＡおよびトランジスタＳＬＡは、スレーブレグ１４ＳＡを構成する。

トランジスタＳＨＢは、電源ノードＮ２とノードＮＳＢとの間の経路に設けられ、オン状態になることにより電源ノードＮ２をノードＮＳＢに接続するように構成される。トランジスタＳＨＢのドレインは電源ノードＮ２に接続され、ゲートにはゲート信号ＧＳＨＢが供給され、ソースはノードＮＳＢに接続される。トランジスタＳＬＢは、電源ノードＮ３とノードＮＳＢとの間の経路に設けられ、オン状態になることにより電源ノードＮ３をノードＮＳＢに接続するように構成される。トランジスタＳＬＢのドレインはノードＮＳＢに接続され、ゲートにはゲート信号ＧＳＬＢが供給され、ソースは電源ノードＮ３に接続される。トランジスタＳＨＢおよびトランジスタＳＬＢは、スレーブレグ１４ＳＢを構成する。

制御部２０Ｄは、電圧検出部１１から供給された電圧Ｖinに応じた信号、電流検出部１２Ｍから供給された電流Ｉｍに応じた信号、電流検出部１２ＳＡから供給された電流ＩｓＡに応じた信号、電流検出部１２ＳＢから供給された電流ＩｓＢに応じた信号、および電圧検出部１６から供給された電圧Ｖoutに応じた信号に基づいて、６個のゲート信号ＧＭＨ，ＧＭＬ，ＧＳＨＡ，ＧＳＬＡ，ＧＳＨＢ，ＧＳＬＢを生成するように構成される。

図１２は、制御部２０Ｄの一構成例を表すものである。制御部２０Ｄは、しきい値設定部３０Ｄと、コンパレータ２２，２３，２４Ａ，２５Ａ，２４Ｂ，２５Ｂと、時間検出部２６Ｄと、ラッチ２７Ｍ，２７ＳＡ，２７ＳＢと、ゲート信号生成部２８Ｍ，２８ＳＡ，２８ＳＢとを有している。

しきい値設定部３０Ｄは、電圧検出部１１から供給された電圧Ｖinに応じた信号、電圧検出部１６から供給された電圧Ｖoutに応じた信号、時間検出部２６Ｄから供給されたサイクル時間Ｔｍ，ＴｓＡ，ＴｓＢおよびタイミング差ΔＴＡ，ΔＴＢについての情報に基づいて、６つの電流しきい値Ｉpk_m*，Ｉbtm_m*，Ｉpk_sA*，Ｉbtm_sA*，Ｉpk_sB*，Ｉbtm_sB*を設定するように構成される。電流しきい値Ｉpk_sA*および電流しきい値Ｉbtm_sA*は、スレーブレグ１４ＳＡの動作に係るものであり、電流ＩｓＡの上限値および電流ＩｓＡの下限値にそれぞれ対応している。電流しきい値Ｉpk_sB*および電流しきい値Ｉbtm_sB*は、スレーブレグ１４ＳＢの動作に係るものであり、電流ＩｓＢの上限値および電流ＩｓＢの下限値にそれぞれ対応している。

コンパレータ２４Ａは、電流しきい値Ｉbtm_sA*に応じた信号と電流ＩｓＡに応じた信号とを比較するように構成される。コンパレータ２４Ａは、例えばアナログ回路により構成され、正入力端子には電流しきい値Ｉbtm_sA*に応じた信号が供給され、負入力端子には電流ＩｓＡに応じた信号が供給される。そして、コンパレータ２４Ａは、比較結果に応じた信号ＣＰout3を出力端子から出力するようになっている。

コンパレータ２５Ａは、電流ＩｓＡに応じた信号と電流しきい値Ｉpk_sA*に応じた信号とを比較するように構成される。コンパレータ２５Ａは、例えばアナログ回路により構成され、正入力端子には電流ＩｓＡに応じた信号が供給され、負入力端子には電流しきい値Ｉpk_sA*に応じた信号が供給される。そして、コンパレータ２５Ａは、比較結果に応じた信号ＣＰout4を出力端子から出力するようになっている。

コンパレータ２４Ｂは、電流しきい値Ｉbtm_sB*に応じた信号と電流ＩｓＢに応じた信号とを比較するように構成される。コンパレータ２４Ｂは、例えばアナログ回路により構成され、正入力端子には電流しきい値Ｉbtm_sB*に応じた信号が供給され、負入力端子には電流ＩｓＢに応じた信号が供給される。そして、コンパレータ２４Ｂは、比較結果に応じた信号ＣＰout5を出力端子から出力するようになっている。

コンパレータ２５Ｂは、電流ＩｓＢに応じた信号と電流しきい値Ｉpk_sB*に応じた信号とを比較するように構成される。コンパレータ２５Ｂは、例えばアナログ回路により構成され、正入力端子には電流ＩｓＢに応じた信号が供給され、負入力端子には電流しきい値Ｉpk_sB*に応じた信号が供給される。そして、コンパレータ２５Ｂは、比較結果に応じた信号ＣＰout6を出力端子から出力するようになっている。

時間検出部２６Ｄは、信号ＣＰout1，ＣＰout3，ＣＰout5に基づいて、例えばタイマを用いて、サイクル時間Ｔｍ，ＴｓＡ，ＴｓＢおよびタイミング差ΔＴＡ，ΔＴＢを検出するように構成される。サイクル時間ＴｓＡは、スレーブレグ１４ＳＡにおける動作サイクルの時間長であり、サイクル時間ＴｓＢは、スレーブレグ１４ＳＢにおける動作サイクルの時間長である。また、タイミング差ΔＴＡは、マスタレグ１４Ｍの動作サイクルの終了タイミングと、スレーブレグ１４ＳＡの動作サイクルの終了タイミングとの間のタイミング差であり、タイミング差ΔＴＢは、マスタレグ１４Ｍの動作サイクルの終了タイミングと、スレーブレグ１４ＳＢの動作サイクルの終了タイミングとの間のタイミング差である。

ラッチ２７ＳＡは、いわゆるＳＲラッチであり、セット入力端子Ｓには信号ＣＰout3が入力され、リセット入力端子Ｒには信号ＣＰout4が入力される。また、ラッチ２７ＳＡは、出力端子Ｑから信号ＧＳＬＡ２を出力するとともに、出力端子ＱＢから信号ＧＳＨＡ２を出力するようになっている。

ラッチ２７ＳＢは、いわゆるＳＲラッチであり、セット入力端子Ｓには信号ＣＰout5が入力され、リセット入力端子Ｒには信号ＣＰout6が入力される。また、ラッチ２７ＳＢは、出力端子Ｑから信号ＧＳＬＢ２を出力するとともに、出力端子ＱＢから信号ＧＳＨＢ２を出力するようになっている。

ゲート信号生成部２８ＳＡは、スレーブレグ１４ＳＡにおけるいわゆるデッドタイムを設定することにより、信号ＧＳＨＡ２に基づいてゲート信号ＧＳＨＡを生成するとともに、信号ＧＳＬＡ２に基づいてゲート信号ＧＳＬＡを生成するように構成される。

ゲート信号生成部２８ＳＢは、スレーブレグ１４ＳＢにおけるいわゆるデッドタイムを設定することにより、信号ＧＳＨＢ２に基づいてゲート信号ＧＳＨＢを生成するとともに、信号ＧＳＬＢ２に基づいてゲート信号ＧＳＬＢを生成するように構成される。

図１３は、しきい値設定部３０Ｄの一構成例を表すものである。しきい値設定部３０Ｄは、マスタレグ１４Ｍの動作サイクルの終了タイミングと、スレーブレグ１４ＳＡの動作サイクルの終了タイミングとのタイミング差ΔＴＡが、これらの動作サイクルの時間長の“１／３”と等しくなるように、各動作サイクルにおける、スレーブレグ１４ＳＡに係る電流しきい値Ｉpk_sA*，Ｉbtm_sA*を順次設定する。言い換えれば、しきい値設定部３０Ｄは、マスタレグ１４Ｍの動作サイクルと、スレーブレグ１４ＳＡの動作サイクルとが、互いに１２０度分の位相だけずれるように、各動作サイクルにおける電流しきい値Ｉpk_sA*，Ｉbtm_sA*を順次設定する。また、しきい値設定部３０Ｄは、マスタレグ１４Ｍの動作サイクルの終了タイミングと、スレーブレグ１４ＳＢの動作サイクルの終了タイミングとのタイミング差ΔＴＢが、これらの動作サイクルの時間長の“２／３”と等しくなるように、各動作サイクルにおける、スレーブレグ１４ＳＢに係る電流しきい値Ｉpk_sB*，Ｉbtm_sB*を順次設定する。言い換えれば、しきい値設定部３０Ｄは、マスタレグ１４Ｍの動作サイクルと、スレーブレグ１４ＳＢの動作サイクルとが、互いに２４０度分の位相だけずれるように、各動作サイクルにおける電流しきい値Ｉpk_sB*，Ｉbtm_sB*を順次設定する。これにより、電力変換装置１Ｄは、３相のインターリーブ動作を行うことができるようになっている。

しきい値設定部３０Ｄは、しきい値算出部３１Ｍ，４１ＳＡ，４１ＳＢを有している。

しきい値算出部４１ＳＡは、電圧Ｖin，Ｖout、サイクル時間Ｔｍ，ＴｓＡ、およびタイミング差ΔＴＡに基づいて、スレーブレグ１４ＳＡに係る電流しきい値Ｉpk_sA*[k+1]，Ｉbtm_sA*[k+1]を算出するように構成される。このしきい値算出部４１ＳＡの構成は、上記実施の形態に係るしきい値算出部３１Ｓ（図３）と同様である。しきい値算出部４１ＳＡのインターリーブ制御部３５は、マスタレグ１４Ｍの動作サイクルと、スレーブレグ１４ＳＡの動作サイクルとが、互いに１２０度分の位相だけずれるように、電流しきい値Ｉpk_sA*[k+1]，Ｉbtm_sA*[k+1]を算出するように構成される。

しきい値算出部４１ＳＢは、電圧Ｖin，Ｖout、サイクル時間Ｔｍ，ＴｓＢ、およびタイミング差ΔＴＢに基づいて、スレーブレグ１４ＳＢに係る電流しきい値Ｉpk_sB*[k+1]，Ｉbtm_sB*[k+1]を算出するように構成される。このしきい値算出部４１ＳＢの構成は、上記実施の形態に係るしきい値算出部３１Ｓ（図３）と同様である。しきい値算出部４１ＳＢのインターリーブ制御部３５は、マスタレグ１４Ｍの動作サイクルと、スレーブレグ１４ＳＢの動作サイクルとが、互いに２４０度分の位相だけずれるように、電流しきい値Ｉpk_sB*[k+1]，Ｉbtm_sB*[k+1]を算出するように構成される。

[変形例５]
上記実施の形態では、本技術をＤＣ／ＤＣ変換装置に適用したが、これに限定されるものではなく、これに代えて、例えば、ＡＣ／ＤＣ変換装置に適用してもよい。以下に、本変形例について詳細に説明する。

図１４は、本変形例に係る電力変換装置１Ｅの一構成例を表すものである。この電力変換装置１Ｅは、交流電力を直流電力に変換するＡＣ／ＤＣ変換装置である。電力変換装置１Ｅは、入力端子Ｔ６１，Ｔ６２を備えている。入力端子Ｔ６１，Ｔ６２は交流電源ＰＡＣに接続される。電力変換装置１Ｅは、交流電源ＰＡＣから供給された交流電力を直流電力に変換し、変換された直流電力を負荷ＬＤに供給するように構成される。

電力変換装置１Ｅは、整流部１７Ｅと、キャパシタ１８と、電圧検出部１１と、電流検出部１２Ｍ，１２Ｓと、インダクタ１３Ｍ，１３Ｓと、トランジスタＭＨ，ＭＬ，ＳＨ，ＳＬと、キャパシタ１５と、電圧検出部１６と、制御部２０Ｅとを備えている。

整流部１７Ｅは、交流電力を直流電力に変換するように構成される。整流部１７Ｅは、４つのダイオードＤ１～Ｄ４を有している。ダイオードＤ１のアノードはダイオードＤ２のカソードおよび入力端子Ｔ６１に接続され、カソードは電源ノードＮ１に接続される。ダイオードＤ２のアノードは電源ノードＮ３に接続され、カソードはダイオードＤ１のアノードおよび入力端子Ｔ６１に接続される。ダイオードＤ３のアノードはダイオードＤ４のカソードおよび入力端子Ｔ６２に接続され、カソードは電源ノードＮ１に接続される。ダイオードＤ４のアノードは電源ノードＮ３に接続され、カソードはダイオードＤ３のアノードおよび入力端子Ｔ６２に接続される。

制御部２０Ｅは、電圧検出部１１から供給された電圧Ｖinに応じた信号、電流検出部１２Ｍから供給された電流Ｉｍに応じた信号、電流検出部１２Ｓから供給された電流Ｉｓに応じた信号、および電圧検出部１６から供給された電圧Ｖoutに応じた信号に基づいて、４個のゲート信号ＧＭＨ，ＧＭＬ，ＧＳＨ，ＧＳＬを生成するように構成される。

図１５は、本変形例に係る他の電力変換装置１Ｆの一構成例を表すものである。この電力変換装置１Ｆは、交流電力を直流電力に変換するＡＣ／ＤＣ変換装置である。電力変換装置１Ｆは、入力端子Ｔ７１，Ｔ７２を備えている。入力端子Ｔ７１，Ｔ７２は交流電源ＰＡＣに接続される。電力変換装置１Ｆは、交流電源ＰＡＣから供給された、例えば６０Ｈｚの交流電力を直流電力に変換し、変換された直流電力を負荷ＬＤに供給するように構成される。

電力変換装置１Ｆは、キャパシタ１９Ｆと、電圧検出部１１Ｆと、電流検出部１２Ｍ，１２Ｓと、インダクタ１３Ｍ，１３Ｓと、トランジスタＭＨ，ＭＬ，ＳＨ，ＳＬ，ＰＨ，ＰＬと、キャパシタ１５と、電圧検出部１６と、制御部２０Ｆとを備えている。

キャパシタ１９Ｆの一端は入力端子Ｔ７１に導かれた電源ノードＮ１に接続され、他端は入力端子Ｔ７２に導かれた電源ノードＮ４に接続される。

電圧検出部１１Ｆは、入力端子Ｔ７２での電圧を基準とした、入力端子Ｔ７１での電圧を電圧Ｖinとして検出するように構成される。電圧検出部１１Ｆの一端は電源ノードＮ１に接続され、他端は電源ノードＮ４に接続される。

トランジスタＰＨは、電源ノードＮ２と電源ノードＮ４との間の経路に設けられ、オン状態になることにより電源ノードＮ２を電源ノードＮ４に接続するように構成される。トランジスタＰＨのドレインは電源ノードＮ２に接続され、ゲートにはゲート信号ＧＰＨが供給され、ソースは電源ノードＮ４に接続される。トランジスタＰＬは、電源ノードＮ３と電源ノードＮ４との間の経路に設けられ、オン状態になることにより電源ノードＮ３を電源ノードＮ４に接続するように構成される。トランジスタＰＬのドレインは電源ノードＮ４に接続され、ゲートにはゲート信号ＧＰＬが供給され、ソースは電源ノードＮ３に接続される。トランジスタＰＨおよびトランジスタＰＬは、極性切替レグ１４Ｐを構成する。

制御部２０Ｆは、電力変換装置１の動作を制御するように構成される。

具体的には、制御部２０Ｆは、電圧Ｖinに基づいて、入力された交流電力が正相である場合には、ゲート信号ＧＰＨを低レベルにするとともにゲート信号ＧＰＬを高レベルにすることにより、トランジスタＰＨをオフ状態にするとともにトランジスタＰＬをオン状態にする。これにより、電源ノードＮ４は、トランジスタＰＬを介して電源ノードＮ３に接続される。そして、制御部２０Ｆは、上記実施の形態の場合と同様に、電圧検出部１１から供給された電圧Ｖinに応じた信号、電流検出部１２Ｍから供給された電流Ｉｍに応じた信号、電流検出部１２Ｓから供給された電流Ｉｓに応じた信号、および電圧検出部１６から供給された電圧Ｖoutに応じた信号に基づいて、４個のゲート信号ＧＭＨ，ＧＭＬ，ＧＳＨ，ＧＳＬを生成する。

また、制御部２０Ｆは、電圧Ｖinに基づいて、入力された交流電力が逆相である場合には、ゲート信号ＧＰＬを低レベルにするとともにゲート信号ＧＰＨを高レベルにすることにより、トランジスタＰＬをオフ状態にするとともにトランジスタＰＨをオン状態にする。これにより、電源ノードＮ４は、トランジスタＰＨを介して電源ノードＮ２に接続される。そして、制御部２０Ｆは、上記実施の形態の場合と同様に、電圧検出部１１から供給された電圧Ｖinに応じた信号、電流検出部１２Ｍから供給された電流Ｉｍに応じた信号、電流検出部１２Ｓから供給された電流Ｉｓに応じた信号、および電圧検出部１６から供給された電圧Ｖoutに応じた信号に基づいて、４個のゲート信号ＧＭＨ，ＧＭＬ，ＧＳＨ，ＧＳＬを生成する。

［その他の変形例］
また、これらの変形例のうちの２以上を組み合わせてもよい。

以上、実施の形態および変形例を挙げて本発明を説明したが、本発明はこれらの実施の形態等には限定されず、種々の変形が可能である。

例えば、上記実施の形態等では、２相や３相のインターリーブ動作の例について説明したが、これに限定されるものではなく、例えば４相以上を用いてインターリーブ動作を行うようにしてもよい。

１，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ…電力変換装置、１１，１１Ｂ，１１Ｃ，１１Ｆ…電圧検出部、１２Ｍ，１２Ｓ，１２ＳＡ，１２ＳＢ…電流検出部、１３Ｍ，１３Ｓ，１３ＳＡ，１３ＳＢ…インダクタ、１４Ｍ…マスタレグ、１４Ｐ…極性切替レグ、１４Ｓ，１４ＳＡ，１４ＳＢ…スレーブレグ、１５，１５Ｃ…キャパシタ、１６，１６Ｃ…電圧検出部、１７Ｅ…整流部、１８Ｅ…キャパシタ、１９Ｆ…キャパシタ、２０，２０Ｂ，２０Ｃ，２０Ｄ，２０Ｅ，２０Ｆ…制御部、２２～２５，２４Ａ，２４Ｂ，２５Ａ，２５Ｂ…コンパレータ、２６，２６Ｄ…時間検出部、２７Ｍ，２７Ｓ，２７ＳＡ，２７ＳＢ…ラッチ、２８Ｍ，２８Ｓ，２８ＳＡ，２８ＳＢ…ゲート信号生成部、３０，３０Ａ，３０Ｄ…しきい値設定部、３１Ｍ，３１ＭＡ，３１Ｓ，３１ＳＡ，４１ＳＡ，４１ＳＢ…しきい値算出部、３２…インダクタンス推定部、３３…しきい値推定部、３４…時間推定部、３５，３５Ａ…インターリーブ制御部、ＣＰout1～ＣＰout6…信号、Ｄ１～Ｄ４…ダイオード、ＧＭＨ，ＧＭＬ，ＧＳＨ，ＧＳＨＡ，ＧＳＨＢ，ＧＳＬ，ＧＳＬＡ，ＧＳＬＢ…ゲート信号、Ｉbtm_m*，Ｉbtm_s*，Ｉpk_m*，Ｉpk_mA*，Ｉpk_mB*，Ｉpk_s*，Ｉpk_sA*，Ｉpk_sB*…電流しきい値、Ｉｍ，Ｉｓ，ＩｓＡ，ＩｓＢ…電流、Ｌｍ，Ｌｓ…インダクタンス、ＭＨ，ＭＬ，ＰＨ，ＰＬ，ＳＨ，ＳＨＡ，ＳＨＢ，ＳＬ，ＳＬＡ，ＳＬＢ…トランジスタ、ＮＭ，ＮＳ，ＮＳＡ，ＮＳＢ…ノード、Ｎ１～Ｎ４…電源ノード、ＰＡＣ…交流電源、ＰＤＣ…直流電源、Ｔｄ…デッドタイム、Ｔｍ，Ｔｓ，ＴｓＡ，ＴｓＢ…サイクル時間、Ｔ１１，Ｔ１２，Ｔ３１，Ｔ３２，Ｔ４１，Ｔ４２，Ｔ６１，Ｔ６２…入力端子、Ｔ２１，Ｔ２２，Ｔ５１，Ｔ５２…出力端子、Ｖin，Ｖout…電圧、ΔＴ，ΔＴＡ，ΔＴＢ…タイミング差。

Claims (9)

1. 第１の電源ノードと第１のノードとを結ぶ経路に設けられた第１のインダクタと、
   前記第１の電源ノードと第２のノードとを結ぶ経路に設けられた第２のインダクタと、
   第２の電源ノードと前記第１のノードとを結ぶ経路に設けられた第１のスイッチと、第３の電源ノードと前記第１のノードとを結ぶ経路に設けられた第２のスイッチとを有する第１のスイッチペアと、
   前記第２の電源ノードと前記第２のノードとを結ぶ経路に設けられた第３のスイッチと、前記第３の電源ノードと前記第２のノードとを結ぶ経路に設けられた第４のスイッチとを有する第２のスイッチペアと、
   前記第１の電源ノードから前記第１のノードに向かって流れる電流を正の電流とした場合における前記第１のインダクタに流れる第１の電流の電流値が、第１のしきい値において減少から増加に転じ第２のしきい値において増加から減少に転じるように前記第１のスイッチおよび前記第２のスイッチの動作を制御可能であり、前記第１の電源ノードから前記第２のノードに向かって流れる電流を正の電流とした場合における前記第２のインダクタに流れる第２の電流の電流値が、第３のしきい値において減少から増加に転じ第４のしきい値において増加から減少に転じるように前記第３のスイッチおよび前記第４のスイッチの動作を制御可能な制御部と
   を備え、
   前記制御部は、
   前記第１のスイッチペアの動作サイクルの時間長である第１のサイクル時間と、前記第２のスイッチペアの動作サイクルの時間長である第２のサイクル時間と、前記第１のスイッチペアの前記動作サイクルの第１の終了タイミング、および前記第２のスイッチペアの前記動作サイクルの第２の終了タイミングのタイミング差とに基づいて、前記タイミング差が所定のタイミング差になるように前記第３のしきい値および前記第４のしきい値のうちの一方を設定可能であり、
   前記第３のしきい値および前記第４のしきい値が、前記第２のスイッチペアがゼロボルトスイッチング動作を行うために超過すべき所定の電流値を挟むように、前記第３のしきい値および前記第４しきい値を設定可能である
   電力変換装置。
2. 前記制御部は、さらに、前記第１のサイクル時間、前記第２のサイクル時間、および前記タイミング差に基づいて、前記タイミング差が前記所定のタイミング差になるように前記第３のしきい値および前記第４のしきい値のうちの他方を設定可能である
   請求項１に記載の電力変換装置。
3. 前記制御部は、前記第１の電流に基づいて前記第１のサイクル時間および前記第１の終了タイミングを検出可能であり、前記第２の電流に基づいて前記第２のサイクル時間および前記第２の終了タイミングを検出可能である
   請求項１または請求項２に記載の電力変換装置。
4. 前記制御部は、前記第１のサイクル時間、前記第２のサイクル時間、前記第１の電源ノードと前記第３の電源ノードの間の第１の電圧、および前記第２の電源ノードと前記第３の電源ノードの間の第２の電圧に基づいて、前記第１のインダクタの第１のインダクタンスおよび前記第２のインダクタの第２のインダクタンスを推定可能であり、前記第１のインダクタンスおよび前記第２のインダクタンスに基づいて前記第３のしきい値および前記第４のしきい値のうちの前記一方を設定可能である
   請求項１から請求項３のいずれか一項に記載の電力変換装置。
5. 前記制御部は、
   前記第１の電流の電流値と前記第１のしきい値とを比較可能な第１のコンパレータと、
   前記第１の電流の電流値と前記第２のしきい値とを比較可能な第２のコンパレータと、
   前記第２の電流の電流値と前記第３のしきい値とを比較可能な第３のコンパレータと、
   前記第２の電流の電流値と前記第４のしきい値とを比較可能な第４のコンパレータと
   を有し、
   前記第１のコンパレータおよび前記第２のコンパレータにおける比較結果に基づいて前記第１のスイッチおよび前記第２のスイッチの動作を制御可能であり、
   前記第３のコンパレータおよび前記第４のコンパレータにおける比較結果に基づいて前記第３のスイッチおよび前記第４のスイッチの動作を制御可能である
   請求項１から請求項４のいずれか一項に記載の電力変換装置。
6. 前記第１の電源ノードおよび前記第３の電源ノードに接続された第１の接続端子部と、
   前記第２の電源ノードおよび前記第３の電源ノードに接続された第２の接続端子部と
   をさらに備え、
   前記第１のスイッチペアおよび前記第２のスイッチペアは、前記第１の接続端子部に供給された直流電力を変換可能であり、変換された前記直流電力を前記第２の接続端子部から出力可能である
   請求項１から請求項５のいずれか一項に記載の電力変換装置。
7. 前記第２の電源ノードおよび前記第３の電源ノードに接続された第１の接続端子部と
   前記第１の電源ノードおよび前記第３の電源ノードに接続された第２の接続端子部と、
   をさらに備え、
   前記第１のスイッチペアおよび前記第２のスイッチペアは、前記第１の接続端子部に供給された直流電力に変換可能であり、変換された前記直流電力を前記第２の接続端子部から出力可能である
   請求項１から請求項５のいずれか一項に記載の電力変換装置。
8. 第１の電源ノードと第１のノードとを結ぶ経路に設けられた第１のインダクタと、
   前記第１の電源ノードと第２のノードとを結ぶ経路に設けられた第２のインダクタと、
   第２の電源ノードと前記第１のノードとを結ぶ経路に設けられた第１のスイッチと、第３の電源ノードと前記第１のノードとを結ぶ経路に設けられた第２のスイッチとを有する第１のスイッチペアと、
   前記第２の電源ノードと前記第２のノードとを結ぶ経路に設けられた第３のスイッチと、前記第３の電源ノードと前記第２のノードとを結ぶ経路に設けられた第４のスイッチとを有する第２のスイッチペアと、
   前記第１の電源ノードから前記第１のノードに向かって流れる電流を正の電流とした場合における前記第１のインダクタに流れる第１の電流の電流値が、第１のしきい値において減少から増加に転じ第２のしきい値において増加から減少に転じるように前記第１のスイッチおよび前記第２のスイッチの動作を制御可能であり、前記第１の電源ノードから前記第２のノードに向かって流れる電流を正の電流とした場合における前記第２のインダクタに流れる第２の電流の電流値が、第３のしきい値において減少から増加に転じ第４のしきい値において増加から減少に転じるように前記第３のスイッチおよび前記第４のスイッチの動作を制御可能な制御部と
   を備え、
   前記制御部は、
   前記第１のスイッチペアの動作サイクルの時間長である第１のサイクル時間と、前記第２のスイッチペアの動作サイクルの時間長である第２のサイクル時間と、前記第１のスイッチペアの前記動作サイクルの第１の終了タイミング、および前記第２のスイッチペアの前記動作サイクルの第２の終了タイミングのタイミング差とに基づいて、前記タイミング差が所定のタイミング差になるように前記第３のしきい値および前記第４のしきい値のうちの一方を設定可能であり、
   前記第１のサイクル時間、前記第２のサイクル時間、前記第１の電源ノードと前記第３の電源ノードの間の第１の電圧、および前記第２の電源ノードと前記第３の電源ノードの間の第２の電圧に基づいて、前記第１のインダクタの第１のインダクタンスおよび前記第２のインダクタの第２のインダクタンスを推定可能であり、前記第１のインダクタンスおよび前記第２のインダクタンスに基づいて前記第３のしきい値および前記第４のしきい値のうちの前記一方を設定可能である
   電力変換装置。
9. 請求項１から請求項８のいずれか一項に記載の電力変換装置と、
   前記電力変換装置に電力を供給可能な電源と
   を備えた電力変換システム。

Images