JP7357790B2 - 情報処理システム及び情報処理システムの制御方法 - Google Patents

Description

本開示は、情報処理システム及び情報処理システムの制御方法に関する。

近年、組込みシステムに実装されたプロセッサにおいては、アプリケーションの複雑化及び高速化への需要の高まりに伴い、ひとつのコアあたりの動作周波数を高くすること、マルチコア化、グラフィックス処理ユニット（ＧＰＵ；Graphics Processing Unit）、専用アクセラレータの内蔵等により複数の演算器を搭載すること等により、性能の向上が図られている。

また、消費電力を減らす仕組みのひとつである動的電圧周波数制御（ＤＶＦＳ；Dynamic Voltage and Frequency Scaling）機能を有するプロセッサも開発されている。ＤＶＦＳ機能は、数種類の動作周波数及び動作電圧をプロセッサに持たせてプロセッサの動作周波数及び動作電圧をプロセッサの負荷状況に応じて変更する省電力機構により実現される。

組込みシステムに実装されたプロセッサの進化に伴って、スループットは大きくなってきている。一方で、組込みシステムにおいては、放熱制御及び装置の小型化が要件として求められる。このため、アプリケーションの性能要件を満たしながらプロセッサの省電力制御を行うことが求められている。

従来から、プロセッサの省電力制御として、プロセッサの負荷状況を監視し、プロセッサの負荷状況が高負荷である場合には高い周波数でプロセッサを動作させ、プロセッサの負荷状況が低負荷である場合には低い周波数でプロセッサを動作させる制御方法が知られている。特許文献１は、メモリ性能に関する統計情報に基づいて、メモリ帯域幅が性能面において支配的である場合に演算能力を下げる制御を行う方法を提案する。特許文献２は、中央処理ユニット（ＣＰＵ；Central Processing Unit）の演算量とキャッシュメモリへのアクセス量とを比較し、後者が支配的である場合にプロセッサの省電力機構を有効にする方法を提案する。

国際公開第２００８／１２０２７４号 特開２００８－４０７３４号公報

特許文献１により提案される方法には、メモリアクセスに関する統計情報がプロセッサの内部のみにおいて利用されるため、演算アプリケーションのアルゴリズムに適応した高い精度を有する電力性能制御を行うことができないという問題点がある。また、当該方法には、演算アプリケーションの演算強度が利用されないため、省電力制御に遅れが生じ、特に、高い演算性能が必要である場合にプロセッサの周波数が低いままとなるという問題点がある。また、当該方法には、プロセッサの動作周波数及び命令発行幅の制御が行われるに留まるため、マルチコアのオン／オフ制御及び主記憶装置の動作周波数の制御が行われず、十分な省電力制御を行うことができないという問題点がある。

特許文献２により提案される方法には、計算機により実行される実行コードに関して、ＣＰＵの実行比率が高い領域においては性能電力制御が行われないため、主記憶装置において必要以上の電力が消費されるという問題点がある。

本開示は、これらの問題点に鑑みてなされた。本開示は、演算アプリケーションのアルゴリズムに適応した性能電力制御を可能にすることを目的とする。また、本開示は、性能電力制御の遅れを防ぐことを目的とする。

本開示は、情報処理システムに関する。

情報処理システムは、実行ブロック演算強度データ領域と、ルーフラインモデルデータ記憶部と、演算強度データ取得部と、性能電力制御部と、を備える。

実行ブロック演算強度データ領域は、省電力機構を備えるプロセッサ及び主記憶装置を備える計算機システムの動作環境で動作する演算アプリケーションを構成する各実行ブロックの演算強度データを保持する。

ルーフラインモデルデータ記憶部は、プロセッサの動作周波数及びコア数並びに主記憶装置の動作周波数に対応するルーフラインモデルを保持する。

演算強度データ取得部は、実行ブロック演算強度データ領域から各実行ブロックの演算強度データを取得する。

性能電力制御部は、ルーフラインモデル及び各実行ブロックの演算強度データに基づいてプロセッサの動作周波数及びコア数並びに主記憶装置の動作周波数の制御を行う。

本開示は、情報処理システムの制御方法にも向けられる。

本開示によれば、演算アプリケーションを構成する各実行ブロックの演算強度データに基づいて性能電力制御が行われる。これにより、演算アプリケーションのアルゴリズムに適応した性能電力制御が可能になる。また、予め定義された演算強度データに基づいてフィードフォワード的に性能電力制御が行われる。これにより、性能電力制御の遅れを防ぐことができる。

本開示の目的、特徴、局面及び利点は、以下の詳細な説明と添付図面とによって、より明白となる。

実施の形態１の情報処理システムのハードウェア構成を模式的に図示するブロック図である。 実施の形態１の情報処理システムの機能構成を模式的に図示するブロック図である。 実施の形態１の情報処理システムにインストールされたシステム基本ソフトウェアの動作の流れを図示するフローチャートである。 実施の形態１の情報処理システムに備えられるルーフライン記憶部に保持されるルーフラインモデルの例を図示する図である。 実施の形態１の情報処理システムに備えられるルーフライン記憶部に保持されるルーフラインモデルを構成する、プロセッサの選択可能な動作周波数及びコア数の組み合わせと浮動小数点演算の性能の上限値との関係を図示する図である。 実施の形態１の情報処理システムに備えられるルーフライン記憶部に保持されるルーフラインモデルを構成する、主記憶装置の選択可能な動作周波数と帯域幅との関係を図示する図である。 実施の形態１の情報処理システムに備えられる実行ブロック演算強度データ領域に保持される情報の例を図示する図である。 実施の形態１の情報処理システムに備えられる性能電力判断部の動作の流れを図示するフローチャートである。 実施の形態１の情報処理システムにより行われる、実行ブロックがメモリインテンシブである場合の省電力制御の方針の例を図示する図である。 実施の形態１の情報処理システムにより行われる、実行ブロックが演算インテンシブである場合の省電力制御の方針の例を図示する図である。 実施の形態１の情報処理システムにおける、各制御を行うのにかかるオーバヘッド時間の例を図示する図である。 実施の形態１の情報処理システムに備えられる電力制御レイテンシデータ部及び性能電力指令部の動作の手順を図示する図である。 実施の形態２の情報処理システムに備えられる性能電力判断部の動作の流れを図示するフローチャートである。 実施の形態２の情報処理システムにより行われる、実行ブロックがメモリインテンシブである場合の省電力制御の方針の例を図示する図である。 実施の形態２の情報処理システムにより行われる、実行ブロックがメモリインテンシブである場合の省電力制御の方針の例を図示する図である。 実施の形態２の情報処理システムにより行われる、実行ブロックが演算インテンシブである場合の省電力制御の方針の例を図示する図である。 実施の形態２の情報処理システムにより行われる、実行ブロックが演算インテンシブである場合の省電力制御の方針の例を図示する図である。

＜実施の形態１＞
図１は、実施の形態１の情報処理システムのハードウェア構成を模式的に図示するブロック図である。

図１に図示されるように、実施の形態１の情報処理システム１０００は、計算機システム１０を備える。

図１に図示されるように、計算機システム１０には、プロセッサ１１、主記憶装置１２及び補助記憶装置１３を備える。

プロセッサ１１は、中央処理ユニット（ＣＰＵ；Central Processing Unit）、グラフィックス処理ユニット（ＧＰＵ；Graphics Processing Unit）、デジタル信号プロセッサ（ＤＳＰ；Digital Signal Processor）等を含む。プロセッサ１１は、省電力機構を備える。省電力機構は、プロセッサ１１の動作周波数及び／又はコア数を動的に変更する。

主記憶装置１２は、ランダムアクセスメモリ（ＲＡＭ；Random Access Memory）等である。

補助記憶装置１３は、ハードディスクドライブ、ソリッドステートドライブ、ＲＡＭディスク等である。

図２は、実施の形態１の情報処理システムの機能構成を模式的に図示するブロック図である。

図２に図示されるように、情報処理システム１０００には、システム基本ソフトウェア１１００及び演算アプリケーション１２００がインストールされる。

システム基本ソフトウェア１１００及び演算アプリケーション１２００は、計算機システム１０の動作環境で動作する。システム基本ソフトウェア１１００は、オペレーティング・システムであってもよい。演算アプリケーション１２００のアルゴリズムには制約が存在しない。当該アルゴリズムは、定周期で実行される自動運転車の車両制御を行うアルゴリズム等である。

図２に図示されるように、情報処理システム１０００は、ルーフラインモデルデータ記憶部１１１０、動作環境取得部１１２０、演算強度データ取得部１１３０及び性能電力制御部１１４０を備える。これらの要素は、補助記憶装置１３から主記憶装置１２にロードされたシステム基本ソフトウェア１１００をプロセッサ１が実行することにより構成される。

ルーフラインモデルデータ記憶部１１１０は、計算機システム１０に関する性能情報を保持する。

動作環境取得部１１２０は、計算機システム１０の現在の動作環境を取得する。

演算強度データ取得部１１３０は、下述する実行ブロック演算強度データ領域１２３０から演算アプリケーション１２００を構成する各実行ブロックの演算強度データを取得する。

性能電力制御部１１４０は、保持された性能情報及び取得された各実行ブロックの演算強度データに基づいて性能電力制御を行う。

実施の形態１においては、保持された計算機システム１０に関する性能情報は、プロセッサ１１の動作周波数及びコア数並びに主記憶装置１２の動作周波数に対応するルーフラインモデルを含む。また、取得された計算機システム１０の現在の動作環境は、プロセッサ１１の現在の動作周波数及びコア数並びに主記憶装置１２の現在の動作周波数を含む。また、性能情報及び各実行ブロックの演算強度データに基づいて性能電力制御を行うことは、性能情報に含まれるルーフラインモデル及び各実行ブロックの演算強度データに基づいてプロセッサ１１の動作周波数及びコア数並びに主記憶装置１２の動作周波数の制御を行うことを含む。計算機システム１０の現在の動作環境を用いることは、計算機システム１０の現在の動作環境に含まれるプロセッサ１１の現在の動作周波数及びコア数並びに主記憶装置１２の現在の動作周波数を用いることを含む。

性能電力制御部１１４０は、性能電力判断部１１４１、実行時間計測部１１４２、電力制御レイテンシデータ部１１４３及び性能電力指令部１１４４を備える。

性能電力判断部１１４１は、保持されるルーフラインモデル及び各実行ブロックの演算強度データから性能電力制御の方針を決定する。

実行時間計測部１１４２は、各実行ブロックの実行時間を計測する。

電力制御レイテンシデータ部１１４３は、性能電力制御を性能電力指令部１１４４に行わせた場合にかかるオーバヘッド時間から性能電力制御を性能電力指令部１１４４に行わせるか否かを判定する。

性能電力指令部１１４４は、決定された性能電力制御の方針に従って制御指令を出力する。性能電力指令部１１４４は、電力制御レイテンシデータ部１１４３により性能電力制御を性能電力指令部１１４４に行わせると判定された場合に、制御指令を出力する。

実施の形態１においては、決定される性能電力制御の方針は、プロセッサ１１の動作周波数及びコア数並びに主記憶装置１２の動作周波数を含む。また、決定された性能電力制御の方針に従うことは、決定された性能電力制御の方針に含まれるプロセッサ１１の動作周波数及びコア数並びに主記憶装置１２の動作周波数に従うことを含む。また、制御指令を出力することは、プロセッサ１１の動作周波数及びコア数並びに主記憶装置１２の動作周波数の制御を行うために行われる。

図２に図示されるように、情報処理システム１０００は、プログラム領域１２１０、データ領域１２２０及び実行ブロック演算強度データ領域１２３０を備える。これらの要素は、主記憶装置１２及び補助記憶装置１３の少なくとも一方に確保される。

プログラム領域１２１０は、演算アプリケーション１２００を構成するプログラムを保持する。

データ領域１２２０は、演算アプリケーション１２００を構成する変数、配列等を保持する。

実行ブロック演算強度データ領域１２３０は、演算アプリケーション１２００を構成する各実行ブロックの演算強度データ及び各実行ブロックのデッドライン時間を保持する。各実行ブロックのデッドライン時間は、各実行ブロックの処理を終了しなければならない時間を示す。

情報処理システム１０００においては、演算アプリケーション１２００を構成する各実行ブロックの演算強度データに基づいて性能電力制御が行われる。これにより、演算アプリケーション１２００のアルゴリズムに適応した性能電力制御が可能になる。

また、情報処理システム１０００においては、予め定義された演算強度データに基づいてフィードフォワード的に性能電力制御が行われる。これにより、性能電力制御の遅れを防ぐことができる。

また、情報処理システム１０００においては、主記憶装置１２の動作周波数の制御が行われる。これにより、主記憶装置１２により必要以上の電力が消費されることを抑制することができる。

図３は、実施の形態１の情報処理システムにインストールされたシステム基本ソフトウェアの動作の流れを図示するフローチャートである。

システム基本ソフトウェア１１００は、図３に図示されるステップＳ１００からＳ１０５までを実行する。

ステップＳ１００においては、動作環境取得部１１２０が、計算機システム１０の現在の動作環境を取得する。動作環境取得部１１２０は、その際に、プロセッサ１１の現在の動作周波数及びコア数並びに主記憶装置１２の現在の動作周波数を取得する。

続くステップＳ１０１においては、動作環境取得部１１２０が、取得した計算機システム１０の現在の動作環境に対応するルーフラインモデルを選択する。

ステップＳ１００及びＳ１０１によれば、計算機システム１０の現在の動作環境に対応するルーフラインモデルを参照することができるようになる。

続くステップＳ１０２においては、演算強度データ取得部１１３０が、次に実行される実行ブロックの演算強度データを取得する。

続くステップＳ１０３においては、性能電力制御部１１４０が、選択されたルーフラインモデルと取得された実行ブロックの演算強度データとを照合する。また、性能電力制御部１１４０が、計算機システム１０の動作環境を選択する。性能電力制御部１１４０は、その際に、プロセッサ１１の動作周波数及びコア数並びに主記憶装置１２の動作周波数を選択する。

続くステップＳ１０４においては、性能電力制御部１１４０が、計算機システム１０の動作環境を現在の動作環境からステップＳ１０３において選択された動作環境に変更した場合に制御遅延により実行ブロックの実行時間がデッドライン時間を超過するか否かを判定する。当該制御遅延は、計算機システム１０の動作環境を現在の動作環境から選択された動作環境に変更した場合に発生するオーバヘッド時間により発生する。

性能電力制御部１１４０は、実行ブロックの実行時間がデッドライン時間を超過すると判定した場合は、ステップＳ１０５を実行せずに動作を終了する。一方、性能電力制御部１１４０は、実行ブロックの実行時間がデッドライン時間を超過しないと判定した場合は、ステップＳ１０５を実行してから動作を終了する。

ステップＳ１０５においては、性能電力制御部１１４０が、性能電力制御を行う。性能電力制御部１１４０は、その際に、プロセッサ１１の動作周波数及びコア数並びに主記憶装置１２の動作周波数を、選択されたそれらに設定する。

図４は、実施の形態１の情報処理システムに備えられるルーフライン記憶部に保持されるルーフラインモデルの例を図示する図である。当該図においては、演算強度が横軸にとられている。また、浮動小数点演算の性能が縦軸にとられている。

ルーフラインモデルは、ひとつの計算機システム１０に対してひとつ存在し、ひとつの計算機システム１０に備えられるプロセッサ１１及び主記憶装置１２に応じた内容を有する。ルーフラインモデルは、プロセッサ１１の選択可能な演算性能の各々及び主記憶装置１２の選択可能なメモリ性能の各々について、演算強度に対する浮動小数点演算の性能の上限値を規定する。ルーフラインモデルが、浮動小数点演算の性能以外の性能の上限値を規定してもよい。プロセッサ１１の演算性能は、プロセッサ１１の動作周波数及びコア数の組み合わせ等である。主記憶装置１２のメモリ性能は、主記憶装置１２の動作周波数等である。プロセッサ１１の演算性能がプロセッサ１１の動作周波数及びコア数の組み合わせであり、主記憶装置１２のメモリ性能が主記憶装置１２の動作周波数である場合は、プロセッサ１１の動作周波数及びコア数の組み合わせ並びに主記憶装置１２の動作周波数に対応するルーフラインデータを参照することができる。図４に図示される例においては、ルーフラインモデルは、プロセッサ１１の選択可能な動作周波数「2.6GHz」、「2.4GHz」、「1.8GHz」及び「1.0GHz」の各々並びに主記憶装置１２の選択可能な動作周波数に対応する帯域幅「25.4GB/s」、「16.4GB/s」及び「10.6GB/s」の各々について、演算強度に対する浮動小数点演算の性能の上限値を規定する。ルーフラインモデルによれば、演算アプリケーション１２００を構成する実行ブロックの演算強度から、当該実行ブロックが実行される際の浮動小数点演算の性能においてプロセッサ１１の演算性能及び主記憶装置１２のメモリ性能のいずれが支配的であるのかを視覚的に判別することができる。ルーフラインモデルの詳細は、Samuel Williams, Andrew Waterman and David Patterson, "Roofline: An Insightful Visual Performance Model for Floating-Point Programs and Multicore, (2009)"に記載されている。

図５は、実施の形態１の情報処理システムに備えられるルーフライン記憶部に保持されるルーフラインモデルを構成する、プロセッサの選択可能な動作周波数及びコア数の組み合わせと浮動小数点演算の性能の上限値との関係を図示する図である。

上述したように、ルーフラインモデルは、プロセッサ１１の選択可能な演算性能の各々について、演算強度に対する浮動小数点演算の性能の上限値を規定する。ただし、プロセッサ１１の選択可能な演算性能の各々について規定される演算強度に対する浮動小数点演算の性能の上限値においては、浮動小数点演算の性能の上限値が演算強度に依存しない。このため、プロセッサ１１の選択可能な演算性能の各々について浮動小数点演算の性能の上限値を規定することにより、プロセッサ１１の選択可能な演算性能の各々について演算強度に対する浮動小数点演算の性能の上限値を規定することができる。例えば、図５に図示される、プロセッサ１１の選択可能な動作周波数及びコア数の組み合わせと浮動小数点演算の性能の上限値との関係により、プロセッサ１１の選択可能な動作周波数及びコア数の組み合わせの各々について演算強度に対する浮動小数点演算の性能の上限値を規定することができる。

図６は、実施の形態１の情報処理システムに備えられるルーフライン記憶部に保持されるルーフラインモデルを構成する、主記憶装置の選択可能な動作周波数と帯域幅との関係を図示する図である。

上述したように、ルーフラインモデルは、主記憶装置１２の選択可能なメモリ性能の各々について、演算強度に対する浮動小数点演算の性能の上限値を規定する。ただし、主記憶装置１２の帯域幅は、主記憶装置１２の動作周波数と１対１の関係を有する。このため、選択可能な帯域幅の各々について演算強度に対する浮動小数点演算の性能の上限値を規定し、図６に図示される、主記憶装置の選択可能な動作周波数と帯域幅との関係を準備することにより、主記憶装置１２の選択可能な動作周波数の各々について演算強度に対する浮動小数点演算の性能の上限値を規定することができる。

図７は、実施の形態１の情報処理システムに備えられる実行ブロック演算強度データ領域に保持される情報の例を図示する図である。

図７に図示されるように、実行ブロック演算強度データ領域１２３０は、各実行ブロックの実行アドレス、各実行ブロックの演算強度データ及び各実行ブロックのデッドライン時間を保持する。

図７に図示される情報によれば、より細かい粒度で性能及び消費電力を考慮した性能電力制御を行うことができる。また、ユーザが演算アプリケーション１２００のソースコード・ファイルに手を加えることなく、所望の実行ブロックの演算強度データを取得することができる。

図７に図示される情報が作成される際には、予め、実行ブロックを特定することができる情報と演算強度データ及びデッドライン時間とが対をなすデータを含むファイルが作成される。当該ファイルは、演算アプリケーション１２００のソースコード・ファイルとは別のファイルとして作成される。実行ブロックを特定することができる情報は、実行ブロックに相当する関数の名称等である。

続いて、コンパイルが行われて演算アプリケーション１２００のソースコード・ファイル及び作成されたファイルから演算アプリケーション１２００の実行形式ファイルが作成される。作成される実行形式ファイルに実行可能及びリンク可能フォーマット（ＥＬＦ；Executable and Linkable Format）が採用される場合は、各実行ブロックの演算強度データ専用のセクションが実行形式ファイルに実行ブロック演算強度データ領域１２３０として新設されてもよい。この場合は、新設されたセクションの情報がＥＬＦ・ヘッダ及びセクション・ヘッダに追加される。

コンパイルが行われる際には、実行ブロックを特定することができる情報からプログラム領域１２１０内の対応する機械語部分が特定され、特定された機械語部分にソフトウェア割込みを発生させる命令が挿入される。ソフトウェア割込みを発生させる命令は、プロセッサ１１がx86系プロセッサである場合は、INT3命令等である。ソフトウェア割込みを発生させる命令は、元の命令の最初のバイトをブレークポイントとして置き換えることができる。また、特定された機械語部分の実行アドレスが取得され、取得された実行アドレスが実行ブロック演算強度データ領域１２３０に追加される。

これらとは別に、演算アプリケーション１２００が実行される前に、性能電力制御部１１４０に含まれる一連の処理を実行する割込みハンドラが、割込み記述子テーブル内の対応する割込み番号に登録される。

これらにより、システム基本ソフトウェア１１００により演算アプリケーション１２００が主記憶装置１２にロードされプロセッサ１１により実行されると、各ブロックに差し掛かるたびにソフトウェア割込みが発生する。演算アプリケーション１２００のロード及び実行は、ＵＮＩＸ（登録商標）環境においてはexecメモリにより開始される。例えば、ソフトウェア割込みを発生させる命令がINT3命令である場合は、SIGTRAPシグナルがシステム基本ソフトウェア１１００に通知される。システム基本ソフトウェア１１００においては、ソフトウェア割込みが発生するのに連動して、予め割込み記述子テーブル内に登録されていた割込みハンドラが起動させられ、性能電力制御部１１４０に含まれる一連の処理が実行される。このとき、演算強度データ取得部１１３０は、各実行ブロックの実行アドレスに基づいて各実行ブロックの演算強度データ及び各実行ブロックのデッドライン時間を取得する。演算強度データ取得部１１３０は、その際に、現在実行されているアドレスから、主記憶装置１２にロードされた、当該アドレスに対応する実行ブロックを特定し、特定した実行ブロックの演算強度データ及び当該実行ブロックのデッドライン時間を取得する。また、演算強度データ取得部１１３０は、取得した各実行ブロックの演算強度データ及び各実行ブロックのデッドライン時間を性能電力判断部１１４１に渡す。

図８は、実施の形態１の情報処理システムに備えられる性能電力判断部の動作の流れを図示するフローチャートである。

性能電力制御部１１４０は、ルーフラインモデルデータ記憶部１１１０から現在の動作環境に対応するルーフラインモデルを受け取り、演算強度データ取得部１１３０から次に実行される実行ブロックの演算強度データ及びデッドライン時間を受け取った後に、図８に図示されるステップＳ２００からＳ２０７までを実行する。

ステップＳ２００においては、性能電力判断部１１４１が、受け取ったルーフラインモデル上に受け取った実行ブロックの演算強度データをプロットする。また、性能電力判断部１１４１が、ルーフラインモデルと実行ブロックの演算強度データとを照合する。

続くステップＳ２０１においては、性能電力判断部１１４１が、当該実行ブロックがメモリインテンシブであるか否かを判定する。性能電力判断部１１４１は、主記憶装置１２のメモリ性能及びプロセッサ１１の演算性能のいずれが演算アプリケーション１２００の性能面における律速要因であるのかを判定し、主記憶装置１２のメモリ性能が律速要因であると判定した場合は、当該実行ブロックがメモリインテンシブであると判定し、プロセッサ１１の演算性能が律速要因であると判定した場合は、当該実行ブロックがメモリインテンシブでない、すなわち演算インテンシブであると判定する。

当該実行ブロックがメモリインテンシブであると判定された場合は、ステップＳ２０２からＳ２０４までが実行される。当該実行ブロックがメモリインテンシブでないと判定された場合は、ステップＳ２０５からＳ２０７までが実行される。

ステップＳ２０２においては、性能電力判断部１１４１が、主記憶装置１２の動作周波数を上げる。性能電力判断部１１４１は、その際に、ルーフラインモデルデータ記憶部１１１０に保持されている主記憶装置１２の選択可能な動作周波数から主記憶装置１２の現在の動作周波数より大きい動作周波数を選択する。

続くステップＳ２０３においては、性能電力判断部１１４１が、ルーフラインモデルを更新する。性能電力判断部１１４１は、その際に、選択した主記憶装置１２の動作周波数に基づいてルーフラインモデルを更新する。

続くステップＳ２０４においては、性能電力判断部１１４１が、ルーフラインモデルの勾配部とルーフラインモデルの平坦部との間の不連続点が演算強度上に位置するようにプロセッサ１１の動作周波数及び／又はコア数を下げる。性能電力判断部１１４１は、その際に、ルーフラインモデルデータ記憶部１１１０に保持されているプロセッサ１１の選択可能な動作周波数及び／又はコア数からプロセッサ１１の現在の動作周波数及び／又はコア数より小さい動作周波数及び／又はコア数を選択する。

ルーフラインモデルの勾配部は、主記憶装置１２のメモリ性能が律速要因となる演算強度の範囲に存在する。ルーフラインモデルの平坦部は、プロセッサ１１の演算性能が律速要因となる演算強度の範囲に存在する。

ステップＳ２０５においては、性能電力判断部１１４１が、プロセッサ１１の動作周波数及び／又はコア数を上げる。性能電力判断部１１４１は、その際に、ルーフラインモデルデータ記憶部１１１０に保持されているプロセッサ１１の選択可能な動作周波数及び／又はコア数からプロセッサ１１の現在の動作周波数及び／又はコア数より大きい動作周波数及び／又はコア数を選択する。

続くステップＳ２０６においては、性能電力判断部１１４１が、ルーフラインモデルを更新する。性能電力判断部１１４１は、その際に、選択したプロセッサ１１の動作周波数及び／又はコア数に基づいてルーフラインモデルを更新する。

続くステップＳ２０７においては、性能電力判断部１１４１が、ルーフラインモデルの勾配部とルーフラインモデルの平坦部との間の不連続点が演算強度上に位置するように主記憶装置１２の動作周波数を下げる。性能電力判断部１１４１は、その際に、ルーフラインモデルデータ記憶部１１１０に保持されている主記憶装置１２の選択可能な動作周波数から主記憶装置１２の現在の動作周波数より小さい動作周波数を選択する。

図９は、実施の形態１の情報処理システムにより行われる、実行ブロックがメモリインテンシブである場合の省電力制御の方針の例を図示する図である。

図９に図示される省電力制御の方針の例においては、破線により図示される現在の主記憶装置１２のメモリ性能及びプロセッサ１１の演算性能に対して、実行ブロックが実行される際の性能の足かせとなる主記憶装置１２のメモリ性能を実線勾配部により図示される主記憶装置１２のメモリ性能に上げることが決定されて性能要求が満たされる。また、勾配部と平坦部との間の不連続点が演算強度上に位置するようにプロセッサ１１の演算性能を実線平坦部により図示されるプロセッサ１１の演算性能に下げることが決定されて省電力化が図られる。これらにより、主記憶装置１２のメモリ性能及びプロセッサ１１の演算性能が実線により図示される主記憶装置１２のメモリ性能及びプロセッサ１１の演算性能に移行するように主記憶装置１２のメモリ性能及びプロセッサ１１の演算性能が選択される。

図１０は、実施の形態１の情報処理システムにより行われる、実行ブロックが演算インテンシブである場合の省電力制御の方針の例を図示する図である。

図１０に図示される省電力制御の方針の例においては、破線により図示される現在の主記憶装置１２のメモリ性能及びプロセッサ１１の演算性能に対して、実行ブロックが実行される際の性能の足かせとなるプロセッサ１１の演算性能を実線平坦部により図示されるプロセッサ１１の演算性能に上げることが決定されて性能要求が満たされる。また、勾配部と平坦部との間の不連続点が演算強度上に位置するように主記憶装置１２のメモリ性能を実線勾配部により図示される主記憶装置１２のメモリ性能に下げることが決定されて省電力化が図られる。これらにより、主記憶装置１２のメモリ性能及びプロセッサ１１の演算性能が実線により図示される主記憶装置１２のメモリ性能及びプロセッサ１１の演算性能に移行するように主記憶装置１２のメモリ性能及びプロセッサ１１の演算性能が選択される。

図９及び図１０に図示される省電力制御の方針によれば、必要な性能要求を満たしながら、省電力化を行うことができる。

図１１は、実施の形態１の情報処理システムにおける、各制御を行うのにかかるオーバヘッド時間の例を図示する図である。

図１１に図示される、各制御を行うのにかかるオーバヘッド時間は、予め定義されている。当該各制御を行うのにかかるオーバヘッド時間は、プロセッサ１１の動作周波数、プロセッサ１１のコアのON/OFF及び主記憶装置１２の動作周波数の制御にかかるオーバヘッド時間を含む。

図１２は、実施の形態１の情報処理システムに備えられる電力制御レイテンシデータ部及び性能電力指令部の動作の手順を図示する図である。

システム基本ソフトウェア１１００による性能電力制御に関する処理は、図１２に図示されるように、ソフトウェア割込みにより演算アプリケーションを構成する各実行ブロックが実行される前に実行される。

システム基本ソフトウェア１１００による性能電力制御に関する処理が実行された後には、実行時間計測部１１４２は、当該処理の前後に現在の時刻を取得することにより、各実行ブロックの実行時間を計測することができる。電力制御レイテンシデータ部１１４３は、計測された各実行ブロックの実行時間を保持する。また、電力制御レイテンシデータ部１１４３は、計測された各実行ブロックの実行時間と、図１１に図示される、各制御を行うのにかかるオーバヘッド時間と、から性能電力制御を行うか否かを判断する。実施の形態１においては、電力制御レイテンシデータ部１１４３は、ひとつ前の周期における実行ブロックの実行時間及びオーバヘッド時間の合計が、演算強度データ取得部１１３０により取得された当該実行ブロックのデッドライン時間を超えない場合は、当該実行ブロックについて性能電力制御を行う命令を性能電力指令部１１４４に出力する。一方、電力制御レイテンシデータ部１１４３は、そうでない場合は、当該実行ブロックについて性能電力制御を行わない命令を性能電力指令部１１４４に出力する。

これにより、各実行ブロックのデッドライン時間を遵守しながら各実行ブロックについて性能電力制御を行うことができる。

＜実施の形態２＞
以下では、実施の形態２が実施の形態１と異なる点が説明される。説明されない点については、実施の形態１において採用された構成が実施の形態２においても採用される。

実施の形態１においては、演算アプリケーション１２００を構成する各実行ブロックの演算強度データのみに基づいて、計算機システム１０の現在の動作環境に対応するルーフラインモデルから性能電力制御が行われる。当該動作環境は、プロセッサ１１の動作周波数及びコア数並びに主記憶装置１２の動作周波数である。しかし、演算アプリケーション１２００が実行される際の実際の性能は、必ずしもルーフラインモデルにより示される計算機システム１０の限界性能と一致しない。

そこで、実施の形態２においては、演算アプリケーション１２００を構成する各実行ブロックの演算強度データに加えて、演算アプリケーション１２００が実行される際の実際の演算性能を利用することにより、より高い精度を有する性能電力制御が実現される。以下では、利用される当該演算性能が「実演算性能」と呼ばれる。

各実行ブロックの実演算性能は、演算強度データ取得部１１３０により取得された各実行ブロックの演算強度データから特定される浮動小数点演算の総数を、電力制御レイテンシデータ部１１４３により保持される各実行ブロックの実行時間で割ることにより求めることができる。

図１３は、実施の形態２の情報処理システムに備えられる性能電力判断部の動作の流れを図示するフローチャートである。

性能電力制御部１１４０は、図１３に図示されるステップＳ３００からＳ３０９までを実行する。

ステップＳ３００においては、性能電力判断部１１４１が、受け取ったルーフラインモデル上に受け取った実行ブロックの演算強度データをプロットする。また、性能電力判断部１１４１が、ルーフラインモデルと実行ブロックの演算強度データとを照合する。

続くステップＳ３０１においては、性能電力判断部１１４１が、当該実行ブロックがメモリインテンシブであるか否かを判定する。

当該実行ブロックがメモリインテンシブであると判定された場合は、ステップＳ３０２からＳ３０５までが実行される。当該実行ブロックがメモリインテンシブでないと判定された場合は、ステップＳ３０６からＳ３０９までが実行される。

ステップＳ３０２においては、性能電力判断部１１４１が、当該実行ブロックの実演算性能が現在の動作環境における主記憶装置１２のメモリ性能のピーク性能に到達しているか否かを判定する。

当該実行ブロックの実演算性能が主記憶装置１２のメモリ性能のピーク性能に到達していると判定された場合は、ステップＳ３０３からＳ３０５までが実行される。当該実行ブロックの実演算性能がメモリ性能のピーク性能に到達していないと判定された場合は、ステップＳ３０５が実行される。

ステップＳ３０３においては、性能電力判断部１１４１が、主記憶装置１２の動作周波数を上げる。性能電力判断部１１４１は、その際に、ルーフラインモデルデータ記憶部１１１０に保持されている主記憶装置１２の選択可能な動作周波数から主記憶装置１２の現在の動作周波数より大きい動作周波数を選択する。

続くステップＳ３０４においては、性能電力判断部１１４１が、ルーフラインモデルを更新する。性能電力判断部１１４１は、その際に、選択した主記憶装置１２の動作周波数に基づいてルーフラインモデルを更新する。

続くステップＳ３０５においては、性能電力判断部１１４１が、ルーフラインモデルの勾配部とルーフラインモデルの平坦部との間の不連続点が演算強度上に位置するようにプロセッサ１１の動作周波数及び／又はコア数を下げる。性能電力判断部１１４１は、その際に、ルーフラインモデルデータ記憶部１１１０に保持されているプロセッサ１１の選択可能な動作周波数及び／又はコア数からプロセッサ１１の現在の動作周波数及び／又はコア数より小さい動作周波数及び／又はコア数を選択する。

ステップＳ３０２からＳ３０５までにおいては、当該実行ブロックの実演算性能が主記憶装置１２のメモリ性能のピーク性能に到達していない場合は、主記憶装置１２の動作周波数に関して、現在の動作環境が主記憶装置１２のメモリ性能の要件を満たすと判断されて、その選択が行われない。

ステップＳ３０６においては、性能電力判断部１１４１が、当該実行ブロックの実演算性能が現在の動作環境におけるプロセッサ１１の演算性能のピーク性能に到達しているか否かを判定する。

当該実行ブロックの実演算性能がプロセッサ１１の演算性能のピーク性能に到達していると判定された場合は、ステップＳ３０７からＳ３０９までが実行される。当該実行ブロックの実演算性能がプロセッサ１１の演算性能のピーク性能に到達していないと判定された場合は、ステップＳ３０９が実行される。

ステップＳ３０７においては、性能電力判断部１１４１が、プロセッサ１１の動作周波数及び／又はコア数を上げる。性能電力判断部１１４１は、その際に、ルーフラインモデルデータ記憶部１１１０に保持されているプロセッサ１１の選択可能な動作周波数及び／又はコア数からプロセッサ１１の現在の動作周波数及び／又はコア数より大きい動作周波数及び／又はコア数を選択する。

続くステップＳ３０８においては、性能電力判断部１１４１が、ルーフラインモデルを更新する。性能電力判断部１１４１は、その際に、選択したプロセッサ１１の動作周波数及び／又はコア数に基づいてルーフラインモデルを更新する。

続くステップＳ３０９においては、性能電力判断部１１４１が、ルーフラインモデルの勾配部とルーフラインモデルの平坦部との間の不連続点が演算強度上に位置するように主記憶装置１２の動作周波数を下げる。性能電力判断部１１４１は、その際に、ルーフラインモデルデータ記憶部１１１０に保持されている主記憶装置１２の選択可能な動作周波数から主記憶装置１２の現在の動作周波数より小さい動作周波数を選択する。

ステップＳ３０６からＳ３０９までにおいては、当該実行ブロックの実演算性能がプロセッサ１１の演算性能のピーク性能に到達していない場合は、プロセッサ１１の動作周波数及びコア数に関して、現在の動作環境がプロセッサ１１の演算性能の要件を満たすと判断されて、その選択が行われない。

図１４及び図１５は、実施の形態２の情報処理システムにより行われる、実行ブロックがメモリインテンシブである場合の省電力制御の方針の例を図示する図である。

図１４に図示される省電力制御の方針の例においては、当該実行ブロックの実演算性能が現在の動作環境における主記憶装置１２のメモリ性能のピーク性能に到達している。このため、当該実行ブロックが実行される際の性能の足かせとなっている主記憶装置１２のメモリ性能が実線勾配部により図示されるメモリ性能に上げられて性能要求が満たされる。また、勾配部と平坦部との間の不連続点が演算強度上に位置するようにプロセッサ１１の演算性能が実線平坦部により図示される演算性能に下げられて省電力化が図られる。これらにより、主記憶装置１２のメモリ性能及びプロセッサ１１の演算性能が実線により図示されるそれに移行する。

図１５に図示される省電力制御の方針の例においては、当該実行ブロックの実演算性能が現在の動作環境における主記憶装置１２のメモリ性能のピーク性能に到達していない。このため、当該実行ブロックが実行される際の性能の足かせとなっていない主記憶装置１２のメモリ性能が維持される。また、勾配部と平坦部との間の不連続点が演算強度上に位置するようにプロセッサ１１の演算性能が実線平坦部により図示されるプロセッサ１１の演算性能に下げられて省電力化が図られる。これらにより、主記憶装置１２のメモリ性能及びプロセッサ１１の演算性能が実線により図示されるそれに移行する。

図１６及び図１７は、実施の形態２の情報処理システムにより行われる、実行ブロックが演算インテンシブである場合の省電力制御の方針の例を図示する図である。

図１６に図示される省電力制御の方針の例においては、当該実行ブロックの実演算性能が現在の動作環境におけるプロセッサ１１の演算性能のピーク性能に到達している。このため、当該実行ブロックが実行される際の性能の足かせとなっているプロセッサ１１の演算性能が実線平坦部により図示されるプロセッサ１１の演算性能に上げられて性能要求が満たされる。また、勾配部と平坦部との間の不連続点が演算強度上に位置するように主記憶装置１２のメモリ性能が実線勾配部により図示される主記憶装置１２のメモリ性能に下げられて省電力化が図られる。これらにより、主記憶装置１２のメモリ性能及びプロセッサ１１の演算性能が実線により図示されるそれに移行する。

図１７に図示される省電力制御の方針の例においては、当該実行ブロックの実演算性能が現在の動作環境におけるプロセッサ１１の演算性能のピーク性能に到達していない。このため、当該実行ブロックが実行される際の性能の足かせとなっていないプロセッサ１１の演算性能が維持される。また、勾配部と平坦部との間の不連続点が演算強度上に位置するように主記憶装置１２のメモリ性能が実線勾配部により図示される主記憶装置１２のメモリ性能に下げられて省電力化が図られる。これらにより、主記憶装置１２のメモリ性能及びプロセッサ１１の演算性能が実線により図示されるそれに移行する。

なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

実施の形態は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、実施の形態がそれに限定されるものではない。例示されていない無数の変形例が、想定され得るものと解される。

１０ 計算機システム、１１ プロセッサ、１２ 主記憶装置、１３ 補助記憶装置、１０００ 情報処理システム、１１００ システム基本ソフトウェア、１２００ 演算アプリケーション、１１１０ ルーフラインモデルデータ記憶部、１１２０ 動作環境取得部、１１３０ 演算強度データ取得部、１１４０ 性能電力制御部、１１４１ 性能電力判断部、１１４２ 実行時間計測部、１１４３ 電力制御レイテンシデータ部、１１４４ 性能電力指令部、１２１０ プログラム領域、１２２０ データ領域、１２３０ 実行ブロック演算強度データ領域。

Claims (10)

1. 省電力機構を備えるプロセッサ及び主記憶装置を備える計算機システムの動作環境で動作する演算アプリケーションを構成する各実行ブロックの演算強度データを保持する実行ブロック演算強度データ領域と、
   前記プロセッサの動作周波数及びコア数並びに前記主記憶装置の動作周波数に対応するルーフラインモデルを保持するルーフラインモデルデータ記憶部と、
   前記実行ブロック演算強度データ領域から前記各実行ブロックの演算強度データを取得する演算強度データ取得部と、
   前記ルーフラインモデル及び前記各実行ブロックの演算強度データに基づいて前記プロセッサの動作周波数及びコア数並びに前記主記憶装置の動作周波数の制御を行う性能電力制御部と、
   を備える情報処理システム。
2. 前記プロセッサの現在の動作周波数及びコア数並びに前記主記憶装置の現在の動作周波数を取得する動作環境取得部を備える
   請求項１の情報処理システム。
3. 前記実行ブロック演算強度データ領域は、前記各実行ブロックの実行アドレス、前記各実行ブロックの演算強度データ、及び前記各実行ブロックの処理を終了しなければならない時間を示す前記各実行ブロックのデッドライン時間を保持する
   請求項１又は２の情報処理システム。
4. 前記演算強度データ取得部は、前記各実行ブロックの実行アドレスに基づいて前記各実行ブロックの演算強度データ及び前記各実行ブロックのデッドライン時間を取得する
   請求項３の情報処理システム。
5. 前記ルーフラインモデルは、前記プロセッサの選択可能な動作周波数及びコア数の組み合わせの各々及び前記主記憶装置の選択可能な動作周波数の各々について演算強度に対する性能の上限値を規定する
   請求項１から４までのいずれかの情報処理システム。
6. 前記性能電力制御部は、
   前記ルーフラインモデル及び前記各実行ブロックの演算強度データから前記プロセッサの動作周波数及びコア数並びに前記主記憶装置の動作周波数を決定する性能電力判断部と、
   前記各実行ブロックの実行時間を計測する実行時間計測部と、
   前記性能電力判断部により決定された前記プロセッサの動作周波数及びコア数並びに前記主記憶装置の動作周波数に従って前記制御を行う性能電力指令部と、
   前記制御を前記性能電力指令部に行わせた場合にかかるオーバヘッド時間から前記制御を前記性能電力指令部に行わせるか否かを判定する電力制御レイテンシデータ部と、
   を備える
   請求項１から５までのいずれかの情報処理システム。
7. 前記性能電力判断部は、
   前記ルーフラインモデルと前記各実行ブロックの演算強度データとを照合し、
   前記主記憶装置のメモリ性能及び前記プロセッサの演算性能のいずれが前記演算アプリケーションの性能面における律速要因であるのかを判定し、
   前記メモリ性能が前記律速要因であると判定した場合は、前記ルーフラインモデルデータ記憶部に保持されている前記主記憶装置の選択可能な動作周波数から前記主記憶装置の現在の動作周波数より大きい動作周波数を選択し、
   前記演算性能が前記律速要因であると判定した場合は、前記ルーフラインモデルデータ記憶部に保持されている前記プロセッサの選択可能な動作周波数及び／又はコア数から現在の動作周波数及び／又はコア数より大きい動作周波数及び／又はコア数を選択する
   請求項６の情報処理システム。
8. 前記電力制御レイテンシデータ部は、前記実行時間計測部により計測された前記各実行ブロックの実行時間と、予め定義された各制御を行うのにかかるオーバヘッド時間と、から前記制御を行うか否かを判断する
   請求項６又は７の情報処理システム。
9. 前記性能電力指令部は、前記電力制御レイテンシデータ部により前記制御を行うと判断された場合に、前記性能電力判断部により決定された前記プロセッサの動作周波数及びコア数並びに前記主記憶装置の動作周波数を、前記プロセッサの動作周波数及びコア数並びに前記主記憶装置の動作周波数に設定する
   請求項６から８までのいずれかの情報処理システム。
10. a) 省電力機構を備えるプロセッサ及び主記憶装置を備える計算機システムの動作環境で動作する演算アプリケーションを構成する各実行ブロックの演算強度データを保持する工程と、
    b) 前記各実行ブロックの演算強度データを取得する工程と、
    c) 前記プロセッサの動作周波数及びコア数並びに前記主記憶装置の動作周波数に対応するルーフラインモデルを記憶する工程と、
    d) 前記ルーフラインモデル及び前記各実行ブロックの演算強度データから前記プロセッサの動作周波数及びコア数並びに前記主記憶装置の動作周波数の制御を行う工程と、
    を備える情報処理システムの制御方法。

Images