JP7351983B2 - Plastic package housing for isolators and isolators based on capacitor parallel connection - Google Patents

Plastic package housing for isolators and isolators based on capacitor parallel connection Download PDF

Info

Publication number
JP7351983B2
JP7351983B2 JP2022119417A JP2022119417A JP7351983B2 JP 7351983 B2 JP7351983 B2 JP 7351983B2 JP 2022119417 A JP2022119417 A JP 2022119417A JP 2022119417 A JP2022119417 A JP 2022119417A JP 7351983 B2 JP7351983 B2 JP 7351983B2
Authority
JP
Japan
Prior art keywords
capacitor
pin
package housing
plastic package
grounding pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022119417A
Other languages
Japanese (ja)
Other versions
JP2023026341A (en
Inventor
勤 楊
華峰 張
楠軒 馮
春美 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southwest Institute Of Applied Magnetics Of China
Original Assignee
Southwest Institute Of Applied Magnetics Of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southwest Institute Of Applied Magnetics Of China filed Critical Southwest Institute Of Applied Magnetics Of China
Publication of JP2023026341A publication Critical patent/JP2023026341A/en
Application granted granted Critical
Publication of JP7351983B2 publication Critical patent/JP7351983B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/32Non-reciprocal transmission devices
    • H01P1/36Isolators
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/32Non-reciprocal transmission devices
    • H01P1/38Circulators
    • H01P1/383Junction circulators, e.g. Y-circulators

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Description

本発明は、マイクロ波部品の技術分野に関し、特に、コンデンサ並列接続に基づくアイソレータ用プラスチックパッケージハウジング、及びこのプラスチックパッケージハウジングからなるアイソレータに関するものである。 The present invention relates to the technical field of microwave components, and in particular to a plastic package housing for an isolator based on parallel connection of capacitors, and an isolator made of this plastic package housing.

現在の5G通信のSub6GHz周波数帯域の範囲は450MHz~6GHzであり、低周波通信(通信については、ミリ波が高周波と呼ばれる。)の分野に属している。低周波通信は、その長い伝送距離及び強力な浸透能力により、各国の通信事業者に支持されている。中国広電(CBN)及び中国移動(CMCC)は、700MHzの周波数帯域での展開を加速しており、トルコの通信事業者であるTurkTelekomは、5G通信でのN71周波数帯域(617MHz~698MHz)の適用を模索してきた。低周波通信基地局の設備としては、システムにおいて小型化という特徴の備える集中定数(Lumped Parameter)アイソレータ/アイソレータをより緊急に必要とする。 The current Sub6GHz frequency band range for 5G communication is 450MHz to 6GHz, and belongs to the field of low frequency communication (in terms of communication, millimeter waves are called high frequency). Low frequency communication is favored by carriers in various countries due to its long transmission distance and strong penetration ability. China Broadcasting Corporation (CBN) and China Mobile Corporation (CMCC) are accelerating their deployment in the 700MHz frequency band, while Turkish operator TurkTelekom is expanding the N71 frequency band (617MHz to 698MHz) for 5G communications. I've been looking for ways to apply it. As a low frequency communication base station equipment, there is an urgent need for a lumped parameter isolator/isolator with the feature of miniaturization in the system.

現在、従来の低周波集中定数の非相反磁気部品であるアイソレータは、図1に示すように構成され、主に、上金属ハウジング1、ストロンチウム永久磁石(Strontium Permanent Magnet)2、中心導体モジュール3、単層チップコンデンサ4、RF抵抗5、プラスチックパッケージハウジング6、及び下金属ハウジング7を備える。ここで、上金属ハウジング1及び下金属ハウジング7は、いずれも鉄製の金属ハウジングであり、部品に対して閉磁気回路を提供する。ストロンチウム永久磁石2は、部品に対して外部から印加された定磁場を提供する。中心導体モジュール3は、回路の非相反接合(nonreciprocity)であり、エネルギー循環を機能する。単層チップコンデンサ4と中心導体モジュール3とは、LCループを構成する。RF抵抗5は、50オームの整合負荷を提供する。プラスチックパッケージハウジング6は、信号伝送用の伝送経路を提供するとともに、内部素子(単層チップコンデンサ4とRF抵抗5とが含まれる。)の溶接取付用のキャリアである。 At present, the isolator, which is a conventional low-frequency lumped constant non-reciprocal magnetic component, is configured as shown in FIG. 1, which mainly includes an upper metal housing 1, a strontium permanent magnet 2, a center conductor module 3, It includes a single layer chip capacitor 4, an RF resistor 5, a plastic package housing 6, and a lower metal housing 7. Here, the upper metal housing 1 and the lower metal housing 7 are both metal housings made of iron, and provide a closed magnetic circuit to the components. The strontium permanent magnet 2 provides an externally applied constant magnetic field to the component. The central conductor module 3 is a nonreciprocity junction of the circuit and functions for energy circulation. The single-layer chip capacitor 4 and the center conductor module 3 constitute an LC loop. RF resistor 5 provides a 50 ohm matched load. The plastic package housing 6 provides a transmission path for signal transmission and is a carrier for welding attachment of internal components (including a single layer chip capacitor 4 and an RF resistor 5).

上記の従来の低周波集中定数アイソレータの構造において、そのプラスチックパッケージハウジング6は、具体的に図2に示すように構成され、主に、ピン金属部分61、キャリア金属部分62、及びプラスチック部分63を備える。ここで、ピン金属部分61は、2つの個別のピン(信号伝送を提供するものである。)である。キャリア金属部分62は、接地及び素子の溶接取付用キャリアの位置を提供する。プラスチック部品63は、2つの金属部分(即ち、ピン金属部分61及びキャリア金属部分62)の組み合わせに対してキャリアを提供し、内部素子に対して保護バリアを提供する。 In the structure of the above conventional low frequency lumped constant isolator, the plastic package housing 6 is specifically constructed as shown in FIG. Be prepared. Here, the pin metal parts 61 are two separate pins (which provide signal transmission). Carrier metal portion 62 provides a carrier location for grounding and welding attachment of the components. The plastic part 63 provides a carrier for the combination of the two metal parts (ie pin metal part 61 and carrier metal part 62) and provides a protective barrier for the internal components.

上記の従来のプラスチックパッケージハウジングのコンデンサの取付位置は、図3に示すように、図中の2.2mm*1mm及び3.3mm*1mmのサイズでの位置がコンデンサの取付位置であり、コンデンサの最大制作サイズが2.05mm*0.95mmである。 The mounting position of the capacitor in the conventional plastic package housing mentioned above is as shown in Figure 3. The maximum production size is 2.05mm*0.95mm.

上記の従来のプラスチックパッケージハウジングには、主に以下の問題がある。
低周波数集中定数の非相反磁気部品は、静電容量値が周波数の低下と伴って増加するように設計されており、現在、コンデンサのセラミック材料が、140の誘電率しか達成できない。758MHz~803MHzの集中定数アイソレータ/アイソレーションについては、現在、最大コンデンサ取付サイズが2.1mm*1mmになりコンデンサの厚さが約0.1mm~0.13mmになるようにプラスチックパッケージハウジングを設計しないと、その17PF~22PFである静電容量値の設計要求が満たさない。高誘電率のセラミック材料の開発が難しいため、厚さが0.16mm以下であるコンデンサを作製する場合、作製されたコンデンサの容量の離散性が大きくなり、大量に供給できず、現在、低周波数集中定数アイソレータ/サーキュレータの量産ができなくなってしまう。上記の従来のコンデンサ及びプラスチックパッケージハウジングの設計を継続して採用すると、後続の通信で使用される600MHz~700MHzの集中定数サーキュレータ/アイソレータの設計が非常に困難になってしまう。
The above conventional plastic package housings mainly have the following problems.
Low frequency lumped constant non-reciprocal magnetic components are designed such that the capacitance value increases with decreasing frequency, and currently capacitor ceramic materials can only achieve a dielectric constant of 140. For lumped constant isolators/isolation from 758MHz to 803MHz, we currently do not design plastic package housings such that the maximum capacitor mounting size is 2.1mm*1mm and the capacitor thickness is approximately 0.1mm to 0.13mm. Therefore, the design requirement for the capacitance value of 17PF to 22PF is not met. Because it is difficult to develop ceramic materials with a high dielectric constant, when manufacturing capacitors with a thickness of 0.16 mm or less, the capacitance of the manufactured capacitors becomes highly discrete, making it difficult to supply in large quantities, and currently, low frequency Mass production of lumped constant isolators/circulators becomes impossible. Continuing to employ the conventional capacitor and plastic package housing designs described above will make the design of 600 MHz to 700 MHz lumped constant circulators/isolators for subsequent communications very difficult.

本発明は、コンデンサ並列接続に基づくアイソレータ用プラスチックパッケージハウジングを提供することにより、プラスチックパッケージハウジングのサイズ及びコンデンサの取付サイズが一定である場合、より低い周波数帯域のアイソレータの設計が達成できること、を目的のその1つとするものである。本発明は、低周波数帯域のサーキュレータの設計に適用されてもよい。 It is an object of the present invention to provide a plastic package housing for an isolator based on a parallel connection of capacitors, so that when the size of the plastic package housing and the mounting size of the capacitors are constant, the design of isolators in lower frequency bands can be achieved. This is one of them. The invention may be applied to the design of low frequency band circulators.

上記の目的を達成するために、本発明に係る技術案は、以下の通りである。
ピン金属部分、キャリア金属部分、及びプラスチック部分を備えるコンデンサ並列接続に基づくアイソレータ用プラスチックパッケージハウジングであって、前記キャリア金属部分には、形状及び大きさが同じである第1コンデンサ接地ピン、第2コンデンサ接地ピン、及び第3コンデンサ接地ピンと、中間接地板と、が設けられており、前記第1コンデンサ接地ピンと中間接地板とは、左右に対向して設けられ、前記第2コンデンサ接地ピンと第3コンデンサ接地ピンとは、左右に対向して設けられ、前記第1コンデンサ接地ピン、第2コンデンサ接地ピン、及び第3コンデンサ接地ピンは、いずれも内側に曲げられることにより、上層チップコンデンサと下層チップコンデンサとを収容するための収容チャンバーが形成され、前記収容チャンバーの底部は、中間接地板の上面に揃える、コンデンサ並列接続に基づくアイソレータ用プラスチックパッケージハウジング。
In order to achieve the above object, the technical solution according to the present invention is as follows.
A plastic package housing for an isolator based on a capacitor parallel connection comprising a pin metal part, a carrier metal part and a plastic part, the carrier metal part having a first capacitor ground pin, a second capacitor ground pin of the same shape and size. A capacitor grounding pin, a third capacitor grounding pin, and an intermediate grounding plate are provided. The capacitor grounding pins are provided to face each other on the left and right, and the first capacitor grounding pin, the second capacitor grounding pin, and the third capacitor grounding pin are all bent inward to connect the upper layer chip capacitor and the lower layer chip capacitor. A plastic package housing for an isolator based on a capacitor parallel connection is formed, the bottom of said receiving chamber being aligned with the top surface of an intermediate ground plate.

好ましい技術案において、前記ピン金属部分及びキャリア金属部分は、リン青銅材料をプレス加工して洋白で電気めっきすることにより成形される。より好ましくは、C5191リン青銅が用いられ、好ましくは、その厚さが0.13mmである。これにより、チップコンデンサを強固に溶接することが確保できる。当業者にとっては、プラスチックパッケージハウジングの金属部分を作製するために他の規格の既知材料を使用することによっても本発明が達成できること、を理解すべきである。 In a preferred technical solution, the pin metal part and the carrier metal part are formed by pressing phosphor bronze material and electroplating with nickel silver. More preferably, C5191 phosphor bronze is used, preferably its thickness is 0.13 mm. This ensures that the chip capacitor can be firmly welded. It should be understood by those skilled in the art that the present invention can also be achieved by using known materials of other standards to make the metal portions of the plastic package housing.

好ましい技術案において、前記プラスチック部分は、LCPプラスチックで射出成形され、LCPプラスチックの規格はE130iであることが好ましい。この規格のプラスチックは、成形後の流動性及び強度がよい。当業者にとっては、プラスチックパッケージハウジングのプラスチック部分を作製するために他の規格の既知材料を使用することによっても本発明が達成できること、を理解すべきである。 In a preferred technical solution, the plastic part is injection molded with LCP plastic, and the standard of LCP plastic is preferably E130i. Plastics of this standard have good fluidity and strength after molding. It should be understood by those skilled in the art that the present invention can also be achieved by using known materials of other standards to make the plastic portions of the plastic package housing.

好ましい技術案において、前記第1コンデンサ接地ピン、第2コンデンサ接地ピン及び第3コンデンサ接地ピンは、上部幅が上層チップコンデンサの幅よりも短く、好ましくは0.1mmだけ短い。上層チップコンデンサは、このように設計される場合、溶接時に、半田の短絡を起こしにくい。 In a preferred technical solution, the first capacitor ground pin, the second capacitor ground pin and the third capacitor ground pin have upper widths shorter than the width of the upper layer chip capacitor, preferably by 0.1 mm. When the upper layer chip capacitor is designed in this way, solder short circuits are less likely to occur during welding.

好ましい技術案において、前記第1コンデンサ接地ピン、第2コンデンサ接地ピン、及び第3コンデンサ接地ピンは、上部曲げ位置の幅が0.3mm~0.4mmである。 In a preferred technical solution, the first capacitor ground pin, the second capacitor ground pin, and the third capacitor ground pin have a width of 0.3 mm to 0.4 mm at the upper bending position.

本発明は、上記プラスチックパッケージハウジングによって作製されるアイソレータを提供することを目的のその2つとするものである。その技術案は、上から下に順番に組み立てられる上金属ハウジング、ストロンチウム永久磁石、上層チップコンデンサ、中心導体モジュール、下層チップコンデンサ、RF抵抗、プラスチックパッケージハウジング、及び下金属ハウジングを備え、前記プラスチックパッケージハウジングは、ピン金属部分、キャリア金属部分、及びプラスチック部分を備え、前記キャリア金属部分には、形状及び大きさが同じである第1コンデンサ接地ピン、第2コンデンサ接地ピン、及び第3コンデンサ接地ピンが設けられており、前記第1コンデンサ接地ピン、第2コンデンサ接地ピン、及び第3コンデンサ接地ピンは、いずれも内側に曲げられることにより収容チャンバーが形成され、前記上層チップコンデンサと下層チップコンデンサとは、前記収容チャンバー内で上下に並列に接続されている。 Two of the objects of the present invention are to provide an isolator made by the above plastic package housing. The technical solution comprises an upper metal housing, a strontium permanent magnet, an upper chip capacitor, a center conductor module, a lower chip capacitor, an RF resistor, a plastic package housing, and a lower metal housing, which are assembled in order from top to bottom, and the plastic package The housing includes a pin metal portion, a carrier metal portion, and a plastic portion, and the carrier metal portion includes a first capacitor ground pin, a second capacitor ground pin, and a third capacitor ground pin having the same shape and size. The first capacitor ground pin, the second capacitor ground pin, and the third capacitor ground pin are all bent inward to form a housing chamber, and the upper layer chip capacitor and the lower layer chip capacitor are connected to each other. are connected vertically in parallel within the accommodation chamber.

本発明は従来技術と比べて、その利点が次の通りである。本発明は、従来のプラスチックパッケージハウジングの設計と比べて、ポートの静電容量が向上でき、600~700MHzの集中定数アイソレータ/サーキュレータといった内部素子の完全国産化が達成でき、単一のコンデンサのサイズが減少でき、単一のコンデンサの厚さが増加でき、コンデンサの作製に寄与し、低周波部品の作製材料のコストを削減することができる。 The advantages of the present invention compared to the prior art are as follows. Compared to conventional plastic package housing designs, the present invention can improve port capacitance, achieve full domestic production of internal components such as 600-700 MHz lumped isolators/circulators, and reduce the size of a single capacitor. can be reduced, the thickness of a single capacitor can be increased, which can contribute to the fabrication of capacitors and reduce the cost of fabrication materials for low frequency components.

図1は従来の低周波集中定数アイソレータの分解構造図である。FIG. 1 is an exploded structural diagram of a conventional low frequency lumped constant isolator. 図2は図1におけるプラスチックパッケージハウジングの構造概略図である。FIG. 2 is a structural schematic diagram of the plastic package housing in FIG. 1. 図3は図2における従来のプラスチックパッケージハウジングのコンデンサの取付位置の概略図である。FIG. 3 is a schematic diagram of the mounting position of the capacitor of the conventional plastic package housing in FIG. 2. 図4は本発明の実施例に係る低周波集中定数アイソレータの分解構造図である。FIG. 4 is an exploded structural diagram of a low frequency lumped constant isolator according to an embodiment of the present invention. 図5は図1におけるプラスチックパッケージハウジングの概略構造図である。FIG. 5 is a schematic structural diagram of the plastic package housing in FIG. 1. 図6は本発明に係るアイソレータの上、下コンデンサの並列経路の概略図である。FIG. 6 is a schematic diagram of the parallel paths of the upper and lower capacitors of the isolator according to the present invention. 図7は本発明に係るアイソレータ用のプラスチックパッケージハウジングの生産及び入料の概略図である。FIG. 7 is a schematic diagram of production and input of a plastic package housing for an isolator according to the present invention. 図8は本発明に係るアイソレータ入出力の両ポートの定在波シミュレーション曲線である。FIG. 8 is a standing wave simulation curve for both input and output ports of the isolator according to the present invention. 図9は本発明に係るアイソレータ挿入損失のシミュレーション曲線である。FIG. 9 is a simulation curve of isolator insertion loss according to the present invention. 図10は、本発明に係るアイソレータのアイソレーションシ(isolation)のミュレーション曲線である。FIG. 10 is a simulation curve of isolation of an isolator according to the present invention.

以下、本発明について、添付の図面を参照してさらに説明する。 The present invention will be further described below with reference to the accompanying drawings.

実施例1
低周波集中定数アイソレータは、図4に示すように、上から下に順番に組み立てられる上金属ハウジング1、ストロンチウム永久磁石2、上層チップコンデンサ8、中心導体モジュール3、下層チップコンデンサ9、RF抵抗5、プラスチックパッケージハウジング6、及び下金属ハウジング7を備え、
Example 1
As shown in FIG. 4, the low frequency lumped constant isolator includes an upper metal housing 1, a strontium permanent magnet 2, an upper layer chip capacitor 8, a center conductor module 3, a lower layer chip capacitor 9, and an RF resistor 5, which are assembled in order from top to bottom. , a plastic package housing 6, and a lower metal housing 7,

前記プラスチックパッケージハウジング6は、図5及び図6に示すように構成され、2つのピン金属部分(それぞれが出力ポート信号伝送ピン61a、入力ポート信号伝送ピン61bである。)、キャリア金属部分62、及びプラスチック部分63を備え、前記キャリア金属部分62には、形状及び大きさが同じである第1コンデンサ接地ピン62a、第2コンデンサ接地ピン62b、及び第3コンデンサ接地ピン62cと、中間接地板62dと、が設けられており、前記第1コンデンサ接地ピン62aと中間接地板62dとは、左右に対向して設けられ、前記第2コンデンサ接地ピン62bと第3コンデンサ接地ピン62cとは、左右に対向して設けられ、前記第1コンデンサ接地ピン62a、第2コンデンサ接地ピン62b、及び第3コンデンサ接地ピン62cは、いずれも内側に曲げられることにより収容チャンバー62eが形成され、前記上層チップコンデンサ8と下層チップコンデンサ9とは、前記収容チャンバー62e内で上下に並列に接続されており、上層チップコンデンサ8と下層チップコンデンサ9との間には、中心導体伝送線10が設けられる。 The plastic package housing 6 is configured as shown in FIGS. 5 and 6, and includes two pin metal parts (respectively an output port signal transmission pin 61a and an input port signal transmission pin 61b), a carrier metal part 62, and a plastic portion 63, and the carrier metal portion 62 includes a first capacitor grounding pin 62a, a second capacitor grounding pin 62b, and a third capacitor grounding pin 62c having the same shape and size, and an intermediate grounding plate 62d. The first capacitor grounding pin 62a and the intermediate grounding plate 62d are provided to face each other on the left and right, and the second capacitor grounding pin 62b and the third capacitor grounding pin 62c are provided on the left and right. The first capacitor grounding pin 62a, the second capacitor grounding pin 62b, and the third capacitor grounding pin 62c, which are provided facing each other, are all bent inward to form a housing chamber 62e, and the upper layer chip capacitor 8 and the lower layer chip capacitor 9 are vertically connected in parallel within the accommodation chamber 62e, and a center conductor transmission line 10 is provided between the upper layer chip capacitor 8 and the lower layer chip capacitor 9.

本実施例において、プラスチックパッケージハウジング6の金属部分であるピン金属部分61及びキャリア金属部分62は、いずれも厚さが0.13mmであるC5191リン青銅材料をプレス加工して洋白で電気めっきすることにより成形される。これにより、チップコンデンサを強固に溶接することが確保できる。 In this embodiment, the pin metal part 61 and the carrier metal part 62, which are the metal parts of the plastic package housing 6, are both pressed from C5191 phosphor bronze material with a thickness of 0.13 mm and electroplated with nickel silver. It is formed by This ensures that the chip capacitor can be firmly welded.

本実施例において、前記プラスチックパッケージハウジング6のプラスチック部分63は、E130iのLCPプラスチックで射出成形さる。この規格のプラスチックは、成形後の流動性及び強度がよい。 In this embodiment, the plastic part 63 of the plastic package housing 6 is injection molded from E130i LCP plastic. Plastics of this standard have good fluidity and strength after molding.

本実施例において、前記プラスチックパッケージハウジング6において設計された第1コンデンサ接地ピン62a、第2コンデンサ接地ピン62b及び第3コンデンサ接地ピン62cは、上部幅が上層チップコンデンサ8の幅よりも0.1mmだけ短い。上層チップコンデンサは、このように設計される場合、溶接時に、半田の短絡を起こしにくい。 In this embodiment, the first capacitor grounding pin 62a, the second capacitor grounding pin 62b, and the third capacitor grounding pin 62c designed in the plastic package housing 6 have an upper width that is 0.1 mm wider than the width of the upper layer chip capacitor 8. Only short. When the upper layer chip capacitor is designed in this way, solder short circuits are less likely to occur during welding.

前記プラスチックパッケージハウジング6には、図7に示すように、入料時の上部にある3つのコンデンサ接地ピン(即ち、第1コンデンサ接地ピン62a、第2コンデンサ接地ピン62b、及び第3コンデンサ接地ピン62c)がプラスチック部分63の側壁に上向きで平行し、プレス成形時に、上部コンデンサ接地ピンの予定曲げ箇所に対してパンチング処理を行うことにより曲げ溝62fが形成される。パンチング溝は、60°の三角溝設計を採用することにより、曲げ位置の幅を0.3~0.4mmにし、その後の組立・成形に寄与する。 As shown in FIG. 7, the plastic package housing 6 has three capacitor grounding pins (i.e., a first capacitor grounding pin 62a, a second capacitor grounding pin 62b, and a third capacitor grounding pin) located at the top when input. 62c) extends upward and parallel to the side wall of the plastic portion 63, and a bending groove 62f is formed by punching the intended bending location of the upper capacitor ground pin during press molding. By adopting a 60° triangular groove design, the punching groove has a width of 0.3 to 0.4 mm at the bending position, which contributes to subsequent assembly and molding.

本実施例の設計によると、このように設計されたプラスチックパッケージハウジングは、ポート静電容量が従来のプラスチックパッケージハウジングの設計の限界容量である16~21PFから20~32PFの制限容量に増加され、コンデンサのサイズが従来設計の2.15mm*0.95mmから1.5mm*0.95mm~2.0mm*0.95mmに減少され、単一のコンデンサの厚さが従来設計の0.12mm~0.15mmから0.17mm~0.25mmに増加されることができる。これにより、コンデンサの作製に寄与し、低周波部品作製用のコンデンサ材料のコストは、従来設計の18元~20元から8元~12元に低減されることができる。 According to the design of this embodiment, the plastic package housing thus designed has a port capacitance increased from 16-21PF, which is the limiting capacity of the conventional plastic package housing design, to a limiting capacity of 20-32PF, The size of the capacitor is reduced from 2.15mm*0.95mm of the conventional design to 1.5mm*0.95mm~2.0mm*0.95mm, and the thickness of a single capacitor is reduced from 0.12mm*0.95mm of the conventional design. It can be increased from .15mm to 0.17mm-0.25mm. This contributes to the production of capacitors, and the cost of capacitor materials for manufacturing low frequency components can be reduced from 18 to 20 yuan for conventional designs to 8 to 12 yuan.

本実施例では、600MHz~700MHzの周波数帯域範囲においてN71周波数帯域における617MHz~652MHz対してアイソレータの設計が行われる。シミュレーション計算の電気的性能曲線の結果は、図8~10に示されている。 In this example, an isolator is designed for 617 MHz to 652 MHz in the N71 frequency band in the frequency band range of 600 MHz to 700 MHz. The electrical performance curve results of the simulation calculations are shown in FIGS. 8-10.

図面から分かるように、この規格の製品のシミュレーション設計は、定在波比が1.4以下になり、挿入損失が0.6dB以下になり、アイソレーションが15dB以下になることができる。工程経験によると、この規格の製品は、最終的に、-40℃~125℃の場合に、定在波比<1.8、挿入損失<1.1dB、アイソレーション>10dBを達成でき、この周波数帯域のアイソレータに対するユーザーの指標要求を満たす。 As can be seen from the drawing, the simulation design of a product of this standard can achieve a standing wave ratio of 1.4 or less, an insertion loss of 0.6 dB or less, and an isolation of 15 dB or less. According to process experience, products of this standard can ultimately achieve standing wave ratio <1.8, insertion loss <1.1 dB, and isolation >10 dB in the case of -40°C to 125°C. Meeting user's index requirements for frequency band isolators.

617MHz~652MHzのアイソレータの3つのポートのシミュレーション設計静電容量値は、22.83PF、21.72PF、及び25.26PFである。工程の経験、及びシミュレーションモデルと実際の実装静電容量値との差別に基づき得られた、この規格のアイソレータが必要とする3つのポートの実際静電容量値は、最終的に、24PF~25PF、23PF~24PF、27PF~28PFになる。 The simulated design capacitance values for the three ports of the 617 MHz to 652 MHz isolator are 22.83 PF, 21.72 PF, and 25.26 PF. Based on process experience and discrimination between simulation models and actual implemented capacitance values, the actual capacitance values of the three ports required by this standard isolator are ultimately 24PF to 25PF. , 23PF to 24PF, and 27PF to 28PF.

本発明に係るプラスチックパッケージハウジングの設計及び国内のチップコンデンサの作製能力によると、以下の厚さ及び静電容量値の有するコンデンサを選択してこの規格のアイソレータに適合させることができる。 According to the design of the plastic package housing according to the present invention and the manufacturing ability of domestic chip capacitors, capacitors with the following thickness and capacitance values can be selected to meet the isolator of this standard.

24PF~25PFの静電容量値が要求されるものは、サイズがL*W*T=2mm*0.91mm*0.17mmであり静電容量値が13.25PFであるコンデンサと、サイズがL*W*T=1.8mm*0.9mm*0.18mmであり静電容量値が11.1PFであるコンデンサと、という2つのコンデンサからなる。 Capacitors that require a capacitance value of 24PF to 25PF are capacitors whose size is L*W*T=2mm*0.91mm*0.17mm and whose capacitance value is 13.25PF, and capacitors whose size is L It consists of two capacitors: *W*T=1.8mm*0.9mm*0.18mm and a capacitor with a capacitance value of 11.1PF.

23PF~24PFの静電容量値が要求されるものは、サイズがL*W*T=2mm*0.91mm*0.17mmであり静電容量値が13.25PFであるコンデンサと、サイズがL*W*T=1.8mm*0.9mm*0.19mmであり静電容量が10.5PFであるコンデンサと、という2つのコンデンサからなる。 Capacitors that require a capacitance value of 23PF to 24PF are capacitors whose size is L*W*T=2mm*0.91mm*0.17mm and whose capacitance value is 13.25PF, and capacitors whose size is L It consists of two capacitors: *W*T=1.8mm*0.9mm*0.19mm and a capacitor with a capacitance of 10.5PF.

27PF~28PFの静電容量値が要求されるものは、サイズがL*W*T=3mm*0.9mm*0.25mmであり静電容量値が13.4PFであるコンデンサと、サイズがL*W*T=2.5mm*0.9mm*0.2mmであり静電容量値が13.9PFであるコンデンサと、という2つのコンデンサからなる。 Capacitors that require a capacitance value of 27PF to 28PF are capacitors whose size is L*W*T=3mm*0.9mm*0.25mm and whose capacitance value is 13.4PF, and capacitors whose size is L It consists of two capacitors: *W*T=2.5mm*0.9mm*0.2mm and a capacitor with a capacitance value of 13.9PF.

実施例2
本実施例は、第2コンデンサ接地ピン62b及び第3コンデンサ接地ピン62cの上部幅が上層チップコンデンサ8の幅よりも0.3mmだけ短いことの以外、実施例1と同じである。
Example 2
This embodiment is the same as the first embodiment except that the upper widths of the second capacitor grounding pin 62b and the third capacitor grounding pin 62c are shorter than the width of the upper layer chip capacitor 8 by 0.3 mm.

上記の説明は、本発明の好ましい実施例にすぎず、本発明を限定することを意図するものではない。本発明の精神および原則の範囲内でなされた修正、同等の交換、及び改善などは、いずれも本発明の保護範囲に含まれるものとする。 The above description is only a preferred embodiment of the invention and is not intended to limit the invention. All modifications, equivalent replacements, and improvements made within the spirit and principles of the present invention shall fall within the protection scope of the present invention.

1 上金属ハウジング、2 ストロンチウム永久磁石、3 中心導体モジュール、4 単層チップコンデンサ、5 RF抵抗、6 プラスチックパッケージハウジング、61 ピン金属部分、61a 出力ポート信号伝送ピン、61b 入力ポート信号伝送ピン、62 キャリア金属部分、62a 第1コンデンサ接地ピン、62b 第2コンデンサ接地ピン、62c 第3コンデンサ接地ピン、62d 中間接地板、62e 収容チャンバー、62f 曲げ溝、63 プラスチック部分、7 下金属ハウジング、8 上層チップコンデンサ、9 下層チップコンデンサ、10 中心導体伝送線。

1 Upper metal housing, 2 Strontium permanent magnet, 3 Center conductor module, 4 Single layer chip capacitor, 5 RF resistor, 6 Plastic package housing, 61 Pin metal part, 61a Output port signal transmission pin, 61b Input port signal transmission pin, 62 Carrier metal part, 62a First capacitor ground pin, 62b Second capacitor ground pin, 62c Third capacitor ground pin, 62d Intermediate ground plate, 62e Accommodation chamber, 62f Bend groove, 63 Plastic part, 7 Lower metal housing, 8 Upper layer chip Capacitor, 9 Lower layer chip capacitor, 10 Center conductor transmission line.

Claims (8)

ピン金属部分(61)、キャリア金属部分(62)、及びプラスチック部分(63)を備えるコンデンサ並列接続に基づくアイソレータ用プラスチックパッケージハウジングであって、
前記キャリア金属部分(62)には、形状及び大きさが同じである第1コンデンサ接地ピン(62a)、第2コンデンサ接地ピン(62b)、及び第3コンデンサ接地ピン(62c)と、中間接地板(62d)と、が設けられており、
前記第1コンデンサ接地ピン(62a)と中間接地板(62d)とは、左右に対向して設けられ、前記第2コンデンサ接地ピン(62b)と第3コンデンサ接地ピン(62c)とは、左右に対向して設けられ、
前記第1コンデンサ接地ピン(62a)、第2コンデンサ接地ピン(62b)、及び第3コンデンサ接地ピン(62c)は、いずれもキャリア金属部分の縁から上方へ伸びて内側に曲げられることにより、上層チップコンデンサ(8)と下層チップコンデンサ(9)とを収容するための収容チャンバー(62e)が形成され、
前記収容チャンバー(62e)の底部は、中間接地板(62d)の上面に揃える、
ことを特徴とするコンデンサ並列接続に基づくアイソレータ用プラスチックパッケージハウジング。
A plastic package housing for an isolator based on capacitor parallel connection, comprising a pin metal part (61), a carrier metal part (62) and a plastic part (63), comprising:
The carrier metal portion (62) includes a first capacitor grounding pin (62a), a second capacitor grounding pin (62b), and a third capacitor grounding pin (62c) having the same shape and size, and an intermediate grounding plate. (62d) and are provided,
The first capacitor grounding pin (62a) and the intermediate grounding plate (62d) are provided to face each other on the left and right, and the second capacitor grounding pin (62b) and the third capacitor grounding pin (62c) are provided on the left and right. Located opposite,
The first capacitor grounding pin (62a), the second capacitor grounding pin (62b), and the third capacitor grounding pin (62c) all extend upward from the edge of the carrier metal portion and are bent inward to connect to the upper layer. A housing chamber (62e) is formed to house the chip capacitor (8) and the lower layer chip capacitor (9),
The bottom of the accommodation chamber (62e) is aligned with the top surface of the intermediate ground plate (62d);
A plastic package housing for an isolator based on parallel connection of capacitors.
前記ピン金属部分(61)及びキャリア金属部分(62)は、リン青銅材料をプレス加工して洋白で電気めっきすることにより成形される、
ことを特徴とする請求項1に記載のコンデンサ並列接続に基づくアイソレータ用プラスチックパッケージハウジング。
The pin metal part (61) and the carrier metal part (62) are formed by pressing a phosphor bronze material and electroplating it with nickel silver.
A plastic package housing for an isolator based on parallel connection of capacitors according to claim 1.
前記リン青銅材料は、C5191リン青銅材料である、
ことを特徴とする請求項2に記載のコンデンサ並列接続に基づくアイソレータ用プラスチックパッケージハウジング。
the phosphor bronze material is a C5191 phosphor bronze material;
A plastic package housing for an isolator based on parallel connection of capacitors according to claim 2.
前記プラスチック部分(63)は、LCPプラスチックで射出成形される、
ことを特徴とする請求項1に記載のコンデンサ並列接続に基づくアイソレータ用プラスチックパッケージハウジング。
the plastic part (63) is injection molded from LCP plastic;
A plastic package housing for an isolator based on parallel connection of capacitors according to claim 1.
前記LCPプラスチックの規格はE130iである、
ことを特徴とする請求項4に記載のコンデンサ並列接続に基づくアイソレータ用プラスチックパッケージハウジング。
The standard of the LCP plastic is E130i,
A plastic package housing for an isolator based on parallel connection of capacitors according to claim 4.
前記第1コンデンサ接地ピン(62a)、第2コンデンサ接地ピン(62b)及び第3コンデンサ接地ピン(62c)は、上部幅が上層チップコンデンサ(8)の幅よりも短い、
ことを特徴とする請求項1に記載のコンデンサ並列接続に基づくアイソレータ用プラスチックパッケージハウジング。
The first capacitor grounding pin (62a), the second capacitor grounding pin (62b), and the third capacitor grounding pin (62c) have upper widths shorter than the width of the upper layer chip capacitor (8).
A plastic package housing for an isolator based on parallel connection of capacitors according to claim 1.
前記第1コンデンサ接地ピン(62a)、第2コンデンサ接地ピン(62b)及び第3コンデンサ接地ピン(62c)は、上部曲げ位置の幅が0.3mm~0.4mmである、
ことを特徴とする請求項1に記載のコンデンサ並列接続に基づくアイソレータ用プラスチックパッケージハウジング。
The first capacitor ground pin (62a), the second capacitor ground pin (62b), and the third capacitor ground pin (62c) have a width of 0.3 mm to 0.4 mm at the upper bent position.
A plastic package housing for an isolator based on parallel connection of capacitors according to claim 1.
請求項1~7のいずれか1項に記載のプラスチックパッケージハウジングによって作製されるアイソレータであって、
上から下に順番に組み立てられる上金属ハウジング(1)、ストロンチウム永久磁石(2)、上層チップコンデンサ(8)、中心導体モジュール(3)、下層チップコンデンサ(9)、RF抵抗(5)、プラスチックパッケージハウジング(6)、及び下金属ハウジング(7)を備え、
前記上層チップコンデンサ(8)と下層チップコンデンサ(9)とは、前記収容チャンバー(62e)内で上下に並列に接続されている、
ことを特徴とするアイソレータ。


An isolator made by a plastic package housing according to any one of claims 1 to 7, comprising:
Assembled in order from top to bottom: upper metal housing (1), strontium permanent magnet (2), upper layer chip capacitor (8), center conductor module (3), lower layer chip capacitor (9), RF resistor (5), plastic comprising a package housing (6) and a lower metal housing (7),
The upper layer chip capacitor (8) and the lower layer chip capacitor (9) are connected vertically in parallel within the accommodation chamber (62e).
An isolator characterized by:


JP2022119417A 2021-08-12 2022-07-27 Plastic package housing for isolators and isolators based on capacitor parallel connection Active JP7351983B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110922239.4 2021-08-12
CN202110922239.4A CN113381150B (en) 2021-08-12 2021-08-12 Isolator is with plastic envelope shell and isolator based on electric capacity is parallelly connected

Publications (2)

Publication Number Publication Date
JP2023026341A JP2023026341A (en) 2023-02-24
JP7351983B2 true JP7351983B2 (en) 2023-09-27

Family

ID=77576939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022119417A Active JP7351983B2 (en) 2021-08-12 2022-07-27 Plastic package housing for isolators and isolators based on capacitor parallel connection

Country Status (4)

Country Link
JP (1) JP7351983B2 (en)
KR (1) KR20230024848A (en)
CN (1) CN113381150B (en)
WO (1) WO2023015873A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113381150B (en) * 2021-08-12 2021-10-29 中国电子科技集团公司第九研究所 Isolator is with plastic envelope shell and isolator based on electric capacity is parallelly connected
CN116525299B (en) * 2023-07-04 2023-11-07 西南应用磁学研究所(中国电子科技集团公司第九研究所) Plastic package shell applying multilayer chip capacitor and isolator composed of plastic package shell

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020047753A1 (en) 2000-10-19 2002-04-25 Murata Manufacturing Co., Ltd. Nonreciprocal circuit device and communication apparatus including the same
JP2002135007A (en) 2000-10-19 2002-05-10 Murata Mfg Co Ltd Irreversible circuit device and communication device
JP2003008306A (en) 2001-06-22 2003-01-10 Murata Mfg Co Ltd Nonreciprocal circuit element and communication equipment
JP2003234205A (en) 2002-02-07 2003-08-22 Murata Mfg Co Ltd Ferrite permanent magnet, method of manufacturing the same, irreversible circuit device, and communication device
JP2004222144A (en) 2003-01-17 2004-08-05 Alps Electric Co Ltd Non-reciprocal circuit element
JP2004350164A (en) 2003-05-23 2004-12-09 Murata Mfg Co Ltd Nonreversible circuit element, manufacturing method of nonreversible circuit element and communication device
WO2006093039A1 (en) 2005-03-04 2006-09-08 Murata Manufacturing Co., Ltd. Irreversible circuit element and communication apparatus

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396361B1 (en) * 1998-09-25 2002-05-28 Matsushita Electric Industrial Co., Ltd. Non-reciprocal circuit element with ground terminals on one side free of input/output terminals
KR20000062780A (en) * 1999-03-09 2000-10-25 마츠시타 덴끼 산교 가부시키가이샤 Non-reversible circuit element, method of manufacturing, and wireless terminal device using the same
JP2001007607A (en) * 1999-04-23 2001-01-12 Murata Mfg Co Ltd Irreversible circuit element and communication unit
JP3539351B2 (en) * 1999-07-06 2004-07-07 株式会社村田製作所 Method for manufacturing non-reciprocal circuit device
JP4174205B2 (en) * 2001-01-24 2008-10-29 株式会社村田製作所 Non-reciprocal circuit device and communication device
JP2002299911A (en) * 2001-03-29 2002-10-11 Sanyo Electric Co Ltd Non-reciprocal circuit element
JP3879997B2 (en) * 2002-11-28 2007-02-14 日立金属株式会社 Isolator
JP4817050B2 (en) * 2006-02-07 2011-11-16 日立金属株式会社 Non-reciprocal circuit element
CN111814419B (en) * 2020-07-27 2024-01-16 中国电子科技集团公司第九研究所 Lumped capacitance selection design method in lumped parameter circulator for communication
CN111952705A (en) * 2020-08-28 2020-11-17 中国电子科技集团公司第九研究所 Packaging shell of miniaturized isolator for communication and manufacturing method thereof
CN113381150B (en) * 2021-08-12 2021-10-29 中国电子科技集团公司第九研究所 Isolator is with plastic envelope shell and isolator based on electric capacity is parallelly connected

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020047753A1 (en) 2000-10-19 2002-04-25 Murata Manufacturing Co., Ltd. Nonreciprocal circuit device and communication apparatus including the same
JP2002135007A (en) 2000-10-19 2002-05-10 Murata Mfg Co Ltd Irreversible circuit device and communication device
JP2003008306A (en) 2001-06-22 2003-01-10 Murata Mfg Co Ltd Nonreciprocal circuit element and communication equipment
JP2003234205A (en) 2002-02-07 2003-08-22 Murata Mfg Co Ltd Ferrite permanent magnet, method of manufacturing the same, irreversible circuit device, and communication device
JP2004222144A (en) 2003-01-17 2004-08-05 Alps Electric Co Ltd Non-reciprocal circuit element
JP2004350164A (en) 2003-05-23 2004-12-09 Murata Mfg Co Ltd Nonreversible circuit element, manufacturing method of nonreversible circuit element and communication device
WO2006093039A1 (en) 2005-03-04 2006-09-08 Murata Manufacturing Co., Ltd. Irreversible circuit element and communication apparatus

Also Published As

Publication number Publication date
CN113381150B (en) 2021-10-29
JP2023026341A (en) 2023-02-24
KR20230024848A (en) 2023-02-21
WO2023015873A1 (en) 2023-02-16
CN113381150A (en) 2021-09-10

Similar Documents

Publication Publication Date Title
JP7351983B2 (en) Plastic package housing for isolators and isolators based on capacitor parallel connection
US8261714B2 (en) RF monoblock filter with outwardly extending wall to define a cavity surrounding a top surface of the filter
US8294532B2 (en) Duplex filter comprised of dielectric cores having at least one wall extending above a top surface thereof for isolating through hole resonators
CN110459840B (en) Communication device, dielectric filter, and dielectric block
CN109301422B (en) Half-mode substrate integrated waveguide-based filtering power divider
US20120326805A1 (en) RF Monoblock Filter with Recessed Top Pattern and Cavity Providing Improved Attenuation
US9030272B2 (en) Duplex filter with recessed top pattern and cavity
US6177852B1 (en) Dielectric filter, dielectric duplexer, and transceiver
CN104934669A (en) Double-frequency helical cavity filter with controllable bandwidth
CN110190371B (en) Waveguide power divider
EP1067619A1 (en) Low-pass filter
KR102521291B1 (en) Radiation amplifiers, radiation systems and radio devices in radio devices
US6580333B2 (en) Nonreciprocal circuit device for a communication apparatus with matching capacitors having specific self-resonance
US20020003456A1 (en) Antenna duplexer and communication apparatus
KR20100083074A (en) Antenna of broadband multi-input multi-output
US6882262B2 (en) Nonreciprocal circuit device and communication device using same
CN209948010U (en) Ultra-wideband filter with miniaturized broadside coupling structure
US6531930B2 (en) Non-reciprocal circuit element having a grounding land between input/output patterns
US20030231076A1 (en) Structure of non-reciprocal circuit element
US20010033212A1 (en) Nonreciprocal circuit device and communications apparatus incorporating the same
US6724276B2 (en) Non-reciprocal circuit device and communication apparatus
CN113497345A (en) Antenna structure and electronic device
US6861922B2 (en) Nonreciprocal circuit device including two series resonant circuits having differing resonant frequencies
JPH07202528A (en) Dielectric coaxial resonator and dielectric resonator filter
US6535074B2 (en) Non-reciprocal circuit element, lumped element type isolator, and mobile communication unit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230914

R150 Certificate of patent or registration of utility model

Ref document number: 7351983

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150