JP7348485B2 - パッケージ基板、電子機器及びパッケージ基板の製造方法 - Google Patents
パッケージ基板、電子機器及びパッケージ基板の製造方法 Download PDFInfo
- Publication number
- JP7348485B2 JP7348485B2 JP2019133655A JP2019133655A JP7348485B2 JP 7348485 B2 JP7348485 B2 JP 7348485B2 JP 2019133655 A JP2019133655 A JP 2019133655A JP 2019133655 A JP2019133655 A JP 2019133655A JP 7348485 B2 JP7348485 B2 JP 7348485B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive member
- heat conductive
- underfill
- heat
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、パッケージ基板、電子機器及びパッケージ基板の製造方法に関する。
従来、半導体チップを基板に接続し、半導体チップと基板との間にアンダーフィル部が形成された半導体装置が知られている。また、このようなアンダーフィル部を含む第１充填部と、半導体チップの側方を含む領域にアンダーフィル部とは異なる樹脂が充填された第２充填部を備えた半導体装置も知られている（例えば、特許文献１参照）。特許文献１によれば、開示された半導体装置によって基板の反り量が低減するとされている。
ところで、半導体チップ等の発熱素子を搭載したパッケージ基板等の半導体装置は、発熱素子の放熱をするために、ＴＩＭ（Thermal Interface Material）やヒートスプレッダを含む放熱構造を備えることがある。ヒートスプレッダは、ＴＩＭを介して発熱素子と熱的に接続されることで放熱するものであるが、基板に反りが生じていると、発熱素子とヒートスプレッダとの熱的な接続が困難となることが想定される。半導体チップ等の発熱素子は、基板上に複数搭載されることがある。複数の発熱素子を備える場合、基板の反りは大きくなる傾向にある。特許文献１は、単一の半導体チップを基板に接続した構造を想定しており、複数の発熱素子を備えた構造への適用は想定しておらず、複数の発熱素子を搭載した基板の反りを低減することは困難であると考えられる。このような状況下、複数の発熱素子が基板に搭載されている場合、それぞれの発熱素子の側方に形成されているアンダーフィルの間にＴＩＭを形成することができれば、発熱素子とヒートスプレッダとの間の熱の伝達経路が確保される。しかしながら、例えば、複数の発熱素子の実装密度が高い場合には、発熱素子間にＴＩＭが入り込みにくく、アンダーフィルとＴＩＭとの間にボイドが形成されることが懸念される。アンダーフィルとＴＩＭとの間にボイドが形成されると、パッケージ基板の熱サイクル等の信頼性試験中に、ボイドに起因するクラックが生じ得る。
１つの側面では、本明細書開示の発明は、複数の発熱素子を備えたパッケージ基板においてＴＩＭとアンダーフィルとの間におけるボイドの発生を防止することを目的とする。
１つの態様では、パッケージ基板は、基板と、前記基板の上面にはんだボールを介して搭載された複数の発熱素子と、前記はんだボールの周囲に充填されたアンダーフィルと、前記アンダーフィルに積層され、前記発熱素子の周囲に充填された第１熱伝導部材と、前記発熱素子の上面及び前記第１熱伝導部材の上面に積層された第２熱伝導部材と、前記第２熱伝導部材に接触させて前記基板に接合されたヒートスプレッダと、を備え、前記第１熱伝導部材は、流動性を有するとともに、前記アンダーフィルよりも高い熱伝導率を有する材料によって形成されている。
他の態様では、電子機器は、筐体内にパッケージ基板が設置された電子機器であって、前記パッケージ基板は、基板と、前記基板の上面にはんだボールを介して搭載された複数の発熱素子と、前記はんだボールの周囲に充填されたアンダーフィルと、前記アンダーフィルに積層され、前記発熱素子の周囲に充填された第１熱伝導部材と、前記発熱素子の上面及び前記第１熱伝導部材の上面に積層された第２熱伝導部材と、前記第２熱伝導部材に接触させて前記基板に接合されたヒートスプレッダと、を備え、前記第１熱伝導部材は、流動性を有するとともに、前記アンダーフィルよりも高い熱伝導率を有する材料によって形成されている。
さらに他の態様では、パッケージ基板の製造方法は、基板の上面に複数の発熱素子をそれぞれはんだボールを介して実装する工程と、前記はんだボールの周囲にアンダーフィルを形成する工程と、流動性を有し、前記アンダーフィルよりも高い熱伝導率を有する材料を前記発熱素子の周囲に充填して前記アンダーフィルに積層される第１熱伝導部材を形成する工程と、前記発熱素子の上面及び前記第１熱伝導部材の上面に積層される第２熱伝導部材を形成する工程と、ヒートスプレッダを前記第２熱伝導部材に接触させた状態で前記基板に接合する工程と、を含む。
本明細書開示の発明によれば、複数の発熱素子を備えたパッケージ基板においてＴＩＭとアンダーフィルとの間におけるボイドの発生を防止することができる。
以下、本発明の実施形態について、添付図面を参照しつつ説明する。ただし、図面中、各部の寸法、比率等は、実際のものと完全に一致するようには図示されていない場合がある。また、図面によっては、説明の都合上、実際には存在する構成要素が省略されていたり、寸法が実際よりも誇張されて描かれていたりする場合がある。
（実施形態）
まず、図１を参照して実施形態の電子機器１００と、この電子機器１００が備える筐体１０１内に設置されたパッケージ基板１について説明する。なお、以下の説明では、電子機器１００及びパッケージ基板１における上側及び下側を、図１に示すように設定する。
まず、図１を参照して実施形態の電子機器１００と、この電子機器１００が備える筐体１０１内に設置されたパッケージ基板１について説明する。なお、以下の説明では、電子機器１００及びパッケージ基板１における上側及び下側を、図１に示すように設定する。
本実施形態の電子機器は、通信機器であるがこれに限定されるものではない。パッケージ基板１は、基板の一例である回路基板２の上面となる第１の面２ａに複数のＦＯＷＬＰ(Fanout wafer level package)３がそれぞれはんだボール４を介して搭載されている。ＦＯＷＬＰ３は、発熱素子の一例である。ＦＯＷＬＰ３に代えて、チップ部品等の他の発熱素子が搭載されていてもよい。回路基板２の第１の面２ａには、複数のＦＯＷＬＰ３が高密度に搭載されている。
回路基板２の第１の面２ａには、回路基板側電極２ａ１が設けられており、各ＦＯＷＬＰ３には、パッケージ側電極３ａが設けられている。各ＦＯＷＬＰ３は、パッケージ側電極３ａと回路基板側電極２ａ１との間に配されるはんだボール４を介して回路基板２に搭載されている。回路基板２の第１の面２ａの裏面となる第２の面２ｂには、アンテナ配線２ｂ１が設けられている。
はんだボール４の周囲にはアンダーフィル５が充填されている。アンダーフィル５は、従来公知の材料によって形成することができるが、本実施形態では、エポキシ樹脂にフィラーとしてシリカを混合した材料を用いている。シリカの混合量は、７０ｗｔ％以下とされている。これ以上のシリカを含有した場合、アンダーフィル５がはんだボール４の周囲に充填することが困難となりボイドが生じ、熱サイクルなどで信頼性を担保することが困難となる。なお、エポキシ樹脂に代えて他の樹脂を用いてもよいし、フィラーについても、シリカに代えて、又は、シリカと共にアルミナ等を採用することもできる。
各ＦＯＷＬＰ３の周囲には、アンダーフィル５に積層された状態で第１熱伝導部材６が設けられている。この第１熱伝導部材６は、ＴＩＭの一部として機能する。第１熱伝導部材６は、その上面６ａが概ねＦＯＷＬＰ３の上面３ｂの位置と面一となるように設けられている。第１熱伝導部材６は、流動性を有している。これは、特に隣接するＦＯＷＬＰ３同士の間に入り込むことができ、下側に位置しているアンダーフィル５との密着性を高めるために求められる性質である。第１熱伝導部材６は、アンダーフィル５と密着することで、アンダーフィル５との間にボイドが形成されることを防止することができる。第１熱伝導部材６は、アンダーフィル５よりも高い熱伝導率を有する材料によって形成されている。第１熱伝導部材６は、ＦＯＷＬＰ３の周囲に配置されるが、アンダーフィル５よりも高い熱伝導率を有することで、ＦＯＷＬＰ３の側方へＦＯＷＬＰ３が発する熱が効果的に第１熱伝導部材６へ伝わる。
このような第１熱伝導部材６は、エポキシ樹脂にシリカを混合した材料によって形成されている。エポキシ樹脂に代えて他の樹脂、例えばシリコーン系樹脂を採用してもよい。また、シリカに代えて、又はシリカと共にアルミナ、窒化アルミ、窒化ホウ素等の材料を混合してもよい。第１熱伝導部材６の主材となる樹脂材に混合する素材の配合は、第１熱伝導部材６が流動性を確保しつつ、アンダーフィル５よりも高い熱伝導率を有するように調整されている。
パッケージ基板１は、各ＦＯＷＬＰ３の上面３ｂ及び第１熱伝導部材６の上面６ａに積層された第２熱伝導部材７を備える。また、パッケージ基板１は、第２熱伝導部材７に接触させて回路基板２に接合されたヒートスプレッダ８を備えている。
第２熱伝導部材７は、第１熱伝導部材６と共に、ＴＩＭを形成する。第２熱伝導部材７は、ＦＯＷＬＰ３の上面３ｂから発せられる熱をヒートスプレッダ８に伝える伝熱経路に含まれる。また、第２熱伝導部材７は、ＦＯＷＬＰ３の側面から発せられる熱を、第１熱伝導部材６を通じてヒートスプレッダ８に伝える伝熱経路に含まれる。
第２熱伝導部材７は、第１熱伝導部材６と同じ材料を用いることもできるが、第２熱伝導部材７は第１熱伝導部材６よりも高い熱伝導性を有していることが望ましい。また、第２熱伝導部材７は、第１熱伝導部材６と比較して、流動性が低くてもよい。第２熱伝導部材７は、第１熱伝導部材６と異なり、隣接するＦＯＷＬＰ３の間に入り込む必要がないからである。
本実施形態において、このような第２熱伝導部材７は、インジウムシートによって形成されているが、例えば、グラファイトシートなどのシート材料、銀や金などの金属ペースト、金錫、その他のはんだ材料を用いてもよい。
なお、第１熱伝導部材６や第２熱伝導部材７は、ともに、樹脂材にシリカやアルミナ等を混合した材料によって形成することができる。ここで、一般的にシリカやアルミナ等の混合比率を高めると熱伝導性を高めることができるが、その一方で、流動性が低下する。そこで、第１熱伝導部材６と第２熱伝導部材７に適した特性が得られるように、シリカやアルミナ等の混合比率を適宜調整する。
ヒートスプレッダ８は、熱伝導率が高い材料によって形成されていることが望ましく、本実施形態のヒートスプレッダ８は、Ｃｕ（銅）によって形成されている。その他、例えば、Ａｕ（金）、Ａｇ（銀）、Ａｌ（アルミニウム）、Ｎｉ（ニッケル）、Ｓｎ（錫）、Ｉｎ（インジウム）、Ｐｄ（パラジウム）、Ｗ（タングステン）から選ばれた単一金属、これらの金属を含む合金は、ヒートスプレッダ８の素材として選択可能である。また、グラファイト系の材料を用いることもできる。
ヒートスプレッダ８は、第２熱伝導部材７に接触させた状態で、回路基板２の第１の面２ａに接合されている。ヒートスプレッダ８の接合には、接着剤９が用いられる。
ここで、パッケージ基板１の効果を、図２に示す比較例のパッケージ基板５１と比較しつつ説明する。
比較例のパッケージ基板５１は、実施形態のパッケージ基板１と同様に、回路基板２、アンテナ配線２ｂ１、複数のＦＯＷＬＰ３、はんだボール４、アンダーフィル５、接着剤９によって回路基板２に接合されたヒートスプレッダ８を備える。しかしながら、比較例のパッケージ基板５１は、実施形態のパッケージ基板１が備える第１熱伝導部材６及び第２熱伝導部材７に代えてＴＩＭ５７を備えている。ＴＩＭ５７は、ＦＯＷＬＰ３の間に入り込んでおり、また、ＦＯＷＬＰ３の上面３ｂとヒートスプレッダ８とに接触している。このようなパッケージ基板５１は、回路基板２が反った場合であってもＦＯＷＬＰ３とヒートスプレッダ８との伝熱経路を確保することができる。すなわち、回路基板２が反ることによって、あるＦＯＷＬＰ３の上面３ｂからヒートスプレッダ８への熱的な接続が断たれるような場合であっても、そのＦＯＷＬＰ３の側面を通じてＦＯＷＬＰ３が発する熱をヒートスプレッダ８へ伝えることができる。
このようなパッケージ基板５１では、その製造工程において、アンダーフィル５に積層させてＴＩＭ５７が形成される。ＴＩＭ５７を形成する場合には、その材料を一度に供給し、キュアする。このようにしてＴＩＭ５７を形成すると、図２に示すように、特に、アンダーフィル５とＴＩＭ５７との間にボイド５８が形成されることがある。このようなボイド５８が形成されていると、パッケージ基板５１が熱サイクル等の信頼性試験を受けた際に、ボイドに起因するクラックが生じ得る。
これに対し、実施形態のパッケージ基板１は、第１熱伝導部材６と第２熱伝導部材７とを備え、しかも、第１熱伝導部材６の流動性を高めているため、ＦＯＷＬＰ３間に流れ込み易く、ボイドの発生が防止される。また、実施形態のパッケージ基板１も、ＦＯＷＬＰ３の側面からの放熱が行われるため、回路基板２が反った場合であっても、ＦＯＷＬＰ３とヒートスプレッダ８との熱的な接続が確保されるため、ＦＯＷＬＰ３の放熱が行われる。例えば、各ＦＯＷＬＰ３を１Ｗで発熱させた場合、実施形態のパッケージ基板１では、最大温度が６５℃となり、比較例のパッケージ基板５１と比較して１０℃の温度低下が確認された。実施形態のパッケージ基板１は、－４０℃～１２５℃、１０００サイクルの温度サイクル試験をクリアすることができ、その信頼性が確認された。
ＦＯＷＬＰ３は、発熱量が多いミリ波等の高周波回路向けデバイスに適用することができるが、本実施形態のパッケージ基板１であれば、効果的に放熱することができる。
つぎに、図３及び図４を参照して、実施形態のパッケージ基板１の製造方法の一例について説明する。なお、作図上の都合により、一連の工程を図３と図４に分けて示しているが、図３（Ａ）から図３（Ｃ）までの工程を行った後、図４（Ａ）及び図４（Ｂ）の工程を行う。
まず、最初に図３（Ａ）に示すように、第１の面２ａに回路基板側電極２ａ１が設けられ、第２の面２ｂにアンテナ配線２ｂ１が設けられた回路基板２を準備する。そして、複数のＦＯＷＬＰ３のパッケージ側電極３ａと回路基板側電極２ａ１とをはんだボール４を介して接続し、ＦＯＷＬＰ３を回路基板２へ実装する。ＦＯＷＬＰ３の回路基板２への実装は、フリップチップボンダやマウンタ等を用いることができる。
つぎに、図３（Ｂ）に示すように、はんだボール４の周囲にアンダーフィル５を形成する。アンダーフィル５は従来公知の方法で形成することができる。
そして、図３（Ｃ）に示すように、流動性を有し、アンダーフィル５よりも高い熱伝導率を有する材料を各ＦＯＷＬＰ３の周囲に充填してアンダーフィル５に積層される第１熱伝導部材６を形成する。なお、この時点でアンダーフィル５のキュアは行っていない。すなわち、第１熱伝導部材６を形成する工程は、アンダーフィル５を形成する工程後、アンダーフィル５をキュアする工程に先行して実施する。これは、アンダーフィル５にも流動性を持たせた状態で第１熱伝導部材６を形成し、アンダーフィル５と第１熱伝導部材６との境界にボイドを発生させないようにするためである。なお、第１熱伝導部材６は、従来公知の方法で形成することができる。具体的に、第１熱伝導部材６は、例えば、ディスペンスを用いたり、刷毛塗り等の方法を実施したりすることによって形成することができる。
第１熱伝導部材６の形成が終わった後に、アンダーフィル５と第１熱伝導部材６をキュアする。
つぎに、図４（Ａ）に示すように、ＦＯＷＬＰ３の上面３ｂ及び第１熱伝導部材６の上面６ａに積層される第２熱伝導部材７を形成する。本実施形態では、第２熱伝導部材７としてインジウムシートを用いているため、第２熱伝導部材７はラミネート加工によって形成している。仮に、第２熱伝導部材７を、樹脂材を主とした材料によって形成する場合は、ディスペンスや刷毛塗り等の方法を採用することができる。
そして、図４（Ｂ）に示すように、ヒートスプレッダ８を第２熱伝導部材７に接触させた状態で、接着剤９を介して回路基板２に接合する。これにより、本実施形態のパッケージ基板１を得ることができる。
この製造方法によれば、流動性を有する第１熱伝導部材６をＦＯＷＬＰ３の周囲にアンダーフィル５に積層させて形成するので、ＦＯＷＬＰ３とアンダーフィル５との境界にボイドが形成されにくい。第１熱伝導部材６と第２熱伝導部材７とを同じ材料で形成する場合であっても、第１熱伝導部材６を形成した後に第２熱伝導部材７を形成するようにすることで、ＦＯＷＬＰ３とアンダーフィル５との境界にボイドが形成されにくくなる。
以上本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能である。
なお、以上の実施形態の説明に関して、更に以下の付記を開示する。
（付記１）
基板と、
前記基板の上面にはんだボールを介して搭載された複数の発熱素子と、
前記はんだボールの周囲に充填されたアンダーフィルと、
前記アンダーフィルに積層され、前記発熱素子の周囲に充填された第１熱伝導部材と、
前記発熱素子の上面及び前記第１熱伝導部材の上面に積層された第２熱伝導部材と、
前記第２熱伝導部材に接触させて前記基板に接合されたヒートスプレッダと、
を備え、
前記第１熱伝導部材は、流動性を有するとともに、前記アンダーフィルよりも高い熱伝導率を有する材料によって形成されたパッケージ基板。
（付記２）
前記第１熱伝導部材は、前記第２熱伝導部材を形成する材料の流動性よりも高い流動性を有する材料によって形成された付記１に記載されたパッケージ基板。
（付記３）
筐体内にパッケージ基板が設置された電子機器であって、
前記パッケージ基板は、
基板と、
前記基板の上面にはんだボールを介して搭載された複数の発熱素子と、
前記はんだボールの周囲に充填されたアンダーフィルと、
前記アンダーフィルに積層され、前記発熱素子の周囲に充填された第１熱伝導部材と、
前記発熱素子の上面及び前記第１熱伝導部材の上面に積層された第２熱伝導部材と、
前記第２熱伝導部材に接触させて前記基板に接合されたヒートスプレッダと、
を備え、
前記第１熱伝導部材は、流動性を有するとともに、前記アンダーフィルよりも高い熱伝導率を有する材料によって形成された電子機器。
（付記４）
前記第１熱伝導部材は、前記第２熱伝導部材を形成する材料の流動性よりも高い流動性を有する材料によって形成された付記３に記載された電子機器。
（付記５）
基板の上面にそれぞれはんだボールを介して発熱素子を実装する工程と、
前記はんだボールの周囲にアンダーフィルを形成する工程と、
流動性を有し、前記アンダーフィルよりも高い熱伝導率を有する材料を前記発熱素子の周囲に充填して前記アンダーフィルに積層される第１熱伝導部材を形成する工程と、
前記発熱素子の上面及び前記第１熱伝導部材の上面に積層される第２熱伝導部材を形成する工程と、
ヒートスプレッダを前記第２熱伝導部材に接触させた状態で前記基板に接合する工程と、を含むパッケージ基板の製造方法。
（付記６）
前記第１熱伝導部材を形成する工程は、前記アンダーフィルを形成する工程後、前記アンダーフィルをキュアする工程に先行して実施される付記５に記載のパッケージ基板の製造方法。
（付記１）
基板と、
前記基板の上面にはんだボールを介して搭載された複数の発熱素子と、
前記はんだボールの周囲に充填されたアンダーフィルと、
前記アンダーフィルに積層され、前記発熱素子の周囲に充填された第１熱伝導部材と、
前記発熱素子の上面及び前記第１熱伝導部材の上面に積層された第２熱伝導部材と、
前記第２熱伝導部材に接触させて前記基板に接合されたヒートスプレッダと、
を備え、
前記第１熱伝導部材は、流動性を有するとともに、前記アンダーフィルよりも高い熱伝導率を有する材料によって形成されたパッケージ基板。
（付記２）
前記第１熱伝導部材は、前記第２熱伝導部材を形成する材料の流動性よりも高い流動性を有する材料によって形成された付記１に記載されたパッケージ基板。
（付記３）
筐体内にパッケージ基板が設置された電子機器であって、
前記パッケージ基板は、
基板と、
前記基板の上面にはんだボールを介して搭載された複数の発熱素子と、
前記はんだボールの周囲に充填されたアンダーフィルと、
前記アンダーフィルに積層され、前記発熱素子の周囲に充填された第１熱伝導部材と、
前記発熱素子の上面及び前記第１熱伝導部材の上面に積層された第２熱伝導部材と、
前記第２熱伝導部材に接触させて前記基板に接合されたヒートスプレッダと、
を備え、
前記第１熱伝導部材は、流動性を有するとともに、前記アンダーフィルよりも高い熱伝導率を有する材料によって形成された電子機器。
（付記４）
前記第１熱伝導部材は、前記第２熱伝導部材を形成する材料の流動性よりも高い流動性を有する材料によって形成された付記３に記載された電子機器。
（付記５）
基板の上面にそれぞれはんだボールを介して発熱素子を実装する工程と、
前記はんだボールの周囲にアンダーフィルを形成する工程と、
流動性を有し、前記アンダーフィルよりも高い熱伝導率を有する材料を前記発熱素子の周囲に充填して前記アンダーフィルに積層される第１熱伝導部材を形成する工程と、
前記発熱素子の上面及び前記第１熱伝導部材の上面に積層される第２熱伝導部材を形成する工程と、
ヒートスプレッダを前記第２熱伝導部材に接触させた状態で前記基板に接合する工程と、を含むパッケージ基板の製造方法。
（付記６）
前記第１熱伝導部材を形成する工程は、前記アンダーフィルを形成する工程後、前記アンダーフィルをキュアする工程に先行して実施される付記５に記載のパッケージ基板の製造方法。
１ パッケージ基板
２ 回路基板
２ａ 第１の面
２ｂ 第２の面
３ ＦＯＷＬＰ（発熱素子）
４ はんだボール
５ アンダーフィル
６ 第１熱伝導部材
７ 第２熱伝導部材
８ ヒートスプレッダ
９ 接着剤
２ 回路基板
２ａ 第１の面
２ｂ 第２の面
３ ＦＯＷＬＰ（発熱素子）
４ はんだボール
５ アンダーフィル
６ 第１熱伝導部材
７ 第２熱伝導部材
８ ヒートスプレッダ
９ 接着剤
Claims (5)
- 基板と、
前記基板の上面にはんだボールを介して搭載された複数の発熱素子と、
前記はんだボールの周囲に充填されるとともに、前記複数の発熱素子に含まれ、隣接して配置された２つの発熱素子間において、当該２つの発熱素子の対向する側面のうちの一方の側面に沿って形成された第１部分と、他方の側面に沿って形成された第２部分とを有するアンダーフィルと、
隣接して配置された２つの発熱素子間において、前記アンダーフィルの前記第１部分と前記第２部分との間に充填され、前記第１部分及び前記第２部分と接する第１熱伝導部材と、
前記発熱素子の上面及び前記第１熱伝導部材の上面に積層された第２熱伝導部材と、
前記第２熱伝導部材に接触させて前記基板に接合されたヒートスプレッダと、
を備え、
前記第１熱伝導部材は、流動性を有するとともに、前記アンダーフィルよりも高い熱伝導率を有する材料によって形成されたパッケージ基板。 - 前記第１熱伝導部材は、前記第２熱伝導部材を形成する材料の流動性よりも高い流動性を有する材料によって形成された請求項１に記載のパッケージ基板。
- 基板と、
前記基板の上面にはんだボールを介して搭載された複数の発熱素子と、
前記はんだボールの周囲に充填されたアンダーフィルと、
前記アンダーフィルに積層され、前記発熱素子の周囲に充填された第１熱伝導部材と、
前記発熱素子の上面及び前記第１熱伝導部材の上面に積層された第２熱伝導部材と、
前記第２熱伝導部材に接触させて前記基板に接合されたヒートスプレッダと、
を備え、
前記第１熱伝導部材は、流動性を有するとともに、前記アンダーフィルよりも高い熱伝導率を有する材料によって形成され、
前記第２熱伝導部材は、流動性を備えるとともに、第１熱伝導部材と比較して、流動性が低い、
パッケージ基板。 - 筐体内にパッケージ基板が設置された電子機器であって、
前記パッケージ基板は、
基板と、
前記基板の上面にはんだボールを介して搭載された複数の発熱素子と、
前記はんだボールの周囲に充填されるとともに、前記複数の発熱素子に含まれ、隣接して配置された２つの発熱素子間において、当該２つの発熱素子の対向する側面のうちの一方の側面に沿って形成された第１部分と、他方の側面に沿って形成された第２部分とを有するアンダーフィルと、
前記アンダーフィルの前記第１部分と前記第２部分との間に充填され、前記第１部分及び前記第２部分と接する第１熱伝導部材と、
前記発熱素子の上面及び前記第１熱伝導部材の上面に積層された第２熱伝導部材と、
前記第２熱伝導部材に接触させて前記基板に接合されたヒートスプレッダと、
を備え、
前記第１熱伝導部材は、流動性を有するとともに、前記アンダーフィルよりも高い熱伝導率を有する材料によって形成された電子機器。 - 基板の上面に複数の発熱素子をそれぞれはんだボールを介して実装する工程と、
前記はんだボールの周囲に充填されるとともに、前記複数の発熱素子に含まれ、隣接して実装された２つの発熱素子間において、当該２つの発熱素子の対向する側面のうちの一方の側面に沿って形成された第１部分と、他方の側面に沿って形成された第２部分とを有するようにアンダーフィルを形成する工程と、
流動性を有し、前記アンダーフィルよりも高い熱伝導率を有する材料を前記第１部分と前記第２部分との間に充填して前記第１部分及び前記第２部分と接する第１熱伝導部材を形成する工程と、
前記発熱素子の上面及び前記第１熱伝導部材の上面に積層される第２熱伝導部材を形成する工程と、
ヒートスプレッダを前記第２熱伝導部材に接触させた状態で前記基板に接合する工程と、を含むパッケージ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019133655A JP7348485B2 (ja) | 2019-07-19 | 2019-07-19 | パッケージ基板、電子機器及びパッケージ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019133655A JP7348485B2 (ja) | 2019-07-19 | 2019-07-19 | パッケージ基板、電子機器及びパッケージ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021019076A JP2021019076A (ja) | 2021-02-15 |
| JP7348485B2 true JP7348485B2 (ja) | 2023-09-21 |
Family
ID=74564353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019133655A Active JP7348485B2 (ja) | 2019-07-19 | 2019-07-19 | パッケージ基板、電子機器及びパッケージ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7348485B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017051006A (ja) | 2015-09-02 | 2017-03-09 | 株式会社ジェイテクト | 半導体モジュール |
-
2019
- 2019-07-19 JP JP2019133655A patent/JP7348485B2/ja active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017051006A (ja) | 2015-09-02 | 2017-03-09 | 株式会社ジェイテクト | 半導体モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021019076A (ja) | 2021-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6395582B1 (en) | Methods for forming ground vias in semiconductor packages | |
| US8379400B2 (en) | Interposer mounted wiring board and electronic component device | |
| JP3934565B2 (ja) | 半導体装置 | |
| TWI628750B (zh) | 功率覆蓋結構及其製造方法 | |
| US6756684B2 (en) | Flip-chip ball grid array semiconductor package with heat-dissipating device and method for fabricating the same | |
| TWI679736B (zh) | 功率覆蓋結構及其製造方法 | |
| US7843058B2 (en) | Flip chip packages with spacers separating heat sinks and substrates | |
| US6657311B1 (en) | Heat dissipating flip-chip ball grid array | |
| JP6569375B2 (ja) | 半導体装置、半導体装置の製造方法及び電子装置 | |
| US10121774B2 (en) | Method of manufacturing a semiconductor package | |
| US8994168B2 (en) | Semiconductor package including radiation plate | |
| WO2002103793A1 (fr) | Dispositif a semi-conducteurs et procede de fabrication associe | |
| WO2006132151A1 (ja) | インタポーザおよび半導体装置 | |
| JP6004441B2 (ja) | 基板接合方法、バンプ形成方法及び半導体装置 | |
| TWI644367B (zh) | 一種具熱界面的裝置及製造方法 | |
| US20080142952A1 (en) | Semiconductor package | |
| JP2019068046A (ja) | 熱的に結合されたパッケージ・オン・パッケージ半導体 | |
| JP2007511101A (ja) | Ｌｏｗ−ｋ誘電体含有半導体デバイスと共に使用される電子パッケージング材料 | |
| JP7348485B2 (ja) | パッケージ基板、電子機器及びパッケージ基板の製造方法 | |
| US20060278975A1 (en) | Ball grid array package with thermally-enhanced heat spreader | |
| JP5958136B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2008235492A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100836642B1 (ko) | 전자 패키지 및 그 제조방법 | |
| JPH10256413A (ja) | 半導体パッケージ | |
| CN109935557B (zh) | 电子封装件及其制法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220407 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230307 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230501 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230808 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230821 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7348485 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |