JP7342669B2 - 電子制御装置 - Google Patents

Description

本開示は、複数のＣＰＵコアを備える電子制御装置に関する。

近年、例えばエンジン制御装置等の電子制御装置では、増加する処理負荷への対応策としてマルチコアマイコンの採用が進んでいる。
複数のＣＰＵコアを用いて処理を分散する動作形態として、Symmetrical Multi Processing（以下、ＳＭＰ）およびAsymmetrical Multi Processing（以下、ＡＭＰ）が一般的に知られている。ＳＭＰは、複数のプログラムを複数のＣＰＵコアによって動的に分散させて、各ＣＰＵコアの負荷を分散させる。一方、ＡＭＰは、特定のプログラムを特定のＣＰＵコアに割り付けることでプログラムのリアルタイム性を改善させている。エンジン制御ＥＣＵのように動作再現性（すなわち、処理順序）および性能（すなわち、リアルタイム性）が要求される場合には、ＡＭＰ方式が採用される。ＡＭＰ方式では、静的にＣＰＵコアの配置を決めるため、処理要因によっては、ＣＰＵコアに遊休状態が発生したり、高負荷の状態が特定のＣＰＵコアに偏ったりすることが考えられる。

特許文献１には、第１ＣＰＵコアと第２ＣＰＵコアとを備えるマルチコア演算装置において、第１ＣＰＵコアは、挙動スケジュールアプリケーションを実行し、第２コアは、アクチュエータ制御アプリケーションおよびセンシングアプリケーションを実行することが記載されている。

特開２０１８－１３８４３号公報

特許文献１に記載の技術では、プログラムを実行するＣＰＵコアを予め固定して割り当てているため、処理タイミングが動的に変動する割込処理（例えば、優先度の高い処理）による処理負荷の増大を改善することはできない。

本開示は、割込処理によるＣＰＵコアの処理負荷増大を抑制することを目的とする。

本開示の一態様は、複数のＣＰＵコア（１１，１２，１３，１４）と、プログラム指定記憶部（２１，２２，２３，２４）と、コア指定記憶部（ＲＲ）と、割込制御部（１７）と、代行判断部（Ｓ２７０，Ｓ４８０，Ｓ１０７０）と、代行選択部（Ｓ３２０，Ｓ６７０，Ｓ１１２０）と、変更部（Ｓ３３０，Ｓ６８０，Ｓ１１３０）とを備える電子制御装置（１）である。

プログラム指定記憶部は、複数の割込要因毎に、複数のＣＰＵコアのそれぞれが実行するプログラムを指定するプログラム指定情報（ＶＴ）を記憶するように構成される。
コア指定記憶部は、複数の割込要因毎に、割込要因に起因して割り込みを発生させるＣＰＵコアを指定するコア指定情報を記憶するように構成される。

割込制御部は、割込要因が発生すると、コア指定記憶部に記憶されているコア指定情報に基づいて、発生した割込要因に対応するＣＰＵコアに対して割り込みを発生させるように構成される。

代行判断部は、処理実行コアについて、割込要因に対応する割込処理を代行させる必要があるか否かを判断するように構成される。処理実行コアは、複数のＣＰＵコアのうちの任意の１つのＣＰＵコアである。

代行選択部は、割込処理を代行させる必要があると代行判断部が判断した場合に、１つまたは複数の代行対象コアの中から、割込処理を実行することができる１つの代行対象コアを選択するように構成される。代行対象コアは、複数のＣＰＵコアのうち処理実行コア以外のＣＰＵコアである。

変更部は、代行選択部により選択された代行対象コアが割込処理を実行するようにコア指定情報を変更するように構成される。
このように構成された本開示の電子制御装置では、割込制御部は、割込要因が発生すると、コア指定情報に基づいて、発生した割込要因に対応するＣＰＵコアに対して割り込みを発生させる。これにより、本開示の電子制御装置では、割込要因に対応するＣＰＵコアが、プログラム指定情報に基づいて、割込要因に対応するプログラムを実行する。

そして、本開示の電子制御装置は、複数のＣＰＵコアのうちの任意の１つのＣＰＵコアである処理実行コアについて、割込要因に対応する割込処理を代行させる必要がある場合に、処理実行コア以外のＣＰＵコアである代行対象コアが割込処理を実行するようにコア指定情報を変更する。これにより、本開示の電子制御装置は、処理実行コアについて、割込要因に対応する割込処理を代行させる必要がある場合には、割込要因が発生したときに処理実行コアが実行していたプログラムを代行対象コアに実行させることができる。

これにより、本開示の電子制御装置は、処理実行コアの処理負荷が高い場合において、処理実行コアに割り当てられていた割込要因が発生したときに、処理実行コアに割り当てられていた割込要因に対応する割込処理を、処理実行コア以外のＣＰＵコアに代行させることができる。このため、本開示の電子制御装置は、割込処理によるＣＰＵコアの処理負荷増大を抑制することができる。

ＥＣＵの構成を示すブロック図である。 要求制御レジスタの構成を示す図である。 ベクターテーブルの構成を示す図である。 割込起床負荷テーブルの構成を示す図である。 第１実施形態のアイドルタスクを示すフローチャートである。 １０ｍｓタスクを示すフローチャートである。 第１実施形態の起床設定処理を示すフローチャートである。 割込処理依頼パラメータの構成を示す図である。 起床依頼処理を示すフローチャートである。 第２実施形態の起床設定処理を示すフローチャートである。 割込起床遅延テーブルの構成を示す図である。 第３実施形態のアイドルタスクを示すフローチャートである。 第３実施形態の起床設定処理を示すフローチャートである。 第４実施形態のアイドルタスクを示すフローチャートである。

［第１実施形態］
以下に本開示の第１実施形態を図面とともに説明する。
本実施形態の電子制御装置１（以下、ＥＣＵ１）は、車両に搭載され、図１に示すように、マイクロコンピュータ２（以下、マイコン２）と、入力回路３と、出力回路４とを備える。ＥＣＵは、Electronic Control Unitの略である。

マイコン２には、クランク角センサ５１からのクランク角信号と、カム角センサ５２からのカム角信号と、スロットル開度センサ５３からのスロットル開度信号とが、入力回路３を介して入力される。

クランク角センサ５１は、エンジンのクランク軸の回転に応じてクランク角信号を出力する。カム角センサ５２は、エンジンのカム軸の回転に応じてカム角信号を出力する。スロットル開度センサ５３は、エンジンに供給される空気量を調整するスロットルバルブの開度（以下、スロットル開度）を検出し、検出結果を示すスロットル開度信号を出力する。

マイコン２は、入力回路３を介して入力される上記各信号に基づいてエンジンの状態を検出する。そしてマイコン２は、エンジンの状態に基づいて、エンジンの各気筒内の点火プラグ６１、各気筒内のインジェクタ６２、および、スロットル開度を変えるスロットルモータ６３などの各種アクチュエータを制御するための制御信号を出力回路４を介して出力する。

スロットルバルブは、回転軸を中心に回転可能に構成されており、スロットルモータ６３からの回転トルクが減速ギヤを介して回転軸に伝達されることで、吸気管内で開閉動作し、スロットル開度を変化させる。

また回転軸には、リターンスプリングが取り付けられている。このリターンスプリングは、リンプホーム走行が可能なエンジン出力が得られるように予め設定されたスロットル開度（以下、オープナ開度という）となるように回転軸を付勢する。すなわち、スロットルモータ６３への通電が停止して、回転トルクが回転軸に伝達されなくなった場合であっても、スロットルバルブはオープナ開度に保持され、これにより、リンプホーム走行に必要な吸気量が確保される。

マイコン２は、第１ＣＰＵコア１１と、第２ＣＰＵコア１２と、第３ＣＰＵコア１３と、第４ＣＰＵコア１４と、ＲＡＭ１５と、入出力部１６と、割込コントローラ１７と、バス１８と、ＲＯＭ２１，２２，２３，２４と、ＲＡＭ３１，３２，３３，３４とを備える。以下、第１ＣＰＵコア１１、第２ＣＰＵコア１２、第３ＣＰＵコア１３および第４ＣＰＵコア１４をまとめてＣＰＵコア１１～１４ともいう。

マイクロコンピュータの各種機能は、ＣＰＵコア１１～１４が非遷移的実体的記録媒体に格納されたプログラムを実行することにより実現される。この例では、ＲＯＭ２１，２２，２３，２４が、プログラムを格納した非遷移的実体的記録媒体に該当する。また、このプログラムの実行により、プログラムに対応する方法が実行される。なお、ＣＰＵコア１１～１４が実行する機能の一部または全部を、一つあるいは複数のＩＣ等によりハードウェア的に構成してもよい。また、ＥＣＵ１を構成するマイクロコンピュータの数は１つでも複数でもよい。

第１ＣＰＵコア１１、第２ＣＰＵコア１２、第３ＣＰＵコア１３および第４ＣＰＵコア１４は、車両に搭載されているエンジンを制御するための各種制御処理を分散して実行する。

ＲＡＭ１５は、揮発性メモリであり、ＣＰＵコア１１～１４の演算結果等を一時的に記憶する。
入出力部１６は、マイコン２の外部とＣＰＵコア１１～１４との間でデータの入出力を行わせるための回路である。

割込コントローラ１７は、様々な割込要因の発生を示す割込要求信号を入力し、入力した割込要求信号に対応する割込要因毎に予め設定された優先度に基づいて、優先度が最も高い割込要因に対応した割込信号をＣＰＵコア１１～１４へ出力する。

バス１８は、ＣＰＵコア１１～１４、ＲＡＭ１５、入出力部１６および割込コントローラ１７を、互いにデータ入出力可能に接続する。
ＲＯＭ２１，２２，２３，２４は、不揮発性メモリであり、エンジンを制御する各種制御処理を実行するためのプログラムを記憶する。ＲＯＭ２１、ＲＯＭ２２、ＲＯＭ２３およびＲＯＭ２４はそれぞれ、第１ＣＰＵコア１１、第２ＣＰＵコア１２、第３ＣＰＵコア１３および第４ＣＰＵコア１４に接続される。

ＲＡＭ３１，３２，３３，３４は、揮発性メモリである。ＲＡＭ３１、ＲＡＭ３２、ＲＡＭ３３およびＲＡＭ３４はそれぞれ、第１ＣＰＵコア１１、第２ＣＰＵコア１２、第３ＣＰＵコア１３および第４ＣＰＵコア１４に接続される。ＲＡＭ３１、ＲＡＭ３２、ＲＡＭ３３およびＲＡＭ３４はそれぞれ、第１ＣＰＵコア１１、第２ＣＰＵコア１２、第３ＣＰＵコア１３および第４ＣＰＵコア１４の演算結果等を一時的に記憶する。

割込コントローラ１７は、図２に示すように、要求制御レジスタＲＲを備える。要求制御レジスタＲＲは、複数の割込要因フィールドＩＦ１，ＩＦ２，ＩＦ３，・・・・を備える。

複数の割込要因フィールドＩＦ１，ＩＦ２，ＩＦ３，・・・・のそれぞれには、互いに異なる割込要因が設定されている。本実施形態では、割込要因フィールドＩＦ１は、クランク角信号の入力に対応している。割込要因フィールドＩＦ２は、カム角信号の入力に対応している。割込要因フィールドＩＦ３は、タイマ割込に対応している。

複数の割込要因フィールドＩＦ１，ＩＦ２，ＩＦ３，・・・・に格納される値によって、割込要因の発生に応じた処理を実行するＣＰＵコアが指定される。複数の割込要因フィールドＩＦ１，ＩＦ２，ＩＦ３，・・・・に格納される初期値は、図２に示すように、第１ＣＰＵコア１１を指定するために予め設定された値である。

ＲＯＭ２１，２２，２３，２４には、図３に示すように、ベクターテーブルＶＴが記憶されている。ベクターテーブルＶＴは、複数の割込要因毎に、ＣＰＵコア１１～１４が実行する制御プログラムを指定する。

本実施形態では、割込要因がクランク角信号の入力である場合にはＣＰＵコア１１～１４に対して、点火・噴射制御プログラムが指定されている。また、割込要因がカム角信号の入力である場合には、ＣＰＵコア１１～１４に対して、点火・噴射制御プログラムが指定されている。また、割込要因がタイマ割込である場合には、第１ＣＰＵコア１１および第２ＣＰＵコア１２に対して、スロットル開度センサ５３から入力されるスロットル開度信号の電圧値をデジタルデータへ変換するＡＤ変換処理プログラムが指定されている。

ＲＯＭ２１，２２，２３，２４には、図４に示すように、割込起床負荷テーブルＬＴが記憶されている。割込起床負荷テーブルＬＴには、複数の割込要因毎に、ＣＰＵコア１１～１４に対する負荷閾値が設定されている。

本実施形態では、割込要因がクランク角信号の入力である場合には、第１ＣＰＵコア１１、第２ＣＰＵコア１２、第３ＣＰＵコア１３および第４ＣＰＵコア１４のそれぞれに対して、５０％、８０％、７０％および６０％の負荷閾値が設定されている。

また、割込要因がカム角信号の入力である場合には、第１ＣＰＵコア１１、第２ＣＰＵコア１２、第３ＣＰＵコア１３および第４ＣＰＵコア１４のそれぞれに対して、６０％、８０％、８０％および７０％の負荷閾値が設定されている。

また、割込要因がタイマ割込である場合には、第１ＣＰＵコア１１、第２ＣＰＵコア１２、第３ＣＰＵコア１３および第４ＣＰＵコア１４のそれぞれに対して、７０％、８０％、９０％および８０％の負荷閾値が設定されている。

次に、ＣＰＵコア１１～１４が実行するアイドルタスクの手順を説明する。アイドルタスクは、ＣＰＵコア１１～１４が割込処理を実行していないときに実行される処理である。すなわち、ＣＰＵコア１１～１４の処理負荷が１００％であるときには、アイドルタスクは実行されない。なお、以下では、第２ＣＰＵコア１２で代表して、アイドルタスクの手順を説明する。

アイドルタスクが実行されると、第２ＣＰＵコア１２は、図５に示すように、まずＳ１０にて、ＲＡＭ３２に設けられたアイドルカウンタＣｏｕｎｔｅｒに格納されている値に１を加算した加算値を、アイドルカウンタＣｏｕｎｔｅｒに格納する。

そして第２ＣＰＵコア１２は、Ｓ２０にて、アイドルカウンタＣｏｕｎｔｅｒに格納されている値が、予め設定されたリセット判定値Ｊ１を超えているか否かを判断する。リセット判定値Ｊ１は、アイドル状態が１ｍｓ継続したときにアイドルカウンタＣｏｕｎｔｅｒが到達する値に設定される。

ここで、アイドルカウンタＣｏｕｎｔｅｒに格納されている値がリセット判定値Ｊ１以下である場合には、第２ＣＰＵコア１２は、Ｓ１０に移行する。一方、アイドルカウンタＣｏｕｎｔｅｒに格納されている値がリセット判定値Ｊ１を超えている場合には、第２ＣＰＵコア１２は、Ｓ３０にて、アイドルカウンタＣｏｕｎｔｅｒに０を格納する。

さらに第２ＣＰＵコア１２は、Ｓ４０にて、ＲＡＭ３２に設けられた１ミリ秒カウンタ１ｍｓ＿Ｃｏｕｎｔｅｒに格納されている値に１を加算した加算値を、１ミリ秒カウンタ１ｍｓ＿Ｃｏｕｎｔｅｒに格納し、アイドルタスクを終了する。

次に、ＣＰＵコア１１～１４が実行する１０ｍｓタスクの手順を説明する。１０ｍｓタスクは、１０ｍｓが経過する毎に実行される処理である。なお、以下では、第２ＣＰＵコア１２で代表して、１０ｍｓタスクの手順を説明する。

１０ｍｓタスクが実行されると、第２ＣＰＵコア１２は、図６に示すように、まずＳ１１０にて、１ミリ秒カウンタ１ｍｓ＿Ｃｏｕｎｔｅｒに格納されている値を取得する。そして第２ＣＰＵコア１２は、Ｓ１２０にて、下式（１）の右辺で算出される値を、ＲＡＭ３２に設けられた処理負荷ＣＰＵ＿Ｌｏａｄに格納する。

ＣＰＵ＿Ｌｏａｄ＝（１－１ｍｓ＿Ｃｏｕｎｔｅｒ／１０）×１００ ・・・（１）
さらに第２ＣＰＵコア１２は、Ｓ１３０にて、１ミリ秒カウンタ１ｍｓ＿Ｃｏｕｎｔｅｒに０を格納して、１０ｍｓタスクを終了する。

次に、ＣＰＵコア１１～１４が実行する起床設定処理の手順を説明する。起床設定処理は、ＣＰＵコア１１～１４の動作中において例えば１ｍｓ毎に繰り返し実行される処理である。なお、以下では、第２ＣＰＵコア１２で代表して、起床設定処理の手順を説明する。

起床設定処理が実行されると、第２ＣＰＵコア１２は、図７に示すように、まずＳ２１０にて、エンジン回転数Ｎｅが予め設定された処理禁止判定値Ｊ２（例えば、５０００ｒｐｍ）を超えているか否かを判断する。ここで、エンジン回転数Ｎｅが処理禁止判定値Ｊ２以下である場合には、第２ＣＰＵコア１２は、起床設定処理を終了する。

一方、エンジン回転数Ｎｅが処理禁止判定値Ｊ２を超えている場合には、第２ＣＰＵコア１２は、Ｓ２２０にて、自コア（すなわち、第２ＣＰＵコア１２）が割込起床コアであるか否かを判断する。具体的には、第２ＣＰＵコア１２は、要求制御レジスタＲＲを参照し、複数の割込要因フィールドＩＦ１，ＩＦ２，ＩＦ３，・・・・のうち、第２ＣＰＵコア１２が指定されている割込要因フィールドが１以上存在する場合に、自コアが割込起床コアであると判断する。

なお、第１ＣＰＵコア１１が実行する起床設定処理では、自コアは第１ＣＰＵコア１１である。同様に、第３ＣＰＵコア１３が実行する起床設定処理では、自コアは第３ＣＰＵコア１３であり、第４ＣＰＵコア１４が実行する起床設定処理では、自コアは第４ＣＰＵコア１４である。

ここで、自コアが割込起床コアでない場合には、第２ＣＰＵコア１２は、起床設定処理を終了する。一方、自コアが割込起床コアである場合には、第２ＣＰＵコア１２は、Ｓ２３０にて、自コアの処理負荷ＣＰＵ＿Ｌｏａｄに格納されている値を、ＲＡＭ３２に設けられた自コア処理負荷ＣＰＵ＿Ｌｏａｄ＿０に格納する。さらに第２ＣＰＵコア１２は、Ｓ２４０にて、ＲＡＭ３２に設けられた割込要因指示値ｉに０を格納する。また第２ＣＰＵコア１２は、Ｓ２５０にて、割込要因指示値ｉに格納されている値に１を加算した加算値を、割込要因指示値ｉに格納する。

そして第２ＣＰＵコア１２は、Ｓ２６０にて、ＲＯＭ２２に記憶されている割込起床負荷テーブルＬＴを参照して、ｉ番目の割込要因における自コアの負荷閾値を取得し、取得した負荷閾値を、ＲＡＭ３２に設けられた自コア負荷閾値Ｖｔｈ＿０に格納する。なお、１番目の割込要因はクランク角信号の入力であり、２番目の割込要因はカム角信号の入力であり、３番目の割込要因はタイマ割込である。例えば、２番目の割込要因における第２ＣＰＵコア１２の負荷閾値は８０％である。

次に第２ＣＰＵコア１２は、Ｓ２７０にて、自コア処理負荷ＣＰＵ＿Ｌｏａｄ＿０に格納されている値が、自コア負荷閾値Ｖｔｈ＿０に格納されている値より大きいか否かを判断する。ここで、自コア処理負荷ＣＰＵ＿Ｌｏａｄ＿０に格納されている値が、自コア負荷閾値Ｖｔｈ＿０に格納されている値以下である場合には、第２ＣＰＵコア１２は、Ｓ３５０に移行する。

一方、自コア処理負荷ＣＰＵ＿Ｌｏａｄ＿０に格納されている値が、自コア負荷閾値Ｖｔｈ＿０に格納されている値より大きい場合には、第２ＣＰＵコア１２は、Ｓ２８０にて、ＲＡＭ３２に設けられた他コア指示値ｊに０を格納する。また第２ＣＰＵコア１２は、Ｓ２９０にて、他コア指示値ｊに格納されている値に１を加算した加算値を、他コア指示値ｊに格納する。

そして第２ＣＰＵコア１２は、Ｓ３００にて、第ｊ他コアから、第ｊ他コアの処理負荷ＣＰＵ＿Ｌｏａｄに格納されている値を取得し、取得した値を、ＲＡＭ３２に設けられた第ｊ他コア処理負荷ＣＰＵ＿Ｌｏａｄ＿ｊに格納する。なお、第２ＣＰＵコア１２が実行する起床設定処理では、第１他コアは第３ＣＰＵコア１３であり、第２他コアは第４ＣＰＵコア１４であり、第３他コアは第１ＣＰＵコア１１である。第１ＣＰＵコア１１が実行する起床設定処理では、第１他コアは第２ＣＰＵコア１２であり、第２他コアは第３ＣＰＵコア１３であり、第３他コアは第４ＣＰＵコア１４である。第３ＣＰＵコア１３が実行する起床設定処理では、第１他コアは第４ＣＰＵコア１４であり、第２他コアは第１ＣＰＵコア１１であり、第３他コアは第２ＣＰＵコア１２である。第４ＣＰＵコア１４が実行する起床設定処理では、第１他コアは第１ＣＰＵコア１１であり、第２他コアは第２ＣＰＵコア１２であり、第３他コアは第３ＣＰＵコア１３である。

次に第２ＣＰＵコア１２は、Ｓ３１０にて、ＲＯＭ２２に記憶されている割込起床負荷テーブルＬＴを参照して、ｉ番目の割込要因における第ｊ他コアの負荷閾値を取得し、取得した負荷閾値を、ＲＡＭ３２に設けられた第ｊ他コア負荷閾値Ｖｔｈ＿ｊに格納する。

そして第２ＣＰＵコア１２は、Ｓ３２０にて、第ｊ他コア処理負荷ＣＰＵ＿Ｌｏａｄ＿ｊに格納されている値が、第ｊ他コア負荷閾値Ｖｔｈ＿ｊに格納されている値以下であるか否かを判断する。

ここで、第ｊ他コア処理負荷ＣＰＵ＿Ｌｏａｄ＿ｊに格納されている値が、第ｊ他コア負荷閾値Ｖｔｈ＿ｊに格納されている値以下である場合には、第２ＣＰＵコア１２は、Ｓ３３０にて、i番目の割込要因における割込起床コアを第ｊ他コアに設定し、Ｓ３５０に移行する。具体的には、第２ＣＰＵコア１２は、要求制御レジスタＲＲにおいて、ｉ番目の割込要因に対応する割込要因フィールドに、第ｊ他コアを示す値を設定する。

一方、第ｊ他コア処理負荷ＣＰＵ＿Ｌｏａｄ＿ｊに格納されている値が、第ｊ他コア負荷閾値Ｖｔｈ＿ｊに格納されている値より大きい場合には、第２ＣＰＵコア１２は、Ｓ３４０にて、他コア指示値ｊに格納されている値が３以上であるか否かを判断する。

ここで、他コア指示値ｊに格納されている値が３未満である場合には、第２ＣＰＵコア１２は、Ｓ２９０に移行する。一方、他コア指示値ｊに格納されている値が３以上である場合には、第２ＣＰＵコア１２は、Ｓ３５０に移行する。

Ｓ３５０に移行すると、第２ＣＰＵコア１２は、割込要因指示値ｉに格納されている値が予め設定された割込要因総数ｋ以上であるか否かを判断する。ここで、割込要因指示値ｉに格納されている値が割込要因総数ｋ未満である場合には、第２ＣＰＵコア１２は、Ｓ２５０に移行する。一方、割込要因指示値ｉに格納されている値が割込要因総数ｋ以上である場合には、第２ＣＰＵコア１２は、起床設定処理を終了する。

次に、割込起床コアの設定の具体例を説明する。
あるタイミングにおける第１ＣＰＵコア１１、第２ＣＰＵコア１２、第３ＣＰＵコア１３および第４ＣＰＵコア１４の処理負荷ＣＰＵ＿Ｌｏａｄがそれぞれ、６５％、８５％、７５％および５０％であるとする。

初期状態では、要求制御レジスタＲＲの全ての割込要因フィールドＩＦ１，ＩＦ２，ＩＦ３，・・・・に第１ＣＰＵコア１１が設定されている。このため、第１ＣＰＵコア１１のみが起床設定処理を実行する。

そして、第１ＣＰＵコア１１の処理負荷ＣＰＵ＿Ｌｏａｄが６５％であるため、第１ＣＰＵコア１１は、クランク角信号の入力が割込要因となる処理と、カム角信号の入力が割込要因となる処理とを実行することができない。割込要因がクランク角信号の入力である場合における第１ＣＰＵコア１１の負荷閾値が５０％に設定され、割込要因がカム角信号の入力である場合における第１ＣＰＵコア１１の負荷閾値が６０％に設定されているためである。

上記タイミングにおける第２ＣＰＵコア１２の処理負荷ＣＰＵ＿Ｌｏａｄは８５％であるため、第１ＣＰＵコア１１は、第２ＣＰＵコア１２に処理を割り当てることができない。割込要因がクランク角信号の入力である場合における第２ＣＰＵコア１２の負荷閾値が８０％に設定され、割込要因がカム角信号の入力である場合における第２ＣＰＵコア１２の負荷閾値が８０％に設定されているためである。

上記タイミングにおける第３ＣＰＵコア１３の処理負荷ＣＰＵ＿Ｌｏａｄは７５％であるため、第１ＣＰＵコア１１は、カム角信号の入力が割込要因となる処理を第３ＣＰＵコア１３に割り当てる。すなわち、第１ＣＰＵコア１１は、第３ＣＰＵコア１３を指定するための値を割込要因フィールドＩＦ２に設定する。割込要因がクランク角信号の入力である場合における第３ＣＰＵコア１３の負荷閾値が７０％に設定され、割込要因がカム角信号の入力である場合における第３ＣＰＵコア１３の負荷閾値が８０％に設定されているためである。

上記タイミングにおける第４ＣＰＵコア１４の処理負荷ＣＰＵ＿Ｌｏａｄは５０％であるため、第１ＣＰＵコア１１は、クランク角信号の入力が割込要因となる処理を第４ＣＰＵコア１４に割り当てる。すなわち、第１ＣＰＵコア１１は、第４ＣＰＵコア１４を指定するための値を割込要因フィールドＩＦ１に設定する。割込要因がクランク角信号の入力である場合における第４ＣＰＵコア１４の負荷閾値が６０％に設定されているためである。

このように構成されたＥＣＵ１は、ＣＰＵコア１１～１４と、ＲＯＭ２１～２４と、要求制御レジスタＲＲと、割込コントローラ１７とを備える。
ＲＯＭ２１～２４は、複数の割込要因毎に、ＣＰＵコア１１～１４のそれぞれが実行するプログラムを指定するベクターテーブルＶＴを記憶する。

要求制御レジスタＲＲは、複数の割込要因毎に、割込要因に起因して割り込みを発生させるＣＰＵコア１１～１４を指定するコア指定情報を記憶する。
割込コントローラ１７は、割込要因が発生すると、要求制御レジスタＲＲに記憶されているコア指定情報に基づいて、発生した割込要因に対応するＣＰＵコア１１～１４に対して割り込みを発生させる。

ＣＰＵコア１１～１４はそれぞれ、ＣＰＵコア１１～１４を処理実行コアとして、処理実行コアについて、割込要因に対応する割込処理を代行させる必要があるか否かを判断する。

ＣＰＵコア１１～１４は、割込処理を代行させる必要があると判断した場合に、複数の代行対象コアの中から、割込処理を実行することができる１つの代行対象コアを選択する。代行対象コアは、ＣＰＵコア１１～１４のうち処理実行コア以外のＣＰＵコアである。例えば、第１ＣＰＵコア１１が処理実行コアである場合には、第２ＣＰＵコア１２、第３ＣＰＵコア１３および第４ＣＰＵコア１４が代行対象コアである。

ＣＰＵコア１１～１４は、選択された代行対象コアが割込処理を実行するようにコア指定情報を変更する。
このようにＥＣＵ１では、割込コントローラ１７は、割込要因が発生すると、コア指定情報に基づいて、発生した割込要因に対応するＣＰＵコア１１～１４に対して割り込みを発生させる。これにより、ＥＣＵ１では、割込要因に対応するＣＰＵコア１１～１４が、ベクターテーブルＶＴに基づいて、割込要因に対応するプログラムを実行する。

そしてＥＣＵ１は、ＣＰＵコア１１～１４のうちの任意の１つのＣＰＵコアである処理実行コアについて、割込要因に対応する割込処理を代行させる必要がある場合に、処理実行コア以外のＣＰＵコアである代行対象コアが割込処理を実行するようにコア指定情報を変更する。これにより、ＥＣＵ１は、処理実行コアについて、割込要因に対応する割込処理を代行させる必要がある場合には、割込要因が発生したときに処理実行コアが実行していたプログラムを代行対象コアに実行させることができる。

これにより、ＥＣＵ１は、処理実行コアの処理負荷が高い場合において、処理実行コアに割り当てられていた割込要因が発生したときに、処理実行コアに割り当てられていた割込要因に対応する割込処理を、処理実行コア以外のＣＰＵコアに代行させることができる。このため、ＥＣＵ１は、割込処理によるＣＰＵコア１１～１４の処理負荷増大を抑制することができる。

またＣＰＵコア１１～１４は、ＣＰＵコア１１～１４の自コア処理負荷ＣＰＵ＿Ｌｏａｄ＿０を計測する。そしてＣＰＵコア１１～１４はそれぞれ、計測された自コア処理負荷ＣＰＵ＿Ｌｏａｄ＿０に基づいて、ＣＰＵコア１１～１４について、割込処理を代行させる必要があるか否かを判断する。さらにＣＰＵコア１１～１４は、計測された第ｊ他コア処理負荷ＣＰＵ＿Ｌｏａｄ＿ｊに基づいて、割込処理を実行することができる１つの代行対象コアを選択する。

またＣＰＵコア１１～１４は、エンジン回転数Ｎｅが予め設定された処理禁止判定値Ｊ２以下である場合に、割込処理を代行させる必要があるか否かを判断する処理と、割込処理を実行することができる１つの代行対象コアを選択する処理と、選択された代行対象コアが割込処理を実行するようにコア指定情報を変更する処理との実行を禁止する。これにより、ＥＣＵ１は、エンジン回転数が高い場合のみに、割込処理を代行させるための処理を実行するため、ＥＣＵ１の処理負荷を低減することができる。

以上説明した実施形態において、ベクターテーブルＶＴはプログラム指定情報に相当し、ＲＯＭ２１～２４はプログラム指定記憶部に相当し、要求制御レジスタＲＲはコア指定記憶部に相当し、割込コントローラ１７は割込制御部に相当する。

また、Ｓ２７０は代行判断部としての処理に相当し、Ｓ３２０は代行選択部としての処理に相当し、Ｓ３３０は変更部としての処理に相当する。
また、Ｓ１０～Ｓ４０，Ｓ１１０～Ｓ１３０は負荷計測部としての処理に相当し、Ｓ２１０は禁止部としての処理に相当する。

［第２実施形態］
以下に本開示の第２実施形態を図面とともに説明する。なお第２実施形態では、第１実施形態と異なる部分を説明する。共通する構成については同一の符号を付す。

第２実施形態のＥＣＵ１は、割込処理依頼パラメータＲＰ１，ＲＰ２，ＲＰ３，・・・が追加された点と、起床依頼処理が追加された点と、起床設定処理が変更された点とが第１実施形態と異なる。

割込処理依頼パラメータＲＰ１，ＲＰ２，ＲＰ３，・・・は、ＲＡＭ１５に記憶されている。図８に示すように、割込処理依頼パラメータＲＰ１，ＲＰ２，ＲＰ３，・・・のそれぞれには、互いに異なる割込要因が設定されている。本実施形態では、割込処理依頼パラメータＲＰ１は、クランク角信号の入力に対応している。割込処理依頼パラメータＲＰ２は、カム角信号の入力に対応している。割込処理依頼パラメータＲＰ３は、タイマ割込に対応している。

割込処理依頼パラメータＲＰ１，ＲＰ２，ＲＰ３，・・・に格納される値によって、割込要因の発生に応じた処理の依頼（以下、処理依頼）が必要であるか不要であるかが設定される。本実施形態では、割込処理依頼パラメータＲＰ１，ＲＰ２，ＲＰ３，・・・に１が格納されると、処理依頼が必要であると設定される。一方、割込処理依頼パラメータＲＰ１，ＲＰ２，ＲＰ３，・・・に０が格納されると、処理依頼が不要であると設定される。

次に、ＣＰＵコア１１～１４が実行する起床依頼処理の手順を説明する。起床依頼処理は、ＣＰＵコア１１～１４の動作中において例えば１ｍｓ毎に繰り返し実行される処理である。なお、以下では、第３ＣＰＵコア１３で代表して、起床依頼処理の手順を説明する。

起床依頼処理が実行されると、第３ＣＰＵコア１３は、図９に示すように、まずＳ４１０にて、Ｓ２１０と同様にして、エンジン回転数Ｎｅが予め設定された処理禁止判定値Ｊ２を超えているか否かを判断する。ここで、エンジン回転数Ｎｅが処理禁止判定値Ｊ２以下である場合には、第３ＣＰＵコア１３は、起床依頼処理を終了する。

一方、エンジン回転数Ｎｅが処理禁止判定値Ｊ２を超えている場合には、第３ＣＰＵコア１３は、Ｓ４２０にて、Ｓ２２０と同様にして、自コア（すなわち、第３ＣＰＵコア１３）が割込起床コアであるか否かを判断する。

ここで、自コアが割込起床コアでない場合には、第３ＣＰＵコア１３は、起床設定処理を終了する。一方、自コアが割込起床コアである場合には、第３ＣＰＵコア１３は、Ｓ４３０にて、Ｓ２３０と同様にして、自コアの処理負荷ＣＰＵ＿Ｌｏａｄに格納されている値を、ＲＡＭ３３に設けられた自コア処理負荷ＣＰＵ＿Ｌｏａｄ＿０に格納する。

さらに第３ＣＰＵコア１３は、Ｓ４４０にて、ＲＡＭ１５に設けられた割込処理依頼パラメータＲＰ１，ＲＰ２，ＲＰ３，・・・を初期化する。具体的には、第３ＣＰＵコア１３は、割込処理依頼パラメータＲＰ１，ＲＰ２，ＲＰ３，・・・に０を格納する。

そして第３ＣＰＵコア１３は、Ｓ４５０にて、ＲＡＭ３３に設けられた割込要因指示値ｉに０を格納する。また第３ＣＰＵコア１３は、Ｓ４６０にて、割込要因指示値ｉに格納されている値に１を加算した加算値を、割込要因指示値ｉに格納する。

そして第３ＣＰＵコア１３は、Ｓ４７０にて、Ｓ２６０と同様にして、ＲＯＭ２３に記憶されている割込起床負荷テーブルＬＴを参照して、ｉ番目の割込要因における自コアの負荷閾値を取得し、取得した負荷閾値を、ＲＡＭ３３に設けられた自コア負荷閾値Ｖｔｈ＿０に格納する。

次に第３ＣＰＵコア１３は、Ｓ４８０にて、Ｓ２７０と同様にして、自コア処理負荷ＣＰＵ＿Ｌｏａｄ＿０に格納されている値が、自コア負荷閾値Ｖｔｈ＿０に格納されている値より大きいか否かを判断する。ここで、自コア処理負荷ＣＰＵ＿Ｌｏａｄ＿０に格納されている値が、自コア負荷閾値Ｖｔｈ＿０に格納されている値以下である場合には、第３ＣＰＵコア１３は、Ｓ５００に移行する。

一方、自コア処理負荷ＣＰＵ＿Ｌｏａｄ＿０に格納されている値が、自コア負荷閾値Ｖｔｈ＿０に格納されている値より大きい場合には、第３ＣＰＵコア１３は、Ｓ４９０にて、i番目の割込要因における割込処理依頼パラメータＲＰiをセットして、Ｓ５００に移行する。具体的には、第３ＣＰＵコア１３は、割込処理依頼パラメータＲＰiに１を格納する。

Ｓ５００に移行すると、第３ＣＰＵコア１３は、割込要因指示値ｉに格納されている値が予め設定された割込要因総数ｋ以上であるか否かを判断する。ここで、割込要因指示値ｉに格納されている値が割込要因総数ｋ未満である場合には、第３ＣＰＵコア１３は、Ｓ４６０に移行する。一方、割込要因指示値ｉに格納されている値が割込要因総数ｋ以上である場合には、第３ＣＰＵコア１３は、Ｓ５１０にて、割込処理依頼があるか否かを判断する。具体的には、第３ＣＰＵコア１３は、割込処理依頼パラメータＲＰ１，ＲＰ２，ＲＰ３，・・・を参照し、割込処理依頼パラメータＲＰ１，ＲＰ２，ＲＰ３，・・・のうち、１が格納されている割込処理依頼パラメータが１つ以上存在する場合に、割込処理依頼があると判断する。

ここで、割込処理依頼がない場合には、第３ＣＰＵコア１３は、起床依頼処理を終了する。一方、割込処理依頼がある場合には、第３ＣＰＵコア１３は、Ｓ５２０にて、割込処理依頼をブロードキャストで他コアへ送信し、起床依頼処理を終了する。

次に、ＣＰＵコア１１～１４が実行する第２実施形態の起床設定処理の手順を説明する。第２実施形態の起床設定処理は、割込処理依頼を受信したときに実行される処理である。なお、以下では、第３ＣＰＵコア１３で代表して、第２実施形態の起床設定処理の手順を説明する。

第２実施形態の起床設定処理が実行されると、第３ＣＰＵコア１３は、図１０に示すように、まずＳ６１０にて、自コアの処理負荷ＣＰＵ＿Ｌｏａｄに格納されている値を、ＲＡＭ３３に設けられた自コア処理負荷ＣＰＵ＿Ｌｏａｄ＿０に格納する。

そして第３ＣＰＵコア１３は、Ｓ６２０にて、ＲＡＭ３３に設けられた割込要因指示値ｉに０を格納する。また第３ＣＰＵコア１３は、Ｓ６３０にて、割込要因指示値ｉに格納されている値に１を加算した加算値を、割込要因指示値ｉに格納する。

次に第３ＣＰＵコア１３は、Ｓ６４０にて、i番目の割込要因における割込処理依頼パラメータＲＰiに格納されている値を取得する。そして第３ＣＰＵコア１３は、Ｓ６５０にて、i番目の割込処理依頼があるか否かを判断する。具体的には、第３ＣＰＵコア１３は、Ｓ６４０で取得した値が１である場合に、i番目の割込処理依頼があると判断し、Ｓ６４０で取得した値が０である場合に、i番目の割込処理依頼がないと判断する。

ここで、i番目の割込処理依頼がない場合には、第３ＣＰＵコア１３は、Ｓ６９０に移行する。一方、i番目の割込処理依頼がある場合には、第３ＣＰＵコア１３は、Ｓ６６０にて、ＲＯＭ２３に記憶されている割込起床負荷テーブルＬＴを参照して、ｉ番目の割込要因における自コアの負荷閾値を取得し、取得した負荷閾値を、ＲＡＭ３３に設けられた自コア負荷閾値Ｖｔｈ＿０に格納する。

次に第３ＣＰＵコア１３は、Ｓ６７０にて、自コア処理負荷ＣＰＵ＿Ｌｏａｄ＿０に格納されている値が、自コア負荷閾値Ｖｔｈ＿０に格納されている値以下であるか否かを判断する。ここで、自コア処理負荷ＣＰＵ＿Ｌｏａｄ＿０に格納されている値が、自コア負荷閾値Ｖｔｈ＿０に格納されている値より大きい場合には、第３ＣＰＵコア１３は、Ｓ６９０に移行する。

一方、自コア処理負荷ＣＰＵ＿Ｌｏａｄ＿０に格納されている値が、自コア負荷閾値Ｖｔｈ＿０に格納されている値以下である場合には、第３ＣＰＵコア１３は、Ｓ６８０にて、i番目の割込要因における割込起床コアを自コアに設定し、Ｓ６９０に移行する。具体的には、第３ＣＰＵコア１３は、要求制御レジスタＲＲにおいて、ｉ番目の割込要因に対応する割込要因フィールドに、自コア（すなわち、第３ＣＰＵコア１３）を示す値を設定する。

Ｓ６９０に移行すると、第３ＣＰＵコア１３は、割込要因指示値ｉに格納されている値が予め設定された割込要因総数ｋ以上であるか否かを判断する。ここで、割込要因指示値ｉに格納されている値が割込要因総数ｋ未満である場合には、第３ＣＰＵコア１３は、Ｓ６３０に移行する。一方、割込要因指示値ｉに格納されている値が割込要因総数ｋ以上である場合には、第３ＣＰＵコア１３は、起床設定処理を終了する。

このように構成されたＥＣＵ１では、ＣＰＵコア１１～１４は、割込処理を代行させる必要があると判断した場合に、割込処理依頼を、他のＣＰＵコア（すなわち、代行対象コア）へ送信する。そして他のＣＰＵコアは、割込処理依頼を受信した場合に、割込処理を代行するか否かを判断する。

これにより、ＥＣＵ１は、割込処理を代行するＣＰＵコアを決定する処理をＣＰＵコア１１～１４で分担することができ、処理負荷が１つのＣＰＵコアに集中するのを抑制することができる。
以上説明した実施形態において、Ｓ４８０は代行判断部としての処理に相当し、Ｓ６７０は代行選択部としての処理に相当し、Ｓ６８０は変更部としての処理に相当し、Ｓ５２０は依頼送信部としての処理に相当し、Ｓ４１０は禁止部としての処理に相当する。

［第３実施形態］
以下に本開示の第３実施形態を図面とともに説明する。なお第３実施形態では、第１実施形態と異なる部分を説明する。共通する構成については同一の符号を付す。

第３実施形態のＥＣＵ１は、割込起床負荷テーブルＬＴの代わりに割込起床遅延テーブルＤＴを備える点と、アイドルタスクおよび起床設定処理が変更された点とが第１実施形態と異なる。

ＲＯＭ２１，２２，２３，２４には、図１１に示すように、割込起床遅延テーブルＤＴが記憶されている。割込起床遅延テーブルＤＴには、複数の割込要因毎に、ＣＰＵコア１１～１４に対する遅延時間閾値が設定されている。

本実施形態では、割込要因がクランク角信号の入力である場合には、第１ＣＰＵコア１１、第２ＣＰＵコア１２、第３ＣＰＵコア１３および第４ＣＰＵコア１４のそれぞれに対して、２０μｓ、１０μｓ、２０μｓおよび４０μｓの遅延時間閾値が設定されている。

また、割込要因がカム角信号の入力である場合には、第１ＣＰＵコア１１、第２ＣＰＵコア１２、第３ＣＰＵコア１３および第４ＣＰＵコア１４のそれぞれに対して、３０μｓ、１０μｓ、３０μｓおよび５０μｓの遅延時間閾値が設定されている。

また、割込要因がタイマ割込である場合には、第１ＣＰＵコア１１、第２ＣＰＵコア１２、第３ＣＰＵコア１３および第４ＣＰＵコア１４のそれぞれに対して、５０μｓ、１０μｓ、５０μｓおよび６０μｓの遅延時間閾値が設定されている。

次に、第３実施形態のアイドルタスクの手順を説明する。なお、以下では、第４ＣＰＵコア１４で代表して、アイドルタスクの手順を説明する。
アイドルタスクが実行されると、第４ＣＰＵコア１４は、図１２に示すように、まずＳ８１０にて、ＲＡＭ３４に設けられた割込要因指示値ｍに０を格納する。また第４ＣＰＵコア１４は、Ｓ８２０にて、割込要因指示値ｍに格納されている値に１を加算した加算値を、割込要因指示値ｍに格納する。

次に第４ＣＰＵコア１４は、Ｓ８３０にて、i番目の割込要因の発生に応じて実行される処理（以下、i番目の割込処理）における第４ＣＰＵコア１４の本来の割込起床時刻を、ＲＡＭ３４に設けられた第１起床時刻ＳｔａｒｔＴ１に格納する。割込要因がクランク角信号またはカム角信号の入力である場合には、本来の割込起床時刻は、信号のエッジが入力された時刻である。これらの時刻は、マイコンの機能によってキャプチャ時刻として格納される。割込要因がタイマ割込である場合には、本来の割込起床時刻は、予め設定された時刻である。

さらに第４ＣＰＵコア１４は、Ｓ８４０にて、i番目の割込処理における第４ＣＰＵコア１４の実際の割込起床時刻を、ＲＡＭ３４に設けられた第２起床時刻ＳｔａｒｔＴ２に格納する。実際の割込起床時刻は、i番目の割込処理のために第４ＣＰＵコア１４が起床した時におけるマイコンのカウンタの値を読み込むことにより取得することができる。

そして第４ＣＰＵコア１４は、Ｓ８５０にて、第２起床時刻ＳｔａｒｔＴ２に格納されている値から、第１起床時刻ＳｔａｒｔＴ１に格納されている値を減算した減算値を、ＲＡＭ３４に設けられた仮遅延時間Ｄｅｌａｙ＿ｔｅｍｐに格納する。

さらに第４ＣＰＵコア１４は、Ｓ８６０にて、エンジン回転数Ｎｅが予め設定されたリセット判定値Ｊ３（例えば、１０００ｒｐｍ）以下であるか否かを判断する。ここで、エンジン回転数Ｎｅがリセット判定値Ｊ３より大きい場合には、第４ＣＰＵコア１４は、Ｓ８７０にて、仮遅延時間Ｄｅｌａｙ＿ｔｅｍｐに格納されている値が、ＲＡＭ３４に設けられた第ｍ遅延時間Ｄｅｌａｙ＿ｍに格納されている値以上であるか否かを判断する。ここで、仮遅延時間Ｄｅｌａｙ＿ｔｅｍｐに格納されている値が、第ｍ遅延時間Ｄｅｌａｙ＿ｍに格納されている値以上である場合には、第４ＣＰＵコア１４は、Ｓ８８０にて、仮遅延時間Ｄｅｌａｙ＿ｔｅｍｐに格納されている値を第ｍ遅延時間Ｄｅｌａｙ＿ｍに格納し、Ｓ９００に移行する。

一方、エンジン回転数Ｎｅがリセット判定値Ｊ３以下である場合には、第４ＣＰＵコア１４は、Ｓ８９０にて、第ｍ遅延時間Ｄｅｌａｙ＿ｍをリセットして、Ｓ９００に移行する。具体的には、第４ＣＰＵコア１４は、第ｍ遅延時間Ｄｅｌａｙ＿ｍに、予め設定されたリセット値（例えば、５μｓに相当する値）を格納する。

Ｓ９００に移行すると、第４ＣＰＵコア１４は、割込要因指示値ｍに格納されている値が予め設定された割込要因総数ｋ以上であるか否かを判断する。ここで、割込要因指示値ｍに格納されている値が割込要因総数ｋ未満である場合には、第４ＣＰＵコア１４は、Ｓ８２０に移行する。一方、割込要因指示値ｍに格納されている値が割込要因総数ｋ以上である場合には、第４ＣＰＵコア１４は、アイドルタスクを終了する。

次に、第３実施形態の起床設定処理の手順を説明する。なお、以下では、第４ＣＰＵコア１４で代表して、起床設定処理の手順を説明する。
第３実施形態の起床設定処理が実行されると、第４ＣＰＵコア１４は、図１３に示すように、まずＳ１０１０にて、Ｓ２１０と同様にして、エンジン回転数Ｎｅが処理禁止判定値Ｊ２を超えているか否かを判断する。ここで、エンジン回転数Ｎｅが処理禁止判定値Ｊ２以下である場合には、第４ＣＰＵコア１４は、起床設定処理を終了する。

一方、エンジン回転数Ｎｅが処理禁止判定値Ｊ２を超えている場合には、第４ＣＰＵコア１４は、Ｓ１０２０にて、Ｓ２２０と同様にして、自コア（すなわち、第４ＣＰＵコア１４）が割込起床コアであるか否かを判断する。

ここで、自コアが割込起床コアでない場合には、第４ＣＰＵコア１４は、起床設定処理を終了する。一方、自コアが割込起床コアである場合には、第４ＣＰＵコア１４は、Ｓ１０３０にて、ＲＡＭ３４に設けられた割込要因指示値ｉに０を格納する。また第４ＣＰＵコア１４は、Ｓ１０４０にて、割込要因指示値ｉに格納されている値に１を加算した加算値を、割込要因指示値ｉに格納する。

次に第４ＣＰＵコア１４は、Ｓ１０５０にて、自コアの第ｉ遅延時間Ｄｅｌａｙ＿ｉに格納されている値を、ＲＡＭ３４に設けられた自コア遅延時間ＣＰＵ＿Ｄｅｌａｙ＿０に格納する。

そして第４ＣＰＵコア１４は、Ｓ１０６０にて、ＲＯＭ２４に記憶されている割込起床遅延テーブルＤＴを参照して、ｉ番目の割込要因における自コアの遅延時間閾値を取得し、取得した負荷閾値を、ＲＡＭ３４に設けられた自コア遅延時間閾値Ｖｔｈ＿０に格納する。

次に第４ＣＰＵコア１４は、Ｓ１０７０にて、自コア遅延時間ＣＰＵ＿Ｄｅｌａｙ＿０に格納されている値が、自コア遅延時間閾値Ｖｔｈ＿０に格納されている値より大きいか否かを判断する。ここで、自コア遅延時間ＣＰＵ＿Ｄｅｌａｙ＿０に格納されている値が、自コア遅延時間閾値Ｖｔｈ＿０に格納されている値以下である場合には、第４ＣＰＵコア１４は、Ｓ１１５０に移行する。

一方、自コア遅延時間ＣＰＵ＿Ｄｅｌａｙ＿０に格納されている値が、自コア遅延時間閾値Ｖｔｈ＿０に格納されている値より大きい場合には、第４ＣＰＵコア１４は、Ｓ１０８０にて、ＲＡＭ３４に設けられた他コア指示値ｊに０を格納する。また第４ＣＰＵコア１４は、Ｓ１０９０にて、他コア指示値ｊに格納されている値に１を加算した加算値を、他コア指示値ｊに格納する。

そして第４ＣＰＵコア１４は、Ｓ１１００にて、第ｊ他コアから、第ｊ他コアの第ｉ遅延時間Ｄｅｌａｙ＿ｉに格納されている値を取得し、取得した値を、ＲＡＭ３４に設けられた第ｊ他コア遅延時間ＣＰＵ＿Ｄｅｌａｙ＿ｊに格納する。

次に第４ＣＰＵコア１４は、Ｓ１１１０にて、ＲＯＭ２４に記憶されている割込起床遅延テーブルＤＴを参照して、ｉ番目の割込要因における第ｊ他コアの遅延時間閾値を取得し、取得した遅延時間閾値を、ＲＡＭ３４に設けられた第ｊ他コア遅延時間閾値Ｖｔｈ＿ｊに格納する。

そして第４ＣＰＵコア１４は、Ｓ１１２０にて、第ｊ他コア遅延時間ＣＰＵ＿Ｄｅｌａｙ＿ｊに格納されている値が、第ｊ他コア遅延時間閾値Ｖｔｈ＿ｊに格納されている値以下であるか否かを判断する。

ここで、第ｊ他コア遅延時間ＣＰＵ＿Ｄｅｌａｙ＿ｊに格納されている値が、第ｊ他コア遅延時間閾値Ｖｔｈ＿ｊに格納されている値以下である場合には、第４ＣＰＵコア１４は、Ｓ１１３０にて、i番目の割込要因における割込起床コアを第ｊ他コアに設定し、Ｓ１１５０に移行する。

一方、第ｊ他コア遅延時間ＣＰＵ＿Ｄｅｌａｙ＿ｊに格納されている値が、第ｊ他コア遅延時間閾値Ｖｔｈ＿ｊに格納されている値より大きい場合には、第４ＣＰＵコア１４は、Ｓ１１４０にて、他コア指示値ｊに格納されている値が３以上であるか否かを判断する。

ここで、他コア指示値ｊに格納されている値が３未満である場合には、第４ＣＰＵコア１４は、Ｓ１０９０に移行する。一方、他コア指示値ｊに格納されている値が３以上である場合には、第４ＣＰＵコア１４は、Ｓ１１５０に移行する。

Ｓ１１５０に移行すると、第４ＣＰＵコア１４は、割込要因指示値ｉに格納されている値が予め設定された割込要因総数ｋ以上であるか否かを判断する。ここで、割込要因指示値ｉに格納されている値が割込要因総数ｋ未満である場合には、第４ＣＰＵコア１４は、Ｓ１０４０に移行する。一方、割込要因指示値ｉに格納されている値が予め設定された割込要因総数ｋ以上である場合には、第４ＣＰＵコア１４は、起床設定処理を終了する。

このように構成されたＥＣＵ１では、ＣＰＵコア１１～１４は、複数の割込要因毎に、ＣＰＵコア１１～１４が割込処理を実行するときの遅延時間の最大値として、自コア遅延時間ＣＰＵ＿Ｄｅｌａｙ＿０を計測する。そしてＣＰＵコア１１～１４はそれぞれ、計測された自コア遅延時間ＣＰＵ＿Ｄｅｌａｙ＿０に基づいて、ＣＰＵコア１１～１４について、割込処理を代行させる必要があるか否かを判断する。さらにＣＰＵコア１１～１４は、割込処理を実行するときの遅延時間の最大値として計測された第ｉ遅延時間Ｄｅｌａｙ＿ｉに基づいて、割込処理を実行することができる１つの代行対象コアを選択する。

これにより、ＥＣＵ１は、第１実施形態と同様に、割込処理によるＣＰＵコア１１～１４の処理負荷増大を抑制することができる。
なお、ＥＣＵ１は、割込処理を代行させる必要があるか否かを遅延時間の最大値に基づいて判断することにより、現時点における遅延時間に基づいて判断する場合と比較して、割込処理を代行させる必要がないのにも関わらず代行させてしまう事態の発生を抑制することができ、ＥＣＵ１の処理負荷を低減することができる。

以上説明した実施形態において、Ｓ１０７０は代行判断部としての処理に相当し、Ｓ１１２０は代行選択部としての処理に相当し、Ｓ１１３０は変更部としての処理に相当する。

また、Ｓ８１０～Ｓ９００は最大遅延時間計測部としての処理に相当し、Ｓ１０１０は禁止部としての処理に相当する。
［第４実施形態］
以下に本開示の第４実施形態を図面とともに説明する。なお第４実施形態では、第３実施形態と異なる部分を説明する。共通する構成については同一の符号を付す。

第４実施形態のＥＣＵ１は、アイドルタスクが変更された点が第３実施形態と異なる。
第４実施形態のアイドルタスクは、Ｓ８５０の代わりにＳ８５５の処理を実行する点と、Ｓ８６０～Ｓ８９０の処理が省略された点とが第３実施形態と異なる。

すなわち、第４実施形態のアイドルタスクでは、図１４に示すように、Ｓ８４０が終了すると、第４ＣＰＵコア１４は、Ｓ８５５にて、第２起床時刻ＳｔａｒｔＴ２に格納されている値から、第１起床時刻ＳｔａｒｔＴ１に格納されている値を減算した減算値を、ＲＡＭ３４に設けられた第ｍ遅延時間Ｄｅｌａｙ＿ｍに格納し、Ｓ９００に移行する。

このように構成されたＥＣＵ１では、ＣＰＵコア１１～１４は、複数の割込要因毎に、ＣＰＵコア１１～１４が割込処理を実行するときの遅延時間として、自コア遅延時間ＣＰＵ＿Ｄｅｌａｙ＿０を計測する。そしてＣＰＵコア１１～１４はそれぞれ、計測された自コア遅延時間ＣＰＵ＿Ｄｅｌａｙ＿０に基づいて、ＣＰＵコア１１～１４について、割込処理を代行させる必要があるか否かを判断する。さらにＣＰＵコア１１～１４は、割込処理を実行するときの遅延時間として計測された第ｉ遅延時間Ｄｅｌａｙ＿ｉに基づいて、割込処理を実行することができる１つの代行対象コアを選択する。

これにより、ＥＣＵ１は、第１実施形態と同様に、割込処理によるＣＰＵコア１１～１４の処理負荷増大を抑制することができる。
以上説明した実施形態において、Ｓ８１０～Ｓ８４０，Ｓ８５５，Ｓ９００は遅延時間計測部としての処理に相当する。

以上、本開示の一実施形態について説明したが、本開示は上記実施形態に限定されるものではなく、種々変形して実施することができる。
［変形例１］
例えば上記実施形態では、ＥＣＵ１が４つのＣＰＵコアを備える形態を示したが、ＥＣＵ１が２つ又は３つのＣＰＵコアを備えるようにしてもよいし、ＥＣＵ１が５つ以上のＣＰＵコアを備えるようにしてもよい。

［変形例２］
上記実施形態では、第１他コア、第２他コア、第３他コアの順に処理負荷が負荷閾値以下であるか否かを判断し、処理負荷が負荷閾値以下となった時点で、処理負荷が負荷閾値以下となった他コアに割込処理を代行させる形態を示した。しかし、第１他コア、第２他コアおよび第３他コアの中で最も処理負荷が小さい他コアに割込処理を代行させるようにしてもよい。

本開示に記載のＥＣＵ１およびその手法は、コンピュータプログラムにより具体化された一つ乃至は複数の機能を実行するようにプログラムされたプロセッサおよびメモリを構成することによって提供された専用コンピュータにより、実現されてもよい。あるいは、本開示に記載のＥＣＵ１およびその手法は、一つ以上の専用ハードウェア論理回路によってプロセッサを構成することによって提供された専用コンピュータにより、実現されてもよい。もしくは、本開示に記載のＥＣＵ１およびその手法は、一つ乃至は複数の機能を実行するようにプログラムされたプロセッサおよびメモリと一つ以上のハードウェア論理回路によって構成されたプロセッサとの組み合わせにより構成された一つ以上の専用コンピュータにより、実現されてもよい。また、コンピュータプログラムは、コンピュータにより実行されるインストラクションとして、コンピュータ読み取り可能な非遷移有形記録媒体に記憶されてもよい。ＥＣＵ１に含まれる各部の機能を実現する手法には、必ずしもソフトウェアが含まれている必要はなく、その全部の機能が、一つあるいは複数のハードウェアを用いて実現されてもよい。

上記実施形態における１つの構成要素が有する複数の機能を、複数の構成要素によって実現したり、１つの構成要素が有する１つの機能を、複数の構成要素によって実現したりしてもよい。また、複数の構成要素が有する複数の機能を、１つの構成要素によって実現したり、複数の構成要素によって実現される１つの機能を、１つの構成要素によって実現したりしてもよい。また、上記実施形態の構成の一部を省略してもよい。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加または置換してもよい。

上述したＥＣＵ１の他、当該ＥＣＵ１を構成要素とするシステム、当該ＥＣＵ１としてコンピュータを機能させるためのプログラム、このプログラムを記録した半導体メモリ等の非遷移的実体的記録媒体、装置制御方法など、種々の形態で本開示を実現することもできる。

１…ＥＣＵ、１１…第１ＣＰＵコア、１２…第２ＣＰＵコア、１３…第３ＣＰＵコア、１４…第４ＣＰＵコア、１７…割込コントローラ、２１，２２，２３，２４…ＲＯＭ、ＲＲ…要求制御レジスタ、ＶＴ…ベクターテーブル

Claims (6)

1. 複数のＣＰＵコア（１１，１２，１３，１４）と、
   複数の割込要因毎に、複数の前記ＣＰＵコアのそれぞれが実行するプログラムを指定するプログラム指定情報（ＶＴ）を記憶するように構成されたプログラム指定記憶部（２１，２２，２３，２４）と、
   複数の前記割込要因毎に、前記割込要因に起因して割り込みを発生させる前記ＣＰＵコアを指定するコア指定情報を記憶するように構成されたコア指定記憶部（ＲＲ）と、
   複数の前記ＣＰＵコアのうちの任意の１つの前記ＣＰＵコアを処理実行コアとして、前記処理実行コアについて、前記割込要因に対応する割込処理を代行させる必要があるか否かを判断するように構成された代行判断部（Ｓ２７０，Ｓ４８０，Ｓ１０７０）と、
   複数の前記ＣＰＵコアのうち前記処理実行コア以外の前記ＣＰＵコアを代行対象コアとして、前記割込処理を代行させる必要があると前記代行判断部が判断した場合に、１つまたは複数の前記代行対象コアの中から、前記割込処理を実行することができる１つの前記代行対象コアを選択するように構成された代行選択部（Ｓ３２０，Ｓ６７０，Ｓ１１２０）と、
   前記代行選択部により選択された前記代行対象コアが前記割込処理を実行するように前記コア指定情報を変更するように構成された変更部（Ｓ３３０，Ｓ６８０，Ｓ１１３０）と、
   前記割込要因が発生すると、前記変更部により変更された前記コア指定記憶部に記憶されている前記コア指定情報に基づいて、発生した前記割込要因に対応する前記ＣＰＵコアに対して前記割り込みを発生させるように構成された割込制御部（１７）と
   を備える電子制御装置（１）。
2. 請求項１に記載の電子制御装置であって、
   複数の前記ＣＰＵコアの処理負荷を計測するように構成された負荷計測部（Ｓ１０～Ｓ４０，Ｓ１１０～Ｓ１３０）を備え、
   前記代行判断部（Ｓ２７０，Ｓ４８０）は、前記負荷計測部により計測された前記処理負荷に基づいて、前記割込処理を代行させる必要があるか否かを判断し、
   前記代行選択部（Ｓ３２０，Ｓ６７０）は、前記負荷計測部により計測された前記処理負荷に基づいて、前記割込処理を実行することができる１つの前記代行対象コアを選択する電子制御装置。
3. 請求項１に記載の電子制御装置であって、
   複数の前記ＣＰＵコアのそれぞれについて、複数の前記割込要因毎に、前記ＣＰＵコアが前記割込処理を実行するときの遅延時間を計測するように構成された遅延時間計測部（Ｓ８１０～Ｓ８４０，Ｓ８５５，Ｓ９００）を備え、
   前記代行判断部（Ｓ１０７０）は、前記遅延時間計測部により計測された前記遅延時間に基づいて、前記割込処理を代行させる必要があるか否かを判断し、
   前記代行選択部（Ｓ１１２０）は、前記遅延時間計測部により計測された前記遅延時間に基づいて、前記割込処理を実行することができる１つの前記代行対象コアを選択する電子制御装置。
4. 請求項１に記載の電子制御装置であって、
   複数の前記ＣＰＵコアのそれぞれについて、複数の前記割込要因毎に、前記ＣＰＵコアが前記割込処理を実行するときの遅延時間の最大値である最大遅延時間を計測するように構成された最大遅延時間計測部（Ｓ８１０～Ｓ８５０，Ｓ８６０～Ｓ９００）を備え、
   前記代行判断部（Ｓ１０７０）は、前記最大遅延時間計測部により計測された前記最大遅延時間に基づいて、前記割込処理を代行させる必要があるか否かを判断し、
   前記代行選択部（Ｓ１１２０）は、前記最大遅延時間計測部により計測された前記最大遅延時間に基づいて、前記割込処理を実行することができる１つの前記代行対象コアを選択する電子制御装置。
5. 請求項１～請求項４の何れか１項に記載の電子制御装置であって、
   前記処理実行コアが、前記代行判断部（Ｓ４８０）を備え、
   １つまたは複数の前記代行対象コアのそれぞれが、前記代行選択部（Ｓ６７０）を備え、
   前記処理実行コアは、前記割込処理を代行させる必要があると前記代行判断部が判断した場合に、割込処理依頼を、１つまたは複数の前記代行対象コアへ送信させるように構成された依頼送信部（Ｓ５２０）を備え、
   １つまたは複数の前記代行対象コアは、前記処理実行コアから前記割込処理依頼を受信した場合に、前記代行選択部に、前記代行対象コアの選択を実行させる電子制御装置。
6. 請求項１～請求項５の何れか１項に記載の電子制御装置であって、
   前記電子制御装置は、車両に搭載され、
   前記車両のエンジン回転数が予め設定された処理禁止判定値以下である場合に、前記代行判断部、前記代行選択部および前記変更部による処理の実行を禁止するように構成された禁止部（Ｓ２１０，Ｓ４１０，Ｓ１０１０）を備える電子制御装置。

Images