JP7341818B2 - 遊技機 - Google Patents
遊技機 Download PDFInfo
- Publication number
- JP7341818B2 JP7341818B2 JP2019172983A JP2019172983A JP7341818B2 JP 7341818 B2 JP7341818 B2 JP 7341818B2 JP 2019172983 A JP2019172983 A JP 2019172983A JP 2019172983 A JP2019172983 A JP 2019172983A JP 7341818 B2 JP7341818 B2 JP 7341818B2
- Authority
- JP
- Japan
- Prior art keywords
- area
- register
- program
- display
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Pinball Game Machines (AREA)
Description
<1.遊技機の構造>
<2.遊技機の制御構成>
[2-1.主制御部]
(設定値の変更操作について)
(性能表示について)
(演出制御コマンド)
[2-2.演出制御部]
<3.動作の概要説明>
[3-1.図柄変動表示ゲーム]
(特別図柄変動表示ゲーム)
(装飾図柄変動表示ゲーム)
(普通図柄変動表示ゲーム)
(保留について)
[3-2.遊技状態]
[3-3.当りについて]
[3-4.演出について]
(演出モード)
(予告演出)
(演出手段)
<4.主制御部の処理>
[4-1.主制御側メイン処理]
(初期設定処理)
(初期設定後の処理)
(メインループ処理)
(設定変更処理)
(RAMクリア処理)
(設定確認処理)
(メインループ前処理)
(設定値表示用データテーブルと設定値変換テーブルの利点)
[4-2.主制御側タイマ割込み処理]
(電源チェック・バックアップ処理)
(エラー管理及び遊技進行のための処理等)
<5.領域内処理と領域外処理との間の処理移行について>
[5-1.使用領域、使用外領域について]
[5-2.先行例における処理移行手法]
[5-3.実施形態としての処理移行手法]
[5-4.プログラムの別例]
[5-5.プログラムの変形例]
[5-6.その他変形例]
<6.Qレジスタ及びUレジスタについて>
<7.実施形態のまとめ>
図1及び図2を参照して、本発明に係る実施形態としてのパチンコ遊技機1の構造について説明する。図1はパチンコ遊技機1の外観を示す正面側の斜視図を、図2はパチンコ遊技機1が有する遊技盤3の正面側を示した図である。
また、図1では図示を省略しているが、前面操作パネル7には、遊技者やホールスタッフ等の使用者が各種の項目の選択や方向指示等を行うための十字キー15aや、選択項目の決定を指示するための決定ボタン15b等の操作子が設けられている。
この液晶表示装置36は、後述する演出制御部24の制御の下、装飾図柄の変動表示動作の他、種々の演出を画像により表示する。
センター飾り48の上面と球誘導レール5との間の遊動領域を通過した遊技球は、遊技盤3より突出していて遊技球のガイドとして機能する膨出部55の頂面(上辺)55a上に沿って流下して来る。そして、その遊技球が遊技盤3面から突出している流路修正板51dの右端に接触し、これにより、当該遊技球の流下方向は大入賞口50の方向(下方向)に修正される。このとき、突没式の開放扉52bにより大入賞口50が蓋をされている状態(大入賞口閉状態)であれば、この上を遊技球が転動して、さらに図示しない所定配列の遊技くぎにより、チューリップ式の普通変動入賞装置41(下始動口35)の方向に導かれる。このとき、下始動口35が入賞可能状態(始動口開状態)であれば、下始動口35に遊技球が入賞し得る。他方、開放扉52bが遊技盤面内に後退していて大入賞口50が開いている状態(大入賞口開状態)であれば、遊技球が大入賞口50内に導かれる。
ここで「入賞」とは、入賞口がその内部に遊技球を取り込んだり、或いは入賞口が遊技球を内部に取り込む構造ではなく通過型のゲートからなる入賞口(例えば、普通図柄始動口37)である場合はそのゲートを遊技球が通過したりすることを言い、実際には入賞口ごとに形成された各入賞検出スイッチにより遊技球が検出された場合、その入賞口に「入賞」が発生したものとして扱われる。この入賞に係る遊技球を「入賞球」とも称する。なお、入賞口に遊技球が入口すれば、その遊技球は入賞検出スイッチにより検出されることとなるため、本明細書中では特に断りのない限り、入賞検出スイッチに遊技球が検出されたか否かによらず、入賞口に遊技球が入口した場合を含めて「入賞」と称する場合がある。
図3のブロック図を参照して、遊技機1の遊技動作制御を実現するための構成(制御構成)について説明する。
本実施形態の遊技機1は、遊技動作全般に係る制御(遊技動作制御)を統括的に司る主制御基板(主制御手段)20(以下「主制御部20」と称する)と、主制御部20から演出制御コマンドを受けて、演出手段による演出の実行制御(現出制御)を統括的に司る演出制御基板(演出制御手段)24(以下「演出制御部24」と称する)と、賞球の払い出し制御を行う払出制御基板(払出制御手段)29と、外部電源(図示せず)から遊技機1に必要な電源を生成し供給する電源基板(電源制御手段(図示せず))と、を有して構成される。
なお、図3において、各部への電源供給ルートは省略している。
主制御部20は、CPU(Central Processing Unit)20a(主制御CPU)を内蔵したマイクロプロセッサを搭載すると共に、遊技動作制御手順を記述した制御プログラムの他、遊技動作制御に必要な種々のデータを格納するROM(Read Only Memory)20b(主制御ROM)と、ワーク領域やバッファメモリとして機能するRAM(Random Access Memory)20c(主制御RAM)とを搭載し、全体としてマイクロコンピュータを構成している。
なお、ホールコンピュータHCは、主制御部20からの遊技情報を監視して、パチンコホールの遊技機の稼働状況を統括的に管理するための情報処理装置(コンピュータ装置)である。
なお、払出制御基板29が上記球詰りエラーを検出すると、主制御部20に球詰り信号を送信すると共に発射制御基板28に対する発射許可信号の出力を停止し(発射許可信号OFF)、上受け皿9の満杯状態が解消されるまで打ち出し動作を停止する制御を行うようになっている。
また、払出制御基板29は、発射制御基板28に対する発射の許可信号の出力を、主制御部20より発射許可が指示されたことを条件に行う。
設定キースイッチ94は、電源投入時にホールスタッフが所持する設定鍵を挿入してON/OFF操作することにより設定変更モード(ON操作時)に切り替えるためのキースイッチとされる。
ここで、設定変更モードは、設定値Veを変更可能なモードである。設定値Veは、遊技者に有利な遊技状態に当選させるか否かの当選確率についての段階を表す値である。
設定・性能表示器97は、例えば7セグメント表示器を有して構成され、設定値Veと性能情報(後述する)の表示が可能とされた表示手段として機能する。設定・性能表示器97は、例えば主制御部(主制御基板)20上の視認し易い位置に搭載されている。
主制御部20は、設定・性能表示器97に対して設定値Veや性能情報を表示させるための制御信号を送信可能とされている。
このように、設定値Veとは、大当り当選確率や機械割などを規定する値であり、遊技者に作用する利益状態などの特定事象の発生し易さに関連する等級についての値を意味し、本実施形態では、各設定値Veに応じて遊技に係る有利度が規定されることになる。
この前提の下で、本例のパチンコ遊技機1は、規則上使用可能な設定値Veのうち、一部の設定値Veのみを使用する。具体的に、本例のパチンコ遊技機1は、使用可能範囲Re内の設定値Veである「1」~「6」のうち、例えば「1」「2」「6」の3値のみを使用する。換言すれば、当選確率についての段階を規則上の最大段階である6段階とするのではなく、3段階に制限した仕様とされている。
以下、パチンコ遊技機1において実際に使用される設定値Veの範囲、具体的には使用可能範囲Re内の設定値Veのうちで実際に使用される設定値Veの範囲(上記例では「1」「2」「6」の範囲)のことを「使用範囲Ru」と表記する。
設定値Veを変更するためには、本例では、遊技機1の電源がオフとされ前枠2が解放された状態において、設定キースイッチ94をON操作(設定変更モード側に操作)し且つRAMクリアボタンを押圧した状態(RAMクリアスイッチ98がONの状態)で遊技機1への電源を投入する。すると、現在の設定値Veが設定・性能表示器97に表示され、設定値Ve(本例では1、2、6)の変更操作が可能な「設定変更モード」に移行される。
また、設定キースイッチ94がOFFされると、設定変更モードが終了され、設定・性能表示器97の表示がクリアされる。
設定変更モードが終了すると、遊技進行を許容する状態に移行される。
主制御部20は、設定・性能表示器97に対し所定の性能情報を表示させるための制御信号を送信可能とされている。
性能情報とは、パチンコホールや関係各庁が確認したい情報であり、遊技機1に対する過剰賞球等の不正賞球ゴトの有無や遊技機1本来の出玉性能などに関する情報などがその代表例である。従って、性能情報自体は、予告演出等とは異なり、遊技者が遊技に興じる際に、その遊技進行自体には直接的に関係の無い情報となる。
上記「総払出個数」とは、入賞口(上始動口34、下始動口35、一般入賞口43、大入賞口50)に入賞した際に払い出された遊技球(賞球)の合計値である。本実施形態の場合、上始動口34または下始動口35は3個、大入賞口50は13個、一般入賞口43は10個である。
また、特定状態として、何れの状態を採用するかについては、如何なる状態下の性能情報を把握したいかに応じて適宜定めることができる。本実施形態の場合であれば、通常状態、潜確状態、時短状態、確変状態、大当り遊技中のうち、何れの状態も採用することができる。また、複数種類の状態を計測対象としてもよい。例えば、通常状態と確変状態や、当り遊技中を除く全ての遊技状態等であり、その計測対象とする種類は適宜定めることができる。
また、特定状態中の期間として、大当り抽選確率が低確率状態又は高確率状態の何れかの期間を採用してもよい。
また、1又は複数の特定の入賞口を計測対象から除外したものを総払出個数としてもよい(特定入賞口除外総払出個数)。例えば、各入賞口のうち、大入賞口50を計測対象から除外したものを、総払出個数としてもよい。
従って、通常時払出個数、通常時アウト個数、通常時比率情報の各データが、RAM20cの該当領域(特定中総賞球数格納領域、特定中アウト個数格納領域、特定比率情報格納領域)にそれぞれ格納(記憶)されるようになっている。但し、単に永続的に計測して性能情報を表示するのではなく、総アウト球数が所定の規定個数(例えば、60000個)に達した場合、一旦、計測を終了する。この規定個数とは、通常状態の総アウト球数ではなく、全遊技状態中(当り遊技中を含む)の総アウト球数(以下「全状態アウト個数」と称する)である。この全状態アウト個数もリアルタイムに計測され、RAM20cの該当領域(全状態アウト個数格納領域)に格納される。以下、説明の便宜のために、特定中総賞球数格納領域、特定中アウト個数格納領域、特定比率情報格納領域、全状態アウト個数格納領域を「計測情報格納領域」と略称する。
なお、設定値Veと性能情報を共通の表示器により表示する構成に限定されず、別々の表示器により表示する構成を採ることもできる。その場合、設定値Veと性能情報の表示が並行して行われてもよい。
主制御部20は、処理状態に応じて、特別図柄変動表示ゲームに関する情報やエラーに関する情報等を含む種々の演出制御コマンドを、演出制御部24に対して送信可能とされている。但し、ゴト行為等の不正を防止するために、主制御部20は演出制御部24に対して信号を送信するのみで、演出制御部24からの信号を受信不可能な片方向通信の構成となっている。
演出制御部24は、CPU24a(演出制御CPU)を内蔵したマイクロプロセッサを搭載すると共に、演出制御処理に要する演出データを格納したROM24b(演出制御ROM)と、ワーク領域やバッファメモリとして機能するRAM24c(演出制御RAM)とを搭載したマイクロコンピュータを中心に構成され、その他、音響制御部(音源IC)、RTC(Real Time Clock)機能部、カウンタ回路、割込みコントローラ回路、リセット回路、WDT回路などが設けられ、演出動作全般を制御する。
演出制御RAM24cは、演出制御CPU24aが各種演算処理に使用するワークエリアや、テーブルデータ領域、各種入出力データや処理データのバッファ領域等として用いられる。
なお、演算制御部24は、1チップマイクロコンピュータとその周辺回路が搭載されている構成とすることができるが、演出制御部24の構成は各種考えられる。例えばマイクロコンピュータに加えて、各部とのインターフェース回路、演出のための抽選用乱数を生成する乱数生成回路、各種の時間計数のためのCTC、ウォッチドッグタイマ(WDT)回路、演出制御CPU24aに割込み信号を与える割込コントローラ回路などを備える場合もある。
VDPは、画像展開処理や画像の描画などの映像出力処理全般の制御を行う機能を指している。
画像ROMとは、VDPが画像展開処理を行う画像データ(演出画像データ)が格納されているメモリを指す。
VRAMは、VDPが展開した画像データを一時的に記憶する画像メモリ領域である。
また、演出制御部24には、装飾ランプ45や各種LEDを含む光表示装置45aに対する光表示制御部として機能するランプドライバ部45dと、可動体(図示せず)を動作させる可動体役物モータ80cに対する駆動制御部として機能するモータドライバ部80d(モータ駆動回路)とが接続されている。演出制御部24は、これらランプドライバ部45dやモータドライバ部80dに指示を行って光表示装置45aによる光表示動作や可動体役物モータ80cの動作を制御する。
原点スイッチ81は、例えばフォトインターラプタ等で構成され、可動体役物モータ80cが原点位置にあるか否かを検出する。原点位置は、例えば可動体が図2の盤面に通常は表出しない位置などとされる。演出制御部24は、この原点スイッチ81の検出情報に基づいて可動体役物モータ80cが原点位置にあるか否かを判定可能とされている。
また、演出制御部24は、位置検出センサ82からの検出情報に基づき、可動体役物の現在の動作位置(例えば、原点位置からの移動量)を監視しながらその動作態様を制御する。さらに演出制御部24は、位置検出センサ82からの検出情報に基づき、可動体役物の動作の不具合を監視し、不具合が生じれば、これをエラーとして検出する。
この際、CPU24aは、ストローブ信号の入力に基づいて割込みが発生した場合には、他の割込みに基づく割込み処理(定期的に実行されるタイマ割込処理)の実行中であっても、当該処理に割り込んでコマンド受信割込処理を行い、他の割込みが同時に発生してもコマンド受信割込処理を優先的に行うようになっている。
[3-1.図柄変動表示ゲーム]
次に、上記のような制御構成(図3)により実現される遊技機1の遊技動作の概要について説明する。
先ずは、図柄変動表示ゲームについて説明する。
本実施形態の遊技機1では、所定の始動条件、具体的には、遊技球が上始動口34又は下始動口35に遊技球が入球(入賞)したことに基づき、主制御部20において乱数抽選による「大当り抽選」が行われる。主制御部20は、その抽選結果に基づき、特別図柄表示装置38a、38bに特別図柄1、特別図柄2を変動表示して特別図柄変動表示ゲームを開始させ、所定時間経過後に、その結果を特別図柄表示装置に導出表示して、これにより特別図柄変動表示ゲームを終了させる。
また、上述の特別図柄変動表示ゲームが開始されると、これに伴って、主液晶表示装置36Mに装飾図柄(演出的な遊技図柄)を変動表示して装飾図柄変動表示ゲームが開始され、これに付随して種々の演出が展開される。そして特別図柄変動表示ゲームが終了すると、装飾図柄変動表示ゲームも終了し、特別図柄表示装置には大当り抽選結果を示す所定の特別図柄が、そして主液晶表示装置36Mには当該大当り抽選結果を反映した装飾図柄が導出表示されるようになっている。すなわち、装飾図柄の変動表示動作を含む演出的な装飾図柄変動表示ゲームにより、特別図柄変動表示ゲームの結果を反映表示するようになっている。
そして、主制御部20は、処理状態を特定する演出制御コマンドとして、少なくとも特別図柄の変動パターン情報(例えば、大当り抽選結果及び特別図柄の変動時間に関する情報等)を含む「変動パターン指定コマンド」を演出制御部24側に送信する。これにより、装飾図柄変動表示ゲームに必要とされる基本情報が演出制御部24に送られる。なお本実施形態では、演出のバリエーションを豊富なものとするべく、特別停止図柄の情報(図柄抽選結果情報(当り種別に関する情報))を含む「装飾図柄指定コマンド」も演出制御部24に送信するようになっている。
また遊技機1においては、普通図柄始動口37に遊技球が通過(入賞)したことに基づき、主制御部20において乱数抽選による「補助当り抽選」が行なわれる。この抽選結果に基づき、LEDにより表現される普通図柄を普通図柄表示装置39aに変動表示させて普通図柄変動表示ゲームを開始し、一定時間経過後に、その結果をLEDの点灯と非点灯の組合せにて停止表示するようになっている。例えば、普通図柄変動表示ゲームの結果が「補助当り」であった場合、普通図柄表示装置39aの表示部を特定の点灯状態(例えば、2個のLED39が全て点灯状態、又は「○」と「×」を表現するLEDのうち「○」側のLEDが点灯状態)にて停止表示させる。
ここで本実施形態では、特別/装飾図柄変動表示ゲーム中、普通図柄変動表示ゲーム中、大当り遊技中、又は普電開放遊技中等に、上始動口34又は下始動口35若しくは普通図柄始動口37に入賞が発生した場合、すなわち上始動口センサ34a又は下始動口センサ35a若しくは普通図柄始動口センサ37aからの検出信号の入力があり、対応する始動条件(図柄遊技開始条件)が成立した場合、これを変動表示ゲームの始動権利に係るデータとして、変動表示中に関わるものを除き、所定の上限値である最大保留記憶数(例えば最大4個)まで保留記憶されるようになっている。この図柄変動表示動作に供されていない保留中の保留データ、又はその保留データに係る遊技球を、「作動保留球」とも称する。この作動保留球の数を遊技者に明らかにするため、遊技機1の適所に設けた専用の保留表示器(図示せず)、又は液晶表示装置36(主液晶表示装置36M又は副液晶表示装置36S)による画面中にアイコン画像として設けた保留表示器を点灯表示させる。
本実施形態に係る遊技機1では、特別遊技状態である上記大当りの他、複数種類の遊技状態を発生可能に構成されている。本実施形態の理解を容易なものとするために、先ず、種々の遊技状態について説明する。
本実施形態の場合、電チューサポート状態下では、補助当り抽選確率が所定確率(通常確率)の低確率(例えば256分の1)から高確率(例えば256分の255)に変動して(普図確率変動状態)が発生すると共に、1回の普通図柄変動表示ゲームに要する平均的な時間(普通図柄の変動表示動作時間)を短縮する‘普通図柄時短状態’が発生する(例えば10秒から1秒に短縮される)。従って、電チューサポート状態が発生すると、普電開放遊技が頻繁に発生し、通常状態よりも単位時間当りの可動翼片47の作動率が向上する作動率向上状態(高ベース状態)となる。以下、電チューサポート状態下を「電サポ有り」、そうでない場合を「電サポ無し」と略称する。
続いて、遊技機1における「当り」について説明する。
本実施形態の遊技機1においては、複数種類の当りを対象に大当り抽選(当り抽選)を行うようになっている。本例の場合、当りの種別には、大当り種別に属する例えば「通常4R」「通常6R」「確変6R」「確変10R」の各大当りが含まれる。
なお、上記「R」の表記は、規定ラウンド数(最大ラウンド数)を意味する。
なお、特別図柄変動表示ゲームの実行回数は、特別図柄変動表示ゲーム1、及び特別図柄変動表示ゲーム2の合計実行回数(特図1及び特図2の合計変動回数)であってもよいし、何れか一方の実行回数(例えば特別図柄変動表示ゲーム2の実行回数)であってもよい。また、時短状態の回数についても60回や100回に限らず、遊技性に応じて適宜定めることができる。また、どのような種類の当りを設けるかについても特に制限はなく、適宜定めることができる。
前述のように、当落抽選の結果が「はずれ」であった場合には、図柄抽選においてはずれ種別の抽選が行われる。
(演出モード)
次に、演出モード(演出状態)について説明する。本実施形態の遊技機1には、遊技状態に関連する演出を現出させるための複数種類の演出モードが設けられており、その演出モード間を行き来可能に構成されている。具体的には、通常状態、時短状態、潜確状態、確変状態のそれぞれに対応した、通常演出モード、時短演出モード、潜確演出モード、確変演出モードが設けられている。各演出モードでは、装飾図柄の変動表示画面のバックグラウンドとしての背景表示が、それぞれ異なる背景演出により表示され、遊技者が現在、どのような遊技状態に滞在しているかを把握することができるようになっている。
次に、予告演出について説明する。演出制御部24は、主制御部20からの演出制御コマンドの内容、具体的には、少なくとも変動パターン指定コマンドに含まれる変動パターン情報に基づき、現在の演出モードと大当り抽選結果とに関連した様々な「予告演出」を現出制御可能に構成されている。このような予告演出は、当り種別に当選したか否かの期待度(以下「当選期待度」と称する)を示唆(予告)し、遊技者の当選期待感を煽るための「煽り演出」として働く。予告演出として代表的なものには、「リーチ演出」や「疑似連演出」、さらには「先読み予告演出」等がある。演出制御部24は、これら演出を実行(現出)制御可能な予告演出制御手段として機能する。
具体的に、本例の先読み演出は、未だ図柄変動表示ゲームの実行(特別図柄の変動表示動作)には供されていない作動保留球(未消化の作動保留球)について、主に、保留表示態様や先に実行される図柄変動表示ゲームの背景演出等を利用して、当該作動保留球が図柄変動表示ゲームに供される前に、当選期待度を事前に報知し得る演出態様で行われる。なお、図柄変動表示ゲームにおいては、上記「リーチ演出」の他、いわゆる「SU(ステップアップ)予告演出」や「タイマ予告演出」、「復活演出」、「プレミア予告演出」などの種々の演出が発生し、ゲーム内容を盛り上げるようになっている。
本実施形態の遊技機1の場合、主液晶表示装置36Mの画面内の上側の表示エリアには、装飾図柄変動表示ゲームを現出する表示エリア(装飾図柄の変動表示演出や予告演出を現出するための表示領域)が設けられており、また画面内の下側の表示エリアには、特別図柄1側の作動保留球数を表示する保留表示領域76(保留表示部a1~d1)と特別図柄2側の作動保留球数を表示する保留表示領域77(保留表示部a2~d2)とが設けられている。作動保留球の有無に関しては、所定の保留表示態様により、その旨が報知される。図4では、作動保留球の有無を点灯状態(作動保留球あり:図示の「○(白丸印)」)、又は消灯状態(作動保留球なし:図示の破線の丸印)にて、現在の作動保留球数に関する情報が報知される例を示している。
本実施形態の場合、上記保留加算コマンドは2バイトで構成され、保留加算コマンドは、先読み判定時の作動保留球数を特定可能とする上位バイト側のデータと、先読み判定情報を特定可能とする下位バイト側データとから構成される。
先読み判定時に得られた大当り抽選結果の情報は、図柄変動表示ゲームにおける図柄変動パターンを選択(抽選)するために用いられるものであり、いわば「変動パターン選択用情報」と換言することができる。従って、主制御部20は、先読み判定を行って、その結果得られる「変動パターン選択用情報」をRAM20cの所定領域に保留記憶していると言うことができる。
本例では、保留加算コマンドには先読み当落情報、先読み図柄情報、及び先読み変動パターン情報が含まれているものとする。
図4では、ハッチングされた保留表示部b1の作動保留球が、特別保留表示に変化した例を示している。ここで、保留アイコンの青色、緑色、赤色、デンジャー柄の表示は、この順に、当選期待度が高いことを意味しており、特にデンジャー柄の保留アイコンの表示は、大当り当選期待度が極めて高い表示となるプレミアム的な保留アイコンとされている。
遊技機1における各種の演出は、遊技機1に配設された演出手段により現出される。この演出手段は、視覚、聴覚、触覚など、人間の知覚に訴えることにより演出効果を発揮し得る刺激伝達手段であれば良く、装飾ランプ45やLED装置などの光発生手段(光表示装置45a:光演出手段)、スピーカ46などの音響発生装置(音響発生装置46a:音演出手段)、主液晶表示装置36Mや副液晶表示装置36Sなどの演出表示装置(表示手段)、操作者の体に接触圧を伝える加圧装置、遊技者の体に風圧を与える風圧装置、その動作により視覚的演出効果を発揮する可動体役物などは、その代表例である。ここで、演出表示装置は、画像表示装置と同じく視覚に訴える表示装置であるが、画像によらないもの(例えば7セグメント表示器)も含む点で画像表示装置と異なる。画像表示装置と称する場合は主として画像表示により演出を現出するタイプを指し、7セグメント表示器のように画像以外により演出を現出するものは、上記演出表示装置の概念の中に含まれる。
続いて、本実施形態の主制御部20が行う処理について説明する。主制御部20の処理は、主に、所定のメイン処理(主制御側メイン処理:図8)と、CTCからの定時割込みで起動されるタイマ割込み処理(主制御側タイマ割込み処理:図20)とを含んで構成される。
図5は、主制御側メイン処理を示したフローチャートである。
主制御側メイン処理が開始されるのは、停電状態や電源異常等からの復旧時に電源基板からのシステムリセット信号によるシステムリセットが生起した場合や、制御プログラムが暴走したことによりウォッチドッグタイマ機能(WDT)が発揮されてCPU20aが強制的にリセット(WDTリセット)される場合等がある。何れの場合でも、当該メイン処理が開始されると、主制御部20(CPU20a)は、先ず、CPU20aを含む各部のレジスタの値を初期設定する等の遊技動作開始に必要な初期設定処理を実行する(ステップS101)。
図6は、ステップS101の初期設定処理を示したフローチャートである。
図6において、上記のシステムリセットやWDTリセットが発生すると、CPU20aはステップS201で、自らを割込み禁止状態に設定し、次いで、ステップS202のスタックポインタ設定処理として、RAM20cのスタックポインタの値をスタック領域の最終アドレスに対応して設定する処理を実行する。そして、続くステップS203で、RAMプロテクトを無効とすると共に、RAM20cの指定エリア外走行禁止機能における禁止領域を無効とする処理を行う。
発射許可信号は、前述のように払出制御基板29から発射制御基板28に出力される信号であり、CPU20aは払出制御基板29に対する指示を行って発射許可信号をOFFさせる。
ここで、セキュリティ信号OFF、設定値表示OFFは、設定変更中の電源入切対策である。すなわち、設定変更処理において設定値Veを表示中に電源が切られた可能性もあるため、設定値表示とセキュリティ信号を一旦OFFとするものである。
図7に示すように、電源異常チェック処理では、WDTタイマをクリアし(ステップS11)、電源異常信号がONであるか否かを判定する(ステップS12)。電源異常信号は、電源基板から出力される信号であり、電源異常信号OFFが正常レベルであることを表し、電源異常信号ONが正常レベルでない(つまり異常である)ことを表す。電源異常信号がONであれば、CPU20aは図5に示すステップS101に戻り、主制御側メイン処理を最初からやり直す。すなわち、電源に異常が認められた場合には主制御側メイン処理がリセットされるものである。
そして、電源異常信号がONでなければ、電源に異常は認められないため、CPU20aは電源異常チェック処理を終える。
この待機画面表示コマンドを受け、演出制御部24は、例えば「Please Wait...」等の文字が配された画面等、起動時に対応して定められた所定の画面表示を液晶表示装置36に実行させるための制御を行う。
CPU20aは、上記の電源投入時信号が送られてきた場合は(ステップS213:ON)、ステップS101の初期設定処理を終える。
CPU20aは、上記の初期設定処理を終えたことに応じ、図5に示すステップS102に進む。
ステップS102でCPU20aは、入力ポートn(すなわち所定の入力ポート)の情報を取得し、Wレジスタにコピーする。
ここで、入力ポートnは1バイト(8ビット)のポートとされ、本例では、次の各信号が入力される。なお、以下に示す「b0」~「b7」はビット位置を表す。
b0:設定キー(設定キースイッチ94からの入力信号)
b1:補給切れ検出信号
b2:計数エラー信号
b3:断線検出信号1
b4:断線検出信号2
b5:扉開放信号(前扉開放センサ61の検出信号)
b6:RAMクリアボタン(RAMクリアスイッチ98からの入力信号)
b7:電源投入時信号及び払出通信確認信号
ここで、b0の設定キーについては、「0」が設定キースイッチ94=OFF、「1」が設定キースイッチ94=ONを意味する。また、b5の扉開放信号については、「0」が扉閉鎖(前枠2が閉鎖)、「1」が扉開放を意味する。さらに、b6のRAMクリアボタンについては、「0」がRAMクリアスイッチ98=OFF(ボタン非操作状態)、「1」がRAMクリアスイッチ98=ON(ボタン操作状態)を意味する。
先の説明から理解されるように、設定変更処理への移行条件としては、起動時において、前枠2が開放された状態で設定キーとRAMクリアボタンの双方が操作状態とされることとされている。
また、本例において、RAMクリア処理への移行条件は、操作の面では、起動時において設定キーが非操作状態、RAMクリアボタンが操作状態とされることとされている。
また、設定確認処理への移行条件は、操作の面では、前枠2が開放された状態において、設定キーが操作状態、RAMクリアボタンが非操作状態とされることとされている。
さらに、バックアップ復帰処理への移行条件は、操作の面では、起動時において設定キー、RAMクリアボタンの双方が非操作状態とされることとされている。
図8では、設定変更処理、RAMクリア処理、設定確認処理、バックアップ復帰処理への移行判定の順番を示している。
1番目の設定変更処理への移行判定は、図示のように判定条件が設定キー:ON(設定キースイッチ94:ON)、扉開放:ON(前扉開放センサ61:ON)、RAMクリアスイッチ98:ONとされ、従ってWレジスタの値としては0ビット目:1、5ビット目:1、6ビット目:1が条件とされる。
2番目のRAMクリア処理への移行判定は、判定条件がRAMクリアスイッチ98:ONであり、Wレジスタの値としては6ビット目:1か否かを判定することになる。ここで、本例では、RAMクリア処理への移行判定は、設定変更処理の移行条件が不成立の場合に実行される。また、設定確認処理、バックアップ復帰処理への移行にあたっては、RAMクリアスイッチ98がOFFであることが条件とされる。これらの点より、設定変更処理への移行条件が不成立であって、RAMクリアスイッチ98がONであれば、RAMクリア処理への移行操作が行われていると推定することができる。このため本例では、上記のようにRAMクリア処理への移行判定では、操作の面では、RAMクリアスイッチ98がONであるか否か(6ビット目:1か否か)のみを判定することとしている。
さらに、4番目のバックアップ復帰処理への移行判定は、判定条件が設定キー:OFF、RAMクリアスイッチ98:OFFとされ、従ってWレジスタの値としては0ビット目:0、6ビット目:0が条件とされる。
CPU20aは、ステップS103のマスク処理を行ったことに応じ、ステップS104で設定変更条件成立判定処理を実行する。具体的には、設定変更モードに移行すべきか否かを判定するべく、ステップS103のマスク後の値(3ビット)が「111」であるか否かを判定する。
マスク後の値が「111」であり、設定変更条件が成立しているとの肯定結果が得られた場合、CPU20aはステップS115の設定変更処理を実行する。すなわち、RAMクリアボタンや設定キーの操作に応じて設定値Veを新たに設定するための処理を行う。
なお、ステップS115の設定変更処理の詳細については後に改めて説明する。
これにより、設定変更モードへの移行判定について、各検出信号の値が所定条件を満たす値か否かを個別判定する場合よりも判定処理数の削減が図られる。
ここで、CPU20aが設定値Veに関して扱う値としては、設定値Vdがある。設定値Vdは、設定値Vdは、設定値Veに対応した値であり、本例では1バイトの値とされ、前述した使用範囲Ruに対応する少なくとも3段階を表現可能となるように、00H(0)~02H(3)の値が定められている。なお、「H」は16進数を意味する(以下、同様)。本例では、設定値Vd=00Hが設定値Ve=「1」を、設定値Vd=01Hが設定値Ve=「2」を、設定値Vd=02Hが設定値Ve=「6」をそれぞれ表すものとされる。主制御部20において、「設定値」としては主に設定値Vdが扱われるもので、主制御部20のRAM20cのワーク領域における「設定値」の格納領域にはこの設定値Vdが格納される。
ステップS105の判定処理では、ワーク領域に格納された設定値Vdが00H~02Hの範囲の値であるか否かを判定する。
具体的に、ステップS112でCPU20aは、電源再投入時のコマンド送信処理として、パチンコ遊技機1の電源再投入且つ設定変更を促すための報知が行われるように指示するための演出制御コマンド(設定変更待ちコマンド)を演出制御部24に送信する処理を行う。起動時においてRAM異常が検知された場合には、強制的に設定変更モードに移行させて設定値Veの変更(設定)を受け付ける。このためCPU20aは、先ずステップS112で、設定変更待ちコマンドにより設定変更モードに移行する旨を演出制御部24側に通知する。
該設定変更待ちコマンドを受け演出制御部24は、例えば「扉を開けて設定を変更して下さい」等の文字を含む画面等、設定変更操作を促すための画面表示を液晶表示装置36に実行させる。このとき、演出制御部24は、該画面表示と共に対応する光演出(例えば光表示装置45aにおける全LED点灯)や音演出を現出させる制御を行ってもよい。
遊技機1において、電源遮断時には、主制御側タイマ割込み処理における後述する電源チェック・バックアップ処理(ステップS901、図19参照)により、RAM20cの記憶情報についてバックアップのための処理が行われる。電源遮断時に適正にバックアップ処理が行われた場合には、バックアップフラグがON状態とされる(図19のステップS1010参照)。このため上記のステップS106ではバックアップフラグを確認して、バックアップ復帰可能であるか否かの判定を行う。具体的に、ステップS106では、RAM20cの所定領域に格納されたバックアップフラグがON状態(5AH)である否かを判定する。
Wレジスタの6ビット目の値が「1」であり、RAMクリア条件が成立しているとの肯定結果が得られた場合、CPU20aは上述したステップS116に処理を進める。これにより、上述したRAMクリア処理が実行される。
マスク後のWレジスタの値が「110」であり設定確認条件が成立しているとの肯定結果が得られた場合、CPU20aはステップS109の設定確認処理を実行し、ステップS110に処理を進める。すなわち、バックアップ復帰のための処理に移行する。
なお、ステップS109の設定確認処理の詳細については改めて説明する。
バックアップ復帰処理は、電源遮断時にバックアップされたRAM20cの記憶内容に基づいて、電源投入後に電源遮断前の動作に復帰させる処理となる。具体的に、CPU20aは、電源遮断前におけるスタックポインタを復帰し、電源遮断時の処理状態から遊技動作を開始するための処理を行う。
また、バックアップ復帰処理では、バックアップ復帰した場合に対応した情報表示指示を行うための停電復帰表示コマンド(OB03H)が後述するステップS119のメインループ前処理において演出制御部24に送信されるようにするべく、停電復帰表示コマンドの下位バイトデータをレジスタに記憶する処理を実行する。
このステップS117の設定処理が行われることで、以降、割込みコントローラへの割込み要求信号が定期的に出力され、主制御側タイマ割込み処理が実行される。
なお、ステップS119のメインループ前処理については後に改めて説明する。
図9は、ステップS120のメインループ処理を示したフローチャートである。
図9のメインループ処理において、CPU20aはステップS601で、自身を割込み禁止状態に設定し、続くステップS602で乱数更新処理を実行する。この乱数更新処理では、特別図柄変動表示ゲームや普通図柄変動表示ゲームに使用される各種乱数(インクリメント処理によって所定数値範囲を循環している大当り抽選に係る乱数(図柄抽選に利用される特別図柄判定用乱数)や、補助当り抽選に係る乱数(補助当りの当落抽選に利用される補助当り判定用乱数))の初期値(スタート値)変更のために使用する乱数(特別図柄判定用初期値乱数、補助当り判定用初期値乱数)や、変動パターンの選択に利用される変動パターン用乱数を更新する。
この性能表示モニタ集計除算処理は、前述した性能情報としての値(ここでは、例えば前述した「通常時比率情報」としての値とする)を演算する処理である。前述のように、通常時比率情報の値は、総払出個数と総アウト球数とを用いて算出されるものであるが、CPU20aは、総払出個数については、入賞口(上始動口34、下始動口35、一般入賞口43、大入賞口50)に入賞した遊技球の数をカウントした結果に基づき算出し、総アウト球数については、アウト口49から排出された遊技球の数をカウントすることで求める。
入賞球数のカウント、及びアウト球数のカウントは、主制御側タイマ割込み処理における後述する入力管理処理(図18ステップS904を参照)で行われる。CPU20aは、このようにタイマ割込み処理側で行う入賞球数のカウント、及びアウト球数のカウントのそれぞれによるカウント値に基づき、ステップS604において通常時比率情報としての値を演算する。前述のように、演算した通常時比率情報としての値は、RAM20cの所定領域(計測情報格納領域)に格納される。
なお、このように算出された通常時比率情報の値は、主制御側タイマ割込み処理における後述する性能表示モニタ表示処理(図18ステップS916を参照)によって設定・性能表示器97に表示される。
図10は、ステップS115の設定変更処理を示したフローチャートである。
この設定変更処理では、操作に基づき設定値Veを設定するための処理や、設定変更中である旨や設定変更が終了(完了)した旨を通知するための演出制御コマンドを演出制御部24に送信するための処理等が行われる。
この設定変更中コマンドを受け、演出制御部24は、例えば「設定変更中です」等の文字が配された画面等、設定変更中である旨を報知するための画面表示を液晶表示装置36に実行させたり、スピーカ46から設定変更中に対応した音出力が行われるようにするための処理を行う。さらにこの際、演出制御部24は、前述した光発生手段(光表示装置45a)における所定のLED(例えば全LED)を所定の点灯パターンにより点灯させてもよい。
図5を参照して分かるように、本例では、設定変更処理とRAMクリア処理(S116)の双方を実行する場合と、設定変更処理を実行せずRAMクリア処理のみを実行する場合とでRAMクリア処理(プログラム)を共用するものとしているが、上記のシステム動作ステータスを用いることで、RAMクリア処理のプログラムを共用しながら、前者の場合と後者の場合とで処理を実行し分けることができる。
先ず、CPU20aはステップS405で、取得した設定値Vdを1デクリメントし(「設定値-1」)、続くステップS406で設定値Vdが1よりも大きいか否かを判定する(設定値>1」)。本例では、設定値Vdの最大値は02Hであるため、設定変更処理の開始後に初回に実行されるステップS406で設定値>1と判定されることはない。
ステップS406において、設定値Vdが1よりも大きくなければ、CPU20aはステップS407でキャリーフラグをセットした上で(ONとした上で)、ステップS408で設定値Vdを1インクリメント(「設定値+1」)し、ステップS409でキャリーフラグがONであるか否か判定する。キャリーフラグがONであれば、CPU20aはステップS411で設定変更時コマンドの取得処理を実行し、続くステップS412のコマンド処理によって設定変更時コマンドを演出制御部24に送信する。
なお、設定変更時コマンドについては後述する。
そして、ステップS412のコマンド送信処理を実行したことに応じ、CPU20aはステップS413の出力管理処理を実行する。この出力管理処理により、設定・性能表示器97に現在の設定値Vdに対応する設定値Veが表示される。なお、ステップS413の出力管理処理の詳細は後述する。
ステップS413~S415の処理により、CPU20aは設定キー、変更スイッチの何れかがONとなるまで待機すると共に、待機中はステップS413の処理によって設定・性能表示器97に現在の設定値Veを表示させるための処理を繰り返す。
ここで、ステップS115の設定変更処理の開始時に取得された設定値Vd(それまで設定中であった設定値Vd)が02Hであった場合には、ステップS415で変更スイッチがONと判定されたことに応じて実行されるステップS406の処理において、「設定値>1」であるとの判定結果が得られる(ステップS405で-1されるがステップS408で+1されるため)。設定値Vdが02Hの状態で行われた変更操作(順送り操作)に応じては、設定値Vdを00Hに戻すべきである。このため、ステップS406で「設定値>1」と判定された場合は、ステップS407のキャリーフラグセット処理をパスして、ステップS408に処理を進める。これにより、ステップS409ではキャリーフラグがOFFと判定されるため、処理がステップS410に進められて設定値Vdが00Hに戻される(「設定値←0」)。
CPU20aは、ステップS410で設定値Vdを00Hに戻したことに応じ、ステップS411、S412の処理を経由してステップS413に処理を進める。つまりこの場合は、設定・性能表示器97に設定値Vd=00Hに対応した設定値Ve(本例では「1」)が表示される。
上記したステップS406~S415の一連の処理により、設定値の順送り操作により選択中の設定値Veが切り替わるごとに、切り替え後の設定値Veを反映した設定変更時コマンドが演出制御部24に送信されることになる。
なお、図10では図示による説明を省略したが、設定値Vdに応じた設定値Veを取得するにあたっては、CPU20aは後述する設定値オフセット変換テーブルを用いる(図16参照)。
CPU20aは、ステップS416の保存処理を実行したことに応じてステップS115の設定変更処理を終える。
先ず、CPU20aはステップS501で、セキュリティ信号出力処理を実行する。具体的には、枠用外部集中端子基板21を通じてホールコンピュータHCに対してセキュリティ信号が出力されるようにするための処理を行う。
続くステップS502でCPU20aは、LEDコモンポート、すなわち設定・性能表示器97としてのLEDのコモンポートに0を出力する処理を実行した上で、ステップS503で7セグデコードテーブルから表示用データを取得する処理を実行する。すなわち、設定値Vdに基づき設定値Ve(「1」「2」「6」)の表示用データを取得する処理である。
なお、ステップS502でLEDコモンポートに0を出力した場合には設定・性能表示器97が表示OFF状態(無表示状態)となるが、その意義については後述する。
7セグデコードテーブルは、主制御部20のROM20bに格納されている。
7セグメントの表示用データとしては、数値「0」を表す「SEG_0」の表示用データから、数値「9」を表す「SEG_9」の表示用データまでの計10個が用意されている。表示用データは、1バイト(8ビット)のデータとされ、最下位ビット位置を1番目のビット位置とすると、1番目のビット位置がセグメント「0」の表示/非表示(発光/非発光)を表す。以降、同様に2番目のビット位置がセグメント「1」、3番目のビット位置がセグメント「2」、4番目のビット位置がセグメント「3」、5番目のビット位置がセグメント「4」、6番目のビット位置がセグメント「5」、7番目のビット位置がセグメント「6」の表示/非表示をそれぞれ表す。
また、本例における表示用データは、8番目のビット位置がDP(「7」)の表示/非表示を表すものとされている。
具体的に、本例の7セグデコードテーブルにおいては、図中「6203」~「6208」のアドレス領域のように、少なくとも00H~05Hの各設定値Vdごとの表示用データを格納する領域が確保されており、この領域における最上層部の領域(番号が最も若いアドレスの領域)に設定値Vd=00Hに対応した表示用データSEG_1(図中「06」)が、2番目の領域に設定値Vd=01Hに対応した表示用データSEG_2(図中「5B」)が、3番目の領域に設定値Vd=02Hに対応した表示用データSEG_6(図中「7D」)が格納されている。
なお、本例では、設定値Vd=03Hに対応する4番目の領域、設定値Vd=04Hに対応する5番目の領域、及び設定値Vd=05Hに対応する6番目の領域には、表示用データとして「00」が格納されているが、その意義については改めて説明する。
また、本例の7セグデコードテーブルには、7番目の領域に設定値エラーを表す「E」の表示を行うための表示用データSEG_E(「79」)が格納されているが、これにより、設定値Vdが使用範囲Ru外の値である等、設定値Vdが異常な値を示す場合に対応して設定・性能表示器97を通じた設定値エラーの報知を行うことが可能とされている。
CPU20aは、ステップS503の処理によって7セグデコードテーブルから取得した表示用データを、ステップS504で設定・性能表示器97に出力する処理を行う。
続くステップS505~S508の処理は、設定・性能表示器97における設定値Veの表示用LEDをダイナミック点灯(間欠的な点灯)させるための処理となる。具体的に、ステップS505でCPU20aは、LEDカウンタを1インクリメントし、続くステップS506でLEDカウンタの0,1ビット目(下位2ビット)が「11」であるか否かを判定する。ここで、LEDカウンタの下位2ビットが「11」となるのは、ステップS505のインクリメント処理が4の倍数回行われたときである。
ステップS506において、LEDカウンタの1,0ビット目が「11」であれば、CPU20aはステップS507に進み、LEDコモンポートに設定値表示用のセグを指定するデータを出力し、ステップS508の表示用タイマカウント処理を実行する。ステップS507の出力処理が実行されることで、設定・性能表示器97においてはステップS504で出力した表示用データに基づく設定値Veの表示が行われる。そして、この表示状態は、ステップS508の表示用タイマの時間分(本例では4ms)、継続されることになる。
このようにして、設定値表示用のLEDを所定の周期で間欠的に点灯させるダイナミック点灯が実現される。
この入力データ作成処理は、例えば主制御側タイマ割込み処理(図18)におけるステップS902の同処理を呼び出して実行する。後述するように、該入力データ作成処理で作成される入力データには、設定値Veの順送り操作の有無を表すRAMクリアスイッチ98の入力データや、設定変更の完了操作の有無を表す設定キースイッチ94の入力データが含まれている。
図10を参照して分かるように、設定変更の完了操作の有無の判定(S414)や設定値Veの順送り操作の有無の判定(S415)は、ステップS413の出力管理処理の後に実行されるものであり、このステップS509の入力データ作成処理を実行しておくことで、これら判定処理で必要とされるデータを予め得るようにしている。
図14は、図5に示したRAMクリア処理(S116)のフローチャートである。
先ず、CPU20aはステップS601で、領域内RAM初期化処理を実行する。このステップS601の初期化処理は、RAM20cにおけるワーク領域を含む所定領域(使用領域)内の値を初期化(クリア)する処理となる。但し、このステップS601の初期化処理では、ワーク領域における設定値Vdの格納領域については初期化の対象外とされている。
RAMクリア処理でクリア対象となるのは、通常の遊技進行の際に必要な各種のフラグやタイマやカウンタ等のRAM領域(通常データ格納領域)のデータである。これらのデータには、例えば次のようなものがある。すなわち、遊技状態指定に係るデータ(通常状態、確変状態、時短状態、潜確状態など、現在の遊技状態を特定する遊技状態フラグ)、当り遊技中であるか否かを指定するフラグ(条件装置作動フラグ)、当り遊技の実行に係る各種データ(現在のラウンド数、最大ラウンド数等)、大当り抽選結果に係るデータ(大当り判定フラグ:当落抽選結果情報、特別図柄判定データ:図柄抽選結果情報)、作動保留球に関する保留データ(作動保留球数、大当り抽選に利用される各種乱数値、補助当り抽選に利用される各種乱数値、変動パターン用乱数)、特別図柄動作ステータス、遊技進行を管理するタイマ(特別図柄役物動作タイマ)、スイッチ・センサ類に係る入出力データ、入賞口の入賞球数をカウントする各種の入賞カウンタ、電サポ状態の有無を指定するフラグ(開放延長フラグ)、電サポの残余回数をカウントする電サポ回数カウンタ、高確率状態の残余回数をカウントするカウンタ(特図確変回数カウンタ、普図確変回数カウンタ)、各種エラーフラグ(RAMエラーフラグを除く)、及び払出関連のデータ等である。何れにしても、RAMクリア処理が実行されると、特定のデータ(設定値Vdや性能情報)以外のすべてのデータが初期状態に設定される。
設定変更処理では設定値Vdが変更され得る。設定値Vdが変更された場合、RAM20cのワーク領域における設定値Vd以外の格納値が、変更後の設定値Vdに対して整合しない状態となる可能性がある。このため、設定変更処理を行った場合は、RAMクリア処理を実行することで、ワーク領域における設定値Vd以外の領域をクリア(初期化)するものとしている。
システム動作ステータスが「2」であれば、CPU20aはステップS604~S612により、設定変更処理を経由した場合に対応した処理を実行する。
システム動作ステータスが「2」でなければ、CPU20aは、ステップS613に処理を進めてRAMクリアコマンドの下位バイトデータをレジスタに記憶し、ステップS116のRAMクリア処理を終える。
なお、上記のようにコマンドの下位バイトデータをレジスタに記憶する動作は、後述するメインループ前処理(図17)のステップS804で送信するコマンド種別を指定する動作として機能する。
先ず、ステップS607でCPU20aは、LEDコモンポートに設定値表示用のセグを指定するデータを出力し、続くステップS608で7セグデコードテーブル(図13参照)から設定値Vdに対応する表示用データを取得し、ステップS609で表示用データにDP付加する処理、すなわち表示用データの7番目のビット位置の値を「1」とする処理を実行した上で、ステップS610の出力処理により表示用データを設定・性能表示器97に出力する。
本例の場合、設定変更終了コマンドは、設定変更が終了した旨を演出制御部24に通知するものであって、設定変更処理で設定された設定値Veを通知する機能までは与えられていない。
本例では、設定変更処理で設定された設定値Veは、後述する図17(メインループ前処理)のステップS808の処理で送信される設定値コマンドによって演出制御部24に通知される。
図15は、ステップS109の設定確認処理を示したフローチャートである。
設定確認処理は、設定中の設定値Veを確認表示するための処理となる。
図15において、CPU20aは先ずステップS701で、不正情報タイマに30sをセットする。不正情報タイマは、前述したセキュリティ信号のホールコンピュータHCに対する出力時間を管理するためのタイマである。
続くステップS702で現在の設定値情報を取得する処理を行う。すなわち、RAMのワーク領域に格納されている設定値Vdを取得する。
設定値オフセット変換テーブルは、設定値Vd(00H~02H)を設定値Ve(「1
」「2」「6」)の識別データ(「SETNUM1」~「SETNUM6」)に変換するためのテーブルとして機能する。
本例の場合、設定値オフセット変換テーブルは、図中「6215」~「6220」のアドレス領域のように、少なくとも00H~05Hの各設定値Vdごとに設定値Veの識別データを格納する領域が確保されており、この領域における最上部の領域に設定値Vd=00Hに対応した設定値Ve「1」の識別データ(図中「00」)が、2番目の領域に設定値Vd=01Hに対応した設定値Ve「2」の識別データ(図中「01」)が、3番目の領域に設定値Vd=02Hに対応した設定値Ve「6」の識別データ(図中「05」)が格納されている。
なお、本例では、設定値Vd=03Hに対応する4番目の領域、設定値Vd=04Hに対応する5番目の領域、及び設定値Vd=05Hに対応する6番目の領域には、設定値Veの識別データとして「00」が格納されているが、その意義については改めて説明する。
CPU20aはステップS704の取得処理において、設定確認中コマンドにステップS703で取得した設定値データ、すなわち現在設定値中の設定中の設定値Veを識別するための識別データを含ませる処理を行う。
これにより、ステップS705のコマンド送信処理が実行されることで、演出制御部24に設定確認中である旨と現在の設定値Veが通知されることになる。
具体的に、CPU20aは先ずステップS706で、設定値とDPのデータを取得する処理を実行する。すなわち、RAM20cのワーク領域に格納されている現在の設定値Vdと、設定・性能表示器97におけるDPのデータ(「1」)とを取得する処理を実行する。その上で、ステップS707の出力管理処理を実行する。このステップS707の出力管理処理は、図11に示したステップS413の出力管理処理と同じ処理である。これにより、この場合の設定・性能表示器97には、現在の設定値Veを表す値とDPの表示が行われる。
図17は、ステップS119のメインループ前処理のフローチャートである。
メインループ前処理において、CPU20aは先ずステップS801で、イニシャライズコマンドの取得処理を実行し、続くステップS802のコマンド送信処理によりイニシャライズコマンドを演出制御部24に送信する。イニシャライズコマンドは、役物としての可動体を動作させる可動体役物モータ80cのイニシャライズ(原点復帰)指示を行うためのコマンドである。
ここで、ステップS803の取得処理では、起動後に経由してきた処理の過程で下位バイトデータがレジスタに格納されたコマンドのデータが取得される。具体的に、ステップS116のRAMクリア処理を経由した場合(設定変更処理とRAMクリア処理の双方が行われた場合、又は設定変更処理が行われずRAMクリア処理のみが行われた場合)には、RAMクリアコマンド(BA02H)のデータが取得される。一方、ステップS111のバックアップ復帰処理が行われた場合(設定確認処理とバックアップ復帰処理の双方が行われた場合、又は設定確認処理が行われずバックアップ復帰処理のみが行われた場合)には停電復帰表示コマンド(OB03H)のデータが取得される。
これにより演出制御部24は、RAMクリア処理が行われた場合、バックアップ復帰処理が行われた場合でそれぞれ異なる処理を実行するようにされている。
先ず、ステップS806でCPU20aは、現在の設定値情報を取得するための処理として、RAM20cのワーク領域に格納されている設定値Vdを取得する処理を行い、続くステップS807で設定値オフセット変換テーブル(図16)から設定値データを取得する処理を実行する。具体的には、ステップS806で取得した設定値Vd(00H~02H)に対応する設定値Ve(「1」「2」「5」)の識別データを取得する。
そして、CPU20aは続くステップS808で設定値コマンド(F6xxH)の取得処理を行い、ステップS809のコマンド送信処理により設定値コマンドを演出制御部24に送信する。
ステップS808の取得処理では、ステップS807で取得した識別データを含む設定値コマンドを取得する。このような設定値コマンドにより、演出制御部24に現在の設定値Veを通知することができる。
なお、ここでは、主制御部20からの発射許可信号を払出制御基板29が受けて発射動作を許容する構成、つまり、主制御部20からの発射許可の指示情報が、払出制御基板29を通じて間接的に発射制御基板28に送られる構成を例示したが、本発明はこれに限らず、例えば、主制御部20による発射許可信号を直接的に発射制御基板28に出力する構成とすることもできる。
CPU20aは、ステップS813の処理を実行したことに応じ、ステップS119のメインループ前処理を終える。
ここで、本実施形態では、図16に示した設定値オフセット変換テーブルのように、主制御部20のROM20bには、設定値を参照して選択される複数の設定値関連情報を含むデータテーブルが格納されている。
そして、このデータテーブルには、主制御部20が設定変更処理(図10参照)により設定可能な設定値Vd(「00H」~「02H」)を参照した場合に選択される設定値関連情報である第一設定値関連情報と、主制御部20が設定変更処理により設定不能な設定値を参照した場合に選択される設定値関連情報である第二設定値関連情報とが含まれている。具体的に、第一設定値関連情報としては、図16に示す設定値オフセット変換テーブルにおけるアドレス「6215」「6216」「6217」にそれぞれ格納された「00」「01」「05」が該当し、第二設定値関連情報としては、アドレス「6218」「6219」「6220」にそれぞれ格納された「00」「00」「00」が該当する。
さらに、データテーブルにおいては、第一設定値関連情報として、当選確率が最も低い段階を表す設定値Veに関する特定情報(つまりアドレス「6215」における「00」)が、少なくとも記憶され、また第二設定値関連情報として、特定情報と同じ情報が記憶されている。
しかし、書き替え後に改竄される等した場合、設定不能な設定値Vdに基づきデータテーブルから対応する情報が取得されて、設定不能な設定値に応じた動作が実現される虞がある。
上記構成によれば、データテーブルから設定不能な設定値Vdに応じた情報を取得することが不能とされるため、不正行為が成立してしまうことの防止を図ることができ、遊技の公平性を高めることができる。
これにより、設定値関連情報に特定情報=0を書き込むという簡易な手法により、設定値の改竄による不正行為の成立防止を図ることが可能とされる。すなわち、遊技の公平性を簡易な手法により高めることができる。
これにより、不正行為や何らかの誤動作等に伴い、設定変更処理で設定不能な設定値Vdによりデータテーブルが参照されたとしても、設定値の表示手段(本例では設定・性能表示器97)に設定値表示が行われないようにすることが可能とされる。具体的に本例では、表示用データとして「00」のデータ、すなわち「00000000」が取得されるので、設定値表示用の7セグにおける「0」~「6」の全てのセグが非表示とされ、結果、数値表示が行われないことになる。
従って、設定値の誤表示防止を図ることができる。
図18のフローチャートを参照して、主制御側タイマ割込処理について説明する。
主制御側タイマ割込処理は、CTCからの一定時間(4ms程度)ごとの割込みで起動され、主制御側メイン処理実行中に割り込んで実行される。
図19は、ステップS901の電源チェック・バックアップ処理を示したフローチャートである。
電源チェック・バックアップ処理において、CPU20aはステップS1001で、電源基板から出力される電源異常信号を2回読み込み、続くステップS1002で双方の読み込み値が一致しているか否かを判定する。双方の値が一致していない場合は、ステップS1001に戻って再度、電源異常信号を2回読み込む。
電源異常信号が正常レベルであれば(ステップS1003:OFF)、CPU20aはステップS1004でバックアップフラグをOFF状態とし、続くステップS1005で電源異常確認カウンタをクリアし、ステップS901の電源異常チェック処理を終える。すなわち、電源異常信号が正常レベルであることが確認された場合は、以降で説明するバックアップ処理は行われずタイマ割込み処理が継続される。
電源異常確認カウンタの値が閾値以上でなければ、CPU20aはステップS901の電源異常チェック処理を終える。すなわち、電源異常信号が正常レベルでない状態が検知されたが連続的な検知でない場合には、バックアップ処理は行われずタイマ割込み処理が継続される。
具体的に、CPU20aは先ず、電源異常確認カウンタの値をクリアし(S1108)、発射許可信号をOFFとした上で(S1009)、バックアップフラグをONとする(S1010)。
さらに、CPU20aは、電源断コマンドを演出制御部24に送信し(S1011)、ステップS1012に処理を進める。
RAMプロテクトとは、誤作動や誤操作などによるRAM20cに対する書き換え防止機能である。RAMプロテクトを有効に設定することで、RAM20cからのデータ読み出しのみが可能とされてデータの書き込みが不能な状態となる。
また、禁止領域は、IAT(指定エリア外走行禁止)機能における指定エリアに対応した領域であり、禁止領域を無効に設定することで、以降はIATリセットが発生しないようになる。
この無限ループ中において、CPU20aはWDTによりリセットされ、また動作電源の喪失により動作停止状態に移行する。
図18において、ステップS901の電源チェック・バックアップ処理を終えると、CPU20aはステップS902で入力データ作成処理を実行する。具体的には、各種センサやスイッチから入力情報(ON/OFF信号や、立ち上がり状態(ONエッジ、OFFエッジ))に基づき、入力データ作成する。
ここでの入力情報とは、例えば上始動口センサ34a、下始動口センサ35a、普通図柄始動口センサ37a、大入賞口センサ52a、一般入賞口センサ43a、OUT監視スイッチ49aなどの入賞検出スイッチから出力されるスイッチ信号のON/OFF情報(入賞検出情報)や、設定キースイッチ94、RAMクリアスイッチ98等の設定値Veの設定操作に係るスイッチから出力されるスイッチ信号のON/OFF情報(操作情報)や、払出制御基板29からの状態信号(前扉開放センサ61や満杯検出センサ60のON/OFF情報)等である。これにより、アウト口や各入賞口において遊技球が検出されたか否かが割込みごとに監視される。
ステップS904の入力管理処理は、各種入賞口センサからの入力信号(検出信号)を管理する入力管理手段として機能する。
図20において、CPU20aはステップS1101で、設定値エラーフラグを確認する。設定値エラーフラグは、設定値Vdの異常が認められた場合に以下で説明するステップS1103の処理によりセットされる(ONされる)フラグであり、本例では「5AH」がON状態を意味する。
設定値Vdが正常範囲内の値でなければ、CPU20aはステップS1103に進んで設定値エラーフラグをセット(ON状態)とし、続くステップS1104で設定値Vdに異常が生じた旨を表すための設定値異常コマンドを演出制御部24に送信し、設定異常チェック処理を終える。
ここで、設定値エラーフラグは、後述する図25のステップS1308(入賞時の設定エラー判定)をはじめとして、図27におけるステップS1501(変動開始時の大当り乱数判定を行う際の設定エラー判定や、図30におけるステップS1701(変動開始時の変動パターン抽選を行う際の設定エラー判定)において用いられる。
遊技機1において、設定エラー(設定値エラー)は、設定変更操作を行うことで解除可能とされている。
CPU20aはステップS905の設定異常チェック処理を終えると、ステップS906でエラー管理処理を実行する。このエラー管理処理では、各種センサ類に係る入力データや払出制御基板29からの状態信号に基づき、エラー発生の有無の監視を行う。
エラーが発生した場合には、CPU20aはエラー処理として、エラーコマンドの送信が必要なエラー種別である場合には当該するコマンドを演出制御部24に送信する。演出制御部24がこのエラーコマンドを受けると、エラー種別に応じたエラー報知を実行する。また、CPU20aは発生中のエラーが解消された場合、エラー解除コマンドを演出制御部24に送信する。演出制御部24がこのエラー解除コマンドを受けると、実行中のエラー報知を終了させる。
具体的には、大入賞口ソレノイド52cに対するソレノイド制御用データの設定、ラウンド数のカウント(大当りの場合)、大入賞口50への最大入賞数及び開放時間の監視などを行う。また当り遊技が終了した場合は、当選時の遊技状態と当り種別とに基づく遊技状態の移行設定を行う。
先に触れたように本例の場合、通常時比率情報の値は全状態アウト球数が所定規定値に達するごとに演算し直されるものであり、設定・性能表示器97は、現在の通常時比率情報と前回の通常時比率情報(直近の演算し直しタイミングにおいて演算終了とされた通常時比率情報)とを表示可能とされている。このため、この場合のステップS916の表示処理では、設定・性能表示器97にこれら二種の通常時比率情報としての値を表示させる処理を行う。
なお、現在の通常時比率情報の値は、前述したメインループ処理(図11)におけるステップS604の処理で算出される値であり、前回の通常時比率情報の値は、RAM20cの所定領域に保存され、CPU20aは該保存値を読み出して設定・性能表示器97に表示させる。
[5-1.使用領域、使用外領域について]
図21は、主制御部20におけるメモリに設定された領域(メモリ領域)についての説明図である。具体的には、ROM20b及びRAM20cとしての、CPU20aがアクセス可能なメモリに設定された領域についての説明図である。
本例において、第2のメモリ領域への配置が許可されているのは、前述した性能情報の管理や表示に係るプログラム及びデータとされている。具体的には、図9に示したメインループ処理(S120)における性能表示モニタ集計除算処理(S304)に係るプログラム及びデータや、図18に示した主制御側タイマ割込み処理における性能表示モニタ表示処理(S916)に係るプログラム及びデータ等である。
なお以下、第2のメモリ領域としての「使用領域外」の領域については、「使用外領域」と表記することもある。また、以下の説明において、「領域内」「領域外」といったときは、特に断りがなければ、それぞれ「使用領域内」、「使用領域外」を意味するものとする。
第1、第2のメモリ領域のそれぞれにおいて、制御領域におけるプログラムは、自身の領域内におけるR/W領域のデータを参照及び更新(記録)することが許可されている。一方、第1、第2のメモリ領域のそれぞれにおいて、制御領域におけるプログラムは、他方のメモリ領域におけるR/W領域のデータについて参照のみが許可され、更新については不許可とされている。例えば、第2のメモリ領域のプログラムが第2のメモリ領域内のR/W領域に記録したフラグについては、第1のメモリ領域内のプログラムは参照のみが可能とされて更新を行うことはできない。
なお、図示は省略したが、データ領域におけるデータについては、同一メモリ領域内のプログラムのみが参照を許可されている。すなわち、第1のメモリ領域内のプログラムが第2のメモリ領域内のデータ領域のデータを参照したり、第2のメモリ領域内のプログラムが第1のメモリ領域内のデータ領域のデータを参照するといったことは許可されていない。
ここで、CPU20aが図5から図20を参照して説明した処理を実行する過程においては、領域内プログラムの処理を実行中に、領域外プログラムの処理が呼び出され(CALLされ)、領域外プログラムの処理の完了に応じて領域内プログラムの処理に復帰するという処理過程が存在する。すなわち、領域内と領域外との間の処理移行が存在する。このような処理移行の具体例としては、図9に示したメインループ処理(S120)において、ステップS302の乱数更新処理(領域内プログラムの処理)を経て、ステップS304の性能表示モニタ集計除算処理(領域外プログラムの処理)を実行した後、再びステップS302の乱数更新処理に遷移する処理過程等を挙げることができる。
図23は、先行例におけるCPU20aのレジスタ構成を示した図である。
図示のように先行例におけるCPU20aは、PC(プログラムカウンタ)レジスタ100、I(インタラプト)レジスタ101、及びR(リフレッシュ)レジスタ102を備えると共に、それぞれが複数のレジスタで成る表レジスタ103、裏レジスタ104を備えている。
表レジスタ103は、Qレジスタ105、A(アキュムレータ)レジスタ106、F(フラグ)レジスタ107、Bレジスタ108、Cレジスタ109、Dレジスタ110、Eレジスタ111、Hレジスタ112、Lレジスタ113、IXレジスタ114、IYレジスタ115、及びSP(スタックポインタ)レジスタ116を有する。
裏レジスタ104は、Q’レジスタ105’、A’レジスタ106’、F’レジスタ107’、B’レジスタ108’、C’レジスタ109’、D’レジスタ110’、E’レジスタ111’、H’レジスタ112’、L’レジスタ113’、IX’レジスタ114’、及びIY’レジスタ115’を有する。
これら各種のレジスタのうち、少なくともBレジスタ108からLレジスタ113や、B’レジスタ108’からL’レジスタ113’は汎用レジスタとされる。
図24は、主制御側メイン処理(図5)における主にステップS120のメインループ処理(特に割込み待ちの部分:図9参照)に対応した部分のプログラムを例示しており、図25は、領域外プログラムとしての、性能表示モニタ集計除算処理(S304)に係るプログラムを例示している。
「DI」は、割込み禁止の命令であり、「EI」は割込み許可の命令である。
「PUSH」は、メモリ(RAM20c)のスタック領域へ指定したレジスタの値を積み上げる(退避させる)命令であり、「POP」はスタック領域の値を指定したレジスタに取り出す(書き込む)命令である。
「LD」はロード命令であり、「LD」の記述後における左辺で指定される場所に対し右辺で指定される場所の値を書き込む命令となる。例えば、「LD R,n」(ただし、Rはレジスタを指定する値、nはメモリ上のアドレスを指定する値を意味する)の記述は、Rで指定されるレジスタに対し、nで指定されるメモリ上のアドレスの値を書き込む命令となる。また、「LD n,R」の記述は、nで指定されるメモリ上のアドレスに対し、Rで指定されるレジスタの値を書き込む命令となる。
「CALL」は、プログラムの呼び出し命令であり、「RET」は、呼び出し元に処理を戻す命令である。
先ず、割込み待ち処理では、DI命令により割込み禁止状態とする。ここで割込み禁止とするのは、次命令で実行される乱数更新処理の間に割込み処理が実行されてしまうことの防止を図るためである。また、後述する領域外プログラムの実行中に割込み処理が実行されてしまうことの防止を図る意味もある。領域外プログラムが実行されているときに、領域内プログラムとしての割込み処理のプログラムが実行されると、割込み処理のプログラムは、使用領域内のワークメモリにアクセスし、メモリを更新してしまう。すなわち、領域外プログラムの実行中に、領域内が更新されてしまうこととなるため、割込み処理を禁止するものである。
「LD (_RHLBUF),HL」後の各種命令により、性能情報としての値を演算するための処理が行われる。
次いで、「EI」により割込み処理を許可状態とし、「JR ZANYO_1」により「ZANYO_1」の先頭に処理が戻り、割込み待ち処理としてのループ処理が実現される。
前述のように、使用領域は、遊技動作の進行に係るプログラムを配置する領域とされるが、近年、遊技動作の複雑化等に伴い、使用領域のプログラム容量やデータ容量は増加傾向にあり、使用領域が圧迫される傾向にある。このため、使用領域におけるプログラム容量の削減を図ることが要請されている。
図26は、実施形態におけるCPU20aのレジスタ構成を示した図である。
図示のように実施形態のCPU20aは、PCレジスタ100、Iレジスタ101、及びRレジスタ102を備えると共に、第一レジスタバンク121、第二レジスタバンク122、及びIFF(割込み制御フラグ)レジスタ125を備えている。
ここで、レジスタバンクは、汎用レジスタを含む複数のレジスタで成るレジスタ群である。第一レジスタバンク121、第二レジスタバンク122はそれぞれメインレジスタ123とサブレジスタ124とを有しており、メインレジスタ123は、図23に示した表レジスタ103に対応するものであり、Qレジスタ105、Aレジスタ106、Fレジスタ107、Bレジスタ108、Cレジスタ109、Dレジスタ110、Eレジスタ111、Hレジスタ112、Lレジスタ113、IXレジスタ114、IYレジスタ115、及びSPレジスタ116を有している。
サブレジスタ124は、図23に示した裏レジスタ104に対応するものであり、Q’レジスタ105’、A’レジスタ106’、F’レジスタ107’、B’レジスタ108’、C’レジスタ109’、D’レジスタ110’、E’レジスタ111’、H’レジスタ112’、L’レジスタ113’、IX’レジスタ114’、及びIY’レジスタ115’を有している。
なお、メインレジスタ123はUレジスタ130を有しているが、このUレジスタ130については後に改めて説明する。
ここで、割込み制御フラグIFF1、IFF2のうち、割込み制御状態の参照値として用いられるのはIFF1側のみであり、IFF2はIFF1の値を管理するために補助的に用いられる。
「CALLEX」は、領域内プログラムから領域外プログラムを呼び出す命令であり、具体的には、割込み処理の禁止命令(DI)、使用するレジスタバンクを切り替える(第一レジスタバンク121から第二レジスタバンク122への切り替え)命令、及び指定された領域外プログラムのCALL命令の各命令を単一命令として集約したものである。
「RETEX」は、領域外プログラムから領域内プログラムに復帰するための命令であり、具体的には、使用するレジスタバンクを切り替える(第二レジスタバンク122から第一レジスタバンク121への切り替え)命令、割込み制御状態(許可/禁止)をCALLEX命令の実行直前の状態に戻すための処理の実行命令、及び呼び出し元に処理を戻すRET命令の各命令を単一命令として集約したものである。
図27は、割込み制御フラグIFFの更新ルールについての説明図である。
図示のように「DI」命令の実行時には、割込み制御フラグIFF1及びIFF2の双方に割込み禁止を表す「0」(禁止値)をセットする。一方、「EI」命令の実行時には、割込み制御フラグIFF1及びIFF2の双方に割込み許可を表す「1」(許可値)をセットする。
また、「CALLEX」命令の実行時には、割込み制御フラグIFF1に禁止値である「0」をセットし、割込み制御フラグIFF2については値を維持させる(つまり変化させない)。さらに、「RETEX」命令の実行時には、割込み制御フラグIFF1に対し割込み制御フラグIFF2の値を代入する。このとき、割込み制御フラグIFF2については値を維持させる。
なお、図28、図29では、それぞれ図24、図25に示した各種命令のうち実施形態としての手法の適用により省略される命令をグレーアウトさせて示している。
これにより、領域内プログラムについて、プログラム容量の削減を図ることができる。
具体的に、CALLEX前にEIを行う場合には、ループ処理内の最初のDIで割込み禁止状態→乱数更新処理実行→EIで割込み許可状態→CALLEXで割込み禁止状態→RETEXで割込み許可状態となる。すなわち、メインループ処理内での切り替え回数=3回となる。一方、CALLEX後にEIを行う実施形態の場合は、最初のDIから領域外プログラム実行→領域内プログラムに復帰までの間、継続して割込み禁止状態が維持され、その後、EIにより割込み許可状態に切り替わる。すなわち、メインループ処理内での切り替え回数=1である。
従って、CALLEX前にEIを行う場合には、制御状態が頻繁に切り替わり、制御の安定性が損なわれることになるが、CALLEX後にEIを行う実施形態によれば、制御状態の切り替わり回数を抑えることができ、制御の安定性向上を図ることができる。
なお、図30では図示の都合から、ステップS918のWDTクリア処理に対応した命令の図示は省略している。また、これら図30、図31を始めとして、以下で例示する図63までの各図においては、先の図28及び図29と同様、CALLEX、RETEXの適用により省略される命令をグレーアウトさせて示している。
図中、「RWMの初期判定」から「初期表示タイマー減算処理」までの各命令は、設定・性能表示器97に性能情報の値を表示させる処理を実現するための命令である。これらの命令の後、先行例では、退避させた値をレジスタに復帰させるための「LD BC,(_RBCBUF)」「LD DE,(_RDEBUF)」「LD HL,(_RHLBUF)」の各命令、及び領域内のスタックポインタを復帰させるための「LD SP,_ISTPNT2」の命令が必要とされていたが、本実施形態ではこれらの命令も省略される。
最終行の「RETEX」により、使用するレジスタバンクの第二レジスタバンク122から第一レジスタバンク121への切り替え、割込み制御状態の復帰(この場合は禁止状態の維持)、及び呼び出し元への処理の復帰が行われる。
従って、仮に、或る領域外プログラムの実行後に第二スタックポインタの記憶値が何らかの不具合等により変化してしまっても、別の領域外プログラムが実行されたときに正しいスタックポインタの値をセットし直すことができ、領域外プログラムによるスタック処理の安定性を高めることができる。
例えば、図29の領域外プログラムが図31の領域外プログラムよりも先に実行されるのであれば、「LD SP,_ESTPNT」の命令は、図29の領域外プログラムでのみ実行されればよい。或いは、逆に、図31の領域外プログラムが図29の領域外プログラムよりも先に実行されるのであれば、「LD SP,_ESTPNT」は、図31の領域外プログラムでのみ実行されればよい。
このことは、次のように換言できる。すなわち、領域内プログラムにおいて、CALLEX命令を実行して領域外プログラムを呼び出す際に、領域外プログラムの第一アドレスを指定して呼び出す場合(図29又は図31の何れか一方の領域外プログラムを呼び出す場合)と、その後のタイミングにて、第二アドレスを指定して呼び出す場合(図29又は図31の何れか他方の領域外プログラムを呼び出す場合)とがあり、領域外プログラムにおいて、第一アドレスが呼び出された場合にのみ、第二スタックポインタに共通のスタックメモリのアドレス情報を記憶させるための命令(第六命令)を実行する、というものである。
従って、上記のように第一アドレスが呼び出された場合にのみ第二スタックポインタに所定のスタックメモリのアドレス情報を記憶させる命令を実行することで、処理の効率化を図ることができる。
図32及び図33は、先の図28及び図29に示したプログラムの別例を示している。具体的には、メインループ処理(S120)において領域外プログラムを呼び出す部分に対応したプログラムの別例(図32)と、図32の処理により呼び出される領域外プログラムの別例(図33)をそれぞれ示している。
図33、図35における「LD SP,@RWM2SP」の命令を参照して分かるように、ここでは、領域外プログラムの実行ごとに第二スタックポインタに「@RWM2SP」の格納値としての共通のアドレス情報をセットする例を挙げているが、この場合も、先に実行される領域外プログラムにおいてのみ、第二スタックポインタに対するアドレス情報の記憶処理が行われるようにすることもできる。
図36、図38、図40、図42、図44、図46、図48、図50、及び図52は、回胴式遊技機の主制御部が実行する領域内プログラムの処理のうち、領域外プログラムの呼び出し命令を含む各種処理のプログラムの例を示している。具体的に、図36は電源投入時の初期設定処理、図38は遊技実行処理、図40は遊技メダルの投入やスタートレバーの操作に応じた処理、図42は遊技開始時のRMW設定処理、図44は役比モニタ表示関連情報更新処理、図46は設定変更処理、図48は条件装置信号出力処理、図50は遊技メダル投入処理、図52は遊技メダル投入エラー処理についてのプログラムを例示している。
図37、図39、図41、図43、図45、図47、図49、図51、及び図53は、上記した各種の領域内プログラムの処理におけるCALLEX命令で呼び出される領域外プログラムを例示しており、具体的に、図37は領域外ワークエリア処理3、図39は再遊技状態識別信号出力処理、図41は条件装置信号出力クリア処理、図43は条件装置信号出力処理、図45は役比モニタ制御処理、図47は領域外ワークエリア処理1、図49は条件装置信号出力監視処理、図51は滞留チェック処理、図53は領域外ワークエリア処理2についてのプログラムを例示している。
これにより、割込み制御状態が頻繁に切り替わることの防止を図ることができ、制御の安定性向上を図ることができる。
そして、「LD SP,CMN_STACK」の命令が図37等の各図に含まれることからも理解されるように、ここでは、領域外プログラムの実行ごとに、第二スタックポインタに共通のアドレス情報をセットする例を挙げている。
続いて、プログラムの変形例について、図54から図63を参照して説明する。
これまでの説明では、CALLEXやRETEXに使用するレジスタバンクの切り替え命令を含ませる例を挙げたが、レジスタバンクの切り替え命令を独立した命令として定義することもできる。ここでは、レジスタバンクの切り替え命令(ニーモニック)が「BANKF」と定義された例を挙げるが、該切り替え命令の具体的な名称については「BANKF」に限定されるものではない。
図54、図56、図58、及び図60は、先の図36で例示した電源投入時の初期設定処理に対する「BANKF」命令の適用例として考えられ得る各種のプログラム例を示している。図55、図57、図59、及び図61は、それぞれ図54、図56、図58、図60の領域内プログラムで呼び出される領域外プログラム(領域外ワークエリア処理3)の例を示している。
この場合の領域内プログラムでは、図54に示すように対象の領域外プログラムを呼び出すための「CALL」命令(CALL O_CLRWM3)に続けてレジスタバンクを第二レジスタバンク122から第一レジスタバンク121に切り替えるための「BANKF」命令が記述されている。また、この場合の領域外プログラムでは、図55に示すように1行目にレジスタバンクを第一レジスタバンク121から第二レジスタバンク122に切り替えるための「BANKF」命令が記述され、最終行に「RET」命令が記述されている。
この場合の領域内プログラムでは、図56に示すように、「CALL」命令の直前の行に第一レジスタバンク121から第二レジスタバンク122に切り替えるための「BANKF」命令が記述され、「CALL」命令の次行に第二レジスタバンク122から第一レジスタバンク121に切り替えるための「BANKF」命令が記述されている。
図58に示すように、この場合の領域内プログラムでは、「CALL」命令の直前の行に第一レジスタバンク121から第二レジスタバンク122に切り替えるための「BANKF」命令が記述され、領域外プログラムでは、図59に示すように、「RET」命令の直前の行に第二レジスタバンク122から第一レジスタバンク121に切り替えるための「BANKF」命令が記述されている。
なお、これら図62及び図63では、領域外用の第二レジスタバンク122を用いない場合のプログラム例を示したが、例えば図54及び図55等で説明した「BUNKF」を用いることで、領域内プログラムにおけるAF退避、復帰のための命令(「PUSH AF」、「POP AF」)の省略や、また、領域外プログラムにおけるスタックポインタ(領域内用のスタックポインタ)の退避、復帰ための命令(「LD (W_STKBAK),SP」、「LD SP,(W_STKBAK)」)及び全レジスタ退避、復帰のための命令(「PUSH ALL」「EX AF,AF'」「EXX」「PUSH GPR」、「POP GPR」「EX AF,AF'」「EXX」「POP ALL」)の省略が図られるようにすることもできる。
なお、これまでの説明では、領域内プログラムから領域外プログラムの呼び出し時において、DI(第二命令)を実行した後、EI(第一命令)を実行するよりも前に、CALLEX(第三命令)を実行する例を挙げたが、EIを実行した後に、CALLEXを実行する、換言すれば、CALLEXの前にEIを実行する手法を採ることもできる。
CALLEXの実行前にEIを実行することで、割込み禁止状態の継続時間長を短くすることができる。つまり、割込み処理が実行できないことによる処理遅延の抑制を図ることができる。
続いて、Qレジスタ(Qレジスタ105及びQ’レジスタ105’)、及びUレジスタ130について説明する。
先ずは、図64のメモリマップを参照して、主制御部20におけるCPU20aのメモリアドレス空間について説明する。
図示のようにCPU20aのメモリアドレス空間としては、アドレス0000h(hは16進数を意味する)からアドレスFFFFhまでの計65536バイト分の空間が用意されている。
アドレス0000hからアドレス3FFFhまでの16384バイト(16kバイト)分の領域は内蔵ROMの領域とされ、アドレスF000hからアドレスF3FFhまでの1024バイト(1kバイト)分の領域は内蔵RAMの領域とされる。
これら内蔵ROMと内蔵RAMの領域の間に位置されたアドレス4000hからアドレスEFFFhまでの領域は未使用エリアとされている。
ここで、本例のCPU20aは、データの入出力管理の手法として、メモリマップド(Memory Mapped) I/Oの手法を採用している。周知のようにメモリマップドI/Oは、データメモリと同じアドレス空間にI/Oのレジスタを割り当てる手法である。
本例では、XCSデコードエリアに対してI/Oレジスタに相当する記憶領域が割り当てられている。この意味で、XCSデコードエリアのことを以下、「入出力ポートエリア(I/Oポートエリア)」と称する。
Qレジスタ105、及びQ’レジスタ105’は、「LDQ」命令で扱う一部のアドレスの上位値を格納するレジスタとされる。本例では、これらQレジスタ105、及びQ’レジスタ105’は8ビット(1バイト)のレジスタとされる。
図64に示したように、内蔵RAMにおける使用領域は、アドレスF000hからアドレスF1FFhまでの領域として設定されている。つまり、該使用領域は、アドレス値の下位1バイト(8ビット)で賄うことのできる256バイトを超えるサイズの領域とされている。このため、仮にQレジスタを一つしか設けない場合には、上記のような「LDQ」命令は、使用領域におけるアドレス上位値が「F0h」、「F1h」何れかの領域に対してしか適用できない。
本例では、QレジスタとしてQレジスタ105、Q’レジスタ105’の二つを設けることで、内蔵RAMの使用領域における何れのアドレスであっても「LDQ」命令を適用できるようにしている。
或いは、これらQレジスタ105、Q’レジスタ105’に対する「F0h」、「F1h」の格納処理は、例えば「初期設定処理」(S101)における「起動時の各種設定処理」(S206)において実行することもできる。
上記のように第二レジスタバンク122のQレジスタ105、Q’レジスタ105’に対しても「F0h」、「F1h」をそれぞれ格納しておくことで、領域外プログラムが内蔵RAMにおける使用領域の記憶データを参照する際にも「LDQ」命令を使用することができる。すなわち、領域外プログラムについても「LDQ」命令を用いることによるプログラム容量の削減を図ることができる。
なお確認のため述べておくと、領域外プログラムが使用領域のデータを更新することは不許可とされているが、参照することは許可されている(図22を参照)。
本例において、この「EX Q,Q'」の命令は、「LDQ」命令で参照するQレジスタをQレジスタ105とQ’レジスタ105’との間でトグル的に切り替える命令とされる。すなわち、参照するQレジスタ=Qレジスタ105の状態での「EX Q,Q'」の命令に応じて、参照するQレジスタをQ’レジスタ105’に切り替える。また、参照するQレジスタ=Q’レジスタ105’の状態での「EX Q,Q'」の命令に応じて、参照するQレジスタをQレジスタ105に切り替える。
Uレジスタ130は、図64に示した入出力ポートエリアのアドレス上位値を格納するレジスタとされる。具体的に、本例におけるUレジスタ130には「FFh」が格納される。
このUレジスタ130を設けることで、入出力命令(「IN」命令又は「OUT」命令)において入出力ポートエリアのアクセス先アドレスを指定するにあたり、該アクセス先アドレスの上位値をプログラムに記述する必要をなくすことが可能となる。
具体的に、この場合の「IN」命令については、「IN r,m」のように記述され、これは、「r」で指定されたレジスタに対し、「m」として記述された値を下位値、Uレジスタ130の格納値を上位値とした入出力ポートエリア内のアドレス(つまり仮想的な入出力レジスタ)に記憶された値を書き込む命令となる。また、「OUT」命令については、「OUT m,r」のように記述され、これは、「m」として記述された値を下位値、Uレジスタ130の格納値を上位値とした入出力ポートエリア内のアドレスに対し、「r」で指定されたレジスタの格納値を書き込む命令となる。
なお、上記の「IN」「OUT」命令の説明から理解されるように、メモリマップドI/Oを採用した場合には、データの入出力に係る命令として「LD」命令を用いることもできる。
第二レジスタバンク122に対してもUレジスタ130が設けられることで、領域外プログラムの実行時においても、Uレジスタ130に格納されたアドレス上位値を用いた入出力ポートエリアへのアクセスを行うことが可能とされる。すなわち、領域外プログラムにおいても「IN」命令や「OUT」命令においてアクセス先アドレスの上位値を記述する必要をなくすことが可能となる。
このため、第一レジスタバンク121、第二レジスタバンク122のそれぞれにおいて、Uレジスタ130の数は単数としている。
このようなUレジスタ130に対する「FFh」の格納処理は、CPU20aのリセット後の起動時において、Uレジスタ130に対する初期値の設定処理として自動的に実行される。
或いは、Uレジスタ130に対する「FFh」の格納処理は、例えば「初期設定処理」(S101)における「起動時の各種設定処理」(S206)において実行することもできる。
例えば、使用するQレジスタがQレジスタ105に選択されている状態で上位値「F1h」のアドレスをアクセスする場合において、使用するQレジスタを「EX」命令でQ’レジスタ105’に切り替えるのではなく、アクセス先アドレスの情報として上位値「F1h」を含むアドレス情報をプログラムに記述しておくようにしてもよい。或いは、使用するQレジスタとしてQ’レジスタ105’が選択されている状態で上位値「F0h」のアドレスをアクセスする場合において、使用するQレジスタを「EX」命令でQレジスタ105に切り替えるのではなく、アクセス先アドレスの情報として上位値「F0h」を含むアドレス情報をプログラムに記述しておくようにしてもよい。
ここで、前者の場合、Qレジスタは、上位値「F0h」のアドレスにアクセスする際には使用されるが、上位値「F1h」のアドレスにアクセスする際には使用されない。また、後者の場合、Qレジスタは、上位値「F1h」のアドレスにアクセスする際には使用されるが、上位値「F0h」のアドレスにアクセスする際には使用されない。すなわち、これらの場合におけるQレジスタは、メモリ上の使用領域内(つまりメモリ上の対象領域内)にアクセスが行われる際に、使用される場合と使用されない場合とがある、ということになる。
この一方で、Uレジスタ130は、アドレス上位値「FFh」の領域のみを対象領域とするため、メモリ上の対象領域にアクセスが行われる際に、必ず使用されることになる。
上記のように実施形態としての第一の遊技機は、それぞれが複数の汎用レジスタを含んで構成される第一レジスタ群(第一レジスタバンク121)、及び第二レジスタ群(第二レジスタバンク122)と、第一割込み管理レジスタ(IFFレジスタ125のIFF1)、及び第二割込み管理レジスタ(IFFレジスタ125のIFF2)と、を備える。
また、第一割込み管理レジスタと第二割込み管理レジスタに許可値を書き込む第一命令(「EI」命令)と、第一割込み管理レジスタと第二割込み管理レジスタに禁止値を書き込む第二命令(「DI」命令)と、領域内プログラムから領域外プログラムを呼び出す際に使用される第三命令(「CALLEX」命令)と、領域外プログラムから領域内プログラムに復帰する際に使用される第四命令(「RETEX」命令)と、がある。
そして、第三命令は、領域外プログラムを呼び出すよりも前に、第一割込み管理レジスタに禁止値を書き込み、使用するレジスタ群を第一レジスタ群から第二レジスタ群に切り替えるための処理を実行可能であり、第四命令は、領域内プログラムに復帰するよりも前に、第二割込み管理レジスタの値を第一割込み管理レジスタに上書きし、使用するレジスタ群を第二レジスタ群から第一レジスタ群に切り替えるための処理を実行可能とされる。
さらに、領域内プログラムにおいて、第二命令を実行した後、第一命令を実行するよりも前に、第三命令を実行するものである。
従って、制御状態の切り替わり回数を抑えることができ、制御の安定性向上を図ることができる。
従って、仮に、或る領域外プログラムの実行後に第二スタックポインタの記憶値が何らかの不具合等により変化してしまっても、別の領域外プログラムが実行されたときに正しいスタックポインタの値をセットし直すことができ、領域外プログラムによるスタック処理の安定性を高めることができる。
従って、上記のように第一アドレスが呼び出された場合にのみ第二スタックポインタに所定のスタックメモリのアドレス情報を記憶させる命令を実行することで、処理の効率化を図ることができる。
そして、メモリアドレス空間には、領域サイズが所定サイズの第一領域(「内蔵RAM」の領域)と、第一領域とは異なる領域であって領域サイズが所定サイズよりも小さい第二領域(「入出力ポートエリア」の領域)とがあり、上位値レジスタには、第一領域に関連した第一種上位値レジスタ(Qレジスタ)と、第二領域におけるアドレスの上位値を格納する第二種上位値レジスタ(Uレジスタ)とがあり、レジスタ群において、第一種上位値レジスタの数が複数、第二種上位値レジスタの数が単数とされ、レジスタ群における複数の第一種上位値レジスタには、第1の第一種上位値レジスタ(Qレジスタ105)と、第1の第一種上位値レジスタの格納値に連続する値を格納する第2の第一種上位値レジスタ(Q’レジスタ105’)とが含まれるものである。
従って、上記のように第一種上位値レジスタを複数、第二種上位値レジスタを単数とした構成により、プログラム容量の削減を図ることができる。
メモリマップドI/Oでは、ハードウェアとしてのI/Oレジスタを設ける必要がなくなるため、制御手段の内部回路を簡略化することができ、処理の高速化や低価格化を図ることができる。
従って、使用領域におけるプログラム容量の削減を図ることができる。
従って、領域外プログラムの容量が徒に拡大してしまうことの防止を図ることができる。
13 演出ボタン
15a 十字キー
15b 決定ボタン
20 主制御基板(主制御部)
20a CPU
20b ROM
20c RAM
24 演出制御基板(演出制御部)
24a CPU
24b ROM
24c RAM
36M 主液晶表示装置
36S 副液晶表示装置
38a、38b 特別図柄表示装置
45 装飾ランプ
45a 光表示装置
46 スピーカ
46a 音響発生装置
61 前扉開放センサ
83 ハンドルセンサ
94 設定キースイッチ
97 設定・性能表示器
98 RAMクリアスイッチ
100 PC(プログラムカウンタ)レジスタ
105 Qレジスタ
105’ Q’レジスタ
116 SP(スタックポインタ)レジスタ
121 第一レジスタバンク
122 第二レジスタバンク
125 IFF(割込み制御フラグ)レジスタ
130 Uレジスタ
Claims (3)
- それぞれが複数の汎用レジスタを含んで構成される第一レジスタ群、及び第二レジスタ群と、
第一割込み管理レジスタ、及び第二割込み管理レジスタと、を備え、
前記第一割込み管理レジスタと前記第二割込み管理レジスタに許可値を書き込む第一命令と、
前記第一割込み管理レジスタと前記第二割込み管理レジスタに禁止値を書き込む第二命令と、
領域内プログラムから領域外プログラムを呼び出す際に使用される第三命令と、
前記領域外プログラムから前記領域内プログラムに復帰する際に使用される第四命令と、があり、
前記第三命令は、
前記領域外プログラムを呼び出すよりも前に、前記第一割込み管理レジスタに前記禁止値を書き込み、使用するレジスタ群を前記第一レジスタ群から前記第二レジスタ群に切り替えるための処理を実行可能であり、
前記第四命令は、
前記領域内プログラムに復帰するよりも前に、前記第二割込み管理レジスタの値を前記第一割込み管理レジスタに上書きし、使用するレジスタ群を前記第二レジスタ群から前記第一レジスタ群に切り替えるための処理を実行可能であり、
前記領域内プログラムにおいて、
前記第二命令を実行した後、前記第一命令を実行するよりも前に、前記第三命令を実行する
遊技機。 - 前記第一レジスタ群は、スタックポインタを記憶する第一スタックポインタを有し、 前記第二レジスタ群は、スタックポインタを記憶する第二スタックポインタを有し、 前記第一スタックポインタに、前記領域内プログラムで使用するスタックメモリのアドレス情報を記憶させ、
前記第二スタックポインタに、前記領域外プログラムで使用するスタックメモリのアドレス情報を記憶させ、
前記領域内プログラムにおいて、
前記第三命令を実行して前記領域外プログラムを呼び出す際に、前記領域外プログラムの第一アドレスを指定して呼び出す場合と、第二アドレスを指定して呼び出す場合とがあり、
前記領域外プログラムにおいて、
前記第一アドレスが呼び出された場合と、前記第二アドレスが呼び出された場合の何れにおいても、前記第二スタックポインタに共通のスタックメモリのアドレス情報を記憶させるための第五命令を実行する
請求項1に記載の遊技機。 - 前記第一レジスタ群は、スタックポインタを記憶する第一スタックポインタを有し、
前記第二レジスタ群は、スタックポインタを記憶する第二スタックポインタを有し、 前記第一スタックポインタに、前記領域内プログラムで使用するスタックメモリのアドレス情報を記憶させ、
前記第二スタックポインタに、前記領域外プログラムで使用するスタックメモリのアドレス情報を記憶させ、
前記領域内プログラムにおいて、
前記第三命令を実行して前記領域外プログラムを呼び出す際に、前記領域外プログラムの第一アドレスを指定して呼び出す場合と、その後のタイミングにて、第二アドレスを指定して呼び出す場合とがあり、
前記領域外プログラムにおいて、
前記第一アドレスが呼び出された場合にのみ、前記第二スタックポインタに所定のスタックメモリのアドレス情報を記憶させるための第六命令を実行する
請求項1に記載の遊技機。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019172983A JP7341818B2 (ja) | 2019-09-24 | 2019-09-24 | 遊技機 |
JP2023140195A JP2023158039A (ja) | 2019-09-24 | 2023-08-30 | 遊技機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019172983A JP7341818B2 (ja) | 2019-09-24 | 2019-09-24 | 遊技機 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023140195A Division JP2023158039A (ja) | 2019-09-24 | 2023-08-30 | 遊技機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021049020A JP2021049020A (ja) | 2021-04-01 |
JP7341818B2 true JP7341818B2 (ja) | 2023-09-11 |
Family
ID=75154920
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019172983A Active JP7341818B2 (ja) | 2019-09-24 | 2019-09-24 | 遊技機 |
JP2023140195A Pending JP2023158039A (ja) | 2019-09-24 | 2023-08-30 | 遊技機 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023140195A Pending JP2023158039A (ja) | 2019-09-24 | 2023-08-30 | 遊技機 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP7341818B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7407767B2 (ja) | 2021-05-13 | 2024-01-04 | 株式会社平和 | 遊技機 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018143629A (ja) | 2017-03-08 | 2018-09-20 | 株式会社三共 | 遊技機 |
JP2019136251A (ja) | 2018-02-08 | 2019-08-22 | 株式会社平和 | 遊技機 |
JP2019141675A (ja) | 2019-04-23 | 2019-08-29 | 株式会社エルイーテック | プロセッサ |
JP2021040919A (ja) | 2019-09-10 | 2021-03-18 | サミー株式会社 | 遊技機 |
-
2019
- 2019-09-24 JP JP2019172983A patent/JP7341818B2/ja active Active
-
2023
- 2023-08-30 JP JP2023140195A patent/JP2023158039A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018143629A (ja) | 2017-03-08 | 2018-09-20 | 株式会社三共 | 遊技機 |
JP2019136251A (ja) | 2018-02-08 | 2019-08-22 | 株式会社平和 | 遊技機 |
JP2019141675A (ja) | 2019-04-23 | 2019-08-29 | 株式会社エルイーテック | プロセッサ |
JP2021040919A (ja) | 2019-09-10 | 2021-03-18 | サミー株式会社 | 遊技機 |
Non-Patent Citations (1)
Title |
---|
「性能表示モニタサンプルプログラム、サンプル資料の配付について」,「性能表示モニタ」に関する技術資料,日本遊技機工業組合,2017年11月09日 |
Also Published As
Publication number | Publication date |
---|---|
JP2021049020A (ja) | 2021-04-01 |
JP2023158039A (ja) | 2023-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6642945B2 (ja) | 遊技機 | |
JP6827898B2 (ja) | 遊技機 | |
JP6656209B2 (ja) | 遊技機 | |
JP7282643B2 (ja) | 遊技機 | |
JP6768605B2 (ja) | 遊技機 | |
JP6646911B2 (ja) | 遊技機 | |
JP6787862B2 (ja) | 遊技機 | |
JP6827901B2 (ja) | 遊技機 | |
JP2013183739A (ja) | 遊技台 | |
JP6827900B2 (ja) | 遊技機 | |
JP6827899B2 (ja) | 遊技機 | |
JP2023158039A (ja) | 遊技機 | |
JP6967553B2 (ja) | 遊技機 | |
JP2009261535A (ja) | 遊技台 | |
JP6964149B2 (ja) | 遊技機 | |
JP2021062264A (ja) | 遊技機 | |
JP7083378B2 (ja) | 遊技機 | |
JP6762040B2 (ja) | 遊技機 | |
JP6762041B2 (ja) | 遊技機 | |
JP6999605B2 (ja) | 遊技機 | |
JP6762039B2 (ja) | 遊技機 | |
JP4671978B2 (ja) | 遊技台 | |
JP2021058763A (ja) | 遊技機 | |
JP2021058765A (ja) | 遊技機 | |
JP2021058764A (ja) | 遊技機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220805 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20220805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230830 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7341818 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |