JP7339134B2 - Pattern formation method and semiconductor manufacturing method including the method - Google Patents
Pattern formation method and semiconductor manufacturing method including the method Download PDFInfo
- Publication number
- JP7339134B2 JP7339134B2 JP2019208766A JP2019208766A JP7339134B2 JP 7339134 B2 JP7339134 B2 JP 7339134B2 JP 2019208766 A JP2019208766 A JP 2019208766A JP 2019208766 A JP2019208766 A JP 2019208766A JP 7339134 B2 JP7339134 B2 JP 7339134B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- resin film
- forming method
- pattern forming
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、半導体ウェハー等の薄板状精密電子基板(以下、単に「基板」と称する)上に誘導自己組織化技術を利用してパターンを形成するパターン形成方法およびその方法を含んだ半導体の製造方法に関する。 The present invention relates to a pattern forming method for forming a pattern on a thin precision electronic substrate such as a semiconductor wafer (hereinafter simply referred to as a "substrate") using an induced self-assembly technique, and semiconductor manufacturing including the method. Regarding the method.
従来より、半導体ウェハー等の基板上にパターンを形成する一般的な手法としてはフォトリソグラフィが用いられていた。フォトリソグラフィは、基板上に感光性物質であるレジストを塗布し、そのレジストに対して回路図の形状を描いたマスクを用いて露光処理を行い、その後現像処理によって余分なレジストを除去して回路図のパターンを形成する技術である。 Conventionally, photolithography has been used as a general technique for forming patterns on substrates such as semiconductor wafers. Photolithography involves coating a substrate with a resist, which is a photosensitive material, and exposing the resist using a mask with the shape of a circuit diagram drawn on it. It is a technique for forming the pattern shown in the figure.
半導体デバイスの集積度を高めるためにはパターンの微細化が必要であり、フォトリソグラフィによるパターンの微細化は、露光処理時により短波長の光源を使用することによって実現されてきた。現在、露光処理の光源としては例えばArFエキシマレーザー(波長193nm)が主に使用されているが、このような短波長の光源を用いたとしてもフォトリソグラフィによるパターンの微細化は45nm程度が限界であると考えられている。 In order to increase the degree of integration of semiconductor devices, miniaturization of patterns is necessary, and miniaturization of patterns by photolithography has been achieved by using a light source with a shorter wavelength during exposure processing. At present, for example, an ArF excimer laser (wavelength: 193 nm) is mainly used as a light source for exposure processing, but even if such a short wavelength light source is used, the limit of pattern miniaturization by photolithography is about 45 nm. It is believed that there are
45nmよりもさらに微細なパターンを形成可能なフォトリソグラフィ技術としては、EUV(極端紫外線)露光や電子線による直接描画等が提案されている。しかし、EUV露光はコストが著しく高く、また電子線による直接描画はパターン形成に長時間を要するという問題がある。 EUV (extreme ultraviolet) exposure, direct writing with an electron beam, and the like have been proposed as photolithographic techniques capable of forming patterns finer than 45 nm. However, EUV exposure is extremely expensive, and direct writing with an electron beam requires a long time to form a pattern.
このため、低コストかつ比較的短時間にパターンの微細化を実現する手法として、誘導自己組織化技術(DSA:Directed Self-Assembly)が研究されている(例えば、特許文献1,2)。誘導自己組織化技術は、特定のブロック共重合体が球状、板状、柱状または層状等となるように自己組織化する性質を利用したものである。 Therefore, Directed Self-Assembly (DSA) is being researched as a technique for achieving pattern miniaturization at low cost and in a relatively short period of time (for example, Patent Documents 1 and 2). Induced self-assembly technology utilizes the properties of specific block copolymers that self-assemble into spherical, plate-like, columnar or layered shapes.
しかしながら、従来の誘導自己組織化技術では、十分なエッチング耐性のパターンを得ることができず、所望のエッチング選択比が得られないという問題があった。 However, the conventional guided self-assembly technique has a problem that a pattern with sufficient etching resistance cannot be obtained and a desired etching selectivity cannot be obtained.
本発明は、上記課題に鑑みてなされたものであり、エッチング耐性に優れたパターンを形成することができるパターン形成技術を提供することを目的とする。 SUMMARY OF THE INVENTION It is an object of the present invention to provide a pattern forming technique capable of forming a pattern having excellent etching resistance.
上記課題を解決するため、請求項1の発明は、基板上にパターンを形成するパターン形成方法において、基板上に酸素原子を含有するポリマーを含む誘導自己組織化材料からなる樹脂膜を塗布形成する成膜工程と、前記基板を加熱して前記樹脂膜を前記酸素原子を含有するポリマーを含む第1相と前記酸素原子を含有するポリマーを含まない第2相とに相分離させる第1加熱工程と、金属原子を含むガス中にて前記第1相に金属を含浸させる含浸工程と、前記第2相を除去する現像工程と、を備え、前記含浸工程は、前記金属原子を含むガス中にて前記基板を加熱する第2加熱工程を含み、前記含浸工程の後に、前記樹脂膜を所定温度以上に1秒以下加熱する第3加熱工程をさらに備えることを特徴とする。 In order to solve the above-mentioned problems, the invention of claim 1 provides a pattern forming method for forming a pattern on a substrate, in which a resin film made of an induced self-organizing material containing a polymer containing oxygen atoms is coated on the substrate. and a first heating step of heating the substrate to separate the resin film into a first phase containing the oxygen atom-containing polymer and a second phase not containing the oxygen atom-containing polymer. and an impregnation step of impregnating the first phase with a metal in a gas containing metal atoms, and a developing step of removing the second phase, wherein the impregnation step is performed in the gas containing the metal atoms. and a third heating step of heating the resin film to a predetermined temperature or higher for one second or less after the impregnation step.
また、請求項2の発明は、請求項1の発明に係るパターン形成方法において、前記第3加熱工程では、前記樹脂膜にフラッシュ光またはレーザー光を照射することを特徴とする。 According to a second aspect of the invention, in the pattern forming method according to the first aspect of the invention, the resin film is irradiated with flash light or laser light in the third heating step.
また、請求項3の発明は、請求項1または請求項2の発明に係るパターン形成方法において、前記現像工程では、ドライエッチングによって前記第2相を除去することを特徴とする。 A third aspect of the invention is characterized in that, in the pattern forming method according to the first or second aspect of the invention, the second phase is removed by dry etching in the developing step.
また、請求項4の発明は、請求項1または請求項2の発明に係るパターン形成方法において、前記現像工程では、前記樹脂膜に現像液を供給して前記第2相を溶解除去することを特徴とする。 The invention of claim 4 is the pattern forming method according to the invention of claim 1 or claim 2, wherein in the developing step, a developer is supplied to the resin film to dissolve and remove the second phase. Characterized by
また、請求項5の発明は、請求項4の発明に係るパターン形成方法において、前記現像工程は、前記含浸工程の前に行うことを特徴とする。 The invention of claim 5 is characterized in that, in the pattern forming method according to the invention of claim 4 , the developing step is performed before the impregnation step.
また、請求項6の発明は、請求項1から請求項5のいずれかの発明に係るパターン形成方法において、前記ポリマーの酸素原子含有率は、前記ポリマーの全質量に対して20質量%以上であることを特徴とする。 The invention of claim 6 is the pattern forming method according to any one of claims 1 to 5 , wherein the oxygen atom content of the polymer is 20% by mass or more with respect to the total mass of the polymer. characterized by being
また、請求項7の発明は、請求項6の発明に係るパターン形成方法において、前記ポリマーはヘミセルロースであることを特徴とする。 A seventh aspect of the invention is the pattern forming method according to the sixth aspect of the invention, wherein the polymer is hemicellulose.
また、請求項8の発明は、半導体の製造方法において、請求項1から請求項7のいずれかの発明に係るパターン形成方法を備え、前記樹脂膜をマスクとして前記基板のエッチングを行うことを特徴とする。 According to an eighth aspect of the invention, there is provided a method for manufacturing a semiconductor, comprising the pattern forming method according to any one of the first to seventh aspects, wherein the substrate is etched using the resin film as a mask. and
請求項1から請求項8の発明によれば、誘導自己組織化材料からなる樹脂膜を酸素原子を含有するポリマーを含む第1相と酸素原子を含有するポリマーを含まない第2相とに相分離させ、金属原子を含むガス中にて第1相に金属を含浸させるため、第1相が選択的に硬化され、エッチング耐性に優れたパターンを形成することができる。また、含浸工程の後に、樹脂膜を所定温度以上に1秒以下加熱するため、金属が樹脂膜の第1相中を拡散して第1相の全体を硬化させることができる。 According to the inventions of claims 1 to 8 , a resin film made of an induced self-assembly material is phased into a first phase containing a polymer containing oxygen atoms and a second phase not containing a polymer containing oxygen atoms. Since the first phase is separated and the metal is impregnated into the first phase in the gas containing metal atoms, the first phase is selectively hardened and a pattern having excellent etching resistance can be formed. Further, after the impregnation step, the resin film is heated to a predetermined temperature or higher for one second or less, so that the metal diffuses in the first phase of the resin film and the entire first phase can be cured.
以下、図面を参照しつつ本発明の実施の形態について詳細に説明する。本明細書においてヘミセルロースとは、ヘミセルロースを構成するキシロースなどの糖誘導体に由来する単位を含む樹脂のことを意味する。前記糖誘導体としては、植物、木材などから抽出することが可能であり、例えば国際公開第2019/012716号に記載の方法で製造することができる。なお、図1および以降の各図においては、理解容易のため、必要に応じて各部の寸法や数を誇張または簡略化して描いている。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. As used herein, hemicellulose means a resin containing units derived from sugar derivatives such as xylose, which constitutes hemicellulose. The sugar derivative can be extracted from plants, wood, etc., and can be produced, for example, by the method described in International Publication No. 2019/012716. In addition, in FIG. 1 and subsequent figures, the dimensions and numbers of each part are exaggerated or simplified as necessary for easy understanding.
図1は、本発明に係るパターン形成方法の処理手順を示すフローチャートである。本発明の実施の形態においては、処理対象としてシリコンの半導体ウェハーWが使用され、本発明に係るパターン形成方法は、半導体の製造方法として実施可能であり、半導体の製造方法に含まれる。図1に示す処理に先立って処理対象となる半導体ウェハーWの表面には下層膜が形成されている。図2は、処理対象となる半導体ウェハーWの断面構造を示す図である。シリコン(Si)の基材10の上に下層膜20が形成されている。下層膜20は、例えば二酸化ケイ素(SiO2)の薄膜と窒化ケイ素(SiN)の薄膜とを交互に積層した多層膜である。下層膜20は、例えばCVDによって基材10上に蒸着されて成膜される。下層膜20は、アモルファスシリコンであっても良い。この下層膜20に対してエッチングによって深いホールが形成されることにより、例えば3D-NANDフラッシュメモリが製造される。
FIG. 1 is a flow chart showing the processing procedure of the pattern forming method according to the present invention. In the embodiment of the present invention, a silicon semiconductor wafer W is used as a processing object, and the pattern forming method according to the present invention can be implemented as a semiconductor manufacturing method and is included in the semiconductor manufacturing method. Prior to the process shown in FIG. 1, a lower layer film is formed on the surface of the semiconductor wafer W to be processed. FIG. 2 is a diagram showing a cross-sectional structure of a semiconductor wafer W to be processed. A
図2に示すような構造の半導体ウェハーWに対してガイドパターンが形成される(ステップS1)。図3は、ガイドパターン30が形成された半導体ウェハーWの断面構造を示す図である。ガイドパターン30は、公知のフォトリソグラフィの手法によって形成される。具体的には、下層膜20の上にレジストを塗布し、そのレジストに対してガイドパターン30の形状を描いたマスクを用いて露光処理を行う。その後、現像処理によって余分なレジストを除去してガイドパターン30を形成する。
A guide pattern is formed on a semiconductor wafer W having a structure as shown in FIG. 2 (step S1). FIG. 3 is a diagram showing a cross-sectional structure of a semiconductor wafer W on which
図3に示すようなガイドパターン30が形成された半導体ウェハーWに誘導自己組織化材料の樹脂膜40が成膜される(ステップS2)。図4は、誘導自己組織化材料の樹脂膜40が成膜された半導体ウェハーWの断面構造を示す図である。誘導自己組織化材料の樹脂膜40は、公知のスピンコート法によって塗布形成される。具体的には、図3に示すような半導体ウェハーWが回転されつつ、半導体ウェハーWの上面に誘導自己組織化材料の処理液が吐出される。処理液は遠心力によって半導体ウェハーWの上面に拡布される。これにより、図4に示すように、ガイドパターン30が形成されていない下層膜20上の領域に誘導自己組織化材料からなる塗膜(樹脂膜40)が形成される。
A
ここで、誘導自己組織化材料は、複数種類の重合体によって構成されるブロック共重合体を含む。ブロック共重合体を構成する複数種類の重合体は、互いに非相溶であることが好ましい。本実施形態においては、2種類の重合体によって構成されるブロック共重合体を含む誘導自己組織化材料からなる処理液が半導体ウェハーWに吐出される。また、本実施形態においては、ヘミセルロースを含有するブロック共重合体を含む誘導自己組織化材料からなる処理液が半導体ウェハーWに吐出される。従って、ガイドパターン30に沿って形成された樹脂膜40にはヘミセルロースが含まれる。
Here, the induced self-assembly material includes a block copolymer composed of multiple types of polymers. A plurality of types of polymers constituting the block copolymer are preferably incompatible with each other. In this embodiment, the semiconductor wafer W is discharged with a treatment liquid composed of an induced self-assembly material containing a block copolymer composed of two types of polymers. Further, in the present embodiment, the semiconductor wafer W is discharged with a treatment liquid composed of an induced self-assembly material containing a block copolymer containing hemicellulose. Therefore, the
次に、ヘミセルロースを含む樹脂膜40が形成された半導体ウェハーWが加熱される。半導体ウェハーWの加熱の方法は、ランプから半導体ウェハーWに光を照射するようにしても良いし、ホットプレート上に半導体ウェハーWを載置するようにしても良い。図4に示すような樹脂膜40が形成された半導体ウェハーWが加熱されることにより、樹脂膜40にミクロ相分離が生じる(ステップS3)。図5は、樹脂膜40に相分離が生じた半導体ウェハーWの断面構造を示す図である。樹脂膜40は、2種類の重合体によって構成されるブロック共重合体を含む誘導自己組織化材料からなる。2種類の重合体を含む樹脂膜40が所定の温度に加熱されることによって、それら2種類の重合体が相分離し、一方の重合体からなる第1相P1と他方の重合体からなる第2相P2とが形成されるのである。図5の例では、ガイドパターン30に沿うように、線状の第1相P1と線状の第2相P2とが交互にパターン形成されている。
Next, the semiconductor wafer W on which the
本実施形態においては、樹脂膜40が相分離する際に、第1相P1にはヘミセルロースが含まれるとともに、第2相P2にはヘミセルロースが含まれなくなる。すなわち、樹脂膜40は、ヘミセルロースを含む第1相P1とヘミセルロースを含まない第2相P2とに相分離されるのである。ヘミセルロースを含む第1相P1は親水性であり、ヘミセルロースを含まない第2相P2は疎水性を示す。
In the present embodiment, when the
樹脂膜40が相分離してパターンが形成された後、樹脂膜40への金属の含浸処理が行われる(ステップS4)。この処理は、樹脂膜40が相分離してパターンが形成された半導体ウェハーWをトリメチルアルミニウム(TMA:Trimethylaluminium)を含む雰囲気ガス中で加熱することによって進行する。このときの半導体ウェハーWの加熱温度は20℃以上400℃以下である。また、加熱時間は30秒以上60分以下である。トリメチルアルミニウムを含む雰囲気中で樹脂膜40が加熱されることによって、樹脂膜40のうちヘミセルロースを含む第1相P1の表面近傍に金属アルミニウム(Al)が含浸される。このとき、ヘミセルロースを含まない第2相P2は金属アルミニウムとほとんど反応しないため、第2相P2の表面には金属アルミニウムは含浸されない。すなわち、樹脂膜40のうちヘミセルロースを含む第1相P1のみの表面に金属アルミニウムが含浸されるのである。図6は、ヘミセルロースを含む第1相P1の表面にアルミニウムが含浸された半導体ウェハーWの断面構造を示す図である。
After the
次に、第1相P1の表面にアルミニウムが含浸された樹脂膜40の短時間加熱処理が行われる(ステップS5)。具体的には、アルミニウムが含浸された樹脂膜40が1秒以下加熱される。本実施形態においては、樹脂膜40が形成された半導体ウェハーWに対するフラッシュランプアニール(FLA:Flash Lamp Anneal)が実行される。図6に示すような樹脂膜40の第1相P1の表面にアルミニウムが含浸された半導体ウェハーWがフラッシュランプアニール装置に搬入される。その半導体ウェハーWの表面にキセノンフラッシュランプからフラッシュ光が照射される。フラッシュ光の照射時間は0.1ミリ秒~100ミリ秒である。本実施形態においては、例えば0.8ミリ秒の照射時間でフラッシュランプからフラッシュ光が照射される。
Next, short-time heat treatment is performed on the
照射強度が強く照射時間の極めて短いフラッシュ光が半導体ウェハーWの表面に照射されることにより、樹脂膜40を含む半導体ウェハーWの表面近傍のみが極短時間加熱される。表面にアルミニウムが含浸された樹脂膜40の第1相P1がフラッシュ光照射によって1秒以下の短時間加熱されることにより、アルミニウムが第1相P1中を拡散する。一方、表面にアルミニウムが含浸されていない樹脂膜40の第2相P2中にはアルミニウムは拡散しない。図7は、アルミニウムが樹脂膜40の第1相P1中を拡散した半導体ウェハーWの断面構造を模式的に示す図である。
By irradiating the surface of the semiconductor wafer W with a flash of light having a high irradiation intensity and an extremely short irradiation time, only the vicinity of the surface of the semiconductor wafer W including the
ステップS5では、樹脂膜40の熱分解温度以上に樹脂膜40が加熱されても良い。フラッシュランプアニールであれば、樹脂膜40が熱分解温度以上に加熱されたとしても、熱分解温度以上となっている時間は1秒以下であるため、樹脂膜40が熱分解することなくアルミニウムが第1相P1中を拡散する。また、フラッシュ光照射時の樹脂膜40の到達温度が高いほどアルミニウムが第1相P1中を拡散しやすくなる。
In step S<b>5 , the
ヘミセルロースは酸素原子を多く含むポリマーである。フラッシュ光照射によってアルミニウムが第1相P1中を拡散してヘミセルロースの酸素原子と反応することにより、樹脂膜40の第1相P1の全体が硬化してエッチング耐性が向上する。その一方、アルミニウムと反応していない樹脂膜40の第2相P2のエッチング耐性は第1相P1に比較して相対的に低い。その結果、樹脂膜40のうちヘミセルロースを含む第1相P1のみが選択的に硬化されて高いエッチング耐性を獲得することとなる。
Hemicellulose is a polymer rich in oxygen atoms. Aluminum diffuses in the first phase P1 by flash light irradiation and reacts with oxygen atoms of hemicellulose, thereby curing the entire first phase P1 of the
樹脂膜40の短時間加熱が終了した後、樹脂膜40の現像処理が実行される(ステップS6)。本実施形態では、ドライエッチングである反応性イオンエッチング(RIE:Reactive Ion Etching)によって樹脂膜40の現像処理が行われる。ヘミセルロースを含む第1相P1のみが高いエッチング耐性を有する樹脂膜40に対して反応性イオンエッチングを行うことにより、エッチング耐性が相対的に低い第2相P2のみが選択的にエッチングされて除去されることとなる。図8は、現像処理によって樹脂膜40の第2相P2が除去された半導体ウェハーWの断面構造を示す図である。現像処理により第2相P2が除去されることによって、半導体ウェハーW上のガイドパターン30が形成されていない領域には第1相P1のみが残存することとなる。このようにして、半導体ウェハーWには最終的に微細なパターンが形成される。
After the short-time heating of the
次に、パターンが形成された樹脂膜40をマスクとして下層膜20のエッチング処理が行われる(ステップS7)。このエッチング処理も反応性イオンエッチングによって実行される。樹脂膜40をマスクとして下層膜20のエッチング処理を行うことにより、樹脂膜40に形成されていたパターンが下層膜20に転写される。すなわち、下層膜20のうち第2相P2に対応する領域がエッチングされることとなる。図9は、下層膜20にパターンが形成された半導体ウェハーWの断面構造を示す図である。
Next, the
トリメチルアルミニウム(TMA)がヘミセルロースと反応して硬化した樹脂膜40の第1相P1をマスクとしてエッチング処理を行うことにより、その第1相P1が損耗することなく下層膜20のみがエッチングされることとなる。その結果、図9に示すように、下層膜20に深いホールが形成されて半導体デバイスが製造される。
Etching is performed using the first phase P1 of the
本実施形態においては、まず半導体ウェハーWに誘導自己組織化材料からなる樹脂膜40を塗布形成し、その半導体ウェハーWを加熱することによって樹脂膜40をヘミセルロースを含む第1相P1とヘミセルロースを含まない第2相P2とに相分離させている。単に樹脂膜40を相分離させただけでは、パターンは形成されるものの、第1相P1および第2相P2ともにエッチング耐性が低く、エッチング用のマスクとして使用することは難しい。そこで、樹脂膜40のうちヘミセルロースを含む第1相P1のみの表面近傍に金属アルミニウムを含浸させ、フラッシュランプアニールによってアルミニウムを拡散させることにより、第1相P1を選択的に硬化させてエッチング耐性を高めている。これにより、現像処理によってエッチング耐性が相対的に低い第2相P2のみが選択的に除去される一方で硬化された第1相P1は残留し、エッチング耐性に優れたパターンを形成することができる。
In this embodiment, first, a semiconductor wafer W is coated with a
ヘミセルロースは酸素原子を多く含むポリマーである。それゆえ、ヘミセルロースはアルミニウム等の金属と反応しやすい特性を有する。そしてその特性ゆえに、相分離した樹脂膜40をトリメチルアルミニウムの雰囲気中で加熱したときに、ヘミセルロースを含む第1相P1のみの表面近傍に金属アルミニウムが含浸されるのである。その結果、樹脂膜40のうち第1相P1のみを選択的に硬化させることができる。また、植物の細胞壁にも含まれるヘミセルロースは比較的安価な素材でもある。
Hemicellulose is a polymer rich in oxygen atoms. Therefore, hemicellulose has a property of being easily reacted with metals such as aluminum. Because of this characteristic, when the phase-separated
以上、本発明の実施の形態について説明したが、この発明はその趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。例えば、上記実施形態においては、ドライエッチングによって第2相P2を除去する現像処理を行っていたが、これに代えて、樹脂膜40に現像液を供給して第2相P2を溶解除去するいわゆるウェット現像を行うようにしても良い。樹脂膜40に供給する現像液としては、例えば酢酸、アセトン、イソプロピルアルコール(IPA)、プロピレングリコールモノメチルエーテルアセテート(PGMEA)、プロピレングリコールモノメチルエーテル(PGME)、乳酸エチル、酢酸ブチル、シクロヘキサノン等を用いることができる。このような現像液を第1相P1のみが硬化された樹脂膜40に供給することにより、上記実施形態のドライエッチングと同様に、エッチング耐性が相対的に低い第2相P2のみが選択的に除去されることとなる。
Although the embodiments of the present invention have been described above, the present invention can be modified in various ways other than those described above without departing from the scope of the invention. For example, in the above-described embodiment, the development treatment for removing the second phase P2 is performed by dry etching. Wet development may be performed. As the developer supplied to the
また、上記実施形態においては、ヘミセルロースを含む第1相P1に金属としてアルミニウムを含浸させていたが、これに限定されるものではなく、Li、Be、B、Na、Mg、Al、Si、K、Ca、Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Ga、Ge、As、Rb、Sr、Y、Zr、Nb、Mo、Ru、Pd、Ag、Cd、In、Sn、Sb、Te、Cs、Ba、La、Hf、Ta、W、Re、Os、Ir、Pt、Au、Hg、Tl、Pb、Bi、Po、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu等の他の金属を第1相P1の表面に含浸させるようにしても良い。このようにしても樹脂膜40のうち第1相P1を硬化させて上記実施形態と同様の効果を得ることができる。
In the above embodiment, the first phase P1 containing hemicellulose is impregnated with aluminum as a metal, but the present invention is not limited to this, and Li, Be, B, Na, Mg, Al, Si, K , Ca, Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Ga, Ge, As, Rb, Sr, Y, Zr, Nb, Mo, Ru, Pd, Ag, Cd, In , Sn, Sb, Te, Cs, Ba, La, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Tl, Pb, Bi, Po, Ce, Pr, Nd, Pm, Sm, Eu , Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, etc. may be impregnated on the surface of the first phase P1. Even in this manner, the first phase P1 of the
また、上記実施形態においては、相分離した樹脂膜40の第1相P1への金属の含浸処理時にトリメチルアルミニウムを含む雰囲気中で半導体ウェハーWを加熱していたが、加熱は必須では無く、ヘミセルロースを含む第1相P1にトリメチルアルミニウムを含む雰囲気を接触させるだけでも良い。加熱を行わずとも、酸素原子を多く含むヘミセルロースを含む第1相P1の表面近傍にトリメチルアルミニウムを含む雰囲気を接触させれば、当該表面にアルミニウムを含浸させることができる。
In the above-described embodiment, the semiconductor wafer W was heated in an atmosphere containing trimethylaluminum when the first phase P1 of the phase-separated
また、上記実施形態においては、短時間加熱処理(ステップS5)を、金属を含浸させる処理(ステップS4)を行った直後に行っていたが、これに限られるものではなく、金属を含浸させる処理を行った後に、引き続いて現像処理を行い、その後に短時間加熱処理を行うようにしてもよい。かかる場合であっても、樹脂膜40のうち第1相P1の表面近傍にはアルミニウム等の金属が含浸しており、エッチング耐性が向上する。そこで、例えドライエッチングである反応性イオンエッチング(RIE:Reactive Ion Etching)によって樹脂膜40の現像処理を行ったとしても、樹脂膜40のうち、エッチング耐性が相対的に低い第2相P2のみが選択的にエッチングされて除去され、第1相P1のみを確実に残存させることができる。そして、第1相P1に含浸されたアルミニウムを、短時間加熱処理によって、上記実施形態の場合と同様に第1相P1中に拡散させることができる。
Further, in the above embodiment, the short-time heat treatment (step S5) is performed immediately after the metal impregnation treatment (step S4). may be followed by development treatment, followed by heat treatment for a short period of time. Even in such a case, the vicinity of the surface of the first phase P1 of the
なお、上記実施形態においては、樹脂膜40の第1相P1に対してアルミニウム等の金属を含浸させる処理(ステップS4)を現像処理(ステップS6)の前に行うようにしていた。しかし、この現像処理を、前述した樹脂膜40に現像液を供給して第2相P2を溶解除去するウェット現像により行う場合には、現像処理を先に行い、その後に第1相P1に対して金属を含浸させる処理を行うようにしてもよい。かかる場合にも、その後に短時間加熱処理を行うことによって、上記実施形態の場合と同様に第1相P1中に金属を拡散させることができる。
In the above embodiment, the process of impregnating the first phase P1 of the
また、ステップS5の短時間加熱処理も必須の工程ではない。フラッシュランプアニールを行わなくても、樹脂膜40の第1相P1にアルミニウムを含浸させれば、酸素原子を多く含むヘミセルロースとアルミニウムとの反応がある程度進行し、第1相P1が硬化して第1相P1に必要なエッチング耐性を付与することができる。もっとも、フラッシュランプアニール等の短時間加熱処理を行った方がよりヘミセルロースとアルミニウムとの反応が進行して樹脂膜40の第1相P1を十分に硬化させることができる。
Also, the short-time heat treatment in step S5 is not an essential step. Even without flash lamp annealing, if the first phase P1 of the
また、ステップS5の短時間加熱処理は、フラッシュランプアニールに限定されるものではなく、例えば樹脂膜40を含む半導体ウェハーWの表面にレーザー光を照射するレーザーアニールであっても良い。すなわち、アルミニウムが含浸された樹脂膜40の第1相P1を所定温度以上に1秒以下加熱する形態であれば良い。
The short-time heat treatment in step S5 is not limited to flash lamp annealing, and may be laser annealing in which the surface of the semiconductor wafer W including the
また、ステップS3での樹脂膜40の相分離のための加熱にフラッシュランプアニールを用いるようにしても良い。フラッシュランプアニールを用いることにより、欠陥の発生を抑制しつつ樹脂膜40を第1相P1と第2相P2とに相分離させることができる。
Further, flash lamp annealing may be used for heating for phase separation of the
また、上記実施形態においては、ヘミセルロースを含有するブロック共重合体を含む誘導自己組織化材料からなる処理液を半導体ウェハーWに吐出してヘミセルロースを含む樹脂膜40を形成したが、ブロック共重合体に含まれるポリマーはヘミセルロースに限定されるものではない。誘導自己組織化材料に含まれるブロック共重合体に含有されるポリマーは、酸素原子を含有するポリマーであって、当該ポリマーの酸素原子含有率は、当該ポリマーの全質量に対して20質量%以上のもの(材料1)であれば良い。ヘミセルロースは当該材料1に含まれるポリマーである。
Further, in the above embodiment, the
特に、誘導自己組織化材料は、図10に示した一般式で表される構造、および、図11に示した一般式で表される構造から選択される少なくとも一方を有する重合部aと、図12で示した一般式で表される構造を有する重合部bと、を含むブロック共重合体(材料2)を含有するものが好ましい。当該ブロック共重合体における重合部aの含有率は、当該ブロック共重合体の全質量に対して3質量%以上80質量%以下である。
In particular, the induced self-assembly material has a structure represented by the general formula shown in FIG. 10 and a structure represented by the general formula shown in FIG. A block copolymer (material 2) containing a polymer portion b having a structure represented by the
図10および図11において、R1はそれぞれ独立に水素原子、フッ素原子、塩素原子、臭素原子、ヨウ素原子、アルキル基、アシル基、アリール基またはホスホリル基を表し、複数のR1は同一であっても異なっていても良い。R5は水素原子またはアルキル基を表し、複数のR5は同一であっても異なっていても良い。X1およびY1はそれぞれ独立に単結合または連結基を表し、複数のX1は同一であっても異なっていても良く、複数のY1は同一であっても異なっていても良い。pは2以上1500以下の整数を表し、rは0以上の整数を表し、複数のrの少なくとも1つは1以上の整数を表す。*印はrが2以上の場合にR1のいずれか1つとの結合部位を表すか、もしくはR1に代わってR1が結合している酸素原子のいずれか1つの結合部位を表す。 10 and 11, each R1 independently represents a hydrogen atom, a fluorine atom, a chlorine atom, a bromine atom, an iodine atom, an alkyl group, an acyl group, an aryl group or a phosphoryl group; can be different. R5 represents a hydrogen atom or an alkyl group, and multiple R5s may be the same or different. X1 and Y1 each independently represent a single bond or a linking group, multiple X1s may be the same or different, and multiple Y1s may be the same or different. p represents an integer of 2 or more and 1500 or less, r represents an integer of 0 or more, and at least one of a plurality of r represents an integer of 1 or more. The * mark represents a binding site to any one of R1 when r is 2 or more, or represents a binding site to any one of the oxygen atoms to which R1 is bonded in place of R1.
図12において、W1は炭素原子またはケイ素原子を表し、複数のW1は同一であっても異なっていても良い。W2は、-CR2-、-O-、-S-、-SiR2-を表し、複数のW2は同一であっても異なっていても良い(但し、Rは水素原子または炭素数が1~5のアルキル基を表し、複数のRは同一であっても異なっていても良い。)。R11は水素原子、メチル基または水酸基を表し、複数のR11は同一であっても異なっていても良い。R12は水素原子、水酸基、アセチル基、メトキシカルボニル基、アリール基またはピリジル基を表し、複数のR12は同一であっても異なっていても良い。qは2以上3000以下の整数を表す。 In FIG. 12, W1 represents a carbon atom or a silicon atom, and plural W1 may be the same or different. W2 represents -CR2-, -O-, -S-, -SiR2-, and a plurality of W2 may be the same or different (provided that R is a hydrogen atom or a represents an alkyl group, and multiple Rs may be the same or different). R11 represents a hydrogen atom, a methyl group or a hydroxyl group, and plural R11 may be the same or different. R12 represents a hydrogen atom, a hydroxyl group, an acetyl group, a methoxycarbonyl group, an aryl group or a pyridyl group, and a plurality of R12 may be the same or different. q represents an integer of 2 or more and 3000 or less.
材料2としては、例えば特許第6508422号に記載の糖メタクリレートとスチレンとのブロック共重合体が例示される。 As material 2, for example, a block copolymer of sugar methacrylate and styrene described in Japanese Patent No. 6508422 is exemplified.
本発明に係る技術は、誘導自己組織化技術を利用してパターンを形成する方法およびそれを含む半導体の製造方法に好適である。 INDUSTRIAL APPLICABILITY The technique according to the present invention is suitable for a pattern forming method using an induced self-assembly technique and a semiconductor manufacturing method including the same.
10 基材
20 下層膜
30 ガイドパターン
40 樹脂膜
P1 第1相
P2 第2相
W 半導体ウェハー
REFERENCE SIGNS
Claims (8)
基板上に酸素原子を含有するポリマーを含む誘導自己組織化材料からなる樹脂膜を塗布形成する成膜工程と、
前記基板を加熱して前記樹脂膜を前記酸素原子を含有するポリマーを含む第1相と前記酸素原子を含有するポリマーを含まない第2相とに相分離させる第1加熱工程と、
金属原子を含むガス中にて前記第1相に金属を含浸させる含浸工程と、
前記第2相を除去する現像工程と、
を備え、
前記含浸工程は、前記金属原子を含むガス中にて前記基板を加熱する第2加熱工程を含み、
前記含浸工程の後に、前記樹脂膜を所定温度以上に1秒以下加熱する第3加熱工程をさらに備えることを特徴とするパターン形成方法。 A pattern forming method for forming a pattern on a substrate, comprising:
a film-forming step of coating and forming a resin film made of an induced self-assembly material containing a polymer containing oxygen atoms on a substrate;
a first heating step of heating the substrate to separate the resin film into a first phase containing the oxygen atom-containing polymer and a second phase not containing the oxygen atom-containing polymer;
an impregnation step of impregnating the first phase with a metal in a gas containing metal atoms;
a developing step to remove the second phase;
with
The impregnation step includes a second heating step of heating the substrate in a gas containing the metal atoms,
The pattern forming method , further comprising, after the impregnation step, a third heating step of heating the resin film to a predetermined temperature or higher for one second or less .
前記第3加熱工程では、前記樹脂膜にフラッシュ光またはレーザー光を照射することを特徴とするパターン形成方法。 In the pattern formation method according to claim 1 ,
The pattern forming method, wherein in the third heating step, the resin film is irradiated with flash light or laser light.
前記現像工程では、ドライエッチングによって前記第2相を除去することを特徴とするパターン形成方法。 In the pattern forming method according to claim 1 or 2 ,
The pattern forming method, wherein in the developing step, the second phase is removed by dry etching.
前記現像工程では、前記樹脂膜に現像液を供給して前記第2相を溶解除去することを特徴とするパターン形成方法。 In the pattern forming method according to claim 1 or 2 ,
The pattern forming method, wherein in the developing step, a developer is supplied to the resin film to dissolve and remove the second phase.
前記現像工程は、前記含浸工程の前に行うことを特徴とするパターン形成方法。 In the pattern formation method according to claim 4 ,
The pattern forming method, wherein the developing step is performed before the impregnating step.
前記ポリマーの酸素原子含有率は、前記ポリマーの全質量に対して20質量%以上であることを特徴とするパターン形成方法。 In the pattern forming method according to any one of claims 1 to 5 ,
A pattern forming method, wherein the oxygen atom content of the polymer is 20% by mass or more with respect to the total mass of the polymer.
前記ポリマーはヘミセルロースであることを特徴とするパターン形成方法。 In the pattern formation method according to claim 6 ,
A pattern forming method, wherein the polymer is hemicellulose.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019208766A JP7339134B2 (en) | 2019-11-19 | 2019-11-19 | Pattern formation method and semiconductor manufacturing method including the method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019208766A JP7339134B2 (en) | 2019-11-19 | 2019-11-19 | Pattern formation method and semiconductor manufacturing method including the method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021082700A JP2021082700A (en) | 2021-05-27 |
JP7339134B2 true JP7339134B2 (en) | 2023-09-05 |
Family
ID=75966002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019208766A Active JP7339134B2 (en) | 2019-11-19 | 2019-11-19 | Pattern formation method and semiconductor manufacturing method including the method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7339134B2 (en) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008053464A (en) | 2006-08-24 | 2008-03-06 | Tokyo Electron Ltd | Applicator and developer, resist pattern formation apparatus, application and development method, method of forming resist pattern, and storage medium |
JP2009200388A (en) | 2008-02-25 | 2009-09-03 | Tokyo Electron Ltd | Method of processing substrate, program, computer storage medium and substrate processing system |
JP2012196613A (en) | 2011-03-18 | 2012-10-18 | Toshiba Corp | Coating apparatus and coating method |
JP2017150849A (en) | 2016-02-22 | 2017-08-31 | 東京エレクトロン株式会社 | Substrate treatment method, substrate treatment device, and computer readable recording medium |
JP2018509759A (en) | 2015-02-19 | 2018-04-05 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | A hybrid morphological chemical prepattern for induced self-assembly of block copolymers |
WO2018109552A1 (en) | 2016-12-15 | 2018-06-21 | Asm Ip Holding B.V. | Semiconductor processing apparatus |
WO2019163974A1 (en) | 2018-02-26 | 2019-08-29 | 王子ホールディングス株式会社 | Material for pattern formation, pattern forming method and monomer for materials for pattern formation |
-
2019
- 2019-11-19 JP JP2019208766A patent/JP7339134B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008053464A (en) | 2006-08-24 | 2008-03-06 | Tokyo Electron Ltd | Applicator and developer, resist pattern formation apparatus, application and development method, method of forming resist pattern, and storage medium |
JP2009200388A (en) | 2008-02-25 | 2009-09-03 | Tokyo Electron Ltd | Method of processing substrate, program, computer storage medium and substrate processing system |
JP2012196613A (en) | 2011-03-18 | 2012-10-18 | Toshiba Corp | Coating apparatus and coating method |
JP2018509759A (en) | 2015-02-19 | 2018-04-05 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | A hybrid morphological chemical prepattern for induced self-assembly of block copolymers |
JP2017150849A (en) | 2016-02-22 | 2017-08-31 | 東京エレクトロン株式会社 | Substrate treatment method, substrate treatment device, and computer readable recording medium |
WO2018109552A1 (en) | 2016-12-15 | 2018-06-21 | Asm Ip Holding B.V. | Semiconductor processing apparatus |
WO2019163974A1 (en) | 2018-02-26 | 2019-08-29 | 王子ホールディングス株式会社 | Material for pattern formation, pattern forming method and monomer for materials for pattern formation |
Also Published As
Publication number | Publication date |
---|---|
JP2021082700A (en) | 2021-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI482201B (en) | Pattern forming method and high molecular alloy base material | |
CN108780739B (en) | Pre-patterned lithographic template, process based on radiation patterning using the template, and process for forming the template | |
JP5254381B2 (en) | Pattern formation method | |
JP5694109B2 (en) | Pattern formation method | |
JP5318217B2 (en) | Pattern formation method | |
WO2003035932A1 (en) | Method for forming a micro-pattern on a substrate by using capillary force | |
CN106226998A (en) | Photoetching method | |
TW201510661A (en) | Chemi-epitaxy in directed self-assembly applications using photo-decomposable agents | |
TW201005036A (en) | Aqueous curable imprintable medium and patterned layer forming method | |
KR20100110366A (en) | Fine pattern mask, method for producing the same, and method for forming fine pattern using the mask | |
EP3500637B1 (en) | Polymer compositions for self-assembly applications | |
KR102651697B1 (en) | Trench assisted chemoepitaxy (trac) dsa flow | |
JP2020531630A (en) | Polymer brushes, and lithography / patterning methods using polymer brushes. | |
JP2016173415A (en) | Pattern forming method | |
JP2014135435A (en) | Semiconductor device manufacturing method | |
WO2007086323A1 (en) | Photosensitive resin composition | |
TWI555787B (en) | Method of forming fine pattern, and developer | |
JP7339134B2 (en) | Pattern formation method and semiconductor manufacturing method including the method | |
JP3772077B2 (en) | Pattern formation method | |
JP7316150B2 (en) | Pattern formation method and semiconductor manufacturing method including the method | |
US8007989B1 (en) | Method and solution for forming a patterned ferroelectric layer on a substrate | |
JPS6233737B2 (en) | ||
JP3563138B2 (en) | Pattern forming method using photosensitive resin composition | |
JP2006071913A (en) | Resist pattern forming method | |
KR950014325B1 (en) | Method of patterning photomask for silylation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191127 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20211109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20211109 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220617 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230824 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7339134 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |