JP7336789B2 - electric double layer transistor - Google Patents
electric double layer transistor Download PDFInfo
- Publication number
- JP7336789B2 JP7336789B2 JP2020115402A JP2020115402A JP7336789B2 JP 7336789 B2 JP7336789 B2 JP 7336789B2 JP 2020115402 A JP2020115402 A JP 2020115402A JP 2020115402 A JP2020115402 A JP 2020115402A JP 7336789 B2 JP7336789 B2 JP 7336789B2
- Authority
- JP
- Japan
- Prior art keywords
- electric double
- double layer
- layer
- thin film
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Description
本発明は、電気二重層トランジスタに関する。 The present invention relates to an electric double layer transistor.
アルカリ土類金属(A=Ca,Sr,Ba)-銅(Cu)-酸素(O)からなり、ACuO2の組成式を持つ化合物は、銅酸化物高温超伝導体の母物質の1つとして知られている。この物質は、図3に示すよう、アルカリ土類金属による層を挟むCuO2の原子層が無限に積み重なる結晶構造を持つことから、無限層銅酸化物と呼ばれる。 A compound consisting of alkaline earth metals (A=Ca, Sr, Ba)-copper (Cu)-oxygen (O) and having a composition formula of ACuO 2 is one of the base materials for copper oxide high-temperature superconductors. Are known. This material is called infinite layer copper oxide because it has a crystal structure in which atomic layers of CuO 2 sandwiching layers of alkaline earth metal are infinitely stacked as shown in FIG.
銅酸化物は共通りしてCuO2面に電子もしくはホールをドープすることによって金属化することが知られている。このため、無限層銅酸化物は、上述した物性を利用したトランジスタへの応用が期待される。 Copper oxides are commonly known to metallize by doping the CuO 2 surface with electrons or holes. Therefore, the infinite layer copper oxide is expected to be applied to transistors utilizing the physical properties described above.
この種のトランジスタとしては、例えば、図4に示すような、電気二重層トランジスタがある(非特許文献1,非特許文献2)。このトランジスタは、無限層銅酸化物から構成された薄膜301と、薄膜301の表面に互いに離間して形成されたソース電極302およびドレイン電極303と、ソース電極302とドレイン電極303との間の薄膜301に形成され、キャリアが導入されたキャリア導入層304と、キャリア導入層304の上に接する状態で配置されたイオン液体305と、イオン液体305に接触するゲート電極306とを備える。
Examples of this type of transistor include an electric double layer transistor as shown in FIG. 4 (Non-Patent Document 1, Non-Patent Document 2). This transistor comprises a
上述した電気二重層トランジスタでは、キャリア導入層304の上に、イオン液体305が接しており、この状態で、ゲート電極306にゲート電圧が印加される。このため、ある閾値以上の電圧印加では、無限層銅酸化物の薄膜301とイオン液体305との固液界面において、エッチング反応や還元反応などの様々な電気化学反応が起こる。
In the electric double layer transistor described above, the
例えば、無限層銅酸化物CaCuO2と、イオン液体としてDEME-TFSIとを用いる場合、+2.5V以上で脱酸素(還元)反応、-4.5V以下でエッチング反応が起きる。このような反応が起きると、キャリア導入層304の特性が大きく変化し、電気二重層トランジスタを設計通りの性能で動作させることができなくなる。
For example, when using infinite layer copper oxide CaCuO 2 and DEME-TFSI as an ionic liquid, a deoxidation (reduction) reaction occurs at +2.5 V or higher, and an etching reaction occurs at -4.5 V or lower. When such a reaction occurs, the characteristics of the
このように、従来の技術では、電気二重層トランジスタを、所望とする条件により設計通りの性能で動作させることができないという問題があった。 As described above, the conventional technique has the problem that the electric double layer transistor cannot be operated under the desired conditions with the performance as designed.
本発明は、以上のような問題点を解消するためになされたものであり、電気二重層トランジスタを、所望とする条件により設計通りの性能で動作させることができるようにすることを目的とする。 SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and an object of the present invention is to enable an electric double layer transistor to operate with performance as designed under desired conditions. .
本発明に係る電気二重層トランジスタは、ACuO2(A=Ba、Sr、Ca)、または、Aの一部を希土類元素で置換したA1-xRxCuO2(Rは希土類元素)を有する化合物から構成された薄膜と、薄膜の表面に互いに離間して形成されたソース電極およびドレイン電極と、ソース電極とドレイン電極との間の薄膜に形成され、キャリアが導入されたキャリア導入層と、キャリア導入層の上に形成された絶縁体からなる保護層と、保護層の表面に接する状態で配置されたイオン液体と、ソース電極、ドレイン電極、および薄膜とは離間して、イオン液体に接触するゲート電極とを備える。 The electric double layer transistor according to the present invention has ACuO 2 (A=Ba, Sr, Ca) or A 1-x R x CuO 2 (R is a rare earth element) in which part of A is substituted with a rare earth element. a thin film composed of a compound, a source electrode and a drain electrode formed apart from each other on the surface of the thin film, a carrier introduction layer formed on the thin film between the source electrode and the drain electrode and into which carriers are introduced; A protective layer made of an insulator formed on the carrier introduction layer, an ionic liquid arranged in contact with the surface of the protective layer, and the source electrode, the drain electrode, and the thin film are spaced apart from each other to contact the ionic liquid. and a gate electrode.
以上説明したように、本発明によれば、キャリア導入層の上に絶縁体からなる保護層を備えるので、電気二重層トランジスタを、所望とする条件により設計通りの性能で動作させることができる。 As described above, according to the present invention, since the protective layer made of an insulator is provided on the carrier introduction layer, the electric double layer transistor can be operated under desired conditions with performance as designed.
以下、本発明の実施の形態に係る電気二重層トランジスタについて図1を参照して説明する。 An electric double layer transistor according to an embodiment of the present invention will be described below with reference to FIG.
この電気二重層トランジスタは、薄膜101と、薄膜101の表面に互いに離間して形成されたソース電極102およびドレイン電極103と、ソース電極102とドレイン電極103との間の薄膜101に形成され、キャリアが導入されたキャリア導入層104とを備える。薄膜101は、ACuO2(A=Ba、Sr、Ca)、または、Aの一部を希土類元素で置換したA1-xRxCuO2(Rは希土類元素)を有する化合物から構成されている。
This electric double layer transistor is formed in a thin film 101, a
また、この電気二重層トランジスタは、イオン液体105と、ゲート電極106と、保護層107とを備える。保護層107は、絶縁体から構成され、キャリア導入層104の上に形成されている。保護層107は、例えば、EuFeO3もしくはCa2Fe2O5の結晶から構成することができる。これら材料から構成した保護層107は、1~2単位胞厚さとすることができる。
This electric double layer transistor also includes an
イオン液体105は、保護層107の表面に接する状態で配置される。イオン液体105は、例えば、N,N-ジエチル-N-メチル-N-(2-メトキシエチル)アンモニウムビス(トリフルオロメタンスルホニル)イミド[N,N-Diethyl-N-methyl-N-(2-methoxyethyl)ammonium bis(trifluoro methanesulfonyl)imide:DEME-TFSI]から構成することができる。なお、この例では、イオン液体105は、ソース電極102およびドレイン電極103にも接触している。
The
ゲート電極106は、ソース電極102、ドレイン電極103、および薄膜101とは離間して、イオン液体105に接触する。
以下、電気二重層トランジスタの製造方法を説明し、キャリア導入層104について説明する。
Hereinafter, a method for manufacturing an electric double layer transistor will be described, and the
まず、製造方法について説明する。まず、薄膜101を形成する。薄膜101は、例えば、(LaAlO3)0.3-(SrAl0.5Ta0.5O3)0.7の単結晶からなる基板(不図示)の上に、よく知られた分子線エピタキシー(MBE)法により形成することができる。薄膜101は、例えば、CaCuO2から構成し、厚さ70nmに形成することができる。 First, the manufacturing method will be described. First, a thin film 101 is formed. The thin film 101 is formed by the well-known molecular beam epitaxy (MBE) method on a substrate (not shown) made of a single crystal of (LaAlO 3 ) 0.3 -(SrAl 0.5 Ta 0.5 O 3 ) 0.7 , for example. can be done. The thin film 101 can be made of, for example, CaCuO 2 and can be formed to a thickness of 70 nm.
次に、薄膜101の上に、保護層107となる絶縁膜を形成する。絶縁膜は、例えば、薄膜101の形成と同じMBE装置を用い、薄膜101の形成に引き続き、処理室の内部を大気解放することなく、MBE法によりEuFeO3もしくはCa2Fe2O5を結晶成長することで形成する。絶縁膜は、厚さ1nm程度に形成することができる。この後、絶縁膜を公知のリソグラフィー技術およびエッチング技術などによりパターニングすることで、保護層107を形成する。
Next, an insulating film to be a
次に、保護層107を挾んで、薄膜101の表面に互いに離間してソース電極102およびドレイン電極103を設ける。例えば、よく知られた金属堆積技術により堆積した電極となる金属の膜を、公知のリソグラフィー技術およびエッチング技術によりパターニングすることで、ソース電極102およびドレイン電極103が形成できる。
Next, a
次に、保護層107の表面に接する状態でイオン液体105を配置する。次に、ソース電極102、ドレイン電極103、および薄膜101とは離間して、イオン液体105に接触するゲート電極106を設ける。
Next, the
次に、ゲート電極106にゲート電圧を印加する。このゲート電圧の印加により、ソース電極102とドレイン電極103との間の、保護層107の下の薄膜101に、キャリアが導入されたキャリア導入層104を形成する。この工程では、ソース電極102とドレイン電極103との間の抵抗値を測定しながら、ゲート電圧を印加する。また、この工程では、ソース電極102とドレイン電極103との間の抵抗値に対応させ、ゲート電圧の印加を制御することで、キャリア導入層104におけるキャリア濃度を制御する。
Next, a gate voltage is applied to the
ここで、実施の形態では、保護層107が形成されている状態で、キャリア導入層104を形成するので、キャリア導入層104におけるキャリア濃度の制御範囲を、保護層107がない場合に比較して、より大きくすることができる。
Here, in the embodiment, since the
上述した、電界効果により表面の電子もしくはホール密度変調させる電界キャリアドープでは、キャリアをドープする領域の上にイオン液体105を配置し、これをゲート絶縁体として電界(ゲート電圧)を印加し、キャリア導入層104を形成している。
In the electric field carrier doping that modulates the electron or hole density on the surface by the electric field effect described above, the
この電界キャリアドープにおいて、保護層107を形成しない場合、キャリアを導入する領域の無限層銅酸化物の層に、イオンを含む液体が接するものとなる。この状態では、ある閾値以上の電圧印加で、無限層銅酸化物の層と液体との固液界面において、エッチング反応や還元反応などの様々な電気化学反応が起こる。
In this electric field carrier doping, if the
上述したイオン液体105や電解質といったイオンを含む液体を用いた電界キャリアドープでは、結晶性を保ったまま電子からホールへ(あるいはホールから電子へ)キャリア符号を変化させるようなキャリアドープが可能である。このため、ドーパントの選定に大きな制限がある元素置換による不純物ドーピングに比べ、キャリア制御の精度および自由度が高い。
In electric field carrier doping using a liquid containing ions such as the
しかしながら、ある閾値を超えたゲート電圧において、イオンとドープされる物質の間に起こる電気化学反応が起こる。このため、キャリア導入層104を形成する薄膜101の組成、厚さを変えずにキャリアドープを実現するには、上限となる閾値内の電圧(電位窓)で、ドープせざるを得ず、これがドープ量の限界となっていた。
However, at gate voltages above a certain threshold, an electrochemical reaction takes place between the ions and the material being doped. Therefore, in order to realize carrier doping without changing the composition and thickness of the thin film 101 forming the
例えば、無限層銅酸化物CaCuO2と、イオン液体105としてDEME-TFSIとを用いる場合、+2.5V以上で脱酸素(還元)反応、-4.5V以下でエッチング反応が起きる。このため、上述した材料の組み合わせで電界キャリアドープの効果が期待できるゲート電圧VGの範囲は、-4.5V<VG<+2.5Vの範囲に限られる。
For example, when infinite layer copper oxide CaCuO 2 and DEME-TFSI are used as the
このように、保護層107を形成しない場合、1ユニットセル当たり0.1電子以上もしくは0.1ホール以上という広範囲の物性制御ができないなど、電界キャリアドープによるドープ量に制限がある。
As described above, when the
これに対し、実施の形態によれば、保護層107を設けているので、上述した無限層銅酸化物とイオン液体105との接触がなくなり、キャリア導入層104の形成における印加電圧の制限がなくなる。この結果、実施の形態によれば、絶対値がより高いゲート電圧を印加することが可能となり、様々な値でキャリアをドープすることが可能となる。
On the other hand, according to the embodiment, since the
なお、保護層107は、ゲート電圧印加による電界キャリアドープで、キャリア導入層104が形成可能な範囲の厚さとすることが重要である。また、保護層107は、上述した脱酸素(還元)反応、およびエッチング反応が防止できる厚さとすることが重要である。これらの観点より、保護層107は、例えば、EuFeO3もしくはCa2Fe2O5の結晶から構成する場合、1~2単位胞厚さとすることができる。また、保護層107は、イオン液体105に接して配置されるため、ゲート電圧印加による電界キャリアドープが起きない材料から構成することも重要である。
It is important that the
また、当然ながら、保護層107が形成されているので、キャリア導入層104とイオン液体105とが接触することがなく、電気二重層トランジスタを、所望とする条件により設計通りの性能で動作させることができる。
In addition, of course, since the
また、前述したように、薄膜101の形成に連続して、薄膜101の上に保護層107となる絶縁膜を形成することで、薄膜101の表面の、自然酸化膜の形成などによる汚染が防げるようになる。このような汚染は、キャリア導入層104におけるキャリアがトラップされるなどの原因となり、電気二重層トランジスタの特性劣化を招く。保護層107を設けることで、このような電気二重層トランジスタの特性劣化も防げるようになる。
Further, as described above, by forming an insulating film to be the
次に、薄膜101をCaCuO2から構成し、イオン液体105をDEME-TFSIとした実施の形態に係る電気二重層トランジスタにおける、ゲート電流-ゲート電圧特性について、図2に示す。図2に示すように、保護層107がない場合、負の大きなゲート電圧(-4.5V以下)において、エッチング反応(負)によるゲート電流の絶対値に急激な増大が起きている。また、保護層107がない場合、正の大きなゲート電圧(+2.5V以上)では、脱酸素反応(正)によるゲート電流の絶対値に急激な増大が起きている。
Next, FIG. 2 shows gate current-gate voltage characteristics in an electric double layer transistor according to an embodiment in which the thin film 101 is made of CaCuO 2 and the
これに対し、保護層107がある場合は、負の大きなゲート電圧(-4.5V以下)において、ゲート電流の絶対値に急激な増大はなく、ゲート電流の絶対値の上昇は5nA以下に抑えられ、エッチング反応(負)が大幅に抑制されていることがわかる。また、保護層107がある場合、正の大きなゲート電圧(+2.5V以上)において、ゲート電流が測定され、ゲート電流の絶対値の上昇は5nA以下に抑えられ、脱酸素反応(正)が大幅に抑制されていることがわかる。
On the other hand, when the
以上に説明したように、本発明によれば、キャリア導入層の上に絶縁体からなる保護層を備えるので、電気二重層トランジスタを、所望とする条件により設計通りの性能で動作させることができるようになる。 As described above, according to the present invention, since a protective layer made of an insulator is provided on the carrier introduction layer, the electric double layer transistor can be operated under desired conditions with performance as designed. become.
本発明によれば、従来の電気二重層トランジスタのキャリア制御範囲を超えるホールおよび電子のドーピング量を、単一素子のみで連続的かつ広範囲に可変できるので、材料合成、材料評価に要する時間が大幅に削減し、材料開発の効率化向上が図れる。 According to the present invention, the amount of doping of holes and electrons, which exceeds the carrier control range of conventional electric double layer transistors, can be varied continuously and over a wide range with only a single element, so the time required for material synthesis and material evaluation is greatly increased. , and the efficiency of material development can be improved.
無限層構造を持つCaCuO2および(Ca1-xNdx)CuO2薄膜では、元素置換、電界ドープ、それらの組み合わせたデバイスでも、キャリアドープ量に限界があった。本発明により、単一の薄膜作製だけで、簡便かつ素子の品質を保ったまま、従来にない広範囲のキャリアドープによる物性評価が可能となる。 In CaCuO 2 and (Ca 1-x Nd x )CuO 2 thin films with infinite layer structures, there is a limit to the amount of carrier doping even in element replacement, electric field doping, and devices in which these are combined. According to the present invention, it is possible to simply fabricate a single thin film, and to easily evaluate physical properties by carrier doping over a wide range while maintaining the quality of the device.
また、本発明によれば、電気二重層トランジスタ性能の向上が可能となる。従来の電気二重層トランジスタでは、イオン液体と無限層銅酸化物との間で起こる電気化学反応が不可避であり、これが電界キャリアドープによるドープ量の上限を決めていた。本発明によれば、この上限以上にキャリアをドープすることが可能となり、電気二重層トランジスタ性能の向上を可能としている。また、本発明によれば、無限層銅酸化物に限らず、電界キャリアドープの適用可能な物質の範囲の拡大が可能となる。 Moreover, according to the present invention, it is possible to improve the performance of the electric double layer transistor. In the conventional electric double layer transistor, the electrochemical reaction that occurs between the ionic liquid and the infinite layer copper oxide is unavoidable, and this determines the upper limit of the doping amount by electric field carrier doping. According to the present invention, it becomes possible to dope the carrier to the upper limit or more, and the performance of the electric double layer transistor can be improved. Further, according to the present invention, it is possible to expand the range of substances to which electric field carrier doping is applicable, not limited to infinite layer copper oxide.
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。 It should be noted that the present invention is not limited to the embodiments described above, and many modifications and combinations can be implemented by those skilled in the art within the technical concept of the present invention. It is clear.
101…薄膜、102…ソース電極、103…ドレイン電極、104…キャリア導入層、105…イオン液体、106…ゲート電極、107…保護層。 DESCRIPTION OF SYMBOLS 101... Thin film, 102... Source electrode, 103... Drain electrode, 104... Carrier introduction layer, 105... Ionic liquid, 106... Gate electrode, 107... Protective layer.
Claims (4)
前記薄膜の表面に互いに離間して形成されたソース電極およびドレイン電極と、
前記ソース電極と前記ドレイン電極との間の前記薄膜に形成され、キャリアが導入されたキャリア導入層と、
前記キャリア導入層の上に形成された絶縁体からなる保護層と、
前記保護層の表面に接する状態で配置されたイオン液体と、
前記ソース電極、前記ドレイン電極、および前記薄膜とは離間して、前記イオン液体に接触するゲート電極と
を備える電気二重層トランジスタ。 a thin film composed of a compound having ACuO 2 (A=Ba, Sr, Ca) or A 1-x R x CuO 2 (R is a rare earth element) in which part of A is substituted with a rare earth element;
a source electrode and a drain electrode formed apart from each other on the surface of the thin film;
a carrier introduction layer formed in the thin film between the source electrode and the drain electrode and into which carriers are introduced;
a protective layer made of an insulator formed on the carrier introduction layer;
an ionic liquid placed in contact with the surface of the protective layer;
An electric double layer transistor, comprising: a gate electrode that is separated from the source electrode, the drain electrode, and the thin film and is in contact with the ionic liquid.
前記保護層は、EuFeO3もしくはCa2Fe2O5の結晶から構成されていることを特徴とする電気二重層トランジスタ。 The electric double layer transistor according to claim 1,
The electric double layer transistor, wherein the protective layer is composed of crystals of EuFeO 3 or Ca 2 Fe 2 O 5 .
前記保護層は、1~2単位胞厚さとされていることを特徴とする電気二重層トランジスタ。 In the electric double layer transistor according to claim 2,
The electric double layer transistor, wherein the protective layer has a thickness of 1 to 2 unit cells.
前記イオン液体は、N,N-ジエチル-N-メチル-N-(2-メトキシエチル)アンモニウムビス(トリフルオロメタンスルホニル)イミドから構成されていることを特徴とする電気二重層トランジスタ。 In the electric double layer transistor according to any one of claims 1 to 3,
The electric double layer transistor, wherein the ionic liquid is composed of N,N-diethyl-N-methyl-N-(2-methoxyethyl)ammonium bis(trifluoromethanesulfonyl)imide.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020115402A JP7336789B2 (en) | 2020-07-03 | 2020-07-03 | electric double layer transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020115402A JP7336789B2 (en) | 2020-07-03 | 2020-07-03 | electric double layer transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022013089A JP2022013089A (en) | 2022-01-18 |
JP7336789B2 true JP7336789B2 (en) | 2023-09-01 |
Family
ID=80169482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020115402A Active JP7336789B2 (en) | 2020-07-03 | 2020-07-03 | electric double layer transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7336789B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7157892B1 (en) | 2022-08-02 | 2022-10-20 | 克弥 西沢 | Conductive elements, transistors, conductors, battery electrodes, batteries |
WO2023228702A1 (en) * | 2022-05-26 | 2023-11-30 | 克弥 西沢 | Conductive line, transfer device, and space solar beam energy transportation method |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006098416A1 (en) | 2005-03-15 | 2006-09-21 | Pioneer Corporation | Organic thin-film transistor and method for manufacturing same |
WO2009087793A1 (en) | 2008-01-11 | 2009-07-16 | National Institute Of Japan Science And Technology Agency | Field-effect transistor, field-effect transistor manufacturing method, intermediate and secondary intermediate |
WO2011148699A1 (en) | 2010-05-28 | 2011-12-01 | シャープ株式会社 | Organic semiconductor device, and process for production thereof |
JP2011243632A (en) | 2010-05-14 | 2011-12-01 | National Institute Of Advanced Industrial & Technology | Field effect transistor having channel layer of perovskite-type complex oxide, manufacturing method thereof, and memory element using this |
JP2012114373A (en) | 2010-11-26 | 2012-06-14 | National Institute Of Advanced Industrial & Technology | Field effect transistor with perovskite type complex oxide as channel layer and manufacturing method therefor, and memory device using the same |
JP2017199825A (en) | 2016-04-28 | 2017-11-02 | パナソニックIpマネジメント株式会社 | Three-terminal element and method for manufacturing the same |
US20180024092A1 (en) | 2015-02-04 | 2018-01-25 | Nokia Technologies Oy | Field-effect apparatus, associated apparatus and methods |
US20180068925A1 (en) | 2016-09-07 | 2018-03-08 | International Business Machines Corporation | On-chip integrated temperature protection device based on gel electrolyte |
JP2018113330A (en) | 2017-01-11 | 2018-07-19 | 国立研究開発法人理化学研究所 | Thermoelectric conversion element and method for manufacturing the same |
JP2020191394A (en) | 2019-05-23 | 2020-11-26 | 日本電信電話株式会社 | Thin film formation method |
-
2020
- 2020-07-03 JP JP2020115402A patent/JP7336789B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006098416A1 (en) | 2005-03-15 | 2006-09-21 | Pioneer Corporation | Organic thin-film transistor and method for manufacturing same |
WO2009087793A1 (en) | 2008-01-11 | 2009-07-16 | National Institute Of Japan Science And Technology Agency | Field-effect transistor, field-effect transistor manufacturing method, intermediate and secondary intermediate |
JP2011243632A (en) | 2010-05-14 | 2011-12-01 | National Institute Of Advanced Industrial & Technology | Field effect transistor having channel layer of perovskite-type complex oxide, manufacturing method thereof, and memory element using this |
WO2011148699A1 (en) | 2010-05-28 | 2011-12-01 | シャープ株式会社 | Organic semiconductor device, and process for production thereof |
JP2012114373A (en) | 2010-11-26 | 2012-06-14 | National Institute Of Advanced Industrial & Technology | Field effect transistor with perovskite type complex oxide as channel layer and manufacturing method therefor, and memory device using the same |
US20180024092A1 (en) | 2015-02-04 | 2018-01-25 | Nokia Technologies Oy | Field-effect apparatus, associated apparatus and methods |
JP2017199825A (en) | 2016-04-28 | 2017-11-02 | パナソニックIpマネジメント株式会社 | Three-terminal element and method for manufacturing the same |
US20180068925A1 (en) | 2016-09-07 | 2018-03-08 | International Business Machines Corporation | On-chip integrated temperature protection device based on gel electrolyte |
JP2018113330A (en) | 2017-01-11 | 2018-07-19 | 国立研究開発法人理化学研究所 | Thermoelectric conversion element and method for manufacturing the same |
JP2020191394A (en) | 2019-05-23 | 2020-11-26 | 日本電信電話株式会社 | Thin film formation method |
Also Published As
Publication number | Publication date |
---|---|
JP2022013089A (en) | 2022-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100339184B1 (en) | Junction mott transition field effect transistor(jmtfet) and switch for logic and memory applications | |
CN111602227A (en) | Ferroelectric memory devices employing conductivity modulation of thin semiconductor materials or two-dimensional charge carrier gases and methods of operating the same | |
US12027588B2 (en) | Field effect transistor including channel formed of 2D material | |
US7262463B2 (en) | Transistor including a deposited channel region having a doped portion | |
US3385731A (en) | Method of fabricating thin film device having close spaced electrodes | |
JP5552638B2 (en) | Field effect transistor having perovskite-type composite oxide channel layer and memory device using the same | |
JP7336789B2 (en) | electric double layer transistor | |
CN110911492A (en) | Electronic device and method of manufacturing the same | |
JPH0732250B2 (en) | Semiconductor device | |
EP3062351A1 (en) | Field-effect transistor | |
Moon et al. | Origin of the Threshold Voltage Shift in a Transistor with a 2D Electron Gas Channel at the Al2O3/SrTiO3 Interface | |
US20230413692A1 (en) | Energy efficient ferroelectric device and method for making the same | |
KR20210119199A (en) | Electronic device and method of manufacturing the same | |
CN111969046A (en) | High-linearity enhanced gallium nitride high-electron-mobility transistor and preparation method thereof | |
KR100304399B1 (en) | Nanoscale mott-transition molecular field effect transistor | |
JP5633804B2 (en) | Field effect transistor having perovskite complex oxide as channel layer, method for manufacturing the same, and memory device using the same | |
JP7182177B2 (en) | Thin film forming method | |
JP2008053554A (en) | Electronic device, and manufacturing method thereof | |
US10892327B2 (en) | Semi-metal rectifying junction | |
KR102287188B1 (en) | Ferroelectric tunnel junction memory devide showing non-linear characteristics and crosspoint array having the same | |
Gogoi | Thermally deposited Ag-doped CdS thin film transistors with high-k rare-earth oxide Nd 2 O 3 as gate dielectric | |
KR102580260B1 (en) | A space-free vertical field effect transistor comprising an active layer having vertically grown grains | |
US11081586B2 (en) | Thin film transistor and method for manufacturing the same | |
JP3186035B2 (en) | Laminated thin film for field effect element and field effect transistor using the laminated thin film | |
KR100652134B1 (en) | Non-volatile memory device with quantum dot and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20200706 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220727 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230727 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230810 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7336789 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |