JP2020191394A - Thin film formation method - Google Patents
Thin film formation method Download PDFInfo
- Publication number
- JP2020191394A JP2020191394A JP2019096597A JP2019096597A JP2020191394A JP 2020191394 A JP2020191394 A JP 2020191394A JP 2019096597 A JP2019096597 A JP 2019096597A JP 2019096597 A JP2019096597 A JP 2019096597A JP 2020191394 A JP2020191394 A JP 2020191394A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- carrier
- gate voltage
- electrode
- processing region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/60—Superconducting electric elements or equipment; Power systems integrating superconducting elements or equipment
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Weting (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本発明は、銅を含む酸化物の薄膜を形成する薄膜形成方法に関する。 The present invention relates to a thin film forming method for forming a thin film of an oxide containing copper.
アルカリ土類金属（Ａ＝Ｃａ，Ｓｒ，Ｂａ）−銅（Ｃｕ）−酸素（Ｏ）からなり、ＡＣｕＯ2の組成式を持つ化合物は、銅酸化物高温超伝導体の母物質の１つとして知られている。この物質は、図３に示すよう、アルカリ土類金属による層を挟むＣｕＯ2の原子層が無限に積み重なる結晶構造を持つことから、無限層銅酸化物と呼ばれる。 A compound consisting of alkaline earth metals (A = Ca, Sr, Ba) -copper (Cu) -oxygen (O) and having the composition formula of ACuO 2 is one of the parent materials of cuprate superconductors. Are known. As shown in FIG. 3, this substance is called an infinite layer copper oxide because it has a crystal structure in which atomic layers of CuO 2 sandwiching a layer made of an alkaline earth metal are infinitely stacked.
理論計算ならびに経験則によれば、銅酸化物は共通してＣｕＯ2面に電子もしくはホールをドープすることによって金属化して超伝導を示すようになる。特に、無限層銅酸化物は、銅酸化物超伝導体の中で最も単純な結晶構造を持つことから、ホールもしくは電子ドープ制御に対する本質的な知見が得られることが期待される。さらに、この制御性が確立した場合、無限層銅酸化物は、この物性を利用した超伝導材料・デバイスとしての応用も期待される。しかしながら、無限層銅酸化物は、超伝導体として最適なキャリアの種類（電子かホールか）、およびキャリアのドープ量が未だ明確になっていない。 According to theoretical calculations and empirical rules, copper oxides are commonly metallized by doping the CuO 2 surface with electrons or holes to exhibit superconductivity. In particular, since the infinite layer copper oxide has the simplest crystal structure among cuprate superconductors, it is expected that essential knowledge about hole or electron doping control can be obtained. Furthermore, if this controllability is established, the infinite layer copper oxide is expected to be applied as a superconducting material / device utilizing this physical property. However, in the infinite layer copper oxide, the optimum carrier type (electron or hole) as a superconductor and the doping amount of the carrier have not been clarified yet.
この酸化物に電気伝導性を持たせる技術として、ＣｕＯ2面内の酸素欠損を極限までなくした上で、アルカリ土類金属による層に過剰な酸素を取り込むことにより、ホールキャリアを導入する方法がある（非特許文献１参照）。また、上記物質に電気伝導性を持たせる方法として、アルカリ土類金属の元素位置を価数の違う希土類元素（ＲＥ＝Ｌａ，Ｎｄ）で置き換えて電子キャリアを導入する方法がある（非特許文献２参照）。 As a technique for imparting electrical conductivity to this oxide, there is a method of introducing whole carriers by eliminating oxygen deficiency in the CuO 2 plane to the utmost limit and then incorporating excess oxygen into the layer made of alkaline earth metal. Yes (see Non-Patent Document 1). Further, as a method of imparting electrical conductivity to the above-mentioned substance, there is a method of introducing an electron carrier by replacing the element position of the alkaline earth metal with a rare earth element (RE = La, Nd) having a different valence (Non-Patent Document). 2).
上述した方法において、キャリアドープした無限層銅酸化物の薄膜を形成するためには、組成比の精密制御が可能な分子線エピタキシー（ＭＢＥ）法などの物理的堆積法が主として用いられてきた。この場合、薄膜の厚さの違いによる性能を評価する際、厚さ毎にキャリアドープした無限層銅酸化物の薄膜を作製することになる。 In the above-mentioned method, in order to form a carrier-doped infinite layer copper oxide thin film, a physical deposition method such as a molecular beam epitaxy (MBE) method capable of precisely controlling the composition ratio has been mainly used. In this case, when evaluating the performance due to the difference in the thickness of the thin film, a carrier-doped infinite layer copper oxide thin film is produced for each thickness.
前述したように、超伝導材料・デバイスなどへの応用のためには、キャリアドープした無限層銅酸化物の薄膜の作製で、第１に、広範なキャリアドーピング量を正確に制御することが重要となる。例えば、元素置換による不純物ドーピングでは、ドーパントとして用いる金属原料の供給量を正確に制御することで、キャリアドーピング量を変えることができる。しかしながら、超低ドーピング量の状態でキャリアドープした無限層銅酸化物の薄膜の作製は、原料の供給量を制御することが技術的に困難である。また、元素置換では、固溶限界を超えるキャリアドーピングは不可能である。 As mentioned above, for application to superconducting materials and devices, it is important to accurately control a wide range of carrier doping amounts in the production of carrier-doped infinite layer copper oxide thin films. It becomes. For example, in impurity doping by element substitution, the carrier doping amount can be changed by accurately controlling the supply amount of the metal raw material used as the dopant. However, it is technically difficult to control the supply amount of raw materials in the production of a carrier-doped infinite layer copper oxide thin film in a state of an ultra-low doping amount. Further, in element substitution, carrier doping exceeding the solid solution limit is impossible.
また、キャリアドープした無限層銅酸化物の薄膜の作製では、キャリアの種類を電子からホールまで変化させることも重要となる。ところが、元素置換による不純物ドーピングでは、イオン半径の大きさの違いなど化学的な制約により、ドーパントの選定に大きな制限がある。また、この技術では、適当な置換元素がないため、結晶性を保ったまま電子からホールへ（あるいはホールから電子へ）キャリアの種類を変化させることができない系が多々あり、銅酸化物超伝導体がそのひとつである。 Further, in the production of a carrier-doped infinite layer copper oxide thin film, it is also important to change the type of carrier from electrons to holes. However, in impurity doping by element substitution, there is a big limitation in the selection of dopant due to chemical restrictions such as the difference in the size of the ionic radius. In addition, in this technology, there are many systems in which the type of carrier cannot be changed from electron to hole (or from hole to electron) while maintaining crystallinity because there is no suitable substitution element, and cuprate superconductivity. The body is one of them.
また、キャリアドープした無限層銅酸化物の薄膜の作製では、同一組成で厚さを制御しながら変化させることも重要となる。例えば、電気二重層トランジスタ構造によるキャリアドーピングでは、ドーピング量は薄膜の厚さでも変化する。このため、キャリアドープした無限層銅酸化物のキャリアドーピング量依存性を調べるためには、同一組成で厚さの異なる試料を多数用意することが必要となっていた。しかしながら、厚さのみが異なる同一組成のキャリアドープした無限層銅酸化物の薄膜の作製からデバイス化まで行う過程で、薄膜作製とデバイス化のそれぞれのプロセスで、わずかなランダムな誤差が生じ得る。 Further, in the production of a carrier-doped infinite layer copper oxide thin film, it is also important to change the thickness while controlling the same composition. For example, in carrier doping with an electric double layer transistor structure, the amount of doping also changes with the thickness of the thin film. Therefore, in order to investigate the carrier doping amount dependence of the carrier-doped infinite layer copper oxide, it is necessary to prepare a large number of samples having the same composition but different thicknesses. However, in the process from the production of the carrier-doped infinite layer copper oxide thin film having the same composition different only in thickness to the device formation, a slight random error may occur in each process of the thin film preparation and the device formation.
上述したように、超伝導材料・デバイスなどへの応用を目的とした、キャリアドープした無限層銅酸化物の薄膜の作製では、超低濃度から超高濃度までキャリアドーピングを行い、ドーピング量を正確に制御すること、同じ物質において結晶性を保ったまま電子からホールへキャリアの符号を変化させる技術、真にある物性のキャリアドーピング量依存性を調べるために、同じ組成、同じデバイスで膜厚だけを変化させることなどの技術が重要となる。 As described above, in the production of carrier-doped infinite layer copper oxide thin films for the purpose of application to superconducting materials and devices, carrier doping is performed from ultra-low concentration to ultra-high concentration to accurately determine the doping amount. The technology to change the carrier code from electrons to holes while maintaining the crystallinity in the same material, to investigate the carrier doping amount dependence of the true physical properties, only the film thickness with the same composition and the same device Technology such as changing is important.
本発明は、以上のような問題点を解消するためになされたものであり、無限層銅酸化物における、厚さ、キャリアの種類、キャリアの濃度の制御がより容易により正確に実施できるようにすることを目的とする。 The present invention has been made to solve the above problems so that the thickness, carrier type, and carrier concentration of the infinite layer copper oxide can be controlled more easily and accurately. The purpose is to do.
本発明に係る薄膜形成方法は、ＡＣｕＯ2（Ａ＝Ｂａ、Ｓｒ、Ｃａ）、または、Ａの一部を希土類元素で置換したＡ1-xＲxＣｕＯ2（Ｒは希土類元素）を有する化合物から構成された薄膜を形成する第１工程と、薄膜の処理領域の表面に互いに離間してソース電極およびドレイン電極を設ける第２工程と、処理領域の表面に接する状態でイオン液体を配置する第３工程と、ソース電極、ドレイン電極、および薄膜とは離間して、イオン液体に接触するゲート電極を設ける第４工程と、ゲート電極に第１ゲート電圧を印加することで、処理領域をエッチングする第５工程と、ゲート電極に、第１ゲート電圧より低い第２ゲート電圧を印加することで、処理領域にキャリアが導入されたキャリア導入層を形成する第６工程とを備える。 The thin film forming method according to the present invention is a compound having ACuO 2 (A = Ba, Sr, Ca) or A 1-x R x CuO 2 (R is a rare earth element) in which a part of A is replaced with a rare earth element. A first step of forming a thin film composed of the above, a second step of providing a source electrode and a drain electrode on the surface of the thin film treatment region separated from each other, and a first step of arranging the ionic liquid in contact with the surface of the treatment region. The processing region is etched by the third step, the fourth step of providing a gate electrode in contact with the ionic liquid at a distance from the source electrode, the drain electrode, and the thin film, and the first gate voltage being applied to the gate electrode. The fifth step includes a fifth step and a sixth step of forming a carrier introduction layer in which carriers are introduced into the processing region by applying a second gate voltage lower than the first gate voltage to the gate electrode.
上記薄膜形成方法の一構成例において、第５工程は、ソース電極とドレイン電極との間の抵抗値に対応させて第１ゲート電圧の印加を、例えば一定温度で制御することで、処理領域のエッチング量を制御する。 In one configuration example of the thin film forming method, in the fifth step, the application of the first gate voltage is controlled at a constant temperature, for example, in accordance with the resistance value between the source electrode and the drain electrode. Control the etching amount.
上記薄膜形成方法の一構成例において、第６工程は、ソース電極とドレイン電極との間の抵抗値に対応させて第２ゲート電圧の印加を制御することで、キャリア導入層におけるキャリア濃度を制御する。 In one configuration example of the thin film forming method, the sixth step controls the carrier concentration in the carrier introduction layer by controlling the application of the second gate voltage corresponding to the resistance value between the source electrode and the drain electrode. To do.
上記薄膜形成方法の一構成例において、第５工程に連続して第６工程を実施し、第６工程は、第５工程でエッチングされた処理領域にキャリア導入層を形成する。 In one configuration example of the thin film forming method, the sixth step is carried out consecutively with the fifth step, and in the sixth step, a carrier introduction layer is formed in the processing region etched in the fifth step.
以上説明したように、本発明によれば、処理対象の薄膜の処理領域の表面に、ソース電極、ドレイン電極、イオン液体、およびゲート電極を配置し、ゲート電極に第１ゲート電圧を印加してエッチングし、ゲート電極に、第２ゲート電圧を印加してキャリア導入層を形成するので、無限層銅酸化物における、厚さ、キャリアの種類、キャリアの濃度の制御がより容易により正確に実施できる。 As described above, according to the present invention, the source electrode, the drain electrode, the ionic liquid, and the gate electrode are arranged on the surface of the processing region of the thin film to be processed, and the first gate voltage is applied to the gate electrode. Since the carrier introduction layer is formed by etching and applying the second gate voltage to the gate electrode, the thickness, carrier type, and carrier concentration of the infinite layer copper oxide can be controlled more easily and accurately. ..
以下、本発明の実施の形態に係る薄膜形成方法について図１Ａ〜図１Ｆを参照して説明する。 Hereinafter, the thin film forming method according to the embodiment of the present invention will be described with reference to FIGS. 1A to 1F.
まず、図１Ａに示すように、ＡＣｕＯ2（Ａ＝Ｂａ、Ｓｒ、Ｃａ）、または、Ａの一部を希土類元素で置換したＡ1-xＲxＣｕＯ2（Ｒは希土類元素）を有する化合物、いわゆる無限層銅酸化物から構成された薄膜１０１を形成する（第１工程）。薄膜１０１は、例えば、ＣａＣｕＯ2から構成され、厚さ７０ｎｍに形成されている。薄膜１０１は、例えば、（ＬａＡｌＯ3）0.3−（ＳｒＡｌ0.5Ｔａ0.5Ｏ3）0.7の単結晶からなる基板（不図示）の上に、よく知られた分子線エピタキシー（ＭＢＥ）法により形成することができる。 First, as shown in FIG. 1A, a compound having ACuO 2 (A = Ba, Sr, Ca) or A 1-x R x CuO 2 (R is a rare earth element) in which a part of A is replaced with a rare earth element. A thin film 101 composed of so-called infinite layer copper oxide is formed (first step). The thin film 101 is made of, for example, CaCuO 2 and is formed to have a thickness of 70 nm. The thin film 101 is formed, for example, on a substrate (not shown) composed of a single crystal of (LaAlO 3 ) 0.3 − (SrAl 0.5 Ta 0.5 O 3 ) 0.7 by the well-known molecular beam epitaxy (MBE) method. Can be done.
次に、図１Ｂに示すように、薄膜１０１の処理領域１０１ａの表面に互いに離間してソース電極１０２およびドレイン電極１０３を設ける（第２工程）。例えば、よく知られた金属堆積技術により堆積した電極となる金属の膜を、公知のリソグラフィー技術およびエッチング技術によりパターニングすることで、ソース電極１０２およびドレイン電極１０３が形成できる。 Next, as shown in FIG. 1B, the source electrode 102 and the drain electrode 103 are provided on the surface of the processing region 101a of the thin film 101 at intervals from each other (second step). For example, the source electrode 102 and the drain electrode 103 can be formed by patterning a metal film to be an electrode deposited by a well-known metal deposition technique by a known lithography technique and an etching technique.
次に、図１Ｃに示すように、処理領域１０１ａの表面に接する状態でイオン液体１０４を配置する（第３工程）。イオン液体１０４は、例えば、Ｎ，Ｎ−ジエチル−Ｎ−メチル−Ｎ−（２−メトキシエチル）アンモニウムビス（トリフルオロメタンスルホニル）イミド［N,N-Diethyl-N-methyl-N-(2-methoxyethyl)ammonium bis(trifluoro methanesulfonyl)imide：DEME-TFSI］である。なお、この例では、イオン液体１０４は、ソース電極１０２およびドレイン電極１０３にも接触している。 Next, as shown in FIG. 1C, the ionic liquid 104 is placed in contact with the surface of the processing region 101a (third step). The ionic liquid 104 is, for example, N, N-diethyl-N-methyl-N- (2-methoxyethyl) ammonium bis (trifluoromethanesulfonyl) imide [N, N-Diethyl-N-methyl-N- (2-methoxyethyl) ) Ammonium bis (trifluoro methanesulfonyl) imide: DEME-TFSI]. In this example, the ionic liquid 104 is also in contact with the source electrode 102 and the drain electrode 103.
次に、図１Ｄに示すように、ソース電極１０２、ドレイン電極１０３、および薄膜１０１とは離間して、イオン液体１０４に接触するゲート電極１０５を設ける（第４工程）。 Next, as shown in FIG. 1D, a gate electrode 105 that comes into contact with the ionic liquid 104 is provided apart from the source electrode 102, the drain electrode 103, and the thin film 101 (fourth step).
次に、図１Ｅに示すように、ゲート電極１０５に第１ゲート電圧を印加する。この第１ゲート電圧の印加により、処理領域１０１ａをエッチングし、図１Ｆに示すように、処理領域１０１ａにおける薄膜１０１を薄層化する（第５工程）。この工程では、ソース電極１０２とドレイン電極１０３との間の抵抗値を測定しながら、第１ゲート電圧を印加する。また、この工程では、ソース電極１０２とドレイン電極１０３との間の抵抗値に対応させ、第１ゲート電圧の印加を、例えば一定温度で制御することで、処理領域１０１ａのエッチング量を制御する。 Next, as shown in FIG. 1E, a first gate voltage is applied to the gate electrode 105. By applying this first gate voltage, the processing region 101a is etched, and as shown in FIG. 1F, the thin film 101 in the processing region 101a is thinned (fifth step). In this step, the first gate voltage is applied while measuring the resistance value between the source electrode 102 and the drain electrode 103. Further, in this step, the etching amount of the processing region 101a is controlled by, for example, controlling the application of the first gate voltage at a constant temperature in correspondence with the resistance value between the source electrode 102 and the drain electrode 103.
この後、ゲート電極１０５に、第１ゲート電圧より低い第２ゲート電圧を印加することで、処理領域１０１ａにキャリアが導入されたキャリア導入層１０６を形成する（第６工程）。後述するように、エッチングが起きない範囲の第２ゲート電圧印加により、エッチングすることなくキャリアの導入が実施できる。第５工程に連続して第６工程を実施し、第６工程は、第５工程でエッチングされた処理領域１０１ａにキャリア導入層を形成する。この工程では、ソース電極１０２とドレイン電極１０３との間の抵抗値を測定しながら、第２ゲート電圧を印加する。また、この工程では、ソース電極１０２とドレイン電極１０３との間の抵抗値に対応させ、第２ゲート電圧の印加を制御することで、キャリア導入層１０６におけるキャリア濃度を制御する。 After that, by applying a second gate voltage lower than the first gate voltage to the gate electrode 105, a carrier introduction layer 106 in which carriers are introduced into the processing region 101a is formed (sixth step). As will be described later, the carrier can be introduced without etching by applying the second gate voltage within the range where etching does not occur. The sixth step is carried out in succession to the fifth step, and in the sixth step, a carrier introduction layer is formed in the processing region 101a etched in the fifth step. In this step, the second gate voltage is applied while measuring the resistance value between the source electrode 102 and the drain electrode 103. Further, in this step, the carrier concentration in the carrier introduction layer 106 is controlled by corresponding to the resistance value between the source electrode 102 and the drain electrode 103 and controlling the application of the second gate voltage.
以下、より詳細に説明する。図２に、初期の厚さ７０ｎｍのＣａＣｕＯ2からなる薄膜１０１と、ソース電極１０２、ドレイン電極１０３、イオン液体１０４、およびゲート電極１０５からなる電気二重層トランジスタ構造における、ゲート電圧を変化した場合の、ソース電極１０２とドレイン電極１０３との間の電気抵抗の変化を示す。 Hereinafter, a more detailed description will be given. FIG. 2 shows a case where the gate voltage is changed in the electric double layer transistor structure consisting of the initial thin film 101 made of CaCuO 2 having a thickness of 70 nm, the source electrode 102, the drain electrode 103, the ionic liquid 104, and the gate electrode 105. , The change in electrical resistance between the source electrode 102 and the drain electrode 103 is shown.
まず、黒丸で示すように、負の大きなゲート電圧（−５Ｖ）により、ソース・ドレイン間の電気抵抗が急激に増大する。−５Ｖでのゲート電圧印加中における、黒丸から白丸へ変位するソース・ドレイン間の電気抵抗の急激な増大は、処理領域１０１ａにおける薄膜１０１のエッチングにより、処理領域１０１ａの薄層化が、清浄表面を保ったまま進むことを示す。ゲート電圧印加により、処理領域１０１ａの薄膜１０１には、キャリアが導入（ドープ）されるが（図１Ｅ）、この段階では、処理領域１０１ａの薄膜１０１の表面の清浄度が低いため、キャリアがドープされる状態が、ソース・ドレイン間の電気抵抗の測定結果には反映されない。 First, as shown by the black circles, the large negative gate voltage (-5V) causes the electrical resistance between the source and drain to increase sharply. The rapid increase in electrical resistance between the source and drain that is displaced from the black circle to the white circle while the gate voltage is applied at -5V is due to the etching of the thin film 101 in the processing region 101a, which thins the treatment region 101a and makes the clean surface. Indicates that the process proceeds while maintaining. Carriers are introduced (doped) into the thin film 101 of the processing region 101a by applying the gate voltage (FIG. 1E), but at this stage, the surface cleanliness of the thin film 101 of the processing region 101a is low, so that the carriers are doped. This state is not reflected in the measurement result of the electrical resistance between the source and drain.
また、上述したソース・ドレイン間の電気抵抗の解析より、ゲート電極１０５に印加するゲート電圧を−５Ｖとし、これを１４６分程度継続することで、処理領域１０１ａにおける薄膜１０１の厚さを、７０ｎｍから５９ｎｍへ減少させた。なお、電気化学的エッチングにおけるエッチングレートの指標は、ゲート電圧を印加したときに流れるゲート電流（時間あたりの電気化学反応量）であり、エッチングレートとゲート電流とは、比例関係にある。電気化学的エッチングにおける、エッチング量を制御するパラメータは、ゲート電圧、処理温度、処理時間の３つである。ゲート電流は、処理対象ごとにゲート電圧と処理温度とを固定することで決定され、処理時間を変化（制御）することで、目的とする厚さを得ることができる。図２は、ゲート電圧を＋２Ｖから−５Ｖまで変化させた結果を示している。ゲート電圧を−５Ｖ、処理温度２００Ｋで、処理時間を１４６分として処理することで、薄膜１０１の厚さが７０ｎｍから５９ｎｍまで減少した。上記ゲート電圧および処理温度の条件では、ゲート電流は約１０ｎＡとなり、エッチングレートが４．５ｎｍ／ｈと見積もられた。 Further, from the analysis of the electric resistance between the source and the drain described above, the gate voltage applied to the gate electrode 105 was set to -5 V, and this was continued for about 146 minutes to increase the thickness of the thin film 101 in the processing region 101a to 70 nm. Was reduced to 59 nm. The index of the etching rate in electrochemical etching is the gate current (electrochemical reaction amount per hour) that flows when the gate voltage is applied, and the etching rate and the gate current are in a proportional relationship. In electrochemical etching, there are three parameters for controlling the etching amount: gate voltage, processing temperature, and processing time. The gate current is determined by fixing the gate voltage and the processing temperature for each processing target, and the target thickness can be obtained by changing (controlling) the processing time. FIG. 2 shows the result of changing the gate voltage from + 2V to -5V. The thickness of the thin film 101 was reduced from 70 nm to 59 nm by treating with a gate voltage of −5 V, a treatment temperature of 200 K, and a treatment time of 146 minutes. Under the above gate voltage and processing temperature conditions, the gate current was about 10 nA and the etching rate was estimated to be 4.5 nm / h.
また、この後のゲート電圧増加（−５Ｖから＋２Ｖ）により、白丸で示すように、ソース・ドレイン間の電気抵抗の上昇と下降が起こっていることがわかる。ゲート電圧が−５Ｖから−２Ｖまでのソース・ドレイン間の電気抵抗の上昇は、ホールキャリア密度の減少、ゲート電圧が−２Ｖから＋２Ｖでの電気抵抗の下降は、電子キャリア密度の増加を示していることが分かる。また、ゲート電圧が−２Ｖの電荷中性点を境に、キャリア導入層１０６におけるキャリアの種類が、ホールから電子へと連続的に制御されていることがわかる。この段階は、エッチングにより、処理領域１０１ａの薄膜１０１の表面が清浄になり、キャリアがドープされる状態が、ソース・ドレイン間の電気抵抗の測定結果には反映されるようになる。なお、エッチングにより薄膜１０１の膜厚が薄くなっているため、全体に、ソース・ドレイン間の電気抵抗が、エッチング前の初期より高くなっている。 Further, it can be seen that the subsequent increase in the gate voltage (from −5 V to + 2 V) causes an increase and a decrease in the electric resistance between the source and the drain as shown by the white circles. An increase in electrical resistance between the source and drain from a gate voltage of -5V to -2V indicates a decrease in hole carrier density, and a decrease in electrical resistance from a gate voltage of -2V to + 2V indicates an increase in electron carrier density. You can see that there is. Further, it can be seen that the type of carrier in the carrier introduction layer 106 is continuously controlled from holes to electrons at the charge neutral point where the gate voltage is -2V. In this step, the surface of the thin film 101 in the processing region 101a is cleaned by etching, and the state in which the carriers are doped is reflected in the measurement result of the electric resistance between the source and the drain. Since the film thickness of the thin film 101 is reduced by etching, the electrical resistance between the source and drain is higher than that at the initial stage before etching.
上述同様な、エッチング工程およびキャリアドープ工程の繰り返しにより、最終的に原子層の厚さまでの膜厚制御とキャリア制御ができ、無限層銅酸化物を所望とする厚さとし、また、所望とするキャリア濃度とした様々な調査（測定）が、１つの薄膜で実施できる。さらに、実施の形態に係る薄膜形成方法によれば、任意のゲート電圧（キャリア数）からのエッチングを温度調節のみにより実施可能であり、所望のキャリア数と膜厚における物性の評価を、正確かつ効率よく実施することができる。なお、（Ｃａ1-xＮｄx）ＣｕＯ2単結晶薄膜を用いた同様な実験後の電子顕微鏡による断面観察により、初期膜厚８０ｎｍの上記の単結晶薄膜が、３０ｎｍ程度まで無限層構造を保ったまま薄膜化していることも実際に確かめられている。また、アルカリ土類元素Ａ、および、希土類元素Ｒを変えても同様の結果が得られている。 By repeating the etching step and the carrier doping step in the same manner as described above, the film thickness and the carrier can be finally controlled up to the thickness of the atomic layer, and the infinite layer copper oxide can be made to the desired thickness and the desired carrier. Various investigations (measurements) based on the concentration can be performed with one thin film. Further, according to the thin film forming method according to the embodiment, etching from an arbitrary gate voltage (number of carriers) can be performed only by adjusting the temperature, and the evaluation of physical properties at a desired number of carriers and film thickness can be accurately and accurately performed. It can be carried out efficiently. By observing the cross section with an electron microscope after a similar experiment using a (Ca 1-x Nd x ) CuO 2 single crystal thin film, the above single crystal thin film having an initial film thickness of 80 nm maintained an infinite layer structure up to about 30 nm. It has actually been confirmed that the film is thinned as it is. Further, the same result is obtained even if the alkaline earth element A and the rare earth element R are changed.
以上に説明したように、本発明によれば、処理対象の薄膜の処理領域の表面に、ソース電極、ドレイン電極、イオン液体、およびゲート電極を配置し、ゲート電極に第１ゲート電圧を印加してエッチングし、ゲート電極に、第２ゲート電圧を印加してキャリア導入層を形成するので、無限層銅酸化物における、厚さ、キャリアの種類、キャリアの濃度の制御がより容易により正確に実施できるようになる。 As described above, according to the present invention, the source electrode, the drain electrode, the ionic liquid, and the gate electrode are arranged on the surface of the processing region of the thin film to be treated, and the first gate voltage is applied to the gate electrode. Etching and applying a second gate voltage to the gate electrode to form a carrier introduction layer, making it easier and more accurate to control the thickness, carrier type, and carrier concentration of the infinite layer copper oxide. become able to.
ところで、電気二重層トランジスタ構造を用い、ゲート電圧印加により発生する電界効果を用いることで、静電的にキャリアをドープする技術は、すでに知られている。この技術は、組成制御法を伴わないキャリアドープ法であるが、キャリアをドープした層の厚さは、この層がもともと持つ電気伝導度によって異なる（電気伝導度が大きいほど薄くなる）という難点があった。 By the way, a technique of electrostatically doping carriers by using an electric double layer transistor structure and using a field effect generated by applying a gate voltage is already known. This technique is a carrier doping method that does not involve a composition control method, but it has the disadvantage that the thickness of the carrier-doped layer differs depending on the electrical conductivity that this layer originally has (the higher the electrical conductivity, the thinner it becomes). there were.
このため、有限な電気伝導度を有する無限層銅酸化物に、上述した電界効果によるキャリアドープを可能にするためには、単純には、酸素欠損のない高品質な単結晶の薄膜を形成し、この薄膜の表面の清浄度を保ったまま、電気二重層トランジスタ構造とすることが重要となる。従来では、表面の清浄度が保たれた酸素欠損のない高品質な単結晶の薄膜の形成工程と、電気二重層トランジスタ構造とする工程とを、個別に行うことになっていた。 Therefore, in order to enable carrier doping by the above-mentioned field effect on the infinite layer copper oxide having a finite electric conductivity, a high-quality single crystal thin film without oxygen deficiency is simply formed. It is important to have an electric double layer transistor structure while maintaining the cleanliness of the surface of this thin film. Conventionally, a step of forming a high-quality single crystal thin film having a surface cleanliness and no oxygen deficiency and a step of forming an electric double layer transistor structure have been performed separately.
上述した従来技術に対し、本発明では、膜厚とキャリアドーピング量を単一の素子構造のみで独立かつ連続的に可変できるので、無限層銅酸化物の薄膜形成、形成した薄膜の評価に要する時間を大幅に削減でき、材料開発の効率化向上につながる。本発明では、電気二重層トランジスタ構造を用いた電気化学的エッチングにより、無限層構造を持つＣａＣｕＯ2または（Ｃａ1-xＮｄx）ＣｕＯ2薄膜の厚さを、清浄表面を保ったまま、連続的に減少させる。従来では、例えば、膜厚による物性の変化を調べる場合、調査対象の膜厚の数だけ薄膜を作製していた。これに対し、本発明によれば、１つの薄膜で、簡便かつ品質を保ったまま、物性の膜厚依存性評価が可能となる。 In contrast to the above-mentioned prior art, in the present invention, the film thickness and the amount of carrier doping can be changed independently and continuously with only a single device structure, so that it is necessary to form a thin film of infinite layer copper oxide and evaluate the formed thin film. It can save a lot of time and improve the efficiency of material development. In the present invention, the thickness of the CaCuO 2 or (Ca 1-x Nd x ) CuO 2 thin film having an infinite layer structure is continuously maintained while maintaining a clean surface by electrochemical etching using an electric double layer transistor structure. To reduce. Conventionally, for example, when investigating changes in physical properties due to film thickness, as many thin films as the number of film thicknesses to be investigated have been produced. On the other hand, according to the present invention, it is possible to easily evaluate the film thickness dependence of physical properties with one thin film while maintaining the quality.
また、１つの薄膜において、ホール領域から電子領域までキャリアドーピングが可能になったことで、ホール／電子領域でそれぞれ異なるスイッチング温度を有するホールドープ超伝導・絶縁体・電子ドープ超伝導スイッチング素子の作製が可能となる。 In addition, since carrier doping is possible from the hole region to the electron region in one thin film, a hole-doped superconducting, insulator, and electron-doped superconducting switching element having different switching temperatures in the hole / electron region can be manufactured. Is possible.
対象となる無限層銅酸化物へキャリアドープする従来の方法は、ホールドープでは過剰酸素導入、電子ドープでは希土類元素置換である。このため、従来の方法では、ホールと電子の両極性キャリアドープの効果を調べるには、各々異なった作製プロセスおよび異なった構造の試料を作り分け、これらを比較せざるを得ない。加えて、従来の方法では、上述した資料におけるドープ範囲は限られていた。これに対し、本発明によれば、同一結晶構造をもつ同一厚さの無限層銅酸化物において、ホール領域から電子領域わたるキャリアドープが可能となる。本発明により、初めて無限層銅酸化物の両極性ドーピングが実現された。さらに、両極性ドーピングと電気化学的エッチングによる厚さ制御とを、同じ対象に対して実施した前例はなく、本発明はこれを可能とする新規の技術である。 The conventional method of carrier doping the target infinite layer copper oxide is excess oxygen introduction in hole doping and rare earth element substitution in electron doping. For this reason, in the conventional method, in order to investigate the effect of bipolar carrier doping of holes and electrons, it is necessary to prepare different preparation processes and samples having different structures and compare them. In addition, in the conventional method, the doping range in the above-mentioned materials has been limited. On the other hand, according to the present invention, carrier doping from the hole region to the electron region is possible in an infinite layer copper oxide having the same crystal structure and the same thickness. According to the present invention, bipolar doping of infinite layer copper oxide is realized for the first time. Furthermore, there is no precedent for bipolar doping and thickness control by electrochemical etching for the same subject, and the present invention is a novel technique that makes this possible.
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。 The present invention is not limited to the embodiments described above, and many modifications and combinations can be carried out by a person having ordinary knowledge in the art within the technical idea of the present invention. That is clear.
１０１…薄膜、１０１ａ…処理領域、１０２…ソース電極、１０３…ドレイン電極、１０４…イオン液体、１０５…ゲート電極、１０６…キャリア導入層。 101 ... thin film, 101a ... processing region, 102 ... source electrode, 103 ... drain electrode, 104 ... ionic liquid, 105 ... gate electrode, 106 ... carrier introduction layer.
Claims (4)
前記薄膜の処理領域の表面に互いに離間してソース電極およびドレイン電極を設ける第２工程と、
前記処理領域の表面に接する状態でイオン液体を配置する第３工程と、
前記ソース電極、前記ドレイン電極、および前記薄膜とは離間して、前記イオン液体に接触するゲート電極を設ける第４工程と、
前記ゲート電極に第１ゲート電圧を印加することで、前記処理領域をエッチングする第５工程と、
前記ゲート電極に、前記第１ゲート電圧より低い第２ゲート電圧を印加することで、前記処理領域にキャリアが導入されたキャリア導入層を形成する第６工程と
を備える薄膜形成方法。 A thin film composed of ACuO 2 (A = Ba, Sr, Ca) or a compound having A 1-x R x CuO 2 (R is a rare earth element) in which a part of A is replaced with a rare earth element is formed. 1 step and
A second step of providing a source electrode and a drain electrode on the surface of the thin film processing region separated from each other, and
The third step of arranging the ionic liquid in contact with the surface of the processing region, and
A fourth step of providing a gate electrode in contact with the ionic liquid at a distance from the source electrode, the drain electrode, and the thin film.
The fifth step of etching the processing region by applying the first gate voltage to the gate electrode, and
A thin film forming method comprising a sixth step of forming a carrier introduction layer in which carriers are introduced into the processing region by applying a second gate voltage lower than the first gate voltage to the gate electrode.
前記第５工程は、前記ソース電極と前記ドレイン電極との間の抵抗値に対応させて前記第１ゲート電圧の印加を制御することで、前記処理領域のエッチング量を制御することを特徴とする薄膜形成方法。 In the thin film forming method according to claim 1,
The fifth step is characterized in that the etching amount of the processing region is controlled by controlling the application of the first gate voltage in correspondence with the resistance value between the source electrode and the drain electrode. Thin film forming method.
前記第６工程は、前記ソース電極と前記ドレイン電極との間の抵抗値に対応させて前記第２ゲート電圧の印加を制御することで、前記キャリア導入層におけるキャリア濃度を制御することを特徴とする薄膜形成方法。 In the thin film forming method according to claim 1 or 2.
The sixth step is characterized in that the carrier concentration in the carrier introduction layer is controlled by controlling the application of the second gate voltage according to the resistance value between the source electrode and the drain electrode. Thin film forming method.
前記第５工程に連続して前記第６工程を実施し、
前記第６工程は、前記第５工程でエッチングされた前記処理領域に前記キャリア導入層を形成する
ことを特徴とする薄膜形成方法。 In the thin film forming method according to any one of claims 1 to 3,
The sixth step is carried out in succession to the fifth step,
The sixth step is a thin film forming method, characterized in that the carrier introduction layer is formed in the treated region etched in the fifth step.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019096597A JP7182177B2 (en) | 2019-05-23 | 2019-05-23 | Thin film forming method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019096597A JP7182177B2 (en) | 2019-05-23 | 2019-05-23 | Thin film forming method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020191394A true JP2020191394A (en) | 2020-11-26 |
| JP7182177B2 JP7182177B2 (en) | 2022-12-02 |
Family
ID=73454016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019096597A Active JP7182177B2 (en) | 2019-05-23 | 2019-05-23 | Thin film forming method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7182177B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022013089A (en) * | 2020-07-03 | 2022-01-18 | 日本電信電話株式会社 | Electric double-layer transistor |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06209126A (en) * | 1993-01-12 | 1994-07-26 | Nippon Telegr & Teleph Corp <Ntt> | Selective etching material and method for oxide superconductor thin film |
| US5646095A (en) * | 1991-06-18 | 1997-07-08 | International Business Machines Corporation | Selective insulation etching for fabricating superconductor microcircuits |
| JP2002280629A (en) * | 2001-03-21 | 2002-09-27 | Nippon Telegr & Teleph Corp <Ntt> | SOLUBLE SURFACE TREATMENT METHOD FOR LaSrAlO4 |
| JP2011243632A (en) * | 2010-05-14 | 2011-12-01 | National Institute Of Advanced Industrial & Technology | Field effect transistor having channel layer of perovskite-type complex oxide, manufacturing method thereof, and memory element using this |
| JP2018113330A (en) * | 2017-01-11 | 2018-07-19 | 国立研究開発法人理化学研究所 | Thermoelectric conversion element and method for manufacturing the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6209126B2 (en) | 2013-08-05 | 2017-10-04 | 日本特殊陶業株式会社 | Heater, gas sensor element and gas sensor |
-
2019
- 2019-05-23 JP JP2019096597A patent/JP7182177B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5646095A (en) * | 1991-06-18 | 1997-07-08 | International Business Machines Corporation | Selective insulation etching for fabricating superconductor microcircuits |
| JPH06209126A (en) * | 1993-01-12 | 1994-07-26 | Nippon Telegr & Teleph Corp <Ntt> | Selective etching material and method for oxide superconductor thin film |
| JP2002280629A (en) * | 2001-03-21 | 2002-09-27 | Nippon Telegr & Teleph Corp <Ntt> | SOLUBLE SURFACE TREATMENT METHOD FOR LaSrAlO4 |
| JP2011243632A (en) * | 2010-05-14 | 2011-12-01 | National Institute Of Advanced Industrial & Technology | Field effect transistor having channel layer of perovskite-type complex oxide, manufacturing method thereof, and memory element using this |
| JP2018113330A (en) * | 2017-01-11 | 2018-07-19 | 国立研究開発法人理化学研究所 | Thermoelectric conversion element and method for manufacturing the same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022013089A (en) * | 2020-07-03 | 2022-01-18 | 日本電信電話株式会社 | Electric double-layer transistor |
| JP7336789B2 (en) | 2020-07-03 | 2023-09-01 | 日本電信電話株式会社 | electric double layer transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7182177B2 (en) | 2022-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Park et al. | Creation of a two-dimensional electron gas at an oxide interface on silicon | |
| JP5552638B2 (en) | Field effect transistor having perovskite-type composite oxide channel layer and memory device using the same | |
| US20140302310A1 (en) | Amorphous multi-component metal/metal oxide nanolaminate metamaterials and devices based thereon | |
| DE69107262T4 (en) | ELECTRONIC ARRANGEMENT WITH ELECTRICAL MATERIAL POWER CHANNEL. | |
| CN1138301C (en) | Method for making superconductor field transistor with inverted MISFET structure | |
| EP2522041B1 (en) | Electrically actuated switch | |
| JP7336789B2 (en) | electric double layer transistor | |
| JP7182177B2 (en) | Thin film forming method | |
| KR100639990B1 (en) | Devices using abrupt metal-insulator transition and fabrication method thereof | |
| US20230413692A1 (en) | Energy efficient ferroelectric device and method for making the same | |
| JP5633804B2 (en) | Field effect transistor having perovskite complex oxide as channel layer, method for manufacturing the same, and memory device using the same | |
| JP2812454B2 (en) | Method and apparatus for doping solid materials | |
| JP3020524B2 (en) | Oxide superconducting element | |
| Li et al. | Anatomy of vertical heteroepitaxial interfaces reveals the memristive mechanism in Nb2O5-NaNbO3 thin films | |
| US6160266A (en) | Superconducting device and a method of manufacturing the same | |
| Lee et al. | Ultra-thin resistive switching oxide layers self-assembled by field-induced oxygen migration (FIOM) technique | |
| JP2669576B2 (en) | Superconducting channel field effect device | |
| US6719924B2 (en) | Superconducting device and method of manufacturing the same | |
| JP3186035B2 (en) | Laminated thin film for field effect element and field effect transistor using the laminated thin film | |
| US6724056B1 (en) | Field-effect transistors with high-sensitivity gates | |
| EP0895512B1 (en) | Pin layer sequence on a perovskite | |
| JP4056575B2 (en) | Superconducting device and manufacturing method thereof | |
| JP2016157875A (en) | Semiconductor laminate structure and manufacturing method of the same, and semiconductor element and manufacturing method of the same | |
| SHENGWEI | Carrier concentration-tuned phase transitions in high-Tc cuprates and perovskite oxide interfaces | |
| JPS63208283A (en) | Superconductive element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20190523 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210824 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221111 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7182177 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |