JP7335039B2 - 装置、方法、及びプログラム - Google Patents
装置、方法、及びプログラム Download PDFInfo
- Publication number
- JP7335039B2 JP7335039B2 JP2020200115A JP2020200115A JP7335039B2 JP 7335039 B2 JP7335039 B2 JP 7335039B2 JP 2020200115 A JP2020200115 A JP 2020200115A JP 2020200115 A JP2020200115 A JP 2020200115A JP 7335039 B2 JP7335039 B2 JP 7335039B2
- Authority
- JP
- Japan
- Prior art keywords
- total number
- input
- signal
- priority
- direct connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
第1入力信号が入力する第1入力部と、
前記第1入力部に直接に接続する第1直接接続装置と、前記第1直接接続装置を介して間接的に前記第1入力部に接続する第1間接接続装置と、の合計数を示す第1合計数を前記第1入力信号から検出する第1検出部と、
前記第1合計数に1を加算して第1加算合計数を算出し、前記第1加算合計数を含む第1出力信号を第2直接接続装置に出力する第1出力部と、
第2入力信号が入力する第2入力部と、
前記第2入力部に直接に接続する第2直接接続装置と、前記第2直接接続装置を介して間接的に前記第2入力部に接続する第2間接接続装置と、の合計数を示す第2合計数を前記第2入力信号から検出し、前記第2合計数に1を加算して第2加算合計数を算出する第2検出部と、
前記第2加算合計数を含む第2出力信号を前記第1直接接続装置に出力する第2出力部と、
前記第1合計数と前記第2加算合計数とに基づいて、前記第1直接接続装置と前記第1間接接続装置と前記第2直接接続装置と前記第2間接接続装置と自装置との合計数である第3合計数を算出する合計算出部と、
前記第2加算合計数と前記第3合計数とに基づいて自装置の優先順位を決定する優先順位決定部と、
前記第1合計数に基づいて自装置の機器番号を決定する機番決定部と、
を備える。
第1入力信号が入力する第1入力部に直接に接続する第1直接接続装置と、前記第1直接接続装置を介して間接的に前記第1入力部に接続する第1間接接続装置と、の合計数を示す第1合計数を前記第1入力信号から検出することと、
前記第1合計数に1を加算して第1加算合計数を算出し、前記第1加算合計数を含む第1出力信号を第2直接接続装置に出力することと、
第2入力信号が入力する第2入力部に直接に接続する第2直接接続装置と、前記第2直接接続装置を介して間接的に前記第2入力部に接続する第2間接接続装置と、の合計数を示す第2合計数を前記第2入力信号から検出し、前記第2合計数に1を加算して第2加算合計数を算出することと、
前記第2加算合計数を含む第2出力信号を前記第1直接接続装置に出力することと、
前記第1合計数と前記第2加算合計数とに基づいて、前記第1直接接続装置と前記第1間接接続装置と前記第2直接接続装置と前記第2間接接続装置と自装置との合計数である第3合計数を算出することと、
前記第2加算合計数と前記第3合計数とに基づいて自装置の優先順位を決定することと、
前記第1合計数に基づいて自装置の機器番号を決定することと、
を備える。
第1入力信号が入力する第1入力部に直接に接続する第1直接接続装置と、前記第1直接接続装置を介して間接的に前記第1入力部に接続する第1間接接続装置と、の合計数を示す第1合計数を前記第1入力信号から検出することと、
前記第1合計数に1を加算して第1加算合計数を算出し、前記第1加算合計数を含む第1出力信号を第2直接接続装置に出力することと、
第2入力信号が入力する第2入力部に直接に接続する第2直接接続装置と、前記第2直接接続装置を介して間接的に前記第2入力部に接続する第2間接接続装置と、の合計数を示す第2合計数を前記第2入力信号から検出し、前記第2合計数に1を加算して第2加算合計数を算出することと、
前記第2加算合計数を含む第2出力信号を前記第1直接接続装置に出力することと、
前記第1合計数と前記第2加算合計数とに基づいて、前記第1直接接続装置と前記第1間接接続装置と前記第2直接接続装置と前記第2間接接続装置と自装置との合計数である第3合計数を算出することと、
前記第2加算合計数と前記第3合計数とに基づいて自装置の優先順位を決定することと、
前記第1合計数に基づいて自装置の機器番号を決定することと、
をコンピュータに実行させる。
<装置の構成の概要>
図1は、実施の形態に係る装置を例示するブロック図である。
図1は、実施の形態に係る装置の最小構成を示す。
<後述する図2の左装置の場合>
第1入力部111に接続する他の装置が無く、第2直接接続装置12と1台の第2間接接続装置12aだけが第2入力部114に接続する場合である。
第1合計数として0が検出され、第1加算合計数として1が算出され、第2合計数として2が検出され、第2加算合計数として3が算出され、第3合計数として3が算出される。これにより、優先順位として、第3合計数から第2加算合計数を減算した値である0が決定される。
第1直接接続装置10だけが第1入力部111に接続し、第2直接接続装置12だけが第2入力部114に接続する場合である。
第1合計数として1が検出され、第1加算合計数として2が算出され、第2合計数として1が検出され、第2加算合計数として2が算出され、第3合計数として3が算出される。こおれにより、優先順位として、第3合計数から第2加算合計数を減算した値である1が決定される。
第1直接接続装置10と1台の第1間接接続装置10aだけが第1入力部111に接続し、第2入力部114に接続する他の装置が無い場合。
第1合計数として2が検出され、第1加算合計数として3が算出され、第2合計数として0が検出され、第2加算合計数として1が算出され、第3合計数として3が算出される。これにより、優先順位として、第3合計数から第2加算合計数を減算した値である2が決定される。
図2は、実施の形態に係る装置を例示するブロック図である。
図3は、実施の形態に係る装置を例示するブロック図である。
図3は、実施の形態に係る装置の詳細を示す。
図4は、実施の形態に係る装置の回路構成例である。
図5は、実施の形態に係る装置の回路の真理値表である。
図6は、実施の形態に係る接続検出回路の回路構成例である。
図7は、実施の形態に係る接続検出回路の真理値表である。
図8は、実施の形態に係る台数カウント回路の回路構成例である。
図9は、実施の形態に係る台数カウント回路の真理値表である。
図10は、実施の形態に係る優先順位付け回路の回路構成例である。
図11は、実施の形態に係る優先順位付け回路の真理値表である。
図12は、実施の形態の比較例1に係る装置を例示するブロック図である。
図13は、実施の形態の比較例2に係る装置を例示するブロック図である。
図14は、比較例2に係る装置の動作を例示する図である。
図15は、実施の形態の比較例3に係る装置を例示するブロック図である。
図16は、比較例3に係る装置の動作を例示する図である。
10a:第1間接接続装置
11:装置、中装置
12:装置、右装置、第2直接接続装置
12a:第2間接接続装置
111:第1入力部
112:第1検出部
113:第1出力部
114:第2入力部
115:第2検出部
116:第2出力部
117:合計算出部
118:優先順位決定部
119:機番決定部
10c1、11c1、12c1、301:左増設コネクタ
10c2、11c2、12c2、300:右増設コネクタ
202、302:接続検出回路
203、303:台数カウント回路
204、304:優先順位付け回路
400:装置
401:マイコン
402:パソコン
404:装置識別用ソフトウェア
500:装置
502、503、504、505:抵抗器
508:マトリックス回路
600:装置
601:マイコン
602、603:ディップスイッチ
606:マトリックス回路
Claims (9)
- 第1入力信号が入力する第1入力部と、
前記第1入力部に直接に接続する第1直接接続装置と、前記第1直接接続装置を介して間接的に前記第1入力部に接続する第1間接接続装置と、の合計数を示す第1合計数を前記第1入力信号から検出する第1検出部と、
前記第1合計数に1を加算して第1加算合計数を算出し、前記第1加算合計数を含む第1出力信号を第2直接接続装置に出力する第1出力部と、
第2入力信号が入力する第2入力部と、
前記第2入力部に直接に接続する第2直接接続装置と、前記第2直接接続装置を介して間接的に前記第2入力部に接続する第2間接接続装置と、の合計数を示す第2合計数を前記第2入力信号から検出し、前記第2合計数に1を加算して第2加算合計数を算出する第2検出部と、
前記第2加算合計数を含む第2出力信号を前記第1直接接続装置に出力する第2出力部と、
前記第1合計数と前記第2加算合計数とに基づいて、前記第1直接接続装置と前記第1間接接続装置と前記第2直接接続装置と前記第2間接接続装置と自装置との合計数である第3合計数を算出する合計算出部と、
前記第3合計数から前記第2加算合計数を減算した値を自装置の優先順位として決定する優先順位決定部と、
前記第1合計数を自装置の機器番号として決定する機番決定部と、
を備える装置。 - 前記合計算出部は前記第1合計数が0の場合において、前記第1合計数と前記第2加算合計数のうちのいずれか数の多い方を判定し、前記判定の結果得られた所定第2加算合計数を前記第3合計数として算出する、
請求項1に記載の装置。 - 第1入力信号が入力する第1入力部と、
前記第1入力部に直接に接続する第1直接接続装置と、前記第1直接接続装置を介して間接的に前記第1入力部に接続する第1間接接続装置と、の合計数を示す第1合計数を前記第1入力信号から検出する第1検出部と、
前記第1合計数に1を加算して第1加算合計数を算出し、前記第1加算合計数を含む第1出力信号を第2直接接続装置に出力する第1出力部と、
第2入力信号が入力する第2入力部と、
前記第2入力部に直接に接続する第2直接接続装置と、前記第2直接接続装置を介して間接的に前記第2入力部に接続する第2間接接続装置と、の合計数を示す第2合計数を前記第2入力信号から検出し、前記第2合計数に1を加算して第2加算合計数を算出する第2検出部と、
前記第2加算合計数を含む第2出力信号を前記第1直接接続装置に出力する第2出力部と、
前記第1合計数と前記第2加算合計数とに基づいて、前記第1直接接続装置と前記第1間接接続装置と前記第2直接接続装置と前記第2間接接続装置と自装置との合計数である第3合計数を算出する合計算出部と、
前記第1合計数を自装置の機器番号として決定する機番決定部と、
前記第2加算合計数を優先順位として決定する優先順位決定部と、
を備える装置。 - 第1入出力コネクタと第2入出力コネクタとをさらに備え、
前記第1入力信号は、前記第1入出力コネクタを介して前記第1入力部に入力し、
前記第1出力信号は、前記第1入出力コネクタを介して前記第2直接接続装置に出力し、
前記第2入力信号は、前記第2入出力コネクタを介して前記第2入力部に入力し、
前記第2出力信号は、前記第2入出力コネクタを介して前記第1直接接続装置に出力する、
請求項1または2に記載の装置。 - 前記第1入力部に接続する他の装置が無く、前記第2直接接続装置と1台の前記第2間接接続装置だけが前記第2入力部に接続する場合、
前記第1合計数として0が検出され、
前記第1加算合計数として1が算出され、
前記第2合計数として2が検出され、
前記第2加算合計数として3が算出され、
前記第3合計数として3が算出され、
前記優先順位として、前記第3合計数から前記第2加算合計数を減算した値である0が決定される、
請求項1、2、および4のいずれか1つに記載の装置。 - 前記第1直接接続装置だけが前記第1入力部に接続し、前記第2直接接続装置だけが前記第2入力部に接続する場合、
前記第1合計数として1が検出され、
前記第1加算合計数として2が算出され、
前記第2合計数として1が検出され、
前記第2加算合計数として2が算出され、
前記第3合計数として3が算出され、
前記優先順位として、前記第3合計数から前記第2加算合計数を減算した値である1が決定される、
請求項1、2、4、および5のいずれか1つに記載の装置。 - 前記第1直接接続装置と1台の前記第1間接接続装置だけが前記第1入力部に接続し、前記第2入力部に接続する他の装置が無い場合、
前記第1合計数として2が検出され、
前記第1加算合計数として3が算出され、
前記第2合計数として0が検出され、
前記第2加算合計数として1が算出され、
前記第3合計数として3が算出され、
前記優先順位として、前記第3合計数から前記第2加算合計数を減算した値である2が決定される、
請求項1、2、4から6のいずれか1つに記載の装置。 - 装置が、第1入力信号が入力する第1入力部に直接に接続する第1直接接続装置と、前記第1直接接続装置を介して間接的に前記第1入力部に接続する第1間接接続装置と、の合計数を示す第1合計数を前記第1入力信号から検出することと、
装置が、前記第1合計数に1を加算して第1加算合計数を算出し、前記第1加算合計数を含む第1出力信号を第2直接接続装置に出力することと、
装置が、第2入力信号が入力する第2入力部に直接に接続する第2直接接続装置と、前記第2直接接続装置を介して間接的に前記第2入力部に接続する第2間接接続装置と、の合計数を示す第2合計数を前記第2入力信号から検出し、前記第2合計数に1を加算して第2加算合計数を算出することと、
装置が、前記第2加算合計数を含む第2出力信号を前記第1直接接続装置に出力することと、
装置が、前記第1合計数と前記第2加算合計数とに基づいて、前記第1直接接続装置と前記第1間接接続装置と前記第2直接接続装置と前記第2間接接続装置と自装置との合計数である第3合計数を算出することと、
装置が、前記第3合計数から前記第2加算合計数を減算した値を自装置の優先順位として決定することと、
装置が、前記第1合計数を自装置の機器番号として決定することと、
を備える方法。 - 第1入力信号が入力する第1入力部に直接に接続する第1直接接続装置と、前記第1直接接続装置を介して間接的に前記第1入力部に接続する第1間接接続装置と、の合計数を示す第1合計数を前記第1入力信号から検出することと、
前記第1合計数に1を加算して第1加算合計数を算出し、前記第1加算合計数を含む第1出力信号を第2直接接続装置に出力することと、
第2入力信号が入力する第2入力部に直接に接続する第2直接接続装置と、前記第2直接接続装置を介して間接的に前記第2入力部に接続する第2間接接続装置と、の合計数を示す第2合計数を前記第2入力信号から検出し、前記第2合計数に1を加算して第2加算合計数を算出することと、
前記第2加算合計数を含む第2出力信号を前記第1直接接続装置に出力することと、
前記第1合計数と前記第2加算合計数とに基づいて、前記第1直接接続装置と前記第1間接接続装置と前記第2直接接続装置と前記第2間接接続装置と自装置との合計数である第3合計数を算出することと、
前記第3合計数から前記第2加算合計数を減算した値を自装置の優先順位として決定することと、
前記第1合計数を自装置の機器番号として決定することと、
をコンピュータに実行させるプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020200115A JP7335039B2 (ja) | 2020-12-02 | 2020-12-02 | 装置、方法、及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020200115A JP7335039B2 (ja) | 2020-12-02 | 2020-12-02 | 装置、方法、及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022087955A JP2022087955A (ja) | 2022-06-14 |
JP7335039B2 true JP7335039B2 (ja) | 2023-08-29 |
Family
ID=81982222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020200115A Active JP7335039B2 (ja) | 2020-12-02 | 2020-12-02 | 装置、方法、及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7335039B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000010902A (ja) | 1998-06-23 | 2000-01-14 | Futaba Corp | デイジーチェイン接続機器およびデイジーチェイン接続機器のアドレス設定方法 |
JP2004088208A (ja) | 2002-08-23 | 2004-03-18 | Sony Corp | データ伝送システム及びデータ伝送方法 |
US20080155219A1 (en) | 2006-12-20 | 2008-06-26 | Mosaid Technologies Incorporated | Id generation apparatus and method for serially interconnected devices |
-
2020
- 2020-12-02 JP JP2020200115A patent/JP7335039B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000010902A (ja) | 1998-06-23 | 2000-01-14 | Futaba Corp | デイジーチェイン接続機器およびデイジーチェイン接続機器のアドレス設定方法 |
JP2004088208A (ja) | 2002-08-23 | 2004-03-18 | Sony Corp | データ伝送システム及びデータ伝送方法 |
US20080155219A1 (en) | 2006-12-20 | 2008-06-26 | Mosaid Technologies Incorporated | Id generation apparatus and method for serially interconnected devices |
Also Published As
Publication number | Publication date |
---|---|
JP2022087955A (ja) | 2022-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9921933B2 (en) | System and method for indicator light control of storage devices | |
CZ284019B6 (cs) | Doplňková deska s automatickým přizpůsobením konfiguraci štěrbinové přípojky | |
US7490176B2 (en) | Serial attached SCSI backplane and detection system thereof | |
US10536306B2 (en) | Ground short circuit portion detecting apparatus, ground short circuit portion detecting method, and computer-readable recording medium | |
TWI608357B (zh) | 共用匯流排埠之系統及共用匯流排埠之方法 | |
KR100905874B1 (ko) | Plc 장치 | |
JP7335039B2 (ja) | 装置、方法、及びプログラム | |
CN110147340B (zh) | 一种PCIE switch引脚电平配置系统、方法及相关组件 | |
US20210397285A1 (en) | Method and apparatus for determining a touch point | |
US10747288B2 (en) | Encoded drive power enable for storage enclosures with storage drives | |
CN112799894A (zh) | 一种服务器硬件识别方法及系统 | |
US20090119420A1 (en) | Apparatus and method for scaleable expanders in systems management | |
CN113468028B (zh) | 用于计算设备的设备管理方法、计算设备、装置和介质 | |
CN114257462A (zh) | 以太网供电接口的断电 | |
US10318058B2 (en) | Control circuit for resistive film touch panel | |
JP2021140284A (ja) | 情報処理装置、情報処理方法及びプログラム | |
US7536589B2 (en) | Processing apparatus | |
US20180032461A1 (en) | Control circuit board, micro-server, control system and control method thereof | |
US11955686B2 (en) | Fault protected signal splitter apparatus | |
US11894596B2 (en) | Fault protected signal splitter apparatus | |
JP2017151688A (ja) | 入出力制御装置、入出力制御方法、及び、入出力制御プログラム | |
US10198336B2 (en) | Module statuses corresponding to slot locations | |
US20210286744A1 (en) | Programmable input/output port | |
US10691094B1 (en) | Techniques for indicating the status of power devices of a power subsystem | |
WO2022014005A1 (ja) | 電子機器、及び接続検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230718 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230810 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7335039 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |