JP7328558B2 - Light-emitting element and method for manufacturing light-emitting element - Google Patents

Light-emitting element and method for manufacturing light-emitting element Download PDF

Info

Publication number
JP7328558B2
JP7328558B2 JP2020200405A JP2020200405A JP7328558B2 JP 7328558 B2 JP7328558 B2 JP 7328558B2 JP 2020200405 A JP2020200405 A JP 2020200405A JP 2020200405 A JP2020200405 A JP 2020200405A JP 7328558 B2 JP7328558 B2 JP 7328558B2
Authority
JP
Japan
Prior art keywords
barrier layer
layer
source gas
nitride semiconductor
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020200405A
Other languages
Japanese (ja)
Other versions
JP2021190684A (en
Inventor
宏樹 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to KR1020210065524A priority Critical patent/KR20210146805A/en
Priority to TW110118774A priority patent/TW202147635A/en
Priority to US17/330,052 priority patent/US11888089B2/en
Priority to CN202110576203.5A priority patent/CN113745377A/en
Publication of JP2021190684A publication Critical patent/JP2021190684A/en
Application granted granted Critical
Publication of JP7328558B2 publication Critical patent/JP7328558B2/en
Priority to US18/525,242 priority patent/US20240113253A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、発光素子及び発光素子の製造方法に関する。 The present invention relates to a light-emitting device and a method for manufacturing a light-emitting device.

近年、紫外光を発光する発光素子の開発が盛んに進められている。例えば、特許文献1には、紫外光を発することに適した多重量子井戸構造を有する発光素子が開示されている。 2. Description of the Related Art In recent years, the development of light-emitting elements that emit ultraviolet light has been vigorously pursued. For example, Patent Document 1 discloses a light emitting device having a multiple quantum well structure suitable for emitting ultraviolet light.

特開平9-153645号公報JP-A-9-153645

このような、多重量子井戸構造を有し、紫外光を発光する発光素子は、より高い発光出力を有するように改良が進められており、未だ改善の余地がある。 Such a light-emitting device having a multiple quantum well structure and emitting ultraviolet light is being improved so as to have a higher emission output, but there is still room for improvement.

そこで、本発明は、多重量子井戸構造を有し、高い発光出力で紫外光を発光する発光素子とその発光素子の製造方法を提供することを目的とする。 SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a light-emitting device that has a multiple quantum well structure and emits ultraviolet light with a high light output, and a method for manufacturing the light-emitting device.

本発明に係る発光素子は、
n側窒化物半導体層と、
前記n側窒化物半導体層上に設けられた窒化物半導体からなる複数の井戸層と、窒化物半導体からなる複数の障壁層とを備えた紫外光を発する活性層と、
前記活性層上に設けられたp側窒化物半導体層と、を有し、
前記複数の障壁層のうち少なくとも1つの前記障壁層は、前記n側窒化物半導体層側から順に、Al及びGaを含む第1障壁層と、前記第1障壁層に接して設けられ、Al、Ga、及びInを含み前記第1障壁層よりバンドギャップエネルギーの小さい第2障壁層とを有し、
前記複数の井戸層のうち少なくとも1つの前記井戸層は、前記第2障壁層に接して設けられ、前記第2障壁層よりも小さいバンドギャップエネルギーを有する。
The light emitting device according to the present invention is
an n-side nitride semiconductor layer;
an active layer emitting ultraviolet light, comprising a plurality of well layers made of a nitride semiconductor provided on the n-side nitride semiconductor layer, and a plurality of barrier layers made of a nitride semiconductor;
a p-side nitride semiconductor layer provided on the active layer;
At least one of the plurality of barrier layers includes, in order from the n-side nitride semiconductor layer side, a first barrier layer containing Al and Ga, and provided in contact with the first barrier layer, Al, a second barrier layer containing Ga and In and having a lower bandgap energy than the first barrier layer;
At least one of the plurality of well layers is provided in contact with the second barrier layer and has a lower bandgap energy than the second barrier layer.

また、本発明に係る発光素子の製造方法は、
n側窒化物半導体層を成長させるn側窒化物半導体層成長工程と、前記n側窒化物半導体層上に窒化物半導体からなる複数の井戸層と、窒化物半導体からなる複数の障壁層とを備えた紫外光を発する活性層を成長させる活性層成長工程と、前記活性層上にp側窒化物半導体層を成長させるp側窒化物半導体層成長工程と、を含む窒化物半導体発光素子の製造方法であって、
前記活性層成長工程は、
Al原料ガス、Ga原料ガス、及びN原料ガスを含む原料ガスを用いて第1障壁層を成長させる第1障壁層成長工程と、
Al原料ガス、Ga原料ガス、In原料ガス、及びN原料ガスを含む原料ガスを用いて前記第1障壁層上に第2障壁層を成長させる第2障壁層成長工程と、
Ga原料ガス及びN原料ガスを含む原料ガスを用いて前記第2障壁層上に前記第2障壁層よりバンドギャップエネルギーの小さい井戸層を成長させる井戸層成長工程と、
を含む。
Further, the method for manufacturing a light-emitting device according to the present invention includes:
an n-side nitride semiconductor layer growing step for growing an n-side nitride semiconductor layer; a plurality of well layers made of a nitride semiconductor on the n-side nitride semiconductor layer; and a plurality of barrier layers made of a nitride semiconductor. and a p-side nitride semiconductor layer growing step of growing a p-side nitride semiconductor layer on the active layer. a method,
The active layer growing step includes:
a first barrier layer growing step of growing a first barrier layer using a source gas containing an Al source gas, a Ga source gas, and an N source gas;
a second barrier layer growing step of growing a second barrier layer on the first barrier layer by using a source gas containing an Al source gas, a Ga source gas, an In source gas, and an N source gas;
a well layer growing step of growing a well layer having a bandgap energy smaller than that of the second barrier layer on the second barrier layer using a raw material gas containing a Ga raw material gas and an N raw material gas;
including.

本発明の一実施形態に係る発光素子及び発光素子の製造方法によれば、多重量子井戸構造を有し、高い発光出力で紫外光を発光する発光素子とその発光素子の製造方法を提供することができる。 A light-emitting device and a method for manufacturing a light-emitting device according to an embodiment of the present invention provide a light-emitting device that has a multiple quantum well structure and emits ultraviolet light with a high emission output, and a method for manufacturing the light-emitting device. can be done.

本発明の一実施形態に係る発光素子の構成を示す断面図である。1 is a cross-sectional view showing the configuration of a light-emitting device according to one embodiment of the present invention; FIG. 図1に示す発光素子の半導体積層体の構造を示した図である。2 is a diagram showing the structure of a semiconductor laminate of the light emitting device shown in FIG. 1; FIG. 図2に示す半導体積層体の構造のバンドギャップエネルギーを示した図である。FIG. 3 is a diagram showing the bandgap energy of the structure of the semiconductor laminate shown in FIG. 2; 図1に示す発光素子の半導体積層体の他の構造を示した図である。3 is a diagram showing another structure of the semiconductor laminate of the light emitting device shown in FIG. 1; FIG. 図1に示す発光素子の半導体積層体の他の構造を示した図である。3 is a diagram showing another structure of the semiconductor laminate of the light emitting device shown in FIG. 1; FIG. 本発明の一実施形態の発光素子の製造方法において、準備された第1基板の上面にn側窒化物半導体層を形成したときの断面図である。FIG. 4 is a cross-sectional view when forming an n-side nitride semiconductor layer on the upper surface of the prepared first substrate in the method for manufacturing a light emitting device according to one embodiment of the present invention; 本発明の一実施形態の発光素子の製造方法において、第1基板の上面に形成したn側窒化物半導体層上に第1障壁層を形成したときの断面図である。FIG. 4 is a cross-sectional view when forming a first barrier layer on the n-side nitride semiconductor layer formed on the upper surface of the first substrate in the method for manufacturing a light emitting device according to one embodiment of the present invention; 本発明の一実施形態の発光素子の製造方法において、第1基板の上面に形成したn側窒化物半導体層上に第2障壁層を形成したときの断面図である。FIG. 4 is a cross-sectional view when forming a second barrier layer on the n-side nitride semiconductor layer formed on the upper surface of the first substrate in the method for manufacturing a light emitting device according to one embodiment of the present invention; 本発明の一実施形態の発光素子の製造方法において、第1基板の上面に形成したn側窒化物半導体層上に井戸層を形成したときの断面図である。FIG. 4 is a cross-sectional view when a well layer is formed on the n-side nitride semiconductor layer formed on the upper surface of the first substrate in the method for manufacturing a light emitting device according to one embodiment of the present invention; 本発明の一実施形態の発光素子の製造方法において、第1基板の上面にn側窒化物半導体層を介して形成した活性層上にp側窒化物半導体層を形成した、第1ウエハの断面図である。Cross section of a first wafer in which a p-side nitride semiconductor layer is formed on an active layer formed on an upper surface of a first substrate with an n-side nitride semiconductor layer interposed therebetween, in the method for manufacturing a light emitting device according to an embodiment of the present invention. It is a diagram. 本発明の一実施形態の発光素子の製造方法において、第1ウエハのp側窒化物半導体層上に、所定の形状の第2電極を形成したときの断面図である。FIG. 4 is a cross-sectional view when forming a second electrode having a predetermined shape on the p-side nitride semiconductor layer of the first wafer in the method for manufacturing a light emitting device according to one embodiment of the present invention; 本発明の一実施形態の発光素子の製造方法において、第2電極が形成された第1ウエハのp側窒化物半導体層上に絶縁膜と、金属層とを形成したときの断面図である。FIG. 4 is a cross-sectional view when an insulating film and a metal layer are formed on the p-side nitride semiconductor layer of the first wafer on which the second electrode is formed in the method for manufacturing a light emitting device according to one embodiment of the present invention; 本発明の一実施形態の発光素子の製造方法において、一方の面に金属層を形成した第2基板を準備し、第1ウエハと第2基板とを対向させたときの断面図である。FIG. 4 is a cross-sectional view when a second substrate having a metal layer formed on one surface thereof is prepared and the first wafer and the second substrate are opposed to each other in the method for manufacturing a light emitting device according to one embodiment of the present invention. 本発明の一実施形態の発光素子の製造方法において、作製された第2ウエハの断面図である。FIG. 4 is a cross-sectional view of a second wafer produced in the method for manufacturing a light emitting device according to one embodiment of the present invention; 本発明の一実施形態の発光素子の製造方法において、第2ウエハのn側窒化物半導体層上に、所定のパターンの第1電極を形成したときの断面図である。FIG. 5 is a cross-sectional view when forming a first electrode with a predetermined pattern on the n-side nitride semiconductor layer of the second wafer in the method for manufacturing a light emitting device according to one embodiment of the present invention;

以下、図面を参照しながら、本発明を実施するための実施形態や実施例を説明する。なお、以下に説明する発光素子及び発光素子の製造方法は、本発明の技術思想を具体化するためのものであって、特定的な記載がない限り、本発明を以下のものに限定しない。
各図面中、同一の機能を有する部材には、同一符号を付している場合がある。要点の説明または理解の容易性を考慮して、便宜上実施形態や実施例に分けて示す場合があるが、異なる実施形態や実施例で示した構成の部分的な置換または組み合わせは可能である。後述の実施形態や実施例では、前述と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については、実施形態や実施例ごとには逐次言及しないものとする。各図面が示す部材の大きさや位置関係等は、説明を明確にするため、誇張して示している場合もある。
Hereinafter, embodiments and examples for carrying out the present invention will be described with reference to the drawings. Note that the light-emitting device and the method for manufacturing the light-emitting device described below are for embodying the technical idea of the present invention, and the present invention is not limited to the following unless otherwise specified.
In each drawing, members having the same function may be given the same reference numerals. In consideration of the explanation of the main points or the ease of understanding, the embodiments and examples may be divided for convenience, but the configurations shown in different embodiments and examples can be partially replaced or combined. In the embodiments and examples described later, descriptions of matters common to those described above will be omitted, and only differences will be described. In particular, similar actions and effects due to similar configurations will not be referred to successively for each embodiment or example. The sizes and positional relationships of members shown in each drawing may be exaggerated for clarity of explanation.

窒化物半導体を用いた発光ダイオード等の発光素子に用いられる半導体積層体は、n側窒化物半導体層と、p側窒化物半導体層と、n側窒化物半導体とp側窒化物半導体の間に設けられた活性層と、を有する。活性層には、例えば、複数の井戸層と複数の障壁層を含む多重量子井戸構造が用いられ、青色光を発する発光素子では、例えば、InGaNからなる井戸層が用いられる。また、紫外光を発する発光素子であっても、比較的発光波長の長い場合、Inの含有量の小さいInGaNからなる井戸層を用いて構成することができる。紫外光を発する発光素子では、AlGaNからなる障壁層を用いることができる。 A semiconductor laminate used for a light-emitting element such as a light-emitting diode using a nitride semiconductor includes an n-side nitride semiconductor layer, a p-side nitride semiconductor layer, and between the n-side nitride semiconductor and the p-side nitride semiconductor. and an active layer provided. For the active layer, for example, a multiple quantum well structure including a plurality of well layers and a plurality of barrier layers is used, and a light emitting device that emits blue light uses, for example, a well layer made of InGaN. Further, even a light-emitting element that emits ultraviolet light can be configured using a well layer made of InGaN with a low In content when the emission wavelength is relatively long. A barrier layer made of AlGaN can be used in a light-emitting device that emits ultraviolet light.

しかしながら、本発明者が種々の検討をしている過程で、InGaNからなる井戸層とAlGaNからなる障壁層を交互に含む活性層は、井戸層と障壁層との間の格子定数差が大きくなり格子緩和が生じやすく、また、井戸層や障壁層の表面粗さが大きくなる傾向があることが分かった。そして、本発明者はこれらの要因で活性層における再結合確率が低下しているのではないかと考えた。そこで、井戸層と障壁層と間の格子定数差を小さくし、かつ障壁層の表面粗さを小さくするために、障壁層としてAlInGaNを採用することを試みた。しかしながら、InGaNからなる井戸層とAlInGaNからなる障壁層とを用いた活性層は、井戸層と障壁層との間の格子定数差を小さくでき、障壁層の表面粗さを小さくし井戸層を結晶性良く成長できたが、活性層における再結合確率はほとんど変化しなかった。 However, in the process of various investigations by the present inventors, the active layer alternately including well layers made of InGaN and barrier layers made of AlGaN has a large lattice constant difference between the well layers and the barrier layers. It was found that lattice relaxation is likely to occur, and the surface roughness of the well layer and the barrier layer tends to increase. The inventor of the present invention thought that these factors might reduce the recombination probability in the active layer. Therefore, in order to reduce the lattice constant difference between the well layer and the barrier layer and to reduce the surface roughness of the barrier layer, an attempt was made to employ AlInGaN as the barrier layer. However, an active layer using a well layer made of InGaN and a barrier layer made of AlInGaN can reduce the lattice constant difference between the well layer and the barrier layer, reduce the surface roughness of the barrier layer, and crystallize the well layer. However, the recombination probability in the active layer hardly changed.

発明者は、活性層における電子と正孔との再結合確率がほとんど変化しない原因は、障壁層にInを含有させることで、井戸層のバンドギャップエネルギーと障壁層のバンドギャップエネルギーとの差が小さくなるためであると推測した。つまり、井戸層と障壁層との間の格子定数差は小さくできるが、井戸層における電子の閉じ込め効果が低減し活性層で再結合が行われにくくなったためではないかと推測した。そこで、発明者は、Al、Ga、及びInを含む障壁層(第2障壁層)に加えて、第2障壁層のバンドギャップエネルギーよりも大きいバンドギャップエネルギーを有し、Al及びGaを含む障壁層(第1障壁層)を、第2障壁層のn側窒化物半導体層側に配置した。その結果、第1障壁層を設けない発光素子と比較して、再結合確率を向上させることができ、高い発光出力を示す発光素子を得ることができた。 The inventor believes that the reason why the recombination probability of electrons and holes in the active layer hardly changes is that the difference between the bandgap energy of the well layer and the bandgap energy of the barrier layer is reduced by containing In in the barrier layer. I assumed it was because it was smaller. In other words, although the difference in lattice constant between the well layer and the barrier layer can be reduced, the confinement effect of electrons in the well layer is reduced, making it difficult for recombination to occur in the active layer. Therefore, in addition to a barrier layer (second barrier layer) containing Al, Ga, and In, the inventors proposed a barrier layer containing Al and Ga, which has a bandgap energy greater than that of the second barrier layer. A layer (first barrier layer) was arranged on the n-side nitride semiconductor layer side of the second barrier layer. As a result, the recombination probability could be improved and a light-emitting element exhibiting high light emission output could be obtained as compared with a light-emitting element not provided with the first barrier layer.

本発明に係る発光素子は、上記の知見に基づいてなされたものであり、n側窒化物半導体層と、n側窒化物半導体層上に設けられた窒化物半導体からなる複数の井戸層と、窒化物半導体からなる複数の障壁層とを備えた紫外光を発する活性層と、活性層上に設けられたp側窒化物半導体層と、を有し、複数の障壁層のうち少なくとも1つの障壁層は、n側窒化物半導体層側から順に、Al及びGaを含む第1障壁層と、第1障壁層に接して設けられ、Al、Ga、及びInを含み第1障壁層よりバンドギャップエネルギーの小さい第2障壁層とを有し、複数の井戸層のうち少なくとも1つの井戸層は、第2障壁層に接して設けられ、第2障壁層よりも小さいバンドギャップエネルギーを有する。 A light emitting device according to the present invention has been made based on the above findings, and includes an n-side nitride semiconductor layer, a plurality of well layers made of a nitride semiconductor provided on the n-side nitride semiconductor layer, An active layer that emits ultraviolet light and includes a plurality of barrier layers made of a nitride semiconductor; and a p-side nitride semiconductor layer provided on the active layer, wherein at least one of the plurality of barrier layers is a barrier. The layers are, in order from the n-side nitride semiconductor layer side, provided in contact with a first barrier layer containing Al and Ga and the first barrier layer, containing Al, Ga, and In, and having a bandgap energy higher than that of the first barrier layer. At least one well layer among the plurality of well layers is provided in contact with the second barrier layer and has a lower bandgap energy than the second barrier layer.

実施形態
以下、図面を参照しながら本実施形態の発光素子とその発光素子の製造方法について説明する。
Embodiment Hereinafter, a light-emitting device of this embodiment and a method for manufacturing the light-emitting device will be described with reference to the drawings.

1.発光素子
図1は、本実施形態に係る発光素子10の構成を示す断面図である。
1. 1. Light Emitting Element FIG. 1 is a cross-sectional view showing the configuration of a light emitting element 10 according to this embodiment.

本実施形態に係る発光素子10は、図1に示すように、第2基板22と、第2基板22上に配置された金属層40と、金属層40上に配置された第2電極32及び絶縁膜35と、第2電極32及び絶縁膜35上に配置された半導体積層体1と、半導体積層体1上に配置された第1電極31と、を備える。
半導体積層体1は、第2電極32側から順に、第2電極32と電気的に接続されたp側窒化物半導体層13と、活性層12と、n側窒化物半導体層11とを含む。第1電極31は、n側窒化物半導体層11上に配置され、n側窒化物半導体層11と電気的に接続される。半導体積層体1は、第2電極32、絶縁膜35、及び金属層40を介して第2基板22に接合されている。これにより、例えば、第2基板22として導電性を有する半導体基板又は金属からなる基板を用いることによって、第2基板22を介して半導体積層体1に給電することが可能になる。このような構造を有する半導体積層体1は、第1電極31と第2電極32との間に電圧を印加することにより活性層12を発光させることができる。半導体積層体1が発する光は、n側窒化物半導体層11の第1電極31が設けられている面側から主に出射される。
以下、本実施形態の発光素子10について詳細に説明する。
As shown in FIG. 1, the light emitting device 10 according to the present embodiment includes a second substrate 22, a metal layer 40 arranged on the second substrate 22, a second electrode 32 arranged on the metal layer 40, and a It includes an insulating film 35 , a semiconductor laminate 1 arranged on the second electrode 32 and the insulating film 35 , and a first electrode 31 arranged on the semiconductor laminate 1 .
Semiconductor laminate 1 includes, in order from the second electrode 32 side, p-side nitride semiconductor layer 13 electrically connected to second electrode 32 , active layer 12 , and n-side nitride semiconductor layer 11 . The first electrode 31 is arranged on the n-side nitride semiconductor layer 11 and electrically connected to the n-side nitride semiconductor layer 11 . The semiconductor laminate 1 is bonded to the second substrate 22 via the second electrode 32 , the insulating film 35 and the metal layer 40 . As a result, for example, by using a conductive semiconductor substrate or a metal substrate as the second substrate 22 , power can be supplied to the semiconductor stack 1 through the second substrate 22 . The semiconductor laminate 1 having such a structure can cause the active layer 12 to emit light by applying a voltage between the first electrode 31 and the second electrode 32 . Light emitted from the semiconductor stacked body 1 is mainly emitted from the surface of the n-side nitride semiconductor layer 11 on which the first electrode 31 is provided.
The light emitting device 10 of this embodiment will be described in detail below.

<n側窒化物半導体層>
n側窒化物半導体層11は、例えば、Si等のn型不純物をドープした窒化物半導体層を有する。n側窒化物半導体層11は、複数の層を含んで構成されている。また、n側窒化物半導体層11は、例えば、アンドープの半導体層を一部に含んでいてもよい。ここで、アンドープの半導体層とは、成長させるときにn型の不純物を添加することなく成長させた層のことをいい、例えば、隣接する層から拡散等により混入する不可避的な不純物を含んでいてもよい。
<n-side nitride semiconductor layer>
The n-side nitride semiconductor layer 11 has, for example, a nitride semiconductor layer doped with an n-type impurity such as Si. The n-side nitride semiconductor layer 11 is configured including a plurality of layers. Further, the n-side nitride semiconductor layer 11 may partially include, for example, an undoped semiconductor layer. Here, the undoped semiconductor layer refers to a layer grown without adding n-type impurities during growth. You can

<p側窒化物半導体層>
p側窒化物半導体層13は、例えば、Mg等のp型不純物をドープした窒化物半導体層を有する。p側窒化物半導体層13は、複数の層を含んで構成されている。また、p側窒化物半導体層13は、例えば、アンドープの半導体層を一部に含んでいてもよい。p側窒化物半導体層13は、例えば、活性層12と接して設けられるp型クラッド層と、p型クラッド層上に設けられるp型コンタクト層と、を有する。p型クラッド層のバンドギャップエネルギーは、例えば、第2障壁層2のバンドギャップエネルギーよりも大きい。p型コンタクト層のバンドギャップエネルギーは、例えば、第2障壁層2のバンドギャップエネルギーよりも小さい。
<p-side nitride semiconductor layer>
The p-side nitride semiconductor layer 13 has, for example, a nitride semiconductor layer doped with a p-type impurity such as Mg. The p-side nitride semiconductor layer 13 is configured including a plurality of layers. Further, the p-side nitride semiconductor layer 13 may partially include, for example, an undoped semiconductor layer. The p-side nitride semiconductor layer 13 has, for example, a p-type clad layer provided in contact with the active layer 12 and a p-type contact layer provided on the p-type clad layer. The bandgap energy of the p-type cladding layer is, for example, greater than the bandgap energy of the second barrier layer 2 . The bandgap energy of the p-type contact layer is smaller than the bandgap energy of the second barrier layer 2, for example.

<活性層>
活性層12は、窒化物半導体からなる複数の井戸層と、窒化物半導体からなる複数の障壁層とを備えている。本実施形態に係る多重量子井戸構造は、図2に示すように、n側窒化物半導体層11側から順に、第1障壁層2及び第2障壁層3を含む障壁層4と、井戸層5とを交互に備えている。
<Active layer>
The active layer 12 includes a plurality of well layers made of nitride semiconductors and a plurality of barrier layers made of nitride semiconductors. As shown in FIG. 2, the multiple quantum well structure according to the present embodiment includes, in order from the n-side nitride semiconductor layer 11 side, a barrier layer 4 including a first barrier layer 2 and a second barrier layer 3, and a well layer 5. and alternately.

(第1障壁層)
第1障壁層2は、n側窒化物半導体層11上に積層される。第1障壁層2は、Al及びGaを含む窒化物半導体層である。Al及びGaを含む窒化物半導体層は、例えば3元化合物である。第1障壁層2の一般式は例えば、AlGa1-aN(0<a<1)である。第1障壁層2のAl混晶比は、好ましくは0.05≦a≦0.15である。
第1障壁層2は、図3に示すように、第2障壁層3のバンドギャップエネルギーよりも大きいバンドギャップエネルギーを有する。また、第1障壁層2は、井戸層5のバンドギャップエネルギーよりも大きいバンドギャップエネルギーを有する。
第1障壁層2の膜厚は、第2障壁層3の膜厚よりも厚く形成されることが好ましい。第1障壁層2の膜厚は、例えば10nm以上35nm以下である。
(First barrier layer)
The first barrier layer 2 is laminated on the n-side nitride semiconductor layer 11 . The first barrier layer 2 is a nitride semiconductor layer containing Al and Ga. A nitride semiconductor layer containing Al and Ga is, for example, a ternary compound. The general formula of the first barrier layer 2 is, for example, Al a Ga 1-a N (0<a<1). The Al mixed crystal ratio of the first barrier layer 2 is preferably 0.05≦a≦0.15.
The first barrier layer 2 has a bandgap energy greater than that of the second barrier layer 3, as shown in FIG. Also, the first barrier layer 2 has a bandgap energy greater than that of the well layer 5 .
The film thickness of the first barrier layer 2 is preferably formed thicker than the film thickness of the second barrier layer 3 . The film thickness of the first barrier layer 2 is, for example, 10 nm or more and 35 nm or less.

(第2障壁層)
第2障壁層3は、第1障壁層2上に積層される。第2障壁層3は、Al、Ga、及びInを含む窒化物半導体層である。Al、Ga、及びInを含む窒化物半導体層は、例えば4元化合物である。第2障壁層3の一般式は例えば、AlInGa1-b-cN(0<b<1、0<c<1、b+c<1)である。第2障壁層3のAl混晶比は、好ましくは0.05≦b≦0.15である。また、第2障壁層3のIn混晶比は、好ましくは0.0001≦c≦0.01である。
第2障壁層3は、図3に示すように、第1障壁層2のバンドギャップエネルギーよりも小さく、かつ井戸層5のバンドギャップエネルギーよりも大きいバンドギャップエネルギーを有する。つまり、本実施形態に係る発光素子10の半導体積層体1は、第1障壁層のバンドギャップエネルギー>第2障壁層のバンドギャップエネルギー>井戸層のバンドギャップエネルギーの関係を有するバンドギャップエネルギー構造を有する。このように第2障壁層3は、第1障壁層2のバンドギャップエネルギーよりも小さいバンドギャップエネルギーを有するため、第1障壁層2よりも、光吸収が生じやすいという懸念がある。そのため、第2障壁層3の膜厚は、第1障壁層2の膜厚よりも薄く形成されることが好ましい。第2障壁層3の膜厚は、例えば3nm以上25nm以下である。
(Second barrier layer)
A second barrier layer 3 is laminated on the first barrier layer 2 . The second barrier layer 3 is a nitride semiconductor layer containing Al, Ga, and In. A nitride semiconductor layer containing Al, Ga, and In is, for example, a quaternary compound. The general formula of the second barrier layer 3 is, for example, Al b In c Ga 1-bc N (0<b<1, 0<c<1, b+c<1). The Al mixed crystal ratio of the second barrier layer 3 is preferably 0.05≦b≦0.15. In addition, the In mixed crystal ratio of the second barrier layer 3 is preferably 0.0001≦c≦0.01.
The second barrier layer 3 has a bandgap energy smaller than the bandgap energy of the first barrier layer 2 and larger than the bandgap energy of the well layer 5, as shown in FIG. In other words, the semiconductor laminate 1 of the light emitting device 10 according to this embodiment has a bandgap energy structure having a relationship of bandgap energy of the first barrier layer>bandgap energy of the second barrier layer>bandgap energy of the well layer. have. Thus, since the second barrier layer 3 has a bandgap energy smaller than that of the first barrier layer 2 , there is a concern that light absorption may occur more easily than the first barrier layer 2 . Therefore, the film thickness of the second barrier layer 3 is preferably formed thinner than the film thickness of the first barrier layer 2 . The film thickness of the second barrier layer 3 is, for example, 3 nm or more and 25 nm or less.

(井戸層)
井戸層5は、第2障壁層3上に積層される。井戸層5は、窒化物半導体層であり、紫外光を発光する。本明細書では、紫外光は、波長が400nm以下の光を意味する。窒化物半導体層は、例えば3元化合物である。井戸層5の一般式は、例えば、InGa1-eN(0≦e<1)である。In混晶比は、好ましくは0≦e≦0.09である。このような組成を有する井戸層5は、紫外光を発光する。井戸層5が発する光のピーク波長は、例えば、365nm以上400nm以下である。井戸層5のピーク波長の例としては、365nmや385nmである。
また、井戸層5のIn混晶比は、第2障壁層3のIn混晶比と同一であることが望ましい。井戸層5のIn混晶比と第2障壁層3のIn混晶比とを同一にすることで、井戸層5と第2障壁層3との間の格子定数差を小さくでき、井戸層5と第2障壁層3との界面における格子緩和が抑制される。
井戸層5は、図3に示すように、第1障壁層2のバンドギャップエネルギーより小さいバンドギャップエネルギーを有する。また、井戸層5は、第2障壁層3のバンドギャップエネルギーより小さいバンドギャップエネルギーを有する。
井戸層5の膜厚は、例えば5nm以上30nm以下である。複数の井戸層5のうち、一部の井戸層5の膜厚を他の井戸層5の膜厚と異ならせてもよい。
(well layer)
A well layer 5 is laminated on the second barrier layer 3 . The well layer 5 is a nitride semiconductor layer and emits ultraviolet light. As used herein, ultraviolet light means light with a wavelength of 400 nm or less. The nitride semiconductor layer is, for example, a ternary compound. The general formula of the well layer 5 is, for example, In e Ga 1-e N (0≦e<1). The In mixed crystal ratio is preferably 0≦e≦0.09. The well layer 5 having such a composition emits ultraviolet light. The peak wavelength of light emitted from the well layer 5 is, for example, 365 nm or more and 400 nm or less. Examples of the peak wavelength of the well layer 5 are 365 nm and 385 nm.
In addition, it is desirable that the In mixed crystal ratio of the well layer 5 is the same as the In mixed crystal ratio of the second barrier layer 3 . By making the In mixed crystal ratio of the well layer 5 and the In mixed crystal ratio of the second barrier layer 3 the same, the lattice constant difference between the well layer 5 and the second barrier layer 3 can be reduced. and the second barrier layer 3, the lattice relaxation is suppressed.
The well layer 5 has a bandgap energy smaller than that of the first barrier layer 2, as shown in FIG. Also, the well layer 5 has a bandgap energy smaller than the bandgap energy of the second barrier layer 3 .
The film thickness of the well layer 5 is, for example, 5 nm or more and 30 nm or less. Of the plurality of well layers 5 , the film thickness of some well layers 5 may be different from the film thickness of the other well layers 5 .

このように、Al、Ga、及びInを含む第2障壁層3上に井戸層5が積層されることで、第2障壁層3と井戸層5との界面における格子緩和を抑制することができ、かつ表面粗さが小さい第2障壁層3上に井戸層5を結晶性良く成長させることができる。
このように、本実施形態における活性層は、n側窒化物半導体層側から順に、第1障壁層2、第1障壁層2のバンドギャップエネルギーより小さいバンドギャップエネルギーを有する第2障壁層3、及び第2障壁層3のバンドギャップエネルギーより小さいバンドギャップエネルギーを有する井戸層5を備える。これにより、井戸層5の結晶性を改善でき、かつ、井戸層5における電子の閉じ込め効果が高くすることができる。その結果、電子と正孔の再結合確率を高め、発光素子10の発光出力を高めることができる。
By stacking the well layer 5 on the second barrier layer 3 containing Al, Ga, and In in this manner, lattice relaxation at the interface between the second barrier layer 3 and the well layer 5 can be suppressed. Moreover, the well layer 5 can be grown with good crystallinity on the second barrier layer 3 having a small surface roughness.
Thus, the active layer in this embodiment includes, in order from the n-side nitride semiconductor layer side, the first barrier layer 2, the second barrier layer 3 having a bandgap energy smaller than the bandgap energy of the first barrier layer 2, and a well layer 5 having a bandgap energy smaller than that of the second barrier layer 3 . Thereby, the crystallinity of the well layer 5 can be improved, and the electron confinement effect in the well layer 5 can be enhanced. As a result, the recombination probability of electrons and holes can be increased, and the light emission output of the light emitting device 10 can be increased.

本実施形態における活性層12は、図3に示すように、全ての障壁層4が第1障壁層2及び第2障壁層3の2つの障壁層から構成されているが、これに限定されるものではない。例えば、複数の障壁層4のうち、一部の障壁層4は第1障壁層2及び第2障壁層3の2つの障壁層から構成されており、他の障壁層4は第1障壁層2及び第2障壁層3のうち、一方の障壁層から構成されていてもよい。例えば、図4Aに示すように、複数の障壁層4のうち、p側窒化物半導体層13に接する障壁層を第1障壁層2のみで構成してもよい。これにより、井戸層5における再結合確率をさらに向上させることができる。また、例えば、図4Bに示すように、複数の障壁層4のうち、p側窒化物半導体層13に最も近い井戸層5に接する障壁層4を第1障壁層2及び第2障壁層3で構成し、他の障壁層4を第1障壁層2のみで構成してもよい。これにより、p側窒化物半導体層13の近くに位置し、電子と正孔の再結合が行われやすい井戸層5における電子の閉じ込め効果を得るとともに、すべての障壁層4を第1障壁層2及び第2障壁層3で構成する場合に比べて、第2障壁層2による光吸収を抑制することができる。 In the active layer 12 in this embodiment, as shown in FIG. 3, all the barrier layers 4 are composed of two barrier layers, the first barrier layer 2 and the second barrier layer 3, but are limited to this. not a thing For example, among the plurality of barrier layers 4, some barrier layers 4 are composed of two barrier layers, the first barrier layer 2 and the second barrier layer 3, and the other barrier layers 4 are composed of the first barrier layer 2 and the second barrier layer 3. and the second barrier layer 3 may be composed of one of the barrier layers. For example, as shown in FIG. 4A, among the plurality of barrier layers 4, the barrier layer in contact with the p-side nitride semiconductor layer 13 may be composed of the first barrier layer 2 alone. Thereby, the recombination probability in well layer 5 can be further improved. Further, for example, as shown in FIG. 4B, among the plurality of barrier layers 4, the barrier layer 4 in contact with the well layer 5 closest to the p-side nitride semiconductor layer 13 is formed by the first barrier layer 2 and the second barrier layer 3. and the other barrier layer 4 may be composed only of the first barrier layer 2 . As a result, an electron confinement effect is obtained in the well layer 5 located near the p-side nitride semiconductor layer 13 and in which recombination of electrons and holes is likely to occur. and the second barrier layer 3, light absorption by the second barrier layer 2 can be suppressed.

2.発光素子の製造方法
本実施形態に係る発光素子10の製造方法は、
(1)n側窒化物半導体層を成長させるn側窒化物半導体層成長工程と、
(2)n側窒化物半導体層上に窒化物半導体からなる複数の井戸層と、窒化物半導体からなる複数の障壁層とを備えた紫外光を発する活性層を成長させる活性層成長工程と、
(3)活性層上にp側窒化物半導体層を成長させるp側窒化物半導体層成長工程と、
(4)第1電極及び第2電極を形成する電極形成工程と、
(5)切断工程と、
を含む。
さらに、活性層成長工程は、
(2-1)Al原料ガス、Ga原料ガス、及びN原料ガスを含む原料ガスを用いて第1障壁層を成長させる第1障壁層成長工程と、
(2-2)Al原料ガス、Ga原料ガス、In原料ガス、及びN原料ガスを含む原料ガスを用いて前記第1障壁層上に第2障壁層を成長させる第2障壁層成長工程と、
(2-3)Ga原料ガス及びN原料ガスを含む原料ガスを用いて前記第2障壁層上に前記第2障壁層よりバンドギャップエネルギーの小さい井戸層を成長させる井戸層成長工程と、
を含む。
2. Method for Manufacturing Light-Emitting Device The method for manufacturing the light-emitting device 10 according to this embodiment includes:
(1) an n-side nitride semiconductor layer growing step of growing an n-side nitride semiconductor layer;
(2) an active layer growth step of growing an active layer that emits ultraviolet light and includes a plurality of well layers made of nitride semiconductors and a plurality of barrier layers made of nitride semiconductors on the n-side nitride semiconductor layer;
(3) a p-side nitride semiconductor layer growing step of growing a p-side nitride semiconductor layer on the active layer;
(4) an electrode forming step of forming a first electrode and a second electrode;
(5) a cutting step;
including.
Furthermore, the active layer growth step is
(2-1) a first barrier layer growth step of growing a first barrier layer using a source gas containing an Al source gas, a Ga source gas, and an N source gas;
(2-2) a second barrier layer growth step of growing a second barrier layer on the first barrier layer by using a source gas containing an Al source gas, a Ga source gas, an In source gas, and an N source gas;
(2-3) a well layer growing step of growing a well layer having a bandgap energy smaller than that of the second barrier layer on the second barrier layer using a raw material gas containing a Ga raw material gas and an N raw material gas;
including.

以下に、図5~図14を参照して、本実施形態の発光素子の製造方法について詳細に説明する。図5~図14では、図面の理解を容易にするために部材の大きさが誇張して描かれている場合がある。特に、図6~図8では、障壁層及び井戸層の厚さを誇張して描いている。 A method for manufacturing the light emitting device of this embodiment will be described in detail below with reference to FIGS. 5 to 14, the sizes of the members may be exaggerated in order to facilitate understanding of the drawings. In particular, in FIGS. 6 to 8, the thicknesses of the barrier layers and well layers are exaggerated.

(1)n側窒化物半導体層成長工程
n側窒化物半導体層成長工程では、図5に示すように、例えば、サファイアからなる第1基板21を準備し、第1基板21上に、例えば、n型コンタクト層、n型クラッド層を成長させることにより、第1基板21側からn型コンタクト層、n型クラッド層を含むn側窒化物半導体層11を形成する。尚、第1基板21上にバッファ層を介してn側窒化物半導体層11を形成するようにしてもよい。
(1) n-Side Nitride Semiconductor Layer Growth Step In the n-side nitride semiconductor layer growth step, as shown in FIG. By growing the n-type contact layer and the n-type clad layer, the n-side nitride semiconductor layer 11 including the n-type contact layer and the n-type clad layer is formed from the first substrate 21 side. The n-side nitride semiconductor layer 11 may be formed on the first substrate 21 with a buffer layer interposed therebetween.

(2)活性層成長工程
次に、n側窒化物半導体層11の上に、活性層12を形成する。活性層12は、窒化物半導体からなる複数の井戸層と、窒化物半導体からなる複数の障壁層とを備える。活性層12は、以下の工程により形成される。
(2) Active Layer Growth Step Next, the active layer 12 is formed on the n-side nitride semiconductor layer 11 . The active layer 12 includes a plurality of well layers made of nitride semiconductors and a plurality of barrier layers made of nitride semiconductors. The active layer 12 is formed by the following steps.

(2-1)第1障壁層成長工程
まず、Al原料ガス、Ga原料ガス、及びN原料ガスを含む原料ガスを用いて、図6に示すように、n側窒化物半導体層11の上に第1障壁層2を成長させる。第1障壁層2の組成を、例えば、AlGaNとする場合は、Al原料ガスの流量を0.5sccm以上2sccm以下に設定し、Ga原料ガスの流量を20sccm以上50sccm以下に設定し、N原料ガスの流量を4slm以上10slm以下に設定することで、第1障壁層2を形成することができる。
第1障壁層2は、膜厚が10nm以上35nm以下の厚さに成長させることが望ましい。
(2-1) First Barrier Layer Growth Step First, as shown in FIG. A first barrier layer 2 is grown. When the composition of the first barrier layer 2 is, for example, AlGaN, the flow rate of the Al raw material gas is set to 0.5 sccm or more and 2 sccm or less, the flow rate of the Ga raw material gas is set to 20 sccm or more and 50 sccm or less, and the N raw material gas is set to The first barrier layer 2 can be formed by setting the flow rate of between 4 slm and 10 slm.
The first barrier layer 2 is desirably grown to a thickness of 10 nm or more and 35 nm or less.

(2-2)第2障壁層成長工程
次に、Al原料ガス、In原料ガス、Ga原料ガス、及びN原料ガスを含む原料ガスを用いて、図7に示すように、第1障壁層2の上に第2障壁層3を成長させる。第2障壁層3の組成を、例えば、AlInGaNとする場合は、Al原料ガスの流量を0.5sccm以上2sccm以下に設定し、In原料ガスの流量を3sccm以上15sccm以下に、望ましくは5sccm以上10sccm以下に設定し、Ga原料ガスの流量を20sccm以上50sccm以下に設定し、N原料ガスの流量を4slm以上10slm以下に設定することで、第2障壁層3を形成することができる。このように、第2障壁層成長工程におけるAl原料ガス、Ga原料ガス、及びN原料ガスの各流量は、第1障壁層成長工程におけるAl原料ガス、Ga原料ガス、及びN原料ガスの各流量と同一に設定することができる。これにより、第1障壁層成長工程におけるAl原料ガス、Ga原料ガス、及びN原料ガスの放出を停止することなく、又はそれらの原料ガスの流量を変更することなく、それら3つの原料ガスにIn原料ガスを所定の流量で混合させることで、第2障壁層3を形成することができる。つまり、第1障壁層2と第2障壁層3とを、連続工程により形成することができる。
第2障壁層3は、膜厚が第1障壁層2の膜厚より薄くなるように成長させることが望ましい。第2障壁層3は、3nm以上25nm以下の膜厚で成長させることが望ましい。
(2-2) Second Barrier Layer Growth Step Next, as shown in FIG. A second barrier layer 3 is grown on the . When the composition of the second barrier layer 3 is AlInGaN, for example, the flow rate of the Al raw material gas is set to 0.5 sccm or more and 2 sccm or less, and the flow rate of the In raw material gas is set to 3 sccm or more and 15 sccm or less, preferably 5 sccm or more and 10 sccm. The second barrier layer 3 can be formed by setting the following, setting the flow rate of the Ga source gas to 20 sccm or more and 50 sccm or less, and setting the flow rate of the N source gas to 4 slm or more and 10 slm or less. Thus, the flow rates of the Al source gas, the Ga source gas, and the N source gas in the second barrier layer growth step are the same as those of the Al source gas, the Ga source gas, and the N source gas in the first barrier layer growth step. can be set to be the same as As a result, In is added to these three source gases without stopping the release of the Al source gas, the Ga source gas, and the N source gas in the first barrier layer growth step, or without changing the flow rates of these source gases. The second barrier layer 3 can be formed by mixing the raw material gases at a predetermined flow rate. That is, the first barrier layer 2 and the second barrier layer 3 can be formed by continuous steps.
It is desirable to grow the second barrier layer 3 so that its thickness is thinner than that of the first barrier layer 2 . It is desirable to grow the second barrier layer 3 to a film thickness of 3 nm or more and 25 nm or less.

(2-3)井戸層成長工程
次に、Ga原料ガス、及びN原料ガスを含む原料ガスを用いて、図8に示すように、第2障壁層3の上に井戸層5を成長させる。井戸層5の組成を、例えば、InGaNとする場合は、In原料ガスの流量を6sccm以上25sccm以下に設定し、Ga原料ガスの流量を20sccm以上50sccm以下に設定し、N原料ガスの流量を4slm以上10slm以下に設定することで、井戸層5を形成することができる。井戸層成長工程においては、Al原料ガスを導入せず井戸層5を成長させることが好ましい。つまり、Al原料ガスの流量を0sccmに設定して井戸層5を成長させることが好ましい。
井戸層5は、5nm以上30nm以下の膜厚で成長させることが望ましい。
(2-3) Well Layer Growth Step Next, as shown in FIG. 8, the well layer 5 is grown on the second barrier layer 3 using a source gas containing Ga source gas and N source gas. For example, when the composition of the well layer 5 is InGaN, the flow rate of the In source gas is set to 6 sccm or more and 25 sccm or less, the flow rate of the Ga source gas is set to 20 sccm or more and 50 sccm or less, and the flow rate of the N source gas is set to 4 slm. By setting the thickness to 10 slm or less, the well layer 5 can be formed. In the well layer growing step, it is preferable to grow the well layer 5 without introducing the Al raw material gas. In other words, it is preferable to grow the well layer 5 by setting the flow rate of the Al source gas to 0 sccm.
The well layer 5 is desirably grown to a film thickness of 5 nm or more and 30 nm or less.

第1障壁層成長工程、第2障壁層成長工程、及び井戸層成長工程を繰り返すことで、複数の第1障壁層2、複数の第2障壁層3、及び複数の井戸層5を含む活性層12が形成される。例えば、活性層成長工程は、第2障壁層成長工程で終了される。なお、図8では、図面の理解を容易にするために、1つの第1障壁層2、1つの第2障壁層3、及び1つの井戸層5をまとめて活性層12の符号を付している。 An active layer including a plurality of first barrier layers 2, a plurality of second barrier layers 3, and a plurality of well layers 5 is formed by repeating the first barrier layer growth step, the second barrier layer growth step, and the well layer growth step. 12 are formed. For example, the active layer growth process ends with the second barrier layer growth process. In FIG. 8, one first barrier layer 2, one second barrier layer 3, and one well layer 5 are collectively labeled as the active layer 12 for easy understanding of the drawing. there is

(3)p側窒化物半導体層成長工程
そして、活性層12の上に、例えば、p型クラッド層及びp型コンタクト層を成長させることにより、活性層12側から順にp型クラッド層とp型コンタクト層とを含むp側窒化物半導体層13を形成する。
このような工程により、図9に示すように、第1基板21の上に、n側窒化物半導体層11、活性層12、及びp側窒化物半導体層13を有する半導体積層体構造1aが形成された第1ウエハ100を準備する。
(3) p-side nitride semiconductor layer growth step Then, on the active layer 12, for example, a p-type clad layer and a p-type contact layer are grown to form a p-type clad layer and a p-type layer in order from the active layer 12 side. A p-side nitride semiconductor layer 13 including a contact layer is formed.
Through these steps, as shown in FIG. 9, a semiconductor laminate structure 1a having an n-side nitride semiconductor layer 11, an active layer 12, and a p-side nitride semiconductor layer 13 is formed on a first substrate 21. A first wafer 100 is prepared.

(4)第1電極及び第2電極を形成する電極形成工程
次に、図10に示すように、p側窒化物半導体層13上に、例えばリフトオフプロセス等の周知の技術を用いて、所定のパターンの第2電極32を形成する。そして、図11に示すように、p側窒化物半導体層13の上の第2電極32が形成されていない部分に絶縁膜35を形成し、さらに、第2電極32及び絶縁膜35上に、金属層40aを形成する。絶縁膜35は、例えば、第2電極32上にレジストを形成した後、p側窒化物半導体層13の上の第2電極32が形成されていない部分及びレジストの上に絶縁膜を形成し、レジストを、レジスト上に形成された絶縁膜とともに除去することで形成することができる。
(4) Electrode forming step of forming first electrode and second electrode Next, as shown in FIG. A patterned second electrode 32 is formed. Then, as shown in FIG. 11, an insulating film 35 is formed on a portion of the p-side nitride semiconductor layer 13 where the second electrode 32 is not formed. A metal layer 40a is formed. For the insulating film 35, for example, after forming a resist on the second electrode 32, an insulating film is formed on a portion of the p-side nitride semiconductor layer 13 where the second electrode 32 is not formed and on the resist, It can be formed by removing the resist together with the insulating film formed over the resist.

次に、図12に示すように、別途、一方の面に金属層40bが形成された第2基板22を準備し、第2基板22の金属層40bと第1基板21の金属層40aとを接合する。これにより、p側窒化物半導体層13上に第2電極32と、絶縁膜35と、金属層40a、40bとを介して第2基板22を接合する。第2基板22を接合した後、例えば、レーザリフトオフやウェットエッチングにより、第1基板21を除去する。 Next, as shown in FIG. 12, a second substrate 22 having a metal layer 40b formed on one surface is separately prepared, and the metal layer 40b of the second substrate 22 and the metal layer 40a of the first substrate 21 are separated. Join. Thereby, the second substrate 22 is bonded onto the p-side nitride semiconductor layer 13 via the second electrode 32, the insulating film 35, and the metal layers 40a and 40b. After bonding the second substrate 22, the first substrate 21 is removed by, for example, laser lift-off or wet etching.

以上のようにして、第1基板21上に形成した半導体積層体構造1aを第2基板22上に金属層40と第2電極32及び絶縁膜35とを介して転写する。なお、金属層40は、金属層40a及び金属層40bが接合して形成された層である。このようにして、図13に示すような、第2基板22上に、表面にn側窒化物半導体層11が露出した半導体積層体構造1aを備えた第2ウエハ200を準備する。すなわち、第2ウエハ200において、第2基板22上には、金属層40と第2電極32及び絶縁膜35とを介してp側窒化物半導体層13、活性層12、n側窒化物半導体層11とが第2基板22側から順に積層されている。 As described above, the semiconductor laminate structure 1a formed on the first substrate 21 is transferred onto the second substrate 22 with the metal layer 40, the second electrode 32 and the insulating film 35 interposed therebetween. The metal layer 40 is a layer formed by bonding the metal layer 40a and the metal layer 40b. In this way, a second wafer 200 having a semiconductor multilayer structure 1a with the n-side nitride semiconductor layer 11 exposed on the surface on the second substrate 22 as shown in FIG. 13 is prepared. That is, in the second wafer 200, the p-side nitride semiconductor layer 13, the active layer 12, and the n-side nitride semiconductor layer are formed on the second substrate 22 with the metal layer 40, the second electrode 32, and the insulating film 35 interposed therebetween. 11 are stacked in order from the second substrate 22 side.

次に、図14に示すように、第2ウエハ200の半導体積層体構造1aの一部を、例えば、反応性イオンエッチングなどのドライエッチングにより、除去することで複数の半導体積層体1に分離する。第2ウエハ200のn側窒化物半導体層11上に、所定のパターンの第1電極31を形成する。第1電極31は、上述した第2電極32の形成方法と同様に、レジストを用いたリフトオフプロセスやエッチングプロセスにより形成することができる。 Next, as shown in FIG. 14, a portion of the semiconductor laminate structure 1a of the second wafer 200 is removed by dry etching such as reactive ion etching, thereby separating into a plurality of semiconductor laminates 1. . A first electrode 31 having a predetermined pattern is formed on the n-side nitride semiconductor layer 11 of the second wafer 200 . The first electrode 31 can be formed by a lift-off process using a resist or an etching process, similarly to the method of forming the second electrode 32 described above.

(5)切断工程
最後に、第1電極31が形成された第2ウエハ200を、所望の大きさの個々の発光素子10に分割する。この分割は、ダイシングなどにより、図14に示す所定の切断位置CLに沿って行う。
(5) Cutting Step Finally, the second wafer 200 on which the first electrodes 31 are formed is divided into individual light emitting elements 10 of desired size. This division is performed along predetermined cutting positions CL shown in FIG. 14 by dicing or the like.

実施例1.
実施例1の発光素子を以下のように作製した。
Example 1.
A light-emitting device of Example 1 was fabricated as follows.

まず、サファイアからなる第1基板21を準備し、その上にn型コンタクト層、n型クラッド層を成長させることにより、第1基板21側から順にn型コンタクト層、n型クラッド層を含むn側窒化物半導体層11を形成した。 First, a first substrate 21 made of sapphire is prepared, and an n-type contact layer and an n-type cladding layer are grown thereon to form an n-type contact layer and an n-type cladding layer in order from the first substrate 21 side. A side nitride semiconductor layer 11 was formed.

次に、n側窒化物半導体層11の上に、Al0.095Ga0.905Nからなる第1障壁層2を積層した。第1障壁層2の膜厚は29nmの厚さに成長させた。第1障壁層2を成長させる際の各原料ガスの流量は、Al原料ガスを1.78sccmに設定し、Ga原料ガスを43sccmに設定し、N原料ガスを7slmに設定した。 Next, a first barrier layer 2 made of Al 0.095 Ga 0.905 N was laminated on the n-side nitride semiconductor layer 11 . The film thickness of the first barrier layer 2 was grown to a thickness of 29 nm. The flow rate of each source gas when growing the first barrier layer 2 was set to 1.78 sccm for the Al source gas, 43 sccm for the Ga source gas, and 7 slm for the N source gas.

次に、第1障壁層2の上に、In0.005Ga0.995Nからなる井戸層5を積層した。井戸層5の厚さは8nmに成長させた。井戸層5を成長させる際の各原料ガスの流量は、In原料ガスを15sccmに設定し、Ga原料ガスを38sccmに設定し、N原料ガスを7slmに設定した。 Next, a well layer 5 made of In 0.005 Ga 0.995 N was laminated on the first barrier layer 2 . The thickness of the well layer 5 was grown to 8 nm. The flow rate of each raw material gas when growing the well layer 5 was set to 15 sccm for the In raw material gas, 38 sccm for the Ga raw material gas, and 7 slm for the N raw material gas.

上記第1障壁層2、及び井戸層5の積層構造を4回繰り返して形成した。 The lamination structure of the first barrier layer 2 and the well layer 5 was repeated four times.

次に、井戸層5の上にAl0.095Ga0.905Nからなる第1障壁層2を積層した。第1障壁層2の膜厚は15nmの厚さに成長させた。第1障壁層2を成長させる際の各原料ガスの流量は、Al原料ガスを1.78sccmに設定し、Ga原料ガスを43sccmに設定し、N原料ガスを7slmに設定した。 Next, a first barrier layer 2 made of Al 0.095 Ga 0.905 N was laminated on the well layer 5 . The film thickness of the first barrier layer 2 was grown to a thickness of 15 nm. The flow rate of each source gas when growing the first barrier layer 2 was set to 1.78 sccm for the Al source gas, 43 sccm for the Ga source gas, and 7 slm for the N source gas.

次に、第1障壁層2の上に、Al0.0945In0.0005Ga0.9050Nからなる第2障壁層3を積層した。第2障壁層3の厚さは14nmの厚さに成長させた。第2障壁層3を成長させる際の各原料ガスの流量は、Al原料ガスを1.78sccmに設定し、In原料ガスを6sccmに設定し、Ga原料ガスを43sccmに設定し、N原料ガスを7slmに設定した。第2障壁層3は、第1障壁層2を成長させる際に用いたAl原料ガス、Ga原料ガス及びN原料ガスに上記の流量に設定したIn原料ガスを混合させて成長させた。 Next, a second barrier layer 3 made of Al 0.0945 In 0.0005 Ga 0.9050 N was laminated on the first barrier layer 2 . The second barrier layer 3 was grown to a thickness of 14 nm. The flow rate of each source gas when growing the second barrier layer 3 was set to 1.78 sccm for the Al source gas, 6 sccm for the In source gas, 43 sccm for the Ga source gas, and 43 sccm for the N source gas. 7 slm. The second barrier layer 3 was grown by mixing the Al raw material gas, the Ga raw material gas, and the N raw material gas used when growing the first barrier layer 2 with the In raw material gas set to the above flow rate.

次に、第2障壁層3の上に、In0.005Ga0.995Nからなる井戸層5を積層した。井戸層5の厚さは15nmに成長させた。井戸層5を成長させる際の各原料ガスの流量は、In原料ガスを15sccmに設定し、Ga原料ガスを38sccmに設定し、N原料ガスを7slmに設定した。 Next, a well layer 5 made of In 0.005 Ga 0.995 N was laminated on the second barrier layer 3 . The thickness of the well layer 5 was grown to 15 nm. The flow rate of each raw material gas when growing the well layer 5 was set to 15 sccm for the In raw material gas, 38 sccm for the Ga raw material gas, and 7 slm for the N raw material gas.

その後、最後に形成した井戸層5の上に、AlGaNからなる障壁層を積層させることで活性層12を形成した。 After that, an active layer 12 was formed by laminating a barrier layer made of AlGaN on the well layer 5 formed last.

このように成長させた活性層12を形成した後、p型クラッド層とp型コンタクト層とを含むp側窒化物半導体層13を形成し、第1ウエハ100を準備した。 After forming the active layer 12 grown in this manner, the p-side nitride semiconductor layer 13 including the p-type clad layer and the p-type contact layer was formed to prepare the first wafer 100 .

次に、第1ウエハ100のp側窒化物半導体層13上に、所定のパターンの第2電極32を形成し、金属層40を介して第2基板22に転写する。その後、第1基板21を除去して、n側窒化物半導体層11上に所定のパターンの第1電極31を形成し、発光素子10毎に切断した。 Next, a second electrode 32 having a predetermined pattern is formed on the p-side nitride semiconductor layer 13 of the first wafer 100 and transferred to the second substrate 22 via the metal layer 40 . After that, the first substrate 21 was removed, the first electrode 31 having a predetermined pattern was formed on the n-side nitride semiconductor layer 11 , and the light emitting elements 10 were cut.

以上のように形成された実施例1の発光素子について1000mAの電流を流したときの発光出力を評価した。また、温度を25℃と85℃として駆動させたときの出力をそれぞれ測定し、出力の維持率(温度85℃における出力/温度25℃における出力)を評価した。さらに、発光素子の発光波長の半値幅と、逆方向電圧をそれぞれ評価した。
その結果、実施例1の発光素子の発光出力は1806.7mWであった。また、出力の維持率が85.3%、発光波長の半値幅が8.6nm、逆方向電圧が9.0Vであった。
The light emitting device of Example 1 formed as described above was evaluated for light emission output when a current of 1000 mA was applied. Further, the output was measured when driven at temperatures of 25° C. and 85° C., respectively, and the output retention rate (output at temperature of 85° C./output at temperature of 25° C.) was evaluated. Furthermore, the half width of the emission wavelength of the light emitting element and the reverse voltage were evaluated.
As a result, the light emitting output of the light emitting device of Example 1 was 1806.7 mW. Further, the output retention rate was 85.3%, the half width of the emission wavelength was 8.6 nm, and the reverse voltage was 9.0V.

参考例1.
実施例1の発光素子において、障壁層をAlGaNから構成される単一の層とした以外は、実施例1の発光素子と同様にして参考例1の発光素子を作製した。障壁層を成長させる際の各原料ガスの流量は、Al原料ガスを1.78sccmに設定し、Ga原料ガスを43sccmに設定し、N原料ガスを7slmに設定した。障壁層の膜厚は、29nmに成長させた。
以上のように形成された参考例1の発光素子について1000mAの電流を流したときの発光出力を評価した。また、実施例1と同様に、出力の維持率、発光波長の半値幅、及び逆方向電圧をそれぞれ評価した。
その結果、参考例1の発光素子の発光出力は1779.6mWであった。また、出力の維持率が84.7%、発光波長の半値幅が8.7nm、逆方向電圧が8.5Vであった。
Reference example 1.
A light-emitting device of Reference Example 1 was fabricated in the same manner as the light-emitting device of Example 1, except that the barrier layer in the light-emitting device of Example 1 was a single layer composed of AlGaN. As for the flow rate of each source gas when growing the barrier layer, the Al source gas was set to 1.78 sccm, the Ga source gas was set to 43 sccm, and the N source gas was set to 7 slm. The film thickness of the barrier layer was grown to 29 nm.
The light emitting device of Reference Example 1 formed as described above was evaluated for light emission output when a current of 1000 mA was passed. Further, in the same manner as in Example 1, the output retention rate, the half width of the emission wavelength, and the reverse voltage were evaluated.
As a result, the light emitting output of the light emitting element of Reference Example 1 was 1779.6 mW. Further, the output retention rate was 84.7%, the half width of the emission wavelength was 8.7 nm, and the reverse voltage was 8.5V.

これらの実施例1及び参考例1の評価結果を表1に記載する。なお、表1において、障壁層が第1障壁層と第2障壁層から構成されている場合は、「第1障壁層/第2障壁層」と記載している。なお、「第1障壁層/第2障壁層」の記載は、n側窒化物半導体層側から第1障壁層と第2障壁層とが順に積層されていることを意味する。 Table 1 shows the evaluation results of Example 1 and Reference Example 1. In addition, in Table 1, when the barrier layer is composed of the first barrier layer and the second barrier layer, it is described as "first barrier layer/second barrier layer". The description of "first barrier layer/second barrier layer" means that the first barrier layer and the second barrier layer are laminated in order from the n-side nitride semiconductor layer side.

Figure 0007328558000001
Figure 0007328558000001

これらの結果から、第1障壁層2と、第1障壁層2のバンドギャップエネルギーよりも小さいバンドギャップエネルギーの第2障壁層3とを有する障壁層4を形成した実施例1の発光素子は、参考例1の発光素子よりも高い発光出力であることが確認された。また、実施例1の発光素子は、出力の維持率、発光波長の半値幅、及び逆方向電圧が参考例1の発光素子よりも良好であることが確認された。このことから、実施例1の発光素子は参考例1の発光素子よりも、井戸層における表面粗さが良好であり、また障壁層と井戸層との間の格子緩和が抑制されていると推測される。 From these results, the light emitting device of Example 1 in which the barrier layer 4 having the first barrier layer 2 and the second barrier layer 3 having a bandgap energy smaller than the bandgap energy of the first barrier layer 2 was formed, It was confirmed that the light emission output was higher than that of the light emitting device of Reference Example 1. Further, it was confirmed that the light-emitting device of Example 1 was superior to the light-emitting device of Reference Example 1 in terms of the output maintenance rate, the half width of the emission wavelength, and the reverse voltage. From this, it is assumed that the light-emitting device of Example 1 has better surface roughness in the well layer than the light-emitting device of Reference Example 1, and lattice relaxation between the barrier layer and the well layer is suppressed. be done.

実施例2.
実施例2の発光素子を以下のように作製した。
Example 2.
A light-emitting device of Example 2 was fabricated as follows.

まず、サファイアからなる基板を準備し、その上にn型コンタクト層、n型クラッド層を成長させることにより、第1基板21側から順にn型コンタクト層、n型クラッド層を含むn側窒化物半導体層11を形成した。 First, a substrate made of sapphire is prepared, and an n-type contact layer and an n-type cladding layer are grown thereon, thereby forming an n-side nitride including an n-type contact layer and an n-type cladding layer in order from the first substrate 21 side. A semiconductor layer 11 was formed.

次に、n側窒化物半導体層11の上に、Al0.095Ga0.905Nからなる第1障壁層2を積層した。第1障壁層2の膜厚は15nmの厚さに成長させた。第1障壁層2を成長させる際の各原料ガスの流量は、Al原料ガスを1.53sccmに設定し、Ga原料ガスを39sccmに設定し、N原料ガスを7slmに設定した。 Next, a first barrier layer 2 made of Al 0.095 Ga 0.905 N was laminated on the n-side nitride semiconductor layer 11 . The film thickness of the first barrier layer 2 was grown to a thickness of 15 nm. The flow rate of each source gas when growing the first barrier layer 2 was set to 1.53 sccm for the Al source gas, 39 sccm for the Ga source gas, and 7 slm for the N source gas.

次に、第1障壁層2の上に、Al0.0945In0.0005Ga0.9050Nからなる第2障壁層3を積層した。第2障壁層3の厚さは14nmの厚さに成長させた。第2障壁層3を成長させる際の各原料ガスの流量は、Al原料ガスを1.53sccmに設定し、In原料ガスを6sccmに設定し、Ga原料ガスを39sccmに設定し、N原料ガスを7slmに設定した。第2障壁層3は、第1障壁層2を成長させる際に用いたAl原料ガス、Ga原料ガス及びN原料ガスに上記の流量に設定したIn原料ガスを混合させて成長させた。 Next, a second barrier layer 3 made of Al 0.0945 In 0.0005 Ga 0.9050 N was laminated on the first barrier layer 2 . The second barrier layer 3 was grown to a thickness of 14 nm. The flow rate of each source gas when growing the second barrier layer 3 was set to 1.53 sccm for the Al source gas, 6 sccm for the In source gas, 39 sccm for the Ga source gas, and 39 sccm for the N source gas. 7 slm. The second barrier layer 3 was grown by mixing the Al raw material gas, the Ga raw material gas, and the N raw material gas used when growing the first barrier layer 2 with the In raw material gas set to the above flow rate.

次に、第2障壁層3の上に、In0.005Ga0.995Nからなる井戸層5を積層した。井戸層5の厚さは8nmに成長させた。井戸層5を成長させる際の各原料ガスの流量は、In原料ガスを15sccmに設定し、Ga原料ガスを45sccmに設定し、N原料ガスを7slmに設定した。 Next, a well layer 5 made of In 0.005 Ga 0.995 N was laminated on the second barrier layer 3 . The thickness of the well layer 5 was grown to 8 nm. The flow rate of each raw material gas when growing the well layer 5 was set to 15 sccm for the In raw material gas, 45 sccm for the Ga raw material gas, and 7 slm for the N raw material gas.

上記第1障壁層2、第2障壁層3、及び井戸層5の積層構造を4回繰り返して形成した。 The lamination structure of the first barrier layer 2, the second barrier layer 3, and the well layer 5 was repeated four times.

次に、井戸層5の上に、Al0.095Ga0.905Nからなる第1障壁層2を積層した。第1障壁層2の膜厚は15nmの厚さに成長させた。第1障壁層2を成長させる際の各原料ガスの流量は、Al原料ガスを1.53sccmに設定し、Ga原料ガスを39sccmに設定し、N原料ガスを7slmに設定した。 Next, a first barrier layer 2 made of Al 0.095 Ga 0.905 N was laminated on the well layer 5 . The film thickness of the first barrier layer 2 was grown to a thickness of 15 nm. The flow rate of each source gas when growing the first barrier layer 2 was set to 1.53 sccm for the Al source gas, 39 sccm for the Ga source gas, and 7 slm for the N source gas.

次に、第1障壁層2の上に、Al0.0945In0.0005Ga0.9050Nからなる第2障壁層3を積層した。第2障壁層3の厚さは14nmの厚さに成長させた。第2障壁層3を成長させる際の各原料ガスの流量は、Al原料ガスを1.53sccmに設定し、In原料ガスを6sccmに設定し、Ga原料ガスを39sccmに設定し、N原料ガスを7slmに設定した。第2障壁層3は、第1障壁層2を成長させる際に用いたAl原料ガス、Ga原料ガス及びN原料ガスに上記の流量に設定したIn原料ガスを混合させて成長させた。 Next, a second barrier layer 3 made of Al 0.0945 In 0.0005 Ga 0.9050 N was laminated on the first barrier layer 2 . The second barrier layer 3 was grown to a thickness of 14 nm. The flow rate of each source gas when growing the second barrier layer 3 was set to 1.53 sccm for the Al source gas, 6 sccm for the In source gas, 39 sccm for the Ga source gas, and 39 sccm for the N source gas. 7 slm. The second barrier layer 3 was grown by mixing the Al raw material gas, the Ga raw material gas, and the N raw material gas used when growing the first barrier layer 2 with the In raw material gas set to the above flow rate.

次に、第2障壁層3の上に、In0.005Ga0.995Nからなる井戸層5を積層した。井戸層5の厚さは15nmに成長させた。井戸層5を成長させる際の各原料ガスの流量は、In原料ガスを15sccmに設定し、Ga原料ガスを45sccmに設定し、N原料ガスを7slmに設定した。 Next, a well layer 5 made of In 0.005 Ga 0.995 N was laminated on the second barrier layer 3 . The thickness of the well layer 5 was grown to 15 nm. The flow rate of each raw material gas when growing the well layer 5 was set to 15 sccm for the In raw material gas, 45 sccm for the Ga raw material gas, and 7 slm for the N raw material gas.

その後、最後に形成した井戸層5の上に、AlGaNからなる障壁層を積層させることで活性層12を形成した。 After that, an active layer 12 was formed by laminating a barrier layer made of AlGaN on the well layer 5 formed last.

このように成長させた活性層12を形成した後、p型クラッド層とp型コンタクト層とを含むp側窒化物半導体層13を形成し、第1ウエハ100を準備した。 After forming the active layer 12 grown in this manner, the p-side nitride semiconductor layer 13 including the p-type clad layer and the p-type contact layer was formed to prepare the first wafer 100 .

次に、第1ウエハ100のp側窒化物半導体層13上に、所定のパターンの第2電極32を形成し、n側窒化物半導体層11上に所定のパターンの第1電極31を形成し、発光素子10毎に切断した。 Next, a second electrode 32 having a predetermined pattern is formed on the p-side nitride semiconductor layer 13 of the first wafer 100 , and a first electrode 31 having a predetermined pattern is formed on the n-side nitride semiconductor layer 11 . , and cut every 10 light emitting elements.

以上のように形成された実施例2の発光素子について100mAの電流を流したときの発光出力を評価した。また、発光素子の発光波長の半値幅と、井戸層の表面粗さをそれぞれ評価した。
その結果、実施例2の発光素子の発光出力は48.7mWであった。また、発光波長の半値幅が12.4nm、表面粗さが5.3nmであった。
The light emitting device of Example 2 formed as described above was evaluated for light emission output when a current of 100 mA was applied. In addition, the half width of the emission wavelength of the light emitting device and the surface roughness of the well layer were evaluated.
As a result, the light output of the light emitting device of Example 2 was 48.7 mW. In addition, the half width of the emission wavelength was 12.4 nm, and the surface roughness was 5.3 nm.

参考例2.
実施例2の発光素子において、障壁層をAl0.095Ga0.905Nから構成される単一の層とした以外は、実施例2の発光素子と同様にして参考例2の発光素子を作製した。障壁層を成長させる際の各原料ガスの流量は、Al原料ガスを1.53sccmに設定し、Ga原料ガスを39sccmに設定し、N原料ガスを7slmに設定した。障壁層の膜厚は、29nmに成長させた。
以上のように形成された参考例2の発光素子について100mAの電流を流したときの発光出力を評価した。また、実施例2と同様に、発光素子の発光波長の半値幅と、井戸層の表面粗さをそれぞれ評価した。
その結果、参考例2の発光素子の発光出力は47.4mWであった。また、発光波長の半値幅が12.6nm、表面粗さが6.0nmであった。
Reference example 2.
The light-emitting device of Reference Example 2 was manufactured in the same manner as the light-emitting device of Example 2, except that the barrier layer was a single layer composed of Al 0.095 Ga 0.905 N. made. As for the flow rate of each source gas when growing the barrier layer, the Al source gas was set to 1.53 sccm, the Ga source gas was set to 39 sccm, and the N source gas was set to 7 slm. The film thickness of the barrier layer was grown to 29 nm.
The light emitting device of Reference Example 2 formed as described above was evaluated for light emission output when a current of 100 mA was passed. Further, in the same manner as in Example 2, the half width of the emission wavelength of the light emitting element and the surface roughness of the well layer were evaluated.
As a result, the light emitting output of the light emitting element of Reference Example 2 was 47.4 mW. Further, the half width of the emission wavelength was 12.6 nm, and the surface roughness was 6.0 nm.

参考例3.
実施例2の発光素子において、障壁層をAl0.0945In0.0005Ga0.9050Nから構成される単一の層とした以外は、実施例2の発光素子と同様にして参考例3の発光素子を作製した。障壁層を成長させる際の各原料ガスの流量は、Al原料ガスを1.53sccmに設定し、In原料ガスを6sccmに設定し、Ga原料ガスを39sccmに設定し、N原料ガスを7slmに設定した。障壁層の膜厚は、29nmに成長させた。
以上のように形成された参考例3の発光素子について100mAの電流を流したときの発光出力を評価した。また、実施例2と同様に、発光素子の半値幅と、井戸層の表面粗さをそれぞれ評価した。
その結果、参考例3の発光素子の発光出力は48mWであった。また、発光波長の半値幅が12.3nm、表面粗さ4.7nmであった。
Reference example 3.
Reference Example 3 was performed in the same manner as the light emitting device of Example 2, except that in the light emitting device of Example 2, a single layer composed of Al 0.0945 In 0.0005 Ga 0.9050 N was used as the barrier layer. was fabricated. As for the flow rate of each source gas when growing the barrier layer, the Al source gas was set to 1.53 sccm, the In source gas was set to 6 sccm, the Ga source gas was set to 39 sccm, and the N source gas was set to 7 slm. did. The film thickness of the barrier layer was grown to 29 nm.
The light emitting device of Reference Example 3 formed as described above was evaluated for light emission output when a current of 100 mA was applied. Also, in the same manner as in Example 2, the half width of the light emitting device and the surface roughness of the well layer were evaluated.
As a result, the light emitting output of the light emitting element of Reference Example 3 was 48 mW. Further, the half width of the emission wavelength was 12.3 nm, and the surface roughness was 4.7 nm.

参考例4.
実施例1の発光素子において、第1障壁層をAl0.0945In0.0005Ga0.9050Nとし、第2障壁層をAl0.095Ga0.905Nとした以外は、実施例2の発光素子と同様にして参考例4の発光素子を作製した。つまり、参考例4の発光素子は、第1障壁層の組成を実施例2の第2障壁層の組成と同一にし、第2障壁層の組成を実施例2の第1障壁層の組成と同一にして作製された発光素子である。このような参考例4の発光素子は、第2障壁層のバンドギャップエネルギーが第1障壁層のバンドギャップエネルギーよりも大きくなる。従って、参考例4の発光素子における半導体積層体のバンドギャップエネルギー構造は、第2障壁層のバンドギャップエネルギー>第1障壁層のバンドギャップエネルギー>井戸層のバンドギャップエネルギーの関係を有している。
第1障壁層を成長させる際の各原料ガスの流量は、Al原料ガスを1.53sccmに設定し、In原料ガスを6sccmに設定し、Ga原料ガスを39sccmに設定し、N原料ガスを7slmに設定した。第1障壁層の膜厚は、15nmに成長させた。第2障壁層を成長させる際の各原料ガスの流量は、Al原料ガスを1.53sccmに設定し、Ga原料ガスを39sccmに設定し、N原料ガスを7slmに設定した。第2障壁層の膜厚は、14nmに成長させた。
以上のように形成された参考例4の発光素子について100mAの電流を流したときの発光出力を評価した。また、実施例2と同様に、発光素子の発光波長の半値幅と、井戸層の表面粗さをそれぞれ評価した。
その結果、参考例4の発光素子の発光出力は47.3mWであった。また、発光波長の半値幅が12.5nm、表面粗さが6.6nmであった。
Reference example 4.
Example 2 except that the first barrier layer was Al 0.0945 In 0.0005 Ga 0.9050 N and the second barrier layer was Al 0.095 Ga 0.905 N in the light emitting device of Example 1. A light-emitting device of Reference Example 4 was fabricated in the same manner as the light-emitting device of No. That is, in the light emitting device of Reference Example 4, the composition of the first barrier layer was the same as that of the second barrier layer of Example 2, and the composition of the second barrier layer was the same as that of the first barrier layer of Example 2. It is a light-emitting device manufactured by In such a light-emitting device of Reference Example 4, the bandgap energy of the second barrier layer is higher than the bandgap energy of the first barrier layer. Therefore, the bandgap energy structure of the semiconductor laminate in the light emitting device of Reference Example 4 has a relationship of bandgap energy of the second barrier layer>bandgap energy of the first barrier layer>bandgap energy of the well layer. .
The flow rate of each source gas when growing the first barrier layer was set to 1.53 sccm for the Al source gas, 6 sccm for the In source gas, 39 sccm for the Ga source gas, and 7 slm for the N source gas. set to The thickness of the first barrier layer was grown to 15 nm. As for the flow rate of each source gas when growing the second barrier layer, the Al source gas was set to 1.53 sccm, the Ga source gas was set to 39 sccm, and the N source gas was set to 7 slm. The thickness of the second barrier layer was grown to 14 nm.
The light emitting device of Reference Example 4 formed as described above was evaluated for light emission output when a current of 100 mA was passed. Further, in the same manner as in Example 2, the half width of the emission wavelength of the light emitting element and the surface roughness of the well layer were evaluated.
As a result, the light emitting output of the light emitting element of Reference Example 4 was 47.3 mW. Further, the half width of the emission wavelength was 12.5 nm, and the surface roughness was 6.6 nm.

これらの実施例2、及び参考例2~参考例4の評価結果を表2に記載する。なお、表2において、障壁層が第1障壁層と第2障壁層から構成されている場合は、「第1障壁層/第2障壁層」と記載している。なお、「第1障壁層/第2障壁層」の記載は、n側窒化物半導体層側から第1障壁層と第2障壁層とが順に積層されていることを意味する。 The evaluation results of Example 2 and Reference Examples 2 to 4 are shown in Table 2. In Table 2, when the barrier layer is composed of the first barrier layer and the second barrier layer, it is described as "first barrier layer/second barrier layer". The description of "first barrier layer/second barrier layer" means that the first barrier layer and the second barrier layer are laminated in order from the n-side nitride semiconductor layer side.

Figure 0007328558000002
Figure 0007328558000002

これらの結果から、第1障壁層2と、第1障壁層2のバンドギャップエネルギーよりも小さいバンドギャップエネルギーの第2障壁層3とを有する障壁層4を形成した実施例2の発光素子は、参考例2~参考例4の発光素子よりも高い発光出力であることが確認された。
また、実施例2及び参考例4より、バンドギャップエネルギーの関係が第1障壁層>第2障壁層である実施例2の発光素子が、バンドギャップエネルギーの関係が第2障壁層>第1障壁層である参考例4の発光素子よりも高い発光出力であることが確認された。これは、実施例2の方が参考例4よりも高い電子の閉じ込め効果を有するためであると推測される。また、実施例2の発光素子は、発光波長の半値幅が参考例2~参考例4の発光素子と同等であり、井戸層の表面粗さは参考例2及び参考例4よりも良好な値であることが確認された。このことから、実施例2の発光素子は参考例2及び参考例4の発光素子よりも、障壁層や井戸層における結晶性が良好であると推測される。実施例2の発光素子の表面粗さは、障壁層の組成をAlInGaNのみとした参考例3に比べると表面粗さは良くない結果となったが、実施例2の発光素子の発光出力は、参考例3の発光素子よりも高いことが確認された。このことから、実施例2の発光素子は、障壁層や井戸層における結晶性を良好にしつつ、高い電子の閉じ込め効果を有していると推測される。
From these results, the light-emitting device of Example 2 in which the barrier layer 4 having the first barrier layer 2 and the second barrier layer 3 having a bandgap energy smaller than the bandgap energy of the first barrier layer 2 was formed, It was confirmed that the luminescence output was higher than that of the light emitting devices of Reference Examples 2 to 4.
Further, from Example 2 and Reference Example 4, the light-emitting element of Example 2, in which the bandgap energy relationship is the first barrier layer>the second barrier layer, has the bandgap energy relationship of the second barrier layer>the first barrier layer. It was confirmed that the light emitting output was higher than that of the light emitting device of Reference Example 4, which was a layer. This is presumably because Example 2 has a higher electron confinement effect than Reference Example 4. In addition, the light emitting device of Example 2 has the same emission wavelength half width as the light emitting devices of Reference Examples 2 to 4, and the surface roughness of the well layer is a better value than those of Reference Examples 2 and 4. It was confirmed that From this, it is presumed that the light-emitting device of Example 2 has better crystallinity in the barrier layer and the well layer than the light-emitting devices of Reference Examples 2 and 4. The surface roughness of the light-emitting device of Example 2 was inferior to that of Reference Example 3 in which the composition of the barrier layer was AlInGaN alone. It was confirmed to be higher than the light emitting device of Reference Example 3. From this, it is presumed that the light-emitting device of Example 2 has a high electron confinement effect while improving the crystallinity of the barrier layer and the well layer.

以上、本発明の実施形態及び実施例を説明したが、開示内容は構成の細部において変化してもよく、実施形態及び実施例における要素の組合せや順序の変化等は請求された本発明の範囲および思想を逸脱することなく実現し得るものである。 Although embodiments and examples of the present invention have been described above, the disclosed contents may vary in details of construction, and combinations of elements, changes in order, etc. in the embodiments and examples are within the scope of the claimed invention. And it can be realized without deviating from the idea.

1 半導体積層体
1a 半導体積層体構造
2 第1障壁層
3 第2障壁層
4 障壁層
5 井戸層
10 半導体素子
11 n側窒化物半導体層
12 活性層
13 p側窒化物半導体層
21 第1基板
22 第2基板
31 第1電極
32 第2電極
35 絶縁膜
40、40a、40b 金属層
100 第1ウエハ
200 第2ウエハ
1 semiconductor laminate 1a semiconductor laminate structure 2 first barrier layer 3 second barrier layer 4 barrier layer 5 well layer 10 semiconductor element 11 n-side nitride semiconductor layer 12 active layer 13 p-side nitride semiconductor layer 21 first substrate 22 Second substrate 31 First electrode 32 Second electrode 35 Insulating films 40, 40a, 40b Metal layer 100 First wafer 200 Second wafer

Claims (17)

n側窒化物半導体層と、
前記n側窒化物半導体層上に設けられた窒化物半導体からなる複数の井戸層と、窒化物半導体からなる複数の障壁層とを備えた紫外光を発する活性層と、
前記活性層上に設けられたp側窒化物半導体層と、を有し、
前記複数の障壁層のうち少なくとも1つの前記障壁層は、前記n側窒化物半導体層側から順に、Al及びGaを含む第1障壁層と、前記第1障壁層に接して設けられ、Al、Ga、及びInを含み前記第1障壁層よりバンドギャップエネルギーの小さい第2障壁層とを有し、
前記複数の井戸層のうち少なくとも1つの前記井戸層は、前記第2障壁層に接して設けられ、前記第2障壁層よりも小さいバンドギャップエネルギーを有しかつ前記第2障壁層より薄い膜厚を有する発光素子。
an n-side nitride semiconductor layer;
an active layer emitting ultraviolet light, comprising a plurality of well layers made of a nitride semiconductor provided on the n-side nitride semiconductor layer, and a plurality of barrier layers made of a nitride semiconductor;
a p-side nitride semiconductor layer provided on the active layer;
At least one of the plurality of barrier layers includes, in order from the n-side nitride semiconductor layer side, a first barrier layer containing Al and Ga, and provided in contact with the first barrier layer, Al, a second barrier layer containing Ga and In and having a lower bandgap energy than the first barrier layer;
At least one well layer among the plurality of well layers is provided in contact with the second barrier layer, has a bandgap energy smaller than that of the second barrier layer, and has a thickness thinner than that of the second barrier layer. A light-emitting element having
前記複数の障壁層のうち最も前記p側窒化物半導体層側に位置する障壁層は、前記第1障壁層からなり、該第1障壁層は前記p側窒化物半導体層に接して設けられている請求項1に記載の発光素子。A barrier layer positioned closest to the p-side nitride semiconductor layer among the plurality of barrier layers is composed of the first barrier layer, and the first barrier layer is provided in contact with the p-side nitride semiconductor layer. The light emitting device according to claim 1. 前記複数の障壁層のうち前記p側窒化物半導体層に最も近くに位置する井戸層の上に位置する障壁層のみが、前記第1障壁層と前記第2障壁層とを含む請求項1又は2に記載の発光素子。2. The first barrier layer and the second barrier layer, of the plurality of barrier layers, only a barrier layer located on a well layer located closest to the p-side nitride semiconductor layer includes the first barrier layer and the second barrier layer. 3. The light-emitting device according to 2. 前記複数の井戸層のうち少なくとも1つの前記井戸層はInを含み、
前記複数の井戸層のうち少なくとも1つの前記井戸層のIn混晶比は、前記第2障壁層のIn混晶比と同一である請求項1~3のいずれか1項に記載の発光素子。
at least one of the plurality of well layers contains In;
4. The light emitting device according to claim 1, wherein at least one of the plurality of well layers has the same In composition ratio as the second barrier layer.
前記第2障壁層の膜厚は、前記第1障壁層の膜厚よりも薄い請求項1~4のいずれか1項に記載の発光素子。 The light emitting device according to any one of claims 1 to 4, wherein the film thickness of the second barrier layer is thinner than the film thickness of the first barrier layer. 前記複数の障壁層のそれぞれは、前記第1障壁層及び前記第2障壁層を有する請求項1~のいずれか1項に記載の発光素子。 The light-emitting device according to any one of claims 1 to 5 , wherein each of the plurality of barrier layers has the first barrier layer and the second barrier layer. n側窒化物半導体層を成長させるn側窒化物半導体層成長工程と、前記n側窒化物半導体層上に、窒化物半導体からなる複数の井戸層と、窒化物半導体からなる複数の障壁層とを備えた紫外光を発する活性層を成長させる活性層成長工程と、前記活性層上にp側窒化物半導体層を成長させるp側窒化物半導体層成長工程と、を含む発光素子の製造方法であって、
前記活性層成長工程は、
Al原料ガス、Ga原料ガス、及びN原料ガスを含む原料ガスを用いて第1障壁層を成長させる第1障壁層成長工程と、
Al原料ガス、Ga原料ガス、In原料ガス、及びN原料ガスを含む原料ガスを用いて前記第1障壁層上に第2障壁層を成長させる第2障壁層成長工程と、
Ga原料ガス及びN原料ガスを含む原料ガスを用いて前記第2障壁層上に前記第2障壁層よりバンドギャップエネルギーの小さい前記井戸層を、前記第2障壁層より薄い膜厚に成長させる井戸層成長工程と、
を含む発光素子の製造方法。
an n-side nitride semiconductor layer growing step of growing an n-side nitride semiconductor layer; and a plurality of well layers made of a nitride semiconductor and a plurality of barrier layers made of a nitride semiconductor on the n-side nitride semiconductor layer. and a p-side nitride semiconductor layer growing step of growing a p-side nitride semiconductor layer on the active layer. There is
The active layer growing step includes:
a first barrier layer growing step of growing a first barrier layer using a source gas containing an Al source gas, a Ga source gas, and an N source gas;
a second barrier layer growing step of growing a second barrier layer on the first barrier layer by using a source gas containing an Al source gas, a Ga source gas, an In source gas, and an N source gas;
The well layer having a bandgap energy smaller than that of the second barrier layer is grown on the second barrier layer using a raw material gas containing a Ga raw material gas and an N raw material gas to a thickness thinner than that of the second barrier layer. a layer growth step;
A method of manufacturing a light emitting device comprising:
前記複数の障壁層のうち最も前記p側窒化物半導体層側に位置し、前記p側窒化物半導体層に接する障壁層を、第1障壁層成長工程により成長させ、growing a barrier layer positioned closest to the p-side nitride semiconductor layer among the plurality of barrier layers and in contact with the p-side nitride semiconductor layer by a first barrier layer growing step;
前記複数の障壁層のうち前記p側窒化物半導体層に接する前記障壁層以外の障壁層を、前記第1障壁層成長工程と前記第2障壁層成長工程とにより成長させる請求項7に記載の発光素子の製造方法。 8. The method according to claim 7, wherein, among the plurality of barrier layers, a barrier layer other than the barrier layer in contact with the p-side nitride semiconductor layer is grown by the first barrier layer growing step and the second barrier layer growing step. A method for manufacturing a light-emitting device.
前記複数の障壁層のうち前記p側窒化物半導体層に最も近くに位置する井戸層の上に位置する障壁層のみを、前記第1障壁層成長工程と前記第2障壁層成長工程とにより成長させる請求項7又は8に記載の発光素子の製造方法。Of the plurality of barrier layers, only the barrier layer located on the well layer located closest to the p-side nitride semiconductor layer is grown by the first barrier layer growing step and the second barrier layer growing step. 9. The method for manufacturing a light-emitting device according to claim 7 or 8, wherein 前記第2障壁層成長工程における前記Al原料ガス、前記Ga原料ガス、及び前記N原料ガスの各流量は、前記第1障壁層成長工程における前記Al原料ガス、前記Ga原料ガス、及び前記N原料ガスの各流量と同一である請求項7~9のいずれか1項に記載の発光素子の製造方法。 The flow rates of the Al source gas, the Ga source gas, and the N source gas in the second barrier layer growth step are the same as the Al source gas, the Ga source gas, and the N source gas in the first barrier layer growth step. 10. The method for manufacturing a light-emitting device according to claim 7, wherein each flow rate of the gas is the same. 前記第1障壁層成長工程において、
前記Al原料ガスの流量を0.5sccm以上2sccm以下に設定し、前記Ga原料ガスの流量を20sccm以上50sccm以下に設定し、前記N原料ガスの流量を4slm以上10slm以下に設定し、
前記第2障壁層成長工程において、
前記Al原料ガスの流量を0.5sccm以上2sccm以下に設定し、前記Ga原料ガスの流量を20sccm以上50sccm以下に設定し、前記N原料ガスの流量を4slm以上10slm以下に設定し、前記In原料ガスの流量を3sccm以上15sccm以下に設定する請求項7~10のいずれか1項に記載の発光素子の製造方法。
In the first barrier layer growing step,
setting the flow rate of the Al source gas to 0.5 sccm or more and 2 sccm or less, setting the flow rate of the Ga source gas to 20 sccm or more and 50 sccm or less, and setting the flow rate of the N source gas to 4 slm or more and 10 slm or less;
In the second barrier layer growing step,
The flow rate of the Al source gas is set to 0.5 sccm or more and 2 sccm or less, the flow rate of the Ga source gas is set to 20 sccm or more and 50 sccm or less, the flow rate of the N source gas is set to 4 slm or more and 10 slm or less, and the In source gas is set to 11. The method for manufacturing a light-emitting device according to claim 7, wherein the gas flow rate is set to 3 sccm or more and 15 sccm or less .
前記第2障壁層成長工程において、前記In原料ガスの流量を5sccm以上10sccm以下に設定する請求項11に記載の発光素子の製造方法。 12. The method of manufacturing a light emitting device according to claim 11 , wherein in said second barrier layer growing step, the flow rate of said In source gas is set to 5 sccm or more and 10 sccm or less. 前記井戸層成長工程において、
前記Ga原料ガスの流量を20sccm以上50sccm以下に設定し、前記N原料ガスの流量を4slm以上10slm以下に設定し、前記In原料ガスの流量を6sccm以上25sccm以下に設定する請求項11又は12に記載の発光素子の製造方法。
In the well layer growing step,
The flow rate of the Ga source gas is set to 20 sccm or more and 50 sccm or less, the flow rate of the N source gas is set to 4 slm or more and 10 slm or less, and the flow rate of the In source gas is set to 6 sccm or more and 25 sccm or less . A method for manufacturing the described light-emitting device.
前記井戸層成長工程において、前記Al原料ガスを導入せずに前記井戸層を成長させる請求項13に記載の発光素子の製造方法。 14. The method of manufacturing a light emitting device according to claim 13 , wherein in the well layer growing step, the well layer is grown without introducing the Al source gas. 前記第2障壁層成長工程において、前記第2障壁層の膜厚を前記第1障壁層の膜厚よりも薄く成長させる請求項14のいずれか1項に記載の発光素子の製造方法。 15. The method of manufacturing a light-emitting device according to claim 7 , wherein in said second barrier layer growing step, said second barrier layer is grown to be thinner than said first barrier layer. 前記第1障壁層成長工程において、前記第1障壁層を10nm以上35nm以下の厚さに成長させる請求項15のいずれか1項に記載の発光素子の製造方法。 16. The method of manufacturing a light-emitting device according to claim 7 , wherein the first barrier layer is grown to a thickness of 10 nm or more and 35 nm or less in the step of growing the first barrier layer. 前記第2障壁層成長工程において、前記第2障壁層を3nm以上25nm以下の厚さに成長させる請求項16のいずれか1項に記載の発光素子の製造方法。 17. The method of manufacturing a light-emitting device according to claim 7 , wherein the second barrier layer is grown to a thickness of 3 nm or more and 25 nm or less in the step of growing the second barrier layer.
JP2020200405A 2020-05-27 2020-12-02 Light-emitting element and method for manufacturing light-emitting element Active JP7328558B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020210065524A KR20210146805A (en) 2020-05-27 2021-05-21 A light emitting element and method for manufacturing the same
TW110118774A TW202147635A (en) 2020-05-27 2021-05-25 Light emitting element and method of manufacturing light emitting element
US17/330,052 US11888089B2 (en) 2020-05-27 2021-05-25 Light emitting element and method of manufacturing light emitting element
CN202110576203.5A CN113745377A (en) 2020-05-27 2021-05-26 Light emitting element and method for manufacturing light emitting element
US18/525,242 US20240113253A1 (en) 2020-05-27 2023-11-30 Light emitting element and method of manufacturing light emitting element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020091976 2020-05-27
JP2020091976 2020-05-27

Publications (2)

Publication Number Publication Date
JP2021190684A JP2021190684A (en) 2021-12-13
JP7328558B2 true JP7328558B2 (en) 2023-08-17

Family

ID=78847492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020200405A Active JP7328558B2 (en) 2020-05-27 2020-12-02 Light-emitting element and method for manufacturing light-emitting element

Country Status (1)

Country Link
JP (1) JP7328558B2 (en)

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237457A (en) 1999-12-13 2001-08-31 Nichia Chem Ind Ltd Light-emitting element
JP2002141617A (en) 2000-11-07 2002-05-17 Sharp Corp Nitride semiconductor light emitting element and optical device comprising it
JP2002223042A (en) 2000-11-21 2002-08-09 Nichia Chem Ind Ltd Nitride semiconductor element
JP2002270894A (en) 2001-03-08 2002-09-20 Mitsubishi Cable Ind Ltd Semiconductor light-emitting element
JP2002335052A (en) 2001-05-10 2002-11-22 Nichia Chem Ind Ltd Nitride semiconductor element
WO2005020396A1 (en) 2003-08-26 2005-03-03 Sony Corporation GaN III-V COMPOUND SEMICONDUCTOR LIGHT-EMITTING DEVICE AND METHOD FOR MANUFACTURING SAME
US20080149917A1 (en) 2004-02-05 2008-06-26 Epivalley Co., Ltd Iii-Nitride Compound Semiconductor Light Emitting Device
US20080237570A1 (en) 2007-03-29 2008-10-02 Seoul Opto Device Co., Ltd. Light emitting diode having well and/or barrier layers with superlattice structure
JP2008288532A (en) 2007-05-21 2008-11-27 Rohm Co Ltd Nitride semiconductor device
WO2008153130A1 (en) 2007-06-15 2008-12-18 Rohm Co., Ltd. Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
JP2011176240A (en) 2010-02-25 2011-09-08 Toshiba Corp Semiconductor light emitting device, and method of manufacturing the same
JP2011198859A (en) 2010-03-17 2011-10-06 Toshiba Corp Semiconductor light emitting device, wafer, and methods for manufacturing of semiconductor light emitting device and wafer
JP2014042023A (en) 2012-08-23 2014-03-06 Lg Innotek Co Ltd Light emitting element, light emitting element package, and illuminating system
JP2016048776A (en) 2014-08-25 2016-04-07 株式会社東芝 Semiconductor light emitting element and manufacturing method of the same
JP2017037873A (en) 2015-08-06 2017-02-16 株式会社東芝 Semiconductor light emitting element
JP2018500762A (en) 2015-01-05 2018-01-11 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Optoelectronic parts
US20180254377A1 (en) 2014-11-18 2018-09-06 Cree, Inc. Group iii nitride based led structures including multiple quantum wells with barrier-well unit interface layers

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684309A (en) * 1996-07-11 1997-11-04 North Carolina State University Stacked quantum well aluminum indium gallium nitride light emitting diodes
JPH1065271A (en) * 1996-08-13 1998-03-06 Toshiba Corp Gallium nitride based semiconductor light-emitting element

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237457A (en) 1999-12-13 2001-08-31 Nichia Chem Ind Ltd Light-emitting element
JP2002141617A (en) 2000-11-07 2002-05-17 Sharp Corp Nitride semiconductor light emitting element and optical device comprising it
JP2002223042A (en) 2000-11-21 2002-08-09 Nichia Chem Ind Ltd Nitride semiconductor element
JP2002270894A (en) 2001-03-08 2002-09-20 Mitsubishi Cable Ind Ltd Semiconductor light-emitting element
JP2002335052A (en) 2001-05-10 2002-11-22 Nichia Chem Ind Ltd Nitride semiconductor element
WO2005020396A1 (en) 2003-08-26 2005-03-03 Sony Corporation GaN III-V COMPOUND SEMICONDUCTOR LIGHT-EMITTING DEVICE AND METHOD FOR MANUFACTURING SAME
US20080149917A1 (en) 2004-02-05 2008-06-26 Epivalley Co., Ltd Iii-Nitride Compound Semiconductor Light Emitting Device
US20080237570A1 (en) 2007-03-29 2008-10-02 Seoul Opto Device Co., Ltd. Light emitting diode having well and/or barrier layers with superlattice structure
JP2008288532A (en) 2007-05-21 2008-11-27 Rohm Co Ltd Nitride semiconductor device
WO2008153130A1 (en) 2007-06-15 2008-12-18 Rohm Co., Ltd. Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
JP2011176240A (en) 2010-02-25 2011-09-08 Toshiba Corp Semiconductor light emitting device, and method of manufacturing the same
JP2011198859A (en) 2010-03-17 2011-10-06 Toshiba Corp Semiconductor light emitting device, wafer, and methods for manufacturing of semiconductor light emitting device and wafer
JP2014042023A (en) 2012-08-23 2014-03-06 Lg Innotek Co Ltd Light emitting element, light emitting element package, and illuminating system
JP2016048776A (en) 2014-08-25 2016-04-07 株式会社東芝 Semiconductor light emitting element and manufacturing method of the same
US20180254377A1 (en) 2014-11-18 2018-09-06 Cree, Inc. Group iii nitride based led structures including multiple quantum wells with barrier-well unit interface layers
JP2018500762A (en) 2015-01-05 2018-01-11 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Optoelectronic parts
JP2017037873A (en) 2015-08-06 2017-02-16 株式会社東芝 Semiconductor light emitting element

Also Published As

Publication number Publication date
JP2021190684A (en) 2021-12-13

Similar Documents

Publication Publication Date Title
JP6589987B2 (en) Nitride semiconductor light emitting device
JP4637534B2 (en) Light emitting diode element and method for manufacturing the same
JP4892618B2 (en) Semiconductor light emitting device
JP4929367B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP6111250B2 (en) Optoelectronic parts
JP2007214384A (en) Nitride semiconductor element
JP2013140966A (en) Nitride-based light emitting element with excellent luminous efficiency using strain buffer layer
JP7328558B2 (en) Light-emitting element and method for manufacturing light-emitting element
TWI384657B (en) Nitirde semiconductor light emitting diode device
JP5337862B2 (en) Semiconductor light emitting device
JP5948767B2 (en) Nitride semiconductor light emitting device
KR100357118B1 (en) Nitride Light Emitting Device
TW202147635A (en) Light emitting element and method of manufacturing light emitting element
JPH11220172A (en) Gallium nitride compound semiconductor light-emitting element
WO2021106928A1 (en) Nitride semiconductor element
JP2012060170A (en) Semiconductor light-emitting element and method for manufacturing the same
JP5554387B2 (en) Semiconductor light emitting device
JP2004335792A (en) Oxide semiconductor light emitting device
JP7140978B2 (en) Manufacturing method of nitride semiconductor light emitting device
JP5764184B2 (en) Semiconductor light emitting device
JP2005333159A (en) GaN BASED COMPOUND SEMICONDUCTOR LED

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220927

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20221121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230717

R151 Written notification of patent or utility model registration

Ref document number: 7328558

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151