JP7319507B2 - Light-emitting device manufacturing method and light-emitting device - Google Patents

Light-emitting device manufacturing method and light-emitting device Download PDF

Info

Publication number
JP7319507B2
JP7319507B2 JP2017196225A JP2017196225A JP7319507B2 JP 7319507 B2 JP7319507 B2 JP 7319507B2 JP 2017196225 A JP2017196225 A JP 2017196225A JP 2017196225 A JP2017196225 A JP 2017196225A JP 7319507 B2 JP7319507 B2 JP 7319507B2
Authority
JP
Japan
Prior art keywords
substrate
emitting device
electrode
wafer
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017196225A
Other languages
Japanese (ja)
Other versions
JP2018174292A (en
Inventor
真吾 谷坂
真吾 枡井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to US15/938,059 priority Critical patent/US10193301B2/en
Publication of JP2018174292A publication Critical patent/JP2018174292A/en
Application granted granted Critical
Publication of JP7319507B2 publication Critical patent/JP7319507B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Lasers (AREA)

Description

本発明は、発光装置の製造方法及び発光装置に関する。 The present invention relates to a method for manufacturing a light emitting device and a light emitting device.

半導体レーザは、成長用基板の上に半導体層を積層することにより形成されるが、種々の目的のために、半導体層が形成されたウェハを支持基板に貼り合わせ、その後、成長用基板を剥離する手法が採られることがある。
例えば、劈開性の向上を目的として、より劈開性の良好な支持基板に半導体層を貼り合わせた後に成長用基板を除去する手法(特許文献1等)、半導体層の厚みの差に起因するクラックの発生を抑制することを目的として、段差が設けられた支持基板に半導体層を貼り合わせた後に成長用基板を除去する手法(特許文献2等)が提案されている。
A semiconductor laser is formed by laminating a semiconductor layer on a substrate for growth. method may be adopted.
For example, for the purpose of improving cleavability, a method of removing a growth substrate after bonding a semiconductor layer to a support substrate with better cleavability (Patent Document 1, etc.), cracks caused by a difference in thickness of a semiconductor layer For the purpose of suppressing the occurrence of , a method of removing the growth substrate after bonding a semiconductor layer to a support substrate provided with a step has been proposed (Patent Document 2, etc.).

特開2002-299739JP 2002-299739 特開2009-123939JP 2009-123939

半導体レーザにおいては、高出力化するほど発熱量が大きくなるため、放熱性の向上がより一層求められている。
本発明は、放熱性の向上を図ることができる発光装置の製造方法及び発光装置を提供することを目的とする。
In semiconductor lasers, the higher the output, the greater the amount of heat generated.
An object of the present invention is to provide a method for manufacturing a light-emitting device and a light-emitting device capable of improving heat dissipation.

本願は以下の発明を含む。
(1)導電性の第1基板の上側に形成されたレーザの素子構造と、前記素子構造の上面に形成された上面電極とを有するウェハを準備し、
前記ウェハの上面電極側を、第2基板に貼り合わせ、
前記第1基板の一部を除去して前記ウェハを薄膜化し、
薄膜化した前記第1基板の下面に下面電極を形成し、
前記ウェハを個片化してレーザ素子を得、
前記下面電極をサブマウント側にして、前記レーザ素子をサブマウントに実装することを含む発光装置の製造方法。
(2)サブマウント及びレーザ素子を備える発光装置であって、
前記レーザ素子は、
導電性の第1基板及び該第1基板の上側に形成されたレーザの素子構造と、
前記第1基板の下面に形成された下面電極と、
前記素子構造の上面に形成された上面電極と、
前記上面電極に接合され、前記第1基板よりも厚膜の導電性の第2基板とを有し、
前記サブマウントは、前記下面電極と対向して接合された発光装置。
The present application includes the following inventions.
(1) preparing a wafer having a laser device structure formed on the upper side of a conductive first substrate and a top electrode formed on the top surface of the device structure;
bonding the upper electrode side of the wafer to a second substrate;
thinning the wafer by removing a portion of the first substrate;
forming a lower surface electrode on the lower surface of the thinned first substrate;
obtaining a laser element by singulating the wafer;
A method of manufacturing a light-emitting device, comprising mounting the laser element on a submount with the lower electrode facing the submount.
(2) A light-emitting device comprising a submount and a laser element,
The laser element is
a conductive first substrate and a device structure of a laser formed on the upper side of the first substrate;
a bottom electrode formed on the bottom surface of the first substrate;
a top electrode formed on the top surface of the device structure;
a conductive second substrate that is bonded to the top electrode and is thicker than the first substrate;
The submount is a light emitting device joined to face the lower surface electrode.

本発明によれば、放熱性の向上を図ることができる発光装置の製造方法及び発光装置を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of a light-emitting device and a light-emitting device which can aim at the improvement of heat dissipation can be provided.

実施例1の発光装置の製造方法を示す概略断面図である。4A to 4C are schematic cross-sectional views showing a method for manufacturing the light emitting device of Example 1; 実施例1の発光装置の製造方法を示す概略断面図である。4A to 4C are schematic cross-sectional views showing a method for manufacturing the light emitting device of Example 1; 実施例1の発光装置の製造方法を示す概略平面図である。FIG. 4 is a schematic plan view showing a method for manufacturing the light emitting device of Example 1; 実施例1の発光装置の製造方法を示す概略断面図である。4A to 4C are schematic cross-sectional views showing a method for manufacturing the light emitting device of Example 1; 実施例1の発光装置の製造方法を示す概略断面図である。4A to 4C are schematic cross-sectional views showing a method for manufacturing the light emitting device of Example 1; 実施例1の発光装置の製造方法を示す概略断面図である。4A to 4C are schematic cross-sectional views showing a method for manufacturing the light emitting device of Example 1; 実施例1の発光装置の製造方法を示す概略平面図である。FIG. 4 is a schematic plan view showing a method for manufacturing the light emitting device of Example 1; 実施例1の発光装置の製造方法を示す概略断面図である。4A to 4C are schematic cross-sectional views showing a method for manufacturing the light emitting device of Example 1; 実施例1の発光装置の製造方法を示す概略断面図である。4A to 4C are schematic cross-sectional views showing a method for manufacturing the light emitting device of Example 1; 実施例1の発光装置の製造方法を示す概略断面図である。4A to 4C are schematic cross-sectional views showing a method for manufacturing the light emitting device of Example 1; 比較例のレーザ装置を示す概略断面図である。FIG. 3 is a schematic cross-sectional view showing a laser device of a comparative example; 実施例1のレーザ装置と比較例のレーザ装置との電圧-電流曲線を示すグラフである。5 is a graph showing voltage-current curves of the laser device of Example 1 and the laser device of Comparative Example. 実施例2の発光装置を示す概略断面図である。2 is a schematic cross-sectional view showing a light emitting device of Example 2; FIG. 実施例3の発光装置を示す概略断面図である。FIG. 11 is a schematic cross-sectional view showing a light emitting device of Example 3;

以下に示す形態は、本発明の技術思想を具体化するための例示であって、本発明を以下に限定するものではない。また、各図面が示す部材の大きさや位置関係等は、説明を明確にするために誇張していることがある。さらに、同一の名称、符号については、原則として同一もしくは同質の部材を示しており、重複した説明は適宜省略する。 The embodiments shown below are examples for embodying the technical idea of the present invention, and are not intended to limit the present invention. Also, the sizes and positional relationships of members shown in each drawing may be exaggerated for clarity of explanation. Furthermore, the same names and reference numerals basically indicate the same or homogeneous members, and overlapping descriptions will be omitted as appropriate.

〔発光装置の製造方法〕
一実施形態の発光装置の製造方法は、
導電性の第1基板の上側に形成されたレーザの素子構造と、前記素子構造の上面に形成された上面電極とを有するウェハを準備し、
前記ウェハの上面電極側を、第2基板に貼り合わせ、
前記第1基板の一部を除去して前記ウェハを薄膜化し、
薄膜化した前記第1基板の下面に下面電極を形成し、
前記ウェハを個片化してレーザ素子を得、
前記下面電極をサブマウント側にして、前記レーザ素子をサブマウントに実装することを含む。
[Method for manufacturing light-emitting device]
A method for manufacturing a light-emitting device according to one embodiment includes:
providing a wafer having a laser device structure formed on the top side of a conductive first substrate and a top electrode formed on the top surface of the device structure;
bonding the upper electrode side of the wafer to a second substrate;
thinning the wafer by removing a portion of the first substrate;
forming a lower surface electrode on the lower surface of the thinned first substrate;
obtaining a laser element by singulating the wafer;
Mounting the laser element on a submount with the lower electrode facing the submount.

このように、レーザの素子構造を形成したウェハを薄膜化してサブマウント実装することにより、熱源であるレーザ素子の発光点(つまり、活性層)をサブマウントに近付けることができる。そのために、サブマウントに熱を逃がし易くなり、レーザ素子の熱抵抗を低減することができる。さらに、レーザ素子の発光点とサブマウントとの間に絶縁膜を設ける必要がないため、レーザ素子の熱抵抗をより低減することができる。
また、第1基板の一部を除去してウェハを薄膜化することにより、第1基板を完全除去する場合と比較して発光点をサブマウントから離すことができる。これにより、実装精度の誤差を考慮してレーザ素子の光出射端面をサブマウントから大きく突出させる必要がなくなるため、光出射端面をサブマウントから突出させなくてよいか、もしくは突出量を小さくすることができる。したがって、光出射端面及びその付近の熱をサブマウントに逃がし易くなり、レーザ素子の熱抵抗を低減することができる。
In this way, by thinning the wafer on which the laser device structure is formed and mounting it on the submount, the light emitting point (that is, the active layer) of the laser device, which is the heat source, can be brought closer to the submount. Therefore, heat can be easily released to the submount, and the thermal resistance of the laser element can be reduced. Furthermore, since it is not necessary to provide an insulating film between the light emitting point of the laser element and the submount, the thermal resistance of the laser element can be further reduced.
In addition, by removing a part of the first substrate and thinning the wafer, the light emitting point can be separated from the submount compared to the case where the first substrate is completely removed. This eliminates the need for the light emitting end face of the laser element to protrude greatly from the submount in consideration of mounting accuracy errors. can be done. Therefore, heat from the light emitting facet and its vicinity can be easily released to the submount, and the thermal resistance of the laser element can be reduced.

(ウェハの準備)
導電性の第1基板の上側に形成されたレーザの素子構造と、前記素子構造の上面に形成された上面電極とを有するウェハを準備する。
まず、図1Aに示すように、導電性の第1基板11上に、任意のレーザの素子構造12を結晶成長させる。
導電性の第1基板11としては、GaN基板やGaAs基板等の化合物半導体基板、シリコン等の元素半導体基板等が挙げられる。それらのうちでも、劈開性を有する結晶性基板であることが好ましい。ここで、劈開性を有するとは、劈開が容易である劈開容易面を有することを指す。例えば、第1基板11がGaN基板の場合は、M面(すなわち(10-10)面)が劈開容易面である。この場合、M面と垂直をなす面であるC面(すなわち(0001)面)を主面として素子構造12を形成することが好ましい。ウェハを準備する工程において、第1基板の厚みは、例えば、50μm~2mmが挙げられる。第1基板11は、その表面に凹凸を有するもであってもよいし、オフ角を有するものであってもよい。オフ角としては、例えば、1度以内であるものが好ましい。
(wafer preparation)
A wafer is provided having a laser device structure formed on the upper side of a conductive first substrate and a top electrode formed on the upper surface of the device structure.
First, as shown in FIG. 1A, an arbitrary laser element structure 12 is crystal-grown on a conductive first substrate 11 .
Examples of the conductive first substrate 11 include a compound semiconductor substrate such as a GaN substrate and a GaAs substrate, an elemental semiconductor substrate such as silicon, and the like. Among them, a crystalline substrate having a cleavage property is preferable. Here, having cleavability refers to having an easy-cleavage face that is easily cleaved. For example, when the first substrate 11 is a GaN substrate, the M plane (ie, (10-10) plane) is the easy-cleavage plane. In this case, it is preferable to form the element structure 12 with the C-plane (that is, the (0001) plane), which is a plane perpendicular to the M-plane, as the main plane. In the step of preparing the wafer, the thickness of the first substrate is, for example, 50 μm to 2 mm. The first substrate 11 may have unevenness on its surface, or may have an off-angle. The off angle is preferably within 1 degree, for example.

レーザの素子構造として、半導体積層体を形成する。半導体積層体は、例えば、第1基板側から順に、n側半導体層、活性層及びp側半導体層を有する。n側半導体層及びp側半導体層は、それぞれ、n型半導体層及びp型半導体層を含み、一部にアンドープの層を有していてもよい。活性層は、例えば、多重量子井戸構造または単一量子井戸構造を有する。半導体積層体は、第1基板上にエピタキシャル成長により形成することができる。半導体積層体を構成する材料としては、GaN系半導体、GaP系半導体、GaAs系半導体などのIII-V族化合物半導体等が挙げられ、例えば、一般式InxAlyGa1-x-yN(0≦x、0≦y、x+y≦1)の窒化物半導体を用いる。 A semiconductor laminate is formed as a laser device structure. The semiconductor laminate has, for example, an n-side semiconductor layer, an active layer, and a p-side semiconductor layer in order from the first substrate side. The n-side semiconductor layer and the p-side semiconductor layer include an n-type semiconductor layer and a p-type semiconductor layer, respectively, and may partially have an undoped layer. The active layer has, for example, a multiple quantum well structure or a single quantum well structure. The semiconductor laminate can be formed by epitaxial growth on the first substrate. Materials constituting the semiconductor laminate include III-V group compound semiconductors such as GaN-based semiconductors, GaP-based semiconductors, and GaAs - based semiconductors. x, 0≤y, x+y≤1) nitride semiconductor is used.

半導体積層体には、公知の方法で導波路が形成されている。例えば、フォトリソグラフィ及びエッチング工程により、半導体積層体の上面、つまりp側半導体層の表面にストライプ状のリッジが形成されるように半導体積層体の一部を除去する。これにより、導波路を形成することができる。 A waveguide is formed in the semiconductor laminate by a known method. For example, by photolithography and etching processes, a part of the semiconductor stack is removed so that a striped ridge is formed on the upper surface of the semiconductor stack, that is, the surface of the p-side semiconductor layer. Thereby, a waveguide can be formed.

そして、レーザの素子構造の上面に上面電極を形成する。
上面電極は、p側半導体層に電気的に接続されている。上面電極としては、例えば、p側半導体層の上面に接触する第1p電極と、外部接続のために第1p電極上に配置されたパッド電極である第2p電極とを備えるものが挙げられる。第1p電極は、導波路に対応するp側半導体層の上面に形成することが好ましく、リッジの上面のみに形成してもよい。第2p電極は、リッジ上にのみ配置するものでもよいし、リッジ上からp側半導体層の上面にわたって形成してもよい。
Then, an upper electrode is formed on the upper surface of the element structure of the laser.
The upper electrode is electrically connected to the p-side semiconductor layer. The upper surface electrode includes, for example, a first p-electrode in contact with the upper surface of the p-side semiconductor layer and a second p-electrode as a pad electrode arranged on the first p-electrode for external connection. The first p-electrode is preferably formed on the upper surface of the p-side semiconductor layer corresponding to the waveguide, and may be formed only on the upper surface of the ridge. The second p-electrode may be arranged only on the ridge, or may be formed on the ridge over the upper surface of the p-side semiconductor layer.

上面電極は、例えば、パラジウム、白金、ニッケル、金、チタン、タングステン、銅、銀、亜鉛、スズ、インジウム、クロム、アルミニウム、イリジウム、ロジウム等の金属又は合金の単層膜又は積層膜により形成することができる。ITO等の導電性酸化物膜を用いてもよい。この電極では、後述する第2基板との貼り合わせを容易にするために、最上層を、金とすることができる。あるいは、液相拡散接合を行うために、最上層をスズ等の低融点材料、その直下をニッケル等の合金化用材料とした積層構造膜によって形成してもよい。これにより、例えば、スズが約232℃で溶融し、ニッケルとNi3Sn4合金を形成する液相拡散接合を行うことができる。液相拡散接合を用いれば、後述する接合の際に、リッジ以外の部分まで接合箇所を広げることができる。
例えば、第1p電極の膜厚は、10nm~1000nm、第2p電極の膜厚は1000nm~1μmが挙げられる。
The upper electrode is formed of a single layer film or laminated film of metal or alloy such as palladium, platinum, nickel, gold, titanium, tungsten, copper, silver, zinc, tin, indium, chromium, aluminum, iridium, rhodium, etc. be able to. A conductive oxide film such as ITO may be used. In this electrode, the uppermost layer can be gold in order to facilitate bonding with a second substrate, which will be described later. Alternatively, in order to perform liquid phase diffusion bonding, the uppermost layer may be formed of a laminated structure film having a low melting point material such as tin and an alloying material such as nickel directly below it. This allows, for example, liquid phase diffusion bonding in which tin melts at about 232° C. and forms a Ni 3 Sn 4 alloy with nickel. By using liquid phase diffusion bonding, it is possible to expand the bonding area to areas other than the ridge during bonding, which will be described later.
For example, the film thickness of the first p-electrode is 10 nm to 1000 nm, and the film thickness of the second p-electrode is 1000 nm to 1 μm.

なお、上面電極を形成する前後に、上面電極と半導体層との接触領域以外の領域、例えば、p側半導体層の上面及び側面に対して絶縁膜を形成することが好ましい。窒化物半導体を用いたレーザの素子構造の場合、素子構造の上面にリッジを形成し、リッジ以外の領域に比較的低屈折率の絶縁膜を形成することによって、光導波路に効率的に光を閉じ込めることができる。絶縁膜は、Zr、Si、V、Nb、Hf、Ta、Al、Ce、In、Sb、Zn等の酸化物、窒化物、酸窒化物等の絶縁膜で形成することができる。比較的低屈折率の絶縁膜としては、半導体層(例えばGaN)との屈折率差が大きい方が好ましく、このような材料としては例えばSiO2が挙げられる。膜厚は、例えば、100nm~1500nm程度が挙げられる。
また、窒化物半導体を用いたレーザ素子の場合、電極材料や絶縁膜に酸化膜等の熱抵抗が比較的高い材料を使用することがある。この場合、ジャンクションダウン実装では、レーザ素子とサブマウントとの間にこれら熱抵抗の高い材料が配置され、それによって、放熱性が阻害される。そこで、レーザの素子構造が形成されたウェハにおける第1基板の下面電極(n電極)側を、サブマウントに実装することにより、ジャンクションダウン実装した場合よりも、より熱抵抗を低減することができる。さらに、後述するように、第2基板として、第1基板よりも電気抵抗率の低い基板(例えば、ボロンをドープしたSi基板など)を用いる場合には、第2基板の厚膜の第1基板を有するレーザ素子をジャンクションダウン実装する場合と比較して電気抵抗を下げ、レーザ素子の駆動電圧を低減することができる。
したがって、これらの2つの作用、つまり、熱抵抗低減及び電圧低減によって、レーザ素子をさらに高効率化することができる。
Before and after forming the upper electrode, it is preferable to form an insulating film on regions other than the contact region between the upper electrode and the semiconductor layer, for example, the upper surface and side surfaces of the p-side semiconductor layer. In the case of a laser device structure using a nitride semiconductor, a ridge is formed on the upper surface of the device structure, and an insulating film with a relatively low refractive index is formed on the region other than the ridge, thereby efficiently transmitting light to the optical waveguide. can be locked up. The insulating film can be formed of an insulating film such as an oxide, nitride, or oxynitride of Zr, Si, V, Nb, Hf, Ta, Al, Ce, In, Sb, Zn, or the like. As the insulating film having a relatively low refractive index, it is preferable that the insulating film has a large refractive index difference with the semiconductor layer (for example, GaN), and examples of such a material include SiO 2 . The film thickness is, for example, about 100 nm to 1500 nm.
Further, in the case of a laser device using a nitride semiconductor, a material having a relatively high thermal resistance such as an oxide film may be used as an electrode material or an insulating film. In this case, in junction-down mounting, these materials with high thermal resistance are arranged between the laser element and the submount, thereby impeding heat dissipation. Therefore, by mounting the lower surface electrode (n-electrode) side of the first substrate in the wafer on which the laser device structure is formed on the submount, the thermal resistance can be further reduced than in the case of junction-down mounting. . Furthermore, as will be described later, when a substrate having an electrical resistivity lower than that of the first substrate (for example, a Si substrate doped with boron) is used as the second substrate, the thick first substrate of the second substrate The electric resistance can be lowered and the driving voltage of the laser element can be reduced as compared with the case where the laser element having the junction down is mounted.
Therefore, these two effects, that is, thermal resistance reduction and voltage reduction, can further improve the efficiency of the laser device.

(ウェハの第2基板への貼り合わせ)
レーザの素子構造に貼り合わせる第2基板は、第1基板及び/又はレーザの素子構造と共に劈開させることができるものが好ましく、よって、劈開性を有している材料によって形成されているものが好ましい。つまり、劈開容易面を有する結晶性基板であることが好ましい。また、レーザ素子の実装後に第2基板に通電することを考慮して、導電性を有するものが好ましく、電気抵抗が低いもの、例えば、電気抵抗がGaN基板よりも低いものがより好ましい。第2基板としては、Si基板、GaAs基板などが挙げられる。レーザ素子を安価に製造するという観点から、Si基板が好ましい。
(Lamination of Wafer to Second Substrate)
The second substrate to be bonded to the laser element structure is preferably one that can be cleaved together with the first substrate and/or the laser element structure, and therefore is preferably made of a material having cleavability. . In other words, a crystalline substrate having an easy-cleavage plane is preferable. In consideration of the fact that the second substrate is energized after the laser element is mounted, the substrate is preferably conductive, and more preferably has low electrical resistance, for example, lower electrical resistance than the GaN substrate. Examples of the second substrate include a Si substrate and a GaAs substrate. A Si substrate is preferable from the viewpoint of manufacturing a laser element at low cost.

第2基板は、少なくとも一面、つまり、レーザの素子構造に対面する一面に導電層を有するものが好ましい。導電層は、パラジウム、白金、ニッケル、金、チタン、タングステン、銅、銀、亜鉛、スズ、インジウム、クロム、アルミニウム、イリジウム、ロジウム等の金属又は合金の単層膜又は積層膜によって形成することができる。ITO等の導電性酸化物膜を用いてもよい。なかでも、接合を容易にするために、その最上面は、素子構造の上面電極の最上面の材料と同じものとすることが好ましく、金とすることがより好ましい。また、一面とは反対側の他面にも導電層を形成することができる。第2基板の他面側にワイヤを接続する場合は、例えば金などのワイヤとの密着性に優れた材料を最上層とする導電層を設けることが好ましい。
第2基板の厚みは、強度を確保するという観点から、後述するウェハの薄膜化後の第1基板よりも厚膜とする。第2基板の厚みは、第1基板による反りの影響が緩和できる程度に厚いことが好ましく、具体的には、300μm~500μm程度が好ましい。後述する第1基板薄膜化の後、第2基板も研磨することができる。この研磨後の第2基板の厚みも、薄膜化後の第1基板よりも厚膜であり、100μm~1000μmが挙げられ、200μm~700μmが好ましい。
The second substrate preferably has a conductive layer on at least one surface, that is, the surface facing the device structure of the laser. The conductive layer can be formed of a single-layer film or a laminated film of metals or alloys such as palladium, platinum, nickel, gold, titanium, tungsten, copper, silver, zinc, tin, indium, chromium, aluminum, iridium, and rhodium. can. A conductive oxide film such as ITO may be used. Among others, in order to facilitate bonding, the uppermost surface is preferably made of the same material as the uppermost surface of the upper electrode of the element structure, more preferably gold. A conductive layer can also be formed on the other surface opposite to the one surface. When wires are to be connected to the other surface of the second substrate, it is preferable to provide a conductive layer whose top layer is made of a material such as gold that has excellent adhesion to the wires.
From the viewpoint of ensuring strength, the thickness of the second substrate is set to be thicker than that of the first substrate after thinning the wafer, which will be described later. The thickness of the second substrate is preferably thick enough to reduce the influence of warpage caused by the first substrate, and specifically, it is preferably about 300 μm to 500 μm. After thinning the first substrate, which will be described later, the second substrate can also be polished. The thickness of the second substrate after polishing is also thicker than that of the first substrate after thinning, and is preferably 100 μm to 1000 μm, preferably 200 μm to 700 μm.

このような第2基板を、レーザの素子構造に貼り合わせる。つまり、第2基板の導電層に、レーザの素子構造の上面に形成された上面電極を対面させて、両者を接続する。この際、第1基板と、第2基板とは、それぞれの劈開方向が平行になるように、つまり、第1基板の劈開容易面と第2基板の劈開容易面とが平行になるようアライメントして、貼り合わせることが好ましい。ただし、後述する実施例1のように、第1基板の劈開容易面は主面に対して垂直である一方、第2基板の劈開容易面は主面に対して垂直ではなく傾斜している場合があるため、これらは厳密に平行でなくてもよい。これにより、第2基板を劈開することによって第1基板も劈開することができる。レーザの素子構造の劈開容易面も第1基板及び第2基板の劈開容易面と平行であると尚良い。さらには、レーザ素子の共振器端面は劈開によって形成することが好ましいことから、劈開容易面によって劈開される面が共振器端面となるように、アライメントすることが好ましい。このようなことから、第1基板としてGaN基板、第2基板としてSi基板を用いることが好ましい。なお、第1基板及び第2基板の劈開容易面が平行であるとは、第2基板の劈開によって第1基板が劈開可能である程度に平行であることを指す。例えば±0.2度程度のズレは許容される。
分割する位置に電極などの金属層が存在していると、分割時に金属層が伸びて分割面に付着する虞がある。このため、分割する位置、特に共振器端面形成用に分割する位置には、上面電極と下面電極と導電層のいずれも存在しないことが好ましい。このような位置関係とするためには、上面電極と下面電極と導電層とをそれぞれ分割予定位置を避けて形成することが好ましい。
貼り合わせの方法は、液相拡散接合、固相拡散接合、加熱圧接などを利用することができる。例えば加熱圧接を利用する場合、実質的に電極表面の変形が発生しない。このため、素子構造の上面の上面電極を、例えば、リッジの上面に形成した場合には、上面電極のうちリッジ上の最も凸の頂部分と、第2基板の導電層とが接合されることとなり、それ以外の部分が空隙となることがある。後述のように第2基板を残す場合は、加熱圧接よりも接合力の強い固相拡散接合などの拡散接合を利用することが好ましいと考えられる。
Such a second substrate is attached to the device structure of the laser. That is, the upper electrode formed on the upper surface of the element structure of the laser faces the conductive layer of the second substrate, and the two are connected. At this time, the first substrate and the second substrate are aligned so that their cleavage directions are parallel, that is, the easy-cleavage surfaces of the first substrate and the easy-cleavage surfaces of the second substrate are parallel. It is preferable to stick them together. However, as in Example 1, which will be described later, the easy-cleavage plane of the first substrate is perpendicular to the principal surface, while the easy-cleavage plane of the second substrate is not perpendicular to the principal plane but inclined to the principal plane. , so they do not have to be exactly parallel. Thereby, the first substrate can also be cleaved by cleaving the second substrate. It is more preferable that the easy-cleavage plane of the device structure of the laser is also parallel to the easy-cleavage planes of the first substrate and the second substrate. Furthermore, since the cavity facets of the laser element are preferably formed by cleavage, it is preferable to align the facets cleaved by the easy-cleavage planes to the cavity facets. For this reason, it is preferable to use a GaN substrate as the first substrate and a Si substrate as the second substrate. Note that the easy-cleavage surfaces of the first substrate and the second substrate are parallel to each other to the extent that the first substrate can be cleaved by cleaving the second substrate. For example, a deviation of about ±0.2 degrees is allowed.
If there is a metal layer such as an electrode at the dividing position, the metal layer may stretch and adhere to the dividing surface during division. For this reason, it is preferable that none of the upper surface electrode, the lower surface electrode, and the conductive layer exist at the division position, particularly at the division position for forming the cavity facet. In order to obtain such a positional relationship, it is preferable to form the upper surface electrode, the lower surface electrode, and the conductive layer while avoiding the planned division positions.
As a bonding method, liquid phase diffusion bonding, solid phase diffusion bonding, heat pressure welding, or the like can be used. For example, when heat pressure welding is used, substantially no deformation of the electrode surface occurs. Therefore, when the upper surface electrode on the upper surface of the device structure is formed, for example, on the upper surface of the ridge, the most convex top portion of the upper surface electrode on the ridge and the conductive layer of the second substrate are bonded. , and other portions may become voids. When the second substrate is left as will be described later, it is considered preferable to use diffusion bonding such as solid-phase diffusion bonding, which has a stronger bonding force than thermal pressure bonding.

(ウェハの薄膜化)
ウェハを薄膜化するために、第1基板の一部を下方から除去する。除去は、研磨及び/又はドライエッチングを利用することが好ましい。研磨を行う場合、ウェハの反りの影響を抑制するために、第2基板よりも厚膜の仮基板に第2基板側をワックス等で仮貼りして、第1基板の一部を除去することが好ましい。仮基板の材料としては、例えばサファイアが挙げられ、その厚みとしては例えば2mm程度が挙げられる。
(Wafer thinning)
A portion of the first substrate is removed from below to thin the wafer. Removal preferably utilizes polishing and/or dry etching. When performing polishing, in order to suppress the influence of warping of the wafer, the second substrate side is temporarily attached to a temporary substrate that is thicker than the second substrate with wax or the like, and part of the first substrate is removed. is preferred. A material of the temporary substrate is, for example, sapphire, and its thickness is, for example, about 2 mm.

上述の特許文献2に記載のように、例えば、第1基板と素子構造の間にレーザ照射によって熱分解する熱分解層を配置しておき、これを熱分解することで第1基板を素子構造から剥離する手法を用いると、熱分解する際の熱による活性層へのダメージが懸念される。一方、本実施形態では、ウェハの薄膜化を研磨及び/又はドライエッチングにより行う。これにより、このような熱ダメージを与えるレーザ照射を不要とすることができる。 As described in the above-mentioned Patent Document 2, for example, a thermal decomposition layer that is thermally decomposed by laser irradiation is arranged between the first substrate and the element structure, and the first substrate is thermally decomposed to form the element structure. If the method of peeling from the layer is used, there is concern that the active layer may be damaged by heat during thermal decomposition. On the other hand, in this embodiment, the thinning of the wafer is performed by polishing and/or dry etching. This makes it possible to eliminate the need for laser irradiation that causes such thermal damage.

機械研磨の最終的な仕上げに化学機械研磨(CMP)及び/又はドライエッチングを組み合わせてもよい。
研磨又はドライエッチング等によって、第1基板を、例えば、0.5μm~8μmに薄膜化することが好ましい。例えば約3μm程度に薄膜化する。また、薄膜化後の第1基板の下面から活性層(特に井戸層)までの最短距離は、2μm~9.5μmとすることが好ましい。これにより、出射するレーザ光がサブマウントに当たりにくい。
Chemical mechanical polishing (CMP) and/or dry etching may be combined with the final finishing of mechanical polishing.
It is preferable to thin the first substrate to, for example, 0.5 μm to 8 μm by polishing, dry etching, or the like. For example, it is thinned to about 3 μm. Moreover, the shortest distance from the lower surface of the first substrate after thinning to the active layer (particularly the well layer) is preferably 2 μm to 9.5 μm. This makes it difficult for the emitted laser light to hit the submount.

(下面電極の形成)
ウェハの薄膜化を行った面(第1基板のレーザの素子構造とは反対側の面)に、下面電極を形成する。下面電極は、上面電極と同じ材料及び/又は積層構造であってもよいし、異なる材料及び/又は積層構造であってもよい。電極の膜厚は、用いる材料等により適宜設定することができる。下面電極は、例えば、パラジウム、白金、ニッケル、金、チタン、タングステン、銅、銀、亜鉛、スズ、インジウム、クロム、アルミニウム、イリジウム、ロジウム等の金属又は合金の単層膜又は積層膜により形成することができる。下面電極の膜厚は、例えば、100nm~5μmが挙げられる。
先の工程で仮貼りの基板を設けた場合は、下面電極を形成した後に除去することが好ましい。また、必要に応じて、第2基板を任意の厚みに薄膜化してもよい。この第2基板の薄膜化は、後工程でのウェハの個片化を容易にすることができる。
(Formation of bottom electrode)
A lower surface electrode is formed on the surface of the wafer that has been thinned (the surface of the first substrate opposite to the laser device structure). The bottom electrode may be of the same material and/or laminate structure as the top electrode, or may be of a different material and/or laminate structure. The film thickness of the electrode can be appropriately set depending on the material used. The lower electrode is formed of a single-layer film or laminated film of metals or alloys such as palladium, platinum, nickel, gold, titanium, tungsten, copper, silver, zinc, tin, indium, chromium, aluminum, iridium, rhodium, etc. be able to. The film thickness of the lower electrode is, for example, 100 nm to 5 μm.
If a temporary substrate is provided in the previous step, it is preferably removed after forming the lower electrode. Moreover, the second substrate may be thinned to an arbitrary thickness, if necessary. Thinning of the second substrate facilitates separation of the wafer into individual pieces in the subsequent process.

また、第2基板を薄膜化する場合には、薄膜化した後の任意の工程において、第2基板の薄膜化処理を行った面(他面)に導電層を形成することが好ましい。ここでの導電層は、第2基板の一面の導電層、下面電極又は上面電極と同じ材料及び/又は積層構造でもよいし、異なる材料及び/又は積層構造でもよい。この他面の導電層は、得られた発光装置を回路基板等に実装した後、通電のためのワイヤ等と接続するために利用される。 When thinning the second substrate, it is preferable to form a conductive layer on the surface (other surface) of the second substrate subjected to the thinning treatment in an arbitrary step after thinning. The conductive layer here may be of the same material and/or laminated structure as the conductive layer on one surface of the second substrate, the lower electrode, or the upper electrode, or may be of a different material and/or laminated structure. The conductive layer on the other side is used for connecting to a wire or the like for energization after mounting the obtained light emitting device on a circuit board or the like.

(ウェハの個片化)
第1基板の下面に下面電極を形成した後、第1基板及び第2基板を一緒に個片化する。個片化は、通常、共振器端面の形成のための分割と、共振器端面に交差する方向における分割により行われ、いずれの分割を先に行ってもよい。例えば、第1基板及び第2基板の少なくともいずれか一方に、分割用の溝を形成する。第1基板及び第2基板の双方に溝を形成する場合には、平面視で、第1基板の溝と第2基板の溝とが、同じライン上に配置されるように、それぞれ溝を形成することが好ましい。第1基板及び第2基板の少なくともいずれか一方が不透明な材料を含む場合は、それぞれの溝を平面視で同じライン上に配置することが困難である。このため、第2基板のみに溝を形成することがより好ましい。第1基板及びレーザの素子構造が薄膜であることにより、第2基板のみに溝を形成することでウェハを分割することが可能である。ウェハの第2基板を除いた膜厚は第2基板よりも薄膜とする。溝は、例えば、レーザスクライブ装置を利用して形成することができる。溝は、ライン状又は破線状に形成すればよい。第2基板が劈開性を有する場合、溝は劈開容易面に沿った破線状であることが好ましい。ウェハを横断するライン状の溝を形成する場合は、劈開容易面と完全に一致しなければ分割方向が蛇行等しやすいが、破線状であれば完全一致していなくても破線状の溝の間が劈開容易面に沿った方向に劈開されるためである。溝を形成した後、その溝に沿って、第1基板及び第2基板を一緒に劈開する。この劈開は、溝を設けた面と反対側の面にブレード等をあてて行うことができる。
共振器端面に交差する方向とは、共振器端面に対して90±1度程度で交差する方向とすることができる。
このような2方向の分割によって、ウェハがレーザ素子に個片化される。
(Singulation of wafer)
After forming the bottom electrode on the bottom surface of the first substrate, the first substrate and the second substrate are singulated together. The separation into individual pieces is usually performed by dividing for forming the cavity facets and dividing in the direction intersecting the cavity facets, and either of the divisions may be performed first. For example, dividing grooves are formed in at least one of the first substrate and the second substrate. When grooves are formed in both the first substrate and the second substrate, the grooves are formed so that the grooves of the first substrate and the grooves of the second substrate are arranged on the same line in plan view. preferably. If at least one of the first substrate and the second substrate contains an opaque material, it is difficult to arrange the respective grooves on the same line in plan view. Therefore, it is more preferable to form the groove only on the second substrate. Since the device structures of the first substrate and the laser are thin films, it is possible to divide the wafer by forming grooves only in the second substrate. The film thickness of the wafer excluding the second substrate is made thinner than the second substrate. The grooves can be formed using, for example, a laser scribing device. The groove may be formed in a line shape or broken line shape. If the second substrate has cleavability, the grooves are preferably broken lines along the easy-cleavage plane. When forming a line-shaped groove across the wafer, if it does not perfectly match the easy-cleavage plane, the dividing direction tends to meander. This is because the gap is cleaved in the direction along the easy-cleavage plane. After forming the groove, the first substrate and the second substrate are cleaved together along the groove. This cleavage can be performed by applying a blade or the like to the surface opposite to the grooved surface.
The direction that intersects the resonator facets can be a direction that intersects the resonator facets at about 90±1 degrees.
Such two-way division singulates the wafer into laser devices.

共振器端面を形成した後、任意の工程において、光出射側の面及びその反対側になる光反射側の面に、反射ミラーを形成することが好ましい。例えば、共振器端面を形成する第1分割工程を行い、反射ミラー形成行程を行い、その後、共振器端面に交差する方向の第2分割工程を行うことができる。反射ミラーは、酸化膜、窒化膜、酸窒化膜、これらの組み合わせ等により形成することができる。例えば、SiO2、ZrO2、TiO2、Al23、Nb25、SiN、AlN、SiON、AlON等からなる誘電体多層膜によって形成することができる。劈開によって形成された共振器端面であれば、反射ミラーを再現性よく形成することができる。 After forming the cavity facets, it is preferable to form reflecting mirrors on the light emitting side surface and the light reflecting side surface on the opposite side in an optional step. For example, it is possible to perform the first division step of forming the cavity facets, perform the reflection mirror formation step, and then perform the second division step in the direction intersecting the cavity facets. The reflecting mirror can be formed of an oxide film, a nitride film, an oxynitride film, a combination thereof, or the like. For example, it can be formed of a dielectric multilayer film made of SiO 2 , ZrO 2 , TiO 2 , Al 2 O 3 , Nb 2 O 5 , SiN, AlN, SiON, AlON, or the like. Reflecting mirrors can be formed with good reproducibility if the resonator facets are formed by cleavage.

(サブマウントへの実装工程)
レーザの素子構造が第2基板に貼り合わせられた状態を保持しながら、レーザ素子の下面電極をサブマウントに対向させて、個片化されたレーザ素子をサブマウントに実装することができる。サブマウントは、放熱性の良好な材料によって形成されていることが好ましく、例えば、SiC、AlN等によって形成されている。
ここでの実装は、例えば、AuSn共晶半田等の導電性の接合材料を用いて行う。
(Mounting process to submount)
While the laser element structure is kept attached to the second substrate, the bottom electrode of the laser element faces the submount, and the singulated laser element can be mounted on the submount. The submount is preferably made of a material with good heat dissipation, such as SiC, AlN, or the like.
The mounting here is performed using a conductive bonding material such as AuSn eutectic solder, for example.

〔発光装置〕
発光装置30は、図1Jに示すように、サブマウント22及びレーザ素子を備えて構成されている。レーザ素子は、導電性の第1基板11a及びこの第1基板11aの上側に形成されたレーザの素子構造である半導体積層体12と、第1基板11aの下面に形成された下面電極であるn電極20と、半導体積層体12の上面に形成された上面電極である第1p電極14及び第2p電極16と、上面電極に接合された第2基板17aとを有する。第1基板11は前記第2基板17aよりも薄く、サブマウント22は、n電極20と対面して、レーザ素子と、例えば、AuSn共晶半田等による接合部材24によって接合されている。
これにより、レーザ素子の発光点をサブマウントに近付けることができるため、サブマウントに熱を逃がし易くなり、レーザ素子の熱抵抗を低減することができる。さらに、レーザ素子の発光点とサブマウントとの間に絶縁膜を設ける必要がないため、レーザ素子の熱抵抗をより低減することができる。
また、第1基板の一部が残っていることにより、第1基板が無い場合と比較して発光点をサブマウントから離すことができる。これにより、光出射端面をサブマウントから突出させなくてよいか、もしくは突出量を小さくすることができる。したがって、レーザ素子の熱抵抗を低減することができる。
なお、発光装置30は、第2p電極16と第2基板17aの素子構造に対面する導電層18との間に空隙19を有する構造とすることができ(図1Jの19、図4の59)、また、空隙を有さない構造とすることができる(図5)。
レーザの素子構造は、ストライプ状のリッジ13を有することができる(図1J)。また、さらに、メサ型のリッジ53を有していてもよい(図4、図5)
さらに、半導体積層体12の上面であって、リッジ13の両側に、絶縁膜15を配置することができる。
なお、発光装置の製造方法において述べた各部材の構造や材料を発光装置30の各部材に採用することができることはいうまでもない。
[Light emitting device]
The light emitting device 30 comprises a submount 22 and a laser element, as shown in FIG. 1J. The laser device includes a conductive first substrate 11a, a semiconductor laminate 12 which is a laser device structure formed on the upper side of the first substrate 11a, and a lower surface electrode formed on the lower surface of the first substrate 11a. It has an electrode 20, a first p-electrode 14 and a second p-electrode 16 which are upper electrodes formed on the upper surface of the semiconductor laminate 12, and a second substrate 17a joined to the upper electrodes. The first substrate 11 is thinner than the second substrate 17a, and the submount 22 faces the n-electrode 20 and is joined to the laser element by a joining member 24 such as AuSn eutectic solder.
As a result, the light emitting point of the laser element can be brought closer to the submount, so heat can be easily released to the submount, and the thermal resistance of the laser element can be reduced. Furthermore, since it is not necessary to provide an insulating film between the light emitting point of the laser element and the submount, the thermal resistance of the laser element can be further reduced.
In addition, since a part of the first substrate remains, the light emitting point can be separated from the submount compared to the case where the first substrate is absent. As a result, the light emitting end face does not need to protrude from the submount, or the amount of protrusion can be reduced. Therefore, the thermal resistance of the laser element can be reduced.
The light emitting device 30 can have a structure having a gap 19 between the second p-electrode 16 and the conductive layer 18 facing the element structure of the second substrate 17a (19 in FIG. 1J, 59 in FIG. 4). , and a structure without voids (FIG. 5).
The device structure of the laser can have striped ridges 13 (FIG. 1J). Moreover, it may further have a mesa-shaped ridge 53 (FIGS. 4 and 5).
Further, insulating films 15 can be arranged on both sides of the ridge 13 on the top surface of the semiconductor stack 12 .
Needless to say, the structure and material of each member described in the manufacturing method of the light emitting device can be adopted for each member of the light emitting device 30 .

実施例1:発光装置の製造方法
(ウェハの準備)
まず、図1Aに示すように、第1基板11として、φ50.8mmのGaN基板の+C面上に、n側半導体層、活性層、p側半導体層を順に形成した半導体積層体12を形成した。ここでは、各層として、InxAlyGa1-x-yN(0≦x≦1、0≦y≦1、0≦x+y≦1)を用いた。その後、p側半導体層の上面にストライプ状のリッジ13(幅35μm、深さ270nm)を形成した。
Example 1: Manufacturing method of light-emitting device (wafer preparation)
First, as shown in FIG. 1A, a semiconductor laminate 12 was formed by sequentially forming an n-side semiconductor layer, an active layer, and a p-side semiconductor layer on the +C plane of a GaN substrate having a diameter of 50.8 mm as a first substrate 11. . In this case, InxAlyGa1 -xyN (0≤x≤1, 0≤y≤1, 0≤x+y≤1) was used as each layer. After that, a striped ridge 13 (35 μm wide, 270 nm deep) was formed on the upper surface of the p-side semiconductor layer.

次いで、図1B、1Cに示すように、リッジ13上の略全面に、幅32μm、膜厚200nmのITO膜からなる第1p電極14を形成した。その後、膜厚200nmのSiO2からなる絶縁膜15を、p側半導体層の上面からリッジ13の側面に形成した。続いて、第1p電極14に電気的に接続される第2p電極16(例えば、Ni/Pd/Au/Pt/Au(膜厚:8nm/200nm/400nm/200nm/700nm))を、第1p電極14の上面を被覆し、絶縁膜15上に渡って形成した。 Next, as shown in FIGS. 1B and 1C, a first p-electrode 14 made of an ITO film having a width of 32 μm and a thickness of 200 nm was formed on substantially the entire surface of the ridge 13 . After that, an insulating film 15 made of SiO 2 having a thickness of 200 nm was formed on the side surface of the ridge 13 from the upper surface of the p-side semiconductor layer. Subsequently, a second p-electrode 16 (for example, Ni/Pd/Au/Pt/Au (film thickness: 8 nm/200 nm/400 nm/200 nm/700 nm)) electrically connected to the first p-electrode 14 is connected to the first p-electrode 14. 14 and formed over the insulating film 15 .

(ウェハの第2基板への貼り合わせ)
図1Dに示すように、面方位{100}、電気抵抗率0.005Ω・cm以下、厚さ400μmのSi基板を、第2基板17として準備した。なお、面方位{100}とは、主面の面方位が{100}であることを指す。
この第2基板17は、その一面に、スパッタ装置を用いて、Pt/Au(200nm/700nm)が成膜されており、これを導電層18として備える。
(Lamination of Wafer to Second Substrate)
As shown in FIG. 1D, a Si substrate having a plane orientation of {100}, an electrical resistivity of 0.005 Ω·cm or less, and a thickness of 400 μm was prepared as the second substrate 17 . Note that the plane orientation {100} indicates that the plane orientation of the main surface is {100}.
A film of Pt/Au (200 nm/700 nm) is formed on one surface of the second substrate 17 using a sputtering device, and this is provided as a conductive layer 18 .

第2基板17の導電層18の最上層である金と、ウェハにおけるレーザの素子構造の上面電極である第2p電極16の最上層である金とを、7kN、280℃で熱圧着して、金属接合(Au-Au加熱圧接)を形成し、ウェハを第2基板17に貼り合わせた。この接合では、実質的に金属表面は変形しないため、リッジ13と第1p電極14との上に形成された第2p電極16の上面に、リッジ13及びリッジ上の第1p電極14に起因して生じる凸部の両側に、空隙19が生じる。
また、この貼り合わせの際、第2基板17であるSi基板の{111}面が、ウェハの第1基板11のm面と概ね一致する(平行となる)ようにアライメントした。ただし、第2基板17の{111}面は、基板の主面の{100}面から垂直ではなく傾斜を有しているため、第2基板17の{111}面と第1基板11のm面は厳密には平行ではない。
Gold, which is the uppermost layer of the conductive layer 18 of the second substrate 17, and gold, which is the uppermost layer of the second p-electrode 16, which is the upper electrode of the laser device structure on the wafer, are thermally compressed at 7 kN and 280° C., A metal bond (Au—Au heat pressure bonding) was formed, and the wafer was bonded to the second substrate 17 . In this bonding, since the metal surface is not substantially deformed, the upper surface of the second p-electrode 16 formed on the ridge 13 and the first p-electrode 14 may have a Air gaps 19 are created on both sides of the resulting protrusion.
Further, during this bonding, alignment was performed so that the {111} plane of the Si substrate, which was the second substrate 17, was substantially aligned with (parallel to) the m-plane of the first substrate 11 of the wafer. However, since the {111} plane of the second substrate 17 is not perpendicular to the {100} plane of the main surface of the substrate but inclined, the {111} plane of the second substrate 17 and the m The faces are not strictly parallel.

(ウェハの薄膜化)
図1Eに示すように、第1基板11の厚み方向の一部を除去して、ウェハを薄膜化した。
貼り合わせた第2基板17側を、第1基板11の薄膜化の際のウェハの反り抑制のため、厚さ2mmのサファイア基板にワックスで仮貼りし、第1基板11を、厚さ約5μmになるまで研磨した。この際、研磨の最終的な仕上げとして、CMPを用いた。厚みの面内分布は、φ50.8mmの基板内で±1.0μm以内であった。
(Wafer thinning)
As shown in FIG. 1E, a portion of the first substrate 11 in the thickness direction was removed to thin the wafer.
The bonded second substrate 17 side was temporarily bonded to a sapphire substrate having a thickness of 2 mm with wax in order to suppress warpage of the wafer when the thickness of the first substrate 11 was reduced. polished until At this time, CMP was used as the final polishing finish. The in-plane distribution of the thickness was within ±1.0 μm in the substrate of φ50.8 mm.

(下面電極の形成)
図1F、1Gに示すように、薄膜化した第1基板11aの研磨した面(n側半導体層側)に、スパッタ装置を用いて、Ti/Pt/Au(6nm/200nm/300nm)を成膜し、下面電極としてn電極20を形成した。
(Formation of bottom electrode)
As shown in FIGS. 1F and 1G, a film of Ti/Pt/Au (6 nm/200 nm/300 nm) is formed on the polished surface (n-side semiconductor layer side) of the thinned first substrate 11a using a sputtering apparatus. Then, an n-electrode 20 was formed as a lower surface electrode.

その後、仮貼りしていたサファイア基板を剥離した。続いて、第1基板11側を、同様に、厚さ2mmのサファイア基板にワックスで仮貼りし、図1Hに示すように、厚さ400μmの第2基板17を、厚さ75μmまで研磨した。この研磨により、第2基板17を、後工程における個片化の際の劈開に適した厚さにすることができる。第2基板17の研磨後、仮貼りしていたサファイア基板を剥離し、薄膜化した第2基板17aの研磨した面に、スパッタ装置を用いて、Pt/Au(200nm/700nm)を成膜し、実装後のワイヤーボンディングに用いる導電層21を形成した。
このようにして、実装した際に第2基板17を通して第1基板11に通電するような構造を形成した。
After that, the temporarily attached sapphire substrate was peeled off. Subsequently, the first substrate 11 side was similarly temporarily attached to a sapphire substrate having a thickness of 2 mm with wax, and the second substrate 17 having a thickness of 400 μm was polished to a thickness of 75 μm as shown in FIG. 1H. By this polishing, the second substrate 17 can be made to have a thickness suitable for cleaving at the time of singulation in the post-process. After polishing the second substrate 17, the sapphire substrate that was temporarily attached was peeled off, and a Pt/Au (200 nm/700 nm) film was formed on the polished surface of the thinned second substrate 17a using a sputtering device. , a conductive layer 21 used for wire bonding after mounting was formed.
In this way, a structure was formed in which the first substrate 11 is energized through the second substrate 17 when mounted.

(ウェハの個片化)
得られた貼り合わせ構造の基板を、第1基板11と第2基板17とのそれぞれに、平面視で同じライン上、例えば、図1Gの点線X上に、レーザスクライブ装置で溝を形成した。溝を形成した後、基板ブレイク装置を用いて溝に沿って両基板を劈開し、レーザ素子の共振器端面を形成した。
その後、共振器端面に誘電体多層膜を形成し、共振器端面で劈開した貼り合わせ構造の基板を、基板ブレイク装置を用いて、共振器端面に垂直方向、例えば、図1Gの点線Y方向にレーザスクライブ装置で溝を形成した後に切断し、図1Iに示すように、チップに個片化し、レーザ素子23を得た。
(Singulation of wafer)
Grooves were formed in each of the first substrate 11 and the second substrate 17 of the obtained bonded structure on the same line in plan view, for example, on the dotted line X in FIG. 1G, using a laser scribing device. After the grooves were formed, both substrates were cleaved along the grooves using a substrate breaking device to form cavity facets of laser devices.
After that, a dielectric multilayer film is formed on the facets of the resonator, and the substrate having a bonded structure cleaved at the facets of the resonator is cut in a direction perpendicular to the facets of the resonator, for example, in the direction of the dotted line Y in FIG. 1G, using a substrate breaking device. After grooves were formed with a laser scribing device, the substrate was cut and individualized into chips as shown in FIG. 1I to obtain laser elements 23 .

(サブマウントへの実装工程)
図1Jに示すように、第2基板17に貼り合わせ、個片化したレーザ素子23を、SiCからなるサブマウント22に、共晶半田からなる接合部材24を介して、レーザ素子23のn電極20側を対向させて実装し、発光装置30を得た。
(Mounting process to submount)
As shown in FIG. 1J, the laser element 23, which is separated into individual pieces by being bonded to the second substrate 17, is mounted on a submount 22 made of SiC via a bonding member 24 made of eutectic solder, and the n-electrode of the laser element 23 is mounted. The light emitting device 30 was obtained by mounting with the 20 side facing each other.

〔発光装置の評価〕
(熱抵抗低減効果)
上述したように得られた発光装置30と、図2に示す比較例の発光装置40の熱抵抗を、それぞれ測定した。比較例の発光装置40は、貼り合わせ構造を有さず、基板41が第1基板11aよりも厚く、レーザ素子がジャンクションダウン実装されていること以外は実施例1の発光装置30と実質的に同様の構成を有する。
実施例1のレーザ素子23では、第1基板11aの厚さが5μm、第2基板17aの厚さが75μmであるため、比較例のレーザ素子の基板41の厚さを80μmとした。
また、比較例のレーザ素子は、基板41の一方の主面側に、半導体積層体12を有し、実施例1のレーザ素子23と同様にストライプ状のリッジ13を有する。基板41の他方の主面側には、実施例1のレーザ素子23のn電極20と同様の電極が形成されている。半導体積層体12の表面には、第1p電極44(膜厚200nmのITO膜、熱伝導率:8W/(m・K))、実施例1と同様の絶縁膜15及び第2p電極16が形成されており、このレーザ素子が、実施例1と同様のサブマウント22に、AuSn共晶半田からなる接合部材24によって実装されている。
[Evaluation of Light Emitting Device]
(Thermal resistance reduction effect)
The thermal resistance of the light emitting device 30 obtained as described above and the light emitting device 40 of the comparative example shown in FIG. 2 were measured. The light emitting device 40 of the comparative example does not have a bonded structure, is substantially the same as the light emitting device 30 of Example 1 except that the substrate 41 is thicker than the first substrate 11a and the laser element is junction-down mounted. It has a similar configuration.
In the laser device 23 of Example 1, the thickness of the first substrate 11a is 5 μm, and the thickness of the second substrate 17a is 75 μm.
Also, the laser device of the comparative example has the semiconductor laminate 12 on one main surface side of the substrate 41 and has the striped ridge 13 like the laser device 23 of the first example. An electrode similar to the n-electrode 20 of the laser device 23 of the first embodiment is formed on the other main surface of the substrate 41 . A first p-electrode 44 (ITO film with a thickness of 200 nm, thermal conductivity: 8 W/(m·K)), an insulating film 15 and a second p-electrode 16 similar to those in Example 1 are formed on the surface of the semiconductor laminate 12. This laser element is mounted on a submount 22 similar to that of the first embodiment with a bonding member 24 made of AuSn eutectic solder.

実施例1の発光装置30及び比較例の発光装置40のそれぞれについて、パッケージに実装し、冷却法(スタティック法)を用いた過渡熱抵抗測定を行い各材料での熱抵抗を見積もった。その結果、パッケージ及びサブマウントの熱抵抗は実施例1と比較例とで大きな違いはなかったが、レーザ素子の熱抵抗について、実施例1の発光装置では、比較例の発光装置よりも低かった(-0.52K/W)。
比較例のレーザ素子では、熱源である導波路部分(リッジ部分の活性層付近)とサブマウントとの間に、熱伝導率の低いp電極(膜厚200nmのITO膜、熱伝導率:8W/(m・K))、絶縁膜(膜厚200nmのSiO2膜、熱伝導率:1W/(m・K))が存在しているのに対し、実施例1のレーザ素子では、熱伝導率の高いn電極(Ti/Pt/Au、膜厚:6nm/200nm/300nm、熱伝導率:Ti_17W/(m・K)、Pt_70W/(m・K)、Au_320W/(m・K))が存在しているため、結果として低い熱抵抗値が得られたと説明できる。
Each of the light-emitting device 30 of Example 1 and the light-emitting device 40 of the comparative example was mounted in a package and subjected to transient thermal resistance measurement using a cooling method (static method) to estimate the thermal resistance of each material. As a result, the thermal resistance of the package and the submount did not differ greatly between Example 1 and the comparative example, but the thermal resistance of the laser element in the light emitting device of Example 1 was lower than that of the comparative example. (-0.52 K/W).
In the laser device of the comparative example, a p-electrode with low thermal conductivity (ITO film with a thickness of 200 nm, thermal conductivity: 8 W/ (m K)) and an insulating film (SiO 2 film with a thickness of 200 nm, thermal conductivity: 1 W/(m K)). n-electrodes with high Therefore, it can be explained that a low thermal resistance value was obtained as a result.

(電圧低減効果)
上述した実施例1の発光装置30と、図2に示す比較例の発光装置40とを連続発振させて、その電圧低減効果をそれぞれ測定した。
電流-電圧測定結果を図3に示す。
図3によれば、実施例1の発光装置では、比較例のレーザ素子を用いた発光装置の電圧よりも低い電圧が測定された(-0.17V@3.0A)。
(voltage reduction effect)
The light emitting device 30 of Example 1 described above and the light emitting device 40 of the comparative example shown in FIG.
Current-voltage measurement results are shown in FIG.
According to FIG. 3, in the light emitting device of Example 1, a voltage lower than that of the light emitting device using the laser element of the comparative example was measured (-0.17 V @ 3.0 A).

比較例のレーザ素子では、基板41(厚さ:80μm、電気抵抗率:0.01Ω・cm)を備えるが、実施例1のレーザ素子では、厚さ5μmの第1基板11aと、厚さ75μmのSiからなる第2基板17a(電気抵抗率:≦0.005Ω・cm)を用いたことにより、良好な電圧低減効果を示した。 The laser device of the comparative example includes a substrate 41 (thickness: 80 μm, electrical resistivity: 0.01 Ω·cm), whereas the laser device of Example 1 includes a first substrate 11a having a thickness of 5 μm and a thickness of 75 μm. A good voltage reduction effect was exhibited by using the second substrate 17a (electric resistivity: ≤0.005Ω·cm) made of Si.

実施例2:発光装置の製造方法
この実施例2では、第2基板として、面方位{111}のSi基板を用いた。そして、{111}面と垂直に交差する{110}面を劈開面として利用した。
これにより、第2基板の主面の{111}面に対して実質的に垂直な劈開面を得ることができた。
また、この実施例2では、第2基板の面方位以外は、実質的に実施例1と同様にして発光装置を製造したため、実施例1と同様に、熱抵抗低減効果と電圧低減効果とが期待できる。
Example 2 Method of Manufacturing Light Emitting Device In Example 2, a Si substrate with a plane orientation of {111} was used as the second substrate. The {110} plane perpendicularly intersecting the {111} plane was used as the cleavage plane.
As a result, a cleavage plane substantially perpendicular to the {111} plane of the main surface of the second substrate was obtained.
In addition, in Example 2, the light emitting device was manufactured in substantially the same manner as in Example 1 except for the plane orientation of the second substrate. I can expect it.

実施例3:発光装置の製造方法
この実施例3の発光装置50では、図4に示したように、ウェハの素子構造として、ストライプ状のリッジではなく、リッジ側面を第2半導体層の上面から5μm離間する溝を有するメサ型のリッジ53の構造とした以外は実施例1と同様に作製した。
この素子構造を有するウェハは、実施例1と同様に、第2基板17に貼り合わせを行う場合、両者の接合面積が異なる。つまり、この実施例3では、素子構造となる半導体積層体52が、メサ型のリッジ構造を有するため、リッジ側面から幅5μmの溝以外がリッジと同じ高さであり、第1p電極14(膜厚200nmのITO膜)と絶縁膜15(膜厚200nmのSiO2膜)の膜厚も等しいため、幅5μmの溝以外が第2p電極56(幅120μm)全体の高さが等しくなり、第2p電極56の略全面で、第2基板17の導電層18と加熱圧接によって接合することができる。
その結果、空隙59が、リッジ側面から幅5μmの溝部分のみとなった。これにより、実施例1と比較して、第1基板11と第2基板17との接合強度の向上が期待できる。
Example 3 Method for Manufacturing Light Emitting Device In the light emitting device 50 of Example 3, as shown in FIG. 4, the element structure of the wafer is not a striped ridge, but the ridge side faces are projected from the upper surface of the second semiconductor layer. It was fabricated in the same manner as in Example 1, except that a mesa-shaped ridge 53 having grooves spaced apart by 5 μm was used.
When the wafer having this element structure is bonded to the second substrate 17 as in the first embodiment, the bonding areas of the two are different. That is, in Example 3, since the semiconductor laminate 52 as the device structure has a mesa-shaped ridge structure, the height of the ridge is the same as that of the ridge except for the groove with a width of 5 μm from the side surface of the ridge, and the first p-electrode 14 (film 200 nm-thickness ITO film) and the insulating film 15 (200 nm-thickness SiO 2 film) are also equal, the height of the entire second p-electrode 56 (120 μm-wide) is equal except for the 5-μm-wide trench. Almost the entire surface of the electrode 56 can be bonded to the conductive layer 18 of the second substrate 17 by thermal pressure welding.
As a result, the gap 59 was only the groove portion with a width of 5 μm from the side surface of the ridge. As a result, as compared with the first embodiment, an improvement in bonding strength between the first substrate 11 and the second substrate 17 can be expected.

実施例4:発光装置の製造方法
この実施例4の発光装置60では、素子構造の上面電極の一つである第2p電極56と、第2基板17a上の導電層18の双方において、最上層のAuの上に、それぞれNi/Sn(500nm/1100nm)をさらに成膜する以外は実施例3と同様に作製した。 これらを対面させて、図5に示すように、実施例1と同様に、熱圧着して、NiSn接合層57を形成し、2つの基板を貼り合わせた。
その結果、実施例3で発生していたリッジ側面から幅5μm部分の空隙を、NiSnによる液相接合により埋めることができる。よって、この発光装置60は、実施例3よりも接合面積を拡大することができる。これにより、接合強度の向上が期待できる。
Example 4 Manufacturing Method of Light Emitting Device In the light emitting device 60 of Example 4, both the second p-electrode 56, which is one of the upper electrodes of the device structure, and the conductive layer 18 on the second substrate 17a are the uppermost layers. were formed in the same manner as in Example 3, except that Ni/Sn (500 nm/1100 nm) films were further formed on the Au. As shown in FIG. 5, these substrates were bonded together by thermocompression bonding to form a NiSn bonding layer 57 in the same manner as in Example 1, thereby bonding the two substrates together.
As a result, the gap of 5 μm width from the side surface of the ridge, which was generated in Example 3, can be filled by liquid phase bonding with NiSn. Therefore, this light emitting device 60 can have a larger junction area than the third embodiment. As a result, an improvement in bonding strength can be expected.

11、11a :第1基板
12、52 :半導体積層体(レーザの素子構造)
13、53 :リッジ
14、44 :第1p電極(上面電極)
15 :絶縁膜
16、56 :第2p電極(上面電極)
17、17a :第2基板
18、21 :導電層
19、59 :空隙
20 :n電極(下面電極)
22 :サブマウント
23 :レーザ素子
24 :接合部材
30、40、50、60 :発光装置
41 :基板
57 :NiSn接合層
11, 11a: first substrate 12, 52: semiconductor laminate (laser element structure)
13, 53: ridges 14, 44: first p-electrode (upper surface electrode)
15: insulating film 16, 56: second p-electrode (upper surface electrode)
17, 17a: second substrate 18, 21: conductive layer 19, 59: gap 20: n-electrode (lower surface electrode)
22: submount 23: laser element 24: bonding members 30, 40, 50, 60: light emitting device 41: substrate 57: NiSn bonding layer

Claims (10)

導電性の第1基板の上側に形成されたレーザの素子構造と、前記素子構造の上面に形成された上面電極とを有するウェハを準備し、
前記ウェハの上面電極側を、第2基板に貼り合わせ、
前記第1基板の一部を除去して前記ウェハを薄膜化し、
薄膜化した前記第1基板の下面に下面電極を形成し、
前記ウェハを個片化してレーザ素子を得、
前記下面電極をサブマウント側にして、前記レーザ素子をサブマウントに実装することを含む発光装置の製造方法。
providing a wafer having a laser device structure formed on the top side of a conductive first substrate and a top electrode formed on the top surface of the device structure;
bonding the upper electrode side of the wafer to a second substrate;
thinning the wafer by removing a portion of the first substrate;
forming a lower surface electrode on the lower surface of the thinned first substrate;
obtaining a laser element by singulating the wafer;
A method of manufacturing a light-emitting device, comprising mounting the laser element on a submount with the lower electrode facing the submount.
前記レーザ素子を得る工程において、前記第2基板に分割用の溝を形成して、前記ウェハを個片化する請求項1に記載の発光装置の製造方法。 2. The method of manufacturing a light-emitting device according to claim 1, wherein in the step of obtaining the laser elements, grooves for division are formed in the second substrate to singulate the wafer. 前記レーザ素子を得る工程において、前記分割用の溝を、平面視において破線状に形成する請求項2に記載の発光装置の製造方法。 3. The method of manufacturing a light-emitting device according to claim 2, wherein in the step of obtaining the laser element, the groove for division is formed in a broken line shape in a plan view. 前記ウェハを薄膜化する工程において、前記第1基板の一部を研磨及び/又はドライエッチングにより除去する請求項1~3のいずれか1項に記載の発光装置の製造方法。 4. The method of manufacturing a light emitting device according to claim 1, wherein in the step of thinning the wafer, a portion of the first substrate is removed by polishing and/or dry etching. 前記第1基板及び第2基板がそれぞれ劈開容易面を有する結晶性基板であり、
前記第2基板に貼り合わせる工程において、前記第1基板の劈開容易面と前記第2基板の劈開容易面とを平行に配置するように、前記ウェハを前記第2基板に貼り合わせる請求項1~4のいずれか1項に記載の発光装置の製造方法。
wherein the first substrate and the second substrate are crystalline substrates each having an easy-cleavage plane;
1-, wherein in the step of bonding the wafer to the second substrate, the wafer is bonded to the second substrate such that the easy-cleavage surface of the first substrate and the easy-cleavage surface of the second substrate are arranged in parallel. 5. The method for manufacturing the light-emitting device according to any one of 4.
前記第1基板はGaN基板であり、前記第2基板はSi基板である請求項1~5のいずれか1項に記載の発光装置の製造方法。 6. The method of manufacturing a light emitting device according to claim 1, wherein the first substrate is a GaN substrate, and the second substrate is a Si substrate. 前記ウェハを準備する工程において、前記素子構造は上側にストライプ状のリッジを備えており、前記ウェハは前記リッジ両側の前記素子構造の上面に形成された絶縁膜をさらに有する請求項1~6のいずれか1項に記載の発光装置の製造方法。 7. The method according to any one of claims 1 to 6, wherein in the step of preparing the wafer, the element structure has a striped ridge on its upper side, and the wafer further has an insulating film formed on the upper surface of the element structure on both sides of the ridge. A method for manufacturing a light-emitting device according to any one of claims 1 to 3. サブマウント及びレーザ素子を備える発光装置であって、
前記レーザ素子は、
導電性のGaN基板である第1基板と、
前記第1基板の上側に形成されたレーザの素子構造と、
前記第1基板の下面に形成された下面電極と、
前記素子構造の上面に形成された上面電極と、
前記上面電極に接合された、Si基板である第2基板とを有し、
前記第1基板は前記第2基板よりも薄く、
前記サブマウントは、前記下面電極と対向して接合されている発光装置。
A light emitting device comprising a submount and a laser element,
The laser element is
a first substrate that is a conductive GaN substrate;
a laser device structure formed on the upper side of the first substrate;
a bottom electrode formed on the bottom surface of the first substrate;
a top electrode formed on the top surface of the device structure;
a second substrate, which is a Si substrate, bonded to the upper electrode;
the first substrate is thinner than the second substrate;
The light-emitting device, wherein the submount is joined to face the lower surface electrode.
前記第2基板は、電気抵抗率が前記第1基板の電気抵抗率よりも低い請求項8に記載の発光装置。 The light emitting device according to claim 8, wherein the second substrate has an electrical resistivity lower than that of the first substrate. 前記素子構造は、上側にストライプ状のリッジを備え、
前記リッジ両側の前記素子構造の上面に設けられた絶縁膜をさらに有する請求項8又は9に記載の発光装置。
The element structure has a striped ridge on the upper side,
10. The light emitting device according to claim 8, further comprising an insulating film provided on the upper surface of the element structure on both sides of the ridge.
JP2017196225A 2017-03-31 2017-10-06 Light-emitting device manufacturing method and light-emitting device Active JP7319507B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/938,059 US10193301B2 (en) 2017-03-31 2018-03-28 Method of manufacturing light emitting device and light emitting device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017070631 2017-03-31
JP2017070631 2017-03-31

Publications (2)

Publication Number Publication Date
JP2018174292A JP2018174292A (en) 2018-11-08
JP7319507B2 true JP7319507B2 (en) 2023-08-02

Family

ID=64108812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017196225A Active JP7319507B2 (en) 2017-03-31 2017-10-06 Light-emitting device manufacturing method and light-emitting device

Country Status (1)

Country Link
JP (1) JP7319507B2 (en)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323797A (en) 1999-05-10 2000-11-24 Pioneer Electronic Corp Nitride semiconductor laser and its manufacture
JP2005142347A (en) 2003-11-06 2005-06-02 Sharp Corp Semiconductor laser and its manufacturing method
JP2006032406A (en) 2004-07-12 2006-02-02 Sony Corp Semiconductor laser device
JP2008294421A (en) 2007-04-27 2008-12-04 Sanyo Electric Co Ltd Semiconductor laser device and its manufacturing method
JP2009123939A (en) 2007-11-15 2009-06-04 Sanyo Electric Co Ltd Nitride-based semiconductor element and manufacturing method therefor
JP2009212179A (en) 2008-03-03 2009-09-17 Sanyo Electric Co Ltd Semiconductor laser element and method of manufacturing semiconductor laser element
JP2009289898A (en) 2008-05-28 2009-12-10 Seiko Epson Corp Semiconductor laser device and optical component
JP2010192882A (en) 2009-01-26 2010-09-02 Sanyo Electric Co Ltd Method of manufacturing semiconductor laser device, semiconductor laser device and light apparatus
JP2011119521A (en) 2009-12-04 2011-06-16 Sharp Corp Semiconductor laser chip, semiconductor laser device, and method of manufacturing semiconductor laser chip
JP2013062468A (en) 2011-09-15 2013-04-04 Rohm Co Ltd Submount incorporating photodiode and light-emitting element module
JP2013143550A (en) 2012-01-12 2013-07-22 Japan Oclaro Inc Semiconductor laser device
US20150111325A1 (en) 2013-10-18 2015-04-23 Soraa Laser Diode, Inc. Gallium and nitrogen containing laser device having confinement region

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3467981B2 (en) * 1996-07-19 2003-11-17 ソニー株式会社 Method of forming light emitting end face of semiconductor light emitting element, method of manufacturing semiconductor light emitting element, semiconductor light emitting element, method of forming end face of nitride III-V compound semiconductor layer, method of manufacturing semiconductor device, and semiconductor device

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323797A (en) 1999-05-10 2000-11-24 Pioneer Electronic Corp Nitride semiconductor laser and its manufacture
JP2005142347A (en) 2003-11-06 2005-06-02 Sharp Corp Semiconductor laser and its manufacturing method
JP2006032406A (en) 2004-07-12 2006-02-02 Sony Corp Semiconductor laser device
JP2008294421A (en) 2007-04-27 2008-12-04 Sanyo Electric Co Ltd Semiconductor laser device and its manufacturing method
JP2009123939A (en) 2007-11-15 2009-06-04 Sanyo Electric Co Ltd Nitride-based semiconductor element and manufacturing method therefor
JP2009212179A (en) 2008-03-03 2009-09-17 Sanyo Electric Co Ltd Semiconductor laser element and method of manufacturing semiconductor laser element
JP2009289898A (en) 2008-05-28 2009-12-10 Seiko Epson Corp Semiconductor laser device and optical component
JP2010192882A (en) 2009-01-26 2010-09-02 Sanyo Electric Co Ltd Method of manufacturing semiconductor laser device, semiconductor laser device and light apparatus
JP2011119521A (en) 2009-12-04 2011-06-16 Sharp Corp Semiconductor laser chip, semiconductor laser device, and method of manufacturing semiconductor laser chip
JP2013062468A (en) 2011-09-15 2013-04-04 Rohm Co Ltd Submount incorporating photodiode and light-emitting element module
JP2013143550A (en) 2012-01-12 2013-07-22 Japan Oclaro Inc Semiconductor laser device
US20150111325A1 (en) 2013-10-18 2015-04-23 Soraa Laser Diode, Inc. Gallium and nitrogen containing laser device having confinement region

Also Published As

Publication number Publication date
JP2018174292A (en) 2018-11-08

Similar Documents

Publication Publication Date Title
US8426884B2 (en) Light emitting diode with supporting substrate side electrodes and wiring structures
US7929587B2 (en) Semiconductor laser diode element and method of manufacturing the same
US20040248377A1 (en) Method for manufacturing vertical gan light emitting diodes
JP2008186959A (en) Group iii-v semiconductor device and manufacturing method thereof
JP2006128622A (en) Semiconductor device
US10804424B2 (en) Method for manufacturing light emitting element
US10763641B2 (en) Method of manufacturing light emitting device
US9331453B2 (en) Laser diode device
JP4835409B2 (en) III-V group semiconductor device and manufacturing method thereof
JP4697488B2 (en) Multi-beam semiconductor laser
US9008138B2 (en) Laser diode device
US9287481B2 (en) Vertical nitride semiconductor device and method for manufacturing same
JP2003198038A (en) Semiconductor light-emitting device and manufacturing method thereof and mount member for semiconductor light-emitting device
KR100953661B1 (en) Vertical Electrode Structure Light Emission Device and Manufacturing Method thereof
JP7319507B2 (en) Light-emitting device manufacturing method and light-emitting device
JP2004349595A (en) Nitride semiconductor laser device and its manufacturing method
US10193301B2 (en) Method of manufacturing light emitting device and light emitting device
KR20090115902A (en) Fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
JP2005101149A (en) Semiconductor light emitting device and its manufacturing method
US7123640B2 (en) Nitride semiconductor laser device chip and laser apparatus including the same
JP2012175052A (en) Semiconductor light-emitting device manufacturing method
JP4810808B2 (en) Manufacturing method of semiconductor laser light emitting device
TWI766196B (en) semiconductor light emitting device
US20240162686A1 (en) Semiconductor laser
WO2021070276A1 (en) Semiconductor light-emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230524

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230703

R151 Written notification of patent or utility model registration

Ref document number: 7319507

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151