JP2004349595A - Nitride semiconductor laser device and its manufacturing method - Google Patents

Nitride semiconductor laser device and its manufacturing method Download PDF

Info

Publication number
JP2004349595A
JP2004349595A JP2003147174A JP2003147174A JP2004349595A JP 2004349595 A JP2004349595 A JP 2004349595A JP 2003147174 A JP2003147174 A JP 2003147174A JP 2003147174 A JP2003147174 A JP 2003147174A JP 2004349595 A JP2004349595 A JP 2004349595A
Authority
JP
Japan
Prior art keywords
layer
chip
type electrode
nitride semiconductor
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003147174A
Other languages
Japanese (ja)
Inventor
Atsushi Ogawa
淳 小河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003147174A priority Critical patent/JP2004349595A/en
Publication of JP2004349595A publication Critical patent/JP2004349595A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29005Structure
    • H01L2224/29007Layer connector smaller than the underlying bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01021Scandium [Sc]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01063Europium [Eu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01077Iridium [Ir]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]

Landscapes

  • Semiconductor Lasers (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Die Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a nitride semiconductor laser device of a long life and its manufacturing method. <P>SOLUTION: The nitride semiconductor laser device has a chip of a nitride semiconductor laser diode, a p-type electrode 101 formed in one surface of the chip, an n-type electrode 120 formed in the other surface of the chip and a sub-mount 105 jointed to the p-type electrode 101 surface via at least the metallic film 102 and a solder 103. A metallic layer formed of the p-type electrode 101 and the metallic film 102 has at least a first layer, a second layer, a third layer and a fourth layer one by one from the layer in contact with the chip, the solder is a fifth layer, the first layer contains at least one kind of Pd, Ru, Rh, Os and Ir, the second layer is Mo, the third layer contains at least one kind of Pt, Pd, Ru, Rh, Os and Ir, the fourth layer is Au, and the fifth layer comprises at least one kind of Sn, Ag, In, and Pb. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、窒化物半導体レーザダイオードのチップをマウント部材に搭載した窒化物半導体レーザ装置と、その製造方法に関するものである。
【0002】
【従来の技術】
現在、青色から紫外線領域に及ぶ発光材料として窒化物半導体を用いたレーザ装置が開発、実用化されつつある。しかしながら、該レーザ装置の高温時での寿命、高出力特性は、充分とはいえない状況にある。該窒化物半導体のレーザ装置においては、投入電力を抑えて、発熱量を下げ、高温での寿命、高出力特性を改善する方法として、p型電極の良好な電流−電圧特性を確保することが挙げられる。
【0003】
例えば、特許文献1においては、p型電極として、(コンタクト層側から)Ni、Au層を形成し、次にOとCu、Ag、Pd、Pt、及びRhのうちのいずれか1種類以上の金属層を形成し、さらにPt、Ru、W、Moのうちのいずれか1種類以上の金属層を形成し、該層の上にAu層を形成する方法が示されている。また、非特許文献1においては、(コンタクト層側から)Pd/Pt/Auを形成する方法が提示されている。
【0004】
また、半導体レーザ装置においては、放熱性も重要な要素であり、その動作時にレーザダイオード(以下、LDと記す)のチップ(以下、LDチップと記す)で発生する熱を効率良く支持基体に放散させて、発光部の温度上昇にともなう特性劣化を抑制するために、導電性接合剤(ハンダ)を用いて、半導体LDチップをマウント部材にダイボンディング(もしくはマウント)することが行われている。
【0005】
上記の半導体LDチップのマウント方法の中でも、ジャンクションダウン構造は、発熱が大きい活性層周辺、及びp型電極周辺からサブマウントまでの距離が近く、放熱性に優れるため、窒化物半導体レーザ装置の高出力化、長寿命化、高温安定性を実現する構造として、有望であると考えられている。
【0006】
図13は、従来のジャンクションダウン構造の半導体レーザ装置の断面模式図である。101はp型電極、120はn型電極、1601は導電性基板、1602は半導体成長層、1603は導電性基板1601と半導体成長層1602からなる窒化物半導体LDチップ、1604は金属膜(半導体LDチップ側)、1605はハンダ、1606は金属膜(サブマウント側)、1607は活性層、1608はサブマウントである。
【0007】
ジャンクションダウン構造においては、通常、基板には導電性物質を用い、半導体成長層1602側にp型電極101、導電性基板1601側にn型電極120を形成し、半導体成長層1602側がサブマウント1608と対向するように、半導体LDチップ1603をマウントしている。
【0008】
半導体LDチップ1603をマウント部材へマウントする方法を説明する。該マウント部材(ここではサブマウント1608)、及びハンダ1605を100〜400℃程度に加熱して(このとき、半導体LDチップ1603は加熱しても、あるいは加熱しなくともよい)ハンダ1605を溶融し、その後、ハンダ1605を介して、サブマウント1608上にある(あるいはハンダ加熱後にサブマウント1608上に移動させた)半導体LDチップ1603に圧力をかけて、半導体LDチップ1603とサブマウント1608を接合させる。
【0009】
図13に示すように、ジャンクションダウン構造では、p型電極101側の金属層(p型電極101、及びp型電極下の金属膜1604)とハンダ1605が接することになる。このとき、p型電極101側の金属層の材料の種類、積層方法、種類の組み合わせ、各層厚を適正化していないと、各金属層同士、ないしは金属層とハンダ1605の相互拡散が制御されず(相互拡散が望ましい箇所、望ましくない箇所がある)、p型電極101側で電流−電圧特性(I−V特性)が劣化したり、半導体LDチップ1603とサブマウント1608との接合強度が弱くなるといった問題が生じる。
【0010】
【特許文献1】
特許第3255224号公報
【非特許文献1】
Japan Journal of Applied Physics
Vol.40(2001)pp.3206−3210
【0011】
【発明が解決しようとする課題】
しかしながら、従来は、窒化物半導体LDチップのジャンクションダウン構造でのダイボンディング時の、p型電極周辺の各金属層同士、ないしは金属層とハンダの相互拡散を充分に考慮していなかった。従って、ダイボンディング時に不要な金属がコンタクト層まで拡散して、ダイボンディング後のI−V特性が劣化したり、各金属層間の反応性により、半導体LDチップとマウント部材との接合強度が弱くなるといった現象が発生する。
【0012】
I−V特性が劣化すると、駆動電圧が上昇し、発熱しやすくなり、寿命の観点からも望ましくない。また、我々の検討によると、接合強度と半導体LDチップからマウント部材への放熱性は密接に関係しており、接合強度が低下すると半導体LDチップからマウント部材への放熱性も低下し、さらには寿命も短くなり好ましくない。
【0013】
本発明は、上記の問題点に鑑み、長寿命な窒化物半導体レーザ装置、およびその製造方法を提供することを目的とする。
【0014】
【課題を解決するための手段】
上記目的を達成するために本発明は、窒化物半導体レーザダイオードのチップと、該チップの一方の面に形成されたp型電極と、該チップの他方の面に形成されたn型電極と、前記p型電極面に少なくとも金属膜とハンダを介して接合されたマウント部材とを備えた窒化物半導体レーザ装置であって、前記p型電極及び前記金属膜からなる金属層は、前記チップに接する層から順に、少なくとも第1層、第2層、第3層、第4層を有し、前記ハンダは第5層であり、第1層は、Pd、Ru、Rh、Os、及びIrのうち少なくとも1種類以上を含み、第2層は、Moであり、第3層は、Pt、Pd、Ru、Rh、Os、及びIrのうち少なくとも1種類以上を含み、第4層は、Auであり、第5層は、Sn、Ag、In、及びPbのうち少なくとも1種類以上を含むことを特徴とするものである。
【0015】
この構成によると、I−V特性の劣化を防ぐとともに、各金属層間の反応性による半導体LDチップとマウント部材との接合強度の劣化も防ぐことができ、長寿命な窒化物半導体レーザ装置を提供することができる。
【0016】
なお第1層の層厚は、5nm以上300nm以下であることが好ましい。第1層が5nm未満である場合、ダイボンディング後に第2層が部分的にp型コンタクト層と接してしまい、充分なオーミック特性が得られない場合がある。一方、第1層が400nmより厚い場合、第2層が均一な膜厚で形成されにくくなり、ダイボンディング工程によって電極特性を劣化させる場合がある。
【0017】
また第2層の層厚は、5nm以上400nm以下であることが好ましい。第2層が5nm未満である場合、第1層を充分に保護することができず、ダイボンディング工程を経ることで、他層からの原子が、第1層、p型コンタクト層表面へ拡散してしまい、I−V特性を悪化させるおそれがある。一方、第2層が400nmより厚い場合、層中の酸化物等の不純物の絶対量が増え、これらがダイボンディング時の加熱によりMo層と他層との界面に移動、集中し、I−V特性を悪化させるおそれがある。このように、I−V特性が劣化すると、駆動電圧が上昇し、発熱しやすくなり、寿命も低下すると考えられる。
【0018】
また第3層の層厚は、50nm以上5000nm以下であることが好ましい。第3層が50nm未満である場合、ダイボンディング後のp型電極における接合強度が確保できない場合がある。一方、第3層が不必要に厚い場合(およそ5000nmを超える場合)、かえって、放熱が悪化するおそれがある。
【0019】
本発明において、マウント部材とは、半導体LDチップを直接積載するための部品を意味しており、例えば、半導体発光素子チップ用のサブマウントや、サブマウントを用いずに直接、保持体(ステム、フレームもしくはパッケージ)に積載する場合においては、このステムの支持基体、フレームもしくはパッケージ自身を指している。
【0020】
また本発明において、ダイボンディング(もしくはマウント)とは、半導体LDチップをマウント部材にハンダ等を用いて接合することを指す。また本発明において、ハンダとは、半導体LDチップとマウント部材とを接合させる材料である。また本発明において、マウント面とは、半導体LDチップを保持体へマウントする際、ハンダを挟んで保持体と対向する半導体LDチップの面のことを指す。
【0021】
また本発明において、LDウェハとは、成長用の基板、及び該基板の上に成長させた半導体層を含むものである。また、半導体LDチップとは、基板と半導体成長層を含めたものを指すが、基板、ないしは半導体成長層に電極や金属多層膜が形成されているときは、電極及び/或いは金属多層膜を含む場合もある。
【0022】
なお図13では、p型電極とハンダとの区別をしているが、p型電極とは窒化物半導体のp型コンタクト層に接する金属層及び該金属層の外層の一部を指し、ダイボンディング後は、ハンダと反応しているので厳密な区分けはできない。
【0023】
また本明細書において、p型電極側の金属層とは、p型電極及びp型電極下のハンダ(金属膜)の両方を合わせたものを指す。
【0024】
また、本明細書で説明する窒化物半導体とは、少なくともAlGaInN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)で構成された半導体を含むものとする。さらに、窒化物半導体は、その構成成分である窒素元素の約20%以下が、As、PおよびSbの元素群のうち少なくともいずれかの元素で置換されても構わない。また、前記窒化物半導体中にSi、O、Cl、S、C、Ge、Zn、Cd、Mg、Beなど不純物がドーピングされていても良い。
【0025】
【発明の実施の形態】
〈実施形態1〉
本実施形態では、p型電極側の金属層がp型コンタクト層側からPd/Mo/Pt/Au/Au−30Snハンダであり、基板としてGaN基板を使用した両面電極LDチップを、ジャンクションダウンの方法で直接ステムへ搭載して製造した窒化物半導体レーザ装置について説明する。
【0026】
図1は、本実施形態における窒化物半導体レーザ装置のチップ周辺の断面模式図である。本実施形態では、半導体層の成長に有機金属気相成長法(MOCVD法)を用いている。
【0027】
図1において、121はn型電極上の金属多層膜、120はn型電極、119はn型GaN基板であり、基板119側から順に、厚さが3μmのn型GaN層118、1.0μmのn型クラッド層117(n型Al0.1Ga0.9N)、0.1μmのn型ガイド層116(n型GaN)、活性層115(InGaN多重量子井戸構造)、0.03μmのp型蒸発防止層114(p型Al0.2Ga0.8N)、0.1μmのp型ガイド層113(p型GaN)、0.6μmのp型クラッド層112(p型Al0.1Ga0.9N)、0.1μmのp型コンタクト層111(p型GaN)が積層されており、さらにp型電極側の金属層(p型電極101、及びp型電極下の金属膜102)が形成されている。
【0028】
また、107はリッジ幅(2.0μm)、108はリッジ高さ(0.6μm)、109は埋め込み領域の厚さ(0.6μm)である。なお、本実施形態ではリッジ高さ108と埋め込み領域の厚さ109は同一であるが、同一でなくとも本発明の効果は得られる。103はAu−30Snハンダ、105はSiCサブマウント、106はSiCサブマウント105の表面、104はSiCサブマウント105上の金属膜である。
【0029】
ここで、活性層115は、n型ガイド層116に接する層から順に、n型GaNガイド層/障壁層/井戸層/障壁層/井戸層/障壁層/井戸層/障壁層の構成である。また、p型クラッド層112およびp型コンタクト層111には、フォトリソグラフィー技術により、共振器方向に延伸した幅2μmのストライプ状のリッジを設け、p型電極101とp型クラッド層112、p型コンタクト層111の間にはリッジ部分を除いて、MOCVD法により、厚さ0.6μmの埋め込み領域(アンドープAlN)110を設けている。
【0030】
ここで、p型電極101は、p型コンタクト層111に近い側から第1層としてのPd(ダイボンディング前で0.05μm)、第2層としてのMo(ダイボンディング前で0.15μm)である。その下層に、p型電極下の金属膜102(p型電極101側から第3層としてのPt(ダイボンディング前で0.10μm)、第4層としてのAu(ダイボンディング前で0.15μm))を設けている。更にその下層に第5層としてのAu−30Snハンダ(ダイボンディング前で2.0μm)が存在する。
【0031】
図1に示すように、p型電極101、p型電極下の金属膜102、およびハンダ103は、窒化物半導体LDチップとサブマウント105に挟まれる状態となる。
【0032】
第1層のPd層は、p型コンタクト層111とオーミックをとるための層であり、第2層のMo層は、相互拡散を抑えるブロック層として働き、第3層のPt層は、Mo層と第4層のAu層との間に介在してMo層とAu層の接合強度を上げる(PtがAu層及びMo層へある程度相互拡散する)働きをする。
【0033】
また、n型電極120の層構成は、基板119側からHf(0.05μm)、Al(0.15μm)である。n型電極120上の金属多層膜121は、基板119側からMo(0.01μm)、Pt(0.10μm)、Au(0.15μm)の順で形成した。Hf/Alの層は、n型GaN基板119とオーミックをとるための層であり、その上のMo層は相互拡散を抑えるブロック層、Pt層は、Mo層とAu層との間に介在してMo層とAu層の接合強度を上げるための層、Auはワイヤを打つための層である。
【0034】
このような金属の薄膜を膜厚の制御性良く形成するには、真空蒸着法が適しており、本実施の形態でもこの手法を用いたが、イオンプレーティング法やスパッタ法等の他の手法を用いてもよい。
【0035】
上記のように、電極及び金属多層膜を形成した後、5×10−4Pa以下の圧力中、もしくはN、Ar等の不活性ガス、Oのうち少なくとも1種以上を使用した雰囲気ガス中において、200℃以上700℃以下の温度で一定時間加熱処理を施しても良い。
【0036】
本実施形態では上記に示す材料で半導体LDチップを作製したが、材料は上記材料に限るものではなく、基板119には、GaN以外の他の窒化物半導体材料を使用したり、また、窒化物に限らず、Si、SiC、ZrB、GaAsを用いる等の変更が可能である。
【0037】
また、成長層には窒化物半導体(例えばp型クラッド層112をp型AlGaInN、活性層115をGaInNAs、GaInNP等)を用いればよい。また、クラッド層に多重量子井戸を用いても良く、n型GaN層118とn型クラッド層117の間に、InGaNクラック防止層を挿入してもよい。このように、本実施形態に用いた半導体LDチップは、いわゆるリッジストライプ型構造を有している。
【0038】
以下に、本実施形態の窒化物半導体レーザ装置の製造方法を説明する。図2は、個々の半導体レーザ構造が多数形成された窒化物半導体LDウェハの模式図である。201はレーザ共振器端面、202はp型電極下の金属膜の表面、210はバー状に分割するための分割ライン(A)、211はp型電極側の金属層(p型電極101、及びp型電極下の金属膜102)、212はn型電極側の金属層(n型電極120、及びn型電極上の金属膜121)である。
【0039】
初めに、半導体素子の製造に用いられているプロセスを適宜適用して、半導体LDウェハ上にLD半導体成長層を形成する。上述したように、本実施形態では半導体層の成長にMOCVD法を用いている。
【0040】
次に、n型GaN基板の裏面側から、研磨もしくはエッチングにより、ウェハの厚みを、通常40〜200μm程度までに薄く調整する。これは、後の工程で、ウェハを分割し個々のLDチップに分割するのを容易にするための工程である。特に、レーザ共振器端面201を分割により形成する場合には、25〜150μmと、薄めに調整することが望ましい。本実施形態においては、研削機を用いてウェハの厚みを約150μmに調整し、その後、研磨機を用いて約100μmまで調整した。ウェハの裏面は研磨機により磨かれているので平坦である。
【0041】
次に、図2に示すように、この状態のウェハをストライプ方向と垂直な方向に劈開または、エッチングしてバー状にする。図3は、図2の窒化物半導体LDウェハを分割ライン(A)210で分割したLDバーの模式図である。図3において、310はチップに分割するための分割ライン(B)である。
【0042】
次いで、図3のLDバーの状態において、レーザ共振器端面201に、光学薄膜のコーティングを蒸着法により、片方の共振器の端面にSiO層及びTiO層を被覆して、多層膜を形成する。このときマウント面であるp型電極側の金属層211にコーティングの誘電体膜がかからないようにする。
【0043】
その後図3に示すように、分割ライン(B)310で切断することにより、LDバーを個々の半導体LDチップに分割し、後述する図4(a)及び図4(b)に示すような、窒化物半導体LDチップを得る。
【0044】
この工程は以下のように実施した。n型電極側の金属層212側を上にしてステージ上にLDバーを置き、光学顕微鏡を用い傷入れ位置をアライメントし、ウェハにダイヤモンドポイントでスクライブラインを入れた。それから、ウェハに適宜力を加え、スクライブラインに沿ってウェハを分割することで、幅400μm、共振器長600μmの窒化物半導体LDチップを作製した。
【0045】
ここでは、スクライビング法によるチップ分割工程について説明したが、他の手法として、ワイヤソーもしくは薄板ブレードを用いて傷入れもしくは切断を行うダイシング法、エキシマレーザ等のレーザ光の照射加熱とその後の急冷により照射部にクラックを生じさせ、これをスクライブラインとするレーザスクライビング法、高エネルギー密度のレーザ光を照射し、この部分を蒸発させて溝入れ加工を行なう、レーザアブレーション法等を用いてもよい。
【0046】
図4(a)は、上記の方法で得られた本実施形態のダイボンディング前の窒化物半導体LDチップの裏面(GaN基板側)からの模式図であり、図4(b)は、半導体LDチップの表面(成長層側)からの模式図である。図中、401はn型電極上の金属膜の表面、110は埋め込み領域(基本的に絶縁性材料が望ましいが、リッジ部に電流が狭窄されるように、半導体成長層側の絶縁性が確保できれば、一部は伝導性があっても構わない)、402はLDチップ幅、403はLDチップ共振器長、410は上記全てを含めた半導体LDチップを示す。
【0047】
ジャンクションダウンの場合、LDチップ410のp型電極下の金属膜の表面202側(成長層側、p型電極側)がマウント面となる。本実施形態では、LDチップ幅402は400μm、LDチップ共振器長403は600μmとしている。
【0048】
次に、ダイボンディング法により、LDチップ410をサブマウント105に搭載し、さらにLDチップ搭載のサブマウントをステムへ搭載する。
【0049】
図5は、半導体レーザ装置の断面模式図、図6は、半導体レーザ装置の斜視図である。図5、図6において、501はステムの支持基体、502はSiCサブマウント105とステムの支持基体501とを接合させるPbSnハンダ、503はPbSnハンダ502の接合強度を上げるための支持基体501側のSiCサブマウント505上の金属膜、504は窒化物半導体LDチップの半導体成長層、505はp型電極用のワイヤ、506はn型電極用のワイヤ、507はステムのピン、601はステム全体を指す。なお、p型電極用のワイヤ505は、本実施形態のように導電性のないSiCサブマウント105を使用する場合は必要であるが、Cuサブマウントのように導電性がある場合は特に必要としない。
【0050】
この工程は、以下のように実施した。上記で得られた半導体LDチップ410を用意し、SiCサブマウント105上に、シート状のAu−30Snハンダ103、半導体LDチップ410をp型電極101側を下にして載せ、300℃程度まで加熱し、Au−30Snハンダ103が溶けたところで半導体LDチップ410に圧力をかけて、接合させる。
【0051】
次にステム601の支持基体501上にシート状のPbSnハンダ502を載せ、ステム601をPbSnハンダ502の融点よりも若干高い180℃まで加熱し、PbSnハンダ502が溶けたところで、前記の半導体LDチップ410付きのSiCサブマウント105をPbSnハンダ502/支持基体501の上へ載せる。PbSnハンダ502が固化した後、n型電極120上の金属膜121表面からn型電極用ワイヤ506をステムのピン507へ繋いだ。このようにして、図6に示す窒化物半導体レーザ装置が得られた。なお、支持基体501はCuを主体とする金属からなり、その表面にPd膜/Au膜が順にメッキ形成されたものである。
【0052】
上記の方法で製造した窒化物半導体レーザ装置の素子特性を、以下に説明する。I−V特性は、電流を50mA流したときの電圧値を指標とし、本実施形態の素子(105個平均)では4.85Vであった。
【0053】
また、接合強度は、チップの側面から水平方向へ力を加え、チップがマウント部材から剥がれたときの値(arbit unit:以下a.u.と記す)を指標とした。本実施形態の素子(30個平均)では、接合強度は52.6(a.u.)であった。
【0054】
放熱性は、熱抵抗(℃/W)を指標とし(電力を1W投入した場合の温度上昇を示す)、この値が小さい方が放熱性は良好である。本実施形態の素子(35個平均)では、熱抵抗は9.6℃/Wであった。
【0055】
寿命は、オートパワーコントロール(APC)「光出力=30mW、30℃、DC」、初期電流値の1.2倍の電流値となる時間を指標とし、本実施形態の素子(35個平均)では、寿命(平均故障時間(MTTF:Mean Time To Failure))は2115時間であった。
【0056】
以下に比較例を示し、実施形態1の半導体レーザ装置と比較、検討する。比較例1は、p型電極側の金属層がp型コンタクト層側からPd(0.05μm)/Mo(0.15μm)/Au(0.15μm)/Au−30Snハンダである窒化物半導体レーザ装置である。つまり、実施形態1の装置と比較すると、第3層であるPtが省略されている。
【0057】
図7は、比較例1におけるp型電極側の金属層周辺の断面模式図である。701はPd層、702はMo層、703はAu層を指す。p型電極側の金属層形成時以外は実施形態1と同様の方法で作製した。この窒化物半導体レーザ装置の素子特性(平均値)を以下に説明する。
【0058】
50mAの電流を流したときの動作電圧は4.93V、また、接合強度は8.2(a.u.)、熱抵抗は67.3℃/W、寿命は46.3時間(MTTF:光出力=30mW、30℃、DC、APC)であった。
【0059】
このように、比較例1と実施形態1は、I−V特性に関しては同等であったが比較例1の接合強度が減少している。比較例1の接合強度が実施形態1よりも低下する原因は、Au層703とMo層702とが接しているためと考えられる。Au層703とMo層702との界面においては、相互拡散量がかなり少なく、ダイボンディング工程によっても密着しない。逆に、ダイボンディング時の加熱により、Au層703やMo層702中の酸化物等の不純物が影響して、Au層703とMo層702との界面の接合強度が小さくなっているためであると推測される。
【0060】
比較例1に対して、図8は、実施形態1におけるp型電極側の金属層周辺の断面模式図である。801はPt層を示す。逆に実施形態1において接合強度が大きい理由は、Au層703とMo層702は接しておらず、Au層703はPt層801と接しており、Au層703とPt層801の界面ではある程度の相互拡散が発生していることと、またMo層702とPt層801の間及びMo層702とPd層701の間でもある程度相互拡散が起こり、全体として、接合強度が確保されていると考えられる。相互拡散が一定以上の場合に接合強度が良好になる理由は明確ではないが、相互拡散が生じにくい場合、つまり、界面に不純物が偏析するような場合は、該偏析部から、各層が剥がれ易くなることが推測できる。
【0061】
図9は、リッジの直上付近にのみp型電極が存在する窒化物半導体LDのp型電極側の金属層周辺の断面模式図である。このように、リッジの直上付近にのみp型電極(Pd層701/Mo層702)が存在する場合においても、Au層703とMo層702の間のPt層801の働きにより、同様の良好な効果が得られる。同様に、p型電極のサイズによらず、Au層703とMo層702の間のPt層801の働きにより、良好な効果が得られることを確認している。
【0062】
本発明のように、Au層703とPt層801、及びAu層703とPd層が接する場合ではI−V特性を確保し、さらに接合強度が向上するため、寿命が延びることを確認している。具体的には、(Pd(0.05μm)/Mo(0.15μm)/Pd(0.10μm)/Au(0.15μm))の場合で、寿命は2550時間(MTTF:光出力=30mW、30℃、DC、APC)であった。
【0063】
上記以外の本発明の例として、第1層としての、Pd、Ru、Rh、Os、及びIrのうち少なくとも1種類以上を含む層と、第2層としてのMo層との関係、また、第2層としてのMo層と、第3層としての、Pt、Pd、Ru、Rh、Os、及びIrのうち少なくとも1種類以上を含む層との関係、また、第4層としてのAu層と、第3層としてのPt、Pd、Ru、Rh、Os、及びIrのうち少なくとも1種類以上を含む層との関係についても、上記と同様に、適切な拡散が発生し、I−V特性を確保し、さらに接合強度が向上するため、寿命が延びると考えられる。
【0064】
また、Au層と第3層の間に、NiやMo以外の金属層が挿入された場合、例えば、第3層と組成の異なるPt、Pd、Ru、Rh、Os、及びIrのうち少なくとも1種類以上を含む層が挿入された場合、またHf、Ti、Co、Cu、Ag、Sc、Au、Cr、La、W、Al、Tl、Y、La、Ce、Pr、Nd、Sm、Eu、Tb、Zr、Hf、V、Nb、Taとその化合物を用いた場合においても、本発明と同様の効果が現れると考えられる。
【0065】
逆に、Au層703とNi層が接する場合、Au層703とMo層702が接する場合等のような、Au層703がPd層、ないしはPt層801と接しない構造では、拡散量が低下し、接合強度、ひいては寿命が低下するため好ましくない。
【0066】
比較例2は、p型電極側の金属層がp型コンタクト層側からからPd(0.05μm)/Ni(0.15μm)/Pt(0.15μm)/Au(0.15μm))である窒化物半導体レーザ装置である。
【0067】
図10は、比較例2におけるp型電極側の金属層周辺の断面模式図であり、1001はNi層を示す。p型電極側の金属層形成時以外は、実施形態1と同様の方法で作製した。この窒化物半導体レーザ装置の素子特性(120個の平均値)を以下に説明する。
【0068】
50mAの電流を流したときの動作電圧は5.81V、また、接合強度は48.9(a.u.)、熱抵抗は27.6(℃/W)、寿命は51.3時間(MTTF:光出力=30mW、30℃、DC、APC)であった。
【0069】
このように、接合強度に関しては比較例2と実施形態1は同程度であったが、I−V特性は比較例2の方が低下していた。比較例2においてI−V特性が劣化する原因は、第1層であるPd層にまでNi、金属酸化物等の不純物、及びPt等が比較的多く拡散してしまうことが考えられる。I−V特性が悪化することでレーザ発振に要する発熱量が増えて、寿命特性に悪影響を与えていると考えられる。
【0070】
上記のI−V特性が悪化する傾向は、(p型コンタクト層側から)Ni/Au/CuO/Pt/Au、Ni/Au、γ−GaN合金/Pt/Au、Ni/Pt/Au、Pt/Au、Pd/Pt/Auのような場合においても同様であり、p型コンタクト層側に接して、オーミック特性が確保できる金属にMoが接していない場合に見られる現象である。
【0071】
逆に、実施形態1においてI−V特性が良好な理由は、p型コンタクト層と接するPd層701をMo層702が保護し、他層からの拡散を抑制していると考えられる(Mo自身も比較的拡散が少ない)。
【0072】
(第2層の適正な層厚)
次に、第2層のMo層702の効果が見られる層厚について説明する。実施形態1ではMo層の層厚が5nm以上400nm以下において、(電流50mAでの)動作電圧が下がり寿命が向上した。またMo層が5nm未満400nmより厚い場合、界面の接合強度が下がっていた。
【0073】
この原因は、以下のように推測できる。第2層のMo層が5nm未満である場合、第1層のPd層を充分に保護することができず、他層からの原子、不純物等が、第1層のPd層、p型コンタクト層111表面へ拡散してしまい、I−V特性を悪化させていると考えられる。このとき、接合強度も低下している。
【0074】
また、第2層のMo層が400nmより厚い場合、層中の酸化物等の不純物の絶対量が増え、これらがダイボンディング時の加熱によりMo層と他層との界面に移動・集中し、I−V特性を悪化させていると考えられる。このように、I−V特性が劣化すると駆動電圧が上昇し、発熱しやすくなり寿命も低下すると考えられる。
【0075】
(第1層の適正な層厚)
次に、第1層の効果が見られる層厚について説明する。実施形態1では第1層の層厚が5nm以上300nm以下において効果が見られた。
【0076】
第1層のPd層が5nm未満である場合、ダイボンディング時にMo層が、p型コンタクト層111と接してしまい、充分なオーミック特性が得られない場合がある。また、第1層のPd層が300nmより厚い場合、第3層のPt層中の酸化物等の不純物の絶対量が増え、これらがダイボンディング時の加熱により他層との界面に移動し、界面の接合強度を下げ、装置の特性を低下させていると考えられる。
【0077】
(第3層の適正な層厚)
次に、第3層の効果が見られる層厚について説明する。実施形態1では第3層の層厚が50nm以上5000nm以下において効果が見られた。
【0078】
第3層のPt層が50nm未満である場合、ダイボンディング時に第4層のAu層との接合強度が確保できない。また、第3層のPt層が5000nmより厚い場合、第3層のPt層中の酸化物等の不純物の絶対量が増え、これらがダイボンディング時の加熱により第3層のPt層と他層との界面に移動し、界面の接合強度を下げていると考えられる。
【0079】
ここで、接合強度、熱抵抗、寿命の関係について説明する。接合強度が弱いということは、金属層界面での熱伝導性を妨げる不純物が偏析している可能性が高く、このため半導体LDチップからの放熱性が劣り、熱抵抗が低下し、さらには窒化物半導体レーザ装置の寿命が低下すると考えられる。
【0080】
本発明において、窒化物半導体LDチップとマウント部材を接合するハンダは、Au−30Snだけでなく、AuSn(Au−90Sn等)、In、InPb、InSn、InAg、InAgPb、Sn、SnPb、SnSb、SnAg、SnSb、SnAgPb、SnAgCu、SnPbSb、PbSb、PbAg、もしくはPbZnを使用することで、接合強度を確保でき、第1層のPd層へのハンダ等の拡散が抑えられ、窒化物半導体レーザ装置の熱抵抗、寿命が向上することを確認している。
【0081】
〈実施形態2〉
図11は、p型電極101がマウント全面を覆っていない場合の窒化物半導体LDチップの活性層周辺の断面模式図である。図11において、1401は埋め込み領域110下の金属層、1410はリッジ直上領域である。他の構成は実施形態1と同様である。
【0082】
〈実施形態3〉
図12は、金属層(p型電極101、p型電極下の金属層102、埋め込み領域下の金属層1401)がマウント全面を覆っていない場合の窒化物半導体LDチップの活性層周辺の断面模式図である。他の構成は実施形態1と同様である。
【0083】
以上、本発明は実施形態1〜3の形態をとることができる。その際、窒化物半導体LDチップと接合するマウント部材の面の金属層構造は、マウント部材側からMo、Ni、Au、もしくはMo、Pt、Au、もしくはTi、Au、もしくはTi、Pt、Au、もしくはMo、Ti、Auを使用した場合でも同様の効果が現れる。実施形態1では、誘電体膜としてTiO、およびSiOを使用したが、他にもAlN、TiN、SiN、ZrO、Ta、Al、TiON、MgFあるいはその他の酸化物、フッ化物、もしくは窒化物を用いた場合でも同様の効果が現れる。
【0084】
また、実施形態1では、片面の端面コーティングだけを行なったが、両面の端面コーティングを行なう場合も、本発明を適用することで、熱特性、寿命向上の効果が現れる。実施形態1では、サブマウントにCuを用いたが、他のサブマウントでも同様の効果が得られる。窒化物半導体より熱膨張率が大きい他の材料、例えば、Ag、Fe、CuW、BeO、Al、GaAs等に置き換えると窒化物半導体発光素子チップに圧縮歪を与えることができ、発光装置の特性を向上させることができる。さらに、熱伝導率の大きいものの方が、放熱性に優れるため好ましい。
【0085】
また、実施形態1では、SiCサブマウントに半導体LDチップを搭載したが、サブマウントを用いずに、直接ステムの支持基体に該半導体LDチップを搭載してもよい。この場合、マウント部材はステムの支持基体となる。
【0086】
また、実施形態1では、サブマウントとステムの支持基体の接着のためのハンダにPbSnハンダを用いたが、その他、融点の低いハンダ、例えば、In系ハンダのInPb、InSn、InAg、InAgPb等、あるいは、Sn、SnPb、SnSb、SnAg、SnSb、SnAgPb、SnPbSb、SnAgCu等のSnを含むハンダ、あるいは、PbSb、PbAg、PbZn等のPbを含むハンダ、あるいは、Ag、Au、Cuなどの粉末を混入したエポキシ樹脂やポリイミド等を用いても同様の効果を得ることが可能である。
【0087】
ハンダの形成は蒸着法以外に塗布法、スパッタ法、印刷法、メッキ法等を用いてもよく、シート状のハンダをステムの支持基体上に置いてもよいが、すでに半導体LDチップとサブマウント間に存在するハンダへの悪影響を避ける意味で、できれば融点がハンダより低いものが望ましい。またハンダの形成は上記以外に蒸着法、塗布法、スパッタ法、印刷法、メッキ法等を用いてもよい。
【0088】
また、実施形態1でn型電極はHf/Alを用いたが、Hf以外にTi、Co、Cu、Ag、Ir、Sc、Au、Cr、Mo、La、W、Al、Tl、Y、La、Ce、Pr、Nd、Sm、Eu、Tb、Zr、Hf、V、Nb、Ta、Pt、Ni、Pdとその化合物を用いてもよく、Al以外にAu、Ni、Ag、Ga、In、Sn、Pb、Sb、Zn、Si、Geとその化合物を用いてもよく、膜厚も上記厚さに限るものではない。
【0089】
また、実施形態1の半導体LDチップは、特定の例に限られるものではなく、基板として、Si、SiC、ZrB、GaAsや他の窒化物半導体材料を用いる等の変更が可能であり、また、半導体成長層の材料系として、例えば、GaNαX1−α(0.51≦α≦1)(XはP、As、Sb、Bi等のうち少なくとも1種類以上を含む元素)、BNβX1−β(0.51≦β≦1)、AlγN1−γ(0.51≦γ≦1)、AlδGa1−δNεX1−ε(0<δ<1、0.51≦ε≦1)、InNζX1−ζ(0.51≦ζ≦1)、InηGa1−ηNμX1−μ(0<η<1、0.51≦μ≦1)、InνGaξAl1−νξNτX1−τ(0<ν<1、0<ξ<1、0.51≦τ≦1)を用いてもよい。
【0090】
また、実施形態1の半導体LDチップのp型電極側の埋め込み材料は、SiO、SiO、TiO、SiN、GaAs、GaP、GaN、InN等他の窒化物半導体を用いてもよい。
【0091】
また、サブマウント積載面上に、さらに、ワイヤボンディング用のパッド部を設けることや、ダイボンディング時の位置合わせのための印を設けることができる。いわゆるマルチビームレーザのように、3以上の電極を有する半導体LDチップを積載した半導体レーザ装置にも、上記原理に基づいて、本発明を応用することもできる。
【0092】
さらに、ハンダとサブマウントとの間には、公知のごとく、種々の膜を介在させることが可能であり、例えば、サブマウントとハンダ間の密着性を向上させるための膜、サブマウントとハンダ間の反応を防止するための膜、さらには、これらの膜の間の密着性を高めたり、酸化を防止するための膜を適宜積層形成させてもよい。ハンダ、ボンディングパッド、サブマウント相互の間にも、同様の目的で、種々の膜を介在させることが想定される。
【0093】
【発明の効果】
本発明によると、I−V特性の劣化を防ぐとともに、各金属層間の反応性による半導体LDチップとマウント部材との接合強度の劣化も防ぐことができ、長寿命な窒化物半導体レーザ装置を提供することができる。
【図面の簡単な説明】
【図1】実施形態1における窒化物半導体レーザ装置のチップ周辺の断面模式図である。
【図2】本発明の個々の半導体レーザ構造が多数形成された窒化物半導体LDウェハの模式図である。
【図3】図2の窒化物半導体LDウェハを分割ライン(A)210で分割したLDバーの模式図である。
【図4】(a)実施形態1のダイボンディング前の窒化物半導体LDチップの裏面(GaN基板側)からの模式図である。
(b)半導体LDチップの表面(成長層側)からの模式図である。
【図5】本発明の半導体レーザ装置の断面模式図である。
【図6】本発明の半導体レーザ装置の斜視図である。
【図7】比較例1におけるp型電極側の金属層周辺の断面模式図である。
【図8】実施形態1におけるp型電極側の金属層周辺の断面模式図である。
【図9】本発明のリッジの直上付近にのみp型電極が存在する窒化物半導体LDのp型電極側の金属層周辺の断面模式図である。
【図10】比較例2におけるp型電極側の金属層周辺の断面模式図である。
【図11】本発明のp型電極がマウント全面を覆っていない場合の窒化物半導体LDチップの活性層周辺の断面模式図である。
【図12】本発明の金属層がマウント全面を覆っていない場合の窒化物半導体LDチップの活性層周辺の断面模式図である。
【図13】従来のジャンクションダウン構造の半導体レーザ装置の断面模式図である。
【符号の説明】
101 p型電極
102 金属膜
103 ハンダ
105 サブマウント(マウント部材)
120 n型電極
211 金属層
410 窒化物半導体レーザダイオードのチップ
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a nitride semiconductor laser device in which a chip of a nitride semiconductor laser diode is mounted on a mount member, and a method for manufacturing the same.
[0002]
[Prior art]
At present, a laser device using a nitride semiconductor as a light emitting material in the blue to ultraviolet region is being developed and put into practical use. However, the life and high output characteristics of the laser device at high temperatures are not sufficient. In the nitride semiconductor laser device, as a method of suppressing input power, reducing heat generation, improving high-temperature life, and improving high-output characteristics, it is necessary to secure good current-voltage characteristics of a p-type electrode. No.
[0003]
For example, in Patent Document 1, a Ni layer and an Au layer (from the contact layer side) are formed as a p-type electrode, and then O and one or more of Cu, Ag, Pd, Pt, and Rh are formed. A method is shown in which a metal layer is formed, a metal layer of at least one of Pt, Ru, W, and Mo is formed, and an Au layer is formed on the metal layer. Non-patent Document 1 discloses a method of forming Pd / Pt / Au (from the contact layer side).
[0004]
In a semiconductor laser device, heat dissipation is also an important factor, and heat generated by a laser diode (hereinafter, referred to as LD) chip (hereinafter, referred to as an LD chip) during operation thereof is efficiently radiated to a support base. In order to suppress the characteristic deterioration due to the temperature rise of the light emitting unit, the semiconductor LD chip is die-bonded (or mounted) to a mount member using a conductive bonding agent (solder).
[0005]
Among the above-described methods for mounting a semiconductor LD chip, the junction-down structure has a short distance from the periphery of the active layer, which generates a large amount of heat, and the periphery of the p-type electrode to the submount, and has excellent heat dissipation. It is considered promising as a structure that achieves higher output, longer life, and high-temperature stability.
[0006]
FIG. 13 is a schematic sectional view of a conventional semiconductor laser device having a junction-down structure. 101 is a p-type electrode, 120 is an n-type electrode, 1601 is a conductive substrate, 1602 is a semiconductor growth layer, 1603 is a nitride semiconductor LD chip composed of the conductive substrate 1601 and the semiconductor growth layer 1602, and 1604 is a metal film (semiconductor LD). 1605 is a solder, 1606 is a metal film (submount side), 1607 is an active layer, and 1608 is a submount.
[0007]
In the junction down structure, usually, a conductive material is used for the substrate, the p-type electrode 101 is formed on the semiconductor growth layer 1602 side, the n-type electrode 120 is formed on the conductive substrate 1601 side, and the submount 1608 is formed on the semiconductor growth layer 1602 side. The semiconductor LD chip 1603 is mounted so as to oppose.
[0008]
A method of mounting the semiconductor LD chip 1603 on a mounting member will be described. The solder 1605 is melted by heating the mount member (here, the submount 1608) and the solder 1605 to about 100 to 400 ° C. (at this time, the semiconductor LD chip 1603 may or may not be heated). Then, pressure is applied to the semiconductor LD chip 1603 on the submount 1608 (or moved to the submount 1608 after soldering) via the solder 1605 to join the semiconductor LD chip 1603 and the submount 1608. .
[0009]
As shown in FIG. 13, in the junction-down structure, the metal layer on the p-type electrode 101 side (the p-type electrode 101 and the metal film 1604 below the p-type electrode) comes into contact with the solder 1605. At this time, unless the material type, the laminating method, the combination of the types, and the thicknesses of the metal layers on the p-type electrode 101 side are optimized, mutual diffusion between the metal layers or between the metal layer and the solder 1605 is not controlled. (There are places where mutual diffusion is desirable and places where mutual diffusion is not desirable), current-voltage characteristics (IV characteristics) are deteriorated on the p-type electrode 101 side, and the bonding strength between the semiconductor LD chip 1603 and the submount 1608 is weakened. Such a problem occurs.
[0010]
[Patent Document 1]
Japanese Patent No. 3255224
[Non-patent document 1]
Japan Journal of Applied Physics
Vol. 40 (2001) pp. 3206-3210
[0011]
[Problems to be solved by the invention]
However, conventionally, the metal layers around the p-type electrode or the interdiffusion between the metal layer and the solder during the die bonding in the junction down structure of the nitride semiconductor LD chip has not been sufficiently considered. Therefore, unnecessary metal diffuses to the contact layer during die bonding, and the IV characteristics after die bonding are degraded, and the bonding strength between the semiconductor LD chip and the mount member is reduced due to the reactivity between the metal layers. Such a phenomenon occurs.
[0012]
When the IV characteristics are deteriorated, the drive voltage increases, and heat is easily generated, which is not desirable from the viewpoint of life. According to our study, the bonding strength and the heat radiation from the semiconductor LD chip to the mounting member are closely related. When the bonding strength decreases, the heat radiation from the semiconductor LD chip to the mounting member also decreases. The life is shortened, which is not preferable.
[0013]
An object of the present invention is to provide a long-life nitride semiconductor laser device and a method of manufacturing the same in view of the above problems.
[0014]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides a nitride semiconductor laser diode chip, a p-type electrode formed on one surface of the chip, and an n-type electrode formed on the other surface of the chip. A nitride semiconductor laser device comprising at least a metal film and a mount member joined to a surface of the p-type electrode via solder, wherein a metal layer including the p-type electrode and the metal film is in contact with the chip In order from the layer, it has at least a first layer, a second layer, a third layer, and a fourth layer, and the solder is a fifth layer, and the first layer is one of Pd, Ru, Rh, Os, and Ir. The second layer is at least one of Mo, the third layer is at least one of Pt, Pd, Ru, Rh, Os, and Ir, and the fourth layer is Au. , The fifth layer is composed of a small amount of Sn, Ag, In, and Pb. Both those characterized by comprising one or more.
[0015]
According to this configuration, it is possible to prevent the deterioration of the IV characteristics and the deterioration of the bonding strength between the semiconductor LD chip and the mount member due to the reactivity between the metal layers, thereby providing a long-life nitride semiconductor laser device. can do.
[0016]
Note that the first layer preferably has a thickness of 5 nm or more and 300 nm or less. If the thickness of the first layer is less than 5 nm, the second layer may partially contact the p-type contact layer after die bonding, and sufficient ohmic characteristics may not be obtained. On the other hand, when the first layer is thicker than 400 nm, it is difficult to form the second layer with a uniform thickness, and the electrode characteristics may be degraded by the die bonding process.
[0017]
The thickness of the second layer is preferably 5 nm or more and 400 nm or less. When the thickness of the second layer is less than 5 nm, the first layer cannot be sufficiently protected, and atoms from other layers diffuse to the first layer and the surface of the p-type contact layer through the die bonding process. As a result, the IV characteristics may be deteriorated. On the other hand, when the second layer is thicker than 400 nm, the absolute amount of impurities such as oxides in the layer increases, and these move and concentrate on the interface between the Mo layer and the other layers due to heating during die bonding, and the IV The characteristics may be degraded. As described above, when the IV characteristics are deteriorated, it is considered that the drive voltage increases, heat is easily generated, and the life is shortened.
[0018]
The thickness of the third layer is preferably 50 nm or more and 5000 nm or less. If the thickness of the third layer is less than 50 nm, the bonding strength of the p-type electrode after die bonding may not be ensured in some cases. On the other hand, when the third layer is unnecessarily thick (when the thickness exceeds about 5000 nm), the heat radiation may be rather deteriorated.
[0019]
In the present invention, the mounting member means a component for directly mounting a semiconductor LD chip, for example, a submount for a semiconductor light emitting element chip, or a holder (stem, stem) directly without using a submount. In the case of mounting on a frame or a package, the term refers to the support base of the stem, the frame or the package itself.
[0020]
In the present invention, die bonding (or mounting) refers to bonding a semiconductor LD chip to a mounting member using solder or the like. In the present invention, the solder is a material for joining the semiconductor LD chip and the mounting member. In the present invention, the mounting surface refers to a surface of the semiconductor LD chip that faces the holding member with the solder therebetween when mounting the semiconductor LD chip on the holding member.
[0021]
In the present invention, the LD wafer includes a growth substrate and a semiconductor layer grown on the substrate. The semiconductor LD chip includes a substrate and a semiconductor growth layer, and includes an electrode and / or a metal multilayer film when an electrode or a metal multilayer film is formed on the substrate or the semiconductor growth layer. In some cases.
[0022]
In FIG. 13, the p-type electrode and the solder are distinguished, but the p-type electrode indicates a metal layer in contact with the p-type contact layer of the nitride semiconductor and a part of the outer layer of the metal layer, After that, since it reacts with solder, it cannot be strictly classified.
[0023]
In this specification, the metal layer on the p-type electrode side refers to a combination of both the p-type electrode and the solder (metal film) under the p-type electrode.
[0024]
Further, the nitride semiconductor described in this specification means at least Al x Ga y In z The semiconductor includes N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1, x + y + z = 1). Further, in the nitride semiconductor, about 20% or less of the nitrogen element which is a component thereof may be replaced with at least one of the elements of As, P, and Sb. Further, impurities such as Si, O, Cl, S, C, Ge, Zn, Cd, Mg, and Be may be doped in the nitride semiconductor.
[0025]
BEST MODE FOR CARRYING OUT THE INVENTION
<Embodiment 1>
In this embodiment, the metal layer on the p-type electrode side is Pd / Mo / Pt / Au / Au-30Sn solder from the p-type contact layer side, and a double-sided electrode LD chip using a GaN substrate as a substrate is connected to a junction-down. A description will be given of a nitride semiconductor laser device manufactured by being directly mounted on a stem by the method.
[0026]
FIG. 1 is a schematic cross-sectional view around a chip of the nitride semiconductor laser device according to the present embodiment. In this embodiment, a metal organic chemical vapor deposition (MOCVD) method is used for growing the semiconductor layer.
[0027]
In FIG. 1, reference numeral 121 denotes a metal multilayer film on an n-type electrode, 120 denotes an n-type electrode, 119 denotes an n-type GaN substrate, and an n-type GaN layer 118 having a thickness of 3 μm and 1.0 μm in order from the substrate 119 side. N-type cladding layer 117 (n-type Al 0.1 Ga 0.9 N), 0.1 μm n-type guide layer 116 (n-type GaN), active layer 115 (InGaN multiple quantum well structure), 0.03 μm p-type evaporation prevention layer 114 (p-type Al 0.2 Ga 0.8 N), 0.1 μm p-type guide layer 113 (p-type GaN), 0.6 μm p-type cladding layer 112 (p-type Al 0.1 Ga 0.9 N), a 0.1 μm p-type contact layer 111 (p-type GaN) is laminated, and a metal layer on the p-type electrode side (p-type electrode 101 and metal film 102 below the p-type electrode) is formed. ing.
[0028]
Also, 107 is the ridge width (2.0 μm), 108 is the ridge height (0.6 μm), and 109 is the thickness of the buried region (0.6 μm). In the present embodiment, the ridge height 108 and the thickness 109 of the buried region are the same, but the effects of the present invention can be obtained even if they are not the same. 103 is an Au-30Sn solder, 105 is a SiC submount, 106 is a surface of the SiC submount 105, and 104 is a metal film on the SiC submount 105.
[0029]
Here, the active layer 115 has a configuration of n-type GaN guide layer / barrier layer / well layer / barrier layer / well layer / barrier layer / well layer / barrier layer in order from the layer in contact with the n-type guide layer 116. The p-type cladding layer 112 and the p-type contact layer 111 are provided with a stripe-shaped ridge having a width of 2 μm extending in the resonator direction by photolithography technology. Except for the ridge portion, a buried region (undoped AlN) 110 having a thickness of 0.6 μm is provided between the contact layers 111 by MOCVD.
[0030]
Here, the p-type electrode 101 is composed of Pd as the first layer (0.05 μm before die bonding) and Mo as the second layer (0.15 μm before die bonding) from the side close to the p-type contact layer 111. is there. Under the metal layer 102 under the p-type electrode (Pt as a third layer from the p-type electrode 101 side (0.10 μm before die bonding), Au as a fourth layer (0.15 μm before die bonding) ) Is provided. Further below that, there is Au-30Sn solder (2.0 μm before die bonding) as a fifth layer.
[0031]
As shown in FIG. 1, the p-type electrode 101, the metal film 102 below the p-type electrode, and the solder 103 are sandwiched between the nitride semiconductor LD chip and the submount 105.
[0032]
The first Pd layer is a layer for taking ohmic contact with the p-type contact layer 111, the second Mo layer functions as a block layer for suppressing mutual diffusion, and the third Pt layer is a Mo layer. And the Au layer of the fourth layer intervening between them and increase the bonding strength between the Mo layer and the Au layer (Pt diffuses to some extent into the Au layer and the Mo layer).
[0033]
The layer configuration of the n-type electrode 120 is Hf (0.05 μm) and Al (0.15 μm) from the substrate 119 side. The metal multilayer film 121 on the n-type electrode 120 was formed in the order of Mo (0.01 μm), Pt (0.10 μm), and Au (0.15 μm) from the substrate 119 side. The Hf / Al layer is a layer for achieving ohmic contact with the n-type GaN substrate 119, the Mo layer thereon is a block layer for suppressing mutual diffusion, and the Pt layer is interposed between the Mo layer and the Au layer. Au is a layer for increasing the bonding strength between the Mo layer and the Au layer, and Au is a layer for hitting a wire.
[0034]
In order to form such a metal thin film with good controllability of the film thickness, a vacuum evaporation method is suitable, and this method is also used in this embodiment, but other methods such as an ion plating method and a sputtering method are used. May be used.
[0035]
After forming the electrodes and the metal multilayer film as described above, 5 × 10 -4 Under pressure of Pa or less, or N 2 , Ar or other inert gas, O 2 The heat treatment may be performed at a temperature of 200 ° C. or more and 700 ° C. or less for a certain period of time in an atmosphere gas using at least one of the above.
[0036]
In this embodiment, the semiconductor LD chip is manufactured using the above-described material. However, the material is not limited to the above-described material. For the substrate 119, a nitride semiconductor material other than GaN may be used. Not limited to Si, SiC, ZrB 2 , GaAs and the like can be changed.
[0037]
Further, a nitride semiconductor (for example, p-type AlGaInN for the p-type cladding layer 112 and GaInNAs, GaInNP, or the like for the active layer 115) may be used for the growth layer. Further, a multiple quantum well may be used for the cladding layer, and an InGaN crack preventing layer may be inserted between the n-type GaN layer 118 and the n-type cladding layer 117. As described above, the semiconductor LD chip used in the present embodiment has a so-called ridge stripe structure.
[0038]
Hereinafter, a method for manufacturing the nitride semiconductor laser device of the present embodiment will be described. FIG. 2 is a schematic view of a nitride semiconductor LD wafer on which a large number of individual semiconductor laser structures are formed. 201 is an end face of the laser cavity, 202 is the surface of the metal film below the p-type electrode, 210 is a dividing line (A) for dividing into bars, and 211 is a metal layer (p-type electrode 101 and A metal layer 102 under the p-type electrode) and 212 are metal layers on the n-type electrode side (the n-type electrode 120 and the metal film 121 on the n-type electrode).
[0039]
First, an LD semiconductor growth layer is formed on a semiconductor LD wafer by appropriately applying a process used for manufacturing a semiconductor device. As described above, in this embodiment, the MOCVD method is used for growing the semiconductor layer.
[0040]
Next, the thickness of the wafer is adjusted to a thickness of usually about 40 to 200 μm by polishing or etching from the back side of the n-type GaN substrate. This is a step for facilitating division of the wafer into individual LD chips in a later step. In particular, when the laser cavity end face 201 is formed by division, it is desirable to adjust the thickness to a small value of 25 to 150 μm. In this embodiment, the thickness of the wafer was adjusted to about 150 μm using a grinder, and then adjusted to about 100 μm using a polishing machine. The back surface of the wafer is flat because it is polished by a polishing machine.
[0041]
Next, as shown in FIG. 2, the wafer in this state is cleaved or etched in a direction perpendicular to the stripe direction to form a bar. FIG. 3 is a schematic diagram of an LD bar obtained by dividing the nitride semiconductor LD wafer of FIG. 2 at a dividing line (A) 210. In FIG. 3, reference numeral 310 denotes a dividing line (B) for dividing into chips.
[0042]
Next, in the state of the LD bar in FIG. 3, a coating of an optical thin film is formed on the laser resonator end face 201 by vapor deposition to form SiO.sub. 2 Layer and TiO 2 The layers are coated to form a multilayer film. At this time, the coating dielectric film is not applied to the metal layer 211 on the p-type electrode side which is the mounting surface.
[0043]
Thereafter, as shown in FIG. 3, the LD bar is divided into individual semiconductor LD chips by cutting along a dividing line (B) 310, and as shown in FIGS. 4 (a) and 4 (b) described later. Obtain a nitride semiconductor LD chip.
[0044]
This step was performed as follows. An LD bar was placed on a stage with the metal layer 212 side on the n-type electrode side facing up, the scratching position was aligned using an optical microscope, and a scribe line was formed on the wafer at a diamond point. Then, a proper force was applied to the wafer to divide the wafer along the scribe line, thereby producing a nitride semiconductor LD chip having a width of 400 μm and a resonator length of 600 μm.
[0045]
Here, the chip dividing process by the scribing method has been described, but as other methods, a dicing method of making a cut or cut using a wire saw or a thin blade, irradiation of a laser beam such as an excimer laser and heating followed by rapid cooling are used. A laser scribing method in which a crack is generated in a portion and a scribe line is used as the scribe line, or a laser ablation method in which a high energy density laser beam is applied to evaporate the portion to perform grooving may be used.
[0046]
FIG. 4A is a schematic view of the nitride semiconductor LD chip before die bonding of the present embodiment obtained by the above method from the back surface (GaN substrate side), and FIG. FIG. 3 is a schematic view from the surface of the chip (the growth layer side). In the figure, 401 is the surface of the metal film on the n-type electrode, 110 is the buried region (basically an insulating material is desirable, but the insulation on the semiconductor growth layer side is ensured so that the current is confined in the ridge portion. If possible, a portion may be conductive), 402 denotes an LD chip width, 403 denotes an LD chip resonator length, and 410 denotes a semiconductor LD chip including all of the above.
[0047]
In the case of junction down, the surface 202 side (growth layer side, p-type electrode side) of the metal film under the p-type electrode of the LD chip 410 becomes a mounting surface. In this embodiment, the LD chip width 402 is 400 μm, and the LD chip resonator length 403 is 600 μm.
[0048]
Next, the LD chip 410 is mounted on the submount 105 by a die bonding method, and the submount on which the LD chip is mounted is mounted on the stem.
[0049]
FIG. 5 is a schematic cross-sectional view of the semiconductor laser device, and FIG. 6 is a perspective view of the semiconductor laser device. 5 and 6, reference numeral 501 denotes a supporting base of the stem, 502 denotes PbSn solder for bonding the SiC submount 105 and the supporting base 501 of the stem, and 503 denotes a supporting base 501 side for increasing the bonding strength of the PbSn solder 502. A metal film on the SiC submount 505, 504 is a semiconductor growth layer of a nitride semiconductor LD chip, 505 is a wire for a p-type electrode, 506 is a wire for an n-type electrode, 507 is a stem pin, and 601 is the entire stem. Point. The wire 505 for the p-type electrode is necessary when using the non-conductive SiC submount 105 as in the present embodiment, but is particularly necessary when there is conductivity such as the Cu submount. do not do.
[0050]
This step was performed as follows. The semiconductor LD chip 410 obtained above is prepared, and the sheet-shaped Au-30Sn solder 103 and the semiconductor LD chip 410 are placed on the SiC submount 105 with the p-type electrode 101 side down and heated to about 300 ° C. Then, when the Au-30Sn solder 103 is melted, pressure is applied to the semiconductor LD chip 410 to join the semiconductor LD chip 410.
[0051]
Next, a sheet-like PbSn solder 502 is placed on the supporting base 501 of the stem 601, and the stem 601 is heated to 180 ° C. slightly higher than the melting point of the PbSn solder 502. The SiC submount 105 with 410 is mounted on the PbSn solder 502 / support base 501. After the PbSn solder 502 was solidified, an n-type electrode wire 506 was connected to the stem pin 507 from the surface of the metal film 121 on the n-type electrode 120. Thus, the nitride semiconductor laser device shown in FIG. 6 was obtained. The supporting base 501 is made of a metal mainly composed of Cu, and has a Pd film / Au film formed on the surface thereof by plating.
[0052]
The element characteristics of the nitride semiconductor laser device manufactured by the above method will be described below. The IV characteristic used as an index a voltage value when a current of 50 mA was passed, and was 4.85 V in the device of the present embodiment (average of 105 devices).
[0053]
The bonding strength was determined by applying a force in the horizontal direction from the side surface of the chip and using a value when the chip was peeled off from the mounting member (arbit unit: hereinafter referred to as au) as an index. In the device of the present embodiment (average of 30 devices), the bonding strength was 52.6 (au).
[0054]
The heat dissipation is indicated by the thermal resistance (° C./W) as an index (indicating a temperature rise when 1 W of power is applied), and the smaller the value is, the better the heat dissipation is. In the device of this embodiment (average of 35 devices), the thermal resistance was 9.6 ° C./W.
[0055]
The lifetime is determined by using an index based on the auto power control (APC) “light output = 30 mW, 30 ° C., DC” and the time at which the current value becomes 1.2 times the initial current value. , And life (mean time to failure (MTTF)) was 2115 hours.
[0056]
A comparative example will be described below, and a comparison with the semiconductor laser device of the first embodiment will be described. Comparative Example 1 is a nitride semiconductor laser in which the metal layer on the p-type electrode side is Pd (0.05 μm) / Mo (0.15 μm) / Au (0.15 μm) / Au-30Sn solder from the p-type contact layer side. Device. That is, compared to the device of the first embodiment, the third layer, Pt, is omitted.
[0057]
FIG. 7 is a schematic cross-sectional view around the metal layer on the p-type electrode side in Comparative Example 1. 701 indicates a Pd layer, 702 indicates a Mo layer, and 703 indicates an Au layer. Except when forming the metal layer on the p-type electrode side, it was manufactured in the same manner as in Embodiment 1. The element characteristics (average value) of this nitride semiconductor laser device will be described below.
[0058]
When a current of 50 mA flows, the operating voltage is 4.93 V, the bonding strength is 8.2 (au), the thermal resistance is 67.3 ° C./W, and the life is 46.3 hours (MTTF: light). Output = 30 mW, 30 ° C., DC, APC).
[0059]
As described above, Comparative Example 1 and Embodiment 1 had the same IV characteristics, but the bonding strength of Comparative Example 1 was reduced. It is considered that the reason why the bonding strength of Comparative Example 1 is lower than that of Embodiment 1 is that the Au layer 703 and the Mo layer 702 are in contact with each other. At the interface between the Au layer 703 and the Mo layer 702, the amount of interdiffusion is very small, and the interface does not adhere even by the die bonding step. Conversely, impurities such as oxides in the Au layer 703 and the Mo layer 702 influence the heating at the time of die bonding, and the bonding strength at the interface between the Au layer 703 and the Mo layer 702 is reduced. It is presumed.
[0060]
FIG. 8 is a schematic cross-sectional view around the metal layer on the p-type electrode side according to the first embodiment in comparison with Comparative Example 1. Reference numeral 801 denotes a Pt layer. Conversely, the reason why the bonding strength is high in the first embodiment is that the Au layer 703 and the Mo layer 702 are not in contact with each other, the Au layer 703 is in contact with the Pt layer 801, and the interface between the Au layer 703 and the Pt layer 801 has some extent. It is considered that the interdiffusion occurs, and that the interdiffusion occurs to some extent between the Mo layer 702 and the Pt layer 801 and also between the Mo layer 702 and the Pd layer 701, and that the bonding strength is secured as a whole. . It is not clear why the bonding strength is good when mutual diffusion is above a certain level, but when mutual diffusion is difficult to occur, that is, when impurities are segregated at the interface, each layer is easily peeled off from the segregated portion. It can be inferred.
[0061]
FIG. 9 is a schematic cross-sectional view of the periphery of the metal layer on the p-type electrode side of the nitride semiconductor LD in which the p-type electrode exists only immediately above the ridge. As described above, even when the p-type electrode (Pd layer 701 / Mo layer 702) exists only immediately above the ridge, the Pt layer 801 between the Au layer 703 and the Mo layer 702 has a similar good effect. The effect is obtained. Similarly, it has been confirmed that a good effect can be obtained by the function of the Pt layer 801 between the Au layer 703 and the Mo layer 702 regardless of the size of the p-type electrode.
[0062]
As in the present invention, when the Au layer 703 and the Pt layer 801 are in contact with each other and the Au layer 703 and the Pd layer are in contact with each other, it is confirmed that the IV characteristics are secured and the bonding strength is further improved, thereby extending the life. . Specifically, in the case of (Pd (0.05 μm) / Mo (0.15 μm) / Pd (0.10 μm) / Au (0.15 μm)), the lifetime is 2550 hours (MTTF: optical output = 30 mW, 30 ° C, DC, APC).
[0063]
Examples of the present invention other than the above include a relationship between a layer containing at least one of Pd, Ru, Rh, Os, and Ir as a first layer and a Mo layer as a second layer. A relationship between a Mo layer as two layers and a layer including at least one of Pt, Pd, Ru, Rh, Os, and Ir as a third layer, and an Au layer as a fourth layer, Regarding the relationship with the layer containing at least one of Pt, Pd, Ru, Rh, Os, and Ir as the third layer, similar to the above, appropriate diffusion occurs and the IV characteristics are secured. In addition, the bonding strength is further improved, so that the life is considered to be extended.
[0064]
When a metal layer other than Ni or Mo is inserted between the Au layer and the third layer, for example, at least one of Pt, Pd, Ru, Rh, Os, and Ir having a different composition from the third layer is used. When a layer containing more than one type is inserted, Hf, Ti, Co, Cu, Ag, Sc, Au, Cr, La, W, Al, Tl, Y, La, Ce, Pr, Nd, Sm, Eu, It is considered that the same effects as those of the present invention can be obtained even when Tb, Zr, Hf, V, Nb, Ta and their compounds are used.
[0065]
Conversely, in a structure where the Au layer 703 is not in contact with the Pd layer or the Pt layer 801, such as when the Au layer 703 and the Ni layer are in contact with each other, such as when the Au layer 703 is in contact with the Mo layer 702, the diffusion amount is reduced. However, it is not preferable because the bonding strength and the life are reduced.
[0066]
In Comparative Example 2, the metal layer on the p-type electrode side is Pd (0.05 μm) / Ni (0.15 μm) / Pt (0.15 μm) / Au (0.15 μm) from the p-type contact layer side. This is a nitride semiconductor laser device.
[0067]
FIG. 10 is a schematic cross-sectional view around the metal layer on the p-type electrode side in Comparative Example 2, and 1001 denotes a Ni layer. Except when the metal layer on the p-type electrode side was formed, it was manufactured in the same manner as in the first embodiment. The element characteristics (average value of 120) of this nitride semiconductor laser device will be described below.
[0068]
When a current of 50 mA flows, the operating voltage is 5.81 V, the bonding strength is 48.9 (au), the thermal resistance is 27.6 (° C./W), and the life is 51.3 hours (MTTF). : Light output = 30 mW, 30 ° C., DC, APC).
[0069]
As described above, although the comparative example 2 and the first embodiment were similar in the bonding strength, the comparative example 2 had lower IV characteristics. It is considered that the cause of the deterioration of the IV characteristics in Comparative Example 2 is that Ni, impurities such as metal oxides, Pt, and the like diffuse relatively much into the Pd layer as the first layer. It is considered that the heat generation amount required for laser oscillation increases due to the deterioration of the IV characteristics, which adversely affects the life characteristics.
[0070]
The tendency of the above IV characteristics to deteriorate is that (from the p-type contact layer side) Ni / Au / CuO / Pt / Au, Ni / Au, γ-GaN alloy / Pt / Au, Ni / Pt / Au, Pt The same applies to the case of / Au, Pd / Pt / Au, which is a phenomenon seen when Mo is not in contact with a metal that can contact the p-type contact layer and can secure ohmic characteristics.
[0071]
Conversely, the reason why the IV characteristics are good in the first embodiment is considered that the Mo layer 702 protects the Pd layer 701 in contact with the p-type contact layer and suppresses diffusion from other layers (Mo itself). Also relatively low diffusion).
[0072]
(Appropriate layer thickness of the second layer)
Next, the layer thickness at which the effect of the second Mo layer 702 is observed will be described. In the first embodiment, when the thickness of the Mo layer is 5 nm or more and 400 nm or less, the operating voltage (at a current of 50 mA) is reduced and the life is improved. When the Mo layer was thinner than 5 nm and thicker than 400 nm, the bonding strength at the interface was lowered.
[0073]
The cause can be inferred as follows. When the thickness of the second Mo layer is less than 5 nm, the first Pd layer cannot be sufficiently protected, and atoms and impurities from other layers are not protected by the first Pd layer and the p-type contact layer. It is considered that they diffused to the 111 surface and deteriorated the IV characteristics. At this time, the bonding strength has also decreased.
[0074]
Further, when the second Mo layer is thicker than 400 nm, the absolute amount of impurities such as oxides in the layer increases, and these move and concentrate at the interface between the Mo layer and another layer due to heating during die bonding. It is considered that the IV characteristics are deteriorated. As described above, when the IV characteristics are deteriorated, the driving voltage is increased, heat is easily generated, and the life is considered to be reduced.
[0075]
(Appropriate layer thickness of the first layer)
Next, the layer thickness at which the effect of the first layer is observed will be described. In the first embodiment, the effect was observed when the thickness of the first layer was 5 nm or more and 300 nm or less.
[0076]
If the first Pd layer is less than 5 nm, the Mo layer may come into contact with the p-type contact layer 111 during die bonding, so that sufficient ohmic characteristics may not be obtained. When the first Pd layer is thicker than 300 nm, the absolute amount of impurities such as oxides in the third Pt layer increases, and these impurities move to the interface with other layers due to heating during die bonding. It is considered that the bonding strength at the interface was lowered, and the characteristics of the device were lowered.
[0077]
(Appropriate thickness of the third layer)
Next, the layer thickness at which the effect of the third layer is observed will be described. In the first embodiment, the effect was observed when the thickness of the third layer was 50 nm or more and 5000 nm or less.
[0078]
If the thickness of the third Pt layer is less than 50 nm, the bonding strength with the fourth Au layer cannot be ensured during die bonding. Further, when the third Pt layer is thicker than 5000 nm, the absolute amount of impurities such as oxides in the third Pt layer increases, and these are heated by die bonding to form the third Pt layer and other layers. It is considered that the bond has moved to the interface with, and the bonding strength at the interface has been lowered.
[0079]
Here, the relationship between the bonding strength, the thermal resistance, and the life will be described. The low bonding strength means that impurities that hinder the thermal conductivity at the metal layer interface are likely to be segregated, which results in poor heat dissipation from the semiconductor LD chip, lowering thermal resistance, and further reducing nitriding. It is considered that the life of the semiconductor laser device is reduced.
[0080]
In the present invention, the solder for joining the nitride semiconductor LD chip and the mounting member is not only Au-30Sn but also AuSn (Au-90Sn, etc.), In, InPb, InSn, InAg, InAgPb, Sn, SnPb, SnSb, SnAg. , SnSb, SnAgPb, SnAgCu, SnPbSb, PbSb, PbAg, or PbZn, the bonding strength can be secured, diffusion of solder or the like into the first Pd layer can be suppressed, and the heat of the nitride semiconductor laser device can be reduced. It has been confirmed that resistance and life are improved.
[0081]
<Embodiment 2>
FIG. 11 is a schematic cross-sectional view around the active layer of the nitride semiconductor LD chip when the p-type electrode 101 does not cover the entire surface of the mount. In FIG. 11, reference numeral 1401 denotes a metal layer below the buried region 110, and reference numeral 1410 denotes a region immediately above the ridge. Other configurations are the same as those of the first embodiment.
[0082]
<Embodiment 3>
FIG. 12 is a schematic cross-sectional view around the active layer of the nitride semiconductor LD chip when the metal layers (p-type electrode 101, metal layer 102 under the p-type electrode, metal layer 1401 under the buried region) do not cover the entire surface of the mount. FIG. Other configurations are the same as those of the first embodiment.
[0083]
As described above, the present invention can take the forms of Embodiments 1 to 3. At this time, the metal layer structure on the surface of the mount member joined to the nitride semiconductor LD chip is Mo, Ni, Au, or Mo, Pt, Au, or Ti, Au, or Ti, Pt, Au, Alternatively, even when Mo, Ti, or Au is used, the same effect is obtained. In the first embodiment, TiO is used as the dielectric film. 2 , And SiO 2 But AlN, TiN, SiN, ZrO 2 , Ta 2 O 5 , Al 2 O 3 , TiON, MgF 2 Alternatively, the same effect is obtained even when another oxide, fluoride, or nitride is used.
[0084]
In the first embodiment, only one end face coating is performed. However, in the case where both face end coatings are performed, the effects of improving the thermal characteristics and the life can be obtained by applying the present invention. In the first embodiment, Cu is used for the submount, but similar effects can be obtained with other submounts. Other materials having a higher coefficient of thermal expansion than nitride semiconductors, such as Ag, Fe, CuW, BeO, Al 2 O 3 , GaAs or the like can give a compressive strain to the nitride semiconductor light emitting element chip, thereby improving the characteristics of the light emitting device. Further, those having high thermal conductivity are preferable because of excellent heat dissipation.
[0085]
In the first embodiment, the semiconductor LD chip is mounted on the SiC submount. However, the semiconductor LD chip may be mounted directly on the support base of the stem without using the submount. In this case, the mounting member becomes a support base for the stem.
[0086]
Further, in the first embodiment, PbSn solder is used as the solder for bonding the submount and the supporting base of the stem. However, other solder having a low melting point, for example, In-based solder such as InPb, InSn, InAg, and InAgPb. Alternatively, a solder containing Sn such as Sn, SnPb, SnSb, SnAg, SnSb, SnAgPb, SnPbSb, SnAgCu, or a solder containing Pb such as PbSb, PbAg, PbZn, or a powder of Ag, Au, Cu, etc. The same effect can be obtained by using epoxy resin, polyimide, or the like.
[0087]
The solder may be formed by a coating method, a sputtering method, a printing method, a plating method, etc. other than the vapor deposition method, and a sheet-shaped solder may be placed on the supporting base of the stem. If possible, it is desirable that the melting point be lower than that of the solder, in order to avoid the adverse effect on the existing solder. In addition, in addition to the above, the solder may be formed by a vapor deposition method, a coating method, a sputtering method, a printing method, a plating method, or the like.
[0088]
In the first embodiment, Hf / Al is used for the n-type electrode. However, other than Hf, Ti, Co, Cu, Ag, Ir, Sc, Au, Cr, Mo, La, W, Al, Tl, Y, and La are used. , Ce, Pr, Nd, Sm, Eu, Tb, Zr, Hf, V, Nb, Ta, Pt, Ni, Pd and their compounds may be used. In addition to Al, Au, Ni, Ag, Ga, In, Sn, Pb, Sb, Zn, Si, Ge and their compounds may be used, and the film thickness is not limited to the above thickness.
[0089]
Further, the semiconductor LD chip of the first embodiment is not limited to a specific example, and may be made of Si, SiC, ZrB 2 , GaAs or other nitride semiconductor materials can be used, and the material system of the semiconductor growth layer is, for example, GaNαX 1- α (0.51 ≦ α ≦ 1) (X is an element containing at least one of P, As, Sb, Bi and the like), BNβX 1- β (0.51 ≦ β ≦ 1), AlγN 1- γ (0.51 ≦ γ ≦ 1), AlδGa 1- δNεX 1- ε (0 <δ <1, 0.51 ≦ ε ≦ 1), InNζX 1- ζ (0.51 ≦ ζ ≦ 1), InηGa 1- ηNμX 1- μ (0 <η <1, 0.51 ≦ μ ≦ 1), InνGaξAl 1- ν ξNτX 1- τ (0 <ν <1, 0 <ξ <1, 0.51 ≦ τ ≦ 1) may be used.
[0090]
The filling material on the p-type electrode side of the semiconductor LD chip of the first embodiment is SiO, SiO 2 , TiO 2 , SiN, GaAs, GaP, GaN, InN and other nitride semiconductors may be used.
[0091]
Further, a pad portion for wire bonding can be further provided on the submount mounting surface, and a mark for positioning at the time of die bonding can be provided. The present invention can be applied to a semiconductor laser device on which a semiconductor LD chip having three or more electrodes is mounted, such as a so-called multi-beam laser, based on the above principle.
[0092]
Further, as is well known, various films can be interposed between the solder and the submount, for example, a film for improving the adhesion between the submount and the solder, and a film between the submount and the solder. A film for preventing the reaction described above, and a film for improving the adhesion between these films or preventing oxidation may be appropriately laminated. It is assumed that various films are interposed between the solder, the bonding pad, and the submount for the same purpose.
[0093]
【The invention's effect】
According to the present invention, it is possible to prevent the deterioration of the IV characteristics and the deterioration of the bonding strength between the semiconductor LD chip and the mount member due to the reactivity between the metal layers, thereby providing a long-life nitride semiconductor laser device. can do.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view around a chip of a nitride semiconductor laser device according to a first embodiment.
FIG. 2 is a schematic view of a nitride semiconductor LD wafer on which a large number of individual semiconductor laser structures according to the present invention are formed.
FIG. 3 is a schematic view of an LD bar obtained by dividing the nitride semiconductor LD wafer of FIG. 2 at a dividing line (A) 210.
FIG. 4 (a) is a schematic view from the back surface (GaN substrate side) of a nitride semiconductor LD chip before die bonding according to the first embodiment.
FIG. 4B is a schematic view from the surface (growth layer side) of the semiconductor LD chip.
FIG. 5 is a schematic sectional view of a semiconductor laser device of the present invention.
FIG. 6 is a perspective view of a semiconductor laser device of the present invention.
FIG. 7 is a schematic cross-sectional view around a metal layer on a p-type electrode side in Comparative Example 1.
FIG. 8 is a schematic cross-sectional view around a metal layer on a p-type electrode side according to the first embodiment.
FIG. 9 is a schematic cross-sectional view of the vicinity of a metal layer on a p-type electrode side of a nitride semiconductor LD in which a p-type electrode exists only immediately above a ridge according to the present invention.
FIG. 10 is a schematic cross-sectional view around a metal layer on a p-type electrode side in Comparative Example 2.
FIG. 11 is a schematic cross-sectional view around the active layer of the nitride semiconductor LD chip when the p-type electrode of the present invention does not cover the entire surface of the mount.
FIG. 12 is a schematic cross-sectional view around the active layer of a nitride semiconductor LD chip when the metal layer of the present invention does not cover the entire surface of the mount.
FIG. 13 is a schematic cross-sectional view of a conventional semiconductor laser device having a junction-down structure.
[Explanation of symbols]
101 p-type electrode
102 metal film
103 Solder
105 Submount (mounting member)
120 n-type electrode
211 metal layer
410 Chip of nitride semiconductor laser diode

Claims (6)

窒化物半導体レーザダイオードのチップと、該チップの一方の面に形成されたp型電極と、該チップの他方の面に形成されたn型電極と、前記p型電極面に少なくとも金属膜とハンダを介して接合されたマウント部材とを備えた窒化物半導体レーザ装置であって、
前記p型電極及び前記金属膜からなる金属層は、前記チップに接する層から順に、少なくとも第1層、第2層、第3層、第4層を有し、前記ハンダは第5層であり、
第1層は、Pd、Ru、Rh、Os、及びIrのうち少なくとも1種類以上を含み、
第2層は、Moであり、
第3層は、Pt、Pd、Ru、Rh、Os、及びIrのうち少なくとも1種類以上を含み、
第4層は、Auであり、
第5層は、Sn、Ag、In、及びPbのうち少なくとも1種類以上を含むことを特徴とする窒化物半導体レーザ装置。
A chip of a nitride semiconductor laser diode, a p-type electrode formed on one surface of the chip, an n-type electrode formed on the other surface of the chip, and at least a metal film and solder on the p-type electrode surface. And a mounting member joined through the nitride semiconductor laser device,
The metal layer composed of the p-type electrode and the metal film has at least a first layer, a second layer, a third layer, and a fourth layer in order from a layer in contact with the chip, and the solder is a fifth layer. ,
The first layer includes at least one of Pd, Ru, Rh, Os, and Ir,
The second layer is Mo,
The third layer includes at least one of Pt, Pd, Ru, Rh, Os, and Ir,
The fourth layer is Au,
The nitride semiconductor laser device, wherein the fifth layer contains at least one of Sn, Ag, In, and Pb.
前記ハンダは、AuSn、In、InPb、InSn、InAg、InAgPb、Sn、SnPb、SnSb、SnAg、SnSb、SnAgPb、SnAgCu、SnPbSb、PbSb、PbAg、もしくはPbZnであることを特徴とする請求項1に記載の窒化物半導体レーザ装置。2. The solder according to claim 1, wherein the solder is AuSn, In, InPb, InSn, InAg, InAgPb, Sn, SnPb, SnSb, SnAg, SnSb, SnAgPb, SnAgCu, SnPbSb, PbSb, PbAg, or PbZn. Nitride semiconductor laser device. 窒化物半導体レーザダイオードのチップを、マウント部材に搭載する工程を備えた窒化物半導体レーザ装置の製造方法であって、
前記チップの一方の面にp型電極及び金属膜からなる金属層を、前記チップの他方の面にn型電極を形成し、
前記金属層は、前記チップに接する層から順に、少なくとも第1層、第2層、第3層、第4層を有し、
第1層は、Pd、Ru、Rh、Os、及びIrのうち少なくとも1種類以上を含み、
第2層は、Moであり、
第3層は、Pt、Pd、Ru、Rh、Os、及びIrのうち少なくとも1種類以上を含み、
第4層は、Auであって、
前記金属層面にSn、Ag、In、及びPbのうち少なくとも1種類以上を含むハンダを介してマウント部材を接合することを特徴とする窒化物半導体レーザ装置の製造方法。
A method for manufacturing a nitride semiconductor laser device comprising a step of mounting a chip of a nitride semiconductor laser diode on a mount member,
Forming a metal layer composed of a p-type electrode and a metal film on one surface of the chip, and forming an n-type electrode on the other surface of the chip;
The metal layer has at least a first layer, a second layer, a third layer, and a fourth layer in order from a layer in contact with the chip,
The first layer includes at least one of Pd, Ru, Rh, Os, and Ir,
The second layer is Mo,
The third layer includes at least one of Pt, Pd, Ru, Rh, Os, and Ir,
The fourth layer is Au,
A method for manufacturing a nitride semiconductor laser device, wherein a mount member is joined to a surface of the metal layer via a solder containing at least one of Sn, Ag, In, and Pb.
前記マウント部材と接合する前状態の前記チップは、前記第1層の層厚が5nm以上300nm以下であることを特徴とする請求項3に記載の窒化物半導体レーザ装置の製造方法。4. The method according to claim 3, wherein the thickness of the first layer of the chip before being bonded to the mount member is 5 nm or more and 300 nm or less. 5. 前記マウント部材と接合する前状態の前記チップは、前記第2層の層厚が5nm以上400nm以下であることを特徴とする請求項3に記載の窒化物半導体レーザ装置の製造方法。4. The method according to claim 3, wherein the thickness of the second layer of the chip before being bonded to the mount member is 5 nm or more and 400 nm or less. 5. 前記マウント部材と接合する前状態の前記チップは、前記第3層の層厚が50nm以上5000nm以下であることを特徴とする請求項3に記載の窒化物半導体レーザ装置の製造方法。4. The method according to claim 3, wherein the thickness of the third layer of the chip before being bonded to the mount member is 50 nm or more and 5000 nm or less. 5.
JP2003147174A 2003-05-26 2003-05-26 Nitride semiconductor laser device and its manufacturing method Pending JP2004349595A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003147174A JP2004349595A (en) 2003-05-26 2003-05-26 Nitride semiconductor laser device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003147174A JP2004349595A (en) 2003-05-26 2003-05-26 Nitride semiconductor laser device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2004349595A true JP2004349595A (en) 2004-12-09

Family

ID=33533778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003147174A Pending JP2004349595A (en) 2003-05-26 2003-05-26 Nitride semiconductor laser device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2004349595A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006109760A1 (en) * 2005-04-08 2006-10-19 Mitsubishi Cable Industries, Ltd. Semiconductor element and method for manufacturing same
JP2007043164A (en) * 2005-07-30 2007-02-15 Samsung Electronics Co Ltd Light emitting device of nitride based compound semiconductor and method for manufacturing same
JP2007053242A (en) * 2005-08-18 2007-03-01 Fuji Xerox Co Ltd Semiconductor laser device and manufacturing method thereof
JP2007258327A (en) * 2006-03-22 2007-10-04 Mitsubishi Cable Ind Ltd Nitride semiconductor light emitting diode
US7786493B2 (en) 2006-01-06 2010-08-31 Sony Corporation Light emitting diode, method for manufacturing light emitting diode, integrated light emitting diode, method for manufacturing integrated light emitting diode, light emitting diode backlight, light emitting diode illumination device, light emitting diode display, electronic apparatus, electronic device, and method for manufacturing electronic device
JP2012224910A (en) * 2011-04-19 2012-11-15 Jx Nippon Mining & Metals Corp Layered structure and method for producing the same
JP2013026576A (en) * 2011-07-25 2013-02-04 Sumitomo Electric Ind Ltd Semiconductor laser device, and method for manufacturing semiconductor laser device
JP2014039051A (en) * 2007-12-07 2014-02-27 National Institute For Materials Science Metal electrode and semiconductor element using the same
JP6039026B1 (en) * 2015-09-04 2016-12-07 Dowaエレクトロニクス株式会社 Manufacturing method of n-type ohmic electrode, n-type ohmic electrode, n-type electrode, and group III nitride semiconductor light emitting device
US9887131B2 (en) 2014-03-27 2018-02-06 Mitsubishi Electric Corporation Semiconductor device having a Pd-containing adhesion layer
WO2018158341A1 (en) * 2017-03-01 2018-09-07 Osram Opto Semiconductors Gmbh Method for fastening a semiconductor chip on a lead frame, and electronic component

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100923034B1 (en) * 2005-04-08 2009-10-22 미쓰비시 가가꾸 가부시키가이샤 Semiconductor element and method for manufacturing same
US8012783B2 (en) 2005-04-08 2011-09-06 Mitsubishi Chemical Corporation Semiconductor element and method for manufacturing same
WO2006109760A1 (en) * 2005-04-08 2006-10-19 Mitsubishi Cable Industries, Ltd. Semiconductor element and method for manufacturing same
JP2007043164A (en) * 2005-07-30 2007-02-15 Samsung Electronics Co Ltd Light emitting device of nitride based compound semiconductor and method for manufacturing same
US8390018B2 (en) 2005-07-30 2013-03-05 Samsung Electronics Co., Ltd. Nitride-based compound semiconductor light emitting device and method of fabricating the same
JP2007053242A (en) * 2005-08-18 2007-03-01 Fuji Xerox Co Ltd Semiconductor laser device and manufacturing method thereof
US7786493B2 (en) 2006-01-06 2010-08-31 Sony Corporation Light emitting diode, method for manufacturing light emitting diode, integrated light emitting diode, method for manufacturing integrated light emitting diode, light emitting diode backlight, light emitting diode illumination device, light emitting diode display, electronic apparatus, electronic device, and method for manufacturing electronic device
JP2007258327A (en) * 2006-03-22 2007-10-04 Mitsubishi Cable Ind Ltd Nitride semiconductor light emitting diode
JP2014039051A (en) * 2007-12-07 2014-02-27 National Institute For Materials Science Metal electrode and semiconductor element using the same
JP2012224910A (en) * 2011-04-19 2012-11-15 Jx Nippon Mining & Metals Corp Layered structure and method for producing the same
JP2013026576A (en) * 2011-07-25 2013-02-04 Sumitomo Electric Ind Ltd Semiconductor laser device, and method for manufacturing semiconductor laser device
US9887131B2 (en) 2014-03-27 2018-02-06 Mitsubishi Electric Corporation Semiconductor device having a Pd-containing adhesion layer
US10304730B2 (en) 2014-03-27 2019-05-28 Mitsubishi Electric Corporation Semiconductor device having a Pd-containing adhesion layer
JP6039026B1 (en) * 2015-09-04 2016-12-07 Dowaエレクトロニクス株式会社 Manufacturing method of n-type ohmic electrode, n-type ohmic electrode, n-type electrode, and group III nitride semiconductor light emitting device
WO2017038102A1 (en) * 2015-09-04 2017-03-09 Dowaエレクトロニクス株式会社 Method for manufacturing n-type ohmic electrode, and n-type ohmic electrode, n-type electrode, and group-iii-nitride semiconductor light emitting element
US10475964B2 (en) 2015-09-04 2019-11-12 Dowa Electronics Materials Co., Ltd. Method of producing n-type ohmic electrode and n-type ohmic electrode, n-type electrode, and III nitride semiconductor light-emitting device
WO2018158341A1 (en) * 2017-03-01 2018-09-07 Osram Opto Semiconductors Gmbh Method for fastening a semiconductor chip on a lead frame, and electronic component
US11127602B2 (en) 2017-03-01 2021-09-21 Osram Oled Gmbh Method of fastening a semiconductor chip on a lead frame, and electronic component

Similar Documents

Publication Publication Date Title
US6479325B2 (en) Method of stacking semiconductor laser devices in a sub-mount and heatsink
JP3889933B2 (en) Semiconductor light emitting device
JP4514376B2 (en) Nitride semiconductor laser device
JP3685306B2 (en) Two-wavelength semiconductor laser device and manufacturing method thereof
US20080267238A1 (en) Semiconductor laser diode element and method of manufacturing the same
JP2002134822A (en) Semiconductor light emitting device and method of manufacturing the same
JP2007189075A (en) Semiconductor laser element, and manufacturing method, mounting structure and mounting method thereof
JP2006344743A (en) Semiconductor laser device
JP2005026291A (en) Nitride-based semiconductor light emitting device and its manufacturing method
JP2004349595A (en) Nitride semiconductor laser device and its manufacturing method
JP4811629B2 (en) Semiconductor laser device
JP4036658B2 (en) Nitride-based compound semiconductor laser device and manufacturing method thereof
JP2003198038A (en) Semiconductor light-emitting device and manufacturing method thereof and mount member for semiconductor light-emitting device
JP2001230498A (en) Group iii nitride-base compound semiconductor laser
JP4216011B2 (en) Nitride semiconductor laser device chip and laser device including the same
JP2005101149A (en) Semiconductor light emitting device and its manufacturing method
JP2003092450A (en) Semiconductor light emitting unit
JP4508534B2 (en) Electrode structure for nitride semiconductor and method of manufacturing the same
JP2007129162A (en) Semiconductor laser apparatus and semiconductor laser element
JP4810808B2 (en) Manufacturing method of semiconductor laser light emitting device
JP2008288256A (en) Method of manufacturing semiconductor laser element and semiconductor laser device
JP4282279B2 (en) Nitride semiconductor laser device, apparatus equipped with the same, and manufacturing method thereof
JP4916330B2 (en) Manufacturing method of nitride semiconductor laser device
JP2005064136A (en) Method for manufacturing nitride semiconductor laser device
JP2010034396A (en) Method of manufacturing semiconductor laser device, and semiconductor laser device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050810

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081202