JP7316150B2 - パターン形成方法およびその方法を含んだ半導体の製造方法 - Google Patents

パターン形成方法およびその方法を含んだ半導体の製造方法 Download PDF

Info

Publication number
JP7316150B2
JP7316150B2 JP2019152649A JP2019152649A JP7316150B2 JP 7316150 B2 JP7316150 B2 JP 7316150B2 JP 2019152649 A JP2019152649 A JP 2019152649A JP 2019152649 A JP2019152649 A JP 2019152649A JP 7316150 B2 JP7316150 B2 JP 7316150B2
Authority
JP
Japan
Prior art keywords
film
pattern
forming
silicon
hemicellulose
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019152649A
Other languages
English (en)
Other versions
JP2021033041A (ja
Inventor
将彦 春本
知佐世 毛利
裕二 田中
洋 有澤
正也 浅井
智大 本野
慎一 加藤
光 河原▲崎▼
英昭 谷村
貴美子 服部
和代 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Screen Holdings Co Ltd
Original Assignee
Screen Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Screen Holdings Co Ltd filed Critical Screen Holdings Co Ltd
Priority to JP2019152649A priority Critical patent/JP7316150B2/ja
Priority to PCT/JP2020/027357 priority patent/WO2021039165A1/ja
Priority to TW109126486A priority patent/TWI789611B/zh
Publication of JP2021033041A publication Critical patent/JP2021033041A/ja
Application granted granted Critical
Publication of JP7316150B2 publication Critical patent/JP7316150B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体ウェハー等の薄板状精密電子基板(以下、単に「基板」と称する)上にハードマスクを形成してパターンを形成するパターン形成方法およびその方法を含んだ半導体の製造方法に関する。
半導体基板のドライエッチングのために耐性に優れたハードマスクが使用されることがある。ハードマスクは、例えば3Dメモリの製造時に高アスペクトのパターンを形成するために使用される。従来、ハードマスクの材料としては例えばアモルファスカーボンが用いられていた(特許文献1,2参照)。
しかし、アモルファスカーボンを用いたハードマスクはCVDによって形成されるため、その製作に長時間を要する。また、アモルファスカーボンの素材費用自体も高価である。これらの結果としてアモルファスカーボンのハードマスクは製造コストが大きいという問題を有している。このため、より安価なSpin On Carbon(SOC)と呼ばれる樹脂を用いたハードマスクが検討されている。
特開2009-135439号公報 特表2013-543281号公報
次世代リソグラフィにはエッチング選択比の高いハードマスクが求められている。ところが、単にSOCの膜を基板上に形成してパターニングしただけではエッチング耐性が低く、従前のアモルファスカーボンのハードマスクと比較してもエッチング選択比が十分ではないという問題がある。
本発明は、上記課題に鑑みてなされたものであり、エッチング耐性に優れた樹脂膜のマスクを得ることができるパターン形成方法を提供することを目的とする。
上記課題を解決するため、請求項1の発明は、基板上にパターンを形成するパターン形成方法において、基板上に酸素原子を含有するポリマーを含む樹脂膜を塗布形成する第1成膜工程と、前記樹脂膜上にシリコン含有膜を形成する第2成膜工程と、前記シリコン含有膜上にレジスト膜を塗布形成する第3成膜工程と、前記レジスト膜に所定のパターンを形成するフォトリソグラフィ工程と、前記レジスト膜をマスクとしてエッチングにより前記パターンを前記シリコン含有膜に転写する第1エッチング工程と、前記シリコン含有膜をマスクとしてエッチングにより前記パターンを前記樹脂膜に転写する第2エッチング工程と、金属原子を含むガス中にて前記パターンが転写された前記樹脂膜の表面に金属を含浸させる含浸工程と、を備え、前記含浸工程は、前記金属原子を含むガス中にて前記基板を加熱する第1加熱工程を含み、前記含浸工程の後に、前記樹脂膜を所定温度以上に1秒以下加熱する第2加熱工程をさらに備えることを特徴とする。
また、請求項2の発明は、基板上にパターンを形成するパターン形成方法において、基板上に酸素原子を含有するポリマーを含む樹脂膜を塗布形成する第1成膜工程と、前記樹脂膜上にシリコン含有膜を形成する第2成膜工程と、前記シリコン含有膜上にレジスト膜を塗布形成する第3成膜工程と、前記レジスト膜に所定のパターンを形成するフォトリソグラフィ工程と、前記レジスト膜をマスクとしてエッチングにより前記パターンを前記シリコン含有膜に転写する第1エッチング工程と、前記シリコン含有膜をマスクとしてエッチングにより前記パターンを前記樹脂膜に転写するとともに、前記シリコン含有膜を除去して前記樹脂膜の表面を露出させる第2エッチング工程と、金属原子を含むガス中にて前記パターンが転写された前記樹脂膜の表面に金属を含浸させる含浸工程と、を備えることを特徴とする。
また、請求項の発明は、請求項の発明に係るパターン形成方法において、前記第2加熱工程では、前記樹脂膜にフラッシュ光またはレーザー光を照射することを特徴とする。
また、請求項の発明は、請求項1から請求項のいずれかの発明に係るパターン形成方法において、前記フォトリソグラフィ工程は、露光によって前記パターンを前記レジスト膜に焼き付ける露光工程と、現像によって前記パターンを前記レジスト膜に形成する現像工程と、を含むことを特徴とする。
また、請求項の発明は、請求項1から請求項のいずれかの発明に係るパターン形成方法において、前記ポリマーの酸素原子含有率は、前記ポリマーの全質量に対して20質量%以上であることを特徴とする。
また、請求項の発明は、請求項の発明に係るパターン形成方法において、前記ポリマーは糖誘導体に由来する単位を含んでいることを特徴とする。
また、請求項の発明は、請求項の発明に係るパターン形成方法において、前記ポリマーはヘミセルロースであることを特徴とする。
また、請求項の発明は、請求項1から請求項のいずれかの発明に係るパターン形成方法を含んでいる半導体の製造方法である。
請求項1から請求項の発明によれば、金属原子を含むガス中にてパターンが転写された樹脂膜の表面に金属を含浸させるため、金属と樹脂とが反応して樹脂膜が硬化し、エッチング耐性に優れた樹脂膜のマスクを得ることができる。
特に、請求項の発明によれば、含浸工程の後に、樹脂膜を所定温度以上に1秒以下加熱するため、金属が樹脂膜中を拡散して樹脂膜の全体を硬化させることができる。
本発明に係るパターン形成方法の処理手順を示すフローチャートである。 本発明に係るパターン形成方法の処理手順を示すフローチャートである。 処理対象となる半導体ウェハーの断面構造を示す図である。 ヘミセルロース膜が形成された半導体ウェハーの断面構造を示す図である。 シリコン含有膜が形成された半導体ウェハーの断面構造を示す図である。 レジスト膜が形成された半導体ウェハーの断面構造を示す図である。 レジスト膜にパターンが形成された半導体ウェハーの断面構造を示す図である。 シリコン含有膜にパターンが転写された半導体ウェハーの断面構造を示す図である。 ヘミセルロース膜にパターンが転写された半導体ウェハーの断面構造を示す図である。 ヘミセルロース膜の表面にアルミニウムが含浸された半導体ウェハーの断面構造を示す図である。 アルミニウムがヘミセルロース膜中を拡散した半導体ウェハーの断面構造を模式的に示す図である。 下層膜にパターンが形成された半導体ウェハーの断面構造を示す図である。 ポリマーの構造の一例を示す図である。
以下、図面を参照しつつ本発明の実施の形態について詳細に説明する。本明細書においてヘミセルロースとは、ヘミセルロースを構成するキシロースなどの糖誘導体に由来する単位を含む樹脂のことを意味する。前記糖誘導体としては、植物、木材などから抽出することが可能であり、例えば国際公開第2019/012716号に記載の方法で製造することができる。なお、図1および以降の各図においては、理解容易のため、必要に応じて各部の寸法や数を誇張または簡略化して描いている。
図1および図2は、本発明に係るパターン形成方法の処理手順を示すフローチャートである。本発明の実施の形態においては、処理対象として半導体ウェハーWが使用され、本発明に係るパターン形成方法は、半導体の製造方法として実施可能であり、半導体の製造方法に含まれる。図1,2に示す処理に先立って処理対象となる半導体ウェハーWの表面には下層膜が形成されている。図3は、処理対象となる半導体ウェハーWの断面構造を示す図である。シリコン(Si)の基材10の上に下層膜20が形成されている。下層膜20は、例えば二酸化ケイ素(SiO)の薄膜と窒化ケイ素(SiN)の薄膜とを交互に積層した多層膜である。下層膜20は、例えばCVDによって基材10上に蒸着されて成膜される。下層膜20は、アモルファスシリコンであっても良い。この下層膜20に対してエッチングによって深いホールが形成されることにより、例えば3D-NANDフラッシュメモリが製造される。
図3に示すような構造の半導体ウェハーWに対してヘミセルロース膜が塗布形成される(ステップS1)。図4は、ヘミセルロース膜30が形成された半導体ウェハーWの断面構造を示す図である。ヘミセルロース膜30は、公知のスピンコート法によって形成される。具体的には、図3に示すような半導体ウェハーWが回転されつつ、下層膜20の上面にヘミセルロースを含む塗布液が吐出される。塗布液は遠心力によって下層膜20の上面に拡布されて塗膜を形成する。その塗膜が乾燥されることによって下層膜20上にヘミセルロース膜30が形成される。
次に、図4に示すような構造の半導体ウェハーWに対してシリコン含有膜が形成される(ステップS2)。図5は、シリコン含有膜40が形成された半導体ウェハーWの断面構造を示す図である。シリコン含有膜40もスピンコート法によって形成される。すなわち、図4に示すような半導体ウェハーWが回転されつつ、ヘミセルロース膜30の上面にシリコンを含有したポリマーの塗布液が吐出される。塗布液は遠心力によってヘミセルロース膜30の上面に均一に拡布されて塗膜を形成し、その塗膜が乾燥されることによってヘミセルロース膜30上にシリコン含有膜40が形成される。なお、シリコン含有膜は、スピンコート法に代えてCVD(Chemical Vapor Deposition)によって成膜するようにしても良い。
図5に示すような構造の半導体ウェハーWに対してさらにレジスト膜が塗布形成される(ステップS3)。図6は、レジスト膜50が形成された半導体ウェハーWの断面構造を示す図である。レジスト膜50もスピンコート法によって形成される。すなわち、図5に示すような構造を有する半導体ウェハーWが回転されつつ、シリコン含有膜40の上面にフォトレジストが吐出される。本実施形態では、化学増幅型フォトレジストが用いられる。シリコン含有膜40の上面に着液したフォトレジストは遠心力によってシリコン含有膜40の上面に拡布されて塗膜を形成し、その塗膜が乾燥されることによってシリコン含有膜40上にレジスト膜50が形成される。
次に、レジスト膜50の露光処理が行われる(ステップS4)。露光処理は、露光機(ステッパー)を用いてレチクルのパターンを投影露光することによってレジスト膜50にパターンを焼き付ける。露光機は、光源に例えばArFエキシマレーザーを用いてレジスト膜50に露光する。化学増幅型レジストのレジスト膜50では、光が照射された露光領域に酸が生成される。
露光処理が終了した後、露光後ベーク処理(PEB:Post Exposure Bake)が行われる(ステップS5)。露光後ベーク処理では、露光後の半導体ウェハーWを加熱することによって、露光時にレジスト膜50に生成された酸が露光領域中に拡散されてレジスト樹脂の脱保護反応が進行する。なお、レジスト膜50が化学増幅型レジストでなければ、露光後ベーク処理は不要である。
露光後ベーク処理の後、現像処理が行われる(ステップS6)。現像処理では、レジスト膜50に現像液を供給して露光領域を溶解することにより、上記の露光工程で露光されたパターンをレジスト膜50に形成する。図7は、レジスト膜50にパターンが形成された半導体ウェハーWの断面構造を示す図である。ステップS4からステップS6までの工程はいわゆるフォトリソグラフィ工程であり、このフォトリソグラフィ工程によってレジスト膜50にパターンが形成されるのである。
次に、パターンが形成されたレジスト膜50をマスクとしてシリコン含有膜40のエッチング処理が行われる(ステップS7)。ステップS7のエッチング処理は、フッ素系ガスをエッチングガスとして用いた反応性イオンエッチング(RIE:Reactive Ion Etching)によって実行される。レジスト膜50をマスクとしてシリコン含有膜40のエッチング処理を行うことにより、フォトリソグラフィ工程によってレジスト膜50に形成されたパターンがシリコン含有膜40に転写される。図8は、シリコン含有膜40にパターンが転写された半導体ウェハーWの断面構造を示す図である。レジスト膜50に形成されたのと同じパターンがシリコン含有膜40にも形成されている。
続いて、パターンが転写されたシリコン含有膜40をマスクとしてヘミセルロース膜30のエッチング処理が行われる(ステップS8)。ステップS8のエッチング処理は、酸素系ガスをエッチングガスとして用いた反応性イオンエッチングによって実行される。シリコン含有膜40をマスクとしてヘミセルロース膜30のエッチング処理を行うことにより、シリコン含有膜40に形成されていたパターンがヘミセルロース膜30に転写される。この段階では、ヘミセルロース膜30が硬化されていないため、ヘミセルロース膜30は比較的容易にエッチングされる。図9は、ヘミセルロース膜30にパターンが転写された半導体ウェハーWの断面構造を示す図である。フォトリソグラフィ工程によってレジスト膜50に形成されたのと同じパターンがシリコン含有膜40を介してヘミセルロース膜30にも形成されるのである。
ヘミセルロース膜30にパターンが形成された後、ヘミセルロース膜30への金属の含浸処理が行われる(ステップS9)。この処理は、ヘミセルロース膜30にパターンが形成された半導体ウェハーWをトリメチルアルミニウム(TMA:Trimethylaluminium)を含む雰囲気ガス中で加熱することによって進行する。このときの半導体ウェハーWの加熱温度は20℃以上400℃以下である。また、加熱時間は30秒以上60分以下である。トリメチルアルミニウムを含む雰囲気中でヘミセルロース膜30が加熱されることによって、ヘミセルロース膜30の表面に金属アルミニウム(Al)が含浸される。図10は、ヘミセルロース膜30の表面にアルミニウムが含浸された半導体ウェハーWの断面構造を示す図である。
次に、表面にアルミニウムが含浸されたヘミセルロース膜30の短時間加熱処理が行われる(ステップS10)。具体的には、アルミニウムが含浸されたヘミセルロース膜30が1秒以下加熱される。本実施形態においては、ヘミセルロース膜30が形成された半導体ウェハーWに対するフラッシュランプアニール(FLA:Flash Lamp Anneal)が実行される。図10に示すようなヘミセルロース膜30の表面にアルミニウムが含浸された半導体ウェハーWがフラッシュランプアニール装置に搬入される。その半導体ウェハーWの表面にキセノンフラッシュランプからフラッシュ光が照射される。フラッシュ光の照射時間は0.1ミリ秒~100ミリ秒である。本実施形態においては、例えば0.8ミリ秒の照射時間でフラッシュランプからフラッシュ光が照射される。
照射強度が強く照射時間の極めて短いフラッシュ光が半導体ウェハーWの表面に照射されることにより、ヘミセルロース膜30を含む半導体ウェハーWの表面近傍のみが極短時間加熱される。表面にアルミニウムが含浸されたヘミセルロース膜30がフラッシュ光照射によって1秒以下の短時間加熱されることにより、アルミニウムがヘミセルロース膜30中を拡散する。図11は、アルミニウムがヘミセルロース膜30中を拡散した半導体ウェハーWの断面構造を模式的に示す図である。
ステップS10では、ヘミセルロースの熱分解温度以上にヘミセルロース膜30が加熱されても良い。フラッシュランプアニールであれば、ヘミセルロース膜30が熱分解温度以上に加熱されたとしても、熱分解温度以上となっている時間は1秒以下であるため、ヘミセルロース膜30が熱分解することなくアルミニウムが膜中を拡散する。また、フラッシュ光照射時のヘミセルロース膜30の到達温度が高いほどアルミニウムが膜中を拡散しやすくなる。
ヘミセルロースはOH基の形態で酸素原子を多く含む樹脂である。フラッシュ光照射によってアルミニウムがヘミセルロース膜30中を拡散してヘミセルロースの酸素原子と反応することにより、ヘミセルロース膜30の全体が硬化してエッチング耐性が向上する。その結果、ヘミセルロース膜30がハードマスクとして必要な特性(高いエッチング選択比等)を獲得することとなる。
ヘミセルロース膜30の短時間加熱が終了した後、ヘミセルロース膜30をマスクとして下層膜20のエッチング処理が行われる(ステップS11)。このエッチング処理も反応性イオンエッチングによって実行される。ヘミセルロース膜30をマスクとして下層膜20のエッチング処理を行うことにより、ヘミセルロース膜30に形成されていたパターンが下層膜20に転写される。図12は、下層膜20にパターンが形成された半導体ウェハーWの断面構造を示す図である。
トリメチルアルミニウム(TMA)がヘミセルロースの樹脂と反応して硬化したヘミセルロース膜30をマスクとしてエッチング処理を行うことにより、ヘミセルロース膜30が損耗することなく下層膜20のみがエッチングされることとなる。その結果、図12に示すように、下層膜20に深いホールが形成される。
本実施形態においては、フォトリソグラフィおよびエッチングの技法によってヘミセルロース膜30にパターンを形成している。単にヘミセルロース膜30にパターンを形成しただけでは、ヘミセルロース膜30のエッチング耐性が低く、そのヘミセルロース膜30をハードマスクとして使用することは難しい。そこで、ヘミセルロース膜30にアルミニウムを含浸させ、フラッシュランプアニールによってアルミニウムを拡散させることにより、ヘミセルロース膜30を硬化させてエッチング耐性を高めている。これにより、エッチング耐性に優れた樹脂膜(ヘミセルロース膜30)のハードマスクを得ることができ、ヘミセルロース膜30をマスクとして下層膜20のエッチング処理を行うことが可能となる。
ヘミセルロースは酸素原子を多く含む樹脂である。それゆえ、従来ハードマスクの材料として使用されていたアモルファスカーボンに比較してパターンを形成するためのエッチングは容易である。このため、ヘミセルロース膜30をエッチングするためのシリコン含有膜40の膜厚を薄くすることができ、その結果としてレジスト膜50も薄くすることができ、パターン倒れや微細化に有利となる。その一方、酸素原子を多く含むヘミセルロースはアルミニウム等の金属と反応しやすい特性を有する。その特性ゆえに、ヘミセルロース膜30の表面にアルミニウム含浸させて反応させることにより、ヘミセルロース膜30を硬化させることができるのである。さらには、植物の細胞壁にも含まれるヘミセルロースはアモルファスカーボンに比較して安価な素材でもある。これらの理由により、ヘミセルロースはハードマスクの材料として好適である。
以上、本発明の実施の形態について説明したが、この発明はその趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。上記実施形態においては、下層膜20の上にヘミセルロース膜30を形成し、ヘミセルロース膜30をマスクとして下層膜20のエッチング処理を行っていたが、これに限定されるものでなく、ヘミセルロース膜30をマスクとして例えばシリコンの基材10自体をエッチングするようにしても良い。要するに、パターンを形成したい層の上にヘミセルロース膜30を形成するようにすれば良い。
また、上記実施形態においては、ヘミセルロース膜30に金属としてアルミニウムを含浸させていたが、これに限定されるものではなく、Li、Be、B、Na、Mg、Al、Si、K、Ca、Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Ga、Ge、As、Rb、Sr、Y、Zr、Nb、Mo、Ru、Pd、Ag、Cd、In、Sn、Sb、Te、Cs、Ba、La、Hf、Ta、W、Re、Os、Ir、Pt、Au、Hg、Tl、Pb、Bi、Po、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu等の他の金属をヘミセルロース膜30に含浸させるようにしても良い。このようにしてもヘミセルロース膜30を硬化させて上記実施形態と同様の効果を得ることができる。
また、上記実施形態においては、ヘミセルロース膜30への金属の含浸処理時にトリメチルアルミニウムを含む雰囲気中で半導体ウェハーWを加熱していたが、加熱は必須では無く、ヘミセルロース膜30にトリメチルアルミニウムを含む雰囲気を接触させるだけでも良い。加熱を行わずとも、酸素原子を多く含むヘミセルロース膜30の表面にトリメチルアルミニウムを含む雰囲気を接触させれば、当該表面にアルミニウムを含浸させることができる。
また、ステップS10の短時間加熱処理も必須の工程ではない。フラッシュランプアニールを行わなくても、ヘミセルロース膜30にアルミニウムを含浸させれば、酸素原子を多く含むヘミセルロースとアルミニウムとの反応がある程度進行し、ヘミセルロース膜30が硬化してヘミセルロース膜30に必要なエッチング耐性を付与することができる。もっとも、フラッシュランプアニール等の短時間加熱処理を行った方がよりヘミセルロースとアルミニウムとの反応が進行してヘミセルロース膜30を十分に硬化させることができる。
また、ステップS10の短時間加熱処理は、フラッシュランプアニールに限定されるものではなく、例えばヘミセルロース膜30を含む半導体ウェハーWの表面にレーザー光を照射するレーザーアニールであっても良い。すなわち、アルミニウムが含浸されたヘミセルロース膜30を所定温度以上に1秒以下加熱する形態であれば良い。
また、上記実施形態においては、ハードマスクに使用する樹脂膜としてヘミセルロース膜30を形成していたが樹脂膜の材料はヘミセルロースに限定されるものではない。ハードマスクに使用する樹脂膜の材料は酸素原子を含有するポリマーであって、当該ポリマーの酸素原子含有率は、当該ポリマーの全質量に対して20質量%以上のもの(材料1)であれば良い。
特に、上記材料1において、上記ポリマーは糖誘導体に由来する単位および(メタ)アクリレートに由来する単位から選択される少なくとも一方を含むもの(材料2)が好ましい。
特に、上記の材料1または材料2において、ポリマーおよび有機溶媒を含み、当該ポリマーが重合部aおよび重合部bを有し、当該重厚部aが糖誘導体部を有し、その糖誘導体部がベントース誘導体部およびヘキトース誘導体部のうち少なくとも一つであり、当該重合部bは糖誘導体部を有さないもの(材料3)が好ましい。
また、上記材料3において、上記ポリマーが(a)糖誘導体に由来する単位と、(b)光反射防止機能を有する化合物に由来する単位と、(c)当該ポリマーをクロスカップリングし得る化合物に由来する単位と、を含むものであっても良い。
材料1~材料3としては、例えばPGMEA(プロピレングリコールモノメチルエーテルアセテート)を溶媒とした糖メタクリレートおよびスチレン(90:10)のランダムポリマーが例示される。また、材料1~材料3としては、例えばPGMEAを溶媒とした糖メタクリレート、メタクリレートおよびスチレン(120:280:278)のランダムポリマーが例示される。このポリマーにおいて、メタクリレートは架橋性基として機能する。また、材料4としては図13に示すような構造を有するものが例示される。
本発明に係る技術は、樹脂膜をハードマスクとしてパターンを形成する方法およびそれを含む半導体の製造方法、例えば3D-NANDフラッシュメモリの製造に好適である。
10 基材
20 下層膜
30 ヘミセルロース膜
40 シリコン含有膜
50 レジスト膜
W 半導体ウェハー

Claims (8)

  1. 基板上にパターンを形成するパターン形成方法であって、
    基板上に酸素原子を含有するポリマーを含む樹脂膜を塗布形成する第1成膜工程と、
    前記樹脂膜上にシリコン含有膜を形成する第2成膜工程と、
    前記シリコン含有膜上にレジスト膜を塗布形成する第3成膜工程と、
    前記レジスト膜に所定のパターンを形成するフォトリソグラフィ工程と、
    前記レジスト膜をマスクとしてエッチングにより前記パターンを前記シリコン含有膜に転写する第1エッチング工程と、
    前記シリコン含有膜をマスクとしてエッチングにより前記パターンを前記樹脂膜に転写する第2エッチング工程と、
    金属原子を含むガス中にて前記パターンが転写された前記樹脂膜の表面に金属を含浸させる含浸工程と、
    を備え
    前記含浸工程は、前記金属原子を含むガス中にて前記基板を加熱する第1加熱工程を含み、
    前記含浸工程の後に、前記樹脂膜を所定温度以上に1秒以下加熱する第2加熱工程をさらに備えることを特徴とするパターン形成方法。
  2. 基板上にパターンを形成するパターン形成方法であって、
    基板上に酸素原子を含有するポリマーを含む樹脂膜を塗布形成する第1成膜工程と、
    前記樹脂膜上にシリコン含有膜を形成する第2成膜工程と、
    前記シリコン含有膜上にレジスト膜を塗布形成する第3成膜工程と、
    前記レジスト膜に所定のパターンを形成するフォトリソグラフィ工程と、
    前記レジスト膜をマスクとしてエッチングにより前記パターンを前記シリコン含有膜に転写する第1エッチング工程と、
    前記シリコン含有膜をマスクとしてエッチングにより前記パターンを前記樹脂膜に転写するとともに、前記シリコン含有膜を除去して前記樹脂膜の表面を露出させる第2エッチング工程と、
    金属原子を含むガス中にて前記パターンが転写された前記樹脂膜の表面に金属を含浸させる含浸工程と、
    を備えることを特徴とするパターン形成方法。
  3. 請求項記載のパターン形成方法において、
    前記第2加熱工程では、前記樹脂膜にフラッシュ光またはレーザー光を照射することを特徴とするパターン形成方法。
  4. 請求項1から請求項のいずれかに記載のパターン形成方法において、
    前記フォトリソグラフィ工程は、
    露光によって前記パターンを前記レジスト膜に焼き付ける露光工程と、
    現像によって前記パターンを前記レジスト膜に形成する現像工程と、
    を含むことを特徴とするパターン形成方法。
  5. 請求項1から請求項のいずれかに記載のパターン形成方法において、
    前記ポリマーの酸素原子含有率は、前記ポリマーの全質量に対して20質量%以上であることを特徴とするパターン形成方法。
  6. 請求項記載のパターン形成方法において、
    前記ポリマーは糖誘導体に由来する単位を含んでいることを特徴とするパターン形成方法。
  7. 請求項記載のパターン形成方法において、
    前記ポリマーはヘミセルロースであることを特徴とするパターン形成方法。
  8. 請求項1から請求項のいずれかに記載のパターン形成方法を含んでいる半導体の製造方法。
JP2019152649A 2019-08-23 2019-08-23 パターン形成方法およびその方法を含んだ半導体の製造方法 Active JP7316150B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019152649A JP7316150B2 (ja) 2019-08-23 2019-08-23 パターン形成方法およびその方法を含んだ半導体の製造方法
PCT/JP2020/027357 WO2021039165A1 (ja) 2019-08-23 2020-07-14 パターン形成方法およびその方法を含んだ半導体の製造方法
TW109126486A TWI789611B (zh) 2019-08-23 2020-08-05 圖案形成方法及包含該方法之半導體之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019152649A JP7316150B2 (ja) 2019-08-23 2019-08-23 パターン形成方法およびその方法を含んだ半導体の製造方法

Publications (2)

Publication Number Publication Date
JP2021033041A JP2021033041A (ja) 2021-03-01
JP7316150B2 true JP7316150B2 (ja) 2023-07-27

Family

ID=74676636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019152649A Active JP7316150B2 (ja) 2019-08-23 2019-08-23 パターン形成方法およびその方法を含んだ半導体の製造方法

Country Status (3)

Country Link
JP (1) JP7316150B2 (ja)
TW (1) TWI789611B (ja)
WO (1) WO2021039165A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284209A (ja) 2000-03-30 2001-10-12 Toshiba Corp 多層レジストパターン形成方法及び半導体装置の製造方法
JP2001357565A (ja) 2000-06-13 2001-12-26 Ricoh Co Ltd 光ディスク原盤の製造方法及び光ディスク原盤
JP2018077533A (ja) 2013-08-23 2018-05-17 富士フイルム株式会社 積層体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284209A (ja) 2000-03-30 2001-10-12 Toshiba Corp 多層レジストパターン形成方法及び半導体装置の製造方法
JP2001357565A (ja) 2000-06-13 2001-12-26 Ricoh Co Ltd 光ディスク原盤の製造方法及び光ディスク原盤
JP2018077533A (ja) 2013-08-23 2018-05-17 富士フイルム株式会社 積層体

Also Published As

Publication number Publication date
JP2021033041A (ja) 2021-03-01
WO2021039165A1 (ja) 2021-03-04
TWI789611B (zh) 2023-01-11
TW202113934A (zh) 2021-04-01

Similar Documents

Publication Publication Date Title
CN108780739B (zh) 预图案化光刻模板、基于使用该模板的辐射图案化的工艺及形成该模板的工艺
JP6045504B2 (ja) 側壁像転写ピッチダブリング及びインライン限界寸法スリミング
KR101372152B1 (ko) 패턴 형성 방법 및 중합체 알로이 기재
US8158335B2 (en) High etch resistant material for double patterning
TW201445614A (zh) 用於半導體元件製造上的阻劑硬化及顯影製程
JP6470079B2 (ja) パターン形成方法
TW201003779A (en) Pattern formation method, semiconductor device manufacturing method, and semiconductor device manufacturing apparatus
US6420271B2 (en) Method of forming a pattern
KR102538628B1 (ko) 무기 포토레지스트 조성물 및 포토리소그래피 공정
JP7316150B2 (ja) パターン形成方法およびその方法を含んだ半導体の製造方法
JP3772077B2 (ja) パターン形成方法
JP2008218866A (ja) パターン形成方法およびパターン形成装置
US20100167213A1 (en) Semiconductor device manufacturing method
JP7339134B2 (ja) パターン形成方法およびその方法を含んだ半導体の製造方法
US8007989B1 (en) Method and solution for forming a patterned ferroelectric layer on a substrate
US7709383B2 (en) Film forming method, and substrate-processing apparatus
JPH0876385A (ja) 微細パターン形成方法
JPH11242336A (ja) フォトレジストパターンの形成方法
JP2003142390A (ja) レジスト処理方法および半導体装置の製造方法
JP3627137B2 (ja) パターン形成方法
JP2004309955A (ja) バンク形成方法およびバンク形成システム並びにそのバンク形成方法を用いた電子デバイスの製造方法および電子デバイス
TW202226343A (zh) 具有中間冷凍步驟的使用有機金屬可光圖案化層的多重圖案化
JP2006071913A (ja) レジストパターンの形成方法
KR20240019572A (ko) Euv를 이용한 레지스트 패턴의 형성 방법 및 이를 마스크로 이용한 패턴 형성 방법
JP3035536B1 (ja) 半導体パタ―ン形成装置及び半導体パタ―ン形成方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190913

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20211109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20211109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230714

R150 Certificate of patent or registration of utility model

Ref document number: 7316150

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150