JP7314838B2 - 電子制御装置 - Google Patents
電子制御装置 Download PDFInfo
- Publication number
- JP7314838B2 JP7314838B2 JP2020037556A JP2020037556A JP7314838B2 JP 7314838 B2 JP7314838 B2 JP 7314838B2 JP 2020037556 A JP2020037556 A JP 2020037556A JP 2020037556 A JP2020037556 A JP 2020037556A JP 7314838 B2 JP7314838 B2 JP 7314838B2
- Authority
- JP
- Japan
- Prior art keywords
- processing unit
- storage unit
- target period
- data
- sequencer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Of Engines (AREA)
- Electrical Control Of Ignition Timing (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
- Debugging And Monitoring (AREA)
Description
[電子制御装置の構成]
図1に示すように、ECU1は、マイクロコンピュータ3を備える。マイクロコンピュータ3は、CPU10、タイマモジュール11、ROM12、第1RAM13、DMAC14及びADC15を備える。ECUは、Electronic Control Unitの略称である。CPUは、Central Processing Unitの略称である。ROMは、Read Only Memoryの略称である。RAMは、Random Access Memoryの略称である。DMACは、Direct Memory Access Controllerの略称である。ADCは、Analogue to Digital Converterの略称である。
次に、CPU10が実行する閾値設定処理について、図2に基づいて説明する。閾値設定処理は、タイマ入力器21においてパルス信号中に含まれるパルスの立ち上がりエッジが検出されたことを契機として、その検出タイミングT2ごとに実行される処理である。
次に、シーケンサ22が実行するフィルタ演算処理について、図3に基づいて説明する。フィルタ演算処理は、ノッキングセンサ32からの入力値に対してフィルタリングを行うことにより、ノッキングの発生の有無を検出する上で有効な成分を抽出するための処理である。なお、CPU10とは異なり、シーケンサ22にはタスクの概念がない。そのため、シーケンサ22の作動開始後、シーケンサ22はフィルタ演算処理を何度も繰り返す。
次に、CPU10が実行する状態確認処理について、図4に基づいて説明する。状態確認処理は、シーケンサ22が正常に作動している状態にあるか否かを確認するための処理である。状態確認処理は、状態確認処理の実行タイミングT1が到来するたびに周期的に実行される処理である。
次に、CPU10が実行するフェイルセーフ処理について、図5に基づいて説明する。フェイルセーフ処理は、CPU10において、状態確認処理とは別のタスクとして実行される処理である。フェイルセーフ処理を開始すると、S401において、CPU10は、シーケンサ22の作動状態を取得する。ここで取得される作動状態は、S311又はS313による判定結果に相当する情報である。この情報は、状態確認処理を実行する別タスクから伝達される情報である。
以上説明した通り、上記ECU1によれば、CPU10は、S307により作動対象期間が経過したと判定され、かつ、S309によりフィルタ値を第2RAM221から取得可能な状態にあると判定された場合に、シーケンサ22が正常な状態にあると判定する。また、S307により作動対象期間が経過したと判定され、かつ、S309によりフィルタ値を第2RAM221から取得可能な状態にはないと判定された場合に、シーケンサ22が異常な状態にあると判定する。すなわち、S307により作動対象期間が経過したと判定された場合に限って、シーケンサ22が正常な状態にあるか異常な状態にあるかを判定する。
また、本実施形態の場合、図2に示す閾値設定処理では、CPU10が、クランク角センサ31から入力されるパルス信号中に含まれる欠歯区間を検出したことを契機として、欠歯区間の検出後に検出されるパルス数に基づき、作動対象期間であるノッキング検出対象期間を設定する。そして、図3に示すフィルタ演算処理では、シーケンサ22が、CPU10によって設定されたノッキング検出対象期間の期間内であるのか否かを特定し、ノッキング検出対象期間の期間内であると特定された場合に、ノッキングセンサ32からの入力信号をA/D変換して得られるディジタルデータに対し、ノッキングの判定に用いられる成分を抽出するためのフィルタ演算を施すことにより、データであるフィルタ値を作成して、当該フィルタ値を第2RAM221に格納する。したがって、CPU10は、第2RAM221に格納されたフィルタ値を取得して、ノッキングに関する制御を実行することができる。
以上、電子制御装置について、例示的な実施形態を挙げて説明したが、上述の実施形態は本開示の一態様として例示されるものにすぎない。すなわち、本開示は、上述の例示的な実施形態に限定されるものではなく、本開示の技術的思想を逸脱しない範囲内において、様々な形態で実施することができる。
なお、以上説明した例示的な実施形態から明らかなように、本開示の電子制御装置は、更に以下に挙げるような構成を備えていてもよい。
(B)フラグ記憶部(231)を備えてもよい。フラグ記憶部には、第1処理部が作成処理を実行した際にセットされて第2処理部がデータを利用した際にリセットされるフラグが格納されるように構成されてもよい。第2判定処理は、フラグ記憶部に格納されたフラグを参照して、データをデータ記憶部から取得可能か否かを判定するように構成されていてもよい。
Claims (9)
- 第1処理部(22)と、第2処理部(10)と、データ記憶部(221,231)と、を備え、
前記第1処理部は、
外部から入力されるパルス信号に基づき、時間非同期で周期的に到来する作動対象期間の期間内であるのか否かを特定する特定処理(S201-S203)と、
前記特定処理によって前記作動対象期間の期間内であると特定された場合に、前記第2処理部で利用するためのデータを作成して前記データ記憶部に格納する作成処理(S205-S209)と、
前記特定処理によって前記作動対象期間の期間内ではないと特定された場合に、前記作成処理を実行しない状態で待機する待機処理(S211)と、
を実行するように構成され、
前記第2処理部は、
実行タイミングが到来するたびに周期的に実行される状態確認処理(S301-S317)、
を実行するように構成され、
前記状態確認処理の中では、
前回の前記状態確認処理を実行した際に、前記パルス信号のパルス数をカウントするパルスカウンタから取得された第1カウント値と、今回の前記状態確認処理を実行する際に、前記パルスカウンタから取得される第2カウント値との差に基づいて、前回の前記状態確認処理の実行後に前記作動対象期間が経過したか否かを判定する第1判定処理(S301-S307)と、
前記第2処理部によって前記データ記憶部に格納される前記データを、前記データ記憶部から取得可能か否かを判定する第2判定処理(S309)と、
を実行するように構成され、
前記状態確認処理において、前記第1判定処理により前記作動対象期間が経過したと判定され、かつ、前記第2判定処理により前記データを前記データ記憶部から取得可能と判定された場合には、前記第1処理部が正常な状態にあると判定するように構成され(S311)、
前記状態確認処理において、前記第1判定処理により前記作動対象期間が経過したと判定され、かつ、前記第2判定処理により前記データを前記データ記憶部から取得不能と判定された場合には、前記第1処理部が異常な状態にあると判定するように構成されている(S313)、
電子制御装置。 - 請求項1に記載の電子制御装置であって、
前記状態確認処理において、前記第1判定処理により前記作動対象期間が経過していないと判定された場合には、前記第2判定処理を実行しないように構成されている、
電子制御装置。 - 請求項1又は請求項2に記載の電子制御装置であって、
前記データ記憶部(231)として機能するフラグ記憶部を備え、
前記フラグ記憶部には、前記第1処理部が前記作成処理を実行した際にセットされて前記第2処理部が前記データを利用した際にリセットされるフラグが格納されるように構成され、
前記第2判定処理は、前記フラグ記憶部に格納された前記フラグを参照して、前記データを前記データ記憶部から取得可能か否かを判定するように構成されている、
電子制御装置。 - 請求項3に記載の電子制御装置であって、
前記状態確認処理において、前記第1判定処理により前記作動対象期間が経過していないと判定された場合には、前記第2判定処理を実行しないことにより、前記第2処理部が前記フラグ記憶部に格納された前記フラグを参照しないように構成されている、
電子制御装置。 - 請求項3又は請求項4に記載の電子制御装置であって、
前記第2判定処理は、前記フラグ記憶部に格納された前記フラグを参照して、前記フラグがセットされている場合には、前記データを前記データ記憶部から取得可能と判定し、前記フラグがリセットされている場合には、前記データを前記データ記憶部から取得不能と判定するように構成されている、
電子制御装置。 - 請求項3から請求項5までのいずれか一項に記載の電子制御装置であって、
前記第2処理部として機能するCPU(10)と、前記パルス信号が入力されるタイマモジュール(11)と、を備え、
前記タイマモジュールは、前記パルスカウンタを有するタイマ入力器(21)と、前記第1処理部として機能するシーケンサ(22)と、前記フラグ記憶部として機能する動作状態レジスタ(231)を有するモニタ(23)と、を備える、
電子制御装置。 - 請求項1から請求項6までのいずれか一項に記載の電子制御装置であって、
前記特定処理は、クランク角センサ(31)から入力される前記パルス信号中に含まれる欠歯区間を検出したことを契機として、前記欠歯区間の検出後に検出されるパルス数に基づき、前記作動対象期間であるノッキング検出対象期間の期間内であるのか否かを特定するように構成され、
前記作成処理は、前記特定処理によって前記ノッキング検出対象期間の期間内であると特定された場合に、ノッキングセンサ(32)からの入力信号をA/D変換して得られるディジタルデータに対し、ノッキングの判定に用いられる成分を抽出するためのフィルタ演算を施すことにより、前記データであるフィルタ値を作成して、当該フィルタ値を前記データ記憶部に格納するように構成されている、
電子制御装置。 - 請求項7に記載の電子制御装置であって、
前記状態確認処理において、前記第1処理部が異常な状態にあると判定された場合には、前記異常な状態にあることを報知するために設けられた報知部を作動させるように構成されている(S405)、
電子制御装置。 - 請求項7又は請求項8に記載の電子制御装置であって、
前記状態確認処理において、前記第1処理部が異常な状態にあると判定された場合には、点火角度を遅角させることによってノッキングの発生を抑制する遅角制御を実行するように構成されている(S407)、
電子制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020037556A JP7314838B2 (ja) | 2020-03-05 | 2020-03-05 | 電子制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020037556A JP7314838B2 (ja) | 2020-03-05 | 2020-03-05 | 電子制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021140450A JP2021140450A (ja) | 2021-09-16 |
JP7314838B2 true JP7314838B2 (ja) | 2023-07-26 |
Family
ID=77669656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020037556A Active JP7314838B2 (ja) | 2020-03-05 | 2020-03-05 | 電子制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7314838B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014146131A (ja) | 2013-01-28 | 2014-08-14 | Toyota Motor Corp | 情報処理装置、監視装置、制御装置 |
WO2016204070A1 (ja) | 2015-06-16 | 2016-12-22 | オリンパス株式会社 | Cpu監視装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0544570A (ja) * | 1991-08-06 | 1993-02-23 | Japan Electron Control Syst Co Ltd | エンジン制御装置の暴走監視装置 |
-
2020
- 2020-03-05 JP JP2020037556A patent/JP7314838B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014146131A (ja) | 2013-01-28 | 2014-08-14 | Toyota Motor Corp | 情報処理装置、監視装置、制御装置 |
WO2016204070A1 (ja) | 2015-06-16 | 2016-12-22 | オリンパス株式会社 | Cpu監視装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2021140450A (ja) | 2021-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2642392B1 (en) | Semiconductor integrated circuit device and system using the same | |
JP2000040075A (ja) | マルチプロセッサ・コンピュ―タ・システムにおける決定論、ならびにそのためのモニタおよびプロセッサ | |
US7584310B2 (en) | Signal processing device | |
JP2000040076A (ja) | 多重コンピュ―タ・プロセスの制御 | |
US9665466B2 (en) | Debug architecture for multithreaded processors | |
US8127183B2 (en) | Microcomputer system | |
JP4393954B2 (ja) | マイクロコンピュータ | |
JP7314838B2 (ja) | 電子制御装置 | |
JPS6158841B2 (ja) | ||
EP1967950A2 (en) | Multiprocessor system for continuing program execution upon detection of abnormality | |
JP6729407B2 (ja) | マイクロコンピュータ | |
JP5699896B2 (ja) | 情報処理装置、異常判定方法 | |
WO2016123413A1 (en) | Synchronization in a multi-processor computing system | |
EP2645254A1 (en) | Processor, electronic control device, creation program | |
EP2667199B1 (en) | Semiconductor data processing apparatus and engine control apparatus | |
JP2007133744A (ja) | Cpu間データ転送装置 | |
JP2011150532A (ja) | 情報処理装置 | |
US20190294488A1 (en) | Electronic control unit | |
JP6838234B2 (ja) | 車両制御装置 | |
JP7435182B2 (ja) | 電子制御装置 | |
JP6687998B2 (ja) | 推測的割込みシグナリング | |
JP2012108786A (ja) | マイコン、処理同期方法 | |
CN112424753B (zh) | 多核系统 | |
JP6183251B2 (ja) | 電子制御装置 | |
JPS6043536B2 (ja) | マイクロコンピユ−タの誤動作防止装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230626 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7314838 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |