JP7311733B2 - 磁気デバイス及び演算装置 - Google Patents

磁気デバイス及び演算装置 Download PDF

Info

Publication number
JP7311733B2
JP7311733B2 JP2021552357A JP2021552357A JP7311733B2 JP 7311733 B2 JP7311733 B2 JP 7311733B2 JP 2021552357 A JP2021552357 A JP 2021552357A JP 2021552357 A JP2021552357 A JP 2021552357A JP 7311733 B2 JP7311733 B2 JP 7311733B2
Authority
JP
Japan
Prior art keywords
region
potential
input
magnetic layer
electrical resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021552357A
Other languages
English (en)
Other versions
JPWO2021075343A1 (ja
JPWO2021075343A5 (ja
Inventor
博明 與田
裕一 大沢
侑志 加藤
朋美 與田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yoda S Co Ltd
Original Assignee
Yoda S Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yoda S Co Ltd filed Critical Yoda S Co Ltd
Publication of JPWO2021075343A1 publication Critical patent/JPWO2021075343A1/ja
Publication of JPWO2021075343A5 publication Critical patent/JPWO2021075343A5/ja
Application granted granted Critical
Publication of JP7311733B2 publication Critical patent/JP7311733B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/18—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using galvano-magnetic devices, e.g. Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Molecular Biology (AREA)
  • Neurology (AREA)
  • General Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明の実施形態は、磁気デバイス及び演算装置に関する。
磁性層を含む磁気デバイスが演算回路に応用される。演算回路において、より簡単な構成が望まれる。
特許第６５４５８５３号公報
本発明の実施形態は、簡単な構成を有する磁気デバイス及び演算装置を提供する。
実施形態に係る磁気デバイスは、第１導電部、第１積層体、第２導電部、第２積層体、及び制御部を含む。前記第１導電部は、第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、を含む。前記第１領域から前記第２領域への方向は、第１方向に沿う。前記第１積層体は、第１磁性層及び第２磁性層を含む。前記第２磁性層は、前記第１方向と交差する第２方向において前記第３領域と前記第１磁性層との間にある。前記第２導電部は、第４領域と、第５領域と、前記第４領域と前記第５領域との間の第６領域と、を含む。前記第４領域から前記第５領域への方向は、第３方向に沿う。前記第２積層体は、第３磁性層及び第４磁性層を含む。前記第４磁性層は、前記第３方向と交差する第４方向において前記第６領域と前記第３磁性層との間にある。前記第１積層体は、第１低電気抵抗状態、または、前記第１低電気抵抗よりも高い第１高電気抵抗状態になることが可能である。前記第２積層体は、第２低電気抵抗状態、または、前記第２低電気抵抗よりも高い第２高電気抵抗状態になることが可能である。前記制御部は、初期化動作と、第１動作と、第２動作と、を実施して、第１入力及び第２入力のＸＮＯＲ演算が可能である。前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態とし、前記第２積層体を前記第２高電気抵抗状態とする。前記制御部は、前記第１動作において、前記第１磁性層の電位を第１電位または第２電位としつつ前記第１導電部に第１電流を供給し、前記第３磁性層の電位を第３電位または第４電位としつつ前記第２導電部に第２電流を供給する。前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有する。前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有する。前記第２入力が“０”であるときに、前記第１動作において、前記第１磁性層の電位を前記第１電位とし、前記第３磁性層の電位を前記第４電位とする。前記第２入力が“１”であるときに、前記第１動作において、前記第１磁性層の電位を前記第２電位とし、前記第３磁性層の電位を前記第３電位とする。前記制御部は、前記第２動作において、前記第１動作の後の前記第１積層体の電気抵抗、及び、前記第１動作の後の前記第２積層体の電気抵抗に応じた値を測定する。
図１は、第１実施形態に係る磁気デバイスを例示する模式図である。 図２（ａ）～図２（ｃ）は、第１実施形態に係る磁気デバイスの動作を例示する模式図である。 図３（ａ）～図３（ｄ）は、第１実施形態に係る磁気デバイスの動作を例示する模式図である。 図４（ａ）～図４（ｃ）は、第１実施形態に係る磁気デバイスによる演算結果を示す表である。 図５（ａ）及び図５（ｂ）は、ニューラルネットワークを例示する模式図である。 図６（ａ）及び図６（ｂ）は、ＯＲ演算に用いられる構造体を示す模式図である。図６（ｃ）は、ＯＲ演算を示す表である。 図７（ａ）～図７（ｃ）は、ＯＲ演算時の動作を示す模式図である。 図８（ａ）～図８（ｃ）は、ＯＲ演算時の動作を示す模式図である。 図９（ａ）～図９（ｃ）は、ＯＲ演算時の動作を示す模式図である。 図１０は、第１実施形態に係る磁気デバイスの具体的な一例を示す模式図である。 図１１（ａ）～図１１（ｃ）は、第１実施形態に係る磁気デバイスの動作を示す模式図である。 図１２（ａ）～図１２（ｄ）は、第１実施形態に係る磁気デバイスの動作を示す模式図である。 図１３は、第２実施形態に係る磁気デバイスを例示する模式図である。 図１４（ａ）～図１４（ｃ）は、第２実施形態に係る磁気デバイスの動作を例示する模式図である。 図１５（ａ）～図１５（ｄ）は、第２実施形態に係る磁気デバイスの動作を例示する模式図である。 図１６は、第２実施形態に係る磁気デバイスの具体的な一例を示す模式図である。 図１７（ａ）～図１７（ｃ）は、第２実施形態に係る磁気デバイスの動作を示す模式図である。 図１８（ａ）～図１８（ｄ）は、第２実施形態に係る磁気デバイスの動作を示す模式図である。 図１９は、第３実施形態に係る磁気デバイスを示す模式図である。 図２０は、第４実施形態に係る磁気デバイスの動作を例示するフローチャート図である。 図２１は、第４実施形態に係る磁気デバイスを例示する模式的斜視図である。 図２２（ａ）～図２２（ｄ）は、第４実施形態に係る磁気デバイスを例示する模式図である。 図２３は、第４実施形態に係る磁気デバイスを例示する模式的斜視図である。 図２４（ａ）～図２４（ｄ）は、第４実施形態に係る磁気デバイスを例示する模式図である。 図２５は、第４実施形態に係る磁気デバイスを例示する模式的斜視図である。 図２６（ａ）～図２６（ｄ）は、第４実施形態に係る磁気デバイスを例示する模式図である。 図２７は、第４実施形態に係る磁気デバイスを例示する模式的斜視図である。 図２８（ａ）～図２８（ｄ）は、第４実施形態に係る磁気デバイスを例示する模式図である。 図２９は、第４実施形態に係る磁気デバイスを例示する模式的斜視図である。 図３０（ａ）～図３０（ｄ）は、第４実施形態に係る磁気デバイスを例示する模式図である。 図３１は、第４実施形態に係る磁気デバイスを例示する模式的斜視図である。 図３２（ａ）～図３２（ｄ）は、第４実施形態に係る磁気デバイスを例示する模式図である。 図３３は、第４実施形態に係る磁気デバイスを例示する模式的斜視図である。 図３４（ａ）～図３４（ｄ）は、第４実施形態に係る磁気デバイスを例示する模式図である。 図３５は、第４実施形態に係る磁気デバイスを例示する模式的斜視図である。 図３６（ａ）～図３６（ｄ）は、第４実施形態に係る磁気デバイスを例示する模式図である。 図３７は、第５実施形態に係る磁気デバイスを例示する模式的斜視図である。 図３８（ａ）～図３８（ｄ）は、第５実施形態に係る磁気デバイスを例示する模式図である。 図３９は、第５実施形態に係る磁気デバイスを例示する模式的斜視図である。 図４０（ａ）～図４０（ｄ）は、第５実施形態に係る磁気デバイスを例示する模式図である。 図４１は、第５実施形態に係る磁気デバイスを例示する模式的斜視図である。 図４２（ａ）～図４２（ｄ）は、第５実施形態に係る磁気デバイスを例示する模式図である。 図４３は、第５実施形態に係る磁気デバイスを例示する模式的斜視図である。 図４４（ａ）～図４４（ｄ）は、第５実施形態に係る磁気デバイスを例示する模式図である。 図４５は、第５実施形態に係る磁気デバイスを例示する模式的斜視図である。 図４６（ａ）～図４６（ｄ）は、第５実施形態に係る磁気デバイスを例示する模式図である。 図４７は、第５実施形態に係る磁気デバイスを例示する模式的斜視図である。 図４８（ａ）～図４８（ｄ）は、第５実施形態に係る磁気デバイスを例示する模式図である。 図４９は、第５実施形態に係る磁気デバイスを例示する模式的斜視図である。 図５０（ａ）～図５０（ｄ）は、第５実施形態に係る磁気デバイスを例示する模式図である。 図５１は、第５実施形態に係る磁気デバイスを例示する模式的斜視図である。 図５２（ａ）～図５２（ｄ）は、第５実施形態に係る磁気デバイスを例示する模式図である。 図５３は、第５実施形態に係る磁気デバイスを例示する模式的斜視図である。 図５４（ａ）～図５４（ｄ）は、第５実施形態に係る磁気デバイスを例示する模式図である。 図５５は、第５実施形態に係る磁気デバイスを例示する模式的斜視図である。 図５６（ａ）～図５６（ｄ）は、第５実施形態に係る磁気デバイスを例示する模式図である。
以下に、本発明の各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る磁気デバイスを例示する模式図である。
図１に示すように、第１実施形態に係る磁気デバイス１００は、第１導電部１１、第２導電部１２、第１磁性層２１、第２磁性層２２、第３磁性層２３、第４磁性層２４、第１非磁性層３１、第２非磁性層３２、及び制御部９０を含む。
第１導電部１１は、第１領域１１ａ、第２領域１１ｂ、及び第３領域１１ｃを含む。第３領域１１ｃは、第１領域１１ａと第２領域１１ｂとの間に位置する。例えば、第３領域１１ｃは、第１領域１１ａ及び第２領域１１ｂと連続する。
第１磁性層２１は、第１領域１１ａと第２領域１１ｂとを結ぶ第１方向と交差する第２方向において、第３領域１１ｃから離れている。第１非磁性層３１は、第２方向において、第３領域１１ｃと第１磁性層２１との間に設けられる。第２磁性層２２は、第２方向において、第３領域１１ｃと第１非磁性層３１との間に設けられる。第１導電部１１と第２磁性層２２との間に、別の層が設けられても良い。第２磁性層２２と第１非磁性層３１との間に、別の層が設けられても良い。第１非磁性層３１と第１磁性層２１との間に、別の層が設けられても良い。
第２導電部１２は、第４領域１２ｄ、第５領域１２ｅ、及び第６領域１２ｆを含む。第６領域１２ｆは、第４領域１２ｄと第５領域１２ｅとの間に位置する。例えば、第６領域１２ｆは、第４領域１２ｄ及び第５領域１２ｅと連続する。第２導電部１２は、第１導電部１１と電気的に接続されていても良いし、電気的に分離されていても良い。
第３磁性層２３は、第４領域１２ｄと第５領域１２ｅとを結ぶ第３方向と交差する第４方向において、第６領域１２ｆから離れている。第２非磁性層３２は、第４方向において、第６領域１２ｆと第３磁性層２３との間に設けられる。第４磁性層２４は、第４方向において、第６領域１２ｆと第２非磁性層３２との間に設けられる。第２導電部１２と第４磁性層２４との間に、別の層が設けられても良い。第４磁性層２４と第２非磁性層３２との間に、別の層が設けられても良い。第２非磁性層３２と第３磁性層２３との間に、別の層が設けられても良い。
第３方向は、第１方向と平行でも良いし、第１方向と交差しても良い。第４方向は、第２方向と平行でも良いし、第２方向と交差しても良い。図１に示す例では、第１方向及び第３方向は、Ｘ軸方向に平行である。第２方向及び第４方向は、Ｘ軸方向に対して垂直なＺ軸方向に平行である。以降では、第１方向及び第３方向がＸ軸方向に平行であり、第２方向及び第４方向がＺ軸方向に平行である場合について説明する。
第１導電部１１は、例えば、Ｔａ、Ｗ、Ｐｔ、Ｈｆ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｄ、Ｃｕ、Ａｇ、及びＡｕからなる第１群より選択された少なくとも１つの金属を含む。第２導電部１２は、例えば、第１群より選択された少なくとも１つの金属を含む。第２導電部１２に含まれる金属は、第１導電部１１に含まれる金属と同じでも良いし、第１導電部１１に含まれる金属と異なっていても良い。
第１磁性層２１、第２磁性層２２、第３磁性層２３、及び第４磁性層２４は、例えば、導電性且つ強磁性である。第１磁性層２１～第４磁性層２４は、例えば、Ｆｅ、Ｃｏ、及びＮｉからなる群から選択された少なくとも１つを含む。例えば、第１磁性層２１及び第３磁性層２３は、参照層として用いられる。第２磁性層２２及び第４磁性層２４は、記憶層として用いられる。
第１非磁性層３１及び第２非磁性層３２は、例えば絶縁性である。第１非磁性層３１及び第２非磁性層３２は、ＭｇＯ、ＣａＯ、ＳｒＯ、ＴｉＯ、ＶＯ、ＮｂＯ及びＡｌ２Ｏ３からなる群より選択された少なくとも１つを含む。第１非磁性層３１及び第２非磁性層３２は、導電性でも良い。第１非磁性層３１及び第２非磁性層３２は、Ｇａ、Ａｌ、Ｃｕからなる群より選択された少なくとも１つを含んでも良い。
第１磁性層２１、第２磁性層２２、及び第１非磁性層３１を含む第１積層体ＳＢ１は、例えば、磁気抵抗変化素子として機能する。第３磁性層２３、第４磁性層２４、及び第２非磁性層３２を含む第２積層体ＳＢ２は、例えば、磁気抵抗変化素子として機能する。第１積層体ＳＢ１及び第２積層体ＳＢ２において、トンネル磁気抵抗（ＴＭＲ）効果が生じる。
第１磁性層２１の磁化２１Ｍの向き、及び第２磁性層２２の磁化２２Ｍの向きは、第１方向及び第２方向に平行な面と交差する。図１に示す例では、磁化２１Ｍの向き及び磁化２２Ｍの向きは、Ｙ軸方向に平行である。例えば、第１磁性層２１の磁化容易軸及び第２磁性層２２の磁化容易軸が、Ｙ軸方向に平行である。
第３磁性層２３の磁化２３Ｍの向き、及び第４磁性層２４の磁化２４Ｍの向きは、第３方向及び第４方向を含む面と交差する。図１に示す例では、磁化２３Ｍの向き及び磁化２４Ｍの向きは、Ｙ軸方向に平行である。例えば、第３磁性層２３の磁化容易軸及び第４磁性層２４の磁化容易軸が、Ｙ軸方向に平行である。
図１に示す例では、磁化２１Ｍの向きと磁化２３Ｍの向きは、反平行である。例えば、第１領域１１ａから第２領域１１ｂへの向きに対する磁化２１Ｍの向きを、＋９０度とすると、第４領域１２ｄから第５領域１２ｅへの向きに対する磁化２３Ｍの向きは、－９０度である。
第１積層体ＳＢ１において、第１磁性層２１、第１非磁性層３１、及び第２磁性層２２を含む経路の電気抵抗は、磁化２１Ｍの向きと磁化２２Ｍの向きとの間の差異に応じて変化する。第２積層体ＳＢ２において、第３磁性層２３、第２非磁性層３２、及び第４磁性層２４を含む経路の電気抵抗は、磁化２３Ｍの向きと磁化２４Ｍの向きとの間の差異に応じて変化する。
磁化２２Ｍの向きと磁化２１Ｍの向きが平行なとき、磁化２２Ｍの向きと磁化２１Ｍの向きが反平行なときに比べて、第１積層体ＳＢ１の電気抵抗は低い。磁化２４Ｍの向きと磁化２３Ｍの向きが平行なとき、磁化２４Ｍの向きと磁化２３Ｍの向きが反平行なときに比べて、第２積層体ＳＢ２の電気抵抗は低い。
以降では、磁化２２Ｍの向きと磁化２１Ｍの向きとの間の角度が相対的に小さい状態、又は磁化２４Ｍの向きと磁化２３Ｍの向きとの間の角度が相対的に小さい状態を、「平行状態」という。磁化２２Ｍの向きと磁化２１Ｍの向きとの間の角度が相対的に大きい状態、又は磁化２４Ｍの向きと磁化２３Ｍの向きとの間の角度が相対的に大きい状態を、「反平行状態」という。平行状態において、磁化２２Ｍの向きと磁化２１Ｍの向きは、完全に平行でなくても良く、反平行状態に比べて磁化２２Ｍの向きと磁化２１Ｍの向きとの間の角度が小さければ良い。同様に、反平行状態において、磁化２２Ｍの向きと磁化２１Ｍの向きは、完全に反平行でなくても良く、平行状態に比べて磁化２２Ｍの向きと磁化２１Ｍの向きとの間の角度が大きければ良い。
例えば、第１導電部１１及び第２導電部１２は、絶縁性の基体の上に設けられる。基体に配線が設けられていても良い。基体は、基板の少なくとも一部であっても良い。第１導電部１１及び第２導電部１２が同じ１つの基板の上に設けられても良いし、互いに異なる基板の上にそれぞれ設けられても良い。
制御部９０は、第１領域１１ａ、第２領域１１ｂ、第４領域１２ｄ、第５領域１２ｅ、第１磁性層２１、及び第３磁性層２３と電気的に接続される。制御部９０は、第１導電部１１への電流の供給、第２導電部１２への電流の供給、第１磁性層２１の電位の制御、及び第３磁性層２３の電位の制御を実行可能である。
具体的には、制御部９０は、第１領域１１ａから第２領域１１ｂへ流れる電流、又は第２領域１１ｂから第１領域１１ａへ流れる電流を、第１導電部１１へ供給する。制御部９０は、第４領域１２ｄから第５領域１２ｅへ流れる電流、又は第５領域１２ｅから第４領域１２ｄへ流れる電流を、第２導電部１２へ供給する。
第１導電部１１及び第２導電部１２は、例えば、Spin Orbit Layer（ＳＯＬ）として機能する。電流が第１導電部１１を流れると、第１導電部１１と第２磁性層２２との間で生じるスピン軌道トルクが磁化２２Ｍに作用する。電流が第２導電部１２を流れると、第２導電部１２と第４磁性層２４との間で生じるスピン軌道トルクが磁化２４Ｍに作用する。
例えば、制御部９０は、第１磁性層２１の電位を、第１電位と第２電位との間で切り替える。第２電位は、第１電位と異なる。例えば、制御部９０は、第１磁性層２１の電位を第１電位又は第２電位に設定する際、第１導電部１１の電位を基準電位（例えば、グランド電位）に設定する。第１磁性層２１の電位が第１電位のとき、第１磁性層２１の電位が第２電位のときに比べて、磁化２２Ｍの向きが変化し易い。第１磁性層２１の電位が第１電位のとき、磁化２２Ｍの向きは、第１導電部１１を流れる電流の向きに応じて変化しうる。第１磁性層２１の電位が第２電位のとき、磁化２２Ｍの向きは、第１導電部１１を流れる電流の向きに拘わらず実質的に変化しない。
この現象は、第２磁性層２２の面内磁気異方性エネルギーに因る。第１磁性層２１の電位が第１電位のとき、第２磁性層２２の面内磁気異方性エネルギーが相対的に減少する。面内磁気異方性エネルギーが減少したときに、磁化２２Ｍにスピン軌道トルクが作用することで、磁化２２Ｍがスピン軌道トルクに対応した向きに沿う。第１磁性層２１の電位が第２電位のとき、第２磁性層２２の面内磁気異方性エネルギーが相対的に増加する。面内磁気異方性エネルギーが増加したときに、磁化２２Ｍにスピン軌道トルクが作用しても、磁化２２Ｍの向きが実質的に変化しない。第２磁性層２２の面内磁気異方性エネルギーに応じて、磁化２２Ｍの向きの変化し易さが切り替わる。
同様に、制御部９０は、第３磁性層２３の電位を、第３電位と第４電位との間で切り替える。第３電位は、第４電位と異なる。例えば、制御部９０は、第３磁性層２３の電位を第３電位又は第４電位に設定する際、第２導電部１２の電位を基準電位（例えば、グランド電位）に設定する。第３電位は、例えば第１電位と同じである。第４電位は、例えば第２電位と同じである。第３磁性層２３の電位が第３電位のとき、第３磁性層２３の電位が第４電位のときに比べて、磁化２４Ｍの向きが変化し易い。第３磁性層２３の電位が第３電位のとき、磁化２４Ｍの向きは、第２導電部１２を流れる電流の向きに応じて変化しうる。第３磁性層２３の電位が第４電位のとき、磁化２４Ｍの向きは、第２導電部１２を流れる電流の向きに拘わらず実質的に変化しない。
この現象は、第４磁性層２４の面内磁気異方性エネルギーに因る。第３磁性層２３の電位が第３電位のとき、第４磁性層２４の面内磁気異方性エネルギーが相対的に減少する。面内磁気異方性エネルギーが減少したときに、磁化２４Ｍにスピン軌道トルクが作用することで、磁化２４Ｍがスピン軌道トルクに対応した向きに沿う。第３磁性層２３の電位が第４電位のとき、第４磁性層２４の面内磁気異方性エネルギーが相対的に増加する。面内磁気異方性エネルギーが増加したときに、磁化２４Ｍにスピン軌道トルクが作用しても、磁化２４Ｍの向きが実質的に変化しない。第４磁性層２４の面内磁気異方性エネルギーに応じて、磁化２４Ｍの向きの変化し易さが切り替わる。
第１電位及び第２電位は、第１導電部１１及び第２磁性層２２の材料に応じて設定できる。第３電位及び第４電位は、第２導電部１２及び第４磁性層２４の材料に応じて設定できる。例えば、第１導電部１１及び第２導電部１２はＴａを含み、第２磁性層２２及び第４磁性層２４はＣｏＦｅＢを含む。この場合、第１電位及び第３電位は、０Ｖ未満に設定される。第２電位及び第４電位は、０Ｖより大きく設定される。
図２（ａ）～図２（ｃ）及び図３（ａ）～図３（ｄ）は、第１実施形態に係る磁気デバイスの動作を例示する模式図である。
図４（ａ）～図４（ｃ）は、第１実施形態に係る磁気デバイスによる演算結果を示す表である。
磁気デバイス１００は、上述した電流の供給及び電位の制御により、ＸＮＯＲ（排他的論理和の否定）に必要な演算の少なくとも一部を実行可能である。制御部９０は、以下の初期化動作、第１動作、第２動作、及び第３動作を実行する。
図２（ａ）に示すように、初期化動作では、制御部９０は、磁化２２Ｍを磁化２１Ｍと平行にし、磁化２４Ｍを磁化２３Ｍと平行にする。例えば、この例では、磁化２３Ｍの向きは、磁化２１Ｍの向きと逆である。
図２（ｂ）に示すように、制御部９０は、第１動作において、入力値に応じて電流Ｉｗ１の向き及び電位Ｐ１を制御する。例えば、第１入力値が“１”のとき、制御部９０は、第１領域１１ａから第２領域１１ｂに向けた電流Ｉｗ１を第１導電部１１に供給する。第１入力値が“０”のとき、制御部９０は、第２領域１１ｂから第１領域１１ａに向けた電流Ｉｗ１を第１導電部１１に供給する。第２入力値が“１”のとき、制御部９０は、第１磁性層２１の電位Ｐ１を第１電位に設定する。第２入力値が“０”のとき、制御部９０は、第１磁性層２１の電位Ｐ１を第２電位に設定する。
電位Ｐ１の設定及び電流Ｉｗ１の供給後、制御部９０は、第１導電部１１と第１磁性層２１との間の電気抵抗（第１電気抵抗）を検出する。例えば、第１磁性層２１の電位が第１電位に設定され、且つ第１領域１１ａから第２領域１１ｂへ電流が流れると、磁化２１Ｍの向きと磁化２２Ｍの向きは、反平行状態となる。制御部９０は、反平行状態に対応する電気抵抗が検出されると、第１動作による出力を“１”と判定する。第１磁性層２１の電位が第２電位に設定されたとき、又は第２領域１１ｂから第１領域１１ａへ電流が流れたときは、磁化２２Ｍの向きが、初期化動作から変化しない。磁化２１Ｍの向きと磁化２２Ｍの向きは、平行状態にある。制御部９０は、平行状態に対応する電気抵抗が検出されると、第１動作による出力を“０”と判定する。
図３（ａ）～図３（ｄ）は、第１動作及び第２動作における入力と出力の関係を示す。図３（ａ）～図３（ｄ）では、便宜的に、第１電位又は第３電位を“＋”と示し、第２電位又は第４電位を“－”と示している。図４（ａ）は、第１動作における入力と出力の関係を示す。第１動作では、図３（ａ）～図３（ｄ）及び図４（ａ）に示すように、第１入力値（ＩＮＰＵＴ１）と第２入力値（ＩＮＰＵＴ２）の両方が“１”のとき、出力値は“１”である。第１入力値と第２入力値の少なくとも一方が“０”のとき、出力値は“０”である。
図２（ｃ）に示すように、第２動作では、制御部９０は、入力値に応じて、電流Ｉｗ２の向き及び電位Ｐ２を制御する。例えば、第１入力値が“１”のとき、制御部９０は、第４領域１２ｄから第５領域１２ｅに向けた電流Ｉｗ２を第２導電部１２に供給する。第１入力値が“０”のとき、制御部９０は、第５領域１２ｅから第４領域１２ｄに向けた電流Ｉｗ２を第２導電部１２に供給する。第２入力値が“１”のとき、制御部９０は、第３磁性層２３の電位Ｐ２を第４電位に設定する。第２入力値が“０”のとき、制御部９０は、第３磁性層２３の電位Ｐ２を第３電位に設定する。
すなわち、第１動作では、第２入力値が“１”のとき、磁化２２Ｍが可変となるように第１磁性層２１の電位が設定される。これに対して、第２動作では、第２入力値が“０”のとき、磁化２４Ｍが可変となるように第３磁性層２３の電位が設定される。また、この例では、磁化２３Ｍの向きは、磁化２１Ｍの向きと逆である。すなわち、第１動作では、第１入力値が“１”のとき、磁化２２Ｍの向きが変化するように第１導電部１１に電流が供給される。これに対して、第２動作では、第１入力値が“０”のとき、磁化２４Ｍの向きが変化するように第２導電部１２に電流が供給される。
電位Ｐ２の設定及び電流Ｉｗ２の供給後、制御部９０は、第２導電部１２と第３磁性層２３との間の電気抵抗を検出する。例えば、第３磁性層２３の電位が第３電位に設定され、且つ第５領域１２ｅから第４領域１２ｄへ電流が流れると、磁化２３Ｍの向きと磁化２４Ｍの向きは、反平行状態となる。制御部９０は、反平行状態に対応する電気抵抗が検出されると、第２動作による出力を“１”と判定する。第３磁性層２３の電位が第４電位に設定されたとき、又は第４領域１２ｄから第５領域１２ｅへ電流が流れたときは、磁化２４Ｍの向きが、初期化動作から変化しない。磁化２３Ｍの向きと磁化２４Ｍの向きは、平行状態にある。制御部９０は、平行状態に対応する電気抵抗が検出されると、第２動作による出力を“０”と判定する。
図４（ｂ）は、第２動作における入力と出力の関係を示す。第２動作では、図３（ａ）～図３（ｄ）及び図４（ｂ）に示すように、第１入力値と第２入力値の両方が“０”のとき、出力は“１”である。第１入力値と第２入力値の少なくとも一方が“１”のとき、出力は“０”である。
第３動作では、制御部９０は、第１動作による第１導電部１１と第１磁性層２１との間の第１電気抵抗に対応する第１値と、第２動作による第２導電部１２と第３磁性層２３との間の第２電気抵抗に対応する第２値と、の論理和を計算する。図４（ｃ）は、第１入力値と、第２入力値と、論理和の出力値と、の関係を示す。図４（ｃ）に示すように、第１入力値と第２入力値が同じときには、“１”が出力される。第１入力値と第２入力値が異なるときには、“０”が出力される。すなわち、磁気デバイス１００は、ＸＮＯＲ演算を実行するＸＮＯＲ論理ゲートとして機能する。
第１実施形態によれば、ＸＮＯＲ演算の一部が、２つの積層体ＳＢ１及びＳＢ２を用いて実行される。これらの積層体を用いた演算は、電流の向き及び参照層の電位の制御により実行される。第１実施形態によれば、ＸＮＯＲ演算に必要なデバイスの構造及びシーケンスをより簡素化できる。例えば、構造及びシーケンスの簡素化により、ＸＮＯＲ論理ゲートの消費電力を低減できる。
図５（ａ）及び図５（ｂ）は、ニューラルネットワークを例示する模式図である。
磁気デバイス１００は、ニューラルネットワーク（特にＢＮＮ）に好適に用いられる。図５（ａ）は、ＢＮＮの概略構成を示す模式図である。図５（ｂ）は、図５（ａ）の一部を拡大した模式図である。
図５（ａ）に示すように、ニューラルネットワークは、入力層ＩＬ、複数の中間層ＭＬ、及び出力層ＯＬを含む。ニューラルネットワークでは、図５（ｂ）に示すように、学習及び推論時に、各入力に重みが掛け合わされ、次の層にその計算結果が入力される。それぞれの積の和が計算され、和に基づいて出力が決定される。これらの積と和の計算には、ＸＮＯＲ論理ゲートが用いられる。
学習及び推論時には、論理ゲートに情報が繰り返し記憶される。このため、論理ゲートとして用いられるデバイスには、高い書き換え耐性が求められる。また、論理ゲートは、計算結果を保持できる不揮発性であることが望ましい。計算結果が不揮発性であることで、計算結果を別の記憶部に保存する必要がなくなり、消費電力を低減できる。また、学習及び推論時には、論理ゲートが繰り返し動作するため、論理ゲートの消費電力は小さいことが望ましい。
磁気デバイス１００では、情報が第２磁性層２２及び第４磁性層２４のそれぞれの磁化の向きとして記憶される。このため、情報の書込に伴う特性の劣化が生じ難く、高い書き換え耐性を実現できる。また、磁気デバイス１００は、上述したように、計算過程の結果が第２磁性層２２及び第４磁性層２４に記憶されるため、不揮発性である。さらに、第１導電部１１及び第２導電部１２への電流の供給により、第２磁性層２２及び第４磁性層２４の情報が書き換えられる。このため、例えば絶縁層などを通して通電させる方式に比べて、より小さな電流で情報の書き込み及び演算を実行できる。
以下で、第１実施形態に係る磁気デバイス１００について、より具体的に説明する。
（ＯＲ演算）
図６（ａ）及び図６（ｂ）は、ＯＲ演算に用いられる構造体を示す模式図である。図６（ｃ）は、ＯＲ演算を示す表である。
図７（ａ）～図７（ｃ）は、ＯＲ演算時の動作を示す模式図である。
例えば、制御部９０は、図６（ａ）に示す構造体ＳＴ１を用いてＯＲ演算を実行する。構造体ＳＴ１は、第３導電部１３、第５磁性層２５、第６磁性層２６、及び第３非磁性層３３を含む。
第３導電部１３は、第７領域１３ｇ、第８領域１３ｈ、及び第９領域１３ｉを含む。第９領域１３ｉは、第７領域１３ｇと第８領域１３ｈとの間に位置する。例えば、第９領域１３ｉは、第７領域１３ｇ及び第８領域１３ｈと連続する。
第５磁性層２５は、第７領域１３ｇと第８領域１３ｈを結ぶ第５方向と交差する第６方向において、第９領域１３ｉから離れている。第３非磁性層３３は、第６方向において、第９領域１３ｉと第５磁性層２５との間に設けられる。第６磁性層２６は、第６方向において、第９領域１３ｉと第３非磁性層３３との間に設けられる。第３導電部１３と第６磁性層２６との間に、別の層が設けられても良い。第６磁性層２６と第３非磁性層３３との間に、別の層が設けられても良い。第３非磁性層３３と第５磁性層２５との間に、別の層が設けられても良い。
第５方向は、第１方向又は第３方向と平行でも良いし、第１方向又は第３方向と交差しても良い。第６方向は、第２方向又は第４方向と平行でも良いし、第２方向又は第４方向と交差しても良い。第３導電部１３には、第１導電部１１と同様の構成を適用可能である。第５磁性層２５には、第１磁性層２１と同様の構成を適用可能である。第６磁性層２６には、第２磁性層２２と同様の構成を適用可能である。第３非磁性層３３には、第１非磁性層３１と同様の構成を適用可能である。
制御部９０は、第７領域１３ｇ、第８領域１３ｈ、及び第５磁性層２５と電気的に接続される。制御部９０は、第５磁性層２５の電位を、第５電位と第６電位との間で切り替える。第５電位は、第６電位と異なる。第５磁性層２５の電位が第５電位のとき、磁化２６Ｍの向きは、第３導電部１３を流れる電流の向きに応じて変化しうる。第５磁性層２５の電位が第６電位のとき、磁化２６Ｍの向きは、第３導電部１３を流れる電流の向きに拘わらず実質的に変化しない。
まず、制御部９０は、図６（ｂ）に示すように、磁化２５Ｍの向きと磁化２６Ｍの向きを反平行状態にする。次に、制御部９０は、入力値に応じて、電流Ｉｗ３の向き及び電位Ｐ３を制御する。入力値は、上述した第１動作による出力値（第１値）と第２動作による出力値（第２値）である。
例えば、第１値が“１”のとき、制御部９０は、第８領域１３ｈから第７領域１３ｇに向けた電流Ｉｗ３を第３導電部１３に供給する。第１値が“０”のとき、制御部９０は、第７領域１３ｇから第８領域１３ｈに向けた電流Ｉｗ３を第３導電部１３に供給する。第２値が“１”のとき、制御部９０は、第５磁性層２５の電位Ｐ３を第６電位に設定する。第２値が“０”のとき、制御部９０は、第５磁性層２５の電位Ｐ３を第５電位に設定する。
電流Ｉｗ３の供給及び電位Ｐ３の設定後、制御部９０は、第３導電部１３と第５磁性層２５との間の電気抵抗を検出する。制御部９０は、反平行状態に対応する電気抵抗が検出されると、第１動作による出力を“１”と判定する。制御部９０は、平行状態に対応する電気抵抗が検出されると、第１動作による出力を“０”と判定する。
図７（ａ）～図７（ｃ）は、ＯＲ演算における入力と出力の関係を示す。図７（ａ）～図７（ｃ）では、便宜的に、第５電位を“＋”と示し、第６電位を“－”と示している。図６（ｃ）及び図７（ａ）～図７（ｃ）に表したように、第１値（Ｖａｌｕｅ１）と第２値（Ｖａｌｕｅ２）の両方が“０”のとき、出力は“０”である。第１値と第２値の一方が“１”のとき、出力は“１”である。このように、制御部９０は、図６（ａ）に表した構造体ＳＴ１を用いて、ＯＲ演算を実行する。
図８（ａ）～図８（ｃ）及び図９（ａ）～図９（ｃ）は、ＯＲ演算時の動作を示す模式図である。
図６（ｂ）及び図７（ａ）～図７（ｃ）の例では、第３導電部１３を流れる電流の向き及び第５磁性層２５の電位を、それぞれ第１値及び第２値に応じて変化させた。ＯＲ演算の具体的な方法は、この例に限らない。磁化２５Ｍの向きと磁化２６Ｍの向きの関係を、第１値又は第２値に応じて変化させても良い。
例えば、第１値が“１”のとき、制御部９０は、図８（ａ）に示すように、磁化２６Ｍの向きと磁化２５Ｍの向き反平行状態にする。第１値が“０”のとき、制御部９０は、図８（ｂ）に示すように、磁化２６Ｍの向きと磁化２５Ｍの向きを平行状態にする。
次に、第２値が“１”のとき、制御部９０は、第５磁性層２５の電位Ｐ３を第５電位に設定する。第２値が“０”のとき、制御部９０は、第５磁性層２５の電位Ｐ３を第６電位に設定する。電位Ｐ３の設定中に、制御部９０は、図８（ｃ）に示すように、第７領域１３ｇから第８領域１３ｈに向けた電流Ｉｗ３を第３導電部１３に供給する。第５磁性層２５の電位Ｐ３が第５電位の場合、電流Ｉｗ３の供給後において、磁化２５Ｍの向きと磁化２６Ｍの向きは反平行状態にある。
電流Ｉｗ３の供給後、制御部９０は、第３導電部１３と第５磁性層２５との間の電気抵抗を検出する。制御部９０は、反平行状態に対応する電気抵抗が検出されると、出力値を“１”と判定する。制御部９０は、平行状態に対応する電気抵抗が検出されると、出力値を“０”と判定する。
図９（ａ）～図９（ｃ）は、ＯＲ演算における入力と出力の関係を示す。図９（ａ）～図９（ｃ）では、便宜的に、第５電位を“＋”と示し、第６電位を“－”と示している。図９（ａ）～図９（ｃ）に表したように、第１値が“０”であり、且つ第２値が“０”の場合のみ、磁化２５Ｍの向きと２６Ｍの向きは平行状態となり、それ以外の場合では、磁化２５Ｍの向きと２６Ｍの向きは反平行状態となる。すなわち、ＯＲ演算が実行される。
制御部９０は、上述した構造体を用いたＯＲ演算に代えて、典型的な揮発性のＯＲ論理ゲートを用いてＯＲ演算を実行しても良い。
（制御部）
図１０は、第１実施形態に係る磁気デバイスの具体的な一例を示す模式図である。
制御部９０は、例えば図１０に示すように、書込セレクタ９１ａ及び９１ｂ、読出セレクタ９２ａ及び９２ｂ、書込ドライバ９３ａ及び９３ｂ、センスアンプ９４ａ及び９４ｂを含む。
書込セレクタ９１ａは、第１領域１１ａ、第２領域１１ｂ、及び第１磁性層２１と電気的に接続されている。書込セレクタ９１ａは、複数の導電部から第１導電部１１を選択する。また、書込セレクタ９１ａは、複数の積層体から第１積層体ＳＢ１を選択する。書込ドライバ９３ａは、選択された第１導電部１１への電流の供給と、選択された第１磁性層２１の電位の設定と、を実行する。書込ドライバ９３ａは、第１入力値及び第２入力値に応じて、第１導電部１１を流れる電流の向き及び第１磁性層２１の電位を制御する。
読出セレクタ９２ａは、第２領域１１ｂ及び第１磁性層２１と電気的に接続されている。読出セレクタ９２ａは、複数の積層体から第１積層体ＳＢ１を選択し、第１導電部１１（第２領域１１ｂ）と第１磁性層２１との間に所定の電圧を印加する。これにより、第１導電部１１と第１磁性層２１との間の電気抵抗に応じた信号（電流）が流れる。センスアンプ９４ａは、流れた信号Ｓ１を増幅して出力する。増幅された信号Ｓ１は、１つの入力値としてＯＲ論理ゲート９５に入力される。
ＯＲ論理ゲート９５としては、上述した図６（ａ）及び図６（ｂ）に示す構造体ＳＴ１が用いられても良いし、揮発性のＯＲ論理ゲートが用いられても良い。消費電力の低減及び書き換え耐性の向上の観点からは、構造体ＳＴ１が用いられることが好ましい。
書込セレクタ９１ｂは、第４領域１２ｄ、第５領域１２ｅ、及び第３磁性層２３と電気的に接続されている。書込セレクタ９１ｂは、複数の導電部から第２導電部１２を選択する。また、書込セレクタ９１ｂは、複数の積層体から第２積層体ＳＢ２を選択する。書込ドライバ９３ｂは、選択された第２導電部１２への電流の供給と、選択された第３磁性層２３の電位の設定と、を実行する。書込ドライバ９３ｂは、第１入力値及び第２入力値に応じて、第２導電部１２を流れる電流の向き及び第３磁性層２３の電位を制御する。
読出セレクタ９２ｂは、第５領域１２ｅ及び第３磁性層２３と電気的に接続されている。読出セレクタ９２ｂは、複数の積層体から第１積層体ＳＢ１を選択し、第２導電部１２（第５領域１２ｅ）と第３磁性層２３との間に所定の電圧を印加する。これにより、第２導電部１２と第３磁性層２３との間の電気抵抗に応じた信号（電流）が流れる。センスアンプ９４ｂは、流れた信号Ｓ２を増幅する。増幅された信号Ｓ２は、別の入力値としてＯＲ論理ゲート９５に入力される。
図１０に示すように、複数の導電部及び複数の積層体をセレクタで選択することで、複数の導電部及び複数の積層体に対して書込ドライバ及びセンスアンプを共有化できる。これにより、基板上における制御部９０の専有面積を縮小し、磁気デバイス１００の消費電力をさらに低減できる。
例えば、第１導電部１１、第１積層体ＳＢ１、書込セレクタ９１ａ、読出セレクタ９２ａ、書込ドライバ９３ａ、及びセンスアンプ９４ａは、１つの基板上に設けられる。第１導電部１１及び第１積層体ＳＢ１は、複数の導電部及び複数の積層体が配列されたアレイ領域ＡＲａに設けられる。書込ドライバ９３ａは、書込周辺回路領域ＷＰＲａに設けられる。センスアンプ９４ａは、読出周辺回路領域ＲＰＲａに設けられる。例えば、書込セレクタ９１ａは、アレイ領域ＡＲａと書込周辺回路領域ＷＰＲａに跨がって設けられる。読出セレクタ９２ａは、アレイ領域ＡＲａと読出周辺回路領域ＲＰＲａに跨がって設けられる。
同様に、第２導電部１２、第２積層体ＳＢ２、書込セレクタ９１ｂ、読出セレクタ９２ｂ、書込ドライバ９３ｂ、及びセンスアンプ９４ｂは、別の基板上に設けられる。第２導電部１２及び第２積層体ＳＢ２は、複数の導電部及び複数の積層体が配列されたアレイ領域ＡＲｂに設けられる。書込ドライバ９３ｂは、書込周辺回路領域ＷＰＲｂに設けられる。センスアンプ９４ｂは、読出周辺回路領域ＲＰＲｂに設けられる。例えば、書込セレクタ９１ｂは、アレイ領域ＡＲｂと書込周辺回路領域ＷＰＲｂに跨がって設けられる。読出セレクタ９２ｂは、アレイ領域ＡＲｂと読出周辺回路領域ＲＰＲｂに跨がって設けられる。
又は、第１導電部１１、第１積層体ＳＢ１、第２導電部１２、第２積層体ＳＢ２、及び制御部９０が、同じ１つの基板上に設けられても良い。制御部９０の具体的な構成は、図示した例に限定されない。上述した初期化動作及び第１～第３動作が実行できれば、制御部９０には任意の構成を適用可能である。
（変形例）
図１１（ａ）～図１１（ｃ）及び図１２（ａ）～図１２（ｄ）は、第１実施形態に係る磁気デバイスの動作を示す模式図である。
制御部９０は、初期化動作及び第２動作として、以下の動作を実行しても良い。
初期化動作において、制御部９０は、図１１（ａ）に示すように、磁化２２Ｍを磁化２１Ｍと平行にし、磁化２４Ｍを磁化２３Ｍと平行にする。このとき、磁化２３Ｍの向きは、磁化２１Ｍの向きと平行である。すなわち、上述した初期化動作と比べて、磁化２１Ｍの向きと磁化２３Ｍの向きの関係が逆である。
第１動作は、上述した例と同様に実行される。図１１（ｂ）に示すように、第１動作では、制御部９０は、入力値に応じて、電流Ｉｗ１の向き及び電位Ｐ１を制御する。
図１１（ｃ）に示すように、第２動作では、制御部９０は、入力値に応じて、電流Ｉｗ２の向き及び電位Ｐ２を制御する。例えば、第１入力値が“１”のとき、制御部９０は、第５領域１２ｅから第４領域１２ｄに向けた電流Ｉｗ２を第２導電部１２に供給する。第１入力値が“０”のとき、制御部９０は、第４領域１２ｄから第５領域１２ｅに向けた電流Ｉｗ２を第２導電部１２に供給する。すなわち、上述した第２動作と比べて、電流Ｉｗ２の流れる向きが逆である。第２入力値が“１”のとき、制御部９０は、第３磁性層２３の電位Ｐ２を第４電位に設定する。第２入力値が“０”のとき、制御部９０は、第３磁性層２３の電位Ｐ２を第３電位に設定する。
第１動作では、第１入力値が“１”のとき、磁化２２Ｍの向きが変化するように第１導電部１１に電流が供給される。これに対して、第２動作では、第１入力値が“０”のとき、磁化２４Ｍの向きが変化するように第２導電部１２に電流が供給される。
電流Ｉｗ２の供給及び電位Ｐ２の設定後、制御部９０は、第２導電部１２と第３磁性層２３との間の電気抵抗を検出する。制御部９０は、反平行に対応する電気抵抗が検出されると、第２動作による出力を“１”と判定する。制御部９０は、平行に対応する電気抵抗が検出されると、第２動作による出力を“０”と判定する。
ここで説明した第１動作及び第２動作による入力と出力の関係は、図３（ａ）、図３（ｂ）、及び図１２（ａ）～図１２（ｄ）に示す通りである。なお、図１２（ａ）～図１２（ｄ）では、便宜的に、第１電位又は第３電位を“＋”と示し、第２電位又は第４電位を“－”と示している。
第３動作では、第１動作による出力と第２動作による出力とのＯＲ演算が実行される。ＯＲ演算は、上述した通り、図６（ａ）に示す構造体ＳＴ１又は揮発性のＯＲ論理ゲートを用いることができる。以上の動作により、磁気デバイス１００によってＸＮＯＲ演算が実行される。
（第２実施形態）
図１３は、第２実施形態に係る磁気デバイスを例示する模式図である。
図１３に示すように、第２実施形態に係る磁気デバイス２００は、第１導電部１１、第１磁性層２１、第２磁性層２２、第３磁性層２３、第４磁性層２４、第１非磁性層３１、第２非磁性層３２、及び制御部９０を含む。
第１導電部１１は、第１領域１１ａ、第２領域１１ｂ、第３領域１１ｃ、第４領域１１ｄ、及び第５領域１１ｅを含む。第３領域１１ｃは、第１領域１１ａと第２領域１１ｂとの間に位置する。第４領域１１ｄは、第２領域１１ｂと第３領域１１ｃとの間に位置する。第５領域１１ｅは、第３領域１１ｃと第４領域１１ｄとの間に位置する。例えば、第１領域１１ａ～第５領域１１ｅは、互いに連続している。
第１磁性層２１は、第１領域１１ａと第２領域１１ｂとを結ぶ第１方向と交差する第２方向において、第３領域１１ｃから離れている。図１３に示す例では、第１方向は、Ｘ軸方向に平行である。第２方向は、Ｚ軸方向に平行である。第１非磁性層３１は、Ｚ軸方向において、第３領域１１ｃと第１磁性層２１との間に設けられる。第２磁性層２２は、Ｚ軸方向において、第３領域１１ｃと第１非磁性層３１との間に設けられる。第１導電部１１と第２磁性層２２との間に、別の層が設けられても良い。第２磁性層２２と第１非磁性層３１との間に、別の層が設けられても良い。第１非磁性層３１と第１磁性層２１との間に、別の層が設けられても良い。
第３磁性層２３は、Ｚ軸方向において、第４領域１１ｄから離れている。第２非磁性層３２は、Ｚ軸方向において、第４領域１１ｄと第３磁性層２３との間に設けられる。第２磁性層２２は、Ｚ軸方向において、第４領域１１ｄと第２非磁性層３２との間に設けられる。第２導電部１２と第４磁性層２４との間に、別の層が設けられても良い。第４磁性層２４と第２非磁性層３２との間に、別の層が設けられても良い。第２非磁性層３２と第３磁性層２３との間に、別の層が設けられても良い。
制御部９０は、第１領域１１ａ、第２領域１１ｂ、第５領域１１ｅ、第１磁性層２１、及び第３磁性層２３と電気的に接続される。制御部９０は、第１導電部１１への電流の供給、第１磁性層２１の電位の制御、及び第３磁性層２３の電位の制御を実行可能である。
図１４（ａ）～図１４（ｃ）及び図１５（ａ）～図１５（ｄ）は、第２実施形態に係る磁気デバイスの動作を例示する模式図である。
第２実施形態に係る磁気デバイス２００は、第１実施形態に係る磁気デバイス１００と同様に、ＸＮＯＲ論理ゲートとして機能する。制御部９０は、以下の初期化動作、第１動作、及び判定動作を実行する。
図１４（ａ）に示すように、初期化動作では、制御部９０は、磁化２１Ｍの向きと磁化２１Ｍの向きを平行状態にし、磁化２３Ｍの向きと磁化２４Ｍの向きを平行状態にする。例えば、この例では、磁化２３Ｍの向きは、磁化２１Ｍの向きと逆である。
図１４（ｂ）に示すように、第１動作では、制御部９０は、入力値に応じて、電流Ｉｗ１の向き、電位Ｐ１、及び電位Ｐ２を制御する。例えば、第１入力値が“１”のとき、制御部９０は、第１領域１１ａから第２領域１１ｂに向けた電流Ｉｗ１を第１導電部１１に供給する。第１入力値が“０”のとき、制御部９０は、第２領域１１ｂから第１領域１１ａに向けた電流Ｉｗ１を第１導電部１１に供給する。
第２入力値が“１”のとき、制御部９０は、第１磁性層２１の電位Ｐ１を第１電位に設定し、且つ第３磁性層２３の電位Ｐ２を第４電位に設定する。第２入力値が“０”のとき、制御部９０は、第１磁性層２１の電位Ｐ１を第２電位に設定し、且つ第３磁性層２３の電位Ｐ２を第３電位に設定する。
例えば、第１入力値が“１”であり、第２入力値が“１”のとき、第１磁性層２１の電位が第１電位に設定され、第３磁性層２３の電位が第４電位に設定され、第１領域１１ａから第２領域１１ｂへ電流が流れる。これにより、磁化２１Ｍの向きと磁化２２Ｍの向きが反平行状態となり、磁化２４Ｍの向きは変化しない。第１入力値が“０”であり、第２入力値が“０”のとき、第１磁性層２１の電位が第２電位に設定され、第３磁性層２３の電位が第３電位に設定され、第２領域１１ｂから第１領域１１ａへ電流が流れる。これにより、磁化２２Ｍの向きは変化せず、磁化２３Ｍの向きと磁化２４Ｍの向きは反平行状態となる。
電位Ｐ１の設定、電位Ｐ２の設定、及び電流Ｉｗ１の供給後、制御部９０は、判定動作において、第１導電部１１と第１磁性層２１との間の第１電気抵抗、及び第１導電部１１と第３磁性層２３との間の第２電気抵抗に基づく参照値から、出力値を判定する。具体的には、第１磁性層２１と第３磁性層２３との間に所定の電圧を印加し、第５領域１１ｅの電位を検出する。参照値は、例えば、第５領域１１ｅの電位である。第５領域１１ｅの電位は、第１電気抵抗及び第２電気抵抗に応じて変化する。
磁化２１Ｍの向きと磁化２２Ｍの向きが平行状態であり、磁化２３Ｍの向きと磁化２４Ｍの向きが平行状態であるとき、第５領域１１ｅの電位は、第１磁性層２１の電位と第３磁性層２３の電位との中間の電位となる。同様に、磁化２１Ｍの向きと磁化２２Ｍの向きが反平行状態であり、磁化２３Ｍの向きと磁化２４Ｍの向きが反平行状態であるとき、第５領域１１ｅの電位は、中間の電位となる。磁化２１Ｍの向きと磁化２２Ｍの向きが平行状態と反平行状態の一方であり、磁化２３Ｍの向きと磁化２４Ｍの向きが平行状態と反平行状態の他方であるとき、第５領域１１ｅの電位は、中間の電位からずれた値となる。
制御部９０は、参照値を予め設定された範囲と比較する。例えば、上記中間の電位の値を含む範囲が予め設定される。制御部９０は、検出された第５領域１１ｅの電位を、その範囲と比較する。第５領域１１ｅの電位がその範囲内にあるとき、制御部９０は、出力値を“０”と判定する。第５領域１１ｅの電位がその範囲外にあるとき、制御部９０は、出力値を“１”と判定する。
図１５（ａ）～図１５（ｄ）は、入力と出力の関係を示す。図１５（ａ）～図１５（ｄ）では、便宜的に、第１電位又は第３電位を“＋”と示し、第２電位又は第４電位を“－”と示している。一例として、制御部９０は、第１磁性層２１の電位を０Ｖに設定し、第３磁性層２３の電位を１．０Ｖに設定する。磁化２１Ｍの向きと磁化２２Ｍの向きとの関係が、磁化２３Ｍの向きと磁化２４Ｍの向きとの関係と同じ状態にあるとき、図１５（ｂ）及び図１５（ｃ）に示すように、第５領域１１ｅの電位は０．５Ｖとなる。磁化２１Ｍの向きと磁化２２Ｍの向きとの関係が、磁化２３Ｍの向きと磁化２４Ｍの向きとの関係と異なる状態にあるとき、図１５（ａ）及び図１５（ｄ）に示すように、第５領域１１ｅの電位は、０．５Ｖから外れた値となる。制御部９０は、検出された第５領域１１ｅの電位を、予め設定された範囲と比較し、出力値を判定する。
これにより、第１実施形態に係る磁気デバイス１００と同様に、ＸＮＯＲ演算が実行できる。また、第２実施形態に係る磁気デバイス２００では、第１実施形態に係る磁気デバイス１００で実行していたＯＲ演算が不要となる。第２実施形態に係る磁気デバイス２００を用いることで、ＯＲ演算のための構造体を用意する必要が無い。また、第１実施形態に比べて簡易なシーケンスでＸＮＯＲ演算を実行できる。
（制御部）
図１６は、第２実施形態に係る磁気デバイスの具体的な一例を示す模式図である。
制御部９０は、例えば図１６に示すように、書込セレクタ９１、読出セレクタ９２、書込ドライバ９３、及びセンスアンプ９４を含む。書込セレクタ９１は、第１領域１１ａ、第２領域１１ｂ、第１磁性層２１、及び第３磁性層２３と電気的に接続されている。書込セレクタ９１は、複数の導電部から第１導電部１１を選択する。また、書込セレクタ９１は、複数の積層体から第１積層体ＳＢ１及び第２積層体ＳＢ２を選択する。書込ドライバ９３は、選択された第１導電部１１への電流の供給と、選択された第１磁性層２１の電位の設定と、選択された第３磁性層２３の電位の設定と、を実行する。書込ドライバ９３ａは、第１入力値及び第２入力値に応じて、第１導電部１１を流れる電流の向き、第１磁性層２１の電位、及び第３磁性層２３の電位を制御する。
読出セレクタ９２は、第５領域１１ｅ、第１磁性層２１、及び第３磁性層２３と電気的に接続されている。読出セレクタ９２は、複数の積層体から第１積層体ＳＢ１及び第２積層体ＳＢ２を選択する。読出セレクタ９２は、第１磁性層２１と第３磁性層２３との間に所定の電圧を印加し、第５領域１１ｅの電位を検出する。センスアンプ９４は、検出した信号Ｓを増幅して出力する。
例えば、第１導電部１１、第１積層体ＳＢ１、第２積層体ＳＢ２、書込セレクタ９１、読出セレクタ９２、書込ドライバ９３、及びセンスアンプ９４は、１つの基板上に設けられる。第１導電部１１、第１積層体ＳＢ１、及び第２積層体ＳＢ２は、複数の導電部及び複数の積層体が配列されたアレイ領域ＡＲ１に設けられる。書込ドライバ９３は、書込周辺回路領域ＷＰＲ１に設けられる。センスアンプ９４は、読出周辺回路領域ＲＰＲ１に設けられる。例えば、書込セレクタ９１は、アレイ領域ＡＲ１と書込周辺回路領域ＷＰＲ１に跨がって設けられる。読出セレクタ９２は、アレイ領域ＡＲ１と読出周辺回路領域ＲＰＲ１に跨がって設けられる。
制御部９０の具体的な構成は、図示した例に限定されない。上述した初期化動作、第１動作、及び判定動作が実行できれば、制御部９０には任意の構成を適用可能である。
（変形例）
図１７（ａ）～図１７（ｃ）及び図１８（ａ）～図１８（ｄ）は、第２実施形態に係る磁気デバイスの動作を示す模式図である。
制御部９０は、初期化動作及び第１動作として、以下の動作を実行しても良い。
図１７（ａ）に示すように、初期化動作では、制御部９０は、磁化２１Ｍの向きと磁化２１Ｍの向きを平行状態にし、磁化２３Ｍの向きと磁化２４Ｍの向きを平行状態にする。この例では、磁化２３Ｍの向きは、磁化２１Ｍの向きと同じである。
図１７（ｂ）に示すように、第１動作では、制御部９０は、入力値に応じて、電流Ｉｗ１の向き、電流Ｉｗ２の向き、電位Ｐ１、及び電位Ｐ２を制御する。例えば、第１入力値が“１”のとき、制御部９０は、第１領域１１ａから第５領域１１ｅに向けた電流Ｉｗ１と第２領域１１ｂから第５領域１１ｅに向けた電流Ｉｗ２を第１導電部１１に供給する。第１入力値が“０”のとき、制御部９０は、第５領域１１ｅから第１領域１１ａに向けた電流Ｉｗ１と第５領域１１ｅから第２領域１１ｂに向けた電流Ｉｗ２を第１導電部１１に供給する。
第２入力値が“１”のとき、制御部９０は、第１磁性層２１の電位Ｐ１を第１電位に設定し、且つ第３磁性層２３の電位Ｐ２を第４電位に設定する。第２入力値が“０”のとき、制御部９０は、第１磁性層２１の電位Ｐ１を第２電位に設定し、且つ第３磁性層２３の電位Ｐ２を第３電位に設定する。
電位Ｐ１及びＰ２の設定、電流Ｉｗ１及びＩｗ２の供給後、制御部９０は、上述した例と同様に判定動作を実行する。これにより、出力値が判定される。
図１８（ａ）～図１８（ｄ）は、入力と出力の関係を示す。図１８（ａ）～図１８（ｄ）では、便宜的に、第１電位又は第３電位を“＋”と示し、第２電位又は第４電位を“－”と示している。磁化２１Ｍの向きと磁化２２Ｍの向きとの関係が、磁化２３Ｍの向きと磁化２４Ｍの向きとの関係と同じ状態にあるとき、図１８（ｂ）及び図１８（ｃ）に示すように、第５領域１１ｅの電位は０．５Ｖとなる。磁化２１Ｍの向きと磁化２２Ｍの向きとの関係が、磁化２３Ｍの向きと磁化２４Ｍの向きとの関係と異なる状態にあるとき、図１８（ａ）及び図１８（ｄ）に示すように、第５領域１１ｅの電位は、０．５Ｖから外れた値となる。制御部９０は、検出された第５領域１１ｅの電位を、予め設定された範囲と比較し、出力値を判定する。
以上の動作により、磁気デバイス２００によってＸＮＯＲ演算が実行される。
（第３実施形態）
図１９は、第３実施形態に係る磁気デバイスを示す模式図である。
第３実施形態に係る磁気デバイス３００は、第２実施形態に係る磁気デバイス２００と比べて、記憶部４０をさらに含む。制御部９０は、ＸＮＯＲ演算の結果（出力値）を記憶部４０に記憶する。
例えば、記憶部４０は、第７磁性層２７と、第８磁性層２８と、第７磁性層２７と第８磁性層２８との間に設けられた第４非磁性層３４と、を含む。第７磁性層２７には、第１磁性層２１と同様の構成を適用可能である。第８磁性層２８には、第２磁性層２２と同様の構成を適用可能である。第４非磁性層３４には、第１非磁性層３１と同様の構成を適用可能である。
例えば、制御部９０は、第８磁性層２８の磁化２８Ｍの向きを出力値に対応させる。これにより、ＸＮＯＲ演算の結果を記憶する。第７磁性層２７、第４非磁性層３４、及び第８磁性層２８を含む経路の電気抵抗は、磁化２７Ｍの向きと磁化２８Ｍの向きとの差異に依存する。記憶された出力値は、この経路の電気抵抗を検出することで、読み出される。
第８磁性層２８への値の記憶方法は、任意である。例えば、制御部９０は、第７磁性層２７と第８磁性層２８との間に電流を流し、磁化２８Ｍにスピントランスファートルクを作用させることで、磁化２８Ｍの向きを制御しても良い。制御部９０は、第７磁性層２７と第８磁性層２８との間に電圧を印加して磁化２８Ｍの向きを制御するプリセッショナルスイッチングを実行しても良い。又は、磁気デバイス１００の第１導電部１１及び第１積層体ＳＢ１と同様に、スピン軌道トルクを利用して磁化２８Ｍの向きを制御しても良い。
積層体ＳＢ４を記憶に用いることで、出力値の記憶に要する消費電力を低減できる。また、出力値を不揮発に記憶できる。
例えば、第７磁性層２７、第４非磁性層３４、及び第８磁性層２８を含む積層体ＳＢ４は、第４導電部１４の上に設けられる。第４導電部１４は、第１接続領域１４ａ、第２接続領域１４ｂ、及び中間領域１４ｃを含む。中間領域１４ｃは、第１接続領域１４ａと第２接続領域１４ｂとの間に位置する。例えば、中間領域１４ｃは、第１接続領域１４ａ及び第２接続領域１４ｂと連続する。
第７磁性層２７は、第１接続領域１４ａと第２接続領域１４ｂとを結ぶ方向と交差する方向において、中間領域１４ｃから離れている。第４非磁性層３４は、中間領域１４ｃと第７磁性層２７との間に設けられる。第８磁性層２８は、中間領域１４ｃと第４非磁性層３４との間に設けられる。第１導電部１１と第８磁性層２８との間に、別の層が設けられても良い。第８磁性層２８と第４非磁性層３４との間に、別の層が設けられても良い。第４非磁性層３４と第７磁性層２７との間に、別の層が設けられても良い。
制御部９０は、第１接続領域１４ａ、第２接続領域１４ｂ、及び第７磁性層２７と電気的に接続される。制御部９０は、第７磁性層２７の電位を、第７電位と第８電位との間で切り替える。第８電位は、第７電位と異なる。第７磁性層２７の電位が第７電位のとき、第７磁性層２７の電位が第８電位のときに比べて、磁化２７Ｍの向きが変化し易い。制御部９０は、第７磁性層２７の電位、及び第４導電部１４を流れる電流の向きを制御し、磁化２７Ｍの向きを出力値に対応させる。
例えば、制御部９０は、図１６に示す例に比べて、書込セレクタ９１ｃ、読出セレクタ９２ｃ、書込ドライバ９３ｃ、センスアンプ９４ｃ、及び制御回路９６をさらに含む。書込セレクタ９１ｃは、第１接続領域１４ａ、第２接続領域１４ｂ、及び第７磁性層２７と電気的に接続されている。書込セレクタ９１ｃは、複数の導電部から第４導電部１４を選択する。また、書込セレクタ９１ｃは、複数の積層体から積層体ＳＢ４を選択する。書込ドライバ９３ｃは、選択された第４導電部１４への電流の供給と、選択された第７磁性層２７の電位の設定と、を実行する。
読出セレクタ９２ｃは、第７磁性層２７及び第２接続領域１４ｂと電気的に接続されている。読出セレクタ９２ｃは、複数の積層体から第１積層体ＳＢ１を選択する。読出セレクタ９２ｃは、第７磁性層２７と第２接続領域１４ｂとの間に所定の電圧を印加する。これにより、第７磁性層２７と第４導電部１４との間の電気抵抗に応じた信号（電流）が流れる。センスアンプ９４ｃは、流れた信号を増幅して出力する。
例えば、第４導電部１４、積層体ＳＢ４、書込セレクタ９１ｃ、読出セレクタ９２ｃ、書込ドライバ９３ｃ、及びセンスアンプ９４ｃは、第１導電部１１、第１積層体ＳＢ１、第２積層体ＳＢ２等が設けられた基板上に設けられる。これにより、出力値を記憶する際の消費電力を低減できる。第４導電部１４及び積層体ＳＢ４は、出力値を記憶するための複数の導電部及び複数の積層体が配列されたアレイ領域ＡＲ２に設けられる。書込ドライバ９３ｃは、記憶部４０に情報を書き込むための書込周辺回路領域ＷＰＲ２に設けられる。センスアンプ９４ｃは、記憶部４０の情報を読み出すための読出周辺回路領域ＲＰＲ２に設けられる。例えば、書込セレクタ９１ｃは、アレイ領域ＡＲ２と書込周辺回路領域ＷＰＲ２に跨がって設けられる。読出セレクタ９２ｃは、アレイ領域ＡＲ２と読出周辺回路領域ＲＰＲ２に跨がって設けられる。
制御回路９６は、上述した制御部９０の各構成要素を制御する。例えば、制御回路９６は、磁気デバイス２００にＸＮＯＲ演算を実行させると、記憶部４０に出力値を記憶させる。
近年、Internet of Things（ＩｏＴ）、人工知能（ＡＩ）、機械学習などのために、安価かつ極低消費エネルギーな論理ゲート及びメモリが求められている。例えば、Binary Neural Network（ＢＮＮ）では、ＸＮＯＲ論理ゲートが用いられている。このＸＮＯＲ論理ゲートについて、例えば、より簡易なシーケンスで演算を実行できることが求められている。
以上で説明した各実施形態によれば、ＸＮＯＲ演算に必要なデバイスの構造及びシーケンスをより簡素化できる磁気デバイスを提供できる。また、第１導電部１１、第１積層体ＳＢ１、第２導電部１２、第２積層体ＳＢ２等を用いてＸＮＯＲ演算を実行させる制御部を備えた演算装置によれば、ＸＮＯＲ演算をより簡素なシーケンスで実現できる。
実施形態は、以下の構成（例えば、技術案）を含んでも良い。
（構成Ａ１）
第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、を含む第１導電部と、
前記第１領域と前記第２領域を結ぶ第１方向と交差する第２方向において前記第３領域から離れた第１磁性層と、
前記第３領域と前記第１磁性層との間に設けられた第１非磁性層と、
前記第３領域と前記第１非磁性層との間に設けられた第２磁性層と、
第４領域と、第５領域と、前記第４領域と前記第５領域との間の第６領域と、を含む第２導電部と、
前記第４領域と前記第５領域を結ぶ第３方向と交差する第４方向において前記第６領域から離れた第３磁性層と、
前記第６領域と前記第３磁性層との間に設けられた第２非磁性層と、
前記第６領域と前記第２非磁性層との間に設けられた第４磁性層と、
前記第１領域、前記第２領域、前記第４領域、前記第５領域、前記第１磁性層、及び前記第３磁性層と電気的に接続された制御部であって、
前記第１磁性層の磁化の向きと前記第２磁性層の磁化の向きとを平行状態とし、前記第３磁性層の磁化の向きと前記第４磁性層の磁化の向きとを平行状態とする初期化動作と、
第１入力値に応じた向きの第１電流を前記第１領域と前記第２領域との間に供給し、且つ前記第１磁性層の電位を第２入力値に応じて設定した後に、前記第１導電部と前記第１磁性層との間の第１電気抵抗を検出する第１動作と、
前記第１入力値に応じた向きの第２電流を前記第４領域と前記第５領域との間に供給し、且つ前記第３磁性層の電位を前記第２入力値に応じて設定した後に、前記第２導電部と前記第３磁性層との間の第２電気抵抗を検出する第２動作と、
前記第１電気抵抗に対応する第１値と前記第２電気抵抗に対応する第２値との論理和の出力値を得る第３動作と、
を実行する前記制御部と、
を備えた磁気デバイス。
（構成Ａ２）
前記第１入力値に対応する前記第２電流の向きは、前記第１入力値に対応する前記第１電流の向きと逆である、又は
前記第２入力値に対応する前記第３磁性層の電位は、前記第２入力値に対応する前記第１磁性層の電位と異なる構成Ａ１記載の磁気デバイス。
（構成Ａ３）
前記制御部は、前記第３動作において、
第３導電部と、
前記第３導電部から離れた第５磁性層と、
前記第３導電部と前記第５磁性層との間に設けられた第３非磁性層と、
前記第３導電部と前記第３非磁性層との間に設けられた第６磁性層と、
を含む構造体を用いて、前記論理和の前記出力値を計算する構成Ａ１又は２に記載の磁気デバイス。
（構成Ａ４）
前記第１磁性層の磁化の向きは、前記第１方向及び前記第２方向に平行な面と交差し、
前記第３磁性層の磁化の向きは、前記第３方向及び前記第４方向に平行な面と交差する構成Ａ１～３のいずれか１つに記載の磁気デバイス。
（構成Ａ５）
第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、前記第２領域と前記第３領域との間の第４領域と、前記第３領域と前記第４領域との間の第５領域と、を含む第１導電部と、
前記第１領域と前記第２領域を結ぶ第１方向と交差する第２方向において前記第３領域から離れた第１磁性層と、
前記第３領域と前記第１磁性層との間に設けられた第１非磁性層と、
前記第３領域と前記第１非磁性層との間に設けられた第２磁性層と、
前記第２方向において前記第４領域から離れた第３磁性層と、
前記第４領域と前記第３磁性層との間に設けられた第２非磁性層と、
前記第４領域と前記第２非磁性層との間に設けられた第４磁性層と、
前記第１領域、前記第２領域、前記第５領域、前記第１磁性層、及び前記第３磁性層と電気的に接続された制御部であって、
前記第１磁性層の磁化の向きと前記第２磁性層の磁化の向きとを平行状態とし、前記第３磁性層の磁化の向きと前記第４磁性層の磁化の向きとを平行状態とする初期化動作と、
第１入力値に応じた向きの第１電流を前記第１領域と前記第２領域との間に供給し、且つ前記第１磁性層の電位及び前記第３磁性層の電位をそれぞれ第２入力値に応じて設定する第１動作と、
前記第１導電部と前記第１磁性層との間の第１電気抵抗、及び前記第１導電部と前記第３磁性層との間の第２電気抵抗に基づく参照値から出力値を判定する判定動作と、
を実行する前記制御部と、
を備えた磁気デバイス。
（構成Ａ６）
第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、前記第２領域と前記第３領域との間の第４領域と、前記第３領域と前記第４領域との間の第５領域と、を含む第１導電部と、
前記第１領域と前記第２領域を結ぶ第１方向と交差する第２方向において前記第３領域から離れた第１磁性層と、
前記第３領域と前記第１磁性層との間に設けられた第１非磁性層と、
前記第３領域と前記第１非磁性層との間に設けられた第２磁性層と、
前記第２方向において前記第４領域から離れた第３磁性層と、
前記第４領域と前記第３磁性層との間に設けられた第２非磁性層と、
前記第４領域と前記第２非磁性層との間に設けられた第４磁性層と、
前記第１領域、前記第２領域、前記第５領域、前記第１磁性層、及び前記第３磁性層と電気的に接続された制御部であって、
前記第１磁性層の磁化の向きと前記第２磁性層の磁化の向きとを平行状態とし、前記第３磁性層の磁化の向きと前記第４磁性層の磁化の向きとを平行状態とする初期化動作と、
第１入力値に応じた向きの第１電流を前記第１領域と前記第５領域との間に供給し、前記第１電流と逆向きの第２電流を前記第２領域と前記第５領域との間に供給し、且つ前記第１磁性層の電位及び前記第３磁性層の電位をそれぞれ第２入力値に応じて設定する第１動作と、
前記第１導電部と前記第１磁性層との間の第１電気抵抗、及び前記第１導電部と前記第３磁性層との間の第２電気抵抗に基づく参照値から出力値を判定する判定動作と、
を実行する前記制御部と、
を備えた磁気デバイス。
（構成Ａ７）
前記制御部は、前記判定動作において、
前記参照値が、前記第１電気抵抗及び前記第２電気抵抗の一方が平行状態であることを示すとき、前記出力値を１と判定し、
前記参照値が、前記第１電気抵抗及び前記第２電気抵抗の両方が平行状態であることを示すとき、前記出力値を０と判定する、
構成Ａ５又は６に記載の磁気デバイス。
（構成Ａ８）
前記制御部は、前記判定動作において、前記第１磁性層と前記第３磁性層との間への電圧印加時における前記第５領域の電位を前記参照値として検出し、前記第５領域の前記電位に基づいて前記出力値を判定する構成Ａ５又は６に記載の磁気デバイス。
（構成Ａ９）
前記第２入力値に対応する前記第３磁性層の電位は、前記第２入力値に対応する前記第１磁性層の電位と異なる構成Ａ５～８のいずれか１つに記載の磁気デバイス。
（構成Ａ１０）
前記第１磁性層の磁化の向き、及び前記第３磁性層の磁化の向きは、前記第１方向及び前記第２方向に平行な面と交差する構成Ａ５～９のいずれか１つに記載の磁気デバイス。
（構成Ａ１１）
前記出力値を記憶する記憶部をさらに備えた構成Ａ１～１０のいずれか１つに記載の磁気デバイス。
（構成Ａ１２）
前記記憶部は、
第７磁性層と、
第８磁性層と、
前記第７磁性層と前記第８磁性層との間に設けられた第４非磁性層と、
を含み、
前記制御部は、前記第８磁性層の磁化の向きを前記出力値に対応させることで、前記出力値を記憶する構成Ａ１１記載の磁気デバイス。
（構成Ａ１３）
第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、を含む第１導電部と、
前記第１領域と前記第２領域を結ぶ第１方向と交差する第２方向において前記第３領域から離れた第１磁性層と、
前記第３領域と前記第１磁性層との間に設けられた第１非磁性層と、
前記第３領域と前記第１非磁性層との間に設けられた第２磁性層と、
第４領域と、第５領域と、前記第４領域と前記第５領域との間の第６領域と、を含む第２導電部と、
前記第４領域と前記第５領域を結ぶ第３方向と交差する第４方向において前記第６領域から離れた第３磁性層と、
前記第６領域と前記第３磁性層との間に設けられた第２非磁性層と、
前記第６領域と前記第２非磁性層との間に設けられた第４磁性層と、
を含む磁気デバイスを用いて演算を実行する演算装置であって、
前記第１磁性層の磁化の向きと前記第２磁性層の磁化の向きとを平行状態とし、前記第３磁性層の磁化の向きと前記第４磁性層の磁化の向きとを平行状態とする初期化動作と、
第１入力値に応じた向きの第１電流を前記第１領域と前記第２領域との間に供給し、且つ前記第１磁性層の電位を第２入力値に応じて設定した後に、前記第１導電部と前記第１磁性層との間の第１電気抵抗を検出する第１動作と、
前記第１入力値に応じた向きの第２電流を前記第４領域と前記第５領域との間に供給し、且つ前記第３磁性層の電位を前記第２入力値に応じて設定した後に、前記第２導電部と前記第３磁性層との間の第２電気抵抗を検出する第２動作と、
前記第１電気抵抗に対応する第１値と前記第２電気抵抗に対応する第２値との論理和の出力値を得る第３動作と、
を実行する演算装置。
（構成Ａ１４）
第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、前記第２領域と前記第３領域との間の第４領域と、前記第３領域と前記第４領域との間の第５領域と、を含む第１導電部と、
前記第１領域と前記第２領域を結ぶ第１方向と交差する第２方向において前記第３領域から離れた第１磁性層と、
前記第３領域と前記第１磁性層との間に設けられた第１非磁性層と、
前記第３領域と前記第１非磁性層との間に設けられた第２磁性層と、
前記第２方向において前記第４領域から離れた第３磁性層と、
前記第４領域と前記第３磁性層との間に設けられた第２非磁性層と、
前記第４領域と前記第２非磁性層との間に設けられた第４磁性層と、
を含む磁気デバイスを用いて演算を実行する演算装置であって、
前記第１磁性層の磁化の向きと前記第２磁性層の磁化の向きとを平行状態とし、前記第３磁性層の磁化の向きと前記第４磁性層の磁化の向きとを平行状態とする初期化動作と、
第１入力値に応じた向きの第１電流を前記第１領域と前記第２領域との間に供給し、且つ前記第１磁性層の電位及び前記第３磁性層の電位をそれぞれ第２入力値に応じて設定する第１動作と、
前記第１導電部と前記第１磁性層との間の第１電気抵抗、及び前記第１導電部と前記第３磁性層との間の第２電気抵抗に基づく参照値から出力値を判定する判定動作と、
を実行する演算装置。
（構成Ａ１５）
第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、前記第２領域と前記第３領域との間の第４領域と、前記第３領域と前記第４領域との間の第５領域と、を含む第１導電部と、
前記第１領域と前記第２領域を結ぶ第１方向と交差する第２方向において前記第３領域から離れた第１磁性層と、
前記第３領域と前記第１磁性層との間に設けられた第１非磁性層と、
前記第３領域と前記第１非磁性層との間に設けられた第２磁性層と、
前記第２方向において前記第４領域から離れた第３磁性層と、
前記第４領域と前記第３磁性層との間に設けられた第２非磁性層と、
前記第４領域と前記第２非磁性層との間に設けられた第４磁性層と、
を含む磁気デバイスを用いて演算を実行する演算装置であって、
前記第１磁性層の磁化の向きと前記第２磁性層の磁化の向きとを平行状態とし、前記第３磁性層の磁化の向きと前記第４磁性層の磁化の向きとを平行状態とする初期化動作と、
第１入力値に応じた向きの第１電流を前記第１領域と前記第５領域との間に供給し、前記第１電流と逆向きの第２電流を前記第２領域と前記第５領域との間に供給し、且つ前記第１磁性層の電位及び前記第３磁性層の電位をそれぞれ第２入力値に応じて設定する第１動作と、
前記第１導電部と前記第１磁性層との間の第１電気抵抗、及び前記第１導電部と前記第３磁性層との間の第２電気抵抗に基づく参照値から出力値を判定する判定動作と、
を実行する演算装置。
（第４実施形態）
第４実施形態は、磁気デバイスに係る。第４実施形態に係る磁気デバイスは、第１実施形態に係る磁気デバイス１００と同様に、第１導電部１１、第１積層体ＳＢ１、第２導電部１２、第２積層体ＳＢ２及び制御部９０を含む（例えば、図１参照）。
第１実施形態と同様に、第１導電部１１は、第１領域１１ａと、第２領域１１ｂと、第１領域１１ａと第２領域１１ｂとの間の第３領域１１ｃと、を含む。第１領域１１ａから第２領域１１ｂへの方向は、第１方向に沿う。
第１実施形態と同様に、第１積層体ＳＢ１は、第１磁性層２１及び第２磁性層２２を含む。第２磁性層２２は、第１方向と交差する第２方向において、第３領域１１ｃと第１磁性層２１との間にある。
第１実施形態と同様に、第２導電部１２は、第４領域１２ｄと、第５領域１２ｅと、第４領域１２ｄと第５領域１２ｅとの間の第６領域１２ｆと、を含む。第４領域１２ｄから第５領域１２ｅへの方向は、第３方向に沿う。
第１実施形態と同様に、第２積層体ＳＢ２は、第３磁性層２３及び第４磁性層２４を含む。第４磁性層２４は、第３方向と交差する第４方向において、第６領域１２ｆと第３磁性層２３との間にある。
第１実施形態と同様に、制御部９０は、第１導電部１１、第１積層体ＳＢ１、第２導電部１２及び第２積層体ＳＢ２と電気的に接続される。例えば、制御部９０は、第１領域１１ａ、第２領域１１ｂ、第４領域１２ｄ、第５領域１２ｅ、第１磁性層２１及び第２磁性層２２と電気的に接続される。実施形態において、電気的に接続される状態は、スイッチ（例えば、トランジスタなど）により、電流が流れる状態と、電流が実質的に流れる状態と、が切り替えられる状態を含んでも良い。
第１実施形態と同様に、第１積層体ＳＢ１は、第１低電気抵抗状態、または、第１低電気抵抗よりも高い第１高電気抵抗状態になることが可能である。第１低電気抵抗状態は、例えば、第１磁性層２１の磁化２１Ｍと第２磁性層２２の磁化２２Ｍとが、互いに実質的に「平行」である。第１高電気抵抗状態は、例えば、第１磁性層２１の磁化２１Ｍと第２磁性層２２の磁化２２Ｍとが、互いに実質的に「反平行」である。
第１実施形態と同様に、第２積層体ＳＢ２は、第２低電気抵抗状態、または、第２低電気抵抗よりも高い第２高電気抵抗状態になることが可能である。第２低電気抵抗状態は、例えば、第３磁性層２３の磁化２３Ｍと第４磁性層２４の磁化２４Ｍとが、互いに実質的に「平行」である。第２高電気抵抗状態は、例えば、第３磁性層２３の磁化２３Ｍと第４磁性層２４の磁化２４Ｍとが、互いに実質的に「反平行」である。
図２０は、第４実施形態に係る磁気デバイスの動作を例示するフローチャート図である。
図２０は、制御部９０で行われる動作を例示している。
図２０に示すように、制御部９０は、初期化動作Ｓ１００と、第１動作Ｓ１１０と、第２動作Ｓ１２０と、を実施して、第１入力及び第２入力のＸＮＯＲ演算が可能である。初期化動作Ｓ１００、第１動作Ｓ１１０及び第２動作Ｓ１２０は、繰り返して実施されても良い。以下、これらの動作の例について説明する。
制御部９０は、第１動作Ｓ１１０において、第１磁性層２１の電位を第１電位または第２電位としつつ第１導電部１１に第１電流を供給し、第３磁性層２３の電位を第３電位または第４電位としつつ第２導電部１２に第２電流を供給する。第１磁性層２１の電位は、例えば、第１導電部１１の電位を基準にした第１磁性層２１の電位である。第３磁性層２３の電位は、例えば、第２導電部１２の電位を基準にした第３磁性層２３の電位である。
第４実施形態において、第１磁性層２１の電位が第２電位のとき、第１磁性層２１の電位が第１電位のときに比べて、第１積層体ＳＢ１の電気抵抗は変化し易い。第２電位は、例えば、Activate電圧（または選択電位）である。第１電位は、例えば、Deactivate電圧（または非選択電位）である。１つの例において、第２電位は負であり、第１電位は正である。
第４実施形態において、第３磁性層２３の電位が第４電位のとき、第３磁性層２３の電位が第３電位のときに比べて、第２積層体ＳＢ２の電気抵抗は変化し易い。第４電位は、例えば、Activate電圧（または選択電位）である。第３電位は、例えば、Deactivate電圧（または非選択電位）である。１つの例において、第４電位は負であり、第３電位は正である。
制御部９０は、第１動作Ｓ１１０において、第１磁性層２１の電位を第１電位または第２電位としつつ第１導電部１１に第１電流を供給し、第３磁性層２３の電位を第３電位または第４電位としつつ第２導電部１２に第２電流を供給する。
制御部９０は、第２動作Ｓ１２０において、第１動作Ｓ１１０の後の第１積層体ＳＢ１の電気抵抗、及び、第１動作Ｓ１１０の後の第２積層体ＳＢ２の電気抵抗に応じた値を測定する。
図２１は、第４実施形態に係る磁気デバイスを例示する模式的斜視図である。
図２１に示すように、実施形態に係る磁気デバイス４１１において、第１積層体ＳＢ１は、第１磁性部材２１Ａを含んでも良い。第３領域１１ｃと第１磁性部材２１Ａとの間に、第１磁性層２１がある。第２磁性層２２と第１磁性層２１との間に、第１非磁性層３１がある。第２積層体ＳＢ２は、第２磁性部材２２Ａを含んでも良い。第６領域１２ｆと第２磁性部材２２Ａとの間に、第３磁性層２３がある。第４磁性層２４と第３磁性層２３との間に、第２非磁性層３２がある。第１磁性部材２１Ａ及び第２磁性部材２２Ａは、例えば、ＩｒＭｎ及びＰｔＭｎよりなる群から選択された少なくとも１つなどを含む。第１磁性部材２１Ａ及び第２磁性部材２２Ａは、例えば、反強磁性層である。
図２１に示すように、この例では、第２領域１１ｂは第４領域１２ｄと電気的に接続される。第２動作Ｓ１２０において、制御部９０は、例えば、第１磁性層２１と第３磁性層２３との間に第１電位差を印加する。例えば、制御部９０は、第３磁性層２３を基準にして第１磁性層２１に第１電位差を印加したとき、第２領域１１ｂ及び第４領域１２ｄの接続点ＣＮにおける電位を測定可能である。測定された結果が、第１入力及び第２入力のＸＮＯＲ演算に対応する。
磁気デバイス４１１においては、例えば、第１磁性層２１に第２入力“ＩＮＰＵＴ２”が入力される。例えば、第３磁性層２３に第２入力“ＩＮＰＵＴ２”の反転が入力される。
図２２（ａ）～図２２（ｄ）は、第４実施形態に係る磁気デバイスを例示する模式図である。
図２２（ａ）は、実施形態に係る磁気デバイス４１１における、第１入力“ＩＮＰＵＴ１”及び第２入力“ＩＮＰＵＴ２”が、“０”または“１”のときの、磁化の定義ＭＧＤ、導電部に流れる電流Ｉｗの向き、及び、磁性層に印加されるバイアス電圧ＶＳＢを示している。
図２２（ｂ）は、初期化動作Ｓ１００における磁化の構成ＭＧ０を例示している。図２２（ｂ）に示すように、制御部９０は、初期化動作Ｓ１００において、第１積層体ＳＢ１を第１低電気抵抗状態（“Ｐ”であり“Ｌ”）とし、第２積層体ＳＢ２を第２高電気抵抗状態（“ＡＰ”であり“Ｈ”）とする。
図２２（ａ）に示すように、第１入力“ＩＮＰＵＴ１”が“０”であるときに、第１動作Ｓ１１０において、第１電流は第１領域１１ａから第２領域１１ｂへの向きＩ１２を有し、第２電流は第４領域１２ｄから第５領域１２ｅへの向きＩ４５を有する。第１入力“ＩＮＰＵＴ１”が“１”であるときに、第１動作Ｓ１１０において、第１電流は第２領域１１ｂから第１領域１１ａへの向きＩ２１を有し、第２電流は第５領域１２ｅから第４領域１２ｄへの向きＩ５４を有する。
図２２（ａ）に示すように、第２入力“ＩＮＰＵＴ２”が“０”であるときに、第１動作Ｓ１１０において、第１磁性層２１の電位を第１電位Ｖｄ１とし、第３磁性層２３の電位を第４電位Ｖａ４とする。第２入力“ＩＮＰＵＴ２”が“１”であるときに、第１動作Ｓ１１０において、第１磁性層２１の電位を第２電位Ｖａ２とし、第３磁性層２３の電位を第３電位Ｖｄ３とする。
図２２（ｃ）は、第１動作Ｓ１１０における、第１入力“ＩＮＰＵＴ１”の磁化の構成ＭＧ１、第２入力“ＩＮＰＵＴ２”、及び、第１動作Ｓ１１０の後の磁化の構成ＭＧＲを例示している。磁化の構成ＭＧＲは、例えば、演算結果に対応する。
図２２（ｄ）は、第２動作Ｓ１２０の結果ＲＪとして、第２領域１１ｂ及び第４領域１２ｄの接続点ＣＮにおける電位の測定値ＶＤを示している。図２２（ｄ）に示すように、第１入力が“０”であり第２入力が“１”である場合、または、第１入力が“１”であり第２入力が“０”である場合、第２動作で得られる測定値ＶＤ（例えば、接続点ＣＮにおける電位）は、第１電位差Ｖａの約１／２の第１値（Ｖａ／２）である。
図２２（ｄ）に示すように、第１入力が“０”であり第２入力が“０”である場合、または、第１入力が“１”であり第２入力が“１”である場合、第２動作で得られる測定値ＶＤ（例えば、接続点ＣＮにおける電位）は、第１値（Ｖａ／２）とは異なる。この例では、測定値ＶＤは、０．２５Ｖａである。
図２２（ｃ）及び図２２（ｄ）に示すように、第２動作Ｓ１２０の結果ＲＪは、第１入力及び第２入力のＸＮＯＲ演算の結果に対応する。実施形態に係る磁気デバイス４１１によれば、簡単な構成を有する磁気デバイスが提供できる。
以下、第４実施形態に係る磁気デバイスのいくつかの例について説明する。以下、磁気デバイス４１１と同様の部分の少なくとも一部に関しての説明は省略される。
図２３は、第４実施形態に係る磁気デバイスを例示する模式的斜視図である。
図２３に示すように、実施形態に係る磁気デバイス４１２において、例えば、第１磁性層２１に第２入力“ＩＮＰＵＴ２”の反転が入力される。例えば、第３磁性層２３に第２入力“ＩＮＰＵＴ２”が入力される。
図２４（ａ）～図２４（ｄ）は、第４実施形態に係る磁気デバイスを例示する模式図である。
図２４（ａ）は、実施形態に係る磁気デバイス４１２における、第１入力“ＩＮＰＵＴ１”及び第２入力“ＩＮＰＵＴ２”が、“０”または“１”のときの、磁化の定義ＭＧＤ、導電部に流れる電流Ｉｗの向き、及び、磁性層に印加されるバイアス電圧ＶＳＢを示している。
図２４（ｂ）は、初期化動作Ｓ１００における磁化の構成ＭＧ０を例示している。図２４（ｂ）に示すように、制御部９０は、初期化動作Ｓ１００において、第１積層体ＳＢ１を第１低電気抵抗状態（“Ｐ”であり“Ｌ”）とし、第２積層体ＳＢ２を第２高電気抵抗状態（“ＡＰ”であり“Ｈ”）とする。
図２４（ａ）に示すように、第１入力“ＩＮＰＵＴ１”が“０”であるときに、第１動作Ｓ１１０において、第１電流は第１領域１１ａから第２領域１１ｂへの向きＩ１２を有し、第２電流は第４領域１２ｄから第５領域１２ｅへの向きＩ４５を有する。第１入力“ＩＮＰＵＴ１”が“１”であるときに、第１動作Ｓ１１０において、第１電流は第２領域１１ｂから第１領域１１ａへの向きＩ２１を有し、第２電流は第５領域１２ｅから第４領域１２ｄへの向きＩ５４を有する。
図２４（ａ）に示すように、第２入力“ＩＮＰＵＴ２”が“０”であるときに、第１動作Ｓ１１０において、第１磁性層２１の電位を第２電位Ｖａ２とし、第３磁性層２３の電位を第３電位Ｖｄ３とする。第２入力“ＩＮＰＵＴ２”が“１”であるときに、第１動作Ｓ１１０において、第１磁性層２１の電位を第１電位Ｖｄ１とし、第３磁性層２３の電位を第４電位Ｖａ４とする。
図２４（ｃ）は、第１動作Ｓ１１０における、第１入力“ＩＮＰＵＴ１”の磁化の構成ＭＧ１、第２入力“ＩＮＰＵＴ２”、及び、第１動作Ｓ１１０の後の磁化の構成ＭＧＲを例示している。磁化の構成ＭＧＲは、例えば、演算結果に対応する。
図２４（ｄ）は、第２動作Ｓ１２０の結果ＲＪとして、第２領域１１ｂ及び第４領域１２ｄの接続点ＣＮにおける電位の測定値ＶＤを示している。図２４（ｄ）に示すように、第１入力が“０”であり第２入力が“０”である場合、または、第１入力が“１”であり第２入力が“１”である場合、第２動作で得られる測定値ＶＤ（例えば、接続点ＣＮにおける電位）は、第１電位差Ｖａの約１／２の第１値（Ｖａ／２）である。
図２４（ｄ）に示すように、第１入力が“０”であり第２入力が“１”である場合、または、第１入力が“１”であり第２入力が“０”である場合、第２動作で得られる測定値ＶＤ（例えば、接続点ＣＮにおける電位）は、第１値（Ｖａ／２）とは異なる。この例では、測定値ＶＤは、０．２５Ｖａである。
図２４（ｃ）及び図２４（ｄ）に示すように、第２動作Ｓ１２０の結果ＲＪは、第１入力及び第２入力のＸＮＯＲ演算の結果に対応する。実施形態に係る磁気デバイス４１２によれば、簡単な構成を有する磁気デバイスが提供できる。
図２５は、第４実施形態に係る磁気デバイスを例示する模式的斜視図である。
図２５に示すように、実施形態に係る磁気デバイス４１３において、例えば、第１磁性層２１に第２入力“ＩＮＰＵＴ２”が入力される。例えば、第３磁性層２３に第２入力“ＩＮＰＵＴ２”の反転が入力される。
図２６（ａ）～図２６（ｄ）は、第４実施形態に係る磁気デバイスを例示する模式図である。
図２６（ａ）は、実施形態に係る磁気デバイス４１３における、第１入力“ＩＮＰＵＴ１”及び第２入力“ＩＮＰＵＴ２”が、“０”または“１”のときの、磁化の定義ＭＧＤ、導電部に流れる電流Ｉｗの向き、及び、磁性層に印加されるバイアス電圧ＶＳＢを示している。
図２６（ｂ）は、初期化動作Ｓ１００における磁化の構成ＭＧ０を例示している。図２６（ｂ）に示すように、制御部９０は、初期化動作Ｓ１００において、第１積層体ＳＢ１を第１低電気抵抗状態（“Ｐ”であり“Ｌ”）とし、第２積層体ＳＢ２を第２高電気抵抗状態（“ＡＰ”であり“Ｈ”）とする。
図２６（ａ）に示すように、第１入力“ＩＮＰＵＴ１”が“０”であるときに、第１動作Ｓ１１０において、第１電流は第２領域１１ｂから第１領域１１ａへの向きＩ２１を有し、第２電流は第５領域１２ｅから第４領域１２ｄへの向きＩ５４を有する。第１入力“ＩＮＰＵＴ１”が“１”であるときに、第１動作Ｓ１１０において、第１電流は第１領域１１ａから第２領域１１ｂへの向きＩ１２を有し、第２電流は第４領域１２ｄから第５領域１２ｅへの向きＩ４５を有する。
図２６（ａ）に示すように、第２入力“ＩＮＰＵＴ２”が“０”であるときに、第１動作Ｓ１１０において、第１磁性層２１の電位を第１電位Ｖｄ１とし、第３磁性層２３の電位を第４電位Ｖａ４とする。第２入力“ＩＮＰＵＴ２”が“１”であるときに、第１動作Ｓ１１０において、第１磁性層２１の電位を第２電位Ｖａ２とし、第３磁性層２３の電位を第３電位Ｖｄ３とする。
図２６（ｃ）は、第１動作Ｓ１１０における、第１入力“ＩＮＰＵＴ１”の磁化の構成ＭＧ１、第２入力“ＩＮＰＵＴ２”、及び、第１動作Ｓ１１０の後の磁化の構成ＭＧＲを例示している。磁化の構成ＭＧＲは、例えば、演算結果に対応する。
図２６（ｄ）は、第２動作Ｓ１２０の結果ＲＪとして、第２領域１１ｂ及び第４領域１２ｄの接続点ＣＮにおける電位の測定値ＶＤを示している。図２６（ｄ）に示すように、第１入力が“０”であり第２入力が“０”である場合、または、第１入力が“１”であり第２入力が“１”である場合、第２動作で得られる測定値ＶＤ（例えば、接続点ＣＮにおける電位）は、第１電位差Ｖａの約１／２の第１値（Ｖａ／２）である。
図２６（ｄ）に示すように、第１入力が“０”であり第２入力が“１”である場合、または、第１入力が“１”であり第２入力が“０”である場合、第２動作で得られる測定値ＶＤ（例えば、接続点ＣＮにおける電位）は、第１値（Ｖａ／２）とは異なる。この例では、測定値ＶＤは、０．２５Ｖａである。
図２６（ｃ）及び図２６（ｄ）に示すように、第２動作Ｓ１２０の結果ＲＪは、第１入力及び第２入力のＸＮＯＲ演算の結果に対応する。実施形態に係る磁気デバイス４１３によれば、簡単な構成を有する磁気デバイスが提供できる。
図２７は、第４実施形態に係る磁気デバイスを例示する模式的斜視図である。
図２７に示すように、実施形態に係る磁気デバイス４１４において、例えば、第１磁性層２１に第２入力“ＩＮＰＵＴ２”の反転が入力される。例えば、第３磁性層２３に第２入力“ＩＮＰＵＴ２”が入力される。
図２８（ａ）～図２８（ｄ）は、第４実施形態に係る磁気デバイスを例示する模式図である。
図２８（ａ）は、実施形態に係る磁気デバイス４１４における、第１入力“ＩＮＰＵＴ１”及び第２入力“ＩＮＰＵＴ２”が、“０”または“１”のときの、磁化の定義ＭＧＤ、導電部に流れる電流Ｉｗの向き、及び、磁性層に印加されるバイアス電圧ＶＳＢを示している。
図２８（ｂ）は、初期化動作Ｓ１００における磁化の構成ＭＧ０を例示している。図２８（ｂ）に示すように、制御部９０は、初期化動作Ｓ１００において、第１積層体ＳＢ１を第１低電気抵抗状態（“Ｐ”であり“Ｌ”）とし、第２積層体ＳＢ２を第２高電気抵抗状態（“ＡＰ”であり“Ｈ”）とする。
図２８（ａ）に示すように、第１入力“ＩＮＰＵＴ１”が“０”であるときに、第１動作Ｓ１１０において、第１電流は第２領域１１ｂから第１領域１１ａへの向きＩ２１を有し、第２電流は第５領域１２ｅから第４領域１２ｄへの向きＩ５４を有する。第１入力“ＩＮＰＵＴ１”が“１”であるときに、第１動作Ｓ１１０において、第１電流は第１領域１１ａから第２領域１１ｂへの向きＩ１２を有し、第２電流は第４領域１２ｄから第５領域１２ｅへの向きＩ４５を有する。
図２８（ａ）に示すように、第２入力“ＩＮＰＵＴ２”が“０”であるときに、第１動作Ｓ１１０において、第１磁性層２１の電位を第２電位Ｖａ２とし、第３磁性層２３の電位を第３電位Ｖｄ３とする。第２入力“ＩＮＰＵＴ２”が“１”であるときに、第１動作Ｓ１１０において、第１磁性層２１の電位を第１電位Ｖｄ１とし、第３磁性層２３の電位を第４電位Ｖａ４とする。
図２８（ｃ）は、第１動作Ｓ１１０における、第１入力“ＩＮＰＵＴ１”の磁化の構成ＭＧ１、第２入力“ＩＮＰＵＴ２”、及び、第１動作Ｓ１１０の後の磁化の構成ＭＧＲを例示している。磁化の構成ＭＧＲは、例えば、演算結果に対応する。
図２８（ｄ）は、第２動作Ｓ１２０の結果ＲＪとして、第２領域１１ｂ及び第４領域１２ｄの接続点ＣＮにおける電位の測定値ＶＤを示している。図２８（ｄ）に示すように、第１入力が“０”であり第２入力が“１”である場合、または、第１入力が“１”であり第２入力が“０”である場合、第２動作で得られる測定値ＶＤ（例えば、接続点ＣＮにおける電位）は、第１電位差Ｖａの約１／２の第１値（Ｖａ／２）である。
図２８（ｄ）に示すように、第１入力が“０”であり第２入力が“０”である場合、または、第１入力が“１”であり第２入力が“１”である場合、第２動作で得られる測定値ＶＤ（例えば、接続点ＣＮにおける電位）は、第１値（Ｖａ／２）とは異なる。この例では、測定値ＶＤは、０．２５Ｖａである。
図２８（ｃ）及び図２８（ｄ）に示すように、第２動作Ｓ１２０の結果ＲＪは、第１入力及び第２入力のＸＮＯＲ演算の結果に対応する。実施形態に係る磁気デバイス４１４によれば、簡単な構成を有する磁気デバイスが提供できる。
図２９は、第４実施形態に係る磁気デバイスを例示する模式的斜視図である。
図２９に示すように、実施形態に係る磁気デバイス４１５において、例えば、第１磁性層２１に第２入力“ＩＮＰＵＴ２”が入力される。例えば、第３磁性層２３に第２入力“ＩＮＰＵＴ２”の反転が入力される。
図３０（ａ）～図３０（ｄ）は、第４実施形態に係る磁気デバイスを例示する模式図である。
図３０（ａ）は、実施形態に係る磁気デバイス４１５における、第１入力“ＩＮＰＵＴ１”及び第２入力“ＩＮＰＵＴ２”が、“０”または“１”のときの、磁化の定義ＭＧＤ、導電部に流れる電流Ｉｗの向き、及び、磁性層に印加されるバイアス電圧ＶＳＢを示している。
図３０（ｂ）は、初期化動作Ｓ１００における磁化の構成ＭＧ０を例示している。図３０（ｂ）に示すように、制御部９０は、初期化動作Ｓ１００において、第１積層体ＳＢ１を第１低電気抵抗状態（“Ｐ”であり“Ｌ”）とし、第２積層体ＳＢ２を第２低電気抵抗状態（“Ｐ”であり“Ｌ”）とする。
図３０（ａ）に示すように、第１入力“ＩＮＰＵＴ１”が“０”であるときに、第１動作Ｓ１１０において、第１電流は第１領域１１ａから第２領域１１ｂへの向きＩ１２を有し、第２電流は第５領域１２ｅから第４領域１２ｄへの向きＩ５４を有する。第１入力“ＩＮＰＵＴ１”が“１”であるときに、第１動作Ｓ１１０において、第１電流は第２領域１１ｂから第１領域１１ａへの向きＩ２１を有し、第２電流は第４領域１２ｄから第５領域１２ｅへの向きＩ４５を有する。
図３０（ａ）に示すように、第２入力“ＩＮＰＵＴ２”が“０”であるときに、第１動作Ｓ１１０において、第１磁性層２１の電位を第１電位Ｖｄ１とし、第３磁性層２３の電位を第４電位Ｖａ４とする。第２入力“ＩＮＰＵＴ２”が“１”であるときに、第１動作Ｓ１１０において、第１磁性層２１の電位を第２電位Ｖａ２とし、第３磁性層２３の電位を第３電位Ｖｄ３とする。
図３０（ｃ）は、第１動作Ｓ１１０における、第１入力“ＩＮＰＵＴ１”の磁化の構成ＭＧ１、第２入力“ＩＮＰＵＴ２”、及び、第１動作Ｓ１１０の後の磁化の構成ＭＧＲを例示している。磁化の構成ＭＧＲは、例えば、演算結果に対応する。
図３０（ｄ）は、第２動作Ｓ１２０の結果ＲＪとして、第２領域１１ｂ及び第４領域１２ｄの接続点ＣＮにおける電位の測定値ＶＤを示している。図３０（ｄ）に示すように、第１入力が“０”であり第２入力が“０”である場合、または、第１入力が“１”であり第２入力が“１”である場合、第２動作で得られる測定値ＶＤ（例えば、接続点ＣＮにおける電位）は、第１電位差Ｖａの約１／２の第１値（Ｖａ／２）である。
図３０（ｄ）に示すように、第１入力が“０”であり第２入力が“１”である場合、または、第１入力が“１”であり第２入力が“０”である場合、第２動作で得られる測定値ＶＤ（例えば、接続点ＣＮにおける電位）は、第１値（Ｖａ／２）とは異なる。この例では、測定値ＶＤは、０．７５Ｖａである。
図３０（ｃ）及び図３０（ｄ）に示すように、第２動作Ｓ１２０の結果ＲＪは、第１入力及び第２入力のＸＮＯＲ演算の結果に対応する。実施形態に係る磁気デバイス４１５によれば、簡単な構成を有する磁気デバイスが提供できる。
図３１は、第４実施形態に係る磁気デバイスを例示する模式的斜視図である。
図３１に示すように、実施形態に係る磁気デバイス４１６において、例えば、第１磁性層２１に第２入力“ＩＮＰＵＴ２”が入力される。例えば、第３磁性層２３に第２入力“ＩＮＰＵＴ２”の反転が入力される。
図３２（ａ）～図３２（ｄ）は、第４実施形態に係る磁気デバイスを例示する模式図である。
図３２（ａ）は、実施形態に係る磁気デバイス４１６における、第１入力“ＩＮＰＵＴ１”及び第２入力“ＩＮＰＵＴ２”が、“０”または“１”のときの、磁化の定義ＭＧＤ、導電部に流れる電流Ｉｗの向き、及び、磁性層に印加されるバイアス電圧ＶＳＢを示している。
図３２（ｂ）は、初期化動作Ｓ１００における磁化の構成ＭＧ０を例示している。図３２（ｂ）に示すように、制御部９０は、初期化動作Ｓ１００において、第１積層体ＳＢ１を第１高電気抵抗状態（“ＡＰ”であり“Ｈ”）とし、第２積層体ＳＢ２を第２高電気抵抗状態（“ＡＰ”であり“Ｈ”）とする。
図３２（ａ）に示すように、第１入力“ＩＮＰＵＴ１”が“０”であるときに、第１動作Ｓ１１０において、第１電流は第１領域１１ａから第２領域１１ｂへの向きＩ１２を有し、第２電流は第５領域１２ｅから第４領域１２ｄへの向きＩ５４を有する。第１入力“ＩＮＰＵＴ１”が“１”であるときに、第１動作Ｓ１１０において、第１電流は第２領域１１ｂから第１領域１１ａへの向きＩ２１を有し、第２電流は第４領域１２ｄから第５領域１２ｅへの向きＩ４５を有する。
図３２（ａ）に示すように、第２入力“ＩＮＰＵＴ２”が“０”であるときに、第１動作Ｓ１１０において、第１磁性層２１の電位を第１電位Ｖｄ１とし、第３磁性層２３の電位を第４電位Ｖａ４とする。第２入力“ＩＮＰＵＴ２”が“１”であるときに、第１動作Ｓ１１０において、第１磁性層２１の電位を第２電位Ｖａ２とし、第３磁性層２３の電位を第３電位Ｖｄ３とする。
図３２（ｃ）は、第１動作Ｓ１１０における、第１入力“ＩＮＰＵＴ１”の磁化の構成ＭＧ１、第２入力“ＩＮＰＵＴ２”、及び、第１動作Ｓ１１０の後の磁化の構成ＭＧＲを例示している。磁化の構成ＭＧＲは、例えば、演算結果に対応する。
図３２（ｄ）は、第２動作Ｓ１２０の結果ＲＪとして、第２領域１１ｂ及び第４領域１２ｄの接続点ＣＮにおける電位の測定値ＶＤを示している。図３２（ｄ）に示すように、第１入力が“０”であり第２入力が“１”である場合、または、第１入力が“１”であり第２入力が“０”である場合、第２動作で得られる測定値ＶＤ（例えば、接続点ＣＮにおける電位）は、第１電位差Ｖａの約１／２の第１値（Ｖａ／２）である。
図３２（ｄ）に示すように、第１入力が“０”であり第２入力が“０”である場合、または、第１入力が“１”であり第２入力が“１”である場合、第２動作で得られる測定値ＶＤ（例えば、接続点ＣＮにおける電位）は、第１値（Ｖａ／２）とは異なる。この例では、第１入力が“０”であり第２入力が“０”である場合、測定値ＶＤは、０．７５Ｖａである。第１入力が“１”であり第２入力が“１”である場合、第２動作で得られる測定値ＶＤは、０．２５Ｖａである。
図３２（ｃ）及び図３２（ｄ）に示すように、第２動作Ｓ１２０の結果ＲＪは、第１入力及び第２入力のＸＮＯＲ演算の結果に対応する。実施形態に係る磁気デバイス４１６によれば、簡単な構成を有する磁気デバイスが提供できる。
図３３は、第４実施形態に係る磁気デバイスを例示する模式的斜視図である。
図３３に示すように、実施形態に係る磁気デバイス４１７において、例えば、第１磁性層２１に第２入力“ＩＮＰＵＴ２”の反転が入力される。例えば、第３磁性層２３に第２入力“ＩＮＰＵＴ２”が入力される。
図３４（ａ）～図３４（ｄ）は、第４実施形態に係る磁気デバイスを例示する模式図である。
図３４（ａ）は、実施形態に係る磁気デバイス４１７における、第１入力“ＩＮＰＵＴ１”及び第２入力“ＩＮＰＵＴ２”が、“０”または“１”のときの、磁化の定義ＭＧＤ、導電部に流れる電流Ｉｗの向き、及び、磁性層に印加されるバイアス電圧ＶＳＢを示している。
図３４（ｂ）は、初期化動作Ｓ１００における磁化の構成ＭＧ０を例示している。図３４（ｂ）に示すように、制御部９０は、初期化動作Ｓ１００において、第１積層体ＳＢ１を第１高電気抵抗状態（“ＡＰ”であり“Ｈ”）とし、第２積層体ＳＢ２を第２高電気抵抗状態（“ＡＰ”であり“Ｈ”）とする。
図３４（ａ）に示すように、第１入力“ＩＮＰＵＴ１”が“０”であるときに、第１動作Ｓ１１０において、第１電流は第１領域１１ａから第２領域１１ｂへの向きＩ１２を有し、第２電流は第５領域１２ｅから第４領域１２ｄへの向きＩ５４を有する。第１入力“ＩＮＰＵＴ１”が“１”であるときに、第１動作Ｓ１１０において、第１電流は第２領域１１ｂから第１領域１１ａへの向きＩ２１を有し、第２電流は第４領域１２ｄから第５領域１２ｅへの向きＩ４５を有する。
図３４（ａ）に示すように、第２入力“ＩＮＰＵＴ２”が“０”であるときに、第１動作Ｓ１１０において、第１磁性層２１の電位を第２電位Ｖａ２とし、第３磁性層２３の電位を第３電位Ｖｄ３とする。第２入力“ＩＮＰＵＴ２”が“１”であるときに、第１動作Ｓ１１０において、第１磁性層２１の電位を第１電位Ｖｄ１とし、第３磁性層２３の電位を第４電位Ｖａ４とする。
図３４（ｃ）は、第１動作Ｓ１１０における、第１入力“ＩＮＰＵＴ１”の磁化の構成ＭＧ１、第２入力“ＩＮＰＵＴ２”、及び、第１動作Ｓ１１０の後の磁化の構成ＭＧＲを例示している。磁化の構成ＭＧＲは、例えば、演算結果に対応する。
図３４（ｄ）は、第２動作Ｓ１２０の結果ＲＪとして、第２領域１１ｂ及び第４領域１２ｄの接続点ＣＮにおける電位の測定値ＶＤを示している。図３４（ｄ）に示すように、第１入力が“０”であり第２入力が“０”である場合、または、第１入力が“１”であり第２入力が“１”である場合、第２動作で得られる測定値ＶＤ（例えば、接続点ＣＮにおける電位）は、第１電位差Ｖａの約１／２の第１値（Ｖａ／２）である。
図３４（ｄ）に示すように、第１入力が“０”であり第２入力が“１”である場合、または、第１入力が“１”であり第２入力が“０”である場合、第２動作で得られる測定値ＶＤ（例えば、接続点ＣＮにおける電位）は、第１値（Ｖａ／２）とは異なる。この例では、第１入力が“０”であり第２入力が“１”である場合、測定値ＶＤは、０．７５Ｖａである。第１入力が“１”であり第２入力が“０”である場合、第２動作で得られる測定値ＶＤは、０．２５Ｖａである。
図３４（ｃ）及び図３４（ｄ）に示すように、第２動作Ｓ１２０の結果ＲＪは、第１入力及び第２入力のＸＮＯＲ演算の結果に対応する。実施形態に係る磁気デバイス４１７によれば、簡単な構成を有する磁気デバイスが提供できる。
図３５は、第４実施形態に係る磁気デバイスを例示する模式的斜視図である。
図３５に示すように、実施形態に係る磁気デバイス４１８において、例えば、第１磁性層２１に第２入力“ＩＮＰＵＴ２”の反転が入力される。例えば、第３磁性層２３に第２入力“ＩＮＰＵＴ２”が入力される。
図３６（ａ）～図３６（ｄ）は、第４実施形態に係る磁気デバイスを例示する模式図である。
図３６（ａ）は、実施形態に係る磁気デバイス４１８における、第１入力“ＩＮＰＵＴ１”及び第２入力“ＩＮＰＵＴ２”が、“０”または“１”のときの、磁化の定義ＭＧＤ、導電部に流れる電流Ｉｗの向き、及び、磁性層に印加されるバイアス電圧ＶＳＢを示している。
図３６（ｂ）は、初期化動作Ｓ１００における磁化の構成ＭＧ０を例示している。図３６（ｂ）に示すように、制御部９０は、初期化動作Ｓ１００において、第１積層体ＳＢ１を第１低電気抵抗状態（“Ｐ”であり“Ｌ”）とし、第２積層体ＳＢ２を第２低電気抵抗状態（“Ｐ”であり“Ｌ”）とする。
図３６（ａ）に示すように、第１入力“ＩＮＰＵＴ１”が“０”であるときに、第１動作Ｓ１１０において、第１電流は第１領域１１ａから第２領域１１ｂへの向きＩ１２を有し、第２電流は第５領域１２ｅから第４領域１２ｄへの向きＩ５４を有する。第１入力“ＩＮＰＵＴ１”が“１”であるときに、第１動作Ｓ１１０において、第１電流は第２領域１１ｂから第１領域１１ａへの向きＩ２１を有し、第２電流は第４領域１２ｄから第５領域１２ｅへの向きＩ４５を有する。
図３６（ａ）に示すように、第２入力“ＩＮＰＵＴ２”が“０”であるときに、第１動作Ｓ１１０において、第１磁性層２１の電位を第２電位Ｖａ２とし、第３磁性層２３の電位を第３電位Ｖｄ３とする。第２入力“ＩＮＰＵＴ２”が“１”であるときに、第１動作Ｓ１１０において、第１磁性層２１の電位を第１電位Ｖｄ１とし、第３磁性層２３の電位を第４電位Ｖａ４とする。
図３６（ｃ）は、第１動作Ｓ１１０における、第１入力“ＩＮＰＵＴ１”の磁化の構成ＭＧ１、第２入力“ＩＮＰＵＴ２”、及び、第１動作Ｓ１１０の後の磁化の構成ＭＧＲを例示している。磁化の構成ＭＧＲは、例えば、演算結果に対応する。
図３６（ｄ）は、第２動作Ｓ１２０の結果ＲＪとして、第２領域１１ｂ及び第４領域１２ｄの接続点ＣＮにおける電位の測定値ＶＤを示している。図３６（ｄ）に示すように、第１入力が“０”であり第２入力が“１”である場合、または、第１入力が“１”であり第２入力が“０”である場合、第２動作で得られる測定値ＶＤ（例えば、接続点ＣＮにおける電位）は、第１電位差Ｖａの約１／２の第１値（Ｖａ／２）である。
図３６（ｄ）に示すように、第１入力が“０”であり第２入力が“０”である場合、または、第１入力が“１”であり第２入力が“１”である場合、第２動作で得られる測定値ＶＤ（例えば、接続点ＣＮにおける電位）は、第１値（Ｖａ／２）とは異なる。この例では、第１入力が“０”であり第２入力が“０”である場合、測定値ＶＤは、０．７５Ｖａである。第１入力が“１”であり第２入力が“１”である場合、第２動作で得られる測定値ＶＤは、０．２５Ｖａである。
図３６（ｃ）及び図３６（ｄ）に示すように、第２動作Ｓ１２０の結果ＲＪは、第１入力及び第２入力のＸＮＯＲ演算の結果に対応する。実施形態に係る磁気デバイス４１８によれば、簡単な構成を有する磁気デバイスが提供できる。
既に説明したように、上記の磁気デバイス４１１～４１８において、制御部９０は、初期化動作Ｓ１００と、第１動作Ｓ１１０と、第２動作Ｓ１２０と、を実施して、第１入力及び第２入力のＸＮＯＲ演算が可能である。制御部９０は、初期化動作Ｓ１００において、第１積層体ＳＢ１を第１低電気抵抗状態または第１高電気抵抗状態の第１抵抗状態とし、第２積層体ＳＢ２を第２低電気抵抗状態または第２高電気抵抗状態の第２抵抗状態とする。
制御部９０は、第１動作Ｓ１１０において、第１磁性層２１の電位を第１設定電位としつつ第１導電部１１に第１電流を供給し、第３磁性層２３の電位を第２設定電位としつつ第２導電部１２に第２電流を供給する。第１設定電位は、第１電位または第２電位である。第２設定電位は、第３電位または第４電位である。
第１入力が“０”であるときの第１動作Ｓ１１０における第１電流の向きは、第１入力が“１”であるときの第１動作Ｓ１１０における第１電流の向きと、逆である。第１入力が“０”であるときの第１動作Ｓ１１０においける第２電流の向きは、第１入力が“１”であるときの第１動作Ｓ１１０における第２電流の向きと、逆である。
第２入力が“０”であるときの第１動作Ｓ１１０における第１設定電位を基準にした、第２入力が“１”であるときの第１動作Ｓ１１０における第１設定電位の第１極性は、第２入力が“０”であるときの第１動作Ｓ１１０における第２設定電位を基準にした、第２入力が“１”であるときの第１動作Ｓ１１０における第２設定電位の第２極性と逆である。制御部９０は、第２動作Ｓ１２０において、第１動作Ｓ１１０の後の第１積層体ＳＢ１の電気抵抗、及び、第１動作Ｓ１１０の後の第２積層体ＳＢ２の電気抵抗に応じた値を測定する。
第１動作Ｓ１１０に関する第１例において、第２入力が“０”であるときの第１動作Ｓ１１０における第１設定電位は、第１電位であり、第２入力が“１”であるときの第１動作Ｓ１１０における第１設定電位は、第２電位である。第２入力が“０”であるときの第１動作Ｓ１１０における第２設定電位は、第４電位であり、第２入力が“１”であるときの第１動作Ｓ１１０における第２設定電位は、第３電位である。第１電位と第２電位との差の絶対値は、第１電位と第３電位との差の絶対値よりも大きく、第２電位と第４電位との差の絶対値よりも大きい。第３電位と第４電位との差の絶対値は、第１電位と第３電位との差の前記絶対値よりも大きく、第２電位と第４電位との差の絶対値よりも大きい。
第１動作Ｓ１１０に関する第２例において、第２入力が“０”であるときの第１動作Ｓ１１０における第１設定電位は、第２電位であり、第２入力が“１”であるときの第１動作Ｓ１１０における第１設定電位は、第１電位である。第２入力が“０”であるときの第１動作Ｓ１１０における第２設定電位は、第３電位であり、第２入力が“１”であるときの第１動作Ｓ１１０における第２設定電位は、第４電位である。この場合も、第１電位と第２電位との差の絶対値は、第１電位と第３電位との差の絶対値よりも大きく、第２電位と第４電位との差の絶対値よりも大きい。第３電位と第４電位との差の絶対値は、第１電位と第３電位との差の絶対値よりも大きく、第２電位と第４電位との差の絶対値よりも大きい。
第１動作Ｓ１１０に関する第１例及び第２例において、例えば、第１電位は第２電位よりも高く、第３電位は第４電位よりも高い。例えば、第１電位は正であり、第２電位は負であり、第３電位は正であり、第４電位は負である。例えば、第１磁性層２１の電位が第２電位のとき、第１磁性層２１の電位が第１電位のときに比べて、第１積層体ＳＢ１の電気抵抗は変化し易い。例えば、第３磁性層２３の電位が第４電位のとき、第３磁性層２３の電位が第３電位のときに比べて、第２積層体ＳＢ２の電気抵抗は変化し易い。
既に説明したように、第２領域１１ｂは第４領域１２ｄと電気的に接続される。第２領域１１ｂ及び第４領域１２ｄの接続点を接続点ＣＮとする。
第２動作Ｓ１２０に関する１つの例（第３例）において、第１入力が“０”であり第２入力が“１”である場合、または、第１入力が“１”であり第２入力が“０”である場合、第３磁性層２３を基準にして第１磁性層２１に第１電位差Ｖａを印加したとき、接続点ＣＮにおける電位は、第１電位差Ｖａの約１／２の第１値（Ｖａ／２）である。第３例において、第１入力が“０”であり第２入力が“０”である場合、または、第１入力が“１”であり第２入力が“１”である場合、第３磁性層２３を基準にして第１磁性層２１に第１電位差Ｖａを印加したとき、接続点ＣＮにおける電位は、第１値（Ｖａ／２）とは異なる。
第２動作Ｓ１２０に関する別の例（第４例）において、第１入力が“０”であり第２入力が“０”である場合、または、第１入力が“１”であり第２入力が“１”である場合、第３磁性層２３を基準にして第１磁性層２１に第１電位差Ｖａを印加したとき、接続点ＣＮにおける電位は、第１電位差Ｖａの約１／２の第１値（Ｖａ／２）である。第４例において、第１入力が“０”であり第２入力が“１”である場合、または、第１入力が“１”であり第２入力が“０”である場合、第３磁性層２３を基準にして第１磁性層２１に第１電位差Ｖａを印加したとき、接続点ＣＮにおける電位は、第１値（Ｖａ／２）とは異なる。
上記のような、初期化動作Ｓ１００、第１動作Ｓ１１０及び第２動作Ｓ１２０が、以下の第５実施形態に係る磁気デバイスにおいても実施されて良い。
（第５実施形態）
図３７は、第５実施形態に係る磁気デバイスを例示する模式的斜視図である。
図３８（ａ）～図３８（ｄ）は、第５実施形態に係る磁気デバイスを例示する模式図である。
図３７、及び、図３８（ａ）～図３８（ｄ）に例示する磁気デバイス４２１においては、第１動作Ｓ１１０に関する第１例が実施される。磁気デバイス４２１において、制御部９０は、初期化動作Ｓ１００において、第１積層体ＳＢ１を第１高電気抵抗状態（“ＡＰ”であり“Ｈ”）とし、第２積層体ＳＢ２を第２低電気抵抗状態（“Ｐ”であり“Ｌ”）とする。第１入力が“０”であるときに、第１動作Ｓ１１０において、第１電流は第１領域１１ａから第２領域１１ｂへの向きＩ１２を有し、第２電流は第４領域１２ｄから第５領域１２ｅへの向きを有し、第１入力が“１”であるときに、第１動作Ｓ１１０において、第１電流は第２領域１１ｂから第１領域１１ａへの向きＩ２１を有し、第２電流は第５領域１２ｅから第４領域１２ｄへの向きＩ５４を有する。第２動作Ｓ１２０に関する第４例が実施される。
図３９は、第５実施形態に係る磁気デバイスを例示する模式的斜視図である。
図４０（ａ）～図４０（ｄ）は、第５実施形態に係る磁気デバイスを例示する模式図である。
図３９、及び、図４０（ａ）～図４０（ｄ）に例示する磁気デバイス４２２においては、第１動作Ｓ１１０に関する第２例が実施される。磁気デバイス４２２において、制御部９０は、初期化動作Ｓ１００において、第１積層体ＳＢ１を第１低電気抵抗状態とし、第２積層体ＳＢ２を第２高電気抵抗状態とする。第１入力が“０”であるときに、第１動作Ｓ１１０において、第１電流は第２領域１１ｂから第１領域１１ａへの向きＩ２１を有し、第２電流は第５領域１２ｅから第４領域１２ｄへの向きＩ５４を有する。第１入力が“１”であるときに、第１動作Ｓ１１０において、第１電流は第１領域１１ａから第２領域１１ｂへの向きＩ１２を有し、第２電流は第４領域１２ｄから第５領域１２ｅへの向きＩ４５を有する。第２動作Ｓ１２０に関する第３例が実施される。
図４１は、第５実施形態に係る磁気デバイスを例示する模式的斜視図である。
図４２（ａ）～図４２（ｄ）は、第５実施形態に係る磁気デバイスを例示する模式図である。
図４１、及び、図４２（ａ）～図４２（ｄ）に例示する磁気デバイス４３１においては、第１動作Ｓ１１０に関する第１例が実施される。磁気デバイス４３１において、制御部９０は、初期化動作Ｓ１００において、第１積層体ＳＢ１を第１低電気抵抗状態とし、第２積層体ＳＢ２を第２高電気抵抗状態とする。第１入力が“０”であるときに、第１動作Ｓ１１０において、第１電流は第１領域１１ａから第２領域１１ｂへの向きＩ１２を有し、第２電流は第５領域１２ｅから第４領域１２ｄへの向きＩ５４を有する。第１入力が“１”であるときに、第１動作Ｓ１１０において、第１電流は第２領域１１ｂから第１領域１１ａへの向きＩ２１を有し、第２電流は第４領域１２ｄから第５領域１２ｅへの向きＩ４５を有する。第２動作Ｓ１２０に関する第４例が実施される。
図４３は、第５実施形態に係る磁気デバイスを例示する模式的斜視図である。
図４４（ａ）～図４４（ｄ）は、第５実施形態に係る磁気デバイスを例示する模式図である。
図４３、及び、図４４（ａ）～図４４（ｄ）に例示する磁気デバイス４３２においては、第１動作Ｓ１１０に関する第１例が実施される。磁気デバイス４３２において、制御部９０は、初期化動作Ｓ１００において、第１積層体ＳＢ１を第１高電気抵抗状態とし、第２積層体ＳＢ２を第２高電気抵抗状態とする。第１入力が“０”であるときに、第１動作Ｓ１１０において、第１電流は第１領域１１ａから第２領域１１ｂへの向きＩ１２を有し、第２電流は第５領域１２ｅから第４領域１２ｄへの向きＩ５４を有する。第１入力が“１”であるときに、第１動作Ｓ１１０において、第１電流は第２領域１１ｂから第１領域１１ａへの向きＩ２１を有し、第２電流は第４領域１２ｄから第５領域１２ｅへの向きＩ４５を有する。第２動作Ｓ１２０に関する第３例が実施される。
図４５は、第５実施形態に係る磁気デバイスを例示する模式的斜視図である。
図４６（ａ）～図４６（ｄ）は、第５実施形態に係る磁気デバイスを例示する模式図である。
図４５、及び、図４６（ａ）～図４６（ｄ）に例示する磁気デバイス４３３においては、第１動作Ｓ１１０に関する第１例が実施される。磁気デバイス４３３において、制御部９０は、初期化動作Ｓ１００において、第１積層体ＳＢ１を第１低電気抵抗状態とし、第２積層体ＳＢ２を第２低電気抵抗状態とする。第１入力が“０”であるときに、第１動作Ｓ１１０において、第１電流は第２領域１１ｂから第１領域１１ａへの向きＩ２１を有し、第２電流は第４領域１２ｄから第５領域１２ｅへの向きＩ４５を有する。第１入力が“１”であるときに、第１動作Ｓ１１０において、第１電流は第１領域１１ａから第２領域１１ｂへの向きＩ１２を有し、第２電流は第５領域１２ｅから第４領域１２ｄへの向きＩ５４を有する。第２動作Ｓ１２０に関する第３例が実施される。
図４７は、第５実施形態に係る磁気デバイスを例示する模式的斜視図である。
図４８（ａ）～図４８（ｄ）は、第５実施形態に係る磁気デバイスを例示する模式図である。
図４７、及び、図４８（ａ）～図４８（ｄ）に例示する磁気デバイス４３４においては、第１動作Ｓ１１０に関する第１例が実施される。磁気デバイス４３４において、制御部９０は、初期化動作Ｓ１００において、第１積層体ＳＢ１を第１高電気抵抗状態とし、第２積層体ＳＢ２を第２高電気抵抗状態とする。第１入力が“０”であるときに、第１動作Ｓ１１０において、第１電流は第２領域１１ｂから第１領域１１ａへの向きＩ２１を有し、第２電流は第４領域１２ｄから第５領域１２ｅへの向きＩ４５を有する。第１入力が“１”であるときに、第１動作Ｓ１１０において、第１電流は第１領域１１ａから第２領域１１ｂへの向きＩ１２を有し、第２電流は第５領域１２ｅから第４領域１２ｄへの向きＩ５４を有する。第２動作Ｓ１２０に関する第４例が実施される。
図４９は、第５実施形態に係る磁気デバイスを例示する模式的斜視図である。
図５０（ａ）～図５０（ｄ）は、第５実施形態に係る磁気デバイスを例示する模式図である。
図４９、及び、図５０（ａ）～図５０（ｄ）に例示する磁気デバイス４４１においては、第１動作Ｓ１１０に関する第１例が実施される。磁気デバイス４４１において、制御部９０は、初期化動作Ｓ１００において、第１積層体ＳＢ１を第１高電気抵抗状態とし、第２積層体ＳＢ２を第２高電気抵抗状態とする。第１入力が“０”であるときに、第１動作Ｓ１１０において、第１電流は第１領域１１ａから第２領域１１ｂへの向きＩ１２を有し、第２電流は第５領域１２ｅから第４領域１２ｄへの向きＩ５４を有する。第１入力が“１”であるときに、第１動作Ｓ１１０において、第１電流は第２領域１１ｂから第１領域１１ａへの向きＩ２１を有し、第２電流は第４領域１２ｄから第５領域１２ｅへの向きＩ４５を有する。第２動作Ｓ１２０に関する第４例が実施される。
図５１は、第５実施形態に係る磁気デバイスを例示する模式的斜視図である。
図５２（ａ）～図５２（ｄ）は、第５実施形態に係る磁気デバイスを例示する模式図である。
図５１、及び、図５２（ａ）～図５２（ｄ）に例示する磁気デバイス４４２においては、第１動作Ｓ１１０に関する第１例が実施される。磁気デバイス４４２において、制御部９０は、初期化動作Ｓ１００において、第１積層体ＳＢ１を第１低電気抵抗状態とし、第２積層体ＳＢ２を第２低電気抵抗状態とする。第１入力が“０”であるときに、第１動作Ｓ１１０において、第１電流は第２領域１１ｂから第１領域１１ａへの向きＩ２１を有し、第２電流は第４領域１２ｄから第５領域１２ｅへの向きＩ４５を有する。第１入力が“１”であるときに、第１動作Ｓ１１０において、第１電流は第１領域１１ａから第２領域１１ｂへの向きＩ１２を有し、第２電流は第５領域１２ｅから第４領域１２ｄへの向きＩ５４を有する。第２動作Ｓ１２０に関する第４例が実施される。
図５３は、第５実施形態に係る磁気デバイスを例示する模式的斜視図である。
図５４（ａ）～図５４（ｄ）は、第５実施形態に係る磁気デバイスを例示する模式図である。
図５３、及び、図５４（ａ）～図５４（ｄ）に例示する磁気デバイス４４３においては、第１動作Ｓ１１０に関する第２例が実施される。磁気デバイス４４３において、制御部９０は、初期化動作Ｓ１００において、第１積層体ＳＢ１を第１高電気抵抗状態とし、第２積層体ＳＢ２を第２高電気抵抗状態とする。第１入力が“０”であるときに、第１動作Ｓ１１０において、第１電流は第１領域１１ａから第２領域１１ｂへの向きＩ１２を有し、第２電流は第５領域１２ｅから第４領域１２ｄへの向きＩ５４を有する。第１入力が“１”であるときに、第１動作Ｓ１１０において、第１電流は第２領域１１ｂから第１領域１１ａへの向きＩ２１を有し、第２電流は第４領域１２ｄから第５領域１２ｅへの向きＩ４５を有する。第２動作Ｓ１２０に関する第３例が実施される。
図５５は、第５実施形態に係る磁気デバイスを例示する模式的斜視図である。
図５６（ａ）～図５６（ｄ）は、第５実施形態に係る磁気デバイスを例示する模式図である。
図５６、及び、図５６（ａ）～図５６（ｄ）に例示する磁気デバイス４４４においては、第１動作Ｓ１１０に関する第２例が実施される。磁気デバイス４４４において、制御部９０は、初期化動作Ｓ１００において、第１積層体を前記第１低電気抵抗状態とし、前記第２積層体を前記第２低電気抵抗状態とする。第１入力が“０”であるときに、第１動作Ｓ１１０において、第１電流は第２領域１１ｂから第１領域１１ａへの向きＩ２１を有し、第２電流は第４領域１２ｄから第５領域１２ｅへの向きＩ４５を有する。第１入力が“１”であるときに、第１動作Ｓ１１０において、第１電流は第１領域１１ａから第２領域１１ｂへの向きＩ１２を有し、第２電流は第５領域１２ｅから第４領域１２ｄへの向きＩ５４を有する。第２動作Ｓ１２０に関する第４例が実施される。
磁気デバイス４２１、４２２、４３１～４３４、及び、４４１～４４４においても、第１入力及び第２入力のＸＮＯＲ演算の結果が得られる。第５実施形態に係る磁気デバイスによれば、簡単な構成を有する磁気デバイスが提供できる。
磁気デバイス４１１～４１８、４２１、４２２、４３１～４３４、及び、４４１～４４４において、第１積層体ＳＢ１及び第２積層体ＳＢ２（左右の素子）の構成は、互いに入れ替えが可能である。
実施形態は、以下の構成（例えば技術案）を含んでも良い。
（構成１）
第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、を含み、前記第１領域から前記第２領域への方向は、第１方向に沿う、第１導電部と、
第１磁性層及び第２磁性層を含む第１積層体であって、前記第２磁性層は、前記第１方向と交差する第２方向において前記第３領域と前記第１磁性層との間にある、前記第１積層体と、
第４領域と、第５領域と、前記第４領域と前記第５領域との間の第６領域と、を含み、前記第４領域から前記第５領域への方向は、第３方向に沿う、第２導電部と、
第３磁性層及び第４磁性層を含む第２積層体であって、前記第４磁性層は、前記第３方向と交差する第４方向において前記第６領域と前記第３磁性層との間にある、前記第２積層体と、
制御部と、
を備え、
前記第１積層体は、第１低電気抵抗状態、または、前記第１低電気抵抗よりも高い第１高電気抵抗状態になることが可能であり、
前記第２積層体は、第２低電気抵抗状態、または、前記第２低電気抵抗よりも高い第２高電気抵抗状態になることが可能であり、
前記制御部は、初期化動作と、第１動作と、第２動作と、を実施して、第１入力及び第２入力のＸＮＯＲ演算が可能であり、
前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態または前記第１高電気抵抗状態の第１抵抗状態とし、前記第２積層体を前記第２低電気抵抗状態または前記第２高電気抵抗状態の第２抵抗状態とし、
前記制御部は、前記第１動作において、前記第１磁性層の電位を第１設定電位としつつ前記第１導電部に第１電流を供給し、前記第３磁性層の電位を第２設定電位としつつ前記第２導電部に第２電流を供給し、
前記第１入力が“０”であるときの前記第１動作における前記第１電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第１電流の向きと、逆であり、前記第１入力が“０”であるときの前記第１動作においける前記第２電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第２電流の向きと、逆であり、
前記第２入力が“０”であるときの前記第１動作における前記第１設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第１設定電位の第１極性は、前記第２入力が“０”であるときの前記第１動作における前記第２設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第２設定電位の第２極性と逆であり、
前記制御部は、前記第２動作において、前記第１動作の後の前記第１積層体の電気抵抗、及び、前記第１動作の後の前記第２積層体の電気抵抗に応じた値を測定する、磁気デバイス。
（構成２）
前記第２入力が“０”であるときの前記第１動作における前記第１設定電位は、第１電位であり、
前記第２入力が“１”であるときの前記第１動作における前記第１設定電位は、第２電位であり、
前記第２入力が“０”であるときの前記第１動作における前記第２設定電位は、第４電位であり、
前記第２入力が“１”であるときの前記第１動作における前記第２設定電位は、第３電位であり、
前記第１電位と前記第２電位との差の絶対値は、前記第１電位と前記第３電位との差の絶対値よりも大きく、前記第２電位と前記第４電位との差の絶対値よりも大きく、
前記第３電位と前記第４電位との差の絶対値は、前記第１電位と前記第３電位との前記差の前記絶対値よりも大きく、前記第２電位と前記第４電位との前記差の前記絶対値よりも大きい、構成１記載の磁気デバイス。
（構成３）
前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態とし、前記第２積層体を前記第２高電気抵抗状態とし、
前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有する、構成２記載の磁気デバイス。
（構成４）
前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態とし、前記第２積層体を前記第２高電気抵抗状態とし、
前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有する、構成２記載の磁気デバイス。
（構成５）
前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態とし、前記第２積層体を前記第２低電気抵抗状態とし、
前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有する、構成２記載の磁気デバイス。
（構成６）
前記制御部は、前記初期化動作において、前記第１積層体を前記第１高電気抵抗状態とし、前記第２積層体を前記第２高電気抵抗状態とし、
前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有する、構成２記載の磁気デバイス。
（構成７）
前記制御部は、前記初期化動作において、前記第１積層体を前記第１高電気抵抗状態とし、前記第２積層体を前記第２低電気抵抗状態とし、
前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有する、構成２記載の磁気デバイス。
（構成８）
前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態とし、前記第２積層体を前記第２高電気抵抗状態とし、
前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有する、構成２記載の磁気デバイス。
（構成９）
前記制御部は、前記初期化動作において、前記第１積層体を前記第１高電気抵抗状態とし、前記第２積層体を前記第２高電気抵抗状態とし、
前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有する、構成２記載の磁気デバイス。
（構成１０）
前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態とし、前記第２積層体を前記第２低電気抵抗状態とし、
前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有する、構成２記載の磁気デバイス。
（構成１１）
前記制御部は、前記初期化動作において、前記第１積層体を前記第１高電気抵抗状態とし、前記第２積層体を前記第２高電気抵抗状態とし、
前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有する、構成２記載の磁気デバイス。
（構成１２）
前記制御部は、前記初期化動作において、前記第１積層体を前記第１高電気抵抗状態とし、前記第２積層体を前記第２高電気抵抗状態とし、
前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有する、構成２記載の磁気デバイス。
（構成１３）
前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態とし、前記第２積層体を前記第２低電気抵抗状態とし、
前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有する、構成２記載の磁気デバイス。
（構成１４）
前記第２入力が“０”であるときの前記第１動作における前記第１設定電位は、第２電位であり、
前記第２入力が“１”であるときの前記第１動作における前記第１設定電位は、第１電位であり、
前記第２入力が“０”であるときの前記第１動作における前記第２設定電位は、第３電位であり、
前記第２入力が“１”であるときの前記第１動作における前記第２設定電位は、第４電位であり、
前記第１電位と前記第２電位との差の絶対値は、前記第１電位と前記第３電位との差の絶対値よりも大きく、前記第２電位と前記第４電位との差の絶対値よりも大きく、
前記第３電位と前記第４電位との差の絶対値は、前記第１電位と前記第３電位との前記差の前記絶対値よりも大きく、前記第２電位と前記第４電位との前記差の前記絶対値よりも大きい、構成１記載の磁気デバイス。
（構成１５）
前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態とし、前記第２積層体を前記第２高電気抵抗状態とし、
前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有する、構成１４記載の磁気デバイス。
（構成１６）
前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態とし、前記第２積層体を前記第２高電気抵抗状態とし、
前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有する、構成１４記載の磁気デバイス。
（構成１７）
前記制御部は、前記初期化動作において、前記第１積層体を前記第１高電気抵抗状態とし、前記第２積層体を前記第２高電気抵抗状態とし、
前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有する、構成１４記載の磁気デバイス。
（構成１８）
前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態とし、前記第２積層体を前記第２低電気抵抗状態とし、
前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有する、構成１４記載の磁気デバイス。
（構成１９）
前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態とし、前記第２積層体を前記第２高電気抵抗状態とし、
前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有する、構成１４記載の磁気デバイス。
（構成２０）
前記制御部は、前記初期化動作において、前記第１積層体を前記第１高電気抵抗状態とし、前記第２積層体を前記第２高電気抵抗状態とし、
前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有する、構成１４記載の磁気デバイス。
（構成２１）
前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態とし、前記第２積層体を前記第２低電気抵抗状態とし、
前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有する、構成１４記載の磁気デバイス。
（構成２２）
前記第２領域は前記第４領域と電気的に接続され、
前記第１入力が前記“０”であり前記第２入力が前記“１”である場合、または、前記第１入力が前記“１”であり前記第２入力が前記“０”である場合、前記第２動作において、前記第３磁性層を基準にして前記第１磁性層に前記第１電位差を印加したとき、前記第２領域及び前記第４領域の接続点における電位は、前記第１電位差の約１／２の第１値であり、
前記第１入力が前記“０”であり前記第２入力が前記“０”である場合、または、前記第１入力が前記“１”であり前記第２入力が前記“１”である場合、前記第２動作において、前記第３磁性層を基準にして前記第１磁性層に前記第１電位差を印加したとき、前記接続点における前記電位は、前記第１値とは異なる、構成３、６、９、１０、１６、１８、１９、２０のいずれか１つに記載の磁気デバイス。
（構成２３）
前記第２領域は前記第４領域と電気的に接続され、
前記第１入力が前記“０”であり前記第２入力が前記“０”である場合、または、前記第１入力が前記“１”であり前記第２入力が前記“１”である場合、前記第２動作において、前記第３磁性層を基準にして前記第１磁性層に前記第１電位差を印加したとき、前記第２領域及び前記第４領域の接続点における前記電位は、前記第１電位差の約１／２の第１値であり、
前記第１入力が前記“０”であり前記第２入力が前記“１”である場合、または、前記第１入力が前記“１”であり前記第２入力が前記“０”である場合、前記第２動作において、前記第３磁性層を基準にして前記第１磁性層に前記第１電位差を印加したとき、前記接続点における電位は、前記第１値とは異なる、構成４、５、７、８、１１、１２、１３、１５、１７、２１のいずれか１つに記載の磁気デバイス。
実施形態によれば、簡単な構成を有する磁気デバイス及び演算装置を提供できる。
本願明細書において、“平行”及び“反平行”は、厳密な平行及び反平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に平行及び反平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、磁気デバイスに含まれる導電部、磁性層、非磁性層、制御部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した磁気デバイス及び演算装置を基にして、当業者が適宜設計変更して実施し得る全ての磁気デバイス及び演算装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、請求の範囲に記載された発明とその均等の範囲に含まれる。
１１…第１導電部、
１１ａ～１１ｅ…第１～第５領域、
１２…第２導電部、
１２ｄ～１２ｆ…第４～第６領域、
１３…第３導電部、
１３ｇ～１３ｉ…第７～第９領域、
１４…第４導電部、
１４ａ、１４ｂ…第１、第２接続領域、
１４ｃ…中間領域、
２１～２８…第１～第８磁性層、
２１Ａ、２２Ａ…第１、第２磁性部材、
２１Ｍ～２８Ｍ…磁化、
３１～３４…第１～第４非磁性層、
４０…記憶部、
９０…制御部、
９１、９１ａ～９１ｃ…書込セレクタ、
９２、９２ａ～９２ｃ…読出セレクタ、
９３、９３ａ～９３ｃ…書込ドライバ、
９４、９４ａ～９４ｂ…センスアンプ、
９５…論理ゲート、
９６…制御回路、
１００、２００、３００、４１１～４１８、４２１、４２２、４３１～４３４、４４１～４４４…磁気デバイス、
ＡＲ１、ＡＲ２、ＡＲａ、ＡＲｂ…アレイ領域、
ＣＮ…接続点、
Ｉ１２、Ｉ２１、Ｉ４５、Ｉ５４…向き、
Ｉｗ、Ｉｗ１～Ｉｗ３…電流、
ＭＧ０、ＭＧ１、ＭＧＲ…構成、
ＭＧＤ…定義、
ＭＬ…中間層、
ＯＬ…出力層、
Ｐ１～Ｐ３…電位、
ＲＪ…結果、
ＲＰＲ１、ＲＰＲ２、ＲＰＲａ、ＲＰＲｂ…読出周辺回路領域、
Ｓ、Ｓ１、Ｓ２…信号、
ＳＢ１、ＳＢ２…第１、第２積層体、
ＳＢ４…積層体、
ＳＴ１…構造体、
ＶＤ…測定値、
ＶＳＢ…バイアス電圧、
Ｖａ２、Ｖａ４…第２、第４電位、
Ｖｄ１、Ｖｄ３…第１、第３電位、
ＷＰＲａ、ＷＰＲｂ、ＷＰＲ１、ＷＰＲ２…書込周辺回路領域

Claims (17)

  1. 第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、を含み、前記第１領域から前記第２領域への方向は、第１方向に沿う、第１導電部と、
    第１磁性層及び第２磁性層を含む第１積層体であって、前記第２磁性層は、前記第１方向と交差する第２方向において前記第３領域と前記第１磁性層との間にある、前記第１積層体と、
    第４領域と、第５領域と、前記第４領域と前記第５領域との間の第６領域と、を含み、前記第４領域から前記第５領域への方向は、第３方向に沿う、第２導電部と、
    第３磁性層及び第４磁性層を含む第２積層体であって、前記第４磁性層は、前記第３方向と交差する第４方向において前記第６領域と前記第３磁性層との間にある、前記第２積層体と、
    制御部と、
    を備え、
    前記第１積層体は、第１低電気抵抗状態、または、前記第１低電気抵抗よりも高い第１高電気抵抗状態になることが可能であり、
    前記第２積層体は、第２低電気抵抗状態、または、前記第２低電気抵抗よりも高い第２高電気抵抗状態になることが可能であり、
    前記制御部は、初期化動作と、第１動作と、第２動作と、を実施して、第１入力及び第２入力のＸＮＯＲ演算が可能であり、
    前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態または前記第１高電気抵抗状態の第１抵抗状態とし、前記第２積層体を前記第２低電気抵抗状態または前記第２高電気抵抗状態の第２抵抗状態とし、
    前記制御部は、前記第１動作において、前記第１磁性層の電位を第１設定電位としつつ前記第１導電部に第１電流を供給し、前記第３磁性層の電位を第２設定電位としつつ前記第２導電部に第２電流を供給し、
    前記第１入力が“０”であるときの前記第１動作における前記第１電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第１電流の向きと、逆であり、前記第１入力が“０”であるときの前記第１動作における前記第２電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第２電流の向きと、逆であり、
    前記第２入力が“０”であるときの前記第１動作における前記第１設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第１設定電位の第１極性は、前記第２入力が“０”であるときの前記第１動作における前記第２設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第２設定電位の第２極性と逆であり、
    前記制御部は、前記第２動作において、前記第１動作の後の前記第１積層体の電気抵抗、及び、前記第１動作の後の前記第２積層体の電気抵抗に応じた値を測定し、
    前記第２入力が“０”であるときの前記第１動作における前記第１設定電位は、第１電位であり、
    前記第２入力が“１”であるときの前記第１動作における前記第１設定電位は、第２電位であり、
    前記第２入力が“０”であるときの前記第１動作における前記第２設定電位は、第４電位であり、
    前記第２入力が“１”であるときの前記第１動作における前記第２設定電位は、第３電位であり、
    前記第１電位と前記第２電位との差の絶対値は、前記第１電位と前記第３電位との差の絶対値よりも大きく、前記第２電位と前記第４電位との差の絶対値よりも大きく、
    前記第３電位と前記第４電位との差の絶対値は、前記第１電位と前記第３電位との前記差の前記絶対値よりも大きく、前記第２電位と前記第４電位との前記差の前記絶対値よりも大きく、
    前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態とし、前記第２積層体を前記第２高電気抵抗状態とし、
    前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有する、磁気デバイス。
  2. 第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、を含み、前記第１領域から前記第２領域への方向は、第１方向に沿う、第１導電部と、
    第１磁性層及び第２磁性層を含む第１積層体であって、前記第２磁性層は、前記第１方向と交差する第２方向において前記第３領域と前記第１磁性層との間にある、前記第１積層体と、
    第４領域と、第５領域と、前記第４領域と前記第５領域との間の第６領域と、を含み、前記第４領域から前記第５領域への方向は、第３方向に沿う、第２導電部と、
    第３磁性層及び第４磁性層を含む第２積層体であって、前記第４磁性層は、前記第３方向と交差する第４方向において前記第６領域と前記第３磁性層との間にある、前記第２積層体と、
    制御部と、
    を備え、
    前記第１積層体は、第１低電気抵抗状態、または、前記第１低電気抵抗よりも高い第１高電気抵抗状態になることが可能であり、
    前記第２積層体は、第２低電気抵抗状態、または、前記第２低電気抵抗よりも高い第２高電気抵抗状態になることが可能であり、
    前記制御部は、初期化動作と、第１動作と、第２動作と、を実施して、第１入力及び第２入力のＸＮＯＲ演算が可能であり、
    前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態または前記第１高電気抵抗状態の第１抵抗状態とし、前記第２積層体を前記第２低電気抵抗状態または前記第２高電気抵抗状態の第２抵抗状態とし、
    前記制御部は、前記第１動作において、前記第１磁性層の電位を第１設定電位としつつ前記第１導電部に第１電流を供給し、前記第３磁性層の電位を第２設定電位としつつ前記第２導電部に第２電流を供給し、
    前記第１入力が“０”であるときの前記第１動作における前記第１電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第１電流の向きと、逆であり、前記第１入力が“０”であるときの前記第１動作における前記第２電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第２電流の向きと、逆であり、
    前記第２入力が“０”であるときの前記第１動作における前記第１設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第１設定電位の第１極性は、前記第２入力が“０”であるときの前記第１動作における前記第２設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第２設定電位の第２極性と逆であり、
    前記制御部は、前記第２動作において、前記第１動作の後の前記第１積層体の電気抵抗、及び、前記第１動作の後の前記第２積層体の電気抵抗に応じた値を測定し、
    前記第２入力が“０”であるときの前記第１動作における前記第１設定電位は、第１電位であり、
    前記第２入力が“１”であるときの前記第１動作における前記第１設定電位は、第２電位であり、
    前記第２入力が“０”であるときの前記第１動作における前記第２設定電位は、第４電位であり、
    前記第２入力が“１”であるときの前記第１動作における前記第２設定電位は、第３電位であり、
    前記第１電位と前記第２電位との差の絶対値は、前記第１電位と前記第３電位との差の絶対値よりも大きく、前記第２電位と前記第４電位との差の絶対値よりも大きく、
    前記第３電位と前記第４電位との差の絶対値は、前記第１電位と前記第３電位との前記差の前記絶対値よりも大きく、前記第２電位と前記第４電位との前記差の前記絶対値よりも大きく、
    前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態とし、前記第２積層体を前記第２高電気抵抗状態とし、
    前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有する、磁気デバイス。
  3. 第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、を含み、前記第１領域から前記第２領域への方向は、第１方向に沿う、第１導電部と、
    第１磁性層及び第２磁性層を含む第１積層体であって、前記第２磁性層は、前記第１方向と交差する第２方向において前記第３領域と前記第１磁性層との間にある、前記第１積層体と、
    第４領域と、第５領域と、前記第４領域と前記第５領域との間の第６領域と、を含み、前記第４領域から前記第５領域への方向は、第３方向に沿う、第２導電部と、
    第３磁性層及び第４磁性層を含む第２積層体であって、前記第４磁性層は、前記第３方向と交差する第４方向において前記第６領域と前記第３磁性層との間にある、前記第２積層体と、
    制御部と、
    を備え、
    前記第１積層体は、第１低電気抵抗状態、または、前記第１低電気抵抗よりも高い第１高電気抵抗状態になることが可能であり、
    前記第２積層体は、第２低電気抵抗状態、または、前記第２低電気抵抗よりも高い第２高電気抵抗状態になることが可能であり、
    前記制御部は、初期化動作と、第１動作と、第２動作と、を実施して、第１入力及び第２入力のＸＮＯＲ演算が可能であり、
    前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態または前記第１高電気抵抗状態の第１抵抗状態とし、前記第２積層体を前記第２低電気抵抗状態または前記第２高電気抵抗状態の第２抵抗状態とし、
    前記制御部は、前記第１動作において、前記第１磁性層の電位を第１設定電位としつつ前記第１導電部に第１電流を供給し、前記第３磁性層の電位を第２設定電位としつつ前記第２導電部に第２電流を供給し、
    前記第１入力が“０”であるときの前記第１動作における前記第１電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第１電流の向きと、逆であり、前記第１入力が“０”であるときの前記第１動作における前記第２電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第２電流の向きと、逆であり、
    前記第２入力が“０”であるときの前記第１動作における前記第１設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第１設定電位の第１極性は、前記第２入力が“０”であるときの前記第１動作における前記第２設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第２設定電位の第２極性と逆であり、
    前記制御部は、前記第２動作において、前記第１動作の後の前記第１積層体の電気抵抗、及び、前記第１動作の後の前記第２積層体の電気抵抗に応じた値を測定し、
    前記第２入力が“０”であるときの前記第１動作における前記第１設定電位は、第１電位であり、
    前記第２入力が“１”であるときの前記第１動作における前記第１設定電位は、第２電位であり、
    前記第２入力が“０”であるときの前記第１動作における前記第２設定電位は、第４電位であり、
    前記第２入力が“１”であるときの前記第１動作における前記第２設定電位は、第３電位であり、
    前記第１電位と前記第２電位との差の絶対値は、前記第１電位と前記第３電位との差の絶対値よりも大きく、前記第２電位と前記第４電位との差の絶対値よりも大きく、
    前記第３電位と前記第４電位との差の絶対値は、前記第１電位と前記第３電位との前記差の前記絶対値よりも大きく、前記第２電位と前記第４電位との前記差の前記絶対値よりも大きく、
    前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態とし、前記第２積層体を前記第２低電気抵抗状態とし、
    前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有する、磁気デバイス。
  4. 第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、を含み、前記第１領域から前記第２領域への方向は、第１方向に沿う、第１導電部と、
    第１磁性層及び第２磁性層を含む第１積層体であって、前記第２磁性層は、前記第１方向と交差する第２方向において前記第３領域と前記第１磁性層との間にある、前記第１積層体と、
    第４領域と、第５領域と、前記第４領域と前記第５領域との間の第６領域と、を含み、前記第４領域から前記第５領域への方向は、第３方向に沿う、第２導電部と、
    第３磁性層及び第４磁性層を含む第２積層体であって、前記第４磁性層は、前記第３方向と交差する第４方向において前記第６領域と前記第３磁性層との間にある、前記第２積層体と、
    制御部と、
    を備え、
    前記第１積層体は、第１低電気抵抗状態、または、前記第１低電気抵抗よりも高い第１高電気抵抗状態になることが可能であり、
    前記第２積層体は、第２低電気抵抗状態、または、前記第２低電気抵抗よりも高い第２高電気抵抗状態になることが可能であり、
    前記制御部は、初期化動作と、第１動作と、第２動作と、を実施して、第１入力及び第２入力のＸＮＯＲ演算が可能であり、
    前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態または前記第１高電気抵抗状態の第１抵抗状態とし、前記第２積層体を前記第２低電気抵抗状態または前記第２高電気抵抗状態の第２抵抗状態とし、
    前記制御部は、前記第１動作において、前記第１磁性層の電位を第１設定電位としつつ前記第１導電部に第１電流を供給し、前記第３磁性層の電位を第２設定電位としつつ前記第２導電部に第２電流を供給し、
    前記第１入力が“０”であるときの前記第１動作における前記第１電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第１電流の向きと、逆であり、前記第１入力が“０”であるときの前記第１動作における前記第２電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第２電流の向きと、逆であり、
    前記第２入力が“０”であるときの前記第１動作における前記第１設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第１設定電位の第１極性は、前記第２入力が“０”であるときの前記第１動作における前記第２設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第２設定電位の第２極性と逆であり、
    前記制御部は、前記第２動作において、前記第１動作の後の前記第１積層体の電気抵抗、及び、前記第１動作の後の前記第２積層体の電気抵抗に応じた値を測定し、
    前記第２入力が“０”であるときの前記第１動作における前記第１設定電位は、第１電位であり、
    前記第２入力が“１”であるときの前記第１動作における前記第１設定電位は、第２電位であり、
    前記第２入力が“０”であるときの前記第１動作における前記第２設定電位は、第４電位であり、
    前記第２入力が“１”であるときの前記第１動作における前記第２設定電位は、第３電位であり、
    前記第１電位と前記第２電位との差の絶対値は、前記第１電位と前記第３電位との差の絶対値よりも大きく、前記第２電位と前記第４電位との差の絶対値よりも大きく、
    前記第３電位と前記第４電位との差の絶対値は、前記第１電位と前記第３電位との前記差の前記絶対値よりも大きく、前記第２電位と前記第４電位との前記差の前記絶対値よりも大きく、
    前記制御部は、前記初期化動作において、前記第１積層体を前記第１高電気抵抗状態とし、前記第２積層体を前記第２高電気抵抗状態とし、
    前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有する、磁気デバイス。
  5. 第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、を含み、前記第１領域から前記第２領域への方向は、第１方向に沿う、第１導電部と、
    第１磁性層及び第２磁性層を含む第１積層体であって、前記第２磁性層は、前記第１方向と交差する第２方向において前記第３領域と前記第１磁性層との間にある、前記第１積層体と、
    第４領域と、第５領域と、前記第４領域と前記第５領域との間の第６領域と、を含み、前記第４領域から前記第５領域への方向は、第３方向に沿う、第２導電部と、
    第３磁性層及び第４磁性層を含む第２積層体であって、前記第４磁性層は、前記第３方向と交差する第４方向において前記第６領域と前記第３磁性層との間にある、前記第２積層体と、
    制御部と、
    を備え、
    前記第１積層体は、第１低電気抵抗状態、または、前記第１低電気抵抗よりも高い第１高電気抵抗状態になることが可能であり、
    前記第２積層体は、第２低電気抵抗状態、または、前記第２低電気抵抗よりも高い第２高電気抵抗状態になることが可能であり、
    前記制御部は、初期化動作と、第１動作と、第２動作と、を実施して、第１入力及び第２入力のＸＮＯＲ演算が可能であり、
    前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態または前記第１高電気抵抗状態の第１抵抗状態とし、前記第２積層体を前記第２低電気抵抗状態または前記第２高電気抵抗状態の第２抵抗状態とし、
    前記制御部は、前記第１動作において、前記第１磁性層の電位を第１設定電位としつつ前記第１導電部に第１電流を供給し、前記第３磁性層の電位を第２設定電位としつつ前記第２導電部に第２電流を供給し、
    前記第１入力が“０”であるときの前記第１動作における前記第１電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第１電流の向きと、逆であり、前記第１入力が“０”であるときの前記第１動作における前記第２電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第２電流の向きと、逆であり、
    前記第２入力が“０”であるときの前記第１動作における前記第１設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第１設定電位の第１極性は、前記第２入力が“０”であるときの前記第１動作における前記第２設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第２設定電位の第２極性と逆であり、
    前記制御部は、前記第２動作において、前記第１動作の後の前記第１積層体の電気抵抗、及び、前記第１動作の後の前記第２積層体の電気抵抗に応じた値を測定し、
    前記第２入力が“０”であるときの前記第１動作における前記第１設定電位は、第１電位であり、
    前記第２入力が“１”であるときの前記第１動作における前記第１設定電位は、第２電位であり、
    前記第２入力が“０”であるときの前記第１動作における前記第２設定電位は、第４電位であり、
    前記第２入力が“１”であるときの前記第１動作における前記第２設定電位は、第３電位であり、
    前記第１電位と前記第２電位との差の絶対値は、前記第１電位と前記第３電位との差の絶対値よりも大きく、前記第２電位と前記第４電位との差の絶対値よりも大きく、
    前記第３電位と前記第４電位との差の絶対値は、前記第１電位と前記第３電位との前記差の前記絶対値よりも大きく、前記第２電位と前記第４電位との前記差の前記絶対値よりも大きく、
    前記制御部は、前記初期化動作において、前記第１積層体を前記第１高電気抵抗状態とし、前記第２積層体を前記第２低電気抵抗状態とし、
    前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有する、磁気デバイス。
  6. 第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、を含み、前記第１領域から前記第２領域への方向は、第１方向に沿う、第１導電部と、
    第１磁性層及び第２磁性層を含む第１積層体であって、前記第２磁性層は、前記第１方向と交差する第２方向において前記第３領域と前記第１磁性層との間にある、前記第１積層体と、
    第４領域と、第５領域と、前記第４領域と前記第５領域との間の第６領域と、を含み、前記第４領域から前記第５領域への方向は、第３方向に沿う、第２導電部と、
    第３磁性層及び第４磁性層を含む第２積層体であって、前記第４磁性層は、前記第３方向と交差する第４方向において前記第６領域と前記第３磁性層との間にある、前記第２積層体と、
    制御部と、
    を備え、
    前記第１積層体は、第１低電気抵抗状態、または、前記第１低電気抵抗よりも高い第１高電気抵抗状態になることが可能であり、
    前記第２積層体は、第２低電気抵抗状態、または、前記第２低電気抵抗よりも高い第２高電気抵抗状態になることが可能であり、
    前記制御部は、初期化動作と、第１動作と、第２動作と、を実施して、第１入力及び第２入力のＸＮＯＲ演算が可能であり、
    前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態または前記第１高電気抵抗状態の第１抵抗状態とし、前記第２積層体を前記第２低電気抵抗状態または前記第２高電気抵抗状態の第２抵抗状態とし、
    前記制御部は、前記第１動作において、前記第１磁性層の電位を第１設定電位としつつ前記第１導電部に第１電流を供給し、前記第３磁性層の電位を第２設定電位としつつ前記第２導電部に第２電流を供給し、
    前記第１入力が“０”であるときの前記第１動作における前記第１電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第１電流の向きと、逆であり、前記第１入力が“０”であるときの前記第１動作における前記第２電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第２電流の向きと、逆であり、
    前記第２入力が“０”であるときの前記第１動作における前記第１設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第１設定電位の第１極性は、前記第２入力が“０”であるときの前記第１動作における前記第２設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第２設定電位の第２極性と逆であり、
    前記制御部は、前記第２動作において、前記第１動作の後の前記第１積層体の電気抵抗、及び、前記第１動作の後の前記第２積層体の電気抵抗に応じた値を測定し、
    前記第２入力が“０”であるときの前記第１動作における前記第１設定電位は、第１電位であり、
    前記第２入力が“１”であるときの前記第１動作における前記第１設定電位は、第２電位であり、
    前記第２入力が“０”であるときの前記第１動作における前記第２設定電位は、第４電位であり、
    前記第２入力が“１”であるときの前記第１動作における前記第２設定電位は、第３電位であり、
    前記第１電位と前記第２電位との差の絶対値は、前記第１電位と前記第３電位との差の絶対値よりも大きく、前記第２電位と前記第４電位との差の絶対値よりも大きく、
    前記第３電位と前記第４電位との差の絶対値は、前記第１電位と前記第３電位との前記差の前記絶対値よりも大きく、前記第２電位と前記第４電位との前記差の前記絶対値よりも大きく、
    前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態とし、前記第２積層体を前記第２高電気抵抗状態とし、
    前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有する、磁気デバイス。
  7. 第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、を含み、前記第１領域から前記第２領域への方向は、第１方向に沿う、第１導電部と、
    第１磁性層及び第２磁性層を含む第１積層体であって、前記第２磁性層は、前記第１方向と交差する第２方向において前記第３領域と前記第１磁性層との間にある、前記第１積層体と、
    第４領域と、第５領域と、前記第４領域と前記第５領域との間の第６領域と、を含み、前記第４領域から前記第５領域への方向は、第３方向に沿う、第２導電部と、
    第３磁性層及び第４磁性層を含む第２積層体であって、前記第４磁性層は、前記第３方向と交差する第４方向において前記第６領域と前記第３磁性層との間にある、前記第２積層体と、
    制御部と、
    を備え、
    前記第１積層体は、第１低電気抵抗状態、または、前記第１低電気抵抗よりも高い第１高電気抵抗状態になることが可能であり、
    前記第２積層体は、第２低電気抵抗状態、または、前記第２低電気抵抗よりも高い第２高電気抵抗状態になることが可能であり、
    前記制御部は、初期化動作と、第１動作と、第２動作と、を実施して、第１入力及び第２入力のＸＮＯＲ演算が可能であり、
    前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態または前記第１高電気抵抗状態の第１抵抗状態とし、前記第２積層体を前記第２低電気抵抗状態または前記第２高電気抵抗状態の第２抵抗状態とし、
    前記制御部は、前記第１動作において、前記第１磁性層の電位を第１設定電位としつつ前記第１導電部に第１電流を供給し、前記第３磁性層の電位を第２設定電位としつつ前記第２導電部に第２電流を供給し、
    前記第１入力が“０”であるときの前記第１動作における前記第１電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第１電流の向きと、逆であり、前記第１入力が“０”であるときの前記第１動作における前記第２電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第２電流の向きと、逆であり、
    前記第２入力が“０”であるときの前記第１動作における前記第１設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第１設定電位の第１極性は、前記第２入力が“０”であるときの前記第１動作における前記第２設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第２設定電位の第２極性と逆であり、
    前記制御部は、前記第２動作において、前記第１動作の後の前記第１積層体の電気抵抗、及び、前記第１動作の後の前記第２積層体の電気抵抗に応じた値を測定し、
    前記第２入力が“０”であるときの前記第１動作における前記第１設定電位は、第１電位であり、
    前記第２入力が“１”であるときの前記第１動作における前記第１設定電位は、第２電位であり、
    前記第２入力が“０”であるときの前記第１動作における前記第２設定電位は、第４電位であり、
    前記第２入力が“１”であるときの前記第１動作における前記第２設定電位は、第３電位であり、
    前記第１電位と前記第２電位との差の絶対値は、前記第１電位と前記第３電位との差の絶対値よりも大きく、前記第２電位と前記第４電位との差の絶対値よりも大きく、
    前記第３電位と前記第４電位との差の絶対値は、前記第１電位と前記第３電位との前記差の前記絶対値よりも大きく、前記第２電位と前記第４電位との前記差の前記絶対値よりも大きく、
    前記制御部は、前記初期化動作において、前記第１積層体を前記第１高電気抵抗状態とし、前記第２積層体を前記第２高電気抵抗状態とし、
    前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有する、磁気デバイス。
  8. 第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、を含み、前記第１領域から前記第２領域への方向は、第１方向に沿う、第１導電部と、
    第１磁性層及び第２磁性層を含む第１積層体であって、前記第２磁性層は、前記第１方向と交差する第２方向において前記第３領域と前記第１磁性層との間にある、前記第１積層体と、
    第４領域と、第５領域と、前記第４領域と前記第５領域との間の第６領域と、を含み、前記第４領域から前記第５領域への方向は、第３方向に沿う、第２導電部と、
    第３磁性層及び第４磁性層を含む第２積層体であって、前記第４磁性層は、前記第３方向と交差する第４方向において前記第６領域と前記第３磁性層との間にある、前記第２積層体と、
    制御部と、
    を備え、
    前記第１積層体は、第１低電気抵抗状態、または、前記第１低電気抵抗よりも高い第１高電気抵抗状態になることが可能であり、
    前記第２積層体は、第２低電気抵抗状態、または、前記第２低電気抵抗よりも高い第２高電気抵抗状態になることが可能であり、
    前記制御部は、初期化動作と、第１動作と、第２動作と、を実施して、第１入力及び第２入力のＸＮＯＲ演算が可能であり、
    前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態または前記第１高電気抵抗状態の第１抵抗状態とし、前記第２積層体を前記第２低電気抵抗状態または前記第２高電気抵抗状態の第２抵抗状態とし、
    前記制御部は、前記第１動作において、前記第１磁性層の電位を第１設定電位としつつ前記第１導電部に第１電流を供給し、前記第３磁性層の電位を第２設定電位としつつ前記第２導電部に第２電流を供給し、
    前記第１入力が“０”であるときの前記第１動作における前記第１電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第１電流の向きと、逆であり、前記第１入力が“０”であるときの前記第１動作における前記第２電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第２電流の向きと、逆であり、
    前記第２入力が“０”であるときの前記第１動作における前記第１設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第１設定電位の第１極性は、前記第２入力が“０”であるときの前記第１動作における前記第２設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第２設定電位の第２極性と逆であり、
    前記制御部は、前記第２動作において、前記第１動作の後の前記第１積層体の電気抵抗、及び、前記第１動作の後の前記第２積層体の電気抵抗に応じた値を測定し、
    前記第２入力が“０”であるときの前記第１動作における前記第１設定電位は、第１電位であり、
    前記第２入力が“１”であるときの前記第１動作における前記第１設定電位は、第２電位であり、
    前記第２入力が“０”であるときの前記第１動作における前記第２設定電位は、第４電位であり、
    前記第２入力が“１”であるときの前記第１動作における前記第２設定電位は、第３電位であり、
    前記第１電位と前記第２電位との差の絶対値は、前記第１電位と前記第３電位との差の絶対値よりも大きく、前記第２電位と前記第４電位との差の絶対値よりも大きく、
    前記第３電位と前記第４電位との差の絶対値は、前記第１電位と前記第３電位との前記差の前記絶対値よりも大きく、前記第２電位と前記第４電位との前記差の前記絶対値よりも大きく、
    前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態とし、前記第２積層体を前記第２低電気抵抗状態とし、
    前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有する、磁気デバイス。
  9. 第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、を含み、前記第１領域から前記第２領域への方向は、第１方向に沿う、第１導電部と、
    第１磁性層及び第２磁性層を含む第１積層体であって、前記第２磁性層は、前記第１方向と交差する第２方向において前記第３領域と前記第１磁性層との間にある、前記第１積層体と、
    第４領域と、第５領域と、前記第４領域と前記第５領域との間の第６領域と、を含み、前記第４領域から前記第５領域への方向は、第３方向に沿う、第２導電部と、
    第３磁性層及び第４磁性層を含む第２積層体であって、前記第４磁性層は、前記第３方向と交差する第４方向において前記第６領域と前記第３磁性層との間にある、前記第２積層体と、
    制御部と、
    を備え、
    前記第１積層体は、第１低電気抵抗状態、または、前記第１低電気抵抗よりも高い第１高電気抵抗状態になることが可能であり、
    前記第２積層体は、第２低電気抵抗状態、または、前記第２低電気抵抗よりも高い第２高電気抵抗状態になることが可能であり、
    前記制御部は、初期化動作と、第１動作と、第２動作と、を実施して、第１入力及び第２入力のＸＮＯＲ演算が可能であり、
    前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態または前記第１高電気抵抗状態の第１抵抗状態とし、前記第２積層体を前記第２低電気抵抗状態または前記第２高電気抵抗状態の第２抵抗状態とし、
    前記制御部は、前記第１動作において、前記第１磁性層の電位を第１設定電位としつつ前記第１導電部に第１電流を供給し、前記第３磁性層の電位を第２設定電位としつつ前記第２導電部に第２電流を供給し、
    前記第１入力が“０”であるときの前記第１動作における前記第１電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第１電流の向きと、逆であり、前記第１入力が“０”であるときの前記第１動作における前記第２電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第２電流の向きと、逆であり、
    前記第２入力が“０”であるときの前記第１動作における前記第１設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第１設定電位の第１極性は、前記第２入力が“０”であるときの前記第１動作における前記第２設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第２設定電位の第２極性と逆であり、
    前記制御部は、前記第２動作において、前記第１動作の後の前記第１積層体の電気抵抗、及び、前記第１動作の後の前記第２積層体の電気抵抗に応じた値を測定し、
    前記第２入力が“０”であるときの前記第１動作における前記第１設定電位は、第１電位であり、
    前記第２入力が“１”であるときの前記第１動作における前記第１設定電位は、第２電位であり、
    前記第２入力が“０”であるときの前記第１動作における前記第２設定電位は、第４電位であり、
    前記第２入力が“１”であるときの前記第１動作における前記第２設定電位は、第３電位であり、
    前記第１電位と前記第２電位との差の絶対値は、前記第１電位と前記第３電位との差の絶対値よりも大きく、前記第２電位と前記第４電位との差の絶対値よりも大きく、
    前記第３電位と前記第４電位との差の絶対値は、前記第１電位と前記第３電位との前記差の前記絶対値よりも大きく、前記第２電位と前記第４電位との前記差の前記絶対値よりも大きく、
    前記制御部は、前記初期化動作において、前記第１積層体を前記第１高電気抵抗状態とし、前記第２積層体を前記第２高電気抵抗状態とし、
    前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有する、磁気デバイス。
  10. 第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、を含み、前記第１領域から前記第２領域への方向は、第１方向に沿う、第１導電部と、
    第１磁性層及び第２磁性層を含む第１積層体であって、前記第２磁性層は、前記第１方向と交差する第２方向において前記第３領域と前記第１磁性層との間にある、前記第１積層体と、
    第４領域と、第５領域と、前記第４領域と前記第５領域との間の第６領域と、を含み、前記第４領域から前記第５領域への方向は、第３方向に沿う、第２導電部と、
    第３磁性層及び第４磁性層を含む第２積層体であって、前記第４磁性層は、前記第３方向と交差する第４方向において前記第６領域と前記第３磁性層との間にある、前記第２積層体と、
    制御部と、
    を備え、
    前記第１積層体は、第１低電気抵抗状態、または、前記第１低電気抵抗よりも高い第１高電気抵抗状態になることが可能であり、
    前記第２積層体は、第２低電気抵抗状態、または、前記第２低電気抵抗よりも高い第２高電気抵抗状態になることが可能であり、
    前記制御部は、初期化動作と、第１動作と、第２動作と、を実施して、第１入力及び第２入力のＸＮＯＲ演算が可能であり、
    前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態または前記第１高電気抵抗状態の第１抵抗状態とし、前記第２積層体を前記第２低電気抵抗状態または前記第２高電気抵抗状態の第２抵抗状態とし、
    前記制御部は、前記第１動作において、前記第１磁性層の電位を第１設定電位としつつ前記第１導電部に第１電流を供給し、前記第３磁性層の電位を第２設定電位としつつ前記第２導電部に第２電流を供給し、
    前記第１入力が“０”であるときの前記第１動作における前記第１電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第１電流の向きと、逆であり、前記第１入力が“０”であるときの前記第１動作における前記第２電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第２電流の向きと、逆であり、
    前記第２入力が“０”であるときの前記第１動作における前記第１設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第１設定電位の第１極性は、前記第２入力が“０”であるときの前記第１動作における前記第２設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第２設定電位の第２極性と逆であり、
    前記制御部は、前記第２動作において、前記第１動作の後の前記第１積層体の電気抵抗、及び、前記第１動作の後の前記第２積層体の電気抵抗に応じた値を測定し、
    前記第２入力が“０”であるときの前記第１動作における前記第１設定電位は、第１電位であり、
    前記第２入力が“１”であるときの前記第１動作における前記第１設定電位は、第２電位であり、
    前記第２入力が“０”であるときの前記第１動作における前記第２設定電位は、第４電位であり、
    前記第２入力が“１”であるときの前記第１動作における前記第２設定電位は、第３電位であり、
    前記第１電位と前記第２電位との差の絶対値は、前記第１電位と前記第３電位との差の絶対値よりも大きく、前記第２電位と前記第４電位との差の絶対値よりも大きく、
    前記第３電位と前記第４電位との差の絶対値は、前記第１電位と前記第３電位との前記差の前記絶対値よりも大きく、前記第２電位と前記第４電位との前記差の前記絶対値よりも大きく、
    前記制御部は、前記初期化動作において、前記第１積層体を前記第１高電気抵抗状態とし、前記第２積層体を前記第２高電気抵抗状態とし、
    前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有する、磁気デバイス。
  11. 第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、を含み、前記第１領域から前記第２領域への方向は、第１方向に沿う、第１導電部と、
    第１磁性層及び第２磁性層を含む第１積層体であって、前記第２磁性層は、前記第１方向と交差する第２方向において前記第３領域と前記第１磁性層との間にある、前記第１積層体と、
    第４領域と、第５領域と、前記第４領域と前記第５領域との間の第６領域と、を含み、前記第４領域から前記第５領域への方向は、第３方向に沿う、第２導電部と、
    第３磁性層及び第４磁性層を含む第２積層体であって、前記第４磁性層は、前記第３方向と交差する第４方向において前記第６領域と前記第３磁性層との間にある、前記第２積層体と、
    制御部と、
    を備え、
    前記第１積層体は、第１低電気抵抗状態、または、前記第１低電気抵抗よりも高い第１高電気抵抗状態になることが可能であり、
    前記第２積層体は、第２低電気抵抗状態、または、前記第２低電気抵抗よりも高い第２高電気抵抗状態になることが可能であり、
    前記制御部は、初期化動作と、第１動作と、第２動作と、を実施して、第１入力及び第２入力のＸＮＯＲ演算が可能であり、
    前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態または前記第１高電気抵抗状態の第１抵抗状態とし、前記第２積層体を前記第２低電気抵抗状態または前記第２高電気抵抗状態の第２抵抗状態とし、
    前記制御部は、前記第１動作において、前記第１磁性層の電位を第１設定電位としつつ前記第１導電部に第１電流を供給し、前記第３磁性層の電位を第２設定電位としつつ前記第２導電部に第２電流を供給し、
    前記第１入力が“０”であるときの前記第１動作における前記第１電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第１電流の向きと、逆であり、前記第１入力が“０”であるときの前記第１動作における前記第２電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第２電流の向きと、逆であり、
    前記第２入力が“０”であるときの前記第１動作における前記第１設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第１設定電位の第１極性は、前記第２入力が“０”であるときの前記第１動作における前記第２設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第２設定電位の第２極性と逆であり、
    前記制御部は、前記第２動作において、前記第１動作の後の前記第１積層体の電気抵抗、及び、前記第１動作の後の前記第２積層体の電気抵抗に応じた値を測定し、
    前記第２入力が“０”であるときの前記第１動作における前記第１設定電位は、第１電位であり、
    前記第２入力が“１”であるときの前記第１動作における前記第１設定電位は、第２電位であり、
    前記第２入力が“０”であるときの前記第１動作における前記第２設定電位は、第４電位であり、
    前記第２入力が“１”であるときの前記第１動作における前記第２設定電位は、第３電位であり、
    前記第１電位と前記第２電位との差の絶対値は、前記第１電位と前記第３電位との差の絶対値よりも大きく、前記第２電位と前記第４電位との差の絶対値よりも大きく、
    前記第３電位と前記第４電位との差の絶対値は、前記第１電位と前記第３電位との前記差の前記絶対値よりも大きく、前記第２電位と前記第４電位との前記差の前記絶対値よりも大きく、
    前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態とし、前記第２積層体を前記第２低電気抵抗状態とし、
    前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有する、磁気デバイス。
  12. 第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、を含み、前記第１領域から前記第２領域への方向は、第１方向に沿う、第１導電部と、
    第１磁性層及び第２磁性層を含む第１積層体であって、前記第２磁性層は、前記第１方向と交差する第２方向において前記第３領域と前記第１磁性層との間にある、前記第１積層体と、
    第４領域と、第５領域と、前記第４領域と前記第５領域との間の第６領域と、を含み、前記第４領域から前記第５領域への方向は、第３方向に沿う、第２導電部と、
    第３磁性層及び第４磁性層を含む第２積層体であって、前記第４磁性層は、前記第３方向と交差する第４方向において前記第６領域と前記第３磁性層との間にある、前記第２積層体と、
    制御部と、
    を備え、
    前記第１積層体は、第１低電気抵抗状態、または、前記第１低電気抵抗よりも高い第１高電気抵抗状態になることが可能であり、
    前記第２積層体は、第２低電気抵抗状態、または、前記第２低電気抵抗よりも高い第２高電気抵抗状態になることが可能であり、
    前記制御部は、初期化動作と、第１動作と、第２動作と、を実施して、第１入力及び第２入力のＸＮＯＲ演算が可能であり、
    前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態または前記第１高電気抵抗状態の第１抵抗状態とし、前記第２積層体を前記第２低電気抵抗状態または前記第２高電気抵抗状態の第２抵抗状態とし、
    前記制御部は、前記第１動作において、前記第１磁性層の電位を第１設定電位としつつ前記第１導電部に第１電流を供給し、前記第３磁性層の電位を第２設定電位としつつ前記第２導電部に第２電流を供給し、
    前記第１入力が“０”であるときの前記第１動作における前記第１電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第１電流の向きと、逆であり、前記第１入力が“０”であるときの前記第１動作における前記第２電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第２電流の向きと、逆であり、
    前記第２入力が“０”であるときの前記第１動作における前記第１設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第１設定電位の第１極性は、前記第２入力が“０”であるときの前記第１動作における前記第２設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第２設定電位の第２極性と逆であり、
    前記制御部は、前記第２動作において、前記第１動作の後の前記第１積層体の電気抵抗、及び、前記第１動作の後の前記第２積層体の電気抵抗に応じた値を測定し、
    前記第２入力が“０”であるときの前記第１動作における前記第１設定電位は、第２電位であり、
    前記第２入力が“１”であるときの前記第１動作における前記第１設定電位は、第１電位であり、
    前記第２入力が“０”であるときの前記第１動作における前記第２設定電位は、第３電位であり、
    前記第２入力が“１”であるときの前記第１動作における前記第２設定電位は、第４電位であり、
    前記第１電位と前記第２電位との差の絶対値は、前記第１電位と前記第３電位との差の絶対値よりも大きく、前記第２電位と前記第４電位との差の絶対値よりも大きく、
    前記第３電位と前記第４電位との差の絶対値は、前記第１電位と前記第３電位との前記差の前記絶対値よりも大きく、前記第２電位と前記第４電位との前記差の前記絶対値よりも大きく、
    前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態とし、前記第２積層体を前記第２高電気抵抗状態とし、
    前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有する、磁気デバイス。
  13. 第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、を含み、前記第１領域から前記第２領域への方向は、第１方向に沿う、第１導電部と、
    第１磁性層及び第２磁性層を含む第１積層体であって、前記第２磁性層は、前記第１方向と交差する第２方向において前記第３領域と前記第１磁性層との間にある、前記第１積層体と、
    第４領域と、第５領域と、前記第４領域と前記第５領域との間の第６領域と、を含み、前記第４領域から前記第５領域への方向は、第３方向に沿う、第２導電部と、
    第３磁性層及び第４磁性層を含む第２積層体であって、前記第４磁性層は、前記第３方向と交差する第４方向において前記第６領域と前記第３磁性層との間にある、前記第２積層体と、
    制御部と、
    を備え、
    前記第１積層体は、第１低電気抵抗状態、または、前記第１低電気抵抗よりも高い第１高電気抵抗状態になることが可能であり、
    前記第２積層体は、第２低電気抵抗状態、または、前記第２低電気抵抗よりも高い第２高電気抵抗状態になることが可能であり、
    前記制御部は、初期化動作と、第１動作と、第２動作と、を実施して、第１入力及び第２入力のＸＮＯＲ演算が可能であり、
    前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態または前記第１高電気抵抗状態の第１抵抗状態とし、前記第２積層体を前記第２低電気抵抗状態または前記第２高電気抵抗状態の第２抵抗状態とし、
    前記制御部は、前記第１動作において、前記第１磁性層の電位を第１設定電位としつつ前記第１導電部に第１電流を供給し、前記第３磁性層の電位を第２設定電位としつつ前記第２導電部に第２電流を供給し、
    前記第１入力が“０”であるときの前記第１動作における前記第１電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第１電流の向きと、逆であり、前記第１入力が“０”であるときの前記第１動作における前記第２電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第２電流の向きと、逆であり、
    前記第２入力が“０”であるときの前記第１動作における前記第１設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第１設定電位の第１極性は、前記第２入力が“０”であるときの前記第１動作における前記第２設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第２設定電位の第２極性と逆であり、
    前記制御部は、前記第２動作において、前記第１動作の後の前記第１積層体の電気抵抗、及び、前記第１動作の後の前記第２積層体の電気抵抗に応じた値を測定し、
    前記第２入力が“０”であるときの前記第１動作における前記第１設定電位は、第２電位であり、
    前記第２入力が“１”であるときの前記第１動作における前記第１設定電位は、第１電位であり、
    前記第２入力が“０”であるときの前記第１動作における前記第２設定電位は、第３電位であり、
    前記第２入力が“１”であるときの前記第１動作における前記第２設定電位は、第４電位であり、
    前記第１電位と前記第２電位との差の絶対値は、前記第１電位と前記第３電位との差の絶対値よりも大きく、前記第２電位と前記第４電位との差の絶対値よりも大きく、
    前記第３電位と前記第４電位との差の絶対値は、前記第１電位と前記第３電位との前記差の前記絶対値よりも大きく、前記第２電位と前記第４電位との前記差の前記絶対値よりも大きく、
    前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態とし、前記第２積層体を前記第２高電気抵抗状態とし、
    前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有する、記載の磁気デバイス。
  14. 第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、を含み、前記第１領域から前記第２領域への方向は、第１方向に沿う、第１導電部と、
    第１磁性層及び第２磁性層を含む第１積層体であって、前記第２磁性層は、前記第１方向と交差する第２方向において前記第３領域と前記第１磁性層との間にある、前記第１積層体と、
    第４領域と、第５領域と、前記第４領域と前記第５領域との間の第６領域と、を含み、前記第４領域から前記第５領域への方向は、第３方向に沿う、第２導電部と、
    第３磁性層及び第４磁性層を含む第２積層体であって、前記第４磁性層は、前記第３方向と交差する第４方向において前記第６領域と前記第３磁性層との間にある、前記第２積層体と、
    制御部と、
    を備え、
    前記第１積層体は、第１低電気抵抗状態、または、前記第１低電気抵抗よりも高い第１高電気抵抗状態になることが可能であり、
    前記第２積層体は、第２低電気抵抗状態、または、前記第２低電気抵抗よりも高い第２高電気抵抗状態になることが可能であり、
    前記制御部は、初期化動作と、第１動作と、第２動作と、を実施して、第１入力及び第２入力のＸＮＯＲ演算が可能であり、
    前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態または前記第１高電気抵抗状態の第１抵抗状態とし、前記第２積層体を前記第２低電気抵抗状態または前記第２高電気抵抗状態の第２抵抗状態とし、
    前記制御部は、前記第１動作において、前記第１磁性層の電位を第１設定電位としつつ前記第１導電部に第１電流を供給し、前記第３磁性層の電位を第２設定電位としつつ前記第２導電部に第２電流を供給し、
    前記第１入力が“０”であるときの前記第１動作における前記第１電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第１電流の向きと、逆であり、前記第１入力が“０”であるときの前記第１動作における前記第２電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第２電流の向きと、逆であり、
    前記第２入力が“０”であるときの前記第１動作における前記第１設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第１設定電位の第１極性は、前記第２入力が“０”であるときの前記第１動作における前記第２設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第２設定電位の第２極性と逆であり、
    前記制御部は、前記第２動作において、前記第１動作の後の前記第１積層体の電気抵抗、及び、前記第１動作の後の前記第２積層体の電気抵抗に応じた値を測定し、
    前記第２入力が“０”であるときの前記第１動作における前記第１設定電位は、第２電位であり、
    前記第２入力が“１”であるときの前記第１動作における前記第１設定電位は、第１電位であり、
    前記第２入力が“０”であるときの前記第１動作における前記第２設定電位は、第３電位であり、
    前記第２入力が“１”であるときの前記第１動作における前記第２設定電位は、第４電位であり、
    前記第１電位と前記第２電位との差の絶対値は、前記第１電位と前記第３電位との差の絶対値よりも大きく、前記第２電位と前記第４電位との差の絶対値よりも大きく、
    前記第３電位と前記第４電位との差の絶対値は、前記第１電位と前記第３電位との前記差の前記絶対値よりも大きく、前記第２電位と前記第４電位との前記差の前記絶対値よりも大きく、
    前記制御部は、前記初期化動作において、前記第１積層体を前記第１高電気抵抗状態とし、前記第２積層体を前記第２高電気抵抗状態とし、
    前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有する、磁気デバイス。
  15. 第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、を含み、前記第１領域から前記第２領域への方向は、第１方向に沿う、第１導電部と、
    第１磁性層及び第２磁性層を含む第１積層体であって、前記第２磁性層は、前記第１方向と交差する第２方向において前記第３領域と前記第１磁性層との間にある、前記第１積層体と、
    第４領域と、第５領域と、前記第４領域と前記第５領域との間の第６領域と、を含み、前記第４領域から前記第５領域への方向は、第３方向に沿う、第２導電部と、
    第３磁性層及び第４磁性層を含む第２積層体であって、前記第４磁性層は、前記第３方向と交差する第４方向において前記第６領域と前記第３磁性層との間にある、前記第２積層体と、
    制御部と、
    を備え、
    前記第１積層体は、第１低電気抵抗状態、または、前記第１低電気抵抗よりも高い第１高電気抵抗状態になることが可能であり、
    前記第２積層体は、第２低電気抵抗状態、または、前記第２低電気抵抗よりも高い第２高電気抵抗状態になることが可能であり、
    前記制御部は、初期化動作と、第１動作と、第２動作と、を実施して、第１入力及び第２入力のＸＮＯＲ演算が可能であり、
    前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態または前記第１高電気抵抗状態の第１抵抗状態とし、前記第２積層体を前記第２低電気抵抗状態または前記第２高電気抵抗状態の第２抵抗状態とし、
    前記制御部は、前記第１動作において、前記第１磁性層の電位を第１設定電位としつつ前記第１導電部に第１電流を供給し、前記第３磁性層の電位を第２設定電位としつつ前記第２導電部に第２電流を供給し、
    前記第１入力が“０”であるときの前記第１動作における前記第１電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第１電流の向きと、逆であり、前記第１入力が“０”であるときの前記第１動作における前記第２電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第２電流の向きと、逆であり、
    前記第２入力が“０”であるときの前記第１動作における前記第１設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第１設定電位の第１極性は、前記第２入力が“０”であるときの前記第１動作における前記第２設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第２設定電位の第２極性と逆であり、
    前記制御部は、前記第２動作において、前記第１動作の後の前記第１積層体の電気抵抗、及び、前記第１動作の後の前記第２積層体の電気抵抗に応じた値を測定し、
    前記第２入力が“０”であるときの前記第１動作における前記第１設定電位は、第２電位であり、
    前記第２入力が“１”であるときの前記第１動作における前記第１設定電位は、第１電位であり、
    前記第２入力が“０”であるときの前記第１動作における前記第２設定電位は、第３電位であり、
    前記第２入力が“１”であるときの前記第１動作における前記第２設定電位は、第４電位であり、
    前記第１電位と前記第２電位との差の絶対値は、前記第１電位と前記第３電位との差の絶対値よりも大きく、前記第２電位と前記第４電位との差の絶対値よりも大きく、
    前記第３電位と前記第４電位との差の絶対値は、前記第１電位と前記第３電位との前記差の前記絶対値よりも大きく、前記第２電位と前記第４電位との前記差の前記絶対値よりも大きく、
    前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態とし、前記第２積層体を前記第２低電気抵抗状態とし、
    前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有する、磁気デバイス。
  16. 第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、を含み、前記第１領域から前記第２領域への方向は、第１方向に沿う、第１導電部と、
    第１磁性層及び第２磁性層を含む第１積層体であって、前記第２磁性層は、前記第１方向と交差する第２方向において前記第３領域と前記第１磁性層との間にある、前記第１積層体と、
    第４領域と、第５領域と、前記第４領域と前記第５領域との間の第６領域と、を含み、前記第４領域から前記第５領域への方向は、第３方向に沿う、第２導電部と、
    第３磁性層及び第４磁性層を含む第２積層体であって、前記第４磁性層は、前記第３方向と交差する第４方向において前記第６領域と前記第３磁性層との間にある、前記第２積層体と、
    制御部と、
    を備え、
    前記第１積層体は、第１低電気抵抗状態、または、前記第１低電気抵抗よりも高い第１高電気抵抗状態になることが可能であり、
    前記第２積層体は、第２低電気抵抗状態、または、前記第２低電気抵抗よりも高い第２高電気抵抗状態になることが可能であり、
    前記制御部は、初期化動作と、第１動作と、第２動作と、を実施して、第１入力及び第２入力のＸＮＯＲ演算が可能であり、
    前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態または前記第１高電気抵抗状態の第１抵抗状態とし、前記第２積層体を前記第２低電気抵抗状態または前記第２高電気抵抗状態の第２抵抗状態とし、
    前記制御部は、前記第１動作において、前記第１磁性層の電位を第１設定電位としつつ前記第１導電部に第１電流を供給し、前記第３磁性層の電位を第２設定電位としつつ前記第２導電部に第２電流を供給し、
    前記第１入力が“０”であるときの前記第１動作における前記第１電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第１電流の向きと、逆であり、前記第１入力が“０”であるときの前記第１動作における前記第２電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第２電流の向きと、逆であり、
    前記第２入力が“０”であるときの前記第１動作における前記第１設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第１設定電位の第１極性は、前記第２入力が“０”であるときの前記第１動作における前記第２設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第２設定電位の第２極性と逆であり、
    前記制御部は、前記第２動作において、前記第１動作の後の前記第１積層体の電気抵抗、及び、前記第１動作の後の前記第２積層体の電気抵抗に応じた値を測定し、
    前記第２入力が“０”であるときの前記第１動作における前記第１設定電位は、第２電位であり、
    前記第２入力が“１”であるときの前記第１動作における前記第１設定電位は、第１電位であり、
    前記第２入力が“０”であるときの前記第１動作における前記第２設定電位は、第３電位であり、
    前記第２入力が“１”であるときの前記第１動作における前記第２設定電位は、第４電位であり、
    前記第１電位と前記第２電位との差の絶対値は、前記第１電位と前記第３電位との差の絶対値よりも大きく、前記第２電位と前記第４電位との差の絶対値よりも大きく、
    前記第３電位と前記第４電位との差の絶対値は、前記第１電位と前記第３電位との前記差の前記絶対値よりも大きく、前記第２電位と前記第４電位との前記差の前記絶対値よりも大きく、
    前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態とし、前記第２積層体を前記第２高電気抵抗状態とし、
    前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有する、磁気デバイス。
  17. 第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、を含み、前記第１領域から前記第２領域への方向は、第１方向に沿う、第１導電部と、
    第１磁性層及び第２磁性層を含む第１積層体であって、前記第２磁性層は、前記第１方向と交差する第２方向において前記第３領域と前記第１磁性層との間にある、前記第１積層体と、
    第４領域と、第５領域と、前記第４領域と前記第５領域との間の第６領域と、を含み、前記第４領域から前記第５領域への方向は、第３方向に沿う、第２導電部と、
    第３磁性層及び第４磁性層を含む第２積層体であって、前記第４磁性層は、前記第３方向と交差する第４方向において前記第６領域と前記第３磁性層との間にある、前記第２積層体と、
    制御部と、
    を備え、
    前記第１積層体は、第１低電気抵抗状態、または、前記第１低電気抵抗よりも高い第１高電気抵抗状態になることが可能であり、
    前記第２積層体は、第２低電気抵抗状態、または、前記第２低電気抵抗よりも高い第２高電気抵抗状態になることが可能であり、
    前記制御部は、初期化動作と、第１動作と、第２動作と、を実施して、第１入力及び第２入力のＸＮＯＲ演算が可能であり、
    前記制御部は、前記初期化動作において、前記第１積層体を前記第１低電気抵抗状態または前記第１高電気抵抗状態の第１抵抗状態とし、前記第２積層体を前記第２低電気抵抗状態または前記第２高電気抵抗状態の第２抵抗状態とし、
    前記制御部は、前記第１動作において、前記第１磁性層の電位を第１設定電位としつつ前記第１導電部に第１電流を供給し、前記第３磁性層の電位を第２設定電位としつつ前記第２導電部に第２電流を供給し、
    前記第１入力が“０”であるときの前記第１動作における前記第１電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第１電流の向きと、逆であり、前記第１入力が“０”であるときの前記第１動作における前記第２電流の向きは、前記第１入力が“１”であるときの前記第１動作における前記第２電流の向きと、逆であり、
    前記第２入力が“０”であるときの前記第１動作における前記第１設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第１設定電位の第１極性は、前記第２入力が“０”であるときの前記第１動作における前記第２設定電位を基準にした、前記第２入力が“１”であるときの前記第１動作における前記第２設定電位の第２極性と逆であり、
    前記制御部は、前記第２動作において、前記第１動作の後の前記第１積層体の電気抵抗、及び、前記第１動作の後の前記第２積層体の電気抵抗に応じた値を測定し、
    前記第２入力が“０”であるときの前記第１動作における前記第１設定電位は、第２電位であり、
    前記第２入力が“１”であるときの前記第１動作における前記第１設定電位は、第１電位であり、
    前記第２入力が“０”であるときの前記第１動作における前記第２設定電位は、第３電位であり、
    前記第２入力が“１”であるときの前記第１動作における前記第２設定電位は、第４電位であり、
    前記第１電位と前記第２電位との差の絶対値は、前記第１電位と前記第３電位との差の絶対値よりも大きく、前記第２電位と前記第４電位との差の絶対値よりも大きく、
    前記第３電位と前記第４電位との差の絶対値は、前記第１電位と前記第３電位との前記差の前記絶対値よりも大きく、前記第２電位と前記第４電位との前記差の前記絶対値よりも大きく、
    前記制御部は、前記初期化動作において、前記第１積層体を前記第１高電気抵抗状態とし、前記第２積層体を前記第２高電気抵抗状態とし、
    前記第１入力が“０”であるときに、前記第１動作において、前記第１電流は前記第１領域から前記第２領域への向きを有し、前記第２電流は前記第５領域から前記第４領域への向きを有し、前記第１入力が“１”であるときに、前記第１動作において、前記第１電流は前記第２領域から前記第１領域への向きを有し、前記第２電流は前記第４領域から前記第５領域への向きを有する、磁気デバイス。
JP2021552357A 2019-10-17 2020-10-08 磁気デバイス及び演算装置 Active JP7311733B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2019190364 2019-10-17
JP2019190364 2019-10-17
JP2020041778 2020-03-11
JP2020041778 2020-03-11
JP2020056604 2020-03-26
JP2020056604 2020-03-26
PCT/JP2020/038094 WO2021075343A1 (ja) 2019-10-17 2020-10-08 磁気デバイス及び演算装置

Publications (3)

Publication Number Publication Date
JPWO2021075343A1 JPWO2021075343A1 (ja) 2021-04-22
JPWO2021075343A5 JPWO2021075343A5 (ja) 2022-08-09
JP7311733B2 true JP7311733B2 (ja) 2023-07-20

Family

ID=75537985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021552357A Active JP7311733B2 (ja) 2019-10-17 2020-10-08 磁気デバイス及び演算装置

Country Status (4)

Country Link
US (1) US11990168B2 (ja)
JP (1) JP7311733B2 (ja)
CN (1) CN114556477A (ja)
WO (1) WO2021075343A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017112351A (ja) 2015-12-14 2017-06-22 株式会社東芝 磁気メモリ
US20180145691A1 (en) 2015-05-28 2018-05-24 Intel Corporation Exclusive-or logic device with spin orbit torque effect
US20190131977A1 (en) 2017-10-26 2019-05-02 Samsung Electronics Co., Ltd. Method and system for providing a variation resistant magnetic junction-based xnor cell usable in neuromorphic computing
JP2019164870A (ja) 2018-03-20 2019-09-26 株式会社東芝 磁気デバイス

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI222763B (en) * 2002-03-29 2004-10-21 Toshiba Corp Magnetic logic element and magnetic logic element array
JP2007103663A (ja) * 2005-10-04 2007-04-19 Toshiba Corp 磁気素子、記録再生素子、論理演算素子および論理演算器
KR100682967B1 (ko) * 2006-02-22 2007-02-15 삼성전자주식회사 자기터널접합 셀을 이용한 배타적 논리합 논리회로 및 상기논리회로의 구동 방법
DE102007034256A1 (de) * 2007-07-21 2009-01-22 Universität Bielefeld Rekonfigurierbare magnetische Logikschaltungsanordnung und Verfahren zur Herstellung und zum Betreiben derartiger Logikeinrichtungen
JP5711637B2 (ja) * 2011-09-26 2015-05-07 株式会社東芝 磁気メモリ素子、磁気メモリ装置、スピントランジスタ、及び集積回路
US9076537B2 (en) * 2012-08-26 2015-07-07 Samsung Electronics Co., Ltd. Method and system for providing a magnetic tunneling junction using spin-orbit interaction based switching and memories utilizing the magnetic tunneling junction
US9132926B2 (en) * 2013-03-12 2015-09-15 The Boeing Company Systems and methods for providing insulation
KR101712725B1 (ko) * 2015-04-09 2017-03-07 한양대학교 산학협력단 단일 MTJ를 이용한 2-input 프로그래머블 논리 소자
EP3082129B1 (en) * 2015-04-13 2021-09-08 Crocus Technology S.A. Logic gate module for performing logic functions comprising a mram cell and method for operating the same
US9773539B2 (en) * 2015-09-10 2017-09-26 Toshiba Memory Corporation Logical operation circuit and memory device
JP6280195B1 (ja) * 2016-12-16 2018-02-14 株式会社東芝 磁気メモリ
JP2018163710A (ja) * 2017-03-24 2018-10-18 東芝メモリ株式会社 半導体記憶装置
JP6495980B2 (ja) * 2017-08-08 2019-04-03 株式会社東芝 磁気メモリ
JP6970654B2 (ja) * 2018-11-28 2021-11-24 株式会社東芝 磁気記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180145691A1 (en) 2015-05-28 2018-05-24 Intel Corporation Exclusive-or logic device with spin orbit torque effect
JP2017112351A (ja) 2015-12-14 2017-06-22 株式会社東芝 磁気メモリ
US20190131977A1 (en) 2017-10-26 2019-05-02 Samsung Electronics Co., Ltd. Method and system for providing a variation resistant magnetic junction-based xnor cell usable in neuromorphic computing
JP2019164870A (ja) 2018-03-20 2019-09-26 株式会社東芝 磁気デバイス

Also Published As

Publication number Publication date
JPWO2021075343A1 (ja) 2021-04-22
US20220399048A1 (en) 2022-12-15
US11990168B2 (en) 2024-05-21
WO2021075343A1 (ja) 2021-04-22
CN114556477A (zh) 2022-05-27

Similar Documents

Publication Publication Date Title
US20180019388A1 (en) Magnetoresistance effect element, magnetic memory device, manufacturing method, operation method, and integrated circuit
US20190392881A1 (en) Giant spin hall-based compact neuromorphic cell optimized for differential read inference
US7439770B2 (en) Magnetic tunneling junction based logic circuits and methods of operating the same
US10553299B2 (en) Magnetic domain wall type analog memory element, magnetic domain wall type analog memory, nonvolatile logic circuit, and magnetic neuro-element
JP7168231B2 (ja) 磁気抵抗効果素子、回路装置及び回路ユニット
US10783947B2 (en) Magnetic memory device
CN112767980B (zh) 自旋轨道矩磁随机存储单元、阵列及汉明距离计算方法
JP6747610B2 (ja) 積和演算器、ニューロモーフィックデバイスおよび積和演算器の故障判断方法
JP4797795B2 (ja) 磁気メモリ
JP7311733B2 (ja) 磁気デバイス及び演算装置
US8339843B2 (en) Generating a temperature-compensated write current for a magnetic memory cell
US7755930B2 (en) Semiconductor memory device and magneto-logic circuit
US20220385292A1 (en) Magnetic logic device, circuit having magnetic logic devices, and methods for controlling the magnetic logic device and the circuit
JP2020021782A (ja) 磁気記憶装置
JP5034318B2 (ja) 磁気メモリ
JP6819799B2 (ja) 積和演算器の使用方法
JP5874647B2 (ja) 不揮発論理演算デバイス
JP7265806B2 (ja) 演算装置
US7672154B2 (en) Semiconductor memory device and method of programming the same
JPWO2019131147A1 (ja) 積和演算器、ニューロモーフィックデバイスおよび積和演算器の使用方法
CN113450851B (zh) 多比特存储单元、模数转换器、设备及方法
KR102390388B1 (ko) 뉴로모픽 장치
US11875833B2 (en) Stochastic memristive devices based on arrays of magnetic tunnel junctions
CN117897039A (zh) 基于磁性隧道结的自旋逻辑器件和包括其的电子设备
JPWO2021075343A5 (ja)

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220414

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230605

R150 Certificate of patent or registration of utility model

Ref document number: 7311733

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371