JP7305594B2 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
JP7305594B2
JP7305594B2 JP2020068470A JP2020068470A JP7305594B2 JP 7305594 B2 JP7305594 B2 JP 7305594B2 JP 2020068470 A JP2020068470 A JP 2020068470A JP 2020068470 A JP2020068470 A JP 2020068470A JP 7305594 B2 JP7305594 B2 JP 7305594B2
Authority
JP
Japan
Prior art keywords
unit
converter
switching
converters
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020068470A
Other languages
English (en)
Other versions
JP2021166430A (ja
Inventor
卓郎 新井
宏 餅川
洋平 久保田
正樹 金森
圭一 石田
治信 温品
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Carrier Corp
Original Assignee
Toshiba Carrier Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Carrier Corp filed Critical Toshiba Carrier Corp
Priority to JP2020068470A priority Critical patent/JP7305594B2/ja
Publication of JP2021166430A publication Critical patent/JP2021166430A/ja
Application granted granted Critical
Publication of JP7305594B2 publication Critical patent/JP7305594B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明の実施形態は、複数の単位変換器を直列接続してなるマルチレベル変換器を備えた電力変換装置に関する。
従来、交流を直流、または直流を交流に変換する電力変換装置には、3相2レベル変換器が適用されてきた。3相2レベル変換器は、直流から3相交流を出力する電力変換装置を構成する上で必要最小限の半導体スイッチ素子6個で構成されるため、小型・低コスト化を図ることができる。
一方、その出力電圧波形は、入力直流電圧をVdcとしたとき、相ごとに、+Vdc/2と-Vdc/2の2値の切替(スイッチング)をPWM(パルス幅変調)で行い、疑似的に交流波形が生成された波形となっており、多分にスイッチングに起因する高調波を含んでいる。この高調波を低減するため、3相交流の出力側にリアクトルやコンデンサで構成されるフィルタを挿入して対策がとられる。しかしながら、交流系統(電力系統や配電系統)に流れ出す高調波成分が他の機器に悪影響を及ぼさないレベルまで高調波を低減するためには、フィルタの容量が大きくなり、それに伴うコスト上昇および重量増加を招いていた。
また、フィルタを小型化することを目的に、スイッチングを高周波化することもあるが、スイッチングに伴う電力損失が増大し、発熱が増加して電力変換器の冷却性能を上げる必要が生じる。屋外等で冷却ファンの設置が困難な環境で使われる場合には、その冷却部が大型化する。
これに対し、モジュラー・マルチレベル変換器(MMC;Modular Multilevel Converter)のように、それぞれが複数レベル(マルチレベル)の直流電圧を出力する複数の単位変換器(ブリッジセルやチョッパーセル)を直列接続(カスケード接続)し、これら単位変換器の出力電圧を足し合わせることで、高調波を低減する交流電圧を生成して出力する電力変換器の開発および実用化が進んでいる。このようなマルチレベル変換器の出力を系統ラインに供給することにより、上記のようなフィルタを設けることなく高調波を抑制することができる。各単位変換器のスイッチング周波数を高める必要もないので、スイッチングによる電力損失も低減できる。
マルチレベル変換器の各単位変換器は、交流系統に接続される複数のスイッチ素子およびこれらスイッチ素子に接続されるコンデンサ(フローティングコンデンサ)を有し、交流系統とコンデンサとの間の通電を各スイッチ素子のオン,オフで切替えることにより、複数レベルの直流電圧を出力する。
米国特許第6075350号明細書 『Power Line Conditioner Using Cascade Multilevel Inverters For Voltage Regulation, Reactive Power Correction, and Harmonic Filtering』
萩原 誠、赤木泰文 著、『モジュラー・マルチレベル変換器(MMC)の分類と比較』、平成20年電気学会産業応用部門大会、1-45 萩原 誠、赤木泰文 著、『モジュラー・マルチレベル変換器(MMC)のPWM制御法と動作検証』、電気学会論文誌D,128巻7号,2008
マルチレベル変換器を構成する複数の単位変換器はそれぞれ複数のスイッチ素子を有するため、マルチレベル変換器を制御する制御部から各スイッチ素子へ多数の駆動信号を供給する必要があり、構成が複雑化するとともにコストの上昇を招くという問題がある。
本発明の実施形態の目的は、マルチレベル変換器に対する駆動信号ラインの数を削減することができ、これにより構成の簡略化およびコストの低減が図れる電力変換装置を提供することである。
請求項1の電力変換装置は、それぞれが複数レベルの直流電圧をスイッチングにより選択的に出力する第1~第Nの複数の単位変換器を直列接続し、これら単位変換器の出力電圧を足し合わせて出力するマルチレベル変換器と、前記マルチレベル変換器で生成させるための電圧指令値を設定し、この電圧指令値を出力させるために前記各単位変換器に対するスイッチング用の駆動信号を生成する制御部と、を備える。前記各単位変換器は、第1および第2スイッチ素子を直列接続してなる第1スイッチングレグ、第3および第4スイッチ素子を直列接続してなり前記第1スイッチングレグに並列接続された第2スイッチングレグ、この第2スイッチングレグに並列接続されたコンデンサを有し、前記第1スイッチングレグにおける前記第1および第2スイッチ素子の一方をオンして他方をオフする動作と前記第2スイッチングレグにおける前記第3および第4スイッチ素子の一方をオンして他方をオフする動作との組合せにより複数レベルの直流電圧を選択的に出力する。前記制御部は、前記各単位変換器における2つの単位変換器のうち、一方の単位変換器における前記第1スイッチ素子および他方の単位変換器における前記第4スイッチ素子を互いに同期してオン,オフする第1駆動信号;この第1駆動信号の反転により、前記一方の単位変換器における前記第2スイッチ素子および前記他方の単位変換器における前記第3スイッチ素子を互いに同期してオン,オフする第2駆動信号;前記第Nの単位変換器における前記第1スイッチ素子および前記第1の単位変換器における前記第4スイッチ素子を互いに同期してオン,オフする第3駆動信号;この第3駆動信号の反転により、前記第Nの単位変換器における前記第2スイッチ素子および前記第1の単位変換器における前記第3スイッチ素子を互いに同期してオン,オフする第4駆動信号;を前記パルス幅変調により生成する。
一実施形態の構成を示すブロック図。 一実施形態における各単位変換器の構成および各単位変換器に対する駆動信号の供給を示す図。 一実施形態における疑似3レベル変調のスイッチングのための各スイッチ素子のオン,オフパターンを示す図。 一実施形態における疑似3レベル変調のスイッチングを行うためのPWM制御を説明するための図。 2レベル変調のスイッチングのための各スイッチ素子のオン,オフパターンを参考として示す図。 2レベル変調のスイッチングを行う場合の各単位変換器に対する駆動信号の供給を示す図。 一実施形態における制御部の要部の構成を示すブロック図。 一実施形態の変形例における各マルチレベル変換器の接続構成を示す図。 一実施形態の他の変形例における各マルチレベル変換器の接続構成を示す図。
本発明の一実施形態について図面を参照しながら説明する。
図1に示すように、3相交流系統(電力系統や配電系統を含む)1に負荷2が接続されている。負荷2は、ダイオード3a~3fをブリッジ接続してなる3相整流回路3、この3相整流回路3の出力端に直流リアクトル4を介して接続された直流コンデンサ5、この直流コンデンサ5に接続された電気機器6を含む。この負荷2と3相交流系統1との間の系統ラインLu,Lv,Lwに、本実施形態の電力変換装置10が接続されている。
電力変換装置10は、バッファリアクトル11u,11v,11w、これらバッファリアクトル11u,11v,11wをそれぞれ介して上記系統ラインLu,Lv,Lwに一端が接続され他端が相互接続(星形結線)されたマルチレベル変換器(第1,第2,第3マルチレベル変換器)12u,12v,12w、上記系統ラインLu,Lv,Lwにおけるバッファリアクトル11u,11v,11wの接続位置より負荷2側の位置に配置され3相交流系統1の交流電圧(系統電圧ともいう)Eu,Ev,Ewおよび負荷2に流れる電流(負荷電流という)ILu,ILv,ILwを検出する検出器13、バッファリアクトル11u,11v,11wとマルチレベル変換器12u,12v,12wとの間の通電路に配置されそのマルチレベル変換器12u,12v,12wから系統ラインLu,Lv,Lwに供給される補償電流(出力電流ともいう)Icu,Icv,Icwを検出する検出器14、これら検出器13,14の検出結果に応じてマルチレベル変換器12u,12v,12wの出力を制御する制御部15を含む。
マルチレベル変換器12uは、それぞれが複数レベル(マルチレベル)の直流電圧をスイッチングにより選択的に生成し出力する第1~第Nの複数の単位変換器(第1単位変換器;ブリッジセルまたはPWMコンバータともいう)21u,22u,23uを直列接続してなるいわゆる多直列変換器クラスタであり、単位変換器21u,22u,23uの出力電圧(セル出力電圧)Vcu1,Vcu2,Vcu3を足し合わせることにより高調波を低減するための交流電圧Vcu0を生成し出力する。本実施形態は、N=3の例となっている。
制御部15は、交流系統1から流れ込む各相の電流をできるだけ交流電圧と同期した正弦波に使づけるために、検出器13にて検出された正弦波から外れた波形となっている負荷電流ILuに、足し合わせることで交流系統1からの電流を正弦波とするための補償電流Icuを算出する。そして、制御部15は、この補償電流Icuを流すために必要な出力電圧Vcu0を算出する。制御部15は、さらに、出力電圧Vcu0を得るための単位変換器21u,22u,23uの出力電圧(セル出力電圧)Vcu1,Vcu2,Vcu3を決定する。制御部15は、交流電圧Vcu0の算出と同じ方法で交流電圧Vcv0,Vcw0を算出し、各単位変換器21v,22v,23vの出力電圧(セル出力電圧)Vcv1,Vcv2,Vvu3及び各単位変換器21w,22w,23wの出力電圧(セル出力電圧)Vcw1,Vcw2,Vvw3を決定して、それぞれの出力電圧が得られるように各単位変換器21u,22u,23u、21v,22v,23v、21w,22w,23wの動作を制御する。
一般的に直流電源部分に直流コンデンサ5を備えた負荷2の場合、上述の演算結果に基づく出力電圧Vcu0,Vcv0,Vcw0はほぼ正弦波に近い波形となる。
マルチレベル変換器12vは、それぞれが複数レベル(マルチレベル)の直流電圧をスイッチングにより選択的に生成し出力する複数の単位変換器(第2変換器)21v,22v,23vを直列接続してなる多直列変換器クラスタであり、単位変換器21v,22v,23vの出力電圧(セル出力電圧)Vcv1,Vcv2,Vcv3を足し合わせることにより高調波を低減するための正弦波に近い波形の交流電圧Vcv0を生成し出力する。
同様にマルチレベル変換器12wは、それぞれが複数レベル(マルチレベル)の直流電圧をスイッチングにより選択的に生成し出力する複数の単位変換器(第3変換器)21w,22w,23wを直列接続してなる多直列変換器クラスタであり、単位変換器21w,22w,23wの出力電圧(セル出力電圧)Vcw1,Vcw2,Vcw3を足し合わせることにより高調波を低減するための正弦波に近い波形の交流電圧Vcw0を生成し出力する。
交流電圧Vcu0,Vcv0,Vcw0がマルチレベル変換器12u,12v,12wから系統ラインLu、Lv,Lwに供給されることにより、負荷電流ILu,ILv,ILwに含まれる高調波を補償して抑制することができる。
単位変換器21u,22u,23uの回路構成を図2に示す。
単位変換器21uは、スイッチ素子(第1スイッチ素子)Q1aおよびスイッチ素子(第2スイッチ素子)Q1bを直列接続してなる第1スイッチングレグ、スイッチ素子(第3スイッチ素子)Q1cおよびスイッチ素子(第4スイッチ素子)Q1dを直列接続してなり上記第1スイッチングレグに並列接続された第2スイッチングレグ、この第2スイッチングレグに並列接続されたコンデンサC1、このコンデンサC1の電圧(コンデンサ電圧)Vcを検知する電圧検知器21aを含み、スイッチ素子Q1a,Q1bの相互接続点を出力端子(第1出力端子)P1とし、スイッチ素子Q1c,Q1dの相互接続点を出力端子(第2出力端子)N1とし、第1スイッチングレグにおけるQ1a,Q1bの一方をオンして他方をオフする動作と第2スイッチングレグにおけるスイッチ素子Q1c,Q1dの一方をオンして他方をオフする動作との組合せにより複数レベル(正レベル・零レベル・負レベル)の直流電圧Vcu1を選択的に生成し出力する。スイッチ素子Q1a~Q1dは例えばIGBTである。
単位変換器22uは、スイッチ素子(第1スイッチ素子)Q2aおよびスイッチ素子(第2スイッチ素子)Q2bを直列接続してなる第1スイッチングレグ、スイッチ素子(第3スイッチ素子)Q2cおよびスイッチ素子(第4スイッチ素子)Q2dを直列接続してなり上記第1スイッチングレグに並列接続された第2スイッチングレグ、この第2スイッチングレグに並列接続されたコンデンサC2、このコンデンサC2の電圧(コンデンサ電圧)Vcを検知する電圧検知器22aを含み、スイッチ素子Q2a,Q2bの相互接続点を出力端子(第1出力端子)P2としてスイッチ素子Q2c,Q2dの相互接続点を出力端子(第2出力端子)N2とし、第1スイッチングレグにおけるQ2a,Q2bの一方をオンして他方をオフする動作と第2スイッチングレグにおけるスイッチ素子Q2c,Q2dの一方をオンして他方をオフする動作との組合せにより複数レベル(正レベル・零レベル・負レベル)の直流電圧Vcu2を選択的に生成し出力する。スイッチ素子Q2a~Q2dは例えばIGBTである。
単位変換器23uは、スイッチ素子(第1スイッチ素子)Q3aおよびスイッチ素子(第2スイッチ素子)Q3bを直列接続してなる第1スイッチングレグ、スイッチ素子(第3スイッチ素子)Q3cおよびスイッチ素子(第4スイッチ素子)Q3dを直列接続してなり上記第1スイッチングレグに並列接続された第2スイッチングレグ、この第2スイッチングレグに並列接続されたコンデンサC3、このコンデンサC3の電圧(コンデンサ電圧)Vcを検知する電圧検知器23aを含み、スイッチ素子Q3a,Q3bの相互接続点を出力端子(第1出力端子)P3としてスイッチ素子Q3c,Q3dの相互接続点を出力端子(第2出力端子)N3とし、第1スイッチングレグにおけるQ3a,Q3bの一方をオンして他方をオフする動作と第2スイッチングレグにおけるスイッチ素子Q3c,Q3dの一方をオンして他方をオフする動作との組合せにより複数レベル(正レベル・零レベル・負レベル)の直流電圧Vcu3を選択的に生成し出力する。スイッチ素子Q3a~Q3dは例えばIGBTである。
すなわち、交流電圧Euの正レベル期間において、単位変換器21uのスイッチ素子Q1b,Q1dをオンしてスイッチ素子Q1a,Q1cをオフすることにより、コンデンサC1に対するバイパス用の通電路が実線矢印で示すようにスイッチ素子Q1b,Q1dを通して形成され、零レベルのセル出力電圧Vcu1(=0)が出力端子P1,N1間に生じる。交流電圧Euの正レベル期間において、単位変換器22uのスイッチ素子Q2a,Q2cをオンしてスイッチ素子Q2b,Q2dをオフすることにより、コンデンサC2に対するバイパス用の通電路が実線矢印で示すようにスイッチ素子Q2a,Q2cを通して形成され、零レベルのセル出力電圧Vcu2(=0)が出力端子P2,N2間に生じる。零レベルのセル出力電圧の生成については、単位変換器21uのようにスイッチ素子Q1b,Q1dをオンする場合と、単位変換器22uのようにスイッチ素子Q2a,Q2cをオンする場合の2通りの方法があり、どちらの方法を用いてもよい。
交流電圧Euの正レベル期間において、単位変換器23uのスイッチ素子Q3a,Q3dをオンしてスイッチ素子Q3b,Q3cをオフすることにより、コンデンサC3に対する通電路が実線矢印で示すようにスイッチ素子Q3a,Q3dを通して形成され、コンデンサC3の電圧Vcに基づく正レベルのセル出力電圧Vcu3(=+Vc)が出力端子P3,N3間に生じる。また、交流電圧Euの負レベル期間において、単位変換器23uのスイッチ素子Q3b,Q3cをオンしてスイッチ素子Q3a,Q3dをオフすることで、コンデンサC3に対する通電路が破線矢印で示すようにスイッチ素子Q3b,Q3cを通して形成され、コンデンサC3の電圧Vcに基づく負レベルのセル出力電圧Vcu3(=-Vc)が出力端子P3,N3間に生じる。
単位変換器21uの出力端子P1が上記バッファリアクトル11uを介して系統ラインLuに接続され、その単位変換器21uの出力端子N1に単位変換器22uの出力端子P2が接続され、その単位変換器22uの出力端子N2に単位変換器23uの出力端子P3が接続され、その単位変換器23u出力端子N3が当該マルチレベル変換器12uの他端として他のマルチレベル変換器12v,12wの他端と相互接続(星形結線)されている。この単位変換器21u,22u,23uの直列接続(カスケード接続)により、単位変換器21u,22u,23uのセル出力電圧Vcu1,Vcu2,Vcu3を足し合わせた電圧Vcu0が系統ラインLuに供給される。図2の例ではVcu0=“0”+“0”+“+Vc”=+Vcとなる。
単位変換器21uから複数レベル(正レベル・零レベル・負レベル)のセル出力電圧Vcu1を得るためのスイッチ素子Q1a~Q1dのオン,オフを疑似3レベル変調のスイッチングという。この疑似3レベル変調のスイッチングにおけるスイッチ素子Q1a~Q1dのオン,オフパターンとセル出力電圧Vcu1との関係を図3に示す。
また、疑似3レベル変調のスイッチングを行うための制御部15のパルス幅変調制御(PWM制御)を図4に示す。
すなわち、制御部15は、3相交流系統1の交流電圧Euとほぼ同じ波形の交流電圧をマルチレベル変換器12uで生成させるための交流電圧指令値Vcu sinθを設定し、単位変換器21u,22u,23uの個数と同じ3つの三角波キャリア信号Vt1,Vt2,Vt3の電圧レベルとその交流電圧指令値Vcu sinθの電圧レベルとを比較するパルス幅変調により、単位変換器21u,22u,23uのスイッチ素子Q1a~Q3dに対するスイッチング用の駆動信号(ゲート信号ともいう)Gu1,Gu1´Gu2,Gu2´,Gu3,Gu3´を生成する。
駆動信号(第1駆動信号)Gu1は、単位変換器21u,22u,23uの直列接続において互いに隣り合う1番目と2番目の2つの単位変換器21u,22uに供給され、一方の単位変換器21uにおけるスイッチ素子Q1aおよび他方の単位変換器22uにおけるスイッチ素子Q2dを互いに同期してオン,オフする。
駆動信号(第2駆動信号)Gu1´は、駆動信号Gu1の論理レベルを制御部15内の反転器47で反転したもので、駆動信号Gu1と同じく1番目と2番目の2つの単位変換器21u,22uに供給され、一方の単位変換器21uにおけるスイッチ素子Q1bおよび他方の単位変換器22uにおけるスイッチ素子Q2cを互いに同期してオン,オフする。
駆動信号(第3駆動信号)Gu2は、単位変換器21u,22u,23uの直列接続において互いに隣り合う2番目と最後のN番目(3番目)の単位変換器22u,23uに供給され、一方の単位変換器22uにおけるスイッチ素子Q2aおよび他方の単位変換器23uにおけるスイッチ素子Q3dを互いに同期してオン,オフする。
駆動信号(第4駆動信号)Gu2´は、駆動信号Gu2の論理レベルを制御部15内の反転器57で反転したもので、駆動信号Gu2と同じく2番目とN番目の2つの単位変換器21u,22uに供給され、一方の単位変換器22uにおけるスイッチ素子Q2bおよび他方の単位変換器23uにおけるスイッチ素子Q3cを互いに同期してオン,オフする。
駆動信号(第5駆動信号)Gu3は、単位変換器21u,22u,23uの直列接続においてN番目(3番目)と1番目の2つの単位変換器23u,22uに供給され、一方の単位変換器23uにおけるスイッチ素子Q3aおよび他方の単位変換器21uにおけるスイッチ素子Q1dを互いに同期してオン,オフする。
駆動信号(第6駆動信号)Gu3´は、駆動信号Gu3の論理レベルを制御部15内の反転器67で反転したもので、駆動信号Gu3と同じくN番目と1番目の2つの単位変換器21u,22uに供給され、一方の単位変換器23uにおけるスイッチ素子Q3bおよび他方の単位変換器21uにおけるスイッチ素子Q1cを互いに同期してオン,オフする。
これら駆動信号Gu1~Gu3´の生成に際し、制御部15は、各単位変換器21u、22u、23uに含まれる各スイッチングレグにおいて直列に配置されたスイッチ素子Q1aとQ1b、Q2aとQ2b、Q3aとQ3bの一方のオンと他方のオフとの間に短絡防止のためにオフ状態となるデッドタイムを確保する。
ここまで、マルチレベル変換器12uにおける単位変換器21u,22u,23uの構成およびその単位変換器21u,22u,23uに対する駆動信号の生成と供給について説明したが、これは他のマルチレベル変換器12v,12wにおける単位変換器についても同じなのでその説明は省略する。
なお、従来からある2レベル変調のスイッチングでは、単位変換器21uから正レベルと負レベルのセル出力電圧Vcu1が得られる。この2レベル変調のスイッチングを行う場合のスイッチ素子Q1a~Q1dのオン,オフパターンとセル出力電圧Vcu1との関係を参考として図5に示す。また、この2レベル変調のスイッチングを行う場合の単位変換器21u,22u,23uに対する駆動信号の供給を図6に示す。
すなわち、2レベル変調のスイッチングでは、駆動信号Gu1が単位変換器21uのスイッチ素子Q1a,Q1dに供給され、駆動信号Gu1の反転による駆動信号Gu1´が同じ単位変換器21uのスイッチ素子Q1b,Q1cに供給される。単位変換器21uのスイッチ素子Q1b,Q1cをオンしてスイッチ素子Q1a,Q1dをオフすることにより、コンデンサC1の電圧Vcに基づく負レベルのセル出力電圧Vcu1(=-Vc)が得られる。
駆動信号Gu2が単位変換器22uのスイッチ素子Q2a,Q2dに供給され、駆動信号Gu2の反転による駆動信号Gu2´が同じ単位変換器22uのスイッチ素子Q2b,Q2cに供給される。単位変換器22uのスイッチ素子Q2a,Q2dをオンしてスイッチ素子Q2b,Q2cをオフすることにより、コンデンサC2の電圧Vcに基づく正レベルのセル出力電圧Vcu2(=+Vc)が得られる。
駆動信号Gu3が単位変換器23uのスイッチ素子Q3a,Q3dに供給され、駆動信号Gu3の反転による駆動信号Gu3´が同じ単位変換器23uのスイッチ素子Q3b,Q3cに供給される。単位変換器23uのスイッチ素子Q3a,Q3dをオンしてスイッチ素子Q3b,Q3cをオフすることにより、コンデンサC3の電圧Vcに基づく正レベルのセル出力電圧Vcu3(=+Vc)が得られる。
このような2レベル変調では、単位変換器21u,22u,23uからそれぞれ2つのレベルのセル出力電圧Vcu1,Vcu2,Vcu3しか得ることができず、しかも常にコンデンサC1,C2,C3に電流が流れるので電力損失が大きいという問題がある。
これに対し、本実施形態の疑似3レベル変調では、2レベル変調の場合と同じ個数の駆動信号Gu1,Gu1´,Gu2,Gu2´,Gu3,Gu3´を用いながら、単位変換器21u,22u,23uからそれぞれ3つのレベルのセル出力電圧Vcu1,Vcu2,Vcu3が得られる。つまり、できるだけ少ない駆動信号でより多レベルの直流電圧Vcu0をマルチレベル変換器21uから出力させることができる。駆動信号を削減できるので、マイクロコンピュータおよびその周辺部からなる制御部15の構成を簡略化することができ、コストの低減も図れる。しかも、零レベル出力に際してコンデンサC1,C2,C3に電流が流れないので、電力損失が小さいという効果も奏する。したがって、コンデンサC1,C2,C3の容量を小さくすることができる。これも、コストの低減につながる。
なお、駆動信号は、複数の単位変換器の数N=4の場合は、Gu1を第3単位変換器、Gu2を第4単位変換器、Gu3を第1単位変換器、Gu4を第2単位変換器という分配にしてもよい。また、N=5の場合には、Gu1を第3単位変換器、Gu2を第4単位変換器、Gu3を第5単位変換器、Gu4を第1単位変換器、Gu5を第2単位変換器に分配することもできる。
また、制御部15は、単位変換器21u,22u,23uのそれぞれコンデンサ電圧Vcをバランスさせるための手段として、図7に示すバランス制御部30u,30v,30wを含むことが望ましい。コンデンサ電圧Vcを同じ値にすることで出力電圧Vcu0,Vcv0,Vcw0を正確に制御することができる。
バランス制御部30uは、マルチレベル変換器12uの互いに隣り合う2つの単位変換器21u,22uにおけるコンデンサC1,C2のそれぞれの電圧Vcの平均値、互いに隣り合う2つの単位変換器22u,23uにおけるコンデンサC2,C3のそれぞれの電圧Vcの平均値、N番目と1番目の2つの単位変換器23u,21uにおけるコンデンサC3,C1のそれぞれの電圧Vcの平均値が、単位変換器21u,22u,23uのすべてのコンデンサC1,C2,C3の電圧の平均値Vcaveに一致するように、交流電圧指令値Vcu sinθを補正する。
具体的には、バランス制御部30uは、マルチレベル変換器12uの出力電圧Vcu0の目標値Vcutの1/3の値を除算器40で求め、その1/3の値をセル出力電圧Vcu1,Vcu2,Vcu3の目標値として加算器45,55,65に供給する。単位変換器21u,22uのコンデンサ電圧Vcを加算器41で加算し、その加算結果の1/2の値を平均値として除算器42で求め、その平均値と単位変換器21u,22u,23uのコンデンサ電圧Vcの平均値Vcaveとの差を減算器43で求める。求めた差に対し乗算器44で所定のゲインGを乗算することにより補正値を得て、その補正値を加算器45でセル出力電圧Vcu1の目標値に加えることで単位変換器21u用の交流電圧指令値Vcu sinθを得る。この交流電圧指令値Vcu sinθをPWM制御部46に供給して上記したPWM制御を実行することにより駆動信号Gu1を生成し、この駆動信号Gu1を反転器47で反転することにより駆動信号Gu1´を生成する。駆動信号Gu1,Gu1´が2つの単位変換器21u,22uに跨った状態で供給されることによるそれぞれのコンデンサ電圧Vcのずれを適切に解消することができる。
また、バランス制御部30uは、単位変換器22u,23uのコンデンサ電圧Vcを加算器51で加算し、その加算結果の1/2の値を平均値として除算器52で求め、その平均値と単位変換器21u,22u,23uのコンデンサ電圧Vcの平均値Vcaveとの差を減算器53で求める。求めた差に対し乗算器54で所定のゲインGを乗算することで補正値を得て、その補正値を加算器55でセル出力電圧Vcu2の目標値に加えることにより単位変換器22u用の交流電圧指令値Vcu sinθを得る。この交流電圧指令値Vcu sinθをPWM制御部56に供給して上記したPWM制御を実行することにより駆動信号Gu2を生成し、この駆動信号Gu2を反転器57で反転することにより駆動信号Gu2´を生成する。駆動信号Gu2,Gu2´が2つの単位変換器22u,23uに跨った状態で供給されることによるそれぞれのコンデンサ電圧Vcのずれを適切に解消することができる。
さらに、バランス制御部30uは、単位変換器23u,21uのコンデンサ電圧Vcを加算器61で加算し、その加算結果の1/2の値を平均値として除算器62で求め、その平均値と単位変換器21u,22u,23uのコンデンサ電圧Vcの平均値Vcaveとの差を減算器63で求める。求めた差に対し乗算器64で所定のゲインGを乗算することにより補正値を得て、その補正値を加算器65でセル出力電圧Vcu3の目標値に加えることで単位変換器23u用の交流電圧指令値Vcu sinθを得る。この交流電圧指令値Vcu sinθをPWM制御部66に供給して上記したPWM制御を実行することにより駆動信号Gu3を生成し、この駆動信号Gu3を反転器67で反転することにより駆動信号Gu3´を生成する。駆動信号Gu3,Gu3´が2つの単位変換器23u,21uに跨った状態で供給されることによるそれぞれのコンデンサ電圧Vcのずれを適切に解消することができる。
バランス制御部30v,30wの構成も、このバランス制御部30uの構成と基本的に同じである。よって、その説明は省略する。
上記実施形態では、マルチレベル変換器12u,12v,12wの一端をバッファリアクトル11u,11v,11wを介して交流系統ラインに接続し、マルチレベル変換器12u,12v,12wの他端を相互接続(星形結線)する構成の電力変換装置について説明したが、図8に示すように、マルチレベル変換器12u,12v,12wをバッファリアクトル11u,11v,11wを介して各交流系統ライン間に接続する構成の電力変換装置においても同様に実施できる。また、図9に示すように、それぞれ一対のマルチレベル変換器12u,12v,12wの一端をそれぞれバッファリアクトル11u,11v,11wを介して交流系統ラインに接続し、それぞれマルチレベル変換器12u,12v,12wの他端を直流系統ラインに接続する構成の電力変換装置においても同様に実施できる。
上記実施形態において、制御部15は、キャリア信号を交流電圧指令値でパルス幅変調することにより各単位変換器に対するスイッチング用の駆動信号を生成したが、要は各マルチレベル変換器12u,12v,12wから所望の電圧を出力できればよいため、ワンパルス変調等を採用してもよく、変調方式は問わない。
その他、上記実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、書き換え、変更を行うことができる。これら実施形態は、発明の範囲は要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…系統電源、2…負荷、10…電力変換装置、12u,12v,12w…マルチレベル変換器、15…制御部、21u,22u,23u…単位変換器、21v,22v,23v…単位変換器、21w,22w,23w…単位変換器、Q1a~Q3d…スイッチ素子、C1,C2,C3…コンデンサ、Gu1~Gu3´…駆動信号

Claims (5)

  1. それぞれが複数レベルの直流電圧をスイッチングにより選択的に出力する第1~第Nの複数の単位変換器を直列接続し、これら単位変換器の出力電圧を足し合わせて出力するマルチレベル変換器と、
    前記マルチレベル変換器で生成させるための電圧指令値を設定し、この電圧指令値を出力させるために前記各単位変換器に対するスイッチング用の駆動信号を生成する制御部と、
    を備えた電力変換装置であって、
    前記各単位変換器は、第1および第2スイッチ素子を直列接続してなる第1スイッチングレグ、第3および第4スイッチ素子を直列接続してなり前記第1スイッチングレグに並列接続された第2スイッチングレグ、この第2スイッチングレグに並列接続されたコンデンサを有し、前記第1スイッチングレグにおける前記第1および第2スイッチ素子の一方をオンして他方をオフする動作と前記第2スイッチングレグにおける前記第3および第4スイッチ素子の一方をオンして他方をオフする動作との組合せにより複数レベルの直流電圧を選択的に出力する、
    前記制御部は、前記各単位変換器における2つの単位変換器のうち、一方の単位変換器における前記第1スイッチ素子および他方の単位変換器における前記第4スイッチ素子を互いに同期してオン,オフする第1駆動信号;この第1駆動信号の反転により、前記一方の単位変換器における前記第2スイッチ素子および前記他方の単位変換器における前記第3スイッチ素子を互いに同期してオン,オフする第2駆動信号;前記第Nの単位変換器における前記第1スイッチ素子および前記第1の単位変換器における前記第4スイッチ素子を互いに同期してオン,オフする第3駆動信号;この第3駆動信号の反転により、前記第Nの単位変換器における前記第2スイッチ素子および前記第1の単位変換器における前記第3スイッチ素子を互いに同期してオン,オフする第4駆動信号;を生成する、
    ことを特徴とする電力変換装置。
  2. 前記制御部は、前記第1および第2スイッチ素子の一方のオンと他方のオフとの間に共にオフ状態となるデッドタイムを確保するとともに、前記第3および第4スイッチ素子の一方のオンと他方のオフとの間に共にオフ状態となるデッドタイムを確保する、
    ことを特徴とする請求項1に記載の電力変換装置。
  3. 前記各単位変換器は、前記第1および第2スイッチ素子の相互接続点を第1出力端子として有し、前記第3および第4スイッチ素子の相互接続点を第2出力端子として有し、互いに隣り合う2つの単位変換器のうち一方の単位変換器の第2出力端子と他方の単位変換器の第1出力端子とが接続されている、
    ことを特徴とする請求項1に記載の電力変換装置。
  4. 前記制御部は、前記各単位変換器における2つの単位変換器における前記各コンデンサの電圧の平均値が、前記各単位変換器のすべての前記各コンデンサの電圧の平均値に一致するように、前記交流電圧指令値を補正する、
    ことを特徴とする請求項1に記載の電力変換装置。
  5. 前記マルチレベル変換器は、それぞれが複数レベルの直流電圧をスイッチングにより選択的に出力する第1~第Nの単位変換器を直列接続し、これら単位変換器の出力電圧を足し合わせることにより正弦波に近い波形の交流電圧を生成し交流系統に供給する、
    前記制御部は、前記交流系統の交流電圧とほぼ同じ波形の交流電圧を前記マルチレベル変換器で生成させるための交流電圧指令値を設定し、前記各単位変換器の個数と同じ複数のキャリア信号を前記交流電圧指令値でパルス幅変調することにより前記各単位変換器に対するスイッチング用の駆動信号を生成する、
    ことを特徴とする請求項1に記載の電力変換装置。
JP2020068470A 2020-04-06 2020-04-06 電力変換装置 Active JP7305594B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020068470A JP7305594B2 (ja) 2020-04-06 2020-04-06 電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020068470A JP7305594B2 (ja) 2020-04-06 2020-04-06 電力変換装置

Publications (2)

Publication Number Publication Date
JP2021166430A JP2021166430A (ja) 2021-10-14
JP7305594B2 true JP7305594B2 (ja) 2023-07-10

Family

ID=78022104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020068470A Active JP7305594B2 (ja) 2020-04-06 2020-04-06 電力変換装置

Country Status (1)

Country Link
JP (1) JP7305594B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011223734A (ja) 2010-04-09 2011-11-04 Hitachi Ltd 電力変換装置
JP2019176708A (ja) 2018-03-29 2019-10-10 国立大学法人東北大学 電力変換装置、発電システム、負荷システム及び送配電システム
WO2020059880A1 (ja) 2018-09-21 2020-03-26 国立大学法人東北大学 交流電圧出力システム、電力系統制御システム、電力系統、直流送電システム、発電システム及びバッテリシステム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011223734A (ja) 2010-04-09 2011-11-04 Hitachi Ltd 電力変換装置
JP2019176708A (ja) 2018-03-29 2019-10-10 国立大学法人東北大学 電力変換装置、発電システム、負荷システム及び送配電システム
WO2020059880A1 (ja) 2018-09-21 2020-03-26 国立大学法人東北大学 交流電圧出力システム、電力系統制御システム、電力系統、直流送電システム、発電システム及びバッテリシステム

Also Published As

Publication number Publication date
JP2021166430A (ja) 2021-10-14

Similar Documents

Publication Publication Date Title
Huang et al. Extended operation of flying capacitor multilevel inverters
US7952896B2 (en) Power conversion architecture with zero common mode voltage
EP2491644B1 (en) System and method for offsetting the input voltage unbalance in multilevel inverters or the like
US9407165B2 (en) Cascade bridge-type DC-AC power conversion method and converter device thereof
US9966777B2 (en) Modular multilevel converter for hybrid energy storage
EP3104515B1 (en) Power conversion device
JP6276367B2 (ja) マルチレベルインバータの三相平衡電圧制御方法
JP6282486B2 (ja) 電力変換器
Prasad et al. Hybrid multilevel DC link inverter with reduced power electronic switches
Nagarajan et al. A carrier-based pulse width modulation control strategies for cascaded multilevel inverter
WO2016031430A1 (ja) 電力変換装置
Reddy A novel review on modular multilevel converter for induction motor drive applications
JP4701770B2 (ja) 多相直列多重電力変換装置
Felinto et al. Investigation of power rectifier under non-sinusoidal input based on hybrid multilevel converter
Paikray et al. A new multicarrier SPWM technique for five level cascaded H-bridge inverter
JP7305594B2 (ja) 電力変換装置
Halim et al. Generalized selective harmonic elimination modulation for transistor-clamped H-bridge multilevel inverter
Panda et al. Design and Control of An Asymmetrical Cascaded Compact Module Multilevel Inverter for PV System
US11923759B2 (en) Power conversion apparatus and driving method for power conversion apparatus
CN114337223A (zh) 零序电流抑制方法及装置、风电变流器、介质和机组
JP7040077B2 (ja) 電力変換装置
Pulikanti et al. SHE-PWM switching strategies for active neutral point clamped multilevel converters
Babaloo et al. A New Fault Tolerant Method for Cascaded H-Bridge Inverters Based On Peak Reduction Post-Fault Control Method
Menshawi et al. Multistage inverters control using surface hysteresis comparators
JP7460788B2 (ja) 電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230628

R150 Certificate of patent or registration of utility model

Ref document number: 7305594

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150