JP7298988B2 - Ceramic circuit board and its manufacturing method - Google Patents

Ceramic circuit board and its manufacturing method Download PDF

Info

Publication number
JP7298988B2
JP7298988B2 JP2017188481A JP2017188481A JP7298988B2 JP 7298988 B2 JP7298988 B2 JP 7298988B2 JP 2017188481 A JP2017188481 A JP 2017188481A JP 2017188481 A JP2017188481 A JP 2017188481A JP 7298988 B2 JP7298988 B2 JP 7298988B2
Authority
JP
Japan
Prior art keywords
metal layer
ceramic
circuit board
metal
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017188481A
Other languages
Japanese (ja)
Other versions
JP2019067802A (en
Inventor
恒希 市川
秀樹 広津留
篤士 酒井
佳孝 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denka Co Ltd
Original Assignee
Denka Co Ltd
Denki Kagaku Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denka Co Ltd, Denki Kagaku Kogyo KK filed Critical Denka Co Ltd
Priority to JP2017188481A priority Critical patent/JP7298988B2/en
Publication of JP2019067802A publication Critical patent/JP2019067802A/en
Application granted granted Critical
Publication of JP7298988B2 publication Critical patent/JP7298988B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、セラミックス回路基板及びその製造方法に関し、特にパワーモジュール等の大電力電子部品の実装に好適なセラミックス回路基板及びその製造方法に関する。 The present invention relates to a ceramic circuit board and its manufacturing method, and more particularly to a ceramic circuit board suitable for mounting high-power electronic components such as power modules and its manufacturing method.

近年、ロボット、モーター等の産業機器の高性能化に伴い、インバータの大電流化及び高効率化が求められている。このような状況の下、インバータに使用されるパワーモジュールにおいて、半導体素子から発生する熱も増加の一途をたどっている。半導体素子から発生する熱を効率的に拡散させるため、良好な熱伝導性を有するセラミックス回路基板が用いられている。 In recent years, as the performance of industrial equipment such as robots and motors has improved, there has been a demand for inverters with higher current and higher efficiency. Under such circumstances, heat generated from semiconductor elements in power modules used in inverters is increasing. A ceramic circuit board having good thermal conductivity is used to efficiently diffuse heat generated from a semiconductor element.

パワーモジュールは、一般に、セラミックス回路基板と、セラミックス回路基板の一方の面上に設けられた半導体素子と、セラミックス回路基板の他方の面上に半田付け等により設けられ、熱伝導性に優れるCu、Cu-Mo、Cu-C、Al、Al-SiC、Al-C等からなるベース板と、ベース板のセラミックス回路基板とは反対側の面上にねじ止め等により設けられた放熱フィンとを備える。 A power module generally includes a ceramic circuit board, a semiconductor element provided on one side of the ceramic circuit board, and a semiconductor element provided on the other side of the ceramic circuit board by soldering or the like. Equipped with a base plate made of Cu--Mo, Cu--C, Al, Al--SiC, Al--C, or the like, and heat radiating fins provided by screws or the like on the surface of the base plate opposite to the ceramic circuit board. .

パワーモジュールの動作時に半導体素子等から発生した熱は、セラミックス回路基板、半田、及びベース板を介して放熱フィンに伝達される。実使用の際、パワーモジュールは発熱及び冷却が繰り返し行われる環境下に置かれる。セラミックス基材と金属回路との間に繰り返し生じる熱応力によりセラミックス基材にクラックが発生し、信頼性が低下する問題があった。 Heat generated from a semiconductor element or the like during operation of the power module is transferred to the heat dissipation fins through the ceramic circuit board, solder, and base plate. During actual use, the power module is placed in an environment where heat generation and cooling are repeated. There is a problem that cracks occur in the ceramic substrate due to thermal stress that repeatedly occurs between the ceramic substrate and the metal circuit, resulting in a decrease in reliability.

こうした、信頼性の問題に対して、例えば、セラミックス基材の両面に接合された金属層を有するセラミックス回路基板において、硬度、種類、厚さ等の異なる金属層をそれぞれ金属回路板及び放熱板として用いて、セラミックス基材の一方及び他方の面上に接合することが提案されている(例えば、特許文献1参照)。また、パワーモジュールを製造する際に、溶融した状態のベース板と、セラミックス回路基板とを接触させることにより、ベース板とセラミックス回路基板とを接合することが提案されている(例えば、特許文献2参照)。 To address such reliability issues, for example, in a ceramic circuit board having metal layers bonded to both sides of a ceramic substrate, metal layers with different hardness, types, thickness, etc. are used as a metal circuit board and a heat sink, respectively. It has been proposed to join on one side and the other side of a ceramic substrate by using a ceramic substrate (see, for example, Patent Document 1). In addition, when manufacturing a power module, it has been proposed to join the base plate and the ceramic circuit board by bringing the molten base plate and the ceramic circuit board into contact (for example, Patent Document 2). reference).

特開2004-207587号公報JP 2004-207587 A 特開2002-76551号公報JP-A-2002-76551

セラミックス回路基板は、信頼性の観点から、実使用において繰り返し行われる発熱及び冷却によっても金属層がセラミックス基材から剥離したり、セラミックス基材にクラックが発生したりせず、セラミックス基材と金属層の高い密着性を維持できることが望ましい。しかし、従来のセラミックス回路基板及びこれを用いたパワーモジュールは、高温動作時において未だ改善の余地があり、放熱性の向上も求められている。 From the viewpoint of reliability, the ceramic circuit board does not peel off the metal layer from the ceramic base material or cause cracks in the ceramic base material even when repeatedly heated and cooled in actual use. It is desirable to be able to maintain high adhesion of the layers. However, conventional ceramic circuit boards and power modules using the same still have room for improvement during high-temperature operation, and there is also a demand for improved heat dissipation.

本発明は、このような実情に鑑みてなされたものであって、発熱及び冷却が繰り返し行われる環境下で使用されても、セラミックス基材と金属層の高い密着性を維持できるとともに、放熱性に優れるセラミックス回路基板及びその製造方法を提供することを目的とする。 The present invention has been made in view of such circumstances, and can maintain high adhesion between the ceramic base material and the metal layer even when used in an environment where heat generation and cooling are repeated, and also has heat dissipation properties. It is an object of the present invention to provide a ceramic circuit board excellent in the resistance and a method for manufacturing the same.

本発明は、セラミックス基材と、セラミックス基材の両面上に設けられた金属層とを備え、セラミックス基材の少なくとも一方の面上に設けられた金属層が金属回路を形成するセラミックス回路基板の製造方法を提供する。この製造方法は、(A)セラミックス基材の両面上に、活性金属法によって第一金属層を形成する工程と、(B)第一金属層の表面上に、溶射法によって第二金属層を形成する工程とを含み、上記金属層は、セラミックス基材側から第一金属層及び第二金属層をこの順序で含む多層構造を有し且つ0.5~2.0mmの厚さを有する。 The present invention provides a ceramic circuit board comprising a ceramic substrate and metal layers provided on both sides of the ceramic substrate, wherein the metal layer provided on at least one surface of the ceramic substrate forms a metal circuit. A manufacturing method is provided. This manufacturing method includes (A) forming a first metal layer on both sides of a ceramic substrate by an active metal method, and (B) forming a second metal layer on the surface of the first metal layer by thermal spraying. The metal layer has a multilayer structure including a first metal layer and a second metal layer in this order from the ceramic substrate side and has a thickness of 0.5 to 2.0 mm.

上記製造方法によれば、金属層の形成に活性金属法と溶射法とを併用することで、金属層における残留応力を緩和することができ、これにより、セラミックス基材と金属層の高い密着性を実現できる。また、第一金属層の表面上に溶射法によって第二金属層を更に形成することで、セラミックス基材と比較して熱伝導性に優れる金属層を十分に厚く形成することができ、放熱性に優れたセラミックス回路基板を得ることができる。 According to the above manufacturing method, by using both the active metal method and the thermal spraying method to form the metal layer, the residual stress in the metal layer can be relaxed, thereby achieving high adhesion between the ceramic substrate and the metal layer. can be realized. In addition, by further forming the second metal layer on the surface of the first metal layer by thermal spraying, it is possible to form a sufficiently thick metal layer with excellent thermal conductivity compared to the ceramic base material, thereby improving heat dissipation. It is possible to obtain a ceramic circuit board excellent in

本発明は、セラミックス回路基板を提供する。このセラミックス回路基板は、セラミックス基材と、セラミックス基材の両面上に設けられた金属層とを備え、セラミックス基材の少なくとも一方の面上に設けられた金属層が金属回路を形成するものであり、上記金属層は、セラミックス基材側から第一金属層及び第二金属層をこの順序で含む多層構造を有し且つ0.5~2.0mmの厚さを有し、第一金属層はセラミックス基材の両面に活性金属法によって形成されたものであり、第二金属層は第二金属層の表面上に溶射法によって形成されたものである。 The present invention provides a ceramic circuit board. This ceramic circuit board comprises a ceramic substrate and metal layers provided on both sides of the ceramic substrate, and the metal layer provided on at least one surface of the ceramic substrate forms a metal circuit. There is, the metal layer has a multilayer structure including a first metal layer and a second metal layer in this order from the ceramic substrate side and has a thickness of 0.5 to 2.0 mm, the first metal layer is formed on both sides of the ceramic substrate by the active metal method, and the second metal layer is formed on the surface of the second metal layer by thermal spraying.

上記セラミックス回路基板は、活性金属法と溶射法とを併用して形成された金属層を備えており、上述のとおり、金属層における残留応力が緩和されているため、セラミックス基材と金属層の高い密着性を有する。また、第一金属層の表面上に第二金属層が更に形成されており、金属層が十分に厚いため、放熱性に優れる。 The ceramic circuit board has a metal layer formed by a combination of the active metal method and the thermal spraying method, and as described above, the residual stress in the metal layer is relaxed. It has high adhesion. Moreover, since the second metal layer is further formed on the surface of the first metal layer and the metal layer is sufficiently thick, the heat dissipation is excellent.

本発明に係るセラミックス回路基板は、以下の態様であってもよい。すなわち、本発明の一態様に係るセラミックス回路基板は、セラミックス基材と、セラミックス基材の両面上に設けられた金属層とを備え、セラミックス基材の少なくとも一方の面上に設けられた金属層が金属回路を形成するものであり、上記金属層は、セラミックス基材側から第一金属層及び第二金属層をこの順序で含む多層構造を有し且つ0.5~2.0mmの厚さを有し、第一金属層の厚さが0.1~0.3mmの範囲であり、第二金属層の厚さが0.4~1.9mmの範囲である。 The ceramic circuit board according to the present invention may have the following aspects. That is, a ceramic circuit board according to one aspect of the present invention includes a ceramic substrate and metal layers provided on both sides of the ceramic substrate, and the metal layer provided on at least one surface of the ceramic substrate. forms a metal circuit, and the metal layer has a multilayer structure including a first metal layer and a second metal layer in this order from the ceramic substrate side and has a thickness of 0.5 to 2.0 mm wherein the thickness of the first metal layer is in the range of 0.1-0.3 mm and the thickness of the second metal layer is in the range of 0.4-1.9 mm.

上記態様に係るセラミックス回路基板は、例えば、第一金属層が活性金属法によって形成され且つ第二金属層が溶射法によって形成されたものである。第一金属層及び第二金属並びにこれらを含む金属層全体の厚さが所定の範囲であることで、この態様に係るセラミックス回路基板は、セラミックス基材と金属層の密着性に優れるとともに放熱性に優れる。 In the ceramic circuit board according to the above aspect, for example, the first metal layer is formed by the active metal method and the second metal layer is formed by the thermal spraying method. Since the thickness of the first metal layer, the second metal, and the entire metal layer containing them is within a predetermined range, the ceramic circuit board according to this aspect has excellent adhesion between the ceramic substrate and the metal layer, and heat dissipation. Excellent for

セラミックス基材と金属層の密着性はヒートサイクル試験で評価することができる。本発明に係るセラミックス回路基板は、180℃の環境に当該セラミックス回路基板を30分間放置した後、-45℃の環境に当該セラミックス回路基板を30分間放置する操作を1サイクルとして、このサイクルを500回繰り返すヒートサイクル試験後において、セラミックス基材から金属回路の剥離が発生しないことが好ましい。 Adhesion between the ceramic substrate and the metal layer can be evaluated by a heat cycle test. In the ceramic circuit board according to the present invention, the operation of leaving the ceramic circuit board in an environment of 180° C. for 30 minutes and then leaving the ceramic circuit board in an environment of -45° C. for 30 minutes is regarded as one cycle, and this cycle is repeated 500 times. It is preferable that the metal circuit does not peel off from the ceramic substrate after repeated heat cycle tests.

金属層に含まれる第一金属層及び第二金属層は、導電性、熱伝導性及びコストの点から、銅を主成分とするものであることが好ましい。ここでいう主成分とは、対象の金属層(第一金属層又は第二金属層)の全体質量を基準として、70質量%以上含まれる成分を意味する。第二金属層は第一金属層よりも厚いことが好ましい。溶射法により第二金属層を第一金属層よりも厚く形成することで、十分な厚さを有し且つ残留応力が少ない金属層をセラミックス基材の表面上に形成することができる。第一金属層の端面と第二金属層の端面とは面一であってもよく、第一金属層の端面が第二金属層の端面よりも外側にはみ出ていてもよい。 The first metal layer and the second metal layer contained in the metal layer preferably contain copper as a main component from the viewpoints of electrical conductivity, thermal conductivity and cost. The term "main component" as used herein means a component contained in an amount of 70% by mass or more based on the total mass of the target metal layer (first metal layer or second metal layer). Preferably, the second metal layer is thicker than the first metal layer. By forming the second metal layer thicker than the first metal layer by thermal spraying, a metal layer having a sufficient thickness and less residual stress can be formed on the surface of the ceramic substrate. The end face of the first metal layer and the end face of the second metal layer may be flush with each other, or the end face of the first metal layer may protrude outside the end face of the second metal layer.

機械的強度及び耐熱性等の点から、セラミックス基材の材質はSiであることが好ましい。セラミックス回路基板の放熱性等の点から、セラミックス基材は十分に薄いことが好ましく、その厚さの範囲は0.2~1.5mmであることが好ましい。 From the viewpoint of mechanical strength, heat resistance, etc., the material of the ceramic substrate is preferably Si 3 N 4 . From the viewpoint of heat dissipation of the ceramic circuit board, it is preferable that the ceramic substrate is sufficiently thin, and the thickness thereof is preferably in the range of 0.2 to 1.5 mm.

本発明によれば、発熱及び冷却が繰り返し行われる環境下で使用されても、セラミックス基材と金属層の高い密着性を維持できるとともに、放熱性に優れるセラミックス回路基板及びその製造方法が提供される。 INDUSTRIAL APPLICABILITY According to the present invention, there is provided a ceramic circuit board that can maintain high adhesion between a ceramic substrate and a metal layer and has excellent heat dissipation even when used in an environment where heat generation and cooling are repeated, and a method for manufacturing the same. be.

セラミックス回路基板の一実施形態を示す断面図である。1 is a cross-sectional view showing an embodiment of a ceramic circuit board; FIG. セラミックス回路基板の他の実施形態を示す断面図である。FIG. 4 is a cross-sectional view showing another embodiment of a ceramic circuit board; パワーモジュールの一態様を示す断面図である。It is a sectional view showing one mode of a power module.

以下、本発明のいくつかの実施形態について詳細に説明する。ただし、本発明は以下の実施形態に限定されるものではない。 Several embodiments of the invention are described in detail below. However, the present invention is not limited to the following embodiments.

<セラミックス回路基板>
図1は、セラミックス回路基板の一実施形態を示す断面図である。図1に示すように、セラミックス回路基板10Aは、セラミックス基材1と、セラミックス基材1の両面に設けられた金属層2,3とを備える。金属層2,3のうちの少なくとも一方は、電気回路(金属回路)を形成している。本実施形態においては、金属層2が電気回路を形成するものである(図3参照)。金属層2は、セラミックス基材1側から第一金属層2a及び第二金属層2bをこの順序で含む多層構造を有する。金属層3は、セラミックス基材1側から第一金属層3a及び第二金属層3bをこの順序で含む多層構造を有する。
<Ceramic circuit board>
FIG. 1 is a cross-sectional view showing one embodiment of a ceramic circuit board. As shown in FIG. 1, a ceramic circuit board 10A includes a ceramic base 1 and metal layers 2 and 3 provided on both sides of the ceramic base 1. As shown in FIG. At least one of the metal layers 2 and 3 forms an electric circuit (metal circuit). In this embodiment, the metal layer 2 forms an electrical circuit (see FIG. 3). The metal layer 2 has a multilayer structure including a first metal layer 2a and a second metal layer 2b in this order from the ceramic substrate 1 side. The metal layer 3 has a multilayer structure including a first metal layer 3a and a second metal layer 3b in this order from the ceramic substrate 1 side.

金属層2,3は、Cu(銅)を主成分として含むことが好ましい。ここでいう主成分とは、金属層2,3の全体質量を基準として、70質量%以上含まれる成分を意味する。金属層2,3におけるCuの含有率は、90質量%以上であってもよく、95質量%以上であってもよい。金属層2,3が含み得るCu以外の元素としてMo、C等が挙げられる。金属層2,3は、Al(アルミニウム)を主成分として含むものであってもよい。金属層2,3におけるAlの含有率は、90質量%以上であってもよく、95質量%以上であってもよい。金属層2,3が含み得るAl以外の元素としてSi、C等が挙げられる。金属層2,3は、微量の不可避的不純物を含んでいてもよい。なお、金属層2,3(第一金属層2a,3a及び第二金属層2b,3b)は同一組成である必要はない。 The metal layers 2 and 3 preferably contain Cu (copper) as a main component. The term "main component" as used herein means a component that is contained in an amount of 70% by mass or more based on the total mass of the metal layers 2 and 3 . The content of Cu in the metal layers 2 and 3 may be 90% by mass or more, or may be 95% by mass or more. Mo, C, etc. are mentioned as elements other than Cu which the metal layers 2 and 3 may contain. The metal layers 2 and 3 may contain Al (aluminum) as a main component. The Al content in the metal layers 2 and 3 may be 90% by mass or more, or may be 95% by mass or more. Elements other than Al that the metal layers 2 and 3 may contain include Si, C, and the like. The metal layers 2 and 3 may contain trace amounts of unavoidable impurities. The metal layers 2 and 3 (the first metal layers 2a and 3a and the second metal layers 2b and 3b) need not have the same composition.

第一金属層2a,3aは活性金属法によってセラミックス基材1の表面上に形成されたものである。一方、第二金属層2b,3bは溶射法によって第一金属層2a,3aの表面上に形成されたものである。金属層2,3の形成に活性金属法と溶射法とを併用することで、金属層2,3における残留応力を緩和することができ、これにより、セラミックス基材1と金属層2,3の高い密着性を実現できる。金属層2,3が十分に厚いため、金属層2,3によってセラミックス回路基板10Aの機械的強度を十分に確保でき、比較的薄いセラミックス基材1を採用できることから、セラミックス回路基板10Aは優れた放熱性を達成できる。 The first metal layers 2a and 3a are formed on the surface of the ceramic substrate 1 by the active metal method. On the other hand, the second metal layers 2b, 3b are formed on the surfaces of the first metal layers 2a, 3a by thermal spraying. By using both the active metal method and the thermal spraying method to form the metal layers 2 and 3, the residual stress in the metal layers 2 and 3 can be relaxed. High adhesion can be achieved. Since the metal layers 2 and 3 are sufficiently thick, the metal layers 2 and 3 can sufficiently secure the mechanical strength of the ceramic circuit board 10A, and the relatively thin ceramic base 1 can be adopted. heat dissipation can be achieved.

上記構成のセラミックス回路基板10Aは、パワーモジュール製造時におけるヒートサイクル、並びに、発熱及び冷却が繰り返し行われる環境下で使用されても、セラミックス基材1にクラックが生じたり、セラミックス基材1から金属層2,3が剥離したりする不具合を十分に抑制できる。この理由について本発明者等は以下のように考えている。 Even if the ceramic circuit board 10A having the above configuration is used in an environment in which heat cycles, heat generation, and cooling are repeatedly performed during the manufacture of power modules, cracks may occur in the ceramic base 1, and metal may be dislodged from the ceramic base 1. Problems such as peeling of the layers 2 and 3 can be sufficiently suppressed. The inventors of the present invention consider the reason for this as follows.

まず、本発明者等の検討によれば、パワーモジュール製造時におけるヒートサイクルによるセラミックス基材におけるクラックの発生やセラミックス基材及び金属層の剥離は、セラミックス回路基板を構成するセラミックス基材及び金属層の線熱膨張係数の差が原因であることが判明している。一般に、セラミックス基材の線熱膨張係数に比べ金属層の線熱膨張係数の方が大きい。そのため、セラミックス基材と金属層とを接合する温度から室温に戻す場合やヒートサイクルにより、金属層に引張応力が残留する。この引張応力の残留(残留応力)によって、上述したような不具合が発生すると考えられる。 First, according to the studies of the present inventors, the occurrence of cracks in the ceramic base material and the separation of the ceramic base material and the metal layer due to the heat cycle during the manufacture of the power module are caused by the ceramic base material and the metal layer constituting the ceramic circuit board. It has been found that the cause is the difference in the linear thermal expansion coefficients of the In general, the coefficient of linear thermal expansion of the metal layer is larger than the coefficient of linear thermal expansion of the ceramic substrate. Therefore, tensile stress remains in the metal layer when the temperature at which the ceramic substrate and the metal layer are bonded is returned to room temperature or due to heat cycles. It is considered that the residual tensile stress (residual stress) causes the problems described above.

本発明者等は、上記残留応力を低減するため、金属層を形成する際に異なる接合方法を用いることで、セラミックス基材と金属層との線熱膨張係数の差を変えられる点に着目した。本発明者等の更なる検討によれば、セラミックス回路基板の線熱膨張係数は、構成されるセラミックス基材と金属層の構造(厚さ等)及び組成に加え、セラミックス基材と金属層とを接合する温度から室温に戻る際に、両材料の熱膨張差により発生する残留応力により決まることが判明している。このため、例えば、同一の構成を有するセラミックス回路基板であっても、接合方法によりセラミックス回路基板の線熱膨張係数が異なる場合がある。一般に、セラミックス基材と金属層とは、温度800℃程度の温度で、活性金属法によってロウ付けして接合されることが多く、このような条件で接合した場合、接合後に室温に冷却する過程で線熱膨張係数の大きい金属層に引張応力が残留する。 In order to reduce the residual stress, the inventors of the present invention have focused on the point that the difference in linear thermal expansion coefficient between the ceramic base material and the metal layer can be changed by using different bonding methods when forming the metal layer. . According to further studies by the inventors of the present invention, the coefficient of linear thermal expansion of the ceramic circuit board depends on the structure (thickness, etc.) and composition of the ceramic base and metal layer, It has been found that the residual stress generated by the difference in thermal expansion between the two materials when returning from the temperature at which the two are joined to room temperature. For this reason, for example, ceramic circuit boards having the same structure may have different coefficients of linear thermal expansion depending on the joining method. In general, the ceramic base material and the metal layer are often joined by brazing by the active metal method at a temperature of about 800 ° C. When joining under such conditions, the process of cooling to room temperature after joining Tensile stress remains in the metal layer with a large coefficient of linear thermal expansion.

一方、比較的低温で溶射法により金属層を形成する場合には、金属層に圧縮応力が残留することがわかっており、活性金属法でセラミックス基材に接合された金属層に、溶射法で更に金属層を積層させる方法で、残留応力を緩和できることを見出した。特に、高温動作するパワーモジュールにおいては温度差が大きくなるため、従来の基板では放熱性を確保するために金属層を厚くすることができなかったが、本手法を用いることで優れた放熱性を有する高信頼性基板を得ることができる。セラミックス基材と金属層とを接合する方法の詳細については、後述する。 On the other hand, when a metal layer is formed by thermal spraying at a relatively low temperature, it is known that compressive stress remains in the metal layer. Furthermore, the inventors have found that residual stress can be alleviated by laminating metal layers. Especially in power modules that operate at high temperatures, the temperature difference becomes large, so it was not possible to increase the thickness of the metal layer to ensure heat dissipation with conventional substrates. A highly reliable substrate can be obtained. The details of the method for joining the ceramic base material and the metal layer will be described later.

このようなセラミックス回路基板10Aを得るためには、例えば、セラミックス基材1は、Siで形成されていることが好ましい。 In order to obtain such a ceramic circuit board 10A, the ceramic base 1 is preferably made of Si3N4 , for example.

セラミックス基材1の厚さは、0.2~1.5mmであることが好ましく、0.25~1.0mmであることがより好ましい。セラミックス基材1の厚さが0.2mm未満であると耐熱衝撃性が低下する傾向があり、1.5mmを超えると放熱性が低下する傾向がある。 The thickness of the ceramic substrate 1 is preferably 0.2-1.5 mm, more preferably 0.25-1.0 mm. If the thickness of the ceramic substrate 1 is less than 0.2 mm, the thermal shock resistance tends to be lowered, and if it exceeds 1.5 mm, the heat dissipation tends to be lowered.

第二金属層2b,3bは第一金属層2a,3aよりも厚いことが好ましい。溶射法によって形成される第二金属層2b,3bを活性金属法によって形成される第一金属層2a,3aよりも厚く形成することで、十分な厚さを有し且つ残留応力が少ない金属層2,3をセラミックス基材1の表面上に形成することができる。 The second metal layers 2b, 3b are preferably thicker than the first metal layers 2a, 3a. By forming the second metal layers 2b and 3b formed by the thermal spraying method to be thicker than the first metal layers 2a and 3a formed by the active metal method, the metal layers have sufficient thickness and less residual stress. 2 and 3 can be formed on the surface of the ceramic substrate 1 .

第一金属層2a,3aのそれぞれの厚さは、例えば、0.1~0.3mmの範囲であり、0.11~0.2mmの範囲であることが好ましく、0.12~0.15mmの範囲であることがより好ましい。第一金属層2a,3aの厚さが0.1mm未満であると、第一金属層2a,3aの形成が困難となる傾向があり、0.3mmを越えると0.3mm以下の場合と比較して残留応力が大きくなり信頼性が低下する。第一金属層2a,3aの厚さは、それぞれ実質的に同じでも異なっていてもよいが、セラミックス回路基板10Aの製造を容易にする観点から、実質的に同じであることが好ましい。 The thickness of each of the first metal layers 2a and 3a is, for example, in the range of 0.1 to 0.3 mm, preferably in the range of 0.11 to 0.2 mm, and more preferably 0.12 to 0.15 mm. is more preferably in the range of When the thickness of the first metal layers 2a and 3a is less than 0.1 mm, it tends to be difficult to form the first metal layers 2a and 3a. As a result, residual stress increases and reliability decreases. The thicknesses of the first metal layers 2a and 3a may be substantially the same or different, but are preferably substantially the same from the viewpoint of facilitating the manufacture of the ceramic circuit board 10A.

第二金属層2b,3bのそれぞれの厚さは、例えば、0.4~1.9mmの範囲であり、0.8~1.5mmの範囲であることが好ましく、1.0~1.3mmの範囲であることがより好ましい。第二金属層2b,3bの厚さが0.4mm未満であると、残留応力緩和の効果が不十分となる傾向があり、1.9mmを越えると耐熱衝撃性が不十分となるとともに第二金属層2b,3bの形成に長い時間を要する傾向がある。第二金属層2b,3bの厚さは、それぞれ実質的に同じでも異なっていてもよいが、セラミックス回路基板10Aの製造を容易にする観点から、実質的に同じであることが好ましい。 The thickness of each of the second metal layers 2b and 3b is, for example, in the range of 0.4 to 1.9 mm, preferably in the range of 0.8 to 1.5 mm, and 1.0 to 1.3 mm. is more preferably in the range of If the thickness of the second metal layers 2b and 3b is less than 0.4 mm, the effect of relieving residual stress tends to be insufficient. It tends to take a long time to form the metal layers 2b and 3b. The thicknesses of the second metal layers 2b and 3b may be substantially the same or different, but are preferably substantially the same from the viewpoint of facilitating the manufacture of the ceramic circuit board 10A.

金属層2,3は、セラミックス基材1側から第一金属層2a,3a及び第二金属層2b,3bをこの順序でそれぞれ含む多層構造を有する。金属層2,3のそれぞれの厚さは、0.5~2.0mmであり、1.0~1.8mmであることが好ましい。電気回路を形成する金属層2の厚さが0.5mm未満であると流せる電流が制限される。なお、図3に示されるように、第1の半田21を介してベース板20に接合される金属層3の厚さが0.5mm未満であるとセラミックス回路基板10Aの放熱性が不十分となる。他方、金属層2,3の厚さが2.0mmを超えると耐熱衝撃性が不十分となる。金属層2,3の厚さは、それぞれ実質的に同じでも異なっていてもよいが、セラミックス回路基板10Aの製造を容易にする観点から、実質的に同じであることが好ましい。 The metal layers 2 and 3 have a multi-layer structure including first metal layers 2a and 3a and second metal layers 2b and 3b in this order from the ceramic substrate 1 side. Each of the metal layers 2 and 3 has a thickness of 0.5 to 2.0 mm, preferably 1.0 to 1.8 mm. If the thickness of the metal layer 2 forming the electric circuit is less than 0.5 mm, the current that can flow is limited. As shown in FIG. 3, if the thickness of the metal layer 3 bonded to the base plate 20 via the first solder 21 is less than 0.5 mm, the heat radiation of the ceramic circuit board 10A will be insufficient. Become. On the other hand, when the thickness of the metal layers 2 and 3 exceeds 2.0 mm, the thermal shock resistance becomes insufficient. The thicknesses of the metal layers 2 and 3 may be substantially the same or different, but are preferably substantially the same from the viewpoint of facilitating the manufacture of the ceramic circuit board 10A.

セラミックス回路基板10Aは、180℃の環境にセラミックス回路基板10Aを30分間放置した後、-45℃の環境にセラミックス回路基板10Aを30分間放置する操作を1サイクルとして、このサイクルを500回繰り返すヒートサイクル試験後において、セラミックス基材1から金属層2,3の剥離が発生しないことが好ましい。 The ceramic circuit board 10A is heated by repeating this cycle 500 times, with one cycle consisting of leaving the ceramic circuit board 10A in an environment of 180° C. for 30 minutes and then leaving the ceramic circuit board 10A in an environment of −45° C. for 30 minutes. It is preferable that the metal layers 2 and 3 do not separate from the ceramic substrate 1 after the cycle test.

<セラミックス回路基板の製造方法>
次に、セラミックス回路基板10Aの製造方法について説明する。本実施形態に係る製造方法は、(A)セラミックス基材1の両面上に、活性金属法によって第一金属層2a,3aを形成する工程と、(B)第一金属層2a,3aの表面上に、溶射法によって第二金属層2b,3bを形成する工程とを含む。
<Method for producing ceramic circuit board>
Next, a method for manufacturing the ceramic circuit board 10A will be described. The manufacturing method according to the present embodiment includes (A) a step of forming the first metal layers 2a and 3a on both surfaces of the ceramic substrate 1 by an active metal method, and (B) the surface of the first metal layers 2a and 3a and forming the second metal layers 2b, 3b by thermal spraying.

上記製造方法によれば、金属層2,3の形成に活性金属法と溶射法とを併用することで、金属層2,3における残留応力を緩和することができ、これにより、セラミックス基材1と金属層2,3の高い密着性を実現できる。また、第一金属層2a,3aの表面上に溶射法によって第二金属層2b,3bを更に形成することで、セラミックス基材1と比較して熱伝導性に優れる金属層2,3を十分に厚く形成することができ、放熱性に優れたセラミックス回路基板10Aを製造することができる。なお、第一金属層2a,3aは、溶射法によって形成する第二金属層2b,3bの下地層としての役割を果たす。セラミックス基材1の表面に第一金属層2a,3aを形成せず、セラミックス基材1の表面に溶射法によって金属層を直接的に形成する場合、吹き付ける金属粉体の融点又は軟化点によっては金属粉体がセラミックス基材1に十分に付着しない場合がある(比較例5参照)。 According to the above manufacturing method, by using both the active metal method and the thermal spraying method to form the metal layers 2 and 3, the residual stress in the metal layers 2 and 3 can be relaxed. and high adhesion of the metal layers 2 and 3 can be realized. In addition, by further forming the second metal layers 2b, 3b on the surfaces of the first metal layers 2a, 3a by thermal spraying, the metal layers 2, 3 having excellent thermal conductivity compared to the ceramic substrate 1 can be formed sufficiently. It is possible to form the ceramic circuit board 10A with an excellent heat dissipation property. The first metal layers 2a and 3a serve as base layers for the second metal layers 2b and 3b formed by thermal spraying. When the first metal layers 2a and 3a are not formed on the surface of the ceramic substrate 1 and the metal layers are directly formed on the surface of the ceramic substrate 1 by thermal spraying, the melting point or softening point of the sprayed metal powder may be In some cases, the metal powder does not sufficiently adhere to the ceramic substrate 1 (see Comparative Example 5).

活性金属法は、セラミックス基材1の両面に対し、ろう材を用いて金属板をそれぞれ接合するステップを含む。形成すべき第一金属層2a,3aの厚さ及び組成に応じて、接合する金属板の厚さ及び組成を選択すればよい。接合の温度条件は、例えば、780~810℃の範囲であり、使用するろう材の種類に応じて適切な温度を設定すればよい。 The active metal method includes a step of bonding metal plates to both sides of the ceramic substrate 1 using a brazing material. The thickness and composition of the metal plates to be joined may be selected according to the thickness and composition of the first metal layers 2a and 3a to be formed. The temperature condition for joining is, for example, in the range of 780 to 810° C., and an appropriate temperature may be set according to the type of brazing material used.

Cuを含む金属板(Cu板)をセラミックス基材1に接合する場合、例えば、Ag(90%)-Cu(10%)-TiH(3.5%)のろう材を用いて、温度800℃でセラミックス基材1の両面にCu板を接合する。Alを含む金属板(Al板)を接合する場合、例えば、Al-Cu-Mgクラッド箔をろう材として用い、温度630℃でセラミックス基材1の両面にAl板を接合する。 When joining a metal plate containing Cu (Cu plate) to the ceramic substrate 1, for example, Ag (90%)-Cu (10%)-TiH 2 (3.5%) brazing material is used at a temperature of 800 A Cu plate is bonded to both surfaces of the ceramic substrate 1 at ℃. When joining a metal plate containing Al (Al plate), for example, an Al--Cu--Mg clad foil is used as a brazing material, and the Al plates are joined to both sides of the ceramic substrate 1 at a temperature of 630.degree.

溶射法(「コールドスプレー法」とも称される。)は、10~270℃(好ましくは20~260℃)の金属粉体を、第一金属層2a,3aの表面に向けて250~1050m/秒(好ましくは400~1000m/秒)の速度で吹き付けるステップを含む。形成すべき第二金属層2b,3bの組成に応じて、吹き付ける金属粉体の組成を選択するとともに温度条件及び吹付け速度を設定すればよい。第二金属層2b,3bの厚さに応じて、金属粉体の吹付け量を調整すればよい。金属粉体の吹付けには、例えば、スプレーガンを使用すればよい。金属粉体を噴射するための作動ガスとして、例えば、窒素が使用される。 The thermal spraying method (also referred to as “cold spray method”) is a method in which metal powder of 10 to 270° C. (preferably 20 to 260° C.) is directed to the surface of the first metal layers 2a, 3a at 250 to 1050 m/ Spraying at a speed of seconds (preferably 400-1000 m/s). Depending on the composition of the second metal layers 2b, 3b to be formed, the composition of the metal powder to be sprayed may be selected, and the temperature conditions and spraying speed may be set. The amount of sprayed metal powder may be adjusted according to the thickness of the second metal layers 2b and 3b. A spray gun, for example, may be used to spray the metal powder. Nitrogen, for example, is used as working gas for injecting the metal powder.

活性金属法によって第一金属層2a,3aを形成した後、溶射法によって第二金属層2b,3bを形成する前に、第一金属層2a,3aの少なくとも一方をエッチングすることにより、回路パターンを形成してもよい。この場合、この回路パターンに対応する開口部を有するマスク材をセラミックス基材1の表面に配置した状態で、溶射法によって第二金属層を形成してもよい。マスク材を使用することで、所望の箇所のみに第二金属層を形成することができる。第二金属層の表面に無電解Niめっき等を施してもよい。 After forming the first metal layers 2a and 3a by the active metal method and before forming the second metal layers 2b and 3b by the thermal spraying method, at least one of the first metal layers 2a and 3a is etched to form a circuit pattern. may be formed. In this case, the second metal layer may be formed by thermal spraying while a mask material having openings corresponding to this circuit pattern is placed on the surface of the ceramic substrate 1 . By using the mask material, the second metal layer can be formed only at desired locations. Electroless Ni plating or the like may be applied to the surface of the second metal layer.

本実施形態に係るセラミックス回路基板10Aは、図1に示すとおり、第一金属層2a,3aの端面2c,3cと第二金属層2b,3bの端面2d,3dとが面一になっている。セラミックス回路基板のより優れた耐熱衝撃性を達成する観点から、図2に示すセラミックス回路基板10Bのように、第一金属層2a,3aの端面2c,3cが、第二金属層2b,3bの端面2d,3dよりも外側、すなわちセラミックス基材1の端部側にはみ出していてもよい。端面2c,3cが、端面2d,3dからはみ出している部分の幅は、例えば、1~1000μmである。 In the ceramic circuit board 10A according to the present embodiment, as shown in FIG. 1, the end faces 2c, 3c of the first metal layers 2a, 3a and the end faces 2d, 3d of the second metal layers 2b, 3b are flush with each other. . From the viewpoint of achieving better thermal shock resistance of the ceramic circuit board, as in the ceramic circuit board 10B shown in FIG. It may protrude outside the end faces 2d and 3d, that is, on the end side of the ceramic substrate 1. As shown in FIG. The width of the portion where the end surfaces 2c and 3c protrude from the end surfaces 2d and 3d is, for example, 1 to 1000 μm.

<パワーモジュール>
図3は、パワーモジュールの一実施形態を示す断面図である。図3に示すように、パワーモジュール50は、ベース板20と、ベース板20上に第1の半田21を介して接合されたセラミックス回路基板10と、セラミックス回路基板10上に第2の半田22を介して接合された半導体素子6とを備えている。セラミックス回路基板10は、セラミックス回路基板10A又はセラミックス回路基板10Bであって、金属層2が電気回路(金属回路)を形成しているものである。なお、金属層3は、金属回路を形成していても、していなくともよい。
<Power module>
FIG. 3 is a cross-sectional view showing one embodiment of the power module. As shown in FIG. 3, the power module 50 includes a base plate 20, a ceramics circuit board 10 bonded onto the base plate 20 via a first solder 21, and a second solder 22 on the ceramics circuit board 10. and a semiconductor element 6 that is joined via the . The ceramic circuit board 10 is a ceramic circuit board 10A or a ceramic circuit board 10B, and the metal layer 2 forms an electric circuit (metal circuit). The metal layer 3 may or may not form a metal circuit.

ベース板20は、第1の半田21を介して金属層3に接合されている。半導体素子6は、第2の半田22を介して金属層2の所定の部分に接合されているとともに、アルミワイヤ(アルミ線)等の金属ワイヤ7で金属層2の所定の部分に接合されている。ベース板20上に設けられた上記の各構成要素は、例えば一面が開口した中空箱状の樹脂製の筐体25で蓋され、筐体25内に収容されている。ベース板20と筐体25との間の中空部分には、シリコーンゲル等の充填材28が充填されている。金属層2の所定部分には、筐体8の外部と電気的な接続が可能なように、筐体25を貫通する電極9が第3の半田23を介して接合されている。 The base plate 20 is joined to the metal layer 3 via the first solder 21 . The semiconductor element 6 is bonded to a predetermined portion of the metal layer 2 via a second solder 22, and is also bonded to a predetermined portion of the metal layer 2 with a metal wire 7 such as an aluminum wire (aluminum wire). there is Each of the components provided on the base plate 20 is covered with, for example, a hollow box-shaped resin housing 25 with one side open and housed in the housing 25 . A hollow portion between the base plate 20 and the housing 25 is filled with a filler 28 such as silicone gel. An electrode 9 penetrating the housing 25 is joined to a predetermined portion of the metal layer 2 via a third solder 23 so as to be electrically connected to the outside of the housing 8 .

ベース板20の縁部には、パワーモジュール50に例えば放熱部品を取り付ける際のネジ止め用の取付け穴20aが形成されている。取付け穴20aの数は、例えば4個以上である。ベース板20の縁部には、取付け穴20aに代えて、ベース板20の側壁が断面U字状となるような取付け溝が形成されていてもよい。 An edge of the base plate 20 is formed with a mounting hole 20a for screwing a heat radiating component to the power module 50, for example. The number of mounting holes 20a is, for example, four or more. At the edge of the base plate 20, instead of the mounting hole 20a, a mounting groove may be formed so that the side wall of the base plate 20 has a U-shaped cross section.

パワーモジュール50は、上述した本実施形態に係るセラミックス回路基板を備えるため、高耐圧、高出力等が要望される電車又は自動車の駆動インバータとして好適に用いられる。 Since the power module 50 includes the ceramic circuit board according to the present embodiment described above, it can be suitably used as a drive inverter for trains or automobiles in which high withstand voltage, high output, etc. are required.

以下、実施例を挙げて本発明について更に具体的に説明する。ただし、本発明はこれら実施例に限定されるものではない。 EXAMPLES Hereinafter, the present invention will be described more specifically with reference to Examples. However, the present invention is not limited to these examples.

(実施例1)
セラミックス基材として、窒化珪素(Si)基材(サイズ:50mm×60mm×0.32mmt)を用いた。Ag-Cu-TiHろう材を用い、セラミックス基材の両面に温度800℃にてCu板(厚さ0.1mm)を接合した((A)工程)。続いて、以下の条件で溶射法(コールドスプレー法)により厚さ0.9mmのCu回路(第二金属層)を積層した((B)工程)。得られた積層体を温度300℃でアニール処理した後、Cu回路の表面に無電解Niめっきを施す工程を経て本実施例に係るセラミックス回路基板を得た。なお、本実施例における「Cu回路」はセラミックス基材の全面に形成したものである。
<溶射法の条件>
・Cu粉体の温度:260℃
・Cu粉体の吹付け速度:800m/秒
・作動ガス:窒素
(Example 1)
A silicon nitride (Si 3 N 4 ) substrate (size: 50 mm×60 mm×0.32 mmt) was used as a ceramic substrate. Cu plates (thickness: 0.1 mm) were bonded to both sides of the ceramic substrate at a temperature of 800° C. using Ag—Cu—TiH 2 brazing material (step (A)). Subsequently, a Cu circuit (second metal layer) having a thickness of 0.9 mm was laminated by a thermal spray method (cold spray method) under the following conditions ((B) step). After the obtained laminate was annealed at a temperature of 300° C., the surface of the Cu circuit was subjected to electroless Ni plating, thereby obtaining a ceramic circuit board according to this example. The "Cu circuit" in this example is formed on the entire surface of the ceramic substrate.
<Conditions of thermal spraying method>
・Temperature of Cu powder: 260°C
・Cu powder spraying speed: 800 m / sec ・Working gas: nitrogen

(実施例2~5)
窒化珪素(Si)基材として、表1に示す厚さを有するものを使用するとともに、表1に示す厚さのCu回路(第二金属層)を溶射法(コールドスプレー法)によって形成したことの他は、実施例1と同様にしてセラミックス回路基板を作製した。
(Examples 2-5)
A silicon nitride (Si 3 N 4 ) substrate having a thickness shown in Table 1 is used, and a Cu circuit (second metal layer) having a thickness shown in Table 1 is formed by thermal spraying (cold spraying). A ceramic circuit board was produced in the same manner as in Example 1 except that the substrate was formed.

(比較例1~3)
窒化珪素(Si)基材として、表1に示す厚さを有するものを使用するとともに、表1に示す厚さのCu回路(第二金属層)を溶射法(コールドスプレー法)によって形成したことの他は、実施例1と同様にしてセラミックス回路基板を作製した。
(Comparative Examples 1 to 3)
A silicon nitride (Si 3 N 4 ) substrate having a thickness shown in Table 1 is used, and a Cu circuit (second metal layer) having a thickness shown in Table 1 is formed by thermal spraying (cold spraying). A ceramic circuit board was produced in the same manner as in Example 1 except that the substrate was formed.

(比較例4)
セラミックス基材として、窒化珪素(Si)基材(サイズ:50mm×60mm×0.32mmt)を用いた。Ag-Cu-TiHろう材を用い、セラミックス基材の両面に温度800℃にてCu板(厚さ0.5mm)を接合した。Cu板の表面に無電解Niめっきを施し、セラミックス回路基板を作製した。
(Comparative Example 4)
A silicon nitride (Si 3 N 4 ) substrate (size: 50 mm×60 mm×0.32 mmt) was used as a ceramic substrate. A Cu plate (thickness: 0.5 mm) was joined to both sides of the ceramic substrate at a temperature of 800° C. using Ag—Cu—TiH 2 brazing material. Electroless Ni plating was applied to the surface of the Cu plate to produce a ceramic circuit board.

(比較例5)
セラミックス基材として、窒化珪素(Si)基材(サイズ:50mm×60mm×0.32mmt)を用いた。窒化珪素基材の表面に溶射法(コールドスプレー法)によってCu回路を形成しようとしたが、吹き付けたCu粒子が窒化珪素基材の表面に付着しなかった。
(Comparative Example 5)
A silicon nitride (Si 3 N 4 ) substrate (size: 50 mm×60 mm×0.32 mmt) was used as a ceramic substrate. An attempt was made to form a Cu circuit on the surface of the silicon nitride substrate by thermal spraying (cold spray method), but the sprayed Cu particles did not adhere to the surface of the silicon nitride substrate.

<セラミックス回路基板の見かけの熱伝導率>
実施例1~5及び比較例1~4に係るセラミックス回路基板の見かけの熱伝導率を、NETZSCH社製フラッシュアナライザー(LFA467)を用いて以下のようにして求めた。黒化処理を施したサンプル(セラミックス回路基板)の熱拡散率をフラッシュ電圧200Vで測定した。この測定値と、各層の厚さとサンプルサイズから加成則により算出した見かけ密度及び見かけ比熱容量とを用いて、サンプルの見かけの熱伝導率を計算した。窒化珪素及びCuの物性は以下の値とした。表1に結果を示す。
窒化珪素(Si):密度3.2g/cm、比熱容量0.68J/g・K
Cu:密度8.89g/cm、比熱容量0.389J/g・K
<Apparent Thermal Conductivity of Ceramic Circuit Board>
The apparent thermal conductivity of the ceramic circuit substrates according to Examples 1 to 5 and Comparative Examples 1 to 4 was determined as follows using a NETZSCH flash analyzer (LFA467). The thermal diffusivity of the blackened sample (ceramic circuit board) was measured at a flash voltage of 200V. The apparent thermal conductivity of the sample was calculated using this measured value and the apparent density and apparent specific heat capacity calculated from the thickness of each layer and the sample size by the law of addition. The physical properties of silicon nitride and Cu are given below. Table 1 shows the results.
Silicon nitride (Si 3 N 4 ): density 3.2 g/cm 3 , specific heat capacity 0.68 J/g·K
Cu: density 8.89 g/cm 3 , specific heat capacity 0.389 J/g·K

<ヒートサイクル試験>
実施例1~5及び比較例1~4に係るセラミックス回路基板に対し、以下のヒートサイクル試験を実施した。180℃の環境にサンプル(セラミックス回路基板)を30分放置した後、-45℃の環境に当該サンプルを30分放置する操作を1サイクルとして、500サイクルのヒートサイクル試験を実施した。ヒートサイクル試験後におけるサンプルの異常(金属回路の剥離)の有無を目視により確認した。表1に結果を示す。
<Heat cycle test>
The following heat cycle tests were performed on the ceramic circuit boards according to Examples 1-5 and Comparative Examples 1-4. A heat cycle test was performed for 500 cycles, with one cycle consisting of leaving the sample (ceramic circuit board) in an environment of 180° C. for 30 minutes and then leaving the sample in an environment of −45° C. for 30 minutes. After the heat cycle test, the presence or absence of an abnormality (peeling of the metal circuit) of the sample was visually confirmed. Table 1 shows the results.

Figure 0007298988000001
Figure 0007298988000001

1…セラミックス基材、2,3…金属層、2a,3a…第一金属層、2b,3b…第二金属層、2c,3c…第一金属層の端面、2d,3d…第二金属層の端面、10A,10B…セラミックス回路基板。 DESCRIPTION OF SYMBOLS 1... Ceramics base material 2, 3... Metal layer 2a, 3a... First metal layer 2b, 3b... Second metal layer 2c, 3c... End surface of first metal layer 2d, 3d... Second metal layer , 10A, 10B... Ceramic circuit board.

Claims (7)

厚さ0.2~1.5mmのセラミックス基材と、
前記セラミックス基材の両面上に設けられた金属層と、
を備え、
前記セラミックス基材の少なくとも一方の面上に設けられた前記金属層が金属回路を形成するセラミックス回路基板の製造方法であって、
(A)前記セラミックス基材の両面上に、活性金属法によって厚さ0.1~0.3mmの第一金属層を形成する工程と、
(B)前記第一金属層の表面上に、コールドスプレー法によって第二金属層を形成する工程と、
を含み、
前記金属層は、前記セラミックス基材側から前記第一金属層及び前記第二金属層をこの順序で含む多層構造を有し且つ0.5~2.0mmの厚さを有する、セラミックス回路基板の製造方法。
a ceramic base material having a thickness of 0.2 to 1.5 mm;
metal layers provided on both sides of the ceramic base;
with
A method for manufacturing a ceramic circuit board, wherein the metal layer provided on at least one surface of the ceramic substrate forms a metal circuit,
(A) forming a first metal layer having a thickness of 0.1 to 0.3 mm on both sides of the ceramic substrate by an active metal method;
(B) forming a second metal layer on the surface of the first metal layer by a cold spray method;
including
The metal layer has a multilayer structure including the first metal layer and the second metal layer in this order from the ceramic substrate side, and has a thickness of 0.5 to 2.0 mm. Production method.
前記第一金属層及び前記第二金属層が銅を主成分とする、請求項1に記載のセラミックス回路基板の製造方法。 2. The method of manufacturing a ceramic circuit board according to claim 1, wherein said first metal layer and said second metal layer are mainly composed of copper. 前記第二金属層は前記第一金属層よりも厚い、請求項1又は2に記載のセラミックス回路基板の製造方法。 3. The method of manufacturing a ceramic circuit board according to claim 1, wherein said second metal layer is thicker than said first metal layer. 厚さ0.2~1.5mmのセラミックス基材と、
前記セラミックス基材の両面上に設けられた金属層と、
を備え、
前記セラミックス基材の少なくとも一方の面上に設けられた前記金属層が金属回路を形成するセラミックス回路基板であって、
前記金属層は、前記セラミックス基材側から第一金属層及び第二金属層をこの順序で含む多層構造を有し且つ0.5~2.0mmの厚さを有し、
前記第一金属層は厚さが0.1~0.3mmの範囲であり且つ前記セラミックス基材の両面に活性金属法によって形成されたものであり、前記第二金属層は前記第金属層の表面上にコールドスプレー法によって形成されたものである、セラミックス回路基板。
a ceramic base material having a thickness of 0.2 to 1.5 mm;
metal layers provided on both sides of the ceramic base;
with
A ceramic circuit board in which the metal layer provided on at least one surface of the ceramic substrate forms a metal circuit,
The metal layer has a multilayer structure including a first metal layer and a second metal layer in this order from the ceramic substrate side and has a thickness of 0.5 to 2.0 mm,
The first metal layer has a thickness in the range of 0.1 to 0.3 mm and is formed on both sides of the ceramic substrate by an active metal method, and the second metal layer is the first metal layer. A ceramic circuit board formed by a cold spray method on the surface of the
180℃の環境に前記セラミックス回路基板を30分間放置した後、-45℃の環境に前記セラミックス回路基板を30分間放置する操作を1サイクルとして、このサイクルを500回繰り返すヒートサイクル試験後において、
前記セラミックス基材から前記金属回路の剥離が発生しない、請求項4に記載のセラミックス回路基板。
After leaving the ceramic circuit board in an environment of 180° C. for 30 minutes and then leaving the ceramic circuit board in an environment of −45° C. for 30 minutes as one cycle, this cycle is repeated 500 times. After a heat cycle test,
5. The ceramic circuit board according to claim 4 , wherein the metal circuit does not separate from the ceramic substrate.
前記セラミックス基材は、材質がSiであり且つ0.2~1.5mmの厚さを有する、請求項4又は5に記載のセラミックス回路基板。 6. The ceramic circuit board according to claim 4 , wherein said ceramic substrate is made of Si 3 N 4 and has a thickness of 0.2 to 1.5 mm. 前記第一金属層の端面と前記第二金属層の端面とが面一である、又は、前記第一金属層の端面が前記第二金属層の端面よりも外側にはみ出ている、請求項4~のいずれか一項に記載のセラミックス回路基板。 5. The end face of the first metal layer and the end face of the second metal layer are flush with each other, or the end face of the first metal layer protrudes outside the end face of the second metal layer. 7. The ceramic circuit board according to any one of 6 .
JP2017188481A 2017-09-28 2017-09-28 Ceramic circuit board and its manufacturing method Active JP7298988B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017188481A JP7298988B2 (en) 2017-09-28 2017-09-28 Ceramic circuit board and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017188481A JP7298988B2 (en) 2017-09-28 2017-09-28 Ceramic circuit board and its manufacturing method

Publications (2)

Publication Number Publication Date
JP2019067802A JP2019067802A (en) 2019-04-25
JP7298988B2 true JP7298988B2 (en) 2023-06-27

Family

ID=66340012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017188481A Active JP7298988B2 (en) 2017-09-28 2017-09-28 Ceramic circuit board and its manufacturing method

Country Status (1)

Country Link
JP (1) JP7298988B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113966099A (en) * 2021-06-30 2022-01-21 西安空间无线电技术研究所 Microwave integrated circuit thin film thickening process suitable for fixed products

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016162926A (en) 2015-03-03 2016-09-05 三菱マテリアル株式会社 Method of manufacturing joined body of ceramic substrate and aluminum plate
JP2016174165A (en) 2011-12-20 2016-09-29 株式会社東芝 Semiconductor device
WO2017082368A1 (en) 2015-11-11 2017-05-18 日本発條株式会社 Laminate and laminate manufacturing method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6591455B2 (en) * 2015-01-23 2019-10-16 株式会社東芝 High thermal conductivity silicon nitride sintered body, silicon nitride substrate, silicon nitride circuit substrate and semiconductor device using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016174165A (en) 2011-12-20 2016-09-29 株式会社東芝 Semiconductor device
JP2016162926A (en) 2015-03-03 2016-09-05 三菱マテリアル株式会社 Method of manufacturing joined body of ceramic substrate and aluminum plate
WO2017082368A1 (en) 2015-11-11 2017-05-18 日本発條株式会社 Laminate and laminate manufacturing method

Also Published As

Publication number Publication date
JP2019067802A (en) 2019-04-25

Similar Documents

Publication Publication Date Title
JP4015023B2 (en) ELECTRONIC CIRCUIT MEMBER, ITS MANUFACTURING METHOD, AND ELECTRONIC COMPONENT
JP5128951B2 (en) Heat sink module and manufacturing method thereof
JP2003163315A (en) Module
TWI661516B (en) Bonded body, power module substrate with heat sink, heat sink, method of producing bonded body, method of producing power module substrate with heat sink and method of producing heat sink
JP2012004534A (en) Heat radiation insulating substrate and method of manufacturing the same
JPWO2019026836A1 (en) Power module
JP2016051778A (en) Metal-ceramic bonded substrate
JP7211949B2 (en) ceramic circuit board
JP7027094B2 (en) Power module with heat dissipation parts
JP2002043482A (en) Member for electronic circuit, its manufacturing method and electronic component
JP2008198706A (en) Circuit board, method for manufacturing the same, and semiconductor module using the same
JP7405806B2 (en) power module
JP7299672B2 (en) Ceramic circuit board and its manufacturing method
JP6904094B2 (en) Manufacturing method of insulated circuit board
JP7298988B2 (en) Ceramic circuit board and its manufacturing method
JP2008147307A (en) Circuit board and semiconductor module having same
JP7369508B2 (en) ceramic circuit board
WO2018190023A1 (en) Heat dissipation substrate, heat dissipation substrate electrode, semiconductor package, and semiconductor module
JP2006229247A (en) Circuit board and manufacturing method therefor
JP7027095B2 (en) Ceramic circuit board
JP7252705B2 (en) Multilayer circuit board and manufacturing method thereof
JP4799069B2 (en) Heat sink used in electronic equipment
JP4326706B2 (en) Circuit board evaluation method, circuit board and manufacturing method thereof
JP4121827B2 (en) Method for manufacturing module structure
JP7299671B2 (en) ceramic circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210721

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211130

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220225

C116 Written invitation by the chief administrative judge to file amendments

Free format text: JAPANESE INTERMEDIATE CODE: C116

Effective date: 20220315

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220315

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220412

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20221101

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20230131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230328

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20230404

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20230425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230615

R150 Certificate of patent or registration of utility model

Ref document number: 7298988

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150