JP7298366B2 - Capacitance detector - Google Patents
Capacitance detector Download PDFInfo
- Publication number
- JP7298366B2 JP7298366B2 JP2019139352A JP2019139352A JP7298366B2 JP 7298366 B2 JP7298366 B2 JP 7298366B2 JP 2019139352 A JP2019139352 A JP 2019139352A JP 2019139352 A JP2019139352 A JP 2019139352A JP 7298366 B2 JP7298366 B2 JP 7298366B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitance
- detection
- reference potential
- capacitor
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
Description
本発明は、静電容量検出装置に関するものである。 The present invention relates to a capacitance detection device.
従来、静電容量検出装置としては、例えば特許文献1に記載されたものが知られている。この静電容量検出装置は、基準容量と、該基準容量に接続される検出容量(被測定容量)と、基準容量を初期化する第1スイッチと、基準容量及び検出容量の間に配置される第2スイッチと、検出容量を初期化する第3スイッチと、制御回路とを備える。制御回路は、第1スイッチの操作による基準容量の初期化後、第2スイッチの操作と第3スイッチの操作とからなるスイッチ操作を複数回行うとともに、基準容量及び検出容量の間の電位である中間電位を取得し、更に中間電位が参照電位を下回るときのスイッチ操作の操作回数に対応する検出回数を導出する。この検出回数を以降、カウント値と呼ぶ。このカウント値は、検出容量の容量に相関しており、カウント値の導出によって検出容量の容量が検出される。
2. Description of the Related Art Conventionally, as a capacitance detection device, for example, one described in
ところで、特許文献1では、カウント値の導出によって検出容量の容量を検出する。従って、1カウント分の容量が検出分解能となるから検出精度を向上させるためには、スイッチ操作の操作回数を増やす必要がある。例えばスイッチ操作の操作回数は、数万回のオーダーとなる。これにより、静電容量検出に必要な時間が増加する。
By the way, in
一方、静電容量検出に必要な時間が増加すると、静電容量検出に係る電源(第1及び第2の電位源)に重畳する低周波ノイズや電源自体の変動幅の増加の影響が顕著になって、逆に検出精度が低下する可能性もある。つまり、検出精度を向上させるべくスイッチ操作の操作回数を増やすことが、逆に検出精度の低下を招く可能性がある。 On the other hand, when the time required for capacitance detection increases, the effects of low-frequency noise superimposed on the power supply (first and second potential sources) related to capacitance detection and the increase in the fluctuation width of the power supply itself become noticeable. As a result, the detection accuracy may decrease. In other words, increasing the number of switch operations to improve detection accuracy may adversely lead to a decrease in detection accuracy.
本発明の目的は、検出精度を低下することなく、検出に必要な時間をより短縮できる静電容量検出装置を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a capacitance detection device capable of shortening the time required for detection without lowering the detection accuracy.
以下、上記課題を解決するための手段およびその作用効果について記載する。
1.可変容量コンデンサと、静電容量の検出対象を構成する電極と、制御回路と、を備え、前記制御回路は、前記可変容量コンデンサを介して前記電極に電圧印加装置の電圧が印加されているときにおいて、前記可変容量コンデンサと前記電極との接続点の電位である中間電位を参照電位に制御すべく前記可変容量コンデンサの静電容量を操作する操作処理と、前記参照電位に制御した際の前記可変容量コンデンサの静電容量に基づき、前記検出対象の静電容量を検出する検出処理と、を実行する静電容量検出装置である。
Means for solving the above problems and their effects will be described below.
1. A variable capacitance capacitor, an electrode constituting a target for capacitance detection, and a control circuit, wherein the control circuit operates when a voltage of a voltage application device is applied to the electrode via the variable capacitance capacitor. , an operation process for manipulating the capacitance of the variable capacitor so as to control the intermediate potential, which is the potential at the connection point between the variable capacitor and the electrode, to the reference potential; and a detection process of detecting the capacitance of the detection target based on the capacitance of the variable capacitor.
上記構成では、中間電位を参照電位に制御することにより、検出対象の静電容量と可変容量コンデンサの静電容量との比を、参照電位に応じた比率に制御することができる。そのため、参照電位に制御する際の操作量としての可変容量コンデンサの静電容量と上記比率とによって、検出対象の静電容量またはそれに近似した値を把握できる。そのため、上記検出処理によれば、検出対象の静電容量を検出できる。しかも、一般に、可変容量コンデンサの静電容量の操作によって中間電位を参照電位に制御する操作処理は、スイッチング操作回数を数万回のオーダーとすることなく可能である。そのため、上記構成では、上述したカウント値の導出によって静電容量を検出する場合と比較して、検出対象の静電容量の検出に必要な時間を短縮できる。 In the above configuration, by controlling the intermediate potential to the reference potential, the ratio between the capacitance to be detected and the capacitance of the variable capacitor can be controlled to a ratio corresponding to the reference potential. Therefore, the capacitance to be detected or a value approximating it can be grasped from the capacitance of the variable capacitor as the manipulated variable when controlling to the reference potential and the above ratio. Therefore, according to the detection process, the capacitance to be detected can be detected. Moreover, in general, the manipulation process of controlling the intermediate potential to the reference potential by manipulating the capacitance of the variable capacitor can be performed without making the number of switching operations on the order of tens of thousands. Therefore, in the above configuration, the time required to detect the capacitance to be detected can be shortened compared to the case where the capacitance is detected by deriving the count value described above.
2.前記中間電位と前記参照電位とを入力とし、それらの差分に応じた電圧信号を出力する差動増幅回路を備え、前記検出処理は、前記参照電位に制御した際の前記可変容量コンデンサの静電容量に加えて、前記参照電位に制御した際の前記差動増幅回路の出力値に基づき前記検出対象の静電容量を検出する処理である上記1記載の静電容量検出装置である。 2. A differential amplifier circuit is provided which receives the intermediate potential and the reference potential and outputs a voltage signal corresponding to the difference between them. 2. The electrostatic capacitance detection device according to 1 above, wherein in addition to the capacitance, the process detects the electrostatic capacitance of the detection target based on the output value of the differential amplifier circuit when controlled to the reference potential.
中間電位を参照電位に制御する際、可変容量コンデンサの静電容量の変更可能な最小単位に依存して、中間電位と参照電位とにずれが生じうる。そのため、参照電位から定まる可変容量コンデンサの静電容量および検出対象の静電容量の比率と、可変容量コンデンサの静電容量との2つのみに基づき、検出対象の静電容量を検出する場合、検出対象の静電容量の分解能は、可変容量コンデンサの静電容量の変更可能な最小単位に依存することとなる。そこで上記構成では、差動増幅回路の出力値を加味して検出対象の静電容量を検出することにより、参照電位と中間電位とのずれ量に応じて、検出対象の静電容量を、可変容量コンデンサの静電容量と上記比率との2つのみからは把握できない微小なレベルまで特定できる。 When the intermediate potential is controlled to be the reference potential, a deviation may occur between the intermediate potential and the reference potential depending on the minimum changeable unit of the capacitance of the variable capacitor. Therefore, when detecting the capacitance to be detected based only on the ratio of the capacitance of the variable capacitor and the capacitance of the detection target determined from the reference potential and the capacitance of the variable capacitor, The resolution of the capacitance to be detected depends on the minimum changeable unit of the capacitance of the variable capacitor. Therefore, in the above configuration, by detecting the capacitance to be detected in consideration of the output value of the differential amplifier circuit, the capacitance to be detected can be varied according to the amount of deviation between the reference potential and the intermediate potential. It is possible to specify even a minute level that cannot be grasped from only the capacitance of the capacitor and the above ratio.
3.前記検出処理は、前記中間電位が前記参照電位を挟む一対の値であって且つ前記中間電位と前記参照電位との差がそれぞれ最小となるときの前記可変容量コンデンサの静電容量の2つの値に基づき、前記検出対象の静電容量を検出する処理である上記1または2記載の静電容量検出装置である。 3. The detection process includes two values of the capacitance of the variable capacitor when the intermediate potential is a pair of values sandwiching the reference potential and the difference between the intermediate potential and the reference potential is minimized. 3. The capacitance detection device according to the above 1 or 2, which is a process of detecting the capacitance of the detection target based on.
上記構成では、可変容量コンデンサの静電容量の2つの値と、参照電位から把握される可変容量コンデンサの静電容量および検出対象の静電容量の比率とから、検出対象の実際の静電容量を挟む2つの静電容量の値が定まる。換言すれば、検出対象の静電容量は、2つの静電容量の値のうちの小さい方以上であって大きい方以下となる。そのため、上記構成によれば、検出対象の静電容量を絞り込むことができる。 In the above configuration, the actual capacitance of the detection target is obtained from the two values of the capacitance of the variable capacitor and the ratio of the capacitance of the variable capacitor and the capacitance of the detection target, which are grasped from the reference potential. are determined. In other words, the capacitance to be detected is greater than or equal to the smaller one of the two capacitance values and less than or equal to the larger one. Therefore, according to the above configuration, the capacitance to be detected can be narrowed down.
4.前記検出処理は、前記参照電位に制御した際の前記可変容量コンデンサの静電容量と前記参照電位とに応じて把握される前記検出対象の静電容量である上位容量値を、前記差動増幅回路の出力値に基づき補正することによって前記検出対象の静電容量を検出する処理であって且つ、前記差動増幅回路の出力値が同一であっても、前記参照電位に制御した際の前記可変容量コンデンサの静電容量が大きい場合に小さい場合よりも前記出力値に基づく補正量の大きさを大きくする処理である上記2記載の静電容量検出装置である。 4. In the detection process, an upper capacitance value, which is the capacitance to be detected which is grasped according to the capacitance of the variable capacitor and the reference potential when controlled to the reference potential, is amplified by the differential amplification. A process of detecting the capacitance of the detection target by correcting based on the output value of the circuit, and even if the output value of the differential amplifier circuit is the same, the above when the reference potential is controlled. 3. The capacitance detection device according to 2 above, wherein when the capacitance of the variable capacitor is large, the magnitude of the correction amount based on the output value is made larger than when the capacitance is small.
中間電位と参照電位との差を極力低減制御した段階における中間電位と参照電位との差の大きさは、そのときの可変容量コンデンサの静電容量に反比例するとみなせる。そのため、中間電位と参照電位との差が同一であっても、可変容量コンデンサの静電容量および参照電位のみから把握できる検出対象の静電容量と検出対象の実際の静電容量との差の大きさは、可変容量コンデンサの静電容量に依存して変動する。すなわち、中間電位と参照電位との差の大きさが同一であっても、可変容量コンデンサの静電容量が大きい場合には小さい場合よりも、可変容量コンデンサの静電容量と参照電位との2つのみから把握できる検出対象の静電容量と検出対象の実際の静電容量との差が大きくなる。そこで、上記構成では、可変容量コンデンサの静電容量が大きい場合に小さい場合よりも補正量の大きさを大きくすることにより、可変容量コンデンサの静電容量の大小に起因した検出対象の静電容量の検出誤差を抑制できる。 The magnitude of the difference between the intermediate potential and the reference potential at the stage where the difference between the intermediate potential and the reference potential is controlled to be as small as possible can be considered to be inversely proportional to the capacitance of the variable capacitor at that time. Therefore, even if the difference between the intermediate potential and the reference potential is the same, the difference between the capacitance of the detection target and the actual capacitance of the detection target that can be grasped only from the capacitance of the variable capacitor and the reference potential The magnitude varies depending on the capacitance of the variable capacitor. That is, even if the magnitude of the difference between the intermediate potential and the reference potential is the same, when the capacitance of the variable capacitor is large, the difference between the capacitance of the variable capacitor and the reference potential is greater than when the capacitance of the variable capacitor is small. The difference between the capacitance of the object to be detected that can be grasped only from the angle and the actual capacitance of the object to be detected becomes large. Therefore, in the above configuration, when the capacitance of the variable capacitor is large, the magnitude of the correction amount is made larger than when the capacitance is small. detection error can be suppressed.
5.前記制御回路は、前記検出処理を繰り返し実行し、前記検出処理によって検出される前記検出対象の静電容量が変化する場合、変化した旨の信号を出力する出力処理を実行する上記2~4のいずれか1つに記載の静電容量検出装置である。 5. 4. The above 2 to 4, wherein the control circuit repeatedly executes the detection process, and when the capacitance of the detection target detected by the detection process changes, outputs a signal indicating the change. Any one of the capacitance detection devices.
上記構成では、検出対象の静電容量が変化する場合に、その旨を外部に通知することができる。
6.前記可変容量コンデンサを放電させる第1放電経路と、前記第1放電経路を開閉する第1放電用開閉器と、前記電極を放電させる第2放電経路と、前記第2放電経路を開閉する第2放電用開閉器と、を備え、前記制御回路は、前記第1放電用開閉器および前記第2放電用開閉器を閉状態として前記可変容量コンデンサおよび前記電極を放電する放電処理を実行し、前記操作処理を、前記放電処理の後に前記第1放電用開閉器および前記第2放電用開閉器を開状態とし、前記電圧印加装置によって前記可変容量コンデンサを介して前記電極に電圧が印加されているときに実行し、前記検出処理を、前記中間電位を前記参照電位に一旦制御した後に前記可変容量コンデンサの静電容量を固定した状態で繰り返し実行する上記5記載の静電容量検出装置である。
With the above configuration, when the capacitance to be detected changes, the effect can be notified to the outside.
6. a first discharge path for discharging the variable capacitor; a first discharge switch for opening and closing the first discharge path; a second discharge path for discharging the electrode; and a second discharge path for opening and closing the second discharge path. a discharge switch, wherein the control circuit executes a discharge process of discharging the variable capacitor and the electrode by closing the first discharge switch and the second discharge switch, and In the operation process, the first discharge switch and the second discharge switch are opened after the discharge process, and a voltage is applied to the electrode via the variable capacitor by the voltage application device. 6. The electrostatic capacitance detection device according to 5 above, wherein the detection process is repeatedly performed while the capacitance of the variable capacitor is fixed after once controlling the intermediate potential to the reference potential.
操作処理によって可変容量コンデンサの静電容量を操作する都度、各配線等の寄生容量が変化するおそれがある。そのため、検出処理を実行する都度、それに先立って操作処理を実行する場合には、検出対象の静電容量が実際には変化していないのに、上記寄生容量の変化に起因して検出処理によって検出される静電容量が変化するおそれがある。そこで上記構成では、中間電位を参照電位に制御した後に可変容量コンデンサの静電容量を固定した状態で検出処理を繰り返し実行することにより、可変容量コンデンサの静電容量の操作に起因した寄生容量の変化を、検出対象の静電容量の変化と誤検出することを抑制できる。 Each time the capacitance of the variable capacitor is manipulated by the manipulation process, the parasitic capacitance of each wire or the like may change. Therefore, when the operation process is executed prior to each execution of the detection process, even though the capacitance of the object to be detected does not actually change, the change in the parasitic capacitance causes the detection process to The detected capacitance may change. Therefore, in the above configuration, after controlling the intermediate potential to the reference potential, the detection process is repeatedly executed with the capacitance of the variable capacitor fixed, thereby reducing the parasitic capacitance caused by the manipulation of the capacitance of the variable capacitor. It is possible to prevent the change from being erroneously detected as the change in the capacitance to be detected.
7.前記中間電位と前記参照電位とを入力とし、それらの差分に応じた電圧信号を出力する差動増幅回路を備え、前記出力処理は、所定の対象物が前記電極に近接した旨の信号を出力するための前記差動増幅回路の出力値のサンプリング周期よりも短いサンプリング周期における前記差動増幅回路の出力値の変化量の大きさが規定量より大きい場合、当該静電容量検出装置に異常がある旨の信号を出力する処理を含む上記6記載の静電容量検出装置である。 7. A differential amplifier circuit is provided which receives the intermediate potential and the reference potential and outputs a voltage signal corresponding to the difference between the intermediate potential and the reference potential, and the output processing outputs a signal indicating that a predetermined object has approached the electrode. If the amount of change in the output value of the differential amplifier circuit in a sampling period shorter than the sampling period of the output value of the differential amplifier circuit for detecting is larger than a specified amount, the electrostatic capacitance detection device is abnormal. 7. The electrostatic capacitance detection device according to 6 above, including a process of outputting a signal to the effect that there is.
たとえば電極が接地とある抵抗値で導通状態となっているような場合には、異常リーク電流が発生し、差動増幅回路の出力値の極短いサンプリング周期における変化量の大きさが大きくなる。これに対し、リーク電流がない場合には、差動増幅回路の出力値の極短いサンプリング周期における変化量の大きさは、ノイズの影響程度の極小さい量となる。そこで上記構成では、差動増幅回路の出力値のサンプリング周期よりも短いサンプリング周期における前記差動増幅回路の出力値の変化量の大きさが規定量より大きい場合に異常がある旨の信号を出力することにより、外部に異常を通知することができる。 For example, if the electrode is in a conducting state with a certain resistance value to the ground, an abnormal leak current is generated, and the amount of change in the output value of the differential amplifier circuit in an extremely short sampling period becomes large. On the other hand, if there is no leakage current, the amount of change in the output value of the differential amplifier circuit in a very short sampling period is a very small amount, such as the influence of noise. Therefore, in the above configuration, when the amount of change in the output value of the differential amplifier circuit in a sampling period shorter than the sampling period of the output value of the differential amplifier circuit is larger than a specified amount, a signal indicating that there is an abnormality is output. By doing so, the abnormality can be notified to the outside.
8.前記可変容量コンデンサは、コンデンサとスイッチとの直列接続体が複数並列接続されたものであって、前記スイッチのオン・オフ操作によって静電容量を可変とするものであり、複数の前記直列接続体同士で、該当するコンデンサの静電容量が互いに異なる上記1~7のいずれか1つに記載の静電容量検出装置である。 8. The variable capacitor is a series connection of a plurality of capacitors and switches connected in parallel, and the capacitance is variable by on/off operation of the switch, and the plurality of series connections 8. The capacitance detection device according to any one of 1 to 7 above, wherein the capacitances of the corresponding capacitors are different from each other.
本発明は、検出精度を低下することなく、検出に必要な時間をより短縮できる効果がある。 ADVANTAGE OF THE INVENTION This invention has the effect of being able to shorten the time required for detection further, without reducing detection accuracy.
<第1の実施形態>
以下、静電容量検出装置の第1の実施形態について説明する。
図1に示すように、静電容量検出装置は、コンデンサアレイ11と、容量の検出対象である検出コンデンサ12と、第1スイッチ13と、第2スイッチ14と、第3スイッチ15と、増幅部としての差動増幅回路16と、AD変換部としてのAD変換回路17と、制御回路18とを備える。
<First Embodiment>
A first embodiment of the capacitance detection device will be described below.
As shown in FIG. 1, the electrostatic capacitance detection device includes a
コンデンサアレイ11は、可変の合成容量Csを有する。すなわち、図2に示すように、コンデンサアレイ11は、直列接続のコンデンサ22及びスイッチ23を有する容量部21が複数(例えば8つ)並列接続されることで構成されている。これら複数のコンデンサ22の容量は、互いに異なるように設定されている。具体的には、容量が最小となるコンデンサ22の容量をC0で表すと、全てのコンデンサ22の容量C0,C1,C2,C3,C4,C5,C6,C7は下式(1)を満たすように設定されている。
The
Cn=C0×2^n、n=0~7…(1)
また、容量Cnのコンデンサ22に接続されるスイッチ23は、制御回路18により設定されるコンデンサアレイ11の制御値bn(n=0~7)に応じてオン状態及びオフ状態(電極間に電位差がなく、容量として機能しない状態)が切り替えられる。すなわち、スイッチ23は、制御値bnが「1」であるときにオン状態となり、制御値bnが「0」であるときにオフ状態となる。
Cn=C0×2̂n, n=0 to 7 (1)
In addition, the
従って、コンデンサアレイ11の合成容量Csは、制御値bn(n=0~7)に応じて下式(2)で表される。
Cs=b0・C0+b1・C1+…+b7・C7…(2)
つまり、合成容量Csは、容量C0を最小単位(LSB)に、制御値bn(「1」又は「0」)に応じて変化する。
Therefore, the combined capacitance Cs of the
Cs=b0.C0+b1.C1+...+b7.C7...(2)
In other words, the combined capacitance Cs changes according to the control value bn (“1” or “0”) with the capacitance C0 as the minimum unit (LSB).
なお、コンデンサアレイ11は、例えば周囲環境が変化したりしても、各コンデンサ22の容量C0~C7が変動することがないように配置されている。
図1に示すように、検出コンデンサ12は、それ自体の容量や周囲環境で決定される浮遊容量などを含む容量(以下、検出コンデンサ12の容量を「検出容量Cx」と表示することもある)を有する。
The
As shown in FIG. 1, the
コンデンサアレイ11及び検出コンデンサ12は、直列接続で電源(V1)に接続されている。すなわち、コンデンサアレイ11は、一端が電源としての高側電位V1に電気的に接続されており、他端が第2スイッチ14を介して検出コンデンサ12の一端に電気的に接続されている。そして、検出コンデンサ12は、他端が電源としての低側電位V2(<V1)に電気的に接続されている。低側電位V2は、例えばグランドと等電位(=0)に設定される。
The
第1スイッチ13は、コンデンサアレイ11を初期化する(コンデンサに蓄積された電荷を放電する)。具体的には、第1スイッチ13は、コンデンサアレイ11(複数の容量部21)の両端子間に接続、即ち並列接続されており、オン状態及びオフ状態への切り替わりに伴ってコンデンサアレイ11の両端子間をそれぞれ接続及び遮断する。より厳密には、例えば複数の容量部21の全てのスイッチ23がオン状態にあるとき、第1スイッチ13は、オン状態への切り替わりに伴って複数の容量部21の全てのコンデンサ22の両端子間を接続・初期化する(コンデンサに蓄積された電荷を放電する)。第2スイッチ14は、コンデンサアレイ11及び検出コンデンサ12間に電気的に接続されており、オン状態及びオフ状態への切り替わりに伴ってコンデンサアレイ11及び検出コンデンサ12間をそれぞれ接続及び遮断する。第3スイッチ15は、検出コンデンサ12を初期化する(コンデンサに蓄積された電荷を放電する)。具体的には、第3スイッチ15は、検出コンデンサ12の両端子間に接続、即ち並列接続されており、オン状態及びオフ状態への切り替わりに伴って検出コンデンサ12の両端子間をそれぞれ接続及び遮断する。
The
差動増幅回路16は、その正極入力端子+にコンデンサアレイ11及び検出コンデンサ12の接続点N1が接続されている。差動増幅回路16の負極入力端子-には、電源に直列接続された一対の抵抗Rの接続点N2が増幅回路19を介して接続されている。差動増幅回路16は、接続点N1における電位である中間電位Voutと、一対の抵抗Rにより電源を二分した参照電位Vref(=V1/2)とを入力して、それらの差分電圧ΔV(=Vout-Vref)を増幅及び出力する。
A connection point N1 between the
なお、中間電位Voutは、コンデンサアレイ11の合成容量Cs及び検出コンデンサ12の検出容量Cxによる電源の容量分圧の電位であって、下式(3)で表される。
Vout=V1/(1+Cx/Cs)…(3)
つまり、中間電位Voutは、合成容量Csに対する検出容量Cxの比(=Cx/Cs)に反比例する。
It should be noted that the intermediate potential Vout is a potential obtained by dividing the capacitance of the power supply by the combined capacitance Cs of the
Vout=V1/(1+Cx/Cs) (3)
That is, the intermediate potential Vout is inversely proportional to the ratio of the detected capacitance Cx to the combined capacitance Cs (=Cx/Cs).
差分電圧ΔVは、下式(4)で表される。
ΔV=Vout-Vref=V1/(1+Cx/Cs)-V1/2…(4)
従って、合成容量Csが検出容量Cxに一致するとき(Cx/Cs=1)、中間電位Voutが参照電位Vrefに一致して差分電圧ΔVがゼロとなる。
The differential voltage ΔV is represented by the following formula (4).
ΔV=Vout−Vref=V1/(1+Cx/Cs)−V1/2 (4)
Therefore, when the combined capacitance Cs matches the detection capacitance Cx (Cx/Cs=1), the intermediate potential Vout matches the reference potential Vref and the differential voltage ΔV becomes zero.
なお、差分電圧ΔVの極性は、合成容量Csよりも検出容量Cxの方が大きいときに負となり、合成容量Csよりも検出容量Cxの方が小さいときに正となる。従って、差動増幅回路16は、制御値bn(n=0~7)に応じてコンデンサアレイ11の合成容量Csを変化させるとき、合成容量Cs及び検出容量Cxの大小関係を判定する比較器と見なしてもよい。
The polarity of the differential voltage ΔV is negative when the detection capacitance Cx is larger than the combined capacitance Cs, and positive when the detection capacitance Cx is smaller than the combined capacitance Cs. Therefore, when changing the combined capacitance Cs of the
AD変換回路17は、例えば10ビットの符号付であって、差動増幅回路16で増幅された差分電圧ΔVをAD変換して制御回路18に出力する。なお、式(4)から明らかなように、合成容量Cs及び検出容量Cxの偏差が小さいとき(Cx/Cs≒1)、差分電圧ΔVはゼロに近似するものの、合成容量Cs及び検出容量Cxの偏差が大きいときには差分電圧ΔVは絶対値の大きな正数又は負数になる。
The
従って、AD変換回路17のAD変換の最小単位(LSB)が一定である場合、差動増幅回路16は、差分電圧ΔVの絶対値に合わせて増幅率を変更可能に構成されていることが好ましい。この場合、差動増幅回路16は、例えば制御値bn(n=0~7)に応じてコンデンサアレイ11の合成容量Csを変化させる場合のように差分電圧ΔVの絶対値が所定値を超える場合には相対的に小さく設定された増幅率で差分電圧ΔVを増幅する。一方、差動増幅回路16は、差分電圧ΔVの絶対値が所定値を下回る場合には相対的に大きく設定された増幅率で差分電圧ΔVを増幅する。これらにより、AD変換回路17は、差分電圧ΔVの絶対値に合わせて実質的に変更された最小単位でAD変換可能となる。
Therefore, if the AD conversion minimum unit (LSB) of the
あるいは、AD変換回路17は、例えば制御値bn(n=0~7)に応じてコンデンサアレイ11の合成容量Csを変化させる場合のように差分電圧ΔVの絶対値が所定値を超える場合にはその旨を表す一定のデジタル値を出力するとともに、差分電圧ΔVの絶対値が所定値を下回る場合には該差分電圧ΔVを表すデジタル値を出力するものであってもよい。
Alternatively, when the absolute value of the differential voltage ΔV exceeds a predetermined value, such as when changing the combined capacitance Cs of the
あるいは、AD変換回路17は、差分電圧ΔVの絶対値に合わせてAD変換の最小単位(LSB)を変更可能なように、複数ユニット又は複数チャネルで構成されていてもよい。この場合、AD変換回路17は、例えば制御値bn(n=0~7)に応じてコンデンサアレイ11の合成容量Csを変化させる場合のように差分電圧ΔVの絶対値が所定値を超える場合には相対的に大きく設定された最小単位でAD変換したデジタル値を出力する。一方、AD変換回路17は、差分電圧ΔVの絶対値が所定値を下回る場合には相対的に小さく設定された最小単位でAD変換したデジタル値を出力する。
Alternatively, the
いずれにしても、AD変換回路17は、差分電圧ΔVの絶対値が所定値を下回るとき、即ち中間電位Voutが参照電位Vrefに近いときに、合成容量Csの分解能相当の変化に伴う中間電位Voutの電圧変動よりも小さな最小単位でAD変換するものであればよい。
In any case, when the absolute value of the differential voltage ΔV is below a predetermined value, that is, when the intermediate potential Vout is close to the reference potential Vref, the
制御回路18は、例えばMCU(マイコン)を主体に構成されており、合成容量Cs及び検出容量Cxによる電源の容量分圧の電位である中間電位Voutを発生させるべく、第1スイッチ13、第2スイッチ14及び第3スイッチ15を駆動制御する。具体的には、制御回路18は、以下のような処理Aを行う。
The
1.第1スイッチ13及び第3スイッチ15を共にオン状態、第2スイッチ14をオフ状態にして、コンデンサアレイ11及び検出コンデンサ12の各々の端子間の短絡によって電荷を放電させる。つまり、コンデンサアレイ11及び検出コンデンサ12の各々を初期化する。
1. Both the
2.第1スイッチ13及び第3スイッチ15を共にオフ状態、第2スイッチ14をオン状態にして、コンデンサアレイ11及び検出コンデンサ12を直列接続する。そして、接続点N1に中間電位Voutを発生させる。
2. Both the
3.差動増幅回路16で増幅され、AD変換回路17でAD変換された差分電圧ΔV(=Vout-V1/2)を入力して該差分電圧ΔVを検出する。
つまり、検出部18aとしての制御回路18は、中間電位Voutに相関する差分電圧ΔVを検出する。
3. A differential voltage ΔV (=Vout−V1/2) amplified by the
That is, the
また、スイッチング制御部18bとしての制御回路18は、制御値bn(n=0~7)を設定するとともに、該制御値bn(n=0~7)に応じてコンデンサアレイ11の複数のコンデンサ22を選択的にオン状態及びオフ状態に切り替えるべく、複数のスイッチ23を駆動制御する。このとき、制御値bn(n=0~7)に応じてコンデンサアレイ11の合成容量Csが変化することは既述のとおりである。そして、制御回路18は、制御値bn(n=0~7)に応じてコンデンサアレイ11の合成容量Csを変化させるとき、AD変換回路17でAD変換された差分電圧ΔVの極性に基づき決定された制御値bnをその内蔵するメモリに記憶する。
Further, the
すなわち、制御回路18は、検出コンデンサ12の検出容量Cxに近似する合成容量Csを取得するために、いわゆる二分探索の手法を用いる。具体的には、制御回路18は、以下のような処理Bを行う。
That is, the
1.コンデンサアレイ11の制御値bnの最上位ビットである制御値b7を「1」、他の全ての下位ビットである制御値b6~b0を「0」に設定する。すなわち、設定値を「1000_0000」にする。
1. The control value b7, which is the most significant bit of the control value bn of the
2.前述の処理Aに従って差分電圧ΔV(=Vout-V1/2)を入力等する。
3.差分電圧ΔVの極性に応じて制御値b7を「1」又は「0」に決定する。そして、制御値b7の決定値aをその内蔵するメモリに記憶する。すなわち、差分電圧ΔVの極性が負である場合、検出容量Cxよりも合成容量Cs(=C7)の方が小さいことから、制御値b7の決定値aを「1」にする。一方、差分電圧ΔVの極性が正である場合、検出容量Cxよりも合成容量Cs(=C7)の方が大きいことから、制御値b7の決定値aを「0」にする。
2. The difference voltage ΔV (=Vout−V1/2) is input according to the process A described above.
3. The control value b7 is determined to be "1" or "0" according to the polarity of the differential voltage .DELTA.V. Then, the determined value a of the control value b7 is stored in the built-in memory. That is, when the polarity of the differential voltage ΔV is negative, the combined capacitance Cs (=C7) is smaller than the detected capacitance Cx, so the determined value a of the control value b7 is set to "1". On the other hand, when the polarity of the differential voltage ΔV is positive, the combined capacitance Cs (=C7) is larger than the detected capacitance Cx, so the determined value a of the control value b7 is set to "0".
4.同様に次のビットである制御値b6を「1」、他の全ての下位ビットである制御値b5~b0を「0」に設定する。すなわち、設定値を「a100_0000」にする。
5.前述の処理Aに従って差分電圧ΔV(=Vout-V1/2)を入力等する。
4. Similarly, the control value b6, which is the next bit, is set to "1", and the control values b5 to b0, which are all other lower bits, are set to "0". That is, the set value is set to "a100_0000".
5. The difference voltage ΔV (=Vout−V1/2) is input according to the process A described above.
6.差分電圧ΔVの極性に応じて当該制御値b6を「1」又は「0」に決定する。そして、当該制御値b6の決定値bをその内蔵するメモリに記憶する。
7.4~6の処理を同様に繰り返して、次のビットである制御値b5~b0を「1」又は「0」に決定するとともに、それらの決定値c~hをその内蔵するメモリに記憶する。
6. The control value b6 is determined to be "1" or "0" depending on the polarity of the differential voltage .DELTA.V. Then, the determined value b of the control value b6 is stored in the built-in memory.
7. Repeat the processes of 4 to 6 in the same manner to determine the control values b5 to b0, which are the next bits, to be "1" or "0", and store the determined values c to h in the internal memory. do.
以上により、制御回路18は、設定値「abcd_efgh」で表される合成容量Cs(以下、「第1合成容量Cs1」ともいう)を取得する。
Cs1=a・C7+b・C6+…+h・C0…(5)
この第1合成容量Cs1は、検出容量Cxに最も近似する該検出容量Cxよりも小さい合成容量Csである。同時に、制御回路18は、第1合成容量Cs1に最小の容量C0を加算することで、検出容量Cxに最も近似する該検出容量Cxよりも大きい合成容量Cs(以下、「第2合成容量Cs2」ともいう)を取得する。
As described above, the
Cs1=a*C7+b*C6+...+h*C0...(5)
This first combined capacitance Cs1 is a combined capacitance Cs that is smaller than the detection capacitance Cx that is closest to the detection capacitance Cx. At the same time, the
Cs2=Cs1+C0…(6)
つまり、取得部18cとしての制御回路18は、中間電位Voutと予め設定された参照電位Vref(=V1/2)との大小関係が反転する隣り合う二つの合成容量Csを第1合成容量Cs1及び第2合成容量Cs2として取得する。
Cs2=Cs1+C0 (6)
That is, the
さらに、検出部18aとしての制御回路18は、制御値b7~b0を設定値「abcd_efgh」に一致させてコンデンサアレイ11の合成容量Csを第1合成容量Cs1に一致させ、前述の処理Aにならってこのときの中間電位Vout(以下、「第1中間電位Vout1」ともいう)に相関する差分電圧ΔV(以下、「第1差分電圧ΔV1」ともいう)を検出する。同様に、検出部18aとしての制御回路18は、制御値b7~b0を設定値「abcd_efgh+0000_0001」に一致させてコンデンサアレイ11の合成容量Csを第2合成容量Cs2に一致させ、前述の処理Aにならってこのときの中間電位Vout(以下、「第2中間電位Vout2」ともいう)に相関する差分電圧ΔV(以下、「第2差分電圧ΔV2」ともいう)を検出する。
Further, the
そして、演算部18dとしての制御回路18は、第1差分電圧ΔV1及び第2差分電圧ΔV2に基づいて、中間電位Voutが参照電位Vrefに一致するときのコンデンサアレイ11の推定合成容量Cseを演算する。
Then, the
すなわち、図3に示すように、第1合成容量Cs1及び第2合成容量Cs2の間で合成容量Csに対して中間電位Voutが比例関係にあると近似すると、第1合成容量Cs1及び推定合成容量Cseの間の傾きと、推定合成容量Cse及び第2合成容量Cs2の間の傾きとが一致することで下式(7)が成立する。 That is, as shown in FIG. 3, approximating that the intermediate potential Vout is proportional to the combined capacitance Cs between the first combined capacitance Cs1 and the second combined capacitance Cs2, the first combined capacitance Cs1 and the estimated combined capacitance The following equation (7) holds when the slope between Cse and the slope between the estimated combined capacitance Cse and the second combined capacitance Cs2 match.
ΔV1/(Cse-Cs1)=ΔV2/(Cs2-Cse)
Cse=(ΔV1・Cs2+ΔV2・Cs1)/(ΔV1+ΔV2)…(7)
中間電位Voutが参照電位Vrefに一致するコンデンサアレイ11の推定合成容量Cseは、既述のように検出コンデンサ12の容量に一致する。導出部18eとしての制御回路18は、このときの推定合成容量Cseを検出コンデンサ12の検出容量Cxとして導出する。
ΔV1/(Cse−Cs1)=ΔV2/(Cs2−Cse)
Cse=(.DELTA.V1.Cs2+.DELTA.V2.Cs1)/(.DELTA.V1+.DELTA.V2) (7)
The estimated combined capacitance Cse of the
なお、式(7)から明らかなように、推定合成容量Cseは、差分電圧ΔVによって演算されるため、中間電位Vout自体を検出しなくてもその演算に支障を来すことはない。また、差分電圧ΔVは、分子及び分母に共に存在することで無次元数として扱われる。従って、差分電圧ΔVが差動増幅回路16で任意の増幅率で増幅されていたり、AD変換回路17でAD変換されていたりしても、基本的に推定合成容量Cseの演算結果は不変である。既述のように、中間電位Voutが参照電位Vrefに近いときに、差分電圧ΔVのデジタル値は、合成容量Csの分解能相当の変化に伴う中間電位Voutの電圧変動よりも小さな最小単位で表されていることで、合成容量Csの分解能よりも高精度に検出容量Cxが導出される。
As is clear from equation (7), the estimated combined capacitance Cse is calculated using the differential voltage ΔV, so that the calculation is not hindered even if the intermediate potential Vout itself is not detected. Also, the differential voltage ΔV is treated as a dimensionless number by being present in both the numerator and the denominator. Therefore, even if the differential voltage ΔV is amplified with an arbitrary amplification factor by the
次に、制御回路18による検出容量Cxの導出態様について総括して説明する。この処理は、例えば定時割り込みにより繰り返し実行される。
図4に示すように、処理がこのルーチンに移行すると、ステップS1において制御回路18は、前述の処理A,Bにより、コンデンサアレイ11の合成容量Csを変化させつつ、これに伴って変化する中間電位Vout、より厳密には差分電圧ΔVを検出する。
Next, the manner in which the
As shown in FIG. 4, when the process shifts to this routine, in step S1, the
続いて、ステップS2において制御回路18は、中間電位Voutと参照電位Vrefとの大小関係が反転する付近の合成容量Csのうちのいずれかを第1合成容量Cs1及び第2合成容量Cs2として取得する。
Subsequently, in step S2, the
次に、ステップS3において制御回路18は、合成容量Csがそれぞれ第1合成容量Cs1及び第2合成容量Cs2であるときの中間電位Voutである第1中間電位Vout1及び第2中間電位Vout2、より厳密には第1差分電圧ΔV1及び第2差分電圧ΔV2に基づいて、中間電位Voutが参照電位Vrefに一致するときのコンデンサアレイ11の推定合成容量Cseを演算する。
Next, in step S3, the
そして、ステップS4において制御回路18は、推定合成容量Cseに基づいて、検出コンデンサ12の容量を検出容量Cxとして導出し、処理を終了する。すなわち、制御回路18は、検出容量Cxを推定合成容量Cseと一致させる。
Then, in step S4, the
本実施形態の作用及び効果について説明する。
(1)本実施形態では、取得部18cにより、中間電位Voutが参照電位Vrefに一致するときのコンデンサアレイ11の容量に直近の第1合成容量Cs1及び第2合成容量Cs2が取得される。そして、演算部18dにより、第1中間電位Vout1及び第2中間電位Vout2に基づいて、推定合成容量Cseが演算される。そして、導出部18eにより、推定合成容量Cse及び検出コンデンサ12の容量による電源の容量分圧の電位である中間電位Voutが参照電位Vrefに一致することに基づいて、検出容量Cxが導出される。
The action and effect of this embodiment will be described.
(1) In the present embodiment, the
合成容量Csは、スイッチング制御部18bによる複数のコンデンサ22の選択的なオン状態及びオフ状態への切り替えによって、即ち二分探索による容量変更及び電位比較によって、第1合成容量Cs1又は第2合成容量Cs2へと速やかに収束させることができる。例えば8つのコンデンサ22の選択的なオン状態及びオフ状態への切り替え回数は、十数回のオーダーとなる。従って、検出コンデンサ12の容量の検出に必要な時間をより短縮できる。加えて、検出容量Cxは、推定合成容量Cseとの電源の容量分圧の電位である中間電位Voutが参照電位Vrefに一致するように導出されることで、コンデンサアレイ11の容量の分解能、即ち容量C0よりも高精度に検出コンデンサ12の容量を検出できる。
The combined capacitance Cs is changed to the first combined capacitance Cs1 or the second combined capacitance Cs2 by selectively switching the plurality of
(2)本実施形態では、検出部18aは、中間電位Voutと参照電位Vrefとの差分電圧ΔVを検出すればよいため、例えば中間電位Voutの全範囲に比べて検出に要する範囲をより縮小でき、高価で回路規模の大きい高分解能ADCも不要となるため、コストを削減できる。また、中間電位Voutと参照電位Vrefとの差分電圧ΔVに基づいて推定合成容量Cseを演算できるため、その演算負荷をより軽減できる。
(2) In the present embodiment, the
(3)本実施形態では、差動増幅回路16により、中間電位Voutと参照電位Vrefとの差分電圧ΔVが増幅されることで、該差分電圧ΔVが微小であったとしてもこれをより際立たせることができ、ひいてはSN比をより向上できる。特に、差動増幅回路16の特性が完全差動であれば、同相ノイズをカットできる。また、差分電圧ΔVの絶対値に合わせて差動増幅回路16の増幅率を変更すれば、AD変換の最小単位(LSB)が一定のAD変換回路17であってもその最小単位を実質的に変更できる。従って、簡易な構成のAD変換回路17を採用でき、ひいてはコストを削減できる。
(3) In the present embodiment, the difference voltage ΔV between the intermediate potential Vout and the reference potential Vref is amplified by the
(4)本実施形態では、AD変換回路17により、中間電位Voutと参照電位Vrefとの差分電圧ΔVがAD変換されることで、該差分電圧ΔVをデジタル値で扱うことができ、より円滑な演算処理を実現できる。
(4) In the present embodiment, the difference voltage ΔV between the intermediate potential Vout and the reference potential Vref is AD-converted by the
(5)本実施形態では、検出コンデンサ12の容量の検出に必要な時間をより短縮できることで、その分、回路停止時間を長くでき、装置全体としてより低消費電流化できる。あるいは、検出コンデンサ12の容量の検出に必要な時間をより短縮できることで、電源(高側電位V1等)に重畳する低周波ノイズや電源自体の変動幅の増加の影響を受けにくくでき、ひいては検出精度をより向上させることができる。
(5) In the present embodiment, the time required to detect the capacitance of the
(6)本実施形態では、検出コンデンサ12の容量の検出に必要な時間をより短縮できることで、例えば一定時間内の検出回数をより増加できる。従って、一定時間内に検出された検出コンデンサ12の容量を平均するなどのフィルタリング処理を行うことで、検出コンデンサ12の容量をより高精度に検出できる。
(6) In this embodiment, the time required to detect the capacitance of the
(7)本実施形態では、複数のコンデンサ22の容量Cn(n=0~7)が2のべき乗の関係になっていることで、二分探索により最短で第1合成容量Cs1及び第2合成容量Cs2を取得できる。
(7) In the present embodiment, since the capacitances Cn (n=0 to 7) of the plurality of
<第2の実施形態>
以下、第2の実施形態について、第1の実施形態との相違点を中心に図面を参照しつつ説明する。
<Second embodiment>
The second embodiment will be described below with reference to the drawings, focusing on differences from the first embodiment.
図5に、本実施形態にかかる静電容量検出装置30を示す。なお、図5において、図1に示した部材に対応する部材については、便宜上、同一の符号を付している。
本実施形態にかかる静電容量検出装置30は、車両に搭載され、車両の所定箇所に人が近接したことを検知する近接検知センサである。具体的には、たとえば車両の後部に人の足が触れたことを検知したり、車両のスライドドア付近を人の手がなぞる動作をした場合にこれを検知するセンサ等である。この近接検知センサによって対象物体である人の所定部位が近接したことが検知されると、車両の開閉部の開閉制御をする電子制御装置(以下、ECU)によって、開閉部が自動で開放される。
FIG. 5 shows a
The
図5に示すように、静電容量検出装置30には、バッテリ40が接続されており、バッテリ40の電圧がレギュレータ31によって降圧されて、上記高側電位V1とされる。また、図5に示すように、接続点N1には、フィルタ回路32を介して電極34が接続されている。電極34は、静電容量検出装置30の外部の部材とともに静電容量の検出対象となる仮想のコンデンサである検出コンデンサ12を構成する。
As shown in FIG. 5, a
また、図5に示すように、差動増幅回路16は、オペアンプ16aを備え、オペアンプ16aの負極入力端子-は、抵抗体16bおよび増幅回路19aを介して接続点N1に接続されているとともに、抵抗体16cを介して出力端子に接続されている。ここで、増幅回路19aは、増幅回路19と同一仕様のものである。また、オペアンプ16aの正極入力端子+は、抵抗体16dを介して接地されているとともに、抵抗体16eを介して増幅回路19に接続されている。
Further, as shown in FIG. 5, the
本実施形態では、抵抗体16bおよび抵抗体16eが互いに等しい抵抗値R1を有し、抵抗体16cおよび抵抗体16dが互いに等しい抵抗値R2を有する。その場合、差動増幅回路16の出力は、下式(8)となる。
In this embodiment, the
(R2/R1)・(Vref-Vout) …(8)
本実施形態では、(R2/R1)が「Vadin/(8・C0・Rref)」となるように、抵抗値R1,R2を設定している。ここで、AD変換回路17の入力電圧範囲Vadinと、基準感度比Rrefとを用いた。基準感度比Rrefは、合成容量Csが標準容量値CStypであるときに検出容量Cxがわずかに変化した場合の同変化量に対する中間電位Voutの変化量の比を示す。すなわち、上記の式(3)を検出容量Cxで微分すると以下の式(9)となる。
(R2/R1) (Vref-Vout) (8)
In this embodiment, the resistance values R1 and R2 are set such that (R2/R1) is "Vadin/(8*C0*Rref)". Here, the input voltage range Vadin of the
[-V1/{1+(Cx/Cs)^2}]・(1/Cs) …(9)
ここで、合成容量Csおよび検出容量Cxのそれぞれに標準容量値CStypを代入した値が基準感度比Rrefである。この場合、上述の二分探索によって定まった合成容量Csが標準容量値CStypに等しい場合、差動増幅回路16の出力値がAD変換回路17の入力電圧範囲Vadinだけ変化すると、検出容量Cxの変化量は「8・C0」となる。
[−V1/{1+(Cx/Cs)^2}]・(1/Cs) (9)
Here, a reference sensitivity ratio Rref is obtained by substituting the standard capacitance value CStyp for each of the combined capacitance Cs and the detection capacitance Cx. In this case, when the combined capacitance Cs determined by the binary search described above is equal to the standard capacitance value CStyp, if the output value of the
なお、本実施形態にかかる制御回路18は、ASIC(application specific integrated circuit)等の専用のハードウェア回路によって構成されている。ちなみに、本実施形態では、上述のECUが起動されることによって、バッテリ40の電圧がレギュレータ31によって降圧されて制御回路18等に出力されるものとする。また、制御回路18は、通信線50を介して上述のECUに接続されている。
Note that the
図6に、制御回路18が実行する処理の手順を示す。図6に示す処理は、制御回路18によって所定周期で繰り返し実行される。なお、以下では、先頭に「S」が付与された数字によって、各処理のステップ番号を表現する。
FIG. 6 shows the procedure of processing executed by the
図6に示す一連の処理において、制御回路18は、まず、確定フラグFが「1」であるか否かを判定する(S10)。確定フラグFは、二分探索によって、制御値b0~b7が定まり、制御値b0~b7に応じた基準容量制御値CScntが確定している場合に「1」となり、そうではない場合に「0」となる。確定フラグFは、上記ECUが起動されるのに伴って、静電容量検出装置30が起動される時点においては、「0」となっている。すなわち、その時点では、基準容量制御値CScntは、初期化されている。
In the series of processes shown in FIG. 6, the
制御回路18は、確定フラグFが「0」である場合(S10:NO)、二分探索処理を実行し(S12)、制御値b0~b7のそれぞれの決定値a~hを確定させることによって、基準容量制御値CScntを確定させる(S14)。換言すれば、中間電位Voutを参照電位Vrefにフィードバック制御し、中間電位Voutが参照電位Vrefに極力近付いた時点における制御値b0~b7に基づき、基準容量制御値CScntを確定させる。基準容量制御値CScntは、最上位ビットがaであり、最下位ビットがhとなっている。
When the determination flag F is "0" (S10: NO), the
本実施形態における二分探索処理は、基本的には、上述の1~7の処理と同様であるものの、以下のように、制御値b7~b0のそれぞれの決定値を求めるに先立って放電処理を実行する。すなわち、まず、制御回路18は、第1スイッチ13及び第3スイッチ15を共にオン状態として且つ第2スイッチ14をオフ状態にして、コンデンサアレイ11および電極34の放電処理を実行した後、第1スイッチ13及び第3スイッチ15を共にオフ状態として且つ第2スイッチ14をオン状態として、コンデンサアレイ11および電極34を直列接続する。そして、制御回路18は、最上位ビットの制御値b7を操作量として、中間電位Voutを参照電位Vrefにフィードバック制御する。次に、制御回路18は、放電処理を再度実行した後、コンデンサアレイ11および電極34を直列接続した状態で、制御値b6を操作量として、中間電位Voutを参照電位Vrefにフィードバック制御する。以後、制御値b0を操作量として中間電位Voutを参照電位Vrefにフィードバック制御するまで、操作量を変更する都度、放電処理および、コンデンサアレイ11および電極34を直列接続する処理を繰り返す。
The binary search process in this embodiment is basically the same as the
次に制御回路18は、基準容量制御値CScntに容量重み係数CScefを乗算することによって、コンデンサアレイ11の最小の容量C0を、本実施形態における検出容量Cxの最小単位の2の7乗倍の値に変換する(S16)。これは、本実施形態では、AD変換回路17の出力が10ビットであり、差動増幅回路16のゲインの設定によって、「8・C0」を10ビットで表現することに鑑みたものである。すなわち、本実施形態では、図7に示すように、AD変換回路17による最小単位である「C0」の2の7乗分の1をb0、その2倍をb1等とし、これにより、基準容量制御値CScntの最下位ビットは、b7に該当する。したがって、基準容量制御値CScntの最下位ビットを、AD変換回路17の最小単位の2の7乗倍の値とするために、容量重み係数CScefを乗算する。
Next, the
図6に戻り、制御回路18は、基準容量制御値CScntを標準容量値CStypで除算することによって、感度比CSratioを算出する(S18)。そして制御回路18は、確定フラグFに「1」を代入する(S20)。
Returning to FIG. 6, the
一方、制御回路18は、確定フラグFが「1」であると判定する場合(S10:YES)には、第1スイッチ13及び第3スイッチ15を共にオン状態として且つ第2スイッチ14をオフ状態にして、コンデンサアレイ11および電極34の放電処理を実行する(S22)。次に制御回路18は、第1スイッチ13及び第3スイッチ15を共にオフ状態として且つ第2スイッチ14をオン状態として、コンデンサアレイ11および電極34を直列接続する(S24)。そして制御回路18は、差動増幅回路16の出力電圧である差分電圧ΔVを取得する(S26)。次に、制御回路18は、感度比CSratioに差分電圧ΔVを乗算した値を、下位容量値Cxfに代入する(S28)。これは、差分電圧ΔVを、合成容量Csが標準容量値CStypであるときの値に換算する処理である。すなわち、上記の式(9)からわかるように、検出容量Cxの変化に対する中間電位Voutの変化量は、検出容量Cxの大きさによって変化する。
On the other hand, when the
図8に、上記の式(9)に基づき、検出容量Cxの変化に対する中間電位Voutの変化である感度と、検出容量Cxの大きさとの関係を示す。なお、図8に示す関係は、上記の式(9)において合成容量Csが検出容量Cxに等しいとしたものである。これは、S12の処理が完了した時点の状態を反映したものである。すなわち、S12の処理が完了した時点においては、合成容量Csは検出容量Cxに極力近い値となっていることから、それらが互いに等しいとみなした。図8に示されるように、S12の処理が完了した時点から検出容量Cxが変化した場合の中間電位Voutの変化量は、S12の処理が完了した時点の検出容量Cxに依存する。これは、S12の処理が完了した時点から検出容量Cxが変化した場合の中間電位Voutの変化量は、S12の処理が完了した時点の合成容量Csに依存するとみなせる。そのため、S12の処理が完了した後、検出容量Cxが所定量変化することによる差分電圧ΔVの変化は、S12の処理が完了した時点における合成容量Csに依存するとみなせる。 FIG. 8 shows the relationship between the sensitivity, which is the change in the intermediate potential Vout with respect to the change in the detection capacitance Cx, and the magnitude of the detection capacitance Cx based on the above equation (9). The relationship shown in FIG. 8 is based on the assumption that the combined capacitance Cs is equal to the detected capacitance Cx in the above equation (9). This reflects the state at the time when the process of S12 is completed. That is, when the process of S12 is completed, the combined capacitance Cs is as close as possible to the detected capacitance Cx, so they are considered to be equal to each other. As shown in FIG. 8, the amount of change in the intermediate potential Vout when the detection capacitance Cx changes after the processing of S12 is completed depends on the detection capacitance Cx when the processing of S12 is completed. This is because the amount of change in the intermediate potential Vout when the detection capacitance Cx changes after the processing of S12 is completed depends on the combined capacitance Cs when the processing of S12 is completed. Therefore, after the processing of S12 is completed, the change in the differential voltage ΔV due to the change of the detection capacitance Cx by a predetermined amount can be regarded as dependent on the combined capacitance Cs at the time when the processing of S12 is completed.
そこで本実施形態では、差分電圧ΔVを、S12の処理が完了した時点における合成容量Csが標準容量値CStypであるときにおける値に換算すべく、差分電圧ΔVに感度比CSratioを乗算する。 Therefore, in the present embodiment, the difference voltage ΔV is multiplied by the sensitivity ratio CSratio in order to convert the difference voltage ΔV into a value when the combined capacitance Cs is the standard capacitance value CStyp at the time when the processing of S12 is completed.
そして、制御回路18は、上位容量値Cxcと下位容量値Cxfとの和を、検出容量Cx(n)に代入する(S30)。ここで、変数「n」は、図6の処理が繰り返し実行される際の今回のサンプリング値であることを示す。
Then, the
次に、制御回路18は、今回算出した検出容量Cx(n)から前回算出した検出容量Cx(n-1)を減算した値が、所定量ΔCth以上であるか否かを判定する(S32)。この処理は、人の特定部位が電極34に近接したか否かを判定する処理である。制御回路18は、電極34に特定部位が近接すると検出容量Cxが増加することに鑑み、所定量ΔCth以上増加する場合(S32:YES)、特定部位が近接すると判定し、接触感知フラグに「1」を代入する(S34)。これに対し、制御回路18は、検出容量Cxの増加量が所定量ΔCth未満の場合(S32:NO)、接触感知フラグに「0」を代入する(S36)。そして、制御回路18は、接触感知フラグの値を通信線50を介してECUに出力する(S38)。
Next, the
制御回路18は、S38の処理が完了する場合、変数nを更新する(S40)。
なお、制御回路18は、S20,S40の処理が完了する場合には、図6に示した一連の処理を一旦終了する。
When the process of S38 is completed, the
When the processes of S20 and S40 are completed, the
このように、本実施形態によれば、差分電圧ΔVを感度比CSratioによって補正することにより、合成容量Csに対する検出容量Cxの差が同一であっても、S16の処理が完了した時点の合成容量Csによって差分電圧ΔVが異なることを補償することができる。すなわち、上記の式(9)によれば、S12の処理が完了した時点の合成容量Csが大きい場合には、小さい場合よりも、検出容量Cxが変化した際の中間電位Voutの変化量の大きさ、すなわち絶対値が小さくなる。一方、感度比CSratioは、合成容量Csが大きい場合に小さい場合よりも大きくなるパラメータである。したがって、差分電圧ΔVの大きさが同一であっても、合成容量Csが大きい場合に小さい場合よりも、下位容量値Cxfの大きさ、すなわち絶対値が大きい値とされる。したがって、S12の処理が完了した時点の合成容量Csの大きさによって検出容量Cxが変化した際の中間電位Voutの変化量の大きさが変動することを抑制することができ、ひいては検出容量Cxを高精度に算出することができる。 As described above, according to the present embodiment, by correcting the differential voltage ΔV by the sensitivity ratio CSratio, even if the difference between the detected capacitance Cx and the combined capacitance Cs is the same, the combined capacitance at the time when the process of S16 is completed is It is possible to compensate for the difference in the differential voltage ΔV depending on Cs. That is, according to the above equation (9), when the combined capacitance Cs at the time when the processing of S12 is completed is large, the amount of change in the intermediate potential Vout when the detection capacitance Cx changes is greater than when it is small. , that is, the absolute value becomes smaller. On the other hand, the sensitivity ratio CSratio is a parameter that becomes larger when the combined capacitance Cs is large than when it is small. Therefore, even if the magnitude of the difference voltage ΔV is the same, when the combined capacitance Cs is large, the lower capacitance value Cxf, that is, the absolute value, is made larger than when it is small. Therefore, it is possible to suppress the variation in the amount of change in the intermediate potential Vout when the detection capacitance Cx changes due to the magnitude of the combined capacitance Cs at the time when the processing of S12 is completed. It can be calculated with high precision.
以上説明した本実施形態によれば、さらに以下の作用効果を奏する。
(8)コンデンサアレイ11のスイッチ23を操作する都度、各配線等の寄生容量が変化するおそれがある。そのため、検出容量Cxを更新する都度、それに先立ってS12の処理を実行する場合には、検出対象の静電容量が実際には変化していないのに、上記寄生容量の変化に起因してS30の処理によって算出される検出容量Cxが変化するおそれがある。これに対し、本実施形態では、S12の処理が完了すると、基準容量制御値CScntを固定した状態で、検出容量Cxの変化を監視することによって、寄生容量の変化を検出対象の静電容量の変化と誤検出することを抑制できる。
According to this embodiment described above, the following operational effects are obtained.
(8) Each time the
(9)2分探索処理において、制御値b0~b7のそれぞれを、1つずつ操作量とし、その都度、放電処理を再度実行した後、コンデンサアレイ11および電極34を直列接続する処理を実行した。これにより、検出コンデンサ12にリーク電流が生じる場合であっても、上位容量値Cxcと検出コンデンサ12の実際の静電容量との差を極力小さくすることができる。
(9) In the binary search process, each of the control values b0 to b7 is set as one manipulated variable, and each time the discharge process is executed again, the process of connecting the
<第3の実施形態>
以下、第3の実施形態について、第1の実施形態との相違点を中心に図面を参照しつつ説明する。
<Third Embodiment>
The third embodiment will be described below with reference to the drawings, focusing on differences from the first embodiment.
図9に、制御回路18が実行する処理の手順を示す。図9に示す処理は、制御回路18によって所定周期で繰り返し実行される。なお、図9において、図6に示した処理に対応する処理については、便宜上、同一のステップ番号を付与する。
FIG. 9 shows the procedure of processing executed by the
図9に示す一連の処理において、制御回路18は、S28の処理が完了すると、差分電圧ΔVaに、S26の処理によって取得した差分電圧ΔVを代入する(S50)。そして、制御回路18は、所定時間T1が経過するまで待機する(S52:NO)。ここで所定時間T1は、図9の処理の繰り返しの周期よりも短い時間間隔に設定されている。そして、制御回路18は、所定時間T1が経過すると(S52:YES)、差分電圧ΔVを再取得し(S54)、これを差分電圧ΔVbに代入し(S56)、S30の処理に移行する。
In the series of processes shown in FIG. 9, when the process of S28 is completed, the
また、制御回路18は、S34,S36の処理の完了後、差分電圧ΔVaと差分電圧ΔVbとの差の絶対値が規定量ΔVthよりも大きいか否かを判定する(S58)。ここで、規定量ΔVthは、たとえば電極34が導体等、抵抗値が低い部材によって接地と電気的に導通状態となるなどして、異常なリーク電流が生じ、近接検知センサとしての機能を果たすことができない状況における検出容量Cxの変化速度に応じて設定されている。制御回路18は、規定量ΔVthよりも大きいと判定する場合(S58:YES)、異常通知フラグに「1」を代入する(S60)一方、規定量ΔVth以下の場合(S58:NO)、異常感知フラグに「0」を代入する(S62)。そして、制御回路18は、S60,S62の処理が完了する場合、接触感知フラグと異常通知フラグとのそれぞれの値を、通信線50を介してECUに出力する(S38a)。ここで、ECUは、異常通知フラグが「1」の場合、接触感知フラグの値を無効とし、異常がある旨を外部に報知する報知処理等を実行する。
Further, after completing the processes of S34 and S36, the
制御回路18は、S38aの処理が完了する場合、S40の処理を実行する。なお、制御回路18は、S20,S40の処理が完了する場合、図9に示す一連の処理を一旦終了する。
The
図10に、二分探索処理の完了時からの中間電位Voutの推移を示す。詳しくは、実線にて、正常時における中間電位Voutの推移例を示し、一点鎖線にて、異常時における中間電位Voutの推移例を示す。図10に示すように、所定時間T1の経過時における中間電位Voutの低下量が、異常時においては大きくなる。そのため、制御回路18は、S58の処理によって、異常時における中間電位Voutの低下を、差分電圧ΔVの変化速度の大きさ(絶対値)が大きいことに基づき検知する。そして、その場合に異常がある旨、ECUに通知することにより、異常がある場合に、ECUを介して報知することができる。なお、異常時の中間電位Voutの変化は、低下のこともあれば、上昇のこともあることに鑑み、S58の処理では、差分電圧ΔVの変化速度の大きさを監視している。
FIG. 10 shows transition of the intermediate potential Vout after completion of the binary search process. Specifically, the solid line indicates an example of transition of the intermediate potential Vout in a normal state, and the dashed-dotted line indicates an example of transition of the intermediate potential Vout in an abnormal state. As shown in FIG. 10, the amount of decrease in the intermediate potential Vout after the elapse of the predetermined time T1 increases in the abnormal state. Therefore, the
ちなみに、図10には、S24の処理の完了時の時刻t1、S26の処理の実行時の時刻t2、およびS54の処理の実行時の時刻t3とともに、正常と判定するうちで中間電位Voutの低下速度が最大となるものを、二点鎖線にて示した。本実施形態では、S24の処理の完了時からS54の処理の実行時までの間に正常と判定するうちで中間電位Voutの低下速度が最大となるものの中間電位Voutの低下量を、規定量ΔVthとしている。そのため、S26の処理の実行時の時刻t2とS24の処理の完了時の時刻t1との時間差T0を極力小さく設定している。ただし、時間差T0を小さくすることに限界がある場合、規定量ΔVthを、時間差T0に応じたマージンを設けて設定すればよい。もっとも、リーク電流による異常が生じている場合には、S24の処理の完了時に近いほど、中間電位Voutの低下速度が大きいことから、時間差T0は極力短いことが望ましい。 Incidentally, FIG. 10 shows the time t1 when the process of S24 is completed, the time t2 when the process of S26 is executed, and the time t3 when the process of S54 is executed. The two-dot chain line indicates the maximum velocity. In the present embodiment, the amount of decrease in the intermediate potential Vout of which the rate of decrease in the intermediate potential Vout is the largest among the determinations of normality from the completion of the process of S24 to the execution of the process of S54 is set by a specified amount ΔVth and Therefore, the time difference T0 between the time t2 when the process of S26 is executed and the time t1 when the process of S24 is completed is set as small as possible. However, if there is a limit to reducing the time difference T0, the specified amount ΔVth may be set with a margin corresponding to the time difference T0. However, when there is an abnormality due to leakage current, the closer to the completion of the process of S24, the faster the intermediate potential Vout decreases, so it is desirable that the time difference T0 be as short as possible.
<対応関係>
上記実施形態における事項と、上記「課題を解決するための手段」の欄に記載した事項との対応関係は、次の通りである。以下では、「課題を解決するための手段」の欄に記載した解決手段の番号毎に、対応関係を示している。
<Correspondence relationship>
Correspondence relationships between the items in the above embodiment and the items described in the "Means for Solving the Problems" column are as follows. Below, the corresponding relationship is shown for each number of the solution described in the column of "means for solving the problem".
[1,2,8]可変容量コンデンサは、コンデンサアレイ11に対応する。電圧印加装置は、レギュレータ31に対応する。操作処理は、図4のS1の処理や、図6および図9のS12の処理に対応する。検出処理は、図4のS2~S4の処理や、図6および図9のS26~S30の処理に対応する。[3]図4の処理に対応する。[4]図6や図9の処理に対応する。[5]出力処理は、図6のS38の処理や、図9のS38aの処理に対応する。[6]第1放電経路は、コンデンサアレイ11に並列接続され、第1スイッチ13を備える経路に対応し、第1放電用開閉器は、第1スイッチ13に対応する。第2放電経路は、第3スイッチ15を備える経路に対応し、第2放電用開閉器は、第3スイッチ15に対応する。[7]「所定の対象物が前記電極に近接した旨の信号を出力するための前記差動増幅回路の出力値のサンプリング周期」は、図9の処理の周期に対応し、「所定の対象物が前記電極に近接した旨の信号を出力するための前記差動増幅回路の出力値のサンプリング周期よりも短いサンプリング周期」は、所定時間T1に対応する。
The [1,2,8] variable capacitors correspond to the
本実施形態は、以下のように変更して実施することができる。本実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
・前記実施形態において、コンデンサアレイ11の複数のコンデンサ22の容量Cn(n=0~7)は、式(1)に示すような2のべき乗の関係になっていなくてもよい。例えば容量Cn(n=0~7)は、3以上の自然数のべき乗の関係になっていてもよい。
This embodiment can be implemented with the following modifications. This embodiment and the following modified examples can be implemented in combination with each other within a technically consistent range.
- In the above-described embodiment, the capacitances Cn (n=0 to 7) of the plurality of
・前記実施形態において、コンデンサアレイ11のコンデンサ22は、互いに容量が異なるのであればその個数は任意である。また、複数のコンデンサ22の容量は、2以上の自然数のべき乗の関係になっていてもよいし、一定の偏差で漸増する関係になっていてもよい。
The number of
・前記第1の実施形態において、AD変換回路17を省略して検出コンデンサ12の容量をアナログ処理で検出してもよい。
・前記第1の実施形態において、差動増幅回路16を省略して差分電圧ΔVをそのままAD変換回路17でAD変換してもよい。
- In the first embodiment, the
- In the first embodiment, the
・前記第1の実施形態において、差動増幅回路16に代えて中間電位Voutを増幅する増幅器を採用してもよい。あるいは、差動増幅回路16を省略して中間電位VoutをそのままAD変換回路17でAD変換してもよい。つまり、検出部18aとしての制御回路18は、中間電位Voutをそのまま検出するものであってもよい。
- In the first embodiment, instead of the
・前記第1の実施形態において、第1合成容量Cs1及び第2合成容量Cs2は、中間電位Voutと参照電位Vrefとの大小関係が反転する付近の合成容量Csのうちのいずれかであればよい。 - In the first embodiment, the first combined capacitor Cs1 and the second combined capacitor Cs2 may be any of the combined capacitors Cs in the vicinity where the magnitude relationship between the intermediate potential Vout and the reference potential Vref is inverted. .
・前記実施形態において、低側電位V2は、グランドと等電位(=0)でなくてもよい。この場合、例えば式(4)におけるV1を「V1-V2」に変更すればよい。
・前記実施形態において、電源の容量分圧の電位の調整目標値である参照電位Vrefは、「V1/2」に限定されるものではなく、例えば「V1/3」など任意に変更してもよい。参照電位Vrefを任意に変更しても、合成容量Cs及び検出コンデンサ12の容量による電源の容量分圧の電位、即ち中間電位Voutが参照電位Vrefに一致する推定合成容量Cseを演算することで、検出容量Cxを導出可能である。
- In the above embodiment, the low-side potential V2 does not have to be the same potential (=0) as the ground. In this case, for example, V1 in equation (4) should be changed to "V1-V2".
In the above-described embodiment, the reference potential Vref, which is the adjustment target value of the potential of the capacitive voltage division of the power supply, is not limited to "V1/2". good. Even if the reference potential Vref is arbitrarily changed, by calculating the potential of the capacitance division of the power supply by the combined capacitance Cs and the capacitance of the
・前記実施形態において、参照電位Vrefは、抵抗分圧以外にDAC容量分圧等によって設定してもよい。
・前記第1の実施形態において、容量の検出対象である検出コンデンサ12は複数であってもよい。なお、複数の検出コンデンサ12の検出容量Cxを個別に導出する場合、それら以外の回路構成であるコンデンサアレイ11等と、例えば時分割などで選択的に接続するスイッチを設ければよい。このような複数の検出コンデンサ12の検出容量Cxの個別な導出は、各検出コンデンサ12の検出容量Cxの導出に必要な時間が短縮されていることで実現できる。
- In the above-described embodiment, the reference potential Vref may be set by DAC capacity voltage division or the like instead of resistance voltage division.
- In the first embodiment, there may be a plurality of
・図6や図9における二分探索処理(S12)において、制御値b7~b0のそれぞれの決定値を確定させるに先立って、放電処理を都度実行することは必須ではない。換言すれば、上記第1の実施形態における1~7と同等としてもよい。 - In the binary search process (S12) in FIGS. 6 and 9, it is not essential to execute the discharge process each time before determining the determined values of the control values b7 to b0. In other words, they may be equivalent to 1 to 7 in the first embodiment.
・図6や図9の処理では、感度比CSratioを、基準容量制御値CScntを標準容量値CStypによって除算した値としたが、これに限らない。たとえば、上位容量値Cxcを標準容量値CStypによって除算した値としてもよい。 6 and 9, the sensitivity ratio CSratio is a value obtained by dividing the reference capacity control value CScnt by the standard capacity value CStyp, but it is not limited to this. For example, it may be a value obtained by dividing the upper capacitance value Cxc by the standard capacitance value CStyp.
・差分電圧ΔVを、合成容量Csが標準容量値CStyp等の所定値であるときの値に換算する換算処理としては、S28の処理に限らない。たとえば、基準容量制御値CScntを差分電圧ΔVに乗算する処理としてもよい。なお、こうした処理を行いつつも検出容量Cxの大きさを第2の実施形態や第3の実施形態と同等とするうえでは、差動増幅回路16のゲイン「R2/R1」を、前記第2の実施形態で例示した値の「1/CStyp」とすればよい。
The conversion process for converting the differential voltage ΔV into a value when the combined capacitance Cs is a predetermined value such as the standard capacitance value CStyp is not limited to the process of S28. For example, a process of multiplying the difference voltage ΔV by the reference capacitance control value CScnt may be performed. In addition, in order to make the magnitude of the detection capacitance Cx equivalent to that of the second embodiment and the third embodiment while performing such processing, the gain "R2/R1" of the
・図5に例示した構成において、検出容量Cxを第1の実施形態において例示した処理によって算出してもよい。その際、所定時間T1の経過時の差分電圧ΔVの変化量に基づき異常の有無を判断する処理を加えてもよい。 - In the configuration illustrated in FIG. 5, the detected capacitance Cx may be calculated by the process illustrated in the first embodiment. At that time, a process of judging whether or not there is an abnormality based on the amount of change in the differential voltage ΔV when the predetermined time T1 has elapsed may be added.
・図5に例示した構成において、制御回路18を、CPUとROMとを備え、ROMに記憶されたプログラムをCPUが実行することによって、図6や図9に例示した処理を実現してもよい。
- In the configuration illustrated in FIG. 5, the
・図5に例示した構成において、フィルタ回路を削除してもよい。
・図5の構成においてレギュレータ31を備えることは必須ではない。
・S32の処理において、今回の検出容量Cx(n)から前回の検出容量Cx(n-1)を減算した値が所定量ΔCth以上であるか否かを判定する代わりに、今回の検出容量Cx(n)から前回の検出容量Cx(n-1)を減算した値の絶対値が所定量ΔCth以上であるか否かを判定してもよい。
- In the configuration illustrated in FIG. 5, the filter circuit may be deleted.
- It is not essential to provide the regulator 31 in the configuration of FIG.
In the processing of S32, instead of determining whether or not the value obtained by subtracting the previous detected capacitance Cx(n-1) from the current detected capacitance Cx(n) is equal to or greater than a predetermined amount ΔCth, the current detected capacitance Cx It may be determined whether or not the absolute value of the value obtained by subtracting the previous detected capacitance Cx(n-1) from (n) is equal to or greater than a predetermined amount ΔCth.
・図9の処理において、S56の処理の後、差分電圧ΔVbに基づき、検出容量Cxを再算出し、これからS58の処理において、再算出した検出容量Cxから検出容量Cx(n)を減算した値の絶対値が規定量ΔCth1以上であるか否かを判定してもよい。これによっても、差分電圧ΔVの変化量の大きさが規定量よりも大きいことに基づき、異常の有無を判定していることとなる。 In the process of FIG. 9, after the process of S56, the detected capacitance Cx is recalculated based on the differential voltage ΔVb, and in the process of S58, the value obtained by subtracting the detected capacitance Cx(n) from the recalculated detected capacitance Cx. may be determined whether or not the absolute value of is greater than or equal to a specified amount ΔCth1. This also determines whether or not there is an abnormality based on the amount of change in the difference voltage ΔV being larger than the specified amount.
・前記実施形態において、接続点N1及び制御回路18の間に、中間電位Vout及び参照電位Vrefを入力してそれらの大小関係を判定するコンパレータを設けてもよい。そして、前述の二分探索の際、差動増幅回路16等に代えて、コンパレータにより中間電位Vout及び参照電位Vrefの大小関係、即ち合成容量Cs及び検出容量Cxの大小関係を判定させてもよい。この場合であっても、制御回路18は、コンパレータによる判定結果に基づいて、コンデンサアレイ11の設定値「abcd_efgh」を決定できる。
- In the above embodiment, a comparator may be provided between the connection point N1 and the
・差動増幅回路16に代えて、中間電位Vout及び参照電位Vrefの大小を比較するコンパレータを備えてもよい。この場合であっても、コンデンサアレイ11の設定値「abcd_efgh」を決定できることから、コンデンサアレイ11の合成容量Csを検出容量Cxに等しいとみなすなどすることにより、検出容量Cxを検出できる。
- Instead of the
・中間電位Voutが参照電位Vrefを挟む2つの値であって且つ中間電位Voutと参照電位Vrefとの差が最小となるときの合成容量Csに基づき検出容量Cxを検出する処理としては、第1の実施形態において例示した、差分電圧ΔV1,ΔV2に基づく線形補間によって検出容量Cxを算出するものに限らない。たとえば、2つの値の中央値を検出容量Cxとみなしてもよい。なお、この処理は、差動増幅回路16に代えて、中間電位Vout及び参照電位Vrefの大小を比較するコンパレータを備えることによっても実現できる。
As the processing for detecting the detection capacitance Cx based on the combined capacitance Cs when the intermediate potential Vout has two values sandwiching the reference potential Vref and the difference between the intermediate potential Vout and the reference potential Vref is the minimum, the first is not limited to the calculation of the detected capacitance Cx by linear interpolation based on the differential voltages ΔV1 and ΔV2 as exemplified in the embodiment. For example, the median of the two values may be regarded as the detected capacitance Cx. Note that this process can also be realized by providing a comparator for comparing the intermediate potential Vout and the reference potential Vref in place of the
上記実施形態及び変更例から把握できる技術的思想について記載する。
静電容量検出装置は、互いに容量の異なる複数の並列接続のコンデンサを有し、それら複数のコンデンサのオン状態及びオフ状態が選択的に切り替えられることで合成容量が変化するコンデンサアレイと、前記コンデンサアレイに直列接続された検出コンデンサと、前記複数のコンデンサを選択的にオン状態及びオフ状態に切り替えるスイッチング制御部と、前記合成容量及び前記検出コンデンサの容量による電源の容量分圧の電位である中間電位を検出する検出部と、前記中間電位と予め設定された参照電位との大小関係が反転する付近の前記合成容量のうちのいずれかを第1合成容量及び第2合成容量として取得する取得部と、前記合成容量がそれぞれ前記第1合成容量及び前記第2合成容量であるときの前記中間電位である第1中間電位及び第2中間電位に基づいて、前記中間電位が前記参照電位に一致するときの前記コンデンサアレイの推定合成容量を演算する演算部と、前記推定合成容量に基づいて、前記検出コンデンサの容量を検出容量として導出する導出部とを備える。
Technical ideas that can be grasped from the above embodiment and modifications will be described.
The electrostatic capacitance detection device includes a capacitor array having a plurality of parallel-connected capacitors with different capacities, wherein the combined capacitance is changed by selectively switching the on state and off state of the plurality of capacitors; A detection capacitor connected in series with an array, a switching control unit for selectively switching the plurality of capacitors to an on state and an off state, and an intermediate potential that is a potential of capacitive voltage division of a power supply by the combined capacitance and the capacitance of the detection capacitor. a detection unit that detects a potential; and an acquisition unit that acquires, as a first combined capacitance and a second combined capacitance, one of the combined capacitances near the point where the magnitude relationship between the intermediate potential and a preset reference potential is inverted. and the intermediate potential matches the reference potential based on the first intermediate potential and the second intermediate potential, which are the intermediate potentials when the combined capacitance is the first combined capacitance and the second combined capacitance, respectively. and a derivation unit for deriving the capacitance of the detection capacitor as a detection capacitance based on the estimated synthesis capacitance.
この構成によれば、前記取得部により、前記中間電位が前記参照電位に一致するときの前記コンデンサアレイの容量付近の前記第1合成容量及び前記第2合成容量が取得される。そして、前記演算部により、前記第1中間電位及び前記第2中間電位に基づいて、前記推定合成容量が演算される。そして、前記導出部により、前記推定合成容量及び前記検出コンデンサの容量による電源の容量分圧の電位である前記中間電位が前記参照電位に一致することに基づいて、前記検出容量が導出される。 According to this configuration, the acquisition unit acquires the first combined capacitance and the second combined capacitance near the capacitance of the capacitor array when the intermediate potential matches the reference potential. The calculation unit calculates the estimated combined capacitance based on the first intermediate potential and the second intermediate potential. Then, the deriving unit derives the detection capacitance based on the fact that the intermediate potential, which is the potential of the capacitance voltage division of the power supply by the estimated combined capacitance and the capacitance of the detection capacitor, matches the reference potential.
前記合成容量は、前記スイッチング制御部による前記複数のコンデンサの選択的なオン状態及びオフ状態への切り替えによって、前記第1合成容量又は前記第2合成容量へと速やかに収束させることができる。従って、前記検出コンデンサの容量の検出に必要な時間をより短縮できる。加えて、前記検出容量は、前記推定合成容量との電源の容量分圧の電位である前記中間電位が前記参照電位に一致するように導出されることで、前記コンデンサアレイの容量の分解能よりも高精度に前記検出コンデンサの容量を検出できる。 The combined capacitance can be quickly converged to the first combined capacitance or the second combined capacitance by selectively switching the plurality of capacitors to the ON state and the OFF state by the switching control unit. Therefore, the time required to detect the capacitance of the detection capacitor can be shortened. In addition, the detection capacitance is derived so that the intermediate potential, which is the potential of the capacitive voltage division of the power supply with the estimated combined capacitance, matches the reference potential. The capacitance of the detection capacitor can be detected with high accuracy.
上記静電容量検出装置について、前記検出部は、前記中間電位と前記参照電位との差分電圧を検出することが好ましい。
この構成によれば、前記検出部は、前記中間電位と前記参照電位との差分電圧を検出すればよいため、例えば前記中間電位の全範囲に比べて検出に要する範囲をより縮小できる。
In the capacitance detection device, it is preferable that the detection section detects a differential voltage between the intermediate potential and the reference potential.
According to this configuration, since the detection section only needs to detect the differential voltage between the intermediate potential and the reference potential, the range required for detection can be reduced compared to the entire range of the intermediate potential, for example.
上記静電容量検出装置について、前記中間電位と前記参照電位との前記差分電圧を増幅する増幅部を備えることが好ましい。
この構成によれば、前記増幅部により、前記中間電位と前記参照電位との前記差分電圧が増幅されることで、例えば該差分電圧が微小であったとしてもこれをより際立たせることができる。
It is preferable that the capacitance detection device includes an amplifier that amplifies the differential voltage between the intermediate potential and the reference potential.
According to this configuration, the differential voltage between the intermediate potential and the reference potential is amplified by the amplifying section, so that even if the differential voltage is very small, it can be made more conspicuous.
上記静電容量検出装置について、前記中間電位と前記参照電位との前記差分電圧をAD変換するAD変換部を備えることが好ましい。
この構成によれば、前記中間電位と前記参照電位との前記差分電圧をデジタル値で扱うことができ、より円滑な演算処理を実現できる。
It is preferable that the capacitance detection device includes an AD converter that AD-converts the differential voltage between the intermediate potential and the reference potential.
According to this configuration, the differential voltage between the intermediate potential and the reference potential can be handled as a digital value, and smoother arithmetic processing can be realized.
(イ)上記静電容量検出装置において、
前記複数のコンデンサの容量は、2のべき乗の関係になっている、静電容量検出装置。
この構成によれば、二分探索により最短で前記第1合成容量及び前記第2合成容量を取得できる。
(B) In the above capacitance detection device,
The capacitance detection device, wherein the capacitances of the plurality of capacitors are in a power-of-two relationship.
According to this configuration, the first combined capacity and the second combined capacity can be acquired in the shortest time by binary search.
ΔV…差分電圧、C0~C7…容量、Cs…合成容量、Cx…検出容量、Cs1…第1合成容量、Cs2…第2合成容量、Cse…推定合成容量、Vref…参照電位、Vout…中間電位、Vout1…第1中間電位、Vout2…第2中間電位、11…コンデンサアレイ、12…検出コンデンサ、13…第1スイッチ、14…第2スイッチ、15…第3スイッチ、16…差動増幅回路(増幅部)、17…AD変換回路(AD変換部)、18…制御回路、18a…検出部、18b…スイッチング制御部、18c…取得部、18d…演算部、18e…導出部、21…容量部、22…コンデンサ、23…スイッチ。
ΔV... Differential voltage, C0 to C7... Capacity, Cs... Combined capacity, Cx... Detection capacity, Cs1... First combined capacity, Cs2... Second combined capacity, Cse... Estimated combined capacity, Vref... Reference potential, Vout... Intermediate potential , Vout1... First intermediate potential, Vout2... Second intermediate potential, 11... Capacitor array, 12... Detection capacitor, 13... First switch, 14... Second switch, 15... Third switch, 16... Differential amplifier circuit ( Amplifier section), 17 AD conversion circuit (AD conversion section) 18
Claims (9)
静電容量の検出対象を構成する電極と、
制御回路と、を備え、
前記制御回路は、
前記可変容量コンデンサを介して前記電極に電圧印加装置の電圧が印加されているときにおいて、前記可変容量コンデンサと前記電極との接続点の電位である中間電位を参照電位に制御すべく前記可変容量コンデンサの静電容量を操作する操作処理と、
前記参照電位に制御した際の前記可変容量コンデンサの静電容量に基づき、前記検出対象の静電容量を検出する検出処理と、を実行するものであって、
前記中間電位と前記参照電位とを入力とし、それらの差分に応じた電圧信号を出力する差動増幅回路を備え、
前記検出処理は、前記参照電位に制御した際の前記可変容量コンデンサの静電容量に加えて、前記参照電位に制御した際の前記差動増幅回路の出力値に基づき前記検出対象の静電容量を検出する処理であって、
前記検出処理は、前記参照電位に制御した際の前記可変容量コンデンサの静電容量と前記参照電位とに応じて把握される前記検出対象の静電容量である上位容量値を、前記差動増幅回路の出力値に基づき補正することによって前記検出対象の静電容量を検出する処理であって且つ、前記差動増幅回路の出力値が同一であっても、前記参照電位に制御した際の前記可変容量コンデンサの静電容量が大きい場合に小さい場合よりも前記出力値に基づく補正量の大きさを大きくする処理である静電容量検出装置。 a variable capacitor;
an electrode constituting a capacitance detection target;
a control circuit;
The control circuit is
When the voltage of the voltage application device is applied to the electrode via the variable capacitor, the variable capacitor is controlled to control an intermediate potential, which is a potential at a connection point between the variable capacitor and the electrode, to a reference potential. an operation process for manipulating the capacitance of the capacitor;
a detection process for detecting the capacitance of the detection target based on the capacitance of the variable capacitor when controlled to the reference potential,
a differential amplifier circuit that receives the intermediate potential and the reference potential and outputs a voltage signal corresponding to the difference between the intermediate potential and the reference potential;
In the detection process, the capacitance to be detected is based on the output value of the differential amplifier circuit when controlled to the reference potential, in addition to the capacitance of the variable capacitor when controlled to the reference potential. A process for detecting
In the detection process, an upper capacitance value, which is the capacitance to be detected which is grasped according to the capacitance of the variable capacitor and the reference potential when controlled to the reference potential, is amplified by the differential amplification. A process of detecting the capacitance of the detection target by correcting based on the output value of the circuit, and even if the output value of the differential amplifier circuit is the same, the above when the reference potential is controlled. A capacitance detection device that performs processing for increasing the magnitude of the correction amount based on the output value when the capacitance of the variable capacitor is large compared to when the capacitance is small.
静電容量の検出対象を構成する電極と、
制御回路と、を備え、
前記制御回路は、
前記可変容量コンデンサを介して前記電極に電圧印加装置の電圧が印加されているときにおいて、前記可変容量コンデンサと前記電極との接続点の電位である中間電位を参照電位に制御すべく前記可変容量コンデンサの静電容量を操作する操作処理と、
前記参照電位に制御した際の前記可変容量コンデンサの静電容量に基づき、前記検出対象の静電容量を検出する検出処理と、を実行するものであって、
前記中間電位と前記参照電位とを入力とし、それらの差分に応じた電圧信号を出力する差動増幅回路を備え、
前記検出処理は、前記参照電位に制御した際の前記可変容量コンデンサの静電容量に加えて、前記参照電位に制御した際の前記差動増幅回路の出力値に基づき前記検出対象の静電容量を検出する処理であり、
前記制御回路は、
前記検出処理を繰り返し実行し、
前記検出処理によって検出される前記検出対象の静電容量が変化する場合、変化した旨の信号を出力する出力処理を実行する静電容量検出装置。 a variable capacitor;
an electrode constituting a capacitance detection target;
a control circuit;
The control circuit is
When the voltage of the voltage application device is applied to the electrode via the variable capacitor, the variable capacitor is controlled to control an intermediate potential, which is a potential at a connection point between the variable capacitor and the electrode, to a reference potential. an operation process for manipulating the capacitance of the capacitor;
a detection process for detecting the capacitance of the detection target based on the capacitance of the variable capacitor when controlled to the reference potential,
a differential amplifier circuit that receives the intermediate potential and the reference potential and outputs a voltage signal corresponding to the difference between the intermediate potential and the reference potential;
In the detection process, the capacitance to be detected is based on the output value of the differential amplifier circuit when controlled to the reference potential, in addition to the capacitance of the variable capacitor when controlled to the reference potential. is a process for detecting
The control circuit is
Repeating the detection process,
A capacitance detection device that executes an output process of outputting a signal indicating the change when the capacitance of the detection target detected by the detection process changes.
静電容量の検出対象を構成する電極と、
制御回路と、を備え、
前記制御回路は、
前記可変容量コンデンサを介して前記電極に電圧印加装置の電圧が印加されているときにおいて、前記可変容量コンデンサと前記電極との接続点の電位である中間電位を参照電位に制御すべく前記可変容量コンデンサの静電容量を操作する操作処理と、
前記参照電位に制御した際の前記可変容量コンデンサの静電容量に基づき、前記検出対象の静電容量を検出する検出処理と、を実行するものであって、
前記検出処理は、前記中間電位が前記参照電位を挟む一対の値であって且つ前記中間電位と前記参照電位との差がそれぞれ最小となるときの前記可変容量コンデンサの静電容量の2つの値に基づき、前記検出対象の静電容量を検出する処理であり、
前記制御回路は、
前記検出処理を繰り返し実行し、
前記検出処理によって検出される前記検出対象の静電容量が変化する場合、変化した旨の信号を出力する出力処理を実行する静電容量検出装置。 a variable capacitor;
an electrode constituting a capacitance detection target;
a control circuit;
The control circuit is
When the voltage of the voltage application device is applied to the electrode via the variable capacitor, the variable capacitor is controlled to control an intermediate potential, which is a potential at a connection point between the variable capacitor and the electrode, to a reference potential. an operation process for manipulating the capacitance of the capacitor;
a detection process for detecting the capacitance of the detection target based on the capacitance of the variable capacitor when controlled to the reference potential,
The detection process includes two values of the capacitance of the variable capacitor when the intermediate potential is a pair of values sandwiching the reference potential and the difference between the intermediate potential and the reference potential is minimized. A process for detecting the capacitance of the detection target based on,
The control circuit is
Repeating the detection process,
A capacitance detection device that executes an output process of outputting a signal indicating the change when the capacitance of the detection target detected by the detection process changes.
前記第1放電経路を開閉する第1放電用開閉器と、
前記電極を放電させる第2放電経路と、
前記第2放電経路を開閉する第2放電用開閉器と、を備え、
前記制御回路は、
前記第1放電用開閉器および前記第2放電用開閉器を閉状態として前記可変容量コンデンサおよび前記電極を放電する放電処理を実行し、
前記検出処理を、前記放電処理の後に前記第1放電用開閉器および前記第2放電用開閉器を開状態とし、前記電圧印加装置によって前記可変容量コンデンサを介して前記電極に電圧が印加されているときに実行し、
前記検出処理を、前記中間電位を前記参照電位に一旦制御した後に前記可変容量コンデンサの静電容量を固定した状態で繰り返し実行する請求項2~4のいずれか1項に記載の静電容量検出装置。 a first discharge path for discharging the variable capacitor;
a first discharge switch that opens and closes the first discharge path;
a second discharge path for discharging the electrode;
a second discharge switch that opens and closes the second discharge path,
The control circuit is
performing a discharge process of discharging the variable capacitor and the electrode by closing the first discharge switch and the second discharge switch;
In the detection process, the first discharge switch and the second discharge switch are opened after the discharge process, and a voltage is applied to the electrode via the variable capacitor by the voltage application device. run when
5. The electrostatic capacitance detection according to any one of claims 2 to 4, wherein the detection process is repeatedly executed with the capacitance of the variable capacitor fixed after the intermediate potential is once controlled to the reference potential. Device.
前記出力処理は、所定の対象物が前記電極に近接した旨の信号を出力するための前記差動増幅回路の出力値のサンプリング周期よりも短いサンプリング周期における前記差動増幅回路の出力値の変化量の大きさが規定量より大きい場合、当該静電容量検出装置に異常がある旨の信号を出力する処理を含む請求項5記載の静電容量検出装置。 a differential amplifier circuit that receives the intermediate potential and the reference potential and outputs a voltage signal corresponding to the difference between the intermediate potential and the reference potential;
The output processing changes the output value of the differential amplifier circuit in a sampling period shorter than the sampling period of the output value of the differential amplifier circuit for outputting a signal indicating that a predetermined object has approached the electrode. 6. The capacitance detection device according to claim 5 , further comprising a process of outputting a signal indicating that the capacitance detection device is abnormal when the magnitude of the amount is larger than a specified amount.
複数の前記直列接続体同士で、該当するコンデンサの静電容量が互いに異なる請求項1~6のいずれか1項に記載の静電容量検出装置。 The variable capacitor is formed by connecting a plurality of series-connected bodies of a capacitor and a switch in parallel, and the capacitance is made variable by turning on and off the switch,
The capacitance detection device according to any one of claims 1 to 6 , wherein the capacitances of corresponding capacitors of the plurality of series-connected bodies are different from each other.
前記コンデンサアレイに直列接続された検出コンデンサと、a sensing capacitor connected in series with the capacitor array;
前記複数のコンデンサを選択的にオン状態及びオフ状態に切り替えるスイッチング制御部と、a switching control unit that selectively switches the plurality of capacitors between an on state and an off state;
前記合成容量及び前記検出コンデンサの容量による電源の容量分圧の電位である中間電位を検出する検出部と、a detection unit that detects an intermediate potential that is a potential of a power supply capacitive voltage divided by the combined capacitance and the capacitance of the detection capacitor;
前記中間電位と予め設定された参照電位との大小関係が反転する付近の前記合成容量のうちのいずれかを第1合成容量及び第2合成容量として取得する取得部と、an obtaining unit that obtains, as a first combined capacitance and a second combined capacitance, one of the combined capacitances near the point where the magnitude relationship between the intermediate potential and a preset reference potential is inverted;
前記合成容量がそれぞれ前記第1合成容量及び前記第2合成容量であるときの前記中間電位である第1中間電位及び第2中間電位に基づいて、前記中間電位が前記参照電位に一致するときの前記コンデンサアレイの推定合成容量を演算する演算部と、When the intermediate potential matches the reference potential, based on the first intermediate potential and the second intermediate potential, which are the intermediate potentials when the combined capacitance is the first combined capacitor and the second combined capacitor, respectively. a computing unit that computes the estimated combined capacitance of the capacitor array;
前記推定合成容量に基づいて、前記検出コンデンサの容量を検出容量として導出する導出部とを備えた、静電容量検出装置。and a derivation unit that derives the capacitance of the detection capacitor as a detection capacitance based on the estimated combined capacitance.
前記演算部は、前記第1差分電圧及び前記第2差分電圧に基づいて、前記中間電位が前記参照電位に一致するときの前記コンデンサアレイの推定合成容量を演算する請求項8記載の静電容量検出装置。9. The capacitance according to claim 8, wherein the calculation unit calculates the estimated combined capacitance of the capacitor array when the intermediate potential matches the reference potential, based on the first differential voltage and the second differential voltage. detection device.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/815,288 US11293961B2 (en) | 2019-03-13 | 2020-03-11 | Capacitance detection device |
CN202010169275.3A CN111694059B (en) | 2019-03-13 | 2020-03-12 | Capacitance detection device |
EP20163105.8A EP3709514B1 (en) | 2019-03-13 | 2020-03-13 | Capacitance detection device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019046087 | 2019-03-13 | ||
JP2019046087 | 2019-03-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020153963A JP2020153963A (en) | 2020-09-24 |
JP7298366B2 true JP7298366B2 (en) | 2023-06-27 |
Family
ID=72558708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019139352A Active JP7298366B2 (en) | 2019-03-13 | 2019-07-30 | Capacitance detector |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7298366B2 (en) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005106665A (en) | 2003-09-30 | 2005-04-21 | Aisin Seiki Co Ltd | Capacitance detector |
JP2005286734A (en) | 2004-03-30 | 2005-10-13 | Aisin Seiki Co Ltd | Electrostatic capacitor variation detecting device |
JP2006207269A (en) | 2005-01-28 | 2006-08-10 | Aisin Seiki Co Ltd | Capacitance detection device |
JP2009071708A (en) | 2007-09-14 | 2009-04-02 | Omron Corp | Detection device and detection method, and program therefor |
JP2009222523A (en) | 2008-03-14 | 2009-10-01 | Hitachi Ltd | Sensor output device |
US20100244859A1 (en) | 2009-03-27 | 2010-09-30 | Texas Instruments Incorporated | Deconvolution-based capacitive touch detection circuit and method |
JP2013088383A (en) | 2011-10-21 | 2013-05-13 | Asahi Kasei Electronics Co Ltd | Electrostatic capacitance detection circuit and signal processing circuit for touch sensor |
US20180156853A1 (en) | 2016-12-02 | 2018-06-07 | Raydium Semiconductor Corporation | Capacitance measuring circuit and capacitance measuring method |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06242159A (en) * | 1993-02-19 | 1994-09-02 | New Japan Radio Co Ltd | Electrostatic capacity measuring device |
-
2019
- 2019-07-30 JP JP2019139352A patent/JP7298366B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005106665A (en) | 2003-09-30 | 2005-04-21 | Aisin Seiki Co Ltd | Capacitance detector |
JP2005286734A (en) | 2004-03-30 | 2005-10-13 | Aisin Seiki Co Ltd | Electrostatic capacitor variation detecting device |
JP2006207269A (en) | 2005-01-28 | 2006-08-10 | Aisin Seiki Co Ltd | Capacitance detection device |
JP2009071708A (en) | 2007-09-14 | 2009-04-02 | Omron Corp | Detection device and detection method, and program therefor |
JP2009222523A (en) | 2008-03-14 | 2009-10-01 | Hitachi Ltd | Sensor output device |
US20100244859A1 (en) | 2009-03-27 | 2010-09-30 | Texas Instruments Incorporated | Deconvolution-based capacitive touch detection circuit and method |
JP2013088383A (en) | 2011-10-21 | 2013-05-13 | Asahi Kasei Electronics Co Ltd | Electrostatic capacitance detection circuit and signal processing circuit for touch sensor |
US20180156853A1 (en) | 2016-12-02 | 2018-06-07 | Raydium Semiconductor Corporation | Capacitance measuring circuit and capacitance measuring method |
Also Published As
Publication number | Publication date |
---|---|
JP2020153963A (en) | 2020-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111694059B (en) | Capacitance detection device | |
JP5429207B2 (en) | Capacitive physical quantity detector | |
JP7215253B2 (en) | Capacitance detector | |
US10326464B2 (en) | Self-oscillating multi-ramp converter and method for converting a capacitance into a digital signal | |
US9444338B1 (en) | Systems and methods to calibrate switching regulators | |
US9143151B2 (en) | Pulse generator and analog-digital converter including the same | |
US9823285B2 (en) | Charge measurement | |
JP7298366B2 (en) | Capacitance detector | |
TWI540836B (en) | Method for controlling operations of input device having resistor matrix | |
JP7239863B2 (en) | AD converter with self-calibration function | |
US11774284B1 (en) | High-sensitivity light sensor and sensing method thereof comprising a plurality of comparator circuits, reset circuits and counter circuits | |
JP4751343B2 (en) | A / D converter | |
JP5508233B2 (en) | Double integral type A / D converter | |
JPH10190462A (en) | Voltage comparator circuit and analog-to-digital conversion circuit using it | |
US6717393B2 (en) | System for difference calculation using a quad slope converter | |
US10451662B2 (en) | Capacitive pressure sensing circuit and capacitance-to-voltage converter thereof | |
JP2012151683A (en) | A/d conversion device | |
JP4161873B2 (en) | Capacitance type distance sensor | |
US9413371B1 (en) | ADC and analog-to-digital converting method | |
JP5508242B2 (en) | A / D converter | |
JP2017118179A (en) | A/d converter | |
JP2012124589A (en) | A/d converter | |
JP2012112665A (en) | Sensor device | |
JP2017005586A (en) | Piezoelectric sensor | |
KR20000043143A (en) | Circuit for detecting and compensating temperature |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220603 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230516 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230529 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7298366 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |