JP7293681B2 - Amplification circuit and amplifier - Google Patents

Amplification circuit and amplifier Download PDF

Info

Publication number
JP7293681B2
JP7293681B2 JP2019016159A JP2019016159A JP7293681B2 JP 7293681 B2 JP7293681 B2 JP 7293681B2 JP 2019016159 A JP2019016159 A JP 2019016159A JP 2019016159 A JP2019016159 A JP 2019016159A JP 7293681 B2 JP7293681 B2 JP 7293681B2
Authority
JP
Japan
Prior art keywords
circuit
phase
amplifier
transistor
harmonic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019016159A
Other languages
Japanese (ja)
Other versions
JP2020123919A (en
Inventor
理人 西森
優 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2019016159A priority Critical patent/JP7293681B2/en
Publication of JP2020123919A publication Critical patent/JP2020123919A/en
Application granted granted Critical
Publication of JP7293681B2 publication Critical patent/JP7293681B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)

Description

本発明は、増幅回路及び増幅器に関する。 The present invention relates to amplifier circuits and amplifiers.

従来、基本波の２倍の周波数の２次高調波に対して共振する並列共振回路を備える高周波電力増幅器が知られている（例えば、特許文献１参照）。また、基本波の３倍の周波数の３次高調波に対して共振する並列共振回路を備える半導体装置が知られている（例えば、特許文献２参照）。 2. Description of the Related Art Conventionally, there is known a high-frequency power amplifier including a parallel resonant circuit that resonates with respect to a second harmonic of twice the frequency of a fundamental wave (see, for example, Patent Document 1). Also, there is known a semiconductor device provided with a parallel resonant circuit that resonates with respect to a third harmonic having a frequency three times that of the fundamental wave (see, for example, Patent Document 2).

特開平５－１９１１７６号公報JP-A-5-191176 特開２００５－３１１５７９号公報JP-A-2005-311579

しかしながら、従来の技術では、高調波に対する反射係数の位相を電力変換の高効率化に適した範囲に調整することが難しい。 However, with conventional techniques, it is difficult to adjust the phase of the reflection coefficient with respect to harmonics to a range suitable for increasing the efficiency of power conversion.

そこで、本開示は、高調波に対する反射係数の位相を電力変換の高効率化に適した範囲に調整することが容易な増幅回路及び増幅器を提供する。 Therefore, the present disclosure provides an amplifier circuit and an amplifier that can easily adjust the phase of the reflection coefficient with respect to harmonics to a range suitable for improving the efficiency of power conversion.

本開示は、
信号を増幅するトランジスタと、
前記トランジスタの入力側に出力側が接続される伝送線路と、
前記伝送線路の入力側に出力側が接続され、前記信号の基本波の２．３～２．７倍の周波数で共振する並列共振回路と、
前記並列共振回路の入力側に接続されるシャントキャパシタとを備える、増幅回路を提供する。 This disclosure is
a transistor for amplifying a signal;
a transmission line having an output side connected to an input side of the transistor;
a parallel resonant circuit having an output side connected to the input side of the transmission line and resonating at a frequency 2.3 to 2.7 times the fundamental wave of the signal;
and a shunt capacitor connected to the input side of the parallel resonant circuit.

また、本開示は、
増幅回路と、前記増幅回路により増幅された送信波を出力するアンテナとを備える増幅器であって、
前記増幅回路は、
信号を増幅するトランジスタと、
前記トランジスタの入力側に出力側が接続される伝送線路と、
前記伝送線路の入力側に出力側が接続され、前記信号の基本波の２．３～２．７倍の周波数で共振する並列共振回路と、
前記並列共振回路の入力側に接続されるシャントキャパシタとを備える、増幅器を提供する。
This disclosure also provides
An amplifier comprising an amplifier circuit and an antenna for outputting a transmission wave amplified by the amplifier circuit,
The amplifier circuit is
a transistor for amplifying a signal;
a transmission line having an output side connected to an input side of the transistor;
a parallel resonant circuit having an output side connected to the input side of the transmission line and resonating at a frequency 2.3 to 2.7 times the fundamental wave of the signal;
and a shunt capacitor connected to the input side of the parallel resonant circuit.

本開示の技術によれば、高調波に対する反射係数の位相を電力変換の高効率化に適した範囲に調整することが容易な増幅回路及び増幅器を提供できる。 According to the technique of the present disclosure, it is possible to provide an amplifier circuit and an amplifier that can easily adjust the phase of the reflection coefficient with respect to harmonics to a range suitable for improving the efficiency of power conversion.

一実施形態における増幅器の構成例を示す図である。It is a figure which shows the structural example of the amplifier in one Embodiment. 一比較形態における増幅回路の構成例を示す図である。It is a figure which shows the structural example of the amplifier circuit in one comparative form. 増幅回路の反射係数平面を例示するスミスチャートである。4 is a Smith chart illustrating a reflection coefficient plane of an amplifier circuit; 一比較形態における増幅回路の構成例を具体的に示す図である。It is a figure which shows the example of a structure of the amplifier circuit in one comparative form concretely. 一比較形態における増幅回路の反射係数平面を例示するスミスチャートである。6 is a Smith chart illustrating a reflection coefficient plane of an amplifier circuit in one comparative form; 第１の実施形態における増幅回路の構成例を示す図である。3 is a diagram showing a configuration example of an amplifier circuit in the first embodiment; FIG. 並列共振回路の位相の周波数特性を例示する図である。It is a figure which illustrates the frequency characteristic of the phase of a parallel resonant circuit. 並列共振回路の反射係数平面を例示するスミスチャートである。4 is a Smith chart illustrating a reflection coefficient plane of a parallel resonant circuit; 第１の実施形態における増幅回路の反射係数平面を例示するスミスチャートである。6 is a Smith chart illustrating a reflection coefficient plane of the amplifier circuit in the first embodiment; 並列共振回路の構成例を示す図である。It is a figure which shows the structural example of a parallel resonance circuit. 並列共振回路の共振周波数と、２次高調波に対する反射係数と３次高調波に対する反射係数との間での位相差との関係を例示する図である。FIG. 4 is a diagram illustrating the relationship between the resonance frequency of a parallel resonance circuit and the phase difference between the reflection coefficient for the second harmonic and the reflection coefficient for the third harmonic. 第２の実施形態における増幅回路の構成例を示す図である。It is a figure which shows the structural example of the amplifier circuit in 2nd Embodiment. 第３の実施形態における増幅回路の構成例を示す図である。FIG. 11 is a diagram illustrating a configuration example of an amplifier circuit in a third embodiment; FIG.

以下、本開示の実施形態を図面を参照して説明する。 Embodiments of the present disclosure will be described below with reference to the drawings.

図１は、本実施形態における増幅器の構成の一例を示す図である。増幅器１００は、例えば、電波を送受する無線基地局装置等の無線通信装置、レーダーなどのセンサ装置、マイクロ波を送信して物体を加熱するマイクロ波加熱装置として使用することができる。 FIG. 1 is a diagram showing an example of the configuration of an amplifier according to this embodiment. The amplifier 100 can be used, for example, as a wireless communication device such as a wireless base station device that transmits and receives radio waves, a sensor device such as a radar, and a microwave heating device that transmits microwaves to heat an object.

増幅器１００は、例えば、ベースバンド回路１、ミキサ２、局部発振器３、パワーアンプ４及びアンテナ５を備える。ベースバンド回路１から変調処理されて出力されるベースバンド信号あるいは中間周波数信号は、ミキサ２及び局部発振器３により送信周波数帯にアップコンバートされ、パワーアンプ４により増幅される。パワーアンプ４により増幅された後の信号（送信波）は、パワーアンプ４の出力ノードに接続されるアンテナ５から出力される。ミキサ２は、ベースバンド回路１からのベースバンド信号あるいは中間周波数信号を、局部発振器３から出力される局部発振信号とミキシングし、ミキシング後の信号をパワーアンプ４の入力端子に供給する。パワーアンプ４は、本実施形態における増幅回路の一例である。 The amplifier 100 comprises, for example, a baseband circuit 1, a mixer 2, a local oscillator 3, a power amplifier 4 and an antenna 5. A baseband signal or an intermediate frequency signal that is modulated and output from the baseband circuit 1 is up-converted to a transmission frequency band by the mixer 2 and the local oscillator 3 and amplified by the power amplifier 4 . A signal (transmission wave) amplified by the power amplifier 4 is output from an antenna 5 connected to an output node of the power amplifier 4 . The mixer 2 mixes the baseband signal or intermediate frequency signal from the baseband circuit 1 with the local oscillation signal output from the local oscillator 3 and supplies the mixed signal to the input terminal of the power amplifier 4 . The power amplifier 4 is an example of an amplifier circuit in this embodiment.

次に、本実施形態における増幅回路と比較するため、本実施形態における増幅回路の詳細について説明する前に、一比較形態における増幅回路について説明する。 Next, in order to make a comparison with the amplifier circuit according to the present embodiment, an amplifier circuit according to a comparative example will be described before describing the details of the amplifier circuit according to the present embodiment.

図２は、一比較形態における増幅回路の構成例を示す図である。 FIG. 2 is a diagram showing a configuration example of an amplifier circuit in one comparative form.

マイクロ波帯の高周波信号を増幅する増幅回路１０では、電力変換の高効率化のために、高調波処理回路１２が用いられる。高調波処理回路１２とは、トランジスタ１１の出力端（図２の場合、ドレインＤ）に発生する高調波に対する終端条件を最適化し、トランジスタ１１の出力端に現れる電圧波形及び電流波形を整形し、トランジスタ１１内で消費される電力を低減する回路である。高調波処理回路１２は、トランジスタ１１の出力端と出力点１３との間に直列に接続される。出力点１３には、不図示の負荷が接続される。 A harmonic processing circuit 12 is used in the amplifier circuit 10 for amplifying a high frequency signal in the microwave band in order to improve the efficiency of power conversion. The harmonic processing circuit 12 optimizes the termination conditions for harmonics generated at the output end of the transistor 11 (drain D in the case of FIG. 2), shapes the voltage waveform and current waveform appearing at the output end of the transistor 11, This circuit reduces the power consumed in the transistor 11 . Harmonic processing circuit 12 is connected in series between the output terminal of transistor 11 and output point 13 . A load (not shown) is connected to the output point 13 .

電力変換の高効率化を実現する高調波処理回路１２の種類として、増幅回路１０をＦ級動作させる回路と、増幅回路１０を逆Ｆ級動作させる回路とがある。Ｆ級動作とは、トランジスタ１１の出力端から負荷側を見たインピーダンスを、偶数次高調波に対しては短絡状態とし、奇数次高調波に対しては開放状態とする動作である。逆Ｆ級動作とは、トランジスタ１１の出力端から負荷側を見たインピーダンスを、偶数次高調波に対しては開放状態とし、奇数次高調波に対しては短絡状態とする動作である。 As types of the harmonic processing circuit 12 that realizes high efficiency of power conversion, there are a circuit that operates the amplifier circuit 10 in class F and a circuit that operates the amplifier circuit 10 in reverse class F. The class F operation is an operation in which the impedance viewed from the output end of the transistor 11 to the load side is short-circuited for even-order harmonics and open-circuited for odd-order harmonics. The inverse class F operation is an operation in which the impedance viewed from the output terminal of the transistor 11 to the load side is open for even-order harmonics and short-circuited for odd-order harmonics.

しかしながら、トランジスタ１１によっては、トランジスタ１１の出力端から負荷側を見たインピーダンスを、偶数次高調波に対しても奇数次高調波に対しても開放状態に近づける方が、高効率化を実現できる場合がある。なぜなら、トランジスタ１１の内部寄生容量（例えば、ドレインＤとソースＳとの間の寄生容量Ｃｄｓ）などが、インピーダンスに影響するからである。 However, depending on the transistor 11, higher efficiency can be achieved by making the impedance of the load side viewed from the output end of the transistor 11 closer to the open state for both even-order harmonics and odd-order harmonics. Sometimes. This is because the internal parasitic capacitance of the transistor 11 (for example, the parasitic capacitance Cds between the drain D and the source S) affects the impedance.

トランジスタ１１の出力端から負荷側を見た反射係数Γの位相θを調べると、２次高調波に対する反射係数Γ２の位相θ２と３次高調波に対する反射係数Γ３の位相θ３を、図３に示すような領域に設定することで、高効率化を実現できる。より具体的には、高効率化の実現には、位相θ２と位相θ３は、いずれも、０°＜θ＜１２０°の範囲に設定されることが好ましく、０°＜θ＜９０°がより好ましく、０°＜θ＜６０°がさらに好ましい。位相θ２と位相θ３がこれらの範囲から外れると、電力変換の効率が急激に減少する。３次高調波に対する反射係数Γ３の位相θ３が２次高調波に対する反射係数Γ２の位相θ２よりも大きいのは、周波数が高いほどトランジスタ１１の内部寄生容量の影響を受けやすいためである。なお、点１４は、オープン（開放状態）を、点１５は、ショート（短絡状態）を表す。 When examining the phase θ of the reflection coefficient Γ when the load side is viewed from the output end of the transistor 11, the phase θ2 of the reflection coefficient Γ2 for the second harmonic and the phase θ3 of the reflection coefficient Γ3 for the third harmonic are given by By setting the region as shown in FIG. 3, high efficiency can be achieved. More specifically, in order to achieve high efficiency, both phase θ2 and phase θ3 are preferably set in the range of 0°<θ<120°, and 0°<θ<90°. is more preferable, and 0°<θ<60° is even more preferable. When phase θ 2 and phase θ 3 deviate from these ranges, the efficiency of power conversion decreases sharply. The reason why the phase θ3 of the reflection coefficient Γ3 for the third harmonic is larger than the phase θ2 of the reflection coefficient Γ2 for the second harmonic is that the internal parasitic capacitance of the transistor 11 is more likely to affect the higher the frequency . be. A point 14 indicates open (open state), and a point 15 indicates short (short-circuit state).

例えば、図４は、図２に示す一比較形態における増幅回路１０の構成の具体例を示す。高調波処理回路１２は、基本波３ＧＨｚにおける電気長が４０°で特性インピーダンスが５０Ωの伝送線路１６と、キャパシタンスが２ｐＦのシャントキャパシタ１７とを有する。 For example, FIG. 4 shows a specific example of the configuration of the amplifier circuit 10 in one comparative form shown in FIG. The harmonic processing circuit 12 has a transmission line 16 with an electrical length of 40° and a characteristic impedance of 50Ω at a fundamental wave of 3 GHz, and a shunt capacitor 17 with a capacitance of 2 pF.

図５は、図４に示す増幅回路１０の反射係数平面を例示するスミスチャートである。マーカｍ８１，ｍ８２は、スミスチャート上での反射係数Γの位相（位置）を表す。ｆｒｅｑ．は、周波数の略語である。Ｓ（１，１）は、反射係数Γと等価なＳパラメータである。ｍ８１，ｍ８２のＺは、トランジスタ１１の出力端から負荷側を見たインピーダンスを表す。Ｚ０は、伝送線路１６の特性インピーダンスである。 FIG. 5 is a Smith chart illustrating the reflection coefficient plane of the amplifier circuit 10 shown in FIG. Markers m81 and m82 represent the phase (position) of the reflection coefficient Γ on the Smith chart. freq. is an abbreviation for frequency. S(1,1) is an S-parameter equivalent to the reflection coefficient Γ. Z of m81 and m82 represents the impedance of the load side viewed from the output end of the transistor 11 . Z0 is the characteristic impedance of the transmission line 16;

高効率化を実現するため、図４に示すように、高調波処理回路１２の構成を、シャントキャパシタ１７と伝送線路１６との組み合わせ回路にすることより、高調波に対する反射係数Γの位相θを点１４（オープン）の近くに回転させることができる。しかしながら、図５に示すように、９ＧＨｚの３次高調波に対する反射係数Γ３の位相θ３（マーカｍ８１で示す位置）の方が、６ＧＨｚの２次高調波に対する反射係数Γ２の位相θ２（マーカｍ８２で示す位置）よりも大きく回ってしまう。つまり、３次高調波の方が２次高調波に比べて反射係数の位相が回りやすく、位相θ３と位相θ２との位相差が大きくなりやすい。そのため、図４に示すような構成では、θ２及びθ３を、上述の図３で示したような高効率化に適正な範囲（０°＜θ＜１２０°）に調整することは難しい。このような適正な範囲内に両方の位相θを調整するには、伝送線路１６を非常に長くしてもよいが、回路面積が非常に大きくなるので、あまり実用的な調整方法ではない。 In order to achieve high efficiency, as shown in FIG. 4, the configuration of the harmonic processing circuit 12 is a combination circuit of a shunt capacitor 17 and a transmission line 16, so that the phase θ of the reflection coefficient Γ with respect to harmonics is It can be rotated near point 14 (open). However, as shown in FIG. 5, the phase θ 3 of the reflection coefficient Γ 3 for the third harmonic of 9 GHz (the position indicated by the marker m81) is the phase θ 2 of the reflection coefficient Γ 2 for the second harmonic of 6 GHz. (the position indicated by the marker m82). That is, the phase of the reflection coefficient of the third harmonic tends to rotate more easily than the phase of the second harmonic, and the phase difference between the phase θ3 and the phase θ2 tends to increase. Therefore, in the configuration shown in FIG. 4, it is difficult to adjust θ 2 and θ 3 to the appropriate range (0°<θ<120°) for high efficiency as shown in FIG. To adjust both phases .theta. within such an appropriate range, the transmission line 16 may be made very long.

このような問題を解決するため、第１の実施形態における増幅回路は、図６に示すような、高調波処理による高効率化を可能にする構成を有する。図６は、第１の実施形態における増幅回路の構成例を示す図である。図６に示す増幅回路２０は、トランジスタ２１、伝送線路２６、並列共振回路２２及びシャントキャパシタ２７を備える。 In order to solve such a problem, the amplifier circuit in the first embodiment has a configuration as shown in FIG. 6 that enables high efficiency by harmonic processing. FIG. 6 is a diagram showing a configuration example of an amplifier circuit according to the first embodiment. The amplifier circuit 20 shown in FIG. 6 includes a transistor 21 , a transmission line 26 , a parallel resonance circuit 22 and a shunt capacitor 27 .

トランジスタ２１は、信号を増幅する半導体素子である。トランジスタ２１は、例えば、ゲートＧ、ソースＳ、ドレインＤを有するＦＥＴ（Field Effect Transistor）である。トランジスタ２１に、ＳｉＣ（炭化ケイ素）やＧａＮ（窒化ガリウム）などのＷＢＧ（Wide Band Gap）デバイスを使用することによって、増幅回路２０の高周波出力特性が向上する。 The transistor 21 is a semiconductor element that amplifies signals. The transistor 21 is an FET (Field Effect Transistor) having a gate G, a source S, and a drain D, for example. By using a WBG (Wide Band Gap) device such as SiC (silicon carbide) or GaN (gallium nitride) for the transistor 21, the high frequency output characteristics of the amplifier circuit 20 are improved.

伝送線路２６は、トランジスタ２１の出力側に入力側が接続され、図６の場合、トランジスタ２１のドレインＤに入力側が接続されている。 The input side of the transmission line 26 is connected to the output side of the transistor 21, and the input side is connected to the drain D of the transistor 21 in the case of FIG.

並列共振回路２２は、伝送線路２６の出力側に入力側が接続され、トランジスタ２１から出力される信号の基本波の２．５倍程度の周波数で共振する。図６には、並列共振回路２２が伝送線路２５とキャパシタ２４との並列回路を含む場合が示されている。 The parallel resonant circuit 22 has its input side connected to the output side of the transmission line 26 and resonates at a frequency about 2.5 times the fundamental wave of the signal output from the transistor 21 . FIG. 6 shows a case where parallel resonant circuit 22 includes a parallel circuit of transmission line 25 and capacitor 24 .

シャントキャパシタ２７は、並列共振回路２２の出力側に接続され、図６の場合、並列共振回路２２と出力点２３との間に接続されている。出力点２３には、不図示の負荷が接続される。 The shunt capacitor 27 is connected to the output side of the parallel resonant circuit 22, and is connected between the parallel resonant circuit 22 and the output point 23 in the case of FIG. A load (not shown) is connected to the output point 23 .

ここで、図７は、並列共振回路２２の位相の周波数特性を例示する図である。図７に示すように、並列共振回路２２の共振周波数（この場合、３ＧＨｚの基本波の２．５倍の７．５ＧＨｚ）の前後では、並列共振回路２２の位相が急峻に変化する。マーカｍ８２ａ，ｍ８３ａ，ｍ８１ａは、それぞれ、基本波の２倍波、２．５倍波、３倍波の各周波数での並列共振回路２２の位相を表す。したがって、並列共振回路２２の直前の点２９（図６参照）から負荷側を見たときの２次高調波に対する反射係数の位相と３次高調波に対する反射係数の位相との差（位相差Δ）は、図８に示すように非常に大きくなる。 Here, FIG. 7 is a diagram illustrating the frequency characteristics of the phase of the parallel resonant circuit 22. As shown in FIG. As shown in FIG. 7, the phase of the parallel resonant circuit 22 sharply changes around the resonant frequency of the parallel resonant circuit 22 (in this case, 7.5 GHz, which is 2.5 times the fundamental wave of 3 GHz). Markers m82a, m83a, and m81a represent the phases of the parallel resonant circuit 22 at the respective frequencies of the 2nd, 2.5th, and 3rd harmonics of the fundamental wave. Therefore, the difference between the phase of the reflection coefficient for the second harmonic and the phase of the reflection coefficient for the third harmonic (phase difference Δ ) becomes very large as shown in FIG.

そこで、基本波の２．５倍程度に設定された共振周波数の前後では並列共振回路２２の位相が急峻に変化することを利用して、図６に示すように、基本波の２．５倍程度の周波数で共振する並列共振回路２２に伝送線路２６を組み合わせる。これにより、トランジスタ２１の出力端２８から負荷側を見たとき、３次高調波に対する反射係数の位相は、２次高調波に対する反射係数の位相よりも３６０゜近く多く回る（図９参照）。例えば図７，８において、マーカｍ８２ａで表される２次高調波に対する位相とマーカｍ８１ａで表される３次高調波に対する位相との差（位相差Δ）は、２６４．６５°（＝１５２．０５°－（－１１２．６０°））である。よって、並列共振回路２２に伝送線路２６を組み合わせることで、図９に示すように、マーカｍ８１で表される３次高調波に対する位相は、マーカｍ８２で表される２次高調波に対する位相に対して（２６４．６５＋α）°回ることになる。αは、伝送線路２６により生ずる位相変化量を表す。したがって、マーカｍ８１で表される３次高調波に対する位相とマーカｍ８２で表される２次高調波に対する位相とが共に上述の範囲（０°＜θ＜１２０°）内になるように、伝送線路２６の長さを設計すれば、増幅回路２０の高効率化を実現できる。 Therefore, by utilizing the fact that the phase of the parallel resonance circuit 22 sharply changes before and after the resonance frequency set to about 2.5 times the fundamental wave, as shown in FIG. A transmission line 26 is combined with a parallel resonant circuit 22 that resonates at a frequency of about . As a result, when the load side is viewed from the output terminal 28 of the transistor 21, the phase of the reflection coefficient for the third harmonic is rotated by nearly 360° more than the phase of the reflection coefficient for the second harmonic (see FIG. 9). For example, in FIGS. 7 and 8, the difference (phase difference Δ) between the phase of the second harmonic indicated by the marker m82a and the phase of the third harmonic indicated by the marker m81a is 264.65° (=152. 05°-(-112.60°)). Therefore, by combining the parallel resonant circuit 22 with the transmission line 26, as shown in FIG. (264.65+α)°. α represents the amount of phase change caused by the transmission line 26 . Therefore, the transmission line is arranged so that both the phase of the third harmonic represented by the marker m81 and the phase of the second harmonic represented by the marker m82 are within the above range (0°<θ<120°). By designing the length of 26, the efficiency of the amplifier circuit 20 can be improved.

このように、図６に示す回路構成を有する増幅回路２０によれば、２次高調波に対する反射係数Γ２の位相θ２及び３次高調波に対する反射係数Γ３の位相θ３を、図９に示すように、高効率化に適正な範囲（０°＜θ＜１２０°）に単純な構成で容易に調整できる。 As described above , according to the amplifier circuit 20 having the circuit configuration shown in FIG. , it can be easily adjusted to a range (0°<θ<120°) appropriate for high efficiency with a simple configuration.

なお、図９において、マーカｍ８２は、トランジスタ２１の出力端から負荷側を見たときの反射係数Γ２の位相θ２の位置を表し、マーカｍ８１は、トランジスタ２１の出力端から負荷側を見たときの反射係数Γ３の位相θ３の位置を表す。また、図６において、並列共振回路２２の共振周波数は、７．５ＧＨｚ（基本波３ＧＨｚの２．５倍）である。並列共振回路２２は、７．５ＧＨｚにおいて、電気長が５°で特性インピーダンスが５０Ωの伝送線路２５と、キャパシタンスが２ｐＦのキャパシタとの並列回路により形成されている。また、７．５ＧＨｚにおいて、シャントキャパシタ２７のキャパシタンスは２ｐＦであり、伝送線路２６の電気長は３０°で特性インピーダンスは５０Ωである。 In FIG. 9, the marker m82 represents the position of the phase θ2 of the reflection coefficient Γ2 when the load side is viewed from the output end of the transistor 21, and the marker m81 represents the position of the load side viewed from the output end of the transistor 21. represents the position of the phase θ3 of the reflection coefficient Γ3 when In FIG. 6, the resonance frequency of the parallel resonance circuit 22 is 7.5 GHz (2.5 times the fundamental wave of 3 GHz). The parallel resonant circuit 22 is formed by a parallel circuit of a transmission line 25 having an electrical length of 5° and a characteristic impedance of 50Ω and a capacitor having a capacitance of 2 pF at 7.5 GHz. At 7.5 GHz, the capacitance of the shunt capacitor 27 is 2 pF, the electrical length of the transmission line 26 is 30°, and the characteristic impedance is 50Ω.

図１１は、図１０に示す並列共振回路２２の共振周波数の違いによって、２次高調波に対する反射係数と３次高調波に対する反射係数との間での位相差Δが、どの程度変化するかを計算で求めたグラフである。図１０に示す並列共振回路２２は、伝送線路２５とキャパシタ２４との並列回路である。 FIG. 11 shows how the phase difference Δ between the reflection coefficient for the second harmonic and the reflection coefficient for the third harmonic changes depending on the difference in the resonance frequency of the parallel resonance circuit 22 shown in FIG. It is a graph obtained by calculation. A parallel resonant circuit 22 shown in FIG. 10 is a parallel circuit of a transmission line 25 and a capacitor 24 .

図１１において、ｆ０は、基本波の周波数を表す。並列共振回路２２の共振周波数が、基本波の２．３～２．７倍であれば、２．５倍の場合とほぼ同程度の位相差Δが生じる。したがって、並列共振回路２２が基本波の２．３～２．７倍の周波数で共振する場合でも、２次高調波に対する反射係数Γ２の位相θ２及び３次高調波に対する反射係数Γ３の位相θ３を、図９のように、高効率化に適正な範囲（０°＜θ＜１２０°）に調整できる。 In FIG. 11, f 0 represents the frequency of the fundamental wave. If the resonance frequency of the parallel resonance circuit 22 is 2.3 to 2.7 times that of the fundamental wave, a phase difference Δ that is approximately the same as when it is 2.5 times. Therefore, even when the parallel resonant circuit 22 resonates at a frequency 2.3 to 2.7 times the fundamental wave, the phase θ2 of the reflection coefficient Γ2 for the second harmonic and the phase θ2 of the reflection coefficient Γ3 for the third harmonic As shown in FIG. 9, the phase θ3 can be adjusted within a proper range (0°<θ<120°) for high efficiency.

図１２は、第２の実施形態における増幅回路の構成例を示す図である。上述の実施形態と同様の構成及び効果についての説明は、上述の説明を援用することで、省略又は簡略する。図１２に示す増幅回路３０は、図６に示す並列共振回路２２とは構成が異なる並列共振回路３２を備える。図１２に示す並列共振回路３２は、インダクタ３５とキャパシタ２４との並列回路を含み、基本波の２．３～２．７倍の周波数で共振する。インダクタ３５は、例えば、コイル素子である。このような構成を有する第２の実施形態でも、第１の実施形態と同様、２次高調波に対する反射係数Γ２の位相θ２及び３次高調波に対する反射係数Γ３の位相θ３を、図９のように、高効率化に適正な範囲（０°＜θ＜１２０°）に単純な構成で容易に調整できる。 FIG. 12 is a diagram showing a configuration example of an amplifier circuit according to the second embodiment. Descriptions of configurations and effects similar to those of the above-described embodiments are omitted or simplified by citing the above descriptions. The amplifier circuit 30 shown in FIG. 12 includes a parallel resonant circuit 32 having a configuration different from that of the parallel resonant circuit 22 shown in FIG. A parallel resonance circuit 32 shown in FIG. 12 includes a parallel circuit of an inductor 35 and a capacitor 24, and resonates at a frequency 2.3 to 2.7 times the fundamental wave. The inductor 35 is, for example, a coil element. In the second embodiment having such a configuration, as in the first embodiment, the phase θ2 of the reflection coefficient Γ2 for the second harmonic and the phase θ3 of the reflection coefficient Γ3 for the third harmonic are As shown in FIG. 9, it can be easily adjusted to a proper range (0°<θ<120°) for high efficiency with a simple configuration.

図１３は、第３の実施形態における増幅回路の構成例を示す図である。上述の実施形態と同様の構成及び効果についての説明は、上述の説明を援用することで、省略又は簡略する。図１３に示す増幅回路４０は、伝送線路４６と並列共振回路４２とシャントキャパシタ４７とがトランジスタ２１の入力側に配置されている点で、図６に示す構成と異なる。 FIG. 13 is a diagram showing a configuration example of an amplifier circuit according to the third embodiment. Descriptions of configurations and effects similar to those of the above-described embodiments are omitted or simplified by citing the above descriptions. The amplifier circuit 40 shown in FIG. 13 differs from the configuration shown in FIG.

伝送線路４６は、トランジスタ２１の入力側に出力側が接続され、図１３の場合、トランジスタ２１のゲートＧに出力側が接続されている。 The transmission line 46 has its output side connected to the input side of the transistor 21, and has its output side connected to the gate G of the transistor 21 in the case of FIG.

並列共振回路４２は、伝送線路４６の入力側に出力側が接続され、トランジスタ２１に入力される信号の基本波の２．３～２．７倍の周波数で共振する。図１３には、並列共振回路４２が伝送線路４５とキャパシタ４４との並列回路を含む場合が示されている。なお、伝送線路４５は、コイル素子等のインダクタに置換されてもよい。 The parallel resonant circuit 42 has its output side connected to the input side of the transmission line 46 and resonates at a frequency 2.3 to 2.7 times the fundamental wave of the signal input to the transistor 21 . FIG. 13 shows a case where the parallel resonant circuit 42 includes a parallel circuit of a transmission line 45 and a capacitor 44. In FIG. The transmission line 45 may be replaced with an inductor such as a coil element.

シャントキャパシタ４７は、並列共振回路４２の入力側に接続され、図１３の場合、並列共振回路４２と入力点４３との間に接続されている。入力点４３には、高周波信号を入力点４３に供給する不図示の外部回路が接続される。 The shunt capacitor 47 is connected to the input side of the parallel resonant circuit 42, and is connected between the parallel resonant circuit 42 and the input point 43 in the case of FIG. The input point 43 is connected to an external circuit (not shown) that supplies a high frequency signal to the input point 43 .

図１３において、並列共振回路４２は、トランジスタ２１に入力される信号の基本波の２．３～２．７倍の周波数で共振する。よって、上述の場合と同様に、並列共振回路４２と伝送線路４６との間の点４９から信号入力側を見たときの２次高調波に対する反射係数の位相と３次高調波に対する反射係数の位相との差（位相差Δ）は、非常に大きくなる。この点を利用して、並列共振回路４２に伝送線路４６を組み合わせることにより、トランジスタ２１の入力端４８から信号入力側を見たとき、３次高調波に対する反射係数の位相は、２次高調波に対する反射係数の位相よりも３６０゜近く多く回る。したがって、図１３に示す回路構成を有する増幅回路４０によれば、２次高調波に対する反射係数Γ２の位相θ２及び３次高調波に対する反射係数Γ３の位相θ３を、図９のように、高効率化に適正な範囲（０°＜θ＜１２０°）に単純な構成で容易に調整できる。 In FIG. 13, parallel resonant circuit 42 resonates at a frequency 2.3 to 2.7 times the fundamental wave of the signal input to transistor 21 . Therefore, as in the case described above, when the signal input side is viewed from the point 49 between the parallel resonant circuit 42 and the transmission line 46, the phase of the reflection coefficient for the second harmonic and the phase of the reflection coefficient for the third harmonic are The difference from the phase (phase difference Δ) becomes very large. Taking advantage of this point, by combining the transmission line 46 with the parallel resonant circuit 42, when the signal input side is viewed from the input terminal 48 of the transistor 21, the phase of the reflection coefficient with respect to the third harmonic is reduced to that of the second harmonic. It rotates nearly 360° more than the phase of the reflection coefficient for . Therefore , according to the amplifier circuit 40 having the circuit configuration shown in FIG. In addition, it can be easily adjusted to a proper range (0°<θ<120°) for high efficiency with a simple configuration.

以上、増幅回路及び増幅器を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。 Although the amplifier circuit and the amplifier have been described above based on the embodiments, the present invention is not limited to the above embodiments. Various modifications and improvements such as combination or replacement with part or all of other embodiments are possible within the scope of the present invention.

以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
信号を増幅するトランジスタと、
前記トランジスタの出力側に入力側が接続される伝送線路と、
前記伝送線路の出力側に入力側が接続され、前記信号の基本波の２．３～２．７倍の周波数で共振する並列共振回路と、
前記並列共振回路の出力側に接続されるシャントキャパシタとを備える、増幅回路。
（付記２）
信号を増幅するトランジスタと、
前記トランジスタの入力側に出力側が接続される伝送線路と、
前記伝送線路の入力側に出力側が接続され、前記信号の基本波の２．３～２．７倍の周波数で共振する並列共振回路と、
前記並列共振回路の入力側に接続されるシャントキャパシタとを備える、増幅回路。
（付記３）
前記並列共振回路は、伝送線路とキャパシタとの並列回路を含む、付記１又は２に記載の増幅回路。
（付記４）
前記並列共振回路は、インダクタとキャパシタとの並列回路を含む、付記１又は２に記載の増幅回路。
（付記５）
２次高調波に対する反射係数の位相と３次高調波に対する反射係数の位相とは、０°よりも大きく１２０°よりも小さい、付記１から４のいずれか一項に記載の増幅回路。
（付記６）
２次高調波に対する反射係数の位相と３次高調波に対する反射係数の位相とは、０°よりも大きく９０°よりも小さい、付記１から４のいずれか一項に記載の増幅回路。
（付記７）
２次高調波に対する反射係数の位相と３次高調波に対する反射係数の位相とは、０°よりも大きく６０°よりも小さい、付記１から４のいずれか一項に記載の増幅回路。
（付記８）
増幅回路と、前記増幅回路により増幅された送信波を出力するアンテナとを備える増幅器であって、
前記増幅回路は、
信号を増幅するトランジスタと、
前記トランジスタの出力側に入力側が接続される伝送線路と、
前記伝送線路の出力側に入力側が接続され、前記信号の基本波の２．３～２．７倍の周波数で共振する並列共振回路と、
前記並列共振回路の出力側に接続されるシャントキャパシタとを備える、増幅器。
（付記９）
増幅回路と、前記増幅回路により増幅された送信波を出力するアンテナとを備える増幅器であって、
前記増幅回路は、
信号を増幅するトランジスタと、
前記トランジスタの入力側に出力側が接続される伝送線路と、
前記伝送線路の入力側に出力側が接続され、前記信号の基本波の２．３～２．７倍の周波数で共振する並列共振回路と、
前記並列共振回路の入力側に接続されるシャントキャパシタとを備える、増幅器。 The following additional remarks are disclosed regarding the above embodiments.
(Appendix 1)
a transistor for amplifying a signal;
a transmission line having an input side connected to the output side of the transistor;
a parallel resonant circuit having an input side connected to the output side of the transmission line and resonating at a frequency 2.3 to 2.7 times the fundamental wave of the signal;
and a shunt capacitor connected to the output side of the parallel resonant circuit.
(Appendix 2)
a transistor for amplifying a signal;
a transmission line having an output side connected to an input side of the transistor;
a parallel resonant circuit having an output side connected to the input side of the transmission line and resonating at a frequency 2.3 to 2.7 times the fundamental wave of the signal;
and a shunt capacitor connected to the input side of the parallel resonant circuit.
(Appendix 3)
3. The amplifier circuit according to appendix 1 or 2, wherein the parallel resonant circuit includes a parallel circuit of a transmission line and a capacitor.
(Appendix 4)
3. The amplifier circuit according to appendix 1 or 2, wherein the parallel resonant circuit includes a parallel circuit of an inductor and a capacitor.
(Appendix 5)
5. The amplifier circuit according to any one of appendices 1 to 4, wherein the phase of the reflection coefficient for the second harmonic and the phase of the reflection coefficient for the third harmonic are larger than 0° and smaller than 120°.
(Appendix 6)
5. The amplifier circuit according to any one of appendices 1 to 4, wherein the phase of the reflection coefficient for the second harmonic and the phase of the reflection coefficient for the third harmonic are larger than 0° and smaller than 90°.
(Appendix 7)
5. The amplifier circuit according to any one of appendices 1 to 4, wherein the phase of the reflection coefficient for the second harmonic and the phase of the reflection coefficient for the third harmonic are greater than 0° and less than 60°.
(Appendix 8)
An amplifier comprising an amplifier circuit and an antenna for outputting a transmission wave amplified by the amplifier circuit,
The amplifier circuit is
a transistor for amplifying a signal;
a transmission line having an input side connected to the output side of the transistor;
a parallel resonant circuit having an input side connected to the output side of the transmission line and resonating at a frequency 2.3 to 2.7 times the fundamental wave of the signal;
and a shunt capacitor connected to the output side of the parallel resonant circuit.
(Appendix 9)
An amplifier comprising an amplifier circuit and an antenna for outputting a transmission wave amplified by the amplifier circuit,
The amplifier circuit is
a transistor for amplifying a signal;
a transmission line having an output side connected to an input side of the transistor;
a parallel resonant circuit having an output side connected to the input side of the transmission line and resonating at a frequency 2.3 to 2.7 times the fundamental wave of the signal;
and a shunt capacitor connected to the input side of the parallel resonant circuit.

１０，２０，３０，４０ 増幅回路
４ パワーアンプ
５ アンテナ
２１ トランジスタ
２２，４２ 並列共振回路
２５，２６，４５，４６ 伝送線路
２７，４７ シャントキャパシタ
１００ 増幅器 10, 20, 30, 40 amplifier circuit 4 power amplifier 5 antenna 21 transistors 22, 42 parallel resonance circuits 25, 26, 45, 46 transmission lines 27, 47 shunt capacitor 100 amplifier

Claims (5)

信号を増幅するトランジスタと、
前記トランジスタの入力側に出力側が接続される伝送線路と、
前記伝送線路の入力側に出力側が接続され、前記信号の基本波の２．３～２．７倍の周波数で共振する並列共振回路と、
前記並列共振回路の入力側に接続されるシャントキャパシタとを備える、増幅回路。 a transistor for amplifying a signal;
a transmission line having an output side connected to an input side of the transistor;
a parallel resonant circuit having an output side connected to the input side of the transmission line and resonating at a frequency 2.3 to 2.7 times the fundamental wave of the signal;
and a shunt capacitor connected to the input side of the parallel resonant circuit. 前記並列共振回路は、伝送線路とキャパシタとの並列回路を含む、請求項１に記載の増幅回路。 2. The amplifier circuit according to claim 1 , wherein said parallel resonant circuit includes a parallel circuit of a transmission line and a capacitor. 前記並列共振回路は、インダクタとキャパシタとの並列回路を含む、請求項１に記載の増幅回路。 2. The amplifier circuit according to claim 1 , wherein said parallel resonant circuit includes a parallel circuit of an inductor and a capacitor. ２次高調波に対する反射係数の位相と３次高調波に対する反射係数の位相とは、０°よりも大きく１２０°よりも小さい、請求項１から３のいずれか一項に記載の増幅回路。 4. The amplifier circuit according to claim 1, wherein the phase of the reflection coefficient for the second harmonic and the phase of the reflection coefficient for the third harmonic are greater than 0[deg.] and less than 120[deg.]. 増幅回路と、前記増幅回路により増幅された送信波を出力するアンテナとを備える増幅器であって、
前記増幅回路は、
信号を増幅するトランジスタと、
前記トランジスタの入力側に出力側が接続される伝送線路と、
前記伝送線路の入力側に出力側が接続され、前記信号の基本波の２．３～２．７倍の周波数で共振する並列共振回路と、
前記並列共振回路の入力側に接続されるシャントキャパシタとを備える、増幅器。 An amplifier comprising an amplifier circuit and an antenna for outputting a transmission wave amplified by the amplifier circuit,
The amplifier circuit is
a transistor for amplifying a signal;
a transmission line having an output side connected to an input side of the transistor;
a parallel resonant circuit having an output side connected to the input side of the transmission line and resonating at a frequency 2.3 to 2.7 times the fundamental wave of the signal;
and a shunt capacitor connected to the input side of the parallel resonant circuit.
JP2019016159A 2019-01-31 2019-01-31 Amplification circuit and amplifier Active JP7293681B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019016159A JP7293681B2 (en) 2019-01-31 2019-01-31 Amplification circuit and amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019016159A JP7293681B2 (en) 2019-01-31 2019-01-31 Amplification circuit and amplifier

Publications (2)

Publication Number Publication Date
JP2020123919A JP2020123919A (en) 2020-08-13
JP7293681B2 true JP7293681B2 (en) 2023-06-20

Family

ID=71993078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019016159A Active JP7293681B2 (en) 2019-01-31 2019-01-31 Amplification circuit and amplifier

Country Status (1)

Country Link
JP (1) JP7293681B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007228034A (en) 2006-02-21 2007-09-06 Nec Corp High frequency amplifier
JP5191176B2 (en) 2007-06-29 2013-04-24 福伸電機株式会社 Lifting cabinet and system kitchen

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2627113B2 (en) * 1992-01-16 1997-07-02 岩崎通信機株式会社 High frequency power amplifier
JPH08148949A (en) * 1994-11-18 1996-06-07 Fujitsu Ltd High frequency amplifier

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007228034A (en) 2006-02-21 2007-09-06 Nec Corp High frequency amplifier
JP5191176B2 (en) 2007-06-29 2013-04-24 福伸電機株式会社 Lifting cabinet and system kitchen

Also Published As

Publication number Publication date
JP2020123919A (en) 2020-08-13

Similar Documents

Publication Publication Date Title
US10673386B2 (en) Wideband power amplifiers with harmonic traps
CN101667829B (en) Voltage controlled oscillator, single-chip microwave integrated circuit and high-frequency wireless apparatus
Fu et al. Novel dual-band matching network for effective design of concurrent dual-band power amplifiers
CN110784185B (en) Power amplifier, output matching circuit and radio frequency module
JPH0722872A (en) Power amplifier
CN110708701B (en) Broadband radio frequency power amplifier design method and 5G low-frequency band radio frequency power amplifier
Enomoto et al. Second harmonic treatment technique for bandwidth enhancement of GaN HEMT amplifier with harmonic reactive terminations
Komatsuzaki et al. 3.0–3.6 GHz wideband, over 46% average efficiency GaN Doherty power amplifier with frequency dependency compensating circuits
US9270235B2 (en) Amplifier and amplifying method
Gowrish et al. Broad-band matching network using band-pass filter with device parasitic absorption
Kallfass et al. Balanced active frequency multipliers for W-band signal sources
JP2007158803A (en) Frequency multiplier and radio communication equipment
US7724099B2 (en) High frequency oscillator circuit with feedback circuit of fet and short-stub transmission line
US6778020B2 (en) High-frequency power amplifier
JP7293681B2 (en) Amplification circuit and amplifier
Ribate et al. 1.25 GHz–3.3 GHz broadband solid state power amplifier for L and S bands applications
JP5504465B2 (en) Power amplifier circuit
Aflaki et al. Enhanced architecture for microwave current-mode class-D amplifiers applied to the design of an S-band GaN-based power amplifier
JP3929254B2 (en) High frequency circuit and communication device using the same
Sharma et al. Novel high efficiency power amplifier mode using open circuit harmonic loading
Bagger et al. An 11 GHz–bandwidth variable gain Ka–band power amplifier for 5G applications
Probst et al. Load modulation with an adaptive matching network based on MEMS for efficiency enhancement of an inverse class-F power amplifier
Zhou et al. Wideband class-E power amplifier covering the whole UHF broadcast band
Abdelrahman et al. A quadband concurrent linear/efficient power amplifier for multiband wireless applications
Sayed et al. A 10-W, high efficiency, broadband harmonically tuned GaN-HEMT power amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230522

R150 Certificate of patent or registration of utility model

Ref document number: 7293681

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150