JP7290185B2 - Photodetector and manufacturing method thereof - Google Patents

Photodetector and manufacturing method thereof Download PDF

Info

Publication number
JP7290185B2
JP7290185B2 JP2022035223A JP2022035223A JP7290185B2 JP 7290185 B2 JP7290185 B2 JP 7290185B2 JP 2022035223 A JP2022035223 A JP 2022035223A JP 2022035223 A JP2022035223 A JP 2022035223A JP 7290185 B2 JP7290185 B2 JP 7290185B2
Authority
JP
Japan
Prior art keywords
pixel
photoelectric conversion
trench
conversion region
light shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022035223A
Other languages
Japanese (ja)
Other versions
JP2022075774A (en
Inventor
佳明 桝田
勇樹 宮波
秀司 阿部
智之 平野
芳樹 蛯子
征也 山口
一史 渡辺
知治 荻田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Sony Group Corp
Original Assignee
Sony Corp
Sony Group Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Sony Group Corp filed Critical Sony Corp
Publication of JP2022075774A publication Critical patent/JP2022075774A/en
Application granted granted Critical
Publication of JP7290185B2 publication Critical patent/JP7290185B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本開示は、光検出装置およびその製造方法に関し、特に、混色悪化を抑制しつつ、感度を向上させることができるようにする光検出装置およびその製造方法に関する。 TECHNICAL FIELD The present disclosure relates to a photodetector and its manufacturing method, and more particularly to a photodetector and its manufacturing method capable of improving sensitivity while suppressing deterioration of color mixture.

固体撮像装置において、入射光の反射を防止するための構造として、フォトダイオードが形成されるシリコン層の受光面側の界面に微小な凹凸構造を設ける、いわゆるモスアイ構造が提案されている(例えば、特許文献1,2参照)。 As a structure for preventing reflection of incident light in a solid-state imaging device, a so-called moth-eye structure has been proposed, in which a fine concave-convex structure is provided at the interface on the light-receiving surface side of a silicon layer in which a photodiode is formed (for example, See Patent Documents 1 and 2).

特開2010-272612号公報JP 2010-272612 A 特開2013-33864号公報JP 2013-33864 A

しかしながら、モスアイ構造は、入射光の反射を防止して感度を向上させることができるが散乱も大きくなり、隣の画素へ光が漏れ込む量も多くなるため、混色が悪化する。 However, although the moth-eye structure can prevent the reflection of incident light and improve the sensitivity, the scattering increases and the amount of light leaking into adjacent pixels increases, resulting in deterioration of color mixture.

本開示は、このような状況に鑑みてなされたものであり、混色悪化を抑制しつつ、感度を向上させることができるようにするものである。 The present disclosure has been made in view of such circumstances, and aims to improve sensitivity while suppressing deterioration of color mixture.

本開示の第1の側面の光検出装置は、基板と、前記基板に設けられた第1光電変換領域と、前記第1光電変換領域の隣であって前記基板に設けられた第2光電変換領域と、前記第1光電変換領域と前記第2光電変換領域との間に設けられた、幅の長さよりも深さの長さの方が長いトレンチと、前記第1光電変換領域の上方で、前記基板の受光面側に設けられた第1凹凸構造と、前記第2光電変換領域の上方で、前記基板の受光面側に設けられた第2凹凸構造と、前記トレンチ内の少なくとも一部に設けられ、前記第1凹凸構造と前記第2凹凸構造の上方に設けられた第1絶縁膜と、前記第1絶縁膜の上方、且つ前記トレンチの上方に設けられた遮光膜とを有し、前記第1絶縁膜は酸化ハフニウムを含む。 A photodetector according to a first aspect of the present disclosure includes a substrate, a first photoelectric conversion region provided on the substrate, and a second photoelectric conversion provided on the substrate adjacent to the first photoelectric conversion region. a trench having a depth longer than a width provided between the first photoelectric conversion region and the second photoelectric conversion region; and a trench above the first photoelectric conversion region. a first uneven structure provided on the light receiving surface side of the substrate; a second uneven structure provided on the light receiving surface side of the substrate above the second photoelectric conversion region; and at least part of the trench. a first insulating film provided above the first uneven structure and the second uneven structure; and a light shielding film provided above the first insulating film and above the trench. , the first insulating film includes hafnium oxide.

本開示の第1の側面においては、基板に第1光電変換領域が設けられ、第1光電変換領域の隣であって基板に第2光電変換領域が設けられ、第1光電変換領域と第2光電変換領域との間、幅の長さよりも深さの長さの方が長いトレンチが設けられ、第1光電変換領域の上方で、基板の受光面側に第1凹凸構造が設けられ、第2光電変換領域の上方で、基板の受光面側に第2凹凸構造が設けられ、トレンチ内の少なくとも一部であって、第1凹凸構造と前記第2凹凸構造の上方に第1絶縁膜が設けられ、1絶縁膜の上方、且つトレンチの上方に遮光膜が設けられており、第1絶縁膜には酸化ハフニウムが含まれる。 In a first aspect of the present disclosure, the substrate is provided with a first photoelectric conversion region, the substrate is provided with a second photoelectric conversion region adjacent to the first photoelectric conversion region, and the first photoelectric conversion region and the second photoelectric conversion region are provided on the substrate. A trench whose depth is longer than its width is provided between the photoelectric conversion region, a first concave-convex structure is provided above the first photoelectric conversion region on the light-receiving surface side of the substrate, A second concave-convex structure is provided on the light-receiving surface side of the substrate above the two photoelectric conversion regions, and the first concave-convex structure is at least part of the trench, and the first insulating film is above the second concave-convex structure. A light shielding film is provided above the first insulating film and above the trench, and the first insulating film contains hafnium oxide.

本開示の第2の側面の光検出装置の製造方法は、基板に設けられた第1光電変換領域及び第2光電変換領域の上方の前記基板表面に凹凸構造を形成した後に、前記第1光電変換領域と前記第2光電変換領域との間の前記基板に、幅の長さよりも深さの長さの方が長いトレンチを形成し、前記トレンチ内の少なくとも一部に設けられるように、前記凹凸構造の上方に、酸化ハフニウムを含む第1絶縁膜を形成し、前記第1絶縁膜の上方、且つ前記トレンチの上方に遮光膜を形成する。または、基板に設けられた第1光電変換領域と第2光電変換領域との間の前記基板に、幅の長さよりも深さの長さの方が長いトレンチを形成した後に、前記第1光電変換領域及び前記第2光電変換領域の上方の前記基板表面に凹凸構造を形成し、前記トレンチ内の少なくとも一部に設けられるように、前記凹凸構造の上方に、酸化ハフニウムを含む第1絶縁膜を形成し、前記第1絶縁膜の上方、且つ前記トレンチの上方に遮光膜を形成する。 In the method for manufacturing a photodetector according to the second aspect of the present disclosure, after forming an uneven structure on the substrate surface above the first photoelectric conversion region and the second photoelectric conversion region provided on the substrate, A trench having a depth longer than a width is formed in the substrate between the conversion region and the second photoelectric conversion region, and the trench is provided in at least part of the trench. A first insulating film containing hafnium oxide is formed above the uneven structure, and a light shielding film is formed above the first insulating film and above the trench. Alternatively, a trench having a depth longer than a width is formed in the substrate between the first photoelectric conversion region and the second photoelectric conversion region provided on the substrate, and then the first photoelectric conversion region is formed. An uneven structure is formed on the substrate surface above the conversion region and the second photoelectric conversion region, and a first insulating film containing hafnium oxide is formed above the uneven structure so as to be provided in at least a part of the trench. and a light shielding film is formed above the first insulating film and above the trench.

本開示の第2の側面においては、基板に設けられた第1光電変換領域及び第2光電変換領域の上方の基板表面に凹凸構造が形成された後に、第1光電変換領域と第2光電変換領域との間の基板に、幅の長さよりも深さの長さの方が長いトレンチが形成され、または、基板に設けられた第1光電変換領域と第2光電変換領域との間の基板に、幅の長さよりも深さの長さの方が長いトレンチが形成された後に、第1光電変換領域及び第2光電変換領域の上方の基板表面に凹凸構造が形成される。そして、トレンチ内の少なくとも一部に設けられるように、凹凸構造の上方に、酸化ハフニウムを含む第1絶縁膜が形成され、第1絶縁膜の上方、且つトレンチの上方に遮光膜が形成される。 In the second aspect of the present disclosure, after the uneven structure is formed on the substrate surface above the first photoelectric conversion region and the second photoelectric conversion region provided on the substrate, the first photoelectric conversion region and the second photoelectric conversion region A trench whose depth is longer than its width is formed in the substrate between the regions, or the substrate between the first photoelectric conversion region and the second photoelectric conversion region provided in the substrate. Then, after trenches having a depth longer than the width are formed, an uneven structure is formed on the substrate surface above the first photoelectric conversion region and the second photoelectric conversion region. A first insulating film containing hafnium oxide is formed above the uneven structure so as to be provided in at least a part of the trench, and a light shielding film is formed above the first insulating film and above the trench. .

光検出装置は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。 The photodetector may be an independent device or may be a module incorporated into another device.

本開示の第1および第2の側面によれば、混色悪化を抑制しつつ、感度を向上させることができる。 According to the first and second aspects of the present disclosure, sensitivity can be improved while suppressing deterioration of color mixture.

本開示に係る固体撮像装置の概略構成を示す図である。1 is a diagram showing a schematic configuration of a solid-state imaging device according to the present disclosure; FIG. 第1の実施の形態に係る画素の断面構成例を示す図である。4A and 4B are diagrams illustrating a cross-sectional configuration example of a pixel according to the first embodiment; FIG. 画素の製造方法について説明する図である。It is a figure explaining the manufacturing method of a pixel. 画素の製造方法について説明する図である。It is a figure explaining the manufacturing method of a pixel. 画素のその他の製造方法について説明する図である。It is a figure explaining other manufacturing methods of a pixel. 本開示の画素構造の効果を説明する図である。FIG. 4 is a diagram illustrating the effect of the pixel structure of the present disclosure; 本開示の画素構造の効果を説明する図である。FIG. 4 is a diagram illustrating the effect of the pixel structure of the present disclosure; 第2の実施の形態に係る画素の断面構成例を示す図である。FIG. 10 is a diagram illustrating a cross-sectional configuration example of a pixel according to the second embodiment; 第2の実施の形態に係る画素の製造方法について説明する図である。8A and 8B are diagrams illustrating a method for manufacturing a pixel according to the second embodiment; FIG. 画素の様々な個所の最適条件について説明する図である。It is a figure explaining the optimal conditions of various parts of a pixel. 画素構造の第1のバリエーションを示す図である。FIG. 11 shows a first variation of the pixel structure; 画素構造の第2のバリエーションを示す図である。FIG. 11 shows a second variation of the pixel structure; 画素構造の第3のバリエーションを示す図である。FIG. 11 shows a third variation of the pixel structure; 画素構造の第4のバリエーションを示す図である。FIG. 11 shows a fourth variation of the pixel structure; 画素構造の第5のバリエーションを示す図である。FIG. 11 shows a fifth variation of the pixel structure; 画素構造の第6のバリエーションを示す図である。FIG. 11 shows a sixth variation of the pixel structure; 画素構造の第7のバリエーションを示す図である。FIG. 11 shows a seventh variation of the pixel structure; 画素構造の第8のバリエーションを示す図である。FIG. 11 shows an eighth variation of the pixel structure; 画素構造の第9のバリエーションを示す図である。FIG. 11 shows a ninth variation of the pixel structure; 画素構造の第10のバリエーションを示す図である。FIG. 10 illustrates a tenth variation of the pixel structure; 画素構造の第11のバリエーションを示す図である。FIG. 11 illustrates an eleventh variation of the pixel structure; 画素構造の第12のバリエーションを示す図である。FIG. 12 is a diagram showing a twelfth variation of the pixel structure; 画素構造の第13のバリエーションを示す図である。FIG. 13 is a diagram showing a thirteenth variation of the pixel structure; 画素構造の第14のバリエーションを示す図である。FIG. 14 is a diagram showing a fourteenth variation of the pixel structure; 画素構造の第15のバリエーションを示す図である。FIG. 15 is a diagram showing a fifteenth variation of the pixel structure; 画素構造の第16のバリエーションを示す図である。FIG. 16 is a diagram showing a sixteenth variation of the pixel structure; 本開示に係る電子機器としての撮像装置の構成例を示すブロック図である。1 is a block diagram showing a configuration example of an imaging device as an electronic device according to the present disclosure; FIG.

以下、本開示を実施するための形態(以下、実施の形態という)について説明する。なお、説明は以下の順序で行う。
1.固体撮像装置の概略構成例
2.第1の実施の形態に係る画素構造(反射防止部と画素間遮光部を有する画素構造)
3.第2の実施の形態に係る画素構造(画素間遮光部にメタルを充填した画素構造)
4.画素構造の変形例
5.電子機器への適用例
Hereinafter, modes for carrying out the present disclosure (hereinafter referred to as embodiments) will be described. The description will be given in the following order.
1. Schematic configuration example of solid-state imaging device 2. Pixel structure according to the first embodiment (pixel structure having an antireflection portion and an inter-pixel light shielding portion)
3. Pixel structure according to the second embodiment (pixel structure in which the inter-pixel light shielding portion is filled with metal)
4. Modified example of pixel structure5. Examples of application to electronic equipment

<1.固体撮像装置の概略構成例>
図1は、本開示に係る固体撮像装置の概略構成を示している。
<1. Example of Schematic Configuration of Solid-State Imaging Device>
FIG. 1 shows a schematic configuration of a solid-state imaging device according to the present disclosure.

図1の固体撮像装置1は、半導体として例えばシリコン(Si)を用いた半導体基板12に、画素2が2次元アレイ状に配列された画素アレイ部3と、その周辺の周辺回路部とを有して構成される。周辺回路部には、垂直駆動回路4、カラム信号処理回路5、水平駆動回路6、出力回路7、制御回路8などが含まれる。 The solid-state imaging device 1 of FIG. 1 has a pixel array section 3 in which pixels 2 are arranged in a two-dimensional array on a semiconductor substrate 12 using, for example, silicon (Si) as a semiconductor, and a peripheral circuit section therearound. configured as The peripheral circuit section includes a vertical drive circuit 4, a column signal processing circuit 5, a horizontal drive circuit 6, an output circuit 7, a control circuit 8 and the like.

画素2は、光電変換素子としてのフォトダイオードと、複数の画素トランジスタを有して成る。複数の画素トランジスタは、例えば、転送トランジスタ、選択トランジスタ、リセットトランジスタ、及び、増幅トランジスタの4つのMOSトランジスタで構成される。 The pixel 2 has a photodiode as a photoelectric conversion element and a plurality of pixel transistors. The plurality of pixel transistors are composed of, for example, four MOS transistors, ie, a transfer transistor, a selection transistor, a reset transistor, and an amplification transistor.

また、画素2は、共有画素構造とすることもできる。この画素共有構造は、複数のフォトダイオードと、複数の転送トランジスタと、共有される1つのフローティングディフージョン(浮遊拡散領域)と、共有される1つずつの他の画素トランジスタとから構成される。すなわち、共有画素では、複数の単位画素を構成するフォトダイオード及び転送トランジスタが、他の1つずつの画素トランジスタを共有して構成される。 Pixel 2 can also have a shared pixel structure. This pixel-sharing structure is composed of a plurality of photodiodes, a plurality of transfer transistors, one shared floating diffusion (floating diffusion region), and one shared pixel transistor each. That is, in the shared pixel, the photodiodes and transfer transistors that constitute a plurality of unit pixels share another pixel transistor each.

制御回路8は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像装置1の内部情報などのデータを出力する。すなわち、制御回路8は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路4、カラム信号処理回路5及び水平駆動回路6などの動作の基準となるクロック信号や制御信号を生成する。そして、制御回路8は、生成したクロック信号や制御信号を、垂直駆動回路4、カラム信号処理回路5及び水平駆動回路6等に出力する。 The control circuit 8 receives an input clock and data instructing an operation mode, etc., and outputs data such as internal information of the solid-state imaging device 1 . That is, the control circuit 8 generates a clock signal and a control signal that serve as a reference for the operation of the vertical driving circuit 4, the column signal processing circuit 5, the horizontal driving circuit 6, etc. based on the vertical synchronizing signal, the horizontal synchronizing signal, and the master clock. do. The control circuit 8 outputs the generated clock signal and control signal to the vertical drive circuit 4, the column signal processing circuit 5, the horizontal drive circuit 6, and the like.

垂直駆動回路4は、例えばシフトレジスタによって構成され、画素駆動配線10を選択し、選択された画素駆動配線10に画素2を駆動するためのパルスを供給し、行単位で画素2を駆動する。すなわち、垂直駆動回路4は、画素アレイ部3の各画素2を行単位で順次垂直方向に選択走査し、各画素2の光電変換部において受光量に応じて生成された信号電荷に基づく画素信号を、垂直信号線9を通してカラム信号処理回路5に供給する。 The vertical drive circuit 4 is composed of, for example, a shift register, selects the pixel drive wiring 10, supplies pulses for driving the pixels 2 to the selected pixel drive wiring 10, and drives the pixels 2 in units of rows. That is, the vertical drive circuit 4 sequentially selectively scans the pixels 2 of the pixel array section 3 in the vertical direction on a row-by-row basis. is supplied to the column signal processing circuit 5 through the vertical signal line 9 .

カラム信号処理回路5は、画素2の列ごとに配置されており、1行分の画素2から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。例えば、カラム信号処理回路5は、画素固有の固定パターンノイズを除去するためのCDS(Correlated Double Sampling:相関2重サンプリング)およびAD変換等の信号処理を行う。 The column signal processing circuit 5 is arranged for each column of the pixels 2, and performs signal processing such as noise removal on the signals output from the pixels 2 of one row for each pixel column. For example, the column signal processing circuit 5 performs signal processing such as CDS (Correlated Double Sampling) for removing pixel-specific fixed pattern noise and AD conversion.

水平駆動回路6は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路5の各々を順番に選択し、カラム信号処理回路5の各々から画素信号を水平信号線11に出力させる。 The horizontal driving circuit 6 is composed of, for example, a shift register, and sequentially outputs horizontal scanning pulses to select each of the column signal processing circuits 5 in turn, and outputs pixel signals from each of the column signal processing circuits 5 to the horizontal signal line. 11 to output.

出力回路7は、カラム信号処理回路5の各々から水平信号線11を通して順次に供給される信号に対し、信号処理を行って出力する。出力回路7は、例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子13は、外部と信号のやりとりをする。 The output circuit 7 performs signal processing on the signals sequentially supplied from each of the column signal processing circuits 5 through the horizontal signal line 11 and outputs the processed signals. For example, the output circuit 7 may perform only buffering, or may perform black level adjustment, column variation correction, various digital signal processing, and the like. The input/output terminal 13 exchanges signals with the outside.

以上のように構成される固体撮像装置1は、CDS処理とAD変換処理を行うカラム信号処理回路5が画素列ごとに配置されたカラムAD方式と呼ばれるCMOSイメージセンサである。 The solid-state imaging device 1 configured as described above is a CMOS image sensor called a column AD system in which a column signal processing circuit 5 for performing CDS processing and AD conversion processing is arranged for each pixel column.

また、固体撮像装置1は、画素トランジスタが形成される半導体基板12の表面側と反対側の裏面側から光が入射される裏面照射型のMOS型固体撮像装置である。 The solid-state imaging device 1 is a back-illuminated MOS-type solid-state imaging device in which light is incident from the back side opposite to the front side of the semiconductor substrate 12 on which the pixel transistors are formed.

<2.第1の実施の形態に係る画素構造>
<画素の断面構成例>
図2は、第1の実施の形態に係る画素2の断面構成例を示す図である。
<2. Pixel Structure According to First Embodiment>
<Example of cross-sectional configuration of pixel>
FIG. 2 is a diagram showing a cross-sectional configuration example of the pixel 2 according to the first embodiment.

固体撮像装置1は、半導体基板12と、その表面側(図中下側)に形成された多層配線層21と、支持基板22とを備える。 The solid-state imaging device 1 includes a semiconductor substrate 12 , a multilayer wiring layer 21 formed on the surface side (lower side in the drawing), and a support substrate 22 .

半導体基板12は、例えばシリコン(Si)で構成され、例えば1乃至6μmの厚みを有して形成されている。半導体基板12では、例えば、P型(第1導電型)の半導体領域41に、N型(第2導電型)の半導体領域42が画素2ごとに形成されることにより、フォトダイオードPDが画素単位に形成されている。半導体基板12の表裏両面に臨むP型の半導体領域41は、暗電流抑制のための正孔電荷蓄積領域を兼ねている。 The semiconductor substrate 12 is made of silicon (Si), for example, and has a thickness of 1 to 6 μm, for example. In the semiconductor substrate 12, for example, an N-type (second conductivity type) semiconductor region 42 is formed in each pixel 2 in a P-type (first conductivity type) semiconductor region 41, so that the photodiode PD is formed on a pixel-by-pixel basis. is formed in The P-type semiconductor regions 41 facing both the front and back surfaces of the semiconductor substrate 12 also serve as hole charge accumulation regions for suppressing dark current.

なお、N型の半導体領域42の間となる各画素2の画素境界では、P型の半導体領域41が、後述する画素間遮光部47を形成するために、図2に示されるように深く掘り込まれている。 At the pixel boundary of each pixel 2 between the N-type semiconductor regions 42, the P-type semiconductor regions 41 are deeply dug as shown in FIG. is included.

電荷蓄積領域となるN型の半導体領域42の上側のP型の半導体領域41の界面(受光面側界面)は、微細な凹凸構造を形成した、いわゆるモスアイ構造により、入射光の反射を防止する反射防止部48を構成する。反射防止部48において、凹凸の周期に相当する紡錘形状の凸部のピッチは、例えば、40nm乃至200nmの範囲に設定されている。 The interface (light-receiving surface side interface) of the P-type semiconductor region 41 above the N-type semiconductor region 42 serving as a charge accumulation region has a so-called moth-eye structure in which fine irregularities are formed to prevent reflection of incident light. An antireflection portion 48 is configured. In the anti-reflection portion 48, the pitch of the spindle-shaped protrusions corresponding to the period of the protrusions is set in the range of 40 nm to 200 nm, for example.

多層配線層21は、複数の配線層43と層間絶縁膜44とを有する。また、多層配線層21には、フォトダイオードPDに蓄積された電荷の読み出し等を行う複数の画素トランジスタTrも形成されている。 The multilayer wiring layer 21 has a plurality of wiring layers 43 and an interlayer insulating film 44 . In the multilayer wiring layer 21, a plurality of pixel transistors Tr are also formed for reading out charges accumulated in the photodiode PD.

半導体基板12の裏面側には、P型の半導体領域41の上面を被覆するように、ピニング層45が成膜されている。ピニング層45は、半導体基板12との界面部分において正電荷(ホール)蓄積領域が形成されて暗電流の発生が抑制されるように、負の固定電荷を有する高誘電体を用いて形成されている。負の固定電荷を有するようにピニング層45を形成することで、その負の固定電荷によって、半導体基板12との界面に電界が加わるので、正電荷蓄積領域が形成される。 A pinning layer 45 is formed on the back surface side of the semiconductor substrate 12 so as to cover the upper surface of the P-type semiconductor region 41 . The pinning layer 45 is formed using a high dielectric material having negative fixed charges so that a positive charge (hole) accumulation region is formed at the interface with the semiconductor substrate 12 to suppress the generation of dark current. there is By forming the pinning layer 45 so as to have negative fixed charges, the negative fixed charges apply an electric field to the interface with the semiconductor substrate 12, forming a positive charge accumulation region.

ピニング層45は、例えば、酸化ハフニウム(HfO2)を用いて形成される。また、二酸化ジルコニウム(ZrO2)、酸化タンタル(Ta25)などを用いて、ピニング層45を形成してもよい。 The pinning layer 45 is formed using hafnium oxide (HfO 2 ), for example. Alternatively, the pinning layer 45 may be formed using zirconium dioxide (ZrO 2 ), tantalum oxide (Ta 2 O 5 ), or the like.

透明絶縁膜46は、P型の半導体領域41の掘り込み部分に埋め込まれるとともに、半導体基板12のピニング層45上部の裏面側全面に形成されている。透明絶縁膜46が埋め込まれたP型の半導体領域41の掘り込み部分は、隣接する画素2からの入射光の漏れ込みを防止する画素間遮光部47を構成する。 The transparent insulating film 46 is embedded in the recessed portion of the P-type semiconductor region 41 and is formed on the entire rear surface side of the upper portion of the pinning layer 45 of the semiconductor substrate 12 . The recessed portion of the P-type semiconductor region 41 embedded with the transparent insulating film 46 constitutes an inter-pixel light shielding portion 47 that prevents incident light from leaking from the adjacent pixels 2 .

透明絶縁膜46は、光を透過させるとともに絶縁性を有し、屈折率n1が半導体領域41および42の屈折率n2よりも小さい(n1<n2)材料である。透明絶縁膜46の材料としては、酸化シリコン(SiO2)、窒化シリコン(SiN)、酸窒化シリコン(SiON)、酸化ハフニウム(HfO2)、酸化アルミニウム(Al23)、酸化ジルコニウム(ZrO2)、酸化タンタル(Ta25)、酸化チタン(TiO2)、酸化ランタン(La23)、酸化プラセオジム(Pr23)、酸化セリウム(CeO2)、酸化ネオジム(Nd23)、酸化プロメチウム(Pm23)、酸化サマリウム(Sm23)、酸化ユウロピウム(Eu23)、酸化ガドリニウム(Gd23)、酸化テルビウム(Tb23)、酸化ジスプロシウム(Dy23)、酸化ホルミウム(Ho23)、酸化ツリウム(Tm23)、酸化イッテルビウム(Yb23)、酸化ルテチウム(Lu23)、酸化イットリウム(Y23)、樹脂などを、単独または組み合わせて用いることができる。 The transparent insulating film 46 is made of a material that transmits light, has insulating properties, and has a refractive index n1 smaller than the refractive index n2 of the semiconductor regions 41 and 42 (n1<n2). Materials for the transparent insulating film 46 include silicon oxide (SiO 2 ), silicon nitride (SiN), silicon oxynitride (SiON), hafnium oxide (HfO 2 ), aluminum oxide (Al 2 O 3 ), and zirconium oxide (ZrO 2 ) . ), tantalum oxide (Ta 2 O 5 ), titanium oxide (TiO 2 ), lanthanum oxide (La 2 O 3 ), praseodymium oxide (Pr 2 O 3 ), cerium oxide (CeO 2 ), neodymium oxide (Nd 2 O 3 ), promethium oxide (Pm 2 O 3 ), samarium oxide (Sm 2 O 3 ), europium oxide (Eu 2 O 3 ), gadolinium oxide (Gd 2 O 3 ), terbium oxide (Tb 2 O 3 ), dysprosium oxide ( Dy2O3 ), holmium oxide ( Ho2O3 ) , thulium oxide ( Tm2O3 ) , ytterbium oxide ( Yb2O3 ) , lutetium oxide ( Lu2O3 ), yttrium oxide ( Y2O3 ) , resins and the like can be used alone or in combination.

なお、透明絶縁膜46を形成する前に、ピニング層45の上側に、反射防止膜を積層してもよい。反射防止膜の材料としては、窒化シリコン(SiN)、酸化ハフニウム(HfO2)、酸化アルミニウム(Al23)、酸化ジルコニウム(ZrO2)、酸化タンタル(Ta25)、酸化チタン(TiO2) 、酸化ランタン(La23)、酸化プラセオジム(Pr23)、酸化セリウム(CeO2)、酸化ネオジム(Nd23)、酸化プロメチウム(Pm23)、酸化サマリウム(Sm23)、酸化ユウロピウム(Eu23)、酸化ガドリニウム(Gd23)、酸化テルビウム(Tb23)、酸化ジスプロシウム(Dy23)、酸化ホルミウム(Ho23)、酸化ツリウム(Tm23)、酸化イッテルビウム(Yb23)、酸化ルテチウム(Lu23)、酸化イットリウム(Y23)などを用いることができる。 An antireflection film may be laminated on the pinning layer 45 before forming the transparent insulating film 46 . Silicon nitride (SiN), hafnium oxide (HfO 2 ), aluminum oxide (Al 2 O 3 ), zirconium oxide (ZrO 2 ), tantalum oxide (Ta 2 O 5 ), titanium oxide (TiO 2 ), lanthanum oxide ( La2O3 ), praseodymium oxide ( Pr2O3 ), cerium oxide ( CeO2 ), neodymium oxide ( Nd2O3 ), promethium oxide ( Pm2O3 ), samarium oxide ( Sm 2 O 3 ), europium oxide (Eu 2 O 3 ), gadolinium oxide (Gd 2 O 3 ), terbium oxide (Tb 2 O 3 ), dysprosium oxide (Dy 2 O 3 ), holmium oxide (Ho 2 O 3 ), Thulium oxide (Tm 2 O 3 ), ytterbium oxide (Yb 2 O 3 ), lutetium oxide (Lu 2 O 3 ), yttrium oxide (Y 2 O 3 ) and the like can be used.

反射防止膜は、モスアイ構造の反射防止部48の上面のみに成膜してもよいし、ピニング層45と同様に、反射防止部48の上面と、画素間遮光部47の側面の両方に成膜してもよい。 The antireflection film may be formed only on the top surface of the antireflection portion 48 having the moth-eye structure, or may be formed on both the top surface of the antireflection portion 48 and the side surface of the inter-pixel light shielding portion 47 as with the pinning layer 45 . It may be a film.

透明絶縁膜46上の画素境界の領域には、遮光膜49が形成されている。遮光膜49の材料としては、光を遮光する材料であればよく、例えば、タングステン(W)、アルミニウム(Al)又は銅(Cu)などを用いることができる。 A light shielding film 49 is formed on the transparent insulating film 46 in the region of the pixel boundary. As the material of the light shielding film 49, any material that shields light may be used. For example, tungsten (W), aluminum (Al), copper (Cu), or the like can be used.

遮光膜49を含む透明絶縁膜46の上側全面には、平坦化膜50が形成されている。平坦化膜50の材料としては、例えば、樹脂などの有機材料を用いることができる。 A planarizing film 50 is formed on the entire upper surface of the transparent insulating film 46 including the light shielding film 49 . As the material of the planarizing film 50, for example, an organic material such as resin can be used.

平坦化膜50の上側には、Red(赤)、Green(緑)、またはBlue(青)のカラーフィルタ層51が画素ごとに形成される。カラーフィルタ層51は、例えば顔料や染料などの色素を含んだ感光性樹脂を回転塗布することによって形成される。Red、Green、Blueの各色は、例えばベイヤ配列により配置されることとするが、その他の配列方法で配置されてもよい。図2の例では、右側の画素2には、Blue(B)のカラーフィルタ層51が形成されており、左側の画素2には、Green(G)のカラーフィルタ層51が形成されている。 A red, green, or blue color filter layer 51 is formed on the planarization film 50 for each pixel. The color filter layer 51 is formed, for example, by spin-coating a photosensitive resin containing dyes such as pigments and dyes. The colors Red, Green, and Blue are arranged in a Bayer arrangement, for example, but may be arranged in another arrangement method. In the example of FIG. 2, a blue (B) color filter layer 51 is formed in the pixel 2 on the right side, and a green (G) color filter layer 51 is formed in the pixel 2 on the left side.

カラーフィルタ層51の上側には、オンチップレンズ52が画素2ごとに形成されている。オンチップレンズ52は、例えば、スチレン系樹脂、アクリル系樹脂、スチレン-アクリル共重合系樹脂、またはシロキサン系樹脂等の樹脂系材料で形成される。オンチップレンズ52では入射された光が集光され、集光された光はカラーフィルタ層51を介してフォトダイオードPDに効率良く入射される。 An on-chip lens 52 is formed for each pixel 2 on the upper side of the color filter layer 51 . The on-chip lens 52 is made of, for example, a resin material such as styrene resin, acrylic resin, styrene-acrylic copolymer resin, or siloxane resin. The incident light is condensed by the on-chip lens 52 , and the condensed light is efficiently incident on the photodiode PD via the color filter layer 51 .

固体撮像装置1の画素アレイ部3の各画素2は、以上のように構成されている。 Each pixel 2 of the pixel array section 3 of the solid-state imaging device 1 is configured as described above.

<第1の実施の形態に係る画素の製造方法>
次に、図3及び図4を参照して、第1の実施の形態に係る画素2の製造方法について説明する。
<Method for Manufacturing Pixel According to First Embodiment>
Next, a method for manufacturing the pixel 2 according to the first embodiment will be described with reference to FIGS. 3 and 4. FIG.

初めに、図3Aに示されるように、半導体基板12の裏面側のP型の半導体領域41の上面にフォトレジスト81が塗布され、リソグラフィ技術により、反射防止部48のモスアイ構造の凹部となる部分が開口するようにフォトレジスト81がパターン加工される。 First, as shown in FIG. 3A, a photoresist 81 is applied to the upper surface of the P-type semiconductor region 41 on the back surface side of the semiconductor substrate 12, and a recess portion of the moth-eye structure of the antireflection portion 48 is formed by lithography. The photoresist 81 is patterned so as to open.

そして、パターン加工されたフォトレジスト81に基づいて、半導体基板12に対してドライエッチング処理を施すことにより、図3Bに示されるように、反射防止部48のモスアイ構造の凹部が形成され、その後、フォトレジスト81が除去される。なお、反射防止部48のモスアイ構造は、ドライエッチング処理ではなく、ウェットエッチング処理により形成することもできる。 Then, based on the patterned photoresist 81, the semiconductor substrate 12 is dry-etched to form a moth-eye recessed portion of the antireflection portion 48 as shown in FIG. 3B. Photoresist 81 is removed. The moth-eye structure of the antireflection portion 48 can also be formed by wet etching instead of dry etching.

次に、図3Cに示されるように、半導体基板12の裏面側のP型の半導体領域41の上面にフォトレジスト82が塗布され、リソグラフィ技術により、画素間遮光部47の掘り込み部分が開口するようにフォトレジスト82がパターン加工される。 Next, as shown in FIG. 3C, a photoresist 82 is applied to the upper surface of the P-type semiconductor region 41 on the back surface side of the semiconductor substrate 12, and the recessed portion of the inter-pixel light shielding portion 47 is opened by lithography. Photoresist 82 is patterned as follows.

そして、パターン加工されたフォトレジスト82に基づいて、半導体基板12に対して異方性のドライエッチング処理を施すことにより、図3Dに示されるように、画素間遮光部47のトレンチ構造が形成され、その後、フォトレジスト82が除去される。これにより、トレンチ構造の画素間遮光部47が形成される。 Then, based on the patterned photoresist 82, the semiconductor substrate 12 is subjected to an anisotropic dry etching process to form the trench structure of the inter-pixel light shielding portion 47 as shown in FIG. 3D. , and then the photoresist 82 is removed. As a result, an inter-pixel light shielding portion 47 having a trench structure is formed.

半導体基板12の深い位置まで掘り込む必要がある画素間遮光部47は、異方性エッチング処理で形成される。これにより、画素間遮光部47をテーパのない掘り込み形状とすることができ、導波路機能が発生する。 The inter-pixel light-shielding portion 47 that needs to be dug deep into the semiconductor substrate 12 is formed by an anisotropic etching process. As a result, the inter-pixel light shielding portion 47 can be made into a dug shape without a taper, and a waveguide function is generated.

次に、図4Aに示されるように、モスアイ構造の反射防止部48とトレンチ構造の画素間遮光部47が形成された半導体基板12の表面全体に、例えばCVD(Chemical Vapor Deposition)法により、ピニング層45が形成される。 Next, as shown in FIG. 4A, the entire surface of the semiconductor substrate 12 on which the antireflection portion 48 having a moth-eye structure and the inter-pixel light shielding portion 47 having a trench structure are formed is subjected to pinning by, for example, a CVD (Chemical Vapor Deposition) method. A layer 45 is formed.

次に、図4Bに示されるように、ピニング層45の上面に、透明絶縁膜46が、例えばCVD法などの埋め込み性の高い成膜方法または充填材料を用いて形成される。これにより、掘り込まれた画素間遮光部47の内部にも、透明絶縁膜46が充填される。 Next, as shown in FIG. 4B, a transparent insulating film 46 is formed on the upper surface of the pinning layer 45 by using a film formation method with high filling property such as the CVD method or by using a filling material. As a result, the transparent insulating film 46 is filled also in the inter-pixel light shielding portion 47 that has been dug.

そして、図4Cに示されるように、画素間となる領域についてのみ、リソグラフィ技術により遮光膜49が形成された後、図4Dに示されるように、平坦化膜50、カラーフィルタ層51、オンチップレンズ52が、その順で形成される。 Then, as shown in FIG. 4C, a light-shielding film 49 is formed by lithography only in the regions between pixels, and then, as shown in FIG. A lens 52 is formed in that order.

図2の構造を有する固体撮像装置1は、以上のようにして製造することができる。 The solid-state imaging device 1 having the structure shown in FIG. 2 can be manufactured as described above.

<第1の実施の形態に係る画素のその他の製造方法>
上述した製造方法では、初めに、モスアイ構造の反射防止部48を形成し、次に、トレンチ構造の画素間遮光部47を形成した。しかしながら、反射防止部48と画素間遮光部47を形成する順序は逆でも良い。
<Another method for manufacturing a pixel according to the first embodiment>
In the manufacturing method described above, first, the antireflection portion 48 having a moth-eye structure is formed, and then the inter-pixel light shielding portion 47 having a trench structure is formed. However, the order of forming the antireflection portion 48 and the inter-pixel light shielding portion 47 may be reversed.

そこで、図5を参照して、トレンチ構造の画素間遮光部47を先に形成してから、モスアイ構造の反射防止部48を形成する場合の製造方法について説明する。 Therefore, with reference to FIG. 5, a manufacturing method in which the inter-pixel light shielding portion 47 having the trench structure is first formed and then the reflection preventing portion 48 having the moth-eye structure is formed will be described.

まず、図5Aに示されるように、半導体基板12の裏面側のP型の半導体領域41の上面にフォトレジスト91が塗布され、リソグラフィ技術により、画素間遮光部47のトレンチ部分が開口するようにフォトレジスト91がパターン加工される。 First, as shown in FIG. 5A, a photoresist 91 is applied to the upper surface of the P-type semiconductor region 41 on the back side of the semiconductor substrate 12, and a trench portion of the inter-pixel light shielding portion 47 is opened by lithography. Photoresist 91 is patterned.

そして、パターン加工されたフォトレジスト91に基づいて、半導体基板12に対して異方性のドライエッチング処理を施すことにより、図5Bに示されるように、画素間遮光部47のトレンチ部分が形成され、その後、フォトレジスト91が除去される。これにより、トレンチ構造の画素間遮光部47が形成される。 Then, based on the patterned photoresist 91, the semiconductor substrate 12 is subjected to an anisotropic dry etching process to form the trench portion of the inter-pixel light shielding portion 47 as shown in FIG. 5B. , and then the photoresist 91 is removed. As a result, an inter-pixel light shielding portion 47 having a trench structure is formed.

次に、図5Cに示されるように、P型の半導体領域41の上面にフォトレジスト92が塗布され、リソグラフィ技術により、反射防止部48のモスアイ構造の凹部となる部分が開口するようにフォトレジスト92がパターン加工される。 Next, as shown in FIG. 5C, a photoresist 92 is applied to the upper surface of the P-type semiconductor region 41, and the photoresist is applied by lithography so that the recessed portion of the moth-eye structure of the antireflection portion 48 is opened. 92 are patterned.

そして、パターン加工されたフォトレジスト92に基づいて、半導体基板12に対してドライエッチング処理を施すことにより、図5Dに示されるように、反射防止部48のモスアイ構造の凹部が形成された後、フォトレジスト92が除去される。これにより、モスアイ構造の反射防止部48が形成される。なお、反射防止部48のモスアイ構造は、ドライエッチング処理ではなく、ウェットエッチング処理により形成することもできる。 Then, based on the patterned photoresist 92, the semiconductor substrate 12 is dry-etched to form a moth-eye recessed portion of the antireflection portion 48 as shown in FIG. 5D. Photoresist 92 is removed. Thereby, the antireflection portion 48 having a moth-eye structure is formed. The moth-eye structure of the antireflection portion 48 can also be formed by wet etching instead of dry etching.

図5Dに示される状態は、図3Dに示される状態と同じである。したがって、それ以降の透明絶縁膜46や平坦化膜50等の製造方法については、上述した図4と同様であるので説明は省略する。 The state shown in FIG. 5D is the same as the state shown in FIG. 3D. Therefore, the subsequent manufacturing method of the transparent insulating film 46, the planarizing film 50, etc. is the same as in FIG.

<第1の実施の形態に係る画素構造の効果>
図6は、図2に示した画素2の画素構造の効果を説明する図である。
<Effect of Pixel Structure According to First Embodiment>
FIG. 6 is a diagram for explaining the effect of the pixel structure of the pixel 2 shown in FIG.

図6Aは、モスアイ構造の反射防止部48による効果を説明する図である。 FIG. 6A is a diagram for explaining the effect of the antireflection portion 48 having a moth-eye structure.

反射防止部48は、モスアイ構造を有することにより、入射光の反射が防止される。これにより、固体撮像装置1の感度を向上させることができる。 The anti-reflection portion 48 has a moth-eye structure to prevent reflection of incident light. Thereby, the sensitivity of the solid-state imaging device 1 can be improved.

図6Bは、トレンチ構造の画素間遮光部47による効果を説明する図である。 FIG. 6B is a diagram for explaining the effect of the inter-pixel light shielding portion 47 having a trench structure.

従来、画素間遮光部47が設けられていない場合には、反射防止部48により散乱した入射光が、光電変換領域(半導体領域41及び42)を突き抜ける場合があった。画素間遮光部47は、モスアイ構造の反射防止部48により散乱した入射光を反射させ、光電変換領域内に入射光を閉じ込める効果を有する。これにより、シリコン吸収させる光学距離が延長するので、感度を向上させることができる。 Conventionally, when the inter-pixel light shielding portion 47 is not provided, the incident light scattered by the antireflection portion 48 sometimes passes through the photoelectric conversion regions (semiconductor regions 41 and 42). The inter-pixel light shielding portion 47 has the effect of reflecting incident light scattered by the antireflection portion 48 having a moth-eye structure and confining the incident light within the photoelectric conversion region. As a result, since the optical distance for silicon absorption is extended, the sensitivity can be improved.

画素間遮光部47の屈折率をn1=1.5(SiO2相当)、光電変換領域が形成されている半導体領域41の屈折率をn2=4.0とすると、その屈折率差(n1<n2)により導波路効果(光電変換領域:コア、画素間遮光部47:クラッド)が発生するため、入射光は光電変換領域内に閉じ込められる。モスアイ構造は、光散乱により混色を悪化させるデメリットがあるが、画素間遮光部47と組み合わせることにより混色の悪化を打ち消すことができ、さらに、光電変換領域を進む入射角度が大きくなることにより、光電変換効率を向上させるメリットを発生させる。 Assuming that the refractive index of the inter-pixel light shielding portion 47 is n1=1.5 (equivalent to SiO 2 ) and the refractive index of the semiconductor region 41 in which the photoelectric conversion region is formed is n2=4.0, the refractive index difference (n1<n2) leads to Since a wave path effect (photoelectric conversion region: core, inter-pixel light shielding portion 47: clad) occurs, incident light is confined within the photoelectric conversion region. Although the moth-eye structure has the disadvantage of worsening color mixing due to light scattering, the worsening of color mixing can be canceled by combining it with the inter-pixel light shielding portion 47, and furthermore, by increasing the angle of incidence traveling through the photoelectric conversion region, photoelectric Generates the merit of improving conversion efficiency.

図7は、本開示の画素2の画素構造の効果を他の構造と比較して示した図である。 FIG. 7 is a diagram showing the effect of the pixel structure of pixel 2 of the present disclosure compared to other structures.

図7A乃至図7Dそれぞれは上下2段構成となっており、上側の図は、画素の断面構造図を示しており、下側の図は、上段の画素構造を有する画素にGreenの平行光を入射させた場合の半導体基板12内の光強度を示す分布図である。なお、理解を容易にするため、図7A乃至図7Dにおいて、図2の画素2の構造と対応する部分については同一の符号を付している。 Each of FIGS. 7A to 7D has a two-stage configuration, the upper diagram shows a cross-sectional structure diagram of a pixel, and the lower diagram shows a pixel having a pixel structure in the upper stage with green parallel light. 2 is a distribution diagram showing light intensity in a semiconductor substrate 12 when light is incident. FIG. 7A to 7D, portions corresponding to the structure of the pixel 2 in FIG. 2 are given the same reference numerals for easy understanding.

図7A上段は、一般的な固体撮像装置の画素構造を示しており、モスアイ構造の反射防止部48もトレンチ構造による画素間遮光部47も有さず、ピニング層45Aが、P型の半導体領域41上に平坦に形成されている画素構造を示している。 The upper part of FIG. 7A shows the pixel structure of a general solid-state imaging device, which does not have a moth-eye antireflection part 48 or an inter-pixel light shielding part 47 with a trench structure, and the pinning layer 45A is a P-type semiconductor region. 41 shows a pixel structure formed flat on 41. FIG.

図7A下段に示される光強度を示す分布図では、光強度が強い領域ほど、濃い濃度で示されている。Green画素の受光感度を基準(1.0)とすると、Blue画素においても若干のGreen光が通過するため、図7AのBlue画素の受光感度は、0.06となり、2画素トータルの受光感度は、1.06となる。 In the distribution map showing the light intensity shown in the lower part of FIG. 7A, the higher the light intensity, the darker the density. Assuming that the light sensitivity of the green pixel is the standard (1.0), a small amount of green light passes through the blue pixel, so the light sensitivity of the blue pixel in FIG. 7A is 0.06, and the total light sensitivity of the two pixels is 1.06. .

図7B上段は、P型の半導体領域41上にモスアイ構造の反射防止部48のみが形成された画素構造を示している。 The upper part of FIG. 7B shows a pixel structure in which only an antireflection portion 48 having a moth-eye structure is formed on a P-type semiconductor region 41 .

図7B下段に示される光強度の分布図をみると、モスアイ構造の反射防止部48により散乱した入射光が、隣のBlue画素に漏れ込んでいる。そのため、Green画素の受光感度が0.90と低下しており、一方、隣りのBlue画素の受光感度が0.16と上昇している。2画素トータルの受光感度は、1.06である。 Looking at the light intensity distribution map shown in the lower part of FIG. 7B, the incident light scattered by the antireflection portion 48 with the moth-eye structure leaks into the adjacent blue pixel. Therefore, the light sensitivity of the green pixel is lowered to 0.90, while the light sensitivity of the adjacent blue pixel is increased to 0.16. The total photosensitivity of two pixels is 1.06.

図7Cは、P型の半導体領域41内にトレンチ構造の画素間遮光部47のみが形成された画素構造を示している。 FIG. 7C shows a pixel structure in which only an inter-pixel light shielding portion 47 having a trench structure is formed in the P-type semiconductor region 41 .

図7C下段に示される光強度の分布図をみると、図7Aの画素構造とほとんど変わらず、Green画素の受光感度は1.01、Blue画素の受光感度は0.06であり、2画素トータルの受光感度は、1.07である。 Looking at the light intensity distribution diagram shown in the lower part of FIG. 7C, the pixel structure is almost the same as in FIG. , which is 1.07.

図7Dは、図2に示した本開示の画素構造を示している。 FIG. 7D shows the pixel structure of the present disclosure shown in FIG.

図7D下段に示される光強度の分布図をみると、モスアイ構造の反射防止部48により上側への反射が防止されるとともに、モスアイ構造の反射防止部48により散乱した入射光の隣のBlue画素への漏れ込みが、画素間遮光部47により防止されている。これにより、Green画素の受光感度は1.11と上昇しており、Blue画素の受光感度は0.07と図7Cの画素構造と同レベルとなっている。2画素トータルの受光感度は、1.18である。 Looking at the light intensity distribution chart shown in the lower part of FIG. is prevented by the inter-pixel light shielding portion 47 . As a result, the light sensitivity of the green pixel increases to 1.11, and the light sensitivity of the blue pixel is 0.07, which is the same level as the pixel structure of FIG. 7C. The total photosensitivity of two pixels is 1.18.

以上のように、図2に示した本開示の画素構造によれば、モスアイ構造の反射防止部48により上側への反射を防止するとともに、画素間遮光部47により、反射防止部48により散乱した入射光の隣接画素への漏れ込みを防止することができる。したがって、混色悪化を抑制しつつ、感度を向上させることができる。 As described above, according to the pixel structure of the present disclosure shown in FIG. 2 , the antireflection portion 48 having the moth-eye structure prevents upward reflection, and the inter-pixel light shielding portion 47 prevents the light from being scattered by the antireflection portion 48 . It is possible to prevent incident light from leaking into adjacent pixels. Therefore, it is possible to improve the sensitivity while suppressing deterioration of color mixture.

<3.第2の実施の形態に係る画素構造>
<画素の断面構成例>
図8は、第2の実施の形態に係る画素2の断面構成例を示す図である。
<3. Pixel Structure According to Second Embodiment>
<Example of cross-sectional configuration of pixel>
FIG. 8 is a diagram showing a cross-sectional configuration example of the pixel 2 according to the second embodiment.

なお、図8において、図2に示した第1の実施の形態と対応する部分については同一の符号を付してあり、その説明は適宜省略する。 In FIG. 8, parts corresponding to those in the first embodiment shown in FIG. 2 are denoted by the same reference numerals, and description thereof will be omitted as appropriate.

図8に示される第2の実施の形態では、画素2どうしの間に配置されたトレンチ構造の画素間遮光部47の中心部分に、例えば、タングステン(W)などのメタル材料が充填されることによりメタル遮光部101が新たに設けられている点が、上述した第1の実施の形態と異なる。 In the second embodiment shown in FIG. 8, the central portion of the inter-pixel light shielding portion 47 having a trench structure arranged between the pixels 2 is filled with a metal material such as tungsten (W). It differs from the above-described first embodiment in that a metal light shielding portion 101 is newly provided.

また、第2の実施の形態では、ピニング層45の表面に積層されている透明絶縁膜46が、例えばスパッタリング法などを用いてコンフォーマルに成膜されている。 In addition, in the second embodiment, the transparent insulating film 46 laminated on the surface of the pinning layer 45 is formed conformally using, for example, a sputtering method.

第2の実施の形態の固体撮像装置1では、メタル遮光部101をさらに設けたことにより、混色をさらに抑制することができる。 In the solid-state imaging device 1 of the second embodiment, by further providing the metal light shielding portion 101, it is possible to further suppress color mixture.

<第2の実施の形態に係る画素の製造方法>
図9を参照して、第2の実施の形態に係る画素2の製造方法について説明する。
<Method for Manufacturing Pixel According to Second Embodiment>
A method for manufacturing the pixel 2 according to the second embodiment will be described with reference to FIG.

図9Aに示される状態は、第1の実施の形態に係る画素の製造方法で説明した図4Aの状態と同一である。したがって、ピニング層45を形成するまでの製造方法は、上述した第1の実施の形態と同様である。 The state shown in FIG. 9A is the same as the state shown in FIG. 4A described in the pixel manufacturing method according to the first embodiment. Therefore, the manufacturing method up to the formation of the pinning layer 45 is the same as that of the above-described first embodiment.

そして、図9Bに示されるように、ピニング層45の上面に、透明絶縁膜46が、例えばスパッタリング法によりコンフォーマルに形成される。 Then, as shown in FIG. 9B, a transparent insulating film 46 is conformally formed on the upper surface of the pinning layer 45 by sputtering, for example.

次に、図9Cに示されるように、例えば、タングステン(W)などを用いてリソグラフィ技術により画素間となる領域についてのみパターン加工することにより、メタル遮光部101と遮光膜49が同時に形成される。なお、メタル遮光部101と遮光膜49は、異なるメタル材料を用いて別々に形成しても勿論よい。 Next, as shown in FIG. 9C, the metal light shielding portion 101 and the light shielding film 49 are formed at the same time by patterning only the regions between the pixels by lithography using, for example, tungsten (W). . The metal light shielding portion 101 and the light shielding film 49 may of course be formed separately using different metal materials.

その後、図9Dに示されるように、平坦化膜50、カラーフィルタ層51、オンチップレンズ52が、その順で形成される。 After that, as shown in FIG. 9D, a planarizing film 50, a color filter layer 51, and an on-chip lens 52 are formed in that order.

<画素構造の最適条件例>
図10を参照して、画素2の様々な個所の最適条件について説明する。
<Example of optimal conditions for pixel structure>
Optimal conditions for various locations of pixel 2 will be described with reference to FIG.

(反射防止部48のモスアイ配置領域L1)
上述した実施の形態では、モスアイ構造の反射防止部48が、フォトダイオードPDが形成される半導体領域41および42の受光面側の全領域に形成されていた。しかし、反射防止部48のモスアイ配置領域L1(モスアイ配置幅L1)は、図10に示されるように、画素領域L4(画素幅L4)に対して所定の割合の領域で画素中心部のみに形成することができる。そして、この反射防止部48のモスアイ配置領域L1は、画素領域L4に対しておおよそ8割となる領域であることが望ましい。
(Moth-eye placement area L1 of antireflection portion 48)
In the above-described embodiment, the anti-reflection portion 48 having a moth-eye structure is formed in the entire light-receiving surface side of the semiconductor regions 41 and 42 in which the photodiodes PD are formed. However, as shown in FIG. 10, the moth-eye arrangement area L1 (moth-eye arrangement width L1) of the anti-reflection portion 48 is formed only in the central part of the pixel with a predetermined proportion of the pixel area L4 (pixel width L4). can do. The moth-eye arrangement area L1 of the antireflection portion 48 is preferably an area that is approximately 80% of the pixel area L4.

オンチップレンズ52による集光は、光電変換領域であるセンサ(フォトダイオードPD)の領域中心に絞られる。したがって、センサ中心に近いほど光強度は強く、センサ中心から離れるほどに光強度は弱くなる。センサ中心から離れた領域では、回折光ノイズ成分、すなわち、隣接画素への混色ノイズ成分が多い。そこで、画素間遮光部47付近についてはモスアイ構造を形成しないことで、光散乱を抑制することができ、ノイズを抑制することができる。反射防止部48のモスアイ配置領域L1は、画素サイズ、オンチップレンズ曲率、画素2の総厚などの上層構造の違いによっても変化はあるが、オンチップレンズ52は、通常、センサ領域の中心8割の領域にスポット集光させるため、画素領域L4に対しておおよそ8割となる領域であることが望ましい。 The light collected by the on-chip lens 52 is focused on the center of the sensor (photodiode PD), which is the photoelectric conversion area. Therefore, the closer to the sensor center, the stronger the light intensity, and the farther away from the sensor center, the weaker the light intensity. In areas away from the center of the sensor, there are many diffracted light noise components, that is, mixed color noise components to adjacent pixels. Therefore, by not forming the moth-eye structure in the vicinity of the inter-pixel light shielding portion 47, light scattering can be suppressed, and noise can be suppressed. The moth-eye arrangement area L1 of the antireflection part 48 varies depending on the difference in the upper layer structure such as pixel size, on-chip lens curvature, and total thickness of the pixel 2, but the on-chip lens 52 is usually located at the center 8 of the sensor area. In order to condense the light spot on a 10% area, it is desirable that the area is approximately 80% of the pixel area L4.

また、モスアイ構造の凸部(紡錘形状)の大きさは、色毎に異なるように形成することができる。凸部の大きさとしては、高さ、配置面積(平面視において凸部が形成されている面積)、ピッチを定義することができる。 In addition, the size of the convex portion (spindle shape) of the moth-eye structure can be formed so as to be different for each color. As the size of the protrusions, height, arrangement area (area where the protrusions are formed in plan view), and pitch can be defined.

凸部の高さは、入射光の波長が短いほど低くする。すなわち、Redの画素2の凸部の高さをhR、Greenの画素2の凸部の高さをhG、Blueの画素2の凸部の高さをhBとすると、hR>hG>hBの大小関係が成立するように形成することができる。 The height of the convex portion is made lower as the wavelength of the incident light is shorter. That is, if the height of the protrusion of the red pixel 2 is h R , the height of the protrusion of the green pixel 2 is h G , and the height of the protrusion of the blue pixel 2 is h B , then h R >h It can be formed so that the magnitude relationship of G > hB is established.

また、凸部の配置面積は、入射光の波長が短いほど小さくする。すなわち、Redの画素2の凸部の配置面積をxR、Greenの画素2の凸部の配置面積をxG、Blueの画素2の凸部の配置面積をxBとすると、xR>xG>xBの大小関係が成立するように形成することができる。配置面積の一方向の幅は、図10のモスアイ配置幅L1に相当する。 In addition, the arrangement area of the convex portion is made smaller as the wavelength of the incident light is shorter. That is, if the arrangement area of the protrusion of the red pixel 2 is x R , the arrangement area of the protrusion of the green pixel 2 is x G , and the arrangement area of the protrusion of the blue pixel 2 is x B , then x R >x It can be formed so that the magnitude relationship of G > xB is established. The width of the arrangement area in one direction corresponds to the moth-eye arrangement width L1 in FIG.

凸部のピッチは、入射光の波長が短いほど低くする。すなわち、Redの画素2の凸部のピッチをpR、Greenの画素2のピッチの高さをpG、Blueの画素2の凸部のピッチをpBとすると、pR>pG>pBの大小関係が成立するように形成することができる。 The shorter the wavelength of the incident light, the lower the pitch of the projections. That is, if p R is the pitch of the convex portion of the red pixel 2, p G is the height of the pitch of the green pixel 2, and p B is the pitch of the convex portion of the blue pixel 2, then p R >p G >p It can be formed so that the magnitude relationship of B is established.

(画素間遮光部47の溝幅L2)
隣接画素に対して入射光の漏れ込みを防止し、全反射させるために必要な画素間遮光部47の溝幅L2について検討する。
(Groove width L2 of inter-pixel light shielding portion 47)
The groove width L2 of the inter-pixel light shielding portion 47 required to prevent incident light from leaking into adjacent pixels and cause total reflection will be examined.

画素間遮光部47の溝幅L2は、入射光の波長λ=600nm、半導体領域41の屈折率n2を4.0、画素間遮光部47の屈折率n1を1.5(SiO2相当)、半導体領域41から画素間遮光部47への入射角θ=60°とすると、40nm以上であれば良い。ただし、光学特性を満たすマージンと、プロセス埋め込み性の観点から、画素間遮光部47の溝幅L2は、200nm以上とすることが望ましい。 The groove width L2 of the inter-pixel light shielding portion 47 is set to the wavelength λ of incident light of 600 nm, the refractive index n2 of the semiconductor region 41 to 4.0, the refractive index n1 of the inter-pixel light shielding portion 47 to 1.5 (equivalent to SiO 2 ), and the semiconductor region 41 to Assuming that the angle of incidence θ to the inter-pixel light shielding portion 47 is 60°, it should be 40 nm or more. However, from the viewpoint of the margin that satisfies the optical characteristics and the embeddability in the process, it is desirable that the groove width L2 of the inter-pixel light shielding portion 47 is 200 nm or more.

(画素間遮光部47の掘り込み量L3)
画素間遮光部47の掘り込み量L3について検討する。
(Digging amount L3 of inter-pixel light shielding portion 47)
The depth L3 of the inter-pixel light shielding portion 47 will be examined.

画素間遮光部47の掘り込み量L3は大きいほど、混色を抑制する効果が高くなる。しかし、ある程度の掘り込み量を超えると、混色抑制度は飽和してくる。また、焦点位置と散乱強度には入射光波長依存がある。具体的には、波長が短いと、焦点位置が高く、散乱強度が強いので、浅い領域の混色が大きいため、掘り込み量は小さくてもよい。一方、波長が長いと、焦点位置が低く、散乱強度が弱いので、深い領域の混色が大きいため、掘り込み量は大きくしたい。以上より、画素間遮光部47の掘り込み量L3は、入射光波長以上とすることが望ましい。例えば、Blueの画素2の掘り込み量L3は450nm以上、Greenの画素2の掘り込み量L3は550nm以上、Redの画素2の掘り込み量L3は650nm以上とすることが望ましい。 The larger the depth L3 of the inter-pixel light shielding portion 47, the higher the effect of suppressing color mixture. However, when the excavation amount exceeds a certain amount, the degree of suppression of color mixing becomes saturated. Also, the focal position and scattering intensity depend on the incident light wavelength. Specifically, when the wavelength is short, the focal position is high and the scattering intensity is high, so the color mixture in the shallow region is large, so the amount of excavation may be small. On the other hand, if the wavelength is long, the focal position is low and the scattering intensity is low, so color mixture in the deep region is large. From the above, it is desirable that the recessed amount L3 of the inter-pixel light shielding portion 47 is equal to or greater than the wavelength of the incident light. For example, it is desirable that the depth L3 of the blue pixel 2 is 450 nm or more, the depth L3 of the green pixel 2 is 550 nm or more, and the depth L3 of the red pixel 2 is 650 nm or more.

上述した説明では、画素間遮光部47は、導波路機能を最大限発揮し、かつ、センサ面積を減らさないために、異方性のドライエッチング処理を用いて、テーパのない掘り込み形状とすることとした。 In the above description, the inter-pixel light shielding portion 47 is formed into a dug shape without a taper using an anisotropic dry etching process in order to maximize the waveguide function and not reduce the sensor area. I decided to

しかし、画素間遮光部47とN型の半導体領域42が十分離れており、画素間遮光部47をテーパ形状で形成しても、フォトダイオードPDの面積に影響がない場合には、画素間遮光部47の形状をテーパ形状としてもよい。例えば、画素間遮光部47の屈折率n1=1.5(SiO2相当)、P型の半導体領域41の屈折率n2=4.0とすると、界面反射率は極めて高いため、画素間遮光部47の形状を、0乃至30°の範囲内で順テーパまたは逆テーパ形状とすることができる。 However, if the inter-pixel light-shielding portion 47 and the N-type semiconductor region 42 are sufficiently separated from each other and the tapered shape of the inter-pixel light-shielding portion 47 does not affect the area of the photodiode PD, then the inter-pixel light-shielding The shape of the portion 47 may be tapered. For example, if the refractive index n1 of the interpixel light shielding portion 47 is 1.5 (corresponding to SiO 2 ) and the refractive index n2 of the P-type semiconductor region 41 is 4.0, the interface reflectance is extremely high. , a forward tapered shape or a reverse tapered shape within the range of 0 to 30°.

<4.画素構造の変形例>
図11乃至図26を参照して、画素構造の複数のバリエーションについて説明する。図11乃至図26では、図2および図8に示したような断面構成例よりも簡略化して図示された画素構造を用いて説明を行い、それぞれの対応する構成要素であっても異なる符号が付されているものがある。
<4. Modified Example of Pixel Structure>
A plurality of variations of the pixel structure will be described with reference to FIGS. 11 to 26. FIG. 11 to 26, description will be made using a pixel structure that is more simplified than the cross-sectional configuration examples shown in FIG. 2 and FIG. There are some attached.

図11は、画素構造の第1のバリエーションを示す図である。 FIG. 11 is a diagram showing a first variation of the pixel structure.

まず、図11を参照して、以下で説明する画素構造の各バリエーションで共通する基本的な構成について説明する。 First, with reference to FIG. 11, the basic configuration common to each variation of the pixel structure described below will be described.

図11に示すように、固体撮像装置1は、フォトダイオードPDを構成するN型の半導体領域42が画素2ごとに形成された半導体基板12に、反射防止膜111、透明絶縁膜46、カラーフィルタ層51、およびオンチップレンズ52が積層されて構成される。 As shown in FIG. 11, the solid-state imaging device 1 includes an antireflection film 111, a transparent insulating film 46, and a color filter on a semiconductor substrate 12 in which an N-type semiconductor region 42 forming a photodiode PD is formed for each pixel 2. A layer 51 and an on-chip lens 52 are laminated.

反射防止膜111は、例えば、固定電荷膜および酸化膜が積層された積層構造とされ、例えば、ALD(Atomic Layer. Deposition)法による高誘電率(High-k)の絶縁薄膜を用いることができる。具体的には、酸化ハフニウム(HfO2)や、酸化アルミニウム(Al23)、酸化チタン(TiO2)、STO(Strontium Titan Oxide)などを用いることができる。図11の例では、反射防止膜111は、酸化ハフニウム膜112、酸化アルミニウム膜113、および酸化シリコン膜114が積層されて構成されている。 The antireflection film 111 has, for example, a laminated structure in which a fixed charge film and an oxide film are laminated. . Specifically, hafnium oxide (HfO 2 ), aluminum oxide (Al 2 O 3 ), titanium oxide (TiO 2 ), STO (Strontium Titan Oxide), or the like can be used. In the example of FIG. 11, the antireflection film 111 is configured by laminating a hafnium oxide film 112, an aluminum oxide film 113, and a silicon oxide film 114. In FIG.

さらに、反射防止膜111に積層するように画素2の間に遮光膜49が形成される。遮光膜49は、チタン(Ti)、窒化チタン(TiN)、タングステン(W)、アルミニウム(Al)、または窒化タングステン(WN)などの単層の金属膜が用いられる。または、遮光膜49として、これらの金属の積層膜(例えば、チタンとタングステンの積層膜や、窒化チタンとタングステンの積層膜など)を用いてもよい。 Furthermore, a light shielding film 49 is formed between the pixels 2 so as to be laminated on the antireflection film 111 . A single-layer metal film such as titanium (Ti), titanium nitride (TiN), tungsten (W), aluminum (Al), or tungsten nitride (WN) is used for the light shielding film 49 . Alternatively, a laminated film of these metals (for example, a laminated film of titanium and tungsten, a laminated film of titanium nitride and tungsten, etc.) may be used as the light shielding film 49 .

このように構成される固体撮像装置1において、画素構造の第1のバリエーションでは、半導体基板12の受光面側界面における画素2どうしの間において反射防止部48を形成しない所定幅の領域を設けることによって平坦部分53が設けられる。上述したように、反射防止部48は、モスアイ構造(微細な凹凸構造)を形成することによって設けられ、そのモスアイ構造を、画素2どうしの間の領域に形成せずに平坦な面を残すことによって、平坦部分53が設けられる。このように、平坦部分53を設ける画素構造とすることで、隣接する他の画素2の近傍となる所定幅の領域(画素分離領域)における回折光の発生を抑制し、混色の発生を防止することができる。 In the solid-state imaging device 1 configured as described above, in the first variation of the pixel structure, a region having a predetermined width in which the antireflection portion 48 is not formed is provided between the pixels 2 at the interface on the light receiving surface side of the semiconductor substrate 12. provides a flat portion 53 . As described above, the antireflection portion 48 is provided by forming a moth-eye structure (fine concave-convex structure). A flat portion 53 is provided by . In this way, by adopting a pixel structure in which the flat portion 53 is provided, it is possible to suppress the occurrence of diffracted light in an area (pixel separation area) having a predetermined width in the vicinity of another adjacent pixel 2 and prevent the occurrence of color mixture. be able to.

つまり、半導体基板12にモスアイ構造を形成した場合には、垂直入射光の回折が発生し、例えば、モスアイ構造のピッチが大きくなるのに従って回折光の成分が大きくなり、隣接する他の画素2に入射する光の割合が増加することが知られている。 That is, when a moth-eye structure is formed on the semiconductor substrate 12, diffraction of vertically incident light occurs. It is known that the percentage of incident light increases.

これに対し、固体撮像装置1では、隣接する他の画素2に回折光が漏れ易い、画素2どうしの間の所定幅の領域に平坦部分53を設けることで、平坦部分53では垂直入射光の回折が発生しないことより、混色の発生を防止することができる。 On the other hand, in the solid-state imaging device 1, by providing the flat portion 53 in a region of a predetermined width between the pixels 2 where the diffracted light is likely to leak to the other adjacent pixels 2, the flat portion 53 can absorb the vertically incident light. Since no diffraction occurs, it is possible to prevent color mixture from occurring.

図12は、画素構造の第2のバリエーションを示す図である。 FIG. 12 is a diagram showing a second variation of the pixel structure.

図12において、固体撮像装置1の基本的な構成は、図11に示した構成と共通する。
そして、画素構造の第2のバリエーションでは、半導体基板12において画素2どうしの間を分離する画素分離部54が形成される。
12, the basic configuration of the solid-state imaging device 1 is common to the configuration shown in FIG.
Then, in the second variation of the pixel structure, a pixel separating portion 54 separating the pixels 2 from each other is formed on the semiconductor substrate 12 .

画素分離部54は、フォトダイオードPDを構成するN型の半導体領域42の間にトレンチを掘り込み、そのトレンチの内面に酸化アルミニウム膜113を成膜し、さらに酸化シリコン膜114を成膜する際に絶縁物55をトレンチに埋め込むことによって形成される。 The pixel separation section 54 is formed by digging a trench between the N-type semiconductor regions 42 that constitute the photodiode PD, forming an aluminum oxide film 113 on the inner surface of the trench, and further forming a silicon oxide film 114. are formed by embedding an insulator 55 in the trenches.

このような画素分離部54を構成することにより、隣接する画素2どうしは、トレンチに埋め込まれた絶縁物55によって電気的に分離される。これにより、半導体基板12の内部において発生した電荷が、隣接する画素2に漏れることを防止することができる。 By configuring the pixel isolation section 54 in this manner, the adjacent pixels 2 are electrically isolated from each other by the insulator 55 embedded in the trench. This can prevent electric charges generated inside the semiconductor substrate 12 from leaking to the adjacent pixels 2 .

そして、画素構造の第2のバリエーションにおいても、平坦部分53を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、混色の発生を防止することができる。 Also in the second variation of the pixel structure, by adopting a pixel structure in which the flat portion 53 is provided, it is possible to suppress the occurrence of diffracted light in the pixel separation region and prevent the occurrence of color mixture.

図13は、画素構造の第3のバリエーションを示す図である。 FIG. 13 is a diagram showing a third variation of the pixel structure.

図13において、固体撮像装置1の基本的な構成は、図11に示した構成と共通する。
そして、画素構造の第3のバリエーションでは、半導体基板12において画素2どうしの間を分離する画素分離部54Aが形成される。
13, the basic configuration of the solid-state imaging device 1 is common to the configuration shown in FIG.
Then, in the third variation of the pixel structure, a pixel isolation portion 54A is formed in the semiconductor substrate 12 to isolate the pixels 2 from each other.

画素分離部54Aは、フォトダイオードPDを構成するN型の半導体領域42の間にトレンチを掘り込み、そのトレンチの内面に酸化アルミニウム膜113を成膜して、酸化シリコン膜114を成膜する際に絶縁物55をトレンチに埋め込み、さらに絶縁物55の内側に遮光膜49を成膜する際に遮光物56を埋め込むことによって形成される。遮光物56は、遮光性を備えた金属により、遮光膜49と一体になるように形成される。 The pixel separation portion 54A is formed by digging a trench between the N-type semiconductor regions 42 that constitute the photodiode PD, forming an aluminum oxide film 113 on the inner surface of the trench, and forming a silicon oxide film 114. An insulator 55 is embedded in the trench, and a light shielding material 56 is embedded when forming a light shielding film 49 inside the insulator 55 . The light shielding material 56 is made of a light shielding metal and is formed integrally with the light shielding film 49 .

このような画素分離部54Aを構成することにより、隣接する画素2どうしは、トレンチに埋め込まれた絶縁物55によって電気的に分離されるとともに、遮光物56によって光学的に分離される。これにより、半導体基板12の内部において発生した電荷が、隣接する画素2に漏れることを防止することができるとともに、斜め方向からの光が、隣接する画素2に漏れることを防止することができる。 By configuring the pixel separation section 54A in this way, the adjacent pixels 2 are electrically isolated from each other by the insulator 55 embedded in the trench and optically isolated from each other by the light shielding material 56 . As a result, it is possible to prevent electric charges generated inside the semiconductor substrate 12 from leaking to the adjacent pixels 2 and prevent light from oblique directions from leaking to the adjacent pixels 2 .

そして、画素構造の第3のバリエーションにおいても、平坦部分53を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、混色の発生を防止することができる。 Also in the third variation of the pixel structure, by adopting a pixel structure in which the flat portion 53 is provided, it is possible to suppress the occurrence of diffracted light in the pixel separation region and prevent the occurrence of color mixture.

図14は、画素構造の第4のバリエーションを示す図である。 FIG. 14 is a diagram showing a fourth variation of the pixel structure.

図14において、固体撮像装置1の基本的な構成は、図11に示した構成と共通する。
そして、画素構造の第4のバリエーションでは、半導体基板12において画素2どうしの間を分離する画素分離部54Bが形成される。
14, the basic configuration of the solid-state imaging device 1 is common to the configuration shown in FIG.
Then, in the fourth variation of the pixel structure, a pixel isolation portion 54B is formed in the semiconductor substrate 12 to isolate the pixels 2 from each other.

画素分離部54Bは、フォトダイオードPDを構成するN型の半導体領域42の間にトレンチを掘り込み、そのトレンチの内面に酸化アルミニウム膜113を成膜して、酸化シリコン膜114を成膜する際に絶縁物55をトレンチに埋め込み、さらに遮光物56をトレンチに埋め込むことによって形成される。なお、画素分離部54Bでは、遮光膜49が平坦部分53に設けられない構成となっている。 The pixel separation portion 54B is formed by digging a trench between the N-type semiconductor regions 42 that constitute the photodiode PD, forming an aluminum oxide film 113 on the inner surface of the trench, and forming a silicon oxide film 114. An insulator 55 is embedded in the trench, and a light shielding material 56 is embedded in the trench. It should be noted that the pixel separation portion 54B is configured such that the light shielding film 49 is not provided on the flat portion 53 .

このような画素分離部54Bを構成することにより、隣接する画素2どうしは、トレンチに埋め込まれた絶縁物55によって電気的に分離されるとともに、遮光物56によって光学的に分離される。これにより、半導体基板12の内部において発生した電荷が、隣接する画素2に漏れることを防止することができるとともに、斜め方向からの光が、隣接する画素2に漏れることを防止することができる。 By configuring the pixel separation section 54B in this way, the adjacent pixels 2 are electrically separated from each other by the insulator 55 embedded in the trench and optically separated from each other by the light blocking member 56 . As a result, it is possible to prevent electric charges generated inside the semiconductor substrate 12 from leaking to the adjacent pixels 2 and prevent light from oblique directions from leaking to the adjacent pixels 2 .

そして、画素構造の第4のバリエーションにおいても、平坦部分53を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、混色の発生を防止することができる。 Also in the fourth variation of the pixel structure, by adopting a pixel structure in which the flat portion 53 is provided, it is possible to suppress the occurrence of diffracted light in the pixel isolation region and prevent the occurrence of color mixture.

図15は、画素構造の第5のバリエーションを示す図である。 FIG. 15 is a diagram showing a fifth variation of the pixel structure.

図15において、固体撮像装置1の基本的な構成は、図11に示した構成と共通する。
そして、画素構造の第5のバリエーションでは、反射防止部48Aの形状が、画素2の周辺近傍において、モスアイ構造を構成する凹凸の深さが浅くなるように形成されている。
15, the basic configuration of the solid-state imaging device 1 is common to the configuration shown in FIG.
In the fifth variation of the pixel structure, the shape of the antireflection portion 48A is formed so that the depth of the unevenness forming the moth-eye structure becomes shallow in the vicinity of the periphery of the pixel 2. FIG.

即ち、図15に示すように、反射防止部48Aは、例えば、図11に示した反射防止部48と比較して、画素2の周囲部分において、つまり、隣接する他の画素2と近傍となる部分において、モスアイ構造を構成する凹凸の深さが浅く形成されている。 That is, as shown in FIG. 15, the antireflection portion 48A is, for example, closer to the neighboring pixels 2 in the peripheral portion of the pixel 2 than the antireflection portion 48 shown in FIG. The unevenness forming the moth-eye structure is shallow in some parts.

このように、画素2の周囲部分における凹凸構造の深さを浅く形成することによって、その周辺部分での回折光の発生を抑制することができる。そして、画素構造の第5のバリエーションにおいても、平坦部分53を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、より混色の発生を防止することができる。 In this way, by forming the concave-convex structure in the peripheral portion of the pixel 2 with a shallow depth, it is possible to suppress the generation of diffracted light in the peripheral portion. Also in the fifth variation of the pixel structure, by adopting a pixel structure in which the flat portion 53 is provided, it is possible to suppress the occurrence of diffracted light in the pixel separation region and further prevent the occurrence of color mixture.

図16は、画素構造の第6のバリエーションを示す図である。 FIG. 16 is a diagram showing a sixth variation of the pixel structure.

図16において、固体撮像装置1の基本的な構成は、図11に示した構成と共通する。
そして、画素構造の第6のバリエーションでは、反射防止部48Aの形状が、画素2の周辺部分において、モスアイ構造を構成する凹凸の深さが浅くなるように形成されるとともに、画素分離部54が形成されている。
16, the basic configuration of the solid-state imaging device 1 is common to the configuration shown in FIG.
In the sixth variation of the pixel structure, the shape of the antireflection portion 48A is formed so that the depth of the unevenness forming the moth-eye structure is shallow in the peripheral portion of the pixel 2, and the pixel separation portion 54 is formed to have a shallow depth. formed.

このような反射防止部48Aを形成することにより、画素2の周囲部分での回折光の発生を抑制することができるとともに、画素分離部54により、隣接する画素2どうしを電気的に分離することができる。そして、画素構造の第6のバリエーションにおいても、平坦部分53を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、より混色の発生を防止することができる。 By forming such an antireflection portion 48A, generation of diffracted light in the peripheral portion of the pixel 2 can be suppressed, and the pixel separation portion 54 can electrically separate adjacent pixels 2 from each other. can be done. Also in the sixth variation of the pixel structure, by adopting a pixel structure in which the flat portion 53 is provided, it is possible to suppress the occurrence of diffracted light in the pixel separation region and further prevent the occurrence of color mixture.

図17は、画素構造の第7のバリエーションを示す図である。 FIG. 17 is a diagram showing a seventh variation of the pixel structure.

図17において、固体撮像装置1の基本的な構成は、図11に示した構成と共通する。
そして、画素構造の第7のバリエーションでは、反射防止部48Aの形状が、画素2の周辺近傍において、モスアイ構造を構成する凹凸の深さが浅くなるように形成されるとともに、画素分離部54Aが形成されている。
17, the basic configuration of the solid-state imaging device 1 is common to the configuration shown in FIG.
In the seventh variation of the pixel structure, the shape of the antireflection portion 48A is formed so that the depth of the unevenness forming the moth-eye structure is shallow in the vicinity of the periphery of the pixel 2, and the pixel separation portion 54A is formed.

このような反射防止部48Aを形成することにより、画素2の周囲部分での回折光の発生を抑制することができるとともに、画素分離部54Aにより、隣接する画素2どうしを電気的および光学的に分離することができる。そして、画素構造の第7のバリエーションにおいても、平坦部分53を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、より混色の発生を防止することができる。 By forming such an antireflection portion 48A, it is possible to suppress the generation of diffracted light in the peripheral portion of the pixel 2, and the pixel separation portion 54A electrically and optically separates the adjacent pixels 2 from each other. can be separated. Also in the seventh variation of the pixel structure, by adopting a pixel structure in which the flat portion 53 is provided, it is possible to suppress the occurrence of diffracted light in the pixel separation region and further prevent the occurrence of color mixture.

図18は、画素構造の第8のバリエーションを示す図である。 FIG. 18 is a diagram showing an eighth variation of the pixel structure.

図18において、固体撮像装置1の基本的な構成は、図11に示した構成と共通する。
そして、画素構造の第8のバリエーションでは、反射防止部48Aの形状が、画素2の周辺近傍において、モスアイ構造を構成する凹凸の深さが浅くなるように形成されるとともに、画素分離部54Bが形成されている。
18, the basic configuration of the solid-state imaging device 1 is common to the configuration shown in FIG.
In the eighth variation of the pixel structure, the shape of the antireflection portion 48A is formed such that the depth of the unevenness forming the moth-eye structure is shallow in the vicinity of the periphery of the pixel 2, and the pixel separation portion 54B is formed.

このような反射防止部48Aを形成することにより、画素2の周囲部分での回折光の発生を抑制することができるとともに、画素分離部54Bにより、隣接する画素2どうしを電気的および光学的に分離することができる。そして、画素構造の第8のバリエーションにおいても、平坦部分53を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、より混色の発生を防止することができる。 By forming such an antireflection portion 48A, it is possible to suppress the generation of diffracted light in the peripheral portion of the pixel 2, and the pixel separation portion 54B electrically and optically separates the adjacent pixels 2 from each other. can be separated. Also in the eighth variation of the pixel structure, by adopting a pixel structure in which the flat portion 53 is provided, it is possible to suppress the occurrence of diffracted light in the pixel separation region and further prevent the occurrence of color mixture.

図19は、画素構造の第9のバリエーションを示す図である。 FIG. 19 is a diagram showing a ninth variation of the pixel structure.

図19において、固体撮像装置1の基本的な構成は、図11に示した構成と共通する。
そして、画素構造の第9のバリエーションでは、反射防止部48Bが、例えば、図11の反射防止部48よりも狭い領域に形成されている。
19, the basic configuration of the solid-state imaging device 1 is common to the configuration shown in FIG.
Then, in the ninth variation of the pixel structure, the antireflection portion 48B is formed, for example, in a narrower area than the antireflection portion 48 of FIG.

即ち、図19に示すように、反射防止部48Bは、例えば、図11に示した反射防止部48と比較して、画素2の周囲部分において、つまり、隣接する他の画素2と近傍となる部分において、モスアイ構造を形成する領域が削減されている。これにより、平坦部分53Aが、図11の平坦部分53よりも広く形成される。 That is, as shown in FIG. 19, the antireflection portion 48B is in the vicinity of the pixel 2, that is, in the vicinity of the other adjacent pixels 2, compared with the antireflection portion 48 shown in FIG. In some parts, the area forming the moth-eye structure is reduced. Thereby, the flat portion 53A is formed wider than the flat portion 53 of FIG.

このように、画素2の周囲部分においてモスアイ構造を形成せずに平坦部分53Aを広く設けることで、その周辺部分での回折光の発生を抑制することができる。これにより、画素構造の第9のバリエーションにおいても、画素分離領域における回折光の発生を抑制し、さらに混色の発生を防止することができる。 Thus, by providing a wide flat portion 53A without forming a moth-eye structure in the peripheral portion of the pixel 2, it is possible to suppress the generation of diffracted light in the peripheral portion. As a result, even in the ninth variation of the pixel structure, it is possible to suppress the occurrence of diffracted light in the pixel separation region and further prevent the occurrence of color mixture.

図20は、画素構造の第10のバリエーションを示す図である。 FIG. 20 is a diagram showing a tenth variation of the pixel structure.

図20において、固体撮像装置1の基本的な構成は、図11に示した構成と共通する。
そして、画素構造の第10のバリエーションでは、反射防止部48Bが形成される領域が狭くなっているとともに、画素分離部54が形成されている。
20, the basic configuration of the solid-state imaging device 1 is common to the configuration shown in FIG.
In addition, in the tenth variation of the pixel structure, the region where the antireflection portion 48B is formed is narrowed, and the pixel isolation portion 54 is formed.

このような反射防止部48Bを形成することにより、画素2の周囲部分での回折光の発生を抑制することができるとともに、画素分離部54により、隣接する画素2どうしを電気的に分離することができる。そして、画素構造の第10のバリエーションにおいても、平坦部分53Aを広く設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、さらに混色の発生を防止することができる。 By forming such an antireflection portion 48B, generation of diffracted light in the peripheral portion of the pixel 2 can be suppressed, and the pixel separation portion 54 can electrically separate adjacent pixels 2 from each other. can be done. Also in the tenth variation of the pixel structure, by adopting a pixel structure in which the flat portion 53A is provided widely, it is possible to suppress the occurrence of diffracted light in the pixel separation region and further prevent the occurrence of color mixture.

図21は、画素構造の第11のバリエーションを示す図である。 FIG. 21 is a diagram showing an eleventh variation of the pixel structure.

図21において、固体撮像装置1の基本的な構成は、図11に示した構成と共通する。
そして、画素構造の第11のバリエーションでは、反射防止部48Bが形成される領域が狭くなっているとともに、画素分離部54Aが形成されている。
21, the basic configuration of the solid-state imaging device 1 is common to the configuration shown in FIG.
In addition, in the eleventh variation of the pixel structure, the region where the antireflection portion 48B is formed is narrowed, and the pixel separation portion 54A is formed.

このような反射防止部48Bを形成することにより、画素2の周囲部分での回折光の発生を抑制することができるとともに、画素分離部54Aにより、隣接する画素2どうしを電気的および光学的に分離することができる。そして、画素構造の第21のバリエーションにおいても、平坦部分53Aを広く設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、さらに混色の発生を防止することができる。 By forming such an antireflection portion 48B, generation of diffracted light in the peripheral portion of the pixel 2 can be suppressed, and the pixel separation portion 54A electrically and optically separates the adjacent pixels 2 from each other. can be separated. Also in the 21st variation of the pixel structure, by adopting a pixel structure in which the flat portion 53A is widely provided, it is possible to suppress the occurrence of diffracted light in the pixel separation region and further prevent the occurrence of color mixture.

図22は、画素構造の第12のバリエーションを示す図である。 FIG. 22 is a diagram showing a twelfth variation of the pixel structure.

図22において、固体撮像装置1の基本的な構成は、図11に示した構成と共通する。
そして、画素構造の第12のバリエーションでは、反射防止部48Bが形成される領域が狭くなっているとともに、画素分離部54Bが形成されている。
22, the basic configuration of the solid-state imaging device 1 is common to the configuration shown in FIG.
In the twelfth variation of the pixel structure, the region where the antireflection portion 48B is formed is narrowed and the pixel separation portion 54B is formed.

このような反射防止部48Bを形成することにより、画素2の周囲部分での回折光の発生を抑制することができるとともに、画素分離部54Bにより、隣接する画素2どうしを電気的および光学的に分離することができる。そして、画素構造の第21のバリエーションにおいても、平坦部分53Aを広く設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、さらに混色の発生を防止することができる。 By forming such an antireflection portion 48B, it is possible to suppress the generation of diffracted light in the peripheral portion of the pixel 2, and the pixel separation portion 54B electrically and optically separates the adjacent pixels 2 from each other. can be separated. Also in the 21st variation of the pixel structure, by adopting a pixel structure in which the flat portion 53A is widely provided, it is possible to suppress the occurrence of diffracted light in the pixel separation region and further prevent the occurrence of color mixture.

図23は、画素構造の第13のバリエーションを示す図である。 FIG. 23 is a diagram showing a thirteenth variation of the pixel structure.

図23において、固体撮像装置1の基本的な構成は、図11に示した構成と共通する。
そして、画素構造の第13のバリエーションでは、像面位相差AF(Auto Focus:オートフォーカス)に利用される位相差用画素2Aが設けられており、位相差用画素2Aには、反射防止部48が設けられない構成とされている。位相差用画素2Aは、像面における位相差を利用したオートフォーカスの制御に利用される信号を出力し、反射防止部48が設けられないことにより、受光面側界面は平坦面に形成される。
23, the basic configuration of the solid-state imaging device 1 is common to the configuration shown in FIG.
In the thirteenth variation of the pixel structure, a phase difference pixel 2A used for image plane phase difference AF (Auto Focus) is provided. is not provided. The phase difference pixel 2A outputs a signal used for autofocus control using the phase difference on the image plane. .

図23に示すように、像面位相差AFに利用される位相差用画素2Aでは、開口の略半分を遮光するように遮光膜49Aが形成されている。例えば、右側半分が遮光された位相差用画素2Aと左側半分が遮光された位相差用画素2Aとのペアで位相差の測定に用いられ、位相差用画素2Aから出力される信号は、画像の構築には利用されない。 As shown in FIG. 23, in the phase difference pixel 2A used for image plane phase difference AF, a light shielding film 49A is formed so as to shield approximately half of the aperture from light. For example, a pair of a phase difference pixel 2A whose right half is shielded from light and a phase difference pixel 2A whose left half is shielded is used for phase difference measurement, and the signal output from the phase difference pixel 2A is an image not used for construction.

そして、このような像面位相差AFに利用される位相差用画素2Aを有する画素構造の第13のバリエーションにおいても、位相差用画素2A以外の画素2どうしの間に平坦部分53を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、混色の発生を防止することができる。 Also in the thirteenth variation of the pixel structure having the phase difference pixels 2A used for such image plane phase difference AF, the pixels 2 other than the phase difference pixels 2A are provided with the flat portions 53. By adopting the structure, it is possible to suppress the generation of diffracted light in the pixel separation region and prevent the generation of color mixture.

図24は、画素構造の第14のバリエーションを示す図である。 FIG. 24 is a diagram showing a fourteenth variation of the pixel structure.

図24において、固体撮像装置1の基本的な構成は、図11に示した構成と共通する。
そして、画素構造の第14のバリエーションでは、像面位相差AFに利用される位相差用画素2Aには反射防止部48が設けられない構成とされているとともに、画素分離部54が形成されている。
24, the basic configuration of the solid-state imaging device 1 is common to the configuration shown in FIG.
In the fourteenth variation of the pixel structure, the antireflection portion 48 is not provided in the phase difference pixel 2A used for the image plane phase difference AF, and the pixel separation portion 54 is formed. there is

そして、画素構造の第14のバリエーションにおいても、画素分離部54により、隣接する画素2どうしを電気的に分離することができるとともに、位相差用画素2A以外の画素2どうしの間に平坦部分53を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、混色の発生を防止することができる。 Also in the fourteenth variation of the pixel structure, the pixel separating portion 54 can electrically separate the adjacent pixels 2, and the flat portion 53 between the pixels 2 other than the phase difference pixels 2A can be separated from each other. By adopting a pixel structure in which the .

図25は、画素構造の第15のバリエーションを示す図である。 FIG. 25 is a diagram showing a fifteenth variation of the pixel structure.

図25において、固体撮像装置1の基本的な構成は、図11に示した構成と共通する。
そして、画素構造の第15のバリエーションでは、像面位相差AFに利用される位相差用画素2Aには反射防止部48が設けられない構成とされているとともに、画素分離部54Aが形成されている。
25, the basic configuration of the solid-state imaging device 1 is common to the configuration shown in FIG.
In the fifteenth variation of the pixel structure, the antireflection portion 48 is not provided in the phase difference pixel 2A used for the image plane phase difference AF, and the pixel separating portion 54A is formed. there is

そして、画素構造の第15のバリエーションにおいても、画素分離部54Aにより、隣接する画素2どうしを電気的および光学的に分離することができるとともに、位相差用画素2A以外の画素2どうしの間に平坦部分53を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、混色の発生を防止することができる。 Also in the fifteenth variation of the pixel structure, the pixel separating portion 54A can electrically and optically separate the adjacent pixels 2, and between the pixels 2 other than the phase difference pixel 2A By adopting a pixel structure in which the flat portion 53 is provided, it is possible to suppress the generation of diffracted light in the pixel separation region and prevent the generation of color mixture.

図26は、画素構造の第16のバリエーションを示す図である。 FIG. 26 is a diagram showing a sixteenth variation of the pixel structure.

図26において、固体撮像装置1の基本的な構成は、図11に示した構成と共通する。
そして、画素構造の第16のバリエーションでは、像面位相差AFに利用される位相差用画素2Aには反射防止部48が設けられない構成とされているとともに、画素分離部54Bが形成されている。
26, the basic configuration of the solid-state imaging device 1 is common to the configuration shown in FIG.
In the sixteenth variation of the pixel structure, the antireflection portion 48 is not provided in the phase difference pixel 2A used for the image plane phase difference AF, and the pixel separation portion 54B is formed. there is

そして、画素構造の第16のバリエーションにおいても、画素分離部54Bにより、隣接する画素2どうしを電気的および光学的に分離することができるとともに、位相差用画素2A以外の画素2どうしの間に平坦部分53を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、混色の発生を防止することができる。 Also in the sixteenth variation of the pixel structure, the pixel separating section 54B can electrically and optically separate the adjacent pixels 2, and between the pixels 2 other than the phase difference pixel 2A By adopting a pixel structure in which the flat portion 53 is provided, it is possible to suppress the generation of diffracted light in the pixel separation region and prevent the generation of color mixture.

<5.電子機器への適用例>
本開示の技術は、固体撮像装置への適用に限られるものではない。即ち、本開示の技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部(光電変換部)に固体撮像装置を用いる電子機器全般に対して適用可能である。固体撮像装置は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
<5. Examples of application to electronic devices>
The technology of the present disclosure is not limited to application to solid-state imaging devices. That is, the technology of the present disclosure can be applied to an image capture unit (photoelectric conversion unit ) can be applied to general electronic equipment that uses a solid-state imaging device. The solid-state imaging device may be formed as a single chip, or may be in a modular form having an imaging function in which an imaging section and a signal processing section or an optical system are packaged together.

図27は、本開示に係る電子機器としての撮像装置の構成例を示すブロック図である。 FIG. 27 is a block diagram showing a configuration example of an imaging device as an electronic device according to the present disclosure.

図27の撮像装置200は、レンズ群などからなる光学部201、図1の固体撮像装置1の構成が採用される固体撮像装置(撮像デバイス)202、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路203を備える。また、撮像装置200は、フレームメモリ204、表示部205、記録部206、操作部207、および電源部208も備える。DSP回路203、フレームメモリ204、表示部205、記録部206、操作部207および電源部208は、バスライン209を介して相互に接続されている。 An imaging device 200 in FIG. 27 includes an optical unit 201 including a lens group, etc., a solid-state imaging device (imaging device) 202 adopting the configuration of the solid-state imaging device 1 in FIG. Processor) circuit 203 . The imaging device 200 also includes a frame memory 204 , a display section 205 , a recording section 206 , an operation section 207 and a power supply section 208 . DSP circuit 203 , frame memory 204 , display unit 205 , recording unit 206 , operation unit 207 and power supply unit 208 are interconnected via bus line 209 .

光学部201は、被写体からの入射光(像光)を取り込んで固体撮像装置202の撮像面上に結像する。固体撮像装置202は、光学部201によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置202として、図1の固体撮像装置1、即ち、混色悪化を抑制しつつ、感度を向上させた固体撮像装置を用いることができる。 The optical unit 201 captures incident light (image light) from a subject and forms an image on the imaging surface of the solid-state imaging device 202 . The solid-state imaging device 202 converts the amount of incident light imaged on the imaging surface by the optical unit 201 into an electric signal on a pixel-by-pixel basis, and outputs the electric signal as a pixel signal. As the solid-state imaging device 202, the solid-state imaging device 1 of FIG. 1, that is, the solid-state imaging device with improved sensitivity while suppressing deterioration of color mixture can be used.

表示部205は、例えば、液晶パネルや有機EL(Electro Luminescence)パネル等のパネル型表示装置からなり、固体撮像装置202で撮像された動画または静止画を表示する。記録部206は、固体撮像装置202で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。 The display unit 205 is made up of a panel-type display device such as a liquid crystal panel or an organic EL (Electro Luminescence) panel, and displays moving images or still images captured by the solid-state imaging device 202 . A recording unit 206 records a moving image or still image captured by the solid-state imaging device 202 in a recording medium such as a hard disk or a semiconductor memory.

操作部207は、ユーザによる操作の下に、撮像装置200が持つ様々な機能について操作指令を発する。電源部208は、DSP回路203、フレームメモリ204、表示部205、記録部206および操作部207の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。 The operation unit 207 issues operation commands for various functions of the imaging apparatus 200 under user's operation. The power supply unit 208 appropriately supplies various power supplies as operating power supplies for the DSP circuit 203, the frame memory 204, the display unit 205, the recording unit 206, and the operation unit 207 to these supply targets.

上述したように、固体撮像装置202として、上述した固体撮像装置1を用いることで、混色悪化を抑制しつつ、感度を向上させることができる。従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置200においても、撮像画像の高画質化を図ることができる。 As described above, by using the above-described solid-state imaging device 1 as the solid-state imaging device 202, sensitivity can be improved while suppressing deterioration of color mixture. Therefore, even in the imaging device 200 such as a video camera, a digital still camera, and a camera module for a mobile device such as a mobile phone, it is possible to improve the image quality of the captured image.

本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。 The embodiments of the present disclosure are not limited to the embodiments described above, and various modifications can be made without departing from the gist of the present disclosure.

上述した例では、第1導電型をP型、第2導電型をN型として、電子を信号電荷とした固体撮像装置について説明したが、本開示は正孔を信号電荷とする固体撮像装置にも適用することができる。すなわち、第1導電型をN型とし、第2導電型をP型として、前述の各半導体領域を逆の導電型の半導体領域で構成することができる。 In the above example, the first conductivity type is P-type, the second conductivity type is N-type, and the solid-state imaging device using electrons as signal charges has been described. can also be applied. That is, the first conductivity type can be N-type, the second conductivity type can be P-type, and each of the semiconductor regions described above can be composed of semiconductor regions of opposite conductivity types.

また、本開示の技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やX線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置(物理量分布検知装置)全般に対して適用可能である。 In addition, the technology of the present disclosure is not limited to application to a solid-state imaging device that detects the distribution of the incident light amount of visible light and images it as an image. In a broad sense, it applies to solid-state imaging devices (physical quantity distribution detection devices) such as fingerprint detection sensors that detect the distribution of other physical quantities such as pressure and capacitance and capture images as images. It is possible.

なお、本開示は以下のような構成も取ることができる。
(1)
基板と、
前記基板に設けられた第1光電変換領域と、
前記第1光電変換領域の隣であって前記基板に設けられた第2光電変換領域と、
前記第1光電変換領域と前記第2光電変換領域との間に設けられたトレンチと、
前記第1光電変換領域の上方で、前記基板の受光面側に設けられた第1モスアイ構造と、
前記第2光電変換領域の上方で、前記基板の受光面側に設けられた第2モスアイ構造と、
前記トレンチ内の少なくとも一部に設けられ、前記第1モスアイ構造と前記第2モスアイ構造の上方に設けられた絶縁膜と、
前記絶縁膜の上方、且つ前記トレンチの上方に設けられた遮光膜と
を有する固体撮像装置。
(2)
前記絶縁膜は、前記基板と前記遮光膜との間に設けられる
前記(1)に記載の固体撮像装置。
(3)
前記遮光膜は金属を含む
前記(1)または(2)に記載の固体撮像装置。
(4)
前記遮光膜はアルミニウムである
前記(1)乃至(3)のいずれかに記載の固体撮像装置。
(5)
断面視で、前記トレンチの側面はテーパ形状をなす
前記(1)乃至(4)のいずれかに記載の固体撮像装置。
(6)
前記テーパ形状は0乃至30°の順テーパである
前記(5)に記載の固体撮像装置。
(7)
前記第1光電変換領域および前記第1モスアイ構造を有する第1画素と、
前記第2光電変換領域および前記第2モスアイ構造を有する第2画素と
をさらに有する前記(1)乃至(6)のいずれかに記載の固体撮像装置。
(8)
前記トレンチ内の少なくとも一部に、前記第1画素と前記第2画素とを光学的に分離する物質が埋め込まれている
前記(7)に記載の固体撮像装置。
(9)
前記物質は、遮光性を備えた遮光物である
前記(8)に記載の固体撮像装置。
(10)
前記トレンチ内の少なくとも一部に、金属が埋め込まれている
前記(1)乃至(9)のいずれかに記載の固体撮像装置。
(11)
前記第1モスアイ構造または前記第2モスアイ構造は光を散乱させ、
前記トレンチは前記光を反射させる
前記(1)乃至(10)のいずれかに記載の固体撮像装置。
(12)
前記第1画素は前記第1モスアイ構造の上方に第1カラーフィルタを有し、
前記第2画素は前記第2モスアイ構造の上方に第2カラーフィルタを有する
前記(7)乃至(11)のいずれかに記載の固体撮像装置。
(13)
前記第1モスアイ構造は2個以上の凹部を有し、
前記第2モスアイ構造は2個以上の凹部を有する
前記(7)乃至(12)のいずれかに記載の固体撮像装置。
(14)
断面視で、前記モスアイ構造の幅は、前記カラーフィルタの幅の略8割である
前記(11)乃至(13)のいずれかに記載の固体撮像装置。
(15)
前記第1カラーフィルタは第1の色に対応し、
前記第2カラーフィルタは第2の色に対応し、
前記第1カラーフィルタの下方にある前記第1モスアイ構造の前記凹部のピッチと、前記第2カラーフィルタの下方にある前記第2モスアイ構造の前記凹部のピッチとが同一である
前記(13)に記載の固体撮像装置。
(16)
前記第1カラーフィルタは第1の色に対応し、
前記第2カラーフィルタは第2の色に対応し、
前記第1カラーフィルタの下方にある前記第1モスアイ構造の前記凹部の個数と、前記第2カラーフィルタの下方にある前記第2モスアイ構造の前記凹部の個数とが同一である 前記(13)に記載の固体撮像装置。
(17)
前記第1カラーフィルタは第1の色に対応し、
前記第2カラーフィルタは第2の色に対応し、
前記第1カラーフィルタの下方にある前記第1モスアイ構造の前記凹部の深さと、前記第2カラーフィルタの下方にある前記第2モスアイ構造の前記凹部の深さとが同一である 前記(13)に記載の固体撮像装置。
(18)
断面視において、前記トレンチの溝幅よりも前記トレンチの掘り込み量の方が大きい
前記(1)乃至(17)のいずれかに記載の固体撮像装置。
(19)
断面視において、前記モスアイ構造を形成する側面と、前記トレンチを形成する側面とのなす角度が異なる
前記(1)乃至(18)のいずれかに記載の固体撮像装置。
(20)
基板に設けられた第1光電変換領域及び第2光電変換領域の上方の前記基板表面にモスアイ構造を形成した後に、
前記第1光電変換領域と前記第2光電変換領域との間の前記基板にトレンチを形成し、 前記トレンチ内の少なくとも一部に設けられるように、前記モスアイ構造の上方に絶縁膜を形成し、
前記絶縁膜の上方、且つ前記トレンチの上方に遮光膜を形成する
固体撮像装置の製造方法。
(21)
基板に設けられた第1光電変換領域と第2光電変換領域との間の前記基板にトレンチを形成した後に、
前記第1光電変換領域及び前記第2光電変換領域の上方の前記基板表面にモスアイ構造を形成し、
前記トレンチ内の少なくとも一部に設けられるように、前記モスアイ構造の上方に絶縁膜を形成し、
前記絶縁膜の上方、且つ前記トレンチの上方に遮光膜を形成する
固体撮像装置の製造方法。
(22)
前記モスアイ構造はウェットエッチングにより形成し、
前記トレンチはドライエッチングにより形成する
前記(20)に記載の固体撮像装置の製造方法。
(23)
前記モスアイ構造はウェットエッチングにより形成し、
前記トレンチはドライエッチングにより形成する
前記(21)に記載の固体撮像装置の製造方法。
Note that the present disclosure can also take the following configurations.
(1)
a substrate;
a first photoelectric conversion region provided on the substrate;
a second photoelectric conversion region provided on the substrate adjacent to the first photoelectric conversion region;
a trench provided between the first photoelectric conversion region and the second photoelectric conversion region;
a first moth-eye structure provided on the light receiving surface side of the substrate above the first photoelectric conversion region;
a second moth-eye structure provided on the light receiving surface side of the substrate above the second photoelectric conversion region;
an insulating film provided in at least part of the trench and provided above the first moth-eye structure and the second moth-eye structure;
and a light shielding film provided above the insulating film and above the trench.
(2)
The solid-state imaging device according to (1), wherein the insulating film is provided between the substrate and the light shielding film.
(3)
The solid-state imaging device according to (1) or (2), wherein the light shielding film contains a metal.
(4)
The solid-state imaging device according to any one of (1) to (3), wherein the light shielding film is made of aluminum.
(5)
The solid-state imaging device according to any one of (1) to (4), wherein side surfaces of the trench are tapered in a cross-sectional view.
(6)
The solid-state imaging device according to (5), wherein the tapered shape is a forward taper of 0 to 30 degrees.
(7)
a first pixel having the first photoelectric conversion region and the first moth-eye structure;
The solid-state imaging device according to any one of (1) to (6), further comprising a second pixel having the second photoelectric conversion region and the second moth-eye structure.
(8)
The solid-state imaging device according to (7), wherein at least part of the trench is filled with a substance that optically separates the first pixel and the second pixel.
(9)
The solid-state imaging device according to (8), wherein the substance is a light-shielding substance having a light-shielding property.
(10)
The solid-state imaging device according to any one of (1) to (9), wherein at least part of the trench is filled with metal.
(11)
The first moth-eye structure or the second moth-eye structure scatters light,
The solid-state imaging device according to any one of (1) to (10), wherein the trench reflects the light.
(12)
the first pixel has a first color filter above the first moth-eye structure;
The solid-state imaging device according to any one of (7) to (11), wherein the second pixel has a second color filter above the second moth-eye structure.
(13)
The first moth-eye structure has two or more recesses,
The solid-state imaging device according to any one of (7) to (12), wherein the second moth-eye structure has two or more concave portions.
(14)
The solid-state imaging device according to any one of (11) to (13), wherein the width of the moth-eye structure is approximately 80% of the width of the color filter in a cross-sectional view.
(15)
the first color filter corresponds to a first color;
the second color filter corresponds to a second color;
(13), wherein the pitch of the recesses of the first moth-eye structure below the first color filter is the same as the pitch of the recesses of the second moth-eye structure below the second color filter; The solid-state imaging device described.
(16)
the first color filter corresponds to a first color;
the second color filter corresponds to a second color;
(13) wherein the number of recesses of the first moth-eye structure below the first color filter is the same as the number of recesses of the second moth-eye structure below the second color filter The solid-state imaging device described.
(17)
the first color filter corresponds to a first color;
the second color filter corresponds to a second color;
The depth of the concave portion of the first moth-eye structure below the first color filter and the depth of the concave portion of the second moth-eye structure below the second color filter are the same. The solid-state imaging device described.
(18)
The solid-state imaging device according to any one of (1) to (17), wherein the depth of the trench is larger than the groove width of the trench in a cross-sectional view.
(19)
The solid-state imaging device according to any one of (1) to (18), wherein, in a cross-sectional view, an angle between a side surface forming the moth-eye structure and a side surface forming the trench is different.
(20)
After forming a moth-eye structure on the substrate surface above the first photoelectric conversion region and the second photoelectric conversion region provided on the substrate,
forming a trench in the substrate between the first photoelectric conversion region and the second photoelectric conversion region; forming an insulating film above the moth-eye structure so as to be provided in at least a part of the trench;
A method of manufacturing a solid-state imaging device, comprising forming a light shielding film above the insulating film and above the trench.
(21)
After forming a trench in the substrate between the first photoelectric conversion region and the second photoelectric conversion region provided in the substrate,
forming a moth-eye structure on the substrate surface above the first photoelectric conversion region and the second photoelectric conversion region;
forming an insulating film above the moth-eye structure so as to be provided in at least part of the trench;
A method of manufacturing a solid-state imaging device, comprising forming a light shielding film above the insulating film and above the trench.
(22)
The moth-eye structure is formed by wet etching,
The method of manufacturing a solid-state imaging device according to (20), wherein the trench is formed by dry etching.
(23)
The moth-eye structure is formed by wet etching,
The method of manufacturing a solid-state imaging device according to (21), wherein the trench is formed by dry etching.

1 固体撮像装置, 2 画素, 3 画素アレイ部, 12 半導体基板, 41,42 半導体領域, 45 ピニング層, 46 透明絶縁膜, 47 画素間遮光部, 48 反射防止部, 49 遮光膜, 50 平坦化膜, 51 カラーフィルタ層, 52 オンチップレンズ, 101 メタル遮光部, 200 撮像装置, 202 固体撮像装置 1 solid-state imaging device, 2 pixels, 3 pixel array portion, 12 semiconductor substrate, 41, 42 semiconductor regions, 45 pinning layer, 46 transparent insulating film, 47 light shielding portion between pixels, 48 antireflection portion, 49 light shielding film, 50 flattening Membrane 51 Color filter layer 52 On-chip lens 101 Metal light shielding part 200 Imaging device 202 Solid-state imaging device

Claims (23)

基板と、
前記基板に設けられた第1光電変換領域と、
前記第1光電変換領域の隣であって前記基板に設けられた第2光電変換領域と、
前記第1光電変換領域と前記第2光電変換領域との間に設けられた、幅の長さよりも深さの長さの方が長いトレンチと、
前記第1光電変換領域の上方で、前記基板の受光面側に設けられた第1凹凸構造と、
前記第2光電変換領域の上方で、前記基板の受光面側に設けられた第2凹凸構造と、
前記トレンチ内の少なくとも一部に設けられ、前記第1凹凸構造と前記第2凹凸構造の上方に設けられた第1絶縁膜と、
前記第1絶縁膜の上方、且つ前記トレンチの上方に設けられた遮光膜と
を有し、
前記第1絶縁膜は酸化ハフニウムを含む
光検出装置。
a substrate;
a first photoelectric conversion region provided on the substrate;
a second photoelectric conversion region provided on the substrate adjacent to the first photoelectric conversion region;
a trench having a depth longer than a width provided between the first photoelectric conversion region and the second photoelectric conversion region;
a first uneven structure provided on the light receiving surface side of the substrate above the first photoelectric conversion region;
a second uneven structure provided on the light receiving surface side of the substrate above the second photoelectric conversion region;
a first insulating film provided in at least part of the trench and provided above the first uneven structure and the second uneven structure;
a light shielding film provided above the first insulating film and above the trench;
The photodetector, wherein the first insulating film contains hafnium oxide.
前記第1凹凸構造および前記第2凹凸構造は凹部を有し、
断面視で、前記凹部の第1側の側面と前記トレンチの第1側の側面とが非平行である
請求項1に記載の光検出装置。
The first uneven structure and the second uneven structure have recesses,
The photodetector according to claim 1, wherein a side surface of the recess on the first side and a side surface of the trench on the first side are non-parallel in a cross-sectional view.
前記遮光膜は前記基板の上方に設けられ、
断面視で前記第1絶縁膜において、前記遮光膜と接している領域全体が平坦である
請求項1に記載の光検出装置。
The light shielding film is provided above the substrate,
2. The photodetector according to claim 1, wherein the entire region of the first insulating film in contact with the light shielding film is flat in a cross-sectional view.
前記第1絶縁膜の上方に設けられ、前記遮光膜の側面に接して設けられた第2絶縁膜を更に有する
請求項3に記載の光検出装置。
4. The photodetector according to claim 3, further comprising a second insulating film provided above the first insulating film and in contact with a side surface of the light shielding film.
前記第2絶縁膜は前記遮光膜の上面に接して設けられている
請求項4に記載の光検出装置。
The photodetector according to claim 4, wherein the second insulating film is provided in contact with the upper surface of the light shielding film.
前記第2絶縁膜は前記第1絶縁膜と同じ材料を含む
請求項4または5に記載の光検出装置。
6. The photodetector according to claim 4, wherein the second insulating film contains the same material as the first insulating film.
前記遮光膜は金属を含む
請求項1に記載の光検出装置。
The photodetector according to claim 1, wherein the light shielding film contains metal.
前記遮光膜はアルミニウムである
請求項1に記載の光検出装置。
The photodetector according to claim 1, wherein the light shielding film is aluminum.
断面視で、前記トレンチの側面はテーパ形状をなす
請求項1に記載の光検出装置。
The photodetector according to claim 1, wherein a side surface of the trench has a tapered shape in a cross-sectional view.
前記テーパ形状は0乃至30°の範囲内の順テーパである
請求項9に記載の光検出装置。
The photodetector according to claim 9, wherein the taper shape is a forward taper within a range of 0 to 30 degrees.
前記第1光電変換領域および前記第1凹凸構造を有する第1画素と、
前記第2光電変換領域および前記第2凹凸構造を有する第2画素と
をさらに有する請求項1に記載の光検出装置。
a first pixel having the first photoelectric conversion region and the first uneven structure;
2. The photodetector according to claim 1, further comprising: a second pixel having said second photoelectric conversion region and said second concave-convex structure.
前記トレンチ内の少なくとも一部に、前記第1画素と前記第2画素とを光学的に分離する遮光性を備えた遮光物が埋め込まれている
請求項11に記載の光検出装置。
12. The photodetector according to claim 11, wherein a light shielding material having a light shielding property for optically separating the first pixel and the second pixel is embedded in at least part of the trench.
前記トレンチ内の少なくとも一部に、金属が埋め込まれている
請求項1に記載の光検出装置。
The photodetector according to claim 1, wherein at least part of the trench is filled with metal.
前記第1凹凸構造または前記第2凹凸構造は光を散乱させ、
前記トレンチは前記光を反射させる
請求項1に記載の光検出装置。
The first uneven structure or the second uneven structure scatters light,
2. The photodetector of claim 1, wherein the trench reflects the light.
前記第1画素は前記第1凹凸構造の上方に第1カラーフィルタを有し、
前記第2画素は前記第2凹凸構造の上方に第2カラーフィルタを有する
請求項11に記載の光検出装置。
The first pixel has a first color filter above the first concave-convex structure,
The photodetector according to claim 11, wherein the second pixel has a second color filter above the second concave-convex structure.
前記第1凹凸構造は2個以上の凹部を有し、
前記第2凹凸構造は2個以上の凹部を有する
請求項15に記載の光検出装置。
The first uneven structure has two or more recesses,
The photodetector according to claim 15, wherein the second concave-convex structure has two or more concave portions.
断面視で、前記第1凹凸構造の幅は、前記第1カラーフィルタの幅の略8割である
請求項15に記載の光検出装置。
The photodetector according to claim 15, wherein the width of the first concave-convex structure is approximately 80% of the width of the first color filter in a cross-sectional view.
前記第1カラーフィルタは第1の色に対応し、
前記第2カラーフィルタは第2の色に対応し、
前記第1カラーフィルタの下方にある前記第1凹凸構造の前記凹部のピッチと、前記第2カラーフィルタの下方にある前記第2凹凸構造の前記凹部のピッチとが同一である
請求項16に記載の光検出装置。
the first color filter corresponds to a first color;
the second color filter corresponds to a second color;
17. The pitch of the recesses of the first uneven structure below the first color filter and the pitch of the recesses of the second uneven structure below the second color filter are the same. photodetector.
前記第1カラーフィルタは第1の色に対応し、
前記第2カラーフィルタは第2の色に対応し、
前記第1カラーフィルタの下方にある前記第1凹凸構造の前記凹部の個数と、前記第2カラーフィルタの下方にある前記第2凹凸構造の前記凹部の個数とが同一である
請求項16に記載の光検出装置。
the first color filter corresponds to a first color;
the second color filter corresponds to a second color;
17. The method according to claim 16, wherein the number of concave portions of the first concave-convex structure below the first color filter is the same as the number of concave portions of the second concave-convex structure below the second color filter. photodetector.
前記第1カラーフィルタは第1の色に対応し、
前記第2カラーフィルタは第2の色に対応し、
前記第1カラーフィルタの下方にある前記第1凹凸構造の前記凹部の深さと、前記第2カラーフィルタの下方にある前記第2凹凸構造の前記凹部の深さとが同一である
請求項16に記載の光検出装置。
the first color filter corresponds to a first color;
the second color filter corresponds to a second color;
17. The method according to claim 16, wherein the depth of the concave portion of the first concave-convex structure below the first color filter and the depth of the concave portion of the second concave-convex structure below the second color filter are the same. photodetector.
基板に設けられた第1光電変換領域及び第2光電変換領域の上方の前記基板表面に凹凸構造を形成した後に、
前記第1光電変換領域と前記第2光電変換領域との間の前記基板に、幅の長さよりも深さの長さの方が長いトレンチを形成し、
前記トレンチ内の少なくとも一部に設けられるように、前記凹凸構造の上方に、酸化ハフニウムを含む第1絶縁膜を形成し、
前記第1絶縁膜の上方、且つ前記トレンチの上方に遮光膜を形成する
光検出装置の製造方法。
After forming an uneven structure on the substrate surface above the first photoelectric conversion region and the second photoelectric conversion region provided on the substrate,
forming a trench having a depth longer than a width in the substrate between the first photoelectric conversion region and the second photoelectric conversion region;
forming a first insulating film containing hafnium oxide above the uneven structure so as to be provided in at least a portion of the trench;
A method of manufacturing a photodetector, wherein a light shielding film is formed above the first insulating film and above the trench.
基板に設けられた第1光電変換領域と第2光電変換領域との間の前記基板に、幅の長さよりも深さの長さの方が長いトレンチを形成した後に、
前記第1光電変換領域及び前記第2光電変換領域の上方の前記基板表面に凹凸構造を形成し、
前記トレンチ内の少なくとも一部に設けられるように、前記凹凸構造の上方に、酸化ハフニウムを含む第1絶縁膜を形成し、
前記第1絶縁膜の上方、且つ前記トレンチの上方に遮光膜を形成する
光検出装置の製造方法。
After forming a trench having a depth longer than a width in the substrate between a first photoelectric conversion region and a second photoelectric conversion region provided in the substrate,
forming an uneven structure on the substrate surface above the first photoelectric conversion region and the second photoelectric conversion region;
forming a first insulating film containing hafnium oxide above the uneven structure so as to be provided in at least a portion of the trench;
A method of manufacturing a photodetector, wherein a light shielding film is formed above the first insulating film and above the trench.
前記凹凸構造はウェットエッチングにより形成し、
前記トレンチはドライエッチングにより形成する
請求項21または22に記載の光検出装置の製造方法。
The uneven structure is formed by wet etching,
23. The method of manufacturing a photodetector according to claim 21, wherein the trench is formed by dry etching.
JP2022035223A 2013-07-03 2022-03-08 Photodetector and manufacturing method thereof Active JP7290185B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013139830 2013-07-03
JP2013139830 2013-07-03
JP2019237873A JP7040510B2 (en) 2013-07-03 2019-12-27 Solid-state image sensor and its manufacturing method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019237873A Division JP7040510B2 (en) 2013-07-03 2019-12-27 Solid-state image sensor and its manufacturing method

Publications (2)

Publication Number Publication Date
JP2022075774A JP2022075774A (en) 2022-05-18
JP7290185B2 true JP7290185B2 (en) 2023-06-13

Family

ID=62566396

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2018039801A Active JP6641605B2 (en) 2013-07-03 2018-03-06 Solid-state imaging device and method of manufacturing the same
JP2019237873A Active JP7040510B2 (en) 2013-07-03 2019-12-27 Solid-state image sensor and its manufacturing method
JP2020097066A Active JP7014260B2 (en) 2013-07-03 2020-06-03 Photodetectors and electronic devices
JP2022035223A Active JP7290185B2 (en) 2013-07-03 2022-03-08 Photodetector and manufacturing method thereof

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2018039801A Active JP6641605B2 (en) 2013-07-03 2018-03-06 Solid-state imaging device and method of manufacturing the same
JP2019237873A Active JP7040510B2 (en) 2013-07-03 2019-12-27 Solid-state image sensor and its manufacturing method
JP2020097066A Active JP7014260B2 (en) 2013-07-03 2020-06-03 Photodetectors and electronic devices

Country Status (1)

Country Link
JP (4) JP6641605B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11244978B2 (en) * 2018-10-17 2022-02-08 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment including the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249639A (en) 2002-02-22 2003-09-05 Sony Corp Photoelectric conversion device as well as manufacturing method thereof and solid imaging apparatus as well as manufacturing method thereof
US20110156186A1 (en) 2009-12-28 2011-06-30 Kabushiki Kaisha Toshiba Solid-state imaging device
US20120217602A1 (en) 2011-02-25 2012-08-30 Sony Corporation Solid-state imaging device, manufacturing method thereof, and electronic apparatus
JP2012169530A (en) 2011-02-16 2012-09-06 Sony Corp Solid state image sensor, manufacturing method therefor, and electronic apparatus
JP2013033864A (en) 2011-08-02 2013-02-14 Sony Corp Solid state imaging device manufacturing method, solid state imaging element and electronic apparatus

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7880255B2 (en) 2004-07-19 2011-02-01 Micron Technology, Inc. Pixel cell having a grated interface
JP2006147991A (en) * 2004-11-24 2006-06-08 Canon Inc Solid state image sensor, and optical appliance having the same
JP2009218357A (en) * 2008-03-10 2009-09-24 Panasonic Corp Solid-state image pickup device
JP2009266900A (en) * 2008-04-22 2009-11-12 Panasonic Corp Solid-state image sensor
JP2010272612A (en) * 2009-05-20 2010-12-02 Sony Corp Solid-state imaging device, method of manufacturing the same, and imaging device
JP5663925B2 (en) * 2010-03-31 2015-02-04 ソニー株式会社 Solid-state imaging device, manufacturing method thereof, and electronic apparatus
JP2011222708A (en) 2010-04-08 2011-11-04 Sony Corp Solid-state imaging apparatus, method of manufacturing the same, and electronic device
JP5536517B2 (en) 2010-04-14 2014-07-02 浜松ホトニクス株式会社 Solid-state imaging device
JP6299058B2 (en) 2011-03-02 2018-03-28 ソニー株式会社 Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus
JP5794068B2 (en) 2011-09-16 2015-10-14 ソニー株式会社 Solid-state imaging device, manufacturing method, and electronic apparatus

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249639A (en) 2002-02-22 2003-09-05 Sony Corp Photoelectric conversion device as well as manufacturing method thereof and solid imaging apparatus as well as manufacturing method thereof
US20110156186A1 (en) 2009-12-28 2011-06-30 Kabushiki Kaisha Toshiba Solid-state imaging device
JP2011138905A (en) 2009-12-28 2011-07-14 Toshiba Corp Solid-state imaging device
JP2012169530A (en) 2011-02-16 2012-09-06 Sony Corp Solid state image sensor, manufacturing method therefor, and electronic apparatus
US20120217602A1 (en) 2011-02-25 2012-08-30 Sony Corporation Solid-state imaging device, manufacturing method thereof, and electronic apparatus
JP2012178457A (en) 2011-02-25 2012-09-13 Sony Corp Solid state image pickup device, manufacturing method of the same and electronic equipment
JP2013033864A (en) 2011-08-02 2013-02-14 Sony Corp Solid state imaging device manufacturing method, solid state imaging element and electronic apparatus

Also Published As

Publication number Publication date
JP7040510B2 (en) 2022-03-23
JP2022075774A (en) 2022-05-18
JP6641605B2 (en) 2020-02-05
JP2020167421A (en) 2020-10-08
JP2018093234A (en) 2018-06-14
JP2020061576A (en) 2020-04-16
JP7014260B2 (en) 2022-02-01

Similar Documents

Publication Publication Date Title
US11570387B2 (en) Solid-state imaging device with uneven structures and method for manufacturing the same, and electronic apparatus
CN109728014B (en) Image pickup apparatus
TW201104852A (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
JP7290185B2 (en) Photodetector and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230502

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230515

R151 Written notification of patent or utility model registration

Ref document number: 7290185

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151