JP2013033864A - Solid state imaging device manufacturing method, solid state imaging element and electronic apparatus - Google Patents

Solid state imaging device manufacturing method, solid state imaging element and electronic apparatus Download PDF

Info

Publication number
JP2013033864A
JP2013033864A JP2011169431A JP2011169431A JP2013033864A JP 2013033864 A JP2013033864 A JP 2013033864A JP 2011169431 A JP2011169431 A JP 2011169431A JP 2011169431 A JP2011169431 A JP 2011169431A JP 2013033864 A JP2013033864 A JP 2013033864A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
solid
pixel
state imaging
concavo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011169431A
Other languages
Japanese (ja)
Inventor
Toru Sasaki
徹 佐々木
Kaoru Koike
薫 小池
Taku Saito
卓 齋藤
Masaya Hagimoto
賢哉 萩本
Susumu Hiyama
晋 檜山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2011169431A priority Critical patent/JP2013033864A/en
Publication of JP2013033864A publication Critical patent/JP2013033864A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Optical Filters (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To achieve high reliability and reproducibility at low cost without damaging a semiconductor substrate when forming a fine convexoconcave structure for each pixel for antireflection of incident light.SOLUTION: A solid state imaging element manufacturing method comprises: a first step of forming a protection film having an etching selection ratio to a monocrystalline semiconductor substrate on a surface of the semiconductor substrate; a second step of forming a resist pattern of dots arranged with a predetermined pitch on the protection film; a third step of selectively removing the protection film by wet etching using the resist pattern formed in the second step as a mask; a fourth step of forming a structure of convexoconcave arranged with a predetermined pitch on the surface of the semiconductor substrate by etching the semiconductor substrate by wet etching using as a mask the protection film remaining after selectively removed in the third step; and a fifth step of removing the protection film remaining on the semiconductor substrate after forming the structure of convexoconcave in the fourth step.

Description

本技術は、固体撮像素子の製造方法、固体撮像素子、および電子機器に関する。   The present technology relates to a method for manufacturing a solid-state imaging device, a solid-state imaging device, and an electronic apparatus.

固体撮像素子は、例えば行列状に配置される複数の画素を備えるとともに、各画素に対応して設けられるカラーフィルタおよびレンズを備える。固体撮像素子を構成する各画素は、光電変換機能を有するフォトダイオード等の受光部を有する。各画素に対応して設けられるカラーフィルタは、例えば赤色、緑色、青色等のいずれかの色の成分の光を透過させる。各画素に対応して設けられるレンズは、各画素の受光部に対応して設けられ、外部からの入射光を、対応する受光部に集光する。   The solid-state imaging device includes, for example, a plurality of pixels arranged in a matrix, and includes a color filter and a lens provided corresponding to each pixel. Each pixel constituting the solid-state imaging device has a light receiving portion such as a photodiode having a photoelectric conversion function. The color filter provided corresponding to each pixel transmits light of any color component such as red, green, and blue. The lens provided corresponding to each pixel is provided corresponding to the light receiving part of each pixel, and condenses incident light from the outside to the corresponding light receiving part.

このような固体撮像素子において、受光部による変換効率を高めるためには、固体撮像素子に入射する光が反射することなく受光部にて光電変換機能により電気信号に変換されることが望ましい。このため、固体撮像素子を構成する積層構造の各界面における光の反射成分を可能な限り少なくすることが望まれる。   In such a solid-state imaging device, in order to increase the conversion efficiency of the light-receiving unit, it is desirable that light incident on the solid-state imaging device is converted into an electrical signal by the photoelectric conversion function in the light-receiving unit without reflection. For this reason, it is desired to reduce the light reflection component at each interface of the laminated structure constituting the solid-state imaging device as much as possible.

また、積層構造の界面での光の反射が低減することは、固体撮像素子において生じるフレアやゴーストやブルーミング等といった現象を低減させることにもつながる。フレアやゴーストやブルーミングは、界面での反射光が固体撮像素子の光の入射側に設けられる保護ガラス等の他部材により再度反射し、その反射光がノイズ光として入射することによって生じる。   In addition, the reduction of light reflection at the interface of the laminated structure leads to a reduction in phenomena such as flare, ghost, and blooming that occur in the solid-state imaging device. Flare, ghost, and blooming occur when reflected light at the interface is reflected again by another member such as protective glass provided on the light incident side of the solid-state imaging device, and the reflected light enters as noise light.

こうした界面での光の反射に関し、特に、固体撮像素子の半導体基板としてのシリコン基板の表面による界面においては、シリコン基板とシリコン基板の表面に形成される膜との屈折率差が比較的大きくなるため、光が反射することにより発生する光の損失が大きい。光の反射による損失が大きいことは、固体撮像素子における感度の低下につながる。このため、光の反射にともなう感度の低下を抑制する観点からは、半導体基板による界面における光の反射を抑制する低反射構造を設けることが効果的である。   Regarding the reflection of light at such an interface, the difference in refractive index between the silicon substrate and the film formed on the surface of the silicon substrate is relatively large particularly at the interface due to the surface of the silicon substrate as the semiconductor substrate of the solid-state imaging device. Therefore, the loss of light generated by the reflection of light is large. A large loss due to light reflection leads to a decrease in sensitivity in the solid-state imaging device. For this reason, it is effective to provide a low reflection structure that suppresses the reflection of light at the interface by the semiconductor substrate from the viewpoint of suppressing the decrease in sensitivity due to the reflection of light.

また、近年、固体撮像素子の感度向上や光学高さの低減を目的として、半導体基板に対して配線層が設けられる側と反対側から光の照射を受ける、いわゆる裏面照射型の固体撮像素子が提案されている。裏面照射型の固体撮像素子では、光が照射される側に配線層や回路素子等が存在しないため、半導体基板に形成された受光部の開口率が高くなるとともに、入射光が配線層等により反射されることなく受光部に入射するので、感度の向上が図られる。また、同じく半導体基板に対して光が照射される側に配線層等が存在しないため、光学高さの低減が図られる。   In recent years, for the purpose of improving the sensitivity of a solid-state imaging device and reducing the optical height, a so-called back-illuminated solid-state imaging device that receives light from the side opposite to the side on which a wiring layer is provided with respect to a semiconductor substrate has been developed. Proposed. In a back-illuminated solid-state imaging device, there is no wiring layer or circuit element on the light irradiation side, so the aperture ratio of the light receiving portion formed on the semiconductor substrate is increased and incident light is transmitted by the wiring layer or the like. Since the light is incident on the light receiving portion without being reflected, the sensitivity can be improved. Similarly, since there is no wiring layer or the like on the side where the semiconductor substrate is irradiated with light, the optical height can be reduced.

裏面照射型の固体撮像素子によれば、上記のとおり感度の向上が図られるものの、半導体基板に対して光が入射する側に配線層が存在しないこと等から、混色等の原因ともなる斜め光による光学的雑音が懸念される。こうした光学的雑音に対しては、例えば特許文献1に記載されている技術のように、光の照射側となる半導体基板の裏面側における受光部間に、遮光膜等の遮光部を設けることが有効である。特許文献1では、半導体基板の裏面側において隣接する受光部間に形成された遮光部が、半導体基板の裏面側から所望の深さに形成されたトレンチ部と、トレンチ部内に埋め込まれた遮光膜とで構成されていることを特徴とする固体撮像素子が提案されている。   According to the back-illuminated solid-state imaging device, although the sensitivity is improved as described above, there is no wiring layer on the side where the light is incident on the semiconductor substrate. There is concern about optical noise. For such optical noise, a light-shielding part such as a light-shielding film is provided between the light-receiving parts on the back side of the semiconductor substrate on the light irradiation side as in the technique described in Patent Document 1, for example. It is valid. In Patent Document 1, a light shielding portion formed between adjacent light receiving portions on the back surface side of a semiconductor substrate includes a trench portion formed at a desired depth from the back surface side of the semiconductor substrate, and a light shielding film embedded in the trench portion. There has been proposed a solid-state imaging device characterized by comprising:

一方、固体撮像素子における入射光の反射防止の方法として、単層もしくは多層の干渉膜を利用した反射防止膜をコーティングすることが知られている。つまり、この方法では、半導体基板の光が入射する側が反射防止膜によってコーティングされ、半導体基板による界面における光の反射が防止される。しかし、反射防止膜をコーティングする方法は、次のような問題を有する。   On the other hand, as a method for preventing reflection of incident light in a solid-state imaging device, it is known to coat an antireflection film using a single-layer or multilayer interference film. That is, in this method, the light incident side of the semiconductor substrate is coated with the antireflection film, and reflection of light at the interface by the semiconductor substrate is prevented. However, the method of coating the antireflection film has the following problems.

まず、反射防止膜をコーティングする方法は、入射光について特定の波長域で優れた反射防止特性を有するが、入射光としての可視光の全波長域において優れた反射防止膜を形成することは極めて困難である。また、固体撮像素子に対しては様々な向きの入射光が存在するが、反射防止膜に様々な向きの入射光全てに対して反射防止機能を持たせることも困難である。   First, the method of coating an antireflection film has excellent antireflection characteristics in a specific wavelength range with respect to incident light, but it is extremely difficult to form an excellent antireflection film in the entire wavelength range of visible light as incident light. Have difficulty. In addition, incident light in various directions exists for the solid-state imaging device, but it is difficult to provide the antireflection film with an antireflection function for all incident light in various directions.

さらに、反射防止膜の反射防止能力は、各膜の膜厚に敏感であり、安定した反射防止特性を維持するためには製造上の管理が困難である。具体的には、反射防止膜は、その膜厚によって有効に機能する波長域が変化する。例えば、反射防止膜の膜厚が赤色の光に対して有効に機能するように最適化された場合、赤色以外の青色や緑色の光に対しては十分な反射防止機能が得られない場合がある。このように、反射防止膜をコーティングする方法は、多くの問題を抱えている。   Furthermore, the antireflection ability of the antireflection film is sensitive to the film thickness of each film, and it is difficult to manage the production in order to maintain stable antireflection characteristics. Specifically, the wavelength range in which the antireflection film functions effectively changes depending on the film thickness. For example, when the film thickness of the antireflection film is optimized to function effectively for red light, sufficient antireflection function may not be obtained for blue or green light other than red. is there. As described above, the method of coating the antireflection film has many problems.

また、反射防止膜を用いた手法としては、例えば特許文献2に記載されたようなものがある。特許文献2には、受光部が形成された半導体基板上に、例えばシリコン酸化膜等の、界面準位を下げる膜を形成し、この膜上に、例えば酸化ハフニウム膜等の、負の固定電荷を有する膜を形成することにより、暗電流の抑制と反射防止の効果を得る手法が開示されている。しかしながら、特許文献2のように半導体基板上に反射防止のための膜を形成する手法は、上述したように、入射光の様々な波長や向きに対応することが困難である。   Moreover, as a method using an antireflection film, for example, there is one described in Patent Document 2. In Patent Document 2, a film that lowers the interface state, such as a silicon oxide film, is formed on a semiconductor substrate on which a light receiving portion is formed, and a negative fixed charge, such as a hafnium oxide film, is formed on this film. There is disclosed a technique for obtaining an effect of suppressing dark current and preventing reflection by forming a film having the above. However, the method of forming a film for preventing reflection on a semiconductor substrate as in Patent Document 2 is difficult to cope with various wavelengths and directions of incident light as described above.

そこで、固体撮像素子において互いに屈折率が異なる物質間の界面に、微細な突起による反射防止構造、いわゆるモスアイ構造を設けることで、入射光の反射を防止する手法が提案されている(例えば、特許文献3、特許文献4参照。)。モスアイ構造においては、物質間の界面の面方向に2次元的に多数の微細な突起パターンが配列形成される。   In view of this, there has been proposed a method for preventing reflection of incident light by providing a so-called moth-eye structure with a fine protrusion at the interface between substances having different refractive indexes in a solid-state imaging device (for example, patents). Reference 3 and Patent Document 4). In the moth-eye structure, a large number of fine projection patterns are two-dimensionally arranged in the plane direction of the interface between substances.

モスアイ構造による反射防止の原理は、概略的には次のとおりである。通常、光の反射は急激な屈折率の変化によりもたらされる。そこで、モスアイ構造として多数の微細な突起のパターンを形成することにより、光の入射方向、つまり微細な突起の高さ方向について、異なる物質間の界面における屈折率の分布が滑らかとなり、光の反射が低減される。このようなモスアイ構造による反射防止の効果を得るために、モスアイ構造を構成する微細な突起の形状としては、角錐型ないし円錐型が好適に用いられる。   The principle of antireflection by the moth-eye structure is roughly as follows. Usually, the reflection of light is caused by a sudden change in refractive index. Therefore, by forming a large number of fine projection patterns as a moth-eye structure, the refractive index distribution at the interface between different substances becomes smooth in the light incident direction, that is, the height direction of the fine projections, and light reflection Is reduced. In order to obtain such an antireflection effect by the moth-eye structure, a pyramid shape or a cone shape is preferably used as the shape of the fine protrusions constituting the moth-eye structure.

また、モスアイ構造に関しては、微細突起パターンの面方向の間隔であるピッチが光の波長よりも小さい場合、微細な突起の高さ方向について界面を形成する両物質の空間占有率が徐々に変化し、微細な突起の高さ方向の位置の変化にともなって空間占有率が大きい方の物質が入れ替わることで、有効屈折率も滑らかに変化する。このように有効屈折率が徐々に変化することで、光の反射が抑制される。したがって、モスアイ構造においては、微細な突起による凹凸構造(微細凹凸構造)のピッチを可視光の波長以下とすることが望ましい。   In addition, regarding the moth-eye structure, when the pitch, which is the spacing in the surface direction of the fine protrusion pattern, is smaller than the wavelength of light, the space occupancy of both substances forming the interface in the height direction of the fine protrusion gradually changes. The effective refractive index also changes smoothly when the material having the larger space occupancy is replaced with the change in the position of the fine protrusion in the height direction. In this way, the effective refractive index gradually changes, so that reflection of light is suppressed. Therefore, in the moth-eye structure, it is desirable that the pitch of the concavo-convex structure (fine concavo-convex structure) formed by fine protrusions is equal to or less than the wavelength of visible light.

特許文献3に記載の技術においては、半導体基板上に形成されたパッシベーション膜の表面等に微細突起が設けられている。特許文献3では、電子ビーム露光により100nm刻みの島状のレジストパターンが形成され、このレジストパターンをマスクとしてドライエッチングである反応性イオンエッチングが行われ、微細突起のパターンが形成される。   In the technique described in Patent Document 3, fine protrusions are provided on the surface of a passivation film formed on a semiconductor substrate. In Patent Document 3, an island-shaped resist pattern with 100 nm increments is formed by electron beam exposure, and reactive ion etching, which is dry etching, is performed using this resist pattern as a mask to form a pattern of fine protrusions.

しかしながら、特許文献3のように反応性イオンエッチングを用いる方法によれば、微細突起を半導体基板としてのシリコン基板に形成しようとした場合、エッチングで用いられるプラズマ等によって、シリコン基板にダメージが生じることが懸念される。シリコン基板には、受光部としてのフォトダイオードや、トランジスタが設けられることから、プラズマ等によるシリコン基板へのダメージは、白点や暗電流増加の原因となる。   However, according to the method using reactive ion etching as described in Patent Document 3, when a fine protrusion is formed on a silicon substrate as a semiconductor substrate, the silicon substrate is damaged by plasma or the like used for etching. Is concerned. Since the silicon substrate is provided with a photodiode as a light receiving portion and a transistor, damage to the silicon substrate due to plasma or the like causes a white spot or an increase in dark current.

また、特許文献4には、シリコン基板上に、シリコン酸化膜よりなるゲート酸化膜を介してシリコン等により微細凹凸構造を形成する手法が提案されている。しかしながら、特許文献4のように、シリコン基板上にゲート酸化膜等の薄膜を介して微細凹凸構造を形成する手法によれば、薄膜上に形成された微細凹凸構造により入射光の吸収が生じ、感度の低下を招いてしまう場合がある。また、シリコン基板上にゲート酸化膜を介することから、層構造の総厚が増加し、混色が懸念される。   Patent Document 4 proposes a method of forming a fine concavo-convex structure with silicon or the like on a silicon substrate via a gate oxide film made of a silicon oxide film. However, according to the technique of forming a fine concavo-convex structure on a silicon substrate through a thin film such as a gate oxide film as in Patent Document 4, absorption of incident light occurs due to the fine concavo-convex structure formed on the thin film, In some cases, the sensitivity may decrease. In addition, since the gate oxide film is interposed on the silicon substrate, the total thickness of the layer structure increases and there is a concern about color mixing.

また、モスアイ構造においては、微細凹凸構造の高さが高い方が、その高さ方向の屈折率の変化が緩やかとなるので、反射防止効果は高くなる。しかしながら、微細凹凸構造の高さが高くなるほど、入射光が光電変換される受光部に到達するまでに物質中を透過する距離が長くなるため、微細凹凸構造の高さが高くなることは、感度の観点からは望ましくない。この点、入射光が透過する物質として光の吸収率が0の物質を採用することができれば問題ないが、固体撮像素子を構成する材料で光の吸収率が完全に0の物質の実現は困難である。   In the moth-eye structure, the higher the height of the fine concavo-convex structure, the lower the refractive index change in the height direction, and the higher the antireflection effect. However, as the height of the fine concavo-convex structure increases, the distance through which the incident light passes through the substance before reaching the light-receiving portion where the photoelectric conversion is performed becomes longer. From the point of view, it is not desirable. In this regard, there is no problem as long as a substance having a light absorption factor of 0 can be adopted as a substance through which incident light is transmitted, but it is difficult to realize a substance having a light absorption factor of zero with a material constituting a solid-state imaging device. It is.

このような微細凹凸構造の高さと感度との関係についての問題を解決するため、例えば特許文献5に開示されている技術を用いることが考えられる。特許文献5には、微細凹凸構造について、基材による突起に対して、基材の材料よりも屈折率が小さい材料からなる層を積層する構造が提案されている。しかしながら、特許文献5の技術は、ディスプレイ装置等における反射防止構造としての技術であり、固体撮像素子に適用することは困難である。   In order to solve the problem about the relationship between the height and sensitivity of such a fine concavo-convex structure, it is conceivable to use, for example, the technique disclosed in Patent Document 5. Patent Document 5 proposes a structure in which a layer made of a material having a refractive index smaller than that of the base material is laminated on the protrusions of the base material with respect to the fine concavo-convex structure. However, the technique of Patent Document 5 is a technique as an antireflection structure in a display device or the like, and is difficult to apply to a solid-state imaging device.

一方、太陽電池の技術分野においても、反射率を低減することは単位面積当たりの発生電力を増加することになることから、反射防止構造の導入が必要とされている。特許文献6には、逆ピラミッド型テクスチャーと呼ばれる反射防止構造をシリコン基板の表面に形成する手法が提案されている。具体的には、特許文献6では、反射防止構造を形成するために、シリコン表面の平坦部分を少なくすることのできるフォトマスクパターンと、ウェットエッチングとしてのアルカリ選択エッチングとを用いた手法が開示されている。   On the other hand, in the technical field of solar cells, since reducing the reflectance increases the generated power per unit area, it is necessary to introduce an antireflection structure. Patent Document 6 proposes a method of forming an antireflection structure called an inverted pyramid texture on the surface of a silicon substrate. Specifically, Patent Document 6 discloses a technique using a photomask pattern capable of reducing a flat portion of a silicon surface and alkali selective etching as wet etching in order to form an antireflection structure. ing.

しかしながら、固体撮像素子に用いる反射防止構造としては、上述したようなモスアイ構造の原理から、特許文献6に記載されているような逆ピラミッド型テクスチャーのものよりも、順ピラミッド型、すなわちシリコン基板側を下として上に凸のピラミッド型の構造の方が望ましい。また、固体撮像素子のモスアイ構造としては、上記のとおり微細凹凸構造のピッチを可視光の波長以下とすることが望ましいが、このような微細凹凸構造を安定的に形成することは、単に露光機やフォトマスクパターンを高精度化するだけでは困難である。   However, the anti-reflection structure used for the solid-state imaging device is a forward pyramid type, that is, on the silicon substrate side, rather than the inverted pyramid type texture as described in Patent Document 6, because of the principle of the moth-eye structure as described above. A pyramidal structure with an upward convex shape is desirable. In addition, as described above, the moth-eye structure of the solid-state image sensor preferably has a pitch of the fine concavo-convex structure equal to or less than the wavelength of visible light. However, the stable formation of such a fine concavo-convex structure is merely an exposure machine. And it is difficult to improve the accuracy of the photomask pattern.

特開2011−3860号公報Japanese Unexamined Patent Publication No. 2011-3860 特開2008−306154号公報JP 2008-306154 A 特開2004−47682号公報JP 2004-47682 A 特開2006−147991号公報JP 2006-147991 A 特開2008−203473号公報JP 2008-203473 A 特開平7−142755号公報JP-A-7-142755

微細凹凸構造の特徴として、入射光の波長による反射率依存が少ないことが知られている。一方で、固体撮像素子の構成としては、多層構造が基本である。このため、例えばシリコン基板の表面に微細凹凸構造を形成したとしても、微細凹凸構造の上層にさらにシリコン基板とは屈折率の異なる膜が形成されることが通常である。   As a feature of the fine concavo-convex structure, it is known that the reflectance dependency due to the wavelength of incident light is small. On the other hand, the structure of the solid-state imaging device is basically a multilayer structure. For this reason, for example, even if a fine concavo-convex structure is formed on the surface of a silicon substrate, a film having a refractive index different from that of the silicon substrate is usually formed on the fine concavo-convex structure.

したがって、シリコン基板の表面に微細凹凸構造を形成することで、シリコン基板の表面において入射光に対する反射特性の波長依存が少なくなったとしても、シリコン基板に対して設けられる上層との干渉現象により、固体撮像素子全体としては、反射率が波長依存性を持ってしまう。つまり、シリコン基板に設けられるモスアイ構造単体で見た場合は、反射率の波長依存性が低いが、モスアイ構造が固体撮像素子に適用されることで、シリコン基板の上層の積層構造による干渉に起因して反射率に波長依存性が生じる。   Therefore, by forming a fine relief structure on the surface of the silicon substrate, even if the wavelength dependence of the reflection characteristics with respect to incident light on the surface of the silicon substrate is reduced, due to the interference phenomenon with the upper layer provided on the silicon substrate, As a whole solid-state imaging device, the reflectance has wavelength dependency. In other words, when the moth-eye structure provided on the silicon substrate is viewed as a single unit, the wavelength dependency of the reflectance is low, but the moth-eye structure is applied to the solid-state image sensor, which is caused by interference due to the stacked structure of the upper layer of the silicon substrate. Thus, the wavelength dependence of the reflectance occurs.

また、モスアイ構造における反射率の波長依存性は、微細凹凸構造の高さ等、モスアイ構造そのものに依存して変化する。つまり、例えば微細凹凸構造の高さが異なると、反射率の波長依存性も異なってくる。このため、シリコン基板に設けるモスアイ構造については、固体撮像素子の画素毎、詳細には光の入射側となる上層側に形成されるカラーフィルタの色毎に好適な微細凹凸構造を作り分けることが望ましい。   In addition, the wavelength dependency of the reflectance in the moth-eye structure changes depending on the moth-eye structure itself, such as the height of the fine uneven structure. That is, for example, when the height of the fine concavo-convex structure is different, the wavelength dependency of the reflectance is also different. Therefore, for the moth-eye structure provided on the silicon substrate, it is possible to create a fine concavo-convex structure suitable for each pixel of the solid-state imaging device, specifically for each color of the color filter formed on the upper layer side that is the light incident side. desirable.

この点、微細凹凸構造を画素毎に作り分けることについては、特許文献4に開示されている。しかしながら、特許文献4では、微細凹凸構造の製法について、詳しく述べられていない。ピッチが光の波長よりも短いサブ波長の凹凸構造を同一界面にて作り分けることは、製法上容易ではなく、微細凹凸構造を画素毎に作り分けるための製法は、肝心な技術である。   In this regard, Japanese Patent Application Laid-Open No. H10-228707 discloses that a fine concavo-convex structure is created for each pixel. However, Patent Document 4 does not describe in detail the manufacturing method of the fine concavo-convex structure. It is not easy in terms of manufacturing method to create a sub-wavelength concavo-convex structure whose pitch is shorter than the wavelength of light at the same interface, and a manufacturing method for forming a fine concavo-convex structure for each pixel is an important technique.

また、特許文献1では、上述したように半導体基板の裏面側における受光部間に遮光膜等の遮光部を設ける技術が提案されているが、遮光部を設けるための製法において、遮光部を構成するトレンチ部がドライエッチング法を用いて形成されている。このようにドライエッチングを用いた製法によれば、特許文献3の場合と同様に、シリコン基板への結晶欠陥等のダメージが生じ、加工方法自体が白点等のノイズの原因となる懸念がある。   Further, in Patent Document 1, as described above, a technique for providing a light shielding portion such as a light shielding film between light receiving portions on the back surface side of a semiconductor substrate has been proposed. In the manufacturing method for providing a light shielding portion, the light shielding portion is configured. The trench portion to be formed is formed using a dry etching method. Thus, according to the manufacturing method using dry etching, as in the case of Patent Document 3, damage such as crystal defects occurs on the silicon substrate, and the processing method itself may cause noise such as white spots. .

本技術の目的は、入射光の反射防止のための微細凹凸構造を画素毎に作り分けるに際し、半導体基板にダメージを与えることなく、低コストで高い信頼性と再現性を得ることができる固体撮像素子の製造方法を提供することである。   The purpose of this technology is solid-state imaging that can obtain high reliability and reproducibility at low cost without damaging the semiconductor substrate when creating a fine concavo-convex structure for preventing reflection of incident light for each pixel. It is providing the manufacturing method of an element.

また、本技術の他の目的は、入射光の波長に依存することなく反射防止機能を得ることができ、フレアやゴーストやブルーミング等といった入射光が反射することに起因して生じる現象を抑制することができる固体撮像素子および電子機器を提供することである。   Another object of the present technology is to obtain an antireflection function without depending on the wavelength of incident light, and to suppress a phenomenon caused by reflection of incident light such as flare, ghost, and blooming. It is an object to provide a solid-state imaging device and an electronic device that can be used.

本技術に係る固体撮像素子の製造方法は、単結晶からなる半導体基板の表面に、前記半導体基板に対してエッチング選択比を有する保護膜を形成する第1の工程と、前記保護膜上に、所定のピッチで配置されるドット形状のレジストパターンを形成する第2の工程と、前記第2の工程により形成されたレジストパターンをマスクとするウェットエッチングにより、前記保護膜を選択的に除去する第3の工程と、前記第3の工程により選択的に除去された後に残存する前記保護膜をマスクとするウェットエッチングにより、前記半導体基板をエッチング加工することで、前記半導体基板の表面に前記所定のピッチで配列される凹凸構造を形成する第4の工程と、前記第4の工程により前記凹凸構造を形成した後、前記半導体基板上に残存する前記保護膜を除去する第5の工程と、を含むものである。   A method for manufacturing a solid-state imaging device according to the present technology includes a first step of forming a protective film having an etching selectivity with respect to the semiconductor substrate on a surface of a semiconductor substrate made of a single crystal, and the protective film on the protective film. A second step of forming a dot-shaped resist pattern arranged at a predetermined pitch, and a wet etching using the resist pattern formed in the second step as a mask selectively removes the protective film. 3 and by etching the semiconductor substrate by wet etching using the protective film remaining after being selectively removed in the third step as a mask, the predetermined surface is formed on the surface of the semiconductor substrate. A fourth step of forming a concavo-convex structure arranged at a pitch; and after the formation of the concavo-convex structure by the fourth step, before remaining on the semiconductor substrate A fifth step of removing the protective film, is intended to include.

また、本技術に係る固体撮像素子の製造方法においては、好ましくは、前記第2の工程は、前記ドット形状のレジストパターンを、前記半導体基板上の画素領域に配列される画素毎に所定のピッチで配置する。   In the method for manufacturing a solid-state imaging device according to the present technology, preferably, in the second step, the dot-shaped resist pattern is arranged at a predetermined pitch for each pixel arranged in the pixel region on the semiconductor substrate. Place with.

また、本技術に係る固体撮像素子の製造方法においては、好ましくは、前記第2の工程は、前記ドット形状のレジストパターンとともに、互いに隣り合う前記画素間で所定の間隔を隔てて前記画素の配列に沿って配される直線状のレジストパターンを形成し、前記第4の工程は、前記凹凸構造とともに、互いに隣り合う前記画素間で互いに対向する前記直線状のレジストパターンの間に対応する位置に、直線状の溝部を形成する。   In the method for manufacturing a solid-state imaging device according to the present technology, it is preferable that the second step includes arranging the pixels together with the dot-shaped resist pattern at a predetermined interval between the pixels adjacent to each other. A linear resist pattern arranged along the line is formed, and the fourth step is performed at a position corresponding to the linear resist pattern facing each other between the adjacent pixels together with the concavo-convex structure. A linear groove is formed.

また、本技術に係る固体撮像素子の製造方法は、好ましくは、前記第5の工程の後に、前記半導体基板の前記凹凸構造が形成された側の表面に、前記半導体基板の屈折率よりも低く、かつ前記半導体基板に対して前記凹凸構造が形成された側に設けられる積層構造を構成する膜のうち最も前記半導体基板側の膜の屈折率よりも高い屈折率の中間膜を形成する第6の工程をさらに含む。   In the method for manufacturing a solid-state imaging device according to the present technology, preferably, after the fifth step, the surface of the semiconductor substrate on the side where the uneven structure is formed is lower than the refractive index of the semiconductor substrate. And forming an intermediate film having a refractive index higher than the refractive index of the film on the semiconductor substrate side among the films constituting the laminated structure provided on the side where the uneven structure is formed with respect to the semiconductor substrate. The process is further included.

本技術に係る固体撮像素子は、単結晶からなり、光電変換機能を有する受光部を含む画素が複数配列される画素領域を有する半導体基板と、前記半導体基板の前記受光部により受光される光が入射する側にて前記画素毎に設けられるカラーフィルタと、を備え、前記半導体基板は、前記光が入射する側の表面に、前記画素毎に所定のピッチで配列される微細な角錐状の突起による凹凸構造を有するものである。   A solid-state imaging device according to an embodiment of the present technology includes a semiconductor substrate having a pixel region in which a plurality of pixels including a light receiving unit having a photoelectric conversion function is arranged, and light received by the light receiving unit of the semiconductor substrate. A color filter provided for each pixel on the incident side, and the semiconductor substrate has fine pyramid-shaped projections arranged on the surface on the light incident side at a predetermined pitch for each pixel. It has a concavo-convex structure.

また、本技術に係る固体撮像素子においては、好ましくは、前記半導体基板は、互いに隣り合う前記画素間に、前記角錐状の突起を形成する面と平行な面からなる直線状の溝部を有する。   Moreover, in the solid-state imaging device according to the present technology, it is preferable that the semiconductor substrate has a linear groove formed between surfaces adjacent to each other and a surface parallel to a surface on which the pyramidal projection is formed.

また、本技術に係る固体撮像素子は、好ましくは、前記半導体基板と該半導体基板に対して前記凹凸構造が存在する側に設けられる積層構造を構成する膜のうち最も前記半導体基板側の膜との間に設けられ、前記半導体基板の屈折率よりも低く、かつ前記最も前記半導体基板側の膜の屈折率よりも高い屈折率の中間膜をさらに備える。   Moreover, the solid-state imaging device according to the present technology is preferably configured such that the semiconductor substrate and the film on the semiconductor substrate side of the semiconductor substrate and the film constituting the stacked structure provided on the side where the uneven structure is present with respect to the semiconductor substrate. And an intermediate film having a refractive index lower than the refractive index of the semiconductor substrate and higher than the refractive index of the film closest to the semiconductor substrate.

本技術に係る電子機器は、固体撮像素子と、前記固体撮像素子の受光部に入射光を導く光学系と、前記固体撮像素子を駆動するための駆動信号を生成する駆動回路と、前記固体撮像素子の出力信号を処理する信号処理回路と、を有し、前記固体撮像素子は、単結晶からなり、光電変換機能を有する受光部を含む画素が複数配列される画素領域を有する半導体基板と、前記半導体基板の前記受光部により受光される光が入射する側にて前記画素毎に設けられるカラーフィルタと、を備え、前記半導体基板は、前記光が入射する側の表面に、前記画素毎に所定のピッチで配列される微細な角錐状の突起による凹凸構造を有するものである。   An electronic apparatus according to the present technology includes a solid-state imaging device, an optical system that guides incident light to a light receiving unit of the solid-state imaging device, a drive circuit that generates a drive signal for driving the solid-state imaging device, and the solid-state imaging A signal processing circuit for processing an output signal of the element, and the solid-state imaging device is made of a single crystal, and a semiconductor substrate having a pixel region in which a plurality of pixels including a light receiving unit having a photoelectric conversion function are arranged; A color filter provided for each of the pixels on the side on which light received by the light receiving portion of the semiconductor substrate is incident, and the semiconductor substrate has a surface on the side on which the light is incident for each pixel. It has a concavo-convex structure with fine pyramidal projections arranged at a predetermined pitch.

本技術によれば、入射光の反射防止のための微細な凹凸構造を画素毎に作り分けるに際し、半導体基板にダメージを与えることなく、低コストで高い信頼性と再現性を得ることができる。また、入射光の波長に依存することなく反射防止機能を得ることができ、フレアやゴーストやブルーミング等といった入射光が反射することに起因して生じる現象を抑制することができる。   According to the present technology, it is possible to obtain high reliability and reproducibility at low cost without damaging the semiconductor substrate when forming a fine concavo-convex structure for preventing reflection of incident light for each pixel. In addition, an antireflection function can be obtained without depending on the wavelength of incident light, and a phenomenon caused by reflection of incident light such as flare, ghost, and blooming can be suppressed.

本技術の一実施形態に係る固体撮像素子の構成を示す断面図。FIG. 3 is a cross-sectional view illustrating a configuration of a solid-state imaging element according to an embodiment of the present technology. 本技術の一実施形態に係る固体撮像素子が有する反射防止構造および画素間分離構造を示す平面図。FIG. 3 is a plan view showing an antireflection structure and an interpixel separation structure included in a solid-state imaging device according to an embodiment of the present technology. 図2におけるA−B−C−D断面図。FIG. 3 is a cross-sectional view taken along the line ABCD in FIG. 2. 図2におけるE−F−G−H断面図。FIG. 3 is a cross-sectional view taken along the line E-F-G-H in FIG. 2. 本技術の一実施形態に係る固体撮像素子における反射スペクトルの凹凸構造依存性の一例を示す図。The figure which shows an example of the uneven | corrugated structure dependence of the reflection spectrum in the solid-state image sensor which concerns on one Embodiment of this technique. 本技術の一実施形態に係る固体撮像素子の変形例を示す断面図。Sectional drawing which shows the modification of the solid-state image sensor which concerns on one Embodiment of this technique. 本技術の一実施形態に係る固体撮像素子の製造方法についての説明図。Explanatory drawing about the manufacturing method of the solid-state image sensor which concerns on one Embodiment of this technique. 本技術の一実施形態に係る固体撮像素子の製造方法についての説明図。Explanatory drawing about the manufacturing method of the solid-state image sensor which concerns on one Embodiment of this technique. 本技術の一実施形態に係る固体撮像素子の製造方法についての説明図。Explanatory drawing about the manufacturing method of the solid-state image sensor which concerns on one Embodiment of this technique. 本技術の一実施形態に係る固体撮像素子の製造方法についての説明図。Explanatory drawing about the manufacturing method of the solid-state image sensor which concerns on one Embodiment of this technique. 本技術の一実施形態に係る固体撮像素子の製造方法についての説明図。Explanatory drawing about the manufacturing method of the solid-state image sensor which concerns on one Embodiment of this technique. 本技術の他の実施形態に係る固体撮像素子の構成を示す断面図。Sectional drawing which shows the structure of the solid-state image sensor which concerns on other embodiment of this technique. 本技術の他の実施形態に係る固体撮像素子の製造方法についての説明図。Explanatory drawing about the manufacturing method of the solid-state image sensor which concerns on other embodiment of this technique. 本技術の他の実施形態に係る固体撮像素子の効果についてのシミュレーション結果を示す図。The figure which shows the simulation result about the effect of the solid-state image sensor concerning other embodiment of this art. 本技術の他の実施形態に係る固体撮像素子の効果についてのシミュレーション結果についての説明図。Explanatory drawing about the simulation result about the effect of the solid-state image sensing device concerning other embodiments of this art. 本技術の一実施形態に係る固体撮像素子が有する反射防止構造の波長依存性についてのシミュレーション結果を示す図。The figure which shows the simulation result about the wavelength dependence of the antireflection structure which the solid-state image sensor which concerns on one Embodiment of this technique has. 本技術の一実施形態に係る電子機器の構成例を示す図。The figure which shows the structural example of the electronic device which concerns on one Embodiment of this technique.

本技術は、固体撮像素子において、単結晶からなる半導体基板による界面では屈折率差が比較的大きく、光が反射することにより発生する光の損失が大きいことに着目し、半導体基板の表面に、半導体基板の結晶の面方位に沿うエッチング特性を利用し、画素毎に大きさの異なる微細な突起群からなる凹凸構造を形成するものである。以下、本技術の実施の形態を説明する。   The present technology focuses on the fact that in a solid-state imaging device, the difference in refractive index is relatively large at the interface of a semiconductor substrate made of a single crystal, and the loss of light generated by the reflection of light is large. By using etching characteristics along the crystal plane orientation of the semiconductor substrate, a concavo-convex structure composed of fine projection groups having different sizes for each pixel is formed. Hereinafter, embodiments of the present technology will be described.

[固体撮像素子の構成]
本技術の第1実施形態に係る固体撮像素子1の構成について、図1を用いて説明する。本実施形態に係る固体撮像素子1は、CMOS(Complementary Metal Oxide Semiconductor)型の固体撮像素子である。固体撮像素子1は、単結晶シリコンからなる半導体基板2を有する。固体撮像素子1は、半導体基板2の平面視において、画素領域3と、画素領域3の周囲に設けられる周辺回路領域とを有する。
[Configuration of solid-state image sensor]
The configuration of the solid-state imaging device 1 according to the first embodiment of the present technology will be described with reference to FIG. The solid-state imaging device 1 according to the present embodiment is a CMOS (Complementary Metal Oxide Semiconductor) type solid-state imaging device. The solid-state imaging device 1 has a semiconductor substrate 2 made of single crystal silicon. The solid-state imaging device 1 has a pixel region 3 and a peripheral circuit region provided around the pixel region 3 in a plan view of the semiconductor substrate 2.

画素領域3は、半導体基板2に設けられる撮像領域であり、所定の配列で設けられる複数の画素5を有する。画素5は、半導体基板2に形成される。本実施形態では、複数の画素5の配列として、複数の画素5が画素領域3において平面的に行列状に配置される、一般的な正方格子配列が採用される。この場合、複数の画素5は、例えば矩形状の画素領域3に沿って、縦方向(垂直方向)・横方向(水平方向)に2次元行列状に配置される。   The pixel area 3 is an imaging area provided on the semiconductor substrate 2 and includes a plurality of pixels 5 provided in a predetermined arrangement. The pixel 5 is formed on the semiconductor substrate 2. In the present embodiment, a general square lattice arrangement in which the plurality of pixels 5 are arranged in a matrix in a planar manner in the pixel region 3 is employed as the arrangement of the plurality of pixels 5. In this case, the plurality of pixels 5 are arranged in a two-dimensional matrix in the vertical direction (vertical direction) and the horizontal direction (horizontal direction), for example, along the rectangular pixel region 3.

画素領域3は、各画素5における光電変換により信号電荷の生成、増幅、および読み出しを行う有効画素領域と、黒レベルの基準となる光学的黒を出力する光学的黒レベル領域とを有する。通常、光学的黒レベル領域は、有効画素領域の外周に形成される。   The pixel region 3 has an effective pixel region that generates, amplifies, and reads out signal charges by photoelectric conversion in each pixel 5, and an optical black level region that outputs optical black serving as a black level reference. Usually, the optical black level region is formed on the outer periphery of the effective pixel region.

画素5は、光電変換機能を有する受光部としてのフォトダイオード6と、複数のMOSトランジスタ7とを有する。フォトダイオード6は、受光面を有し、その受光面に入射した光の光量(強度)に応じた量の信号電荷を生成する。フォトダイオード6は、半導体基板2の厚さ方向の全域にわたるように形成される。   The pixel 5 includes a photodiode 6 as a light receiving portion having a photoelectric conversion function, and a plurality of MOS transistors 7. The photodiode 6 has a light receiving surface, and generates a signal charge in an amount corresponding to the amount of light (intensity) of light incident on the light receiving surface. The photodiode 6 is formed so as to cover the entire area of the semiconductor substrate 2 in the thickness direction.

本実施形態では、フォトダイオード6は、第1導電型としてのn型半導体領域8と、半導体基板2の表裏両面に臨むように形成される第2導電型としてのp型半導体領域9とを有し、pn接合型のフォトダイオードとして構成される。フォトダイオード6が有するp型半導体領域9は、暗電流抑制のための正孔電荷蓄積領域を兼ねる。画素5は、複数のMOSトランジスタ7として、例えばフォトダイオード6により生成された信号電荷の増幅、転送、選択、およびリセットをそれぞれ受け持つトランジスタを有する。   In the present embodiment, the photodiode 6 has an n-type semiconductor region 8 as the first conductivity type and a p-type semiconductor region 9 as the second conductivity type formed so as to face both the front and back surfaces of the semiconductor substrate 2. And a pn junction type photodiode. The p-type semiconductor region 9 included in the photodiode 6 also serves as a hole charge accumulation region for dark current suppression. The pixel 5 includes, as the plurality of MOS transistors 7, transistors that respectively handle amplification, transfer, selection, and resetting of signal charges generated by the photodiode 6, for example.

MOSトランジスタ7は、図示せぬソース・ドレイン領域と、ゲート電極10とを有する。MOSトランジスタ7のソース・ドレイン領域は、半導体基板2の一方の板面側である表面2a側に形成されたp型半導体ウェル領域11においてn型の領域として形成される。ゲート電極10は、MOSトランジスタ7のソース・ドレイン領域の両領域間における半導体基板2の表面2a上にゲート絶縁膜を介して形成される。このようにフォトダイオード6およびMOSトランジスタ7からなる各画素5は、素子分離領域12により分離される。素子分離領域12は、p型半導体領域として形成され、接地される。   The MOS transistor 7 has a source / drain region (not shown) and a gate electrode 10. The source / drain regions of the MOS transistor 7 are formed as n-type regions in the p-type semiconductor well region 11 formed on the surface 2 a side, which is one plate surface side of the semiconductor substrate 2. The gate electrode 10 is formed on the surface 2a of the semiconductor substrate 2 between the source and drain regions of the MOS transistor 7 via a gate insulating film. As described above, each pixel 5 including the photodiode 6 and the MOS transistor 7 is separated by the element isolation region 12. The element isolation region 12 is formed as a p-type semiconductor region and is grounded.

以上のように、本実施形態の固体撮像素子1においては、半導体基板2は、単結晶シリコンからなり、光電変換機能を有する受光部としてのフォトダイオード6を含む画素5が複数配列される画素領域3を有する。なお、半導体基板2の材料としては、単結晶シリコンに限定されず、固体撮像素子を構成する半導体基板の材料として適用可能な単結晶の半導体材料であればよい。   As described above, in the solid-state imaging device 1 according to the present embodiment, the semiconductor substrate 2 is made of single crystal silicon, and is a pixel region in which a plurality of pixels 5 including the photodiodes 6 as light receiving units having a photoelectric conversion function are arranged. 3. Note that the material of the semiconductor substrate 2 is not limited to single crystal silicon, and may be any single crystal semiconductor material that can be applied as a material of the semiconductor substrate constituting the solid-state imaging device.

また、固体撮像素子1において、上記のとおり画素領域3の周囲に設けられる周辺回路領域には、固体撮像素子1を動作させるための種々の回路が配置される。周辺回路領域に配置される回路には、垂直方向および水平方向の各方向で画素を選択するための垂直走査回路および水平走査回路、各画素5からの出力信号の処理を行う信号処理回路、信号処理回路から順次供給される信号に対して所定の信号処理を行って出力する出力回路、これらの回路の動作の基準となるクロック信号や制御信号を生成し、各回路を制御する制御回路等含まれる。   Further, in the solid-state imaging device 1, various circuits for operating the solid-state imaging device 1 are arranged in the peripheral circuit region provided around the pixel region 3 as described above. The circuits arranged in the peripheral circuit area include a vertical scanning circuit and a horizontal scanning circuit for selecting pixels in the vertical direction and the horizontal direction, a signal processing circuit for processing an output signal from each pixel 5, and a signal Includes an output circuit that performs predetermined signal processing on the signals that are sequentially supplied from the processing circuit and outputs them, a control circuit that generates clock signals and control signals that serve as a reference for the operation of these circuits, and controls each circuit. It is.

本実施形態の固体撮像素子1は、いわゆる裏面照射型のCMOS固体撮像素子である。このため、半導体基板2の表面2a上には、積層配線層13が設けられる。積層配線層13は、層間絶縁膜14を介して積層される複数の配線15を有する。層間絶縁膜14は、例えば、二酸化ケイ素(SiO)により形成されるシリコン酸化膜により構成される。複数の配線15は、例えば異なる金属により形成され、層間に形成されるプラグ等を介して互いに接続される。なお、本実施形態において半導体基板2の一方の板面側に設けられる配線層は、複数の配線を有する積層配線層13であるが、これに限定されず、単層構造の配線層であってもよい。 The solid-state image sensor 1 of this embodiment is a so-called back-illuminated CMOS solid-state image sensor. For this reason, the laminated wiring layer 13 is provided on the surface 2 a of the semiconductor substrate 2. The stacked wiring layer 13 has a plurality of wirings 15 stacked via an interlayer insulating film 14. The interlayer insulating film 14 is composed of, for example, a silicon oxide film formed of silicon dioxide (SiO 2 ). The plurality of wirings 15 are formed of different metals, for example, and are connected to each other through plugs formed between layers. In the present embodiment, the wiring layer provided on one plate surface side of the semiconductor substrate 2 is the laminated wiring layer 13 having a plurality of wirings, but is not limited thereto, and is a wiring layer having a single-layer structure. Also good.

一方、半導体基板2の他方の板面である裏面2b上には、反射防止膜20が設けられている。反射防止膜20は、シリコン窒化膜(SiN膜)等の無機膜として形成される。反射防止膜20上には、保護用のパシベーション膜16が設けられている。パシベーション膜16は、平坦化された膜であり、光透過性を有する。パシベーション膜16は、例えばシリコン酸化膜(SiO膜)等の無機膜として形成される。なお、半導体基板2とパシベーション膜16との間には、反射防止膜として機能する絶縁膜等が適宜設けられる。 On the other hand, an antireflection film 20 is provided on the back surface 2 b which is the other plate surface of the semiconductor substrate 2. The antireflection film 20 is formed as an inorganic film such as a silicon nitride film (SiN film). A protective passivation film 16 is provided on the antireflection film 20. The passivation film 16 is a flattened film and has optical transparency. The passivation film 16 is formed as an inorganic film such as a silicon oxide film (SiO 2 film). Note that an insulating film or the like that functions as an antireflection film is appropriately provided between the semiconductor substrate 2 and the passivation film 16.

パシベーション膜16上には、カラーフィルタ層17が設けられる。カラーフィルタ層17は、画素領域3に配列される各画素5に対応して設けられるカラーフィルタ18に区分される。つまり、カラーフィルタ層17は、各画素5を構成するフォトダイオード6毎に複数のカラーフィルタ18に区分される。本実施形態の固体撮像素子1では、各カラーフィルタ18は、赤色(R)、緑色(G)、および青色(B)のいずれかの色のフィルタ部分であり、各色の成分の光を透過させる。各色のカラーフィルタ18は、いわゆるオンチップカラーフィルタであり、複数の画素5の配列に従って形成される。このように、本実施形態の固体撮像素子1は、半導体基板2のフォトダイオード6により受光される光が入射する側、つまり表面側にて画素5毎に設けられるカラーフィルタ18を備える。   A color filter layer 17 is provided on the passivation film 16. The color filter layer 17 is divided into color filters 18 provided corresponding to the respective pixels 5 arranged in the pixel region 3. That is, the color filter layer 17 is divided into a plurality of color filters 18 for each photodiode 6 constituting each pixel 5. In the solid-state imaging device 1 of the present embodiment, each color filter 18 is a filter portion of any color of red (R), green (G), and blue (B), and transmits light of each color component. . Each color filter 18 is a so-called on-chip color filter, and is formed according to the arrangement of the plurality of pixels 5. As described above, the solid-state imaging device 1 of the present embodiment includes the color filter 18 provided for each pixel 5 on the side where the light received by the photodiode 6 of the semiconductor substrate 2 is incident, that is, on the surface side.

カラーフィルタ層17上には、複数のマイクロレンズ19が設けられる。マイクロレンズ19は、いわゆるオンチップマイクロレンズであり、画素5を構成するフォトダイオード6に対応して、画素5毎に形成される。したがって、複数のマイクロレンズ19は、画素5と同様に例えば平面的に行列状に配置される。マイクロレンズ19は、外部からの入射光を、対応する画素5のフォトダイオード6に集光する。マイクロレンズ19は、例えば、SiN(窒化シリコン)等の無機材料により構成される。   A plurality of microlenses 19 are provided on the color filter layer 17. The microlens 19 is a so-called on-chip microlens and is formed for each pixel 5 corresponding to the photodiode 6 constituting the pixel 5. Therefore, the plurality of microlenses 19 are arranged in a matrix on a plane, for example, like the pixels 5. The microlens 19 collects incident light from the outside on the photodiode 6 of the corresponding pixel 5. The microlens 19 is made of an inorganic material such as SiN (silicon nitride), for example.

以上のように、本実施形態の固体撮像素子1は、半導体基板2に対して、積層配線層13が設けられる表面2a側と反対側である裏面2b側に、カラーフィルタ層17およびマイクロレンズ19が設けられる裏面照射型の構造を有する。つまり、固体撮像素子1においては、積層配線層13とカラーフィルタ層17とは、半導体基板2に対して互いに異なる板面側に設けられており、半導体基板2に対して光が入射する裏面2b側と反対側の表面2a側に、積層配線層13が設けられる。   As described above, the solid-state imaging device 1 of the present embodiment has the color filter layer 17 and the microlens 19 on the back surface 2b side opposite to the front surface 2a side on which the laminated wiring layer 13 is provided. Has a back-illuminated structure. That is, in the solid-state imaging device 1, the laminated wiring layer 13 and the color filter layer 17 are provided on different plate surface sides with respect to the semiconductor substrate 2, and the back surface 2 b on which light is incident on the semiconductor substrate 2. A laminated wiring layer 13 is provided on the surface 2a side opposite to the side.

裏面照射型の固体撮像素子1においては、マイクロレンズ19側から入射する光は、カラーフィルタ層17を透過した後、積層配線層13を通過することなく、画素5のフォトダイオード6により受光される。このため、固体撮像素子1においては、マイクロレンズ19側から入射する光は、積層配線層13によって遮られることなく、画素5のフォトダイオード6により受光されることから、いわゆる表面照射型の構造に対して、フォトダイオード6の実質的な受光面積の確保が容易であり、比較的高い感度が得られる。また、積層配線層13が半導体基板2に対して光が入射する側(裏面2b側)と反対側である表面2a側に設けられることから、積層配線層13を構成する配線15のレイアウトについて高い自由度を得ることができる。   In the back-illuminated solid-state imaging device 1, the light incident from the microlens 19 side passes through the color filter layer 17 and then is received by the photodiode 6 of the pixel 5 without passing through the laminated wiring layer 13. . For this reason, in the solid-state imaging device 1, light incident from the microlens 19 side is received by the photodiode 6 of the pixel 5 without being blocked by the laminated wiring layer 13, so that a so-called surface irradiation type structure is obtained. On the other hand, it is easy to secure a substantial light receiving area of the photodiode 6 and relatively high sensitivity can be obtained. Further, since the laminated wiring layer 13 is provided on the surface 2a side opposite to the light incident side (the back surface 2b side) with respect to the semiconductor substrate 2, the layout of the wiring 15 constituting the laminated wiring layer 13 is high. A degree of freedom can be obtained.

なお、本実施形態の固体撮像素子1は、裏面照射型であるが、半導体基板2に対して光が入射する表面2a側に積層配線層13が設けられる表面照射型であってもよい。表面照射型の構造の場合、半導体基板2に対して、半導体基板2の一側に設けられる積層配線層13を介して、積層配線層13と同じ側に、カラーフィルタ層17およびマイクロレンズ19が形成される。   Note that the solid-state imaging device 1 of the present embodiment is a backside illumination type, but may be a frontside illumination type in which the laminated wiring layer 13 is provided on the front surface 2a side where light is incident on the semiconductor substrate 2. In the case of the surface irradiation type structure, the color filter layer 17 and the microlens 19 are disposed on the same side as the laminated wiring layer 13 with respect to the semiconductor substrate 2 via the laminated wiring layer 13 provided on one side of the semiconductor substrate 2. It is formed.

[反射防止構造]
以上のような構成を備える本実施形態の固体撮像素子1は、入射光の反射を防止するための反射防止構造として、半導体基板2における光が入射する側の表面(板面)に、微細な突起による反射防止構造、いわゆるモスアイ構造を有する。固体撮像素子1においては、単結晶シリコンからなる半導体基板2による界面では、他の積層構造における界面よりも屈折率差が比較的大きく、光が反射することにより発生する光の損失が大きい。そこで、本実施形態の固体撮像素子1においては、半導体基板2の光が入射する側の表面に、微細な突起群からなる反射防止構造が設けられている。
[Antireflection structure]
The solid-state imaging device 1 of the present embodiment having the above-described configuration has a fine antireflection structure for preventing reflection of incident light on the surface (plate surface) on the side where light enters in the semiconductor substrate 2. It has an antireflection structure by protrusions, a so-called moth-eye structure. In the solid-state imaging device 1, the difference in refractive index is relatively large at the interface of the semiconductor substrate 2 made of single crystal silicon, and the loss of light generated by the reflection of light is large. Therefore, in the solid-state imaging device 1 of the present embodiment, an antireflection structure composed of fine protrusion groups is provided on the surface of the semiconductor substrate 2 on the light incident side.

図1および図2に示すように、本実施形態の固体撮像素子1においては、半導体基板2は、光が入射する側の表面である裏面2bに、画素5毎に所定のピッチで配列される微細な角錐状の突起31による凹凸構造30を有する。図2に示すように、本実施形態では、凹凸構造30を構成する突起31は、四角錐形状を有する。つまり、凹凸構造30を構成する突起31は、順ピラミッド型、つまり光が入射する側(図1において上側)に凸のピラミッド型の形状を有する。   As shown in FIGS. 1 and 2, in the solid-state imaging device 1 of the present embodiment, the semiconductor substrate 2 is arranged at a predetermined pitch for each pixel 5 on the back surface 2 b that is the surface on the light incident side. The concavo-convex structure 30 is formed by a fine pyramidal projection 31. As shown in FIG. 2, in the present embodiment, the protrusion 31 constituting the concavo-convex structure 30 has a quadrangular pyramid shape. That is, the protrusions 31 constituting the concavo-convex structure 30 have a forward pyramid shape, that is, a convex pyramid shape on the light incident side (upper side in FIG. 1).

図2は、半導体基板2の裏面2bの一部を表す半導体基板2の一部拡大平面図である。凹凸構造30は、半導体基板2の裏面2bに設けられることから、図2は、凹凸構造30の平面視を表す。図2には、行列状に配置される複数の画素5の配列における2行2列の4個の画素5の境界部分が示されている。   FIG. 2 is a partially enlarged plan view of the semiconductor substrate 2 showing a part of the back surface 2 b of the semiconductor substrate 2. Since the uneven structure 30 is provided on the back surface 2 b of the semiconductor substrate 2, FIG. 2 shows a plan view of the uneven structure 30. FIG. 2 shows a boundary portion between four pixels 5 in 2 rows and 2 columns in an array of a plurality of pixels 5 arranged in a matrix.

図2に示すように、四角錐形状の突起31は、平面視形状(四角錐形状における底面の形状に相当する形状)が正方形ないし矩形状となり、その平面視形状が行列状に配置される複数の画素5の配列に沿うように配列された状態で設けられる。つまり、凹凸構造30を構成する突起31は、その平面視形状の外形をなす辺が、2次元行列状に配置される複数の画素5の配列における縦方向(垂直方向)・横方向(水平方向)に沿うように設けられる。   As shown in FIG. 2, the quadrangular pyramidal protrusions 31 have a square shape or a rectangular shape in plan view (a shape corresponding to the shape of the bottom surface in the quadrangular pyramid shape), and a plurality of the plan view shapes arranged in a matrix. Provided in a state of being arranged along the arrangement of the pixels 5. In other words, the protrusions 31 constituting the concavo-convex structure 30 have a vertical direction (vertical direction) and a horizontal direction (horizontal direction) in the arrangement of the plurality of pixels 5 in which the sides forming the outer shape of the planar view are arranged in a two-dimensional matrix. ).

突起31群により構成される凹凸構造30は、画素領域3に配列される画素5毎に設けられる。図2に示すように、凹凸構造30を構成する複数の突起31は、画素領域3に配列される各画素5において矩形状に区画される凹凸領域32に設けられる。各画素5における凹凸領域32は、平面視で対応する画素5のフォトダイオード6が存在する範囲を含む領域である。突起31群は、各画素5の凹凸領域32において、縦方向および横方向に隣接した状態で隙間なく画素5の配列に沿って行列状に配置される。   The concavo-convex structure 30 constituted by the group of protrusions 31 is provided for each pixel 5 arranged in the pixel region 3. As shown in FIG. 2, the plurality of protrusions 31 constituting the concavo-convex structure 30 are provided in the concavo-convex area 32 partitioned in a rectangular shape in each pixel 5 arranged in the pixel area 3. The uneven area 32 in each pixel 5 is an area including a range where the photodiode 6 of the corresponding pixel 5 exists in a plan view. The projections 31 are arranged in a matrix along the arrangement of the pixels 5 without a gap in the uneven region 32 of each pixel 5 in a state of being adjacent in the vertical direction and the horizontal direction.

このように画素5毎に設けられる凹凸構造30を構成する突起31は、画素5毎に大きさが異なる。具体的には、凹凸構造30を構成する突起31の大きさは、上述したように画素5毎に設けられるカラーフィルタ18の色毎、つまり入射光の波長毎に異なる。本実施形態の固体撮像素子1では、各画素5のフォトダイオード6上に装着されるカラーフィルタ18の色の配列として、いわゆるベイヤ(Bayer)配列が採用されている。ベイヤ配列では、緑(G)のフィルタが市松状に配置され、2行2列の4つの画素を構成単位として、緑(G)のフィルタが配置される対角とは異なる対角に、赤(R)のフィルタと青(B)のフィルタが配置される。なお、図1では、便宜上、カラーフィルタ18の色として緑(G)、赤(R)、青(B)が並ぶ断面図を示している。   As described above, the protrusion 31 constituting the concavo-convex structure 30 provided for each pixel 5 has a different size for each pixel 5. Specifically, the size of the protrusion 31 constituting the concavo-convex structure 30 differs for each color of the color filter 18 provided for each pixel 5 as described above, that is, for each wavelength of incident light. In the solid-state imaging device 1 of the present embodiment, a so-called Bayer array is employed as the color array of the color filter 18 mounted on the photodiode 6 of each pixel 5. In the Bayer array, green (G) filters are arranged in a checkered pattern, and four pixels in 2 rows and 2 columns are used as structural units. An (R) filter and a blue (B) filter are arranged. For convenience, FIG. 1 shows a cross-sectional view in which green (G), red (R), and blue (B) are arranged as colors of the color filter 18.

図2に示す2行2列の4つの画素5のうち、右上の画素5が、赤色のカラーフィルタ18(18R)を有する赤(R)の画素5(以下「赤色画素5R」とする。)であり、左上および右下の画素5が、緑色のカラーフィルタ18(18G)を有する緑(G)の画素5(以下「緑色画素5G」とする。)であり、左下の画素5が、青色のカラーフィルタ18(18B)を有する青(B)の画素5(以下「青色画素5B」とする。)である。   Of the four pixels 5 in 2 rows and 2 columns shown in FIG. 2, the upper right pixel 5 is a red (R) pixel 5 having a red color filter 18 (18R) (hereinafter referred to as “red pixel 5R”). The upper left and lower right pixels 5 are green (G) pixels 5 (hereinafter referred to as “green pixels 5G”) having a green color filter 18 (18G), and the lower left pixels 5 are blue. This is a blue (B) pixel 5 (hereinafter referred to as “blue pixel 5B”) having the color filter 18 (18B).

そして、本実施形態では、凹凸構造30を構成する突起31の大きさは、大きい方から順に赤色画素5R、緑色画素5G、青色画素5Bとなっている。つまり、カラーフィルタ18の色毎に異なる突起31の大きさについては、赤色画素5Rの凹凸領域32に設けられる突起31(以下「赤色用突起31R」とする。)が一番大きく、次に緑色画素5Gの凹凸領域32に設けられる突起31(以下「緑色用突起31G」とする。)が大きく、青色画素5Bの凹凸領域32に設けられる突起31(以下「青色用突起31B」とする。)が一番小さい。なお、突起31の形状については、カラーフィルタ18の色にかかわらず、赤色用突起31R、緑色用突起31G、および青色用突起31Bで相似である。   In the present embodiment, the size of the protrusion 31 constituting the concavo-convex structure 30 is the red pixel 5R, the green pixel 5G, and the blue pixel 5B in order from the largest. That is, with respect to the size of the protrusion 31 that is different for each color of the color filter 18, the protrusion 31 (hereinafter referred to as “red protrusion 31R”) provided in the uneven region 32 of the red pixel 5R is the largest, and then the green color. The protrusion 31 provided in the uneven area 32 of the pixel 5G (hereinafter referred to as “green protrusion 31G”) is large, and the protrusion 31 provided in the uneven area 32 of the blue pixel 5B (hereinafter referred to as “blue protrusion 31B”). Is the smallest. The shape of the protrusion 31 is similar between the red protrusion 31R, the green protrusion 31G, and the blue protrusion 31B regardless of the color of the color filter 18.

各画素5の凹凸領域32に配列される突起31は、上記のとおり縦方向および横方向に隙間なく配置されることから、突起31の大きさは、各凹凸領域32における突起31群の配列のピッチに対応する。つまり、突起31の大きさの大小関係は、凹凸領域32における突起31の配列のピッチの大小関係に対応し、ピッチが大きい方が、大きさも大きく、ピッチが小さい方が、大きさも小さい。   Since the protrusions 31 arranged in the uneven region 32 of each pixel 5 are arranged without gaps in the vertical direction and the horizontal direction as described above, the size of the protrusion 31 is the size of the array of the protrusions 31 in each uneven region 32. Corresponds to the pitch. That is, the size relationship between the protrusions 31 corresponds to the relationship between the pitches of the protrusions 31 in the concavo-convex region 32. The larger the pitch, the larger the size, and the smaller the pitch, the smaller the size.

そして、突起31の大きさには、突起31の高さと、突起31の平面視形状の大きさ(面積)とが含まれる。ここで、突起31の高さは、突起31の四角錐形状における突出方向の寸法(例えば図3、符号h等参照)であり、突起31の平面視形状の大きさは、上記のとおり四角錐形状において正方形ないし矩形状となる平面視形状の大きさ(面積)に相当する。 The size of the projection 31 includes the height of the projection 31 and the size (area) of the projection 31 in plan view. Here, the height of the projection 31 is quadrangular pyramid protruding dimension in shape (e.g. FIG. 3, reference numeral h see R, etc.) of the projection 31 is, the size of the plan view shape of the protrusion 31, as the four- This corresponds to the size (area) of a plan view shape that is square or rectangular in the pyramid shape.

図3および図4に示すように、本実施形態の固体撮像素子1においては、上述したような赤色用突起31R、緑色用突起31G、および青色用突起31Bのカラーフィルタ18の色による大小関係により、各色の突起31の配列におけるピッチについては、p>p>pの大小関係が成立する。ここで、pは赤色用突起31Rのピッチであり、pは緑色用突起31Gのピッチであり、pは青色用突起31Bのピッチである。また、突起31群の配列におけるピッチとは、周期的に形成される突起31群における1周期に対応する寸法であり、例えば互いに隣り合う突起31間における頂点間の寸法である。なお、本実施形態では、画素5毎に設けられる各凹凸構造30の突起31群における縦方向および横方向についてのピッチは等しいとする。 As shown in FIGS. 3 and 4, in the solid-state imaging device 1 of the present embodiment, the size of the red protrusion 31R, the green protrusion 31G, and the blue protrusion 31B depends on the size of the color filter 18 as described above. As for the pitch in the arrangement of the protrusions 31 of each color, the magnitude relationship of p R > p G > p B is established. Here, p R is the pitch of the red projection 31R, p G is the pitch of the green projection 31G, p B is the pitch of the blue projection 31B. Further, the pitch in the arrangement of the protrusions 31 group is a dimension corresponding to one period in the periodically formed protrusions 31 group, for example, a dimension between vertices between adjacent protrusions 31. In the present embodiment, it is assumed that the pitches in the vertical direction and the horizontal direction in the protrusions 31 of each concavo-convex structure 30 provided for each pixel 5 are equal.

また、図3および図4に示すように、各色の画素5に対応する突起31の高さについては、赤色用突起31R、緑色用突起31G、および青色用突起31Bの高さをそれぞれh、h、およびhとすると、h>h>hの大小関係が成立する。同様に、各色の画素5に対応する突起31の平面視形状の大きさ(面積)についても、大きい方から順に赤色用突起31R、緑色用突起31G、青色用突起31Bとなる。 Further, as shown in FIGS. 3 and 4, with respect to the height of the protrusion 31 corresponding to each color pixel 5, the heights of the red protrusion 31R, the green protrusion 31G, and the blue protrusion 31B are set to h R , Assuming h G and h B , a magnitude relationship of h R > h G > h B is established. Similarly, the size (area) of the projection 31 corresponding to the pixel 5 of each color in plan view is a red projection 31R, a green projection 31G, and a blue projection 31B in order from the largest.

このような本実施形態の固体撮像素子1における突起31の大小関係は、各カラーフィルタ18の色の光の波長に対応している。つまり、各カラーフィルタ18の色の光の波長については、赤色、緑色、青色の順に短くなり、波長が短い青色ほど、突起31の大きさも小さい。ただし、各色に対応する突起31の大きさと、各色の光の波長との関係は、本実施形態に限定されない。例えば、光の波長が長いほど、突起31の大きさが小さい構成であってもよい。また、各色に対応する突起31の大きさと、各色の光の波長とは、例えば本実施形態のように一義的な関係を有する場合に限定されない。   The magnitude relationship between the protrusions 31 in the solid-state imaging device 1 according to the present embodiment corresponds to the wavelength of light of each color filter 18. That is, the wavelength of the light of the color of each color filter 18 becomes shorter in the order of red, green, and blue, and the size of the protrusion 31 is smaller as the wavelength is shorter. However, the relationship between the size of the protrusion 31 corresponding to each color and the wavelength of light of each color is not limited to this embodiment. For example, the longer the light wavelength, the smaller the size of the protrusion 31 may be. In addition, the size of the protrusion 31 corresponding to each color and the wavelength of light of each color are not limited to those having a unique relationship as in the present embodiment, for example.

以上のような反射防止構造を有する本実施形態の固体撮像素子1によれば、入射光の波長に依存することなく反射防止機能を得ることができ、フレアやゴーストやブルーミング等といった入射光が反射することに起因して生じる現象を抑制することができる。このような効果が得られることについて、具体的に説明する。   According to the solid-state imaging device 1 of the present embodiment having the antireflection structure as described above, an antireflection function can be obtained without depending on the wavelength of incident light, and incident light such as flare, ghost, and blooming is reflected. It is possible to suppress the phenomenon caused by The fact that such an effect can be obtained will be specifically described.

上述したように、半導体基板2に微細凹凸構造としての凹凸構造30を形成することで、半導体基板2の表面における入射光に対する反射特性の波長依存性が少なくなる反面、固体撮像素子1全体としては、半導体基板2の上層の積層構造による干渉に起因して反射率に波長依存性が生じる。そして、この半導体基板2に凹凸構造30を形成することによる反射率の波長依存性は、凹凸構造30の高さ(突起31の高さ、以下同じ。)等、凹凸構造30の構造そのものに依存して変化する。   As described above, by forming the concavo-convex structure 30 as the fine concavo-convex structure on the semiconductor substrate 2, the wavelength dependence of the reflection characteristic with respect to incident light on the surface of the semiconductor substrate 2 is reduced, but the solid-state imaging device 1 as a whole The reflectance depends on the wavelength due to the interference caused by the laminated structure of the upper layer of the semiconductor substrate 2. The wavelength dependency of the reflectance by forming the concavo-convex structure 30 on the semiconductor substrate 2 depends on the structure of the concavo-convex structure 30 such as the height of the concavo-convex structure 30 (the height of the protrusion 31, hereinafter the same). And change.

このような凹凸構造30の構造による反射率の波長依存性の変化、つまり反射スペクトルの凹凸構造30依存性についてのシミュレーション結果の一例を、図5に示す。図5に示すグラフにおいて、グラフG1は、凹凸構造30の高さが100nmの場合の反射スペクトルを示し、グラフG2は、凹凸構造30の高さが300nmの場合の反射スペクトルを示し、グラフG3は、凹凸構造30の高さが500nmの場合の反射スペクトルを示す。また、グラフG4は、半導体基板2の表面に凹凸構造30の代わりに単層の反射防止膜としてシリコン窒化膜(SiN膜)を58nmの膜厚で形成した場合の反射スペクトルを示し、グラフG5は、単結晶シリコンからなる半導体基板2そのものの(凹凸構造30も反射防止膜も存在しない)表面による反射スペクトルを示す。   FIG. 5 shows an example of a simulation result of the change in the wavelength dependency of the reflectance due to the structure of the uneven structure 30, that is, the dependency of the reflection spectrum on the uneven structure 30. In the graph shown in FIG. 5, a graph G1 shows a reflection spectrum when the height of the concavo-convex structure 30 is 100 nm, a graph G2 shows a reflection spectrum when the height of the concavo-convex structure 30 is 300 nm, and a graph G3 shows The reflection spectrum in case the height of the uneven structure 30 is 500 nm is shown. Graph G4 shows a reflection spectrum when a silicon nitride film (SiN film) having a thickness of 58 nm is formed on the surface of the semiconductor substrate 2 as a single-layer antireflection film instead of the concavo-convex structure 30, and the graph G5 shows 2 shows a reflection spectrum by the surface of the semiconductor substrate 2 itself made of single crystal silicon (where the concavo-convex structure 30 and the antireflection film are not present).

図5のグラフG1、G2、G3からわかるように、反射率の値は、波長の変化にともなって周期的に変化している。つまり、グラフG1、G2、G3から、半導体基板2が凹凸構造30を有する構成において反射率に波長依存性が生じることがわかる。この点、グラフG4で示す単層の反射防止膜の場合も同様に、反射率に波長依存性がある。一方、グラフG5で示す単結晶シリコンの半導体基板2の表面の場合は、反射率に波長依存性があるものの、スペクトルの形状は全体的になだらかである。   As can be seen from the graphs G1, G2, and G3 in FIG. 5, the reflectance value periodically changes as the wavelength changes. That is, it can be seen from the graphs G1, G2, and G3 that the wavelength dependency of the reflectance occurs in the configuration in which the semiconductor substrate 2 has the concavo-convex structure 30. Similarly, in the case of the single-layer antireflection film shown in the graph G4, the reflectance is also wavelength-dependent. On the other hand, in the case of the surface of the single crystal silicon semiconductor substrate 2 shown by the graph G5, the reflectance is wavelength-dependent, but the spectrum shape is generally gentle.

このように、シミュレーション結果からも、入射光の反射率というものが、波長依存性を有し、その波長依存性も、凹凸構造30の高さ等の凹凸構造30そのものの構造に依存することがわかる。そこで、本実施形態の固体撮像素子1のように、画素5の色毎に凹凸構造30を作り分けることによって、反射率を低減させる観点から各画素5の色で最適な反射防止機能を得ることができる。   Thus, also from the simulation results, the reflectance of incident light has wavelength dependency, and the wavelength dependency also depends on the structure of the concavo-convex structure 30 itself such as the height of the concavo-convex structure 30. Recognize. Therefore, as in the solid-state imaging device 1 of the present embodiment, by forming the concavo-convex structure 30 for each color of the pixel 5, an optimal antireflection function can be obtained for each pixel 5 from the viewpoint of reducing the reflectance. Can do.

画素5毎に作り分けられる凹凸構造30について、画素5の各色に応じた最適な突起31の大きさは、固体撮像素子1において反射率に波長依存性を生じさせる原因となる半導体基板2上の積層構造における各層の厚さや材質や屈折率等に基づいて決まる。つまり、本実施形態の固体撮像素子1においては、半導体基板2上の積層構造の各層の厚さ等に基づいて、各画素5で反射率がなるべく小さくなるように、画素5の各色に応じた最適な突起31の大きさを決めることで、入射光の波長に依存することなく高い反射防止機能を得ることができる。これにより、固体撮像素子1において反射光が原因で生じるフレアやゴーストやブルーミング等の不具合を抑制することができる。   With respect to the uneven structure 30 created for each pixel 5, the optimal size of the protrusion 31 corresponding to each color of the pixel 5 is a factor on the semiconductor substrate 2 that causes the reflectance to be wavelength-dependent in the solid-state imaging device 1. It is determined based on the thickness, material, refractive index, etc. of each layer in the laminated structure. That is, in the solid-state imaging device 1 according to the present embodiment, the color of each pixel 5 is set so that the reflectance is as small as possible based on the thickness of each layer of the stacked structure on the semiconductor substrate 2. By determining the optimum size of the protrusion 31, a high antireflection function can be obtained without depending on the wavelength of incident light. Thereby, problems such as flare, ghost and blooming caused by reflected light in the solid-state imaging device 1 can be suppressed.

また、半導体基板2の表面に形成される凹凸構造30は、固体撮像素子1の製造工程において、半導体基板2の位置合わせのためのアライメントマークとしても使用することができる。これにより、半導体基板2にアライメントマークが必要な場合に、アライメントマークを形成する工程を省略することができる。   Further, the concavo-convex structure 30 formed on the surface of the semiconductor substrate 2 can also be used as an alignment mark for alignment of the semiconductor substrate 2 in the manufacturing process of the solid-state imaging device 1. Thereby, when the alignment mark is required for the semiconductor substrate 2, the step of forming the alignment mark can be omitted.

[画素間分離構造]
次に、本実施形態の固体撮像素子1が有する画素間分離構造について説明する。本実施形態の固体撮像素子1は、半導体基板2の光が入射する側の表面(裏面2b)に、画素間分離構造として機能する形状部分を有する。
[Separation structure between pixels]
Next, an inter-pixel separation structure included in the solid-state imaging device 1 of the present embodiment will be described. The solid-state imaging device 1 of the present embodiment has a shape portion that functions as an inter-pixel separation structure on the front surface (back surface 2b) on the light incident side of the semiconductor substrate 2.

具体的には、図1から図4に示すように、本実施形態の固体撮像素子1においては、半導体基板2は、互いに隣り合う画素5間に、凹凸構造30の突起31を形成する面と平行な面からなる直線状の溝部40を有する。この半導体基板2において画素5間に設けられる溝部40が、画素間分離構造として機能する。   Specifically, as shown in FIGS. 1 to 4, in the solid-state imaging device 1 of the present embodiment, the semiconductor substrate 2 includes a surface on which the protrusions 31 of the concavo-convex structure 30 are formed between the pixels 5 adjacent to each other. It has the linear groove part 40 which consists of a parallel surface. In this semiconductor substrate 2, the groove part 40 provided between the pixels 5 functions as an inter-pixel separation structure.

溝部40は、半導体基板2の裏面2b部分において、行列状に配置される画素5間の境界に沿って格子状に設けられる。溝部40は、画素5間の境界に沿う格子状の形状において、縦方向の溝部40と横方向の溝部40との交点部分以外の主な部分は、断面視でV字状となるV字溝として形成される(図3、図4参照)。溝部40は、半導体基板2の板面に沿う方向に対して傾斜する一対の斜面41により形成され、縦方向および横方向の各方向については断面形状を共通にする。   The groove portion 40 is provided in a lattice shape along the boundary between the pixels 5 arranged in a matrix at the back surface 2 b portion of the semiconductor substrate 2. The groove portion 40 has a lattice shape along the boundary between the pixels 5, and a main portion other than the intersection portion between the vertical groove portion 40 and the horizontal groove portion 40 is a V-shaped groove that is V-shaped in a cross-sectional view. (See FIGS. 3 and 4). The groove portion 40 is formed by a pair of inclined surfaces 41 inclined with respect to the direction along the plate surface of the semiconductor substrate 2, and has a common cross-sectional shape in each of the vertical direction and the horizontal direction.

溝部40を形成する斜面41は、凹凸構造30の突起31を形成する面に対して平行な面として形成される。具体的には、図3を用いて説明すると、溝部40を形成する一対の斜面41のうち一方の(図3において左側の)斜面41aは、凹凸構造30を構成する突起31において四角錐形状を形成する右側の三角形状の斜面31aと平行な面として形成される。同様にして、溝部40を形成する斜面のうち他方の(図3において右側の)斜面41bは、凹凸構造30を構成する突起31において四角錐形状を形成する右側の三角形状の斜面31bと平行な面として形成される。これら溝部40を形成する斜面41(41a、41b)、および突起31を形成する斜面31a、31bは、単結晶シリコンからなる半導体基板2の面方位に従って得られる面である。   The inclined surface 41 that forms the groove 40 is formed as a surface parallel to the surface on which the protrusion 31 of the concavo-convex structure 30 is formed. Specifically, with reference to FIG. 3, one of the slopes 41 a (on the left side in FIG. 3) of the pair of slopes 41 forming the groove portion 40 has a quadrangular pyramid shape in the protrusion 31 constituting the concavo-convex structure 30. It is formed as a plane parallel to the right triangular slope 31a to be formed. Similarly, the other inclined surface 41 b (on the right side in FIG. 3) among the inclined surfaces forming the groove portion 40 is parallel to the right triangular inclined surface 31 b forming a quadrangular pyramid shape in the protrusion 31 constituting the concavo-convex structure 30. Formed as a surface. The slopes 41 (41a, 41b) forming the groove portions 40 and the slopes 31a, 31b forming the protrusions 31 are surfaces obtained according to the plane orientation of the semiconductor substrate 2 made of single crystal silicon.

また、溝部40の幅の寸法(図2、符号w1参照)は、基本的にはどの色の画素5における凹凸構造30を構成する突起31群の配列におけるピッチよりも大きい。ただし、溝部40の幅の寸法と凹凸構造30の突起31群の配列におけるピッチとの大小関係は、本実施形態に限定されるものではない。また、本実施形態では、縦方向(垂直方向)および横方向(水平方向)の各方向に配される溝部40の幅の寸法は互いに等しいとする。   Further, the width dimension of the groove portion 40 (see FIG. 2, reference sign w <b> 1) is basically larger than the pitch in the arrangement of the protrusions 31 group constituting the uneven structure 30 in the pixel 5 of any color. However, the magnitude relationship between the width dimension of the groove 40 and the pitch in the arrangement of the projections 31 of the concavo-convex structure 30 is not limited to this embodiment. In the present embodiment, it is assumed that the width dimensions of the groove portions 40 arranged in the vertical direction (vertical direction) and the horizontal direction (horizontal direction) are equal to each other.

以上のような画素間分離構造を有する本実施形態の固体撮像素子1によれば、画素5間の境界に沿って設けられる溝部40が、互いに隣り合う画素5間における掘り込み部分となり、ある画素5についてその画素5に隣接する画素5からの斜め光の入射を阻止することができ、混色を抑制することができる。   According to the solid-state imaging device 1 of the present embodiment having the inter-pixel separation structure as described above, the groove portion 40 provided along the boundary between the pixels 5 becomes a digging portion between the adjacent pixels 5, and a certain pixel 5, the incidence of oblique light from the pixel 5 adjacent to the pixel 5 can be prevented, and color mixing can be suppressed.

ここで、混色とは、互いに異なる色の画素5が隣接する画素5間の境界部分において、一方の色の画素5に対応するカラーフィルタ18に入射した光の一部が、斜め光として他方の色の画素5のフォトダイオード6に入射する現象である。混色は、固体撮像素子1における感度や画質のムラを生じさせる原因ともなる。こうした混色による問題は、固体撮像素子1における微細化や画素数の増大等にともなって顕著となる。   Here, the term “mixed color” refers to a part of light incident on the color filter 18 corresponding to the pixel 5 of one color at the boundary portion between adjacent pixels 5 where the pixels 5 of different colors are adjacent to each other as oblique light. This phenomenon is incident on the photodiode 6 of the color pixel 5. The mixed color also causes unevenness in sensitivity and image quality in the solid-state imaging device 1. Such a problem due to color mixing becomes conspicuous as the solid-state imaging device 1 is miniaturized or the number of pixels is increased.

そこで、本実施形態の固体撮像素子1によれば、画素5間に設けられる溝部40により、隣接する画素5からの斜め光を阻止することができ、混色を抑制することができる。このように混色を抑制する観点からは、溝部40の深さ、つまり互いに隣接する画素5間の半導体基板2の掘り込みの深さは深い方が好ましい。すなわち、溝部40の深さが深いほど、高い混色防止効果が得られる。一方、溝部40の深さが深くなると、半導体基板2の面方位の関係から、光電変換を行うシリコン層、つまりフォトダイオード6としての層部分の領域を確保することが困難となる。このため、溝部40の深さ、つまり隣接画素間の半導体基板2の掘り込み量は、固体撮像素子1において要求される感度と、混色防止効果を得るための色分離性能とに基づいて、適切な量に決定される。   Therefore, according to the solid-state imaging device 1 of the present embodiment, the groove portion 40 provided between the pixels 5 can block oblique light from adjacent pixels 5 and suppress color mixing. In this way, from the viewpoint of suppressing color mixing, it is preferable that the depth of the groove 40, that is, the depth of digging of the semiconductor substrate 2 between the adjacent pixels 5 is deep. That is, as the depth of the groove portion 40 is increased, a higher color mixing prevention effect is obtained. On the other hand, when the depth of the groove portion 40 is increased, it becomes difficult to secure a region of a silicon layer that performs photoelectric conversion, that is, a layer portion as the photodiode 6, due to the plane orientation of the semiconductor substrate 2. For this reason, the depth of the groove 40, that is, the amount of digging of the semiconductor substrate 2 between adjacent pixels is appropriately determined based on the sensitivity required in the solid-state imaging device 1 and the color separation performance for obtaining the color mixing prevention effect. The amount is determined.

(変形例)
本実施形態の固体撮像素子1の変形例を、図6に示す。図6に示すように、本変形例では、半導体基板2上に設けられる反射防止膜20およびパシベーション膜16が省略され、半導体基板2上に直接的にカラーフィルタ層17が設けられている。つまり、本変形例では、半導体基板2の裏面2b側に設けられる凹凸構造30および溝部40を被覆するように、複数のカラーフィルタ18に区分されるカラーフィルタ層17が設けられている。
(Modification)
A modification of the solid-state imaging device 1 of the present embodiment is shown in FIG. As shown in FIG. 6, in this modification, the antireflection film 20 and the passivation film 16 provided on the semiconductor substrate 2 are omitted, and the color filter layer 17 is provided directly on the semiconductor substrate 2. That is, in the present modification, the color filter layer 17 divided into the plurality of color filters 18 is provided so as to cover the concavo-convex structure 30 and the groove 40 provided on the back surface 2 b side of the semiconductor substrate 2.

このように、半導体基板2の裏面2b側に設けられる反射防止構造としての凹凸構造30および画素間分離構造としての溝部40は、半導体基板2の裏面2b側に直接的にカラーフィルタ層17が設けられる構成においても適用することができる。本変形例の構成は、反射防止膜20およびパシベーション膜16が省略される分、固体撮像素子1の層構造がシンプルとなり、固体撮像素子1の低背化を図るうえで好ましい。   As described above, the uneven structure 30 as the antireflection structure and the groove portion 40 as the inter-pixel separation structure provided on the back surface 2b side of the semiconductor substrate 2 are provided with the color filter layer 17 directly on the back surface 2b side of the semiconductor substrate 2. The present invention can also be applied to other configurations. The configuration of this modification example is preferable in that the layer structure of the solid-state imaging device 1 is simplified and the height of the solid-state imaging device 1 is reduced because the antireflection film 20 and the passivation film 16 are omitted.

[固体撮像素子の製造方法]
本実施形態の固体撮像素子1の製造方法(以下「製法」という。)について、図7から図11を用いて説明する。なお、以下に説明する固体撮像素子1の製造方法では、反射防止構造としての凹凸構造30と、画素間分離構造としての溝部40を形成する工程を主に説明する。
[Method for Manufacturing Solid-State Imaging Device]
A method for manufacturing the solid-state imaging device 1 of the present embodiment (hereinafter referred to as “manufacturing method”) will be described with reference to FIGS. In the method for manufacturing the solid-state imaging device 1 described below, a process of forming the uneven structure 30 as an antireflection structure and the groove 40 as an inter-pixel separation structure will be mainly described.

本実施形態の製法を行うに際しては、図7(a)に示すように、単結晶シリコンからなる半導体基板2を準備する工程が行われる。半導体基板2としては、単結晶シリコンの(100)面を主面(板面)とするものが準備される。つまり、半導体基板2として、例えば表面に欠陥を発生させないため等の理由から、(100)面に平行に切り出されたものが用いられる。したがって、本実施形態の半導体基板2において、凹凸構造30が形成されたり反射防止膜20が設けられたりする裏面2bとなる平面51が、(100)面に相当する。   When performing the manufacturing method of this embodiment, as shown to Fig.7 (a), the process of preparing the semiconductor substrate 2 which consists of single crystal silicon is performed. As the semiconductor substrate 2, one having a (100) plane of single crystal silicon as the main surface (plate surface) is prepared. In other words, the semiconductor substrate 2 is cut out in parallel with the (100) plane, for example, to prevent defects on the surface. Therefore, in the semiconductor substrate 2 of the present embodiment, the flat surface 51 serving as the back surface 2b on which the uneven structure 30 is formed or the antireflection film 20 is provided corresponds to the (100) plane.

(反射防止構造について)
このような半導体基板2が用いられる本実施形態の製法において、まず、反射防止構造としての凹凸構造30の形成について説明する。本実施形態の製法では、まず、図7(b)に示すように、半導体基板2の平面51上に、ハードマスク層52が形成される。ハードマスク層52は、後の工程で選択的に除去されることで、後に行われる半導体基板2に対するウェットエッチング加工の工程においてハードマスクとして機能する。このため、ハードマスク層52は、半導体基板2に対してエッチング選択比を有する材料により成膜される。
(About antireflection structure)
In the manufacturing method of this embodiment in which such a semiconductor substrate 2 is used, first, formation of the concavo-convex structure 30 as an antireflection structure will be described. In the manufacturing method of the present embodiment, first, as shown in FIG. 7B, a hard mask layer 52 is formed on the flat surface 51 of the semiconductor substrate 2. The hard mask layer 52 functions as a hard mask in a wet etching process performed on the semiconductor substrate 2 to be performed later by being selectively removed in a subsequent process. For this reason, the hard mask layer 52 is formed of a material having an etching selectivity with respect to the semiconductor substrate 2.

本実施形態の場合、ハードマスク層52は、半導体基板2を構成する単結晶シリコンに対してエッチング選択比を有する材料により成膜される。ハードマスク層52の材料としては、例えばアルカリ溶液によりエッチングされにくい材料が用いられる。   In the present embodiment, the hard mask layer 52 is formed of a material having an etching selectivity with respect to single crystal silicon constituting the semiconductor substrate 2. As the material of the hard mask layer 52, for example, a material that is difficult to be etched by an alkaline solution is used.

ハードマスク層52は、例えばシリコン酸化膜(SiO膜)として成膜される。具体的には、ハードマスク層52は、例えば、TEOS(テトラエトキシシラン)ガスを用いたCVD法により形成されたり、バイアス高密度プラズマCVD法によりSiO系のCVD膜として形成されたりする。 The hard mask layer 52 is formed as a silicon oxide film (SiO 2 film), for example. Specifically, the hard mask layer 52 is formed by, for example, a CVD method using TEOS (tetraethoxysilane) gas, or is formed as a SiO 2 -based CVD film by a bias high density plasma CVD method.

このように、本実施形態の製法は、半導体基板2上にハードマスク層52を形成する工程を含む。この工程が、単結晶シリコンからなる半導体基板2の表面である平面51に、半導体基板2に対してエッチング選択比を有する保護膜を形成する第1の工程に相当する。つまり、本実施形態の製法では、ハードマスク層52が、半導体基板2に対してエッチング選択比を有する保護膜に相当する。   As described above, the manufacturing method according to the present embodiment includes the step of forming the hard mask layer 52 on the semiconductor substrate 2. This step corresponds to a first step of forming a protective film having an etching selectivity with respect to the semiconductor substrate 2 on the plane 51 which is the surface of the semiconductor substrate 2 made of single crystal silicon. That is, in the manufacturing method of the present embodiment, the hard mask layer 52 corresponds to a protective film having an etching selectivity with respect to the semiconductor substrate 2.

次に、図7(c)に示すように、ハードマスク層52上に、ドット形状のレジストマスク53を形成するレジストパターニングが行われる。レジストマスク53の材料としては、公知のレジスト材料を用いることができる。ドット形状のレジストマスク53は、微視的には例えば矩形状や円形状の形状を有する。ドット形状のレジストマスク53は、例えばフォトリソグラフィにより形成される。   Next, as shown in FIG. 7C, resist patterning is performed to form a dot-shaped resist mask 53 on the hard mask layer 52. As the material of the resist mask 53, a known resist material can be used. Microscopically, the dot-shaped resist mask 53 has a rectangular shape or a circular shape. The dot-shaped resist mask 53 is formed by, for example, photolithography.

ドット形状のレジストマスク53は、所定のピッチpで配置される。具体的には、図2および図9に示すように、ドット形状のレジストマスク53は、平面視でフォトダイオード6を含む領域である各画素5の凹凸領域32において、凹凸構造30を構成する各突起31の四角錐形状の頂点となる位置に対応する位置に形成される。つまり、ドット形状のレジストマスク53は、図9に示すような半導体基板2の平面視において、凹凸領域32に設けられる各突起31の中心位置に対応する位置に形成される。したがって、ドット形状のレジストマスク53は、各画素5の凹凸領域32において、縦方向および横方向について所定のピッチpで配置され、平面的に格子点状に配置される。 The dot-shaped resist mask 53 is arranged at a predetermined pitch pa. Specifically, as illustrated in FIGS. 2 and 9, the dot-shaped resist mask 53 includes each of the concavo-convex structures 30 in the concavo-convex area 32 of each pixel 5 that is an area including the photodiode 6 in a plan view. The protrusion 31 is formed at a position corresponding to the apex of the quadrangular pyramid shape. That is, the dot-shaped resist mask 53 is formed at a position corresponding to the center position of each protrusion 31 provided in the uneven region 32 in a plan view of the semiconductor substrate 2 as shown in FIG. Therefore, the dot-shaped resist mask 53 is arranged at a predetermined pitch pa in the vertical direction and the horizontal direction in the concavo-convex region 32 of each pixel 5, and is arranged in a lattice point shape in a plane.

また、図7(c)に示すように、ドット形状のレジストマスク53の大きさqは、最終的な凹凸構造30の各突起31の四角錐形状に影響する。レジストマスク53の大きさqが小さいほど、突起31の四角錐形状における頂部が尖った形状となる。そして、突起31の頂部が尖るほど、反射防止構造としての凹凸構造30による反射防止効果は高くなる。このため、ドット形状のレジストマスク53の大きさqは、できるだけ小さい方が好ましい。具体的には、ドット形状のレジストマスク53の大きさqは、好ましくは1〜100nmの範囲で設定される。なお、ドット形状のレジストマスク53の大きさqは、レジストマスク53の形状が矩形状の場合は縦方向または横方向の寸法に相当し、円形状の場合は外径の寸法に相当する。 Further, as shown in FIG. 7 (c), the magnitude q a resist mask 53 of dot shape affects the quadrangular pyramid shape of each protrusion 31 of the final relief structure 30. As the size q a resist mask 53 is small, a shape in which the top portion is pointed in a quadrangular pyramid shape of the projection 31. And the anti-reflective effect by the uneven structure 30 as an anti-reflective structure becomes high, so that the top part of the processus | protrusion 31 is sharp. Therefore, the magnitude q a resist mask 53 of dot shape is preferably as small as possible. Specifically, the magnitude q a resist mask 53 of dot shape is preferably set in the range of 1 to 100 nm. The size q a resist mask 53 of dot shape, the shape of the resist mask 53 is in the case of rectangular shape corresponds to the longitudinal or transverse dimension in the case of circular shape corresponding to the dimensions of the outer diameter.

このように、本実施形態の製法は、ハードマスク層52上にドット形状のレジストマスク53を所定のピッチpで形成する工程を含む。この工程が、ハードマスク層52上に、所定のピッチで配置されるドット形状のレジストパターンを形成する第2の工程に相当する。 Thus, the process of the present embodiment includes a step of forming a resist mask 53 of dot shape at a predetermined pitch p a on the hard mask layer 52. This process corresponds to a second process of forming dot-shaped resist patterns arranged at a predetermined pitch on the hard mask layer 52.

また、本実施形態の固体撮像素子1の場合、この第2の工程は、ドット形状のレジストパターンを、半導体基板2上の画素領域3に配列される画素5毎に所定のピッチで配置する。   In the case of the solid-state imaging device 1 of the present embodiment, in the second step, dot-shaped resist patterns are arranged at a predetermined pitch for each pixel 5 arranged in the pixel region 3 on the semiconductor substrate 2.

ドット形状のレジストマスク53の配置は、上記のとおり凹凸構造30を構成する各突起31の頂点の位置に対応するので、ドット形状のレジストマスク53の配列におけるピッチpは、最終的に各画素5の凹凸領域32において形成される凹凸構造30の突起31群の配列におけるピッチ(p)となる。言い換えると、各画素5の凹凸領域32において形成される凹凸構造30について、最終的に形成される突起31群の配列のピッチと同じ大きさとなるように、各画素5の凹凸領域32に形成されるドット形状のレジストマスク53の配列のピッチpが決定される。つまり、このドット形状のレジストマスク53を形成する工程において、レジストマスク53の配列のピッチpを画素5毎に変化させることで、突起31群の配列のピッチの面から、凹凸構造30の作り分けが行われる。 Placement of the resist mask 53 of dot shape is because it corresponds to the position of the apex of each projection 31 constituting the as concavo-convex structure 30 described above, the pitch p a in the sequence of the resist mask 53 of dot shape, eventually each pixel The pitch (p 1 ) in the arrangement of the protrusions 31 of the concavo-convex structure 30 formed in the five concavo-convex regions 32. In other words, the concavo-convex structure 30 formed in the concavo-convex region 32 of each pixel 5 is formed in the concavo-convex region 32 of each pixel 5 so as to have the same size as the pitch of the array of projections 31 finally formed. that the pitch p a sequence of resist mask 53 of dot shape are determined. That creates in the step of forming a resist mask 53 of the dot shape, the pitch p a sequence of resist mask 53 by changing each pixel 5, in terms of the pitch of arrangement of the projections 31 group, a concavo-convex structure 30 Dividing is done.

したがって、本実施形態の場合、突起31群の配列のピッチに関し、図9に示すように、赤色画素5Rの凹凸領域32に形成されるドット形状のレジストマスク53のピッチpは、赤色用突起31Rのピッチpと同じ大きさである。同様にして、緑色画素5Gの凹凸領域32に形成されるドット形状のレジストマスク53のピッチpは、緑色用突起31Gのピッチpと同じ大きさであり、青色画素5Bの凹凸領域32に形成されるドット形状のレジストマスク53のピッチpは、青色用突起31Bのピッチpと同じ大きさである。 Therefore, in this embodiment, with respect to the pitch of arrangement of the projections 31 groups, as shown in FIG. 9, the pitch p a resist mask 53 of dot shape are formed in an uneven region 32 of the red pixel 5R is red projection it is the same size as the 31R of the pitch p R. Similarly, the pitch p a dot shape of the resist mask 53 formed on the green pixel 5G of irregular region 32 is the same size as the pitch p G of the green projection 31G, the uneven region 32 of the blue pixel 5B pitch p a resist mask 53 of dot shape is formed is the same size as the pitch p B of the blue projection 31B.

このように、ハードマスク層52上にドット形状のレジストマスク53形成する工程においては、レジストマスク53を画素5毎に所定のピッチpで形成することが好ましい。これにより、本実施形態の固体撮像素子1のように、画素5毎に凹凸構造30の突起31群のピッチが異なる構成に対応することができる。 Thus, in the step of forming the dot-shaped resist mask 53 on the hard mask layer 52, it is preferable to form the resist mask 53 at a predetermined pitch pa for each pixel 5. Thereby, like the solid-state image sensor 1 of this embodiment, it can respond to the structure from which the pitch of the processus | protrusion 31 group of the uneven structure 30 differs for every pixel 5. FIG.

続いて、図7(d)に示すように、ドット形状のレジストマスク53のパターンが、ウェットエッチングにより、ハードマスク層52に転写される。つまり、ハードマスク層52上に形成されたドット形状のレジストマスク53をマスクとして、ハードマスク層52に対してウェットエッチングが行われることで、ハードマスク層52のレジストマスク53に対応する部分以外の部分が選択的に除去され、ドット形状のハードマスク54が形成される。   Subsequently, as shown in FIG. 7D, the pattern of the dot-shaped resist mask 53 is transferred to the hard mask layer 52 by wet etching. That is, by using the dot-shaped resist mask 53 formed on the hard mask layer 52 as a mask, wet etching is performed on the hard mask layer 52, so that portions other than the portion corresponding to the resist mask 53 of the hard mask layer 52 are obtained. The portion is selectively removed, and a dot-shaped hard mask 54 is formed.

このウェットエッチングの工程において使用される薬液について必要な特性としては、例えばシリコン酸化膜として形成されるハードマスク層52をエッチングできることが挙げられる。また、このウェットエッチングの工程において使用される薬液としては、レジストマスク53が耐性を有する薬液であって、ハードマスク層52よりもレジストマスク53の方がエッチングされにくくなるように、レジストマスク53について、ハードマスク層52とのエッチング選択比(例えば、10以上)がとれるものが用いられる。具体的には、このハードマスク層52のウェットエッチングの工程において使用される薬液種としては、DHF(Diluted Hydrogen Fluoride)や、BHF(Buffered Hydrogen Fluoride)等が挙げられる。また、このウェットエッチングの工程における薬液の温度・濃度としては、一般的に用いられている条件を用いることができる。   A necessary characteristic for the chemical used in this wet etching step is that the hard mask layer 52 formed as a silicon oxide film can be etched, for example. Further, as a chemical solution used in this wet etching process, the resist mask 53 is a resistant chemical solution, and the resist mask 53 is less likely to be etched than the hard mask layer 52. A material having an etching selectivity (for example, 10 or more) with the hard mask layer 52 is used. Specifically, examples of the chemical liquid used in the wet etching process of the hard mask layer 52 include DHF (Diluted Hydrogen Fluoride) and BHF (Buffered Hydrogen Fluoride). Moreover, generally used conditions can be used as the temperature and concentration of the chemical solution in this wet etching step.

このようなドット形状のレジストマスク53をマスクとするウェットエッチングによってハードマスク層52が選択的に除去されることで、ドット形状のレジストマスク53のパターンがハードマスク層52に転写され、ハードマスク層52の残存部分としてのハードマスク54が形成される。つまり、ハードマスク54は、レジストマスク53と同様に、画素5毎に所定のピッチpで配置されるドット形状のマスクパターンとなる。 By selectively removing the hard mask layer 52 by wet etching using the dot-shaped resist mask 53 as a mask, the pattern of the dot-shaped resist mask 53 is transferred to the hard mask layer 52, and the hard mask layer A hard mask 54 is formed as a remaining portion of 52. That is, the hard mask 54 is a dot-shaped mask pattern arranged at a predetermined pitch pa for each pixel 5, similarly to the resist mask 53.

このように、本実施形態の製法は、ドット形状のレジストマスク53のパターンをウェットエッチングによりハードマスク層52に転写してドット形状のハードマスク54を形成する工程を含む。この工程が、第2の工程により形成されたレジストパターンであるドット形状のレジストマスク53をマスクとするウェットエッチングにより、ハードマスク層52を選択的に除去する第3の工程に相当する。   As described above, the manufacturing method of this embodiment includes a step of forming the dot-shaped hard mask 54 by transferring the pattern of the dot-shaped resist mask 53 to the hard mask layer 52 by wet etching. This step corresponds to a third step of selectively removing the hard mask layer 52 by wet etching using the dot-shaped resist mask 53 that is the resist pattern formed in the second step as a mask.

次に、図8(a)、(b)に示すように、ドット形状のハードマスク54をマスクとするウェットエッチングにより、半導体基板2を加工することで、凹凸構造30を形成する。つまり、半導体基板2の平面51において、ハードマスク54により覆われた部分以外の露出した部分をウェットエッチングの薬液に晒すことで、半導体基板2の裏面2b部分をエッチング加工し、複数の突起31からなる凹凸構造30を形成する。   Next, as shown in FIGS. 8A and 8B, the concavo-convex structure 30 is formed by processing the semiconductor substrate 2 by wet etching using the dot-shaped hard mask 54 as a mask. That is, the exposed portion other than the portion covered by the hard mask 54 on the flat surface 51 of the semiconductor substrate 2 is exposed to a chemical solution for wet etching, so that the back surface 2b portion of the semiconductor substrate 2 is etched and the plurality of protrusions 31 are exposed. The uneven structure 30 is formed.

このウェットエッチングの工程において使用される薬液としては、アルカリ溶液が用いられる。具体的には、このウェットエッチングの工程において使用されるアルカリ溶液としては、NHOH(水酸化アンモニウム)、KOH(水酸化カリウム)、水酸化テトラメチルアンモニウム(TMAH:Tetramethyl Ammonuim Hydroxide)、NaOH(水酸化ナトリウム)等が挙げられる。また、このウェットエッチングの工程における薬液の温度・濃度としては、一般的に用いられている条件を用いることで、ハードマスク54の半導体基板2に対するエッチング選択比を得ることができる。 An alkaline solution is used as a chemical solution used in the wet etching process. Specifically, NH 4 OH (ammonium hydroxide), KOH (potassium hydroxide), tetramethylammonium hydroxide (TMAH: Tetramethyl Ammonium Hydroxide), NaOH ( Sodium hydroxide) and the like. In addition, the etching selectivity of the hard mask 54 to the semiconductor substrate 2 can be obtained by using generally used conditions as the temperature and concentration of the chemical solution in the wet etching process.

このアルカリ溶液による半導体基板2のエッチング加工においては、半導体基板2を構成する単結晶シリコンの面方位依存性を利用することにより、ドット形状のハードマスク54のパターンの開口幅(ピッチp)の大きさで制御されるセルフストップのエッチングが実現できる。上記のとおり単結晶シリコンの(100)面を主面とする半導体基板2は、単結晶シリコンの面方位の関係から、アルカリ溶液によってエッチングされにくい結晶面を有する。このため、半導体基板2がアルカリ溶液によって(100)面からエッチングされることにより、面方位の関係からエッチングされにくい結晶面が析出していき、半導体基板2においてアルカリ溶液を受ける面がそのエッチングされにくい結晶面だけになった時点で、エッチングが自動的に停止される。 In the etching process of the semiconductor substrate 2 according to the alkaline solution, by utilizing the plane orientation dependence of the single crystal silicon constituting the semiconductor substrate 2, the opening width of the pattern of the hard mask 54 of dot shape of (pitch p a) Self-stop etching controlled by size can be realized. As described above, the semiconductor substrate 2 having the (100) plane of the single crystal silicon as the main surface has a crystal plane that is difficult to be etched by the alkaline solution because of the plane orientation of the single crystal silicon. For this reason, when the semiconductor substrate 2 is etched from the (100) plane with the alkaline solution, a crystal plane that is difficult to be etched due to the plane orientation is precipitated, and the surface that receives the alkaline solution in the semiconductor substrate 2 is etched. Etching is automatically stopped when only difficult crystal planes are obtained.

具体的には、図8(a)に示すように、単結晶シリコンからなる半導体基板2において(100)面となる平面51から、ドット形状のハードマスク54をマスクとするアルカリ溶液によるエッチングが開始されると、上記のとおり半導体基板2の面方位の関係からエッチングされにくい結晶面としての析出面2xが析出しながら、半導体基板2のエッチングが進行する。このため、図8(a)に示すように、アルカリ溶液による半導体基板2のエッチングの過程においては、析出面2xと、エッチングの進行面となる、(100)面(平面51)と平行なエッチング面55とが存在する。つまり、アルカリ溶液による半導体基板2のエッチングは、エッチング面55が半導体基板2の(100)面に対して垂直方向(図8において下方向)に移動し、析出面2xが析出しながら進行する。   Specifically, as shown in FIG. 8A, etching with an alkaline solution using a dot-shaped hard mask 54 as a mask is started from a plane 51 which is a (100) plane in a semiconductor substrate 2 made of single crystal silicon. Then, as described above, etching of the semiconductor substrate 2 proceeds while the precipitation surface 2x as a crystal surface that is difficult to be etched due to the plane orientation relationship of the semiconductor substrate 2 is precipitated. For this reason, as shown in FIG. 8A, in the process of etching the semiconductor substrate 2 with an alkaline solution, etching is performed in parallel with the deposition surface 2x and the (100) plane (plane 51), which is the etching progress surface. Surface 55 exists. That is, the etching of the semiconductor substrate 2 with the alkaline solution proceeds while the etching surface 55 moves in a direction perpendicular to the (100) plane of the semiconductor substrate 2 (downward in FIG. 8), and the deposition surface 2x is deposited.

ここで、半導体基板2においてエッチングされにくい結晶面としての析出面2xは、平面51を規定する(100)面に対して、(111)面として規定される斜面である。析出面2xとしての(111)面は、半導体基板2の面方位の関係からアルカリ溶液にエッチングされにくい。つまり、上述のようなアルカリ溶液は、析出面2xとしての(111)面へのエッチング量が極めて少ない溶液である。また、半導体基板2に対してエッチング選択比を有するハードマスク54も、アルカリ溶液によりエッチングされにくい。このため、アルカリ溶液による半導体基板2のエッチングにおいては、ハードマスク54の位置を頂点として、縦方向または横方向に互いに隣り合うハードマスク54間にて縦方向または横方向に対面する析出面2x間にエッチング面55が形成されて(100)面に平行にエッチングが進行し、同時に、エッチングされにくい(111)面である析出面2xが析出する。   Here, the precipitation surface 2x as a crystal plane that is difficult to be etched in the semiconductor substrate 2 is a slope defined as a (111) plane with respect to the (100) plane defining the plane 51. The (111) plane as the deposition plane 2x is difficult to etch into the alkaline solution because of the plane orientation of the semiconductor substrate 2. That is, the alkaline solution as described above is a solution that has an extremely small etching amount on the (111) plane as the deposition plane 2x. Further, the hard mask 54 having an etching selectivity with respect to the semiconductor substrate 2 is also difficult to be etched by the alkaline solution. For this reason, in the etching of the semiconductor substrate 2 with an alkaline solution, the position of the hard mask 54 is the apex, and between the deposited surfaces 2x facing each other in the vertical direction or the horizontal direction between the hard masks 54 adjacent to each other in the vertical direction or the horizontal direction. Then, the etching surface 55 is formed and the etching proceeds in parallel with the (100) surface, and at the same time, the precipitation surface 2x which is a (111) surface which is difficult to be etched is deposited.

そして、図8(b)に示すように、互いに隣り合うハードマスク54間において析出した析出面2x同士が交わる状態となるまでエッチングが進行すると、実質的にエッチングが停止した状態となる。すなわち、半導体基板2のエッチングの進行にともなって、図8(a)に示すような互いに隣り合う析出面2x間に存在するエッチング面55が徐々に小さくなり、最終的にエッチング面55がなくなって互いに対面する析出面2x同士が半導体基板2の板厚方向の奥側(図8において下側)で交わり、析出面2xのみによって半導体基板2の裏面2bが形成された状態となる。   Then, as shown in FIG. 8B, when the etching progresses until the deposition surfaces 2x deposited between the adjacent hard masks 54 cross each other, the etching is substantially stopped. That is, as the etching of the semiconductor substrate 2 proceeds, the etching surface 55 existing between the adjacent precipitation surfaces 2x as shown in FIG. 8A gradually decreases, and finally the etching surface 55 disappears. The precipitation surfaces 2x facing each other intersect at the back side in the plate thickness direction of the semiconductor substrate 2 (lower side in FIG. 8), and the back surface 2b of the semiconductor substrate 2 is formed only by the precipitation surface 2x.

このような状態となることで、図8(b)および図2に示すように、半導体基板2の裏面2b側に、析出面2xによる凹凸形状、つまり四角錐形状の突起31群が形成され、凹凸構造30が形成される。このように、半導体基板2に対して(100)面側からドット形状のハードマスク54をマスクとするアルカリ溶液によるウェットエッチングが行われることで、半導体基板2の面方位依存性により、(111)面である析出面2xによって形成される多数の四角錐形状(ピラミッド形状)が突起31として浮き彫りのように析出し、凹凸構造30が形成される。つまり、本実施形態の製法においては、(100)面に平行に切り出された単結晶シリコンからなる半導体基板2に対して、(111)面の面方位に沿った加工を行うことにより、四角錐形状の突起31群からなる凹凸構造30が形成される。   By being in such a state, as shown in FIG. 8B and FIG. 2, on the back surface 2b side of the semiconductor substrate 2, an uneven shape by the precipitation surface 2x, that is, a quadrangular pyramid-shaped projection 31 group is formed, An uneven structure 30 is formed. Thus, wet etching with an alkaline solution using the dot-shaped hard mask 54 as a mask is performed on the semiconductor substrate 2 from the (100) plane side, thereby depending on the plane orientation dependence of the semiconductor substrate 2 (111). A large number of quadrangular pyramid shapes (pyramid shapes) formed by the precipitation surface 2x, which is a surface, are deposited as reliefs 31 so as to be embossed, and the concavo-convex structure 30 is formed. In other words, in the manufacturing method of the present embodiment, the semiconductor substrate 2 made of single crystal silicon cut parallel to the (100) plane is processed along the plane orientation of the (111) plane, thereby obtaining a quadrangular pyramid. The concavo-convex structure 30 composed of a group of protrusions 31 having a shape is formed.

このように、本実施形態の製法は、半導体基板2の面方位依存性を利用したウェットエッチングにより突起31を析出させて凹凸構造30を形成する工程を含む。この工程が、第3の工程により選択的に除去された後に残存するハードマスク54をマスクとするウェットエッチングにより、半導体基板2をエッチング加工することで、半導体基板2の表面に所定のピッチで配列される凹凸構造30を形成する第4の工程に相当する。   As described above, the manufacturing method according to the present embodiment includes the step of forming the concavo-convex structure 30 by depositing the protrusions 31 by wet etching using the surface orientation dependency of the semiconductor substrate 2. In this step, the semiconductor substrate 2 is etched by wet etching using the hard mask 54 remaining after being selectively removed in the third step as a mask, thereby arranging the semiconductor substrate 2 on the surface of the semiconductor substrate 2 at a predetermined pitch. This corresponds to the fourth step of forming the uneven structure 30 to be performed.

そして、図8(c)に示すように、半導体基板2上に残存するハードマスク54が除去される。本実施形態の製法では、ハードマスク54は、ウェットエッチングにより除去される。   Then, as shown in FIG. 8C, the hard mask 54 remaining on the semiconductor substrate 2 is removed. In the manufacturing method of the present embodiment, the hard mask 54 is removed by wet etching.

このウェットエッチングの工程において使用される薬液について必要な特性としては、例えばシリコン酸化膜として形成されたハードマスク54をエッチングできることと、半導体基板2を構成する単結晶シリコンへのエッチングレートを持たないこととが挙げられる。具体的には、このハードマスク54のウェットエッチングの工程において使用される薬液種としては、DHF等が挙げられる。また、このウェットエッチングの工程における薬液の温度・濃度としては、一般的に用いられている条件を用いることができる。   The necessary characteristics of the chemical used in this wet etching process include, for example, that the hard mask 54 formed as a silicon oxide film can be etched and that there is no etching rate for the single crystal silicon constituting the semiconductor substrate 2. And so on. Specifically, examples of the chemical liquid used in the wet etching process of the hard mask 54 include DHF. Moreover, generally used conditions can be used as the temperature and concentration of the chemical solution in this wet etching step.

ドット形状のハードマスク54が除去されることで、半導体基板2の裏面2b側の部分には、微細な突起31群からなる凹凸構造30が表れる。そして、凹凸構造30を構成する突起31群の配列のピッチpは、レジストマスク53やハードマスク54のピッチpと等しい。 By removing the dot-shaped hard mask 54, the concavo-convex structure 30 composed of a group of fine protrusions 31 appears on the back surface 2 b side of the semiconductor substrate 2. Then, the pitch p 1 of the sequence of the projections 31 that constitute the uneven structure 30 is equal to the pitch p a resist mask 53 and the hard mask 54.

このように、本実施形態の製法は、ウェットエッチングによってハードマスク54を除去する工程を含む。この工程が、第4の工程により凹凸構造30を形成した後、半導体基板2上に残存するハードマスク54を除去する第5の工程に相当する。このようにハードマスク54が除去された後、凹凸構造30が形成された半導体基板2の裏面2b上に、反射防止膜20が形成される。   Thus, the manufacturing method of this embodiment includes the step of removing the hard mask 54 by wet etching. This step corresponds to a fifth step of removing the hard mask 54 remaining on the semiconductor substrate 2 after forming the concavo-convex structure 30 by the fourth step. After the hard mask 54 is removed in this way, the antireflection film 20 is formed on the back surface 2b of the semiconductor substrate 2 on which the concavo-convex structure 30 is formed.

以上のような本実施形態の製法によって得られる固体撮像素子1においては、凹凸構造30を形成するための半導体基板2の掘り込み量、つまり凹凸構造30の高さh(図8(c)参照)は、突起31群の配列におけるピッチp(図8(c)参照)との関係において、次式(1)により規定される。
h=(1/√2)p(≒0.71p) ・・・(1)
In the solid-state imaging device 1 obtained by the manufacturing method of the present embodiment as described above, the digging amount of the semiconductor substrate 2 for forming the uneven structure 30, that is, the height h of the uneven structure 30 (see FIG. 8C). ) Is defined by the following equation (1) in relation to the pitch p 1 (see FIG. 8C) in the arrangement of the protrusions 31 group.
h = (1 / √2) p 1 (≈0.71 p 1 ) (1)

上記式(1)により表される関係式は、半導体基板2の面方位の関係に基づくものであり、半導体基板2における(100)面と(111)面との関係から導かれる。反射防止構造としての凹凸構造30において、突起31群の配列のピッチpの値としては、入射光の回折が生じない程度、具体的には入射光の波長以下が望ましい。したがって、赤色用突起31Rのピッチpの値は、赤色の光の波長以下が望ましく、緑色用突起31Gのピッチpの値は、緑色の光の波長以下が望ましく、青色用突起31Bのピッチpの値は、青色の光の波長以下が望ましい。 The relational expression expressed by the above formula (1) is based on the relationship of the plane orientation of the semiconductor substrate 2 and is derived from the relationship between the (100) plane and the (111) plane in the semiconductor substrate 2. In the concavo-convex structure 30 as the antireflection structure, the value of the pitch p 1 of the array of the protrusions 31 is preferably such that the incident light is not diffracted, specifically, the wavelength of the incident light or less. Therefore, the value of the pitch p R of the red projection 31R, the red less desirable wavelengths of light, the value of the pitch p G of the green projection 31G, the green following desirable wavelength of light, the pitch of the blue projection 31B the value of p B, the following is desirable wavelength of blue light.

このように突起31群の配列のピッチを入射光の波長以下とすることにより、凹凸構造30においてモスアイ構造として望ましい要件が満たされ、効果的に光の反射抑制機能を得ることができる。また、上記式(1)の関係を満たす(100)面としての平面51と、(111)面としての析出面2xとのなす角度は、約54.7°となる。   Thus, by setting the pitch of the array of the protrusions 31 to be equal to or less than the wavelength of the incident light, a desirable requirement for the moth-eye structure in the concavo-convex structure 30 is satisfied, and a light reflection suppressing function can be effectively obtained. The angle formed between the plane 51 as the (100) plane that satisfies the relationship of the above formula (1) and the precipitation surface 2x as the (111) plane is about 54.7 °.

そして、上記式(1)の関係に基づき、突起31群の配列のピッチpの値と等しくなる、ドット形状のレジストマスク53を形成する工程におけるレジストマスク53間のピッチpにより、凹凸構造30を形成するための半導体基板2の掘り込み量、つまり凹凸構造30の高さhが決まる。すなわち、レジストマスク53間のピッチpの調整により、最終的な凹凸構造30の突起31群の配列のピッチpの大きさ、および凹凸構造30の高さhを調整することができる。 Then, based on the relationship of the equation (1) becomes equal to the value of the pitch p 1 of the sequence of the projections 31 group, by the pitch p a between the resist mask 53 in the step of forming a resist mask 53 of dot shape, irregular structure The digging amount of the semiconductor substrate 2 for forming 30, that is, the height h of the concavo-convex structure 30 is determined. That is, by adjusting the pitch p a between the resist mask 53 can be adjusted final relief structure 30 of the projection 31 group arrangement pitch p size of 1, and the concavo-convex structure 30 height h.

また、上述したように半導体基板2の面方位依存性を利用して形成される凹凸構造30については、高さhが決まることは、突起31の平面視形状の大きさ(面積)も決まることに相当する。つまりは、本実施形態の製法において、レジストマスク53間のピッチpが決まることで、突起31群の配列のピッチpと、凹凸構造30の高さおよび平面視形状の大きさを含む突起31の大きさとが自動的に決まることとなる。 In addition, as described above, for the concavo-convex structure 30 formed using the surface orientation dependency of the semiconductor substrate 2, the height h is determined, and the size (area) of the projection 31 in plan view is also determined. It corresponds to. That is, in the process of the present embodiment, the pitch p a between the resist mask 53 is determined, the projection including the pitch p 1 of the sequence of the projections 31 groups, the height and size of the plan view shape of the concavo-convex structure 30 The size of 31 is automatically determined.

本実施形態の製法によれば、入射光の反射防止のための微細な凹凸構造30を画素5毎に作り分けるに際し、半導体基板2にダメージを与えることなく、低コストで高い信頼性と再現性を得ることができる。このような効果が得られることについて、具体的に説明する。   According to the manufacturing method of the present embodiment, when the fine concavo-convex structure 30 for preventing the reflection of incident light is made for each pixel 5, the semiconductor substrate 2 is not damaged, and the reliability and reproducibility are low and low. Can be obtained. The fact that such an effect can be obtained will be specifically described.

本実施形態の製法によれば、層構造を部分的にあるいは全体的に除去するためのエッチングについて、ウェットエッチングのみで対応することができる。このため、プラズマ等を用いたドライエッチングが行われる場合に生じる半導体基板2への結晶欠陥等のダメージを回避することができ、ダメージレスの製法を実現することができる。これにより、半導体基板2のダメージに起因する白点や暗電流増加等の固体撮像素子1の特性を悪化させる現象を防止することができる。   According to the manufacturing method of the present embodiment, the etching for removing the layer structure partially or entirely can be handled only by wet etching. For this reason, it is possible to avoid damage such as crystal defects to the semiconductor substrate 2 that occurs when dry etching using plasma or the like is performed, and a damageless manufacturing method can be realized. As a result, it is possible to prevent a phenomenon that the characteristics of the solid-state imaging device 1 such as white spots and dark current increase due to damage of the semiconductor substrate 2 are deteriorated.

また、本実施形態の製法は、単結晶シリコンからなる半導体基板2の面方位依存性を利用したウェットエッチングによって凹凸構造30を形成するものであるため、製法の初期段階で形成されるドット形状のレジストパターンのピッチによって、凹凸構造30の高さ等を精密に制御することができ、低コスとで高い信頼性や再現性を得ることができる。また、ウェットエッチングに用いる薬液の選択や薬液の温度・濃度等の条件等により、高いコストをかけることなく、凹凸構造30の形状について高い信頼性をもって正確に再現することが可能となる。   In the manufacturing method of the present embodiment, the concavo-convex structure 30 is formed by wet etching utilizing the surface orientation dependency of the semiconductor substrate 2 made of single crystal silicon. Therefore, the dot-shaped structure formed in the initial stage of the manufacturing method is used. The height and the like of the concavo-convex structure 30 can be precisely controlled by the resist pattern pitch, and high reliability and reproducibility can be obtained with low cost. Further, the shape of the concavo-convex structure 30 can be accurately reproduced with high reliability without incurring high costs depending on the selection of the chemical used for wet etching and the conditions such as the temperature and concentration of the chemical.

さらに、本実施形態の製法では、ドット形状のレジストパターンのピッチによって凹凸構造30の突起31のピッチが決まることから、凹凸構造30を突起31のピッチの面から画素5の色毎に作り分けるに際し、画素5毎の凹凸構造30の作り分けを容易に行うことができる。このため、本実施形態の製法においては、画素5のピッチによる突起31の配置数や、各画素5の凹凸構造30における突起31のピッチの組み合わせから、画素5毎に反射率低減効果ができるだけ大きくなるように、ドット形状のレジストパターンのピッチが設計される。つまり、本実施形態の製法によれば、各画素5で反射率がなるべく小さくなるように、画素5の各色に応じた最適な突起31の大きさを決めることで、入射光の波長に依存することなく高い反射防止機能を有する固体撮像素子1を得ることができる。これにより、固体撮像素子1において反射光が原因で生じるフレアやゴーストやブルーミング等の不具合を抑制することができる。   Furthermore, in the manufacturing method according to the present embodiment, the pitch of the protrusions 31 of the concavo-convex structure 30 is determined by the pitch of the dot-shaped resist pattern. The uneven structure 30 for each pixel 5 can be easily created. For this reason, in the manufacturing method of this embodiment, the reflectance reduction effect is as great as possible for each pixel 5 based on the number of protrusions 31 arranged according to the pitch of the pixels 5 and the combination of the pitches of the protrusions 31 in the concavo-convex structure 30 of each pixel 5. Thus, the pitch of the dot-shaped resist pattern is designed. That is, according to the manufacturing method of the present embodiment, the optimum size of the protrusion 31 corresponding to each color of the pixel 5 is determined so that the reflectance of each pixel 5 is as small as possible, thereby depending on the wavelength of incident light. Thus, the solid-state imaging device 1 having a high antireflection function can be obtained. Thereby, problems such as flare, ghost and blooming caused by reflected light in the solid-state imaging device 1 can be suppressed.

(画素間分離構造について)
次に、本実施形態の製法における画素間分離構造としての溝部40の形成について説明する。本実施形態の製法において、溝部40は、上述したような凹凸構造30を形成するプロセスにおいて凹凸構造30と同時に形成される。このため、既に説明した内容と重複する部分については適宜説明を省略する。
(About the separation structure between pixels)
Next, the formation of the groove 40 as the inter-pixel separation structure in the manufacturing method of the present embodiment will be described. In the manufacturing method of this embodiment, the groove 40 is formed simultaneously with the concavo-convex structure 30 in the process of forming the concavo-convex structure 30 as described above. For this reason, the description overlapping with the content already described will be omitted as appropriate.

上述したように、本実施形態の製法においては、まず、図10(a)に示すように、半導体基板2の平面51上に、ハードマスク層52が形成される。つまり、単結晶シリコンからなる半導体基板2の表面である平面51に、半導体基板2に対してエッチング選択比を有する保護膜を形成する第1の工程が行われる。   As described above, in the manufacturing method of the present embodiment, first, as shown in FIG. 10A, the hard mask layer 52 is formed on the flat surface 51 of the semiconductor substrate 2. That is, a first step of forming a protective film having an etching selectivity with respect to the semiconductor substrate 2 on the flat surface 51 that is the surface of the semiconductor substrate 2 made of single crystal silicon is performed.

次に、図10(b)に示すように、ハードマスク層52上に、ドット形状のレジストマスク53を形成するレジストパターニングが行われる。つまり、ハードマスク層52上に、所定のピッチで配置されるドット形状のレジストパターンを形成する第2の工程が行われる。   Next, as shown in FIG. 10B, resist patterning is performed to form a dot-shaped resist mask 53 on the hard mask layer 52. That is, the second step of forming dot-shaped resist patterns arranged at a predetermined pitch on the hard mask layer 52 is performed.

そして、画素間分離構造としての溝部40を形成するに際し、このレジストパターンを形成する工程では、反射防止構造としての凹凸構造30を形成するためのドット形状のレジストマスク53に加え、直線状のレジストマスク63が形成される。つまり、ハードマスク層52上に、ドット形状のレジストマスク53と直線状のレジストマスク63とを形成するレジストパターニングが行われる。   When forming the groove 40 as the inter-pixel separation structure, in the step of forming this resist pattern, in addition to the dot-shaped resist mask 53 for forming the concavo-convex structure 30 as the antireflection structure, a linear resist is formed. A mask 63 is formed. That is, resist patterning for forming a dot-shaped resist mask 53 and a linear resist mask 63 on the hard mask layer 52 is performed.

具体的には、図9に示すように、直線状のレジストマスク63は、半導体基板2の平面51と平行に、各画素5の凹凸領域32の外縁に沿って枠状に形成される。つまり、直線状のレジストマスク63は、各画素5において凹凸構造30が設けられる部分を囲み、矩形状に区画される凹凸領域32を縁取るように形成される。したがって、図9に示すように、直線状のレジストマスク63は、各画素5において、横方向(水平方向)に配され縦方向(垂直方向)に対向する一対の水平部62aと、縦方向に配され横方向に対向する一対の垂直部62bとを有し、これらの水平部62aと垂直部62bとにより矩形枠状に形成される。   Specifically, as shown in FIG. 9, the linear resist mask 63 is formed in a frame shape along the outer edge of the uneven region 32 of each pixel 5 in parallel with the flat surface 51 of the semiconductor substrate 2. That is, the linear resist mask 63 is formed so as to surround the portion where the concavo-convex structure 30 is provided in each pixel 5 and to border the concavo-convex region 32 partitioned in a rectangular shape. Therefore, as shown in FIG. 9, the linear resist mask 63 includes a pair of horizontal portions 62a arranged in the horizontal direction (horizontal direction) and opposed in the vertical direction (vertical direction) in each pixel 5, and in the vertical direction. It has a pair of vertical portions 62b that are arranged and face each other in the horizontal direction, and these horizontal portions 62a and vertical portions 62b form a rectangular frame shape.

このように、凹凸領域32の外縁に沿って矩形状に形成される直線状のレジストマスク63は、互いに隣り合う画素5間で所定の間隔を隔てて画素5の配列に沿って配される。すなわち、直線状のレジストマスク63は、複数の画素5が配列される垂直方向および水平方向に沿って配され、垂直方向に隣り合う画素5間おいては、垂直方向に対向する水平部62a間に所定の間隔を隔てて配され、水平方向に隣り合う画素5間においては、水平方向に対向する垂直部62b間に所定の間隔を隔てて配される。   In this way, the linear resist mask 63 formed in a rectangular shape along the outer edge of the uneven region 32 is arranged along the array of the pixels 5 with a predetermined interval between the adjacent pixels 5. That is, the linear resist mask 63 is arranged along the vertical direction and the horizontal direction in which the plurality of pixels 5 are arranged, and between the pixels 5 adjacent to each other in the vertical direction, between the horizontal portions 62a facing each other in the vertical direction. The pixels 5 that are adjacent to each other in the horizontal direction are arranged at a predetermined interval between the vertical portions 62b that face each other in the horizontal direction.

垂直方向および水平方向に隣り合う画素5間における直線状のレジストマスク63の間隔pは、最終的に画素5間に形成される画素間分離構造としての溝部40の幅(p)となる。言い換えると、画素5間において形成される溝部40の幅と同じ大きさとなるように、画素5間における直線状のレジストマスク63の間隔pが決定される。そして、本実施形態の固体撮像素子1においては、上述したように垂直方向および水平方向の各方向に配される溝部40の幅の寸法は互いに等しいことから、直線状のレジストマスク63について、互いに隣り合う画素5間の水平部62a間の間隔、および垂直部62b間の間隔は、いずれも所定の間隔pとなる。 The interval p b between the linear resist masks 63 between the pixels 5 adjacent to each other in the vertical direction and the horizontal direction is finally the width (p 2 ) of the groove 40 as the inter-pixel separation structure formed between the pixels 5. . In other words, the interval p b between the linear resist masks 63 between the pixels 5 is determined so as to have the same size as the width of the groove 40 formed between the pixels 5. In the solid-state imaging device 1 of the present embodiment, the width dimensions of the groove portions 40 arranged in the vertical direction and the horizontal direction are equal to each other as described above. the spacing between the horizontal portions 62a between the adjacent pixels 5, and the spacing between the vertical portion 62b are both formed of a predetermined interval p b.

このように、本実施形態の製法において、画素間分離構造としての溝部40を形成するに際しては、ハードマスク層52上にレジストパターンを形成する第2の工程は、レジストパターンとして、ドット形状のレジストマスク53とともに、互いに隣り合う画素5間で所定の間隔を隔てて画素5の配列に沿って配される直線状のレジストマスク63を形成する。   As described above, in the manufacturing method according to the present embodiment, when forming the groove portion 40 as the inter-pixel separation structure, the second step of forming a resist pattern on the hard mask layer 52 is performed using a dot-shaped resist as the resist pattern. Along with the mask 53, a linear resist mask 63 is formed which is arranged along the array of the pixels 5 with a predetermined interval between the adjacent pixels 5.

続いて、図10(c)に示すように、ドット形状のレジストマスク53のパターン、および直線状のレジストマスク63のパターンが、ウェットエッチングにより、ハードマスク層52に転写される。つまり、上述したようにドット形状のレジストマスク53のパターンをウェットエッチングによってハードマスク層52に転写する工程において、ドット形状のレジストマスク53のパターンに加え、直線状のレジストマスク63のパターンがハードマスク層52に転写される。   Subsequently, as shown in FIG. 10C, the pattern of the dot-shaped resist mask 53 and the pattern of the linear resist mask 63 are transferred to the hard mask layer 52 by wet etching. That is, in the process of transferring the pattern of the dot-shaped resist mask 53 to the hard mask layer 52 by wet etching as described above, the pattern of the linear resist mask 63 is added to the hard mask layer in addition to the pattern of the dot-shaped resist mask 53. Transferred to layer 52.

したがって、この工程では、ハードマスク層52上に形成されたドット形状のレジストマスク53および直線状のレジストマスク63をマスクとして、ハードマスク層52に対してウェットエッチングが行われる。これにより、ハードマスク層52のドット形状のレジストマスク53に対応する部分、および直線状のレジストマスク63に対向する部分以外の部分が選択的に除去され、ドット形状のハードマスク54、および直線状のハードマスク64が形成される。   Therefore, in this step, wet etching is performed on the hard mask layer 52 using the dot-shaped resist mask 53 and the linear resist mask 63 formed on the hard mask layer 52 as a mask. As a result, the portion of the hard mask layer 52 corresponding to the dot-shaped resist mask 53 and the portion other than the portion facing the linear resist mask 63 are selectively removed, and the dot-shaped hard mask 54 and the linear The hard mask 64 is formed.

このように、本実施形態の製法において、画素間分離構造としての溝部40を形成するに際しては、ハードマスク層52を選択的に除去する第3の工程で行われるウェットエッチングは、第2の工程により形成されたレジストパターンであるドット形状のレジストマスク53および直線状のレジストマスク63をマスクとして行われる。   As described above, in the manufacturing method of the present embodiment, when forming the groove 40 as the inter-pixel isolation structure, the wet etching performed in the third step of selectively removing the hard mask layer 52 is performed in the second step. The dot-shaped resist mask 53 and the linear resist mask 63 which are resist patterns formed by the above are used as masks.

次に、図11(a)に示すように、ドット形状のハードマスク54および直線状のハードマスク64をマスクとするウェットエッチングにより、半導体基板2を加工することで、凹凸構造30とともに溝部40を形成する。つまり、半導体基板2の平面51において、ドット形状のハードマスク54および直線状のハードマスク64により覆われた部分以外の露出した部分をウェットエッチングの薬液に晒すことで、半導体基板2の裏面2b部分をエッチング加工し、複数の突起31からなる凹凸構造30と溝部40とを同時に形成する。   Next, as shown in FIG. 11A, the semiconductor substrate 2 is processed by wet etching using the dot-shaped hard mask 54 and the linear hard mask 64 as masks, so that the grooves 40 are formed together with the concavo-convex structure 30. Form. That is, on the flat surface 51 of the semiconductor substrate 2, the exposed portion other than the portion covered with the dot-shaped hard mask 54 and the linear hard mask 64 is exposed to a chemical solution for wet etching, whereby the back surface 2 b portion of the semiconductor substrate 2. Is etched to form the concavo-convex structure 30 including the plurality of protrusions 31 and the groove 40 at the same time.

このアルカリ溶液による半導体基板2のエッチング加工においては、上述したように半導体基板2を構成する単結晶シリコンの面方位依存性を利用することにより、凹凸構造30と溝部40とが同じ工程で形成される。したがって、図11(a)に示すように、単結晶シリコンからなる半導体基板2において(100)面となる平面51から、ドット形状のハードマスク54および直線状のハードマスク64をマスクとするアルカリ溶液によるエッチングが開始されると、上記のとおり半導体基板2の面方位の関係からエッチングされにくい結晶面としての析出面2xが析出しながら、半導体基板2のエッチングが進行する。   In the etching process of the semiconductor substrate 2 with the alkaline solution, the concavo-convex structure 30 and the groove 40 are formed in the same process by using the plane orientation dependency of the single crystal silicon constituting the semiconductor substrate 2 as described above. The Therefore, as shown in FIG. 11A, an alkaline solution using a dot-shaped hard mask 54 and a linear hard mask 64 as a mask from a plane 51 which is a (100) plane in a semiconductor substrate 2 made of single crystal silicon. As described above, the etching of the semiconductor substrate 2 proceeds while the precipitation surface 2x as a crystal surface that is difficult to be etched due to the relationship of the plane orientation of the semiconductor substrate 2 is precipitated.

そして、凹凸構造30とともに溝部40が形成される場合、エッチングの進行面として、凹凸構造30が形成される部分に存在するエッチング面55に加え、溝部40が形成される部分において、エッチング面55と同様に(100)面(平面51)と平行なエッチング面65が存在する。エッチング面65は、縦方向または横方向に隣り合う画素5間で縦方向または横方向に対向するハードマスク64間にて縦方向または横方向に対面する析出面2x間に形成される。   And when the groove part 40 is formed with the uneven structure 30, in addition to the etching surface 55 which exists in the part in which the uneven structure 30 is formed as an etching progress surface, in the part in which the groove part 40 is formed, the etching surface 55 Similarly, there is an etching surface 65 parallel to the (100) plane (plane 51). The etching surface 65 is formed between the precipitation masks 2x facing in the vertical direction or the horizontal direction between the hard masks 64 opposed in the vertical direction or the horizontal direction between the pixels 5 adjacent in the vertical direction or the horizontal direction.

そして、図11(b)に示すように、互いに隣り合うハードマスク64間において析出した析出面2x同士が交わる状態となるまでエッチングが進行すると、実質的にエッチングが停止した状態となる。すなわち、半導体基板2のエッチングの進行にともなって、図11(a)に示すような互いに隣り合う析出面2x間に存在するエッチング面55およびエッチング面65が徐々に小さくなり、最終的にエッチング面55およびエッチング面65なくなって互いに対面する析出面2x同士が半導体基板2の板厚方向の奥側(図11において下側)で交わり、析出面2xのみによって半導体基板2の裏面2bが形成された状態となる。   Then, as shown in FIG. 11B, when the etching progresses until the deposited surfaces 2x that are deposited between the adjacent hard masks 64 intersect each other, the etching is substantially stopped. That is, as the etching of the semiconductor substrate 2 proceeds, the etching surface 55 and the etching surface 65 existing between the adjacent precipitation surfaces 2x as shown in FIG. 55 and the etching surface 65 disappear and the deposition surfaces 2x facing each other intersect at the back side in the plate thickness direction of the semiconductor substrate 2 (lower side in FIG. 11), and the back surface 2b of the semiconductor substrate 2 is formed only by the deposition surface 2x. It becomes a state.

このような状態となることで、図11(b)および図2に示すように、半導体基板2の裏面2b側に、析出面2xによる凹凸形状として、四角錐形状の突起31群からなる凹凸構造30と、一対の斜面41からなる溝部40とが形成される。つまり、溝部40については、上述したようにアルカリ溶液によるエッチングによって形成される析出面2xにより、斜面41が形成される。このように、本実施形態の製法においては、(100)面に平行に切り出された単結晶シリコンからなる半導体基板2に対して、(111)面の面方位に沿った加工を行うことにより、四角錐形状の突起31群からなる凹凸構造30と、一対の斜面41によりV字溝として形成される溝部40とが同時に形成される。   In such a state, as shown in FIG. 11B and FIG. 2, as shown in FIG. 11B and FIG. 30 and a groove 40 composed of a pair of inclined surfaces 41 are formed. That is, in the groove portion 40, the slope 41 is formed by the precipitation surface 2x formed by etching with an alkaline solution as described above. As described above, in the manufacturing method of the present embodiment, the semiconductor substrate 2 made of single crystal silicon cut out in parallel to the (100) plane is processed along the plane orientation of the (111) plane, An uneven structure 30 composed of a group of quadrangular pyramidal protrusions 31 and a groove portion 40 formed as a V-shaped groove by a pair of inclined surfaces 41 are simultaneously formed.

このように、本実施形態の製法において、画素間分離構造としての溝部40を形成するに際しては、ウェットエッチングにより凹凸構造30を形成する第4の工程は、凹凸構造30とともに、互いに隣り合う画素5間で互いに対向する直線状のレジストマスク63の間に対応する位置に、直線状の溝部40を形成する。   As described above, in the manufacturing method according to the present embodiment, when forming the groove portion 40 as the inter-pixel separation structure, the fourth step of forming the concavo-convex structure 30 by wet etching includes the concavo-convex structure 30 and the adjacent pixels 5. A linear groove 40 is formed at a position corresponding to between the linear resist masks 63 facing each other.

そして、図11(c)に示すように、半導体基板2上に残存するドット形状のハードマスク54および直線状のハードマスク64が、ウェットエッチングにより除去される。これらのハードマスク54、64が除去されることで、半導体基板2の裏面2b側の部分には、微細な突起31群からなる凹凸構造30と、画素5間に形成される溝部40とが表れる。そして、溝部40の幅pは、隣り合う画素5間におけるレジストマスク63やハードマスク64の間隔pと等しい。 Then, as shown in FIG. 11C, the dot-shaped hard mask 54 and the linear hard mask 64 remaining on the semiconductor substrate 2 are removed by wet etching. By removing these hard masks 54, 64, the concavo-convex structure 30 composed of a group of fine protrusions 31 and the groove 40 formed between the pixels 5 appear on the back surface 2 b side of the semiconductor substrate 2. . The width p 2 of the groove 40 is equal to the interval p b between the resist mask 63 and the hard mask 64 between the adjacent pixels 5.

溝部40の幅pは、上記のとおり基本的には凹凸構造30を構成する突起31群の配列におけるピッチpよりも大きい。この溝部40の幅pについては、凹凸構造30の突起31群のピッチpのように入射光の波長以下であることが望ましいという内容は当てはまらず、画素間分離構造として適切な寸法に設定される。 As described above, the width p 2 of the groove portion 40 is basically larger than the pitch p 1 in the arrangement of the group of protrusions 31 constituting the concavo-convex structure 30. The width p 2 of the groove 40 is not preferably the same as the wavelength p 1 of the incident light as in the pitch p 1 of the projection 31 group of the concavo-convex structure 30, and is set to an appropriate dimension as an inter-pixel separation structure. Is done.

また、上述したように、本実施形態の固体撮像素子1において、溝部40を形成する斜面41が凹凸構造30の突起31を形成する面に対して平行な面として形成されることは、溝部40が凹凸構造30の突起31と同様に単結晶シリコンからなる半導体基板2において結晶面として存在する析出面2xにより形成されることに基づく。   In addition, as described above, in the solid-state imaging device 1 of the present embodiment, the slope 41 forming the groove 40 is formed as a plane parallel to the surface on which the protrusion 31 of the concavo-convex structure 30 is formed. Is formed by the precipitation surface 2x existing as a crystal plane in the semiconductor substrate 2 made of single crystal silicon, like the protrusion 31 of the concavo-convex structure 30.

以上のように、本実施形態の製法によれば、フォトリソグラフィ等の1回のレジストパターニングと、ウェットエッチングプロセスとにより、反射防止構造としての凹凸構造30と、混色を抑制するための画素間分離構造としての溝部40とを、半導体基板2に対してダメージレスで一括して形成することができる。また、本実施形態の製法においては、上述したように混色を抑制する観点、および半導体基板2の面方位の関係から、溝部40の深さd、つまり隣接画素間の半導体基板2の掘り込み量は、固体撮像素子1において要求される感度と、混色防止効果を得るための色分離性能とに基づいて、適切な量に決定される。 As described above, according to the manufacturing method of the present embodiment, the uneven structure 30 serving as the antireflection structure and the inter-pixel separation for suppressing color mixing are performed by one resist patterning such as photolithography and the wet etching process. The groove portion 40 as a structure can be collectively formed on the semiconductor substrate 2 without damage. Further, in the manufacturing method of the present embodiment, the depth d 1 of the groove 40, that is, the dug of the semiconductor substrate 2 between adjacent pixels, from the viewpoint of suppressing color mixing as described above and the relationship of the plane orientation of the semiconductor substrate 2. The amount is determined to be an appropriate amount based on the sensitivity required in the solid-state imaging device 1 and the color separation performance for obtaining the color mixing prevention effect.

なお、本実施形態の製法では、反射防止構造としての凹凸構造30と画素間分離構造としての溝部40とが共通の工程により同時に形成されているが、凹凸構造30を形成するための工程と溝部40を形成するための工程とが異なる工程として行われてもよい。   In the manufacturing method of the present embodiment, the concavo-convex structure 30 as the antireflection structure and the groove portion 40 as the inter-pixel separation structure are simultaneously formed by a common process. However, the process and the groove portion for forming the concavo-convex structure 30 The process for forming 40 may be performed as a different process.

また、本実施形態の固体撮像素子1は、画素5の色、つまりカラーフィルタ18の色として、赤色(R)、緑色(G)、および青色(B)のいずれかの色を有するが、これに限定されるものではない。本技術に係る固体撮像素子としては、ホワイト画素等を含め、RGB以外の色のカラーフィルタを有するものであってもよい。   In addition, the solid-state imaging device 1 of the present embodiment has any one of red (R), green (G), and blue (B) as the color of the pixel 5, that is, the color of the color filter 18. It is not limited to. The solid-state imaging device according to the present technology may include color filters other than RGB including white pixels and the like.

[第2実施形態]
本技術の第2実施形態について説明する。なお、変形例の適用を含めて第1実施形態と共通する部分については、同一の符号を用いる等して適宜説明を省略する。本実施形態に係る固体撮像素子は、半導体基板2の裏面2b側に設けられる凹凸構造30が二層構造となっている点で、第1実施形態の固体撮像素子1と異なる。つまり、第1実施形態の固体撮像素子1が備えるモスアイ構造としての凹凸構造30が単層構造であるのに対し、本実施形態の固体撮像素子は、モスアイ構造が多層化(二層化)されている
[Second Embodiment]
A second embodiment of the present technology will be described. In addition, about the part which is common in 1st Embodiment including application of a modification, the description is abbreviate | omitted suitably using the same code | symbol. The solid-state imaging device according to this embodiment is different from the solid-state imaging device 1 of the first embodiment in that the uneven structure 30 provided on the back surface 2b side of the semiconductor substrate 2 has a two-layer structure. That is, the concavo-convex structure 30 as the moth-eye structure included in the solid-state image sensor 1 of the first embodiment is a single-layer structure, whereas the moth-eye structure of the solid-state image sensor of the present embodiment is multilayered (double-layered). ing

図12に示すように、本実施形態の固体撮像素子1Aにおいては、半導体基板2の裏面2b上に設けられる反射防止膜20が省略されており、半導体基板2の裏面2b上にはパシベーション膜16が設けられている。そして、本実施形態の固体撮像素子1Aは、半導体基板2と、半導体基板2において凹凸構造30が形成される裏面2bに設けられるパシベーション膜16との間に、中間膜50を備える。中間膜50は、半導体基板2に形成される凹凸構造30が二層構造となるように、均一な膜厚で成膜される。したがって、中間膜50は、上述したように半導体基板2の裏面2b側を被覆するように、析出面2xからなる凹凸形状に倣って均一的に形成される。   As shown in FIG. 12, in the solid-state imaging device 1A of the present embodiment, the antireflection film 20 provided on the back surface 2b of the semiconductor substrate 2 is omitted, and the passivation film 16 is formed on the back surface 2b of the semiconductor substrate 2. Is provided. The solid-state imaging device 1 </ b> A according to the present embodiment includes an intermediate film 50 between the semiconductor substrate 2 and the passivation film 16 provided on the back surface 2 b where the uneven structure 30 is formed on the semiconductor substrate 2. The intermediate film 50 is formed with a uniform film thickness so that the concavo-convex structure 30 formed on the semiconductor substrate 2 has a two-layer structure. Therefore, the intermediate film 50 is uniformly formed following the concave and convex shape formed by the precipitation surface 2x so as to cover the back surface 2b side of the semiconductor substrate 2 as described above.

本実施形態では、図12に示すように、中間膜50は、凹凸構造30と溝部40とを含む半導体基板2の裏面2b側に全体的に形成されている。ただし、中間膜50は、半導体基板2の裏面2b側において少なくとも凹凸構造30が形成される部分に設けられればよい。つまり、中間膜50は、半導体基板2の裏面2b側に対して、少なくとも凹凸構造30を覆い、凹凸構造30を二層構造とするように形成されればよい。   In the present embodiment, as shown in FIG. 12, the intermediate film 50 is entirely formed on the back surface 2 b side of the semiconductor substrate 2 including the concavo-convex structure 30 and the groove 40. However, the intermediate film 50 may be provided at least on the portion where the concavo-convex structure 30 is formed on the back surface 2 b side of the semiconductor substrate 2. That is, the intermediate film 50 may be formed so as to cover at least the concavo-convex structure 30 and to form the concavo-convex structure 30 in a two-layer structure with respect to the back surface 2b side of the semiconductor substrate 2.

中間膜50は、半導体基板2とパシベーション膜16との中間屈折率材料からなる。中間膜50は、半導体基板2の屈折率よりも低く、かつパシベーション膜16の屈折率よりも高い屈折率の膜である。本実施形態の場合、半導体基板2を構成する単結晶シリコンの屈折率は4程度であり、パシベーション膜16の材料として例示されるシリコン酸化膜(SiO膜)の屈折率は1.5程度であることから、中間膜50は、これらの屈折率の間の値をとる屈折率の材料により成膜される。 The intermediate film 50 is made of an intermediate refractive index material between the semiconductor substrate 2 and the passivation film 16. The intermediate film 50 is a film having a refractive index lower than that of the semiconductor substrate 2 and higher than that of the passivation film 16. In the present embodiment, the refractive index of single crystal silicon constituting the semiconductor substrate 2 is about 4, and the refractive index of a silicon oxide film (SiO 2 film) exemplified as the material of the passivation film 16 is about 1.5. Therefore, the intermediate film 50 is formed of a material having a refractive index that takes a value between these refractive indexes.

中間膜50の材料としては、例えば、酸化ハフニウム(HfO)、酸化アルミニウム(Al)、酸化タンタル(Ta)、酸化ジルコニウム(ZrO)、酸化チタン(TiO)等が挙げられる。また、中間膜50は、例えば、シリコン窒化膜(SiN膜)やシリコン酸窒化膜(SiON膜)やシリコン炭窒化膜(SiCN膜)や炭素含有シリコン酸化膜(SiOC膜)やシリコン炭化膜(SiC膜)等であってもよい。ただし、中間膜50としては、ここに例示したものに限られず、上述したような中間屈折率材料からなる膜であれば、適宜周知の膜種を採用することができる。また、中間膜50は、例えば、CVD(Chemical Vapor Deposition)法、スパッタリング法、原子層蒸着法等により成膜される。 Examples of the material of the intermediate film 50 include hafnium oxide (HfO 2 ), aluminum oxide (Al 2 O 3 ), tantalum oxide (Ta 2 O 5 ), zirconium oxide (ZrO 2 ), and titanium oxide (TiO 2 ). Can be mentioned. The intermediate film 50 may be, for example, a silicon nitride film (SiN film), a silicon oxynitride film (SiON film), a silicon carbonitride film (SiCN film), a carbon-containing silicon oxide film (SiOC film), or a silicon carbide film (SiC). Film) or the like. However, the intermediate film 50 is not limited to those exemplified here, and any known film type can be adopted as long as it is a film made of an intermediate refractive index material as described above. Further, the intermediate film 50 is formed by, for example, a CVD (Chemical Vapor Deposition) method, a sputtering method, an atomic layer deposition method, or the like.

このように、本実施形態の固体撮像素子1Aにおいては、半導体基板2とパシベーション膜16との間に、中間屈折率材料からなる中間膜50が設けられ、凹凸構造30が二層構造とされている。なお、本実施形態では、半導体基板2に対して凹凸構造30が設けられる裏面2b側にパシベーション膜16が設けられることから中間膜50は半導体基板2とパシベーション膜16との間に設けられているが、半導体基板2の裏面2b側に設けられる層構造によって、半導体基板2との間に中間膜50を介装させる層は異なる。   Thus, in the solid-state imaging device 1A of the present embodiment, the intermediate film 50 made of the intermediate refractive index material is provided between the semiconductor substrate 2 and the passivation film 16, and the concavo-convex structure 30 has a two-layer structure. Yes. In the present embodiment, since the passivation film 16 is provided on the back surface 2 b side where the uneven structure 30 is provided with respect to the semiconductor substrate 2, the intermediate film 50 is provided between the semiconductor substrate 2 and the passivation film 16. However, the layer in which the intermediate film 50 is interposed between the semiconductor substrate 2 and the semiconductor substrate 2 is different depending on the layer structure provided on the back surface 2 b side of the semiconductor substrate 2.

すなわち、中間膜50は、半導体基板2とこの半導体基板2に対して凹凸構造30が存在する側、つまり本実施形態の場合裏面2b側に設けられる積層構造を構成する膜のうち最も半導体基板2側の膜との間に設けられる。本実施形態の場合、半導体基板2の裏面2b側に設けられる積層構造を構成する膜のうち最も半導体基板2側の膜は、パシベーション膜16である。なお、固体撮像素子1の変形例(図6)の場合は、上記の積層構造を構成する膜のうち最も半導体基板2側の膜は、カラーフィルタ層17となり、中間膜50は、半導体基板2とカラーフィルタ層17との間に設けられる。   That is, the intermediate film 50 is the semiconductor substrate 2 and the semiconductor substrate 2 among the films constituting the laminated structure provided on the side where the uneven structure 30 is present with respect to the semiconductor substrate 2, that is, in the case of this embodiment, the back surface 2b side. It is provided between the side films. In the case of the present embodiment, the passivation film 16 is the film closest to the semiconductor substrate 2 among the films constituting the laminated structure provided on the back surface 2 b side of the semiconductor substrate 2. In the case of the modification of the solid-state imaging device 1 (FIG. 6), the film closest to the semiconductor substrate 2 among the films constituting the laminated structure is the color filter layer 17, and the intermediate film 50 is the semiconductor substrate 2. And the color filter layer 17.

[固体撮像素子の製造方法]
本実施形態の固体撮像素子1Aの製造方法について、図13を用いて説明する。本実施形態の固体撮像素子1Aの製造方法は、上述した第1実施形態の製法において、半導体基板2に凹凸構造30および溝部40を形成する工程までは共通する。
[Method for Manufacturing Solid-State Imaging Device]
A method for manufacturing the solid-state imaging device 1A of the present embodiment will be described with reference to FIG. The manufacturing method of the solid-state imaging device 1A of the present embodiment is common to the process of forming the concavo-convex structure 30 and the groove 40 in the semiconductor substrate 2 in the manufacturing method of the first embodiment described above.

したがって、図13(a)に示すように、固体撮像素子1Aの製造方法においては、半導体基板2に反射防止構造としての凹凸構造30および画素間分離構造としての溝部40を形成する工程の後、半導体基板2上に残存するハードマスク54、64を除去する工程が行われる。なお、図13においては、半導体基板2における凹凸構造30が設けられる部分のみを示している。   Therefore, as shown in FIG. 13A, in the method for manufacturing the solid-state imaging device 1A, after the step of forming the concavo-convex structure 30 as the antireflection structure and the groove 40 as the interpixel separation structure in the semiconductor substrate 2, A step of removing the hard masks 54 and 64 remaining on the semiconductor substrate 2 is performed. In FIG. 13, only the portion where the uneven structure 30 is provided in the semiconductor substrate 2 is shown.

そして、固体撮像素子1Aの製造方法においては、半導体基板2上のハードマスク54、64が除去された後、図13(b)に示すように、半導体基板2の凹凸構造30および溝部40上に、中間膜50を形成する工程が行われる。中間膜50は、上述したように、酸化ハフニウム(HfO)膜やシリコン窒化膜(SiN膜)等として、CVD法等により、半導体基板2の裏面2b側を被覆するように、析出面2xからなる凹凸形状に倣って均一な膜厚で成膜される。半導体基板2上に中間膜50が形成された後、中間膜50上には、パシベーション膜16が形成される(図12参照)。 In the manufacturing method of the solid-state imaging device 1A, after the hard masks 54 and 64 on the semiconductor substrate 2 are removed, as shown in FIG. 13B, the uneven structure 30 and the groove 40 of the semiconductor substrate 2 are formed. A step of forming the intermediate film 50 is performed. As described above, the intermediate film 50 is formed as a hafnium oxide (HfO 2 ) film, a silicon nitride film (SiN film), or the like from the deposition surface 2x so as to cover the back surface 2b side of the semiconductor substrate 2 by a CVD method or the like. The film is formed with a uniform film thickness following the uneven shape. After the intermediate film 50 is formed on the semiconductor substrate 2, the passivation film 16 is formed on the intermediate film 50 (see FIG. 12).

このように、本実施形態の固体撮像素子1Aの製造方法は、ウェットエッチングによってハードマスク54,64を除去した後に、半導体基板2の裏面2b側の少なくとも凹凸構造30の部分に中間膜50を形成する工程を含む。すなわち、本実施形態の固体撮像素子1Aの製造方法は、上述した第5の工程の後に、半導体基板2の凹凸構造30が形成された側の表面(裏面2b)に、半導体基板2の屈折率よりも低く、かつ半導体基板2に対して裏面2b側に設けられる積層構造を構成する膜のうち最も半導体基板2側の膜であるパシベーション膜16の屈折率よりも高い屈折率の中間膜50を形成する第6の工程をさらに含む。   As described above, in the method of manufacturing the solid-state imaging device 1A according to the present embodiment, after removing the hard masks 54 and 64 by wet etching, the intermediate film 50 is formed at least on the uneven structure 30 portion on the back surface 2b side of the semiconductor substrate 2. The process of carrying out is included. That is, in the manufacturing method of the solid-state imaging device 1A of the present embodiment, the refractive index of the semiconductor substrate 2 is formed on the surface (back surface 2b) on the side where the uneven structure 30 of the semiconductor substrate 2 is formed after the above-described fifth step. And an intermediate film 50 having a refractive index higher than the refractive index of the passivation film 16 which is the film on the semiconductor substrate 2 side among the films constituting the laminated structure provided on the back surface 2b side with respect to the semiconductor substrate 2. A sixth step of forming is further included.

本実施形態の固体撮像素子1Aによれば、凹凸構造30による反射防止の性能を向上させることができる。言い換えると、中間膜50を備えない凹凸構造30の単層構造との比較において、凹凸構造30の高さが低くても、同等の反射防止効果を得ることができる。これにより、本実施形態の固体撮像素子1Aによれば、凹凸構造30を有する層構造の低背化を図ることができる。層構造の低背化は、固体撮像素子1Aにおける混色の抑制につながる。   According to the solid-state imaging device 1A of the present embodiment, the antireflection performance by the concavo-convex structure 30 can be improved. In other words, the same antireflection effect can be obtained even when the height of the concavo-convex structure 30 is low in comparison with the single-layer structure of the concavo-convex structure 30 that does not include the intermediate film 50. Thereby, according to 1 A of solid-state image sensors of this embodiment, the layer structure which has the uneven structure 30 can be reduced in height. Lowering the layer structure leads to suppression of color mixing in the solid-state imaging device 1A.

また、半導体基板2の裏面2b側に形成される中間膜50は、負の固定電荷を有する膜として形成することもできる。この場合も、中間膜50は、例えば、酸化ハフニウム(HfO)、酸化アルミニウム(Al)、酸化タンタル(Ta)、酸化ジルコニウム(ZrO)、酸化チタン(TiO)等の材料が用いられ、CVD法等により成膜される。このように、中間膜50が負の固定電荷を有する膜として成膜されることで、次のような作用効果を得ることができる。 The intermediate film 50 formed on the back surface 2b side of the semiconductor substrate 2 can also be formed as a film having a negative fixed charge. Also in this case, the intermediate film 50 includes, for example, hafnium oxide (HfO 2 ), aluminum oxide (Al 2 O 3 ), tantalum oxide (Ta 2 O 5 ), zirconium oxide (ZrO 2 ), titanium oxide (TiO 2 ), and the like. These materials are used, and a film is formed by a CVD method or the like. In this way, by forming the intermediate film 50 as a film having a negative fixed charge, the following effects can be obtained.

半導体基板2の表面には、固体撮像素子1Aの製造工程において、自然酸化膜が形成される場合がある。この場合、半導体基板2の表面に形成される自然酸化膜は、単結晶シリコンが大気中の酸素と反応して形成されるものであり、SiO膜となる。このように半導体基板2の表面に自然酸化膜としてのSiO膜が形成されると、中間膜50は、半導体基板2に対してSiO膜を介して存在することになる。 A natural oxide film may be formed on the surface of the semiconductor substrate 2 in the manufacturing process of the solid-state imaging device 1A. In this case, the natural oxide film formed on the surface of the semiconductor substrate 2 is formed by reacting single crystal silicon with oxygen in the atmosphere, and becomes a SiO 2 film. Thus, when the SiO 2 film as a natural oxide film is formed on the surface of the semiconductor substrate 2, the intermediate film 50 exists with respect to the semiconductor substrate 2 via the SiO 2 film.

このように中間膜50が自然酸化膜を介して半導体基板2上に存在する構成においては、中間膜50が負の固定電荷を有する膜である場合、半導体基板2と中間膜50との間の自然酸化膜が、界面準位を下げる膜として機能する。具体的には、負の固定電荷を有する膜としての中間膜50の膜中の負の固定電荷により、自然酸化膜であるSiO膜を介して、半導体基板2内にてフォトダイオード6として構成される受光部の表面に電界が加わる。この受光部の表面に電界が加わることにより、受光部の表面にホール(正孔)が誘起され、受光部と自然酸化膜との間にホールを蓄積するピニング層が形成される。 As described above, in the configuration in which the intermediate film 50 exists on the semiconductor substrate 2 through the natural oxide film, when the intermediate film 50 is a film having a negative fixed charge, it is between the semiconductor substrate 2 and the intermediate film 50. The natural oxide film functions as a film that lowers the interface state. Specifically, the photodiode 6 is configured in the semiconductor substrate 2 through the SiO 2 film, which is a natural oxide film, by the negative fixed charge in the film of the intermediate film 50 as a film having a negative fixed charge. An electric field is applied to the surface of the light receiving portion. When an electric field is applied to the surface of the light receiving portion, holes (holes) are induced on the surface of the light receiving portion, and a pinning layer that accumulates holes is formed between the light receiving portion and the natural oxide film.

これにより、半導体基板2に形成される受光部と、界面準位を下げる膜として機能する自然酸化膜との間の界面において界面準位により発生する暗電流が抑制される。詳細には、受光部と自然酸化膜との界面から発生する電子が抑制され、しかもその界面から発生した電子は、ホールが多数存在するピニング層における流動によって消滅する。このため、受光部と自然酸化膜との界面から発生する電子による暗電流が受光部で検知されることが防止されるので、界面準位に起因する暗電流が抑制される。   As a result, dark current generated by the interface state at the interface between the light receiving portion formed on the semiconductor substrate 2 and the natural oxide film functioning as a film that lowers the interface state is suppressed. Specifically, electrons generated from the interface between the light receiving portion and the natural oxide film are suppressed, and the electrons generated from the interface disappear by flow in the pinning layer in which many holes exist. For this reason, since the dark current due to the electrons generated from the interface between the light receiving portion and the natural oxide film is prevented from being detected by the light receiving portion, the dark current due to the interface state is suppressed.

このように、本実施形態の固体撮像素子1Aにおいて、中間膜50を負の固定電荷を有する膜として成膜することにより、反射防止の効果に加え、暗電流を抑制する効果を得ることができる。暗電流は、いわゆる白点の原因となるため、暗電流の抑制は、白点を抑制することが可能となる。   Thus, in the solid-state imaging device 1A of the present embodiment, by forming the intermediate film 50 as a film having a negative fixed charge, an effect of suppressing dark current can be obtained in addition to the effect of antireflection. . Since the dark current causes a so-called white spot, the suppression of the dark current can suppress the white spot.

また、本実施形態の固体撮像素子1Aのように、半導体基板2に形成される凹凸構造30を被覆する中間膜50を備え、モスアイ構造が二層化された構成においては、半導体基板2とパシベーション膜16との間のみならず、中間膜50とパシベーション膜16との間の界面での反射防止の効果を得ることができる。   Further, in the configuration in which the intermediate film 50 covering the concavo-convex structure 30 formed on the semiconductor substrate 2 is provided as in the solid-state imaging device 1A of the present embodiment and the moth-eye structure is doubled, the semiconductor substrate 2 and the passivation are provided. An antireflection effect can be obtained not only between the film 16 but also at the interface between the intermediate film 50 and the passivation film 16.

また、上述したように半導体基板2の表面に自然酸化膜としてSiO膜が存在する場合、SiO膜は、半導体基板2の裏面2b側に形成される凹凸形状、つまり析出面2xにより形成される凹凸構造30および溝部40の形状に倣って形成される。そこで、半導体基板2の表面に自然酸化膜としてSiO膜が存在する状態で、CVD法等により、半導体基板2の裏面2b側の表面に全体的に中間膜50を成膜することで、半導体基板2および自然酸化膜の積層構造の形状を、自然酸化膜と中間膜50との積層構造に転写することができる。 Also, when the SiO 2 film is present as a natural oxide film on the surface of the semiconductor substrate 2 as described above, SiO 2 film, uneven shape formed on the back surface 2b side of the semiconductor substrate 2, that is formed by the deposition surface 2x It is formed following the shape of the concavo-convex structure 30 and the groove 40. Accordingly, the intermediate film 50 is entirely formed on the surface on the back surface 2b side of the semiconductor substrate 2 by a CVD method or the like in the state where the SiO 2 film exists as a natural oxide film on the surface of the semiconductor substrate 2, thereby forming the semiconductor. The shape of the laminated structure of the substrate 2 and the natural oxide film can be transferred to the laminated structure of the natural oxide film and the intermediate film 50.

[シミュレーション結果]
上述した実施形態に係る固体撮像素子について、次のようなシミュレーション結果が得られている。図14は、第2実施形態の固体撮像素子1Aによる効果についてのシミュレーション結果を示す。図14は、凹凸構造30のピッチ(nm)および凹凸構造30の高さ(突起31の高さ)(nm)の変化に対する平均反射率(%)の変化のシミュレーション結果を示す。
[simulation result]
The following simulation results are obtained for the solid-state imaging device according to the above-described embodiment. FIG. 14 shows a simulation result about the effect of the solid-state imaging device 1A of the second embodiment. FIG. 14 shows a simulation result of a change in average reflectance (%) with respect to a change in pitch (nm) of the concavo-convex structure 30 and a height of the concavo-convex structure 30 (height of the protrusion 31) (nm).

図14(a)は、第1実施形態の固体撮像素子1のように凹凸構造30が単層構造の場合の結果であり、図15(a)に示すように、単結晶シリコンからなる半導体基板2の凹凸構造30と、空気層57との間における反射率を測定したものである。図14(b)は、第2実施形態の固体撮像素子1Aのように中間膜50を備え、凹凸構造30が二層構造の場合の結果であり、図15(b)に示すように、単結晶シリコンからなる半導体基板2の凹凸構造30上に中間膜50として窒化シリコン膜(SiN膜)が設けられた構造における空気層57との間における反射率を測定したものである。なお、空気層57における屈折率は約1である。図14(a)、(b)に示すシミュレーション結果では、平均反射率(%)に関し、0〜30%の範囲をr1〜r15までの15段階に分けて表記している。   FIG. 14A shows the result when the concavo-convex structure 30 has a single-layer structure as in the solid-state imaging device 1 of the first embodiment. As shown in FIG. 15A, a semiconductor substrate made of single-crystal silicon. The reflectance between the two concavo-convex structures 30 and the air layer 57 is measured. FIG. 14B shows the result when the intermediate film 50 is provided as in the solid-state imaging device 1A of the second embodiment and the concavo-convex structure 30 has a two-layer structure. As shown in FIG. The reflectance between the air layer 57 in a structure in which a silicon nitride film (SiN film) is provided as the intermediate film 50 on the uneven structure 30 of the semiconductor substrate 2 made of crystalline silicon is measured. The refractive index in the air layer 57 is about 1. In the simulation results shown in FIGS. 14 (a) and 14 (b), the range of 0 to 30% is expressed in 15 stages from r1 to r15 with respect to the average reflectance (%).

図14(a)、(b)からわかるように、凹凸構造30が単層構造か二層構造かにかかわらず、凹凸構造30の高さが高いほど、平均反射率が低くなる傾向にある。一方、凹凸構造30のピッチについては、図14(a)に示すように、凹凸構造30が単層構造の場合は、ピッチが広いほど平均反射率も高くなる傾向にある。   As can be seen from FIGS. 14A and 14B, regardless of whether the concavo-convex structure 30 is a single-layer structure or a two-layer structure, the average reflectance tends to decrease as the height of the concavo-convex structure 30 increases. On the other hand, regarding the pitch of the concavo-convex structure 30, as shown in FIG. 14A, when the concavo-convex structure 30 has a single layer structure, the average reflectance tends to increase as the pitch increases.

本シミュレーション結果によれば、凹凸構造30が単層構造から二層構造となることで、反射率が大幅に低減されている。具体的には、図14(a)、(b)に示すように、図14に示す凹凸構造30の高さの範囲(50〜750nm)では、凹凸構造30が単層構造の場合、ピッチの大きさによっては平均反射率が30%まで上がっているのに対し(図14(a)参照)、凹凸構造30が二層構造の場合、ピッチの大きさにかかわらず、平均反射率が10%以下となっている(図14(b)参照)。以上のように、シミュレーション結果として、凹凸構造30について二層構造を採用することで、凹凸構造30が単層構造の場合に比べて反射防止の効果が大幅に向上するという結果が得られている。   According to the simulation result, the reflectance is greatly reduced by changing the concavo-convex structure 30 from a single-layer structure to a two-layer structure. Specifically, as shown in FIGS. 14A and 14B, in the height range (50 to 750 nm) of the concavo-convex structure 30 shown in FIG. Depending on the size, the average reflectance has increased to 30% (see FIG. 14A), but when the concavo-convex structure 30 has a two-layer structure, the average reflectance is 10% regardless of the pitch size. It is as follows (see FIG. 14B). As described above, as a simulation result, by adopting a two-layer structure for the concavo-convex structure 30, a result that the antireflection effect is significantly improved as compared with the case where the concavo-convex structure 30 is a single-layer structure is obtained. .

図16は、上述した実施形態の固体撮像素子1が備える凹凸構造30の波長依存性についてのシミュレーション結果を示す。図16は、凹凸構造30のピッチ(nm)と反射率との関係の波長依存性についてのシミュレーション結果を示す。   FIG. 16 shows a simulation result on the wavelength dependence of the concavo-convex structure 30 included in the solid-state imaging device 1 of the above-described embodiment. FIG. 16 shows a simulation result on the wavelength dependence of the relationship between the pitch (nm) of the concavo-convex structure 30 and the reflectance.

本シミュレーションは、入射光として、青色画素5Bにおける青分光(波長450±50nm)、緑色画素5Gにおける緑分光(波長530±50nm)、および赤色画素5Rにおける赤分光(波長620±50nm)を採用し、各波長について、凹凸構造30の高さが50〜450nmの範囲での50nm毎の値となるように凹凸構造30のピッチ(nm)を決定し、半導体基板2に凹凸構造30を形成した場合の反射率の挙動を示す。本シミュレーションでは、凹凸構造30の高さが50nmの場合のピッチが70nmであり、高さが50nm増える毎にピッチが70nm増加する。図16に示すグラフにおいて、測定点が菱形の実線のグラフS1が、青色画素5Bの場合を示し、測定点が四角の一点鎖線のグラフS2が、緑色画素5Gの場合を示し、測定点が円形状の破線のグラフS3が、赤色画素5Rの場合を示す。   In this simulation, the blue spectrum (wavelength 450 ± 50 nm) in the blue pixel 5B, the green spectrum (wavelength 530 ± 50 nm) in the green pixel 5G, and the red spectrum (wavelength 620 ± 50 nm) in the red pixel 5R are used as the incident light. In the case where the concavo-convex structure 30 is formed on the semiconductor substrate 2 by determining the pitch (nm) of the concavo-convex structure 30 so that the height of the concavo-convex structure 30 becomes a value every 50 nm in the range of 50 to 450 nm for each wavelength. The behavior of the reflectance is shown. In this simulation, the pitch when the height of the concavo-convex structure 30 is 50 nm is 70 nm, and the pitch increases by 70 nm every time the height increases by 50 nm. In the graph shown in FIG. 16, the measurement point is a diamond-shaped solid line graph S1 indicates the case of the blue pixel 5B, the measurement point is a square dot-and-dash line graph S2 is the green pixel 5G, and the measurement point is a circle. A broken line graph S3 indicates the case of the red pixel 5R.

図16において、グラフS1で示す青色画素5Bの場合、およびグラフS2で示す緑色画素5Gの場合については、凹凸構造30のピッチが大きいほど、反射率の低減効果が大きくなる傾向にある。このように凹凸構造30のピッチが大きいほど反射率の低減効果が大きい場合、凹凸構造30として、ピッチが比較的大きい構造を採用することが望ましい。   In FIG. 16, in the case of the blue pixel 5B shown in the graph S1 and the case of the green pixel 5G shown in the graph S2, the reflectance reduction effect tends to increase as the pitch of the uneven structure 30 increases. As described above, in the case where the effect of reducing the reflectance is greater as the pitch of the uneven structure 30 is larger, it is desirable to adopt a structure having a relatively large pitch as the uneven structure 30.

したがって、青色画素5Bや緑色画素5Gの場合、例えば、凹凸構造30のピッチとして、本シミュレーションでは最も大きい630nmの値が採用される。一方で、各画素5においては、できるだけ凹凸構造30の突起31を敷き詰めることが望ましい。そこで、青色画素5Bや緑色画素5Gの場合のように凹凸構造30のピッチが大きいほど反射率の低減効果が大きい場合においては、できるだけピッチが大きい凹凸構造30を配置し、結果的に凹凸構造30が設けられた領域と画素間分離構造としての溝部40との間に平坦部が残るときには、その平坦部にピッチを小さくした凹凸構造30を形成することで、各画素5において凹凸構造30を敷き詰めることが望ましい。このような手法を採用することで、画素5の主な部分において高い反射率低減効果を得ることができるとともに、画素5の周縁部分においても凹凸構造30による反射防止効果を得ることができ、画素5の全体的な反射防止機能を高めることができる。   Therefore, in the case of the blue pixel 5B and the green pixel 5G, for example, the largest value of 630 nm is adopted as the pitch of the concavo-convex structure 30 in this simulation. On the other hand, in each pixel 5, it is desirable to cover the protrusions 31 of the uneven structure 30 as much as possible. Therefore, when the pitch of the concavo-convex structure 30 is larger as in the case of the blue pixel 5B and the green pixel 5G, the effect of reducing the reflectance is larger, the concavo-convex structure 30 having the largest possible pitch is arranged, and as a result, the concavo-convex structure 30 When the flat portion remains between the region provided with the groove portion 40 as the inter-pixel separation structure, the uneven structure 30 with a reduced pitch is formed in the flat portion, thereby laying the uneven structure 30 in each pixel 5. It is desirable. By adopting such a method, it is possible to obtain a high reflectance reduction effect in the main part of the pixel 5 and also to obtain an antireflection effect by the uneven structure 30 in the peripheral part of the pixel 5. 5 can improve the overall antireflection function.

また、図16において、グラフS3で示す赤色画素5Rの場合については、凹凸構造30のピッチが210nm以上の範囲で、反射率の低減効果がほぼ一定である。このように凹凸構造30の値によらずに反射率の低減効果がほぼ一定の場合は、凹凸構造30のピッチとして、画素5における主たる部分である受光部を含む凹凸領域32においてより多くの突起31を形成することができるピッチを採用することが望ましい。この場合、例えば、凹凸構造30のピッチとして、本シミュレーションでは最も小さい70nmの値が採用される。   In FIG. 16, in the case of the red pixel 5 </ b> R shown by the graph S <b> 3, the reflectance reduction effect is almost constant when the pitch of the concavo-convex structure 30 is 210 nm or more. As described above, when the effect of reducing the reflectance is almost constant regardless of the value of the concavo-convex structure 30, more protrusions are formed in the concavo-convex area 32 including the light receiving part which is the main part of the pixel 5 as the pitch of the concavo-convex structure 30. It is desirable to employ a pitch that can form 31. In this case, for example, the smallest value of 70 nm is adopted as the pitch of the uneven structure 30 in this simulation.

本シミュレーション結果からわかるように、少なくとも図16に示すシミュレーション結果における反射率の範囲(0〜0.1)においては、凹凸構造30のピッチと反射率との関係には、波長依存性がある。つまり、凹凸構造30のピッチと反射率との関係性は、入射光の色、つまり波長にかかわらず一義的ではなく、入射光の波長によって変化する。   As can be seen from the simulation results, at least in the reflectance range (0 to 0.1) in the simulation results shown in FIG. 16, the relationship between the pitch of the concavo-convex structure 30 and the reflectance has wavelength dependency. That is, the relationship between the pitch of the concavo-convex structure 30 and the reflectance is not unique regardless of the color of the incident light, that is, the wavelength, and varies depending on the wavelength of the incident light.

そして、この凹凸構造30のピッチと反射率との関係の波長依存性は、半導体基板2上の積層構造における各層の厚さや材質や屈折率等に基づいて変化する。そこで、上述した実施形態の固体撮像素子1のように、画素5の色毎に凹凸構造30のピッチを変える構成を採用し、半導体基板2上の積層構造の各層の厚さ等に基づいて、各画素5で反射率がなるべく小さくなるように、画素5の各色に応じた最適な突起31の大きさを決めることで、入射光の波長に依存することのない反射防止効果を得ることができる。   The wavelength dependence of the relationship between the pitch and the reflectance of the concavo-convex structure 30 changes based on the thickness, material, refractive index, and the like of each layer in the stacked structure on the semiconductor substrate 2. Therefore, as in the solid-state imaging device 1 of the above-described embodiment, a configuration in which the pitch of the concavo-convex structure 30 is changed for each color of the pixel 5, and based on the thickness of each layer of the stacked structure on the semiconductor substrate 2, etc. By determining the optimum size of the protrusion 31 corresponding to each color of the pixel 5 so that the reflectance becomes as small as possible in each pixel 5, an antireflection effect independent of the wavelength of incident light can be obtained. .

[電子機器の構成例]
上述した各実施形態に係る固体撮像素子は、例えば、いわゆるデジタルカメラと称されるデジタルスチルカメラ、デジタルビデオカメラ、撮像機能を有する携帯電話器等のモバイル機器その他の機器等、各種の電子機器に適用される。以下では、上述した実施形態に係る固体撮像素子を備える電子機器の一例であるビデオカメラ100について、図17を用いて説明する。
[Configuration example of electronic equipment]
The solid-state imaging device according to each of the above-described embodiments is applied to various electronic devices such as a digital still camera called a digital camera, a digital video camera, a mobile device such as a mobile phone having an imaging function, and other devices. Applied. Below, the video camera 100 which is an example of an electronic device provided with the solid-state image sensor which concerns on embodiment mentioned above is demonstrated using FIG.

ビデオカメラ100は、静止画像または動画の撮影を行うものである。ビデオカメラ100は、上述した実施形態に係る固体撮像素子101と、光学系102と、シャッタ装置103と、駆動回路104と、信号処理回路105とを有する。   The video camera 100 captures still images or moving images. The video camera 100 includes the solid-state imaging device 101 according to the above-described embodiment, an optical system 102, a shutter device 103, a drive circuit 104, and a signal processing circuit 105.

光学系102は、例えば一または複数の光学レンズを有する光学レンズ系として構成されるものであり、固体撮像素子101の受光部に入射光を導く。光学系102は、被写体からの像光(入射光)を固体撮像素子101の撮像面上に結像させる。これにより、固体撮像素子101内に、一定期間信号電荷が蓄積される。シャッタ装置103は、固体撮像素子101への光照射期間および遮光期間を制御するための構成である。   The optical system 102 is configured as an optical lens system having, for example, one or a plurality of optical lenses, and guides incident light to the light receiving unit of the solid-state imaging device 101. The optical system 102 forms image light (incident light) from the subject on the imaging surface of the solid-state imaging device 101. As a result, signal charges are accumulated in the solid-state imaging device 101 for a certain period. The shutter device 103 is configured to control the light irradiation period and the light shielding period to the solid-state image sensor 101.

駆動回路104は、固体撮像素子101およびシャッタ装置103を駆動させる。駆動回路104は、固体撮像素子101を所定のタイミングで駆動するための駆動信号(タイミング信号)を生成し、固体撮像素子101に供給する。駆動回路104から固体撮像素子101に供給される駆動信号により、固体撮像素子101の信号電極の転送動作等が制御される。つまり、固体撮像素子101は、駆動回路104から供給される駆動信号により、信号電荷の転送動作等を行う。   The drive circuit 104 drives the solid-state image sensor 101 and the shutter device 103. The drive circuit 104 generates a drive signal (timing signal) for driving the solid-state image sensor 101 at a predetermined timing, and supplies the drive signal to the solid-state image sensor 101. The transfer operation of the signal electrodes of the solid-state image sensor 101 is controlled by a drive signal supplied from the drive circuit 104 to the solid-state image sensor 101. That is, the solid-state imaging device 101 performs a signal charge transfer operation or the like by the drive signal supplied from the drive circuit 104.

駆動回路104は、固体撮像素子101を駆動するための駆動信号として各種のパルス信号を生成する機能と、生成したパルス信号を、固体撮像素子101を駆動するためのドライブパルスに変換するドライバとしての機能とを有する。駆動回路104は、シャッタ装置103の動作を制御するための駆動信号の生成・供給も行う。   The drive circuit 104 has a function of generating various pulse signals as drive signals for driving the solid-state image sensor 101, and a driver that converts the generated pulse signals into drive pulses for driving the solid-state image sensor 101. With functions. The drive circuit 104 also generates and supplies a drive signal for controlling the operation of the shutter device 103.

信号処理回路105は、各種の信号処理を行う機能を有し、固体撮像素子101の出力信号を処理する。信号処理回路105は、入力された信号を処理することで、映像信号を出力する。信号処理回路105から出力された映像信号は、メモリ等の記憶媒体に記憶されたり、モニタに出力されたりする。なお、ビデオカメラ100は、駆動回路104等に電源を供給するバッテリ等の電源部、撮像により生成した映像信号等を記憶する記憶部、装置全体を制御する制御部等を有する。   The signal processing circuit 105 has a function of performing various signal processing, and processes an output signal of the solid-state imaging device 101. The signal processing circuit 105 processes the input signal to output a video signal. The video signal output from the signal processing circuit 105 is stored in a storage medium such as a memory or output to a monitor. Note that the video camera 100 includes a power supply unit such as a battery that supplies power to the drive circuit 104 and the like, a storage unit that stores a video signal generated by imaging, a control unit that controls the entire apparatus, and the like.

なお、本実施形態のビデオカメラ100は、固体撮像素子101と、光学系102と、シャッタ装置103と、駆動回路104と、信号処理回路105とがモバイル機器向け等としてモジュール化されたカメラモジュールあるいは撮像機能モジュールの形態も含む。   Note that the video camera 100 according to the present embodiment includes a camera module in which a solid-state imaging device 101, an optical system 102, a shutter device 103, a drive circuit 104, and a signal processing circuit 105 are modularized for mobile devices or the like. The form of an imaging function module is also included.

以上のような構成を備える本実施形態の固体撮像素子101を有するビデオカメラ100によれば、固体撮像素子101において、入射光の波長に依存することなく反射防止機能を得ることができ、フレアやゴーストやブルーミング等といった入射光が反射することに起因して生じる現象や混色を抑制することができるので、画質の向上を図ることができる。   According to the video camera 100 having the solid-state imaging device 101 of the present embodiment having the above-described configuration, the anti-reflection function can be obtained in the solid-state imaging device 101 without depending on the wavelength of incident light. Since phenomena and color mixing caused by incident light reflection such as ghost and blooming can be suppressed, image quality can be improved.

なお、本技術は、以下のような構成を取ることができる。
(1)単結晶からなる半導体基板の表面に、前記半導体基板に対してエッチング選択比を有する保護膜を形成する第1の工程と、前記保護膜上に、所定のピッチで配置されるドット形状のレジストパターンを形成する第2の工程と、前記第2の工程により形成されたレジストパターンをマスクとするウェットエッチングにより、前記保護膜を選択的に除去する第3の工程と、前記第3の工程により選択的に除去された後に残存する前記保護膜をマスクとするウェットエッチングにより、前記半導体基板をエッチング加工することで、前記半導体基板の表面に前記所定のピッチで配列される凹凸構造を形成する第4の工程と、前記第4の工程により前記凹凸構造を形成した後、前記半導体基板上に残存する前記保護膜を除去する第5の工程と、を含む、固体撮像素子の製造方法。
In addition, this technique can take the following structures.
(1) A first step of forming a protective film having an etching selectivity with respect to the semiconductor substrate on the surface of a semiconductor substrate made of a single crystal, and a dot shape arranged on the protective film at a predetermined pitch A second step of forming the resist pattern, a third step of selectively removing the protective film by wet etching using the resist pattern formed in the second step as a mask, and the third step of By etching the semiconductor substrate by wet etching using the protective film remaining after being selectively removed in the process as a mask, a concavo-convex structure arranged at the predetermined pitch is formed on the surface of the semiconductor substrate. And a fifth step of removing the protective film remaining on the semiconductor substrate after forming the concavo-convex structure by the fourth step, Including, method of manufacturing a solid-state imaging device.

(2)前記第2の工程は、前記ドット形状のレジストパターンを、前記半導体基板上の画素領域に配列される画素毎に所定のピッチで配置する、前記(1)に記載の固体撮像素子の製造方法。   (2) In the solid-state imaging device according to (1), in the second step, the dot-shaped resist pattern is arranged at a predetermined pitch for each pixel arranged in the pixel region on the semiconductor substrate. Production method.

(3)前記第2の工程は、前記ドット形状のレジストパターンとともに、互いに隣り合う前記画素間で所定の間隔を隔てて前記画素の配列に沿って配される直線状のレジストパターンを形成し、
前記第4の工程は、前記凹凸構造とともに、互いに隣り合う前記画素間で互いに対向する前記直線状のレジストパターンの間に対応する位置に、直線状の溝部を形成する、前記(1)または(2)に記載の固体撮像素子の製造方法。
(3) The second step forms, together with the dot-shaped resist pattern, a linear resist pattern arranged along the array of the pixels with a predetermined interval between the adjacent pixels,
In the fourth step, linear grooves are formed in the corresponding positions between the linear resist patterns facing each other between the adjacent pixels together with the concavo-convex structure, (1) or ( A method for producing a solid-state imaging device according to 2).

(4)前記第5の工程の後に、前記半導体基板の前記凹凸構造が形成された側の表面に、前記半導体基板の屈折率よりも低く、かつ前記半導体基板に対して前記凹凸構造が形成された側に設けられる積層構造を構成する膜のうち最も前記半導体基板側の膜の屈折率よりも高い屈折率の中間膜を形成する第6の工程をさらに含む、前記(1)から(3)のいずれかに記載の固体撮像素子の製造方法。   (4) After the fifth step, the concavo-convex structure is formed on the surface of the semiconductor substrate on the side where the concavo-convex structure is formed, which is lower than the refractive index of the semiconductor substrate and the semiconductor substrate. (1) to (3), further including a sixth step of forming an intermediate film having a refractive index higher than a refractive index of the film on the semiconductor substrate side among the films constituting the laminated structure provided on the opposite side. The manufacturing method of the solid-state image sensor in any one of.

(5)単結晶からなり、光電変換機能を有する受光部を含む画素が複数配列される画素領域を有する半導体基板と、前記半導体基板の前記受光部により受光される光が入射する側にて前記画素毎に設けられるカラーフィルタと、を備え、前記半導体基板は、前記光が入射する側の表面に、前記画素毎に所定のピッチで配列される微細な角錐状の突起による凹凸構造を有する、固体撮像素子。   (5) A semiconductor substrate made of a single crystal and having a pixel region in which a plurality of pixels including a light receiving portion having a photoelectric conversion function are arranged; and on the side where light received by the light receiving portion of the semiconductor substrate is incident A color filter provided for each pixel, and the semiconductor substrate has a concavo-convex structure with fine pyramidal protrusions arranged at a predetermined pitch for each pixel on the surface on which the light is incident. Solid-state image sensor.

(6)前記半導体基板は、互いに隣り合う前記画素間に、前記角錐状の突起を形成する面と平行な面からなる直線状の溝部を有する、前記(5)に記載の固体撮像素子。   (6) The solid-state imaging device according to (5), wherein the semiconductor substrate has a linear groove portion having a surface parallel to a surface on which the pyramidal protrusion is formed, between the adjacent pixels.

(7)前記半導体基板と該半導体基板に対して前記凹凸構造が存在する側に設けられる積層構造を構成する膜のうち最も前記半導体基板側の膜との間に設けられ、前記半導体基板の屈折率よりも低く、かつ前記最も前記半導体基板側の膜の屈折率よりも高い屈折率の中間膜をさらに備える、前記(5)または(6)に記載の固体撮像素子。   (7) The refraction of the semiconductor substrate is provided between the semiconductor substrate and a film on the most side of the semiconductor substrate among the films constituting the stacked structure provided on the side where the uneven structure exists with respect to the semiconductor substrate. The solid-state imaging device according to (5) or (6), further including an intermediate film having a refractive index lower than the refractive index and higher than the refractive index of the film closest to the semiconductor substrate.

(8)固体撮像素子と、前記固体撮像素子の受光部に入射光を導く光学系と、前記固体撮像素子を駆動するための駆動信号を生成する駆動回路と、前記固体撮像素子の出力信号を処理する信号処理回路と、を有し、前記固体撮像素子は、単結晶からなり、光電変換機能を有する受光部を含む画素が複数配列される画素領域を有する半導体基板と、前記半導体基板の前記受光部により受光される光が入射する側にて前記画素毎に設けられるカラーフィルタと、を備え、前記半導体基板は、前記光が入射する側の表面に、前記画素毎に所定のピッチで配列される微細な角錐状の突起による凹凸構造を有する、電子機器。   (8) A solid-state image sensor, an optical system that guides incident light to a light receiving unit of the solid-state image sensor, a drive circuit that generates a drive signal for driving the solid-state image sensor, and an output signal of the solid-state image sensor A signal processing circuit for processing, wherein the solid-state imaging device is made of a single crystal and has a pixel region in which a plurality of pixels including a light receiving unit having a photoelectric conversion function are arranged, and the semiconductor substrate A color filter provided for each of the pixels on the side on which light received by the light receiving unit is incident, and the semiconductor substrate is arranged on the surface on the side on which the light is incident at a predetermined pitch for each of the pixels. An electronic device having a concavo-convex structure formed by fine pyramidal protrusions.

1 固体撮像素子
1A 固体撮像素子
2 半導体基板
2b 裏面
2x 析出面
3 画素領域
5 画素
6 フォトダイオード(受光部)
16 パシベーション膜
18 カラーフィルタ
30 凹凸構造
31 突起
40 溝部
41 斜面
50 中間膜
51 平面(半導体基板の表面)
52 ハードマスク層(保護膜)
53 レジストマスク(ドット形状のレジストパターン)
54 ハードマスク
63 レジストマスク(直線状のレジストパターン)
64 ハードマスク
100 ビデオカメラ(電子機器)
102 光学系
104 駆動回路
105 信号処理回路
DESCRIPTION OF SYMBOLS 1 Solid-state image sensor 1A Solid-state image sensor 2 Semiconductor substrate 2b Back surface 2x Precipitation surface 3 Pixel area 5 Pixel 6 Photodiode (light-receiving part)
16 Passivation film 18 Color filter 30 Concave and convex structure 31 Protrusion 40 Groove part 41 Slope 50 Intermediate film 51 Plane (surface of semiconductor substrate)
52 Hard mask layer (protective film)
53 Resist mask (dot-shaped resist pattern)
54 Hard mask 63 Resist mask (Linear resist pattern)
64 Hard mask 100 Video camera (electronic equipment)
102 optical system 104 drive circuit 105 signal processing circuit

Claims (8)

単結晶からなる半導体基板の表面に、前記半導体基板に対してエッチング選択比を有する保護膜を形成する第1の工程と、
前記保護膜上に、所定のピッチで配置されるドット形状のレジストパターンを形成する第2の工程と、
前記第2の工程により形成されたレジストパターンをマスクとするウェットエッチングにより、前記保護膜を選択的に除去する第3の工程と、
前記第3の工程により選択的に除去された後に残存する前記保護膜をマスクとするウェットエッチングにより、前記半導体基板をエッチング加工することで、前記半導体基板の表面に前記所定のピッチで配列される凹凸構造を形成する第4の工程と、
前記第4の工程により前記凹凸構造を形成した後、前記半導体基板上に残存する前記保護膜を除去する第5の工程と、を含む、
固体撮像素子の製造方法。
A first step of forming a protective film having an etching selectivity with respect to the semiconductor substrate on the surface of the semiconductor substrate made of a single crystal;
A second step of forming dot-shaped resist patterns arranged at a predetermined pitch on the protective film;
A third step of selectively removing the protective film by wet etching using the resist pattern formed in the second step as a mask;
The semiconductor substrate is etched by wet etching using the protective film remaining after being selectively removed in the third step as a mask, so that the semiconductor substrate is arranged on the surface of the semiconductor substrate at the predetermined pitch. A fourth step of forming an uneven structure;
A fifth step of removing the protective film remaining on the semiconductor substrate after forming the concavo-convex structure by the fourth step.
Manufacturing method of solid-state image sensor.
前記第2の工程は、前記ドット形状のレジストパターンを、前記半導体基板上の画素領域に配列される画素毎に所定のピッチで配置する、
請求項1に記載の固体撮像素子の製造方法。
In the second step, the dot-shaped resist pattern is arranged at a predetermined pitch for each pixel arranged in the pixel region on the semiconductor substrate.
The manufacturing method of the solid-state image sensor of Claim 1.
前記第2の工程は、前記ドット形状のレジストパターンとともに、互いに隣り合う前記画素間で所定の間隔を隔てて前記画素の配列に沿って配される直線状のレジストパターンを形成し、
前記第4の工程は、前記凹凸構造とともに、互いに隣り合う前記画素間で互いに対向する前記直線状のレジストパターンの間に対応する位置に、直線状の溝部を形成する、
請求項1に記載の固体撮像素子の製造方法。
The second step forms, together with the dot-shaped resist pattern, a linear resist pattern arranged along the pixel array with a predetermined interval between the pixels adjacent to each other.
In the fourth step, linear grooves are formed at positions corresponding to the linear resist patterns facing each other between the adjacent pixels together with the concavo-convex structure.
The manufacturing method of the solid-state image sensor of Claim 1.
前記第5の工程の後に、前記半導体基板の前記凹凸構造が形成された側の表面に、前記半導体基板の屈折率よりも低く、かつ前記半導体基板に対して前記凹凸構造が形成された側に設けられる積層構造を構成する膜のうち最も前記半導体基板側の膜の屈折率よりも高い屈折率の中間膜を形成する第6の工程をさらに含む、
請求項1記載の固体撮像素子の製造方法。
After the fifth step, the surface of the semiconductor substrate on the side where the uneven structure is formed is lower than the refractive index of the semiconductor substrate and on the side where the uneven structure is formed with respect to the semiconductor substrate. A sixth step of forming an intermediate film having a refractive index higher than the refractive index of the film on the semiconductor substrate side among the films constituting the laminated structure provided;
The manufacturing method of the solid-state image sensor of Claim 1.
単結晶からなり、光電変換機能を有する受光部を含む画素が複数配列される画素領域を有する半導体基板と、
前記半導体基板の前記受光部により受光される光が入射する側にて前記画素毎に設けられるカラーフィルタと、を備え、
前記半導体基板は、前記光が入射する側の表面に、前記画素毎に所定のピッチで配列される微細な角錐状の突起による凹凸構造を有する、
固体撮像素子。
A semiconductor substrate made of a single crystal and having a pixel region in which a plurality of pixels including a light receiving portion having a photoelectric conversion function are arranged;
A color filter provided for each pixel on a side on which light received by the light receiving portion of the semiconductor substrate is incident;
The semiconductor substrate has a concavo-convex structure with fine pyramidal projections arranged at a predetermined pitch for each pixel on the surface on which the light is incident.
Solid-state image sensor.
前記半導体基板は、互いに隣り合う前記画素間に、前記角錐状の突起を形成する面と平行な面からなる直線状の溝部を有する、
請求項5に記載の固体撮像素子。
The semiconductor substrate has a linear groove formed of a surface parallel to a surface forming the pyramidal projection between the pixels adjacent to each other.
The solid-state imaging device according to claim 5.
前記半導体基板と該半導体基板に対して前記凹凸構造が存在する側に設けられる積層構造を構成する膜のうち最も前記半導体基板側の膜との間に設けられ、前記半導体基板の屈折率よりも低く、かつ前記最も前記半導体基板側の膜の屈折率よりも高い屈折率の中間膜をさらに備える、
請求項5に記載の固体撮像素子。
Provided between the semiconductor substrate and the film on the side of the semiconductor substrate that is closest to the semiconductor substrate among the films that constitute the stacked structure provided on the side where the uneven structure exists with respect to the semiconductor substrate, and more than the refractive index of the semiconductor substrate An intermediate film having a refractive index lower than that of the film closest to the semiconductor substrate;
The solid-state imaging device according to claim 5.
固体撮像素子と、
前記固体撮像素子の受光部に入射光を導く光学系と、
前記固体撮像素子を駆動するための駆動信号を生成する駆動回路と、
前記固体撮像素子の出力信号を処理する信号処理回路と、を有し、
前記固体撮像素子は、
単結晶からなり、光電変換機能を有する受光部を含む画素が複数配列される画素領域を有する半導体基板と、
前記半導体基板の前記受光部により受光される光が入射する側にて前記画素毎に設けられるカラーフィルタと、を備え、
前記半導体基板は、前記光が入射する側の表面に、前記画素毎に所定のピッチで配列される微細な角錐状の突起による凹凸構造を有する、
電子機器。
A solid-state image sensor;
An optical system that guides incident light to the light receiving portion of the solid-state imaging device;
A drive circuit for generating a drive signal for driving the solid-state imaging device;
A signal processing circuit for processing an output signal of the solid-state imaging device,
The solid-state imaging device is
A semiconductor substrate made of a single crystal and having a pixel region in which a plurality of pixels including a light receiving portion having a photoelectric conversion function are arranged;
A color filter provided for each pixel on a side on which light received by the light receiving portion of the semiconductor substrate is incident;
The semiconductor substrate has a concavo-convex structure with fine pyramidal projections arranged at a predetermined pitch for each pixel on the surface on which the light is incident.
Electronics.
JP2011169431A 2011-08-02 2011-08-02 Solid state imaging device manufacturing method, solid state imaging element and electronic apparatus Withdrawn JP2013033864A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011169431A JP2013033864A (en) 2011-08-02 2011-08-02 Solid state imaging device manufacturing method, solid state imaging element and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011169431A JP2013033864A (en) 2011-08-02 2011-08-02 Solid state imaging device manufacturing method, solid state imaging element and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2013033864A true JP2013033864A (en) 2013-02-14

Family

ID=47789493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011169431A Withdrawn JP2013033864A (en) 2011-08-02 2011-08-02 Solid state imaging device manufacturing method, solid state imaging element and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2013033864A (en)

Cited By (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015001987A1 (en) * 2013-07-03 2015-01-08 ソニー株式会社 Solid-state imaging device, method for manufacturing same, and electronic apparatus
WO2015170629A1 (en) * 2014-05-09 2015-11-12 ソニー株式会社 Solid state imaging element and electronic equipment
WO2015190318A1 (en) * 2014-06-11 2015-12-17 ソニー株式会社 Solid-state imaging element and electronic device
CN106463517A (en) * 2014-05-16 2017-02-22 索尼公司 Solid-state imaging device, method for manufacturing same, and electronic instrument
WO2017098830A1 (en) 2015-12-11 2017-06-15 ソニー株式会社 Solid-state image capture element, image capture device, and method for manufacturing solid-state image capture element
WO2017150616A1 (en) * 2016-03-03 2017-09-08 浜松ホトニクス株式会社 Semiconductor light detection element
CN107615483A (en) * 2015-06-05 2018-01-19 索尼公司 Solid-state image pickup
WO2018042785A1 (en) * 2016-08-29 2018-03-08 浜松ホトニクス株式会社 Distance sensor and distance image sensor
WO2018092632A1 (en) * 2016-11-21 2018-05-24 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging element and manufacturing method
JP2018088532A (en) * 2017-12-28 2018-06-07 ソニー株式会社 Solid-state imaging element and electronic device
KR20180060969A (en) * 2016-11-29 2018-06-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Qe approach by double-side, multi absorption structure
JP2018093234A (en) * 2013-07-03 2018-06-14 ソニー株式会社 Solid state image sensor and manufacturing method thereof
US10050078B2 (en) 2016-12-28 2018-08-14 Samsung Electronics Co., Ltd. Light sensor
CN108463887A (en) * 2016-01-21 2018-08-28 索尼公司 Picture pick-up device and electronic equipment
WO2019044213A1 (en) * 2017-09-01 2019-03-07 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
WO2019124562A1 (en) * 2017-12-22 2019-06-27 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device and electronic device
WO2019138923A1 (en) 2018-01-11 2019-07-18 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device and electronic device
CN111106135A (en) * 2018-10-29 2020-05-05 台湾积体电路制造股份有限公司 Integrated chip and method for forming integrated chip
CN111522092A (en) * 2019-02-01 2020-08-11 采钰科技股份有限公司 Optical element
JP2020123751A (en) * 2020-05-07 2020-08-13 キオクシア株式会社 Dresser manufacturing method
WO2020209126A1 (en) * 2019-04-12 2020-10-15 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device
JP2021034542A (en) * 2019-08-23 2021-03-01 浜松ホトニクス株式会社 Photodetection device
WO2021070615A1 (en) * 2019-10-07 2021-04-15 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device and method for manufacturing solid-state imaging device
WO2021100509A1 (en) * 2019-11-18 2021-05-27 ソニーセミコンダクタソリューションズ株式会社 Imaging device, method for manufacturing same, and electronic apparatus
WO2021100447A1 (en) * 2019-11-20 2021-05-27 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device and electronic device
WO2021186908A1 (en) * 2020-03-17 2021-09-23 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device
JP2021163899A (en) * 2020-04-01 2021-10-11 キヤノン株式会社 Photoelectric conversion device and manufacturing method of the same
JP2021170657A (en) * 2016-03-29 2021-10-28 ソニーグループ株式会社 Solid-state imaging device, and electronic apparatus
JP2022016469A (en) * 2017-09-01 2022-01-21 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device and electronic apparatus
WO2022019116A1 (en) * 2020-07-21 2022-01-27 ソニーセミコンダクタソリューションズ株式会社 Light reception element and electronic device
US11264414B2 (en) 2019-01-11 2022-03-01 Samsung Electronics Co., Ltd. Image sensor
JP2022535762A (en) * 2019-05-31 2022-08-10 エルフィス オイ Radiation sensor element and method
JP7212983B1 (en) * 2022-03-04 2023-01-26 株式会社京都セミコンダクター Semiconductor light receiving element
WO2023053525A1 (en) * 2021-09-29 2023-04-06 ソニーセミコンダクタソリューションズ株式会社 Imaging element, imaging device and production method
KR20230116788A (en) 2020-12-10 2023-08-04 소니 세미컨덕터 솔루션즈 가부시키가이샤 Solid-state imaging device, electronic device, and manufacturing method of solid-state imaging device
TWI812931B (en) * 2021-01-04 2023-08-21 台灣積體電路製造股份有限公司 Integrated chip and method of forming the same
JP2023152268A (en) * 2022-03-31 2023-10-16 采▲ぎょく▼科技股▲ふん▼有限公司 Image sensor and manufacturing method thereof
JP7413294B2 (en) 2019-08-23 2024-01-15 浜松ホトニクス株式会社 light detection device
WO2024018904A1 (en) * 2022-07-19 2024-01-25 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device
WO2024057470A1 (en) * 2022-09-15 2024-03-21 ソニーセミコンダクタソリューションズ株式会社 Photodetection device, method for producing same, and electronic apparatus
JP7510976B2 (en) 2022-03-31 2024-07-04 采▲ぎょく▼科技股▲ふん▼有限公司 Image sensor and its manufacturing method

Cited By (127)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11277578B2 (en) 2013-07-03 2022-03-15 Sony Corporation Solid-state imaging device with uneven structures and method for manufacturing the same, and electronic apparatus
KR20160029735A (en) 2013-07-03 2016-03-15 소니 주식회사 Solid-state imaging device, method for manufacturing same, and electronic apparatus
US10412287B2 (en) 2013-07-03 2019-09-10 Sony Corporation Solid-state imaging device and method for manufacturing electronic apparatus
US10855893B2 (en) 2013-07-03 2020-12-01 Sony Corporation Solid-state imaging device with uneven structures and method for manufacturing the same, and electronic apparatus
KR20200130507A (en) 2013-07-03 2020-11-18 소니 주식회사 Solid-state imaging device, method for manufacturing same, and electronic apparatus
KR102179733B1 (en) * 2013-07-03 2020-11-17 소니 주식회사 Solid-state imaging device, method for manufacturing same, and electronic apparatus
CN111799284A (en) * 2013-07-03 2020-10-20 索尼公司 Photodetector and electronic device
CN111799290A (en) * 2013-07-03 2020-10-20 索尼公司 Photodetector and electronic device
US11076078B2 (en) 2013-07-03 2021-07-27 Sony Corporation Solid-state imaging device with uneven structures and method for manufacturing the same, and electronic apparatus
US11570387B2 (en) 2013-07-03 2023-01-31 Sony Group Corporation Solid-state imaging device with uneven structures and method for manufacturing the same, and electronic apparatus
US9819846B2 (en) 2013-07-03 2017-11-14 Sony Corporation Solid-state imaging device having a moth-eye structure and light blocking portions, method for manufacturing the same, and electronic apparatus
US10771664B2 (en) 2013-07-03 2020-09-08 Sony Corporation Solid-state imaging device with uneven structures and the method for manufacturing the same, and electronic apparatus
JP2022075774A (en) * 2013-07-03 2022-05-18 ソニーグループ株式会社 Photodetection device and manufacturing method for the same
KR102425588B1 (en) * 2013-07-03 2022-07-28 소니그룹주식회사 Solid-state imaging device, method for manufacturing same, and electronic apparatus
WO2015001987A1 (en) * 2013-07-03 2015-01-08 ソニー株式会社 Solid-state imaging device, method for manufacturing same, and electronic apparatus
KR20200074257A (en) 2013-07-03 2020-06-24 소니 주식회사 Solid-state imaging device, method for manufacturing same, and electronic apparatus
KR20200006185A (en) 2013-07-03 2020-01-17 소니 주식회사 Solid-state imaging device, method for manufacturing same, and electronic apparatus
JP2018093234A (en) * 2013-07-03 2018-06-14 ソニー株式会社 Solid state image sensor and manufacturing method thereof
JP2015029054A (en) * 2013-07-03 2015-02-12 ソニー株式会社 Solid state image pickup device, manufacturing method thereof and electronic apparatus
US10044918B2 (en) 2013-07-03 2018-08-07 Sony Corporation Solid-state imaging device having an anti-reflection feature and method for manufacturing the same
KR102297001B1 (en) * 2013-07-03 2021-09-02 소니그룹주식회사 Solid-state imaging device, method for manufacturing same, and electronic apparatus
KR102506009B1 (en) * 2013-07-03 2023-03-06 소니그룹주식회사 Solid-state imaging device, method for manufacturing same, and electronic apparatus
CN108549121A (en) * 2013-07-03 2018-09-18 索尼公司 Solid imaging element, the manufacturing method of solid imaging element and electronic device
US10326920B2 (en) 2013-07-03 2019-06-18 Sony Corporation Solid-state imaging device and method for manufacturing the same, and electronic apparatus
JP7290185B2 (en) 2013-07-03 2023-06-13 ソニーグループ株式会社 Photodetector and manufacturing method thereof
WO2015170629A1 (en) * 2014-05-09 2015-11-12 ソニー株式会社 Solid state imaging element and electronic equipment
CN106463517A (en) * 2014-05-16 2017-02-22 索尼公司 Solid-state imaging device, method for manufacturing same, and electronic instrument
WO2015190318A1 (en) * 2014-06-11 2015-12-17 ソニー株式会社 Solid-state imaging element and electronic device
US11081508B2 (en) 2014-06-11 2021-08-03 Sony Corporation Solid state imaging element and electronic device
US11329080B2 (en) 2014-06-11 2022-05-10 Sony Corporation Solid state imaging element and electronic device
CN106463518A (en) * 2014-06-11 2017-02-22 索尼公司 Solid-state imaging element and electronic device
US12015038B2 (en) 2014-06-11 2024-06-18 Sony Group Corporation Solid state imaging element and electronic device
JP2016001633A (en) * 2014-06-11 2016-01-07 ソニー株式会社 Solid state image sensor and electronic equipment
US10411053B2 (en) 2014-06-11 2019-09-10 Sony Corporation Solid state imaging element and electronic device to obtain high sensitivity of light on a long wavelength side
US11557621B2 (en) 2015-06-05 2023-01-17 Sony Group Corporation Solid-state imaging sensor
US11121161B2 (en) 2015-06-05 2021-09-14 Sony Corporation Solid-state imaging sensor
US11990492B2 (en) 2015-06-05 2024-05-21 Sony Group Corporation Solid-state imaging sensor
JP7023109B2 (en) 2015-06-05 2022-02-21 ソニーグループ株式会社 Solid-state image sensor
JPWO2016194654A1 (en) * 2015-06-05 2018-03-22 ソニー株式会社 Solid-state image sensor
CN107615483A (en) * 2015-06-05 2018-01-19 索尼公司 Solid-state image pickup
JP2021097238A (en) * 2015-06-05 2021-06-24 ソニーグループ株式会社 Photodetector and ranging sensor
CN108292665A (en) * 2015-12-11 2018-07-17 索尼半导体解决方案公司 Solid-state image pickup device, image pick-up device and the method for manufacturing solid-state image pickup device
US11159751B2 (en) 2015-12-11 2021-10-26 Sony Semiconductor Solutions Corporation Solid-state image pickup element, image pickup device, and method of manufacturing solid-state image pickup element
WO2017098830A1 (en) 2015-12-11 2017-06-15 ソニー株式会社 Solid-state image capture element, image capture device, and method for manufacturing solid-state image capture element
CN108292665B (en) * 2015-12-11 2023-04-18 索尼半导体解决方案公司 Solid-state image pickup element, image pickup apparatus, and method of manufacturing solid-state image pickup element
US11310444B2 (en) 2015-12-11 2022-04-19 Sony Semiconductor Solutions Corporation Solid-state image pickup element, image pickup device, and method of manufacturing solid-state image pickup element
US10715751B2 (en) 2015-12-11 2020-07-14 Sony Corporation Solid-state image pickup element, image pickup device, and method of manufacturing solid-state image pickup element
US11094728B2 (en) 2016-01-21 2021-08-17 Sony Corporation Image pickup device and electronic apparatus
US10727261B2 (en) 2016-01-21 2020-07-28 Sony Corporation Image pickup device and electronic apparatus
EP3407386A4 (en) * 2016-01-21 2019-03-20 Sony Corporation Image capturing element and electronic device
US12015039B2 (en) 2016-01-21 2024-06-18 Sony Group Corporation Image pickup device and electronic apparatus
CN108463887B (en) * 2016-01-21 2022-12-16 索尼公司 Imaging device and electronic apparatus
CN108463887A (en) * 2016-01-21 2018-08-28 索尼公司 Picture pick-up device and electronic equipment
JPWO2017150616A1 (en) * 2016-03-03 2018-12-27 浜松ホトニクス株式会社 Semiconductor photo detector
US10529772B2 (en) 2016-03-03 2020-01-07 Hamamatsu Photonics K.K. Semiconductor light detection element
KR20180119628A (en) * 2016-03-03 2018-11-02 하마마츠 포토닉스 가부시키가이샤 Semiconductor photodetector
WO2017150616A1 (en) * 2016-03-03 2017-09-08 浜松ホトニクス株式会社 Semiconductor light detection element
US10930700B2 (en) 2016-03-03 2021-02-23 Hamamatsu Photonics K.K. Semiconductor light detection element
CN108886070A (en) * 2016-03-03 2018-11-23 浜松光子学株式会社 Semiconductor light detecting element
KR102363563B1 (en) * 2016-03-03 2022-02-17 하마마츠 포토닉스 가부시키가이샤 semiconductor photodetector
JP2021170657A (en) * 2016-03-29 2021-10-28 ソニーグループ株式会社 Solid-state imaging device, and electronic apparatus
JP7192922B2 (en) 2016-03-29 2022-12-20 ソニーグループ株式会社 Solid-state imaging device and electronic equipment
US11798962B2 (en) 2016-03-29 2023-10-24 Sony Corporation Solid-state imaging device with a pixel having a partially shielded photoelectric conversion unit region for holding charge
WO2018042785A1 (en) * 2016-08-29 2018-03-08 浜松ホトニクス株式会社 Distance sensor and distance image sensor
US11215698B2 (en) 2016-08-29 2022-01-04 Hamamatsu Photonics K.K. Distance sensor and distance image sensor
CN109690777A (en) * 2016-08-29 2019-04-26 浜松光子学株式会社 Range sensor and range image sensor
EP3506355A4 (en) * 2016-08-29 2020-04-15 Hamamatsu Photonics K.K. Distance sensor and distance image sensor
CN109690777B (en) * 2016-08-29 2023-06-27 浜松光子学株式会社 Distance sensor and distance image sensor
JPWO2018042785A1 (en) * 2016-08-29 2019-06-24 浜松ホトニクス株式会社 Distance sensor and distance image sensor
JP7166928B2 (en) 2016-11-21 2022-11-08 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device and manufacturing method
WO2018092632A1 (en) * 2016-11-21 2018-05-24 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging element and manufacturing method
JPWO2018092632A1 (en) * 2016-11-21 2019-10-17 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device and manufacturing method
US11387264B2 (en) 2016-11-21 2022-07-12 Sony Semiconductor Solutions Corporation Solid-state imaging device and manufacturing method
US10707361B2 (en) 2016-11-29 2020-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. QE approach by double-side, multi absorption structure
US11393937B2 (en) 2016-11-29 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. QE approach by double-side, multi absorption structure
KR20180060969A (en) * 2016-11-29 2018-06-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Qe approach by double-side, multi absorption structure
KR102162408B1 (en) * 2016-11-29 2020-10-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Qe approach by double-side, multi absorption structure
US10879406B2 (en) 2016-11-29 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. QE approach by double-side, multi absorption structure
US10050078B2 (en) 2016-12-28 2018-08-14 Samsung Electronics Co., Ltd. Light sensor
JP2019046960A (en) * 2017-09-01 2019-03-22 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging apparatus and electronic device
JP7316340B2 (en) 2017-09-01 2023-07-27 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device and electronic equipment
US11843018B2 (en) 2017-09-01 2023-12-12 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
WO2019044213A1 (en) * 2017-09-01 2019-03-07 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
JP2022016469A (en) * 2017-09-01 2022-01-21 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device and electronic apparatus
WO2019124562A1 (en) * 2017-12-22 2019-06-27 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device and electronic device
CN111357112B (en) * 2017-12-22 2024-06-18 索尼半导体解决方案公司 Solid-state imaging device and electronic device
US11508767B2 (en) 2017-12-22 2022-11-22 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic device for enhanced color reproducibility of images
CN111357112A (en) * 2017-12-22 2020-06-30 索尼半导体解决方案公司 Solid-state imaging device and electronic device
JP2018088532A (en) * 2017-12-28 2018-06-07 ソニー株式会社 Solid-state imaging element and electronic device
KR20200103011A (en) 2018-01-11 2020-09-01 소니 세미컨덕터 솔루션즈 가부시키가이샤 Solid-state imaging devices, electronic devices
WO2019138923A1 (en) 2018-01-11 2019-07-18 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device and electronic device
KR20240045357A (en) 2018-01-11 2024-04-05 소니 세미컨덕터 솔루션즈 가부시키가이샤 Solid-state imaging device and electronic device
US11508768B2 (en) 2018-01-11 2022-11-22 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
KR20200050333A (en) * 2018-10-29 2020-05-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 High performance image sensor
KR102288778B1 (en) * 2018-10-29 2021-08-13 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 High performance image sensor
CN111106135A (en) * 2018-10-29 2020-05-05 台湾积体电路制造股份有限公司 Integrated chip and method for forming integrated chip
US10991746B2 (en) 2018-10-29 2021-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. High performance image sensor
US11670663B2 (en) 2018-10-29 2023-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. High performance image sensor
US11264414B2 (en) 2019-01-11 2022-03-01 Samsung Electronics Co., Ltd. Image sensor
JP2020126219A (en) * 2019-02-01 2020-08-20 采▲ぎょく▼科技股▲ふん▼有限公司VisEra Technologies Company Limited Optical element
US10955598B2 (en) 2019-02-01 2021-03-23 Visera Technologies Company Limited Optical devices
CN111522092A (en) * 2019-02-01 2020-08-11 采钰科技股份有限公司 Optical element
CN111522092B (en) * 2019-02-01 2022-07-15 采钰科技股份有限公司 Optical element
WO2020209126A1 (en) * 2019-04-12 2020-10-15 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device
JP7464627B2 (en) 2019-05-31 2024-04-09 エルフィス オイ Radiation sensor element and method
US11810987B2 (en) 2019-05-31 2023-11-07 Elfys Oy Radiation sensor element and method
JP2022535762A (en) * 2019-05-31 2022-08-10 エルフィス オイ Radiation sensor element and method
JP7413294B2 (en) 2019-08-23 2024-01-15 浜松ホトニクス株式会社 light detection device
JP2021034542A (en) * 2019-08-23 2021-03-01 浜松ホトニクス株式会社 Photodetection device
WO2021039547A1 (en) * 2019-08-23 2021-03-04 浜松ホトニクス株式会社 Light detection device
WO2021070615A1 (en) * 2019-10-07 2021-04-15 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device and method for manufacturing solid-state imaging device
WO2021100509A1 (en) * 2019-11-18 2021-05-27 ソニーセミコンダクタソリューションズ株式会社 Imaging device, method for manufacturing same, and electronic apparatus
WO2021100447A1 (en) * 2019-11-20 2021-05-27 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device and electronic device
WO2021186908A1 (en) * 2020-03-17 2021-09-23 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device
JP7500251B2 (en) 2020-04-01 2024-06-17 キヤノン株式会社 Photoelectric conversion device
JP2021163899A (en) * 2020-04-01 2021-10-11 キヤノン株式会社 Photoelectric conversion device and manufacturing method of the same
JP2020123751A (en) * 2020-05-07 2020-08-13 キオクシア株式会社 Dresser manufacturing method
WO2022019116A1 (en) * 2020-07-21 2022-01-27 ソニーセミコンダクタソリューションズ株式会社 Light reception element and electronic device
KR20230116788A (en) 2020-12-10 2023-08-04 소니 세미컨덕터 솔루션즈 가부시키가이샤 Solid-state imaging device, electronic device, and manufacturing method of solid-state imaging device
TWI812931B (en) * 2021-01-04 2023-08-21 台灣積體電路製造股份有限公司 Integrated chip and method of forming the same
US11923392B2 (en) 2021-01-04 2024-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced design for image sensing technology
WO2023053525A1 (en) * 2021-09-29 2023-04-06 ソニーセミコンダクタソリューションズ株式会社 Imaging element, imaging device and production method
JP7212983B1 (en) * 2022-03-04 2023-01-26 株式会社京都セミコンダクター Semiconductor light receiving element
JP2023152268A (en) * 2022-03-31 2023-10-16 采▲ぎょく▼科技股▲ふん▼有限公司 Image sensor and manufacturing method thereof
JP7510976B2 (en) 2022-03-31 2024-07-04 采▲ぎょく▼科技股▲ふん▼有限公司 Image sensor and its manufacturing method
WO2024018904A1 (en) * 2022-07-19 2024-01-25 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device
WO2024057470A1 (en) * 2022-09-15 2024-03-21 ソニーセミコンダクタソリューションズ株式会社 Photodetection device, method for producing same, and electronic apparatus

Similar Documents

Publication Publication Date Title
JP2013033864A (en) Solid state imaging device manufacturing method, solid state imaging element and electronic apparatus
JP6325620B2 (en) Semiconductor device and manufacturing method thereof
US9786704B2 (en) CMOS image sensor structure with crosstalk improvement
JP6103301B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic apparatus
TWI401794B (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
TWI387101B (en) Solid-state imaging device and manufacturing method thrreof
JP6060851B2 (en) Method for manufacturing solid-state imaging device
JP2010267675A (en) Solid-state imaging device, electronic apparatus, and method for manufacturing solid-state imaging device
US11315974B2 (en) Image sensing device and method for forming the same
JP2011146714A (en) Unit pixel including photon-refracting microlens, back-side illumination cmos image sensor including the same, and method of forming the unit pixel
US10103194B2 (en) Self-aligned optical grid on image sensor
KR100937654B1 (en) Image Sensor and Method of Manufaturing Thereof
US20210280625A1 (en) Image sensor
US20220406832A1 (en) Image sensor and imaging device
JP2004047682A (en) Solid-state image pickup device
JP2011146633A (en) Method of manufacturing solid-state image sensor
US20150179692A1 (en) Solid-state imaging apparatus and method of manufacturing the same
KR20200084719A (en) Image sensor and Method of fabricating the same
TWI760010B (en) Image sensor, optical structure and methods of forming the same
US11652118B2 (en) Image sensor including air grid structure
US10957728B2 (en) CMOS image sensor structure with crosstalk improvement
KR20210055145A (en) Image Sensor
TWI808414B (en) Image sensor
JP2008258367A (en) Solid-state image pickup device, solid-state image pickup apparatus, and its manufacturing method
TWI745013B (en) Fully buried color filter array of image sensor

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141007