JP7289035B2 - オンチップ・センサを介する電圧管理 - Google Patents

オンチップ・センサを介する電圧管理 Download PDF

Info

Publication number
JP7289035B2
JP7289035B2 JP2020524363A JP2020524363A JP7289035B2 JP 7289035 B2 JP7289035 B2 JP 7289035B2 JP 2020524363 A JP2020524363 A JP 2020524363A JP 2020524363 A JP2020524363 A JP 2020524363A JP 7289035 B2 JP7289035 B2 JP 7289035B2
Authority
JP
Japan
Prior art keywords
current
processor core
processor
computer
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020524363A
Other languages
English (en)
Other versions
JP2021503125A (ja
Inventor
チュアン、パース、アイジェン
ベジルトジス、クリストス
ブユクトスノグル、アルパー
レストル、フィリップ、ジョン
ボーズ、プラディップ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2021503125A publication Critical patent/JP2021503125A/ja
Application granted granted Critical
Publication of JP7289035B2 publication Critical patent/JP7289035B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/28Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/30Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G06F1/305Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Description

本開示は、オンチップ電力供給ノイズ電圧低減または緩和に関し、より詳細には、プロセッサ・コアにおけるローカル検出ループを使用するオンチップ電力供給ノイズ電圧低減または緩和に関する。
オンチップ・センサを介して電圧管理を円滑にする技術を提供する。
本発明の1つまたは複数の実施形態の基本理解をもたらすために、概要を以下に提示する。本概要は、肝要または重大な要素を識別すること、あるいは特定の実施形態の範囲または特許請求の範囲を正確に記述することを意図していない。その唯一の目的は、後で提示されるさらに詳細な説明に対する前置きとして簡略化された形で概念を提示することである。本明細書に記載の1つまたは複数の実施形態において、電力供給ノイズ電圧の低減または緩和あるいはその両方を円滑にするシステム、コンピュータで実施される方法、装置またはコンピュータ・プログラム製品あるいはその組合せが説明される。
一実施形態によれば、システムは、メモリと、記憶されたコンピュータ実行可能構成要素を実行するためのプロセッサとを備え得る。コンピュータ実行可能構成要素は、プロセッサの第1のプロセッサ・コアに置かれた電圧管理構成要素を備えることができ、そこで、電圧管理構成要素は、第1のプロセッサ・コアにおける電力供給ノイズ情報を判定する。コンピュータ実行可能構成要素はまた、第1のプロセッサ・コアに置かれた電流管理構成要素を備えることができ、電流管理構成要素は、第1のプロセッサ・コアのノード間の電流の値を判定する。コンピュータ実行可能構成要素は、電力供給ノイズ情報の評価および第1のプロセッサ・コアのノード間の電流の値に基づいて第1のプロセッサ・コアにおいて緩和手続きを選択的に適用する命令構成要素を追加で含み得る。
もう1つの実施形態によれば、コンピュータで実施される方法は、電力供給情報を第1のプロセッサ・コアによって測定することを含み得る。コンピュータで実施される方法は、第1のプロセッサ・コアによって生成された電流の値を第1のプロセッサ・コアによって測定することをさらに含み得る。さらに、コンピュータで実施される方法は、電力供給ノイズ情報と電流の値との組合せが第1のプロセッサ・コアにおける電圧ノイズの存在を示しているという判定に応答して第1のプロセッサ・コアにおいて緩和対策を第1のプロセッサ・コアによって適用することを含み得る。
もう1つの実施形態によれば、オンチップ電力供給ノイズの低減を円滑にするコンピュータ・プログラム製品は、プログラム命令がそれで具現化されたコンピュータ可読記憶媒体を備え得る。プログラム命令は、プロセッサ・コアによって実行可能になり得る。プログラム命令は、プロセッサ・コアにおいて電力供給ノイズ情報をプロセッサ・コアに判定させることができる。プログラム命令はまた、プロセッサ・コアのノード間の電流をプロセッサ・コアに判定させることができる。さらに、プログラム命令は、プロセッサ・コアにおいてノイズ緩和対策を実施することができ、そこで、ノイズ緩和対策は、電力供給ノイズ情報の評価およびノード間の電流に基づく。
本発明の実施形態を、以下のような添付の図面を参照して、単に例として、ここで説明する。
本明細書に記載の1つまたは複数の実施形態による、オンチップ・センサを介する電圧管理を円滑にする例示的、非限定的システムのブロック図である。 本明細書に記載の1つまたは複数の実施形態による、電圧ドループの検出と緩和手続きの実施との間の遅延またはラグを含む、閾値でトリガされる電圧ドループ検出および緩和の例示的、非限定的グラフを示す。 電圧ドループの検出と緩和手続きの実施との間の遅延またはラグを含む、勾配でトリガされる電圧ドループ検出および緩和の例示的、非限定的グラフを示す。 本明細書に記載の1つまたは複数の実施形態による、オンチップ・センサを介する電圧管理または1つもしくは複数のプロセッサ・コアの間での電圧ドループ緩和状態の共有あるいはその両方を円滑にする例示的、非限定的システムのブロック図である。 本明細書に記載の1つまたは複数の実施形態による、1つまたは複数のプロセッサ・コアの間での、選択可能な閾値情報に基づく、オンチップ・センサを介する電圧管理を可能にする例示的、非限定的システムのブロック図である。 本明細書に記載の1つまたは複数の実施形態による、オンチップ・センサを介する電圧管理を円滑にする例示的、非限定的なコンピュータで実施される方法の流れ図である。 本明細書に記載の1つまたは複数の実施形態による、オンチップ・センサを介する電圧管理および閾値電流ルールの充足を実施する例示的、非限定的なコンピュータで実施される方法の流れ図である。 本明細書に記載の1つまたは複数の実施形態による、オンチップ・センサを介する電圧管理および電流センサを介して測定された電流に基づく閾値電流ルールの充足を実施する例示的、非限定的なコンピュータで実施される方法の流れ図である。 本明細書に記載の1つまたは複数の実施形態による、オンチップ・センサを介する電圧管理および電気プロキシ構成要素を介して測定された電流に基づく閾値電流ルールの充足を可能にする例示的、非限定的なコンピュータで実施される方法の流れ図である。 本明細書に記載の1つまたは複数の実施形態が円滑化され得る例示的、非限定的動作環境のブロック図である。
以下の詳細な説明は、単に例示であり、実施形態または実施形態の適用もしくは使用あるいはその両方を制限することは意図されていない。さらに、前述の技術分野または発明の概要のセクションにおいてあるいは発明を実施するための形態のセクションにおいて提示される任意の表現または黙示された情報によって制約される意図はない。
1つまたは複数の実施形態が、図面を参照してここで説明され、そこで、類似の参照番号は、全体を通して、類似の要素を参照するために使用される。以下の記述では、説明を目的として、多くの具体的な詳細が、1つまたは複数の実施形態のより徹底した理解をもたらすために、記載されている。しかしながら、様々な場合に、1つまたは複数の実施形態が、これらの具体的な詳細なしに、実施され得ることは明らかである。
図1は、本明細書に記載の1つまたは複数の実施形態による、オンチップ・センサを介する電圧管理を円滑にする例示的、非限定的システム100のブロック図を示す。本開示において説明されるシステム(たとえば、システム100など)、装置、またはプロセスの態様は、機械内に具現化された、たとえば、1つまたは複数の機械に関連付けられた1つまたは複数のコンピュータ可読媒体において具現化された、機械実行可能構成要素を構成し得る。1つまたは複数の機械、たとえば、コンピュータ、計算デバイス、仮想機械など、によって実行されるとき、そのような構成要素は、記載されている動作を機械に実行させることができる。
本明細書で開示されるように、集積回路(たとえば、プロセッサ)は、電力供給装置などの電源から電力を受信して、関連する電気回路のための電源電圧および電源電流を提供することができる。負荷時には電気回路によって引き出される電流の量は、電気回路の性能の関数になり得る。回路ローディングは、変化し得、供給される電圧レベルに作用し得る引き出される電流の変化に関連付けられ得る。定義された選択可能な閾値電圧レベルからの電圧の降下は、「電圧ドループ」と称され得る。さらに、電力供給ノイズは、電力供給装置から電圧を受信する電気回路に伝搬し得、プロセッサ内の回路ノードにおいて電圧ドループの原因になり得る。電圧を定義されたフロア閾値レベルに移行させる電圧ドループは、回路の動作に有害になり得る。そのようなものとして、電圧は、ドループを含む電圧変動が回路の動作を損なうことなく生じることを可能にするために、動作電圧値プラス限界電圧安全値に基づいて、回路に供給され得る。限界安全電圧バンドは、動作電圧値未満の電圧降下から回路を保護することができる。
動作に加えて安全マージンでの電圧および電流の提供は、単に動作値での電圧および電流の提供より高い電力レベルになり得る。そのようなものとして、限界電圧安全値を減らすことは、より少ない電力の供給をもたらし得るが、電圧レベルが動作電圧値未満に降下し得るまで、電圧変動のより少ない許容範囲をもたらし得る。電圧ドループ・イベントの間により少ない電流を引き出すように電気回路の性能を調整することで、たとえば、電圧ドループの影響を緩和し、電圧ドループの総量を減らすことができる。電圧ドループ発生が早く判定され得るほど、電圧ドループを緩和するための訂正をより速く行うことができ、動作電圧閾値未満に降下することから電気回路をよりよく保護することができる。電圧ドループ緩和が迅速に適用される場合、回路のための効果的な形の保護を残しつつ、限界安全値が低減されることを可能にし、電圧ドループの大きさは、よりよく制約され得る。これは、電圧ドループ緩和のより遅い適用で一般に生じるものより低い電力レベルで電力供給装置が動作することを可能にし得る。
たとえば、限界安全バンド内でのみ弱るおよび作動電圧値に移行しない、安全な電圧ドループと比較して、危険な電圧ドループ、たとえば、作動電圧値に移行するドループ、回路への損傷をもたらし得るドループ、無効な処理などの検出は、誤検知イベントをもたらし得、そこで、電圧ドループは、安全な電圧ドループであるが、危険な電圧ドループであると、またはその開始であると考えられる。検出パラメータがますます厳密にされる場合に、たとえば、危険な電圧ドループに属するとされるパラメータが、安全な電圧ドループに属するとされるものと十分に異なっていない場合に、誤検知イベントの数は、増加し得る。緩和技法が、誤検知ドループ・イベントに適用される場合、これは、回路の性能を低下させ得る。実際の危険な電圧ドループ・イベントが生じ始めていない限り、誤検知イベント判定を減らすことで、これに応じて、回路が電圧ドループ緩和技法を開始しないことによって公称レベルで実行することを可能にすることができる。
様々な実施形態において、システム100は、プロセッサを備える任意のタイプの構成要素、機械、デバイス、施設、装置、または器具あるいはその組合せにおいて使用することができる、またはワイヤード・ネットワークまたはワイヤレス・ネットワークあるいはその両方との効果的または有効なあるいはその両方の通信の能力を有することができる、あるいはその両方が可能である。システム100を備え得る構成要素、機械、装置、デバイス、施設、または器具あるいはその組合せは、タブレット計算デバイス、ハンドヘルド・デバイス、サーバ・クラス計算機械またはデータベースあるいはその両方、ラップトップ・コンピュータ、ノートブック・コンピュータ、デスクトップ・コンピュータ、携帯電話、スマートフォン、消費者電化製品または器具類あるいはその両方、工業的または商業的あるいはその両方のデバイス、ハンドヘルド・デバイス、デジタル・アシスタント、マルチメディア・インターネット対応電話、マルチメディア・プレイヤなどを含み得る。
図示するように、システム100は、第1のユニット120および第2のユニット130として示された、1つまたは複数のユニットに分けることができる、プロセッサ・コア110を備え得る。第1のユニット120は、第1の電圧センサ122、第1の電流センサ124、および第1のローカル制御装置126を備え得る。第2のユニット130は、第2の電圧センサ132、第2の電流センサ134、および第2のローカル制御装置136を備え得る。さらに、プロセッサ・コア110は、グローバル制御装置140および少なくとも1つのメモリ112を備え得る。グローバル制御装置140は、プロセッサ・コア110内の論理的集中点にあり得る。たとえば、いくつかの実施形態において、グローバル制御装置140は、プロセッサ・コア110の端に置かれ得る。
第1の電圧センサ122は、第1のユニット120の回路ノードにおいて電圧を検出することができる。第1の電圧ドループは、検出された電圧に基づいて判定され得る。第1の電圧ドループの検出に基づいて、第1の電圧センサ122は、第1の電圧ドループに関する情報を第1のローカル制御装置126およびグローバル制御装置140に送信することができる。たとえば、第1の電圧ドループの検出時またはその後に、第1の電圧センサ122は、第1の信号を第1のローカル制御装置126に送ることができる。さらに、第1の電圧センサ122は、第2の信号をグローバル制御装置140に送ることができる。これに基づいて、第1のローカル制御装置126は、緩和レイテンシ212を条件とするが、第1の電圧ドループを停止する、遅らせる、または反転することができる、第1のノイズ緩和手続きを実施することができる。第1のローカル制御装置126によって実施されるものとしての、第1のノイズ緩和手続きの適用の指示は、直接に、グローバル制御装置140を介してなどで、第2のローカル制御装置136に伝えることができる。さらに、第1の電圧センサ122からの指示を受信時またはその後に、グローバル制御装置140は、グローバル対策手続きがプロセッサ・コア110内で実施されるべきかを判定することができる。同様に、第2の電圧センサ132を介して検出された電圧は、直接に、グローバル制御装置140を介してなどで、第1のローカル制御装置126に通信され得る。
一態様において、第1の電圧センサ122による電圧ドループの検出は、危険な電圧ドループ、安全な電圧ドループなどになり得る。そのようなものとして、たとえば、電圧ドループ緩和技法を介して、検出された電圧ドループが対処されるべきであることを確認することが望ましいことがある。一態様において、誤検知イベント、たとえば、安全な電圧ドループ、に応答して電圧ドループ緩和技法を適用することは、緩和技法の一部としてプロセッサの性能の遅延を不必要にもたらし得る。そのようなものとして、検出された電圧ドループを危険なまたは潜在的に危険な電圧ドループとして認証することは、限界電圧安全レベルを下げることによってプロセッサがより少ない電力を引き出すことも可能にしつつ、性能の低下を抑えてプロセッサが実行することを可能にすることができる。
そのようなものとして、一実施形態において、第1の電流センサ124は、プロセッサ・コア110の第1のユニットのノード間の電流を判定することができる。一実施形態において、第1の電流センサ124は、電流センサになり得る。しかしながら、別の実施形態において、第1の電流センサ124は、電流プロキシ構成要素になり得る。電流センサは、電流を測定することができ、一方、電流プロキシ構成要素は、非電流基準に基づいて電流を推測または判定することができる。一例として、非電流基準は、単位時間当たりの動作の数になり得る。電流の増加は単位時間当たりの動作の増加と相関を有すると判定された場合、単位時間当たりの動作の数は、電流のプロキシになり得、たとえば、単位時間当たりの動作の数が増える場合、引き出される電流も増える。検出された電圧ドループおよび引き出される電流の対応する増加がある場合、電圧関連ドループは危険な、または潜在的に危険な、電圧ドループであり、誤検知(または安全な)電圧ドループではないと判定することができる。したがって、電圧ドループ緩和技法は、検出された電圧ドループを危険な、または潜在的に危険な、電圧ドループとして認証したことに応答して、開始され得る。さらに、たとえば、危険な電圧ドループとしてなどの、電圧ドループの認証は、直接にまたはグローバル制御装置140を介して、他のユニット、たとえば、第2のユニット130など、に通信され得る。
少なくとも1つのメモリ112は、プロセッサ・コア110によって実施することができる、コンピュータ実行可能構成要素またはコンピュータ実行可能命令あるいはその両方を記憶することができる。少なくとも1つのメモリ112は、本明細書で論じられるようなオンチップ電圧管理の実施に関連するプロトコルを記憶することができる。さらに、システム100が、本明細書に記載のようにオンチップ・センサを介する電圧管理を達成するために、記憶されたプロトコルまたはアルゴリズムあるいはその両方を使用することができるように、少なくとも1つのメモリ112は、第1のユニット120、第2のユニット130、およびグローバル制御装置140の間の通信を制御するためのアクションを円滑にすることができる。
前述のように、第1のユニット120内の第1のローカル制御装置126または第2のユニット130内の第2のローカル制御装置136あるいはその両方が、電圧ドループを検出するまたは認証するあるいはその両方を行うことができ、それぞれの電圧ドループ緩和手続きを実施することができる。たとえば、図2は、たとえば、電力供給が、定義された電圧値未満に下がった場合、プロセッサの機能が損なわれ得、システム100は、誤検知電圧ドループ・イベントの検出に応答して、プロセッサ・コア110がより低い電力で動作することおよび性能の低下を減らすもしくはなくすことを可能にすることができる、システム100の保護特質を反映することができる電圧ドループ検出および緩和の例示的、非限定的グラフ200を示す。
図2を見ると、電圧ドループの検出と緩和手続きの実施との間の遅延またはラグを含む閾値でトリガされる電圧ドループ検出および緩和の例示的、非限定的グラフが示されている。簡潔にするために、本明細書に記載の他の実施形態において使用される類似の要素の繰り返しの説明は省かれる。
供給電圧レベル202が、グラフ200の縦軸に示されており、時間204が、横軸に示されている。プロット線206は、プロセッサ・コア(または、プロセッサ・コアの一部)の供給電圧値を示す。供給電圧値がモニタされるとき、電圧ドループが、208に示すように、検出され得、そこで、電圧レベルは、選択可能な閾値電圧レベル214に移行した。検出に基づいて、電圧ドループの指示が、判定された電圧ドループの緩和の命令を提供することができる制御装置、たとえば、第1のローカル制御装置126、第2のローカル制御装置136、グローバル制御装置140など、に送信され得る。さらに、誤検知電圧ドループ・イベントを検出するために、ならびに、判定された電圧ドループが誤検知イベント、たとえば安全な電圧ドループ、であると見なされる場合に緩和技法の適用を未然に防ぐために、判定された電圧ドループの認証が使用され得る。低減/緩和手続きは、時間遅延の後に、210に示されるように、実施され得る。電圧ドループが検出されたとき(208における)と低減/緩和が適用されるとき(210における)との間の緩和レイテンシ212は、検出された電圧ドループの通信、処理、および認証の結果であることがある。これらの遅延の間、供給の電圧は、一部の例では、さらに弱り得る。検出された電圧ドループは、誤検知イベントへの無関係な応答を防ぐために、他のセンサを介して認証することができるので、提供される様々な態様は、通常の供給電圧により近くドループ検出が生じることを可能にする。結果として、プロセッサは、より少ない電力を引き出し得、緩和が誤検知電圧ドループ・イベントに適用されない公称レベルで実行することができる。
図3は、電圧ドループの検出と緩和手続きの実施との間の遅延またはラグを含む勾配でトリガされる電圧ドループ検出および緩和の例示的、非限定的グラフを示す。簡潔にするために、本明細書に記載の他の実施形態において使用される類似の要素の繰り返しの説明は省かれる。
供給電圧レベル302はグラフ300の縦軸に示され、時間304は横軸に示されている。プロット線306は、プロセッサ・コア(またはプロセッサ・コアの一部)の供給電圧値を示す。供給電圧値がモニタされるとき、電圧ドループが、308に示すように、検出され得、そこで、306と308との間の電圧レベルは、単位時間当たりの十分な勾配を有する、たとえば、306と308との間のプロット線の勾配は、時間の変化を通した電圧の変化(dV/dt)に関するルールを満たすと判定される。検出に基づいて、電圧ドループの指示が、制御装置、たとえば、第1のローカル制御装置126、第2のローカル制御装置136、グローバル制御装置140など、に送信され得、制御装置は、判定された電圧ドループの緩和の命令を提供し得る。さらに、判定された電圧ドループの認証が、誤検知電圧ドループ・イベントを検出するために、および判定された電圧ドループが誤検知電圧ドループ・イベントであることが発見された場合に緩和技法の適用を未然に防ぐために、使用され得る。低減/緩和手続きは、時間遅延の後、310に示されるように、実施することができる。電圧ドループが検出されたとき(306と308との間の勾配に基づいて、308で)と低減/緩和が適用されたとき(310において)との間の緩和レイテンシ312は、検出された電圧ドループの通信、処理、および認証の結果であることがある。これらの遅延の間、供給の電圧は、いくつかの例では、図示されるように、さらに弱り得る。検出された電圧ドループは、他のセンサを介して認証されて誤検知イベントへの無関係な応答を防ぐことができるので、本明細書に記載の様々な態様は、ドループ検出が通常の供給電圧により近く生じることを可能にする。結果として、プロセッサは、より少ない電力を引き出すことができ、緩和が誤検知電圧ドループ・イベントに適用されない公称レベルで実行することができる。
図4は、本明細書に記載の1つまたは複数の実施形態による、オンチップ・センサを介する電圧管理または1つまたは複数のプロセッサ・コアの間での電圧ドループ緩和状態の共有あるいはその両方を円滑にする例示的、非限定的システム400のブロック図を示す。簡潔にするために、本明細書に記載の他の実施形態において使用される類似の要素の繰り返しの説明は省かれる。
システム400が、システム100の構成要素または機能性あるいはその両方のうちの1つまたは複数を備えることが可能であり、逆もまた可能である。図示するように、プロセッサ・コア110は、第1のユニット120および第Nのユニット430(第2のユニット130と同じ、または類似でもよい)として図示された、2つ以上のユニットを含むことができ、Nは整数である。たとえば、プロセッサ・コア110は、いくつかの実装形態による3つ以上のユニットを備え得る。第Nのユニット430は、第Nの電圧センサ433(第2の電圧センサ132と同じまたは類似でもよい)、第Nの電流センサ434(第2の電流センサ134と同じまたは類似でもよい)、および第Nの制御装置436(第2のローカル制御装置136と同じまたは類似でもよい)を備え得る。前述のように、第Nのユニット430は、図1に関して図示および記載されるように、第1のユニット120の構成要素または機能性あるいはその両方のうちの1つまたは複数を含み得る。
第1のユニット120は、送信器構成要素422および制御ループ406を介してグローバル制御装置140と通信することができる。さらに、第Nのユニット430は、制御ループ408を介してグローバル制御装置140と通信することができる。第1のユニット120はまた、送信器構成要素422および制御ループ404を介して第1のローカル制御装置126と通信することができ、第Nのユニット430はまた、第Nの送信器構成要素432を介して第Nのローカル制御装置436と通信することができる。第1のユニット120と第Nのユニット430との間の通信は、グローバル制御装置140、または明確性および簡潔性を目的として示されていない他の制御ループを介することができる。
第1のローカル制御装置126は、電圧ドループ情報、電圧ドループの認証に関する認証情報、緩和技法の開始に関する設けられた緩和情報などの通信を円滑にすることができる通信構成要素424を備えることができる。通信構成要素424は、第1のユニット120内、第1のユニット120と第Nのユニット430との間、第1のユニット120とグローバル制御装置140との間、あるいはプロセッサ・コア110上のまたは外の他のどこかでの情報のルーティングを助けることができる。
第1のローカル制御装置126は、電圧ドループ・イベントの検出または電圧ドループ・イベントの認証あるいはその両方に応答して緩和技法の開始を円滑にすることができる実施構成要素426を備えることができる。一態様において、電圧ドループの緩和は、概して、本開示の範囲外であるが、すべてのそのような緩和技法は、明確性および簡潔性を目的として明示的に述べられていない場合でも本開示の範囲内にある。一例として、電圧ドループ緩和技法は、単位時間当たりの引き出される電流を減らすために単位時間当たりの命令の数を抑える(throttle)ことを含み得る。もう1つの例として、負荷バランシングが、第1のユニット120でのローディングを減らす、および電圧ドループを緩和するために引き出される電流の低減をもたらすために、負荷の少ないプロセッサ・ユニット、たとえば、第Nのユニット430など、にいくつかの動作を移すことができる。さらなる例として、タイミング・マージンは、プロセッサによって引き出される電流を減らすために、緩めることができる。他の例が、容易に理解され、本明細書で開示されるように電圧ドループが認証される場合に、同等に適用可能になり得る。
グローバル制御装置140は、プロセッサ・コア110の第1から第Nのユニット、たとえば120~430、の間、プロセッサ・コア110のユニットと図示されていない他のプロセッサとの間などでの情報のルーティングを助けることができる通信モジュール442を備えることができる。これは、1つまたは複数のユニット、たとえば120~430など、の間の、1つまたは複数のプロセッサ・コア、たとえば110など、の間の、あるいは1つまたは複数のプロセッサ・コアを備える1つまたは複数のプラットフォームを横断する電圧ドループ・イベントの監視を円滑にすることができる。そのようなものとして、電圧変動、危険なドループ、検出された誤検知イベントなどが、たとえば、誤検知の検出の精度に作用し得る、選択可能な閾値レベルの判定において、限界電圧安全レベルの選択において、引き出されている実際の電流との電流プロキシ相関関係に関するルールを更新するためになど、本開示の主題の適用をさらに改良するために判定および分析され得る。
さらに、グローバル制御装置140は、電圧ドループ緩和技法の適用に関連してどの命令を出すかを決定することができる決定構成要素444および命令構成要素446を備えることができる。一例として、決定構成要素は、緩和技法を決定することができ、メモリ112から命令構成要素446を介して、対応する命令にアクセスすることができる。グローバル制御装置140は、次いで、通信モジュール442を介して、第1から第Nのユニット、たとえば120~430など、のうちの1つまたは複数にこれらの選択された命令を広めることができる。そのようなものとして、第1から第Nのユニットは、開始された電圧ドループ緩和技法をローカルに実施するための命令で、グローバル制御装置140を介して、プロビジョニングされ得る。これは、有利な緩和技法を備えるようにユニットを更新するなどして、緩和技法の調整を円滑にすることができる。
図5は、本明細書に記載の1つまたは複数の実施形態による、1つまたは複数のプロセッサ・コアの間での、選択可能な閾値情報に基づく、オンチップ・センサを介する電圧管理のために使用される例示的、非限定的システム500のブロック図を示す。簡潔にするために、本明細書に記載の他の実施形態において使用される類似の要素の繰り返しの説明は省かれる。
システム500は、システム100、システム400の構成要素または機能性あるいはその両方のうちの1つまたは複数を備えることができ、逆もまた同様である。図示するように、プロセッサ・コア110は、第1のユニット120を備えることができる。第1のユニット120は、第1のユニット120のノードにおける電圧、たとえば、206、306などに沿った電圧、を検出することができる第1の電圧センサ122を備えることができる。一実施形態において、ノードにおける電圧は、閾値電圧レベル、たとえば、214など、に関するルールを満たすと、論理構成要素550によって、判定され得、電圧勾配に関するルール、たとえば、306と308との間の単位時間当たりの変化など、またはノードの他の電圧特性、を満たすと判定され得る。論理構成要素550は、電圧ドループ・イベントが検出されたことを示すための閾値電圧レベル、たとえば、214など、に関連し得る、選択可能な閾値情報560を受信することができる。同様に、選択可能な閾値情報560は、電圧ドループ・イベントが検出されたことを示すことができる閾値電圧勾配レベル、たとえば、306と308との間のdV/dtなど、に関連し得る。
第1のユニット120は、第1の電流センサ124を備え得る。第1の電流センサ124は、電流を測定することができる、または本明細書で開示されるような電流のプロキシである値を測定することができる。論理構成要素550は、電流、または電流プロキシ、情報を使用して、対応する検出された電圧ドループ・イベントを認証することができる。一例として、電圧ドループが検出されるが、十分に有意の対応する電流引き込みが存在しない場合、電圧ドループは、安全な電圧ドループ、たとえば、誤検知イベント、と見なすことができる。対応する電流引き込みの充足性は、電流または電流プロキシ情報が充足性に関するルールを満たすかの判定に基づくことができる。例として、選択可能な閾値に移行する瞬間電流/プロキシ値は、充足性を示すことができ、選択可能な閾値に移行する単位時間当たりの電流の変化は、充足性を示すことができ、選択可能な閾値に移行する選択可能な期間の平均電流は、充足性を示すことができる、などがある。充足性ルールのさらに多くの例が示され得る一方で、明確性および簡潔性を目的として、それらのすべては列挙され得ないが、すべてのそのようなルールは、明示的に述べられていなくても、本開示の範囲内にあると考えられる。
システム500の502において、コア110~115は、ローカル緩和決定通知情報、たとえば、570など、を他のコアに知らせるために、互いに通信することができる。したがって、本明細書で開示されるように、コア110~115のうちの1つまたは複数は、第1のユニット120において具現化された構成要素などを備え得ることに留意されたい。これは、コア110~115のうちの1つまたは複数が、検出された電圧ドループ、たとえば、特定のコアに対するローカルなセンサを介する電圧ドループの検出、認証、または緩和あるいはその組合せ、への応答をローカルに決定することを可能にし得る。さらに、ローカルな応答は、他のコアに通信され得る。一態様において、これは、他のコアが、たとえば、それらが検出した電圧ドループは、電圧ドループが誤検知イベントであることをコア110~115のうちの1つまたは複数が指示する場合に、安全な電圧供給ノイズに関連付けられ得ると判定することを可能にすることができる。もう1つの例として、コア110~115のコアにおける認証された電圧ドループは、検出された電圧ドループにより迅速に応答するために、別のコアによって使用することができ、たとえば、1つのコアが電圧ドループを認証した場合、別のコアにおいて検出された電圧ドループが誤検知であり得る可能性は低くなり得る。さらに、示されていないが、第1のプロセッサのコアは、緩和決定通知情報570を第2のプロセッサの1つまたは複数のコアに通信することができる。さらに、第1のおよび第2のプロセッサは、異なるシステムに含まれ得るが、一般に、それらは動力源を共有している可能性があり、たとえば、電力供給装置が2つの計算デバイスによって使用される場合、第1の計算デバイスの第1のプロセッサの第1のコアは、緩和決定通知情報570を第1の計算デバイスの第1のプロセッサの第3のコアにまたは第1の計算デバイスの第3のプロセッサの第4のコアにあるいはその両方に通信することに加えてさらに、緩和決定通知情報570を第2の計算デバイスの第2のプロセッサの第2のコアに通信することができる。
電圧ドループが、充足性ルールを満たすと判定された場合、その電圧ドループは、たとえば、危険な電圧ドループに、認証されると判定され得、そして、電圧ドループ緩和が、開始され得る、または後に続いて起きることを他の方法で可能にされ得る。いくつかの実施形態において、検出された電圧ドループが誤検知イベントであると判定することは、緩和技法の適用を停止、阻止、または反転させることができる。そのようなものとして、緩和は、の認証を前提として生じることができ、あるいは、緩和は、電圧ドループの認証を前提として継続することを可能にされ得る。緩和決定情報562は、第1の電圧センサ122を介する電圧ドループの検出および第1の電流センサ124を介する電圧ドループの認証に基づく緩和技法の開始、停止、変更、反転、許可などに関する情報を含み得る。さらに、緩和決定通知情報570は、502に示すように、たとえば、異なるコア110~115の間のコア間通信504などとして、送信器構成要素422を介して第1のユニット120から通信され得る。緩和決定通知情報570は、緩和決定情報562を介して適用される緩和技法について他のシステム、コア、デバイスなどが評価されることを可能にし得る。
図6は、本明細書に記載の1つまたは複数の実施形態による、オンチップ・センサを介する電圧管理を円滑にする例示的、非限定的なコンピュータで実施される方法600の流れ図を示す。簡潔にするために、本明細書に記載の他の実施形態において使用される類似の要素の繰り返しの説明は省かれる。
コンピュータで実施される方法600の602では、プロセッサ・コアの第1の領域における電圧ドループが、検出され得る(たとえば、第1の電圧センサ122などを介して)。たとえば、プロセッサは、2つ以上の異なる領域またはユニットに分割され得る。それぞれの電圧センサ構成要素は、2つ以上の異なる領域に含まれ得る。たとえば、第1の電圧センサ構成要素は第1の領域内に置かれ得、第2の電圧センサ構成要素は第2の領域内に置かれ得、次の電圧センサ構成要素は次の領域内に置かれ得る。いくつかの実装形態によれば、1つまたは複数の領域は、2つ以上の電圧センサ構成要素を備え得る。さらに、それらの2つ以上の領域のうちの領域は、異なる量の電圧センサ構成要素を備え得る。たとえば、第1の領域は、1つの電圧センサ構成要素を備え得、第2の領域は、3つの電圧センサ構成要素を備え得る。別の例では、第1の領域は、2つの電圧センサ構成要素を備え得、第2の領域は、3つの電圧センサ構成要素を備え得、そして、第3の領域は、2つの電圧センサ構成要素を備え得る。
コンピュータで実施される方法600の604で、電圧ドループ情報が、別のセンサ、たとえば、電流センサ、電流プロキシ・センサなど、を介して認証され得、そこで、他方のセンサは電圧ドループ・センサ(たとえば、第1の電流センサ124などを介する)ではない。そこでは、たとえば、プロセッサは、2つ以上の異なる領域またはユニットに分割され得る。それぞれの電流センサ構成要素は、2つ以上の異なる領域に含まれ得る。たとえば、第1の電流センサ構成要素は、第1の領域内に置かれ得、第2の電流センサ構成要素は、第2の領域内に置かれ得、そして、次の電流センサ構成要素は、次の領域内に置かれ得る。いくつかの実装形態によれば、1つまたは複数の領域は、2つ以上の電流センサ構成要素を備え得る。さらに、それらの2つ以上の領域のうちの領域は、異なる量の電流センサ構成要素を備え得る。たとえば、第1の領域は1つの電流センサ構成要素を備え得、第2の領域は3つの電流センサ構成要素を備え得る。別の例では、第1の領域は2つの電流センサ構成要素を備え得、第2の領域は3つの電流センサ構成要素を備え得、そして、第3の領域は2つの電流センサ構成要素を備え得る。認証は、たとえば、電流が十分に有意であるという判定、たとえば、電流または電流プロキシ情報が充足性に関するルールを満たすかの判定、に基づき得る。
さらに、コンピュータで実施される方法600の606では、電圧ドループを認証すること、たとえば、電圧ドループは誤検知イベントではないと判定すること、に応答して、第1の緩和応答が、プロセッサ・コアの第1の領域において(たとえば、第1のローカル制御装置126などを介して)適用され得る。この段階で、方法600は終了することができる。第1の緩和応答の適用は、ローカル制御装置126など、論理構成要素550など、または他の構成要素から受信されたローカル命令に応答して生じ得る。命令はまた、本明細書に記載のように、他のローカル制御装置、たとえば136など、に、グローバル制御装置、たとえば140など、に、または別のデバイスもしくはシステムに、あるいはその組合せに提供され得る。
図7は、本明細書に記載の1つまたは複数の実施形態による、オンチップ・センサを介する電圧管理および閾値電流ルールの充足を実施する例示的、非限定的なコンピュータで実施される方法700の流れ図を示す。簡潔にするために、本明細書に記載の他の実施形態において使用される類似の要素の繰り返しの説明は省かれる。
コンピュータで実施される方法700の702において、電圧ドループが、(たとえば、第1の電圧センサ122などを介して)プロセッサ・コアの第1の領域において検出され得る。いくつかの実装形態によれば、電圧ドループを検出することは、少なくとも1つの電圧値のアナログもしくはデジタル測定または本明細書に記載のように2つ以上の電圧測定から電圧勾配を判定することあるいはその両方を含み得る。
コンピュータで実施される方法700の704において、対応する電流が、(たとえば、第1の電流センサ124などを介して)判定され得る。電流は、測定された電流でもよく、または、いくつかの実施形態では、本明細書に記載のように、単位時間当たりの命令の数などの、電流のプロキシ・メトリックによって判定され得る。
さらに、コンピュータで実施される方法700の706において、対応する電流、または電流プロキシが閾値電流値に関するルールを満たす(たとえば、第1のローカル制御装置126など、論理構成要素550などを介して)かが判定され得る。閾値電流値は、選択可能な閾値電流値でもよい。さらに、閾値電流値は、閾値、閾値勾配値などでもよい。
閾値電流値に関するルールが満たされているかどうか(たとえば、第1のローカル制御装置126など、論理構成要素550などを介して)の判定が、コンピュータで実施される方法700の708において行われ得る。ルールが満たされていない場合、方法700は702に戻り得る。ルールが満たされている場合、方法700は、710へと続き得る。コンピュータで実施される方法700の710で、電圧ドループ緩和技法が、(たとえば、第1のローカル制御装置126などを介して)適用され得、プロセッサ・コアの第1の領域に作用する。この段階で、方法700は終了し得る。
いくつかの実装形態によれば、第1の緩和技法の効果が、電圧ドループを解決しない、たとえば、電圧ドループが判定され続ける、と判定された場合、第2の緩和技法がさらに適用され得る。たとえば、第2の緩和技法を適用することは、プロセッサ・コアの第1の領域において第2の緩和技法を適用することを含み得る。この実施形態にはさらに、第3の緩和技法が、プロセッサ・コアの第2の領域において適用され得る。第2の緩和技法および第3の緩和技法は、それぞれの命令に基づき得る。一実施形態において、ローカル制御装置、たとえば、126、136など、から受信されたローカル命令は、グローバル制御装置、たとえば、140など、から受信された命令によって、オーバーライドされ得る。
図8は、本明細書に記載の1つまたは複数の実施形態による、電流センサを介して測定された電流に基づいてオンチップ・センサを介する電圧管理および閾値電流ルールの充足を実施する例示的、非限定的なコンピュータで実施される方法800の流れ図を示す。簡潔にするために、本明細書に記載の他の実施形態において使用される類似の要素の繰り返しの説明は省かれる。
コンピュータで実施される方法800の802で、プロセッサ・コアの第1の領域における電圧ドループが検出され得る(たとえば、第1の電圧センサ122などを介して)。たとえば、プロセッサは、2つ以上の異なる領域またはユニットに分割され得る。コンピュータで実施される方法800の804で、電流は、電流センサ・デバイス、たとえば、ホール効果センサ・デバイス、知られている抵抗値にわたる電流への電圧の変換など、を介して(たとえば、第1の電流センサ124などを介して)測定され得る。
コンピュータで実施される方法800の806で、804からの電流は、たとえば、電圧ドループは誤検知イベントではないと判定して(たとえば、第1のローカル制御装置126など、論理構成要素550などを介する)、本明細書で開示されるように電圧ドループを認証するために使用され得る。この段階で、方法800は終了し得る。検出された電圧ドループ・イベントに対応する電流情報は、たとえば、検出された電圧ドループが十分に有意の電流引き込みに対応する場合、電圧ドループを認証するために使用され得る。対応する電流引き込みの充足性は、電流情報が充足性に関するルールを満たすかの判定に基づき得る。例として、選択可能な閾値に移行する瞬間電流/プロキシ値は、充足性を示すことができ、選択可能な閾値に移行する単位時間当たりの電流の変化は、充足性を示すことができ、選択可能な閾値に移行する選択可能な期間の平均電流は、充足性を示すことができる、などがある。
図9は、本明細書に記載の1つまたは複数の実施形態による、オンチップ・センサを介する電圧管理および電気プロキシ構成要素を介して測定された電流に基づく閾値電流ルールの充足を可能にする例示的、非限定的なコンピュータで実施される方法900の流れ図を示す。簡潔にするために、本明細書に記載の他の実施形態において使用される類似の要素の繰り返しの説明は省かれる。
コンピュータで実施される方法900の902では、プロセッサ・コアの第1の領域における電圧ドループが検出され得る(たとえば、第1の電圧センサ122などを介して)。たとえば、プロセッサは、2つ以上の異なる領域またはユニットに分割され得る。コンピュータで実施される方法900の904では、電流が、たとえば、単位時間当たりの動作の数、温度などを判定して、電流プロキシ構成要素を介して(たとえば、第1の電流センサ124などを介して)測定され得る。
コンピュータで実施される方法900の906では、904からの電流プロキシ情報が、たとえば、電圧ドループは誤検知イベントではないと判定して(たとえば、第1のローカル制御装置126など、論理構成要素550などを介する)、本明細書で開示されるように電圧ドループを認証するために使用され得る。この段階で、方法900は終了し得る。検出された電圧ドループ・イベントに対応する電流プロキシ情報は、たとえば、検出された電圧ドループが、電流プロキシ情報を考慮して、十分に有意の電流引き込みに対応する場合、電圧ドループを認証することができる。対応する電流引き込みの充足性は、電流プロキシ情報が充足性に関するルールを満たすかの判定に基づき得る。例として、選択可能な閾値に移行する電流プロキシ値は、充足性を示すことができ、選択可能な閾値に移行する単位時間当たりの電流の変化(電流プロキシ情報を介して判定/推測されるものとしての)は、充足性を示すことができ、選択可能な閾値に移行する選択可能な期間の平均電流(電流プロキシ情報を介して判定/推測されるものとしての)は、充足性を示すことができる、などがある。
説明の単純化を目的として、コンピュータで実施される方法論は、一連の活動として図示および記述される。本発明は、図示された活動によってまたはその活動の順番によってあるいはその両方によって制限されないことを理解および認識すべきであり、たとえば活動は、本明細書で提示および説明されていない他の活動とともに、様々な順番でまたは同時にあるいはその両方で生じ得る。さらに、本開示の主題によるコンピュータで実施される方法論を実施するために、図示されているすべての活動は必要とされないことがある。加えて、コンピュータで実施される方法論は、別法として、状態図またはイベントを介して一連の相互に関連する状態として表され得ることが、当業者には理解および認識されよう。加えて、下記でおよび本明細書を通して開示されるコンピュータで実施される方法論は、そのようなコンピュータで実施される方法論のコンピュータへの移送および転送を円滑にするために、製造品に記憶することができることをさらに認識されたい。本明細書では、製造品という用語は、任意のコンピュータ可読デバイスまたは記憶媒体からアクセス可能なコンピュータ・プログラムを包含することが意図されている。
本開示の主題の様々な態様の状況を提供するために、図10ならびに以下の論考は、本開示の主題の様々な態様が実施され得る適切な環境の概要を提供することが意図されている。簡潔にするために、本明細書に記載の他の実施形態において使用される類似の要素の繰り返しの説明は省かれる。
図10は、本明細書に記載の1つまたは複数の実施形態が円滑化され得る例示的、非限定的動作環境のブロック図を示す。簡潔にするために、本明細書に記載の他の実施形態において使用される類似の要素の繰り返しの説明は省かれる。図10を参照すると、本開示の様々な態様を実施するための適切な動作環境1000はまた、コンピュータ1012を含み得る。コンピュータ1012はまた、処理装置1014、システム・メモリ1016、およびシステム・バス1018を含み得る。システム・バス1018は、システム・メモリ1016を含むがこれに限定されないシステム構成要素を処理装置1014に結合することができる。処理装置1014は、様々な利用可能なプロセッサのいずれかでもよい。デュアル・マイクロプロセッサおよび他のマルチプロセッサ・アーキテクチャはまた、処理装置1014として使用され得る。システム・バス1018は、メモリ・バスもしくはメモリ制御装置、周辺バスもしくは外部バス、または、業界標準アーキテクチャ(ISA)、マイクロチャネル・アーキテクチャ(MSA)、拡張ISA(EISA:Extended ISA)、IDE(Intelligent DriveElectronics)、VESAローカル・バス(VLB)、周辺構成要素相互接続(PCI:PeripheralComponent Interconnect)、カード・バス、ユニバーサル・シリアル・バス(USB)、高度グラフィックス・ポート(AGP:Advanced Graphics Port)、ファイアワイヤ(IEEE1394)、および小型コンピュータ用周辺機器インターフェース(SCSI:Small Computer Systems Interface)を含むがこれらに限定されない、任意の様々な利用可能なバス・アーキテクチャを使用するローカル・バス、あるいはその組合せを含む、いくつかのタイプのバス構造体のいずれかでもよい。システム・メモリ1016はまた、揮発性メモリ1020および不揮発性メモリ1022を含み得る。起動中など、コンピュータ1012内の要素間で情報を転送するための基本ルーティンを含む、基本入力/出力システム(BIOS:basic input/output system)は、不揮発性メモリ1022に記憶される。実例として、そして、限定ではなく、不揮発性メモリ1022は、読取り専用メモリ(ROM)、プログラマブルROM(PROM)、電気的プログラマブルROM(EPROM)、電気的消去可能プログラマブルROM(EEPROM)、フラッシュ・メモリ、または不揮発性ランダム・アクセス・メモリ(RAM)(たとえば、強誘電体RAM(FeRAM))を含み得る。揮発性メモリ1020はまた、外部キャッシュ・メモリとして機能する、ランダム・アクセス・メモリ(RAM)を含み得る。実例として、そして限定ではなく、RAMは、スタティックRAM(SRAM)、ダイナミックRAM(DRAM)、シンクロナスDRAM(SDRAM)、ダブル・データ・レートSDRAM(DDR SDRAM)、エンハンストSDRAM(ESDRAM)、シンクリンクDRAM(SLDRAM)、ダイレクト・ラムバスRAM(DRRAM)、ダイレクト・ラムバス・ダイナミックRAM(DRDRAM)、およびラムバス・ダイナミックRAMなどの多数の形で入手可能である。
コンピュータ1012はまた、取り外し可能な/取り外し不可能な、揮発性の/不揮発性のコンピュータ記憶媒体を含み得る。図10は、たとえば、ディスク記憶装置1024を示す。ディスク記憶装置1024はまた、磁気ディスク・ドライブ、フロッピ・ディスク・ドライブ、テープ・ドライブ、Jazドライブ、Zipドライブ、LS-100ドライブ、フラッシュ・メモリ・カード、またはメモリ・スティックのようなデバイスを含み得るが、これらに限定されない。ディスク記憶装置1024はまた、別個に、あるいは、コンパクト・ディスクROMデバイス(CD-ROM)、書き込み可能なCDドライブ(CD-Rドライブ)、書き換え可能なCDドライブ(CD-RWドライブ)またはデジタル多用途ディスクROMドライブ(DVD-ROM)などの光ディスク・ドライブを含むがこれらに限定されない、他の記憶媒体と組み合わせて、記憶媒体を含み得る。システム・バス1018へのディスク記憶装置1024の接続を円滑にするために、インターフェース1026などの、取り外し可能なまたは取り外し不可能なインターフェースが、通常は使用される。図10はまた、ユーザと適切な動作環境1000に記述された基本コンピュータ資源との間で媒介として活動するソフトウェアを示す。そのようなソフトウェアはまた、たとえば、オペレーティング・システム1028を含み得る。ディスク記憶装置1024に記憶され得る、オペレーティング・システム1028は、コンピュータ1012の資源を制御し、割り当てるように活動する。システム・アプリケーション1030は、たとえば、システム・メモリ1016にまたはディスク記憶装置1024に記憶された、プログラム・モジュール1032およびプログラム・データ1034を介するオペレーティング・システム1028による資源の管理を活用する。本開示は様々なオペレーティング・システムまたはオペレーティング・システムの組合せで実施され得ることは認識されるべきである。ユーザは、入力デバイス1036を介してコマンドまたは情報をコンピュータ1012に入力する。入力デバイス1036は、マウスなどのポインティング・デバイス、トラックボール、スタイラス、タッチ・パッド、キーボード、マイクロフォン、ジョイスティック、ゲーム・パッド、衛星放送受信用アンテナ、スキャナ、TVチューナ・カード、デジタル・カメラ、デジタル・ビデオ・カメラ、ウェブ・カメラなどを含むが、これらに限定されない。これらのおよび他の入力デバイスは、インターフェース・ポート1038を介してシステム・バス1018を通して処理装置1014に接続する。インターフェース・ポート1038は、たとえば、シリアル・ポート、パラレル・ポート、ゲーム・ポート、およびユニバーサル・シリアル・バス(USB)を含む。出力デバイス1040は、入力デバイス1036として同タイプのポートのうちのいくつかを使用する。したがって、たとえば、USBポートは、コンピュータ1012に入力を提供するために、およびコンピュータ1012から出力デバイス1040に情報を出力するために、使用することができる。出力アダプタ1042は、特別なアダプタを必要とする、いくつかある出力デバイス1040の中でも、モニタ、スピーカ、およびプリンタのような、いくつかの出力デバイス1040が存在することを示すために提供される。出力アダプタ1042は、実例として、そして限定ではなく、出力デバイス1040とシステム・バス1018との間の接続の方法を提供するビデオおよびサウンド・カードを含む。他のデバイスまたはデバイスのシステムあるいはその両方がリモート・コンピュータ1044などの入力能力および出力能力の両方を提供することに留意されたい。
コンピュータ1012は、リモート・コンピュータ1044などの1つまたは複数のリモート・コンピュータへの論理接続を使用するネットワーク環境において動作することができる。リモート・コンピュータ1044は、コンピュータ、サーバ、ルータ、ネットワークPC、ワークステーション、マイクロプロセッサベースの装置、ピア・デバイスまたは他の共通ネットワーク・ノードなどでもよく、また、通常は、コンピュータ1012に関連して記述される要素の多数またはすべてを含み得る。簡潔にするために、メモリ記憶装置1046のみが、リモート・コンピュータ1044と示されている。リモート・コンピュータ1044は、ネットワーク・インターフェース1048を介してコンピュータ1012に論理的に接続され、次いで、通信接続1050を介して物理的に接続される。ネットワーク・インターフェース1048は、ローカル・エリア・ネットワーク(LAN)、ワイド・エリア・ネットワーク(WAN)、セルラ・ネットワークなど、ワイヤまたはワイヤレスあるいはその両方の通信ネットワークを包含する。LAN技術は、光ファイバ分散データ・インターフェース(FDDI:Fiber Distributed Data Interface)、銅線分散データ・インターフェース(CDDI:Copper Distributed Data Interface)、イーサネット(R)、トークン・リングなどを含む。WAN技術は、2地点間リンク、サービス総合デジタル網(ISDN)のような回路交換網およびその変形形態、パケット交換網、およびデジタル加入者回線(DSL)を含むが、これらに限定されない。通信接続1050は、ネットワーク・インターフェース1048をシステム・バス1018に接続するために使用されるハードウェア/ソフトウェアを指す。通信接続1050は、説明の明瞭さを目的として、コンピュータ1012内部に示されているが、それはまたコンピュータ1012の外部でもよい。ネットワーク・インターフェース1048に接続するためのハードウェア/ソフトウェアはまた、単に例として、通常の電話級のモデム、ケーブル・モデムおよびDSLモデムを含むモデム、ISDNアダプタ、およびイーサネット(R)・カードなどの内部および外部技術を含み得る。
本発明は、任意の可能な技術的詳細レベルの統合におけるシステム、方法、装置またはコンピュータ・プログラム製品あるいはその組合せでもよい。コンピュータ・プログラム製品は、本発明の態様をプロセッサに実施させるためのコンピュータ可読プログラム命令を有する1つまたは複数のコンピュータ可読記憶媒体を含み得る。コンピュータ可読記憶媒体は、命令実行デバイスによって使用するための命令を保持および記憶することができる有形デバイスにすることができる。コンピュータ可読記憶媒体は、たとえば、電子記憶デバイス、磁気記憶デバイス、光記憶デバイス、電磁気記憶デバイス、半導体記憶デバイス、または前記の任意の適切な組合せにすることができるが、これらに限定されない。コンピュータ可読記憶媒体のより具体的な例の非包括的リストはまた、以下を含み得る:携帯用コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ(RAM)、読取り専用メモリ(ROM)、消去可能プログラマブル読取り専用メモリ(EPROMまたはフラッシュ・メモリ)、スタティック・ランダム・アクセス・メモリ(SRAM)、携帯用コンパクト・ディスク読取り専用メモリ(CD-ROM)、デジタル多用途ディスク(DVD)、メモリ・スティック、フロッピ・ディスク、パンチ・カードもしくは命令が記録された溝における隆起した構造体などの機械的にコード化されたデバイス、および前記の任意の適切な組合せ。本明細書では、コンピュータ可読記憶媒体は、無線波または他の自由に伝搬する電磁波など、一過性の信号それ自体、導波管または他の伝送媒体を介して伝搬する電磁波(たとえば、光ファイバ・ケーブルを通過する光パルス)、あるいはワイヤを介して送信される電気信号であるとして解釈されるべきではない。
本明細書に記載のコンピュータ可読プログラム命令は、それぞれの計算/処理デバイスにコンピュータ可読記憶媒体から、あるいはネットワーク、たとえば、インターネット、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワークまたはワイヤレス・ネットワークあるいはその組合せ、を介して外部コンピュータまたは外部記憶デバイスにダウンロードすることができる。ネットワークは、銅伝送ケーブル、光伝送ファイバ、ワイヤレス伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータまたはエッジ・サーバあるいはその組合せを備え得る。各計算/処理デバイス内のネットワーク・アダプタ・カードまたはネットワーク・インターフェースは、コンピュータ可読プログラム命令をネットワークから受信し、それぞれの計算/処理デバイス内のコンピュータ可読記憶媒体に記憶するためにそのコンピュータ可読プログラム命令を転送する。本発明の動作を実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セット・アーキテクチャ(ISA)命令、機械命令、機械依存の命令、マイクロコード、ファームウェア命令、状態設定データ、集積回路のための構成データ、あるいは、Smalltalk(R)、C++などのオブジェクト指向プログラミング言語と、たとえば、「C」プログラミング言語または類似のプログラミング言語などの手続き型プログラミング言語とを含む、1つまたは複数のプログラミング言語の任意の組合せで書かれたソース・コードまたはオブジェクト・コードにすることができる。コンピュータ可読プログラム命令は、ユーザのコンピュータで全体的に、ユーザのコンピュータで部分的に、スタンドアロンのソフトウェア・パッケージとして、ユーザのコンピュータで部分的におよびリモート・コンピュータで部分的に、あるいはリモート・コンピュータまたはサーバで全体的に実行することができる。後者のシナリオでは、リモート・コンピュータは、ローカル・エリア・ネットワーク(LAN)またはワイド・エリア・ネットワーク(WAN)を含む、任意のタイプのネットワークを介してユーザのコンピュータに接続することができ、あるいは、その接続は、外部コンピュータに行うことができる(たとえば、インターネット・サービス・プロバイダを使用してインターネットを介して)。いくつかの実施形態において、たとえば、プログラマブル論理回路、フィールド・プログラマブル・ゲート・アレイ(FPGA)、またはプログラマブル論理アレイ(PLA)を含む、電子回路は、本発明の態様を実行するために、コンピュータ可読プログラム命令の状態情報を使用して電子回路をカスタマイズすることによってコンピュータ可読プログラム命令を実行することができる。
本発明の態様は、本発明の実施形態による方法、装置(システム)、およびコンピュータ・プログラム製品の流れ図またはブロック図あるいはその両方を参照して本明細書で説明される。流れ図またはブロック図あるいはその両方の中の各ブロックと、流れ図またはブロック図あるいはその両方の中のブロックの組合せとは、コンピュータ可読プログラム命令によって実施され得ることが、理解されよう。コンピュータまたは他のプログラム可能データ処理装置のプロセッサを介して実行するこれらの命令が、流れ図またはブロック図あるいはその両方の1つまたは複数のブロックにおいて指定された機能/活動を実施するための方法を生み出すように、これらのコンピュータ可読プログラム命令は、汎用コンピュータ、専用コンピュータ、または他のプログラム可能データ処理装置のプロセッサに提供されて機械を生み出すことができる。命令が記憶されているコンピュータ可読記憶媒体が、流れ図またはブロック図あるいはその両方の1つまたは複数のブロックにおいて指定された機能/活動の態様を実施する命令を含む製造品を備えるように、これらのコンピュータ可読プログラム命令はまた、コンピュータ、プログラム可能データ処理装置、または他のデバイスあるいはその組合せに特定の方式で機能するように指示することができるコンピュータ可読記憶媒体に記憶され得る。コンピュータ、他のプログラム可能装置、または他のデバイスで実行する命令が、流れ図またはブロック図あるいはその両方の1つまたは複数のブロックにおいて指定された機能/活動を実施するように、コンピュータ可読プログラム命令はまた、コンピュータ、他のプログラム可能データ処理装置、または他のデバイスにロードされて一連の動作活動をコンピュータ、他のプログラム可能装置または他のデバイスで実行させてコンピュータで実施されるプロセスを生み出すことができる。
図中の流れ図およびブロック図は、本発明の様々な実施形態によるシステム、方法、およびコンピュータ・プログラム製品の可能な実施形態のアーキテクチャ、機能性、および動作を示す。これに関連して、流れ図またはブロック図内の各ブロックは、指定された論理機能を実施するための1つまたは複数の実行可能命令を含む、モジュール、セグメント、または命令の部分を表し得る。いくつかの代替実施形態において、ブロックに示された機能は、図に示された順番以外で生じ得る。たとえば、連続して示された2つのブロックは、実際には、ほぼ同時に実行され得、または、それらのブロックは、時には、関連する機能に応じて逆の順番で実行され得る。ブロック図または流れ図あるいはその両方の各ブロックと、ブロック図または流れ図あるいはその両方の中のブロックの組合せとは、指定された機能または活動を実行するあるいは専用ハードウェアおよびコンピュータ命令の組合せを実行する専用ハードウェアベースのシステムによって、実施され得ることにも留意されたい。
本主題は、1つまたは複数のコンピュータで実行するコンピュータ・プログラム製品のコンピュータ実行可能命令の一般的文脈において前述されているが、本開示は、他のプログラム・モジュールと組み合わせても、実施され得ることが、当業者には認識されよう。一般に、プログラム・モジュールは、特定のタスクを実行するまたは特定の抽象データ・タイプを実施するあるいはその両方を行う、ルーティン、プログラム、構成要素、データ構造体などを含む。さらに、本発明のコンピュータで実施される方法は、シングルプロセッサまたはマルチプロセッサ・コンピュータ・システム、ミニ計算デバイス、メインフレーム・コンピュータ、ならびにコンピュータ、ハンドヘルド計算デバイス(たとえば、PDA、電話)、マイクロプロセッサベースのまたはプログラム可能な消費者用または産業用電子機器などを含む、他のコンピュータ・システム構成で実施され得ることが、当業者には認識されよう。示されている態様はまた、通信ネットワークを介してリンクされたリモート処理デバイスによってタスクが実行される、分散型計算環境において実施され得る。しかしながら、本開示の態様のすべてではなくても、一部は、スタンドアロンのコンピュータで実施され得る。分散型計算環境において、プログラム・モジュールは、ローカル・メモリ記憶装置とリモート・メモリ記憶装置との両方に置かれ得る。
本願では、「構成要素」、「システム」、「プラットフォーム」、「インターフェース」などの用語は、コンピュータ関連エンティティあるいは1つまたは複数の特定の機能性を有する動作機械に関連するエンティティを指し得る、または含み得る、あるいはその両方が可能である。本明細書で開示されるエンティティは、ハードウェア、ハードウェアおよびソフトウェアの組合せ、ソフトウェア、または実行中のソフトウェアのいずれかにすることができる。たとえば、構成要素は、プロセッサで実行するプロセス、プロセッサ、オブジェクト、実行ファイル、実行のスレッド、プログラム、またはコンピュータあるいはその組合せでもよいが、これらに限定されない。実例として、サーバで実行するアプリケーションとサーバとの両方が構成要素になり得る。1つまたは複数の構成要素は、プロセスまたは実行のスレッドあるいはその両方の中に存在することが可能であり、構成要素は、1つのコンピュータに局在化することまたは2つ以上のコンピュータの間で分散することあるいはその両方が可能である。別の例では、それぞれの構成要素は、様々なデータ構造体がそこに記憶された様々なコンピュータ可読媒体から実行することができる。構成要素は、1つまたは複数のデータ・パケット(たとえば、ローカル・システムにおいて、分散型システムにおいて、または信号を介して他のシステムとインターネットなどのネットワークを横断してあるいはその組合せで別の構成要素と相互作用する1つの構成要素からのデータ)を有する信号によるなどして、ローカル・プロセスまたはリモート・プロセスあるいはその両方を介して通信することができる。もう1つの例として、構成要素は、プロセッサによって実行されるソフトウェアまたはファームウェア・アプリケーションによって動作させられる、電気または電子回路によって動作させられる機械的部品によって提供される特定の機能を有する装置でもよい。そのような場合、プロセッサは、装置の内部または外部でもよく、ソフトウェアまたはファームウェア・アプリケーションの少なくとも一部を実行することができる。さらに別の例として、構成要素は、機械的部品なしに電子構成要素を介して特定の機能を提供する装置でもよく、そこで、電子構成要素は、プロセッサ、あるいは電子構成要素の機能を少なくとも部分的にもたらすソフトウェアまたはファームウェアを実行するための他の方法を含み得る。一態様において、構成要素は、たとえば、クラウド計算システム内で、仮想機械を介して電子構成要素をエミュレートし得る。
加えて、「または」という用語は、排他的な「または」ではなくて包含的な「または」を意味することが意図されている。すなわち、特に指定のない限り、または文脈から明らかでない限り、「XがAまたはBを利用する」は、自然な包含的配列のいずれかを意味することが意図されている。すなわち、XがAを利用する、XがBを利用する、またはXがAおよびBの両方を利用する場合、そのとき、「XはAまたはBを利用する」は、前述の場合のいずれの下でも満たされる。さらに、本明細書および添付の図面において使用されるとき、冠詞「a(1つの)」および「an(1つの)」は、一般に、特に指定のない限り、または単数形を対象とすることが文脈から明らかでない限り、「1つまたは複数の」を意味すると解釈されるべきである。本明細書では、「例」または「例示的」あるいはその両方の用語は、例、実例、または例解を提供することを意味するために使用される。誤解を避けるために、本明細書で開示される主題は、そのような例によって制限されない。加えて、「例」または「例示」あるいはその両方として本明細書に記載された態様または設計は、必ずしも望ましいものとして解釈されるべきではなく、当業者に知られている同等の例示的構造および技法を除外することが意図されてもいない。
本明細書において使用されるとき、「プロセッサ」という用語は、シングルコア・プロセッサと、ソフトウェア・マルチスレッド実行能力を有するシングルプロセッサと、マルチコア・プロセッサと、ソフトウェア・マルチスレッド実行能力を有するマルチコア・プロセッサと、ハードウェア・マルチスレッド技術を有するマルチコア・プロセッサと、並列プラットフォームと、分散型共有メモリを有する並列プラットフォームとを含むがこれらに限定されない、任意の計算処理装置またはデバイスを実質的に指し得る。加えて、プロセッサは、集積回路、特定用途向け集積回路(ASIC)、デジタル信号プロセッサ(DSP)、フィールド・プログラマブル・ゲート・アレイ(FPGA)、プログラマブル論理制御装置(PLC:programmable logic controller)、複合プログラマブル論理デバイス(CPLD:complex programmable logic device)、個別ゲートまたはトランジスタ論理、個別ハードウェア構成要素、または本明細書に記載の機能を実行するように設計されたその任意の組合せを指し得る。さらに、プロセッサは、空間使用を最適化するまたはユーザ機器の性能を向上させるために、分子および量子ドットベースのトランジスタ、スイッチおよびゲートなどの、しかしこれらに限定されない、ナノスケール・アーキテクチャを活用することができる。プロセッサはまた、計算処理装置の組合せとして実装することができる。本開示において、「ストア」、「ストレージ」、「データ・ストア」、「データ・ストレージ」、「データベース」、および構成要素の動作および機能に関する実質的にすべての他の情報ストレージ構成要素などの用語は、「メモリ構成要素」、「メモリ」において具現化されたエンティティ、またはメモリを含む構成要素を指すために使用される。本明細書に記載のメモリまたはメモリ構成要素あるいはその両方は、揮発性メモリまたは不揮発性メモリのいずれかでもよく、あるいは揮発性メモリおよび不揮発性メモリの両方を含み得ることを理解されたい。実例として、そして、限定ではなく、不揮発性メモリは、読取り専用メモリ(ROM)、プログラマブルROM(PROM)、電気的プログラマブルROM(EPROM)、電気的消去可能ROM(EEPROM)、フラッシュ・メモリ、または不揮発性ランダム・アクセス・メモリ(RAM)(たとえば、強誘電体RAM(FeRAM))を含み得る。揮発性メモリは、たとえば、外部キャッシュ・メモリの機能を果たすことができる、RAMを含み得る。実例として、そして限定ではなく、RAMは、シンクロナスRAM(SRAM)、ダイナミックRAM(DRAM)、シンクロナスDRAM(SDRAM)、ダブル・データ・レートSDRAM(DDR SDRAM)、エンハンストSDRAM(ESDRAM)、シンクリンクDRAM(SLDRAM)、ダイレクト・ラムバスRAM(DRRAM)、ダイレクト・ラムバス・ダイナミックRAM(DRDRAM)、およびラムバス・ダイナミックRAM(RDRAM)など、多数の形で利用可能である。加えて、本明細書に記載のシステムまたはコンピュータで実施される方法の開示されるメモリ構成要素は、これらのおよび任意の他の適切なタイプのメモリを含むが、それらを含むように制限されない、ことが意図されている。
前述されているものは、システムおよびコンピュータで実施される方法の単なる例を含む。本開示の説明のために構成要素またはコンピュータで実施される方法のあらゆる考えられる組合せを記述することは、もちろん、不可能であり、当業者であれば、本開示の多数のさらなる組合せおよび配列が可能であることを認識することができる。さらに、「含む」、「有する」、「保有する」などの用語が、詳細な説明、請求項、付属書類、および図面において使用される限りにおいて、そのような用語は、請求項において暫定的単語として使用されるときに「備える」が解釈されるような「備える」という用語と類似の形で、包含的であることが意図されている。様々な実施形態の記述は、例解を目的として提示されているが、包括的であることまたは開示される実施形態に制限されることは意図されていない。記載された実施形態の範囲および思想を逸脱することなく、多数の修正形態および変形形態が、当業者には明らかとなろう。本明細書で使用される専門用語は、実施形態の原理、実際の適用、または市場で見つかる技術を介する技術的改良を最もよく説明するように、あるいは本明細書で開示される実施形態を当業者が理解することを可能にするように、選択された。

Claims (20)

  1. プロセッサと、
    前記プロセッサの第1のプロセッサ・コアと、
    前記第1のプロセッサ・コアに置かれた電圧ノイズセンサおよび電流プロキシ・センサと
    を備える、システムであって、
    前記プロセッサは、
    前記第1のプロセッサ・コアのために緩和手続きを適用するかどうかを判定するために、前記第1のプロセッサ・コアに関連付けられた前記電圧ノイズセンサおよび電流プロキシ・センサからの情報を組み合わせて、電力供給ノイズ情報、電力供給電圧勾配値および前記第1のプロセッサ・コアのノード間の電流の値を処理し、
    単位時間当たりの引き出される電流を減らすために単位時間当たりの命令の数を抑えることを含む前記緩和手続きを前記第1のプロセッサ・コアにおいて選択的に適用し、
    前記緩和手続きを選択的に適用することは、前記電流の前記値が増加しているかどうかと前記電流の前記値が定義された閾値より大きいかの判定に基づいており、
    前記電流の前記値が増加していないか前記電流の前記値が前記定義された閾値より大きくない場合、前記緩和手続きを適用する判定をオーバーライドして、前記緩和手続きを開始しない、
    システム。
  2. 前記プロセッサは、また、定義された時間間隔にわたり前記電流の前記値の大きさおよび変化率を判定する、請求項1に記載のシステム。
  3. 前記プロセッサは、また、前記大きさおよび前記変化率の判定に基づいて前記緩和手続きを適用し、また、前記第1のプロセッサ・コアにおいて前記緩和手続きを適用するかどうかについての判定を、前記プロセッサの少なくとも第2のプロセッサ・コアに、ブロードキャストする、請求項2に記載のシステム。
  4. 前記電圧ノイズセンサが、定義された電圧値における前記電力供給電圧勾配値をデジタル処理で測定する、請求項1に記載のシステム。
  5. 前記プロセッサは、また、前記第1のプロセッサ・コアにおいて前記緩和手続きを適用するかどうかについての判定を、前記プロセッサの少なくとも第2のプロセッサ・コアに、ブロードキャストする、請求項4に記載のシステム。
  6. 前記プロセッサは、また、前記第1のプロセッサ・コアにおける前記緩和手続きの適用の指示を、前記プロセッサの少なくとも第2のプロセッサ・コアに、ブロードキャストする、請求項1に記載のシステム。
  7. 前記プロセッサは、また、前記第1のプロセッサ・コアによって生成された前記電流の前記値が上昇傾向にないという判定に基づいて、前記緩和手続きの実施を阻止する、請求項1に記載のシステム。
  8. 前記プロセッサは、また、前記第1のプロセッサ・コアの前記ノード間の前記電流の前記値は選択された電流値に関するルールを満たさないという独立した判定に基づいて前記緩和手続きの実施を阻止する、請求項1に記載のシステム。
  9. 前記緩和手続きが、前記プロセッサの電力消費を低減する、請求項1に記載のシステム。
  10. プロセッサの第1のプロセッサ・コアのために緩和手続きを適用するかどうかを判定するために、前記第1のプロセッサ・コアに関連付けられた電圧ノイズセンサおよび電流プロキシ・センサからの情報を組み合わせて、電力供給ノイズ情報、電力供給電圧勾配値および前記第1のプロセッサ・コアのノード間の電流の値を処理することと、
    単位時間当たりの引き出される電流を減らすために単位時間当たりの命令の数を抑えることを含む前記緩和手続きを前記第1のプロセッサ・コアにおいて選択的に適用することと
    を含む、コンピュータで実施される方法であって、
    前記緩和手続きを選択的に適用することは、前記電流の前記値が増加しているかどうかと前記電流の前記値が定義された閾値より大きいかの判定に基づいており、
    前記電流の前記値が増加していないか前記電流の前記値が前記定義された閾値より大きくない場合、前記緩和手続きを適用する判定をオーバーライドして、前記緩和手続きを開始しない、
    コンピュータで実施される方法。
  11. 定義された時間間隔にわたり前記電流の前記値の大きさおよび変化率を判定することをさらに含む、請求項10に記載のコンピュータで実施される方法。
  12. 前記大きさおよび前記変化率の判定に基づいて前記緩和手続きを適用することと、
    前記第1のプロセッサ・コアにおいて前記緩和手続きを適用するかどうかについての判定を、前記プロセッサの少なくとも第2のプロセッサ・コアに、ブロードキャストすることと
    をさらに含む、請求項11に記載のコンピュータで実施される方法。
  13. 前記電圧ノイズセンサが、定義された電圧値における前記電力供給電圧勾配値をデジタル処理で測定する、請求項10に記載のコンピュータで実施される方法。
  14. 前記第1のプロセッサ・コアにおいて前記緩和手続きを適用するかどうかについての判定を、前記プロセッサの少なくとも第2のプロセッサ・コアに、ブロードキャストすること
    をさらに含む、請求項13に記載のコンピュータで実施される方法。
  15. 前記第1のプロセッサ・コアにおける前記緩和手続きの適用の指示を、前記プロセッサの少なくとも第2のプロセッサ・コアに、ブロードキャストすること
    をさらに含む、請求項10に記載のコンピュータで実施される方法。
  16. 前記第1のプロセッサ・コアによって生成された前記電流の前記値が上昇傾向にないという判定に基づいて、前記緩和手続きの実施を阻止すること
    をさらに含む、請求項10に記載のコンピュータで実施される方法。
  17. オンチップ・センサを介して電圧の管理を円滑にするコンピュータ・プログラムを記録したコンピュータ可読記憶媒体であって、前記コンピュータ・プログラムのプログラム命令が、
    プロセッサの第1のプロセッサ・コアのために緩和手続きを適用するかどうかを判定するために、前記第1のプロセッサ・コアに関連付けられた電圧ノイズセンサおよび電流プロキシ・センサからの情報を組み合わせて、電力供給ノイズ情報、電力供給電圧勾配値および前記第1のプロセッサ・コアのノード間の電流の値を処理することと、
    単位時間当たりの引き出される電流を減らすために単位時間当たりの命令の数を抑えることを含む前記緩和手続きを前記第1のプロセッサ・コアにおいて選択的に適用することと
    を前記第1のプロセッサ・コアに行わせるために、前記第1のプロセッサ・コアによって実行可能であり、
    前記緩和手続きを選択的に適用することは、前記電流の前記値が増加しているかどうかと前記電流の前記値が定義された閾値より大きいかの判定に基づいており、
    前記電流の前記値が増加していないか前記電流の前記値が前記定義された閾値より大きくない場合、前記緩和手続きを適用する判定をオーバーライドして、前記緩和手続きを開始しない、
    コンピュータ可読記憶媒体。
  18. 前記プログラム命令がさらに、定義された時間間隔にわたり前記電流の前記値の大きさおよび変化率を判定することを前記第1のプロセッサ・コアに行わせる、請求項17に記載のコンピュータ可読記憶媒体。
  19. 前記プログラム命令がさらに、
    前記大きさおよび前記変化率の判定に基づいて前記緩和手続きを適用することと、
    前記第1のプロセッサ・コアにおいて前記緩和手続きを適用するかどうかについての判定を、前記プロセッサの少なくとも第2のプロセッサ・コアに、ブロードキャストすることと
    を前記第1のプロセッサ・コアに行わせる、請求項1に記載のコンピュータ可読記憶媒体。
  20. 前記電圧ノイズセンサが、定義された電圧値における前記電力供給電圧勾配値をデジタル処理で測定する、請求項17に記載のコンピュータ可読記憶媒体。
JP2020524363A 2017-11-15 2018-09-07 オンチップ・センサを介する電圧管理 Active JP7289035B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/814,069 2017-11-15
US15/814,069 US11073884B2 (en) 2017-11-15 2017-11-15 On-chip supply noise voltage reduction or mitigation using local detection loops
PCT/EP2018/074189 WO2019096460A1 (en) 2017-11-15 2018-09-07 Voltage management via on-chip sensors

Publications (2)

Publication Number Publication Date
JP2021503125A JP2021503125A (ja) 2021-02-04
JP7289035B2 true JP7289035B2 (ja) 2023-06-09

Family

ID=63524298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020524363A Active JP7289035B2 (ja) 2017-11-15 2018-09-07 オンチップ・センサを介する電圧管理

Country Status (5)

Country Link
US (2) US11073884B2 (ja)
EP (1) EP3710912B1 (ja)
JP (1) JP7289035B2 (ja)
CN (1) CN111344652B (ja)
WO (1) WO2019096460A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11429173B2 (en) * 2018-12-21 2022-08-30 Intel Corporation Apparatus and method for proactive power management to avoid unintentional processor shutdown
US11635798B2 (en) * 2019-02-08 2023-04-25 Hewlett Packard Enterprise Development Lp Dynamic OCP adjustment
US11385698B1 (en) * 2020-12-30 2022-07-12 Innogrit Technologies Co., Ltd. Voltage drop management for VLSI and SoC
US11817697B2 (en) 2022-04-05 2023-11-14 International Business Machines Corporation Method to limit the time a semiconductor device operates above a maximum operating voltage
US20240264651A1 (en) * 2023-02-08 2024-08-08 Qualcomm Incorporated Energy efficient vmin architecture for shared rails

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007213412A (ja) 2006-02-10 2007-08-23 Sony Computer Entertainment Inc マイクロプロセッサの電源電圧設定方法、プログラムおよび演算処理装置
US20090300329A1 (en) 2008-05-27 2009-12-03 Naffziger Samuel D Voltage droop mitigation through instruction issue throttling
US20100229021A1 (en) 2009-03-06 2010-09-09 Sun Microsystems, Inc. Microprocessor performance and power optimization through inductive voltage droop monitoring and correction
US20120005515A1 (en) 2009-02-12 2012-01-05 Vijay Janapa Reddi Adaptive event-guided system and method for avoiding voltage emergencies
US20120166854A1 (en) 2011-11-30 2012-06-28 Efraim Rotem Controlling Current Transients In A Processor

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6538497B2 (en) 2001-03-27 2003-03-25 Intel Corporation On-chip power supply boost for voltage droop reduction
US6441594B1 (en) 2001-04-27 2002-08-27 Motorola Inc. Low power voltage regulator with improved on-chip noise isolation
US7027944B2 (en) 2003-06-30 2006-04-11 Nupower Semiconductor, Inc. Programmable calibration circuit for power supply current sensing and droop loss compensation
US7291896B2 (en) 2004-06-24 2007-11-06 Rajendran Nair Voltage droop suppressing active interposer
US20080005591A1 (en) * 2006-06-28 2008-01-03 Trautman Mark A Method, system, and apparatus for dynamic thermal management
US7818592B2 (en) * 2007-04-18 2010-10-19 Globalfoundries Inc. Token based power control mechanism
US7795762B2 (en) 2007-08-01 2010-09-14 International Business Machines Corporation On-chip high frequency power supply noise sensor
US9043795B2 (en) * 2008-12-11 2015-05-26 Qualcomm Incorporated Apparatus and methods for adaptive thread scheduling on asymmetric multiprocessor
US8407025B2 (en) * 2009-02-25 2013-03-26 Arm Limited Operating parameter control of an apparatus for processing data
US20110122656A1 (en) 2009-11-25 2011-05-26 Chang-Hsing Chen Power device with isolated varying-frequency pwm control
JP5283762B2 (ja) * 2009-12-14 2013-09-04 富士通株式会社 演算処理装置、情報処理装置及びその制御方法
US8648645B2 (en) 2010-05-25 2014-02-11 Oracle International Corporation Microprocessor performance and power optimization through self calibrated inductive voltage droop monitoring and correction
US8539269B2 (en) * 2011-03-31 2013-09-17 Intel Corporation Apparatus and method for high current protection
CN103219885B (zh) 2012-01-20 2015-08-12 百富(澳门离岸商业服务)有限公司 Dc至dc转换器
US9164563B2 (en) 2012-05-24 2015-10-20 International Business Machines Corporation Processor noise mitigation using differential critical path monitoring
US9430346B2 (en) * 2013-03-26 2016-08-30 Texas Instruments Incorporated Processor power measurement
US9129665B2 (en) * 2013-12-17 2015-09-08 Sandisk Enterprise Ip Llc Dynamic brownout adjustment in a storage device
US9552034B2 (en) * 2014-04-29 2017-01-24 Qualcomm Incorporated Systems and methods for providing local hardware limit management and enforcement
CN204030697U (zh) 2014-09-12 2014-12-17 安徽启光能源科技研究院有限公司 基于动态soc估算系统的电池管理系统
US20160179680A1 (en) * 2014-12-18 2016-06-23 Dell Products L.P. Systems and methods for integrated rotation of processor cores
US9600052B2 (en) * 2015-03-17 2017-03-21 Sony Mobile Communications Inc. Peak current handler
US9612613B2 (en) * 2015-06-26 2017-04-04 Intel Corporation Current sensor based closed loop control apparatus
US9798376B2 (en) 2015-08-03 2017-10-24 Qualcomm Incorporated Power distribution network (PDN) droop/overshoot mitigation
US9811389B2 (en) * 2015-09-23 2017-11-07 Intel Corporation Task assignment for processor cores based on a statistical power and frequency model
US20170168541A1 (en) * 2015-12-15 2017-06-15 Intel Corporation Processor core energy management
US9825620B2 (en) * 2016-01-21 2017-11-21 Apple Inc. Method and apparatus for digital undervoltage detection and control
US10437311B2 (en) * 2016-09-06 2019-10-08 International Business Machines Corporation Mitigation of on-chip supply voltage noise by monitoring slope of supply voltage based on time-based sensors
US10261561B2 (en) * 2016-09-06 2019-04-16 International Business Machines Corporation Mitigation of on-chip supply voltage based on local and non-local (neighboring) cores' supply voltage information and decision
US10171081B1 (en) * 2017-07-28 2019-01-01 International Business Machines Corporation On-chip supply noise voltage reduction or mitigation using local detection loops in a processor core
US11347290B2 (en) * 2017-08-04 2022-05-31 Dell Products L.P. Power monitor scaling for an information handling system
US11029859B2 (en) * 2017-08-23 2021-06-08 Toshiba Memory Corporation Credit based command scheduling
US10552250B2 (en) * 2017-10-10 2020-02-04 International Business Machines Corporation Proactive voltage droop reduction and/or mitigation in a processor core

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007213412A (ja) 2006-02-10 2007-08-23 Sony Computer Entertainment Inc マイクロプロセッサの電源電圧設定方法、プログラムおよび演算処理装置
US20090300329A1 (en) 2008-05-27 2009-12-03 Naffziger Samuel D Voltage droop mitigation through instruction issue throttling
US20120005515A1 (en) 2009-02-12 2012-01-05 Vijay Janapa Reddi Adaptive event-guided system and method for avoiding voltage emergencies
US20100229021A1 (en) 2009-03-06 2010-09-09 Sun Microsystems, Inc. Microprocessor performance and power optimization through inductive voltage droop monitoring and correction
US20120166854A1 (en) 2011-11-30 2012-06-28 Efraim Rotem Controlling Current Transients In A Processor

Also Published As

Publication number Publication date
EP3710912B1 (en) 2024-01-10
EP3710912A1 (en) 2020-09-23
CN111344652B (zh) 2024-01-26
WO2019096460A1 (en) 2019-05-23
US11073884B2 (en) 2021-07-27
CN111344652A (zh) 2020-06-26
US20190146568A1 (en) 2019-05-16
JP2021503125A (ja) 2021-02-04
US11561595B2 (en) 2023-01-24
US20220075435A1 (en) 2022-03-10

Similar Documents

Publication Publication Date Title
JP7289035B2 (ja) オンチップ・センサを介する電圧管理
JP7279013B2 (ja) プロセッサ・コアにおいてローカル検出ループを使用するオンチップ電源ノイズ電圧の低減または軽減
JP6999222B2 (ja) システム、コンピュータ実行方法およびコンピュータ・プログラム製品
US11036276B2 (en) Mitigation of on-chip supply voltage noise by monitoring slope of supply voltage based on time-based sensors
US10261561B2 (en) Mitigation of on-chip supply voltage based on local and non-local (neighboring) cores' supply voltage information and decision
US20170126704A1 (en) Method And Devices For Non-Intrusive Malware Detection For The Internet Of Things (IOT)
US20200186553A1 (en) System monitor
JP2020506480A5 (ja)
US11486911B2 (en) Voltage-variation detection under clock fluctuations
CN108388814B (zh) 检测处理器的方法、检测装置以及检测系统
US10002262B2 (en) Device and method for generating identification key by using semiconductor process
US9401854B2 (en) System and method for slow link flap detection
JP6349983B2 (ja) 異常検知方法、異常検知プログラムおよび異常検知装置
US20150019907A1 (en) Dynamic accessing of execution elements through modification of issue rules

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210222

RD16 Notification of change of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7436

Effective date: 20210603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220401

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20220502

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230412

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20230412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230424

R150 Certificate of patent or registration of utility model

Ref document number: 7289035

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150