CN111344652A - 经由芯片上传感器的电压管理 - Google Patents

经由芯片上传感器的电压管理 Download PDF

Info

Publication number
CN111344652A
CN111344652A CN201880073281.XA CN201880073281A CN111344652A CN 111344652 A CN111344652 A CN 111344652A CN 201880073281 A CN201880073281 A CN 201880073281A CN 111344652 A CN111344652 A CN 111344652A
Authority
CN
China
Prior art keywords
processor core
current
voltage
computer
sensors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880073281.XA
Other languages
English (en)
Other versions
CN111344652B (zh
Inventor
莊逸仁
C·维兹耶尔特兹斯
A·布约克托苏诺格鲁
P·J·瑞斯特乐
P·鲍瑟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN111344652A publication Critical patent/CN111344652A/zh
Application granted granted Critical
Publication of CN111344652B publication Critical patent/CN111344652B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/28Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/30Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G06F1/305Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

提供了促进经由芯片上传感器进行电压管理的技术。在一个示例中,计算机实现的方法可以包括由第一处理器核测量电源信息。所述计算机实施的方法还可包括由所述第一处理器核测量由所述第一处理器核产生的电流值。此外,所述计算机实施的方法可包括响应于确定所述电源噪声信息与所述电流值的组合指示所述第一处理器核处存在电压噪声,由所述第一处理器核处应用缓解技术。

Description

经由芯片上传感器的电压管理
背景技术
本发明涉及芯片上电源噪声电压降低或缓解,且更具体来说,涉及使用处理器核中的局部检测环路的芯片上电源噪声电压降低或缓解。
发明内容
以下给出了概述以提供对本发明的一个或多个实施例的基本理解。本概述不旨在标识关键或重要元素,也不旨在描绘特定实施例的任何范围或权利要求的任何范围。其唯一目的是以简化形式呈现概念,作为稍后呈现的更详细描述的序言。在本文描述的一个或多个实施例中,描述了促进电源噪声电压降低和/或缓解的系统、计算机实现的方法、装置和/或计算机程序产品。
根据实施例,一种系统可以包括存储器和处理器以执行存储的计算机可执行部件。计算机可执行部件可以包括位于处理器的第一处理器核处的电压管理部件,其中电压管理部件确定第一处理器核处的电源噪声信息。计算机可执行部件还可包括位于第一处理器核处的电流管理部件,其中该电流管理部件确定第一处理器核的节点之间的电流值。计算机可执行部件可另外包括指令部件,该指令部件基于对电源噪声信息和第一处理器核的节点之间的电流值的评估来选择性地在第一处理器核处应用缓解规程。
根据另一实施例,一种计算机实现的方法可以包括由第一处理器核测量电源信息。所述计算机实施的方法可进一步包括由所述第一处理器核测量由所述第一处理器核产生的电流值。此外,所述计算机实施的方法可包括响应于确定所述电源噪声信息与所述电流值的组合指示所述第一处理器核处存在电压噪声,由所述第一处理器核施加缓解对策。
根据另一实施例,一种促进降低芯片上电源噪声的计算机程序产品可包括计算机可读存储介质,所述计算机可读存储介质具有与其一起体现的程序指令。程序指令可以由处理器核执行。程序指令可以使处理器核确定处理器核处的电源噪声信息。程序指令还可以使处理器核确定处理器核的节点之间的电流。此外,程序指令可在处理器核处实现噪声缓解对策,其中噪声缓解对策基于电源噪声信息和节点之间的电流的评估。
附图说明
现在将参考附图仅通过示例的方式描述本发明的实施例,在附图中:
图1示出了根据本文所述的一个或多个实施例的促进经由芯片上传感器进行电压管理的示例性非限制性系统的框图。
图2图示了根据本文描述的一个或多个实施例的阈值触发的电压下降检测和缓解的示例非限制性图,其包括电压下降的检测和缓解过程的实现之间的延迟或滞后。
图3示出了斜率触发的电压下降检测和缓解的示例性非限制性图,其包括电压下降的检测和缓解过程的实现之间的延迟或滞后。
图4示出了根据本文所述的一个或多个实施例的示例性非限制性系统的框图,该系统促进经由芯片上传感器进行电压管理和/或在一个或多个处理器核之间共享电压下降缓解状态。
图5示出了根据本文所述的一个或多个实施例的基于可选阈值信息在一个或多个处理器核中经由芯片上传感器实现电压管理的示例非限制性系统的框图。
图6示出了根据本文所述的一个或多个实施例的促进经由芯片上传感器的电压管理的示例非限制性计算机实现的方法的流程图。
图7示出了根据本文描述的一个或多个实施例的示例性非限制性计算机实现的方法的流程图,该方法实现了经由芯片上传感器的电压管理和阈值电流规则的满足。
图8示出了根据本文描述的一个或多个实施例的示例性非限制性计算机实现的方法的流程图,该方法实现了经由芯片上传感器的电压管理和基于经由电流传感器测量的电流的阈值电流规则的满足。
图9图示了根据本文描述的一个或多个实施例的示例性非限制性计算机实现的方法的流程图,该方法使得能够经由芯片上传感器进行电压管理并且基于经由电代理部件测量的电流满足阈值电流规则。
图10示出了其中可促进此处所描述的一个或多个实施例的示例性非限制性操作环境的框图。
具体实施方式
以下详细描述仅是说明性的,并且不旨在限制实施例和/或实施例的应用或使用。此外,并不意图受前面的背景技术或发明内容部分或具体实施方式部分中呈现的任何明示或暗示的信息的约束。
现在参考附图描述一个或多个实施例,其中相同的附图标记始终用于表示相同的元件。在以下描述中,出于解释的目的,阐述了许多具体细节以便提供对一个或多个实施例的更透彻理解。然而,在各种情况下,显然可在没有这些特定细节的情况下实践所述一个或一个以上实施例。
图1示出了根据本文所述的一个或多个实施例的促进经由芯片上传感器进行电压管理的示例性非限制性系统100的框图。本公开中所解释的系统(例如,系统100等)、装置或过程的各方面可以构成在(一个或多个)机器内体现的(一个或多个)机器可执行部件,例如,在与一个或多个机器相关联的一个或多个计算机可读介质(或介质)中体现的。当由一个或多个机器(例如,计算机、计算设备、虚拟机等)执行时,这样的部件可以使机器执行所描述的操作。
如本文所公开的,集成电路(例如,处理器)可以从诸如电源的电源接收功率,以提供用于相关联的电路的源电压和源电流。当在负载下时由电路汲取的电流量可以是电路性能的函数。电路负载可以变化,这可以与所汲取的电流的变化相关联,所汲取的电流的变化可以影响所供应的电压电平。从定义的可选阈值电压水平开始的电压下降可以称为“电压下降”。此外,电源噪声可以传播到从电源接收电压的电路,并且可以是处理器内的电路节点处的电压下降的原因。导致电压转变到定义的底值阈值电平的电压下降可能对电路的操作有害。这样,可以基于工作电压值加上裕度电压安全值向电路提供电压,以允许发生包括下降的电压波动,而不损害电路工作。裕度安全电压带可以保护电路免于电压下降到工作电压值以下。
在操作加上安全裕度下提供电压和电流可以处于比仅在操作值下提供电压和电流更高的功率水平。因此,降低裕度电压安全值可导致供应较少电力,但可导致对电压电平可下降到低于操作电压值之前的电压波动的较小容限。调整电路的性能以在电压下降事件期间汲取较少电流可以减少电压下降的总量,例如缓解电压下降的影响。电压下降发生可以被确定得越快,可以进行越快的校正以缓解电压下降并且更好地保护电路系统以免下降到操作电压阈值以下。在可以快速应用电压下降缓解的情况下,可以更好地约束电压下降的幅度,从而允许在保持对电路的有效保护形式的同时减小裕度安全值。这可以允许电源以比通常在电压下降缓解的较慢应用的情况下发生的功率电平低的功率电平操作。
与安全电压下降(例如,仅在裕度安全带内下降且不转变操作电压值)相比,检测到危险电压下降(例如,转变操作电压值的下降、可导致对电路的损坏、无效处理等的下降)可导致电压下降为安全电压下降但被认为是危险电压下降的或将是危险电压下降的开始的错误肯定事件。在检测参数变得越来越严格的情况下,例如在归因于危险电压下降的参数与归因于安全电压下降的参数没有充分区别的情况下,多个假肯定事件可能增加。在将缓解技术应用于假肯定下降事件的情况下,这可能降低电路的性能。减少假肯定事件确定可以相应地通过不启动电压下降缓解技术来使电路能够在标称电平执行,除非存在开始发生的实际危险的电压下降事件。
在各种实施例中,系统100可以应用在包括处理器和/或可以能够与有线和/或无线网络进行有效和/或操作性通信的任何类型的部件、机器、装置、设施、设备和/或仪器中。可将系统100包括在内的部件、机器、装置、设备、设施和/或工具可包括平板计算设备、手持设备、服务器类计算机器和/或数据库、膝上型计算机、笔记本计算机、台式计算机、蜂窝电话、智能电话、消费电器和/或仪器、工业和/或商业设备、手持设备、数字助理、支持因特网的多媒体电话、多媒体播放器等。
如图所示,系统100可包括处理器核110,其可被分成一个或多个单元,示为第一单元120和第二单元130。第一单元120可以包括第一电压传感器122、第一电流传感器124和第一本地控制器126。第二单元130可以包括第二电压传感器132、第二电流传感器134和第二本地控制器136。此外,处理器核110可以包括全局控制器140和至少一个存储器112。全局控制器140可以位于处理器核110内的逻辑集中点。例如,在一些实施例中,全局控制器140可以位于处理器核110的边缘处。
第一电压传感器122可以检测第一单元120的电路节点处的电压。可基于所检测的电压来确定第一电压下降。基于第一电压下降的检测,第一电压传感器122可以将与第一电压下降有关的信息传输到第一局部控制器126和全局控制器140。例如,在检测到第一电压下降时或之后,第一电压传感器122可以向第一本地控制器126发送第一信号。此外,第一电压传感器122可以向全局控制器140发送第二信号。基于此,第一本地控制器126可以实现第一噪声缓解过程,其可以停止、减慢或反转第一电压下降,尽管经受缓解滞后212。如由第一局部控制器126实现的,第一噪声缓解过程的应用的指示可以经由全局控制器140等直接传送到第二局部控制器136。此外,在从第一电压传感器122接收到指示时或之后,全局控制器140可确定是否应在处理器核110内实施全局对策程序。类似地,经由第二电压传感器132检测到的电压可以直接、经由全局控制器140等被传送到第一局部控制器126。
在一方面,第一电压传感器122对电压下降的检测可以是危险的电压下降、安全的电压下降等。因此,可能希望确认应当例如经由电压下降缓解技术来解决检测到的电压下降。在一方面,响应于假肯定事件(例如安全电压下降)应用电压下降缓解技术可能不必要地导致减慢作为缓解技术的一部分的处理器的性能。因此,将检测到的电压下降验证为危险的或潜在危险的电压下降可以允许处理器以较少的性能降低来执行,同时还允许处理器通过降低裕度电压安全水平来汲取较少的功率。
这样,在实施例中,第一电流传感器124可以确定处理器核110的第一单元的节点之间的电流。在一个实施例中,第一电流传感器124可以是电流传感器。然而,在另一实施例中,第一电流传感器124可以是电流代理部件。电流传感器可测量电流,而电流代理部件可基于非电流准则来推断或确定电流。作为示例,非电流标准可以是每单位时间的操作数量。在确定电流的增加与每单位时间的操作的增加相关的情况下,每单位时间的操作的数量可以是电流的代理,例如,在每单位时间的操作的数量增加的情况下,所汲取的电流增加。在检测到电压下降并且所汲取的电流相应增加的情况下,可以确定与下降相关联的电压是危险的或者潜在危险的电压下降,而不是假肯定(或者安全)电压下降。因此,可以响应于将检测到的电压下降验证为危险的或潜在危险的电压下降而启动电压下降缓解技术。此外,电压下降的确认(例如,作为危险的电压下降等)可以直接地或经由全局控制器140被传送到其他单元,例如,第二单元130等。
至少一个存储器112可以存储计算机可执行部件和/或计算机可执行指令,其可以由处理器核110实现。至少一个存储器112可以存储与实现如本文所讨论的芯片上电压管理相关联的协议。此外,至少一个存储器112可促进控制第一单元120、第二单元130和全局控制器140之间的通信的动作,使得系统100可采用存储的协议和/或算法来实现如本文所述的经由芯片上传感器进行电压管理。
如上所述,第一单元120中的第一本地控制器126和/或第二单元130中的第二本地控制器136可以检测和/或验证电压下降,并且实现相应的电压下降缓解过程。例如,图2示出了可以反映系统100的保护性质的电压下降检测和缓解的示例性非限制性图200,例如,如果电源降低到定义的电压值以下,则可以损害处理器的功能,并且系统100可以使得处理器核110能够以较低功率操作,并且响应于假肯定电压下降事件的检测来减少或消除性能降低。
转到图2,示出了阈值触发的电压下降检测和缓解的示例性非限制性图,其包括电压下降的检测和缓解过程的实现之间的延迟或滞后。为了简洁,省略了在这里描述的其它实施例中采用的类似元件的重复描述。
在图200的垂直轴上说明电源电压电平202,且在水平轴上说明时间204。所绘制的线206示出了用于处理器核(或处理器核的一部分)的电源电压值。当监视供应电压值时,可检测到电压下降,如208处指示,其中电压电平已转变到可选择阈值电压电平214。基于该检测,电压下降的指示可以被传输到控制器(例如,第一局部控制器126、第二局部控制器136、全局控制器140等),控制器可以提供用于缓解所确定的电压下降的指令。此外,对所确定的电压下降的验证可用于检测假肯定电压下降事件,并且用于在所确定的电压下降被认为是假肯定事件(例如,安全电压下降)的情况下阻止对缓解技术的应用。如210所示,可以在时间延迟之后实施减少/缓解过程。在检测到电压下降(在208)时与应用降低/缓解(在210)时之间的缓解滞后212可以是检测到的电压下降的通信、处理和验证的结果。在这些延迟期间,在一些情况下,电源的电压可能进一步下降。所提供的各个方面允许更接近正常供电电压地发生下降检测,因为所检测到的电压下降可以经由其他传感器来验证,以阻止对假肯定事件的外来响应。结果,处理器可以汲取较少的功率并且可以在其中不向假肯定电压下降事件应用缓解的标称电平下执行。
图3示出了斜率触发的电压下降检测和缓解的示例性非限制性图,其包括电压下降的检测和缓解过程的实现之间的延迟或滞后。为了简洁,省略了在这里描述的其它实施例中采用的类似元件的重复描述。
在图300的垂直轴上说明电源电压电平302,且在水平轴上说明时间304。所绘制的线306示出了用于处理器核(或处理器核的一部分)的电源电压值。当监视电源电压值时,可以检测到电压下降,如308所示,其中306和308之间的电压电平具有每单位时间足够的斜率,例如,306和308之间的所绘制的线的斜率被确定为满足与电压随时间变化有关的规则(dV/dt)。基于该检测,电压下降的指示可以被传输到控制器(例如,第一局部控制器126、第二局部控制器136、全局控制器140等),控制器可以提供用于缓解所确定的电压下降的指令。此外,对所确定的电压下降的验证可以用于检测假肯定电压下降事件并且用于在所确定的电压下降被发现是假肯定电压下降事件的情况下阻止应用缓解技术。如310所示,可以在时间延迟之后实施减少/缓解过程。在检测到电压下降时(在308处,基于306和308之间的斜率)与在应用降低/缓解时(在310处)之间的缓解滞后312可以是所检测到的电压下降的通信、处理和验证的结果。在这些延迟期间,在一些情况下,电源的电压可以进一步下降,如所图示的。本文提供的各个方面允许更接近正常供电电压地发生下降检测,因为检测到的电压下降可以经由其他传感器来验证,以阻止对假肯定事件的外来响应。结果,处理器可以汲取较少的功率并且可以在其中不向假肯定电压下降事件应用缓解的标称电平下执行。
图4示出了根据本文所述的一个或多个实施例的示例性非限制性系统400的框图,该系统促进经由芯片上传感器进行电压管理和/或在一个或多个处理器核之间共享电压下降缓解状态。为了简洁,省略了在这里描述的其它实施例中采用的类似元件的重复描述。
系统400可以包括系统100的一个或多个部件和/或功能,反之亦然。如图所示,处理器核110可包括两个或更多单元,示为第一单元120和第N单元430(其可与第二单元130相同或相似),其中N是整数。例如,根据一些实现方式,处理器核110可包括三个或更多个单元。第N单元430可以包括第N电压传感器433(其可以与第二电压传感器132相同或类似)、第N电流传感器434(其可以与第二电流传感器134相同或类似)和第N控制器436(其可以与第二本地控制器136相同或类似)。如上所述,第N单元430可包括第一单元120的一个或多个部件和/或功能,如关于图1所示出和描述的。
第一单元120可以经由发射器部件422和控制回路406与全局控制器140通信。此外,第N单元430可通过控制回路408与全局控制器140通信。第一单元120还可以经由发送器部件422和控制回路404与第一本地控制器126通信,并且第N单元430还可以经由第N发送器部件432与第N本地控制器436通信。第一单元120与第N单元430之间的通信可经由全局控制器140或为清楚和简洁起见而未示出的其它控制环路。
第一本地控制器126可以包括通信部件424,其可以促进电压下降信息、与电压下降的验证有关的验证信息、与缓解技术的发起有关的制定的缓解信息等的通信。通信部件424可帮助在第一单元120内、在第一单元120与第N单元430之间、在第一单元120与全局控制器140之间、或在处理器核110的上或之外的其他地方路由信息。
第一本地控制器126可以包括实现部件426,其可以响应于检测到电压下降事件和/或电压下降事件的验证来促进缓解技术的启动。在一方面,电压下降的缓解一般超出本公开的范围,但所有此类缓解技术都在本公开的范围内,即使为了清楚和简洁起见没有明确地陈述。作为示例,电压下降缓解技术可以包括抑制每单位时间的指令数量以减少每单位时间汲取的电流。作为另一个例子,负载平衡可以将一些操作转移到负荷较小的处理器单元,例如第N单元430等,以减小第一单元120上的负载,并实现汲取的电流的减小以缓解电压下降。作为又一示例,可以放宽时序裕度以减小处理器汲取的电流。其它示例是容易理解的并且可以同样应用于如本文所公开的电压下降已经被验证的情况。
全局控制器140可包括通信模块442,它可帮助在处理器核110的第一到第N单元(例如120-430)之间、在处理器核110的单元与未示出的其它处理器之间等路由信息。这可以促进监视一个或多个单元(例如120-430等)中、一个或多个处理器核(例如110等)中、或者跨包括一个或多个处理器核的一个或多个平台的电压下降事件。因此,可以确定和分析电压波动、危险下降、检测到的假肯定事件等,以进一步改进所公开的主题在例如以下中的应用:在确定可以影响检测假肯定的准确度的可选阈值水平中、在选择裕度电压安全水平中、在更新与正汲取的实际电流的相关的当前代理有关的规则中等。
此外,全局控制器140可以包括确定部件444和指令部件446,其可以确定与应用电压下降缓解技术相关地发布哪些指令。作为示例,确定部件可以确定缓解技术,并且可以经由指令部件446从存储器112访问对应的指令。然后,全局控制器140可以通过通信模块442将这些选择的指令传播给第一到第N单元中的一个或多个,例如120-430等。因此,第一至第N单元可以经由全局控制器140被提供有指令以在本地实现发起的电压下降缓解技术。这可以促进缓解技术的协调、更新单元以包括有利的缓解技术等。
图5示出了根据本文所述的一个或多个实施例的用于基于可选阈值信息在一个或多个处理器核中经由芯片上传感器进行电压管理的示例性非限制性系统500的框图。为了简洁,省略了在这里描述的其它实施例中采用的类似元件的重复描述。
系统500可以包括系统100、系统400的一个或多个部件和/或功能,反之亦然。如图所示,处理器核110可包括第一单元120。第一单元120可以包括第一电压传感器122,其可以检测第一单元120的节点处的电压,例如沿206、306的电压等。在实施例中,节点处的电压可由逻辑部件550确定以满足与阈值电压电平(例如,214等)相关的规则,且可被确定以满足与电压斜率(例如,306与308之间的每单位时间的改变等)或节点的其它电压特性相关的规则。逻辑部件550可接收可选择阈值信息560,其可与阈值电压电平(例如214等)相关,在所述阈值电压电平处指示已检测到电压下降事件。类似地,可选择阈值信息560可以与阈值电压斜率水平相关,例如306和308之间的dV/dt等,其可以指示已经检测到电压下降事件。
第一单元120可以包括第一电流传感器124。第一电流传感器124可以测量电流或者可以测量作为本文所公开的电流的代理的值。逻辑部件550可以使用电流或电流代理信息来验证对应的检测到的电压下降事件。作为示例,在检测到电压下降但没有足够显著的对应的电流汲取的情况下,可以认为电压下降是安全的电压下降,例如假肯定事件。对应的电流汲取的充分性可以基于确定电流或电流代理信息是否满足与充分性相关的规则。作为示例,瞬时电流/代理值转变(transitioning)可选阈值可以指示充分性,每单位时间的电流变化转变可选阈值可以指示充分性,可选择时段的平均电流转变可选阈值可以指示充分性,等等。尽管可以示出充分性规则的更多示例,但是为了清楚和简洁起见,它们不能全部被枚举,然而,尽管没有明确地叙述,但是所有这样的规则都被认为在本公开的范围内。
在系统500的502处,核110-115可以彼此通信以向其他核通知本地缓解决策通知信息,例如570等。因此,应当注意,核110-115中的一个或多个可以包括在第一单元120等中实现的部件,如本文所公开的。这可以允许核110-115中的一个或多个在本地确定对检测到的电压下降的响应,例如,经由特定核本地的传感器对电压下降的检测、验证和/或缓解。此外,本地响应可被传递到其他核。在一个方面,这可以允许其他核例如确定它们已经检测到的电压下降可能与安全电压供应噪声相关联,而核110-115中的一个或多个指示该电压下降是假肯定事件。作为另一示例,在核110-115的核处的经验证的电压下降可由另一核采用以更快速地响应于检测到的电压下降,例如,在一个核已经验证了电压下降的情况下,在另一核处检测到的电压下降不太可能是假肯定。此外,尽管未示出,但是第一处理器的核可以将缓解决策通知信息570传送至第二处理器的一个或多个核。此外,第一和第二处理器可以被包括在不同的系统中,尽管通常它们可以共享电源,例如,在电源由两个计算设备使用的情况下,第一计算设备的第一处理器的第一核可以将缓解决策通知信息570传送到第二计算设备的第二处理器的第二核,甚至另外将缓解决策通知信息570传送到第一计算设备的第一处理器的第三核和/或第一计算设备的第三处理器的第四核。
在确定电压下降满足充分性规则的情况下,可以确定其为经验证的(例如危险的)电压下降并且可以可以启动或以其他方式允许电压下降减缓。在一些实施例中,确定检测到的电压下降是假肯定事件可以使得缓解技术的应用被暂停、阻止或反转。因此,缓解可以在电压降的确认的前提下发生,或者可以允许缓解在电压降的验证的前提下继续。缓解决策信息562可包括与基于经由第一电压传感器122的电压下降的检测和经由第一电流传感器124的电压下降的验证的缓解技术的开始、停止、改变、反转、允许等有关的信息。此外,缓解决策通知信息570可经由发送器部件422从第一单元120传送作为不同核110-115之间的核间通信504等,例如,如502处所示。缓解决策通知信息570可以使得其他系统、核、设备等能够经由缓解决策信息562来评估正在应用的缓解技术。
图6示出了根据本文所述的一个或多个实施例的促进经由芯片上传感器的电压管理的示例性非限制性计算机实现的方法600的流程图。为了简洁,省略了在这里描述的其它实施例中采用的类似元件的重复描述。
在计算机实现的方法600的602处,可以检测(例如,经由第一电压传感器122等)处理器核的第一区域处的电压下降。例如,可以将处理器划分成两个或更多个不同的区域或单元。相应的电压传感器部件可以被包括在两个或更多个不同区域中。例如,第一电压传感器部件可以位于第一区域中,第二电压传感器部件可以位于第二区域中,并且随后的电压传感器部件可以位于随后的区域中。根据一些实施方案,一个或多个区域可包括两个或两个以上电压传感器部件。此外,两个或更多个区域中的区域可以包括不同数量的电压传感器部件。例如,第一区域可以包括一个电压传感器部件,第二区域可以包括三个电压传感器部件。在另一示例中,第一区域可以包括两个电压传感器部件,第二区域可以包括三个电压传感器部件,并且第三区域可以包括两个电压传感器部件。
在计算机实现的方法600的604处,可以经由另一传感器(例如,电流传感器、电流代理传感器等)来验证电压下降信息,其中该另一传感器不是电压下降传感器(例如,经由第一电流传感器124等)。其中例如处理器可以被划分成两个或更多个不同区域或单元。相应的电流传感器部件可以被包括在两个或更多个不同区域中。例如,第一电流传感器部件可以位于第一区域中,第二电流传感器部件可以位于第二区域中,并且随后的电流传感器部件可以位于随后的区域中。根据一些实施方案,一个或多个区域可包括两个或两个以上电流传感器部件。此外,两个或更多个区域中的区域可以包括不同数量的电流传感器部件。例如,第一区域可以包括一个电流传感器部件,并且第二区域可以包括三个电流传感器部件。在另一示例中,第一区域可以包括两个电流传感器部件,第二区域可以包括三个电流传感器部件,并且第三区域可以包括两个电流传感器部件。验证可以基于例如确定电流足够显著,例如确定电流或电流代理信息是否满足与充分性相关的规则。
此外,在计算机实现的方法600的606处,响应于验证电压下降,例如确定电压下降不是假肯定事件,可以在处理器核的第一区域处应用第一缓解响应(例如,经由第一本地控制器126等)。在这一点处,方法600可以结束。第一缓解响应的应用可以响应于从本地控制器126等、逻辑部件550等或其他部件接收到的本地指令而发生。指令还可以被提供给其他本地控制器(例如136等)、全局控制器(例如140等)和/或如本文所公开的另一设备或系统。
图7示出了根据本文描述的一个或多个实施例的示例性非限制性计算机实现的方法700的流程图,该方法实现了经由芯片上传感器的电压管理和阈值电流规则的满足。为了简洁,省略了在这里描述的其它实施例中采用的类似元件的重复描述。
在计算机实现的方法700的702处,可以在处理器核的第一区域处(例如,经由第一电压传感器122等)检测电压下降。根据一些实现,检测电压下降可以包括如本文所公开的对至少一个电压值的模拟或数字测量和/或根据两个或更多个电压测量来确定电压斜率。
在计算机实现的方法700的704处,可以确定(例如,经由第一电流传感器124等)对应的电流。如本文所公开的,电流可以是测量的电流,或者在一些实施例中,由电流的代理度量(诸如每单位时间的指令数量等)确定。
此外,在计算机实现的方法700的706处,可以确定对应的电流或电流代理是否满足与阈值电流值相关的规则(例如,经由第一本地控制器126等、逻辑部件550等)。阈值电流值可以是可选择的阈值电流值。此外,阈值电流值可以是阈值、阈值斜率值等。
在计算机实现的方法700的708处,可以确定是否已经满足与阈值电流值相关的规则(例如,经由第一本地控制器126等、逻辑部件550等)。在规则未被满足的情况下,方法700可以返回到702。在规则已经被满足的情况下,方法700可以继续到710。在计算机实现的方法700的710处,可以应用电压下降缓解技术(例如,经由第一本地控制器126等),从而影响处理器核的第一区域。此时,方法700可以结束。
根据一些实施方案,可进一步应用第二缓解技术,其中确定第一缓解技术的效应不解决电压下降,例如,继续确定了电压下降。例如,应用第二缓解技术可以包括在处理器核的第一区域处应用第二缓解技术。进一步针对该实施例,可以在处理器核的第二区域处应用第三缓解技术。第二缓解技术和第三缓解技术可以基于相应的指令。在一个实施例中,从本地控制器(例如126、136等)接收的本地指令可以被从全局控制器(例如140)等接收的指令所覆盖。
图8示出了根据本文描述的一个或多个实施例的示例性非限制性计算机实现的方法800的流程图,该方法实现了经由芯片上传感器的电压管理和基于经由电流传感器测量的电流的阈值电流规则的满足。为了简洁,省略了在这里描述的其它实施例中采用的类似元件的重复描述。
在计算机实现的方法800的802处,可以检测(例如,经由第一电压传感器122等)处理器核的第一区域处的电压下降。例如,可以将处理器划分成两个或更多个不同的区域或单元。在计算机实现的方法800的804,电流可以经由电流传感器设备(例如,经由第一电流传感器124等),例如霍尔效应传感器设备被测量,将电压转换成已知电阻值上的电流等。
在计算机实现的方法800的806处,来自804的电流可以被用于验证如本文所公开的电压下降,例如,确定电压下降不是假肯定事件(例如,经由第一本地控制器126等、逻辑部件550等)。在这一点上,方法800可以结束。对应于检测到的电压下降事件的电流信息可以用于验证电压下降,其中例如检测到的电压下降对应于足够显著的电流汲取。对应的电流汲取的充分性可以基于确定电流信息是否满足与充分性相关的规则。作为示例,瞬时电流/代理值转变可选阈值可以指示充分性,每单位时间的电流变化转变可选阈值可以指示充分性,可选择时段的平均电流转变可选阈值可以指示充分性,等等。
图9图示了根据本文描述的一个或多个实施例的示例性非限制性计算机实现的方法900的流程图,该方法使得能够经由芯片上传感器进行电压管理并且基于经由电代理部件测量的电流满足阈值电流规则。为了简洁,省略了在这里描述的其它实施例中采用的类似元件的重复描述。
在计算机实现的方法900的902处,可以检测(例如,经由第一电压传感器122等)处理器核的第一区域处的电压下降。例如,可以将处理器划分成两个或更多个不同的区域或单元。在计算机实现的方法900的904处,电流可以经由电流代理部件(例如,经由第一电流传感器124等)来测量,例如确定每单位时间的操作数量、温度等。
在计算机实现的方法900的906处,来自904的电流代理信息可以被用于验证如本文所公开的电压下降,例如,确定电压下降不是假肯定事件(例如,经由第一本地控制器126等、逻辑部件550等)。在这一点,方法900可以结束。与检测到的电压下降事件对应的电流代理信息可以验证电压下降,其中例如检测到的电压下降鉴于电流代理信息而与足够显著的电流汲取对应。对应的电流汲取的充分性可以基于确定当前代理信息是否满足与充分性相关的规则。作为示例,当前代理值转变可选阈值可以指示充分性,每单位时间的电流变化(如经由当前代理信息确定/推断的)转变可选阈值可以指示充分性,可选时段的平均电流(如经由当前代理信息确定/推断的)转变可选阈值可以指示充分性,等等。
为了解释的简单起见,将计算机实现的方法描绘和描述为一系列动作。可以理解和明白,本发明不受所示动作和/或动作次序的限制,例如,动作可以按各种次序和/或并发地发生,并且可以与本文未呈现和描述的其它动作一起发生。此外,并非所有示出的动作都是实现根据所公开的主题的计算机实现的方法所必需的。另外,本领域技术人员将理解和明白,计算机实现的方法可以替换地经由状态图或事件被表示为一系列相互关联的状态。另外,还应当理解,下文中以及贯穿本说明书所公开的计算机实现的方法能够被存储在制品上,以便于将这些计算机实现的方法传输和转移到计算机。如本文所使用的术语制品旨在涵盖可从任何计算机可读设备或存储介质访问的计算机程序。
为了提供所公开的主题的各个方面的上下文,图10以及以下讨论旨在提供对其中可实现所公开的主题的各个方面的合适环境的一般描述。为了简洁,省略了在这里描述的其它实施例中采用的类似元件的重复描述。
图10示出了其中可促进此处所描述的一个或多个实施例的示例、非限制性操作环境的框图。为了简洁,省略了在这里描述的其它实施例中采用的类似元件的重复描述。参考图10,用于实现本公开的各方面的合适的操作环境1000还可包括计算机1012。计算机1012还可以包括处理单元1014、系统存储器1016和系统总线1018。系统总线1018可将包括但不限于系统存储器1016的系统部件耦合到处理单元1014。处理单元1014可以是各种可用处理器中的任一种。双微处理器和其它多处理器体系结构也可用作处理单元1014。系统总线1018可以是若干类型的总线结构中的任何一种,包括存储器总线或存储器控制器、外围总线或外部总线、和/或使用任何各种可用总线体系结构的局部总线,这些总线体系结构包括但不限于工业标准体系结构(ISA)、微通道体系结构(MSA)、扩展ISA(EISA)、智能驱动电子设备(IDE)、VESA局部总线(VLB)、外围部件互连(PCI)、卡总线、通用串行总线(USB)、高级图形端口(AGP)、火线(IEEE1394)、和小型计算机系统接口(SCSI)。系统存储器1016还可以包括易失性存储器1020和非易失性存储器1022。基本输入/输出系统(BIOS)包含诸如在启动期间在计算机1012内的元件之间传输信息的基本例程,它被存储在非易失性存储器1022中。作为说明而非限制,非易失性存储器1022可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存或非易失性随机存取存储器(RAM)(例如,铁电RAM(FeRAM)。易失性存储器1020还可以包括用作外部高速缓存存储器的随机存取存储器(RAM)。作为说明而非限制,RAM可以以许多形式获得,诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDR SDRAM)、增强型SDRAM(ESDRAM)、同步DRAM(SLDRAM)、直接存储器总线RAM(DRRAM)、直接存储器总线动态RAM(DRDRAM)和存储器总线动态RAM。
计算机1012还可包括可移动/不可移动、易失性/非易失性计算机存储介质。例如,图10示出了盘存储1024。盘存储1024还可包括但不限于,诸如磁盘驱动器、软盘驱动器、磁带驱动器、Jaz驱动器、Zip驱动器、LS-100驱动器、闪存卡、或记忆棒等设备。盘存储1024还可包括单独的存储介质或与其它存储介质组合的存储介质,其它存储介质包括但不限于,诸如紧致盘ROM设备(CD-ROM)、CD可记录驱动器(CD-R驱动器)、CD可重写驱动器(CD-RW驱动器)或数字多功能盘ROM驱动器(DVD-ROM)等光盘驱动器。为了便于将盘存储1024连接到系统总线1018,通常使用诸如接口1026等可移动或不可移动接口。图10还描绘了充当用户和在合适的操作环境1000中描述的基本计算机资源之间的中介的软件。这样的软件还可以包括例如操作系统1028。可存储在盘存储1024上的操作系统1028用于控制和分配计算机1012的资源。系统应用程序1030利用操作系统1028通过例如存储在系统存储器1016或盘存储1024上的程序模块1032和程序数据1034对资源的管理。应当理解,本公开可以用各种操作系统或操作系统的组合来实现。用户通过输入设备1036把命令或信息输入到计算机1012中。输入设备1036包括但不限于诸如鼠标、跟踪球、指示笔、触摸垫等定点设备、键盘、话筒、操纵杆、游戏手柄、圆盘式卫星天线、扫描仪、TV调谐卡、数码相机、数码摄像机、web摄像头等等。这些和其它输入设备通过系统总线1018经由接口端口1038连接到处理单元1014。接口端口1038包括,例如,串行端口、并行端口、游戏端口、以及通用串行总线(USB)。(一个或多个)输出设备1040使用与(一个或多个)输入设备1036相同类型的端口中的一些端口。因此,例如,USB端口可用于向计算机1012提供输入,并从计算机1012向输出设备1040输出信息。提供输出适配器1042来说明存在某些输出设备1040,如监视器、扬声器和打印机,以及其它输出设备1040,它们需要专用适配器。作为示例而非限制,输出适配器1042包括提供输出设备1040和系统总线1018之间的连接方法的显卡和声卡。应当注意,其它设备和/或设备的系统提供输入和输出能力,诸如远程计算机1044。
计算机1012可使用至一个或多个远程计算机,诸如远程计算机1044的逻辑连接在网络化环境中操作。远程计算机1044可以是计算机、服务器、路由器、网络PC、工作站、基于微处理器的电器、对等设备或其它常见的网络节点等,且通常还可包括相对于计算机1012所描述的许多或所有元件。为了简洁起见,仅存储器存储设备1046与远程计算机1044一起示出。远程计算机1044通过网络接口1048被逻辑地连接到计算机1012,然后经由通信连接1050被物理地连接。网络接口1048包括有线和/或无线通信网络,例如局域网(LAN)、广域网(WAN)、蜂窝网络等。LAN技术包括光纤分布式数据接口(FDDI)、铜线分布式数据接口(CDDI)、以太网、令牌环等。WAN技术包括,但不限于,点对点链路、像综合业务数字网(ISDN)及其变体那样的电路交换网络、分组交换网络、以及数字用户线(DSL)。通信连接1050是指用于将网络接口1048连接到系统总线1018的硬件/软件。虽然为了清楚地说明,通信连接1050被示为在计算机1012内部,但是它也可以在计算机1012外部。仅出于示例性目的,用于连接到网络接口1048的硬件/软件还可以包括内部和外部技术,诸如包括常规电话级调制解调器、电缆调制解调器和DSL调制解调器的调制解调器、ISDN适配器和以太网卡。
在任何可能的技术细节结合层面,本发明可以是系统、方法和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质,其上载有用于使处理器实现本发明的各个方面的计算机可读程序指令。
计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是――但不限于――电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括:便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所使用的计算机可读存储介质不被解释为瞬时信号本身,诸如无线电波或者其他自由传播的电磁波、通过波导或其他传输媒介传播的电磁波(例如,通过光纤电缆的光脉冲)、或者通过电线传输的电信号。
这里所描述的计算机可读程序指令可以从计算机可读存储介质下载到各个计算/处理设备,或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收计算机可读程序指令,并转发该计算机可读程序指令,以供存储在各个计算/处理设备中的计算机可读存储介质中。
用于执行本发明操作的计算机程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、集成电路配置数据或者以一种或多种编程语言的任意组合编写的源代码或目标代码,所述编程语言包括面向对象的编程语言—诸如Smalltalk、C++等,以及过程式编程语言—诸如“C”语言或类似的编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中,远程计算机可以通过任意种类的网络—包括局域网(LAN)或广域网(WAN)—连接到用户计算机,或者,可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。在一些实施例中,通过利用计算机可读程序指令的状态信息来个性化定制电子电路,例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA),该电子电路可以执行计算机可读程序指令,从而实现本发明的各个方面。
这里参照根据本发明实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述了本发明的各个方面。应当理解,流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合,都可以由计算机可读程序指令实现。
这些计算机可读程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器,从而生产出一种机器,使得这些指令在通过计算机或其它可编程数据处理装置的处理器执行时,产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中,这些指令使得计算机、可编程数据处理装置和/或其他设备以特定方式工作,从而,存储有指令的计算机可读介质则包括一个制造品,其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。
也可以把计算机可读程序指令加载到计算机、其它可编程数据处理装置、或其它设备上,使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤,以产生计算机实现的过程,从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的指令实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
附图中的流程图和框图显示了根据本发明的多个实施例的系统、方法和计算机程序产品的可能实施例的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分,所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实施例中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个连续的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或动作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
尽管以上在运行在一个和/或多个计算机上的计算机程序产品的计算机可执行指令的一般上下文中描述了本主题,但是本领域的技术人员将认识到,本公开也可以结合其它程序模块来实现或可以结合其它程序模块来实现。通常,程序模块包括执行特定任务和/或实现特定抽象数据类型的例程、程序、部件、数据结构等。此外,本领域的技术人员可以理解,本发明的计算机实现的方法可以用其它计算机系统配置来实施,包括单处理器或多处理器计算机系统、小型计算设备、大型计算机、以及计算机、手持式计算设备(例如,PDA、电话)、基于微处理器的或可编程的消费或工业电子产品等。所示的各方面也可以在其中任务由通过通信网络链接的远程处理设备执行的分布式计算环境中实践。然而,本公开的一些方面,如果不是所有方面,可以在独立计算机上实践。在分布式计算环境中,程序模块可以位于本地和远程存储器存储设备中。
如本申请中所使用的,术语"部件"、"系统"、"平台"、"接口"等可以指代和/或可以包括计算机相关的实体或与具有一个或多个特定功能的操作机器相关的实体。这里公开的实体可以是硬件、硬件和软件的组合、软件、或执行中的软件。例如,部件可以是,但不限于,在处理器上运行的进程、处理器、对象、可执行文件、执行线程、程序和/或计算机。作为说明,在服务器上运行的应用程序和服务器都可以是部件。一个或多个部件可以驻留在进程和/或执行的线程内,并且部件可以位于一个计算机上和/或分布在两个或更多计算机之间。在另一示例中,相应部件可从其上存储有各种数据结构的各种计算机可读介质执行。这些部件可以经由本地和/或远程进程进行通信,例如根据具有一个或多个数据分组的信号(例如,来自一个部件的数据,该部件经由该信号与本地系统、分布式系统中的另一个部件进行交互和/或通过诸如因特网之类的网络与其它系统进行交互)。作为另一个示例,部件可以是具有由电气或电子电路操作的机械部件提供的特定功能的装置,该电气或电子电路由处理器执行的软件或固件应用程序操作。在这种情况下,处理器可以在装置的内部或外部,并且可以执行软件或固件应用的至少一部分。作为又一示例,部件可以是通过电子部件而不是机械部件来提供特定功能的装置,其中电子部件可以包括处理器或其他方法以执行至少部分地赋予电子部件的功能的软件或固件。在一方面,部件可经由虚拟机来仿真电子部件,例如在云计算系统内。
此外,术语"或"旨在表示包含性的"或"而不是排他性的"或"。也就是说,除非另外指定,或者从上下文中清楚,否则"X采用A或B"旨在表示任何自然的包含性排列。也就是说,如果X使用A;X采用B;或者X采用A和B两者,则在任何前述实例下都满足"X采用A或B"。此外,除非另外指定或从上下文中清楚是指单数形式,否则如在本说明书和附图中使用的冠词"一"和"一个"一般应被解释为表示"一个或多个"。如本文所使用的,术语"示例"和/或"示例性的"用于表示用作示例、实例或说明。为了避免疑惑,本文公开的主题不受这些示例限制。此外,在此描述为"示例"和/或"示例性"的任何方面或设计不必被解释为优选的或可以被解释为优选的,也不意味着排除本领域普通技术人员已知的等效示例性结构和技术。
如在本说明书中所采用的,术语"处理器"可以指基本上任何计算处理单元或设备,包括但不限于单核处理器;具有软件多线程执行能力的单处理器;多核处理器;具有软件多线程执行能力的多核处理器;具有硬件多线程技术的多核处理器;平行平台;以及具有分布式共享存储器的并行平台。另外,处理器可以指被设计为执行本文描述的功能的集成电路、专用集成电路(ASIC)、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、可编程逻辑控制器(PLC)、复杂可编程逻辑器件(CPLD)、分立门或晶体管逻辑、分立硬件部件或其任意组合。此外,处理器可以采用纳米级架构,例如但不限于基于分子和量子点的晶体管、开关和门,以便优化空间使用或增强用户设备的性能。处理器也可以实现为计算处理单元的组合。在本公开中,诸如"存储"、"数据库"以及与部件的操作和功能相关的基本上任何其他信息存储部件之类的术语被用来指代"存储器部件"、"在"存储器"中体现的实体"或包括存储器的部件。应了解,本文所描述的存储器和/或存储器部件可为易失性存储器或非易失性存储器,或可包括易失性和非易失性存储器两者。作为说明而非限制,非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除ROM(EEPROM)、闪存或非易失性随机存取存储器(RAM)(例如,铁电RAM(FeRAM),易失性存储器可包括RAM,RAM可用作外部高速缓存存储器,例如作为说明而非限制,RAM可以许多形式获得,诸如同步RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双倍数据率(DDR SDRAM)、增强型SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、直接Rambus RAM(DRRAM)、直接Rambus动态RAM(DRDRAM)和Rambus动态RAM(RDRAM)。另外,本文公开的系统或计算机实现的方法的存储器部件旨在包括但不限于包括这些和任何其他合适类型的存储器。
以上描述的内容仅包括系统和计算机实现的方法的示例。当然,不可能为了描述本公开而描述部件或计算机实现的方法的每个可想到的组合,但是本领域的普通技术人员可以认识到,本公开的许多进一步的组合和置换是可能的。此外,就在详细描述、权利要求书、附录和附图中使用术语"包括"、"具有"、"拥有"等来说,这些术语旨在以与术语"包含"在权利要求书中用作过渡词时所解释的类似的方式为包含性的。已经出于说明的目的呈现了对各种实施例的描述,但是不旨在是穷举的或限于所公开的实施例。在不背离所描述的实施例的范围和精神的情况下,许多修改和变化对于本领域的普通技术人员将是显而易见的。选择本文所使用的术语以最好地解释实施例的原理、实际应用或对市场上存在的技术改进,或使本领域的其他普通技术人员能够理解本文所公开的实施例。

Claims (20)

1.一种系统,包括:
存储器,其存储计算机可执行部件;以及
处理器,其执行存储在所述存储器中的所述计算机可执行部件,其中所述计算机可执行部件包括:
电压管理部件,其位于所述处理器的第一处理器核处,其中所述电压管理部件确定所述第一处理器核处的电源噪声信息;
电流管理部件,其位于所述第一处理器核处,其中所述电流管理部件确定所述第一处理器核的节点之间的电流值;以及
指令部件,所述指令部件基于对所述电源噪声信息和所述第一处理器核的所述节点之间的所述电流值的评估,在所述第一处理器核处选择性地应用缓解规程。
2.根据权利要求1所述的系统,还包括评估部件,所述评估部件确定在定义的时间间隔内所述电流值的幅度和变化率,其中所述指令部件基于所述幅度和所述变化率来应用所述缓解规程。
3.根据权利要求1所述的系统,其中所述电压管理部件与一个或多个电压噪声传感器接口,并且其中所述一个或多个电压噪声传感器数字地测量电源噪声值或电源电压斜率值中的至少一个,其中所述电源噪声信息包括所述电源噪声值和所述电源电压斜率值。
4.根据权利要求3所述的系统,其中所述一个或多个电压噪声传感器数字地测量在定义的电压值处的所述电源电压斜率值。
5.根据权利要求1所述的系统,其中所述电流管理部件与一个或多个电流代理传感器接口,并且其中所述一个或多个电流代理传感器计算所述第一处理器核的所述节点之间的所述电流值。
6.根据权利要求1所述的系统,其中所述电流管理部件与一个或多个电流传感器对接,并且其中所述一个或多个电流传感器计算所述第一处理器核的所述节点之间的所述电流值。
7.根据权利要求1所述的系统,还包括通信部件,所述通信部件向所述处理器的至少第二处理器核广播在所述第一处理器核处应用所述缓解规程的指示。
8.根据权利要求1所述的系统,还包括超驰部件,所述超驰部件基于确定由所述第一处理器核生成的所述电流值没有经历向上趋势来阻止所述缓解规程的实现。
9.根据权利要求1所述的系统,还包括超驰部件,所述超驰部件基于独立确定所述第一处理器核的所述节点之间的所述电流值不满足与所选择的电流值相关的规则来阻止所述缓解规程的实现。
10.根据权利要求1所述的系统,其中,所述缓解过程降低所述处理器的功耗。
11.一种计算机实现的方法,包括:
由第一处理器核测量电源信息;
由所述第一处理器核测量由所述第一处理器核生成的电流值;
由所述第一处理器核响应于确定所述电源信息和所述电流值的组合指示所述第一处理器核处存在电压下降而在所述第一处理器核处应用缓解对策。
12.根据权利要求11所述的计算机实现的方法,其中,测量所述电源信息包括:
遍及所述第一处理器核分布一个或多个电压传感器,其中所述一个或多个电压传感器测量相应的电源值和相应的电源电压斜率;以及
由所述第一处理器核从所述一个或多个电压传感器接收所述相应的电源值和所述相应的电源电压斜率。
13.根据权利要求11所述的计算机实现的方法,其中,测量所述电流值包括:
遍及所述第一处理器核分布一个或多个电流代理传感器,其中所述一个或多个电流代理传感器确定所述第一处理器核的节点之间的所述相应的电流值;以及
由所述第一处理器核从所述一个或多个电流代理传感器接收所述相应的电流值。
14.根据权利要求11所述的计算机实现的方法,其中,测量所述电流值包括:
遍及所述第一处理器核分布一个或多个电流传感器,其中所述一个或多个电流传感器测量所述第一处理器核的节点之间的相应的电流值;以及
由所述第一处理器核从所述一个或多个电流传感器接收所述相应的电流值。
15.根据权利要求11所述的计算机实现的方法,还包括:
由所述第一处理器核至少向第二处理器核通知与在所述第一处理器核处应用的所述缓解对策相关的信息。
16.如权利要求11所述的计算机实现的方法,其中,所述应用所述缓解对策包括基于在所述第一处理器核处所施加的电压裕度的对应降低来降低处理器的功耗。
17.一种促进经由片上传感器进行管理电压的计算机程序产品,所述计算机程序产品包括计算机可读存储介质,所述计算机可读存储介质具有随其体现的程序指令,所述程序指令可由处理器核执行以使所述处理器核:
确定所述处理器核处的电源信息;
确定所述处理器核的节点之间的电流;以及
在所述处理器核处实施噪声缓解对策,其中所述噪声缓解对策是基于所述节点之间的所述电源信息和所述电流的改变。
18.根据权利要求17所述的计算机程序产品,其中所述电源信息由一个或多个电压传感器测量,并且其中所述程序指令进一步使所述处理器核从所述一个或多个电压传感器接收与电源值和表示每单位时间的电压变化的电压斜率有关的信息。
19.如权利要求17所述的计算机程序产品,其中,所述处理器核的所述节点之间的所述电流是由一个或多个电流代理传感器测量的,其中所述程序指令进一步使所述处理器核从所述一个或多个电流代理传感器接收与所述处理器核的所述节点之间的所述电流有关的信息。
20.根据权利要求17所述的计算机程序产品,其中,所述处理器核的所述节点之间的所述电流是由一个或多个电流传感器测量的,其中,所述程序指令还使所述处理器核从所述一个或多个电流传感器接收与所述处理器核的所述节点之间的所述电流有关的信息。
CN201880073281.XA 2017-11-15 2018-09-07 经由芯片上传感器的电压管理 Active CN111344652B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/814,069 US11073884B2 (en) 2017-11-15 2017-11-15 On-chip supply noise voltage reduction or mitigation using local detection loops
US15/814,069 2017-11-15
PCT/EP2018/074189 WO2019096460A1 (en) 2017-11-15 2018-09-07 Voltage management via on-chip sensors

Publications (2)

Publication Number Publication Date
CN111344652A true CN111344652A (zh) 2020-06-26
CN111344652B CN111344652B (zh) 2024-01-26

Family

ID=63524298

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880073281.XA Active CN111344652B (zh) 2017-11-15 2018-09-07 经由芯片上传感器的电压管理

Country Status (5)

Country Link
US (2) US11073884B2 (zh)
EP (1) EP3710912B1 (zh)
JP (1) JP7289035B2 (zh)
CN (1) CN111344652B (zh)
WO (1) WO2019096460A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112787305A (zh) * 2020-12-30 2021-05-11 英韧科技(上海)有限公司 Vlsi和soc的电压降管理

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11429173B2 (en) * 2018-12-21 2022-08-30 Intel Corporation Apparatus and method for proactive power management to avoid unintentional processor shutdown
US11635798B2 (en) * 2019-02-08 2023-04-25 Hewlett Packard Enterprise Development Lp Dynamic OCP adjustment
US11817697B2 (en) * 2022-04-05 2023-11-14 International Business Machines Corporation Method to limit the time a semiconductor device operates above a maximum operating voltage

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090300329A1 (en) * 2008-05-27 2009-12-03 Naffziger Samuel D Voltage droop mitigation through instruction issue throttling
US20100217562A1 (en) * 2009-02-25 2010-08-26 David Theodore Blaauw Operating parameter control of an apparatus for processing data
US20100229021A1 (en) * 2009-03-06 2010-09-09 Sun Microsystems, Inc. Microprocessor performance and power optimization through inductive voltage droop monitoring and correction
CN102246117A (zh) * 2008-12-11 2011-11-16 高通股份有限公司 非对称多处理器上的自适应线程调度设备及方法
US20120166854A1 (en) * 2011-11-30 2012-06-28 Efraim Rotem Controlling Current Transients In A Processor
US20170168541A1 (en) * 2015-12-15 2017-06-15 Intel Corporation Processor core energy management

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6538497B2 (en) 2001-03-27 2003-03-25 Intel Corporation On-chip power supply boost for voltage droop reduction
US6441594B1 (en) 2001-04-27 2002-08-27 Motorola Inc. Low power voltage regulator with improved on-chip noise isolation
EP1652019A2 (en) 2003-06-30 2006-05-03 Nupower Semiconductor, Inc. Programmable calibration circuit for power supply current sensing and droop loss compensation
US7291896B2 (en) 2004-06-24 2007-11-06 Rajendran Nair Voltage droop suppressing active interposer
JP2007213412A (ja) 2006-02-10 2007-08-23 Sony Computer Entertainment Inc マイクロプロセッサの電源電圧設定方法、プログラムおよび演算処理装置
US20080005591A1 (en) * 2006-06-28 2008-01-03 Trautman Mark A Method, system, and apparatus for dynamic thermal management
US7818592B2 (en) * 2007-04-18 2010-10-19 Globalfoundries Inc. Token based power control mechanism
US7795762B2 (en) 2007-08-01 2010-09-14 International Business Machines Corporation On-chip high frequency power supply noise sensor
US8949666B2 (en) 2009-02-12 2015-02-03 President And Fellows Of Harvard College Adaptive event-guided system and method for avoiding voltage emergencies
US20110122656A1 (en) 2009-11-25 2011-05-26 Chang-Hsing Chen Power device with isolated varying-frequency pwm control
WO2011074059A1 (ja) * 2009-12-14 2011-06-23 富士通株式会社 演算処理装置、情報処理装置及びその制御方法
US8648645B2 (en) 2010-05-25 2014-02-11 Oracle International Corporation Microprocessor performance and power optimization through self calibrated inductive voltage droop monitoring and correction
US8539269B2 (en) * 2011-03-31 2013-09-17 Intel Corporation Apparatus and method for high current protection
CN103219885B (zh) 2012-01-20 2015-08-12 百富(澳门离岸商业服务)有限公司 Dc至dc转换器
US9164563B2 (en) 2012-05-24 2015-10-20 International Business Machines Corporation Processor noise mitigation using differential critical path monitoring
US9430346B2 (en) * 2013-03-26 2016-08-30 Texas Instruments Incorporated Processor power measurement
US9129665B2 (en) * 2013-12-17 2015-09-08 Sandisk Enterprise Ip Llc Dynamic brownout adjustment in a storage device
US9552034B2 (en) * 2014-04-29 2017-01-24 Qualcomm Incorporated Systems and methods for providing local hardware limit management and enforcement
CN204030697U (zh) 2014-09-12 2014-12-17 安徽启光能源科技研究院有限公司 基于动态soc估算系统的电池管理系统
US20160179680A1 (en) * 2014-12-18 2016-06-23 Dell Products L.P. Systems and methods for integrated rotation of processor cores
US9600052B2 (en) * 2015-03-17 2017-03-21 Sony Mobile Communications Inc. Peak current handler
US9612613B2 (en) * 2015-06-26 2017-04-04 Intel Corporation Current sensor based closed loop control apparatus
US9798376B2 (en) 2015-08-03 2017-10-24 Qualcomm Incorporated Power distribution network (PDN) droop/overshoot mitigation
US9811389B2 (en) * 2015-09-23 2017-11-07 Intel Corporation Task assignment for processor cores based on a statistical power and frequency model
US9825620B2 (en) * 2016-01-21 2017-11-21 Apple Inc. Method and apparatus for digital undervoltage detection and control
US10261561B2 (en) * 2016-09-06 2019-04-16 International Business Machines Corporation Mitigation of on-chip supply voltage based on local and non-local (neighboring) cores' supply voltage information and decision
US10437311B2 (en) * 2016-09-06 2019-10-08 International Business Machines Corporation Mitigation of on-chip supply voltage noise by monitoring slope of supply voltage based on time-based sensors
US10171081B1 (en) * 2017-07-28 2019-01-01 International Business Machines Corporation On-chip supply noise voltage reduction or mitigation using local detection loops in a processor core
US11347290B2 (en) * 2017-08-04 2022-05-31 Dell Products L.P. Power monitor scaling for an information handling system
US11029859B2 (en) * 2017-08-23 2021-06-08 Toshiba Memory Corporation Credit based command scheduling
US10552250B2 (en) * 2017-10-10 2020-02-04 International Business Machines Corporation Proactive voltage droop reduction and/or mitigation in a processor core

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090300329A1 (en) * 2008-05-27 2009-12-03 Naffziger Samuel D Voltage droop mitigation through instruction issue throttling
CN102246117A (zh) * 2008-12-11 2011-11-16 高通股份有限公司 非对称多处理器上的自适应线程调度设备及方法
US20100217562A1 (en) * 2009-02-25 2010-08-26 David Theodore Blaauw Operating parameter control of an apparatus for processing data
US20100229021A1 (en) * 2009-03-06 2010-09-09 Sun Microsystems, Inc. Microprocessor performance and power optimization through inductive voltage droop monitoring and correction
US20120166854A1 (en) * 2011-11-30 2012-06-28 Efraim Rotem Controlling Current Transients In A Processor
US20170168541A1 (en) * 2015-12-15 2017-06-15 Intel Corporation Processor core energy management

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112787305A (zh) * 2020-12-30 2021-05-11 英韧科技(上海)有限公司 Vlsi和soc的电压降管理
CN112787305B (zh) * 2020-12-30 2024-06-18 英韧科技股份有限公司 Vlsi和soc的电压降管理

Also Published As

Publication number Publication date
JP2021503125A (ja) 2021-02-04
EP3710912A1 (en) 2020-09-23
US20190146568A1 (en) 2019-05-16
US20220075435A1 (en) 2022-03-10
JP7289035B2 (ja) 2023-06-09
EP3710912B1 (en) 2024-01-10
US11561595B2 (en) 2023-01-24
US11073884B2 (en) 2021-07-27
WO2019096460A1 (en) 2019-05-23
CN111344652B (zh) 2024-01-26

Similar Documents

Publication Publication Date Title
CN111344652B (zh) 经由芯片上传感器的电压管理
CN110959257B (zh) 用处理器核中本地检测回路降低或减轻芯片上电源噪声电压
US11693728B2 (en) Proactive voltage droop reduction and/or mitigation in a processor core
US10261561B2 (en) Mitigation of on-chip supply voltage based on local and non-local (neighboring) cores' supply voltage information and decision
US11036276B2 (en) Mitigation of on-chip supply voltage noise by monitoring slope of supply voltage based on time-based sensors
JP5318139B2 (ja) 制御装置およびプログラム
Zhang et al. Optimal inspection-based preventive maintenance policy for three-state mechanical components under competing failure modes
US9552034B2 (en) Systems and methods for providing local hardware limit management and enforcement
CN108170581A (zh) 一种故障预警方法、装置及电子设备
US11588827B2 (en) Attack communication detection device, attack communication detection method, and program
KR101538758B1 (ko) 정보 통신 시스템에서의 장애 예측 장치 및 방법
US9401854B2 (en) System and method for slow link flap detection
JP6349983B2 (ja) 異常検知方法、異常検知プログラムおよび異常検知装置
US20170063149A1 (en) Behavior modification of a power supply in response to a detected condition
JP2017108292A (ja) 監視支援装置、および、監視支援方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant