JP7283511B2 - Imaging device and camera - Google Patents
Imaging device and camera Download PDFInfo
- Publication number
- JP7283511B2 JP7283511B2 JP2021159240A JP2021159240A JP7283511B2 JP 7283511 B2 JP7283511 B2 JP 7283511B2 JP 2021159240 A JP2021159240 A JP 2021159240A JP 2021159240 A JP2021159240 A JP 2021159240A JP 7283511 B2 JP7283511 B2 JP 7283511B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- imaging
- signal processing
- imaging device
- processing chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、撮像装置及びカメラに関する。 The present invention relates to imaging devices and cameras.
MOSイメージセンサチップと信号処理チップが積層された半導体モジュールが知られている。
[先行技術文献]
[特許文献]
[特許文献1] 特開2006-49361号公報
A semiconductor module in which a MOS image sensor chip and a signal processing chip are stacked is known.
[Prior art documents]
[Patent Literature]
[Patent Document 1] JP-A-2006-49361
信号処理チップは、撮像チップから出力された画素信号を処理する処理回路を有する。この処理回路は、動作時に熱を発生する。処理回路で発生した熱は、撮像チップの撮像領域に集中する場合がある。そうすると、撮像領域では、処理回路で発生した熱に起因して暗電流が増加する。その結果、画質は低下する。 The signal processing chip has a processing circuit that processes pixel signals output from the imaging chip. The processing circuitry generates heat during operation. Heat generated by the processing circuitry may be concentrated in the imaging area of the imaging chip. Then, in the imaging region, dark current increases due to heat generated in the processing circuit. As a result, image quality is degraded.
本発明の第1の態様における撮像装置は、被写体を撮像する撮像領域を有する撮像チップと、撮像領域の第1領域において撮像された被写体の第1信号に対して信号処理を行う第1処理回路を有する第1信号処理チップと、撮像領域の第2領域において撮像された被写体の第2信号に対して信号処理を行う第2処理回路を有する第2信号処理チップと、を備え、第1信号処理チップ及び第2信号処理チップは、撮像チップの外縁よりも内側で互いに離れて配置される。 An imaging device according to a first aspect of the present invention includes an imaging chip having an imaging area for imaging an object, and a first processing circuit for performing signal processing on a first signal of the object imaged in the first area of the imaging area. and a second signal processing chip having a second processing circuit for performing signal processing on a second signal of an object imaged in a second area of the imaging area, the first signal The processing chip and the second signal processing chip are arranged apart from each other inside the outer edge of the imaging chip.
本発明の第2の態様におけるカメラは、上記の撮像装置を備える。 A camera according to a second aspect of the present invention includes the imaging device described above.
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。 It should be noted that the above summary of the invention does not list all the necessary features of the invention. Subcombinations of these feature groups can also be inventions.
以下、発明の実施形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。 Hereinafter, the present invention will be described through embodiments of the invention, but the following embodiments do not limit the invention according to the claims. Also, not all combinations of features described in the embodiments are essential for the solution of the invention.
図1は、本実施形態の撮像装置の模式斜視図である。撮像装置100は、撮像チップ101、光学素子としてのカバーガラス111、信号処理チップ121、及びフレキシブル基板141を含んで構成される。図1では、図面を簡略化する目的で、撮像チップ101と信号処理チップ121の間のバンプ、信号処理チップ121とフレキシブル基板141の間のバンプ等を省略している。また、後述する接着層131を見易くするために、図2と同一のハッチングを施している。図1において、被写体光束が撮像チップ101へ入射する方向をz軸方向とする。撮像チップ101の長手方向をx軸方向、短手方向をy軸方向とする。x軸プラス方向は紙面右方向、x軸マイナス方向は紙面左方向である。
FIG. 1 is a schematic perspective view of the imaging device of this embodiment. The
撮像チップ101は、被写体光束が入射する面である第1面側に撮像領域を有する。本明細書において、撮像チップ101の受光面とは反対側の面である第2面において撮像領域に対向する領域を対向領域110と称す。
The
信号処理チップ121は、撮像チップ101の第2面側に積層される。信号処理チップ121は、撮像チップ101から出力された画素信号を処理する処理回路を有する。撮像チップ101と信号処理チップ121のサイズは、互いに異なる。ここでは、信号処理チップ121のy軸方向の幅は、撮像チップ101のy軸方向の幅と略同一である。一方、信号処理チップ121のx軸方向の幅は、撮像チップ101のx軸方向の幅の1/3程度である。
The
信号処理チップ数は、画素信号の読み出し方式に応じて適宜決定される。本実施形態では、画素信号の読み出し方式として2チャンネル読み出しを採用する。したがって、本実施形態では、信号処理チップ数は2つである。2つの信号処理チップ121の一方は撮像チップ101の左端に沿って配置され、他方は撮像チップ101の右端に沿って配置されている。2つの信号処理チップ121は、撮像チップ101における第2面の外縁からx軸方向、y軸方向にはみ出すことなく配置されている。これにより、撮像装置100をx軸方向、y軸方向に小型化できる。
The number of signal processing chips is appropriately determined according to the pixel signal readout method. In this embodiment, 2-channel readout is adopted as a readout method for pixel signals. Therefore, in this embodiment, the number of signal processing chips is two. One of the two
2つの信号処理チップ121は、x軸方向に互いに間隔をあけて配置されている。したがって、2つの信号処理チップ121はいずれも、対向領域110の一部を覆っているだけである。換言すると、対向領域110は、信号処理チップ121により覆われていない部分を有する。
The two
ここで、対向領域110の全体が信号処理チップ121に覆われていれば、処理回路で発生した熱は撮像領域に集中し得る。熱が撮像領域に集中すると、当該熱に起因する暗電流が増加する。その結果、画質は低下する。
Here, if the entire facing
本実施形態の撮像装置100によれば、2つの信号処理チップ121は、対向領域110の中央部分を避けて撮像チップ101の左右両端に寄せて配置されている。すなわち、2つの信号処理チップ121の間に空間が形成されている。この構成によれば、信号処理チップ121の処理回路で発生した熱の一部を当該空間に放熱できる。したがって、撮像領域での熱の滞留を低減できる。その結果、撮像領域において、熱に起因して発生する暗電流を低減できる。
According to the
信号処理チップ121は、可撓性を有する基板としてフレキシブル基板141に接続される。フレキシブル基板141は、外部回路に接続される。フレキシブル基板141は、信号処理チップ121のうち撮像チップ101側の面である第3面とは反対側の面に接続される。
The
接着層131は、撮像チップ101のうち被写体光束が入射する面の外縁に形成されている。接着層131は、撮像領域を取り囲むように形成されている。接着層131は、撮像チップ101とカバーガラス111を接着する。
The
図2は、撮像装置の模式断面図である。具体的には、撮像チップ101の中心を通るxz平面の模式断面図である。
FIG. 2 is a schematic cross-sectional view of the imaging device. Specifically, it is a schematic cross-sectional view of the xz plane passing through the center of the
撮像チップ101は、表面照射型のMOSイメージセンサである。撮像チップ101は、上述した撮像領域102に加えて、回路パターン103、貫通電極104、及び電極パッド105を有する。
The
撮像領域102は、撮像チップ101の中央部分に形成される。撮像領域102には、受光した被写体像を光電変換する画素が複数配列されている。
The
回路パターン103、貫通電極104、及び電極パッド105は、撮像領域102の外縁から右側にずれた周辺領域、左側にずれた周辺領域にそれぞれ形成されている。電極パッド105は、撮像チップ101の第2面に形成されている。回路パターン103と電極パッド105は、貫通電極104を介して電気的に接続されている。回路パターン103は、画素から読み出された画素信号を貫通電極104に出力する。貫通電極104は、回路パターン103から出力された画素信号を電極パッド105に出力する。電極パッド105は、後述する電極パッド125に画素信号を出力する出力部として機能する。
The
信号処理チップ121は、上述した処理回路に加えて、貫通電極124、電極パッド125、及び電極パッド126を有する。電極パッド125は、信号処理チップ121の第3面に形成されている。一方、電極パッド126は、信号処理チップ121のうちフレキシブル基板141側の面に形成されている。電極パッド125と電極パッド126は、貫通電極124を介して電気的に接続されている。貫通電極124は、処理回路によって処理された画素信号をフレキシブル基板141に出力する。
The
信号処理チップ121の電極パッド125は、バンプ132を介して撮像チップ101の電極パッド105に電気的に接続される。電極パッド125は、出力部から出力された画素信号を入力する入力部として機能する。なお、電極パッド105と電極パッド125の間に介在するバンプ132を出力部または入力部とみなすこともできる。撮像チップ101と信号処理チップ121は、接着剤133により接着される。
フレキシブル基板141は、電極パッド144を有する。電極パッド144は、バンプ134を介して信号処理チップ121の電極パッド126に電気的に接続される。電極パッド144と電極パッド126の接続部分は、接着剤135によって接着される。フレキシブル基板141は、信号処理チップ121の貫通電極124を介して受信した画素信号を外部回路に出力する。
The
カバーガラス111は、ホウケイ酸ガラス、石英ガラス、無アルカリガラス、耐熱ガラス等により形成される。カバーガラス111は、撮像領域102に対向して接着層131上に配置され、接着層131を介して撮像チップ101に接着されている。接着層131は、撮像チップ101とカバーガラス111の間に介在し、撮像領域102を取り囲むように形成されている。接着層131の材料として、熱硬化性接着剤等を用いることができる。カバーガラス111は、接着層131の厚みにより撮像チップ101と離間しつつ、撮像領域102を封止する。
The
図3は、本実施形態に係るカメラの構成を示すブロック図である。カメラ150は、撮影光学系としての撮影レンズ420を備え、撮影レンズ420は、光軸OAに沿って入射する被写体光束を撮像装置100へ導く。撮影レンズ420は、カメラ150に対して着脱できる交換式レンズであっても構わない。カメラ150は、撮像装置100、システム制御部401、ワークメモリ404、記録部405、及び表示部406を主に備える。
FIG. 3 is a block diagram showing the configuration of the camera according to this embodiment. The
撮影レンズ420は、複数の光学レンズ群から構成され、シーンからの被写体光束をその焦点面近傍に結像させる。なお、図3では瞳近傍に配置された仮想的な1枚のレンズで代表して表している。システム制御部401は、撮像装置100のタイミング制御、領域制御等の電荷蓄積制御を実行する。
The photographing
撮像装置100は、画素信号をシステム制御部401の画像処理部411へ引き渡す。画像処理部411は、ワークメモリ404をワークスペースとして種々の画像処理を施し、画像データを生成する。例えば、JPEGファイル形式の画像データを生成する場合は、ホワイトバランス処理、ガンマ処理等を施した後に圧縮処理を実行する。生成された画像データは、記録部405に記録されるとともに、表示信号に変換されて表示部406に表示される。
The
以上の説明では、撮像装置100は外部回路との接続部材としてフレキシブル基板141を備える構成であったが、他の接続部材を備える構成であってもよい。図4は、変形例1の撮像装置の模式断面図である。
In the above description, the
撮像装置200は、フレキシブル基板の替わりにリジッド基板である配線基板151を備える。撮像装置200は、配線基板151を介して画素信号を外部回路へ出力する。配線基板151としてセラミック基板、ガラエポ基板等を用いることができる。撮像装置200において、信号処理チップ121の貫通電極124は、処理回路によって処理された画素信号を配線基板151に出力する。配線基板151は、電極パッド152を有する。電極パッド152は、バンプ134を介して信号処理チップ121の電極パッド126に電気的に接続される。配線基板151は、信号処理チップ121の第3面とは反対側の面に、接着剤135を介して固定される。このように配線基板151は、信号処理チップ121と隣接して配置されて電気的に接続される。
The
外部回路との接続部材として配線基板151を用いる構成は、図4に示した構成に限らない。図5は、変形例2の撮像装置の模式断面図である。撮像装置300は、四角環状の形状を有する環囲部材161を備える。環囲部材161は、配線基板151に配置されて撮像チップ101を環囲する。環囲部材161は、アルミニウム、真鍮、鉄、ニッケル合金等の金属により形成される。環囲部材161の材料として樹脂を用いることもできるし、金属と樹脂がインサート成形された材料を用いることもできる。詳しくは後述するが、撮像装置300の密封性を高めることを重視する場合には、環囲部材161の材料として金属を用いるとよい。カバーガラス111は、環囲部材161上に配置され、接着層131により接着される。
The configuration using the
カバーガラス111にゴミ、異物等が付着したり、カバーガラス111に傷がついたりする場合には、撮像画像にそれらが写りこむ恐れがある。配線基板151とカバーガラス111の間に環囲部材161を介在させ、撮像チップ101とカバーガラス111の間隔を拡げることにより、写りこみによる影響を低減できる。加えて、カバーガラス111端面の反射による迷光が撮像領域102に到達し難くなる。環囲部材161を用いることにより撮像チップ101とカバーガラス111の間隔を拡げることができる一方で、撮像装置300のz軸方向の厚みは、環囲部材161を用いない場合に比べて厚くなる。環囲部材161の厚みは、写りこみの低減および撮像装置100の小型化の観点から適宜調整される。
If dust, foreign matter, or the like adheres to the
カバーガラス111、配線基板151、及び環囲部材161によって密封空間が形成される。撮像チップ101は、密封空間内に配置される。ここで、撮像装置300の内部に外部環境の水分及びガスが侵入すると、撮像チップ101の撮像性能が低下する。具体的には、外部環境の水分が密封空間内に浸入すると、密封空間内外の温度差によって撮像チップ101、カバーガラス111に結露する。結露及び結露が原因でカビが生じると、結像する光学像を歪めるので、ノイズが増加する。一方、外部環境のガスが密封空間内に侵入すると、撮像チップ101内部の回路の酸化及び腐食を促進し、撮像チップ101の破壊を招く。撮像チップ101が密封空間内に配置されることにより、撮像チップ101が外部環境の水分及びガスの影響を受け難くなるので、ノイズの増加を抑制できるとともに、撮像チップ101の破壊を回避できる。
A sealed space is formed by the
外部回路との接続部材として配線基板151を用いる他の構成について説明する。図6は、変形例3の撮像装置の模式断面図である。
Another configuration using the
撮像装置400は、撮像チップ101の表面に電極パッド106を備える。電極パッド106は、貫通電極104を介して電極パッド105に電気的に接続される。配線基板151は、電極パッド152を備える。電極パッド152は、ワイヤボンディング171を介して電極パッド106に電気的に接続される。
The
撮像装置400の構成によれば、画素から読み出された画素信号は、貫通電極104を介して信号処理チップ121に一旦出力される。画素信号は、信号処理チップ121の処理回路により処理された後、再び撮像チップ101に出力される。その後、ワイヤボンディング171を介して配線基板151に出力される。
According to the configuration of the
図4で示した撮像装置200及び図5で示した撮像装置300では、信号処理チップ121が配線基板151に電気的に接続される構成であった。このため、信号処理チップ121は、配線基板151に画素信号を出力するための貫通電極124を備えていた。これに対し、撮像装置400の構成によれば、信号処理チップ121が貫通電極124を備えないので、製造工程および製造コストの観点で有利である。
In the
信号処理チップ121に貫通電極を形成しない構成は、図6で示した構成に限らない。図7は、変形例4の撮像装置の模式断面図である。
The configuration in which the through electrodes are not formed in the
撮像装置500の配線基板151は、第2面において撮像領域102に対向する領域(すなわち対向領域)に向けて突出する凸状のランド部153を有する。ランド部153は、信号処理チップ121が配置される領域を避けて配線基板151の中央部分に形成されている。ランド部153は、撮像チップ101で発生した熱を逃がす放熱部材として機能する。つまり、ランド部153は、対向領域に当接する放熱部材といえる。このように、撮像装置500では、2つの信号処理チップ121の間の空間に放熱部材が配置される。放熱特性を重視する場合には、ランド部153と撮像チップ101の接着面は大きいほどよい。
The
一方、撮像チップ101の線膨張係数と配線基板151の線膨張係数は、互いに異なる。このため、撮像チップ101と配線基板151が接合されてから加熱あるいは冷却されると、これらに反りが発生する。これは、加熱あるいは冷却による膨張量あるいは収縮量が、撮像チップ101と配線基板151とで異なることに起因する。反り防止を重視する場合には、ランド部153と撮像チップ101の接着面は小さいほどよい。
On the other hand, the coefficient of linear expansion of the
配線基板151は、ランド部153を介して接着剤136により撮像チップ101に固定される。接着剤136として弾性接着剤を用いるとよい。弾性接着剤として、アクリル系樹脂、シリコーン系樹脂、エポキシ系樹脂等を用いることができる。接着剤136として弾性接着剤を用いることにより、撮像チップ101と配線基板151が接合されてから加熱あるいは冷却された場合に、撮像チップ101と配線基板151の線膨張係数の差に起因して生じる応力を吸収することができる。
The
配線基板151と信号処理チップ121は、放熱媒体137を介して接している。放熱媒体137は、例えばシリコングリースである。配線基板151と信号処理チップ121は、放熱媒体137によって熱的に連結される。これにより、信号処理チップ121の処理回路で発生する熱を配線基板151に放熱できる。したがって、処理回路から撮像チップ101側に放熱される熱を低減できる。
The
図8は、変形例5の撮像装置の模式断面図である。撮像装置600の配線基板151は、撮像領域102に対応する開口部155を有し、撮像チップ101のうち受光面側に固定される。カバーガラス111は、開口部155を覆って配線基板151に接着層131により接着される。
FIG. 8 is a schematic cross-sectional view of an imaging device of modification 5. As shown in FIG. A
配線基板151は、電極パッド154を有する。電極パッド154は、バンプ138を介して撮像チップ101の電極パッド106に電気的に接続される。電極パッド154と電極パッド106の接続部分は、接着剤139によって接着される。接着剤139は、撮像領域102を取り囲むように形成されている。
The
図4~7で示した撮像装置の構成では、配線基板151は、信号処理チップ121の第3面とは反対側の面に配置された。これに対し、撮像装置600の構成によれば、配線基板151が撮像チップ101の受光面側に配置される。したがって、上記の環囲部材を用いることなく、カバーガラス111が撮像チップ101に配置される場合に比べて、撮像チップ101とカバーガラス111の間の距離を拡げることができる。
In the configuration of the imaging device shown in FIGS. 4 to 7, the
以上の説明では、2つの信号処理チップ121は、撮像チップ101の外縁からx軸方向、y軸方向にはみ出すことなく配置されていたが、撮像チップ101の外縁からはみ出して配置されてもよい。図9は、変形例6の撮像装置の模式断面図である。
In the above description, the two
撮像装置700の信号処理チップ121は、第3面に電極パッド127を備える。電極パッド127は、信号処理チップ121のうち撮像チップ101の外縁からx軸方向にはみ出した部分に形成されている。この構成によれば、第3面に電極パッド127を形成できる。したがって、第3面とは反対側の面に電極パッドを形成し、当該電極パッドと電極パッドを電気的に接続するための貫通電極をわざわざ形成しなくてもよい。電極パッド127は、バンプ140を介してフレキシブル基板141の電極パッド145に電気的に接続される。電極パッド127と電極パッド145の接続部分は、接着剤135によって接着される。
The
信号処理チップ121を撮像チップ101の外縁からx軸方向にはみ出して配置することにより、対向領域を完全に避けて撮像チップ101に積層できる。これにより、処理回路で発生した熱は、より一層撮像領域102に放熱され難くなる。
By arranging the
2つの信号処理チップ121が撮像チップ101の外縁からx軸方向にはみ出して配置されている場合も、上述した様々な構成をとり得る。図10は、変形例7の撮像装置の模式断面図である。撮像装置800は、撮像チップ101、信号処理チップ121、及びカバーガラス111に加えて、接続部材としての配線基板151と、環囲部材161とを備える。信号処理チップ121の電極パッド127は、ワイヤボンディング171を介して配線基板151の電極パッド152に電気的に接続される。したがって、この構成によれば、信号処理チップ121に出力された画素信号を、撮像チップ101に再度出力することなく、配線基板151に出力できる。また、上述のように、環囲部材161により撮像チップ101が外部環境の水分及びガスの影響を受け難くなるので、ノイズの増加を抑制できるとともに、撮像チップ101の破壊を回避できる。
Even when the two
図11は、変形例8の撮像装置の模式断面図である。撮像装置900の配線基板151は、対向領域に向けて突出する凸状のランド部153を備える。配線基板151は、ランド部153を介して接着剤136により撮像チップ101に固定される。これにより、撮像チップ101で発生した熱を逃がすことができる。このように、撮像装置900では、2つの信号処理チップ121の間の空間に放熱部材が配置される。また、接着剤136として弾性接着剤を用いることにより、撮像チップ101と配線基板151の線膨張係数の差に起因して生じる応力を吸収することができる。配線基板151と信号処理チップ121は、放熱媒体137を介して接している。これにより、信号処理チップ121の処理回路で発生する熱を配線基板151に放熱できる。
FIG. 11 is a schematic cross-sectional view of an imaging device according to Modification 8. As shown in FIG. A
図12は、撮像装置の模式断面図である。撮像装置1000の配線基板151は、撮像チップ101に対応する開口部155を有する。撮像チップ101は、配線基板151の開口部155に収容される。配線基板151は、信号処理チップ121の第3面に固定される。信号処理チップ121の電極パッド127は、バンプ140を介して配線基板151の電極パッド156に電気的に接続される。電極パッド127と電極パッド156の接続部分は、接着剤135により接着される。
FIG. 12 is a schematic cross-sectional view of an imaging device. A
図13は、撮像装置の模式断面図である。撮像装置1100の左側の信号処理チップ121は、撮像チップ101の左端からx軸プラス方向に入り込んで配置されている。一方、右側の信号処理チップ121は、撮像チップ101の右端からx軸マイナス方向に入り込んで配置されている。フレキシブル基板141は、信号処理チップ121が撮像チップ101の端部からずれて配置されることにより生まれた空間に配置されている。このように、フレキシブル基板141は、信号処理チップ121ではなく、撮像チップ101に電気的に接続されてもよい。撮像装置1100の構成によれば、図9で示した撮像装置700に比べてx軸方向に小型化できる。
FIG. 13 is a schematic cross-sectional view of an imaging device. The
図14は、撮像装置の模式断面図である。撮像装置1200の配線基板151のランド部153は、配線基板151の外縁部分に形成されている。配線基板151は、ランド部153に電極パッド157を有する。電極パッド157は、バンプ140を介して撮像チップ101の電極パッド107に電気的に接続される。このように、配線基板151のランド部153は、配線基板151の中央部分以外に形成されてもよい。
FIG. 14 is a schematic cross-sectional view of an imaging device. The
図15は、撮像装置の模式断面図である。撮像装置1300の配線基板151は、信号処理チップ121に対応する開口部155を有する。信号処理チップ121は、配線基板151の開口部155に収容される。配線基板151の電極パッド157は、バンプ140を介して撮像チップ101の電極パッド107に電気的に接続される。このように、配線基板151と撮像チップ101がバンプ接合により電気的に接続される場合に、配線基板151は、撮像チップ101の受光面とは反対側の面に配置することもできる。
FIG. 15 is a schematic cross-sectional view of an imaging device. A
以上の説明では、放熱部材として機能する配線基板151のランド部153は、撮像チップ101に接着されていた。放熱部材は、信号処理チップ121に接着されてもよい。図16は、撮像装置の模式断面図である。撮像装置1400は、放熱部材181を有する。放熱部材181は、放熱媒体137を介して信号処理チップ121に接している。これにより、信号処理チップ121で発生した熱は、放熱部材181を介して放熱される。したがって、撮像チップ101側に放熱される熱を低減できる。その結果、信号処理チップ121で発生した熱により発生する暗電流を低減できる。放熱部材181はフィン状であることが好ましい。これにより、放熱部材181の放熱面積が大きくなるので、より放熱特性を高めることができる。
In the above description, the
図17は、撮像装置の模式断面図である。撮像装置1500のフレキシブル基板141は、撮像チップ101と信号処理チップ121に挟まれた構造になっている。バンプ134とバンプ132の厚さは互いに異なる。具体的には、バンプ132の厚さは、フレキシブル基板141の厚み分だけバンプ134の厚さより厚くなっている。このようにバンプの厚さを工夫することにより、フレキシブル基板141が撮像チップ101と信号処理チップ121に挟まれた構造を実現できる。
FIG. 17 is a schematic cross-sectional view of an imaging device. The
撮像チップ101は、裏面照射型のMOSイメージセンサでもよい。この場合には、撮像チップ101において、複数の画素が画素信号を貫通電極に出力する配線を含む配線層より被写体像の入射側に配置される。裏面照射型の撮像チップ101の場合には、撮像チップが研磨されるので、表面照射型の撮像チップに比べて厚さが薄くなる。このため、撮像チップのうち受光面とは反対側の面にサポート基板が貼り合わされた上で、サポート基板に信号処理チップが配置される場合がある。この場合には、サポート基板に貫通電極を形成するとよい。これにより、撮像チップと信号処理チップをサポート基板の貫通電極を介して電気的に接続できる。
The
撮像チップ101の画素信号は、電磁結合を利用した無線通信によって信号処理チップ121に送信されてもよい。この場合には、撮像チップ101及び信号処理チップ121のそれぞれは、互いに対向するよう形成されたコイルを有する。
Pixel signals of the
以上の説明では、配線基板151のランド部153が撮像チップ101で発生した熱を逃がす放熱部材として機能する構成であったが、配線基板151と放熱部材は、一体的に形成されなくてもよい。また、撮像チップ101及び信号処理チップ121のそれぞれに個別に放熱部材が配置されてもよい。
In the above description, the
以上の説明では、信号処理チップ121の数が2つである構成であったが、1つであってもよい。また、信号処理チップ121の数は、3つ以上であってもよい。以上の説明では、光学素子としてカバーガラス111を用いたが、カバーガラス111に替えてローパスフィルタ、IRカットフィルタ等を用いてもよい。
Although the number of
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。 Although the present invention has been described above using the embodiments, the technical scope of the present invention is not limited to the scope described in the above embodiments. It is obvious to those skilled in the art that various modifications and improvements can be made to the above embodiments. It is clear from the description of the scope of claims that forms with such modifications or improvements can also be included in the technical scope of the present invention.
100 撮像装置、200 撮像装置、300 撮像装置、400 撮像装置、500 撮像装置、600 撮像装置、700 撮像装置、800 撮像装置、900 撮像装置、1000 撮像装置、1100 撮像装置、1200 撮像装置、1300 撮像装置、1400 撮像装置、1500 撮像装置、101 撮像チップ、102 撮像領域、103 回路パターン、104 貫通電極、105 電極パッド、106 電極パッド、107 電極パッド、110 対向領域、111 カバーガラス、121 信号処理チップ、124 貫通電極、125 電極パッド、126 電極パッド、127 電極パッド、131 接着層、132 バンプ、133 接着剤、134 バンプ、135 接着剤、136 接着剤、137 放熱媒体、138 バンプ、139 接着剤、140 バンプ、141 フレキシブル基板、144 電極パッド、145 電極パッド、150 カメラ、151 配線基板、152 電極パッド、153 ランド部、154 電極パッド、155 開口部、156 電極パッド、157 電極パッド、161 環囲部材、171 ワイヤボンディング、181 放熱部材、401 システム制御部、404 ワークメモリ、405 記録部、406 表示部、411 画像処理部、420 撮影レンズ
100 imaging device, 200 imaging device, 300 imaging device, 400 imaging device, 500 imaging device, 600 imaging device, 700 imaging device, 800 imaging device, 900 imaging device, 1000 imaging device, 1100 imaging device, 1200 imaging device, 1300
Claims (25)
前記撮像領域の第1領域で撮像された被写体の第1信号に対して信号処理を行う第1処理回路を有し、前記撮像チップに積層される第1信号処理チップと、
前記撮像領域の第2領域で撮像された被写体の第2信号に対して信号処理を行う第2処理回路を有し、前記撮像チップに積層される第2信号処理チップと、
前記第1周辺領域の、前記撮像チップと前記第1信号処理チップとの積層方向において前記撮像チップと前記第1信号処理チップとの間を電気的に接続する第1接続部と、
前記第2周辺領域の、前記撮像チップと前記第2信号処理チップとの積層方向において前記撮像チップと前記第2信号処理チップとの間を電気的に接続する第2接続部と
を備え、
前記撮像領域は、前記第1面において前記第1周辺領域と前記第2周辺領域との間に配置され、
前記第1信号処理チップ及び前記第2信号処理チップは、前記撮像チップの外縁よりも内側で互いに離れて配置される撮像装置。 an imaging chip having a first surface in which an imaging area for imaging a subject, a first peripheral area different from the imaging area, and a second peripheral area different from the imaging area are formed;
a first signal processing chip stacked on the imaging chip , the first signal processing chip having a first processing circuit for performing signal processing on a first signal of an object imaged in the first area of the imaging area;
a second signal processing chip stacked on the imaging chip , the second signal processing chip having a second processing circuit for performing signal processing on a second signal of an object imaged in the second area of the imaging area;
a first connecting portion that electrically connects between the imaging chip and the first signal processing chip in the stacking direction of the imaging chip and the first signal processing chip in the first peripheral region;
a second connecting portion electrically connecting between the imaging chip and the second signal processing chip in the stacking direction of the imaging chip and the second signal processing chip in the second peripheral region;
with
The imaging area is arranged between the first peripheral area and the second peripheral area on the first surface,
The imaging device, wherein the first signal processing chip and the second signal processing chip are arranged apart from each other inside an outer edge of the imaging chip.
前記第1信号処理チップと前記第2信号処理チップとの間の距離は、前記第1接続部と前記第2接続部との間の距離よりも短い撮像装置。The imaging device, wherein the distance between the first signal processing chip and the second signal processing chip is shorter than the distance between the first connection portion and the second connection portion.
前記第1信号処理チップと前記第2信号処理チップとの間隔は、前記第1接続部と前記第2接続部との間隔よりも短い撮像装置。The imaging device, wherein the distance between the first signal processing chip and the second signal processing chip is shorter than the distance between the first connection portion and the second connection portion.
前記撮像チップは、前記第1処理回路で信号処理が行われた前記第1信号を出力するための第1ワイヤと、前記第2処理回路で信号処理が行われた前記第2信号を出力するための第2ワイヤとに接続される撮像装置。The imaging chip outputs a first wire for outputting the first signal processed by the first processing circuit and the second signal processed by the second processing circuit. an imaging device connected to a second wire for
前記第1接続部は、前記撮像チップと前記第1信号処理チップとの間を電気的に接続する第1貫通電極を有し、
前記第2接続部は、前記撮像チップと前記第2信号処理チップとの間を電気的に接続する第2貫通電極を有する撮像装置。 In the imaging device according to any one of claims 1 to 4 ,
the first connecting portion has a first through electrode electrically connecting between the imaging chip and the first signal processing chip;
The imaging device, wherein the second connecting portion has a second through electrode that electrically connects the imaging chip and the second signal processing chip.
前記撮像チップは、前記第1信号を前記第1貫通電極に出力する第1配線と、前記第2信号を前記第2貫通電極に出力する第2配線とを有する撮像装置。 In the imaging device according to claim 5 ,
The imaging device, wherein the imaging chip includes first wiring for outputting the first signal to the first through electrode and second wiring for outputting the second signal to the second through electrode.
前記撮像チップは、前記第1面の反対側の第2面を有し、
前記撮像領域は、前記第2面から前記第1面に向かう方向において前記第1配線および前記第2配線よりも前記第1面側に配置される撮像装置。 In the imaging device according to claim 6 ,
The imaging chip has a second surface opposite to the first surface,
The imaging device, wherein the imaging region is arranged closer to the first surface than the first wiring and the second wiring in a direction from the second surface to the first surface.
前記第1接続部は、前記撮像チップと前記第1信号処理チップとの間を電気的に接続する第1電極パッドを有し、
前記第2接続部は、前記撮像チップと前記第2信号処理チップとの間を電気的に接続する第2電極パッドを有する撮像装置。 In the imaging device according to any one of claims 1 to 4 ,
the first connection section has a first electrode pad that electrically connects the imaging chip and the first signal processing chip;
The image pickup device, wherein the second connection section has a second electrode pad that electrically connects the image pickup chip and the second signal processing chip.
前記撮像チップは、前記第1信号を前記第1電極パッドに出力する第1配線と、前記第2信号を前記第2電極パッドに出力する第2配線とを有する撮像装置。 The imaging device according to claim 8 ,
The imaging device, wherein the imaging chip includes first wiring for outputting the first signal to the first electrode pad and second wiring for outputting the second signal to the second electrode pad.
前記撮像チップは、前記第1面の反対側の第2面を有し、
前記撮像領域は、前記第2面から前記第1面に向かう方向において前記第1配線および前記第2配線よりも前記第1面側に配置される撮像装置。 In the imaging device according to claim 9 ,
The imaging chip has a second surface opposite to the first surface,
The imaging device, wherein the imaging region is arranged closer to the first surface than the first wiring and the second wiring in a direction from the second surface to the first surface.
前記第1信号処理チップおよび第2信号処理チップは、前記撮像チップとはチップサイズが異なる撮像装置。 In the imaging device according to any one of claims 1 to 10 ,
The imaging device, wherein the first signal processing chip and the second signal processing chip are different in chip size from the imaging chip.
前記第1信号処理チップおよび第2信号処理チップは、前記撮像チップよりもチップサイズが小さい撮像装置。The imaging device, wherein the first signal processing chip and the second signal processing chip are smaller in chip size than the imaging chip.
前記複数の画素のうち少なくとも第1画素からの第1信号に対して信号処理を行う第1処理回路を有し、前記撮像チップに積層される第1信号処理チップと、
前記複数の画素のうち少なくとも第2画素からの第2信号に対して信号処理を行う第2処理回路を有し、前記撮像チップに積層される第2信号処理チップと、
前記第1周辺領域の、前記撮像チップと前記第1信号処理チップとの積層方向において前記撮像チップと前記第1信号処理チップとの間を電気的に接続する第1接続部と、
前記第2周辺領域の、前記撮像チップと前記第2信号処理チップとの積層方向において前記撮像チップと前記第2信号処理チップとの間を電気的に接続する第2接続部と
を備え、
前記撮像領域は、前記第1面において前記第1周辺領域と前記第2周辺領域との間に配置され、
前記第1信号処理チップ及び前記第2信号処理チップは、前記撮像チップの外縁よりも内側で互いに離れて配置される撮像装置。 an imaging chip having a first surface formed with an imaging area in which a plurality of pixels are arranged, a first peripheral area different from the imaging area, and a second peripheral area different from the imaging area;
a first signal processing chip having a first processing circuit for performing signal processing on a first signal from at least a first pixel among the plurality of pixels and stacked on the imaging chip ;
a second signal processing chip that has a second processing circuit that performs signal processing on a second signal from at least a second pixel among the plurality of pixels and is stacked on the imaging chip ;
a first connecting portion that electrically connects between the imaging chip and the first signal processing chip in the stacking direction of the imaging chip and the first signal processing chip in the first peripheral region;
a second connecting portion electrically connecting between the imaging chip and the second signal processing chip in the stacking direction of the imaging chip and the second signal processing chip in the second peripheral region;
with
The imaging area is arranged between the first peripheral area and the second peripheral area on the first surface,
The imaging device, wherein the first signal processing chip and the second signal processing chip are arranged apart from each other inside an outer edge of the imaging chip.
前記第1信号処理チップと前記第2信号処理チップとの間の距離は、前記第1接続部と前記第2接続部との間の距離よりも短い撮像装置。The imaging device, wherein the distance between the first signal processing chip and the second signal processing chip is shorter than the distance between the first connection portion and the second connection portion.
前記第1信号処理チップと前記第2信号処理チップとの間隔は、前記第1接続部と前記第2接続部との間隔よりも短い撮像装置。The imaging device, wherein the distance between the first signal processing chip and the second signal processing chip is shorter than the distance between the first connection portion and the second connection portion.
前記撮像チップは、前記第1処理回路で信号処理が行われた前記第1信号を出力するための第1ワイヤと、前記第2処理回路で信号処理が行われた前記第2信号を出力するための第2ワイヤとに接続される撮像装置。The imaging chip outputs a first wire for outputting the first signal processed by the first processing circuit and the second signal processed by the second processing circuit. an imaging device connected to a second wire for
前記第1接続部は、前記撮像チップと前記第1信号処理チップとの間を電気的に接続する第1貫通電極を有し、
前記第2接続部は、前記撮像チップと前記第2信号処理チップとの間を電気的に接続する第2貫通電極を有する撮像装置。 In the imaging device according to any one of claims 13 to 16 ,
the first connecting portion has a first through electrode electrically connecting between the imaging chip and the first signal processing chip;
The imaging device, wherein the second connecting portion has a second through electrode that electrically connects the imaging chip and the second signal processing chip.
前記撮像チップは、前記第1信号を前記第1貫通電極に出力する第1配線と、前記第2信号を前記第2貫通電極に出力する第2配線とを有する撮像装置。 18. The imaging device of claim 17 , wherein
The imaging device, wherein the imaging chip includes first wiring for outputting the first signal to the first through electrode and second wiring for outputting the second signal to the second through electrode.
前記撮像チップは、前記第1面の反対側の第2面を有し、
前記複数の画素は、前記第2面から前記第1面に向かう方向において前記第1配線および前記第2配線よりも前記第1面側に配置される撮像装置。 19. The imaging device of claim 18 , wherein
The imaging chip has a second surface opposite to the first surface,
The imaging device, wherein the plurality of pixels are arranged closer to the first surface than the first wiring and the second wiring in a direction from the second surface to the first surface.
前記第1接続部は、前記撮像チップと前記第1信号処理チップとの間を電気的に接続する第1電極パッドを有し、
前記第2接続部は、前記撮像チップと前記第2信号処理チップとの間を電気的に接続する第2電極パッドを有する撮像装置。 In the imaging device according to any one of claims 13 to 16 ,
the first connection section has a first electrode pad that electrically connects the imaging chip and the first signal processing chip;
The image pickup device, wherein the second connection section has a second electrode pad that electrically connects the image pickup chip and the second signal processing chip.
前記撮像チップは、前記第1信号を前記第1電極パッドに出力する第1配線と、前記第2信号を前記第2電極パッドに出力する第2配線とを有する撮像装置。 21. The imaging device of claim 20 , wherein
The imaging device, wherein the imaging chip includes first wiring for outputting the first signal to the first electrode pad and second wiring for outputting the second signal to the second electrode pad.
前記撮像チップは、前記第1面の反対側の第2面を有し、
前記複数の画素は、前記第2面から前記第1面に向かう方向において前記第1配線および前記第2配線よりも前記第1面側に配置される撮像装置。 22. The imaging device of claim 21 , wherein
The imaging chip has a second surface opposite to the first surface,
The imaging device, wherein the plurality of pixels are arranged closer to the first surface than the first wiring and the second wiring in a direction from the second surface to the first surface.
前記第1信号処理チップおよび第2信号処理チップは、前記撮像チップとはチップサイズが異なる撮像装置。 In the imaging device according to any one of claims 13 to 22 ,
The imaging device, wherein the first signal processing chip and the second signal processing chip are different in chip size from the imaging chip.
前記第1信号処理チップおよび第2信号処理チップは、前記撮像チップよりもチップサイズが小さい撮像装置。The imaging device, wherein the first signal processing chip and the second signal processing chip are smaller in chip size than the imaging chip.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021159240A JP7283511B2 (en) | 2019-10-31 | 2021-09-29 | Imaging device and camera |
JP2023081964A JP2023103415A (en) | 2019-10-31 | 2023-05-18 | Imaging apparatus and camera |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019198228A JP6954337B2 (en) | 2017-11-10 | 2019-10-31 | Imaging device and camera |
JP2021159240A JP7283511B2 (en) | 2019-10-31 | 2021-09-29 | Imaging device and camera |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019198228A Division JP6954337B2 (en) | 2017-11-10 | 2019-10-31 | Imaging device and camera |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023081964A Division JP2023103415A (en) | 2019-10-31 | 2023-05-18 | Imaging apparatus and camera |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021193848A JP2021193848A (en) | 2021-12-23 |
JP7283511B2 true JP7283511B2 (en) | 2023-05-30 |
Family
ID=79168879
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021159240A Active JP7283511B2 (en) | 2019-10-31 | 2021-09-29 | Imaging device and camera |
JP2023081964A Pending JP2023103415A (en) | 2019-10-31 | 2023-05-18 | Imaging apparatus and camera |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023081964A Pending JP2023103415A (en) | 2019-10-31 | 2023-05-18 | Imaging apparatus and camera |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP7283511B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007524234A (en) | 2003-12-30 | 2007-08-23 | ディクスレイ,インコーポレイティド | Photon count mode detector based on pixelated cadmium zinc telluride |
JP2008235478A (en) | 2007-03-19 | 2008-10-02 | Nikon Corp | Imaging device |
JP2011138841A (en) | 2009-12-26 | 2011-07-14 | Canon Inc | Solid-state imaging device and imaging system |
-
2021
- 2021-09-29 JP JP2021159240A patent/JP7283511B2/en active Active
-
2023
- 2023-05-18 JP JP2023081964A patent/JP2023103415A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007524234A (en) | 2003-12-30 | 2007-08-23 | ディクスレイ,インコーポレイティド | Photon count mode detector based on pixelated cadmium zinc telluride |
JP2008235478A (en) | 2007-03-19 | 2008-10-02 | Nikon Corp | Imaging device |
JP2011138841A (en) | 2009-12-26 | 2011-07-14 | Canon Inc | Solid-state imaging device and imaging system |
Also Published As
Publication number | Publication date |
---|---|
JP2021193848A (en) | 2021-12-23 |
JP2023103415A (en) | 2023-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5709572B2 (en) | Imaging apparatus and imaging system | |
JP5871534B2 (en) | Imaging device | |
US9111826B2 (en) | Image pickup device, image pickup module, and camera | |
WO2016203923A1 (en) | Module, module manufacturing method, and electronic apparatus | |
JP6244662B2 (en) | Imaging apparatus and camera | |
JP7283511B2 (en) | Imaging device and camera | |
US20170317129A1 (en) | Image-capturing unit, image-capturing apparatus, and manufacturing method of image-capturing unit | |
KR20190055084A (en) | Camera module, manufacturing method and electronic device | |
JP6954337B2 (en) | Imaging device and camera | |
JP6610642B2 (en) | Imaging apparatus and camera | |
JP2003324635A (en) | Image pickup device unit | |
US20210399034A1 (en) | Camera module | |
US10972642B2 (en) | Imager and imaging device | |
JP2011066093A (en) | Imaging unit | |
US11064099B2 (en) | Imager and imaging device | |
JP2015046438A (en) | Imaging unit and imaging device | |
WO2021002075A1 (en) | Imaging element unit and imaging device | |
JP6990317B2 (en) | Imaging unit and imaging device | |
CN114666466B (en) | Camera module and electronic equipment | |
JP2009010800A (en) | Imaging apparatus | |
JP5484148B2 (en) | Photoelectric conversion element unit and imaging apparatus | |
JP2014199949A (en) | Imaging unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220913 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20221109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230418 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230501 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7283511 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |