JP7282944B2 - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP7282944B2
JP7282944B2 JP2022051781A JP2022051781A JP7282944B2 JP 7282944 B2 JP7282944 B2 JP 7282944B2 JP 2022051781 A JP2022051781 A JP 2022051781A JP 2022051781 A JP2022051781 A JP 2022051781A JP 7282944 B2 JP7282944 B2 JP 7282944B2
Authority
JP
Japan
Prior art keywords
terminal
substrate
wiring
region
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022051781A
Other languages
Japanese (ja)
Other versions
JP2022089855A (en
Inventor
幸治 野口
正樹 村瀬
泰 中野
剛司 石崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020189451A external-priority patent/JP7051982B2/en
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2022051781A priority Critical patent/JP7282944B2/en
Publication of JP2022089855A publication Critical patent/JP2022089855A/en
Application granted granted Critical
Publication of JP7282944B2 publication Critical patent/JP7282944B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明の実施形態は、表示装置に関する。 Embodiments of the present invention relate to display devices.

近年、表示装置のインターフェイス等として、指などの被検出物の接触あるいは接近を検出するセンサが実用化されている。センサの一例である静電容量式タッチパネルは、被検出物による静電容量の変化を検出するための電極を備えている。このようなタッチパネルを備えた表示装置においては、例えば、表示パネルに接続されたフレキシブルプリント基板に加えて、タッチパネルの電極が形成される面に接続されたフレキシブルプリント基板が必要となる(例えば、特許文献1参照)。 In recent years, sensors for detecting contact or approach of an object to be detected such as a finger have been put to practical use as an interface of a display device or the like. A capacitive touch panel, which is an example of a sensor, includes electrodes for detecting a change in capacitance due to an object to be detected. In a display device equipped with such a touch panel, for example, in addition to a flexible printed circuit board connected to the display panel, a flexible printed circuit board connected to the surface on which electrodes of the touch panel are formed is required (for example, patent Reference 1).

特開2011-65515号公報JP 2011-65515 A

本実施形態の目的は、狭額縁化が可能な表示装置を提供することにある。 An object of the present embodiment is to provide a display device capable of narrowing the frame.

一実施形態によれば、
表示装置は、第1領域、及び、前記第1領域に隣接する第2領域を有する第1基板と、表示領域を有する前記第2領域に対向する第2基板と、前記第1領域に配置されたICチップと、前記ICチップに接続された第1端子と、前記第1端子に接続され、前記第1領域から前記第2領域に向かって延在する第1配線と、前記ICチップに接続された第2端子と、前記第2端子に接続された第2配線と、前記第2配線に接続された外部接続用端子と、を備え、前記第1端子、及び、前記第2端子は、前記ICチップの内部において互いに電気的に接続されている。
According to one embodiment,
A display device includes: a first substrate having a first region and a second region adjacent to the first region; a second substrate having a display region facing the second region; a first terminal connected to the IC chip; a first wiring connected to the first terminal and extending from the first region toward the second region; and a first wiring connected to the IC chip. a second terminal connected to the second terminal; a second wiring connected to the second terminal; and an external connection terminal connected to the second wiring; They are electrically connected to each other inside the IC chip.

図1は、本実施形態の表示装置DSPの構成を示す分解斜視図である。FIG. 1 is an exploded perspective view showing the configuration of the display device DSP of this embodiment. 図2は、図1に示した表示パネルPNLを示す平面図である。FIG. 2 is a plan view showing the display panel PNL shown in FIG. 図3は、図1に示した表示パネルPNLの基本構成及び等価回路を示す図である。FIG. 3 is a diagram showing the basic configuration and equivalent circuit of the display panel PNL shown in FIG. 図4は、図1に示した表示パネルPNLの一部の構造を示す断面図である。FIG. 4 is a cross-sectional view showing the structure of part of the display panel PNL shown in FIG. 図5は、センサSSの構成を示す図である。FIG. 5 is a diagram showing the configuration of the sensor SS. 図6は、センサSSの一構成例を示す平面図である。FIG. 6 is a plan view showing one configuration example of the sensor SS. 図7は、センサSSの他の構成例を示す平面図である。FIG. 7 is a plan view showing another configuration example of the sensor SS. 図8は、センシング方法の一例を説明するための図である。FIG. 8 is a diagram for explaining an example of the sensing method. 図9は、本実施形態の表示装置DSPにおける接続関係を説明するための図である。FIG. 9 is a diagram for explaining the connection relationship in the display device DSP of this embodiment. 図10は、図9に示した第1基板SUB1の一構成例を示す平面図である。FIG. 10 is a plan view showing one configuration example of the first substrate SUB1 shown in FIG. 図11は、図10に示したA-B線で切断した第1基板SUB1の断面図である。FIG. 11 is a cross-sectional view of the first substrate SUB1 cut along line AB shown in FIG. 図12は、図9に示した第1基板SUB1の他の構成例を示す平面図である。FIG. 12 is a plan view showing another configuration example of the first substrate SUB1 shown in FIG. 図13は、図12に示したC-D線で切断した第1基板SUB1の断面図である。FIG. 13 is a cross-sectional view of the first substrate SUB1 cut along line CD shown in FIG. 図14は、図9に示した第1基板SUB1の他の構成例を示す平面図である。FIG. 14 is a plan view showing another configuration example of the first substrate SUB1 shown in FIG. 図15は、図9に示した第1基板SUB1の他の構成例を示す平面図である。FIG. 15 is a plan view showing another configuration example of the first substrate SUB1 shown in FIG. 図16は、表示装置DSPの他の構成例を説明するための図である。FIG. 16 is a diagram for explaining another configuration example of the display device DSP. 図17は、図16に示した第1基板SUB1の一構成例を示す平面図である。FIG. 17 is a plan view showing one configuration example of the first substrate SUB1 shown in FIG. 図18は、図16に示した第1基板SUB1の他の構成例を示す平面図である。FIG. 18 is a plan view showing another configuration example of the first substrate SUB1 shown in FIG. 図19Aは、本実施形態に適用可能な接続部材CMの一構成例を示す断面図である。FIG. 19A is a cross-sectional view showing one configuration example of the connection member CM applicable to this embodiment. 図19Bは、本実施形態に適用可能な接続部材CMの他の構成例を示す断面図である。FIG. 19B is a cross-sectional view showing another configuration example of the connection member CM applicable to this embodiment. 図20Aは、本実施形態に適用可能な接続部材CMの他の構成例を示す断面図である。FIG. 20A is a cross-sectional view showing another configuration example of the connection member CM applicable to this embodiment. 図20Bは、本実施形態に適用可能な接続部材CMの他の構成例を示す断面図である。FIG. 20B is a cross-sectional view showing another configuration example of the connection member CM applicable to this embodiment. 図21Aは、本実施形態に適用可能な接続部材CMの他の構成例を示す断面図である。FIG. 21A is a cross-sectional view showing another configuration example of the connection member CM applicable to this embodiment. 図21Bは、本実施形態に適用可能な接続部材CMの他の構成例を示す断面図である。FIG. 21B is a cross-sectional view showing another configuration example of the connection member CM applicable to this embodiment. 図22は、表示装置DSPの他の構成例を説明するための図である。FIG. 22 is a diagram for explaining another configuration example of the display device DSP. 図23は、図22に示した第1基板SUB1及び第2基板SUB2の一部を拡大した平面図である。FIG. 23 is a partially enlarged plan view of the first substrate SUB1 and the second substrate SUB2 shown in FIG.

以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。 Hereinafter, this embodiment will be described with reference to the drawings. It should be noted that the disclosure is merely an example, and those skilled in the art can easily conceive appropriate modifications while keeping the gist of the invention are, of course, included in the scope of the present invention. In addition, in order to make the description clearer, the drawings may schematically show the width, thickness, shape, etc. of each part compared to the actual embodiment, but this is only an example and does not apply to the present invention. It does not limit interpretation. In addition, in this specification and each figure, the same reference numerals are given to components that exhibit the same or similar functions as those described above with respect to the previous figures, and redundant detailed description may be omitted as appropriate. .

図1は、本実施形態の表示装置DSPの構成を示す分解斜視図である。図中において、第1方向X及び第2方向Yは互いに交差する方向であり、第3方向Zは第1方向X及び第2方向Yと交差する方向である。一例では、第1方向X、第2方向Y、及び、第3方向Zは互いに直交している。本明細書において、第3方向Zを示す矢印の先端に向かう方向を上方(あるいは、単に上)と称し、矢印の先端から逆に向かう方向を下方(あるいは、単に下)と称する。また、第3方向Zを示す矢印の先端側に表示装置DSPを観察する観察位置があるものとし、この観察位置から、第1方向X及び第2方向Yで規定されるX-Y平面に向かって見ることを平面視という。 FIG. 1 is an exploded perspective view showing the configuration of the display device DSP of this embodiment. In the drawing, the first direction X and the second direction Y are directions crossing each other, and the third direction Z is a direction crossing the first direction X and the second direction Y. FIG. In one example, the first direction X, the second direction Y, and the third direction Z are orthogonal to each other. In this specification, the direction toward the tip of the arrow indicating the third direction Z is called upward (or simply upward), and the direction opposite from the tip of the arrow is called downward (or simply downward). Further, it is assumed that an observation position for observing the display device DSP is located on the tip side of the arrow indicating the third direction Z, and from this observation position, the XY plane defined by the first direction X and the second direction Y is observed. Looking at the plane is called planar viewing.

本実施形態においては、表示装置の一例として、液晶表示装置について説明する。なお、本実施形態にて開示する主要な構成は、有機エレクトロルミネッセンス表示素子等を有する自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、MEMS(Micro Electro Mechanical Systems)を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置などにも適用可能である。 In this embodiment, a liquid crystal display device will be described as an example of a display device. The main configurations disclosed in the present embodiment include a self-luminous display device having an organic electroluminescence display element or the like, an electronic paper type display device having an electrophoresis element or the like, and MEMS (Micro Electro Mechanical Systems). It can also be applied to a display device to which electrochromism is applied, or a display device to which electrochromism is applied.

表示装置DSPは、表示パネルPNL、駆動ICチップ1(第1制御部)、フレキシブル基板3などを備えている。ここでの表示パネルPNLは、液晶表示パネルであり、第1基板SUB1と、第2基板SUB2と、液晶層(後述する液晶層LC)と、を備えている。第1基板SUB1は、第1領域A1及び第2領域A2を有している。第1領域A1及び第2領域A2は、第2方向Yに隣接している。第2基板SUB2は、第1基板SUB1の第2領域A2に対向している。つまり、第2領域A2は、第1基板SUB1のうち、第2基板SUB2と対向する領域であり、第1領域A1は、第1基板SUB1のうち、第2基板SUB2の端部SUBEよりも外側に延出した領域である。
駆動ICチップ1及びフレキシブル基板3は、第1領域A1に接続されている。駆動ICチップ1は、例えば、表示パネルPNLに対して画像を表示するのに必要な信号を出力するディスプレイドライバDDを内蔵している。ここでのディスプレイドライバDDは、後述する信号線駆動回路SD、走査線駆動回路GD、及び、共通電極駆動回路CDの少なくとも一部を含むものである。フレキシブル基板3は、表示パネルPNLと外部の回路基板5とを接続している。
The display device DSP includes a display panel PNL, a driving IC chip 1 (first control section), a flexible substrate 3, and the like. The display panel PNL here is a liquid crystal display panel, and includes a first substrate SUB1, a second substrate SUB2, and a liquid crystal layer (liquid crystal layer LC described later). The first substrate SUB1 has a first area A1 and a second area A2. The first area A1 and the second area A2 are adjacent to each other in the second direction Y. As shown in FIG. The second substrate SUB2 faces the second area A2 of the first substrate SUB1. That is, the second region A2 is a region of the first substrate SUB1 facing the second substrate SUB2, and the first region A1 is the region of the first substrate SUB1 outside the edge SUBE of the second substrate SUB2. It is an area that extends to
The driving IC chip 1 and the flexible substrate 3 are connected to the first area A1. The drive IC chip 1 incorporates, for example, a display driver DD that outputs signals necessary for displaying an image on the display panel PNL. The display driver DD here includes at least part of a signal line driving circuit SD, a scanning line driving circuit GD, and a common electrode driving circuit CD, which will be described later. The flexible board 3 connects the display panel PNL and the external circuit board 5 .

図2は、図1に示した表示パネルPNLを示す平面図である。
第1基板SUB1及び第2基板SUB2は、シール部SEで互いに接着されている。表示パネルPNLは、画像を表示する表示領域DA、及び、表示領域DAを囲む額縁状の非表示領域NDAを備えている。表示領域DAは、シール部SEによって囲まれた内側に位置している。なお、表示領域DA及び非表示領域NDAは、図1に示した第1基板SUB1の第2領域A2と対応する領域である。
本実施形態の表示パネルPNLは、例えば、第1基板SUB1の下面側からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型であるが、これに限定されるものではない。例えば、表示パネルPNLは、第2基板SUB2の上面側からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型であっても良いし、透過表示機能及び反射表示機能を備えた半透過型であっても良い。
FIG. 2 is a plan view showing the display panel PNL shown in FIG.
The first substrate SUB1 and the second substrate SUB2 are adhered to each other at the seal portion SE. The display panel PNL includes a display area DA for displaying an image and a frame-shaped non-display area NDA surrounding the display area DA. The display area DA is located inside surrounded by the seal portion SE. The display area DA and the non-display area NDA are areas corresponding to the second area A2 of the first substrate SUB1 shown in FIG.
The display panel PNL of the present embodiment is, for example, a transmissive type having a transmissive display function of displaying an image by selectively transmitting light from the lower surface side of the first substrate SUB1, but is limited to this. not a thing For example, the display panel PNL may be of a reflective type having a reflective display function of displaying an image by selectively reflecting light from the upper surface side of the second substrate SUB2, or may be of a transmissive display function and a reflective display. It may be of a transflective type with a function.

図3は、図1に示した表示パネルPNLの基本構成及び等価回路を示す図である。
表示パネルPNLは、表示領域DAにおいて、複数の画素PXを備えている。複数の画素PXは、第1方向X及び第2方向Yにマトリクス状に配置されている。また、表示パネルPNLは、表示領域DAにおいて、複数本の走査線G(G1~Gn)、複数本の信号線S(S1~Sm)、共通電極CEなどを備えている。走査線Gは、各々第1方向Xに延出し、第2方向Yに並んでいる。信号線Sは、各々第2方向Yに延出し、第1方向Xに並んでいる。なお、走査線G及び信号線Sは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。共通電極CEは、複数の画素PXに亘って配置されている。
走査線Gは、走査線駆動回路GDに接続されている。信号線Sは、信号線駆動回路SDに接続されている。共通電極CEは、共通電極駆動回路CDに接続されている。信号線駆動回路SD、走査線駆動回路GD、及び、共通電極駆動回路CDは、第1基板SUB1上に形成されても良いし、これらの一部或いは全部が図1に示した駆動ICチップ1に内蔵されていても良い。また、これらの駆動回路のレイアウトは、図示した例に限られるものではなく、例えば、走査線駆動回路GDは、表示領域DAを挟んだ両側に配置されても良い。
各画素PXは、スイッチング素子SW、画素電極PE、共通電極CE、液晶層LCなどを備えている。スイッチング素子SWは、例えば薄膜トランジスタ(TFT)によって構成され、走査線G及び信号線Sと電気的に接続されている。画素電極PEは、スイッチング素子SWと電気的に接続されている。画素電極PEは、共通電極CEと対向し、画素電極PEと共通電極CEとの間に生じる電界によって液晶層LCを駆動している。保持容量CSは、例えば、共通電極CEと画素電極PEとの間に形成される。
FIG. 3 is a diagram showing the basic configuration and equivalent circuit of the display panel PNL shown in FIG.
The display panel PNL includes a plurality of pixels PX in the display area DA. A plurality of pixels PX are arranged in a matrix in the first direction X and the second direction Y. As shown in FIG. The display panel PNL also includes a plurality of scanning lines G (G1 to Gn), a plurality of signal lines S (S1 to Sm), a common electrode CE, and the like in the display area DA. The scanning lines G extend in the first direction X and are arranged in the second direction Y. As shown in FIG. The signal lines S each extend in the second direction Y and are arranged in the first direction X. As shown in FIG. It should be noted that the scanning lines G and signal lines S do not necessarily have to extend linearly, and part of them may be curved. The common electrode CE is arranged over a plurality of pixels PX.
The scanning lines G are connected to a scanning line driving circuit GD. The signal line S is connected to the signal line driving circuit SD. The common electrode CE is connected to a common electrode driving circuit CD. The signal line driving circuit SD, the scanning line driving circuit GD, and the common electrode driving circuit CD may be formed on the first substrate SUB1, and some or all of them may be formed on the driving IC chip 1 shown in FIG. may be built in. Also, the layout of these drive circuits is not limited to the illustrated example. For example, the scanning line drive circuits GD may be arranged on both sides of the display area DA.
Each pixel PX includes a switching element SW, a pixel electrode PE, a common electrode CE, a liquid crystal layer LC, and the like. The switching element SW is composed of, for example, a thin film transistor (TFT), and is electrically connected to the scanning line G and the signal line S. The pixel electrode PE is electrically connected to the switching element SW. The pixel electrode PE faces the common electrode CE, and the electric field generated between the pixel electrode PE and the common electrode CE drives the liquid crystal layer LC. The storage capacitor CS is formed, for example, between the common electrode CE and the pixel electrode PE.

図4は、図1に示した表示パネルPNLの一部の構造を示す断面図である。
図示した表示パネルPNLは、主として基板主面にほぼ平行な横電界を利用する表示モードに対応した構成を有しているが、特に制限される訳ではなく、基板主面に対して垂直な縦電界や、基板主面に対して斜め方向の電界、或いは、それらを組み合わせて利用する表示モードに対応した構成を有していても良い。横電界を利用する表示モードでは、例えば第1基板SUB1に画素電極PE及び共通電極CEの双方が備えられた構成が適用可能である。縦電界や斜め電界を利用する表示モードでは、例えば第1基板SUB1に画素電極PEが備えられ、第2基板SUB2に共通電極CEが備えられた構成が適用可能である。なお、ここでの基板主面とは、X-Y平面と平行な面である。
FIG. 4 is a cross-sectional view showing the structure of part of the display panel PNL shown in FIG.
The illustrated display panel PNL mainly has a configuration corresponding to a display mode that utilizes a horizontal electric field substantially parallel to the main surface of the substrate. It may have a configuration corresponding to an electric field, an electric field oblique to the main surface of the substrate, or a display mode using a combination thereof. In a display mode using a horizontal electric field, for example, a configuration in which both the pixel electrode PE and the common electrode CE are provided on the first substrate SUB1 is applicable. In a display mode using a vertical electric field or an oblique electric field, for example, a configuration in which the first substrate SUB1 is provided with the pixel electrode PE and the second substrate SUB2 is provided with the common electrode CE can be applied. The main surface of the substrate here is a surface parallel to the XY plane.

第1基板SUB1は、第1絶縁基板10、信号線S1及びS2、共通電極CE、画素電極PE、第1絶縁膜11、第2絶縁膜12、第3絶縁膜13、第1配向膜AL1などを備えている。一例では、第1絶縁膜11及び第3絶縁膜13はシリコン酸化物やシリコン窒化物などの無機系材料によって形成され、第2絶縁膜12はアクリル樹脂などの有機系材料によって形成されている。なお、ここでは、スイッチング素子や走査線、これらの間に介在する各種絶縁膜等の図示を省略している。
第1絶縁基板10は、ガラス基板や樹脂基板などの光透過性を有する基板である。第1絶縁膜11は、第1絶縁基板10の上に位置している。信号線S1及びS2は、第1絶縁膜11の上に位置している。第2絶縁膜12は、信号線S1及びS2、及び、第1絶縁膜11の上に位置している。共通電極CEは、第2絶縁膜12の上に位置している。第3絶縁膜13は、共通電極CE及び第2絶縁膜12の上に位置している。画素電極PEは、第3絶縁膜13の上に位置している。画素電極PEは、第3絶縁膜を介して共通電極CEと対向している。また、画素電極PEは、共通電極CEと対向する位置にスリットSLを有している。共通電極CE及び画素電極PEは、インジウム・ティン・オキサイド(ITO)やインジウム・ジンク・オキサイド(IZO)などの透明な導電材料によって形成されている。第1配向膜AL1は、画素電極PE及び第3絶縁膜13を覆っている。
なお、画素電極PEが第2絶縁膜12と第3絶縁膜13との間に位置し、共通電極CEが第3絶縁膜13と第1配向膜AL1との間に位置していても良い。このような場合、画素電極PEは画素ごとにスリットを有していない平板状に形成され、共通電極CEは画素電極PEと対向するスリットを有する。また、画素電極PE及び共通電極CEの双方が同一層上に位置していても良く、例えば、画素電極PE及び共通電極CEの双方が第3絶縁膜13と第1配向膜AL1との間に位置していても良い。
The first substrate SUB1 includes a first insulating substrate 10, signal lines S1 and S2, a common electrode CE, a pixel electrode PE, a first insulating film 11, a second insulating film 12, a third insulating film 13, a first alignment film AL1, and the like. It has In one example, the first insulating film 11 and the third insulating film 13 are made of an inorganic material such as silicon oxide or silicon nitride, and the second insulating film 12 is made of an organic material such as acrylic resin. Here, illustration of switching elements, scanning lines, and various insulating films interposed therebetween is omitted.
The first insulating substrate 10 is a substrate having optical transparency such as a glass substrate or a resin substrate. The first insulating film 11 is located on the first insulating substrate 10 . The signal lines S1 and S2 are located on the first insulating film 11 . The second insulating film 12 is located on the signal lines S1 and S2 and the first insulating film 11 . A common electrode CE is located on the second insulating film 12 . The third insulating film 13 is positioned on the common electrode CE and the second insulating film 12 . The pixel electrode PE is located on the third insulating film 13 . The pixel electrode PE faces the common electrode CE via the third insulating film. Also, the pixel electrode PE has a slit SL at a position facing the common electrode CE. The common electrode CE and pixel electrode PE are made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO). The first alignment film AL1 covers the pixel electrode PE and the third insulating film 13 .
The pixel electrode PE may be positioned between the second insulating film 12 and the third insulating film 13, and the common electrode CE may be positioned between the third insulating film 13 and the first alignment film AL1. In such a case, the pixel electrode PE is formed in a flat plate shape without a slit for each pixel, and the common electrode CE has a slit facing the pixel electrode PE. Moreover, both the pixel electrode PE and the common electrode CE may be positioned on the same layer. For example, both the pixel electrode PE and the common electrode CE are positioned between the third insulating film 13 and the first alignment film AL1. may be located.

第2基板SUB2は、第2絶縁基板20、遮光層BM、カラーフィルタCF、オーバーコート層OC、第2配向膜AL2などを備えている。
第2絶縁基板20は、ガラス基板や樹脂基板などの光透過性を有する基板である。遮光層BM及びカラーフィルタCFは、第2絶縁基板20の第1基板SUB1と対向する側に位置している。遮光層BMは、各画素を区画し、図中において信号線Sと対向する位置に配置されている。カラーフィルタCFは、画素電極PEと対向する位置に配置され、その一部が遮光層BMに重なっている。カラーフィルタCFは、赤色カラーフィルタ、緑色カラーフィルタ、青色カラーフィルタなどを含む。オーバーコート層OCは、カラーフィルタCFを覆っている。第2配向膜AL2は、オーバーコート層OCを覆っている。
なお、カラーフィルタCFは、第1基板SUB1に配置されても良い。また、遮光層BMを配置する代わりに、異なる色のカラーフィルタを2層以上重ね合せることで透過率を低下させ、遮光層として機能させても良い。白色を表示する画素には、白色のカラーフィルタを配置しても良いし、無着色の樹脂材料を配置しても良いし、カラーフィルタを配置せずにオーバーコート層OCを配置しても良い。
The second substrate SUB2 includes a second insulating substrate 20, a light blocking layer BM, color filters CF, an overcoat layer OC, a second alignment film AL2, and the like.
The second insulating substrate 20 is a substrate having optical transparency such as a glass substrate or a resin substrate. The light shielding layer BM and the color filters CF are located on the side of the second insulating substrate 20 facing the first substrate SUB1. The light shielding layer BM partitions each pixel and is arranged at a position facing the signal line S in the figure. The color filter CF is arranged at a position facing the pixel electrode PE and partly overlaps the light shielding layer BM. The color filters CF include red color filters, green color filters, blue color filters, and the like. An overcoat layer OC covers the color filters CF. The second alignment film AL2 covers the overcoat layer OC.
Note that the color filters CF may be arranged on the first substrate SUB1. Further, instead of arranging the light shielding layer BM, two or more layers of color filters of different colors may be laminated to reduce the transmittance and function as a light shielding layer. Pixels displaying white may be provided with a white color filter, may be provided with an uncolored resin material, or may be provided with an overcoat layer OC without providing a color filter. .

本実施形態の表示装置DSPに搭載されるセンサは、検出電極Rxを備えている。図示した例では、検出電極Rxは、第2基板SUB2の外面SBAに位置している。検出電極Rxは、例えば、アルミニウム(Al)、チタン(Ti)、銀(Ag)、モリブデン(Mo)、タングステン(W)、銅(Cu)、クロム(Cr)などの金属材料や、これらの金属材料を組み合わせた合金や、ITOやIZO等の透明な酸化物材料や、導電性の有機材料や、微細な導電性物質の分散体などによって形成されている。
詳述しないが、検出電極Rxは、単層構造であっても良いし、複数の薄膜を積層した積層構造であっても良い。検出電極Rxが積層構造である場合、例えば、金属層の上に酸化物導電層を備えた多層構造などが適用可能である。検出電極Rxが酸化物導電層によって形成される場合、検出電極Rxの形状は、例えば短冊状である。検出電極Rxが金属層によって形成される場合、金属細線によって形成され、検出電極Rxの形状は、例えば波状、格子状、メッシュ状などである。必要に応じて、検出電極Rxは、保護膜によって覆われていても良い。
A sensor mounted on the display device DSP of the present embodiment includes a detection electrode Rx. In the illustrated example, the detection electrodes Rx are located on the outer surface SBA of the second substrate SUB2. The detection electrodes Rx are made of, for example, metal materials such as aluminum (Al), titanium (Ti), silver (Ag), molybdenum (Mo), tungsten (W), copper (Cu), chromium (Cr), or the like. It is formed of an alloy that combines materials, a transparent oxide material such as ITO or IZO, a conductive organic material, a dispersion of fine conductive substances, or the like.
Although not described in detail, the detection electrode Rx may have a single-layer structure, or may have a laminated structure in which a plurality of thin films are laminated. When the sensing electrode Rx has a laminated structure, for example, a multi-layered structure having an oxide conductive layer on a metal layer can be applied. When the detection electrodes Rx are formed of an oxide conductive layer, the shape of the detection electrodes Rx is, for example, strip-shaped. When the detection electrode Rx is formed of a metal layer, it is formed of fine metal wires, and the shape of the detection electrode Rx is, for example, wave-like, grid-like, or mesh-like. If necessary, the detection electrodes Rx may be covered with a protective film.

第1偏光板PL1を含む第1光学素子OD1は、第1絶縁基板10と照明装置BLとの間に位置している。第2偏光板PL2を含む第2光学素子OD2は、検出電極Rxの上に位置している。第1光学素子OD1及び第2光学素子OD2は、必要に応じて位相差板を含んでいても良い。第1偏光板PL1及び第2偏光板PL2は、例えば、それぞれの吸収軸が直交するクロスニコルの位置関係となるように配置される。 A first optical element OD1 including a first polarizing plate PL1 is positioned between the first insulating substrate 10 and the illumination device BL. A second optical element OD2 including a second polarizer PL2 is positioned above the detection electrode Rx. The first optical element OD1 and the second optical element OD2 may contain retardation plates as necessary. The first polarizing plate PL1 and the second polarizing plate PL2 are arranged, for example, in a crossed Nicols positional relationship in which their respective absorption axes are orthogonal to each other.

次に、本実施形態の表示装置DSPに搭載されるセンサSSの一構成例について説明する。以下に説明するセンサSSは、例えば静電容量型であり、誘電体を介して対向する一対の電極間の静電容量の変化に基づいて、被検出物の接触あるいは接近を検出するものである。 Next, a configuration example of the sensor SS mounted on the display device DSP of the present embodiment will be described. The sensor SS described below is, for example, a capacitance type, and detects contact or approach of an object to be detected based on a change in capacitance between a pair of electrodes facing each other via a dielectric. .

図5は、センサSSの構成を示す図である。
本実施形態では、センサSSは、センサ駆動電極(第1電極)Tx及び検出電極(第2電極)Rxを備えている。センサ駆動電極Txは、図4に示した共通電極CEを含み、第1基板SUB1において第2絶縁膜12と第3絶縁膜13との間に位置している。検出電極Rxは、図4に示したように、第2基板SUB2の外面SBAに位置している。
センサ駆動電極Tx及び検出電極Rxは、表示領域DAに位置している。図示した例では、センサ駆動電極Tx及び検出電極Rxは、それぞれ帯状の形状を有している。センサ駆動電極Txが延出する方向は、図3に示した第1方向Xであっても良いし、第2方向Yであっても良い。検出電極Rxは、センサ駆動電極Txと交差する方向に延出している。例えば、センサ駆動電極Txが第1方向Xに延出し、第2方向Yに間隔を置いて並んでいる場合、検出電極Rxは、第2方向Yに延出し、第1方向Xに間隔を置いて並んでいる。一方、検出電極Rxが第1方向Xに延出し、第2方向Yに間隔を置いて並んでいる場合、センサ駆動電極Txは、第2方向Yに延出し、第1方向Xに間隔を置いて並んでいる。
センサ駆動電極Txは、共通電極駆動回路CDと電気的に接続されている。検出電極Rxは、検出回路DCと電気的に接続されている。
FIG. 5 is a diagram showing the configuration of the sensor SS.
In this embodiment, the sensor SS includes a sensor drive electrode (first electrode) Tx and a detection electrode (second electrode) Rx. The sensor drive electrode Tx includes the common electrode CE shown in FIG. 4 and is located between the second insulating film 12 and the third insulating film 13 on the first substrate SUB1. The detection electrodes Rx are located on the outer surface SBA of the second substrate SUB2, as shown in FIG.
The sensor drive electrodes Tx and detection electrodes Rx are located in the display area DA. In the illustrated example, the sensor drive electrodes Tx and the detection electrodes Rx each have a strip shape. The direction in which the sensor drive electrode Tx extends may be the first direction X shown in FIG. 3 or the second direction Y. As shown in FIG. The detection electrodes Rx extend in a direction intersecting with the sensor drive electrodes Tx. For example, if the sensor drive electrodes Tx extend in the first direction X and are spaced apart in the second direction Y, the detection electrodes Rx extend in the second direction Y and are spaced apart in the first direction X. lined up. On the other hand, when the detection electrodes Rx extend in the first direction X and are spaced apart in the second direction Y, the sensor drive electrodes Tx extend in the second direction Y and are spaced apart in the first direction X. lined up.
The sensor drive electrodes Tx are electrically connected to the common electrode drive circuit CD. The detection electrodes Rx are electrically connected to the detection circuit DC.

共通電極駆動回路CDは、画像を表示する表示駆動時に、共通電極CEを含むセンサ駆動電極Txに対してコモン駆動信号を供給する。これにより、センサ駆動電極Txは、画素電極PEとの間で電界を発生させ、液晶層LCを駆動する。
また、共通電極駆動回路CDは、被検出物の接触あるいは接近を検出するためのセンシングを行うセンシング駆動時に、センサ駆動電極Txに対してセンサ駆動信号を供給する。これにより、センサ駆動電極Txは、検出電極Rxとの間で容量を発生させる。検出電極Rxは、センサ駆動電極Txへのセンサ駆動信号の供給に伴って、センシングに必要なセンサ信号(つまり、センサ駆動電極Txと検出電極Rxとの間の電極間容量の変化に基づいた信号)を出力する。検出回路DCは、検出電極Rxからセンサ信号を読み取り、被検出物の接触あるいは接近の有無を検出し、また、被検出物の位置座標などを検出する。
The common electrode drive circuit CD supplies a common drive signal to the sensor drive electrodes Tx including the common electrode CE during display drive for displaying an image. As a result, the sensor drive electrode Tx generates an electric field with the pixel electrode PE to drive the liquid crystal layer LC.
Further, the common electrode drive circuit CD supplies a sensor drive signal to the sensor drive electrode Tx during sensing drive for sensing for detecting contact or approach of the object to be detected. As a result, the sensor drive electrodes Tx generate capacitance with the detection electrodes Rx. As the sensor drive signal is supplied to the sensor drive electrode Tx, the detection electrode Rx generates a sensor signal necessary for sensing (that is, a signal based on a change in inter-electrode capacitance between the sensor drive electrode Tx and the detection electrode Rx). ). The detection circuit DC reads a sensor signal from the detection electrode Rx, detects the presence or absence of contact or approach of an object to be detected, and also detects the position coordinates of the object to be detected.

なお、センサ駆動電極Tx及び検出電極Rxの個数やサイズ、形状は特に限定されるものではなく種々変更可能である。例えば、センサ駆動電極Txは、表示領域DAの全体に亘って途切れることなく延出した単個の平板状に形成されても良い。また、検出電極Rxは、島状に形成され、第1方向X及び第2方向Yにマトリクス状に配置されても良い。 The number, size, and shape of the sensor drive electrodes Tx and the detection electrodes Rx are not particularly limited and can be changed in various ways. For example, the sensor drive electrode Tx may be formed in the shape of a single flat plate extending continuously over the entire display area DA. Also, the detection electrodes Rx may be formed in an island shape and arranged in the first direction X and the second direction Y in a matrix.

図6は、センサSSの一構成例を示す平面図である。
検出電極Rxのそれぞれは、第1方向Xに延出し、第2方向Yに間隔を置いて並んでいる。センサ駆動電極Txのそれぞれは、第2方向Yに延出し、第1方向Xに間隔を置いて並んでいる。ここでは、検出電極Rx及びリード線Lに着目し、その具体的なレイアウトについて説明する。
リード線Lは、第2基板SUB2において、検出電極Rxと同一面(例えば、図4に示した外面SBA)に位置している。このようなリード線Lは、低抵抗な金属材料によって形成されることが望ましい。一例では、リード線Lは、アルミニウム(Al)、チタン(Ti)、銀(Ag)、モリブデン(Mo)、タングステン(W)、銅(Cu)、クロム(Cr)などの金属材料によって形成される。リード線Lの各々の一端側は、検出電極Rxの各々と電気的に接続されている。リード線Lの各々の他端側は、端子群TG2における端子T2の各々と電気的に接続されている。
図示した例では、複数のリード線Lのうち、奇数番目の検出電極Rxと接続されたリード線Lは、一方の非表示領域NDA1(つまり、表示領域DAよりも右側の非表示領域)に位置し、偶数番目の検出電極Rxと接続されたリード線Lは、他方の非表示領域NDA2(例えば、表示領域DAよりも左側の非表示領域)に位置している。
FIG. 6 is a plan view showing one configuration example of the sensor SS.
Each of the detection electrodes Rx extends in the first direction X and is arranged in the second direction Y at intervals. Each of the sensor drive electrodes Tx extends in the second direction Y and is arranged in the first direction X at intervals. Here, focusing on the detection electrodes Rx and the lead lines L, a specific layout thereof will be described.
The lead wires L are located on the same surface as the detection electrodes Rx (for example, the outer surface SBA shown in FIG. 4) on the second substrate SUB2. Such lead wires L are preferably made of a low-resistance metal material. In one example, the lead wire L is made of metal material such as aluminum (Al), titanium (Ti), silver (Ag), molybdenum (Mo), tungsten (W), copper (Cu), chromium (Cr). . One end of each of the lead wires L is electrically connected to each of the detection electrodes Rx. The other end side of each of the lead wires L is electrically connected to each of the terminals T2 in the terminal group TG2.
In the illustrated example, of the plurality of lead wires L, the lead wires L connected to the odd-numbered detection electrodes Rx are positioned in one non-display area NDA1 (that is, the non-display area on the right side of the display area DA). The lead lines L connected to the even-numbered detection electrodes Rx are located in the other non-display area NDA2 (for example, the non-display area on the left side of the display area DA).

図7は、センサSSの他の構成例を示す平面図である。
図示した例は、図6に示した構成例と比較して、リード線Lのレイアウトが相違している。図示した例では、複数のリード線Lのうち、表示領域DAの上側半分に位置する検出電極Rxと接続されたリード線Lは、一方の非表示領域NDA1に位置し、表示領域DAの下側半分に位置する検出電極Rxと接続されたリード線Lは、他方の非表示領域NDA2に位置している。
FIG. 7 is a plan view showing another configuration example of the sensor SS.
The illustrated example differs from the configuration example shown in FIG. 6 in the layout of the lead lines L. As shown in FIG. In the illustrated example, among the plurality of lead lines L, the lead lines L connected to the detection electrodes Rx located in the upper half of the display area DA are located in one non-display area NDA1 and are located in the lower side of the display area DA. The lead lines L connected to the detection electrodes Rx located in the other half are located in the other non-display area NDA2.

次に、上記した表示装置DSPにおいて被検出物の接触あるいは接近を検出するためのセンシング方法の一例の原理について、図8を参照しながら説明する。
センサ駆動電極Txと検出電極Rxとの間には、容量Ccが存在する。センサ駆動電極Txには、順次、所定の周期でパルス状の書込信号(センサ駆動信号)Vwが供給される。この例では、被検出物となる利用者の指が特定の検出電極Rxとセンサ駆動電極Txとが交差する位置に近接して存在するものとする。検出電極Rxに近接している被検出物により、容量Cxが生ずる。センサ駆動電極Txに書込信号Vwが供給されたときに、特定の検出電極Rxからは、他の検出電極から得られるパルスよりもレベルの低いパルス状の読取信号(センサ信号)Vrが得られる。
図5に示した検出回路DCでは、書込信号Vwがセンサ駆動電極Txに供給されるタイミングと、各検出電極Rxからの読取信号Vrとに基づいて、センサSSのX-Y平面内での被検出物の2次元位置情報を検出することができる。また、上記の容量Cxは、被検出物が検出電極Rxに近い場合と、遠い場合とで異なる。このため、読取信号Vrのレベルも被検出物が検出電極Rxに近い場合と、遠い場合とで異なる。したがって、検出回路DCでは、読取信号Vrのレベルに基づいて、センサSSに対する被検出物の近接度を検出することもできる。
なお、上記したセンサSSは、一対の電極間の静電容量(上記の例ではセンサ駆動電極Txと検出電極Rxとの間の静電容量)の変化に基づいて被検出物を検出する相互容量方式に限らず、検出電極Rxの静電容量の変化に基づいて被検出物を検出する自己容量方式であっても良い。
Next, the principle of one example of a sensing method for detecting contact or approach of an object to be detected in the display device DSP described above will be described with reference to FIG.
A capacitance Cc exists between the sensor drive electrode Tx and the detection electrode Rx. A pulsed write signal (sensor drive signal) Vw is sequentially supplied to the sensor drive electrodes Tx at a predetermined cycle. In this example, it is assumed that a user's finger, which is an object to be detected, is present close to a position where a specific detection electrode Rx and a sensor drive electrode Tx intersect. A capacitance Cx is generated by an object to be detected that is close to the detection electrode Rx. When a write signal Vw is supplied to the sensor drive electrode Tx, a pulse-like read signal (sensor signal) Vr whose level is lower than pulses obtained from other detection electrodes is obtained from a specific detection electrode Rx. .
In the detection circuit DC shown in FIG. 5, based on the timing at which the write signal Vw is supplied to the sensor drive electrode Tx and the read signal Vr from each detection electrode Rx, the sensor SS is detected within the XY plane. Two-dimensional position information of the object to be detected can be detected. Further, the capacitance Cx described above differs depending on whether the object to be detected is close to the detection electrode Rx or far from it. Therefore, the level of the read signal Vr also differs depending on whether the object to be detected is close to the detection electrode Rx or far from it. Therefore, the detection circuit DC can detect the proximity of the object to the sensor SS based on the level of the read signal Vr.
Note that the sensor SS described above is a mutual capacitance sensor that detects an object based on a change in the capacitance between a pair of electrodes (the capacitance between the sensor drive electrode Tx and the detection electrode Rx in the above example). The method is not limited to the method, and a self-capacitance method that detects an object to be detected based on a change in the capacitance of the detection electrode Rx may be used.

図9は、本実施形態の表示装置DSPにおける接続関係を説明するための図である。
図示したように、第1基板SUB1は、第1領域A1において端子T11を備えている。第2基板SUB2は、端子T2を備えている。これらの端子T11及び端子T2は、接続部材CMによって電気的に接続されている。接続部材CMは、平面視で、表示パネルPNLの外側にはみ出さず、図示した例では第1基板SUB1の端部よりも内側に位置している。このような接続部材CMによる接続構造は、後に詳述する。
端子T2は、図6などに示したように、リード線Lを介して検出電極Rxと電気的に接続されている。端子T1は、配線W1に接続されている。配線W1については後に詳述するが、検出回路DCと電気的に接続されている。
FIG. 9 is a diagram for explaining the connection relationship in the display device DSP of this embodiment.
As shown, the first substrate SUB1 has a terminal T11 in the first area A1. The second substrate SUB2 has a terminal T2. These terminals T11 and T2 are electrically connected by a connecting member CM. The connection member CM does not protrude outside the display panel PNL in a plan view, and is located inside the edge of the first substrate SUB1 in the illustrated example. A connection structure using such a connection member CM will be described in detail later.
The terminal T2 is electrically connected to the detection electrode Rx via a lead wire L, as shown in FIG. The terminal T1 is connected to the wiring W1. The wiring W1 is electrically connected to the detection circuit DC, which will be described in detail later.

図示した例の表示装置DSPは、ディスプレイドライバDDを内蔵した駆動ICチップ1、検出回路DCを内蔵したICチップ2(第2制御部)、及び、フレキシブル基板3を備えている。駆動ICチップ1は、第1領域A1に接続されている。ICチップ2は、フレキシブル基板3に接続されている。外部の回路基板5は、アプリケーションプロセッサAPP(第3制御部)を備え、フレキシブル基板3に接続されている。アプリケーションプロセッサAPPと駆動ICチップ1との間、アプリケーションプロセッサAPPとICチップ2との間、駆動ICチップ1とICチップ2との間には、それぞれ伝送路が形成されている。これにより、アプリケーションプロセッサAPPとディスプレイドライバDDとの間、アプリケーションプロセッサAPPと検出回路DCとの間、及び、ディスプレイドライバDDと検出回路DCとの間では、それぞれ各種信号のやり取りが可能となるように構成されている。
例えば、表示駆動時において、アプリケーションプロセッサAPPは、ディスプレイドライバDDにグラフィックデータなどに対応した各種信号を送信する。ディスプレイドライバDDは、アプリケーションプロセッサAPPから受信した信号に基づいて、走査線Gに対して所定のタイミングで走査信号を供給し、信号線Sに対して映像信号を供給し、共通電極CEとして機能するセンサ駆動電極Txに対してコモン駆動信号を供給する。
センシング駆動時においては、ディスプレイドライバDD及び検出回路DCは、いずれか一方でセンサSSの駆動時期を知らせるタイミング信号を生成し、このタイミング信号を他方に与えることができる。あるいは、アプリケーションプロセッサAPPは、ディスプレイドライバDD及び検出回路DCにタイミング信号を与えることができる。上記のタイミング信号により、ディスプレイドライバDD及び検出回路DCを同期化することができる。ディスプレイドライバDDは、アプリケーションプロセッサAPPから受信した制御信号に基づいて、センサ駆動電極Txに対してセンサ駆動信号を供給する。検出回路DCは、検出電極Rxから出力されたセンサ信号を読み取り、センシング結果に相当する信号を生成し、アプリケーションプロセッサAPPに送信する。アプリケーションプロセッサAPPは、ディスプレイドライバDDから受信した信号を用いて様々な処理を行うことができる。
The display device DSP in the illustrated example includes a driving IC chip 1 containing a display driver DD, an IC chip 2 (second control section) containing a detection circuit DC, and a flexible substrate 3 . The driving IC chip 1 is connected to the first area A1. IC chip 2 is connected to flexible substrate 3 . An external circuit board 5 includes an application processor APP (third control unit) and is connected to the flexible board 3 . Transmission paths are formed between the application processor APP and the driving IC chip 1, between the application processor APP and the IC chip 2, and between the driving IC chip 1 and the IC chip 2, respectively. As a result, various signals can be exchanged between the application processor APP and the display driver DD, between the application processor APP and the detection circuit DC, and between the display driver DD and the detection circuit DC. It is configured.
For example, when driving the display, the application processor APP transmits various signals corresponding to graphic data and the like to the display driver DD. The display driver DD supplies a scanning signal to the scanning line G at a predetermined timing based on a signal received from the application processor APP, supplies a video signal to the signal line S, and functions as a common electrode CE. A common drive signal is supplied to the sensor drive electrode Tx.
During sensing driving, either one of the display driver DD and the detection circuit DC can generate a timing signal that informs when to drive the sensor SS, and this timing signal can be given to the other. Alternatively, the application processor APP can provide timing signals to the display driver DD and the detection circuit DC. The above timing signals allow the display driver DD and the detection circuit DC to be synchronized. The display driver DD supplies sensor drive signals to the sensor drive electrodes Tx based on control signals received from the application processor APP. The detection circuit DC reads sensor signals output from the detection electrodes Rx, generates signals corresponding to sensing results, and transmits the signals to the application processor APP. The application processor APP can perform various processing using signals received from the display driver DD.

図10は、図9に示した第1基板SUB1の一構成例を示す平面図である。
第1基板SUB1は、第1領域A1に位置する端子T11及び端子T12と、端子T11と端子T12との間を接続する配線W1と、を備えている。端子T12は、駆動ICチップ1よりも第1基板SUB1の基板端部SUBAに近接する側に位置している。
配線W1は、一端部W11、他端部W12、及び、中途部W13を備えている。一端部W11は、第1領域Aに位置し、端子T11に接続されるとともに、端子T11から基板端部SUBAに向かうことなく第2領域A2に向かって延出している。他端部W12は、第1領域Aに位置し、端子T12に接続されるとともに、端子T12から基板端部SUBAに向かうことなく第2領域A2に向かって延出している。図示した例では、中途部W13は、第2領域A2に位置し、一端部W11と他端部W12との間を接続している。なお、図示した例では、端子T11の各々に接続されたすべての配線W1の中途部が第2領域A2に位置しているが、一部の配線W1の中途部のみが第2領域A2に位置している場合もあり得る。
また、図示した例では、配線W1の他端部W12は、その一部が駆動ICチップ1の下方に位置している。フレキシブル基板3は、端子T12に接続されている。フレキシブル基板3は、端子T12とICチップ2とを接続する配線W3を備えている。
FIG. 10 is a plan view showing one configuration example of the first substrate SUB1 shown in FIG.
The first substrate SUB1 includes a terminal T11 and a terminal T12 located in the first area A1, and a wiring W1 connecting between the terminal T11 and the terminal T12. The terminal T12 is located closer to the substrate end SUBA of the first substrate SUB1 than the drive IC chip 1 is.
The wiring W1 has one end portion W11, the other end portion W12, and a middle portion W13. One end portion W11 is located in the first region A, is connected to the terminal T11, and extends from the terminal T11 toward the second region A2 without going toward the substrate end portion SUBA. The other end W12 is located in the first region A, is connected to the terminal T12, and extends from the terminal T12 toward the second region A2 without going toward the substrate end SUBA. In the illustrated example, the middle portion W13 is located in the second area A2 and connects the one end portion W11 and the other end portion W12. In the illustrated example, the middle portions of all the wirings W1 connected to each of the terminals T11 are located in the second region A2, but only the middle portions of some of the wirings W1 are located in the second region A2. It is possible that you are.
In the illustrated example, the other end W12 of the wiring W1 is partially located below the driving IC chip 1. As shown in FIG. The flexible board 3 is connected to the terminal T12. The flexible substrate 3 has a wiring W3 that connects the terminal T12 and the IC chip 2 .

図11は、図10に示したA-B線で切断した第1基板SUB1の断面図である。
第1基板SUB1において、配線W1の他端部W12は、例えば第1絶縁膜11と第3絶縁膜13との間に位置し、駆動ICチップ1の直下を通り、第1基板SUB1の基板端部SUBAに近接する位置まで延出している。このような配線W1は、例えば図4を参照して説明した信号線S1などと同一の金属材料によって形成されているが、走査線などと同一の金属材料によって形成されていても良い。端子T12は、第3絶縁膜13の上に位置し、第3絶縁膜13を貫通するコンタクトホールを介して他端部W12にコンタクトしている。このような端子T12は、例えば図4を参照して説明した画素電極PEなどと同一の透明導電材料によって形成されている。なお、図示した例のように配線W1とは別個に端子T12を設けずに、第3絶縁膜を貫通する位置で露出した配線W1の露出部分を端子T12としても良い。
駆動ICチップ1及びフレキシブル基板3は、それぞれ導電性接着層4A、4Bにより第1基板SUB1に接続されている。導電性接着層4A、4Bは、例えば、接着剤中に導電粒子を分散させた異方性導電膜である。フレキシブル基板3は、ベース層30、配線W3、カバー層32などを備えている。配線W3は、ベース層30の第1基板SUB1と対向する側に位置している。カバー層32は、配線W3を覆っている。配線W3は、端子T12と向かい合う位置でカバー層32から露出し、導電性接着層4Bの導電粒子41Bを介して端子T12と電気的に接続されている。駆動ICチップ1は、配線1の他端部W12と重なる位置で第1基板SUB1に接着されているが、図示した断面において、配線W1とは電気的に接続されていない。
FIG. 11 is a cross-sectional view of the first substrate SUB1 cut along line AB shown in FIG.
On the first substrate SUB1, the other end W12 of the wiring W1 is positioned, for example, between the first insulating film 11 and the third insulating film 13, passes directly under the drive IC chip 1, and reaches the substrate edge of the first substrate SUB1. It extends to a position close to the part SUBA. The wiring W1 is made of the same metal material as the signal line S1 and the like described with reference to FIG. 4, but may be made of the same metal material as the scanning line and the like. The terminal T12 is located on the third insulating film 13 and is in contact with the other end W12 through a contact hole penetrating the third insulating film 13 . Such a terminal T12 is made of the same transparent conductive material as the pixel electrode PE described with reference to FIG. 4, for example. Instead of providing the terminal T12 separately from the wiring W1 as in the illustrated example, the exposed portion of the wiring W1 exposed at the position penetrating the third insulating film may be used as the terminal T12.
The driving IC chip 1 and the flexible substrate 3 are connected to the first substrate SUB1 by conductive adhesive layers 4A and 4B, respectively. The conductive adhesive layers 4A and 4B are, for example, anisotropic conductive films in which conductive particles are dispersed in an adhesive. The flexible substrate 3 includes a base layer 30, wiring W3, a cover layer 32, and the like. The wiring W3 is located on the side of the base layer 30 facing the first substrate SUB1. The cover layer 32 covers the wiring W3. The wiring W3 is exposed from the cover layer 32 at a position facing the terminal T12, and is electrically connected to the terminal T12 via the conductive particles 41B of the conductive adhesive layer 4B. The driving IC chip 1 is adhered to the first substrate SUB1 at a position overlapping the other end W12 of the wiring 1, but is not electrically connected to the wiring W1 in the illustrated cross section.

本実施形態によれば、第1基板SUB1において、第2基板SUB2の検出電極Rxと接続部材CMを介して電気的に接続される端子T11と、検出回路DCとを電気的に接続するための配線W1は、端子T11から基板端部SUBAに向かうことなく第2領域A2に向かって延出している。このため、配線W1が端子T11から基板端部SUBAに向かって延出する場合と比較して、第1領域A1の第2方向Yに沿った幅を縮小することができ、狭額縁化が可能となる。
また、配線W1の中途部W13が第2領域A2に位置する構成では、第1領域A1における配線W1の設置面積を低減することができ、第1領域A1の面積を低減することが可能となる。このため、より狭額縁化が可能となる。
また、検出回路DCがフレキシブル基板3に接続されたICチップ2に内蔵される構成では、配線W1は、駆動ICチップ1の直下を通り、フレキシブル基板3が接続される端子T12まで延出している。このため、配線W1が駆動ICチップ1を迂回する経路で配置された場合と比較して、配線W1の各々の配線長を短縮することができ、配線W1の設置面積をさらに低減することができるとともに、配線W1の配線抵抗を低減することができる。
また、第1基板SUB1と第2基板SUB2とを接続するための接続部材CMは、表示パネルPNLからはみ出すことがなく、第1基板SUB1に接続されたフレキシブル基板3のみが表示パネルPNLからはみ出して外部の回路基板5と接続される。したがって、第1基板SUB1及び第2基板SUB2の各々が別々のフレキシブル基板を介して回路基板5と接続される場合と比較して、フレキシブル基板の個数を低減することができ、構造を簡素化することが可能となるとともに、コストを削減することが可能となる。
また、フレキシブル基板3を単一化したことにより、複数のフレキシブル基板を互いに電気的に接続するためのコネクタが不要となり、表示装置の小型化、及び、薄型化が可能となる。
また、フレキシブル基板3が接続された表示装置DSPを電子機器にセットした際に、電子機器内部の構造物とフレキシブル基板3との接触を抑制することができ、構造物を所望の位置に設置することが可能となる。
According to the present embodiment, in the first substrate SUB1, the terminals T11 electrically connected to the detection electrodes Rx of the second substrate SUB2 via the connection member CM and the detection circuit DC are electrically connected to each other. The wiring W1 extends from the terminal T11 toward the second region A2 without going toward the substrate end SUBA. Therefore, compared to the case where the wiring W1 extends from the terminal T11 toward the substrate end SUBA, the width of the first region A1 along the second direction Y can be reduced, and the frame can be narrowed. becomes.
Further, in the configuration in which the middle portion W13 of the wiring W1 is located in the second area A2, the installation area of the wiring W1 in the first area A1 can be reduced, and the area of the first area A1 can be reduced. . Therefore, it is possible to make the frame narrower.
In addition, in the configuration in which the detection circuit DC is built in the IC chip 2 connected to the flexible substrate 3, the wiring W1 passes directly under the driving IC chip 1 and extends to the terminal T12 to which the flexible substrate 3 is connected. . Therefore, the wiring length of each wiring W1 can be shortened and the installation area of the wiring W1 can be further reduced as compared with the case where the wiring W1 is arranged along a path that bypasses the driving IC chip 1. At the same time, the wiring resistance of the wiring W1 can be reduced.
Further, the connection member CM for connecting the first substrate SUB1 and the second substrate SUB2 does not protrude from the display panel PNL, and only the flexible substrate 3 connected to the first substrate SUB1 protrudes from the display panel PNL. It is connected to an external circuit board 5 . Therefore, compared with the case where each of the first substrate SUB1 and the second substrate SUB2 is connected to the circuit board 5 via separate flexible substrates, the number of flexible substrates can be reduced, simplifying the structure. It becomes possible to reduce the cost.
Further, since the flexible substrate 3 is unified, a connector for electrically connecting a plurality of flexible substrates to each other becomes unnecessary, and the size and thickness of the display device can be reduced.
Further, when the display device DSP to which the flexible substrate 3 is connected is set in the electronic device, contact between the structure inside the electronic device and the flexible substrate 3 can be suppressed, and the structure can be installed at a desired position. becomes possible.

次に、他の構成例について説明する。 Next, another configuration example will be described.

図12は、図9に示した第1基板SUB1の他の構成例を示す平面図である。
図示した構成例は、図10に示した構成例と比較して、第1基板SUB1における第1領域A1の構成が相違している。すなわち、第1基板SUB1は、第1領域A1において、端子T11及び端子T12に加えて、端子T13と、端子T14と、端子T13と端子T14との間を接続する配線W2と、を備えている。端子T12及び端子T13は、駆動ICチップ1の直下に位置している。端子T12及び端子T13は、それぞれ駆動ICチップ1の長辺に沿って配置されている。端子T14は、駆動ICチップ1よりも第1基板SUB1の基板端部SUBAに近接する側に位置している。第1基板SUB1において、端子T13及びT14は、電気的に接続されている。
駆動ICチップ1は、端子T12及び端子T13に接続されている。また、詳述しないが、駆動ICチップ1は、その内部において端子T12と端子T13とを電気的に接続している。フレキシブル基板3は、端子T14に接続されている。フレキシブル基板3は、端子T14とICチップ2とを接続する配線W3を備えている。なお、端子T11と端子T12との間を接続する配線W1については、図10に示した構成例と同様に構成されており、詳細な説明を省略するが、一端部W11は端子T11から第2領域A2に向かって延出し、中途部W13は第2領域A2に位置している。
FIG. 12 is a plan view showing another configuration example of the first substrate SUB1 shown in FIG.
The illustrated configuration example differs from the configuration example shown in FIG. 10 in the configuration of the first region A1 in the first substrate SUB1. That is, in the first area A1, the first substrate SUB1 includes, in addition to the terminals T11 and T12, a terminal T13, a terminal T14, and a wiring W2 connecting between the terminals T13 and T14. . Terminals T12 and T13 are positioned directly below the driving IC chip 1 . The terminals T12 and T13 are arranged along the long side of the driving IC chip 1, respectively. The terminal T14 is located closer to the substrate end SUBA of the first substrate SUB1 than the drive IC chip 1 is. In the first substrate SUB1, the terminals T13 and T14 are electrically connected.
The driving IC chip 1 is connected to terminals T12 and T13. Although not described in detail, the driving IC chip 1 electrically connects the terminal T12 and the terminal T13 inside thereof. The flexible board 3 is connected to the terminal T14. The flexible substrate 3 has a wiring W3 that connects the terminal T14 and the IC chip 2 . Note that the wiring W1 connecting between the terminal T11 and the terminal T12 is configured in the same manner as in the configuration example shown in FIG. 10, and detailed description thereof is omitted. It extends toward the area A2, and the middle portion W13 is located in the second area A2.

図13は、図12に示したC-D線で切断した第1基板SUB1の断面図である。
第1基板SUB1において、配線W1の他端部W12及び配線W2は、例えば第1絶縁膜11と第3絶縁膜13との間に位置している。他端部W12は、駆動ICチップ1の直下に延出している。配線W2は、他端部W12から離間し、駆動ICチップ1の直下を通り、基板端部SUBAに近接する位置まで延出している。端子T12乃至T14の各々は、第3絶縁膜13の上に位置している。端子T12は、他端部W12にコンタクトしている。端子T13及びT14は、それぞれ配線W2にコンタクトしている。
駆動ICチップ1の端子T22及びT23の各々は、導電性接着層4Aの導電粒子42A及び43Bにより端子T12及びT13と電気的に接続されている。フレキシブル基板3は、導電性接着層4Bの導電粒子41Bにより端子T14と電気的に接続されている。
このような図12及び図13に示した構成例においても、上記構成例と同様の効果が得られる。
FIG. 13 is a cross-sectional view of the first substrate SUB1 cut along line CD shown in FIG.
In the first substrate SUB1, the other end W12 of the wiring W1 and the wiring W2 are located between the first insulating film 11 and the third insulating film 13, for example. The other end W12 extends directly below the driving IC chip 1. As shown in FIG. The wiring W2 is separated from the other end W12, passes directly under the driving IC chip 1, and extends to a position close to the substrate end SUBA. Each of the terminals T12 to T14 is located on the third insulating film 13. As shown in FIG. The terminal T12 is in contact with the other end W12. Terminals T13 and T14 are in contact with wiring W2, respectively.
Terminals T22 and T23 of drive IC chip 1 are electrically connected to terminals T12 and T13 by conductive particles 42A and 43B of conductive adhesive layer 4A, respectively. The flexible substrate 3 is electrically connected to the terminal T14 by the conductive particles 41B of the conductive adhesive layer 4B.
The configuration examples shown in FIGS. 12 and 13 also provide the same effects as the configuration example described above.

図14は、図9に示した第1基板SUB1の他の構成例を示す平面図である。
図示した構成例は、図10に示した構成例と比較して、第1配線W1の全部が第1領域A1に位置している点で相違している。すなわち、配線W1において、一端部W11、他端部W12、及び、中途部W13は、いずれも第1領域A1に位置している。より具体的には、一端部W11は、端子T11から第2領域A2に向かって延出しながらも、第2領域A2まで到達することなく中途部W13と接続されている。同様に、他端部W12は、端子T12から第2領域A2に向かって延出しながらも、第2領域A2まで到達することなく中途部W13と接続されている。中途部W13は、第1領域A1において、一端部W11と他端部W12との間を接続している。
また、図示した例では、配線W1において他端部W12と中途部W13との接続部分は、駆動ICチップ1の下方に位置している。
このような構成例においても、上記構成例と同様の効果が得られる。加えて、配線W1の全体が第1領域A1に位置しているため、配線W1のレイアウトを考慮することなく、第2領域A2に位置する走査線及び信号線を容易にレイアウトすることができる。
FIG. 14 is a plan view showing another configuration example of the first substrate SUB1 shown in FIG.
The illustrated configuration example differs from the configuration example shown in FIG. 10 in that the entire first wiring W1 is located in the first region A1. That is, in the wiring W1, the one end portion W11, the other end portion W12, and the middle portion W13 are all located in the first region A1. More specifically, the one end portion W11 extends from the terminal T11 toward the second area A2, but is connected to the middle portion W13 without reaching the second area A2. Similarly, the other end portion W12 extends from the terminal T12 toward the second area A2, but is connected to the middle portion W13 without reaching the second area A2. The middle portion W13 connects the one end portion W11 and the other end portion W12 in the first region A1.
Further, in the illustrated example, the connecting portion between the other end portion W12 and the middle portion W13 of the wiring W1 is located below the driving IC chip 1 .
Even in such a configuration example, the same effect as the above configuration example can be obtained. In addition, since the wiring W1 is entirely located in the first area A1, the scanning lines and signal lines located in the second area A2 can be easily laid out without considering the layout of the wiring W1.

図15は、図9に示した第1基板SUB1の他の構成例を示す平面図である。
図示した構成例は、図14に示した構成例と比較して、第1基板SUB1における第1領域A1の構成が相違している。すなわち、第1基板SUB1は、図12に示した構成例と同様に、第1領域A1において、端子T11及び端子T12に加えて、端子T13と、端子T14と、端子T13と端子T14との間を接続する配線W2と、を備えている。端子T12及び端子T13は、駆動ICチップ1の直下に位置している。端子T12は駆動ICチップ1の短辺に沿って配置され、端子T13は駆動ICチップ1の長辺に沿って配置されている。端子T14は、駆動ICチップ1よりも第1基板SUB1の基板端部SUBAに近接する側に位置している。
駆動ICチップ1は、図13と同様に端子T12、端子T13に対応する位置に各々端子T22、端子T23を有し、端子T22と端子T23を駆動ICチップ1の内部で電気的に接続することにより、端子T12と端子T13とを電気的に接続している。フレキシブル基板3は、端子T14に接続されている。なお、端子T11と端子T12との間を接続する配線W1については、図14に示した構成例と同様に構成されており、詳細な説明を省略するが、その全部が第1領域A1に位置している。
このような図15に示した構成例においても、図14に示した構成例と同様の効果が得られる。
FIG. 15 is a plan view showing another configuration example of the first substrate SUB1 shown in FIG.
The illustrated configuration example differs from the configuration example shown in FIG. 14 in the configuration of the first region A1 in the first substrate SUB1. 12, in the first area A1, in addition to the terminals T11 and T12, the first substrate SUB1 has a terminal T13, a terminal T14, and a terminal T13 and a terminal T14. and a wiring W2 for connecting the . Terminals T12 and T13 are positioned directly below the driving IC chip 1 . The terminal T12 is arranged along the short side of the driving IC chip 1, and the terminal T13 is arranged along the long side of the driving IC chip 1. FIG. The terminal T14 is located closer to the substrate end SUBA of the first substrate SUB1 than the drive IC chip 1 is.
13, the driving IC chip 1 has terminals T22 and T23 at positions corresponding to the terminals T12 and T13, respectively, and the terminals T22 and T23 are electrically connected inside the driving IC chip 1. electrically connects the terminal T12 and the terminal T13. The flexible board 3 is connected to the terminal T14. The wiring W1 connecting between the terminal T11 and the terminal T12 is configured in the same manner as in the configuration example shown in FIG. are doing.
In the configuration example shown in FIG. 15 as well, the same effects as in the configuration example shown in FIG. 14 can be obtained.

図16は、表示装置DSPの他の構成例を説明するための図である。
図示した構成例は、図9に示した構成例と比較して、駆動ICチップ1がディスプレイドライバDDに加えて検出回路DCも内蔵している点で相違している。回路基板5のアプリケーションプロセッサAPPと駆動ICチップ1との間には、伝送路が形成されている。これにより、アプリケーションプロセッサAPPとディスプレイドライバDDとの間、アプリケーションプロセッサAPPと検出回路DCとの間では、それぞれ各種信号のやり取りが可能となるように構成されている。また、駆動ICチップ1の内部においては、ディスプレイドライバDDと検出回路DCとの間で各種信号のやり取りが可能となるように構成されている。
FIG. 16 is a diagram for explaining another configuration example of the display device DSP.
The illustrated configuration example differs from the configuration example shown in FIG. 9 in that the drive IC chip 1 incorporates a detection circuit DC in addition to the display driver DD. A transmission line is formed between the application processor APP on the circuit board 5 and the driving IC chip 1 . As a result, various signals can be exchanged between the application processor APP and the display driver DD, and between the application processor APP and the detection circuit DC. Further, inside the driving IC chip 1, various signals can be exchanged between the display driver DD and the detection circuit DC.

図17は、図16に示した第1基板SUB1の一構成例を示す平面図である。
第1基板SUB1は、第1領域A1に位置する端子T11及び端子T12と、端子T11と端子T12との間を接続する配線W1と、を備えている。端子T12は、駆動ICチップ1の直下に位置し、駆動ICチップ1の長辺に沿って配置されている。
配線W1において、一端部W11は、第1領域A1の端子T11から第2領域A2に向かって延出している。他端部W12は、第1領域A1の端子T12から第2領域A2に向かって延出している。中途部W13は、第2領域A2に位置し、一端部W11と他端部W12との間を接続している。駆動ICチップ1は、端子T12に接続されている。駆動ICチップ1は、図13と同様に端子T12に対応する位置に端子T22を有し、端子T12と端子T22は電気的に接続されている。端子T22と検出回路DCは、駆動ICチップ1の内部で電気的に接続され、信号の送受信を行っている。
このような構成例においても、上記の構成例と同様の効果が得られる。加えて、ICチップ2を省略し、検出回路RCが駆動ICチップ1に内蔵されたことにより、フレキシブル基板3の小型化及び薄型化が可能となる。
FIG. 17 is a plan view showing one configuration example of the first substrate SUB1 shown in FIG.
The first substrate SUB1 includes a terminal T11 and a terminal T12 located in the first area A1, and a wiring W1 connecting between the terminal T11 and the terminal T12. The terminal T12 is positioned directly below the driving IC chip 1 and arranged along the long side of the driving IC chip 1. As shown in FIG.
In the wiring W1, one end portion W11 extends from the terminal T11 of the first area A1 toward the second area A2. The other end W12 extends from the terminal T12 in the first area A1 toward the second area A2. The middle portion W13 is located in the second region A2 and connects the one end portion W11 and the other end portion W12. The driving IC chip 1 is connected to the terminal T12. The driving IC chip 1 has a terminal T22 at a position corresponding to the terminal T12 as in FIG. 13, and the terminals T12 and T22 are electrically connected. The terminal T22 and the detection circuit DC are electrically connected inside the driving IC chip 1 to transmit and receive signals.
Even in such a configuration example, the same effect as the above configuration example can be obtained. In addition, since the IC chip 2 is omitted and the detection circuit RC is built in the driving IC chip 1, the flexible substrate 3 can be made smaller and thinner.

図18は、図16に示した第1基板SUB1の他の構成例を示す平面図である。
図示した構成例は、図17に示した構成例と比較して、端子T11と端子T12との間を接続する第1配線W1の全部が第1領域A1に位置している点で相違している。端子T12は、駆動ICチップ1の直下に位置し、駆動ICチップ1の短辺に沿って配置されている。
駆動ICチップ1は、図13と同様に端子T12に対応する位置に端子T22を有し、端子T12と端子T22は電気的に接続されている。端子T22と端子T12は、駆動ICチップ1内部で電気的に接続されている。端子T22と検出回路DCは、駆動ICチップ1内部で電気的に接続されている。
このような図18に示した構成例においても、図17に示した構成例と同様の効果が得られる。
FIG. 18 is a plan view showing another configuration example of the first substrate SUB1 shown in FIG.
The illustrated configuration example differs from the configuration example shown in FIG. 17 in that the entire first wiring W1 connecting between the terminal T11 and the terminal T12 is located in the first region A1. there is The terminal T<b>12 is located directly below the driving IC chip 1 and arranged along the short side of the driving IC chip 1 .
The driving IC chip 1 has a terminal T22 at a position corresponding to the terminal T12 as in FIG. 13, and the terminals T12 and T22 are electrically connected. The terminal T22 and the terminal T12 are electrically connected inside the driving IC chip 1 . The terminal T22 and the detection circuit DC are electrically connected inside the driving IC chip 1 .
In the configuration example shown in FIG. 18 as well, the same effects as in the configuration example shown in FIG. 17 can be obtained.

図19Aは、例えば図10、図12、図17に対応し、本実施形態に適用可能な接続部材CMの一構成例を示す断面図である。
図示した構成例は、接続部材CMがフレキシブル配線基板7である場合に相当する。
図19Aでは、第1基板SUB1において、配線W1の一端部W11は、例えば第1絶縁膜11と第3絶縁膜13との間に位置し、端子T11から第2領域まで延在し、第2領域内で中途部W13に接続されている。端子T11は、第3絶縁膜13の上に位置し、第3絶縁膜13を貫通するコンタクトホールを介して一端部W11にコンタクトしている。
第2基板SUB2において、リード線L及び端子T2は、第2基板SUB2の外面SBAに位置している。
フレキシブル配線基板7は、ベース層70、導電層71、及び、カバー層72を備えている。導電層71は、ベース層70の表示パネルPNLと対向する側に位置し、第1基板SUB1と対向する位置から第2基板SUB2と対向する位置に亘って延出している。カバー層72は、導電層71を覆っている。導電層71は、端子T11と向かい合う位置でカバー層72から露出し、導電性接着層4Cの導電粒子44Cを介して端子T11と電気的に接続されている。また、導電層71は、端子T2と向かい合う位置でカバー層72から露出し、導電性接着層4Dの導電粒子45Dを介して端子T2と電気的に接続されている。これにより、端子T11及び端子T2は、フレキシブル配線基板7の導電層71を介して互いに電気的に接続される。なお、導電性接着層4C及び4Dは、例えばいずれも異方性導電膜である。フレキシブル配線基板7は、例えば熱圧着などの手法によって第1基板SUB1及び第2基板SUB2にそれぞれ接続される。
図19Bは、例えば図14、図15、図18に対応し、本実施形態に適用可能な接続部材CMの他の構成例を示す断面図である。図19Bでは、第1基板SUB1において、配線W1の一端部W11は、例えば第1絶縁膜11と第3絶縁膜13との間に位置し、第1領域内で中途部W13に接続されている。その他の構造については図19Aと同様である。
FIG. 19A is a cross-sectional view showing one configuration example of a connecting member CM that corresponds to, for example, FIGS. 10, 12, and 17 and can be applied to the present embodiment.
The illustrated configuration example corresponds to the case where the connection member CM is the flexible wiring board 7 .
In FIG. 19A, in the first substrate SUB1, one end portion W11 of the wiring W1 is positioned, for example, between the first insulating film 11 and the third insulating film 13, extends from the terminal T11 to the second region, and extends from the terminal T11 to the second region. It is connected to the middle portion W13 within the area. The terminal T11 is located on the third insulating film 13 and is in contact with the one end portion W11 through a contact hole penetrating the third insulating film 13 .
In the second substrate SUB2, the lead wire L and the terminal T2 are located on the outer surface SBA of the second substrate SUB2.
The flexible wiring board 7 includes a base layer 70 , a conductive layer 71 and a cover layer 72 . The conductive layer 71 is located on the side of the base layer 70 facing the display panel PNL, and extends from a position facing the first substrate SUB1 to a position facing the second substrate SUB2. The cover layer 72 covers the conductive layer 71 . The conductive layer 71 is exposed from the cover layer 72 at a position facing the terminal T11, and is electrically connected to the terminal T11 via the conductive particles 44C of the conductive adhesive layer 4C. Also, the conductive layer 71 is exposed from the cover layer 72 at a position facing the terminal T2, and is electrically connected to the terminal T2 via the conductive particles 45D of the conductive adhesive layer 4D. As a result, the terminal T11 and the terminal T2 are electrically connected to each other through the conductive layer 71 of the flexible wiring board 7. As shown in FIG. The conductive adhesive layers 4C and 4D are both anisotropic conductive films, for example. The flexible wiring board 7 is connected to the first substrate SUB1 and the second substrate SUB2 by, for example, thermocompression bonding.
FIG. 19B is a cross-sectional view showing another configuration example of the connection member CM that corresponds to, for example, FIGS. 14, 15, and 18 and can be applied to this embodiment. In FIG. 19B, in the first substrate SUB1, one end portion W11 of the wiring W1 is positioned, for example, between the first insulating film 11 and the third insulating film 13, and is connected to the middle portion W13 within the first region. . Other structures are the same as in FIG. 19A.

図20Aは、例えば図10、図12、図17に対応し、本実施形態に適用可能な接続部材CMの他の構成例を示す断面図である。
図示した構成例は、接続部材CMが導電ペースト8である場合に相当する。第1基板SUB1の第1領域A1には、第2基板SUB2との段差を緩和するためのフィレット81が配置されている。導電ペースト8は、例えば樹脂材料に銀などの導電材料を分散させたものである。この導電ペースト8は、端子T11の上、フィレット81の斜面上、及び、端子T2の上にそれぞれ配置され、互いに繋がっている。これにより、端子T11及び端子T2は、導電ペースト8を介して互いに電気的に接続される。このような導電ペースト8は、例えば、ディスペンサもしくはスクリーン印刷版を用いて塗布された後に、紫外線照射もしくは加熱による硬化処理がなされて得られるものである。図20Aでは、第1基板SUB1において、配線W1の一端部W11は、例えば第1絶縁膜11と第3絶縁膜13との間に位置し、端子T11から第2領域まで延在し、第2領域内で中途部W13に接続されている。
図20Bは、例えば図14、図15、図18に対応し、本実施形態に適用可能な接続部材CMの他の構成例を示す断面図である。図20Bでは、第1基板SUB1において、配線W1の一端部W11は、例えば第1絶縁膜11と第3絶縁膜13との間に位置し、第1領域内で中途部W13に接続されている。その他の構造については図20Aと同様である。
FIG. 20A is a cross-sectional view showing another configuration example of the connecting member CM that corresponds to, for example, FIGS. 10, 12, and 17 and can be applied to the present embodiment.
The illustrated configuration example corresponds to the case where the connection member CM is the conductive paste 8 . A fillet 81 is arranged in the first region A1 of the first substrate SUB1 to reduce the difference in level with the second substrate SUB2. The conductive paste 8 is made by, for example, dispersing a conductive material such as silver in a resin material. The conductive paste 8 is placed on the terminal T11, on the slope of the fillet 81, and on the terminal T2, and connected to each other. Thereby, the terminal T11 and the terminal T2 are electrically connected to each other through the conductive paste 8. As shown in FIG. Such a conductive paste 8 is obtained, for example, by applying it using a dispenser or a screen printing plate and then subjecting it to curing treatment by ultraviolet irradiation or heating. In FIG. 20A, in the first substrate SUB1, one end W11 of the wiring W1 is positioned, for example, between the first insulating film 11 and the third insulating film 13, extends from the terminal T11 to the second region, and extends from the terminal T11 to the second region. It is connected to the middle portion W13 within the area.
FIG. 20B is a cross-sectional view showing another configuration example of the connection member CM that corresponds to, for example, FIGS. 14, 15, and 18 and can be applied to this embodiment. In FIG. 20B, in the first substrate SUB1, one end portion W11 of the wiring W1 is located, for example, between the first insulating film 11 and the third insulating film 13, and is connected to the middle portion W13 within the first region. . Other structures are the same as in FIG. 20A.

図21Aは、例えば図10、図12、図17に対応し、本実施形態に適用可能な接続部材CMの他の構成例を示す断面図である。
図示した構成例は、接続部材CMがワイヤ9である場合に相当する。ワイヤ9は、端子T11及び端子T2にそれぞれ接続されている。これにより、端子T11及び端子T2は、ワイヤ9を介して互いに電気的に接続される。このようなワイヤ9は、例えば、ワイヤボンディングなどの手法で接続される。図21Aでは、第1基板SUB1において、配線W1の一端部W11は、例えば第1絶縁膜11と第3絶縁膜13との間に位置し、端子T11から第2領域まで延在し、第2領域内で中途部W13に接続されている。
図21Bは、例えば図14、図15、図18に対応し、本実施形態に適用可能な接続部材CMの他の構成例を示す断面図である。図21Bでは、第1基板SUB1において、配線W1の一端部W11は、例えば第1絶縁膜11と第3絶縁膜13との間に位置し、第1領域内で中途部W13に接続されている。その他の構造については図20Aと同様である。
FIG. 21A is a cross-sectional view showing another configuration example of the connection member CM that corresponds to, for example, FIGS. 10, 12, and 17 and is applicable to the present embodiment.
The illustrated configuration example corresponds to the case where the connection member CM is the wire 9 . Wires 9 are connected to terminals T11 and T2, respectively. Thereby, the terminal T11 and the terminal T2 are electrically connected to each other through the wire 9. FIG. Such wires 9 are connected by a technique such as wire bonding, for example. In FIG. 21A, in the first substrate SUB1, one end portion W11 of the wiring W1 is located, for example, between the first insulating film 11 and the third insulating film 13, extends from the terminal T11 to the second region, and extends from the terminal T11 to the second region. It is connected to the middle portion W13 within the area.
FIG. 21B is a cross-sectional view showing another configuration example of the connection member CM that corresponds to, for example, FIGS. 14, 15, and 18 and can be applied to the present embodiment. In FIG. 21B, in the first substrate SUB1, one end portion W11 of the wiring W1 is located, for example, between the first insulating film 11 and the third insulating film 13, and is connected to the middle portion W13 within the first region. . Other structures are the same as in FIG. 20A.

図22は、表示装置DSPの他の構成例を説明するための図である。
図示した構成例は、上記した各構成例と比較して、接続部材CM及びフレキシブル基板3の機能を兼ね備えた単一のフレキシブル基板100を備えた点で相違している。すなわち、フレキシブル基板100は、第1基板SUB1と第2基板SUB2とを接続するための第1部分110と、第1基板SUB1と外部回路基板5とを接続するための第2部分120と、を含んでいる。第1部分110は、平面視で、表示パネルPNLの外側にはみ出さず、図示した例では第1基板SUB1の端部よりも内側に位置している。
FIG. 22 is a diagram for explaining another configuration example of the display device DSP.
The illustrated configuration example differs from each of the configuration examples described above in that it includes a single flexible substrate 100 having both the functions of the connection member CM and the flexible substrate 3 . That is, the flexible substrate 100 includes a first portion 110 for connecting the first substrate SUB1 and the second substrate SUB2, and a second portion 120 for connecting the first substrate SUB1 and the external circuit substrate 5. contains. The first portion 110 does not protrude outside the display panel PNL in a plan view, and is located inside the edge of the first substrate SUB1 in the illustrated example.

図23は、図22に示した第1基板SUB1及び第2基板SUB2の一部を拡大した平面図である。なお、図中において、フレキシブル基板100は点線で示している。
第1基板SUB1は、第1領域A1において、複数の端子T11を備えた端子群TG1と、複数のダミー端子TDを備えた端子群TGDと、複数の端子T30を備えた端子群TG3と、を備えている。なお、ダミー端子TDは、必要に応じて設けられるものであって、その個数は任意であり、省略される場合もあり得る。端子T11、ダミー端子TD、及び、端子T30は、第1基板SUB1の基板端部SUBAに沿って同一直線上に位置している。
第2基板SUB2は、複数の端子T2を備えた端子群TG2を備えている。なお、第2基板SUB2は、端子T2の他に、必要に応じてダミー端子を備えていても良い。端子T2は、第2基板SUB2の基板端部SUBEに沿って同一直線上に位置している。
端子T11は、フレキシブル基板100の第1部分110により、端子T2と電気的に接続される。端子T11及びT2の接続構造については、例えば、図19を参照して説明した構成例が適用可能である。端子T11の各々は、配線W1と接続されている。配線W1は、第2領域A2に向かって延出している。図示した例では、図14などを参照して説明したように、配線W1の中途部が第1領域A1に位置している。なお、配線W1の中途部は、図10などを参照して説明したように、第2領域A2に位置していても良い。配線W1の端部は、図10などと同様に端子T30に接続されても良いし、図12などと同様に駆動ICチップ1に接続される端子に接続されても良い。
端子T30は、主に、駆動ICチップ1と電気的に接続された端子であり、上記の通り、端子T11と電気的に接続された端子を含む場合もあり得る。
このような構成例においては、フレキシブル基板100の第1部分110は、端子群TG1の各端子T11と、端子群TG2の各端子T2とを接続し、フレキシブル基板100の第2部分120は、端子群TG3の各端子T30と接続される。このような構成例によれば、接続部材CM及びフレキシブル基板3を別個に設けた場合と比較して、1度の実装プロセスでフレキシブル基板100の第1部分110及び第2部分120を接続することができ、製造工程を簡素化することが可能となる。
FIG. 23 is a partially enlarged plan view of the first substrate SUB1 and the second substrate SUB2 shown in FIG. In the drawing, the flexible substrate 100 is indicated by dotted lines.
The first substrate SUB1 includes, in the first region A1, a terminal group TG1 having a plurality of terminals T11, a terminal group TGD having a plurality of dummy terminals TD, and a terminal group TG3 having a plurality of terminals T30. I have. Note that the dummy terminals TD are provided as required, and the number thereof is arbitrary, and may be omitted. The terminal T11, the dummy terminal TD, and the terminal T30 are positioned on the same straight line along the substrate edge SUBA of the first substrate SUB1.
The second substrate SUB2 has a terminal group TG2 having a plurality of terminals T2. The second substrate SUB2 may have dummy terminals in addition to the terminals T2, if necessary. The terminal T2 is positioned on the same straight line along the substrate end SUBE of the second substrate SUB2.
The terminal T11 is electrically connected to the terminal T2 by the first portion 110 of the flexible substrate 100. As shown in FIG. For the connection structure of the terminals T11 and T2, for example, the configuration example described with reference to FIG. 19 can be applied. Each of the terminals T11 is connected to the wiring W1. The wiring W1 extends toward the second area A2. In the illustrated example, as described with reference to FIG. 14 and the like, the middle portion of the wiring W1 is located in the first area A1. Note that the middle portion of the wiring W1 may be positioned in the second area A2 as described with reference to FIG. 10 and the like. The end of the wiring W1 may be connected to the terminal T30 as in FIG. 10 or the like, or may be connected to the terminal connected to the drive IC chip 1 as in FIG.
The terminal T30 is mainly a terminal electrically connected to the driving IC chip 1, and may include a terminal electrically connected to the terminal T11 as described above.
In such a configuration example, the first portion 110 of the flexible substrate 100 connects the terminals T11 of the terminal group TG1 and the terminals T2 of the terminal group TG2, and the second portion 120 of the flexible substrate 100 connects the terminals It is connected to each terminal T30 of group TG3. According to such a configuration example, the first portion 110 and the second portion 120 of the flexible substrate 100 can be connected in one mounting process, compared to the case where the connection member CM and the flexible substrate 3 are provided separately. It is possible to simplify the manufacturing process.

以上説明したように、本実施形態によれば、狭額縁化が可能なセンサ付き表示装置を提供することができる。 As described above, according to the present embodiment, it is possible to provide a sensor-equipped display device capable of narrowing the frame.

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 It should be noted that although several embodiments of the invention have been described, these embodiments are provided by way of example and are not intended to limit the scope of the invention. These novel embodiments can be embodied in various other forms, and various omissions, replacements, and modifications can be made without departing from the scope of the invention. These embodiments and their modifications are included in the scope and gist of the invention, and are included in the scope of the invention described in the claims and its equivalents.

DSP…表示装置 PNL…表示パネル SS…センサ
SUB1…第1基板 A1…第1領域 A2…第2領域
SUB2…第2基板
1…ICチップ 2…駆動ICチップ 3…フレキシブル基板
Rx…検出電極 Tx…センサ駆動電極
CM…接続部材 7…フレキシブル配線基板 8…導電ペースト 9…ワイヤ
DD…ディスプレイドライバ DC…検出回路
DSP...Display device PNL...Display panel SS...Sensor SUB1...First substrate A1...First area A2...Second area SUB2...Second substrate 1...IC chip 2...Drive IC chip 3...Flexible substrate Rx...Detection electrode Tx... Sensor drive electrode CM... Connection member 7... Flexible wiring board 8... Conductive paste 9... Wire DD... Display driver DC... Detection circuit

Claims (4)

第1領域、及び、前記第1領域に隣接する第2領域を有する第1基板と、
表示領域を有する前記第2領域に対向する第2基板と、
前記第1領域に配置されたICチップと、
前記ICチップに接続された第1端子と、
前記第1端子に接続され、前記第1領域から前記第2領域に向かって延在する第1配線と、
前記ICチップに接続された第2端子と、
前記第1領域に配置され、前記第2端子に接続された第2配線と、
前記第1領域に配置され、前記第2配線に接続された外部接続用端子と、
前記外部接続用端子に接続された検出回路を備えるフレキシブル基板と、を備え、
前記第1端子、前記第2端子、及び、前記外部接続用端子は、前記第1配線の延在方向と平行な同一直線上に並び、
前記第1端子、及び、前記第2端子は、前記ICチップの内部において互いに電気的に接続されている、表示装置。
a first substrate having a first region and a second region adjacent to the first region;
a second substrate facing the second area having a display area;
an IC chip arranged in the first region;
a first terminal connected to the IC chip;
a first wiring connected to the first terminal and extending from the first region toward the second region;
a second terminal connected to the IC chip;
a second wiring arranged in the first region and connected to the second terminal;
an external connection terminal arranged in the first region and connected to the second wiring;
a flexible substrate including a detection circuit connected to the external connection terminal ;
the first terminal, the second terminal, and the external connection terminal are arranged on the same straight line parallel to the extending direction of the first wiring;
The display device, wherein the first terminal and the second terminal are electrically connected to each other inside the IC chip.
前記第1配線は、その一部が前記第2領域に位置している、請求項1に記載の表示装置。 2. The display device according to claim 1, wherein part of said first wiring is located in said second region. さらに、前記表示領域に重畳する検出電極を備え、
前記検出回路は、前記第1配線を介して、前記検出電極と電気的に接続されている、請求項1に記載の表示装置。
Furthermore, comprising a detection electrode superimposed on the display area,
2. The display device according to claim 1 , wherein said detection circuit is electrically connected to said detection electrode via said first wiring.
さらに、前記第2領域において、行列状に配置された複数の画素と、
行方向に延出した複数の走査線と、
前記行方向に交差する列方向に延出した複数の信号線と、
複数のセンサ駆動電極と、を備えている、請求項1乃至のいずれか1項に記載の表示装置。
Further, a plurality of pixels arranged in a matrix in the second region;
a plurality of scanning lines extending in the row direction;
a plurality of signal lines extending in a column direction intersecting the row direction;
4. The display device according to any one of claims 1 to 3 , comprising a plurality of sensor drive electrodes.
JP2022051781A 2020-11-13 2022-03-28 Display device Active JP7282944B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022051781A JP7282944B2 (en) 2020-11-13 2022-03-28 Display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020189451A JP7051982B2 (en) 2020-11-13 2020-11-13 Display device
JP2022051781A JP7282944B2 (en) 2020-11-13 2022-03-28 Display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020189451A Division JP7051982B2 (en) 2020-11-13 2020-11-13 Display device

Publications (2)

Publication Number Publication Date
JP2022089855A JP2022089855A (en) 2022-06-16
JP7282944B2 true JP7282944B2 (en) 2023-05-29

Family

ID=87885067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022051781A Active JP7282944B2 (en) 2020-11-13 2022-03-28 Display device

Country Status (1)

Country Link
JP (1) JP7282944B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003057678A (en) 2001-08-10 2003-02-26 Matsushita Electric Ind Co Ltd Liquid crystal display device
US20090121328A1 (en) 2006-11-10 2009-05-14 Sheng-Kai Hsu Glass Substrate of Flat Panel Display and Display Integrated Circuit Chip
JP2014120003A (en) 2012-12-17 2014-06-30 Japan Display Inc Display device with touch detection function, electronic apparatus and manufacturing method for display device with touch detection function
JP2014157219A (en) 2013-02-15 2014-08-28 Renesas Sp Drivers Inc Driver ic and image display unit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003057678A (en) 2001-08-10 2003-02-26 Matsushita Electric Ind Co Ltd Liquid crystal display device
US20090121328A1 (en) 2006-11-10 2009-05-14 Sheng-Kai Hsu Glass Substrate of Flat Panel Display and Display Integrated Circuit Chip
JP2014120003A (en) 2012-12-17 2014-06-30 Japan Display Inc Display device with touch detection function, electronic apparatus and manufacturing method for display device with touch detection function
JP2014157219A (en) 2013-02-15 2014-08-28 Renesas Sp Drivers Inc Driver ic and image display unit

Also Published As

Publication number Publication date
JP2022089855A (en) 2022-06-16

Similar Documents

Publication Publication Date Title
US11275461B2 (en) Display device
JP5538566B2 (en) Touch panel, display device including the same, and method for manufacturing touch panel
JP5912015B2 (en) LCD with built-in touch screen panel
TWI576750B (en) Display device and sensor device with sensor
US10564748B2 (en) Touch sensor and display device including a touch sensor and touch sensor driving circuit
US20180032190A1 (en) Display device
JP2014211825A (en) Display device
CN106980196B (en) Display device with sensor and sensor device
US11681186B2 (en) Display device
US20220163859A1 (en) Display device and touch sensor
KR101658149B1 (en) Display Device Including Touch Panel
JP6117138B2 (en) Display device with sensor
US20170249046A1 (en) Liquid crystal display device, wiring substrate, and sensor-equipped display device
US20190369430A1 (en) Display device
US10503002B2 (en) Display device
US11474405B2 (en) Display device
JP6797970B2 (en) Display device
JP7282944B2 (en) Display device
JP7051982B2 (en) Display device
JP2021139937A (en) Display device
US11640090B2 (en) Display device
JP6446492B2 (en) Display device with sensor, drive circuit for display device, and drive method for display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230517

R150 Certificate of patent or registration of utility model

Ref document number: 7282944

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150